JP2010096608A - Method and device for inspecting frequency stability - Google Patents

Method and device for inspecting frequency stability Download PDF

Info

Publication number
JP2010096608A
JP2010096608A JP2008267141A JP2008267141A JP2010096608A JP 2010096608 A JP2010096608 A JP 2010096608A JP 2008267141 A JP2008267141 A JP 2008267141A JP 2008267141 A JP2008267141 A JP 2008267141A JP 2010096608 A JP2010096608 A JP 2010096608A
Authority
JP
Japan
Prior art keywords
frequency
output
oscillation
signal
measuring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008267141A
Other languages
Japanese (ja)
Other versions
JP5320971B2 (en
Inventor
Masafumi Hattori
雅史 服部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2008267141A priority Critical patent/JP5320971B2/en
Publication of JP2010096608A publication Critical patent/JP2010096608A/en
Application granted granted Critical
Publication of JP5320971B2 publication Critical patent/JP5320971B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an automated frequency stability inspection device of high speed and high accuracy. <P>SOLUTION: This frequency stability inspection device includes a clock source 5, a first oscillation means 7 outputting a frequency slightly different from that of an output signal of a measuring object 9, a first mixing means 8 outputting a difference signal between the output signal of the measuring object 9 and an output signal of the oscillation means 7, and a first count means 10 for measuring the frequency of the difference signal output from the mixing means 8. Further, this device includes a second oscillation means 12 outputting a frequency based on the clock source 5, a reference signal source 14, a second mixing means 13 outputting a difference signal between the output frequency of the signal source 14 and the output frequency of the oscillation means 12, a second count means 16 for measuring the difference signal output from the mixing means 13, and a computation means 11 for computing based on the outputs of the first and second count means 10 and 16. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、水晶振動子等の圧電デバイスの周波数安定度検査方法、及び検査装置に関し
、特に測定精度を上げると共に、任意の周波数の被測定物を測定できるように改善した周
波数安定度検査方法、及び周波数安定度検査装置に関するものである。
The present invention relates to a frequency stability inspection method and an inspection apparatus for a piezoelectric device such as a crystal resonator, and more particularly to an improved frequency stability inspection method that improves measurement accuracy and can measure an object to be measured at an arbitrary frequency, And a frequency stability inspection apparatus.

近年、GPSやデジタル通信等の高速伝送装置に用いられる水晶振動子には、高い周波
数短期安定度が求められている。周波数短期安定度とは短い時間周期内の出力周波数の揺
らぎ(不規則変動)を表したものである。
特許文献1には、水晶振動子の漂動(揺らぎ)特性の測定方法が開示されており、図3
はそのブロック回路図である。測定回路30は、漂動特性を測定すべき水晶振動子31と
、該水晶振動子31の共振周波数で発振するように回路を構成したトランジスタ発振回路
32と、掃引電圧発生器33と、非接触の電流プローブ34と、増幅器35と、ベクトル
電圧計36と、増幅器37と、を備えている。
時間の経過と共に変化する直流電圧を掃引電圧発生器33で生成し、該直流電圧を発振
回路32のトランジスタのベースへ印加し、ベース電圧を掃引する。そして、水晶振動子
31の一方の端子には、非接触の電流プローブ34を結合して、水晶振動子31を流れる
水晶電流を検出し、その電流を直流増幅器35で適正なレベルまで増幅した後、電流の変
化の非直線性をベクトル電圧計36で測定する。一方、発振回路32の発振出力は増幅器
37で適正なレベルまで増幅した後、図示しない周波数カウンタで発振周波数の変化を測
定する。
測定回路30を用い、水晶電流を0.4mA〜0.6mAの間で変化させ、発振器の発
振周波数を測定したところ、周波数のジャンプ、すなわち漂動が発生する水晶振動子を検
出することができた開示されている。
特開平9−54129号公報
In recent years, high frequency short-term stability is required for crystal resonators used in high-speed transmission devices such as GPS and digital communication. The short-term stability of the frequency represents the fluctuation (irregular fluctuation) of the output frequency within a short time period.
Patent Document 1 discloses a method for measuring the drifting (fluctuation) characteristics of a crystal resonator.
Is a block circuit diagram thereof. The measurement circuit 30 includes a crystal resonator 31 whose drift characteristics are to be measured, a transistor oscillation circuit 32 configured to oscillate at the resonance frequency of the crystal resonator 31, a sweep voltage generator 33, and a non-contact type. Current probe 34, amplifier 35, vector voltmeter 36, and amplifier 37.
A DC voltage that changes over time is generated by the sweep voltage generator 33, and the DC voltage is applied to the base of the transistor of the oscillation circuit 32 to sweep the base voltage. Then, a non-contact current probe 34 is coupled to one terminal of the crystal unit 31 to detect the crystal current flowing through the crystal unit 31, and the current is amplified to an appropriate level by the DC amplifier 35. The non-linearity of the change in current is measured with the vector voltmeter 36. On the other hand, the oscillation output of the oscillation circuit 32 is amplified to an appropriate level by the amplifier 37, and then the change of the oscillation frequency is measured by a frequency counter (not shown).
Using the measurement circuit 30 and changing the crystal current between 0.4 mA and 0.6 mA and measuring the oscillation frequency of the oscillator, it is possible to detect a crystal resonator in which a frequency jump, that is, a drift occurs. Have been disclosed.
JP-A-9-54129

しかしながら、特許文献1に開示された漂動特性の測定方法では、具体例のブロック図
に示されているように、シンセサイザや逓倍回路を用いている。このため、シンセサイザ
や逓倍回路から発生するノイズが混入してS/N比を悪化させ、測定精度が劣化するとい
う問題があった。
本発明は上記問題を解決するためになされたもので、特に任意の周波数の被測定物の周
波数短期安定度が測定できると共に、測定時間の短縮、測定精度を改善した周波数安定度
検査方法、及び周波数安定度検査装置を提供することにある。
However, in the drift characteristic measuring method disclosed in Patent Document 1, a synthesizer and a multiplier circuit are used as shown in the block diagram of the specific example. For this reason, there is a problem that noise generated from a synthesizer or a multiplier circuit is mixed to deteriorate the S / N ratio and the measurement accuracy is deteriorated.
The present invention has been made to solve the above problems, and in particular, it can measure the short-term stability of the frequency of an object to be measured at an arbitrary frequency, shorten the measurement time, and improve the measurement accuracy. The object is to provide a frequency stability inspection device.

本発明は、上記の課題の少なくとも一部を解決するためになされたものであり、以下の
形態又は適用例として実現することが可能である。
SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.

[適用例1]被測定物の出力信号と、該被測定物の出力信号とは発振周波数がわずかに
異なる周波数を混合したときに生じるビート周波数を測定する第1の測定工程と、基準信
号と、該基準信号とは発振周波数がわずかに異なる周波数を混合したときに生じるビート
周波数を測定する第2の測定工程と、所定の時間間隔でサンプリングした複数の前記第1
及び第2のビート周波数から周波数安定度を演算する演算工程と、を含むことを特徴とす
る周波数安定度検査方法である。
[Application Example 1] A first measurement step of measuring a beat frequency generated when an output signal of a device under test is mixed with a frequency slightly different in oscillation frequency from the output signal of the device under test, a reference signal, A second measurement step of measuring a beat frequency generated when a frequency slightly different in oscillation frequency from the reference signal is mixed; and a plurality of the first samples sampled at a predetermined time interval
And a calculation step of calculating the frequency stability from the second beat frequency.

上記のような周波数安定度検査方法によれば、2系統の測定工程を有することにより、
測定の高速化と測定精度の大幅な改善が図られるという効果がある。
According to the frequency stability inspection method as described above, by having two measurement steps,
This has the effect of speeding up the measurement and greatly improving the measurement accuracy.

[適用例2]前記演算工程の演算結果を前記第1及び第2の測定工程に伝達するフィー
ドバック工程を含むことを特徴とする適用例1に記載の周波数安定度検査方法である。
[Application Example 2] The frequency stability inspection method according to Application Example 1, further including a feedback step of transmitting a calculation result of the calculation step to the first and second measurement steps.

上記のような周波数安定度検査方法によれば、測定の自動化が可能となると共に、測定
の高速化と測定精度の大幅な改善が図られるという効果がある。
According to the frequency stability inspection method as described above, it is possible to automate the measurement, and it is possible to increase the measurement speed and greatly improve the measurement accuracy.

[適用例3]クロック源と、該クロック源に基づき被測定物の出力信号とは発振周波数
がわずかに異なる周波数を出力する第1の発振手段と、前記被測定物の出力信号と前記第
1の発振手段の出力信号とを混合したときに生じる差信号を出力する第1の混合手段と、
前記第1の混合手段から出力される差信号の周波数を測定する第1のカウント手段と、前
記クロック源に基づき周波数を出力する第2の発振手段と、基準周波数を出力する基準信
号源と、該基準信号源の出力周波数と前記第2の発振手段の出力周波数とを混合したとき
に生じる差信号を出力する第2の混合手段と、前記第2の混合手段から出力される差信号
の周波数を測定する第2のカウント手段と、前記第1及び第2のカウント手段の出力に基
づき演算する演算手段と、を備えたことを特徴とする周波数安定度検査装置である。
Application Example 3 A first oscillating means for outputting a clock source, a frequency that is slightly different from an output signal of the device under test based on the clock source, an output signal of the device under test and the first signal First mixing means for outputting a difference signal generated when the output signal of the oscillation means is mixed;
First counting means for measuring the frequency of the difference signal output from the first mixing means, second oscillating means for outputting a frequency based on the clock source, a reference signal source for outputting a reference frequency, A second mixing means for outputting a difference signal generated when the output frequency of the reference signal source and the output frequency of the second oscillating means are mixed; and the frequency of the difference signal output from the second mixing means. A frequency stability inspection apparatus comprising: a second counting unit that measures the above and a calculating unit that calculates based on outputs of the first and second counting units.

上記のような周波数安定度検査装置によれば、クロック源の温度変動等によるドリフト
を相殺すると共に、周波数安定度測定の高速化、高精度化が可能となるという効果がある
According to the frequency stability inspection apparatus as described above, there is an effect that it is possible to cancel the drift due to the temperature variation of the clock source and to increase the speed and accuracy of the frequency stability measurement.

[適用例4]クロック源と、該クロック源に基づき被測定物の出力信号とは発振周波数
がわずかに異なる周波数を出力する第1の発振手段と、前記被測定物の出力信号と前記第
1の発振手段の出力信号とを混合したときに生じる差信号を出力する第1の混合手段と、
前記第1の混合手段から出力される差信号の周波数を測定する第1のカウント手段と、前
記クロック源に基づき周波数を出力する第2の発振手段と、基準周波数を出力する基準信
号源と、該基準信号源の出力周波数と前記第2の発振手段の出力周波数とを混合したとき
に生じる差信号を出力する第2の混合手段と、前記第2の混合手段から出力される差信号
の周波数を測定する第2のカウント手段と、前記被測定物の出力周波数を測定する第3の
カウント手段と、前記第1、第2及び第3のカウント手段の出力に基づき演算する演算手
段と、前記演算手段の演算結果に基づく制御信号を前記第1及び第2の発振手段にフィー
ドバックする伝達手段と、を備えたことを特徴とする周波数安定度検査装置である。
Application Example 4 A first oscillating means for outputting a clock source, a frequency that is slightly different from an output signal of the device under test based on the clock source, an output signal of the device under test and the first signal First mixing means for outputting a difference signal generated when the output signal of the oscillation means is mixed;
First counting means for measuring the frequency of the difference signal output from the first mixing means, second oscillating means for outputting a frequency based on the clock source, a reference signal source for outputting a reference frequency, A second mixing means for outputting a difference signal generated when the output frequency of the reference signal source and the output frequency of the second oscillating means are mixed; and the frequency of the difference signal output from the second mixing means. Second counting means for measuring, third counting means for measuring the output frequency of the object to be measured, computing means for computing based on outputs of the first, second and third counting means, A frequency stability inspection apparatus comprising: a transmission unit that feeds back a control signal based on a calculation result of the calculation unit to the first and second oscillation units.

上記のような周波数安定度検査装置によれば、測定の自動化が図られるという効果があ
る。その上、周波数安定度測定の高速化、高精度化が可能となるという効果がある。
According to the frequency stability inspection apparatus as described above, there is an effect that the measurement can be automated. In addition, there is an effect that it is possible to increase the speed and accuracy of frequency stability measurement.

[適用例5]前記クロック源に高周波基本波圧電振動子、又は弾性表面波振動子を用い
たことを特徴とする適用例3又は4に記載の周波数安定度検査装置である。
Application Example 5 The frequency stability inspection apparatus according to Application Example 3 or 4, wherein a high-frequency fundamental wave piezoelectric vibrator or a surface acoustic wave vibrator is used as the clock source.

上記のような周波数安定度検査装置によれば、クロック源からは信号の高純度、つまり
S/N比の良い周波数が得られるので、周波数安定度の測定精度が大幅に改善されるとい
う効果がある。
According to the frequency stability inspection apparatus as described above, a high-purity signal, that is, a frequency with a good S / N ratio can be obtained from the clock source, so that the measurement accuracy of the frequency stability is greatly improved. is there.

[適用例6]前記基準周波数が外部装置から供給されることを特徴とする適用例3乃至
5のいずれか一項に記載の周波数安定度検査装置である。
[Application Example 6] The frequency stability inspection apparatus according to any one of Application Examples 3 to 5, wherein the reference frequency is supplied from an external device.

上記のような周波数安定度検査装置によれば、基準信号源を内蔵せず、外部から高安定
、高純度の周波数が供給されるので、周波数安定度検査装置を小型化、低価格化できると
いう利点がある。
According to the frequency stability inspection apparatus as described above, the frequency stability inspection apparatus can be reduced in size and price because a reference signal source is not built in and a high stability and high purity frequency is supplied from the outside. There are advantages.

以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図1は、本発明の一実施形態に係る周波数安定度検査装置1の構成を示す概略ブロック
回路図である。
周波数安定度検査装置1は、高周波基本波圧電振動子(HFF)、又は弾性表面波振動
子(SAW振動子)を発振素子として用いた発振周波数Fcのクロック源5と、該クロッ
ク源5の発振周波数Fcを分配する第1の分配器6と、該第1の分配器6の一方から出力
される出力周波数FcをクロックFclkとして用い、被測定物(DUT)9の出力信号
Fdとは発振周波数がわずかに異なる合成周波数を出力する第1の発振手段であるDDS
(デジタル直接合成発振器、分周比d1)7と、被測定物(DUT)9の出力信号Fdと
DDS7の出力信号とを混合したときに生じる差信号(周波数IF1)を出力する第1の
混合手段であるミキサ8と、該ミキサ8から出力される差信号(周波数IF1)を測定す
る第1のカウント手段である周波数カウンタ10と、を備えている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a schematic block circuit diagram showing a configuration of a frequency stability inspection apparatus 1 according to an embodiment of the present invention.
The frequency stability inspection apparatus 1 includes a clock source 5 having an oscillation frequency Fc using a high-frequency fundamental wave piezoelectric vibrator (HFF) or a surface acoustic wave vibrator (SAW vibrator) as an oscillation element, and oscillation of the clock source 5 The first distributor 6 that distributes the frequency Fc and the output frequency Fc output from one of the first distributors 6 are used as the clock Fclk, and the output signal Fd of the device under test (DUT) 9 is the oscillation frequency. Is a first oscillation means that outputs a slightly different composite frequency
(Digital direct synthesis oscillator, frequency division ratio d1) 7 and the first mixing that outputs a difference signal (frequency IF1) generated when the output signal Fd of the device under test (DUT) 9 and the output signal of DDS7 are mixed And a frequency counter 10 as first counting means for measuring a difference signal (frequency IF1) output from the mixer 8.

更に、第1の分配器6の他方から出力される出力周波数FcをクロックFclkとして
用い、合成周波数を出力する第2の発振手段であるDDS(デジタル直接合成発振器、分
周比d2)12と、基準周波数Fsを出力する基準信号源(OCXO)14と、該基準信
号源14の出力周波数を分配する第2の分配器15と、該第2の分配器15の一方の出力
周波数FsとDDS12の合成周波数とを混合したときに生じる差信号(周波数IF2)
を出力する第2の混合手段であるミキサ13と、該ミキサ13から出力される差信号(周
波数IF2)を測定する第2のカウント手段である周波数カウンタ16と、を備えている

更に、周波数カウンタ10、16の出力周波数を入力し、その周波数に基づき演算する
演算手段である演算装置(CPU)11と、を備えている。なお、周波数カウンタ10、
16には第2の分配器15の他方の出力周波数Fsが、基準周波数として供給されている
Furthermore, the output frequency Fc output from the other of the first distributor 6 is used as the clock Fclk, and the second oscillating means for outputting the synthesized frequency is a DDS (digital direct synthesis oscillator, division ratio d2) 12; A reference signal source (OCXO) 14 that outputs a reference frequency Fs, a second distributor 15 that distributes the output frequency of the reference signal source 14, one output frequency Fs of the second distributor 15, and the DDS 12 Difference signal (frequency IF2) generated when mixed with synthesized frequency
And a frequency counter 16 as second counting means for measuring a difference signal (frequency IF2) output from the mixer 13.
Furthermore, an arithmetic unit (CPU) 11 is provided which is an arithmetic means for inputting the output frequency of the frequency counters 10 and 16 and calculating based on the frequency. The frequency counter 10,
16, the other output frequency Fs of the second distributor 15 is supplied as a reference frequency.

ここで、クロック源5の発振素子として用いる高周波基本波圧電振動子(HFF)40
と弾性表面波振動子(SAW振動子)50とについて簡単に説明する。
図4(a)は、高周波基本波圧電振動子(HFF)40の構成を示す平面図、同図(b
)はQ−Qにおける断面図である。一方の主面の中央部に凹陥部42を形成した圧電基板
41、例えばATカット水晶基板の平坦側に励振電極45aを配置すると共に、凹陥側に
は励振電極45aと対向して励振電極45bを形成する。そして、励振電極45a、45
bからそれぞれ圧電基板1の端部に向けて引き出し電極46a、46bを延在し、環状囲
繞部に形成したパッド電極47a、47bと接続してHFF40を構成する。なお、凹陥
側42に全面電極を設け、環状囲繞部と振動部である薄肉部との境界部における電極の接
続不良を無くしてもよい。
エッチングによって薄く加工して凹陥部42を基本波の振動部とすることにより高周波
化が可能となり、数百MHzまでの高周波の基本波圧電振動子が実用化されている。
Here, a high-frequency fundamental piezoelectric vibrator (HFF) 40 used as an oscillation element of the clock source 5.
The surface acoustic wave transducer (SAW transducer) 50 will be briefly described.
FIG. 4A is a plan view showing the configuration of the high-frequency fundamental piezoelectric vibrator (HFF) 40, and FIG.
) Is a cross-sectional view taken along the line Q-Q. An excitation electrode 45a is disposed on the flat side of a piezoelectric substrate 41, for example, an AT-cut quartz substrate, having a recess 42 in the center of one main surface, and the excitation electrode 45b is opposed to the excitation electrode 45a on the recess side. Form. The excitation electrodes 45a and 45
The lead electrodes 46a and 46b extend from b to the end of the piezoelectric substrate 1 and are connected to pad electrodes 47a and 47b formed in the annular surrounding portion to constitute the HFF 40. Note that a full-surface electrode may be provided on the recessed side 42 to eliminate electrode connection failure at the boundary portion between the annular surrounding portion and the thin portion that is the vibrating portion.
By thinly processing by etching and making the recess 42 to be a fundamental vibration part, a high frequency can be achieved, and a high frequency fundamental wave piezoelectric vibrator up to several hundred MHz has been put to practical use.

図5は、弾性表面波振動子(SAW振動子)50の一例の構成を示す平面図である。圧
電基板51の一方の主面上に、表面波の伝搬方向に沿ってIDT(櫛形)電極52を配置
すると共に、該IDT電極52の両側にグレーティング反射器53a、53bを配置して
SAW振動子50を構成する。中央のIDT電極52で表面波を励振し、両側のグレーテ
ィング反射器53a、53bで励起された表面波の振動エネルギを中央部に反射し、閉じ
込めて振動子を構成する。ATカットHHF40の共振周波数が、振動部の厚さに逆比例
するのに対し、SAW振動子50の共振周波数は隣接する電極指の間隙に逆比例するので
、フォトリソグラフィ技法により、高周波化が容易である。
FIG. 5 is a plan view showing a configuration of an example of a surface acoustic wave vibrator (SAW vibrator) 50. An IDT (comb-shaped) electrode 52 is disposed on one main surface of the piezoelectric substrate 51 along the propagation direction of the surface wave, and grating reflectors 53a and 53b are disposed on both sides of the IDT electrode 52 to provide a SAW vibrator. 50. A surface wave is excited by the central IDT electrode 52, and vibration energy of the surface wave excited by the grating reflectors 53a and 53b on both sides is reflected to the central part and confined to constitute a vibrator. The resonance frequency of the AT cut HHF 40 is inversely proportional to the thickness of the vibration part, whereas the resonance frequency of the SAW vibrator 50 is inversely proportional to the gap between the adjacent electrode fingers. It is.

第1の発振手段(DDS)7と、第2の発振手段(DDS)12とは、DDS方式のフ
ァンクション・ジェネレータである。DDSとは、ダイレクト・デジタル・シンセサイザ
(デジタル直接合成発振器)の略である。図6はDDSの構成を示すブロック図であり、
DDSは、アキュムレータ(アドレス演算器)61と、波形メモリ62と、D−Aコンバ
ータ63と、ローパスフィルタLPF64と、より構成される。
アキュムレータ61には、データ入力端子65を介して周波数設定データが入力される
と共に、クロック入力端子66を介してクロック信号Fclkが入力され、クロック信号
Fclkの立ち上がり、又は立下りのタイミングで出力設定データに入力データが累積加
算される。つまり、クロック信号Fclkを用いて、リアルタイムで位相を求めるアキュ
ムレータ(アドレス演算器)61によりアドレスを発生させる。
ここで、アキュムレータ61のビット数をpとすると、アキュムレータ61の累算値が
pを越えると、その超過分を初期値として累算動作を継続する。このアキュムレータ6
1の出力設定データ(累算値データ)は波形メモリ62に入力される。波形メモリ62の
アドレスは波形の位相に相当する。
波形メモリ62には、正弦波のデジタル・データが予め書き込まれており、アキュムレ
ータ61からの出力データによりアドレス指定を行い、アドレス指定に応じた正弦波デー
タを出力する。この正弦波データはD−Aコンバータ63に入力され、該D−Aコンバー
タ63よりアナログ信号に変換される。このアナログ信号はクロック周波数Fclkで変
化する階段波形であるため、ローパスフィルタLPF64で平滑化して出力端子67を介
して出力する。
ここで、クロック信号のクロック周波数をFclk、入力データをNとすると出力周波
数Foutは、Fout=(N/2p)Fclkとなる。
DDSは、周波数分解能を高くでき、また、出力周波数を高速で切り換えることができ
るという特徴を備えている。
The first oscillating means (DDS) 7 and the second oscillating means (DDS) 12 are DDS function generators. DDS is an abbreviation for direct digital synthesizer (digital direct synthesis oscillator). FIG. 6 is a block diagram showing the configuration of the DDS.
The DDS includes an accumulator (address calculator) 61, a waveform memory 62, a DA converter 63, and a low-pass filter LPF 64.
The frequency setting data is input to the accumulator 61 through the data input terminal 65 and the clock signal Fclk is input through the clock input terminal 66, and the output setting data is output at the rising or falling timing of the clock signal Fclk. The input data is cumulatively added. In other words, an address is generated by an accumulator (address calculator) 61 that obtains a phase in real time using the clock signal Fclk.
Here, assuming that the number of bits of the accumulator 61 is p, when the accumulated value of the accumulator 61 exceeds 2 p , the accumulation operation is continued with the excess as an initial value. This accumulator 6
1 output setting data (accumulated value data) is input to the waveform memory 62. The address of the waveform memory 62 corresponds to the phase of the waveform.
The waveform memory 62 is preliminarily written with sine wave digital data, and addresses are designated by the output data from the accumulator 61, and sine wave data corresponding to the address designation is output. The sine wave data is input to the DA converter 63 and converted into an analog signal by the DA converter 63. Since this analog signal has a staircase waveform that changes at the clock frequency Fclk, the analog signal is smoothed by the low-pass filter LPF 64 and output through the output terminal 67.
Here, when the clock frequency of the clock signal is Fclk and the input data is N, the output frequency Fout is Fout = (N / 2 p ) Fclk.
The DDS has features that the frequency resolution can be increased and the output frequency can be switched at high speed.

被測定物(DUT)の出力周波数Fdと、基準信号源(OCXO)の出力周波数Fsと
、ミキサと、周波数カウンタと、を用い、出力周波数Fdと出力周波数Fsとをミキサに
入力し、ミキサが出力する差信号df(df=|Fd−Fs|)を周波数カウンタで測定
し、DUTの周波数短期安定度を求めることが可能である。しかし、DUTの任意の出力
周波数に近いOCXOを常時用意することは現実的でない。
OCXOの代わりにPLL内蔵の周波数シンセサイザを用いて周波数短期安定度を求め
ることが可能であるが、周波数シンセサイザの出力信号の純度は水晶発振器のそれに比べ
て桁違いに悪いため、測定精度の劣化を来す。
また、DDS(デジタル直接合成発振器)を用いる場合、そのクロックにはDDSの出
力周波数の数倍の周波数が必要となる。一般の水晶発振器をクロックとして用いるときに
は、その水晶発振器の出力周波数を逓倍して用いるが、逓倍回路は信号のS/N比を劣化
させることに加えて、出力には低周波が重畳する。これらの雑音成分は信号純度を劣化さ
せ、ジッターとなって測定値のバラツキの原因となる。
いずれの場合にも基準信号の短期安定度はDUTのそれより悪くなるので、このような
構成ではDUTの真の周波数の揺らぎの状態を測定することは難しい。
Using the output frequency Fd of the device under test (DUT), the output frequency Fs of the reference signal source (OCXO), the mixer, and the frequency counter, the output frequency Fd and the output frequency Fs are input to the mixer. The output difference signal df (df = | Fd−Fs |) can be measured with a frequency counter to determine the short-term frequency stability of the DUT. However, it is not practical to always prepare an OCXO close to an arbitrary output frequency of the DUT.
Although the frequency short-term stability can be obtained using a frequency synthesizer with a PLL instead of OCXO, the purity of the output signal of the frequency synthesizer is orders of magnitude worse than that of a crystal oscillator. Come.
When a DDS (Digital Direct Synthesis Oscillator) is used, the clock requires a frequency several times the output frequency of the DDS. When a general crystal oscillator is used as a clock, the output frequency of the crystal oscillator is multiplied and used. In addition to deteriorating the S / N ratio of the signal, the multiplier circuit superimposes a low frequency on the output. These noise components degrade the signal purity and become jitter, which causes variations in measured values.
In any case, since the short-term stability of the reference signal is worse than that of the DUT, it is difficult to measure the true frequency fluctuation state of the DUT with such a configuration.

PLLを用いてクロックの周波数を制御すると、制御しない場合に比べてクロックの位
相雑音特性が劣化する。そこで、本発明ではクロック源5の周波数を制御しない代わりに
、図1に示すように、DDS7−ミキサ8−カウンタ10と、DDS12−ミキサ13−
カウンタ16との2系統の測定系で測定することで、クロック源5の周波数変動を、演算
装置(CPU)11による演算によって補正することを想致した。演算手段を用いること
により、クロック源5に厳しいエージング特性や温度特性を要求することなく、HFF、
又はSAW振動子を発振素子として用いて、位相雑音に特化した発振器を使用することが
可能となった。その結果、周波数短期安定度の測定精度の大幅な改善が図られる。
When the frequency of the clock is controlled using the PLL, the phase noise characteristic of the clock is deteriorated as compared with the case where the frequency is not controlled. Therefore, in the present invention, instead of controlling the frequency of the clock source 5, as shown in FIG. 1, a DDS7-mixer 8-counter 10 and a DDS12-mixer 13-
It was conceived that the frequency fluctuation of the clock source 5 was corrected by the calculation by the arithmetic unit (CPU) 11 by measuring with two measurement systems including the counter 16. By using the calculation means, the clock source 5 is not required to have strict aging characteristics or temperature characteristics, and the HFF,
Alternatively, it is possible to use an oscillator specialized for phase noise using a SAW vibrator as an oscillation element. As a result, the measurement accuracy of the short-term frequency stability can be greatly improved.

まず、2系統の測定系の一方を用いて周波数短期安定度を測定する。つまり、図1に示
すDDS7の分周比d1を適切に設定し、その出力周波数(Fc/d1)がDUT9の出
力周波数Fdとわずかに異なる周波数になるようにする。DDS7の出力周波数(Fc/
d1)とDUT9の出力周波数Fdとの差分の周波数IF1(=Fc/d1−Fd)をカ
ウンタ10により測定し、この周波数を演算装置(CPU)11に入力する。このように
、クロック源5にHHF又はSAW振動子を発振素子として用いることにより、逓倍回路
、PLLともに必要としなので、測定精度の劣化がない測定が可能となる。
First, frequency short-term stability is measured using one of two measurement systems. That is, the frequency division ratio d1 of the DDS 7 shown in FIG. 1 is appropriately set so that the output frequency (Fc / d1) is slightly different from the output frequency Fd of the DUT 9. DDS7 output frequency (Fc /
The frequency IF1 (= Fc / d1-Fd) of the difference between d1) and the output frequency Fd of the DUT 9 is measured by the counter 10, and this frequency is input to the arithmetic unit (CPU) 11. In this way, by using an HHF or SAW vibrator as the oscillation element for the clock source 5, both the multiplier circuit and the PLL are required, so that measurement without deterioration in measurement accuracy is possible.

しかしながら、カウンタ10の測定結果にはクロック源5の温度変動等のドリフトが重
畳される。そこで、2系統の測定系の他方を用いて、このドリフトを補償する。つまり、
DDS12の出力周波数(Fc/d2)を、OCXO14の出力周波数Fsとわずかに異
なる周波数になるように、分周比d2を設定する。ミキサ13により周波数(Fc/d2
)と周波数Fsとの差分の周波数IF2(=Fs−Fc/d2)を出力し、該周波数をカ
ウンタ16で測定し、その値をCPU11に入力する。OCXO14に十分に安定な発振
器を用いれば、IF2の周波数変動はクロック源5のドリフトそのものである。
従って、カウンタ10が測定するIF1の周波数短期安定度から、カウンタ16が測定
するIF2の周波数短期安定度を減算すれば、DUT9の真の周波数短期安定度が求まる
ことになる。
図1の周波数安定度検査装置1では、基準信号源(OCXO)14を内蔵した例を示し
たが、必ずしも内蔵する必要はなく、外部から純度の高い(S/N比のよい)基準周波数
を供給してもよい。外部から基準周波数の供給を受けることにより、周波数安定度検査装
置を小型化、低価格化できるという利点がある。
However, drifts such as temperature fluctuations of the clock source 5 are superimposed on the measurement result of the counter 10. Therefore, this drift is compensated by using the other of the two measurement systems. That means
The frequency division ratio d2 is set so that the output frequency (Fc / d2) of the DDS 12 is slightly different from the output frequency Fs of the OCXO 14. The frequency (Fc / d2
) And the frequency Fs, the frequency IF2 (= Fs−Fc / d2) is output, the frequency is measured by the counter 16, and the value is input to the CPU 11. If a sufficiently stable oscillator is used for the OCXO 14, the frequency variation of IF2 is the drift of the clock source 5 itself.
Therefore, if the short-term frequency stability of IF2 measured by the counter 16 is subtracted from the short-term frequency stability of IF1 measured by the counter 10, the true short-term frequency stability of the DUT 9 can be obtained.
In the frequency stability inspection apparatus 1 of FIG. 1, the example in which the reference signal source (OCXO) 14 is incorporated is shown, but it is not always necessary to incorporate the reference signal source (OCXO) 14, and a reference frequency with high purity (good S / N ratio) is externally provided. You may supply. By receiving the reference frequency from the outside, there is an advantage that the frequency stability inspection apparatus can be reduced in size and price.

CPU11の演算処理機能を用いて、カウンタ10、16から出力されるカウント信号
にアラン分散処理を施して周波数短期安定度を求めるのが一般的である。周知のように、
アラン分散とは圧電デバイス等の出力周波数の短期安定度特性に関し、時間領域で定義さ
れた客観的評価であり、連続的に振動している圧電デバイスが、ある期間にわたって同一
の周波数を実現しうる度合、即ち周波数安定度を示す尺度のうち、特に時間領域における
周波数安定度の尺度をいう。具体的には、アラン分散は、ある期間にわたり周期測定を複
数回連続して行って、複数の周波数測定値を得て、これら複数の周波数測定値の時間的に
隣接する値同士の差(周波数)の自乗の総和を、2(m−1)で割って平方根を計算する
ことで求める(mは周波数差のサンプル数)。
In general, the arithmetic processing function of the CPU 11 is used to perform the Allan dispersion processing on the count signals output from the counters 10 and 16 to obtain the short-term frequency stability. As is well known,
Allan dispersion is an objective evaluation defined in the time domain for short-term stability characteristics of output frequency of piezoelectric devices, etc., and continuously vibrating piezoelectric devices can achieve the same frequency over a period of time. Among the scales indicating the degree, that is, the frequency stability, this is a scale of the frequency stability particularly in the time domain. Specifically, the Allan variance is obtained by continuously performing periodic measurements a plurality of times over a period to obtain a plurality of frequency measurement values, and the difference between the temporally adjacent values of these frequency measurement values (frequency ) Is calculated by dividing the sum of squares of 2 by 2 (m-1) to calculate the square root (m is the number of samples of the frequency difference).

図2は、本発明に係る第2の実施例の周波数安定度検査装置2の構成を示す概略ブロッ
ク図である。図1に示した第1の実施例の周波数安定度検査装置1と異なる点は、第3の
分配器20と、第3のカウント手段であるカウンタ21と、制御信号線22、23とを、
第1の実施例の周波数安定度検査装置1に付加した点である。つまり、DUT9の出力周
波数Fdを第3の分配器20に入力し、該第3の分配器20の出力周波数Fdの一方をミ
キサ8に入力し、他方をカウンタ21に入力し、DUT9の出力周波数Fdの測定し、該
測定値をCPU11に入力する。更にCPU11と、DDS7及びDDS12とを夫々制
御信号線22、23で接続する。第3のカウント手段であるカウンタ21には、OCXO
14の基準周波数Fsが第2の分配器15を介して供給されている。
FIG. 2 is a schematic block diagram showing the configuration of the frequency stability inspection apparatus 2 according to the second embodiment of the present invention. The difference from the frequency stability inspection apparatus 1 of the first embodiment shown in FIG. 1 is that a third distributor 20, a counter 21 as a third counting means, and control signal lines 22, 23 are provided.
This is a point added to the frequency stability inspection apparatus 1 of the first embodiment. That is, the output frequency Fd of the DUT 9 is input to the third distributor 20, one of the output frequencies Fd of the third distributor 20 is input to the mixer 8, the other is input to the counter 21, and the output frequency of the DUT 9 Fd is measured and the measured value is input to the CPU 11. Further, the CPU 11 is connected to the DDS 7 and DDS 12 through control signal lines 22 and 23, respectively. The counter 21 as the third counting means has an OCXO
Fourteen reference frequencies Fs are supplied via the second distributor 15.

第2の実施例の周波数安定度検査装置2において、クロック源5の出力周波数Fdと、
基準信号源(OCXO)14の出力周波数Fsと、アラン分散のサンプル数m等は、CP
U11に予め入力されているものとする。
周波数安定度検査装置2の特徴は、初めにDUT9の出力周波数Fdを第3の分配器2
0を介してカウンタ21で測定し、この測定値と、予め入力されているデータとをCPU
11で演算処理して、分周比d1、d2を求め、これらの値を制御信号線22、23を介
して自動的に設定できる点である。分周比d1、d2が設定できれば、DUT9の周波数
短期安定度は自動的に測定できる。
なお、図2の周波数安定度検査装置2の例も、基準信号源(OCXO)14を内蔵した
例を示したが、必ずしも内蔵する必要はなく、外部からS/N比のよい周波数を供給して
もよい。また、本発明に係る周波数安定度検査装置1、2は、周波数短期安定度の高精度
測定に限らず、中期的或いは長期的な周波数ゆらぎ(=周波数中期(長期)安定度)の高
精度測定にも適用できることは言うまでもない。
本発明に係る周波数安定度検査装置1、2の特徴は、高速、高精度で被測定物の周波数
安定度が測定できるところであり、20msのゲート時間で5×10-11の測定精度が可
能であり、従来の測定法に比べて測定の高速化と大幅に精度向上が図られた。
In the frequency stability inspection apparatus 2 of the second embodiment, the output frequency Fd of the clock source 5;
The output frequency Fs of the reference signal source (OCXO) 14, the sample number m of Allan variance, etc.
Assume that U11 has been input in advance.
The characteristic of the frequency stability inspection apparatus 2 is that the output frequency Fd of the DUT 9 is first converted to the third distributor 2.
The measurement value is measured by the counter 21 via 0, and the measured value and the pre-input data are stored in the CPU.
11, the division ratios d1 and d2 are obtained, and these values can be automatically set via the control signal lines 22 and 23. If the frequency division ratios d1 and d2 can be set, the frequency short-term stability of the DUT 9 can be automatically measured.
2 also shows an example in which the reference signal source (OCXO) 14 is built in, the example of the frequency stability inspection apparatus 2 in FIG. 2 does not necessarily need to be built in, and supplies a frequency with a good S / N ratio from the outside. May be. The frequency stability inspection apparatuses 1 and 2 according to the present invention are not limited to high-precision measurement of short-term frequency stability, but also high-precision measurement of medium-term or long-term frequency fluctuations (= medium frequency (long-term) stability). Needless to say, it can also be applied.
A feature of the frequency stability inspection apparatus 1 or 2 according to the present invention is that the frequency stability of the object to be measured can be measured at high speed and with high accuracy, and measurement accuracy of 5 × 10 −11 is possible with a gate time of 20 ms. Yes, the measurement speed was increased and the accuracy was greatly improved compared to the conventional measurement method.

本発明に係る周波数安定度検査装置1の概略ブロック回路図。1 is a schematic block circuit diagram of a frequency stability inspection apparatus 1 according to the present invention. 第2の実施例の周波数安定度検査装置2の概略ブロック回路図。The schematic block circuit diagram of the frequency stability test | inspection apparatus 2 of a 2nd Example. 従来の漂動特性の測定ブロック図。A conventional measurement block diagram of drift characteristics. 高周波基本波圧電振動子(HFF)の、(a)は平面図、(b)は断面図。(A) is a top view of a high frequency fundamental wave piezoelectric vibrator (HFF), (b) is sectional drawing. 弾性表面波振動子(SAW振動子)の平面図。The top view of a surface acoustic wave vibrator (SAW vibrator). デジタル直接合成発振器(DDS)の概略ブロック図。1 is a schematic block diagram of a digital direct synthesis oscillator (DDS).

符号の説明Explanation of symbols

1、2…周波数安定度検査装置、5…クロック源、6、15、20…分配器、7、12…
デジタル直接合成発振器(DDS)、8、13…ミキサ、9…被測定物(DUT)、10
、16、21…カウンタ、11…演算装置(CPU)、14…基準信号源(OCXO)、
22、23…制御信号線
1, 2 ... Frequency stability inspection device, 5 ... Clock source, 6, 15, 20 ... Distributor, 7, 12 ...
Digital direct synthesis oscillator (DDS), 8, 13 ... mixer, 9 ... device under test (DUT), 10
16, 21 ... counter, 11 ... arithmetic unit (CPU), 14 ... reference signal source (OCXO),
22, 23 ... Control signal line

Claims (6)

被測定物の出力信号と、該被測定物の出力信号とは発振周波数がわずかに異なる周波数
を混合したときに生じるビート周波数を測定する第1の測定工程と、
基準信号と、該基準信号とは発振周波数がわずかに異なる周波数を混合したときに生じ
るビート周波数を測定する第2の測定工程と、
所定の時間間隔でサンプリングした複数の前記第1及び第2のビート周波数から周波数
安定度を演算する演算工程と、
を含むことを特徴とする周波数安定度検査方法。
A first measurement step of measuring a beat frequency that is generated when the output signal of the device under test and the output signal of the device under test are mixed with frequencies having slightly different oscillation frequencies;
A second measurement step of measuring a reference signal and a beat frequency generated when a frequency slightly different in oscillation frequency from the reference signal is mixed;
A calculation step of calculating frequency stability from the plurality of first and second beat frequencies sampled at a predetermined time interval;
A frequency stability inspection method comprising:
前記演算工程の演算結果を前記第1及び第2の測定工程に伝達するフィードバック工程
を含むことを特徴とする請求項1に記載の周波数安定度検査方法。
The frequency stability inspection method according to claim 1, further comprising a feedback step of transmitting a calculation result of the calculation step to the first and second measurement steps.
クロック源と、
該クロック源に基づき被測定物の出力信号とは発振周波数がわずかに異なる周波数を出
力する第1の発振手段と、
前記被測定物の出力信号と前記第1の発振手段の出力信号とを混合したときに生じる差
信号を出力する第1の混合手段と、
前記第1の混合手段から出力される差信号の周波数を測定する第1のカウント手段と、
前記クロック源に基づき周波数を出力する第2の発振手段と、
基準周波数を出力する基準信号源と、該基準信号源の出力周波数と前記第2の発振手段
の出力周波数とを混合したときに生じる差信号を出力する第2の混合手段と、
前記第2の混合手段から出力される差信号の周波数を測定する第2のカウント手段と、
前記第1及び第2のカウント手段の出力に基づき演算する演算手段と、
を備えたことを特徴とする周波数安定度検査装置。
A clock source;
First oscillation means for outputting a frequency slightly different in oscillation frequency from the output signal of the device under test based on the clock source;
First mixing means for outputting a difference signal generated when the output signal of the device under test and the output signal of the first oscillation means are mixed;
First counting means for measuring the frequency of the difference signal output from the first mixing means;
Second oscillating means for outputting a frequency based on the clock source;
A reference signal source that outputs a reference frequency, a second mixing unit that outputs a difference signal generated when the output frequency of the reference signal source and the output frequency of the second oscillation unit are mixed, and
Second counting means for measuring the frequency of the difference signal output from the second mixing means;
Computing means for computing based on outputs of the first and second counting means;
A frequency stability inspection apparatus comprising:
クロック源と、
該クロック源に基づき被測定物の出力信号とは発振周波数がわずかに異なる周波数を出
力する第1の発振手段と、
前記被測定物の出力信号と前記第1の発振手段の出力信号とを混合したときに生じる差
信号を出力する第1の混合手段と、
前記第1の混合手段から出力される差信号の周波数を測定する第1のカウント手段と、
前記クロック源に基づき周波数を出力する第2の発振手段と、
基準周波数を出力する基準信号源と、該基準信号源の出力周波数と前記第2の発振手段
の出力周波数とを混合したときに生じる差信号を出力する第2の混合手段と、
前記第2の混合手段から出力される差信号の周波数を測定する第2のカウント手段と、
前記被測定物の出力周波数を測定する第3のカウント手段と、
前記第1、第2及び第3のカウント手段の出力に基づき演算する演算手段と、
前記演算手段の演算結果に基づく制御信号を前記第1及び第2の発振手段にフィードバ
ックする伝達手段と、
を備えたことを特徴とする周波数安定度検査装置。
A clock source;
First oscillation means for outputting a frequency slightly different in oscillation frequency from the output signal of the device under test based on the clock source;
First mixing means for outputting a difference signal generated when the output signal of the device under test and the output signal of the first oscillation means are mixed;
First counting means for measuring the frequency of the difference signal output from the first mixing means;
Second oscillating means for outputting a frequency based on the clock source;
A reference signal source that outputs a reference frequency, a second mixing unit that outputs a difference signal generated when the output frequency of the reference signal source and the output frequency of the second oscillation unit are mixed, and
Second counting means for measuring the frequency of the difference signal output from the second mixing means;
Third counting means for measuring the output frequency of the device under test;
Computing means for computing based on the outputs of the first, second and third counting means;
A transmission means for feeding back a control signal based on the calculation result of the calculation means to the first and second oscillation means;
A frequency stability inspection apparatus comprising:
前記クロック源に高周波基本波圧電振動子、又は弾性表面波振動子を用いたことを特徴
とする請求項3又は4に記載の周波数安定度検査装置。
The frequency stability inspection apparatus according to claim 3 or 4, wherein a high-frequency fundamental wave piezoelectric vibrator or a surface acoustic wave vibrator is used as the clock source.
前記基準周波数が外部装置から供給されることを特徴とする請求項3乃至5のいずれか
一項に記載の周波数安定度検査装置。
6. The frequency stability inspection device according to claim 3, wherein the reference frequency is supplied from an external device.
JP2008267141A 2008-10-16 2008-10-16 Frequency stability inspection method and frequency stability inspection apparatus Active JP5320971B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008267141A JP5320971B2 (en) 2008-10-16 2008-10-16 Frequency stability inspection method and frequency stability inspection apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008267141A JP5320971B2 (en) 2008-10-16 2008-10-16 Frequency stability inspection method and frequency stability inspection apparatus

Publications (2)

Publication Number Publication Date
JP2010096608A true JP2010096608A (en) 2010-04-30
JP5320971B2 JP5320971B2 (en) 2013-10-23

Family

ID=42258397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008267141A Active JP5320971B2 (en) 2008-10-16 2008-10-16 Frequency stability inspection method and frequency stability inspection apparatus

Country Status (1)

Country Link
JP (1) JP5320971B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103472330A (en) * 2013-09-13 2013-12-25 北京无线电计量测试研究所 Measuring device of frequency stability of superconducting frequency stabilization oscillator
CN108459239A (en) * 2018-03-22 2018-08-28 中国南方电网有限责任公司超高压输电公司检修试验中心 Distributed traveling wave monitoring terminal time deviation calculating and compensation method and system
CN111220846A (en) * 2020-03-10 2020-06-02 星汉时空科技(北京)有限公司 High-speed sampling full-digitalization frequency stability testing equipment and method
CN113794495A (en) * 2021-08-18 2021-12-14 上海卫星工程研究所 High-integration high-reliability high-stability frequency source design method and system for deep space exploration

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007057393A (en) * 2005-08-24 2007-03-08 Epson Toyocom Corp Frequency stability measuring system
JP2008209395A (en) * 2007-01-29 2008-09-11 Epson Toyocom Corp Frequency short stability inspection method and inspection device of piezoelectric device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007057393A (en) * 2005-08-24 2007-03-08 Epson Toyocom Corp Frequency stability measuring system
JP2008209395A (en) * 2007-01-29 2008-09-11 Epson Toyocom Corp Frequency short stability inspection method and inspection device of piezoelectric device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103472330A (en) * 2013-09-13 2013-12-25 北京无线电计量测试研究所 Measuring device of frequency stability of superconducting frequency stabilization oscillator
CN108459239A (en) * 2018-03-22 2018-08-28 中国南方电网有限责任公司超高压输电公司检修试验中心 Distributed traveling wave monitoring terminal time deviation calculating and compensation method and system
CN111220846A (en) * 2020-03-10 2020-06-02 星汉时空科技(北京)有限公司 High-speed sampling full-digitalization frequency stability testing equipment and method
CN111220846B (en) * 2020-03-10 2022-04-19 星汉时空科技(北京)有限公司 High-speed sampling full-digitalization frequency stability testing equipment and method
CN113794495A (en) * 2021-08-18 2021-12-14 上海卫星工程研究所 High-integration high-reliability high-stability frequency source design method and system for deep space exploration

Also Published As

Publication number Publication date
JP5320971B2 (en) 2013-10-23

Similar Documents

Publication Publication Date Title
JP4679782B2 (en) Temperature sensor
JP5152944B1 (en) Crystal temperature measuring probe and crystal temperature measuring device
NL2007682C2 (en) Electronic oscillation circuit.
JP5320971B2 (en) Frequency stability inspection method and frequency stability inspection apparatus
JP2001292030A (en) Crystal oscillation circuit and crystal resonator
US10119895B2 (en) Method, circuit and flexural resonator for measuring the density of fluids
JP4605157B2 (en) Waveform generation method, radar apparatus, and oscillation apparatus for radar apparatus
JP3729181B2 (en) Measuring method, measuring signal output circuit and measuring apparatus
US8327705B2 (en) Frequency modulated micro-gyro signal processing method and device
JP3174910B2 (en) Frequency generation method and circuit
JP2021103415A (en) Real time clock device and electronic apparatus
US7898150B2 (en) Angular velocity detection apparatus
JP2008209395A (en) Frequency short stability inspection method and inspection device of piezoelectric device
JP2001304945A (en) Device for detecting extremely small amount of mass using high-frequency quartz resonator, and method for calibrating detection device
JP2005269284A (en) Lamb wave type elastic wave element
US20230280152A1 (en) Laser interferometer
JP2006303764A (en) Temperature compensation method of temperature compensation oscillation circuit, temperature compensation oscillation circuit, piezoelectric device, and electronic apparatus
JP2014009979A (en) Frequency measurement device
JP4678892B1 (en) Crystal temperature measuring probe and crystal temperature measuring device
US20230304796A1 (en) Physical Quantity Detection Circuit And Physical Quantity Detection Device
SU1435968A1 (en) Pressure transducer
JP3390110B2 (en) Method and apparatus for measuring drift characteristics of quartz resonator
JPS6248174B2 (en)
RU2234716C1 (en) Method for generating sounding frequency -modulated signal for range finer with periodic frequency modulation
RU2129284C1 (en) Gear measuring parameters of piezoelements in process of their manufacture

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110729

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110729

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110819

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130318

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130618

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130701

R150 Certificate of patent or registration of utility model

Ref document number: 5320971

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350