JP2010087975A - パケット制御装置、パケット制御方法、及びパケット制御プログラム - Google Patents
パケット制御装置、パケット制御方法、及びパケット制御プログラム Download PDFInfo
- Publication number
- JP2010087975A JP2010087975A JP2008256445A JP2008256445A JP2010087975A JP 2010087975 A JP2010087975 A JP 2010087975A JP 2008256445 A JP2008256445 A JP 2008256445A JP 2008256445 A JP2008256445 A JP 2008256445A JP 2010087975 A JP2010087975 A JP 2010087975A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- packet data
- processing
- divided
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
【解決手段】パケット制御装置1は、分割パケットデータと非分割パケットデータとをこの順で入力処理し、分割パケットデータに特定の処理を行う場合の処理動作を制御するものであり、分割パケットデータが処理中であるか否かを検出する検出手段16a―1と、処理中である場合に非分割パケットデータの出力を待機させ、処理されたパケットデータと非分割パケットデータとを入力順に出力する処理動作を制御する出力制御手段16b−1を含む。
【選択図】図1
Description
ただし、物理ネットワークにおいては、フレーム最大転送単位(以下、MTU)が決められている。MTUは、イーサネット毎に規定されている。
このため、ホストコンピュータは、IPパケットデータを、設定されているMTUサイズ以下を満足するパケットサイズとなるように複数に分割し、分割パケットデータとしてて送信する必要がある。
さらに、ルータ装置は、IPパケットデータを再生成(統合処理)後に、送信先ネットワークのMTUサイズに再分割処理して送信することになる。
一方、分割パケットについては、通信処理回路が、最終断片パケット(分割パケット)までデータ蓄積部にて一時蓄積した後、データ蓄積部のメモリから読み出し、再組立(統合処理)されたデータグラムを出力すること(特許文献3の段落番号0020、0028など)、が開示されている。
一方、分割されたパケット、すなわち分割パケットである場合には、ヘッダ解析部2012は、複数の分割パケットのうちの何番目のパケットであるかを、ヘッダに含まれる断片継続フラグ及びフラグメントオフセットの情報から判定する。
断片継続フラグは、最終の分割パケット(断片パケット)の場合には0を示し、その他のパケットの場合には1を示す。また、フラグメントオフセットはそのパケットの断片データの先頭が、元のデータグラムのデータのどの部分に位置するのかを表す情報である。また、送信分割単位について狭い値の範囲に制限、例えば、データ部の長さで1400バイトから1480バイトになるように装置で制限を設けることにより、フラグメントオフセットの値により断片番号すなわち「何番目のパケットか」が一義的に決まるようになる。
これにより、断片パケットの断片番号の受信順序が任意の並びであっても、再組立て処理が可能であり、ネットワークで発生し得るパケット順序逆転や重複に対応することが可能である。
それを受けた読出制御部2014は、1番目の断片パケットから順に、バッファメモリ2003から読み出し、データ蓄積部2017に一時蓄積させる。2番目以降の断片パケットは、ネットワーク層のIPヘッダを削除してデータ蓄積部2017に一時蓄積していく。最終断片パケットまでデータ蓄積部17に一時蓄積した後、データ蓄積部2017のメモリから読み出すと、再組立てされたデータグラムを出力することができる。
このため、順序が逆になったIPパケットデータを受信している他の宛先ホストコンピュータでは、データの順番制御が保障されず、正常にデータを識別できないという不都合があった。
そして、特許文献3では、このような分割パケットの再組立(統合処理)を行っている最中に、ヘッダ解析部2012から非分割パケットがデータ蓄積部2017へ送信され、再組立(統合処理)されたデータグラムを出力する前に、非分割パケットが先に出力されてしまう、という課題があった。
先ず、パケット制御装置の基本的構成について説明する。本発明のパケット制御装置(例えば図1に示す符号1など)は、少なくとも分割パケットデータと非分割パケットデータとをこの順で入力処理し、前記分割パケットデータに特定の処理を行う場合の処理動作を制御するものである。
(パケット制御装置の全体構成)
先ず、本実施の形態のパケット制御装置の具体的構成について、全体構成から説明し、続いて各部の詳細構成について説明することとする。図1は、本発明における第1実施の形態のパケット制御装置の全体の概略構成の一例を示すブロック図である。
図1に、本発明のIPパケット処理部の構成図を示す。
このため、他のデフラグメント処理部(N)16−Nについても、前記同様にそれぞれ、検出部16a―Nと、出力制御部16b―Nとが構成されている。
FID検出機能部14は、IPパケットデータのFIDが新規の場合、未使用のデフラグメント処理部を選択しIPパケットデータを転送する。
FID検出機能部14は、FIDが2回目以降(継続中)の場合、前回のIPパケットデータを格納したデフラグメント処理部を選択してデータを転送する。
検出部16a―1、・・・、検出部16a―Nは、デフラグメント処理(統合処理)が実行されているか否かを検出する。
出力制御部16b―1、・・・、出力制御部16b―Nは、検出部16a―1、・・・、検出部16a―Nにてそれぞれデフラグメント処理が実行されていると検出された場合に、各制御信号をパケットバッファ20に各々出力することでパケットバッファ20内の非分割パケットデータが送信処理部19に出力するのを停止制御する。
検出部18aは、フラグメント処理(再分割処理)が実行されているか否かを検出する。
出力制御部18bは、この検出部18aにてフラグメント処理が実行されていると検出された場合に、制御信号をパケットバッファ20に出力することでパケットバッファ20内の非分割パケットデータが送信処理部19に出力するのを停止制御する。
さらにまた、本実施の形態のデフラグメント処理部(1)16−1、・・・、デフラグメント処理部(N)16−N、フラグメント処理部18により、本発明にいう「処理部」を構成することもできる。
また、前記「出力制御手段」は、前記検出手段にて前記処理中であると検出された場合に、前記非分割パケットデータの出力を待機させ、処理された前記パケットデータと前記非分割パケットデータとを入力順に出力する処理動作を制御することができる。
先ず、受信検出部12にてフラグメント有りの分割パケットデータが検出された場合には、分割パケットデータはFID検出機能部14に入力される。
この際、デフラグメント処理部16が分割パケットデータに対してデフラグメント処理を実行していることを検出部16aが検出した場合には、出力制御部16bが、制御信号をパケットバッファ20に出力することでパケットバッファ20内の非分割パケットデータが送信処理部19に出力するのを停止制御する。
(全体処理)
次に、上述のような構成を有するパケット制御装置における各部の処理は、方法としても実現可能であり、パケット制御方法としての各種の処理手順について、図2及び図3を参照しつつ説明する。図2は、図1の通信制御装置における処理手順の一例を示すフローチャートである。
図3に本実施の形態のパケット処理タイミングを示す。
但し、フレーム最大単位(以下、MTU)はイーサネット毎に規定されており、ホストは、MTUサイズ以下を満足するIPパケットデータに分割して送信しなくてはならない。
ホストがこのサイズの異なる2種類のパケットを連続して送信する場合、パケットAは、3つのIPパケットデータ(パケットA(1)、パケットA(2)、パケットA(3))に分割されて送信され、その後にパケットBが送信される事になる。
FID検出機能部14は、FID(フラグメント識別情報)によってアサインされた例えばデフラグメント処理部(1)16<16−1>に「パケットA(1)」を転送し、そのデフラグメント処理部(1)16<16−1>に「パケットA(1)」を格納する。
このようにして、受信検出部12とFID検出機能部14は、連続して「パケットA(2)」「パケットA(3)」を受信し、FID検出機能部14は、「パケットA(1)」と同じ(1)16<16−1>に「パケットA(2)」「パケットA(3)」を格納する。
この際、先行して受信した「パケットA(3)」が最終IPパケットデータと判断され、デフラグメント処理に移行するステータスとなっている。このため、後発のパケットBがパケットAを追い越して送信されないよう、デフラグメント処理部(1)16−1〜(N)16−Nよりパケットバッファ20の送信停止を制御する。
この場合、フラグメント処理中であると判定された場合には、「パケットB」(非分割パケットデータ)が送信処理部19に送信されないように、送信待機処理を行い<フラグメント処理中出力制御ステップないしはフラグメント処理中出力制御機能>、フラグメント処理検出ステップを繰り返す。
また、分割パケットデータについては、デフラグメント処理部1016−1〜1016Nのいずれかの処理部にてデフラグメント処理がなされ、さらにフラグメント処理部1018によりフラグメント処理がなされ送信処理部1019に送られる。
ただし、非分割パケットデータを待機させる処理がないため、非分割パケットデータは、分割パケットデータよりも後に受信したにもかかわらず、分割パケットデータよりも先に送信処理部1019に到達し、送信されてしまうという不都合がある。
先行して受信した「パケットA(3)」が最終IPパケットデータと判断され、デフラグメント処理に時間が必要とした場合、後発のパケットBがパケットAを追い越して送信されてしまう、という不都合がある。
また、本発明にかかる装置及び方法は、そのいくつかの特定の実施の形態に従って説明してきたが、本発明の主旨および範囲から逸脱することなく本発明の本文に記述した実施の形態に対して種々の変形が可能である。
例えば、一例として、デフラグメント処理部(1)116<116−1>には、複数の前記分割パケットデータが格納される。一方、デフラグメント処理部(2)116<116−2>には、非分割パケットデータが格納される。
検出部とを別々の構成としてもよい。また、受信検出部12にて受信し、送信処理部19にて送信する構成としたが、パケット制御装置として、パケット入力部とパケット出力部を構成し、受信、送信などの通信部(受信部、送信部)をパケット入力部とパケット出力部の外部に構成する場合であってもよい。
また、前述した実施形態の機能を実現する本発明のプログラムは、前述した各実施の形態における各種ブロック図などに示された処理部(処理手段)、機能などに対応したプログラムや、フローチャートなどに示された処理手順、処理手段、機能などに対応したプログラムや、各種データ構造を利用するプログラムなどにおいて各々処理される各処理プログラム、本明細書で全般的に記述される方法(ステップ)、説明された処理、データの全体もしくは各部を含む。
このパケット制御プログラムは、前記分割パケットデータが処理中であるか否かを検出する検出機能と、前記検出機能にて前記処理中であると検出された場合に、前記非分割パケットデータの出力を待機させ、処理された前記パケットデータと前記非分割パケットデータとを入力順に出力する処理動作を制御する出力制御機能と、を前記コンピュータに実現させることができる。
指向プログラミング言語で、あるいは必要に応じてアセンブリまたはマシン言語で実装することができる。いずれの場合も、言語はコンパイラ型またはインタープリタ型言語であってもよい。
上述のパケット制御プログラムを、一般のパソコンや携帯型情報端末などで動作可能なアプリケーションソフトに組み込んだものも含む。
また、上述のプログラム(パケット制御プログラムを含む)を、情報記録媒体に記録した構成であってもよい。情報記録媒体には、上述のプログラムを含むアプリケーションプログラムが格納されており、コンピュータが当該情報記録媒体からアプリケーションプログラムを読み出し、当該アプリケーションプログラムをハードディスクにインストールすることが可能である。これにより、上述のプログラムは、磁気記録媒体、光記録媒体あるいはROMなどの情報記録媒体に記録してプログラムを提供することができる。そのようなプログラムが記録された情報記録媒体を、コンピュータにおいて使用することは、好都合な情報処理装置を構成する。
また、上述の実施の形態のパケット制御装置を制御システムとして構成してもよい。この「システム」を、他の「システム」と統合したシステムとして、これら全体を本発明の「システム」として構成することも一向に構わない。「システム」には、OSや周辺機器等のハードウェアを含むことができる。
さらに、ネットワークは、TCP・IPプロトコルの他、種々の通信プロトコルを用いたネットワークあるいはソフトウエア的に構築された仮想ネットワークやこれに類するあらゆるネットワークを含むネットワークなどいかなる通信プロトコルであってもよい。
また、ネットワークは、有線に限らず、無線(衛星通信、各種高周波通信手段等を含む)ネットワーク(例えば、簡易電話システムや携帯電話のようなシングルキャリア通信システム、W―CDMAやIEEE802.11bに準拠した無線LANのようなスペクトラム拡散通信システム、IEEE802.11aやHiperLAN/2のようなマルチキャリア通信システム、などを含むネットワーク)であっても構わず、これらの組み合わせを利用してもよく、他のネットワークと接続されたシステムであってもよい。さらに、ネットワークは、ポイントツーポイント、ポイントツーマルチポイント、マルチポイントツーマルチポイントなど如何なる形態でもよい。
さらに、上記各実施の形態には種々の段階が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。つまり、上述の各実施の形態同士、あるいはそれらのいずれかと各変形例のいずれかとの組み合わせによる例をも含む。この場合において、本実施形態において特に記載しなくとも、各実施の形態及びそれらの変形例に開示した各構成から自明な作用効果については、当然のことながら実施の形態の作用効果として含めることができる。逆に、本実施の形態に記載されたすべての作用効果を奏することのできる構成が、本発明の本質的特徴部分の必須構成要件であるとは限らない。また、実施の形態に示される全構成要件から幾つかの構成要件が削除された構成による実施の形態並びにその構成に基づく技術的範囲も発明になりうる。
従って、上記に開示された各要素は、本発明の技術的範囲に属する全ての設計変更や均等物を含む趣旨である。
12 受信検出部
14 FID検出機能部
16−1〜16−N デフラグメント処理部(1)〜(N)
16a−1〜16a−N 検出部(検出手段)
16b−1〜16b−N 出力制御部(出力制御手段)
18 フラグメント処理部
18a 検出部(検出手段)
18b 出力制御部(出力制御手段)
19 送信処理部
20 パケットバッファ(非分割パケットデータ一時記憶手段)
Claims (18)
- 少なくとも分割パケットデータと非分割パケットデータとをこの順で入力処理し、前記分割パケットデータに特定の処理を行う場合の処理動作を制御するパケット制御装置であって、
前記分割パケットデータが処理中であるか否かを検出する検出手段と、
前記検出手段にて前記処理中であると検出された場合に、前記非分割パケットデータの出力を待機させ、処理されたパケットデータと前記非分割パケットデータとを入力順に出力する処理動作を制御する出力制御手段と、
を含むことを特徴とするパケット制御装置。 - 請求項1に記載のパケット制御装置において、
前記非分割パケットデータを一時記憶する非分割パケットデータ一時記憶手段を前記出力制御手段に併設し、
前記出力制御手段は、
前記処理中である場合に、前記非分割パケットデータ一時記憶手段の前記非分割パケットデータの出力を停止制御する制御信号を前記非分割パケットデータ一時記憶手段に出力することを特徴とするパケット制御装置。 - 請求項1に記載のパケット制御装置において、
前記特定の処理を行う複数の処理部を前記出力制御手段に併設し、
前記検出手段は、各々の前記処理部について前記処理中であるか否かをそれぞれ検出し、
前記出力制御手段は、
一の前記処理部にて前記分割パケットデータが処理中である場合に、前記他の処理部内に前記非分割パケットデータを滞留させる制御を行うことを特徴とするパケット制御装置。 - 請求項1に記載のパケット制御装置において、
前記特定の処理は、前記分割パケットデータを分割される前の元データに統合する統合処理を含み、
前記検出手段は、前記分割パケットデータが統合処理中であるか否かを検出し、
前記出力制御手段は、前記統合処理中である場合に前記非分割パケットデータの出力を待機させる制御を行うことを特徴とするパケット制御装置。 - 請求項1に記載のパケット制御装置において、
前記特定の処理は、前記分割パケットデータを分割される前の元データに統合する統合処理と、この統合された前記元データを再分割する再分割処理と、を含み、
前記検出手段は、前記分割パケットデータが統合処理中又は再分割処理中であるか否かを検出し、
前記出力制御手段は、前記統合処理中又は前記再分割処理中である場合に前記非分割パケットデータの出力を待機させる制御を行うことを特徴とするパケット制御装置。 - 請求項4に記載のパケット制御装置において、
前記特定の処理は、複数の前記統合処理を含み、
前記検出手段は、各々の前記統合処理について統合処理中であるか否かをそれぞれ検出し、
前記出力制御手段は、いずれか一つの前記統合処理が前記統合処理中である場合に前記非分割パケットデータの出力を待機させる制御を行うことを特徴とするパケット制御装置。 - 少なくとも分割パケットデータと非分割パケットデータとをこの順で入力処理し、前記分割パケットデータに特定の処理を行う場合の処理動作を制御するパケット制御方法であって、
前記分割パケットデータが処理中であるか否かを検出する検出ステップと、
前記検出ステップにて前記処理中であると検出された場合に、前記非分割パケットデータの出力を待機させ、処理された前記パケットデータと前記非分割パケットデータとを入力順に出力する処理動作を制御する出力制御ステップと、
を含むことを特徴とするパケット制御方法。 - 請求項7に記載のパケット制御方法において、
前記出力制御ステップでは、
前記非分割パケットデータを非分割パケットデータ一時記憶手段に一時記憶させ、前記処理中である場合に、前記非分割パケットデータ一時記憶手段の前記非分割パケットデータの出力を停止制御することを特徴とするパケット制御方法。 - 請求項7に記載のパケット制御方法において、
前記検出ステップでは、前記特定の処理を行う複数の処理部について前記処理中であるか否かをそれぞれ検出し、
前記出力制御ステップでは、一の前記処理部にて前記分割パケットデータが処理中である場合に、前記他の処理部内に前記非分割パケットデータを滞留させる制御を行うことを特徴とするパケット制御方法。 - 請求項7に記載のパケット制御方法において、
前記特定の処理は、前記分割パケットデータを分割される前の元データに統合する統合処理を含み、
前記出力制御ステップでは、統合処理中である場合に前記非分割パケットデータの出力を待機させる制御を行うことを特徴とするパケット制御方法。 - 請求項7に記載のパケット制御方法において、
前記特定の処理は、前記分割パケットデータを分割される前の元データに統合する統合処理と、この統合された前記元データを再分割する再分割処理と、を含み、
前記出力制御ステップでは、統合処理中又は再分割処理中である場合に前記非分割パケットデータの出力を待機させる制御を行うことを特徴とするパケット制御方法。 - 請求項10に記載のパケット制御方法において、
前記特定の処理は、複数の前記統合処理を含み、
前記出力制御ステップでは、いずれか一つの前記統合処理が統合処理中である場合に前記非分割パケットデータの出力を待機させる制御を行うことを特徴とするパケット制御方法。 - 少なくとも分割パケットデータと非分割パケットデータとをこの順で入力処理し、前記分割パケットデータに特定の処理を行う場合の処理動作を制御するパケット制御装置が備えたコンピュータに諸機能を実現させることが可能なパケット制御プログラムであって、
前記分割パケットデータが処理中であるか否かを検出する検出機能と、
前記検出機能にて前記処理中であると検出された場合に、前記非分割パケットデータの出力を待機させ、処理された前記パケットデータと前記非分割パケットデータとを入力順に出力する処理動作を制御する出力制御機能と、
を前記コンピュータに実現させることを特徴とするパケット制御プログラム。 - 請求項13に記載のパケット制御プログラムにおいて、
前記出力制御機能では、
前記非分割パケットデータを非分割パケットデータ一時記憶手段に一時記憶させ、前記処理中である場合に、前記非分割パケットデータ一時記憶手段の前記非分割パケットデータの出力を停止制御する機能を前記コンピュータに実現させることを特徴とするパケット制御プログラム。 - 請求項13に記載のパケット制御プログラムにおいて、
前記検出機能では、
前記特定の処理を行う複数の処理部について前記処理中であるか否かをそれぞれ検出する機能を前記コンピュータに実現させ、
前記出力制御機能では、
一の前記処理部にて前記分割パケットデータが処理中である場合に、前記他の処理部内に前記非分割パケットデータを滞留させる制御を行う機能を前記コンピュータに実現させることを特徴とするパケット制御プログラム。 - 請求項13に記載のパケット制御プログラムにおいて、
前記特定の処理は、前記分割パケットデータを分割される前の元データに統合する統合処理を含み、
前記出力制御機能では、
統合処理中である場合に前記非分割パケットデータの出力を待機させる制御を行う機能を前記コンピュータに実現させることを特徴とするパケット制御プログラム。 - 請求項13に記載のパケット制御プログラムにおいて、
前記特定の処理は、前記分割パケットデータを分割される前の元データに統合する統合処理と、この統合された前記元データを再分割する再分割処理と、を含み、
前記出力制御機能では、
統合処理中又は再分割処理中である場合に前記非分割パケットデータの出力を待機させる制御を行う機能を前記コンピュータに実現させることを特徴とするパケット制御プログラム。 - 請求項16に記載のパケット制御プログラムにおいて、
前記特定の処理は、複数の前記統合処理を含み、
前記出力制御機能では、
いずれか一つの前記統合処理が統合処理中である場合に前記非分割パケットデータの出力を待機させる制御を行う機能を前記コンピュータに実現させることを特徴とするパケット制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008256445A JP5120188B2 (ja) | 2008-10-01 | 2008-10-01 | パケット制御装置、パケット制御方法、及びパケット制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008256445A JP5120188B2 (ja) | 2008-10-01 | 2008-10-01 | パケット制御装置、パケット制御方法、及びパケット制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010087975A true JP2010087975A (ja) | 2010-04-15 |
JP5120188B2 JP5120188B2 (ja) | 2013-01-16 |
Family
ID=42251446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008256445A Expired - Fee Related JP5120188B2 (ja) | 2008-10-01 | 2008-10-01 | パケット制御装置、パケット制御方法、及びパケット制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120188B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103945510B (zh) * | 2014-03-27 | 2017-06-16 | 西安电子科技大学 | 站点区分广播帧与组播帧的方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004135076A (ja) * | 2002-10-10 | 2004-04-30 | Fujitsu Ltd | 断片パケットのリアセンブルおよびリオーダリング装置 |
JP2007274056A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | データグラム再組立装置 |
-
2008
- 2008-10-01 JP JP2008256445A patent/JP5120188B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004135076A (ja) * | 2002-10-10 | 2004-04-30 | Fujitsu Ltd | 断片パケットのリアセンブルおよびリオーダリング装置 |
JP2007274056A (ja) * | 2006-03-30 | 2007-10-18 | Oki Electric Ind Co Ltd | データグラム再組立装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5120188B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8649395B2 (en) | Protocol stack using shared memory | |
US10084647B2 (en) | Data forwarding to server via virtual network card or to external network via network interface, based on fusion descriptor | |
US10735373B2 (en) | Communications over multiple protocol interfaces in a computing environment | |
CN104580011B (zh) | 一种数据转发装置和方法 | |
JP2009231975A (ja) | 情報処理装置、情報処理方法、クライアント機器、情報処理システム | |
CN103297424A (zh) | 复用式数据流协议 | |
KR20140012673A (ko) | Nfc 피어 투 피어 통신 환경에서 인터넷 프로토콜(ip) 데이터 통신을 제공하는 방법 및 시스템 | |
JP2006325054A (ja) | Tcp/ip受信処理回路及びそれを具備する半導体集積回路 | |
EP3270322B1 (en) | Encrypting system level data structures | |
EP2255483B1 (en) | Method and apparatus for managing transmission of tcp data segments | |
JP5824257B2 (ja) | 画像処理装置、その制御方法、及びプログラム | |
US9413693B2 (en) | Network relay apparatus and program | |
JP2009218743A (ja) | Ipプロトコル処理装置及びその処理方法 | |
JP5120188B2 (ja) | パケット制御装置、パケット制御方法、及びパケット制御プログラム | |
JP2003304248A (ja) | データ転送方法及び装置 | |
JP4401910B2 (ja) | データ通信装置及びデータ通信方法 | |
JP4978732B2 (ja) | 転送制御装置、多重化フレーム転送システム、転送制御方法、及び転送制御プログラム | |
CN112737915B (zh) | 基于智能网卡的内网隧道跨域网关转发方法、系统、设备和介质 | |
US20150180777A1 (en) | Data processing apparatus and method | |
CN106060158B (zh) | 一种判断目标设备的状态的方法和装置 | |
JP5639129B2 (ja) | パケット転送システム、パケット転送方法、及びそのためのプログラム | |
JP6344520B2 (ja) | 通信装置、情報処理方法、及び、情報処理プログラム | |
JP2006180246A (ja) | Ipパケット処理装置 | |
KR100912079B1 (ko) | 무선망에서 집합 프레임 처리 장치 및 그 방법 | |
JP2020043486A (ja) | 通信装置、通信装置の制御方法およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20100414 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110909 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120727 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120808 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120913 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |