JP2010080811A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2010080811A JP2010080811A JP2008249583A JP2008249583A JP2010080811A JP 2010080811 A JP2010080811 A JP 2010080811A JP 2008249583 A JP2008249583 A JP 2008249583A JP 2008249583 A JP2008249583 A JP 2008249583A JP 2010080811 A JP2010080811 A JP 2010080811A
- Authority
- JP
- Japan
- Prior art keywords
- processing chamber
- gas
- substrate
- pressure
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は半導体装置の製造方法に関し、特に、CVD(Chemical Vapor Deposition)装置を使用して半導体ウエハにシリコン酸化膜を形成する工程を備える半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device including a step of forming a silicon oxide film on a semiconductor wafer using a CVD (Chemical Vapor Deposition) apparatus.
CVD装置を用いて半導体シリコンウエハ上に酸化膜(CVD酸化膜)を形成する場合に、シリコンウエハ表面に形成される自然酸化膜を抑制するために、N2パージボックス等を使用してCVD装置のローディングエリアのO2濃度を下げる手段が用いられることがある。 When an oxide film (CVD oxide film) is formed on a semiconductor silicon wafer using a CVD apparatus, an N 2 purge box or the like is used to suppress the natural oxide film formed on the silicon wafer surface. Means for lowering the O 2 concentration in the loading area may be used.
このようにして自然酸化膜が抑制されたシリコンウエハ上に、CVD装置にて、例えば、SiH2Cl2ガス(DCSガス)とN2Oガスとを用いてCVD法により酸化シリコン膜の成膜を行う際には、CVD酸化膜の膜質を向上させるために、800℃以上の高温で酸化膜(DCS−HTO:Dichlorosilane High Temperature Oxide)を形成する場合がある。 On the silicon wafer in which the natural oxide film is suppressed in this way, a silicon oxide film is formed by a CVD method using, for example, SiH 2 Cl 2 gas (DCS gas) and N 2 O gas by a CVD apparatus. In order to improve the film quality of the CVD oxide film, an oxide film (DCS-HTO: Dichlorosilane High Temperature Oxide) may be formed at a high temperature of 800 ° C. or higher.
このように自然酸化膜の膜厚が薄い(2nm以下)場合には、800℃以上の高温ではウエハ表面の状態が荒れ、その結果として、その上に形成したDCS−HTO膜のパーティクル検査ではパーティクルとして見えてしまうという問題があった。 When the natural oxide film is thin (2 nm or less) as described above, the wafer surface is rough at a high temperature of 800 ° C. or higher, and as a result, particle inspection is not performed in the particle inspection of the DCS-HTO film formed thereon. There was a problem that it would appear as.
従って、本発明の主な目的は、基板表面の荒れを抑制して基板を処理できる工程を備える半導体装置の製造方法を提供することにある。 Accordingly, a main object of the present invention is to provide a method of manufacturing a semiconductor device including a process capable of processing a substrate while suppressing the roughness of the substrate surface.
本発明によれば、
処理室内に、表面に2nm以下の酸化膜が形成されている基板を搬入する工程と、
前記処理室内でN2Oガスによりパージを行う工程と、
前記処理室内で前記基板を処理する工程と、
前記処理室内から前記基板を搬出する工程と、
を有する半導体装置の製造方法が提供される。
According to the present invention,
Carrying a substrate having an oxide film of 2 nm or less formed on the surface thereof into the processing chamber;
Purging with N 2 O gas in the processing chamber;
Processing the substrate in the processing chamber;
Unloading the substrate from the processing chamber;
A method of manufacturing a semiconductor device having the above is provided.
本発明によれば、基板表面の荒れを抑制して基板を処理できる工程を備える半導体装置の製造方法が提供される。 ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of a semiconductor device provided with the process which can suppress the roughness of a substrate surface and can process a board | substrate is provided.
次に、本発明の好ましい実施の形態を図面を参照して説明する。
まず、自然酸化膜の膜厚が薄い(2nm以下)と、800℃以上の高温ではウエハ表面の状態が荒れる現象について説明する。
Next, a preferred embodiment of the present invention will be described with reference to the drawings.
First, the phenomenon that the surface of the wafer is rough at a high temperature of 800 ° C. or more when the natural oxide film is thin (2 nm or less) will be described.
800℃以上の高温かつ減圧CVD(LP−CVD)で常用する低圧力下(約0.1Torr〜10Torr)では、図1に示すように、シリコン基板270上に形成されている自然酸化膜271の膜厚tが薄い(2nm以下)と、シリコン基板270と自然酸化膜271との界面で発生したSiO分子272がガス化して、自然酸化膜271の表面から抜け出し、エッチングが起こるという現象(サーマルエッチング)のために、ウエハ200の表面の状態が荒れてしまう。その結果として、自然酸化膜271上に形成したDCS−HTO膜のパーティクル検査ではDCS−HTO膜の表面がパーティクルとして見えてしまう。
Under a high pressure of 800 ° C. or higher and a low pressure (about 0.1 Torr to 10 Torr) commonly used in low pressure CVD (LP-CVD), as shown in FIG. 1, the
これに対して、ウエハ200の自然酸化膜271の膜厚tが厚い(2nmを超えている)と、図2に示すように、シリコン基板270と自然酸化膜271との界面で発生したSiO分子272は、自然酸化膜271の表面から抜け出すことができず、サーマルエッチングは起こらない。
On the other hand, when the film thickness t of the
図3は、O2ガス分圧およびウエハ200の温度に対する、SiとO2の反応を説明するための図であり、線280より下側では、次式(1)の反応が進み、エッチングが起こる。
2Si+O2→2SiO (1)
これに対して、線280より上側では、次式(2)の反応が進み、Siの酸化が起こる。
Si+O2→SiO2 (2)
FIG. 3 is a diagram for explaining the reaction between Si and O 2 with respect to the O 2 gas partial pressure and the temperature of the
2Si + O 2 → 2SiO (1)
On the other hand, above the
Si + O2 → SiO 2 (2)
図3より、自然酸化膜271の膜厚tが薄い(2nm以下)場合に、サーマルエッチングを起こさせないためには、ウエハ温度とO2分圧とが線280よりも上側の領域あるようにすればいいと考えられる。例えば、ウエハ温度が800℃の場合には、O2分圧は、10−5Torr以上とすればよい。但し、ガスの種類によっては、O2分圧を高くすると、サーマルエッチングを抑制するにとどまらず、自然酸化膜を厚くしすぎてしまうので、適切なガス種を選択することが好ましい。
As shown in FIG. 3, in order not to cause thermal etching when the thickness t of the
そこで、本実施の形態では、SiH2Cl2ガス(DCSガス)とN2Oガスとを用いて800℃以上の高温でCVD法により酸化シリコン膜(DCS−HTO膜)の成膜を行う前に、ウエハ温度を800℃以上の高温で安定化させる過程で、N2Oガスによるパージを行っている。N2Oガスによるパージを行うことによって、サーマルエッチングを抑えられると共に、自然酸化膜の成長も抑制できる。N2Oガスによるパージを行う際の処理炉内の圧力は、約0.1Torr〜10Torrであることが好ましい。 Therefore, in this embodiment, before forming a silicon oxide film (DCS-HTO film) by a CVD method at a high temperature of 800 ° C. or higher using SiH 2 Cl 2 gas (DCS gas) and N 2 O gas. In addition, purging with N 2 O gas is performed in the process of stabilizing the wafer temperature at a high temperature of 800 ° C. or higher. By purging with N 2 O gas, thermal etching can be suppressed and the growth of the natural oxide film can also be suppressed. The pressure in the processing furnace when purging with N 2 O gas is preferably about 0.1 Torr to 10 Torr.
次に、本実施の形態で使用する基板処理装置および当該装置を使用してDCS−HTO膜を形成する方法について説明する。 Next, a substrate processing apparatus used in this embodiment and a method for forming a DCS-HTO film using the apparatus will be described.
図4は本発明の実施の形態で好適に用いられる基板処理装置の処理炉202の概略構成図であり、縦断面図として示されている。
FIG. 4 is a schematic configuration diagram of the
図4に示されているように、処理炉202は加熱機構としてのヒータ206を有する。ヒータ206は円筒形状であり、保持板としてのヒータベース251に支持されることにより垂直に据え付けられている。
As shown in FIG. 4, the
ヒータ206の内側には、ヒータ206と同心円状に反応管としてのプロセスチューブ203が配設されている。プロセスチューブ203は内部反応管としてのインナーチューブ204と、その外側に設けられた外部反応管としてのアウターチューブ205とから構成されている。インナーチューブ204は、例えば石英(SiO2 )または炭化シリコン(SiC)等の耐熱性材料からなり、上端および下端が開口した円筒形状に形成されている。インナーチューブ204の筒中空部には処理室201が形成されており、基板としてのウエハ200を後述するボート217によって水平姿勢で垂直方向に多段に整列した状態で収容可能に構成されている。アウターチューブ205は、例えば石英または炭化シリコン等の耐熱性材料からなり、内径がインナーチューブ204の外径よりも大きく上端が閉塞し下端が開口した円筒形状に形成されており、インナーチューブ204と同心円状に設けられている。
A
アウターチューブ205の下方には、アウターチューブ205と同心円状にマニホールド209が配設されている。マニホールド209は、例えばステンレス等からなり、上端および下端が開口した円筒形状に形成されている。マニホールド209は、インナーチューブ204とアウターチューブ205に係合しており、これらを支持するように設けられている。なお、マニホールド209とアウターチューブ205との間にはシール部材としてのOリング220aが設けられている。マニホールド209がヒータベース251に支持されることにより、プロセスチューブ203は垂直に据え付けられた状態となっている。プロセスチューブ203とマニホールド209により反応容器が形成される。
A
後述するシールキャップ219にはガス導入部としてのノズル230が処理室201内に連通するように接続されており、ノズル230にはガス供給管232が接続されている。ガス供給管232のノズル230との接続側と反対側である上流側には、ガス流量制御器としてのMFC(マスフローコントローラ)241を介して図示しない処理ガス供給源や不活性ガス供給源が接続されている。MFC241には、ガス流量制御部235が電気的に接続されており、供給するガスの流量が所望の量となるよう所望のタイミングにて制御するように構成されている。
A
マニホールド209には、処理室201内の雰囲気を排気する排気管231が設けられている。排気管231は、インナーチューブ204とアウターチューブ205との隙間によって形成される筒状空間250の下端部に配置されており、筒状空間250に連通している。排気管231のマニホールド209との接続側と反対側である下流側には圧力検出器としての圧力センサ245および圧力調整装置242を介して真空ポンプ等の真空排気装置246が接続されており、処理室201内の圧力が所定の圧力(真空度)となるよう真空排気し得るように構成されている。圧力調整装置242および圧力センサ245には、圧力制御部236が電気的に接続されており、圧力制御部236は圧力センサ245により検出された圧力に基づいて圧力調整装置242により処理室201内の圧力が所望の圧力となるよう所望のタイミングにて制御するように構成されている。
The
マニホールド209の下方には、マニホールド209の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ219が設けられている。シールキャップ219はマニホールド209の下端に垂直方向下側から当接されるようになっている。シールキャップ219は例えばステンレス等の金属からなり、円盤状に形成されている。シールキャップ219の上面にはマニホールド209の下端と当接するシール部材としてのOリング220bが設けられる。シールキャップ219の処理室201と反対側には、ボートを回転させる回転機構254が設置されている。回転機構254の回転軸255はシールキャップ219を貫通して、後述するボート217に接続されており、ボート217を回転させることでウエハ200を回転させるように構成されている。シールキャップ219はプロセスチューブ203の外部に垂直に設備された昇降機構としてのボートエレベータ115によって垂直方向に昇降されるように構成されており、これによりボート217を処理室201に対し搬入搬出することが可能となっている。回転機構254及びボートエレベータ115には、駆動制御部237が電気的に接続されており、所望の動作をするよう所望のタイミングにて制御するように構成されている。
Below the
基板保持具としてのボート217は、例えば石英や炭化珪素等の耐熱性材料からなり、複数枚のウエハ200を水平姿勢でかつ互いに中心を揃えた状態で整列させて多段に保持するように構成されている。なおボート217の下部には、例えば石英や炭化珪素等の耐熱性材料からなる円板形状をした断熱部材としての断熱板216が水平姿勢で多段に複数枚配置されており、ヒータ206からの熱がマニホールド209側に伝わりにくくなるよう構成されている。
The
プロセスチューブ203内には、温度検出器としての温度センサ263が設置されている。ヒータ206と温度センサ263には、電気的に温度制御部238が接続されており、温度センサ263により検出された温度情報に基づきヒータ206への通電具合を調整することにより処理室201内の温度が所望の温度分布となるよう所望のタイミングにて制御するように構成されている。
A
ガス流量制御部235、圧力制御部236、駆動制御部237、温度制御部238は、操作部、入出力部をも構成し、基板処理装置全体を制御する主制御部239に電気的に接続されている。これら、ガス流量制御部235、圧力制御部236、駆動制御部237、温度制御部238、主制御部239はコントローラ240として構成されている。
The gas flow
次に、図4、5を参照して、上記構成に係る処理炉202を用いて、半導体デバイスの製造工程の一工程として、SiH2Cl2ガス(DCSガス)とN2Oガスとを用いて800℃以上の高温でCVD法によりウエハ200上に酸化シリコン膜(DCS−HTO膜)の成膜を行う方法について説明する。尚、以下の説明において、基板処理装置を構成する各部の動作はコントローラ240により制御される。
Next, referring to FIGS. 4 and 5, SiH 2 Cl 2 gas (DCS gas) and N 2 O gas are used as one step of the semiconductor device manufacturing process using the
複数枚のウエハ200がボート217に装填(ウエハチャージ)されると、図4に示されているように、複数枚のウエハ200を保持したボート217は、ボートエレベータ115によって持ち上げられて処理室201に搬入(ボートローディング)される(ステップ302、図5参照)。ボート217を処理室201に搬入した後、シールキャップ219はOリング220bを介してマニホールド209の下端をシールする。
When a plurality of
なお、ウエハ200を装填したボート217を処理室201に搬入する際には、処理室201内の温度は600℃に保たれている。また、マニホールド209の下端に接続したN2パージボックス(図示せず)を用いて、ローディングエリアをN2雰囲気で満たした状態でボート217を処理室201に搬入することにより、処理室201内にO2が混入されるのを防止している。このようにすることにより、ウエハ200を600℃に保たれた処理室201に搬入する際に、自然酸化膜が成長するのを抑制している。
Note that when the
処理室201内が大気圧から所望の圧力(真空度)、例えば約0.1Pa〜1.0Paとなるように真空排気装置246によって真空排気される。また、処理室201内の温度が600℃から800℃以上に上昇するようにヒータ206によって加熱される。(ステップ303、図5参照)。昇温速度は、約20℃/minであり、サーマルエッチングが起こる温度となっている時間は短いので、この昇温の際には、サーマルエッチングはほとんど起こらない。
The
なお、処理室201内の圧力は、圧力センサ245で測定され、この測定された圧力に基づき圧力調節器242が、フィードバック制御される。また、ヒータ206によって処理室201内が加熱(昇温、降温、温度保持)される場合には、処理室201内が所望の温度分布となるように温度センサ263が検出した温度情報に基づきヒータ206への通電具合がフィードバック制御される。
The pressure in the
その後、リークチェックを行う(ステップ304、図5参照)。この際の処理室201内の圧力は、0.1Pa〜0.5Paであり、温度は800℃以上であり、時間は約1〜3分である。このように時間が短いので、このリークチェックの際には、サーマルエッチングはほとんど起こらない。
Thereafter, a leak check is performed (
次に、処理室201内の温度を800℃以上で安定化させる(ステップ305、図5参照)。この安定化には約40分要するので、処理室201内をN2Oパージをすることで、サーマルエッチングを抑制している。また、パージガスとしてN2Oガスを使用しているので、自然酸化膜の成長も抑制している。N2Oガスによるパージを行う際の処理室201内の圧力は、0.1Torr〜10Torrである。
Next, the temperature in the
続いて、回転機構254により、ボート217が回転されることで、ウエハ200が回転される。次いで、処理ガス供給源から供給され、MFC241にて所望の流量となるように制御されたガスは、ガス供給管232を流通してノズル230から処理室201内に導入される。導入されたガスは処理室201内を上昇し、インナーチューブ204の上端開口から筒状空間250に流出して排気管231から排気される。ガスは処理室201内を通過する際にウエハ200の表面と接触し、この際に熱CVD反応によってウエハ200の表面上に薄膜が堆積(デポジション)される(ステップ306、図5参照)。
本実施の形態では、SiH2Cl2ガス(DCSガス)とN2Oガスとを用いて800℃以上でCVD法により酸化シリコン膜(DCS−HTO膜)の成膜を行う。
Subsequently, the
In this embodiment, a silicon oxide film (DCS-HTO film) is formed by a CVD method using SiH 2 Cl 2 gas (DCS gas) and N 2 O gas at 800 ° C. or higher.
予め設定された処理時間が経過すると、SiH2Cl2ガス(DCSガス)とN2Oガスの供給を止め、ボート217の回転も止める。
その後、処理室201の真空排気装置246による処理室201の真空排気と不活性ガス供給源からの処理室201内への不活性ガス(本実施の形態ではN2ガス)の供給とを繰り返すサイクルパージが行われる(ステップ307、図5参照)。また、このサイクルパージが行われている間に、処理室201内の温度は、800℃以上から600℃まで降温される。
When a preset processing time has elapsed, the supply of SiH 2 Cl 2 gas (DCS gas) and N 2 O gas is stopped, and the rotation of the
Thereafter, a cycle of repeatedly evacuating the
その後、処理室201内に不活性ガス供給源からの不活性ガス(本実施の形態ではN2ガス)が供給され、処理室201内が不活性ガスで満たされるとともに、処理室201内の圧力が常圧に復帰される(ステップ308、図5参照)。
Thereafter, an inert gas (N 2 gas in the present embodiment) from an inert gas supply source is supplied into the
その後、ボートエレベータ115によりシールキャップ219が下降されて、マニホールド209の下端が開口されるとともに、処理済ウエハ200がボート217に保持された状態でマニホールド209の下端からプロセスチューブ203の外部に搬出(ボートアンローディング)される(ステップ309、図5参照)。その後、処理済ウエハ200はボート217から取出される(ウエハディスチャージ)。
Thereafter, the
なお、ウエハ200を装填したボート217を処理室201から搬出する際には、処理室201内の温度は600℃に保たれている。また、マニホールド209の下端にはN2パージボックス(図示せず)を接続して、ローディングエリアをN2雰囲気で満たした状態でボート217を処理室201から取り出すことにより、処理室201内にO2が混入するのを防止している。
Note that when the
次に、図5、7を参照して、比較のための成膜シーケンスを説明する。なお、この比較例においては、処理室201内が大気圧から所望の圧力(真空度)となるように真空排気され、処理室201内の温度が600℃から800℃以上に上昇するように加熱されるステップ403までは、上述の本発明の好ましい実施の形態のステップ303までと同じである。
Next, a film forming sequence for comparison will be described with reference to FIGS. In this comparative example, the
次に、比較例においては、処理室201内の温度を800℃以上で安定化させる(ステップ404、図7参照)。安定化時には、処理室201内をN2パージをする。この安定化には約40分要する。N2ガスによるパージを行う際の処理室201内の圧力は、0.1Torr〜1.0Torrである。
Next, in the comparative example, the temperature in the
その後、リークチェックを行う(ステップ405、図7参照)。この際の処理室201内の圧力は、0.1Pa〜0.5Paであり、温度は800℃以上であり、時間は約1〜3分である。
Thereafter, a leak check is performed (
続いて、回転機構254により、ボート217が回転されることで、ウエハ200が回転される。次いで、SiH2Cl2ガス(DCSガス)とN2Oガスとを用いて800℃以上でCVD法により酸化シリコン膜(DCS−HTO膜)の成膜を行う(ステップ406、図7参照)。このステップ406以降の工程は、上述の本発明の好ましい実施の形態のステップ306以降の工程と同じである。
Subsequently, the
成膜前の温度安定化時に、N2Oパージを行った本発明の好ましい実施の形態と、N2パージを行った比較例におけるパーティクル個数および膜厚均一性の比較結果を図6に示す。 FIG. 6 shows a comparison result of the number of particles and the film thickness uniformity in the preferred embodiment of the present invention in which the N 2 O purge is performed and the comparative example in which the N 2 purge is performed at the time of temperature stabilization before the film formation.
図6において、成膜温度は800℃以上であるが、ウエハ200のボート217内での位置によって温度のばらつきがある。成膜時の温度を表すtempの欄で、UはヒータのUpper Zoneを表し、CUはヒータのCenter Upper Zoneを表し、CはヒータのCenter Zoneを表し、CLはヒータのCenter Lower Zoneを表し、LはヒータのLower Zoneを表す。
In FIG. 6, the film forming temperature is 800 ° C. or higher, but there is a variation in temperature depending on the position of the
成膜時に流すSiH2Cl2ガス(DCSガス)の流量は20sccmであり、N2Oガスの流量は100sccmである。成膜時には、圧力制御用バルブの開度を安定させるためのN2もインナーチューブの外側から200sccm流している(BP−N2の欄参照)。 The flow rate of SiH 2 Cl 2 gas (DCS gas) that flows during film formation is 20 sccm, and the flow rate of N 2 O gas is 100 sccm. At the time of film formation, N 2 for stabilizing the opening degree of the pressure control valve is also flowed by 200 sccm from the outside of the inner tube (see the column BP-N 2 ).
成膜時の圧力は0.25Torrであり、成膜時間は16.5分間である。成膜速度は、N2Oパージを行った本発明の好ましい実施の形態で、4.060Å/minであり、N2パージを行った比較例で、3.630Å/minである。 The pressure during film formation is 0.25 Torr, and the film formation time is 16.5 minutes. The film formation rate is 4.060 Å / min in the preferred embodiment of the present invention in which the N 2 O purge is performed, and 3.630 Å / min in the comparative example in which the N 2 purge is performed.
成膜した酸化シリコン膜の膜厚およびウエハ面内の膜厚の均一性については、thickness& unif.の欄を参照のこと。この欄で、TOPはボートTop部のモニタウエハを表し、CTはボートCenter Top部のモニタウエハを表し、CENはボートCenter部のモニタウエハを表し、CBはボートCenter Bottom部のモニタウエハを表し、BTMはボートBottom部のモニタウエハを表す。 Refer to the thickness & unif. Column for the thickness of the silicon oxide film deposited and the uniformity of the film thickness within the wafer surface. In this column, TOP represents the monitor wafer in the boat top section, CT represents the monitor wafer in the boat center top section, CEN represents the monitor wafer in the boat center section, CB represents the monitor wafer in the boat center bottom section, BTM represents a monitor wafer in the boat bottom section.
成膜した酸化シリコン膜の膜厚の平均値およびウエハ間の均一性については、WtoWの欄を参照のこと。 Refer to the WtoW column for the average value of the thickness of the deposited silicon oxide film and the uniformity between the wafers.
成膜した酸化シリコン膜のパーティクル検査結果については、Particle(>0.12μm)およびParticle(>0.5μm)の欄を参照のこと。ここで、Particle(>0.12μm)とは、Particleの粒径が>0.12μmをいい、Particle(>0.5μm)とは、Particleの粒径が>0.5μmをいう。 See the Particle (> 0.12 μm) and Particle (> 0.5 μm) columns for the particle inspection results of the deposited silicon oxide film. Here, “Particle” (> 0.12 μm) means that the particle size of the particle is> 0.12 μm, and “Particle” (> 0.5 μm) means that the particle size of the particle is> 0.5 μm.
N2パージを行った比較例では、サーマルエッチングによりウエハ表面の荒れが発生し、パーティクルとしてカウントされてしまっている。これに対して、N2Oパージを行った本発明の好ましい実施の形態ではパーティクルが劇的に減少し、サーマルエッチングが防止されていると考えられる。また、N2Oパージを行うことによる均一性の悪化等は見られない。 In the comparative example in which the N 2 purge is performed, the wafer surface is roughened by thermal etching and counted as particles. On the other hand, in the preferred embodiment of the present invention in which the N 2 O purge is performed, it is considered that particles are dramatically reduced and thermal etching is prevented. Further, there is no deterioration in uniformity due to the N 2 O purge.
本発明の好ましい実施の形態によれば、N2パージBOXを用いて自然酸化膜を抑制しつつ、800℃以上の高温および低圧力下において良質なDCS−HTO膜を成膜することが可能となり、今後の半導体デバイスの性能向上に貢献できる。 According to a preferred embodiment of the present invention, it is possible to form a high-quality DCS-HTO film at a high temperature and a low pressure of 800 ° C. or higher while suppressing a natural oxide film using N 2 purge BOX. This can contribute to improving the performance of semiconductor devices in the future.
また、DCS−HTOの成膜で使用するN2Oガスを使用して、成膜前の温度安定化時に、N2Oパージを行うことによりサーマルエッチングが防止できるため、新たな設備の導入も不要であり、設備にコストをかける必要もない。
Further, by using the N 2 O gas used in film formation DCS-HTO, when the temperature stabilization before film formation, it is possible to prevent thermal etching by performing the
なお、上記本発明の好ましい実施の形態では、成膜ガスとしてDCSとN2Oガスを供給したが、サーマルエッチングを発生しやすい条件であれば、成膜ガスとして他のガスを使用する場合でも、同様に適用できる。 In the preferred embodiment of the present invention, DCS and N 2 O gas are supplied as the film forming gas. However, even if other gases are used as the film forming gas as long as thermal etching is likely to occur. Can be applied as well.
以上、本発明の好ましい実施の形態を説明したが、本発明の好ましい実施の形態によれば、
処理室内に、表面に2nm以下の酸化膜が形成されている基板を搬入する工程と、
前記処理室内でN2Oガスによりパージを行う工程と、
前記処理室内で前記基板を処理する工程と、
前記処理室内から前記基板を搬出する工程と、
を有する半導体装置の製造方法が提供される。
The preferred embodiment of the present invention has been described above. However, according to the preferred embodiment of the present invention,
Carrying a substrate having an oxide film of 2 nm or less formed on the surface thereof into the processing chamber;
Purging with N 2 O gas in the processing chamber;
Processing the substrate in the processing chamber;
Unloading the substrate from the processing chamber;
A method of manufacturing a semiconductor device having the above is provided.
好ましくは、前記基板を処理する工程で形成される膜は気相成長によるSiO2膜であり、成膜ガスとしてDCSガス及びN2Oガスを供給する。 Preferably, the film formed in the step of processing the substrate is a SiO 2 film formed by vapor deposition, and DCS gas and N 2 O gas are supplied as film forming gases.
また、本発明の好ましい実施の形態によれば、
基板を処理する処理室と、
パージガスであるN2Oガスを供給する第1のガス供給系と、
処理ガスを供給する第2のガス供給系と、
前記各部の構成を制御する制御部と、
を有し、
前記制御部は、表面上に2nm以下の酸化膜が形成された基板を前記処理室内に搬入してN2Oガスによるパージを行う工程と、前記処理室内で基板を処理する工程と、を有するように制御する基板処理装置が提供される。
Also, according to a preferred embodiment of the present invention,
A processing chamber for processing the substrate;
A first gas supply system that supplies N 2 O gas that is a purge gas;
A second gas supply system for supplying a processing gas;
A control unit for controlling the configuration of each unit;
Have
The control unit includes a step of carrying a substrate having an oxide film of 2 nm or less formed on the surface thereof into the processing chamber and performing a purge with N 2 O gas, and a step of processing the substrate in the processing chamber. Thus, a substrate processing apparatus for controlling is provided.
115 ボートエレベータ
200 ウエハ
201 処理室
202 処理炉
203 プロセスチュー
204 インナーチューブ
205 アウターチューブ
206 ヒータ
209 マニホールド
216 断熱板
217 ボート
219 シールキャプ
220a、220b Oリング
230 ノズル
231 排気管
232 ガス供給管
235 ガス流量制御部
236 圧力制御部
237 駆動制御部
238 温度制御部
239 主制御部
240 コントローラ
241 マスフローコントローラー(MFC)
242 圧力調整装置
245 圧力センサ
246 真空排気装置
250 筒状空間
251 ヒータベース
254 回転機構
255 回転軸
263 温度センサ
270 Si基板
271 自然酸化膜
272 SiO
242
Claims (2)
前記処理室内でN2Oガスによりパージを行う工程と、
前記処理室内で前記基板を処理する工程と、
前記処理室内から前記基板を搬出する工程と、
を有する半導体装置の製造方法。 Carrying a substrate having an oxide film of 2 nm or less formed on the surface thereof into the processing chamber;
Purging with N 2 O gas in the processing chamber;
Processing the substrate in the processing chamber;
Unloading the substrate from the processing chamber;
A method for manufacturing a semiconductor device comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249583A JP2010080811A (en) | 2008-09-29 | 2008-09-29 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008249583A JP2010080811A (en) | 2008-09-29 | 2008-09-29 | Method of manufacturing semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080811A true JP2010080811A (en) | 2010-04-08 |
Family
ID=42210884
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008249583A Pending JP2010080811A (en) | 2008-09-29 | 2008-09-29 | Method of manufacturing semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080811A (en) |
-
2008
- 2008-09-29 JP JP2008249583A patent/JP2010080811A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190287830A1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
JP2009044023A (en) | Manufacturing method of semiconductor device and substrate processing device | |
JP2013115275A (en) | Substrate processing apparatus | |
JP2010010513A (en) | Substrate processing method, and substrate processing apparatus | |
CN111564388B (en) | Substrate processing apparatus, method for manufacturing semiconductor device, and storage medium | |
US11591694B2 (en) | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium | |
JP2013077803A (en) | Cleaning method, method of manufacturing semiconductor device, substrate processing apparatus, and program | |
US20190287829A1 (en) | Substrate processing apparatus and method of manufacturing semiconductor device | |
US11823886B2 (en) | Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium | |
JP2021027227A (en) | Semiconductor device manufacturing method, substrate processing device, and program | |
US20220157628A1 (en) | Substrate processing apparatus, substrate suppport and method of manufacturing semiconductor device | |
TWI752452B (en) | Manufacturing method of semiconductor device, substrate processing method, substrate processing apparatus and program | |
JP2013135126A (en) | Manufacturing method of semiconductor device, substrate processing method, and substrate processing apparatus | |
JP5438266B2 (en) | Semiconductor device manufacturing method, cleaning method, and substrate processing apparatus | |
JP7079340B2 (en) | Semiconductor device manufacturing methods, substrate processing devices, and programs | |
US10714336B2 (en) | Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium | |
JP5571157B2 (en) | Semiconductor device manufacturing method, cleaning method, and substrate processing apparatus | |
JP2010080811A (en) | Method of manufacturing semiconductor device | |
JP5227003B2 (en) | Semiconductor device manufacturing method, substrate processing method, and substrate processing apparatus | |
JP2007234935A (en) | Manufacturing method of semiconductor device, and substrate-treating device | |
JP2017220526A (en) | Method for manufacturing semiconductor device, substrate processing device, and program | |
JP2023005410A (en) | Method for manufacturing semiconductor device, substrate processing apparatus, program and etching method | |
TW202414584A (en) | Substrate processing method, semiconductor device manufacturing method, substrate processing device and program | |
JP2008071939A (en) | Substrate treatment device | |
JP2021111679A (en) | Semiconductor device manufacturing method, substrate processing device, and program |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100210 |