JP2010080682A - Multilayer electronic component manufacturing method and ceramic green sheet - Google Patents
Multilayer electronic component manufacturing method and ceramic green sheet Download PDFInfo
- Publication number
- JP2010080682A JP2010080682A JP2008247470A JP2008247470A JP2010080682A JP 2010080682 A JP2010080682 A JP 2010080682A JP 2008247470 A JP2008247470 A JP 2008247470A JP 2008247470 A JP2008247470 A JP 2008247470A JP 2010080682 A JP2010080682 A JP 2010080682A
- Authority
- JP
- Japan
- Prior art keywords
- conductor layer
- ceramic green
- green sheet
- dielectric layer
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、積層された複数の誘電体層を含む本体と、この本体の側部に配置された側部導体層とを備えた積層型電子部品の製造方法、およびこの積層型電子部品の製造方法において用いられるセラミックグリーンシートに関する。 The present invention relates to a method of manufacturing a multilayer electronic component including a main body including a plurality of stacked dielectric layers, and a side conductor layer disposed on a side portion of the main body, and manufacturing of the multilayer electronic component. The present invention relates to a ceramic green sheet used in the method.
ブルートゥース(登録商標)規格の通信装置、無線LAN(ローカルエリアネットワーク)用の通信装置、ワイマックス(WiMAX(登録商標);Worldwide Interoperability for Microwave Access)規格の通信装置、携帯電話機等の無線通信装置では、小型化、薄型化の要求が強いことから、それに用いられる電子部品の小型化、薄型化が要求されている。この要求に応えることの可能な電子部品としては、低温同時焼成セラミック多層基板等の積層基板を用いた電子部品がある。 Bluetooth (registered trademark) standard communication devices, wireless LAN (local area network) communication devices, WiMAX (Worldwide Interoperability for Microwave Access) standard communication devices, and wireless communication devices such as cellular phones Since there is a strong demand for downsizing and thinning, there is a demand for downsizing and thinning of electronic components used therefor. As an electronic component capable of meeting this requirement, there is an electronic component using a multilayer substrate such as a low temperature co-fired ceramic multilayer substrate.
積層基板を用いた電子部品は、例えば、積層された複数の誘電体層を含み、複数の誘電体層の積層方向における両端に位置する第1および第2の端面と、この第1および第2の端面を連結する側部とを有する積層基板からなる本体と、この本体の側部に設けられた側部導体層とを有している。側部導体層は、例えば端子として用いられるものである。ここで、積層基板を用いた電子部品の製造方法の一例について説明する。この製造方法では、まず、必要に応じて導体層やスルーホールが形成された複数のセラミックグリーンシートを積層し、焼成することによって、本体を作製する。次に、本体に対して、側部導体層を形成する。この側部導体層は、例えば、導体ペーストを本体に塗布し、この導体ペーストを焼成することによって形成される。 An electronic component using a laminated substrate includes, for example, a plurality of laminated dielectric layers, and first and second end faces located at both ends in the lamination direction of the plurality of dielectric layers, and the first and second And a side conductor layer provided on the side portion of the main body. The side conductor layer is used as a terminal, for example. Here, an example of the manufacturing method of the electronic component using a laminated substrate is demonstrated. In this manufacturing method, first, a main body is produced by laminating and firing a plurality of ceramic green sheets in which conductor layers and through holes are formed, if necessary. Next, a side conductor layer is formed on the main body. The side conductor layer is formed, for example, by applying a conductor paste to the main body and firing the conductor paste.
特許文献1には、以下のようなチップ電子部品の製造方法が記載されている。この製造方法では、まず、後に切断される仮想切断線に沿って複数のスルーホールが形成された複数のグリーンシートを形成する。次に、各グリーンシートにおいて、スルーホールに端子電極用ペーストを充填する。次に、各グリーンシートにおいて、電極用ペーストによって、内部電極層のためのパターンを形成する。次に、複数のグリーンシートを積層して積層体を形成する。次に、この積層体を仮想切断線に沿って切断して個々のグリーンチップ体を形成する。次に、このグリーンチップ体を焼成してチップ電子部品を形成する。この製造方法では、グリーンシートの仮想切断線に沿うスルーホールに充填された端子電極用ペーストが焼成されて、端子電極が形成される。 Patent Document 1 describes a manufacturing method of a chip electronic component as follows. In this manufacturing method, first, a plurality of green sheets in which a plurality of through holes are formed along a virtual cutting line to be cut later is formed. Next, in each green sheet, the terminal electrode paste is filled in the through holes. Next, in each green sheet, a pattern for the internal electrode layer is formed by an electrode paste. Next, a plurality of green sheets are stacked to form a stacked body. Next, this stacked body is cut along virtual cutting lines to form individual green chip bodies. Next, the green chip body is fired to form a chip electronic component. In this manufacturing method, the terminal electrode paste filled in the through hole along the virtual cutting line of the green sheet is baked to form the terminal electrode.
前述のように、積層基板よりなる本体の側部に側部導体層を形成する方法としては、導体ペーストを本体に塗布し、この導体ペーストを焼成することによって形成する方法がある。しかし、この方法では、側部導体層を形成するための工程が煩雑であるという問題点がある。 As described above, as a method for forming the side conductor layer on the side portion of the main body made of the laminated substrate, there is a method in which a conductor paste is applied to the main body and the conductor paste is baked. However, this method has a problem that the process for forming the side conductor layer is complicated.
また、特許文献1に記載された端子電極を形成する方法では、仮想切断線が延びる方向について、端子電極用の複数のスルーホールの位置や長さを精度よく規定する必要があると共に、グリーンシートに端子電極用の複数のスルーホールを形成する工程が煩雑であるという問題点がある。 Moreover, in the method of forming the terminal electrode described in Patent Document 1, it is necessary to accurately define the positions and lengths of the plurality of through holes for the terminal electrode in the direction in which the virtual cutting line extends, and the green sheet In addition, there is a problem that the process of forming a plurality of through holes for terminal electrodes is complicated.
本発明はかかる問題点に鑑みてなされたもので、その目的は、積層された複数の誘電体層を含む本体と、この本体の側部に配置された側部導体層とを備えた積層型電子部品における側部導体層を容易に形成できるようにした積層型電子部品の製造方法、およびこの積層型電子部品の製造方法において用いられるセラミックグリーンシートを提供することにある。 The present invention has been made in view of such problems, and an object thereof is a multilayer type including a main body including a plurality of laminated dielectric layers and a side conductor layer disposed on a side portion of the main body. It is an object of the present invention to provide a method for manufacturing a multilayer electronic component capable of easily forming a side conductor layer in the electronic component, and a ceramic green sheet used in the method for manufacturing the multilayer electronic component.
本発明の積層型電子部品の製造方法は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層の積層方向における両端に位置する第1および第2の端面と、この第1および第2の端面を連結する側部とを有する本体と、本体の側部に配置された側部導体層とを備えた積層型電子部品を製造する方法である。 The method for manufacturing a multilayer electronic component according to the present invention includes a plurality of laminated dielectric layers and one or more internal conductor layers disposed between adjacent dielectric layers, A main body having first and second end faces located at both ends in the stacking direction, and a side part connecting the first and second end faces, and a side conductor layer disposed on the side part of the main body. This is a method for manufacturing a laminated electronic component.
本発明の積層型電子部品の製造方法は、
直交する第1および第2の方向のうち少なくとも第1の方向に沿って2つ以上並ぶように配列された複数の誘電体層予定部と、複数の誘電体層予定部のうち、第1の方向に沿って隣接する2つの誘電体層予定部の境界を通過して第2の方向に沿って延び、第2の方向についての1つの誘電体層予定部の長さ以上の長さを有する1つ以上のスリットとを備え、各誘電体層予定部は、上面と、スリットに面する側面とを有するスリット入りセラミックグリーンシートを作製する工程と、
スリット入りセラミックグリーンシートの少なくとも1つの誘電体層予定部において、上面から側面にかけて焼成前導体層を形成する工程と、
焼成前導体層が形成された後のスリット入りセラミックグリーンシートを含む複数のセラミックグリーンシートを用いて、後に本体および側部導体層となる焼成前積層体を作製する工程と、
焼成前積層体を焼成して、本体および側部導体層を完成させる工程とを備えている。
The manufacturing method of the multilayer electronic component of the present invention includes:
Among the plurality of dielectric layer planned portions arranged in a line along at least two of the first and second directions orthogonal to each other, and among the plurality of dielectric layer planned portions, It extends along the second direction through the boundary between two adjacent dielectric layer portions adjacent in the direction, and has a length equal to or longer than the length of one dielectric layer portion in the second direction. One or more slits, each dielectric layer planned portion is a step of producing a slit-containing ceramic green sheet having an upper surface and a side surface facing the slit;
A step of forming a pre-firing conductor layer from the upper surface to the side surface in at least one dielectric layer planned portion of the ceramic green sheet with slits;
Using a plurality of ceramic green sheets including a slit-containing ceramic green sheet after the pre-firing conductor layer is formed, a step of producing a pre-firing laminate that later becomes a main body and side conductor layers;
And firing the laminate before firing to complete the main body and the side conductor layers.
本発明の積層型電子部品の製造方法では、本体および側部導体層を完成させる工程において、焼成前導体層のうち、誘電体層予定部の上面の外縁よりも外側に配置された部分が焼成されて、側部導体層の少なくとも一部となる。 In the method for manufacturing a multilayer electronic component of the present invention, in the step of completing the main body and the side conductor layer, a portion of the pre-fired conductor layer that is disposed outside the outer edge of the upper surface of the dielectric layer planned portion is fired. And becomes at least a part of the side conductor layer.
本発明の積層型電子部品の製造方法において、スリットは、第2の方向についてのスリット入りセラミックグリーンシートの全長にわたって延びていてもよい。 In the method for manufacturing a multilayer electronic component of the present invention, the slit may extend over the entire length of the ceramic green sheet with slits in the second direction.
また、本発明の積層型電子部品の製造方法において、焼成前積層体を作製する工程は、焼成前導体層が形成された後のスリット入りセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して、焼成前積層体を含むグリーンシート積層体を作製する工程と、焼成前積層体が切り出されるように、グリーンシート積層体を切断する工程とを含んでいてもよい。この場合、スリット入りセラミックグリーンシートを作製する工程は、キャリアフィルム上に配置されるようにスリット入りセラミックグリーンシートを作製し、グリーンシート積層体を作製する工程では、スリット入りセラミックグリーンシートを他のセラミックグリーンシートに重ねた後に、キャリアフィルムをスリット入りセラミックグリーンシートから剥離してもよい。 Further, in the method for manufacturing a multilayer electronic component according to the present invention, the step of producing the laminate before firing includes laminating a plurality of ceramic green sheets including a slitted ceramic green sheet after the pre-fired conductor layer is formed. The step of producing a green sheet laminate including the laminate before firing and the step of cutting the green sheet laminate so that the laminate before firing is cut out may be included. In this case, the step of manufacturing the slitted ceramic green sheet is performed by preparing the slitted ceramic green sheet so as to be disposed on the carrier film, and the step of preparing the green sheet laminate is the process of manufacturing the slitted ceramic green sheet by another type. After superposing on the ceramic green sheet, the carrier film may be peeled from the slit ceramic green sheet.
本発明のセラミックグリーンシートは、積層された複数の誘電体層と、隣接する誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層の積層方向における両端に位置する第1および第2の端面と、この第1および第2の端面を連結する側部とを有する本体と、本体の側部に配置された側部導体層とを備えた積層型電子部品を製造する際に、本体中の少なくとも1つの誘電体層を形成するために用いられるものである。 The ceramic green sheet of the present invention includes a plurality of laminated dielectric layers and one or more internal conductor layers arranged between adjacent dielectric layers, and both ends of the plurality of dielectric layers in the lamination direction. A multilayer electronic device comprising: a main body having first and second end faces located on each other; a main body having a side portion connecting the first and second end faces; and a side conductor layer disposed on the side of the main body. It is used to form at least one dielectric layer in the body when manufacturing a part.
本発明のセラミックグリーンシートは、直交する第1および第2の方向のうち少なくとも第1の方向に沿って2つ以上並ぶように配列された複数の誘電体層予定部と、複数の誘電体層予定部のうち、第1の方向に沿って隣接する2つの誘電体層予定部の境界を通過して第2の方向に沿って延び、第2の方向についての1つの誘電体層予定部の長さ以上の長さを有する1つ以上のスリットとを備えている。各誘電体層予定部は、上面と、スリットに面する側面とを有している。 The ceramic green sheet of the present invention includes a plurality of dielectric layer planned portions arranged so as to be aligned in at least two of the first and second directions orthogonal to each other, and a plurality of dielectric layers Of the planned portion, the first dielectric layer extends in the second direction through the boundary between two adjacent dielectric layer planned portions adjacent to each other in the first direction. And one or more slits having a length equal to or greater than the length. Each dielectric layer planned portion has an upper surface and a side surface facing the slit.
本発明のセラミックグリーンシートにおいて、スリットは、第2の方向についてのセラミックグリーンシートの全長にわたって延びていてもよい。 In the ceramic green sheet of the present invention, the slit may extend over the entire length of the ceramic green sheet in the second direction.
本発明の積層型電子部品の製造方法では、スリット入りセラミックグリーンシートの少なくとも1つの誘電体層予定部において、上面から側面にかけて焼成前導体層が形成され、この焼成前導体層のうち、誘電体層予定部の上面の外縁よりも外側に配置された部分が焼成されて、側部導体層の少なくとも一部となる。そのため、本発明の積層型電子部品の製造方法によれば、本体の側部に配置される側部導体層を容易に形成することが可能になるという効果を奏する。 In the multilayer electronic component manufacturing method of the present invention, a conductor layer before firing is formed from the upper surface to the side surface in at least one dielectric layer planned portion of the slitted ceramic green sheet. A portion disposed outside the outer edge of the upper surface of the layer predetermined portion is fired to become at least a part of the side conductor layer. Therefore, according to the method for manufacturing a multilayer electronic component of the present invention, it is possible to easily form the side conductor layer disposed on the side portion of the main body.
また、本発明のセラミックグリーンシートは、複数の誘電体層予定部と、1つ以上のスリットとを備え、各誘電体層予定部は、上面と、スリットに面する側面とを有している。本発明のセラミックグリーンシートによれば、このセラミックグリーンシートを用いて積層型電子部品を製造する際に、誘電体層予定部の側面に焼成前の導体層を形成することにより、本体の側部に配置される側部導体層を容易に形成することが可能になるという効果を奏する。 The ceramic green sheet of the present invention includes a plurality of dielectric layer planned portions and one or more slits, and each dielectric layer planned portion has an upper surface and a side surface facing the slit. . According to the ceramic green sheet of the present invention, when a multilayer electronic component is manufactured using the ceramic green sheet, a conductor layer before firing is formed on the side surface of the dielectric layer preliminary portion, whereby the side portion of the main body is formed. It is possible to easily form the side conductor layer disposed on the substrate.
[第1の実施の形態]
以下、本発明の実施の形態について図面を参照して詳細に説明する。始めに、図1を参照して、本発明の第1の実施の形態に係るセラミックグリーンシートについて説明する。図1は、本実施の形態に係るセラミックグリーンシートを示す斜視図である。
[First Embodiment]
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. First, a ceramic green sheet according to the first embodiment of the present invention will be described with reference to FIG. FIG. 1 is a perspective view showing a ceramic green sheet according to the present embodiment.
本実施の形態に係るセラミックグリーンシートは、以下の構成の積層型電子部品を製造する際に用いられる。積層型電子部品は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された1つ以上の内部導体層とを含み、複数の誘電体層の積層方向における両端に位置する第1および第2の端面と、この第1および第2の端面を連結する側部とを有する本体と、本体の側部に配置された側部導体層とを備えている。本実施の形態に係るセラミックグリーンシートは、上記積層型電子部品を製造する際に、本体中の少なくとも1つの誘電体層を形成するために用いられる。 The ceramic green sheet according to the present embodiment is used when manufacturing a multilayer electronic component having the following configuration. The multilayer electronic component includes a plurality of stacked dielectric layers and one or more internal conductor layers disposed between adjacent dielectric layers, and is positioned at both ends in the stacking direction of the plurality of dielectric layers. A main body having first and second end surfaces and side portions connecting the first and second end surfaces, and a side conductor layer disposed on the side portion of the main body. The ceramic green sheet according to the present embodiment is used to form at least one dielectric layer in the main body when manufacturing the multilayer electronic component.
図1に示したように、本実施の形態に係るセラミックグリーンシート101は、直交する第1および第2の方向のうち少なくとも第1の方向に沿って2つ以上並ぶように配列された複数の誘電体層予定部110を備えている。図1では、記号A1を付した矢印で第1の方向を示し、記号A2を付した矢印で第2の方向を示している。図1に示した例では、複数の誘電体層予定部110は、第1の方向A1および第2の方向A2について、それぞれ2つ以上並ぶように配列されている。図1では、第2の方向A2に沿って並ぶ複数の誘電体層予定部110の境界の位置を複数の破線で示している。
As shown in FIG. 1, the ceramic
本実施の形態に係るセラミックグリーンシート101は、更に、複数の誘電体層予定部110のうち、第1の方向A1に沿って隣接する2つの誘電体層予定部110の境界を通過して第2の方向A2に沿って延びる1つ以上のスリット120を備えている。図1に示した例では、特に、セラミックグリーンシート101は、複数のスリット120を備えている。スリット120は、第2の方向A2についての1つの誘電体層予定部110の長さ以上の長さを有している。図1に示した例では、特に、スリット120は、第2の方向A2についてのセラミックグリーンシート101の全長にわたって延びている。この場合には、セラミックグリーンシート101は、1つ以上のスリット120によって互いに分離された複数の帯状部分102を有することになる。従って、図1に示した例では、セラミックグリーンシート101は、複数の帯状部分102と、この複数の帯状部分102を互いに分離する1つ以上のスリット120とを備え、各帯状部分102が1つ以上の誘電体層予定部110を含んでいると言うこともできる。各誘電体層予定部110は、上面110aと、スリット120に面する側面110bとを有している。
The ceramic
なお、以下の説明では、上述のように1つ以上のスリット120を備えた本実施の形態に係るセラミックグリーンシート101を、スリット120のない一般的なセラミックグリーンシートと区別するために、必要に応じて、スリット入りセラミックグリーンシート101と称する。
In the following description, it is necessary to distinguish the ceramic
セラミックグリーンシート101におけるスリット120以外の部分は、セラミックの原料粉末の他に、添加物、有機バインダ、有機溶剤等を含む混合物によって形成されている。
The portions other than the
図1に示したセラミックグリーンシート101は、上述のように、互いに分離された複数の帯状部分102を備えていることから、キャリアフィルム100上に配置されて使用される。キャリアフィルム100は、後に積層型電子部品を製造する際に、セラミックグリーンシート101から剥離される。キャリアフィルム100は、例えば、ポリエチレンテレフタリート(PET)等の樹脂によって形成されている。
As described above, the ceramic
次に、図2を参照して、図1に示したセラミックグリーンシート101の作製方法の一例について説明する。この方法では、バックロール131の外周面に沿うように長尺のキャリアフィルム140を搬送し、バックロール131の外周面に対向する位置に配置されたノズル132によって、セラミックグリーンシート101用のスラリー133をキャリアフィルム140上に吐出する。ノズル132は、所定の間隔を開けて、バックロール131の中心軸に平行な方向に並ぶように配置された複数のノズル口132aを有している。この複数のノズル口132aより、走行するキャリアフィルム140上にスラリー133を吐出することにより、キャリアフィルム140上には、それぞれスラリー133よりなり、キャリアフィルム140の走行方向に延びる複数の帯状部分134が形成される。なお、図2では、キャリアフィルム140の走行方向を矢印で示している。次に、キャリアフィルム140上の複数の帯状部分134を乾燥し、キャリアフィルム140および複数の帯状部分134を、キャリアフィルム140の走行方向について所定の間隔を開けて設定した複数の切断位置で切断して、図1に示したセラミックグリーンシート101およびキャリアフィルム100を形成する。図1に示したキャリアフィルム100は、キャリアフィルム140が切断されて形成されたものであり、図1に示した複数の帯状部分102は、複数の帯状部分134が切断されて形成されたものである。図1に示した第1の方向A1は、キャリアフィルム140の幅方向であり、図1に示した第2の方向A2は、キャリアフィルム140の走行方向である。
Next, an example of a method for producing the ceramic
なお、セラミックグリーンシート101の作製方法は、図2に示した例に限らない。例えば、キャリアフィルム上にセラミックグリーンシート101用のスラリーを均一に塗布して、スラリーの膜を形成した後、例えば櫛形の刃を有する治具を用いて、スラリーの膜に、一方向に延びる複数の溝を形成して、セラミックグリーンシート101を形成してもよい。この場合、複数の溝が複数のスリット120となり、スラリーの膜のうち、複数の溝の形成後に残った部分によって、複数の帯状部分102が形成される。
The method for producing the ceramic
次に、本実施の形態に係るセラミックグリーンシート101を用いた積層型電子部品の製造方法について説明する。始めに、図3ないし図9を参照して、セラミックグリーンシート101を用いて製造される本実施の形態に係る積層型電子部品1について説明する。なお、この積層型電子部品1は、セラミックグリーンシート101を用いて製造される積層型電子部品の一例であり、セラミックグリーンシート101を用いて製造される積層型電子部品は、この積層型電子部品1に限られない。
Next, a method for manufacturing a multilayer electronic component using the ceramic
図3は、積層型電子部品(以下、単に電子部品と記す。)1の外観を示す斜視図である。電子部品1は、電子部品1の構成要素を一体化するための本体20を備えている。後で詳しく説明するが、本体20は、積層された複数の誘電体層と、隣接する誘電体層の間に配置された1つ以上の内部導体層とを含んでいる。
FIG. 3 is a perspective view showing an appearance of a multilayer electronic component (hereinafter simply referred to as an electronic component) 1. The electronic component 1 includes a
本体20は、外面として、上面20Aと底面20Bと4つの側面20C〜20Fとを有する直方体形状をなしている。4つの側面20C〜20Fは、上面20Aと底面20Bを連結している。上面20Aと底面20Bは互いに反対側を向き、側面20C,20Dも互いに反対側を向き、側面20E,20Fも互いに反対側を向いている。側面20C〜20Fは、上面20Aおよび底面20Bに対して垂直になっている。本体20において、上面20Aおよび底面20Bに垂直な方向が、複数の誘電体層の積層方向である。図3では、複数の誘電体層の積層方向を、記号Tを付した矢印で示している。上面20Aと底面20Bは、本体20において、複数の誘電体層の積層方向における両端に位置する。上面20Aは本発明における第1の端面に対応し、底面20Bは本発明における第2の端面に対応する。側面20C〜20Fは、本発明における側部に対応する。
The
電子部品1は、更に、上面20A上に配置されたグランド用導体層21と、側面20C上に配置された入力用導体層22およびグランド用導体層24,25と、側面20D上に配置された出力用導体層23およびグランド用導体層26,27とを備えている。側面20Cにおいて、入力用導体層22はグランド用導体層24,25の間に配置されている。側面20Dにおいて、出力用導体層23はグランド用導体層26,27の間に配置されている。グランド用導体層21は、グランド用導体層24〜27に接続されている。導体層22〜27は、本体20の側部に配置されており、本発明における側部導体層に対応する。
The electronic component 1 is further disposed on the
図4は、電子部品1の回路構成を示す回路図である。電子部品1は、バンドパスフィルタの機能を有している。図4に示したように、電子部品1は、信号の入力のために用いられる入力端子2と、信号の出力のために用いられる出力端子3と、入力端子2に電気的に接続された第1の共振器4と、出力端子3に電気的に接続された第2の共振器5と、キャパシタ15とを備えている。入力端子2は、図3に示した入力用導体層22によって構成される。出力端子3は、図3に示した出力用導体層23によって構成される。
FIG. 4 is a circuit diagram showing a circuit configuration of the electronic component 1. The electronic component 1 has a band-pass filter function. As shown in FIG. 4, the electronic component 1 includes an
第1の共振器4は、互いに電気的に接続された第1のインダクタ11と第1のキャパシタ13とを有している。第2の共振器5は、互いに電気的に接続された第2のインダクタ12と第2のキャパシタ14とを有している。共振器4,5は互いに誘導性結合する。また、インダクタ11,12も互いに誘導性結合する。図4では、インダクタ11,12間の誘導性結合を、記号Mを付した曲線で表している。
The
インダクタ11の一端とキャパシタ13,15の各一端は、入力端子2に電気的に接続されている。インダクタ11の他端とキャパシタ13の他端はグランドに電気的に接続されている。インダクタ12の一端、キャパシタ14の一端および出力端子3は、キャパシタ15の他端に電気的に接続されている。インダクタ12の他端とキャパシタ14の他端はグランドに電気的に接続されている。
One end of the
共振器4,5は、回路構成上、入力端子2と出力端子3との間に設けられ、バンドパスフィルタの機能を実現する。共振器4,5はいずれも、一端が開放され他端が短絡された1/4波長共振器であって、キャパシタ13,14によってインダクタ11,12の物理長を1/4波長よりも短くする効果を用いた1/4波長共振器である。
The
電子部品1では、入力端子2に信号が入力されると、そのうちの所定の周波数帯域内の周波数の信号が選択的に、共振器4,5を用いて構成されたバンドパスフィルタを通過し、出力端子3から出力される。
In the electronic component 1, when a signal is input to the
次に、図5ないし図9を参照して、電子部品1の構成について詳しく説明する。図5において(a)〜(c)は、それぞれ、上から1層目ないし3層目の誘電体層の上面を示している。図6において(a)〜(c)は、それぞれ、上から4層目ないし6層目の誘電体層の上面を示している。図7において(a)〜(c)は、それぞれ、上から7層目ないし9層目の誘電体層の上面を示している。図8において(a)、(b)は、それぞれ、上から10層目、11層目の誘電体層の上面を示している。図9において(a)、(b)は、それぞれ、上から12層目、13層目の誘電体層の上面を示している。 Next, the configuration of the electronic component 1 will be described in detail with reference to FIGS. 5A to 5C respectively show the top surfaces of the first to third dielectric layers from the top. 6A to 6C respectively show the top surfaces of the fourth to sixth dielectric layers from the top. 7A to 7C show the top surfaces of the seventh to ninth dielectric layers from the top, respectively. 8A and 8B respectively show the top surfaces of the tenth and eleventh dielectric layers from the top. 9A and 9B respectively show the top surfaces of the 12th and 13th dielectric layers from the top.
図5(a)に示した1層目の誘電体層31は、上面31Aと、図示しない下面と、上面31Aおよび下面を連結する4つの側面31C〜31Fを有している。側面31C〜31Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層31に対しては、導体層311が形成されている。導体層311は、上面31Aから側面31C,31Dにかけて形成されている。導体層311は、上面31Aに配置された第1の部分311aと、上面31Aの外縁よりも外側に配置された第2ないし第5の部分311b〜311eとを有している。第1の部分311aは、図3に示したグランド用導体層21となる。第2の部分311bと第3の部分311cは、側面31Cに接している。第4の部分311dと第5の部分311eは、側面31Dに接している。第2ないし第5の部分311b〜311eは、それぞれ、導体層24〜27の一部となる。
The
図5(b)に示した2層目の誘電体層32は、上面32Aと、図示しない下面と、上面32Aおよび下面を連結する4つの側面32C〜32Fを有している。側面32C〜32Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層32に対しては、導体層321〜324が形成されている。導体層321,322は、上面32Aから側面32Cにかけて形成されている。導体層323,324は、上面32Aから側面32Dにかけて形成されている。
The
導体層321は、上面32Aに配置された第1の部分321aと、上面32Aの外縁よりも外側に配置された第2の部分321bとを有している。第2の部分321bは、側面32Cに接していると共に、導体層311の第2の部分311bに接続されている。第2の部分321bは、導体層24の一部となる。導体層322は、上面32Aに配置された第1の部分322aと、上面32Aの外縁よりも外側に配置された第2の部分322bとを有している。第2の部分322bは、側面32Cに接していると共に、導体層311の第3の部分311cに接続されている。第2の部分322bは、導体層25の一部となる。
The
導体層323は、上面32Aに配置された第1の部分323aと、上面32Aの外縁よりも外側に配置された第2の部分323bとを有している。第2の部分323bは、側面32Dに接していると共に、導体層311の第4の部分311dに接続されている。第2の部分323bは、導体層26の一部となる。導体層324は、上面32Aに配置された第1の部分324aと、上面32Aの外縁よりも外側に配置された第2の部分324bとを有している。第2の部分324bは、側面32Dに接していると共に、導体層311の第5の部分311eに接続されている。第2の部分324bは、導体層27の一部となる。
The
図5(c)に示した3層目の誘電体層33は、上面33Aと、図示しない下面と、上面33Aおよび下面を連結する4つの側面33C〜33Fを有している。側面33C〜33Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層33に対しては、導体層331〜334が形成されている。導体層331,332は、上面33Aおよび側面33Cにかけて形成されている。導体層333,334は、上面33Aから側面33Dにかけて形成されている。導体層331は第1および第2の部分331a,331bを有している。導体層332は第1および第2の部分332a,332bを有している。導体層333は第1および第2の部分333a,333bを有している。導体層334は第1および第2の部分334a,334bを有している。導体層331〜334の構成は、図5(b)に示した導体層321〜324と同様であるため、その詳しい説明は省略する。
The
図6(a)に示した4層目の誘電体層34は、上面34Aと、図示しない下面と、上面34Aおよび下面を連結する4つの側面34C〜34Fを有している。側面34C〜34Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層34に対しては、導体層341〜344が形成されている。導体層341,342は、上面34Aから側面34Cにかけて形成されている。導体層343,344は、上面34Aから側面34Dにかけて形成されている。導体層341は第1および第2の部分341a,341bを有し、導体層342は第1および第2の部分342a,342bを有し、導体層343は第1および第2の部分343a,343bを有し、導体層344は第1および第2の部分344a,344bを有している。導体層341〜344の構成は、図5(b)に示した導体層321〜324と同様であるため、その詳しい説明は省略する。
The
図6(b)に示した5層目の誘電体層35は、上面35Aと、図示しない下面と、上面35Aおよび下面を連結する4つの側面35C〜35Fを有している。側面35C〜35Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層35に対しては、導体層351〜354が形成されている。導体層351,352は、上面35Aから側面35Cにかけて形成されている。導体層353,354は、上面35Aから側面35Dにかけて形成されている。導体層351は第1および第2の部分351a,351bを有し、導体層352は第1および第2の部分352a,352bを有し、導体層353は第1および第2の部分353a,353bを有し、導体層354は第1および第2の部分354a,354bを有している。導体層351〜354の構成は、図5(b)に示した導体層321〜324と同様であるため、その詳しい説明は省略する。
The
図6(c)に示した6層目の誘電体層36は、上面36Aと、図示しない下面と、上面36Aおよび下面を連結する4つの側面36C〜36Fを有している。側面36C〜36Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層36に対しては、導体層361〜364が形成されている。導体層361,362は、上面36Aから側面36Cにかけて形成されている。導体層363,364は、上面36Aから側面36Dにかけて形成されている。
The
導体層361は、上面36Aに配置された第1の部分361aと、上面36Aの外縁よりも外側に配置された第2の部分361bとを有している。第1の部分361aは、図4に示したキャパシタ13の一部を構成している。第2の部分361bは、側面36Cに接していると共に、導体層351の第2の部分351bに接続されている。第2の部分361bは、導体層24の一部となる。導体層363は、上面36Aに配置された第1の部分363aと、上面36Aの外縁よりも外側に配置された第2の部分363bとを有している。第1の部分363aは、図4に示したキャパシタ14の一部を構成している。第2の部分363bは、側面36Dに接していると共に、導体層353の第2の部分353bに接続されている。第2の部分363bは、導体層26の一部となる。導体層362は第1および第2の部分362a,362bを有し、導体層364は第1および第2の部分364a,364bを有している。導体層362,364の構成は、図5(b)に示した導体層322,324と同様であるため、その詳しい説明は省略する。
The
図7(a)に示した7層目の誘電体層37は、上面37Aと、図示しない下面と、上面37Aおよび下面を連結する4つの側面37C〜37Fを有している。側面37C〜37Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層37に対しては、導体層371〜374が形成されている。
The
導体層371は、上面37Aから側面37Cにかけて形成されている。導体層371は、上面37Aに配置された第1の部分371aと、上面37Aの外縁よりも外側に配置された第2および第3の部分371b,371cとを有している。第1の部分371aは、図4に示したキャパシタ13の一部を構成していると共に、図4に示したインダクタ11を構成している。第2の部分371bは、側面37Cに接している。第2の部分371bは、導体層22の一部となる。第3の部分371cは、側面37Cに接していると共に、導体層362の第2の部分362bに接続されている。第3の部分371cは、導体層25の一部となる。
The
導体層372は、上面37Aから側面37Dにかけて形成されている。導体層372は、上面37Aに配置された第1の部分372aと、上面37Aの外縁よりも外側に配置された第2および第3の部分372b,372cとを有している。第1の部分372aは、図4に示したキャパシタ14の一部を構成していると共に、図4に示したインダクタ12を構成している。第2の部分372bは、側面37Dに接している。第2の部分372bは、導体層23の一部となる。第3の部分372cは、側面37Dに接していると共に、導体層364の第2の部分364bに接続されている。第3の部分372cは、導体層27の一部となる。
The conductor layer 372 is formed from the
導体層373は第1および第2の部分373a,373bを有し、導体層374は第1および第2の部分374a,374bを有している。導体層373,374の構成は、図5(b)に示した導体層321,323と同様であるため、その詳しい説明は省略する。
The
図7(b)に示した8層目の誘電体層38は、上面38Aと、図示しない下面と、上面38Aおよび下面を連結する4つの側面38C〜38Fを有している。側面38C〜38Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層38に対しては、導体層381〜387が形成されている。
The
導体層381は、上面38Aに配置されている。導体層381は、誘電体層37を介して導体層371,372に対向している。導体層371,372,381および誘電体層37は、図4に示したキャパシタ15を構成している。
The
導体層382,384,385は、上面38Aから側面38Cにかけて形成されている。導体層383,386,387は、上面38Aから側面38Dにかけて形成されている。導体層382は、上面38Aに配置された第1の部分382aと、上面38Aの外縁よりも外側に配置された第2の部分382bとを有している。第2の部分382bは、側面38Cに接していると共に、導体層371の第2の部分371bに接続されている。第2の部分382bは、導体層22の一部となる。導体層383は、上面38Aに配置された第1の部分383aと、上面38Aの外縁よりも外側に配置された第2の部分383bとを有している。第2の部分383bは、側面38Dに接していると共に、導体層372の第2の部分372bに接続されている。第2の部分383bは、導体層23の一部となる。
The conductor layers 382, 384, and 385 are formed from the
導体層384は、上面38Aに配置された第1の部分384aと、上面38Aの外縁よりも外側に配置された第2の部分384bとを有している。導体層371の第1の部分371aの一部は、導体層361の第1の部分361aと導体層384の第1の部分384aとの間に配置されている。第1の部分361a、導体層371、第1の部分384aおよび誘電体層36,37は、図4に示したキャパシタ13を構成している。第2の部分384bは、側面38Cに接していると共に、導体層373の第2の部分373bに接続されている。第2の部分384bは、導体層24の一部となる。
The
導体層386は、上面38Aに配置された第1の部分386aと、上面38Aの外縁よりも外側に配置された第2の部分386bとを有している。導体層372の第1の部分372aの一部は、導体層363の第1の部分363aと導体層386の第1の部分386aとの間に配置されている。第1の部分363a、導体層372、第1の部分386aおよび誘電体層36,37は、図4に示したキャパシタ14を構成している。第2の部分386bは、側面38Dに接していると共に、導体層374の第2の部分374bに接続されている。第2の部分386bは、導体層26の一部となる。
The
導体層385は、上面38Aに配置された第1の部分385aと、上面38Aの外縁よりも外側に配置された第2の部分385bとを有している。第2の部分385bは、側面38Cに接していると共に、導体層371の第3の部分371cに接続されている。第2の部分385bは、導体層25の一部となる。
The
導体層387は、上面38Aに配置された第1の部分387aと、上面38Aの外縁よりも外側に配置された第2の部分387bとを有している。第2の部分387bは、側面38Dに接していると共に、導体層372の第3の部分372cに接続されている。第2の部分387bは、導体層27の一部となる。
The
図7(c)に示した9層目の誘電体層39は、上面39Aと、図示しない下面と、上面39Aおよび下面を連結する4つの側面39C〜39Fを有している。側面39C〜39Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層39に対しては、導体層392〜397が形成されている。導体層392,394,395は、上面39Aから側面39Cにかけて形成されている。導体層393,396,397は、上面39Aから側面39Dにかけて形成されている。導体層392は第1および第2の部分392a,392bを有している。導体層393は第1および第2の部分393a,393bを有している。導体層394は第1および第2の部分394a,394bを有している。導体層395は第1および第2の部分395a,395bを有している。導体層396は第1および第2の部分396a,396bを有している。導体層397は第1および第2の部分397a,397bを有している。導体層394,395,396,397の構成は、図5(b)に示した導体層321,322,323,324と同様であり、導体層392,393の構成は、図7(b)に示した導体層382,383と同様であるため、それらの詳しい説明は省略する。
The
図8(a)に示した10層目の誘電体層40は、上面40Aと、図示しない下面と、上面40Aおよび下面を連結する4つの側面40C〜40Fを有している。側面40C〜40Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層40に対しては、導体層402〜407が形成されている。導体層402,404,405は、上面40Aから側面40Cにかけて形成されている。導体層403,406,407は、上面40Aから側面40Dにかけて形成されている。導体層402は第1および第2の部分402a,402bを有している。導体層403は第1および第2の部分403a,403bを有している。導体層404は第1および第2の部分404a,404bを有している。導体層405は第1および第2の部分405a,405bを有している。導体層406は第1および第2の部分406a,406bを有している。導体層407は第1および第2の部分407a,407bを有している。導体層402〜407の構成は、図7(c)に示した導体層392〜397と同様であるため、それらの詳しい説明は省略する。
The
図8(b)に示した11層目の誘電体層41は、上面41Aと、図示しない下面と、上面41Aおよび下面を連結する4つの側面41C〜41Fを有している。側面41C〜41Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層41に対しては、導体層412〜417が形成されている。導体層412,414,415は、上面41Aから側面41Cにかけて形成されている。導体層413,416,417は、上面41Aから側面41Dにかけて形成されている。導体層412は第1および第2の部分412a,412bを有している。導体層413は第1および第2の部分413a,413bを有している。導体層414は第1および第2の部分414a,414bを有している。導体層415は第1および第2の部分415a,415bを有している。導体層416は第1および第2の部分416a,416bを有している。導体層417は第1および第2の部分417a,417bを有している。導体層412〜417の構成は、図7(c)に示した導体層392〜397と同様であるため、それらの詳しい説明は省略する。
The
図9(a)に示した12層目の誘電体層42は、上面42Aと、図示しない下面と、上面42Aおよび下面を連結する4つの側面42C〜42Fを有している。側面42C〜42Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層42に対しては、導体層422〜427が形成されている。導体層422,424,425は、上面42Aから側面42Cにかけて形成されている。導体層423,426,427は、上面42Aから側面42Dにかけて形成されている。導体層422は第1および第2の部分422a,422bを有している。導体層423は第1および第2の部分423a,423bを有している。導体層424は第1および第2の部分424a,424bを有している。導体層425は第1および第2の部分425a,425bを有している。導体層426は第1および第2の部分426a,426bを有している。導体層427は第1および第2の部分427a,427bを有している。導体層422〜427の構成は、図7(c)に示した導体層392〜397と同様であるため、それらの詳しい説明は省略する。
The
図9(b)に示した13層目の誘電体層43は、上面43Aと、図示しない下面と、上面43Aおよび下面を連結する4つの側面43C〜43Fを有している。側面43C〜43Fは、それぞれ本体20の側面20C〜20Fに配置される。誘電体層43に対しては、導体層431〜433が形成されている。導体層431は、上面43Aから側面43C,43Dにかけて形成されている。導体層431は、上面43Aに配置された第1の部分431aと、上面43Aの外縁よりも外側に配置された第2ないし第5の部分431b〜431eとを有している。第2の部分431bと第3の部分431cは、側面43Cに接している。第4の部分431dと第5の部分431eは、側面43Dに接している。第2ないし第5の部分431b〜431eは、それぞれ、導体層24〜27の一部となる。
The
導体層432は、上面43Aから側面43Cにかけて形成されている。導体層433は、上面43Aから側面43Dにかけて形成されている。導体層432は第1および第2の部分432a,432bを有している。導体層433は第1および第2の部分433a,433bを有している。導体層432,433の構成は、図7(c)に示した導体層392,393と同様であるため、それらの詳しい説明は省略する。
The
図5ないし図9に示した誘電体層31〜43および複数の導体層が積層されて、図3に示した電子部品1が構成されている。グランド用導体層21は、図5(a)に示した導体層311の第1の部分311aによって構成されている。入力用導体層22は、図7(a)ないし図9(b)に示した誘電体層37〜43に形成された複数の導体層のうち、誘電体層37〜43の上面の外縁よりも外側に配置された部分371b,382b,392b,402b,412b,422b,432bによって構成されている。出力用導体層23は、図7(a)ないし図9(b)に示した誘電体層37〜43に形成された複数の導体層のうち、誘電体層37〜43の上面の外縁よりも外側に配置された部分372b,383b,393b,403b,413b,423b,433bによって構成されている。
The electronic components 1 shown in FIG. 3 are configured by laminating the
グランド用導体層24は、図5(a)ないし図9(b)に示した誘電体層31〜43に形成された複数の導体層のうち、誘電体層31〜43の上面の外縁よりも外側に配置された部分311b,321b,331b,341b,351b,361b,373b,384b,394b,404b,414b,424b,431bによって構成されている。
The
グランド用導体層25は、図5(a)ないし図9(b)に示した誘電体層31〜43に形成された複数の導体層のうち、誘電体層31〜43の上面の外縁よりも外側に配置された部分311c,322b,332b,342b,352b,362b,371c,385b,395b,405b,415b,425b,431cによって構成されている。
The
グランド用導体層26は、図5(a)ないし図9(b)に示した誘電体層31〜43に形成された複数の導体層のうち、誘電体層31〜43の上面の外縁よりも外側に配置された部分311d,323b,333b,343b,353b,363b,374b,386b,396b,406b,416b,426b,431dによって構成されている。
The
グランド用導体層27は、図5(a)ないし図9(b)に示した誘電体層31〜43に形成された複数の導体層のうち、誘電体層31〜43の上面の外縁よりも外側に配置された部分311e,324b,334b,344b,354b,364b,372c,387b,397b,407b,417b,427b,431eによって構成されている。
The
図5(b)ないし図9(b)に示した誘電体層32〜43に対して形成された複数の導体層のうち、誘電体層32〜43の上面に配置された部分は内部導体層となる。
Of the plurality of conductor layers formed for the
次に、図3ないし図9に示した電子部品1を製造する場合を例に取って、本実施の形態に係る電子部品の製造方法について説明する。本実施の形態に係る電子部品の製造方法では、まず、図1に示したセラミックグリーンシート101を、図5(a)ないし図9(b)に示した誘電体層31〜43に対応させて13枚作製する。各セラミックグリーンシート101は、キャリアフィルム100上に配置される。
Next, taking the case of manufacturing the electronic component 1 shown in FIGS. 3 to 9 as an example, a method for manufacturing the electronic component according to the present embodiment will be described. In the method of manufacturing an electronic component according to the present embodiment, first, the ceramic
次に、図10に示したように、各セラミックグリーンシート101において、少なくとも1つの誘電体層予定部110において、1つ以上の焼成前導体層150を形成する。図10では、第2の方向A2に沿って並ぶ複数の誘電体層予定部110の境界の位置を複数の破線で示している。焼成前導体層150は、後に焼成されて、誘電体層に対して形成された導体層となるものである。焼成前導体層150のうち、特に、誘電体層の上面から側面にかけて形成される導体層に対応する焼成前導体層150は、誘電体層予定部110の上面110aに配置された部分と、上面110aの外縁よりも外側に配置された部分とを有する。上面110aの外縁よりも外側に配置された部分は、誘電体層予定部110の側面110bに接する。焼成前導体層150は、例えば、導体ペーストを印刷することによって形成される。同じ構成の複数の電子部品1を同時に製造する場合には、図10に示したように、各セラミックグリーンシート101において、複数の誘電体層予定部110に対して、同じパターンの1つ以上の焼成前導体層150を形成する。
Next, as shown in FIG. 10, in each ceramic
図10には、図5(a)に示した誘電体層31に対応するセラミックグリーンシート101において、複数の誘電体層予定部110に対してそれぞれ、図5(a)に示した導体層311となる焼成前導体層150を形成した例を示している。図10に示した例と同様に、誘電体層32〜43の各々に対応するセラミックグリーンシート101においても、複数の誘電体層予定部110に対してそれぞれ、対応する誘電体層に対して形成される導体層となる焼成前導体層150を形成する。
FIG. 10 shows a
図11は、焼成前導体層150が形成された後のセラミックグリーンシート101およびキャリアフィルム100の断面の一例を示している。図11に示した焼成前導体層150は、誘電体層予定部110において、上面110aから側面110bにかけて形成されている。セラミックグリーンシート101の帯状部分102の厚み、すなわち誘電体層予定部110の厚みt1は、例えば10〜40μmの範囲内である。焼成前導体層150の厚みt2は、例えば5〜15μmの範囲内である。スリット120の幅は、例えば250〜500μmの範囲内である。
FIG. 11 shows an example of a cross section of the ceramic
次に、それぞれ焼成前導体層150が形成された後の13枚のセラミックグリーンシート101を、誘電体層31〜43の積層の順序に対応させて積層する。図12は、複数のセラミックグリーンシート101を積層する方法を示している。この方法では、まず、キャリアフィルム100上に配置された状態の、誘電体層31に対応する1枚目のセラミックグリーンシート101を、キャリアフィルム100が上になるように、フィルム160の上に載置する。フィルム160は、例えば、ポリエチレンテレフタリート(PET)等の樹脂によって形成されている。次に、セラミックグリーンシート101からキャリアフィルム100を剥離する。これにより、フィルム160上に1枚目のセラミックグリーンシート101が残る。次に、キャリアフィルム100上に配置された状態の、誘電体層32に対応する2枚目のセラミックグリーンシート101を、キャリアフィルム100が上になるように、1枚目のセラミックグリーンシート101の上に載置した後、プレスする。次に、2枚目のセラミックグリーンシート101からキャリアフィルム100を剥離する。図12は、このときの様子を表している。これにより、1枚目のセラミックグリーンシート101上に2枚目のセラミックグリーンシート101が積層される。以下、同様の方法により、3枚目ないし13枚目のセラミックグリーンシート101を順に積層する。
Next, the 13 ceramic
図13は、上記の方法によって積層された13枚のセラミックグリーンシート101よりなるグリーンシート積層体161を表している。グリーンシート積層体161は、第1の方向A1および第2の方向A2について、それぞれ2つ以上並ぶように配列された複数の焼成前積層体1Pを含んでいる。図13では、第2の方向A2に沿って並ぶ複数の焼成前積層体1Pの境界の位置を複数の破線で示している。
FIG. 13 shows a
次に、複数の焼成前積層体1Pが切り出されるように、図13に示した複数の破線の位置で、グリーンシート積層体161およびフィルム160を切断する。次に、焼成前積層体1Pからフィルム160を剥離する。
Next, the green sheet laminated
図14は、焼成前積層体1Pを示す斜視図である。焼成前積層体1Pは、後に焼成されて本体20となる本体予定部20Pと、それぞれ後に焼成されて導体層21〜27となる複数の導体層予定部とを備えている。なお、図14には、それぞれ後に導体層21,22,24,25となる導体層予定部にのみ符号21P,22P,24P,25Pを付している。
FIG. 14 is a perspective view showing the
次に、焼成前積層体1Pを焼成する。これにより、本体予定部20Pが焼成されて本体20となり、複数の導体層予定部が焼成されて導体層21〜27となり、図3ないし図9に示した電子部品1が完成する。
Next, the
なお、図3ないし図9に示した電子部品1では、本体20に含まれる全ての誘電体層31〜43において、導体層の一部が誘電体層の側面に配置されている。そのため、前述の電子部品の製造方法の説明では、全ての誘電体層31〜43を、スリット入りセラミックグリーンシート101を用いて形成している。しかし、電子部品が、導体層の一部が誘電体層の側面に配置された誘電体層と、導体層の一部が誘電体層の側面に配置されていない誘電体層とを含む場合には、導体層の一部が誘電体層の側面に配置された誘電体層については、スリット入りセラミックグリーンシート101を用いて形成するが、導体層の一部が誘電体層の側面に配置されていない誘電体層については、スリット入りセラミックグリーンシート101を用いて形成してもよいし、スリットのない一般的なセラミックグリーンシートを用いて形成してもよい。
In the electronic component 1 shown in FIGS. 3 to 9, in all the
以上説明したように、本実施の形態に係る電子部品の製造方法では、スリット入りセラミックグリーンシート101の少なくとも1つの誘電体層予定部110において、上面110aから側面110bにかけて焼成前導体層150が形成され、この焼成前導体層150のうち、誘電体層予定部110の上面110aの外縁よりも外側に配置された部分が焼成されて、側部導体層の少なくとも一部となる。そのため、本実施の形態によれば、本体20の作製のための焼成と同時に側部導体層を形成することができる。このように、本実施の形態によれば、焼成により作製された本体20に対して側部導体層を形成するという煩雑な工程を用いることなく、側部導体層を容易に形成することが可能になる。
As described above, in the electronic component manufacturing method according to the present embodiment, the
また、本実施の形態に係るスリット入りセラミックグリーンシート101によれば、このセラミックグリーンシート101を用いて電子部品を製造する際に、誘電体層予定部110の側面110bに焼成前導体層150の一部を形成することにより、側部導体層を容易に形成することが可能になる。
Further, according to the slitted ceramic
また、本実施の形態に係るスリット入りセラミックグリーンシート101では、スリット120は、第2の方向A2についての1つの誘電体層予定部110の長さ以上の長さを有している。特許文献1に記載されているように、グリーンシートの仮想切断線に沿って複数のスルーホールを形成する場合には、仮想切断線が延びる方向について、複数のスルーホールの位置や長さを精度よく規定する必要がある。しかし、本実施の形態におけるスリット120は、長手方向の位置や長さについて、複数のスルーホールについて求められるほどの精度は不要である。また、本実施の形態におけるスリット120は、複数のスルーホールに比べて容易に形成することができる。これらの効果は、特に、スリット120が第2の方向A2についてのセラミックグリーンシート101の全長にわたって延びている場合に顕著になる。これらのことから、本実施の形態によれば、スリット入りセラミックグリーンシート101を容易に形成でき、このスリット入りセラミックグリーンシート101を用いた電子部品の製造も容易になる。
Further, in the slitted ceramic
[第2の実施の形態]
次に、本発明の第2の実施の形態に係る電子部品の製造方法について説明する。図15は、本実施の形態に係る電子部品201の外観を示す斜視図である。本実施の形態に係る電子部品201はインダクタとして機能する。電子部品201は、電子部品201の構成要素を一体化するための本体220を備えている。本体220は、積層された複数の誘電体層231〜244と、隣接する誘電体層の間に配置された複数の内部導体層とを含んでいる。本体220は、上面と、底面と、上面と底面を連結する側部とを有している。誘電体層231〜244は、上から、この順に並んでいる。
[Second Embodiment]
Next, a method for manufacturing an electronic component according to the second embodiment of the present invention will be described. FIG. 15 is a perspective view showing an appearance of the
電子部品201は、更に、本体220の上面に接合された端子用導体層210と、本体220の底面に接合された端子用導体層280と、本体220の側部に配置された複数の側部導体層とを備えている。
The
以下、本体220の構成について詳しく説明する。まず、図16を参照して、誘電体層232〜236と、それらに対して形成された導体層について説明する。図16において、(a)〜(d)は、それぞれ誘電体層232〜235を示している。図16に示したように、誘電体層232〜235は、いずれも、上面と、下面と、上面と下面とを連結する4つの側面とを有している。また、誘電体層232〜235に対しては、それぞれ導体層250が形成されている。
Hereinafter, the configuration of the
図16(a)に示したように、誘電体層232に対して形成された導体層250は、誘電体層232の上面から1つの側面にかけて形成されている。導体層250は、誘電体層232の上面において、上面の1つの辺の近傍に配置され、この辺と平行な方向に延びる第1の部分250aを有している。この第1の部分250aは、長手方向の両端に位置する第1の端部と第2の端部とを有している。導体層250は、更に、第1の部分250aの第2の端部に連結されて、誘電体層232の上面の外縁よりも外側に配置された第2の部分250bを有している。第2の部分250bは、誘電体層232の1つの側面に接している。第2の部分250bは、側部導体層を構成する。
As shown in FIG. 16A, the
図16(b)〜(d)に示したように、誘電体層233〜235とそれらに対して形成された導体層250の形状は、図16(a)に示した誘電体層232とそれに対して形成された導体層250と同じである。ただし、図16(a)〜(d)に示したように、誘電体層223〜235とそれらに対して形成された導体層250の配置は、誘電体層223〜235の積層方向と平行な軸を中心として90度ずつ異なっている。そして、誘電体層232に形成された導体層250における第2の部分250bの下端部は、誘電体層233に形成された導体層250における第1の部分250aの第1の端部近傍の部分に接続されている。同様に、誘電体層233に形成された導体層250における第2の部分250bの下端部は、誘電体層234に形成された導体層250における第1の部分250aの第1の端部近傍の部分に接続されている。また、誘電体層234に形成された導体層250における第2の部分250bの下端部は、誘電体層235に形成された導体層250における第1の部分250aの第1の端部近傍の部分に接続されている。このようにして、誘電体層232〜235に形成された4つの導体層250が直列に接続されて、この4つの導体層250によって、1ターンのコイルが形成されている。
As shown in FIGS. 16B to 16D, the
誘電体層236〜239とそれらに対して形成された導体層250の形状と配置は、誘電体層232〜235とそれらに対して形成された導体層250と同じである。誘電体層235に形成された導体層250における第2の部分250bの下端部は、誘電体層236に形成された導体層250における第1の部分250aの第1の端部近傍の部分に接続されている。
The shape and arrangement of the
誘電体層240〜243とそれらに対して形成された導体層250の形状と配置も、誘電体層232〜235とそれらに対して形成された導体層250と同じである。誘電体層239に形成された導体層250における第2の部分250bの下端部は、誘電体層240に形成された導体層250における第1の部分250aの第1の端部近傍の部分に接続されている。
The shape and arrangement of the
このようにして、誘電体層232〜243に形成された12個の導体層250が直列に接続されて、この12個の導体層250によって、3ターンのコイルが形成されている。
In this way, the twelve
図17は、誘電体層231〜244と、それらに対して形成された導体層の位置関係を示す斜視図である。図17に示したように、誘電体層231に対しては、導体層260が形成されている。導体層260は、誘電体層231の上面から1つの側面にかけて形成されている。導体層260は、誘電体層231の上面に配置された第1の部分260aと、誘電体層231の上面の外縁よりも外側に配置され、第1の部分260aに接続された第2の部分260bとを有している。第2の部分260bは、誘電体層231の1つの側面に接している。第2の部分260bの下端部は、誘電体層232に形成された導体層250における第1の部分250aの第1の端部近傍の部分に接続されている。第2の部分260bは、側部導体層を構成する。図15に示した端子用導体層210は、導体層260に接続されている。
FIG. 17 is a perspective view showing the positional relationship between the
誘電体層244の上面には、導体層270が形成されている。誘電体層243に形成された導体層250における第2の部分250bの下端部は、導体層270に接続されている。また、誘電体層244には、導体層270に接続されたスルーホール271が形成されている。図15に示した端子用導体層280は、スルーホール271に接続されている。
A
このようにして、誘電体層232〜243に形成された12個の導体層250よりなる3ターンのコイルの両端に端子用導体層210,280が接続されている。
In this manner, the terminal conductor layers 210 and 280 are connected to both ends of the three-turn coil composed of the twelve
次に、図18を参照して、本実施の形態に係る電子部品201の製造方法について説明する。本実施の形態において、誘電体層231〜243と、それらに対して形成された導体層は、第1の実施の形態で説明したセラミックグリーンシート101を用いて形成される。図18は、複数の焼成前導体層が形成された後のセラミックグリーンシート101を示している。本実施の形態に係る電子部品201の製造方法では、誘電体層231〜243用の13枚のセラミックグリーンシート101を用意する。誘電体層232〜243用の12枚のセラミックグリーンシート101については、図18に示したように、複数の誘電体層予定部110において、後に複数の導体層250となる複数の焼成前導体層250Pを形成する。焼成前導体層250Pは、誘電体層予定部110の上面110aに配置された部分と、上面110aの外縁よりも外側に配置された部分とを有する。上面110aの外縁よりも外側に配置された部分は、誘電体層予定部110の側面110bに接する。焼成前導体層250Pは、例えば、導体ペーストを印刷することによって形成される。
Next, with reference to FIG. 18, the manufacturing method of the
図示しないが、誘電体層231用の1枚のセラミックグリーンシート101については、複数の誘電体層予定部110において、後に複数の導体層260となる複数の焼成前導体層を形成する。
Although not shown, with respect to one ceramic
また、本実施の形態では、誘電体層244、導体層270およびスルーホール271を形成するために、後に複数の導体層270となる複数の焼成前導体層と後に複数のスルーホール271となる複数の焼成前スルーホールが形成されたセラミックグリーンシートを1枚用意する。このときに使用するセラミックグリーンシートは、スリット入りセラミックグリーンシート101でもよいし、スリットのない一般的なセラミックグリーンシートでもよい。
Further, in this embodiment, in order to form the
次に、それぞれ焼成前導体層が形成された後の、誘電体層231〜244に対応する14枚のセラミックグリーンシートを、誘電体層231〜244の積層の順序に対応させて積層して、グリーンシート積層体を作製する。このとき、14枚のセラミックグリーンシートは、これらに形成された焼成前導体層の位置関係が誘電体層231〜244に形成された導体層の位置関係と一致するように配置する。複数のセラミックグリーンシートを積層する方法は、第1の実施の形態と同様である。
Next, 14 ceramic green sheets corresponding to the
グリーンシート積層体は、第1の方向A1および第2の方向A2について、それぞれ2つ以上並ぶように配列された複数の焼成前積層体を含んでいる。焼成前積層体は、後に焼成されて本体220となる本体予定部と、それぞれ後に焼成されて複数の側部導体層となる複数の導体層予定部とを備えている。
The green sheet laminate includes a plurality of pre-fired laminates that are arranged in two or more in each of the first direction A1 and the second direction A2. The pre-fired laminate includes a main body planned portion that is fired later to become the
次に、複数の焼成前積層体が切り出されるように、グリーンシート積層体を切断する。次に、焼成前積層体を焼成する。これにより、本体予定部が焼成されて本体220となり、複数の導体層予定部が焼成されて複数の側部導体層となる。
Next, the green sheet laminate is cut so that a plurality of laminates before firing are cut out. Next, the laminate before firing is fired. Thereby, the main body planned portion is fired to become the
次に、本体220の上面に接合されるように端子用導体層210を形成すると共に、本体220の底面に接合されるように端子用導体層280を形成する。端子用導体層210,280は、例えば、導体シート貼り付けや導体印刷を行った後、導体を焼付けし、更に、その上にめっき処理を行うことによって形成される。これにより、図15に示した電子部品201が完成する。
Next, the
本実施の形態におけるその他の構成、作用および効果は、第1の実施の形態と同様である。 Other configurations, operations, and effects in the present embodiment are the same as those in the first embodiment.
なお、本発明は、上記各実施の形態に限定されず、種々の変更が可能である。例えば、本発明におけるスリット入りセラミックグリーンシートは、スリットが第2の方向A2についてのセラミックグリーンシートの全長にわたって延びておらず、第2の方向A2についてのセラミックグリーンシートの両端近傍の部分ではスリットが形成されていないものであってもよい。 In addition, this invention is not limited to said each embodiment, A various change is possible. For example, in the slitted ceramic green sheet of the present invention, the slit does not extend over the entire length of the ceramic green sheet in the second direction A2, and the slit is not present in the vicinity of both ends of the ceramic green sheet in the second direction A2. It may not be formed.
また、本発明の積層型電子部品の製造方法は、第1または第2の実施の形態に示した構成の積層型電子部品に限らず、側部導体層を備えた積層型電子部品の全般に適用することができる。 In addition, the method for manufacturing a multilayer electronic component according to the present invention is not limited to the multilayer electronic component having the configuration shown in the first or second embodiment, and is generally applied to multilayer electronic components having side conductor layers. Can be applied.
1…電子部品、2…入力端子、3…出力端子、20…本体、21…グランド用導体層、22…入力用導体層、23…出力用導体層、24〜27…グランド用導体層、100…キャリアフィルム、101…セラミックグリーンシート、102…帯状部分、110…誘電体層予定部、120…スリット。 DESCRIPTION OF SYMBOLS 1 ... Electronic component, 2 ... Input terminal, 3 ... Output terminal, 20 ... Main body, 21 ... Ground conductor layer, 22 ... Input conductor layer, 23 ... Output conductor layer, 24-27 ... Ground conductor layer, 100 DESCRIPTION OF SYMBOLS ... Carrier film, 101 ... Ceramic green sheet, 102 ... Band-shaped part, 110 ... Dielectric layer planned part, 120 ... Slit.
Claims (6)
前記本体の側部に配置された側部導体層とを備えた積層型電子部品を製造する方法であって、
直交する第1および第2の方向のうち少なくとも第1の方向に沿って2つ以上並ぶように配列された複数の誘電体層予定部と、複数の誘電体層予定部のうち、前記第1の方向に沿って隣接する2つの誘電体層予定部の境界を通過して前記第2の方向に沿って延び、前記第2の方向についての1つの誘電体層予定部の長さ以上の長さを有する1つ以上のスリットとを備え、各誘電体層予定部は、上面と、前記スリットに面する側面とを有するスリット入りセラミックグリーンシートを作製する工程と、
前記スリット入りセラミックグリーンシートの少なくとも1つの誘電体層予定部において、前記上面から前記側面にかけて焼成前導体層を形成する工程と、
前記焼成前導体層が形成された後のスリット入りセラミックグリーンシートを含む複数のセラミックグリーンシートを用いて、後に前記本体および側部導体層となる焼成前積層体を作製する工程と、
前記焼成前積層体を焼成して、前記本体および側部導体層を完成させる工程とを備え、
前記本体および側部導体層を完成させる工程において、前記焼成前導体層のうち、前記誘電体層予定部の上面の外縁よりも外側に配置された部分が焼成されて、前記側部導体層の少なくとも一部となることを特徴とする積層型電子部品の製造方法。 A plurality of dielectric layers stacked, and one or more internal conductor layers disposed between adjacent dielectric layers, the first and the second positioned at both ends in the stacking direction of the plurality of dielectric layers A main body having two end faces and a side portion connecting the first and second end faces;
A method of manufacturing a multilayer electronic component comprising a side conductor layer disposed on a side portion of the main body,
Among the first and second directions orthogonal to each other, among the plurality of dielectric layer planned portions arranged so as to be arranged at least two along the first direction, and among the plurality of dielectric layer planned portions, the first The length of the dielectric layer extends along the second direction by passing through the boundary between two adjacent dielectric layer portions along the direction of, and is longer than the length of one dielectric layer portion in the second direction. One or more slits having a thickness, each dielectric layer planned portion is a step of producing a slit-containing ceramic green sheet having an upper surface and a side surface facing the slit;
Forming a pre-fired conductor layer from the upper surface to the side surface in at least one dielectric layer pre-determined portion of the slit ceramic green sheet;
Using a plurality of ceramic green sheets including slit ceramic green sheets after the pre-firing conductor layer is formed, a step of producing a pre-firing laminate that will later become the main body and side conductor layers;
Firing the laminate before firing, and completing the main body and the side conductor layer,
In the step of completing the main body and the side conductor layer, a portion of the pre-fired conductor layer disposed outside the outer edge of the upper surface of the dielectric layer planned portion is fired, A method of manufacturing a multilayer electronic component, comprising at least a part.
前記焼成前導体層が形成された後のスリット入りセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して、前記焼成前積層体を含むグリーンシート積層体を作製する工程と、
前記焼成前積層体が切り出されるように、前記グリーンシート積層体を切断する工程とを含むことを特徴とする請求項1または2記載の積層型電子部品の製造方法。 The step of producing the laminate before firing includes
Laminating a plurality of ceramic green sheets including a slit-containing ceramic green sheet after the pre-firing conductor layer is formed, and producing a green sheet laminate including the pre-fired laminate;
The method for manufacturing a multilayer electronic component according to claim 1, further comprising a step of cutting the green sheet laminate so that the laminate before firing is cut out.
前記グリーンシート積層体を作製する工程では、前記スリット入りセラミックグリーンシートを他のセラミックグリーンシートに重ねた後に、前記キャリアフィルムを前記スリット入りセラミックグリーンシートから剥離することを特徴とする請求項3記載の積層型電子部品の製造方法。 The step of producing the slit ceramic green sheet produces the slit ceramic green sheet to be disposed on a carrier film,
4. The process for producing the green sheet laminate, wherein the carrier film is peeled from the slit ceramic green sheet after the slit ceramic green sheet is overlaid on another ceramic green sheet. Manufacturing method for multilayer electronic components.
前記本体の側部に配置された側部導体層とを備えた積層型電子部品を製造する際に、前記本体中の少なくとも1つの誘電体層を形成するために用いられるセラミックグリーンシートであって、
直交する第1および第2の方向のうち少なくとも第1の方向に沿って2つ以上並ぶように配列された複数の誘電体層予定部と、
複数の誘電体層予定部のうち、前記第1の方向に沿って隣接する2つの誘電体層予定部の境界を通過して前記第2の方向に沿って延び、前記第2の方向についての1つの誘電体層予定部の長さ以上の長さを有する1つ以上のスリットとを備え、
各誘電体層予定部は、上面と、前記スリットに面する側面とを有することを特徴とするセラミックグリーンシート。 A plurality of dielectric layers stacked, and one or more internal conductor layers disposed between adjacent dielectric layers, the first and the second positioned at both ends in the stacking direction of the plurality of dielectric layers A main body having two end faces and a side portion connecting the first and second end faces;
A ceramic green sheet used for forming at least one dielectric layer in the main body when manufacturing a multilayer electronic component including a side conductor layer disposed on a side portion of the main body. ,
A plurality of pre-determined portions of the dielectric layers arranged so as to be aligned in at least two of the first and second directions orthogonal to each other;
Among the plurality of dielectric layer planned portions, the first dielectric layer extends along the second direction through a boundary between two dielectric layer planned portions adjacent to each other in the first direction. One or more slits having a length equal to or longer than the length of one dielectric layer pre-determined portion,
Each dielectric layer planned portion has a top surface and a side surface facing the slit, a ceramic green sheet.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247470A JP2010080682A (en) | 2008-09-26 | 2008-09-26 | Multilayer electronic component manufacturing method and ceramic green sheet |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008247470A JP2010080682A (en) | 2008-09-26 | 2008-09-26 | Multilayer electronic component manufacturing method and ceramic green sheet |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010080682A true JP2010080682A (en) | 2010-04-08 |
Family
ID=42210793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008247470A Pending JP2010080682A (en) | 2008-09-26 | 2008-09-26 | Multilayer electronic component manufacturing method and ceramic green sheet |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010080682A (en) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176101A (en) * | 1986-01-29 | 1987-08-01 | コーア株式会社 | Ceramic substrate |
JP2002057013A (en) * | 2000-08-10 | 2002-02-22 | Rohm Co Ltd | Method of manufacturing chip type resistor |
JP2002083515A (en) * | 2000-09-07 | 2002-03-22 | Murata Mfg Co Ltd | Conductive paste and manufacturing method for stacked ceramic electronic component using it |
JP2003124369A (en) * | 2001-10-19 | 2003-04-25 | Kyocera Corp | Batch-process wiring board, wiring board, package for storing batch-process semiconductor element, and package for storing semiconductor element |
JP2003197466A (en) * | 2001-12-28 | 2003-07-11 | Murata Mfg Co Ltd | Electronic component |
JP2006093448A (en) * | 2004-09-24 | 2006-04-06 | Fuji Photo Film Co Ltd | Laminated structure, laminated structure array and manufacturing method thereof |
JP2007165477A (en) * | 2005-12-12 | 2007-06-28 | Tdk Corp | Manufacturing method for electronic component |
-
2008
- 2008-09-26 JP JP2008247470A patent/JP2010080682A/en active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62176101A (en) * | 1986-01-29 | 1987-08-01 | コーア株式会社 | Ceramic substrate |
JP2002057013A (en) * | 2000-08-10 | 2002-02-22 | Rohm Co Ltd | Method of manufacturing chip type resistor |
JP2002083515A (en) * | 2000-09-07 | 2002-03-22 | Murata Mfg Co Ltd | Conductive paste and manufacturing method for stacked ceramic electronic component using it |
JP2003124369A (en) * | 2001-10-19 | 2003-04-25 | Kyocera Corp | Batch-process wiring board, wiring board, package for storing batch-process semiconductor element, and package for storing semiconductor element |
JP2003197466A (en) * | 2001-12-28 | 2003-07-11 | Murata Mfg Co Ltd | Electronic component |
JP2006093448A (en) * | 2004-09-24 | 2006-04-06 | Fuji Photo Film Co Ltd | Laminated structure, laminated structure array and manufacturing method thereof |
JP2007165477A (en) * | 2005-12-12 | 2007-06-28 | Tdk Corp | Manufacturing method for electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101247231B1 (en) | Laminated coil | |
KR100447043B1 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
JP6648689B2 (en) | Manufacturing method of multilayer electronic component and multilayer electronic component | |
KR100447042B1 (en) | Method of manufacturing laminated ceramic electronic component, and laminated ceramic electronic component | |
US9576733B2 (en) | Electronic component | |
WO2018051798A1 (en) | Common mode noise filter | |
JP2019079844A (en) | Lamination coil component and manufacturing method thereof | |
JP4831101B2 (en) | Multilayer transformer component and manufacturing method thereof | |
JP2006049432A (en) | Laminated electronic part | |
US11508513B2 (en) | Coil-embedded ceramic substrate | |
WO2018212273A1 (en) | Laminated-type electronic component | |
JP2010080682A (en) | Multilayer electronic component manufacturing method and ceramic green sheet | |
JP2005322743A (en) | Manufacturing method of laminated coil component | |
WO2015033705A1 (en) | Multilayer substrate and multilayer substrate manufacturing method | |
JPH0748417B2 (en) | Laminated transformer | |
CN108428544B (en) | Method for manufacturing laminated coil component | |
JP5100476B2 (en) | Multilayer electronic components | |
JP6830424B2 (en) | Winding core and its manufacturing method and electronic components with winding | |
JP5790305B2 (en) | Coil parts | |
JP2007273728A (en) | Laminated ceramic electronic component and method of manufacturing same | |
WO2010116819A1 (en) | Manufacturing method for electronic components | |
JP4336181B2 (en) | Multilayer electronic components | |
JP2003197466A (en) | Electronic component | |
JP2003017968A (en) | Layered filter | |
JPWO2005043564A1 (en) | LAMINATED MAGNETIC COMPONENT, MANUFACTURING METHOD THEREOF, AND MANUFACTURING METHOD FOR LAMINATE FOR MULTILAYER MAGNETIC COMPONENT |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110214 |
|
A02 | Decision of refusal |
Effective date: 20110711 Free format text: JAPANESE INTERMEDIATE CODE: A02 |