JP2010079362A - プロセッサ、プロセッサの制御方法及び情報処理装置 - Google Patents

Abstract

【課題】 ＳＩＭＤ型アクセラレータにおいてレジスタ・リネーミングによる性能向上が困難であるという課題を解決する。
【解決手段】 ＳＩＭＤ型アクセラレータを有するプロセッサであって、演算器１０２と、演算器１０２にクロスバースイッチ１０４を介して接続するレジスタファイル１０１と、演算器の演算結果を格納し、クロスバースイッチを介して演算結果をレジスタファイル１０１に書き戻すと共に、クロスバースイッチをバイパスするパスを介して演算器に格納データを出力するリネーミングレジスタファイル１０３を備え、レジスタファイル１０１の複数のエントリを、リネーミングレジスタファイル１０３の１つのエントリに同時に割り当て可能とした。
【選択図】 図２

Description

本発明は、ＳＩＭＤ（Single
Instruction/Multiple Data）型アクセラレータを有するプロセッサに関し、特に依存制約を緩和するリネーミングレジスタの管理を効率よく実現したプロセッサ、プロセッサの制御方法及び情報処理装置に関する。

関連技術によるＳＩＭＤ型アクセラレータを有するプロセッサにおけるレジスタ・リネーミングについて説明する。

ＳＩＭＤ型アクセラレータ向けのアーキテクチャレジスタファイルは大容量であることから、１つの仕掛かり中の命令に対して１つの論理的なリネーミングレジスタをアサインする（割り付ける）方式では、十分な数の仕掛かり中命令を割り当てることができない。

例えば、図６はＳＩＭＤ型アクセラレータを有するプロセッサにおけるレジスタ・リネーミングを説明する概念図であるが、アーキテクチャレジスタファイル３０１をリネーミングレジスタファイル３０２に対してアサインする場合に、各命令に対して最大ベクトル長のレジスタをアサインする必要があるため、高々２命令しか同時にアサインすることができない。

すなわち、図６に示す構成の場合、リネーミングレジスタの容量が８ワード分しか存在しないため、ベクトル長４の命令については高々２命令しか同時に発行できないことになる。

また、アーキテクチャレジスタファイル３０１をリネーミングレジスタファイル３０２に対してアサインする場合に、リネーミングレジスタに対してデータを格納する演算がマスク付きであった場合、リネーミングレジスタに格納された値だけでは、その後続の演算を実行することができない。

また、ＳＩＭＤ型アクセラレータが利用する演算の同時命令実行数は常に均一ではないため、割り当てた物理レジスタで利用されない領域が発生する場合があった（例えば、図６のリネーミングレジスタファイル３０２のエントリｐ７）。

上記のように、１つの仕掛かり中の命令に対して１つの論理的なリネーミングレジスタをアサインする技術が、例えば特許文献１や特許文献２に開示されている。
特開平９−１７９７３７号公報 特開平１０−０４０１０２号公報

上述のように、関連技術によるＳＩＭＤ型アクセラレータを有するプロセッサにおけるレジスタ・リネーミングでは、十分な数の仕掛かり中命令を割り当てることができないと共に、マスク付き演算の場合、リネーミングレジスタに格納された値だけでは、その後続の演算を実行することができないという問題があった。

また、ＳＩＭＤ型アクセラレータが利用する演算の同時命令実行数は常に均一ではないため、割り当てた物理レジスタで利用されない領域が発生する可能性もあった。

このため、ＳＩＭＤ型アクセラレータのレジスタ管理ではレジスタ・リネーミングによる性能向上が困難で、投機実行やアウトオブオーダー実行による性能向上が得られなかった。

ＳＩＭＤ型アクセラレータの特徴は、大容量のアーキテクチャレジスファイルとマスク演算による効率的な演算手法にあるが、上述した問題点を有しているために、ＳＩＭＤアクセラレータにおける効率的な演算を実現できなかった。

（発明の目的）
本発明の目的は、上述したＳＩＭＤ型アクセラレータにおいてレジスタ・リネーミングによる性能向上が困難であるという課題を解決するプロセッサ、プロセッサの制御方法及び情報処理装置を提供することにある。

本発明によるプロセッサは、ＳＩＭＤ型アクセラレータを有するプロセッサであって、演算手段と、演算手段にクロスバースイッチを介して接続するレジスタファイルと、演算手段の演算結果を格納し、クロスバースイッチを介して演算結果をレジスタファイルに書き戻すと共に、クロスバースイッチをバイパスするパスを介して演算手段に格納データを出力するリネーミングレジスタファイルを含み、レジスタファイルの複数のエントリを、リネーミングレジスタファイルの１つのエントリに同時に割り当て可能とした。

本発明によるプロセッサの制御方法は、ＳＩＭＤ型アクセラレータを有するプロセッサの制御方法であって、レジスタファイルからクロスバースイッチを介して演算手段に対してデータを提供し、演算手段に接続するリネーミングレジスタファイルに、演算手段の演算結果を格納し、リネーミングレジスタファイルからクロスバースイッチを介して演算結果をレジスタファイルに書き戻すと共に、クロスバースイッチをバイパスするパスを介して演算手段に格納データを出力すると共に、レジスタファイルの複数のエントリを、リネーミングレジスタファイルの１つのエントリに同時に割り当て可能とする。

本発明による情報処理装置は、ＳＩＭＤ型アクセラレータを有するプロセッサを備える情報処理装置であって、プロセッサが、演算手段と、演算手段にクロスバースイッチを介して接続するレジスタファイルと、演算手段の演算結果を格納し、クロスバースイッチを介して演算結果をレジスタファイルに書き戻すと共に、クロスバースイッチをバイパスするパスを介して演算手段に格納データを出力するリネーミングレジスタファイルを備え、レジスタファイルの複数のエントリを、リネーミングレジスタファイルの１つのエントリに同時に割り当て可能とした。

本発明によれば、アーキテクチャレジスタに比べて小容量なリネーミングレジスタに対して、複数のＳＩＭＤ命令を割り当てることが出来るため、少ない資源でリネーミングによる性能の向上を実現することができる。

次に、本発明の実施の形態について図面を参照して詳細に説明する。

（第１の実施の形態の構成）
図１は、本発明の第１の実施の形態によるベクトルプロセッサの構成を示すブロック図である。本実施の形態によるベクトルプロセッサは、ＳＩＭＤ（Single Instruction/Multiple Data）型アクセラレータを有するベクトルプロセッサ（中央演算処理装置）において、依存制約を緩和してテンポラリーレジスタであるＳＩＭＤリネーミングレジスタの管理を効率よく行うレジスタ・リネーミング方法を実現したこと特徴としている。

図１において、第１の実施の形態によるベクトルプロセッサは、ＳＩＭＤレジスタファイル１０１（ベクトルレジスタファイル）と、演算器１０２（ベクトル向け演算器）と、リネーミングレジスタファイル１０３と、クロスバースイッチ１０４（オンチップネットワーク）、セレクタ１０５を含む。

リネーミングレジスタファイル１０３は、ＳＩＭＤレジスタファイル１０１に書き込まれる予定の仕掛中のデータを保持することが可能である。ＳＩＭＤ演算結果をテンポラリーレジスタであるリネーミングレジスタファイル１０３に保存してＳＩＭＤレジスタファイル１０２に書き込まない期間を設けることによって、投機実行をサポートすることが可能となる。

図２に示すように、リネーミングレジスタファイル１０３にはＳＩＭＤレジスタファイル１０１の複数の論理レジスタを割り当てることができる。

リネーミングレジスタファイル１０３の１つのリネーミングレジスタをＳＩＭＤレジスタファイル１０１の複数のレジスタ（エントリ）と関連付けることにより、余計な資源を導入することなくアウトオブオーダー実行の可能性を大きくすることができる。

このように、本実施の形態では、大規模なＳＩＭＤ型アクセラレータ向けのベクトルレジスタファイルであるＳＩＭＤレジスタファイル１０１を少ない物理レジスタであるリネーミングレジスタファイル１０３に対して割り当てる方式を実現ししているので、ＳＩＭＤアクセラレータにおける効率的な演算を実現することができる。

ＳＩＭＤレジスタファイル１０１は、演算器１０２に対してデータを供給する機能を有している。ＳＩＭＤレジスタファイル１０１には、例えば、少ポート大容量のＲＡＭが用いられており、この実施の形態では、複数のＳＩＭＤレジスタファイル１０１をバンクインタリーブ化することにより階層化し、擬似的に多ポートＲＡＭとして機能するように構成している。

演算器２０２は、２入力１出力を有する演算器で実現されている。ＳＩＭＤレジスタファイル１０１と演算器１０２は、クロスバースイッチ１０４を介して互いに接続されている。

演算器１０２の演算結果である出力データは、リネーミングレジスタファイル１０３に出力される。

リネーミングレジスタファイル１０３は、演算器１０２からの出力データを全て受け取って格納する。リネーミングレジスタファイル１０３への書き込みはライトスルー制御され、書き込まれたデータがＳＩＭＤレジスタファイル１０１に書き戻される。

また、リネーミングレジスタファイル１０３へ書き込まれたデータは、演算器１０２に対して供給することが可能である。

リネーミングレジスタファイル１０３から演算器１０２に対するパスにはクロスバースイッチ１０４が介在しないため、演算器１０２に対して高速にデータを供給することができる。

ＳＩＭＤレジスタファイル１０１とリネーミングレジスタファイル１０３から同時にデータを読み出し、演算器１０２の直前でセレクタ１０５によって読み出したデータをセレクトし、演算器１０２に供給する。

図１の本実施の形態によるベクトルプロセッサにおいて、ＳＩＭＤレジスタファイル１０１からのデータは、可変のベクトル長（１、２、４、８、１６ワード等）で読み出される。

リネーミングレジスタファイル１０３のリネーミングレジスタ（エントリ）には、ＳＩＭＤレジスタファイルの１部を上記のベクトル長（１、２、４、８、１６ワード等）単位でアサインする。

リネーミングレジスタファイル１０３の内容は、そのデータが保証された際にＳＩＭＤレジスタファイル１０１に対して書き戻される。もしも、分岐予測の失敗などにより演算の実行がキャンセルされた場合にはリネーミングレジスタファイル１０３の内容を破棄する。

リネーミングレジスタファイル１０３の内容は、ＳＩＭＤレジスタファイル１０１への書き戻しを実施するまで、上書きされないことを命令発行制御で保証する。

リネーミングレジスタファイル１０３の内容は、ＳＩＭＤレジスタファイル１０１に書き戻す前でも次の演算のオペランドとして利用することが可能である。

リネーミングレジスタファイル１０３の内容とＳＩＭＤレジスタファイル１０１の内容をセレクタ１０５で選択することで、ＳＩＭＤ演算でのマスク機能を効率的にサポートすることができる。

リネーミングレジスタファイル１０３の管理は、図３に示すようなリネーム表を用いることにより実施される。

リネーム表は、リネーム先４０１とベクトル長４０２の欄を有しており、そのＳＩＭＤレジスタファイル１０１がリネーミングレジスタファイル１０３のどのエントリにアサインされているかを記憶している。リネーミング後の結果は、リネーミングレジスタの先頭のアドレスとなる（詳細は動作において説明する）

命令発行制御部１０６は、演算器１０２による演算の実施指示を発行する機能を有し、データパス制御部１０７は、クロスバースイッチ１０４によるパスを制御する機能を有する。

（第１の実施の形態の動作）
次に、上記のように構成される第１の実施の形態によるベクトルプロセッサにおけるリネーミング制御の動作について、図４を参照して説明する。

図４では、命令５０１（ＶＲ０←ＶＲ１＋ＶＲ３（マスク有り））と命令５０２（ＶＲ４←ＶＲ０＋ＶＲ２）を実施した際のリネーム表の変化を示している。

プロセッサ（ＳＩＭＤ型アクセラレータ）が命令を読み出すと、図３に示したリネーム表の内容からＳＩＭＤレジスタファイル１０１のリネーミングを実施する。

命令５０１では、レジスタＶＲ１についてリネーム表に有効なレジスタが登録されているので、リネーミングレジスタファイル１０３のエントリＰ２にリネーミングされる。レジスタＶＲ３は登録されていないので、ＳＩＭＤレジスタファイル１０１から読み出すようにリネーミングされる（図４で該当なし）。書き込み先（出力先）は、レジスタＶＲ０がレジスタＰ０に有効なリネーミングデータを保持しているため、そのレジスタＰ０にリネーミングされる。この場合、マスク付き演算であるので「マスク有り」の情報がリネーム表（Ｐ０）に併記される。

命令５０２では、上記の命令のリネーミング結果を反映した内容によってリネーミングされる。レジスタＶＲ０はマスク付き演算であるので、下敷きデータを読み出すため、ＳＩＭＤレジスタファイル１０１のレジスタＶＲ０とリネーミングレジスタファイル１０３のリネーミングレジスタＰ０の両方から平行して読み出すように指示される。また、書き込み先は、空きレジスタが存在しないため、レジスタＰ４をリプレースする。この際、もともとレジスタＰ４を利用していたレジスタＶＲ２は以降ではリネーム対象から除外される。

上記リネーミングはインオーダーで実施される。

この際に、利用するレジスタファイルのベクトル長からその命令の利用するリネーミングレジスタファイル１０３のリネーミングレジスタの中の利用する部分のビットマップを取得し、依存解決に利用する。

また、既にＳＩＭＤレジスタファイル１０１のレジスタがアサインされているリネーミングレジスタが存在する場合には、そのレジスタを優先的に割り付ける。また、読み出された命令がマスク付き演算であった場合にはその情報を併記しておく。

次に、図５を参照して本実施の形態のプロセッサの命令発行制御部１０６による命令発行制御の動作について説明する。

命令発行制御部１０６は、リネーミングされた命令について、利用するリネーミングレジスタファイル１０３のレジスタのビットマップとＳＩＭＤレジスタファイル１０１のレジスタのビットマップをセットにして、書き込みから読み出し（ＲＡＷ）への依存関係と、読み出しから書き込み（ＷＡＲ）への依存関係と、書き込みから書き込み（ＷＡＷ）への依存関係を抽出する。そして、依存関係を命令間の関係としてＲＡＷ依存の依存関係表と、ＷＡＲ依存の依存関係表と、ＷＡＷ依存の依存関係表とを作成する（図５）。

図５に依存関係表示の例を示す。依存関係表においては、１行に１命令ずつ挿入される。各行はそれぞれ命令間のＲＡＷ、ＷＡＲ、ＷＡＷの依存関係を示す情報を保持している。

図５に示す依存関係表中で「１」が設定されている場合、その行の命令が、その列の命令に依存していることを示している。例えば、図５において、命令４は命令１に対してＲＡＷ依存を持ち、命令３に対してＷＡＲ依存を持ち、命令１、２、３へのＷＡＷ依存を持つことが示されている。依存の解決は各行が全て「０」になったときに完了する。

各演算命令は、発行される際にリネーミングレジスタファイル１０３のレジスタの依存関係の解決をするため、自命令の書きこむリネーミングレジスタのビットマップをブロードキャストする。

この命令に対して依存関係を有する命令は、ブロードキャストされた信号を取得して、発行済み命令への依存関係を解決して発行可否の情報をアップデートする。各演算命令はリネーミングレジスタに値が書きこまれた後に、書き込み可能であればＳＩＭＤレジスタファイル１０１のレジスタに対して書き戻しを実施する。この際にも、各種依存関係の解決を実施する。

レジスタの依存関係が解決した命令は演算器１０２へのアサインをした後に発行される。

次に、図１のプロセッサによる命令実行制御について説明する。

発行された命令は、リネーミング時に指定されたＳＩＭＤレジスタファイル１０１とリネーミングレジスタファイル１０３に対してアクセスを実施する。

このとき、リネーミングレジスタファイル１０３から読み出す値がマスク演算で書かれていた場合には、両方のレジスタからデータを読み出す。

読み出されたデータはタイミングを合わせて演算器１０２に入力され、演算器１０２からの出力結果は全てリネーミングレジスタファイル１０３に書き込まれる。

リネーミングレジスタファイル１０３に書き込まれた出力結果のデータは、書き込みの依存解析を実施した後にＳＩＭＤレジスタファイル１０１に対して書き戻しされる。

（第１の実施の形態による効果）
第１の実施の形態の効果について以下に説明する。

第１に、ＳＩＭＤレジスタファイル１０１に比べて小容量なリネーミングレジスタファイル１０３に対して、複数のＳＩＭＤ命令を割り当てることができるため、少ない資源でリネーミングの実現による性能の向上が得られる。

第２に、上記手法により、自然にデータの時間的局所性を利用したデータパスを構成することができる。

第３に、ＳＩＭＤ型アクセラレータの特徴であるマスク演算をサポートし、余計な資源を使うことなくマスク演算のためのリネーミングを実現することができる。

以上好ましい実施の形態と実施例をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態及び実施例に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。

例えば、図１に示したリネーミングレジスタファイル１０３を、ＳＩＭＤレジスタファイル１０１よりも小規模のＲＡＭで構成することが可能である。このように、小容量ＲＡＭでリネーミングレジスタファイル１０３を構成すれば、リネーミングレジスタファイル１０３を多ポート化することで、大容量のＳＩＭＤレジスタファイル１０１のポート数を減らすことができるため、演算の平均のレイテンシを短縮できるという効果が得られる。

また、上記実施の形態では、ＳＩＭＤ型アクセラレータを有するベクトルプロセッサについて説明したが、スカラープロセッサが採用するＳＩＭＤ演算器のためのレジスタファイルとリネーミングレジスタファイルについて本発明を適用することが可能である。さらに、ベクトルプロセッサ又はスカラープロセッサを備える情報処理装置についても本発明による技術を適用することが可能である。

本発明の第１の実施の形態によるベクトルプロセッサの構成を示すブロック図である。 第１の実施の形態によるベクトルプロセッサにおけるレジスタ・リネーミングを説明する概念図である。 リネーミングレジスタファイルの管理に用いるリネーム表の構成例を示す図である。 第１の実施の形態によるベクトルプロセッサにおけるリネーミング制御の動作を説明する図である。 第１の実施の形態によるプロセッサにおける命令発行制御の動作を説明する図である。 関連技術によるＳＩＭＤ型アクセラレータを有するプロセッサにおけるレジスタ・リネーミングを説明する概念図である。

符号の説明

１０１：ＳＩＭＤレジスタファイル
１０２：演算器
１０３：リネーミングレジスタファイル１０３
１０４：クロスバースイッチ
１０５：セレクタ

Claims (18)

1. ＳＩＭＤ型アクセラレータを有するプロセッサであって、
   演算手段と、
   前記演算手段にクロスバースイッチを介して接続するレジスタファイルと、
   前記演算手段の演算結果を格納し、前記クロスバースイッチを介して前記演算結果を前記レジスタファイルに書き戻すと共に、前記クロスバースイッチをバイパスするパスを介して前記演算手段に格納データを出力するリネーミングレジスタファイルを備え、
   前記レジスタファイルの複数のエントリを、前記リネーミングレジスタファイルの１つのエントリに同時に割り当て可能としたことを特徴とするプロセッサ。
2. 前記リネーミングレジスタファイルの内容は、当該内容の書き込みが保証された際に前記レジスタファイルに対して書き戻されることを特徴とする請求項１に記載のプロセッサ。
3. 前記リネーミングレジスタファイルの内容は、前記レジスタファイルへの書き戻しを実施するまで、上書きされないように命令発行を制御して保証することを特徴とする請求項２に記載のプロセッサ。
4. 複数の命令が前記リネーミングレジスタファイルの単一のエントリを利用している場合、命令発行制御で前記リネーミングレジスタ上にあるデータの内容を保証するべきか否かを判断して命令の発行制御を行うことを特徴とする請求項１から請求項３の何れかに記載のプロセッサ。
5. 前記演算手段が、ベクトル向け演算器であり、前記レジスタファイルが、ベクトルレジスタファイルであることを特徴とする請求項１から請求項４の何れかに記載のプロセッサ。
6. 前記演算手段の直前に、前記レジスタファイルと前記リネーミングレジスタファイルからのデータを選択して前記演算手段に入力するセレクタを備えることを特徴とする請求項１から請求項５の何れかに記載のプロセッサ。
7. 前記リネーミングレジスタファイルを、前記レジスタファイルよりも小規模のＲＡＭで構成したことを特徴とする請求項１から請求項６の何れかに記載のプロセッサ。
8. ＳＩＭＤ型アクセラレータを有するプロセッサの制御方法であって、
   レジスタファイルからクロスバースイッチを介して演算手段に対してデータを提供し、
   前記演算手段に接続するリネーミングレジスタファイルに、前記演算手段の演算結果を格納し、
   前記リネーミングレジスタファイルから前記クロスバースイッチを介して前記演算結果を前記レジスタファイルに書き戻すと共に、前記クロスバースイッチをバイパスするパスを介して前記演算手段に格納データを出力すると共に、
   前記レジスタファイルの複数のエントリを、前記リネーミングレジスタファイルの１つのエントリに同時に割り当て可能とすることを特徴とするプロセッサの制御方法。
9. 前記リネーミングレジスタファイルに内容を、当該内容の書き込みが保証された際に前記レジスタファイルに対して書き戻すことを特徴とする請求項８に記載のプロセッサの制御方法。
10. 前記リネーミングレジスタファイルの内容を、前記レジスタファイルへの書き戻しを実施するまで、上書きされないように命令発行を制御して保証することを特徴とする請求項９に記載のプロセッサの制御方法。
11. 複数の命令が前記リネーミングレジスタファイルの単一のエントリを利用している場合、命令発行制御で前記リネーミングレジスタ上にあるデータの内容を保証するべきか否かを判断して命令の発行を制御することを特徴とする請求項８から請求項１０の何れかに記載のプロセッサの制御方法。
12. 前記演算手段が、ベクトル向け演算器であり、前記レジスタファイルが、ベクトルレジスタファイルであることを特徴とする請求項８から請求項１１の何れかに記載のプロセッサの制御方法。
13. 前記演算手段の直前に備えるセレクタによって、前記レジスタファイルと前記リネーミングレジスタファイルからのデータを選択して前記演算手段に入力することを特徴とする請求項８から請求項１２の何れかに記載のプロセッサの制御方法。
14. 前記リネーミングレジスタファイルを、前記レジスタファイルよりも小規模のＲＡＭで構成したことを特徴とする請求項８から請求項１３の何れかに記載のプロセッサの制御方法。
15. ＳＩＭＤ型アクセラレータを有するプロセッサを備える情報処理装置であって、
    前記プロセッサが、
    演算手段と、
    前記演算手段にクロスバースイッチを介して接続するレジスタファイルと、
    前記演算手段の演算結果を格納し、前記クロスバースイッチを介して前記演算結果を前記レジスタファイルに書き戻すと共に、前記クロスバースイッチをバイパスするパスを介して前記演算手段に格納データを出力するリネーミングレジスタファイルを備え、
    前記レジスタファイルの複数のエントリを、前記リネーミングレジスタファイルの１つのエントリに同時に割り当て可能としたことを特徴とする情報処理装置。
16. 前記リネーミングレジスタファイルの内容は、当該内容の書き込みが保証された際に前記レジスタファイルに対して書き戻されることを特徴とする請求項１５に記載の情報処理装置。
17. 前記リネーミングレジスタファイルの内容は、前記レジスタファイルへの書き戻しを実施するまで、上書きされないように命令発行を制御して保証することを特徴とする請求項１６に記載の情報処理装置。
18. 複数の命令が前記リネーミングレジスタファイルの単一のエントリを利用している場合、命令発行制御で前記リネーミングレジスタ上にあるデータの内容を保証するべきか否かを判断して命令の発行制御を行うことを特徴とする請求項１５から請求項１７の何れかに記載の情報処理装置。

Images