JP2010073817A - Method for forming pattern and method for determining offset value - Google Patents

Method for forming pattern and method for determining offset value Download PDF

Info

Publication number
JP2010073817A
JP2010073817A JP2008238386A JP2008238386A JP2010073817A JP 2010073817 A JP2010073817 A JP 2010073817A JP 2008238386 A JP2008238386 A JP 2008238386A JP 2008238386 A JP2008238386 A JP 2008238386A JP 2010073817 A JP2010073817 A JP 2010073817A
Authority
JP
Japan
Prior art keywords
line
edge
edges
resist
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008238386A
Other languages
Japanese (ja)
Inventor
Nozomi Hayashi
望 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2008238386A priority Critical patent/JP2010073817A/en
Publication of JP2010073817A publication Critical patent/JP2010073817A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a pattern formation technique that is highly accurate and advantageous for position measurement. <P>SOLUTION: The method for forming a pattern includes: a first process including first lithography steps such as a film formation step, a first application step of applying a first resist, a first exposure step of exposing the first resist, a first development step of developing the first resist, and a first etching step of etching the film, thus forming a first edge group on the film that contains at least one first edge pair; and a second process including second lithography steps such as a second application step of applying a second resist, a second exposure step of exposing the second resist, a second development step of developing the second resist, and a second etching step of etching the film, thus forming a second edge group on the film that contains at least one second edge pair, wherein the first edge pair is composed of two first edges arranged at a position symmetrical relative to a first axis of symmetry and the second edge pair is composed of two second edges arranged at a position symmetrical relative to a second axis of symmetry. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、パターン形成方法およびオフセット値の決定方法に関する。   The present invention relates to a pattern formation method and an offset value determination method.

半導体デバイス等のデバイスの製造工程は、リソグラフィー工程の繰り返しを含む。リソグラフィー工程は、例えば、ウエハ(基板)の上への膜の形成、該膜の上へのレジスト(感光剤)の塗布、該レジストの露光、該レジストの現像(つまり、レジストパターンの形成)および該膜のエッチングを含みうる。   A manufacturing process of a device such as a semiconductor device includes repetition of a lithography process. The lithography process includes, for example, formation of a film on a wafer (substrate), application of a resist (photosensitive agent) on the film, exposure of the resist, development of the resist (that is, formation of a resist pattern) and Etching the film can be included.

図7は、半導体デバイス等のデバイスを製造するための露光工程において使用される露光装置の概略構成を示す図である。露光装置では、レチクル(原版)Rが不図示の照明系によって照明され、該レチクルのパターンが投影光学系ULによってウエハステージSTG上のウエハ(基板)Wに投影される。これにより、ウエハWの上に塗布されているレジストが露光され、該レジストに潜像が形成される。レジストは、現像工程において現像され、これによりレジストパターンが形成される。このレジストパターンをマスクとして、その下の膜がエッチングされうる。   FIG. 7 is a view showing a schematic configuration of an exposure apparatus used in an exposure process for manufacturing a device such as a semiconductor device. In the exposure apparatus, the reticle (original) R is illuminated by an illumination system (not shown), and the pattern of the reticle is projected onto the wafer (substrate) W on the wafer stage STG by the projection optical system UL. Thereby, the resist coated on the wafer W is exposed, and a latent image is formed on the resist. The resist is developed in a development process, whereby a resist pattern is formed. Using this resist pattern as a mask, the underlying film can be etched.

リソグラフィー工程において、デバイスのパターンとともにアライメントマークWMが形成される。アライメントマークWMは、オフアクシススコープOASを使って観察され、その位置が検出される。オフアクシススコープOASでは、照明ユニットILによって結像光学系L1を介してアライメントマークWMが照明される。アライメントマークWMからの反射光は、ビームスプリッタBSおよび結像光学系L2を介して撮像ユニットSの撮像面にアライメントマークWMの像を形成する。撮像ユニットSによって撮像されたアライメントマークWMの像を画像処理することによってアライメントマークWMの位置が検出される。   In the lithography process, the alignment mark WM is formed together with the device pattern. The alignment mark WM is observed using the off-axis scope OAS, and its position is detected. In the off-axis scope OAS, the alignment mark WM is illuminated by the illumination unit IL via the imaging optical system L1. The reflected light from the alignment mark WM forms an image of the alignment mark WM on the imaging surface of the imaging unit S via the beam splitter BS and the imaging optical system L2. The position of the alignment mark WM is detected by performing image processing on the image of the alignment mark WM imaged by the imaging unit S.

近年、装置の構成を変えずにより高解像度のパターンを形成するダブルパターニングが注目されている。ダブルパターニングは、第1リソグラフィー工程によってライン等の閉図形の一部のエッジである第1エッジを形成し、2回目のリソグラフィー工程によって当該閉図形の他の一部のエッジである第2エッジを形成する技術である。ダブルパターニングで形成したレイヤーのパターンに対して次のレイヤーのパターンをアライメントする際は、第1エッジと第2エッジとを含むアライメントマークの位置を検出する必要がある。   In recent years, double patterning that forms a higher resolution pattern without changing the configuration of the apparatus has attracted attention. In the double patterning, a first edge which is a part of a closed figure such as a line is formed by a first lithography process, and a second edge which is another part of the edge of the closed figure is formed by a second lithography process. Technology to form. When aligning the pattern of the next layer with the pattern of the layer formed by the double patterning, it is necessary to detect the position of the alignment mark including the first edge and the second edge.

図8は、ダブルパターンニングによるアライメントマークの形成と該アライメントマークの検出信号を説明するための図である。図8(a)は、マークM1、M2、M3、M4を含むパターンであるアライメントマークWMの平面図である。図8(a)〜(f)は、パターン形成方法の各工程を示す模式的な断面図である。   FIG. 8 is a diagram for explaining formation of alignment marks by double patterning and detection signals of the alignment marks. FIG. 8A is a plan view of an alignment mark WM that is a pattern including marks M1, M2, M3, and M4. 8A to 8F are schematic cross-sectional views showing each step of the pattern forming method.

図8(b)、(c)は、第1工程を説明する図である。第1工程では、第1リソグラフィー工程により第1エッジを形成する。第1リソグラフィー工程は、ウエハW上への膜Fの形成、膜Fの上に第1レジストRG1を塗布する第1塗布、第1レジストRG1を露光する第1露光、第1レジストRG1を現像する第1現像および膜Fをエッチングする第1エッチングを含む。図8(b)は、第1レチクルR1を使って実行される第1露光の様子、図8(c)は、第1現像によって形成される第1レジストパターンRGP1をマスクとして実行される第1エッチングの後の様子を模式的に示している。第1工程によって、膜Fがパタニングされて膜F'となる。膜F'には、マークM1、M2、M3、M4のそれぞれ左側のエッジが第1エッジとして形成されている。   8B and 8C are diagrams illustrating the first step. In the first step, the first edge is formed by a first lithography step. In the first lithography process, the film F is formed on the wafer W, the first application for applying the first resist RG1 on the film F, the first exposure for exposing the first resist RG1, and the first resist RG1 are developed. First development and first etching for etching the film F are included. FIG. 8B shows the state of the first exposure executed using the first reticle R1, and FIG. 8C shows the first exposure executed using the first resist pattern RGP1 formed by the first development as a mask. A state after the etching is schematically shown. In the first step, the film F is patterned into a film F ′. On the film F ′, left edges of the marks M1, M2, M3, and M4 are formed as first edges.

図8(d)、(e)、(f)は、第2工程を説明する図である。第2工程は、第2リソグラフィー工程により第2エッジを形成する。第2リソグラフィー工程は、膜F'の上に第2レジストRG2を塗布する第2塗布、第2レジストRG2を露光する第2露光、第2レジストRG2を現像する第2現像および膜F'をエッチングする第2エッチングを含む。図8(d)は、第2現像によって形成される第2レジストパターンRGP2をマスクとして実行される第2エッチングの後の様子、図8(f)は、第2レジストパターンRGP2の除去後のマークM1、M2、M3、M4を模式的に示している。第2工程によって、膜F'がパタニングされて、マークM1、M2、M3、M4を有する膜F"となる。膜F"には、マークM1、M2、M3、M4のそれぞれ右側のエッジが第2エッジとして形成されている。   8D, 8E, and 8F are diagrams for explaining the second step. In the second step, the second edge is formed by a second lithography step. In the second lithography step, the second application for applying the second resist RG2 on the film F ′, the second exposure for exposing the second resist RG2, the second development for developing the second resist RG2, and the film F ′ are etched. A second etch. FIG. 8D shows a state after the second etching performed using the second resist pattern RGP2 formed by the second development as a mask, and FIG. 8F shows the mark after the removal of the second resist pattern RGP2. M1, M2, M3, and M4 are schematically shown. In the second step, the film F ′ is patterned into a film F ″ having marks M1, M2, M3, and M4. In the film F ″, the right edge of each of the marks M1, M2, M3, and M4 is the first. It is formed as two edges.

マークM1、M2、M3、M4を含むアライメントマークWMがオフアクシススコープOASによって観察され、アライメントマークWMの位置が検出される。   The alignment mark WM including the marks M1, M2, M3, and M4 is observed by the off-axis scope OAS, and the position of the alignment mark WM is detected.

図8(g)は、オフアクシススコープOASの撮像ユニットSから出力される信号をAD変換し1次元の波形に変換したマーク信号(mark signal)の波形である。画像処理ユニットは、マーク信号の波形から処理領域W1〜W4を抽出し、処理領域W1〜W4の波形に対してテンプレートマッチングを行って、マークM1〜M4のそれぞれの位置posX1〜posX4を求める。画像処理ユニットは、更に、posX1〜posX4を平均することによって、アライメントマークWMの位置posXaveを計算する。   FIG. 8G shows a waveform of a mark signal (mark signal) obtained by AD-converting a signal output from the imaging unit S of the off-axis scope OAS and converting it to a one-dimensional waveform. The image processing unit extracts the processing regions W1 to W4 from the waveform of the mark signal, performs template matching on the waveforms of the processing regions W1 to W4, and obtains the positions posX1 to posX4 of the marks M1 to M4. The image processing unit further calculates the position posXave of the alignment mark WM by averaging posX1 to posX4.

図8(f)に例示するマークM1、M2、M3、M4を含むアライメントマークWMは、第1エッジと第2エッジとを含んでいる。したがって、第1露光を含む第1工程におけるライメント精度と第2露光を含む第2工程におけるアライメント精度とが平均化された位置検出結果が得られる。
特開2008−96991号公報
The alignment mark WM including the marks M1, M2, M3, and M4 illustrated in FIG. 8F includes a first edge and a second edge. Therefore, a position detection result is obtained in which the alignment accuracy in the first step including the first exposure and the alignment accuracy in the second step including the second exposure are averaged.
JP 2008-96991 A

第1工程と第2工程とにおいて、露光条件及び/又はエッチング条件が変わってしまった場合、図8(g)に例示するように、第1工程で形成したエッジ形状と第2工程で形成したエッジ形状とが異なりうる。これにより、アライメントマークWMの検出信号であるマーク信号の波形が非対称となり、テンプレートマッチングが正しく行われず計測誤差(dX1〜dX4≠0,dXave=(1/4)ΣdXi≠0(i=1〜4))が発生しうる。   When the exposure conditions and / or etching conditions have changed in the first step and the second step, the edge shape formed in the first step and the second step are formed as illustrated in FIG. 8G. The edge shape can be different. As a result, the waveform of the mark signal, which is the detection signal of the alignment mark WM, becomes asymmetric, and template matching is not performed correctly. )) May occur.

本発明は、上記の課題認識を契機としてなされたものであり、例えば、精度の高い位置計測に有利なパターン形成技術を提供することを目的とする。   The present invention has been made with the above problem recognition as an opportunity, and for example, an object of the present invention is to provide a pattern forming technique advantageous for highly accurate position measurement.

本発明の第1の側面は、複数のエッジを含むパターンを基板の上に形成するパターン形成方法に係り、前記パターン形成方法は、膜の形成、第1レジストを塗布する第1塗布、前記第1レジストを露光する第1露光、前記第1レジストを現像する第1現像および前記膜をエッチングする第1エッチングを含む第1リソグラフィー工程により少なくとも1つの第1エッジ対を含む第1エッジ群を前記膜に形成する第1工程と、第2レジストを塗布する第2塗布、前記第2レジストを露光する第2露光、前記第2レジストを現像する第2現像および前記膜をエッチングする第2エッチングを含む第2リソグラフィー工程により少なくとも1つの第2エッジ対を含む第2エッジ群を前記膜に形成する第2工程とを含み、前記第1エッジ対は、第1対称軸に関して対称な位置に配置された2つの第1エッジで構成され、前記第2エッジ対は、第2対称軸に関して対称な位置に配置された2つの第2エッジで構成される。   A first aspect of the present invention relates to a pattern forming method for forming a pattern including a plurality of edges on a substrate. The pattern forming method includes forming a film, applying a first resist, applying the first resist, The first edge group including at least one first edge pair is formed by a first lithography process including a first exposure for exposing one resist, a first development for developing the first resist, and a first etching for etching the film. A first step of forming a film; a second application for applying a second resist; a second exposure for exposing the second resist; a second development for developing the second resist; and a second etching for etching the film. Forming a second edge group including at least one second edge pair on the film by a second lithography process including, the first edge pair including a first pair. Consists of two first edges arranged in symmetrical positions with respect to the axis, the second edge pair is comprised of two second edges arranged in symmetrical positions with respect to the second axis of symmetry.

本発明の第2の側面は、複数のエッジを含むパターンを基板の上に形成するパターン形成方法に係り、前記パターン形成方法は、膜の形成、第1レジストを塗布する第1塗布、前記第1レジストを露光する第1露光、前記第1レジストを現像する第1現像および前記膜をエッチングする第1エッチングを含むリソグラフィー工程により複数の第1エッジを前記膜に形成する第1工程と、第2レジストを塗布する第2塗布、前記第2レジストを露光する第2露光、前記第2レジストを現像する第2現像および前記膜をエッチングする第2エッチングを含むリソグラフィー工程により複数の第2エッジを前記膜に形成し、これにより第1ライン、第2ラインおよび第3ラインを形成する第2工程とを含み、前記第1ラインと前記第3ラインとの間に前記第2ラインが配置され、前記第1ライン、前記第2ラインおよび前記第3ラインは、各々1つの前記第1エッジと1つの前記第2エッジとによって構成され、前記第1ラインと前記第2ラインとは、第1対称軸に関して互いに対称な位置に配置され、前記第2ラインと前記第3ラインとは、第2対称軸に関して互いに対称な位置に配置されている。   According to a second aspect of the present invention, there is provided a pattern forming method for forming a pattern including a plurality of edges on a substrate. The pattern forming method includes forming a film, applying a first resist, applying the first resist, A first step of forming a plurality of first edges on the film by a lithography process including a first exposure for exposing one resist, a first development for developing the first resist, and a first etching for etching the film; A plurality of second edges are formed by a lithography process including a second application for applying two resists, a second exposure for exposing the second resist, a second development for developing the second resist, and a second etching for etching the film. Forming a first line, a second line, and a third line, thereby forming a first line, a second line, and a third line. The second line is disposed, and each of the first line, the second line, and the third line includes one first edge and one second edge, and the first line and the second line The two lines are arranged at positions symmetrical to each other with respect to the first symmetry axis, and the second line and the third line are arranged at positions symmetrical to each other with respect to the second symmetry axis.

本発明の第3の側面は、オフセット値の決定方法に係り、前記第2の側面に係るパターン形成方法によって第1ライン、第2ラインおよび第3ラインを含むパターンを形成する工程と、前記第1ラインの位置と前記第2ラインの位置との距離である第1距離、および、前記第2ラインの位置と前記第3ラインの位置との距離である第2距離を計測する工程と、前記第1距離および前記第2距離に基づいて、前記第1ライン、第2ラインおよび第3ラインを含むパターンの各位置の計測誤差をオフセット値として計算する工程とを含む。   According to a third aspect of the present invention, there is provided an offset value determining method, wherein a pattern including a first line, a second line, and a third line is formed by the pattern forming method according to the second aspect; Measuring a first distance that is a distance between the position of one line and the position of the second line, and a second distance that is a distance between the position of the second line and the position of the third line; Calculating a measurement error at each position of the pattern including the first line, the second line, and the third line as an offset value based on the first distance and the second distance.

本発明によれば、例えば、精度の高い位置計測に有利なパターン形成技術が提供される。   According to the present invention, for example, a pattern forming technique advantageous for highly accurate position measurement is provided.

以下、添付図面を参照しながら本発明の好適な実施形態を説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the accompanying drawings.

[第1実施形態]
本発明の第1実施形態のパターン形成方法は、複数のエッジを含むパターンを基板の上に形成する。該パターン形成方法は、第1工程と、第2工程とを含む。
[First Embodiment]
In the pattern forming method according to the first embodiment of the present invention, a pattern including a plurality of edges is formed on a substrate. The pattern forming method includes a first step and a second step.

第1工程では、第1リソグラフィー工程により少なくとも1つの第1エッジ対を含む第1エッジ群を該膜に形成する。第1リソグラフィー工程は、膜の形成、第1レジストを塗布する第1塗布、該第1レジストを露光する第1露光、該第1レジストを現像する第1現像、および、該膜をエッチングする第1エッチングを含む。   In the first step, a first edge group including at least one first edge pair is formed on the film by a first lithography step. The first lithography step includes forming a film, first coating for applying a first resist, first exposure for exposing the first resist, first development for developing the first resist, and first etching for etching the film. 1 etching is included.

第2工程では、第2リソグラフィー工程により少なくとも1つの第2エッジ対を含む第2エッジ群を該膜に形成する。第2リソグラフィー工程は、第2レジストを塗布する第2塗布、該第2レジストを露光する第2露光、前記第2レジストを現像する第2現像および前記膜をエッチングする第2エッチングを含む。   In the second step, a second edge group including at least one second edge pair is formed on the film by a second lithography step. The second lithography process includes a second application for applying a second resist, a second exposure for exposing the second resist, a second development for developing the second resist, and a second etching for etching the film.

ここで、第1エッジ対は、第1対称軸に関して対称な位置に配置された2つの第1エッジで構成され、第2エッジ対は、第2対称軸に関して対称な位置に配置された2つの第2エッジで構成される。   Here, the first edge pair is composed of two first edges arranged at positions symmetric with respect to the first symmetry axis, and the second edge pair is composed of two positions arranged at positions symmetrical with respect to the second symmetry axis. Consists of the second edge.

半導体デバイス等のデバイスの製造において、第1工程では、第1エッジ群のほかに、デバイスパターンの一部のエッジが形成され、第2工程では、第2エッジ群のほかに、デバイスパターンの他の一部のエッジが形成されうる。   In the manufacture of devices such as semiconductor devices, in the first step, a part of the device pattern is formed in addition to the first edge group, and in the second step, in addition to the second edge group, the device pattern Some edges may be formed.

このパターン形成方法は、ダブルパターニングの他、1つのレイヤーのアライメントマークを構成する複数のマークの一部のマークを第1ソグラフィ工程で形成し、該複数のマークの他の一部のマークを第2リソグラフィ工程で形成する方法にも適用されうる。   In this pattern forming method, in addition to double patterning, a part of a plurality of marks constituting an alignment mark of one layer is formed in a first sography process, and the other part of the plurality of marks is formed in a first pattern. It can also be applied to a method of forming by two lithography processes.

図1は、本発明の好適な実施形態におけるパターン形成方法を説明する図である。図1(a)は、マークM1、M2、M3、M4を含むパターンであるアライメントマークWMの平面図である。図1(a)〜(f)は、実施形態におけるパターン形成方法の各工程を示す模式的な断面図である。   FIG. 1 is a diagram for explaining a pattern forming method according to a preferred embodiment of the present invention. FIG. 1A is a plan view of an alignment mark WM that is a pattern including marks M1, M2, M3, and M4. 1A to 1F are schematic cross-sectional views showing each step of the pattern forming method in the embodiment.

図1(b)、(c)は、第1工程を説明する図である。第1工程では、第1リソグラフィー工程により少なくとも1つの第1エッジ対ep1を含む第1エッジ群を形成する。1つの第1エッジ対ep1は、対称軸(第1対称軸)s1に関して対称な位置に配置された2つの第1エッジe1で構成される。   1B and 1C are diagrams illustrating the first step. In the first step, a first edge group including at least one first edge pair ep1 is formed by a first lithography step. One first edge pair ep1 is composed of two first edges e1 arranged at positions symmetrical with respect to the symmetry axis (first symmetry axis) s1.

第1リソグラフィー工程は、ウエハW上への膜Fの形成、膜F上へ第1レジストRG1を塗布する第1塗布、第1レジストRG1を露光する第1露光、第1レジストRG1を現像する第1現像および膜Fをエッチングする第1エッチングを含む。図1(b)は、第1レチクルR1を使って実行される第1露光の様子、図1(c)は、第1現像によって形成される第1レジストパターンRGP1をマスクとして実行される第1エッチングの後の様子を模式的に示している。第1工程によって、膜Fがパタニングされて膜F'となる。膜F'には、マークM1、M2、M3、M4のそれぞれに第1エッジe1が形成されている。   In the first lithography process, the film F is formed on the wafer W, the first application for applying the first resist RG1 on the film F, the first exposure for exposing the first resist RG1, and the first exposure for developing the first resist RG1. 1 development and the 1st etching which etches the film | membrane F are included. FIG. 1B shows the state of the first exposure executed using the first reticle R1, and FIG. 1C shows the first exposure executed using the first resist pattern RGP1 formed by the first development as a mask. A state after the etching is schematically shown. In the first step, the film F is patterned into a film F ′. A first edge e1 is formed on each of the marks M1, M2, M3, and M4 on the film F ′.

図1(d)、(e)、(f)は、第2工程を説明する図である。第2工程では、第2リソグラフィー工程により少なくとも1つの第2エッジ対ep2を含む第2エッジ群を形成する。1つの第2エッジ対ep2は、対称軸(第2対称軸)s1に関して対称な位置に配置された2つの第2エッジe2で構成される。図1に示す実施形態では、第2エッジ対ep2についての第2対称軸は、第1エッジ対ep1についての第1対称軸と共通である。   1D, 1E, and 1F are diagrams for explaining the second step. In the second step, a second edge group including at least one second edge pair ep2 is formed by a second lithography step. One second edge pair ep2 is composed of two second edges e2 arranged at symmetrical positions with respect to the symmetry axis (second symmetry axis) s1. In the embodiment shown in FIG. 1, the second symmetry axis for the second edge pair ep2 is common to the first symmetry axis for the first edge pair ep1.

第2リソグラフィー工程は、膜F'上へ第2レジストRG2を塗布する第2塗布、第2レジストRG2を露光する第2露光、第2レジストRG2を現像する第2現像および膜F'をエッチングする第2エッチングを含む。図1(d)は、第2現像によって形成される第2レジストパターンRGP2をマスクとして実行される第2エッチングの後の様子、図1(f)は、第2レジストパターンRGP2の除去後のマークM1、M2、M3、M4を模式的に示している。第2工程によって、膜F'がパタニングされて、マークM1、M2、M3、M4を有する膜F"となる。膜F"には、マークM1、M2、M3、M4のそれぞれに第2エッジe2が形成されている。   In the second lithography step, the second application for applying the second resist RG2 onto the film F ′, the second exposure for exposing the second resist RG2, the second development for developing the second resist RG2, and the film F ′ are etched. Including a second etch. FIG. 1D shows a state after the second etching performed using the second resist pattern RGP2 formed by the second development as a mask, and FIG. 1F shows the mark after the removal of the second resist pattern RGP2. M1, M2, M3, and M4 are schematically shown. In the second step, the film F ′ is patterned into a film F ″ having marks M1, M2, M3, and M4. The film F ″ includes a second edge e2 on each of the marks M1, M2, M3, and M4. Is formed.

図1(g)は、オフアクシススコープOASの撮像ユニットSから出力される信号をAD変換し1次元の波形に変換したマーク信号(mark signal)の波形である。画像処理ユニットは、マーク信号の波形から処理領域W1〜W4を抽出し、処理領域W1〜W4の波形に対してテンプレートマッチングを行って、マークM1〜M4のそれぞれの位置posX1〜posX4を求める。画像処理ユニットは、更に、posX1〜posX4を平均することによって、アライメントマークWMの位置posXaveを算出する。   FIG. 1 (g) shows a waveform of a mark signal (mark signal) obtained by AD-converting a signal output from the imaging unit S of the off-axis scope OAS and converting the signal into a one-dimensional waveform. The image processing unit extracts the processing regions W1 to W4 from the waveform of the mark signal, performs template matching on the waveforms of the processing regions W1 to W4, and obtains the positions posX1 to posX4 of the marks M1 to M4. The image processing unit further calculates the position posXave of the alignment mark WM by averaging posX1 to posX4.

図1に示す実施形態では、第1エッジ対ep1を構成する2つの第1エッジe1が第1対称軸s1に関して対称な位置に配置され、第2エッジ対ep2を構成する2つの第2エッジe2が第1対称軸s1と共通な第2対処軸に関して対称な位置に配置される。このような構造のマークM1〜M4を形成することにより、マークM1〜M4のそれぞれの位置posX1〜posX4をテンプレートマッチングによって求めたときの誤差dX1〜dX4を小さくすることができる。これは、第1工程と第2工程とで露光条件及び/又はエッチング条件が変わったとしても、図1(g)に例示するように、各第1対称軸s1に対応する処理中心に対して対称な波形を有するマーク信号が得られるからである。なお、図1(g)に示す例では、第1エッジe1に対応する部分の波形と第2エッジe2に対応する部分の波形とでは、傾きが異なっている。   In the embodiment shown in FIG. 1, two first edges e1 constituting the first edge pair ep1 are arranged at symmetrical positions with respect to the first symmetry axis s1, and two second edges e2 constituting the second edge pair ep2 are arranged. Are arranged at positions symmetrical with respect to the second coping axis common to the first symmetry axis s1. By forming the marks M1 to M4 having such a structure, errors dX1 to dX4 when the positions posX1 to posX4 of the marks M1 to M4 are obtained by template matching can be reduced. Even if the exposure conditions and / or the etching conditions change between the first process and the second process, as illustrated in FIG. 1G, the processing center corresponding to each first symmetry axis s1. This is because a mark signal having a symmetric waveform can be obtained. In the example shown in FIG. 1G, the slopes of the waveform corresponding to the first edge e1 and the waveform corresponding to the second edge e2 are different.

図1に示す実施形態では、第1エッジ群は複数の第1エッジ対ep1を含み、第2エッジ群は複数の第2エッジ対ep2を含み、第1工程および第2工程を経て、アライメントマークWmとして、膜Fに複数のマークM1〜M4からなるパターンが形成される。各マークは、当該マークについての対称軸s1に関して対称な位置に配置された2つの第1エッジで構成される第1エッジ対と、対称軸s1に関して対称な位置に配置された2つの第2エッジで構成される第2エッジ対とを含む。   In the embodiment shown in FIG. 1, the first edge group includes a plurality of first edge pairs ep1 and the second edge group includes a plurality of second edge pairs ep2. As Wm, a pattern including a plurality of marks M1 to M4 is formed on the film F. Each mark includes a first edge pair composed of two first edges arranged at positions symmetrical with respect to the symmetry axis s1 for the mark, and two second edges arranged at positions symmetrical with respect to the symmetry axis s1. And a second edge pair.

また、図1に示す実施形態では、複数のマークM1〜M4に含まれる複数の第1エッジ対ep1および複数の第2エッジ対ep2は、共通対称軸csに関して対称な位置に配置されている。したがって、マークM1〜M4のそれぞれの位置posX1〜posX4に基づいて計算されるアライメントマークWMの位置posXaveの誤差dXave(=(1/4)ΣdXi(i=1〜4))が低減される。ここで、テンプレートマッチングにおける誤差だけを考える場合は、複数のマークM1〜M4に含まれる複数の第1エッジ対ep1および複数の第2エッジ対ep2は、共通対称軸csに関して対称な位置に配置する必要はない。しかし、結像光学系L1、L2には、通常は僅かな収差があるので、マークM1〜M4からなるアライメントマークWMの全体中心である共通対称軸csに関して複数の第1エッジ対ep1および複数の第2エッジ対ep2が対称な位置に配置されることが好ましい。   In the embodiment shown in FIG. 1, the plurality of first edge pairs ep1 and the plurality of second edge pairs ep2 included in the plurality of marks M1 to M4 are arranged at symmetrical positions with respect to the common symmetry axis cs. Therefore, the error dXave (= (1/4) ΣdXi (i = 1 to 4)) of the position posXave of the alignment mark WM calculated based on the positions posX1 to posX4 of the marks M1 to M4 is reduced. Here, when only the error in template matching is considered, the plurality of first edge pairs ep1 and the plurality of second edge pairs ep2 included in the plurality of marks M1 to M4 are arranged at symmetrical positions with respect to the common symmetry axis cs. There is no need. However, since the imaging optical systems L1 and L2 usually have slight aberrations, the plurality of first edge pairs ep1 and the plurality of first edge pairs ep1 and the plurality of the plurality of first edge pairs ep with respect to the common symmetry axis cs that is the entire center of the alignment mark WM including the marks M1 to M4. The second edge pair ep2 is preferably arranged at a symmetrical position.

図2に示す実施形態でも、第1エッジ対ep1を構成する2つの第1エッジe1が第1対称軸s1に関し対称な位置に配置され、第2エッジ対ep2を構成する2つの第2エッジe2が第1対称軸s1と共通な第2対処軸に関し対称な位置に配置されている。よって、図2に示す実施形態でも、マークM1〜M4のそれぞれの位置posX1〜posX4をテンプレートマッチングによって求めたときの誤差dX1〜dX4を小さくすることができる。   Also in the embodiment shown in FIG. 2, the two first edges e2 constituting the first edge pair ep1 are arranged at positions symmetrical with respect to the first symmetry axis s1, and the two second edges e2 constituting the second edge pair ep2 are used. Are arranged at positions symmetrical with respect to the second coping axis common to the first symmetry axis s1. Therefore, also in the embodiment shown in FIG. 2, the errors dX1 to dX4 when the positions posX1 to posX4 of the marks M1 to M4 are obtained by template matching can be reduced.

しかしながら、図2に示す実施形態では、複数のマークM1〜M4に含まれる複数の第1エッジ対ep1および複数の第2エッジ対ep2が共通対称軸csに関して対称な位置に配置されていない。よって、結像光学系L1、L2には収差がある場合は、マークM1〜M4のそれぞれの位置posX1〜posX4に基づいて計算されるアライメントマークWMの位置posXaveの誤差dXave(=(1/4)ΣdXi(i=1〜4))が大きくなりうる。   However, in the embodiment shown in FIG. 2, the plurality of first edge pairs ep1 and the plurality of second edge pairs ep2 included in the plurality of marks M1 to M4 are not arranged at symmetrical positions with respect to the common symmetry axis cs. Therefore, if the imaging optical systems L1 and L2 have aberration, the error dXave (= (1/4)) of the position posXave of the alignment mark WM calculated based on the positions posX1 to posX4 of the marks M1 to M4. ΣdXi (i = 1 to 4)) can be increased.

以上の点において、図2に示す実施形態よりも図1に示す実施形態の方が優れている。   In this respect, the embodiment shown in FIG. 1 is superior to the embodiment shown in FIG.

図3は、図1に示す実施形態と同様の効果を奏する実施形態である。マークマークM1、M4にいついて、第1工程において、マークを構成する2つのラインの外側に第1エッジe1が形成され、第2工程において、マークを構成する2つのラインの内側に第2エッジe2が形成される。マークM2、M3にいついて、第1工程において、マークを構成する2つのラインの内側に第1エッジe1が形成され、第2工程において、マークを構成する2つのラインの外側に第2エッジe2が形成される。   FIG. 3 is an embodiment having the same effects as the embodiment shown in FIG. At the mark marks M1 and M4, in the first step, the first edge e1 is formed outside the two lines constituting the mark, and in the second step, the second edge is located inside the two lines constituting the mark. e2 is formed. When the marks M2 and M3 are reached, the first edge e1 is formed inside the two lines constituting the mark in the first step, and the second edge e2 is formed outside the two lines constituting the mark in the second step. Is formed.

図3に示す実施形態では、第1エッジ対ep1を構成する2つの第1エッジe1および第2エッジ対ep2を構成する2つの第2エッジe2が第1対称軸s1に関して対称な位置に配置されている。また、マークM1〜M4からなるアライメントマークWMの全体中心である共通対称軸csに関して複数の第1エッジ対ep1および複数の第2エッジ対ep2が対称な位置に配置されている。よって、図3に示す実施形態でも、テンプレートマッチングの誤差を小さくすることができ、また、結像光学系L1、L2等に収差がある場合にでもdX1≒−dX4,dX2≒−dX3であるので、アライメントマークWMの計測誤差を小さくすることができる。   In the embodiment shown in FIG. 3, the two first edges e1 constituting the first edge pair ep1 and the two second edges e2 constituting the second edge pair ep2 are arranged at symmetrical positions with respect to the first symmetry axis s1. ing. In addition, a plurality of first edge pairs ep1 and a plurality of second edge pairs ep2 are arranged at symmetrical positions with respect to the common symmetry axis cs that is the entire center of the alignment mark WM including the marks M1 to M4. Therefore, in the embodiment shown in FIG. 3, the template matching error can be reduced, and dX1≈−dX4, dX2≈−dX3 even when there are aberrations in the imaging optical systems L1, L2, etc. The measurement error of the alignment mark WM can be reduced.

以上の図1〜図3に示す実施形態は、ダブルパターニングによるパターン形成方法を例示するものである。これらの実施形態では、第1エッジ対を構成する2つの第1エッジの一方および第2エッジ対を構成する2つの第2エッジの一方によって1つのラインの平行な2つの辺が構成される。また、第1エッジ対を構成する2つの第1エッジの他方および第2エッジ対を構成する2つの第2エッジの他方によって他の1つのラインの平行な2つの辺が構成される。   The embodiment shown in FIGS. 1 to 3 exemplifies a pattern forming method by double patterning. In these embodiments, two parallel sides of one line are constituted by one of the two first edges constituting the first edge pair and one of the two second edges constituting the second edge pair. In addition, the other of the two first edges constituting the first edge pair and the other of the two second edges constituting the second edge pair constitute two parallel sides of another one line.

図4、図5に示す実施形態では、1つのレイヤーのアライメントマークを構成する複数のマークの一部のマークを第1ソグラフィー工程で形成し、該複数のマークの他の一部のマークを第2リソグラフィー工程で形成する。   In the embodiment shown in FIG. 4 and FIG. 5, a part of the plurality of marks constituting the alignment mark of one layer is formed in the first somography process, and the other part of the plurality of marks is formed. It is formed by the second lithography process.

図4に示す実施形態では、第1エッジ対ep1'を構成する2つの第1エッジe1'の一方により1つのラインの1つの辺h1が構成され、該2つの第1エッジe1'の他方により他の1つのラインの1つの辺h2が構成される。また、図4に示す実施形態では、第2エッジ対ep2'を構成する2つの第1エッジe2'の一方により1つのラインの1つの辺h3が構成され、該2つの第2エッジe2'の他方により他の1つのラインの1つの辺h4が構成される。   In the embodiment shown in FIG. 4, one side h1 of one line is constituted by one of the two first edges e1 ′ constituting the first edge pair ep1 ′, and the other one of the two first edges e1 ′. One side h2 of another one line is configured. In the embodiment shown in FIG. 4, one side h3 of one line is constituted by one of the two first edges e2 ′ constituting the second edge pair ep2 ′, and the two second edges e2 ′ The other side constitutes one side h4 of the other one line.

同様に、第1エッジ対ep1"を構成する2つの第1エッジe1"の一方により1つのラインの他の1つの辺h5が構成され、該2つの第1エッジe1"の他方により他の1つのラインの他の1つの辺h6が構成される。また、第2エッジ対ep2"を構成する2つの第1エッジe2"の一方により1つのラインの他の1つの辺h7が構成され、該2つの第2エッジe2"の他方により他の1つのラインの他の1つの辺h8が構成される。   Similarly, one of the two first edges e1 "constituting the first edge pair ep1" constitutes another one side h5 of one line, and the other of the two first edges e1 "constitutes another 1 Another one side h6 of one line is configured, and another one side h7 of one line is configured by one of the two first edges e2 "configuring the second edge pair ep2". The other of the two second edges e2 "constitutes another side h8 of the other line.

図4(b)、(c)は、第1工程を説明する図である。第1工程では、第1リソグラフィー工程により、少なくとも1つの第1エッジ対として第1エッジ対ep1'およびep1"を含む第1エッジ群を形成する。1つの第1エッジ対ep1'は、第1対称軸s1に関して対称な位置に配置された2つの第1エッジe1'で構成される。他の1つの第1エッジ対ep1"は、第1対称軸s1に関して対称な位置に配置された2つの第1エッジe1"で構成される。   4B and 4C are diagrams for explaining the first step. In the first process, a first edge group including a first edge pair ep1 ′ and ep1 ″ as at least one first edge pair is formed by a first lithography process. One first edge pair ep1 ′ is a first edge pair. It is composed of two first edges e1 ′ arranged at positions symmetric with respect to the symmetry axis s1. The other one first edge pair ep1 ″ is two pieces arranged at positions symmetrical with respect to the first symmetry axis s1. It is composed of a first edge e1 ".

第1リソグラフィー工程は、ウエハW上への膜Fの形成、膜F上へ第1レジストRG1を塗布する第1塗布、第1レジストRG1を露光する第1露光、第1レジストRG1を現像する第1現像および膜Fをエッチングする第1エッチングを含む。図4(b)は、第1レチクルR1を使って実行される第1露光の様子、図4(c)は、第1現像によって形成される第1レジストパターンRGP1をマスクとして実行される第1エッチングの後の様子を模式的に示している。第1工程によって、膜Fがパタニングされて膜F'となる。膜F'には、マークM1、M4のそれぞれに対して、2つの第1エッジe1'からなる第1エッジ対ep1'および2つの第1エッジe1"からなる第1エッジ対ep1"が形成されている。   In the first lithography process, the film F is formed on the wafer W, the first application for applying the first resist RG1 on the film F, the first exposure for exposing the first resist RG1, and the first exposure for developing the first resist RG1. 1 development and the 1st etching which etches the film | membrane F are included. FIG. 4B shows the state of the first exposure performed using the first reticle R1, and FIG. 4C shows the first exposure performed using the first resist pattern RGP1 formed by the first development as a mask. A state after the etching is schematically shown. In the first step, the film F is patterned into a film F ′. In the film F ′, a first edge pair ep1 ′ composed of two first edges e1 ′ and a first edge pair ep1 ″ composed of two first edges e1 ″ are formed for each of the marks M1 and M4. ing.

図4(d)、(e)、(f)は、第2工程を説明する図である。第2工程では、第2リソグラフィー工程により少なくとも1つの第2エッジ対として第2エッジ対ep2'およびep2"を含む第2エッジ群を形成する。1つの第2エッジ対ep2'は、第2対称軸s2に関して対称な位置に配置された2つの第2エッジe2'で構成される。他の1つの第2エッジ対ep2"は、第2対称軸s2に関して対称な位置に配置された2つの第2エッジe2"で構成される。   4D, 4E, and 4F are diagrams for explaining the second step. In the second step, a second edge group including the second edge pair ep2 ′ and ep2 ″ as at least one second edge pair is formed by the second lithography step. One second edge pair ep2 ′ has a second symmetry. It is composed of two second edges e2 ′ arranged at positions symmetrical with respect to the axis s2. The other second edge pair ep2 ″ is two second edges arranged at positions symmetrical with respect to the second symmetry axis s2. 2 edges e2 ".

第2リソグラフィー工程は、膜F'上へ第2レジストRG2を塗布する第2塗布、第2レジストRG2を露光する第2露光、第2レジストRG2を現像する第2現像および膜F'をエッチングする第2エッチングを含む。図4(d)は、第2現像によって形成される第2レジストパターンRGP2をマスクとして実行される第2エッチングの後の様子、図4(f)は、第2レジストパターンRGP2の除去後のマークM1、M2、M3、M4を模式的に示している。第2工程によって、膜F'がパタニングされて、マークM1、M2、M3、M4を有する膜F"となる。膜F"には、マークM2、M3のそれぞれに対して、2つの第2エッジe2'からなる第1エッジ対ep2'および2つの第2エッジe2"からなる第1エッジ対ep2"が形成されている。   In the second lithography step, the second application for applying the second resist RG2 onto the film F ′, the second exposure for exposing the second resist RG2, the second development for developing the second resist RG2, and the film F ′ are etched. Including a second etch. FIG. 4D shows the state after the second etching performed using the second resist pattern RGP2 formed by the second development as a mask, and FIG. 4F shows the mark after the removal of the second resist pattern RGP2. M1, M2, M3, and M4 are schematically shown. In the second step, the film F ′ is patterned into a film F ″ having marks M1, M2, M3, and M4. The film F ″ includes two second edges for each of the marks M2 and M3. A first edge pair ep2 ′ composed of e2 ′ and a first edge pair ep2 ″ composed of two second edges e2 ″ are formed.

図4(g)は、オフアクシススコープOASの撮像ユニットSから出力される信号をAD変換し1次元の波形に変換したマーク信号(mark signal)の波形である。画像処理ユニットは、マーク信号の波形から処理領域W1〜W4を抽出し、処理領域W1〜W4の波形に対してテンプレートマッチングを行って、マークM1〜M4のそれぞれの位置posX1〜posX4を求める。画像処理ユニットは、更に、posX1〜posX4を平均することによって、アライメントマークWMの位置posXaveを算出する。   FIG. 4G shows a waveform of a mark signal (mark signal) obtained by AD-converting a signal output from the imaging unit S of the off-axis scope OAS and converting the signal into a one-dimensional waveform. The image processing unit extracts the processing regions W1 to W4 from the waveform of the mark signal, performs template matching on the waveforms of the processing regions W1 to W4, and obtains the positions posX1 to posX4 of the marks M1 to M4. The image processing unit further calculates the position posXave of the alignment mark WM by averaging posX1 to posX4.

図4に示す実施形態でも、マークM1〜M4からなるアライメントマークWMの全体中心である共通対称軸csに関して複数の第1エッジ対ep1'、ep1"および複数の第2エッジ対ep2'、ep2"が対称な位置に配置されている。   Also in the embodiment shown in FIG. 4, a plurality of first edge pairs ep1 ′, ep1 ″ and a plurality of second edge pairs ep2 ′, ep2 ″ with respect to the common symmetry axis cs that is the entire center of the alignment mark WM composed of the marks M1 to M4. Are arranged at symmetrical positions.

図5に示す実施形態では、第1エッジ対ep1を構成する2つの第1エッジe1によって1つのラインの平行な2つの辺11、12が構成される。また、第2エッジ対ep2を構成する2つの第2エッジe2によって他の1つのラインの平行な2つの辺h13、h14が構成される。   In the embodiment shown in FIG. 5, two parallel edges 11 and 12 of one line are constituted by two first edges e1 constituting the first edge pair ep1. Further, two parallel edges h13 and h14 of another line are constituted by the two second edges e2 constituting the second edge pair ep2.

図5(b)、(c)は、第1工程を説明する図である。第1工程では、第1リソグラフィー工程により、少なくとも1つの第1エッジ対ep1を含む第1エッジ群を形成する。1つの第1エッジ対ep1は、第1対称軸s1に関して対称な位置に配置された2つの第1エッジe1で構成される。   5B and 5C are diagrams illustrating the first step. In the first step, a first edge group including at least one first edge pair ep1 is formed by a first lithography step. One first edge pair ep1 is composed of two first edges e1 arranged at positions symmetrical with respect to the first symmetry axis s1.

第1リソグラフィー工程は、ウエハW上への膜Fの形成、膜F上へ第1レジストRG1を塗布する第1塗布、第1レジストRG1を露光する第1露光、第1レジストRG1を現像する第1現像および膜Fをエッチングする第1エッチングを含む。図5(b)は、第1レチクルR1を使って実行される第1露光の様子、図5(c)は、第1現像によって形成される第1レジストパターンRGP1をマスクとして実行される第1エッチングの後の様子を模式的に示している。第1工程によって、膜Fがパタニングされて膜F'となる。膜F'には、マークM1、M4のそれぞれに対して、2つの第1エッジe1からなる第1エッジ対ep1が形成されている。   In the first lithography process, the film F is formed on the wafer W, the first application for applying the first resist RG1 on the film F, the first exposure for exposing the first resist RG1, and the first exposure for developing the first resist RG1. 1 development and the 1st etching which etches the film | membrane F are included. FIG. 5B shows a state of the first exposure executed using the first reticle R1, and FIG. 5C shows a first exposure executed using the first resist pattern RGP1 formed by the first development as a mask. A state after the etching is schematically shown. In the first step, the film F is patterned into a film F ′. In the film F ′, a first edge pair ep1 including two first edges e1 is formed for each of the marks M1 and M4.

図5(d)、(e)、(f)は、第2工程を説明する図である。第2工程では、第2リソグラフィー工程により少なくとも1つの第2エッジ対ep2を含む第2エッジ群を形成する。1つの第2エッジ対ep2は、第2対称軸s2に関して対称な位置に配置された2つの第2エッジe2で構成される。   FIGS. 5D, 5E, and 5F are diagrams for explaining the second step. In the second step, a second edge group including at least one second edge pair ep2 is formed by a second lithography step. One second edge pair ep2 is composed of two second edges e2 arranged at positions symmetrical with respect to the second symmetry axis s2.

第2リソグラフィー工程は、膜F'上へ第2レジストRG2を塗布する第2塗布、第2レジストRG2を露光する第2露光、第2レジストRG2を現像する第2現像および膜F'をエッチングする第2エッチングを含む。図5(d)は、第2現像によって形成される第2レジストパターンRGP2をマスクとして実行される第2エッチングの後の様子、図5(f)は、第2レジストパターンRGP2の除去後のマークM1、M2、M3、M4を模式的に示している。第2工程によって、膜F'がパタニングされて、マークM1、M2、M3、M4を有する膜F"となる。膜F"には、マークM2、M3のそれぞれに対して、2つの第2エッジe2からなる第2エッジ対ep2が形成されている。   In the second lithography process, the second application for applying the second resist RG2 onto the film F ′, the second exposure for exposing the second resist RG2, the second development for developing the second resist RG2, and the film F ′ are etched. Including a second etch. FIG. 5D shows a state after the second etching performed using the second resist pattern RGP2 formed by the second development as a mask, and FIG. 5F shows the mark after the removal of the second resist pattern RGP2. M1, M2, M3, and M4 are schematically shown. In the second step, the film F ′ is patterned into a film F ″ having marks M1, M2, M3, and M4. The film F ″ includes two second edges for each of the marks M2 and M3. A second edge pair ep2 made of e2 is formed.

図5(g)は、オフアクシススコープOASの撮像ユニットSから出力される信号をAD変換し1次元の波形に変換したマーク信号(mark signal)の波形である。画像処理ユニットは、マーク信号の波形から処理領域W1〜W4を抽出し、処理領域W1〜W4の波形に対してテンプレートマッチングを行って、マークM1〜M4のそれぞれの位置posX1〜posX4を求める。画像処理ユニットは、更に、posX1〜posX4を平均することによって、アライメントマークWMの位置posXaveを算出する。   FIG. 5G shows a waveform of a mark signal (mark signal) obtained by AD-converting a signal output from the imaging unit S of the off-axis scope OAS and converting it to a one-dimensional waveform. The image processing unit extracts the processing regions W1 to W4 from the waveform of the mark signal, performs template matching on the waveforms of the processing regions W1 to W4, and obtains the positions posX1 to posX4 of the marks M1 to M4. The image processing unit further calculates the position posXave of the alignment mark WM by averaging posX1 to posX4.

図5に示す実施形態でも、マークM1〜M4からなるアライメントマークWMの全体中心である共通対称軸csに関して複数の第1エッジ対ep1および複数の第2エッジ対が対称な位置に配置されている。   Also in the embodiment shown in FIG. 5, the plurality of first edge pairs ep1 and the plurality of second edge pairs are arranged at symmetrical positions with respect to the common symmetry axis cs that is the entire center of the alignment mark WM including the marks M1 to M4. .

図4、5に示す実施形態においても、テンプレートマッチングの誤差を小さくすることができる。また、結像光学系L1、L2等に収差がある場合でもdX1≒−dX4,dX2≒−dX3であるので、アライメントマークWMの計測誤差を小さくすることができる。   Also in the embodiments shown in FIGS. 4 and 5, the template matching error can be reduced. Further, even when there is an aberration in the imaging optical systems L1, L2, etc., since dX1≈−dX4, dX2≈−dX3, the measurement error of the alignment mark WM can be reduced.

図1〜図5に示す実施形態において、第1エッジの数と第2エッジの数とを等しくすることが好ましい。これにより、第1エッジが計測結果に与える影響と第2エッジが計測結果に与える影響とに重みをつけることなく、アライメントマークWMの位置を計算することができる。   In the embodiment shown in FIGS. 1 to 5, it is preferable that the number of first edges is equal to the number of second edges. Accordingly, the position of the alignment mark WM can be calculated without weighting the influence of the first edge on the measurement result and the influence of the second edge on the measurement result.

[第2実施形態]
本発明の第2実施形態は、第1エッジと第2エッジとの断面形状の違いに起因する計測誤差を補正するためのオフセット値の決定方法を提供する。ここで、第1エッジと第2エッジとの断面形状の違いは、第1工程と第2工程とで露光条件及び/又はエッチング条件が異なることなどによって生じうる。本発明の第2の実施形態のオフセット値の決定方法は、第1ライン、第2ラインおよび第3ラインを含むパターンを形成する工程を含む。
[Second Embodiment]
The second embodiment of the present invention provides an offset value determination method for correcting a measurement error due to a difference in cross-sectional shape between a first edge and a second edge. Here, the difference in cross-sectional shape between the first edge and the second edge may be caused by different exposure conditions and / or etching conditions between the first process and the second process. The offset value determination method according to the second embodiment of the present invention includes a step of forming a pattern including a first line, a second line, and a third line.

図6は、本発明の第2の実施形態におけるパターン形成工程(形成方法)を説明する図である。このパターン形成方法は、複数のエッジを含むパターンを基板の上に形成するものであり、第1工程と、第2工程とを含む。   FIG. 6 is a diagram for explaining a pattern formation step (formation method) in the second embodiment of the present invention. This pattern forming method forms a pattern including a plurality of edges on a substrate, and includes a first step and a second step.

第1工程では、膜の形成、第1レジストを塗布する第1塗布、該第1レジストを露光する第1露光、該第1レジストを現像する第1現像および該膜をエッチングする第1エッチングを含むリソグラフィー工程により複数の第1エッジを該膜に形成する。   In the first step, film formation, first application for applying a first resist, first exposure for exposing the first resist, first development for developing the first resist, and first etching for etching the film are performed. A plurality of first edges are formed in the film by a lithography process including.

第2工程では、第2レジストを塗布する第2塗布、該第2レジストを露光する第2露光、該第2レジストを現像する第2現像および該膜をエッチングする第2エッチングを含むリソグラフィー工程により複数の第2エッジを該膜に形成する。これにより、第1ライン(マークM1)、第2ライン(マークM2)および第3ライン(マークM3)が形成される。   In the second step, a lithography process including a second application for applying a second resist, a second exposure for exposing the second resist, a second development for developing the second resist, and a second etching for etching the film. A plurality of second edges are formed in the film. Thereby, a first line (mark M1), a second line (mark M2), and a third line (mark M3) are formed.

ここで、第1ライン(M1)と第3ライン(M3)との間に第2ライン(M2)が配置され、第1ライン(M1)、第2ライン(M2)および第3ライン(M3)は、各々1つの第1エッジe1と1つの第2エッジe2とによって構成される。また、第1ライン(M1)と第2ライン(M2)とは、第1対称軸s1に関して互いに対称な位置に配置され、第2ライン(M2)と第3ライン(M3)とは、第2対称軸s2に関して互いに対称な位置に配置される。   Here, the second line (M2) is disposed between the first line (M1) and the third line (M3), and the first line (M1), the second line (M2), and the third line (M3). Are each constituted by one first edge e1 and one second edge e2. In addition, the first line (M1) and the second line (M2) are disposed at symmetrical positions with respect to the first symmetry axis s1, and the second line (M2) and the third line (M3) They are arranged symmetrically with respect to the symmetry axis s2.

図6(a)は、マークM1、M2、M3を含むパターンであるオフセット値決定用のテストパターンTPの平面図である。図6(a)〜(f)は、実施形態におけるパターン形成方法の各工程を示す模式的な断面図である。   FIG. 6A is a plan view of a test pattern TP for determining an offset value, which is a pattern including marks M1, M2, and M3. FIGS. 6A to 6F are schematic cross-sectional views showing each step of the pattern forming method in the embodiment.

図6(b)、(c)は、第1工程を説明する図である。第1工程では、第1リソグラフィー工程により複数の第1エッジとして3つの第1エッジe1を形成する。   6B and 6C are diagrams illustrating the first step. In the first step, three first edges e1 are formed as a plurality of first edges by the first lithography step.

第1リソグラフィー工程は、ウエハW上への膜Fの形成、膜F上へ第1レジストRG1を塗布する第1塗布、第1レジストRG1を露光する第1露光、第1レジストRG1を現像する第1現像および膜Fをエッチングする第1エッチングを含む。図6(b)は、第1レチクルR1を使って実行される第1露光の様子、図6(c)は、第1現像によって形成される第1レジストパターンRGP1をマスクとして実行される第1エッチングの後の様子を模式的に示している。第1工程によって、膜Fがパタニングされて膜F'となる。膜F'には、第1ライン(M1)の左側、第2ライン(M2)の右側、第3ライン(M3)の左側に第1エッジe1が形成されている。   In the first lithography process, the film F is formed on the wafer W, the first application for applying the first resist RG1 on the film F, the first exposure for exposing the first resist RG1, and the first exposure for developing the first resist RG1. 1 development and the 1st etching which etches the film | membrane F are included. FIG. 6B shows the state of the first exposure executed using the first reticle R1, and FIG. 6C shows the first exposure executed using the first resist pattern RGP1 formed by the first development as a mask. A state after the etching is schematically shown. In the first step, the film F is patterned into a film F ′. In the film F ′, a first edge e1 is formed on the left side of the first line (M1), the right side of the second line (M2), and the left side of the third line (M3).

図6(d)、(e)、(f)は、第2工程を説明する図である。第2工程では、第2リソグラフィー工程により複数の第2エッジとして3つの第2エッジe2を形成し、これにより、第1ライン(M1)、第2ライン(M2)および第3ライン(M3)を形成する。   6D, 6E, and 6F are diagrams for explaining the second step. In the second step, three second edges e2 are formed as a plurality of second edges by the second lithography step, whereby the first line (M1), the second line (M2), and the third line (M3) are formed. Form.

第2リソグラフィー工程は、膜F'上へ第2レジストRG2を塗布する第2塗布、第2レジストRG2を露光する第2露光、第2レジストRG2を現像する第2現像および膜F'をエッチングする第2エッチングを含む。図6(d)は、第2現像によって形成される第2レジストパターンRGP2をマスクとして実行される第2エッチングの後の様子を模式的に示している。図6(f)は、第2レジストパターンRGP2の除去後の第1ライン(M1)、第2ライン(M2)および第3ライン(M3)を模式的に示している。第2工程によって、膜F'がパタニングされて、第1ライン(M1)、第2ライン(M2)および第3ライン(M3)を有する膜F"となる。膜F"には、第1ライン(M1)、第2ライン(M2)および第3ライン(M3)のそれぞれに第2エッジe2が形成されている。前述のように、第1ライン(M1)と第2ライン(M2)とは、第1対称軸s1に関して互いに対称な位置に配置され、第2ライン(M2)と第3ライン(M3)とは、第2対称軸s2に関して互いに対称な位置に配置される。   In the second lithography step, the second application for applying the second resist RG2 onto the film F ′, the second exposure for exposing the second resist RG2, the second development for developing the second resist RG2, and the film F ′ are etched. Including a second etch. FIG. 6D schematically shows a state after the second etching performed using the second resist pattern RGP2 formed by the second development as a mask. FIG. 6F schematically shows the first line (M1), the second line (M2), and the third line (M3) after the removal of the second resist pattern RGP2. In the second step, the film F ′ is patterned to become a film F ″ having the first line (M1), the second line (M2), and the third line (M3). The film F ″ includes the first line. A second edge e2 is formed on each of (M1), the second line (M2), and the third line (M3). As described above, the first line (M1) and the second line (M2) are disposed symmetrically with respect to the first symmetry axis s1, and the second line (M2) and the third line (M3) are , Are arranged at positions symmetrical to each other with respect to the second symmetry axis s2.

図6(g)は、オフアクシススコープOASの撮像ユニットSから出力される信号をAD変換し1次元の波形に変換したマーク信号(mark signal)の波形である。画像処理ユニットは、マーク信号の波形から処理領域W1〜W3を抽出し、処理領域W1〜W3の波形に対してテンプレートマッチングを行って、第1ライン(M1)、第2ライン(M2)および第3ライン(M3)のそれぞれの位置posX1〜posX3を求める。   FIG. 6G shows a waveform of a mark signal (mark signal) obtained by AD-converting a signal output from the imaging unit S of the off-axis scope OAS and converting the signal into a one-dimensional waveform. The image processing unit extracts the processing areas W1 to W3 from the waveform of the mark signal, performs template matching on the waveforms of the processing areas W1 to W3, and performs the first line (M1), the second line (M2), and the first line. The positions posX1 to posX3 of the three lines (M3) are obtained.

不図示の計算ユニット(該計算ユニットによる処理は、前記画像処理ユニットに組み込まれてもよい。)は、位置posX1〜posX3に基づいて、第1ライン(M1)、第2ライン(M2)および第3ライン(M3)を含むパターンの各位置の計測誤差をオフセット値として計算する。デバイスの製造の際は、アライメント用の計測によって得られた計測結果をオフセット値によって補正して使用すればよい。   The calculation unit (not shown) (the processing by the calculation unit may be incorporated in the image processing unit) is based on the positions posX1 to posX3, the first line (M1), the second line (M2) and the second line. A measurement error at each position of the pattern including three lines (M3) is calculated as an offset value. When manufacturing a device, a measurement result obtained by alignment measurement may be corrected with an offset value and used.

posX1〜posX3には、それぞれ計測誤差dX1〜dX3が含まれるが、計測誤差要因が露光条件やエッチング条件の差のみである場合、計測誤差dX1〜dX3間の差は符号のみの違いであり、dX1=−dX2=dX3が成立する。したがって、第1ライン(M1)の位置と第2ライン(M2)の位置との距離(第1距離)をP[M1,M2]として、第2ライン(M2)の位置と第3ライン(M3)の位置との距離(第2距離)をP[M2,M3]とすると、以下の式が成立する。なお、「設計値」は、該当する2つのラインの中心間距離の設計値である。   posX1 to posX3 include measurement errors dX1 to dX3, respectively, but when the cause of the measurement error is only the difference between the exposure condition and the etching condition, the difference between the measurement errors dX1 to dX3 is only a difference in sign, dX1 = −dX2 = dX3 holds. Accordingly, the distance (first distance) between the position of the first line (M1) and the position of the second line (M2) is P [M1, M2], and the position of the second line (M2) and the third line (M3). ) If the distance (second distance) to the position of P) is P [M2, M3], the following equation is established. The “design value” is a design value of the distance between the centers of the two corresponding lines.

P[M1,M2]=posX2−posX1=設計値+dX2−dX1
P[M2,M3]=posX3−posX2=設計値+dX3−dX2
ここで、dX1=−dX2=dX3=offsetとすると、次の式が得られる。
P [M1, M2] = posX2-posX1 = design value + dX2-dX1
P [M2, M3] = posX3-posX2 = design value + dX3-dX2
Here, when dX1 = −dX2 = dX3 = offset, the following equation is obtained.

P[M2,M3]−P[M1,M2]=(dX3−dX2)−(dX2−dX1)
P[M2,M3]−P[M1,M2]=4×offset
offset=(P[M2,M3]−P[M1,M2])/4
計算ユニットは、計測誤差、即ちオフセット値offsetを上式に従って計算する。
P [M2, M3] -P [M1, M2] = (dX3-dX2)-(dX2-dX1)
P [M2, M3] −P [M1, M2] = 4 × offset
offset = (P [M2, M3] −P [M1, M2]) / 4
The calculation unit calculates a measurement error, that is, an offset value offset according to the above equation.

なお、テストパターンTPの第1ライン(M1)、第2ライン(M2)および第3ライン(M3)の位置をM1位置、M2位置、M3位置とすると、それらは、以下の式で与えられる。   If the positions of the first line (M1), the second line (M2), and the third line (M3) of the test pattern TP are the M1, M2, and M3 positions, they are given by the following equations.

M1位置 = posX1 + offset
M2位置 = posX2 − offset
M3位置 = posX3 + offset
オフセット値は、例えば、ロットの先頭などでウエハ上のテストパターン(オフセット計測マーク)の計測を通して決定することができる。或いは、オフセット値は、アライメントマーク中にテストパターンを含めておいて、アライメントマークの計測の度にそのテストパターンの計測を通して決定してもよい。
M1 position = posX1 + offset
M2 position = posX2-offset
M3 position = posX3 + offset
The offset value can be determined through measurement of a test pattern (offset measurement mark) on the wafer at the beginning of a lot, for example. Alternatively, the offset value may be determined by including a test pattern in the alignment mark and measuring the test pattern every time the alignment mark is measured.

本発明の好適な実施形態におけるパターン形成方法を説明する図である。It is a figure explaining the pattern formation method in suitable embodiment of this invention. 本発明の好適な実施形態におけるパターン形成方法を説明する図である。It is a figure explaining the pattern formation method in suitable embodiment of this invention. 本発明の好適な実施形態におけるパターン形成方法を説明する図である。It is a figure explaining the pattern formation method in suitable embodiment of this invention. 本発明の好適な実施形態におけるパターン形成方法を説明する図である。It is a figure explaining the pattern formation method in suitable embodiment of this invention. 本発明の好適な実施形態におけるパターン形成方法を説明する図である。It is a figure explaining the pattern formation method in suitable embodiment of this invention. 本発明の好適な実施形態におけるオフセット値の決定のためのパターン形成方法を説明する図である。It is a figure explaining the pattern formation method for the determination of the offset value in suitable embodiment of this invention. 半導体デバイス等のデバイスを製造するための露光工程において使用される露光装置の概略構成を示す図である。It is a figure which shows schematic structure of the exposure apparatus used in the exposure process for manufacturing devices, such as a semiconductor device. パターン形成方法を説明する図である。It is a figure explaining the pattern formation method.

Claims (10)

複数のエッジを含むパターンを基板の上に形成するパターン形成方法であって、
膜の形成、第1レジストを塗布する第1塗布、前記第1レジストを露光する第1露光、前記第1レジストを現像する第1現像および前記膜をエッチングする第1エッチングを含む第1リソグラフィー工程により少なくとも1つの第1エッジ対を含む第1エッジ群を前記膜に形成する第1工程と、
第2レジストを塗布する第2塗布、前記第2レジストを露光する第2露光、前記第2レジストを現像する第2現像および前記膜をエッチングする第2エッチングを含む第2リソグラフィー工程により少なくとも1つの第2エッジ対を含む第2エッジ群を前記膜に形成する第2工程とを含み、
前記第1エッジ対は、第1対称軸に関して対称な位置に配置された2つの第1エッジで構成され、前記第2エッジ対は、第2対称軸に関して対称な位置に配置された2つの第2エッジで構成される、
ことを特徴とするパターン形成方法。
A pattern forming method for forming a pattern including a plurality of edges on a substrate,
A first lithography process including a film formation, a first application for applying a first resist, a first exposure for exposing the first resist, a first development for developing the first resist, and a first etching for etching the film Forming a first edge group including at least one first edge pair on the film by:
At least one second lithography process including a second application for applying a second resist, a second exposure for exposing the second resist, a second development for developing the second resist, and a second etching for etching the film. Forming a second edge group including a second edge pair on the film,
The first edge pair is composed of two first edges arranged at positions symmetric with respect to the first symmetry axis, and the second edge pair is arranged with two first edges arranged at positions symmetrical with respect to the second symmetry axis. Composed of two edges,
The pattern formation method characterized by the above-mentioned.
前記第1対称軸と前記第2対称軸とが共通である、
ことを特徴とする請求項1に記載のパターン形成方法。
The first symmetry axis and the second symmetry axis are common.
The pattern forming method according to claim 1.
前記第1エッジ群は、複数の第1エッジ対を含み、前記第2エッジ群は、複数の第2エッジ対を含み、
前記第1工程および前記第2工程を経て前記膜に複数のマークからなるパターンが形成され、各マークは、当該マークについての対称軸に関して対称な位置に配置された2つの第1エッジで構成される第1エッジ対と、前記対称軸に関して対称な位置に配置された2つの第2エッジで構成される第2エッジ対とを含み、
前記複数のマークに含まれる複数の前記第1エッジ対および複数の前記第2エッジ対は、共通対称軸に関して対称な位置に配置されている、
ことを特徴とする請求項1に記載のパターン形成方法。
The first edge group includes a plurality of first edge pairs, and the second edge group includes a plurality of second edge pairs;
A pattern consisting of a plurality of marks is formed on the film through the first step and the second step, and each mark is composed of two first edges arranged at positions symmetrical with respect to the symmetry axis of the mark. A first edge pair, and a second edge pair composed of two second edges arranged at positions symmetrical with respect to the symmetry axis,
The plurality of first edge pairs and the plurality of second edge pairs included in the plurality of marks are arranged at symmetrical positions with respect to a common symmetry axis.
The pattern forming method according to claim 1.
前記第1エッジ対を構成する2つの第1エッジの一方および前記第2エッジ対を構成する2つの第2エッジの一方によって1つのラインの平行な2つの辺が構成され、前記第1エッジ対を構成する2つの第1エッジの他方および前記第2エッジ対を構成する2つの第2エッジの他方によって他の1つのラインの平行な2つの辺が構成される、
ことを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
Two parallel sides of one line are constituted by one of the two first edges constituting the first edge pair and one of the two second edges constituting the second edge pair, and the first edge pair The other of the two first edges constituting the second edge and the other of the two second edges constituting the second edge pair constitute two parallel sides of one other line,
The pattern formation method of any one of Claims 1 thru | or 3 characterized by the above-mentioned.
前記第1エッジ対を構成する2つの第1エッジの一方により1つのラインの1つの辺が構成され、前記第1エッジ対を構成する2つの第1エッジの他方により他の1つのラインの1つの辺が構成され、
前記第2エッジ対を構成する2つの第2エッジの一方により1つのラインの1つの辺が構成され、前記第2エッジ対を構成する2つの第2エッジの他方により他の1つのラインの1つの辺が構成される、
ことを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
One side of one line is constituted by one of the two first edges constituting the first edge pair, and one of the other one line is constituted by the other of the two first edges constituting the first edge pair. Two sides are composed,
One side of one line is constituted by one of the two second edges constituting the second edge pair, and one of the other one line is constituted by the other of the two second edges constituting the second edge pair. One side is composed,
The pattern forming method according to claim 1, wherein the pattern forming method is a pattern forming method.
前記第1エッジ対を構成する2つの第1エッジによって1つのラインの平行な2つの辺が構成され、前記第2エッジ対を構成する2つの第2エッジによって他の1つのラインの平行な2つの辺が構成される、
ことを特徴とする請求項1乃至3のいずれか1項に記載のパターン形成方法。
Two parallel edges of one line are constituted by two first edges constituting the first edge pair, and two parallel edges of another line are constituted by two second edges constituting the second edge pair. One side is composed,
The pattern formation method of any one of Claims 1 thru | or 3 characterized by the above-mentioned.
前記第1エッジの数と前記第2エッジの数とが等しい、
ことを特徴とする請求項1乃至6のいずれか1項に記載のパターン形成方法。
The number of the first edges is equal to the number of the second edges;
The pattern forming method according to claim 1, wherein:
前記第1工程で前記第1エッジ群のほかにデバイスパターンの一部のエッジを形成し、前記第2工程で前記第2エッジ群のほかにデバイスパターンの他の一部のエッジを形成する、
ことを特徴とする請求項1乃至7のいずれか1項にパターン形成方法。
Forming the edge of a part of the device pattern in addition to the first edge group in the first step, and forming the other part of the edge of the device pattern in addition to the second edge group in the second step;
The pattern forming method according to claim 1, wherein the pattern forming method is a pattern forming method.
複数のエッジを含むパターンを基板の上に形成するパターン形成方法であって、
膜の形成、第1レジストを塗布する第1塗布、前記第1レジストを露光する第1露光、前記第1レジストを現像する第1現像および前記膜をエッチングする第1エッチングを含むリソグラフィー工程により複数の第1エッジを前記膜に形成する第1工程と、
第2レジストを塗布する第2塗布、前記第2レジストを露光する第2露光、前記第2レジストを現像する第2現像および前記膜をエッチングする第2エッチングを含むリソグラフィー工程により複数の第2エッジを前記膜に形成し、これにより第1ライン、第2ラインおよび第3ラインを形成する第2工程とを含み、
前記第1ラインと前記第3ラインとの間に前記第2ラインが配置され、前記第1ライン、前記第2ラインおよび前記第3ラインは、各々1つの前記第1エッジと1つの前記第2エッジとによって構成され、
前記第1ラインと前記第2ラインとは、第1対称軸に関して互いに対称な位置に配置され、前記第2ラインと前記第3ラインとは、第2対称軸に関して互いに対称な位置に配置されている、
ことを特徴とするパターン形成方法。
A pattern forming method for forming a pattern including a plurality of edges on a substrate,
A plurality of lithography processes including a film formation, a first application for applying a first resist, a first exposure for exposing the first resist, a first development for developing the first resist, and a first etching for etching the film. Forming a first edge of the film on the film;
A plurality of second edges by a lithography process including a second application for applying a second resist, a second exposure for exposing the second resist, a second development for developing the second resist, and a second etching for etching the film. A second step of forming a first line, a second line and a third line on the film,
The second line is disposed between the first line and the third line, and each of the first line, the second line, and the third line includes one first edge and one second Composed of edges and
The first line and the second line are disposed at positions symmetrical with respect to the first symmetry axis, and the second line and the third line are disposed at positions symmetrical with respect to the second symmetry axis. Yes,
The pattern formation method characterized by the above-mentioned.
オフセット値の決定方法であって、
請求項9に記載のパターン形成方法によって第1ライン、第2ラインおよび第3ラインを含むパターンを形成する工程と、
前記第1ラインの位置と前記第2ラインの位置との距離である第1距離、および、前記第2ラインの位置と前記第3ラインの位置との距離である第2距離を計測する工程と、
前記第1距離および前記第2距離に基づいて、前記第1ライン、第2ラインおよび第3ラインを含むパターンの各位置の計測誤差をオフセット値として計算する工程と、
を含むことを特徴とするオフセット値の決定方法。
A method for determining an offset value,
Forming a pattern including a first line, a second line, and a third line by the pattern forming method according to claim 9;
Measuring a first distance that is a distance between the position of the first line and the position of the second line, and a second distance that is a distance between the position of the second line and the position of the third line; ,
Calculating a measurement error at each position of the pattern including the first line, the second line, and the third line as an offset value based on the first distance and the second distance;
A method for determining an offset value.
JP2008238386A 2008-09-17 2008-09-17 Method for forming pattern and method for determining offset value Pending JP2010073817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008238386A JP2010073817A (en) 2008-09-17 2008-09-17 Method for forming pattern and method for determining offset value

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008238386A JP2010073817A (en) 2008-09-17 2008-09-17 Method for forming pattern and method for determining offset value

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012260298A Division JP5623493B2 (en) 2012-11-28 2012-11-28 Alignment mark forming method and device manufacturing method

Publications (1)

Publication Number Publication Date
JP2010073817A true JP2010073817A (en) 2010-04-02

Family

ID=42205351

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008238386A Pending JP2010073817A (en) 2008-09-17 2008-09-17 Method for forming pattern and method for determining offset value

Country Status (1)

Country Link
JP (1) JP2010073817A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042186A (en) * 2012-11-28 2013-02-28 Canon Inc Method for forming alignment mark and method for manufacturing device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209049A (en) * 2002-01-17 2003-07-25 Fujitsu Ltd Method of manufacturing semiconductor device and mask set for manufacturing
JP2005011980A (en) * 2003-06-19 2005-01-13 Canon Inc Method for detecting position
JP2007116144A (en) * 2005-10-05 2007-05-10 Asml Netherlands Bv Method of patterning positive resist layer overlaying lithography substrate
JP2008153474A (en) * 2006-12-18 2008-07-03 Canon Inc Treatment device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003209049A (en) * 2002-01-17 2003-07-25 Fujitsu Ltd Method of manufacturing semiconductor device and mask set for manufacturing
JP2005011980A (en) * 2003-06-19 2005-01-13 Canon Inc Method for detecting position
JP2007116144A (en) * 2005-10-05 2007-05-10 Asml Netherlands Bv Method of patterning positive resist layer overlaying lithography substrate
JP2008153474A (en) * 2006-12-18 2008-07-03 Canon Inc Treatment device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042186A (en) * 2012-11-28 2013-02-28 Canon Inc Method for forming alignment mark and method for manufacturing device

Similar Documents

Publication Publication Date Title
CN102272678A (en) Inspection method and apparatus, lithographic apparatus, lithographic processing cell and device manufacturing method
JP2007103658A (en) Method and device for exposure as well as method of manufacturing device
JP2002289494A (en) Measuring method and projection aligner using the same
JP4528464B2 (en) Alignment method, overlay inspection method, and photomask
CN113093475A (en) Overlay accuracy detection method and overlay deviation compensation method
JP2000133576A (en) Positional deviation measurement method and mark thereof
JP2000133579A (en) Aligner and exposing method
JP6071772B2 (en) Focus measurement method, exposure apparatus, and semiconductor device manufacturing method
JP2003156832A (en) Photomask for aberration measurement, aberration measuring method, instrument for aberration measurement, and manufacturing method for the instrument
US5745242A (en) Position detecting system and exposure apparatus having the same
JP2010087166A (en) Inspection method of exposure device
US20190057939A1 (en) Method of manufacturing semiconductor device
US7056625B2 (en) Focus detection structure
JP5623493B2 (en) Alignment mark forming method and device manufacturing method
WO2010125813A1 (en) Exposure method, method for manufacturing device, and method for measuring superposition error
JP7461407B2 (en) Method for determining alignment error - Patents.com
JP2002093689A (en) Method and apparatus for manufacturing semiconductor device
JP2010073817A (en) Method for forming pattern and method for determining offset value
US6538260B1 (en) Position measuring method, and semiconductor device manufacturing method and apparatus using the same
JP2009099873A (en) Exposure device and device manufacturing method
JP2005011976A (en) Position detecting method
US20140022377A1 (en) Mark detection method, exposure method and exposure apparatus, and device manufacturing method
JP2009104024A (en) Exposure mask, focus measuring method, and pattern forming method
JP2004119477A (en) Superimposition inspection method and apparatus thereof
US9366637B2 (en) Method for establishing distortion properties of an optical system in a microlithographic measurement system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110915

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130212