JP2010041470A - Transmitter and transmission/reception device - Google Patents

Transmitter and transmission/reception device Download PDF

Info

Publication number
JP2010041470A
JP2010041470A JP2008202851A JP2008202851A JP2010041470A JP 2010041470 A JP2010041470 A JP 2010041470A JP 2008202851 A JP2008202851 A JP 2008202851A JP 2008202851 A JP2008202851 A JP 2008202851A JP 2010041470 A JP2010041470 A JP 2010041470A
Authority
JP
Japan
Prior art keywords
distortion compensation
circuit
signal
transmission
circuits
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008202851A
Other languages
Japanese (ja)
Other versions
JP5151785B2 (en
Inventor
Hideki Morishige
秀樹 森重
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008202851A priority Critical patent/JP5151785B2/en
Publication of JP2010041470A publication Critical patent/JP2010041470A/en
Application granted granted Critical
Publication of JP5151785B2 publication Critical patent/JP5151785B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transmitter of small size and low power consumption which includes a plurality of transmission circuits including a power amplifier while performing a distortion compensation process for correcting a signal distortion generated in the power amplifier. <P>SOLUTION: In the distortion compensation process to a plurality of power amplifiers 34a and 34b in a plurality of systems, a feedback process of a wireless transmission signal and a calculation process of a distortion compensation coefficient are performed for each system in time sharing manner, and a feedback circuit 4 and a distortion compensation coefficient calculation circuit 7 of one system are shared by the plurality of systems. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数の送信系統を有する送信機及び送受信装置であって、歪補償機能を備えた送信機及び送受信装置に関するものである。   The present invention relates to a transmitter and a transmitter / receiver having a plurality of transmission systems, and to a transmitter and a transmitter / receiver having a distortion compensation function.

近年の移動体通信システムでは通信／伝送／トラフィックデータ容量の増加等に伴い、送受信機の高性能化が求められている。また高速データ通信を実現する一手段として複数のアンテナ、送受信回路を用いたＭＩＭＯ（Ｍｕｌｔｉｐｌｅ−Ｉｎｐｕｔ Ｍｕｌｔｉｐｌｅ−Ｏｕｔｐｕｔ）伝送技術の適用が求められている。加えて、送信系においては低消費電力・低歪化が必要であるためプリディストーション方式の歪補償を用いた電力増幅器が適用されている。   In recent mobile communication systems, as the communication / transmission / traffic data capacity increases, etc., higher performance of the transceiver is required. Further, as one means for realizing high-speed data communication, application of a MIMO (Multiple-Input Multiple-Output) transmission technique using a plurality of antennas and transmission / reception circuits is required. In addition, since it is necessary to reduce power consumption and distortion in a transmission system, a power amplifier using predistortion type distortion compensation is applied.

従来の送信機においては、適応プリディストーション方式が採用され、歪補償係数を乗算して隣接チャネル漏洩電力を抑圧している。電力増幅器で増幅した無線送信信号の一部をフィードバックし、その帰還信号を中間周波数に周波数変換する。変換した中間周波数の信号をＡ／Ｄ変換器でサンプリング処理することでデジタル信号に変換し、変換したデジタル信号を直交復調部でＩチャネル、Ｑチャネルのデジタルベースバンド信号に変換する。フィードバックしたＩチャネル、Ｑチャネルのデジタルベースバンド信号と送信信号（参照信号）のＩチャネル、Ｑチャネルのベースバンド信号とを比較して誤差成分を算出する。この誤差成分に基づき歪補償係数を作成し、適宜、歪補償係数を更新することで低歪特性を実現している（例えば、特許文献１参照）。   In a conventional transmitter, an adaptive predistortion method is employed, and adjacent channel leakage power is suppressed by multiplying by a distortion compensation coefficient. A part of the radio transmission signal amplified by the power amplifier is fed back, and the feedback signal is frequency-converted to an intermediate frequency. The converted intermediate frequency signal is sampled by an A / D converter to be converted into a digital signal, and the converted digital signal is converted into an I channel and Q channel digital baseband signal by an orthogonal demodulator. The feedback I-channel and Q-channel digital baseband signals are compared with the I-channel and Q-channel baseband signals of the transmission signal (reference signal) to calculate an error component. A low distortion characteristic is realized by creating a distortion compensation coefficient based on this error component and updating the distortion compensation coefficient as appropriate (see, for example, Patent Document 1).

特開２００４−８８５３１号公報JP 2004-88531 A

しかし、従来の送信機では、帰還信号を処理し、もとの送信信号（参照信号）と比較することで歪補償係数を生成する信号処理回路が、マルチポート増幅器のそれぞれのポート用に複数構成されている。このため、ポート数の増加に比例して回路規模・部品点数が増加し、装置の大型化や消費電力の増加という問題点があった。   However, in the conventional transmitter, a plurality of signal processing circuits that process the feedback signal and generate a distortion compensation coefficient by comparing with the original transmission signal (reference signal) are configured for each port of the multi-port amplifier. Has been. For this reason, the circuit scale and the number of parts increased in proportion to the increase in the number of ports, and there was a problem that the apparatus was enlarged and the power consumption was increased.

本発明の目的は、上述の問題を解決し、複数の電力増幅器を備えた送信機において歪補償処理を行う場合に、回路規模・部品点数を削減し、装置の小型化・低消費電力化を実現することにある。   An object of the present invention is to solve the above-described problems and reduce the circuit scale and the number of parts, and reduce the size and power consumption of the apparatus when performing distortion compensation processing in a transmitter having a plurality of power amplifiers. It is to be realized.

本発明による送信機は、帰還信号と対応する参照信号とを送信系統毎に時分割に切り替えて歪補償係数を算出し、複数の歪補償処理回路に対して時分割に歪補償係数を出力する。   The transmitter according to the present invention calculates the distortion compensation coefficient by switching the feedback signal and the corresponding reference signal to time division for each transmission system, and outputs the distortion compensation coefficient to the plurality of distortion compensation processing circuits in time division. .

本発明による送信機は、複数の電力増幅器に対する歪補償処理において、電力増幅器で増幅された無線送信信号をフィードバック処理する回路と歪補償係数を算出する回路とをそれぞれ、複数の系統において共通利用できるため、回路規模、部品点数を削減できる。このため、装置の小型化・低消費電力化・低価格化が実現できる。   The transmitter according to the present invention can commonly use a circuit for feedback processing of a radio transmission signal amplified by a power amplifier and a circuit for calculating a distortion compensation coefficient in a plurality of systems in distortion compensation processing for a plurality of power amplifiers. Therefore, the circuit scale and the number of parts can be reduced. For this reason, downsizing, low power consumption, and low price of the apparatus can be realized.

実施の形態１．
本発明の実施の形態１について図面を参照して説明する。なお、以下の各実施の形態を説明するための各図において、同一符号は、同一または相当の構成を示す。図１は本発明の実施の形態１における送信機を示すブロック構成図である。本実施の形態１における送信機は、例えば、無線通信システムの基地局の送信機として使用され、無線送信周波数と無線受信周波数とが異なるＦＤＤ（周波数分割方式）システム等に使用される。 Embodiment 1 FIG.
Embodiment 1 of the present invention will be described with reference to the drawings. In the drawings for explaining the following embodiments, the same reference numerals indicate the same or equivalent configurations. FIG. 1 is a block configuration diagram showing a transmitter according to Embodiment 1 of the present invention. The transmitter according to the first embodiment is used as, for example, a transmitter of a base station in a wireless communication system, and is used for an FDD (frequency division scheme) system in which a wireless transmission frequency and a wireless reception frequency are different.

まず、送信機の全体構成について説明する。実施の形態１の送信機は、歪補償処理回路２ａ、２ｂを有するデジタル信号処理回路１と、送信回路３ａ、３ｂと、帰還回路４と、信号生成回路６とを備えている。デジタル信号処理回路１は、例えば、ＦＰＧＡ等によって実現される。   First, the overall configuration of the transmitter will be described. The transmitter according to the first embodiment includes a digital signal processing circuit 1 having distortion compensation processing circuits 2 a and 2 b, transmission circuits 3 a and 3 b, a feedback circuit 4, and a signal generation circuit 6. The digital signal processing circuit 1 is realized by an FPGA or the like, for example.

送信回路３ａ、３ｂはデジタル信号処理回路１から出力されるＩチャネル、Ｑチャネルの補正デジタルベースバンド信号をもとに、アンテナ８ａ、８ｂそれぞれに無線送信信号を供給する。また、送信回路３ａ、３ｂは電力増幅した無線送信信号の一部を抽出し、帰還信号として帰還回路４に供給する。   The transmission circuits 3a and 3b supply radio transmission signals to the antennas 8a and 8b based on the corrected digital baseband signals of I channel and Q channel output from the digital signal processing circuit 1, respectively. In addition, the transmission circuits 3a and 3b extract a part of the power-amplified radio transmission signal and supply it to the feedback circuit 4 as a feedback signal.

帰還回路４は、送信回路３ａ、３ｂそれぞれから供給された帰還信号のうち、どちらか一方の信号を選択して、デジタル帰還信号を生成し、デジタル信号処理回路１に供給する。信号生成回路６は送信回路３ａ、３ｂ及び帰還回路４に共通に配置され、それぞれの回路に必要な信号を供給する。   The feedback circuit 4 selects one of the feedback signals supplied from the transmission circuits 3a and 3b, generates a digital feedback signal, and supplies the digital feedback signal to the digital signal processing circuit 1. The signal generation circuit 6 is arranged in common to the transmission circuits 3a and 3b and the feedback circuit 4, and supplies necessary signals to the respective circuits.

本実施の形態１の送信機は、２系統の送信ブロックを有しており、歪補償処理回路２ａ及び送信回路３ａを１系とし、歪補償処理回路２ｂ及び送信回路３ｂを２系とする。   The transmitter according to the first embodiment has two transmission blocks, and the distortion compensation processing circuit 2a and the transmission circuit 3a are one system, and the distortion compensation processing circuit 2b and the transmission circuit 3b are two systems.

次に、送信機の詳細な構成について説明する。デジタル信号処理回路１は、ベースバンド信号処理回路１１と歪補償処理回路２ａ、２ｂと歪補償係数算出回路７とを有する。ベースバンド信号処理回路１１は、入力された送信データからＩチャネル、Ｑチャネルのデジタルベースバンド信号を生成し、歪補償処理回路２ａ、２ｂそれぞれに信号を供給する。   Next, a detailed configuration of the transmitter will be described. The digital signal processing circuit 1 includes a baseband signal processing circuit 11, distortion compensation processing circuits 2a and 2b, and a distortion compensation coefficient calculation circuit 7. The baseband signal processing circuit 11 generates digital baseband signals of I channel and Q channel from the input transmission data, and supplies the signals to the distortion compensation processing circuits 2a and 2b.

通信システムの構成により、ベースバンド信号処理回路１１は、歪補償処理回路２ａ、２ｂそれぞれに同一なデジタルベースバンド信号を供給する場合と、歪補償処理回路２ａ、２ｂそれぞれに異なるデジタルベースバンド信号を供給する場合がある。本実施の形態１においては、ベースバンド信号処理回路１１が異なるデジタルベースバンド信号を供給する場合を例にしている。図１において、ベースバンド信号処理回路１１は、歪補償処理回路２ａに対してはデジタルベースバンド信号Ｉ１、Ｑ１を供給し、歪補償処理回路２ｂに対してはデジタルベースバンド信号Ｉ２、Ｑ２を供給している。 Depending on the configuration of the communication system, the baseband signal processing circuit 11 supplies a different digital baseband signal to each of the distortion compensation processing circuits 2a and 2b, when supplying the same digital baseband signal to each of the distortion compensation processing circuits 2a and 2b. May be supplied. The first embodiment exemplifies a case where the baseband signal processing circuit 11 supplies different digital baseband signals. In FIG. 1, a baseband signal processing circuit 11 supplies digital baseband signals I 1 and Q 1 to the distortion compensation processing circuit 2a, and a digital baseband signal I 2 to the distortion compensation processing circuit 2b. It is supplying the Q 2.

歪補償処理回路２ａは、複素演算処理回路２１ａと、電力計算回路２２ａと、歪補償テーブル２３ａとを有する。歪補償処理回路２ａは、ベースバンド信号処理回路１１から供給されたデジタルベースバンド信号Ｉ１、Ｑ１を歪補償係数算出回路７に供給する。併せて、歪補償処理回路２ａは、電力計算回路２２ａで算出した送信信号レベル情報を歪補償係数算出回路７に供給する。 The distortion compensation processing circuit 2a includes a complex arithmetic processing circuit 21a, a power calculation circuit 22a, and a distortion compensation table 23a. The distortion compensation processing circuit 2 a supplies the digital baseband signals I 1 and Q 1 supplied from the baseband signal processing circuit 11 to the distortion compensation coefficient calculation circuit 7. In addition, the distortion compensation processing circuit 2 a supplies the transmission signal level information calculated by the power calculation circuit 22 a to the distortion compensation coefficient calculation circuit 7.

また、歪補償処理回路２ａは、電力計算回路２２ａで算出した送信信号レベル情報に基づき、歪補償テーブル２３ａに格納されている歪補償係数とデジタルベースバンド信号Ｉ１、Ｑ１とを複素演算処理回路２１ａで複素演算して、補正デジタルベースバンド信号を生成する。この補正デジタルベースバンド信号を送信回路３ａに供給することで、送信回路３ａの主に電力増幅器３４ａで発生する歪を抑圧する。 Further, the distortion compensation processing circuit 2a performs complex arithmetic processing on the distortion compensation coefficient stored in the distortion compensation table 23a and the digital baseband signals I 1 and Q 1 based on the transmission signal level information calculated by the power calculation circuit 22a. The circuit 21a performs a complex operation to generate a corrected digital baseband signal. By supplying the corrected digital baseband signal to the transmission circuit 3a, distortion generated mainly in the power amplifier 34a of the transmission circuit 3a is suppressed.

ここで用いる歪補償テーブル２３ａは、複数の補償テーブルを保存できる構成である。歪補償係数算出回路７から出力される歪補償係数により、歪補償テーブル２３ａは更新される。また、歪補償テーブル２３ａ内の複数の補償テーブルから、更新する補償テーブルを適宜切り替えることで、主に送信回路３ａで発生する温度変化、経年変化に対しても安定した歪補償動作が可能となる構成となっている。   The distortion compensation table 23a used here is configured to store a plurality of compensation tables. The distortion compensation table 23 a is updated with the distortion compensation coefficient output from the distortion compensation coefficient calculation circuit 7. Also, by appropriately switching the compensation table to be updated from a plurality of compensation tables in the distortion compensation table 23a, a stable distortion compensation operation can be performed even with respect to temperature changes and secular changes mainly occurring in the transmission circuit 3a. It has a configuration.

歪補償処理回路２ｂは、歪補償処理回路２ａと同様の処理回路を有しており、ベースバンド信号処理回路１１から供給されたデジタルベースバンド信号Ｉ２、Ｑ２と送信信号レベル情報とを歪補償係数算出回路７に供給する。また、歪補償処理回路２ａと同様の処理をして、歪補償処理回路２ｂは、補正デジタルベースバンド信号を送信回路３ｂに供給する。歪補償テーブル２３ｂの動作についても歪補償テーブル２３ａと同様である。 The distortion compensation processing circuit 2b has a processing circuit similar to the distortion compensation processing circuit 2a, and distorts the digital baseband signals I 2 and Q 2 supplied from the baseband signal processing circuit 11 and the transmission signal level information. This is supplied to the compensation coefficient calculation circuit 7. Further, the distortion compensation processing circuit 2b supplies the corrected digital baseband signal to the transmission circuit 3b by performing the same processing as the distortion compensation processing circuit 2a. The operation of the distortion compensation table 23b is the same as that of the distortion compensation table 23a.

送信回路３ａでは、歪補償処理回路２ａから出力されたＩチャネル、Ｑチャネルの補正デジタルベースバンド信号をＤ／Ａ変換器３１ａでＩチャネル、Ｑチャネルのアナログベースバンド信号に変換する。Ｄ／Ａ変換器３１ａは、局部信号発生器６２から供給されるサンプリング信号（周波数：Ｆｓ）に基づいて、入力信号を補間処理する。   In the transmission circuit 3a, the corrected digital baseband signals of I channel and Q channel output from the distortion compensation processing circuit 2a are converted into analog baseband signals of I channel and Q channel by the D / A converter 31a. The D / A converter 31a interpolates the input signal based on the sampling signal (frequency: Fs) supplied from the local signal generator 62.

Ｄ／Ａ変換器３１ａから出力されたＩチャネル、Ｑチャネルのアナログベースバンド信号は、アナログ直交変調器３２ａに入力される。アナログ直交変調器３２ａは、可変信号発生器６３から供給される搬送波（ＬＯ）に基づいて、Ｉチャネル、Ｑチャネルのアナログベースバンド信号を直交変調し、無線周波数に周波数変換（アップコンバージョン）された無線送信信号を出力する。   The analog baseband signals of I channel and Q channel output from the D / A converter 31a are input to the analog quadrature modulator 32a. Based on the carrier wave (LO) supplied from the variable signal generator 63, the analog quadrature modulator 32a performs quadrature modulation on the I-channel and Q-channel analog baseband signals and frequency-converts them (up-conversion) to radio frequencies. Outputs a wireless transmission signal.

アナログ直交変調器３２ａで周波数変換された無線送信信号には不要波成分が含まれるため、この信号を帯域通過フィルタ３３ａに入力し、不要波を除去する。帯域通過フィルタ３３ａから出力された無線送信信号は、電力増幅器３４ａに入力され所望の信号レベルまで電力増幅された後に、方向性結合器３５ａを通過しアンテナ８ａに供給される。方向性結合器３５ａは電力増幅器３４ａで電力増幅された無線送信信号の一部を帰還信号として帰還回路４に供給する。   Since the radio transmission signal frequency-converted by the analog quadrature modulator 32a includes an unwanted wave component, this signal is input to the band pass filter 33a to remove the unwanted wave. The radio transmission signal output from the band pass filter 33a is input to the power amplifier 34a and amplified to a desired signal level, and then passes through the directional coupler 35a and is supplied to the antenna 8a. The directional coupler 35a supplies a part of the radio transmission signal that has been power amplified by the power amplifier 34a to the feedback circuit 4 as a feedback signal.

送信回路３ｂは、送信回路３ａと同様の処理回路を有しており、歪補償処理回路２ｂから出力されたＩチャネル、Ｑチャネルの補正デジタルベースバンド信号に基づき無線送信信号を生成する。電力増幅器３４ｂにおいて電力増幅することで、アンテナ８ｂに所望の信号レベルの無線送信信号を供給すると共に、電力増幅器３４ｂで電力増幅した無線送信信号の一部を帰還信号として帰還回路４に供給する。   The transmission circuit 3b has a processing circuit similar to the transmission circuit 3a, and generates a radio transmission signal based on the I-channel and Q-channel corrected digital baseband signals output from the distortion compensation processing circuit 2b. By amplifying power in the power amplifier 34b, a radio transmission signal having a desired signal level is supplied to the antenna 8b, and a part of the radio transmission signal amplified by the power amplifier 34b is supplied to the feedback circuit 4 as a feedback signal.

帰還回路４は、送信回路３ａ、３ｂそれぞれから供給された帰還信号を選択する切替えスイッチ１００を有している。送信回路３ａ、３ｂが出力する帰還信号のうちの１つを選択し、減衰器４６に供給する。減衰器４６で所望の信号レベルまで減衰した帰還信号はミキサ４７に入力され、可変信号発生器６３から供給される搬送波（ＬＯ）により中間周波数に変換される。   The feedback circuit 4 includes a changeover switch 100 that selects a feedback signal supplied from each of the transmission circuits 3a and 3b. One of the feedback signals output from the transmission circuits 3 a and 3 b is selected and supplied to the attenuator 46. The feedback signal attenuated to a desired signal level by the attenuator 46 is input to the mixer 47 and converted to an intermediate frequency by the carrier wave (LO) supplied from the variable signal generator 63.

中間周波数に変換された帰還信号（ＦＢ−ＩＦ）は帯域通過フィルタ４８で不要波成分を低減した後にＡ／Ｄ変換器４９に入力される。Ａ／Ｄ変換器４９では、局部信号発生器６２から供給されるサンプリング信号（周波数：Ｆｓ）を用いて、中間周波数に変換された帰還信号をデジタル信号に変換し、歪補償係数算出回路７に供給する。   The feedback signal (FB-IF) converted to the intermediate frequency is input to the A / D converter 49 after the unnecessary wave component is reduced by the band pass filter 48. The A / D converter 49 converts the feedback signal converted to the intermediate frequency into a digital signal using the sampling signal (frequency: Fs) supplied from the local signal generator 62, and sends it to the distortion compensation coefficient calculation circuit 7. Supply.

歪補償係数算出回路７では、帰還回路４から供給される帰還信号を、デジタル直交復調回路７３において直交復調し、Ｉチャネル、Ｑチャネルのデジタルベースバンド信号ＩＦＢ、ＱＦＢを生成する。デジタル直交復調回路７３から出力された帰還信号ＩＦＢ、ＱＦＢは、低域通過フィルタ７２で不要波成分を除去した後に、歪補償係数算出処理回路７１に入力される。 In the distortion compensation coefficient calculation circuit 7, the feedback signal supplied from the feedback circuit 4 is quadrature demodulated in the digital orthogonal demodulation circuit 73 to generate I-channel and Q-channel digital baseband signals I FB and Q FB . The feedback signals I FB and Q FB output from the digital quadrature demodulation circuit 73 are input to the distortion compensation coefficient calculation processing circuit 71 after the unnecessary wave component is removed by the low-pass filter 72.

信号選択回路７０には、歪補償処理回路２ａからデジタルベースバンド信号Ｉ１、Ｑ１及び付随する送信信号レベル情報が供給され、歪補償処理回路２ｂからデジタルベースバンド信号Ｉ２、Ｑ２及び付随する送信信号レベル情報が供給される。信号選択回路７０は、歪補償処理回路２ａ、２ｂの一方を選択し、選択した歪補償処理回路から供給されるデジタルベースバンド信号及び付随する送信信号レベル情報を歪補償係数算出処理回路７１に供給する。 The signal selection circuit 70 is supplied with the digital baseband signals I 1 and Q 1 and the accompanying transmission signal level information from the distortion compensation processing circuit 2a, and the digital baseband signals I 2 and Q 2 and the accompanying transmission signal level information from the distortion compensation processing circuit 2b. Transmission signal level information is supplied. The signal selection circuit 70 selects one of the distortion compensation processing circuits 2a and 2b, and supplies the digital baseband signal and accompanying transmission signal level information supplied from the selected distortion compensation processing circuit to the distortion compensation coefficient calculation processing circuit 71. To do.

帰還回路４において選択される系統と、信号選択回路７０において選択される系統とは一致している。例えば、帰還回路４において１系の送信回路３ａの帰還信号が選択されるときは、信号選択回路７０において１系の歪補償処理回路２ａから供給される信号が選択される。   The system selected in the feedback circuit 4 and the system selected in the signal selection circuit 70 are the same. For example, when the feedback signal of the 1-system transmission circuit 3 a is selected in the feedback circuit 4, the signal supplied from the 1-system distortion compensation processing circuit 2 a is selected in the signal selection circuit 70.

歪補償係数算出処理回路７１では、信号選択回路７０から供給されたデジタルベースバンド信号（参照信号）と低域通過フィルタ７２から供給されたデジタルベースバンド信号（帰還信号）とを比較することで、電力増幅器で発生する歪信号成分を演算し、歪補償係数を生成する。生成された歪補償係数は、帰還回路４及び信号選択回路７０で選択された系統と同一の系統の歪補償テーブルに対して、所定の周期で時分割に供給される。例えば、帰還回路４及び信号選択回路７０において１系が選択されるときは、歪補償係数算出処理回路７１は１系の歪補償テーブル２３ａに対して歪補償係数を供給する。   In the distortion compensation coefficient calculation processing circuit 71, the digital baseband signal (reference signal) supplied from the signal selection circuit 70 and the digital baseband signal (feedback signal) supplied from the low-pass filter 72 are compared. A distortion signal component generated in the power amplifier is calculated to generate a distortion compensation coefficient. The generated distortion compensation coefficient is supplied to the distortion compensation table of the same system as the system selected by the feedback circuit 4 and the signal selection circuit 70 in a time division manner with a predetermined period. For example, when the first system is selected in the feedback circuit 4 and the signal selection circuit 70, the distortion compensation coefficient calculation processing circuit 71 supplies a distortion compensation coefficient to the first system distortion compensation table 23a.

このように、本実施の形態１における送信機は、複数の送信回路３ａ、３ｂから供給される帰還信号を選択する切替えスイッチ１００を、帰還回路４に有している。また、複数の歪補償処理回路２ａ、２ｂから供給される参照信号及び付随する送信信号レベル情報を選択する信号選択回路７０と、複数の歪補償テーブル２３ａ、２３ｂへ定期的に歪補償係数を供給する歪補償係数算出処理回路７１とを有している。無線送信信号のフィードバック処理や歪補償係数の演算を、系統毎に時分割で実施するため、帰還回路４及び歪補償係数算出回路７を複数の送信系統で共有できる。   As described above, the transmitter according to the first embodiment has the changeover switch 100 for selecting the feedback signal supplied from the plurality of transmission circuits 3 a and 3 b in the feedback circuit 4. Further, distortion compensation coefficients are periodically supplied to the signal selection circuit 70 for selecting the reference signals supplied from the plurality of distortion compensation processing circuits 2a and 2b and the accompanying transmission signal level information, and the plurality of distortion compensation tables 23a and 23b. And a distortion compensation coefficient calculation processing circuit 71. Since feedback processing of radio transmission signals and calculation of distortion compensation coefficients are performed in a time-sharing manner for each system, the feedback circuit 4 and the distortion compensation coefficient calculation circuit 7 can be shared by a plurality of transmission systems.

なお、本実施の形態１においては、２系統の送信回路３ａ、３ｂを有する送信機について説明したが、系統数は２に限られたものでないことは言うまでもない。Ｎ系統の送信回路を有する送信機に適用する場合には、帰還回路４及び歪補償係数算出回路７での時分割数を２からＮに変更すれば良く、以下の各実施の形態においても同様である。   In the first embodiment, a transmitter having two transmission circuits 3a and 3b has been described. Needless to say, the number of systems is not limited to two. When applied to a transmitter having N transmission circuits, the number of time divisions in the feedback circuit 4 and the distortion compensation coefficient calculation circuit 7 may be changed from 2 to N. The same applies to the following embodiments. It is.

本実施の形態１における送信機は、複数の電力増幅器３４ａ、３４ｂに対する歪補償処理において、各系統の無線送信信号のフィードバック処理と各系統に対する歪補償係数の演算処理とを時分割に行っている。このため、帰還回路４及び歪補償係数算出回路７をそれぞれ１系統で構成することができ、回路規模、部品点数を削減できるという効果を奏する。従って、装置の小型化・低消費電力化・低価格化が可能となる。   In the distortion compensation processing for the plurality of power amplifiers 34a and 34b, the transmitter according to the first embodiment performs time-division processing for feedback processing of radio transmission signals of each system and arithmetic processing of distortion compensation coefficients for each system. . Therefore, each of the feedback circuit 4 and the distortion compensation coefficient calculation circuit 7 can be configured by one system, and the circuit scale and the number of parts can be reduced. Therefore, it is possible to reduce the size, power consumption, and price of the device.

実施の形態２．
実施の形態１では送信回路３ａ、３ｂにおいてアナログ直交変調を実施する構成としていたが、デジタル信号処理回路１においてデジタル直交変調を実施する構成としても良い。図２は本発明の実施の形態２における送信機を示すブロック構成図である。 Embodiment 2. FIG.
In the first embodiment, the analog quadrature modulation is performed in the transmission circuits 3a and 3b. However, the digital signal processing circuit 1 may be configured to perform digital quadrature modulation. FIG. 2 is a block diagram showing a transmitter according to Embodiment 2 of the present invention.

本実施の形態２における送信機は、歪補償処理回路２ａにおいて、複素演算処理回路２１ａの後段にデジタル直交変調回路２４ａを備えている。また、送信回路３ａには、アナログ直交変調器３２ａに換えてミキサ３７ａを配置している。本実施の形態２では、デジタル直交変調回路２４ａの後段に接続される送信回路３ａ内でＤ／Ａ変換器３１ａとミキサ３７ａにより変換した無線送信信号を、電力増幅器３４ａに供給する構成となっている。また、２系の歪補償処理回路２ｂ及び送信回路３ｂにおいても、１系と同様の回路構成となっている。   The transmitter according to the second embodiment includes a digital quadrature modulation circuit 24a in the subsequent stage of the complex arithmetic processing circuit 21a in the distortion compensation processing circuit 2a. In addition, a mixer 37a is disposed in the transmission circuit 3a instead of the analog quadrature modulator 32a. In the second embodiment, the wireless transmission signal converted by the D / A converter 31a and the mixer 37a in the transmission circuit 3a connected to the subsequent stage of the digital quadrature modulation circuit 24a is supplied to the power amplifier 34a. Yes. Also, the second system distortion compensation processing circuit 2b and the transmission circuit 3b have the same circuit configuration as the first system.

本実施の形態２では、複素演算処理回路２１ａから電力増幅器３４ａまでの信号処理過程を実施の形態１とは異なる構成で実現しているが（２系についても同様）、それ以外の部分の構成及び動作は実施の形態１と同様であるため説明を省略する。   In the second embodiment, the signal processing process from the complex arithmetic processing circuit 21a to the power amplifier 34a is realized with a configuration different from that of the first embodiment (the same applies to the second system), but the configuration of the other parts Since the operation is the same as that of the first embodiment, the description thereof is omitted.

図２において、歪補償処理回路２ａの複素演算処理回路２１ａから出力された補正デジタルベースバンド信号は、デジタル直交変調回路２４ａでデジタル直交変調される。デジタル直交変調回路２４ａから出力されたデジタル中間周波数信号はＤ／Ａ変換器３１ａで局部信号発生器６２から出力されるサンプリング信号（周波数：Ｆｓ）により補間処理され、中間周波数信号に変換される。Ｄ／Ａ変換器３１ａから出力された中間周波数信号と可変信号発生器６３から出力される搬送波（ＬＯ）とをミキサ３７ａに入力することにより無線送信信号を生成する。ミキサ３７ａから出力された無線送信信号は帯域通過フィルタ３３ａを介して電力増幅器３４ａに入力され、所望の信号レベルに電力増幅される。   In FIG. 2, the corrected digital baseband signal output from the complex arithmetic processing circuit 21a of the distortion compensation processing circuit 2a is digital quadrature modulated by the digital quadrature modulation circuit 24a. The digital intermediate frequency signal output from the digital quadrature modulation circuit 24a is interpolated by the D / A converter 31a with the sampling signal (frequency: Fs) output from the local signal generator 62, and converted into an intermediate frequency signal. A radio transmission signal is generated by inputting the intermediate frequency signal output from the D / A converter 31a and the carrier wave (LO) output from the variable signal generator 63 to the mixer 37a. The radio transmission signal output from the mixer 37a is input to the power amplifier 34a via the band pass filter 33a, and is amplified to a desired signal level.

デジタルプリディストータ方式に代表される歪補償では、電力増幅器３４ａ、３４ｂにおいて発生する信号歪を抑圧するために、増幅された無線送信信号の一部をフィードバックして信号歪の原因となる振幅・位相誤差を算出して、歪補償係数を生成し、ベースバンド信号において歪補償処理している。従って、電力増幅器３４ａ、３４ｂにおいて発生する振幅・位相誤差を正確に抽出できれば、歪補償量を改善することができる。即ち、電力増幅器３４ａ、３４ｂ以外での振幅・位相誤差を極力低減することが望ましい。   In distortion compensation typified by the digital predistorter system, in order to suppress signal distortion generated in the power amplifiers 34a and 34b, a part of the amplified radio transmission signal is fed back to cause amplitude / signal distortion. A phase error is calculated, a distortion compensation coefficient is generated, and distortion compensation processing is performed on the baseband signal. Therefore, if the amplitude and phase errors generated in the power amplifiers 34a and 34b can be accurately extracted, the distortion compensation amount can be improved. That is, it is desirable to reduce as much as possible the amplitude and phase errors other than the power amplifiers 34a and 34b.

実施の形態１においては、無線送信信号のフィードバック処理にデジタル直交復調回路７３を用いることで、直交度誤差を抑えている。しかし、アナログ直交変調器３２ａ、３２ｂを用いているため、アナログ直交変調器３２ａ、３２ｂで発生する直交度誤差が支配的になってくると、電力増幅器３４ａ、３４ｂで発生する振幅・位相誤差が判別できず歪補償量はある一定の値で収束してしまう。   In the first embodiment, the orthogonality error is suppressed by using the digital orthogonal demodulation circuit 73 for the feedback processing of the radio transmission signal. However, since the analog quadrature modulators 32a and 32b are used, when the orthogonality error generated in the analog quadrature modulators 32a and 32b becomes dominant, the amplitude and phase errors generated in the power amplifiers 34a and 34b are increased. It cannot be determined, and the distortion compensation amount converges at a certain value.

本実施の形態２によれば、実施の形態１と同様の効果を得ることができる。更に、アナログ直交変調器３２ａ、３２ｂの換わりにデジタル直交変調回路２４ａ、２４ｂを用いることで直交度誤差を低減している。このため、電力増幅器３４ａ、３４ｂにおいて発生する振幅・位相誤差を正確に抽出することができ、歪補償量を更に改善することができる。   According to the second embodiment, the same effect as in the first embodiment can be obtained. Further, by using digital quadrature modulation circuits 24a and 24b instead of the analog quadrature modulators 32a and 32b, the orthogonality error is reduced. For this reason, the amplitude / phase error generated in the power amplifiers 34a and 34b can be accurately extracted, and the distortion compensation amount can be further improved.

実施の形態３．
実施の形態１及び実施の形態２においては、無線送信周波数と無線受信周波数とが異なるＦＤＤシステム等に対する構成を示した。本実施の形態３においては、ＴＤＤ（時分割方式）システム等における送受信装置の構成について示す。図３は本発明の実施の形態３における送受信装置を示すブロック構成図である。 Embodiment 3 FIG.
In the first embodiment and the second embodiment, the configuration for the FDD system or the like in which the radio transmission frequency and the radio reception frequency are different has been described. In the third embodiment, a configuration of a transmission / reception apparatus in a TDD (time division method) system or the like is described. FIG. 3 is a block configuration diagram showing a transmission / reception apparatus according to Embodiment 3 of the present invention.

本実施の形態３における送受信装置は、送信回路３ａの方向性結合器３５ａの後段に、切替えスイッチ１０２ａを有する構成としている。切替えスイッチ１０２ａは、電力増幅器３４ａで電力増幅した無線送信信号をアンテナ８ａへ供給するか、または、アンテナ８ａから受信した無線受信信号を受信回路４ａへ供給するかを選択する。送信回路３ｂについても、送信回路３ａと同様の回路構成である。   The transmission / reception apparatus according to the third embodiment has a configuration in which a changeover switch 102a is provided downstream of the directional coupler 35a of the transmission circuit 3a. The changeover switch 102a selects whether to supply the radio transmission signal amplified by the power amplifier 34a to the antenna 8a or to supply the radio reception signal received from the antenna 8a to the reception circuit 4a. The transmission circuit 3b has the same circuit configuration as the transmission circuit 3a.

受信回路４ａは、実施の形態１における帰還回路４に相当する構成であるが、アンテナ８ａから供給される無線受信信号を低雑音増幅する低雑音増幅器４０ａを有している。切替えスイッチ１００ａは、送信回路３ａの方向性結合器３５ａから供給される無線送信信号とアンテナ８ａを介して供給される無線受信信号とを切り替えている。受信回路４ａは、スイッチ１００ａでの信号の選択により、受信信号処理と無線送信信号のフィードバック処理とを時分割で行っている。受信回路４ｂについても、受信回路４ａと同様の回路構成である。   The reception circuit 4a has a configuration corresponding to the feedback circuit 4 in the first embodiment, but includes a low noise amplifier 40a that amplifies a radio reception signal supplied from the antenna 8a with low noise. The changeover switch 100a switches between a radio transmission signal supplied from the directional coupler 35a of the transmission circuit 3a and a radio reception signal supplied via the antenna 8a. The receiving circuit 4a performs reception signal processing and radio transmission signal feedback processing in a time-sharing manner by selecting a signal at the switch 100a. The receiving circuit 4b has the same circuit configuration as the receiving circuit 4a.

送信回路３ａの方向性結合器３５ａで抽出された無線送信信号は、受信回路４ａ内の減衰器４６ａに帰還信号として入力される。減衰器４６ａにおいて所望の信号レベルに減衰した帰還信号は、切替えスイッチ１００ａに入力される。また、アンテナ８ａで受信した無線受信信号は、切替えスイッチ１０２ａを通過後、受信回路４ａ内の低雑音増幅器４０ａで低雑音増幅され、切替えスイッチ１００ａに入力される。受信回路４ａの切替えスイッチ１００ａは、送受信タイミング信号に基づきスイッチを切替えることで、後段のミキサ４７ａに対して帰還信号（無線送信信号）と無線受信信号とを時分割で供給する。   The radio transmission signal extracted by the directional coupler 35a of the transmission circuit 3a is input as a feedback signal to the attenuator 46a in the reception circuit 4a. The feedback signal attenuated to a desired signal level in the attenuator 46a is input to the changeover switch 100a. The radio reception signal received by the antenna 8a passes through the changeover switch 102a, is low-noise amplified by the low-noise amplifier 40a in the reception circuit 4a, and is input to the changeover switch 100a. The changeover switch 100a of the reception circuit 4a switches the switch based on the transmission / reception timing signal, thereby supplying the feedback signal (radio transmission signal) and the radio reception signal to the subsequent mixer 47a in a time division manner.

ミキサ４７ａでは、可変信号発振器６３から供給される搬送波（ＬＯ）により、帰還信号と無線受信信号とをそれぞれ中間周波数に変換する。ＴＤＤシステムの場合、無線送信周波数と無線受信周波数とは同一であることから、ミキサ４７ａから出力されるそれぞれの信号の周波数は同一であり、中間周波数に変換された帰還信号と受信信号とが時分割に出力される。   In the mixer 47a, the feedback signal and the radio reception signal are converted into intermediate frequencies by the carrier wave (LO) supplied from the variable signal oscillator 63, respectively. In the case of the TDD system, since the radio transmission frequency and the radio reception frequency are the same, the frequency of each signal output from the mixer 47a is the same, and the feedback signal converted to the intermediate frequency and the reception signal are sometimes timed. Output to split.

後段の帯域通過フィルタ４８ａにおいて、不要な信号成分を除去した後、Ａ／Ｄ変換器４９ａでサンプリング処理され、帰還信号はデジタル帰還信号（ＦＢ−ＩＦ１）として、受信信号はデジタル受信信号（ＲＸ−ＩＦ１）として受信信号処理回路１２に時分割で供給される。 In the subsequent band pass filter 48a, unnecessary signal components are removed, and then the A / D converter 49a performs sampling processing. The feedback signal is a digital feedback signal (FB-IF 1 ), and the received signal is a digital received signal (RX). -IF 1 ) is supplied to the reception signal processing circuit 12 in a time division manner.

受信信号処理回路１２のデジタル直交復調回路１２０ａは、Ａ／Ｄ変換器４９ａから出力された信号をデジタル直交復調し、Ｉチャネル、Ｑチャネルのデジタルベースバンド信号Ｉ３、Ｑ３を後段に接続される帰還信号選択回路７４及びチャネル選択フィルタ１２１ａに出力する。 The digital quadrature demodulation circuit 120a of the reception signal processing circuit 12 performs digital quadrature demodulation on the signal output from the A / D converter 49a, and is connected with I-channel and Q-channel digital baseband signals I 3 and Q 3 in the subsequent stage. Output to the feedback signal selection circuit 74 and the channel selection filter 121a.

１系の回路と同様の処理が２系の回路においても行われる。送信回路３ｂから供給される帰還信号と無線受信信号とは、受信回路４ｂで信号処理され、それぞれデジタル帰還信号（ＦＢ−ＩＦ２）とデジタル受信信号（ＲＸ−ＩＦ２）として受信信号処理回路１２のデジタル直交復調回路１２０ｂへ時分割に供給される。デジタル直交復調回路１２０ｂにおいて、Ｉチャネル、Ｑチャネルのデジタルベースバンド信号Ｉ４、Ｑ４を生成し、後段に接続される帰還信号選択回路７４及びチャネル選択フィルタ１２１ｂに信号を供給する。 The same processing as that for the 1-system circuit is also performed for the 2-system circuit. The feedback signal and the radio reception signal supplied from the transmission circuit 3b are subjected to signal processing by the reception circuit 4b, and received signal processing circuit 12 as a digital feedback signal (FB-IF 2 ) and a digital reception signal (RX-IF 2 ), respectively. Is supplied to the digital quadrature demodulation circuit 120b in a time division manner. The digital quadrature demodulation circuit 120b generates digital baseband signals I 4 and Q 4 of I channel and Q channel, and supplies the signals to the feedback signal selection circuit 74 and the channel selection filter 121b connected to the subsequent stage.

チャネル選択フィルタ１２１ａ、１２１ｂに入力されたデジタルベースバンド信号はそれぞれ、妨害波信号成分を除去した後に、デジタルＡＧＣ回路１２２ａ、１２２ｂでそれぞれレベル補正を行なった後、ベースバンド信号処理回路１１に供給される。ベースバンド信号処理回路１１は、送受信タイミング信号に基づき、受信回路４ａ、４ｂが切替えスイッチ１００ａ、１００ｂで無線受信信号を選択するタイミングで、デジタルＡＧＣ回路１２２ａ、１２２ｂから供給される信号を信号処理して受信データを生成する。   The digital baseband signals input to the channel selection filters 121a and 121b are respectively supplied with the baseband signal processing circuit 11 after the interference wave signal components are removed and the digital AGC circuits 122a and 122b are subjected to level correction. The Based on the transmission / reception timing signal, the baseband signal processing circuit 11 performs signal processing on signals supplied from the digital AGC circuits 122a and 122b at a timing when the reception circuits 4a and 4b select the radio reception signal by the changeover switches 100a and 100b. Receive data.

受信回路４ａの切替えスイッチ１００ａにおいて帰還信号が選択されたときにデジタル直交復調回路１２０ａが出力するＩチャネル、Ｑチャネルのデジタルベースバンド信号を帰還信号１と称する。同様に、受信回路４ｂの切替えスイッチ１００ｂにおいて帰還信号が選択されたときにデジタル直交復調回路１２０ｂが出力するＩチャネル、Ｑチャネルのデジタルベースバンド信号を帰還信号２と称する。   The I-channel and Q-channel digital baseband signals output by the digital quadrature demodulation circuit 120a when the feedback signal is selected by the selector switch 100a of the reception circuit 4a are referred to as feedback signals 1. Similarly, the I-channel and Q-channel digital baseband signals output from the digital quadrature demodulation circuit 120b when the feedback signal is selected by the selector switch 100b of the reception circuit 4b are referred to as feedback signals 2.

帰還信号選択回路７４は、デジタル直交復調回路１２０ａ、１２０ｂから帰還信号１、帰還信号２がそれぞれ出力されるときに、どちらか一方を選択し、低域通過フィルタ７２に供給する。低域通過フィルタ７２で不要波信号を除去した帰還信号は、歪補償係数算出処理回路７１に入力される。歪補償係数算出処理回路７１では、信号選択回路７０から供給される参照信号と低域通過フィルタ７２から供給される帰還信号とを比較することで歪補償係数を算出し、一定の周期で歪補償テーブル２３ａ、２３ｂの補償テーブルを更新する。   When the feedback signal 1 and the feedback signal 2 are output from the digital quadrature demodulation circuits 120 a and 120 b, respectively, the feedback signal selection circuit 74 selects one of them and supplies it to the low-pass filter 72. The feedback signal from which the unwanted wave signal is removed by the low-pass filter 72 is input to the distortion compensation coefficient calculation processing circuit 71. The distortion compensation coefficient calculation processing circuit 71 calculates a distortion compensation coefficient by comparing the reference signal supplied from the signal selection circuit 70 with the feedback signal supplied from the low-pass filter 72, and compensates for distortion at a constant period. The compensation tables of the tables 23a and 23b are updated.

帰還信号選択回路７４において選択される系統と、信号選択回路７０において選択される系統とは一致している。例えば、帰還信号選択回路７４において１系の受信回路４ａから供給される帰還信号１が選択されるときは、信号選択回路７０において１系の歪補償処理回路２ａから供給される信号が選択される。   The system selected by the feedback signal selection circuit 74 and the system selected by the signal selection circuit 70 are the same. For example, when the feedback signal 1 supplied from the 1-system receiving circuit 4a is selected in the feedback signal selection circuit 74, the signal supplied from the 1-system distortion compensation processing circuit 2a is selected in the signal selection circuit 70. .

また、歪補償係数算出処理回路７１で算出された歪補償係数は、帰還信号選択回路７４及び信号選択回路７０で選択された系統と同一の系統の歪補償テーブルに対して、所定の周期で時分割に供給される。例えば、帰還信号選択回路７４及び信号選択回路７０において１系が選択されるときは、歪補償係数算出処理回路７１は１系の歪補償テーブル２３ａに対して歪補償係数を供給する。   In addition, the distortion compensation coefficient calculated by the distortion compensation coefficient calculation processing circuit 71 is measured at a predetermined cycle with respect to the distortion compensation table of the same system as the system selected by the feedback signal selection circuit 74 and the signal selection circuit 70. Supplied to the division. For example, when the 1-system is selected in the feedback signal selection circuit 74 and the signal selection circuit 70, the distortion compensation coefficient calculation processing circuit 71 supplies the distortion compensation coefficient to the 1-system distortion compensation table 23a.

本実施の形態３における送受信装置は、各系統に対する歪補償係数の演算処理を歪補償係数算出回路７において時分割に行っている。このため、複数の系統で歪補償係数算出回路７を共通化することが可能となり、回路規模、部品点数を削減できるという効果を奏する。   In the transmission / reception apparatus according to the third embodiment, the distortion compensation coefficient calculation circuit 7 performs time division on the distortion compensation coefficient calculation circuit 7. For this reason, the distortion compensation coefficient calculation circuit 7 can be shared by a plurality of systems, and the circuit scale and the number of parts can be reduced.

また、受信回路４ａ、４ｂにおいて、無線送信信号のフィードバック処理と受信処理とを時分割で行い、帰還回路と受信回路とを共通化しているため、更に回路規模、部品点数を削減できるという効果を奏する。これにより、装置の小型化・低消費電力化・低価格化が可能となる。   Further, in the receiving circuits 4a and 4b, the feedback processing and the receiving processing of the radio transmission signal are performed in a time-sharing manner, and the feedback circuit and the receiving circuit are shared, so that the circuit scale and the number of parts can be further reduced. Play. This makes it possible to reduce the size, power consumption, and price of the device.

実施の形態４．
実施の形態３では送信回路３ａ、３ｂにおいてアナログ直交変調を実施する構成としていたが、デジタル信号処理回路１においてデジタル直交変調を実施する構成としても良い。図４は本発明の実施の形態４における送受信装置を示すブロック構成図である。 Embodiment 4 FIG.
In the third embodiment, the analog quadrature modulation is performed in the transmission circuits 3a and 3b. However, the digital signal processing circuit 1 may be configured to perform digital quadrature modulation. FIG. 4 is a block configuration diagram showing a transmission / reception apparatus according to Embodiment 4 of the present invention.

本実施の形態４における送受信装置は、歪補償処理回路２ａの複素演算処理回路２１ａの後段にデジタル直交変調回路２４ａを備え、その後段に接続される送信回路３ａにおいてアナログ直交変調器３２ａに換えてミキサ３７ａを配置している。送信回路３ａ内でＤ／Ａ変換器３１ａとミキサ３７ａにより無線送信信号を生成し、電力増幅器３４ａに供給する構成となっている。また、歪補償処理回路２ｂ及び送信回路３ｂについても同様の構成となっている。   The transmission / reception apparatus according to the fourth embodiment includes a digital quadrature modulation circuit 24a in the subsequent stage of the complex arithmetic processing circuit 21a of the distortion compensation processing circuit 2a, and replaces the analog quadrature modulator 32a in the transmission circuit 3a connected to the subsequent stage. A mixer 37a is arranged. In the transmission circuit 3a, a radio transmission signal is generated by the D / A converter 31a and the mixer 37a and supplied to the power amplifier 34a. The distortion compensation processing circuit 2b and the transmission circuit 3b have the same configuration.

実施の形態２において説明したとおり、デジタルプリディストータ方式に代表される歪補償では、電力増幅器３４ａ、３４ｂにおいて発生する振幅・位相誤差を正確に抽出できれば、歪補償量を改善することができる。   As described in the second embodiment, in the distortion compensation typified by the digital predistorter method, the distortion compensation amount can be improved if the amplitude / phase errors generated in the power amplifiers 34a and 34b can be accurately extracted.

本実施の形態４によれば、実施の形態３と同様の効果を得ることができる。更に、アナログ直交変調器３２ａ、３２ｂの換わりにデジタル直交変調回路２４ａ、２４ｂを用いることで直交度誤差を低減している。このため、電力増幅器３４ａ、３４ｂにおいて発生する振幅・位相誤差を正確に抽出することができ、歪補償量を更に改善することができる。   According to the fourth embodiment, the same effect as in the third embodiment can be obtained. Further, by using digital quadrature modulation circuits 24a and 24b instead of the analog quadrature modulators 32a and 32b, the orthogonality error is reduced. For this reason, the amplitude / phase error generated in the power amplifiers 34a and 34b can be accurately extracted, and the distortion compensation amount can be further improved.

本発明の実施の形態１における送信機を示すブロック構成図である。It is a block block diagram which shows the transmitter in Embodiment 1 of this invention. 本発明の実施の形態２における送信機を示すブロック構成図である。It is a block block diagram which shows the transmitter in Embodiment 2 of this invention. 本発明の実施の形態３における送受信装置を示すブロック構成図である。It is a block block diagram which shows the transmission / reception apparatus in Embodiment 3 of this invention. 本発明の実施の形態４における送受信装置を示すブロック構成図である。It is a block block diagram which shows the transmission / reception apparatus in Embodiment 4 of this invention.

符号の説明Explanation of symbols

２ａ、２ｂ 歪補償処理回路
３ａ、３ｂ 送信回路
４ 帰還回路
４ａ、４ｂ 受信回路
７ 歪補償係数算出回路
３４ａ、３４ｂ 電力増幅器 2a, 2b Distortion compensation processing circuit 3a, 3b Transmission circuit 4 Feedback circuit 4a, 4b Reception circuit 7 Distortion compensation coefficient calculation circuit 34a, 34b Power amplifier

Claims (4)

電力増幅器で増幅した送信信号を送信する複数の送信回路と、
前記複数の送信回路の中から選択した送信回路の送信信号に基づき帰還信号を生成する帰還回路と、
前記帰還信号に基づき歪補償係数を算出する歪補償係数算出回路と、
前記複数の送信回路それぞれに対応する複数の歪補償処理回路とを備え、
前記歪補償係数算出回路は、前記帰還回路で選択した送信回路に対応する歪補償処理回路に対して前記歪補償係数を出力し、
前記複数の歪補償処理回路はそれぞれ、前記歪補償係数に基づき送信ベースバンド信号を歪補償処理する送信機。 A plurality of transmission circuits for transmitting transmission signals amplified by the power amplifier;
A feedback circuit that generates a feedback signal based on a transmission signal of the transmission circuit selected from the plurality of transmission circuits;
A distortion compensation coefficient calculation circuit for calculating a distortion compensation coefficient based on the feedback signal;
A plurality of distortion compensation processing circuits corresponding to each of the plurality of transmission circuits,
The distortion compensation coefficient calculation circuit outputs the distortion compensation coefficient to a distortion compensation processing circuit corresponding to the transmission circuit selected by the feedback circuit,
The plurality of distortion compensation processing circuits each perform distortion compensation processing on a transmission baseband signal based on the distortion compensation coefficient. 前記複数の歪補償処理回路は、前記送信ベースバンド信号を歪補償処理した後、デジタル直交変調して出力することを特徴とする請求項１記載の送信機。   2. The transmitter according to claim 1, wherein the plurality of distortion compensation processing circuits perform distortion compensation processing on the transmission baseband signal, and then perform digital quadrature modulation to output. 電力増幅器で増幅した送信信号を送信する複数の送信回路と、
前記送信信号と受信信号とから一方の信号を選択し、前記送信信号を選択したときに帰還信号を出力する複数の受信回路と、
前記複数の受信回路の中から選択した受信回路から出力された帰還信号に基づき、歪補償係数を算出する歪補償係数算出回路と、
前記複数の送信回路それぞれに対応する複数の歪補償処理回路とを備え、
前記歪補償係数算出回路は、前記選択した受信回路に対して送信信号を供給する送信回路に対応する歪補償処理回路に対して前記歪補償係数を出力し、
前記複数の歪補償処理回路はそれぞれ、前記歪補償係数に基づき送信ベースバンド信号を歪補償処理する送受信装置。 A plurality of transmission circuits for transmitting transmission signals amplified by the power amplifier;
Selecting one signal from the transmission signal and the reception signal, a plurality of reception circuits for outputting a feedback signal when the transmission signal is selected;
A distortion compensation coefficient calculating circuit that calculates a distortion compensation coefficient based on a feedback signal output from a receiving circuit selected from the plurality of receiving circuits;
A plurality of distortion compensation processing circuits corresponding to each of the plurality of transmission circuits,
The distortion compensation coefficient calculation circuit outputs the distortion compensation coefficient to a distortion compensation processing circuit corresponding to a transmission circuit that supplies a transmission signal to the selected reception circuit;
Each of the plurality of distortion compensation processing circuits performs distortion compensation processing on a transmission baseband signal based on the distortion compensation coefficient. 前記複数の歪補償処理回路は、前記送信ベースバンド信号を歪補償処理した後、デジタル直交変調して出力することを特徴とする請求項３記載の送受信装置。   4. The transmission / reception apparatus according to claim 3, wherein the plurality of distortion compensation processing circuits perform distortion compensation processing on the transmission baseband signal, and then perform digital quadrature modulation to output.
JP2008202851A 2008-08-06 2008-08-06 Transmitter and transmitter / receiver Expired - Fee Related JP5151785B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008202851A JP5151785B2 (en) 2008-08-06 2008-08-06 Transmitter and transmitter / receiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008202851A JP5151785B2 (en) 2008-08-06 2008-08-06 Transmitter and transmitter / receiver

Publications (2)

Publication Number Publication Date
JP2010041470A true JP2010041470A (en) 2010-02-18
JP5151785B2 JP5151785B2 (en) 2013-02-27

Family

ID=42013526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008202851A Expired - Fee Related JP5151785B2 (en) 2008-08-06 2008-08-06 Transmitter and transmitter / receiver

Country Status (1)

Country Link
JP (1) JP5151785B2 (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046365A (en) * 2011-08-26 2013-03-04 Fujitsu Ltd Radio transmission device
WO2013069087A1 (en) * 2011-11-07 2013-05-16 富士通株式会社 Distortion compensating circuit and distortion compensating method
JP2014525712A (en) * 2011-08-26 2014-09-29 クゥアルコム・インコーポレイテッド Adaptive interference cancellation for calibration against transmit distortion in multiple antenna transmitters
JP2014534704A (en) * 2011-10-14 2014-12-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Adaptive transmitter predistortion that reuses an existing receiver for feedback
WO2016084650A1 (en) * 2014-11-25 2016-06-02 住友電気工業株式会社 Active antenna system
JP6056956B2 (en) * 2013-03-15 2017-01-11 日本電気株式会社 Communication apparatus and distortion suppression method thereof
US9793995B2 (en) 2015-09-28 2017-10-17 Fujitsu Limited Communication device that transmits signals via a plurality of antennas and communication system
WO2018146741A1 (en) * 2017-02-08 2018-08-16 日本電気株式会社 Transmitter, communication system, control method and programm
WO2018199233A1 (en) * 2017-04-27 2018-11-01 日本電気株式会社 Transmitter, communication system, and method and program for controlling transmitter

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001268150A (en) * 2000-03-21 2001-09-28 Hitachi Kokusai Electric Inc Linearizer
JP2004015310A (en) * 2002-06-05 2004-01-15 Mitsubishi Electric Corp Distortion compensating circuit and transmitter
JP2004328710A (en) * 2003-04-07 2004-11-18 Hitachi Kokusai Electric Inc Transmitting amplifier
JP2005033535A (en) * 2003-07-14 2005-02-03 Fujitsu Ten Ltd Radio equipment
JP2006094043A (en) * 2004-09-22 2006-04-06 Matsushita Electric Ind Co Ltd Transmission apparatus and communication apparatus
JP2006211701A (en) * 2006-03-03 2006-08-10 Fujitsu Ltd Envelope detection type linearizer unit and distortion compensation updating method for use in the linearizer unit
US20080144539A1 (en) * 2006-12-14 2008-06-19 Texas Instruments Incorporated Simplified Digital Predistortion in a Time-Domain Duplexed Transceiver

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001268150A (en) * 2000-03-21 2001-09-28 Hitachi Kokusai Electric Inc Linearizer
JP2004015310A (en) * 2002-06-05 2004-01-15 Mitsubishi Electric Corp Distortion compensating circuit and transmitter
JP2004328710A (en) * 2003-04-07 2004-11-18 Hitachi Kokusai Electric Inc Transmitting amplifier
JP2005033535A (en) * 2003-07-14 2005-02-03 Fujitsu Ten Ltd Radio equipment
JP2006094043A (en) * 2004-09-22 2006-04-06 Matsushita Electric Ind Co Ltd Transmission apparatus and communication apparatus
JP2006211701A (en) * 2006-03-03 2006-08-10 Fujitsu Ltd Envelope detection type linearizer unit and distortion compensation updating method for use in the linearizer unit
US20080144539A1 (en) * 2006-12-14 2008-06-19 Texas Instruments Incorporated Simplified Digital Predistortion in a Time-Domain Duplexed Transceiver

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013046365A (en) * 2011-08-26 2013-03-04 Fujitsu Ltd Radio transmission device
JP2014525712A (en) * 2011-08-26 2014-09-29 クゥアルコム・インコーポレイテッド Adaptive interference cancellation for calibration against transmit distortion in multiple antenna transmitters
JP2014534704A (en) * 2011-10-14 2014-12-18 クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ Adaptive transmitter predistortion that reuses an existing receiver for feedback
WO2013069087A1 (en) * 2011-11-07 2013-05-16 富士通株式会社 Distortion compensating circuit and distortion compensating method
JP6056956B2 (en) * 2013-03-15 2017-01-11 日本電気株式会社 Communication apparatus and distortion suppression method thereof
WO2016084650A1 (en) * 2014-11-25 2016-06-02 住友電気工業株式会社 Active antenna system
US9793995B2 (en) 2015-09-28 2017-10-17 Fujitsu Limited Communication device that transmits signals via a plurality of antennas and communication system
WO2018146741A1 (en) * 2017-02-08 2018-08-16 日本電気株式会社 Transmitter, communication system, control method and programm
US10778264B2 (en) 2017-02-08 2020-09-15 Nec Corporation Transmitter, communication system, control method, and program
WO2018199233A1 (en) * 2017-04-27 2018-11-01 日本電気株式会社 Transmitter, communication system, and method and program for controlling transmitter
JPWO2018199233A1 (en) * 2017-04-27 2020-03-12 日本電気株式会社 Transmitter, communication system, transmitter control method and program
US10749480B2 (en) 2017-04-27 2020-08-18 Nec Corporation Transmitter, communication system, and method and program for controlling transmitter

Also Published As

Publication number Publication date
JP5151785B2 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5151785B2 (en) Transmitter and transmitter / receiver
JP5608939B2 (en) Receiver, transmitter, feedback device, transceiver, and signal processing method
US7783263B2 (en) Simplified digital predistortion in a time-domain duplexed transceiver
US6934341B2 (en) Method and apparatus for plurality signal generation
EP2892193B1 (en) I/Q-mismatch compensation method and apparatus
US8831543B2 (en) Method and system for a linearized transmitter including a power amplifier
US20080139141A1 (en) Method and system for estimating and compensating non-linear distortion in a transmitter using data signal feedback
US9596120B2 (en) Signal transmission apparatus, distortion compensation apparatus, and signal transmission method
US8908746B2 (en) Method and apparatus to use auxiliary receiver to compensate multiple transmitters based upon one of the transmitters
JP4901679B2 (en) Wireless transmission / reception device and wireless transmission method
JP2006148940A (en) Inphase/quadrature phase imbalance compensation
CN111865353A (en) RF front end with reduced receiver desensitization
WO2006118317A1 (en) Polar modulation transmitter circuit and communications device
US8090036B2 (en) Transmitter and carrier leak detection method
US20140232468A1 (en) Suppression circuit for suppressing unwanted transmitter output
JP2007104007A (en) Orthogonal modulator, and vector correction method in the same
US8903014B2 (en) Communications device having controller to correct an initial IQ imbalance and associated methods
JP2019057878A (en) Carrier leak compensation method in orthogonal modulator
JP4587893B2 (en) Transceiver
KR20100039255A (en) Apparatus and method for compensating iq mismatch in portable communication system
US9991994B1 (en) Method and terminal device for reducing image distortion
JP2006094043A (en) Transmission apparatus and communication apparatus
JP2002152289A (en) Distortion compensation device
KR20230029921A (en) Apparatus and methods for wireless transmitters
CN112042114B (en) Radio frequency receiver, radio frequency transmitter and communication equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5151785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees