JP2010039511A - パイプライン処理装置、パイプライン処理方法及びパイプライン制御プログラム - Google Patents
パイプライン処理装置、パイプライン処理方法及びパイプライン制御プログラム Download PDFInfo
- Publication number
- JP2010039511A JP2010039511A JP2008198078A JP2008198078A JP2010039511A JP 2010039511 A JP2010039511 A JP 2010039511A JP 2008198078 A JP2008198078 A JP 2008198078A JP 2008198078 A JP2008198078 A JP 2008198078A JP 2010039511 A JP2010039511 A JP 2010039511A
- Authority
- JP
- Japan
- Prior art keywords
- execution code
- processing
- processor element
- path information
- pipeline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】パイプライン処理装置10では、スケジューラが、アプリケーションの初期化時に、複数のステージに分割されたアプリケーションプログラムの各実行コードを各プロセッサ要素PE1〜PE8のローカルメモリ21に個別に割り当てる。アプリケーションの実行中は、各プロセッサ要素PE1〜PE8が、対象データを実行コードにより処理する。各プロセッサ要素PE1〜PE8では、実行コードが対象データの単位データ量の処理を終了したことを検知すると、経路情報に従って他のプロセッサ要素に実行コードを転送する。
【選択図】 図1
Description
第1の発明は、対象データをパイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを記憶する局所記憶手段と、経路情報を記憶する経路情報記憶手段とを有する複数のプロセッサ要素を備えたパイプライン処理装置であって、前記アプリケーションの初期化時に、分割されたステージの各実行コードを前記各プロセッサ要素の局所記憶手段に個別に割り当てる手段と、前記各プロセッサ要素の使用順序を決定し、該使用順序に従った経路情報を前記各プロセッサ要素の経路情報記憶手段に書き込む経路情報書込手段とを備え、前記各プロセッサ要素は、前記対象データを前記実行コードにより処理するデータ処理手段と、前記実行コードが前記対象データの単位データ量の処理を終了したことを検知する検知手段と、前記実行コードが単位データ量の処理を終了したことが前記検知手段により検知された場合、前記経路情報に従って他のプロセッサ要素に前記実行コードを転送する実行コード転送手段とを備えたパイプライン処理装置である。
<第1の実施形態>
図1は本発明の第1の実施形態に係るパイプライン処理装置10の構成を示す模式図である。このパイプライン処理装置10は、複数のプロセッサ要素PE1〜PE8、共有メモリ11、バス12、入出力ポート(I/O)13,14を備えている。なお、図1に示すプロセッサ要素の個数は例示であり、これに限るものではない。
なお、ここではスケジューラが共有メモリ11に記憶されるとしているが、これに限らず、プロセッサ要素のローカルメモリ21に記憶される構成であってもよい。
パイプライン処理装置10の初期化後は、各PEにおいて、STANDBY通知の受取処理、ステージの終了処理、DMA完了通知の受取処理、が随時実行される。
図11は本発明の第2の実施形態に係るパイプライン処理装置10Sの構成を示す模式図である。なお、既に説明した部分と同一部分には同一符号を付し、特に説明がない限りは重複した説明を省略する。本実施形態に係るパイプライン処理装置10Sでは、スケジューラが経路情報を決定するのではなく、各プロセッサ要素が自ら決定する。
本発明の第3の実施形態に係るパイプライン処理装置10Tは、第2の実施形態に係るパイプライン処理装置10Sの変形例であり、実行コードを複製することでパイプライン段数を動的に決定するものである。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に構成要素を適宜組み合わせてもよい。
Claims (6)
- 対象データをパイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを記憶する局所記憶手段と、経路情報を記憶する経路情報記憶手段とを有する複数のプロセッサ要素を備えたパイプライン処理装置であって、
アプリケーションの初期化時に、分割されたステージの各実行コードを前記各プロセッサ要素の局所記憶手段に個別に割り当てる手段と、
前記各プロセッサ要素の使用順序を決定し、該使用順序に従った経路情報を前記各プロセッサ要素の経路情報記憶手段に書き込む経路情報書込手段と、
を備え、
前記各プロセッサ要素は、
前記対象データを前記実行コードにより処理するデータ処理手段と、
前記実行コードが前記対象データの単位データ量の処理を終了したことを検知する検知手段と、
前記実行コードが単位データ量の処理を終了したことが前記検知手段により検知された場合、前記経路情報に従って他のプロセッサ要素に前記実行コードを転送する実行コード転送手段と
を備えたことを特徴とするパイプライン処理装置。 - 対象データをパイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを記憶する局所記憶手段と、経路情報を記憶する経路情報記憶手段と、前記各ステージに対応するステータス情報を記憶するステータス情報記憶手段とを有する複数のプロセッサ要素を備えたパイプライン処理装置であって、
アプリケーションの初期化時に、一のプロセッサ要素の局所記憶手段に、複数のステージに分割された該アプリケーションプログラムの最初のステージの実行コードを割り当てる手段を備え、
前記各プロセッサ要素は、
前記対象データを前記実行コードにより処理するデータ処理手段と、
前記局所記憶手段に実行コードを書き込み可能であるときは、前記ステータス情報を空き状態と設定する手段と、
前記データ処理手段による処理が終了した場合、他のプロセッサ要素に前記実行コードの転送要求を送出する手段と、
他のプロセッサ要素から該実行コードの転送要求を受けたときに、前記ステータス情報が空き状態と設定されている場合、該他のプロセッサ要素に許可応答を送出する手段と、
前記転送要求に応じて他のプロセッサ要素から許可応答を受けた場合、該許可応答元のプロセッサ要素を次の転送先とする経路情報を前記経路情報記憶手段に書き込む経路情報書込手段と、
前記経路情報書込手段により書き込まれた経路情報に従って他のプロセッサ要素に前記実行コードを転送する手段と
を備えたことを特徴とするパイプライン処理装置。 - 対象データをパイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを記憶する局所記憶手段と、経路情報を記憶する経路情報記憶手段とを有する複数のプロセッサ要素を備えたパイプライン処理装置に用いられるパイプライン処理方法であって、
アプリケーションの初期化時に、分割されたステージの各実行コードを前記各プロセッサ要素の局所記憶手段に個別に割り当てる工程と、
前記各プロセッサ要素の使用順序を決定し、該使用順序に従った経路情報を前記各プロセッサ要素の経路情報記憶手段に書き込む経路情報書込工程と、
前記各プロセッサ要素において、前記対象データを前記実行コードにより処理するデータ処理工程と、
前記実行コードが前記対象データの単位データ量の処理を終了したことを検知する検知工程と、
前記実行コードが単位データ量の処理を終了したことが前記検知工程により検知された場合、前記経路情報に従って他のプロセッサ要素に前記実行コードを転送する実行コード転送工程と
を具備したことを特徴とするパイプライン処理方法。 - 対象データをパイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを記憶する局所記憶手段と、経路情報を記憶する経路情報記憶手段と、前記各ステージに対応するステータス情報を記憶するステータス情報記憶手段とを有する複数のプロセッサ要素を備えたパイプライン処理装置に用いられるパイプライン処理方法であって、
アプリケーションの初期化時に、該プログラムを複数のステージの実行コードに分割し、一のプロセッサ要素の局所記憶手段に最初のステージの実行コードを割り当てる工程と、
前記各プロセッサ要素において、対象データを前記実行コードにより処理するデータ処理工程と、
前記局所記憶手段に実行コードを書き込み可能であるときは、前記ステータス情報を空き状態と設定する工程と、
前記各プロセッサ要素において、前記データ処理工程による処理が終了した場合、他のプロセッサ要素に前記実行コードの転送要求を送出する工程と、
前記転送要求を受けた他のプロセッサ要素において、ステータス情報が空き状態と設定されている場合、転送要求元のプロセッサ要素に許可応答を送出する手段と、
前記転送要求に応じて許可応答を受けた場合、該許可応答元のプロセッサ要素を次の転送先とする経路情報を前記経路情報記憶手段に書き込む経路情報書込工程と、
前記経路情報書込工程により書き込まれた経路情報に従って他のプロセッサ要素に前記実行コードを転送する工程と
を具備したことを特徴とするパイプライン処理方法。 - 個別に記憶手段を備えており、対象データをパイプライン処理するため複数のプロセッサ要素に用いられるパイプライン制御プログラムであって、
前記各プロセッサ要素を、
前記パイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを前記記憶手段に書き込む手段、
アプリケーションの初期化時に、予め設定された各プロセッサ要素の使用順序に従った経路情報を前記各プロセッサ要素の記憶手段に書き込む手段、
前記対象データを前記実行コードにより処理するデータ処理手段、
前記実行コードが前記対象データの単位データ量の処理を終了したことを検知する検知手段、
前記実行コードが単位データ量の処理を終了したことが前記検知手段により検知された場合、前記経路情報に従って他のプロセッサ要素に前記実行コードを転送する実行コード転送手段、
として実現させるプログラム。 - 個別に記憶手段を備えており、対象データをパイプライン処理するための複数のプロセッサ要素に用いられるパイプライン制御プログラムであって、
前記各プロセッサ要素を、
前記パイプライン処理するためのプログラムを複数のステージに分割したときの実行コードと前記対象データとを前記記憶手段に書き込む手段、
前記対象データを前記実行コードにより処理するデータ処理手段、
前記記憶手段に実行コードを書き込み可能であるときは、前記ステータス情報を空き状態と設定する手段、
前記データ処理手段による処理が終了した場合、他のプロセッサ要素に前記実行コードの転送要求を送出する手段、
他のプロセッサ要素から該実行コードの転送要求を受けたときに、前記ステータス情報が空き状態と設定されている場合、該他のプロセッサ要素に許可応答を送出する手段、
前記転送要求に応じて他のプロセッサ要素から許可応答を受けた場合、該許可応答元のプロセッサ要素を次の転送先とする経路情報を前記記憶手段に書き込む手段、
前記記憶手段に書き込まれた経路情報に従って他のプロセッサ要素に前記実行コードを転送する手段
として実現させるパイプライン制御プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198078A JP4599438B2 (ja) | 2008-07-31 | 2008-07-31 | パイプライン処理装置、パイプライン処理方法及びパイプライン制御プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008198078A JP4599438B2 (ja) | 2008-07-31 | 2008-07-31 | パイプライン処理装置、パイプライン処理方法及びパイプライン制御プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010039511A true JP2010039511A (ja) | 2010-02-18 |
JP4599438B2 JP4599438B2 (ja) | 2010-12-15 |
Family
ID=42012037
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008198078A Expired - Fee Related JP4599438B2 (ja) | 2008-07-31 | 2008-07-31 | パイプライン処理装置、パイプライン処理方法及びパイプライン制御プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4599438B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844678A (ja) * | 1994-07-29 | 1996-02-16 | Canon Inc | 画像処理装置及びシステム |
JPH08263306A (ja) * | 1995-03-10 | 1996-10-11 | Xerox Corp | パイプラインデータ処理用データ処理システムとパイプラインデータ処理方法 |
JP2004062686A (ja) * | 2002-07-30 | 2004-02-26 | Dainippon Printing Co Ltd | 並列処理システム、サーバ、並列処理方法、プログラム、及び、記録媒体 |
JP2006221638A (ja) * | 2005-02-07 | 2006-08-24 | Sony Computer Entertainment Inc | タスク変更アプリケーションプログラミングインタフェースを提供する方法及び装置 |
-
2008
- 2008-07-31 JP JP2008198078A patent/JP4599438B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0844678A (ja) * | 1994-07-29 | 1996-02-16 | Canon Inc | 画像処理装置及びシステム |
JPH08263306A (ja) * | 1995-03-10 | 1996-10-11 | Xerox Corp | パイプラインデータ処理用データ処理システムとパイプラインデータ処理方法 |
JP2004062686A (ja) * | 2002-07-30 | 2004-02-26 | Dainippon Printing Co Ltd | 並列処理システム、サーバ、並列処理方法、プログラム、及び、記録媒体 |
JP2006221638A (ja) * | 2005-02-07 | 2006-08-24 | Sony Computer Entertainment Inc | タスク変更アプリケーションプログラミングインタフェースを提供する方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4599438B2 (ja) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9928109B2 (en) | Method and system for processing nested stream events | |
JP3139392B2 (ja) | 並列処理システム | |
US7630388B2 (en) | Software defined FIFO memory for storing a set of data from a stream of source data | |
KR101366075B1 (ko) | 멀티코어 플랫폼에서의 태스크 이동 방법 및 장치 | |
US10002031B2 (en) | Low overhead thread synchronization using hardware-accelerated bounded circular queues | |
US20160019067A1 (en) | Mechanism for instruction set based thread execution on a plurality of instruction sequencers | |
TWI426452B (zh) | Work processing device | |
US20120147021A1 (en) | Graphics compute process scheduling | |
US20120229481A1 (en) | Accessibility of graphics processing compute resources | |
US20120188258A1 (en) | Graphics processing dispatch from user mode | |
KR101901587B1 (ko) | 연성 실시간 운영체제의 실시간성을 확보하는 방법 및 장치 | |
JP2012104140A (ja) | 待機状態にあるプロセッサ実行リソースの共有 | |
US20100131720A1 (en) | Management of ownership control and data movement in shared-memory systems | |
US20140068625A1 (en) | Data processing systems | |
WO2007020740A1 (ja) | バッファ管理方法およびバッファ管理装置 | |
US20190236017A1 (en) | Method and system for efficient communication and command system for deferred operation | |
KR20040017822A (ko) | 데이터 전송 방법, 시스템 및 컴퓨터 판독가능 매체 | |
JP2000047887A (ja) | 投機的マルチスレッド処理方法および投機的マルチスレッド処理装置 | |
US20140082624A1 (en) | Execution control method and multi-processor system | |
US20140189711A1 (en) | Cooperative thread array granularity context switch during trap handling | |
US9779044B2 (en) | Access extent monitoring for data transfer reduction | |
JP4599438B2 (ja) | パイプライン処理装置、パイプライン処理方法及びパイプライン制御プログラム | |
US9329893B2 (en) | Method for resuming an APD wavefront in which a subset of elements have faulted | |
US11860785B2 (en) | Method and system for efficient communication and command system for deferred operation | |
KR102170966B1 (ko) | 고성능 비순차 실행 코어의 리오더 버퍼 관리 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100519 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100726 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100927 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |