JP2010026794A - メモリ制御装置及び方法、コンピュータプログラム - Google Patents
メモリ制御装置及び方法、コンピュータプログラム Download PDFInfo
- Publication number
- JP2010026794A JP2010026794A JP2008187474A JP2008187474A JP2010026794A JP 2010026794 A JP2010026794 A JP 2010026794A JP 2008187474 A JP2008187474 A JP 2008187474A JP 2008187474 A JP2008187474 A JP 2008187474A JP 2010026794 A JP2010026794 A JP 2010026794A
- Authority
- JP
- Japan
- Prior art keywords
- data
- writing
- written
- area
- input data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Images
Landscapes
- Information Retrieval, Db Structures And Fs Structures Therefor (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【解決手段】入力データが書き換えを要しない初期データか、複数回の書き換えの可能性のあるデータかを、予め定めた書込ルールに基づいて判別する。初期データであるときは当該入力データを不揮発性メモリの初期データブロック51に書き込む第1書込処理を行う。他方、入力データが複数回の書き換えの可能性のあるデータであるときは、所定回数のデータ書込を可能にする上で必要となる数の実データブロック53を不揮発性メモリにおいて確保し、確保した実データブロック53のうち、書込可能領域に入力データの逐次追記を行い、書込済の実データブロック53については、複数ブロック毎に消去する第2書込処理を行う。
【選択図】図2
Description
「アプリケーションノート U17057JJ3V0AN00」、第3版、NECエレクトロニクス株式会社、2004年11月、p.25−27
第1アドレス群:000Hから0100Hの256バイト分のアドレス
第2アドレス群:0100Hから0500Hの1024バイト分のアドレス
第3アドレス群:0500Hから0800Hの768バイト分のアドレス
第1および第3アドレス群は、頻繁に書き換えが発生するものとする。これに対して、第2アドレス群は、一度だけデータを書き込めば、その後は、読込だけ発生するような、例えば何かの固定パラメータ値を保存している領域であるとする。このとき、すべてのアドレス群を同じ態様で扱うと、書き換えの対象となるデータサイズは、何らの工夫も施さなければ2048バイトとなり、実際には256+768=1024バイトで足りるにも関わらず、書込可能回数の上限が減ることになる。
図1は、本発明の実施の形態例となるメモリ制御装置の構成例を示す図である。このメモリ制御装置1は、プロセッサ2と、本発明のコンピュータ・プログラムを格納したプログラムメモリ3と、揮発性メモリであるワーキングメモリ4とを含む。そして、プロセッサ2が、コンピュータ・プログラムをワーキングメモリ4に展開し、これを実行することにより、データバス6を介して接続された不揮発性メモリ5に対して特徴的なメモリアクセス制御を行う機能、すなわち、受付手段、判別手段、書込処理手段および読込手段を実現する。ワーキングメモリ5には、データ、書込回数の累計値、書込ルールを一時的に保持するバッファも形成される。
不揮発性メモリ5は、EEPROM、フラッシュメモリなど、不揮発の書込領域を確保できるメモリ媒体であり、アドレス体系を持ち、レジストリのようなID又はラベル(ともに識別情報の一種)で管理可能なものである。書込領域はグループ化されている。以後の説明では、書込単位となる複数の書込領域のグループのうち、最小単位のグループをエントリ、複数のエントリのグループをブロックと呼ぶ。
初期データは、原則として1度だけ書き込まれるデータ、つまり書き換えを要しないデータであり、例えば既に書き込まれているデータを読み込むプログラムによってダイレクトに参照される。なお、初期データが存在しないときは、初期値が用意される。初期値は例えば「FFH」、あるいは「0XFF」のような値である。初期データブロック51の書込領域が初期値で埋められているときは、そこに書き込まれているものが何もないため、初期データとして書込可能状態にあることを表す。逆に、指定のアライメントアドレスからサイズ分のデータが、初期値で埋められていない場合は、そこに初期データとして既に書き込まれていることを表す。
書き込まれているデータの検索(読込)は、最新エントリ、つまり最後のエントリから開始される。シーケンス番号は、書込が進むにつれて小さい値となり、最後は0となる。従って、検索時に、フラグに「SEQ」があり、且つ、シーケンス番号が最後を示す「0」であれば、それ以降に続くフラグ「TOP_SEQ」までの実データは、正しく実データブロックに書き込まれて、有効な書込状態であることを示す。逆に、検索(読込)時に、フラグに「SEQ」があり、且つ、シーケンス番号が「0」以外であれば、それ以降に続くフラグ「TOP_SEQ」までの実データは無効、つまり無いものとして扱う。
本実施形態では、データの書込に際して、EEPROMエミュレーションを用いる。そこで、本実施形態におけるEEPROMエミュレーションの概念を図4を参照して説明する。
次に、メモリ制御装置1の動作を具体的に説明する。
メモリ制御装置1は、入力を受け付けた書込対象データ(入力データ)が上述した初期データか、あるいは、何度も書き換える可能性のあるデータかを、書込ルールに基づいて判別する。
第1ルールは、データを書き込むべきアドレス(書込アドレス)又は読み込むべき該当データのアドレス(読込アドレス)が初期データブロック51のアドレス範囲内であれば、それを初期データとして判別するという内容のものである。書込アドレスは、メモリ制御装置1にアクセスするアプリケーションプログラム上で指定される。
メモリ制御装置1は、書込アドレス又は読込アドレスが上記のアドレス範囲内のときは当該データを初期データと判別する。アドレス範囲は必ずしも連続する必要はない。例えば、アドレス[0X3000]〜[0X3100]をある目的で使用する初期データ用として確保しておき、不連続の他のアドレス[0X3600]〜[0X3700]を、マルチメディア処理の実行の際に参照されるパラメータ値(例えばサウンドのON/OFFや解像度等)の設定データや、API(Application Programming Interface)などを書き込む領域として定義することができる。この場合、上位アドレスである[0X3000]から16バイトのデータの読込要求があれば、初期データを返し、他方、下位のアドレスである[0X3600]から16バイトのデータ(API)の読込要求があれば、そのデータを返すという態様で使用することができる。
第2ルールは、不揮発性メモリ5への書込順序とそのデータ記録領域との関係を定めたもので、例えば、不揮発性メモリ5に書き込む最初の入力データであれば、当該入力データを初期データと判別するという内容のものである。このようにすると、初期データを必要とする範囲は、改めて指定する必要がない。
他方、入力データが何度も書き換える可能性のあるデータであるときは、特徴的なEEPROMエミュレーションによる書込、すなわち、所定回数のデータ書込を可能にする上で必要となる数の実データブロック53を不揮発性メモリ5において確保し、確保した実データブロック53のうち、書込可能領域に入力データの逐次追記を行い、書込済の実データブロック53については、複数のブロック毎に消去する第2書込処理とを行う。
第2書込処理では、また、実データブロック53への書込回数を累計しておき、累計値が所定値に達したときは、予め確保した数の実データブロックと同じ数の実データブロックを不揮発性メモリ5において新たに確保し、上記の再構築を行う再構築処理とも行う。
図5(b)に初期データブロックの具体的なアドレス配置を示す。初期データブロックは、例えば0X3000〜0X3100の上位アドレスを、上述したように読込要求があったときに返す初期データの領域とし、下位アドレスを予約領域として使用することができる。
[データ書込処理]
全体的なデータ書込処理の手順を図6に示す。図6を参照すると、メモリ制御装置1は、図示しない入力装置を通じて入力データを受け付け、この入力データが初期データかどうかを書込ルールを参照することにより判別する。初期データではなく、何度も書き込む可能性のあるデータであった場合は、EEPROM基本システム(以下、便宜上「基本システム」と称する)による書込を行う(ステップS101:No、S102)。基本システムによるデータ書込処理については、後述する。
ステップS101において、判別の結果、入力データが初期データであったときは、その入力データが書き込めるかどうかを判定する。書き込めない場合は、ステップS102の処理を行う(ステップS101:No)。初期データとして書き込める場合は、初期データシステムによる書込処理を行う(ステップS101:No、S103:Yes、S104)。初期データシステムによるデータ書込処理については、後述する。
全体的なデータ読込処理の手順を図7に示す。図7を参照すると、複合システムでデータを読み込むときは、まず、基本システムでの読込を開始する(ステップS201)。基本システムで読み込むべきデータが見つかったかどうかを判定し(ステップS202)、見つかった場合は、基本システムでデータを読み込む(ステップSS202:Yes、S203)。基本システムでのデータ読込処理については後述する。
基本システムで読み込むべきデータが見つからない場合は、初期データシステムでの読込を開始する(ステップS202:No、S204)。初期データシステムで読み込むべきデータが見つかったかどうかを判定し(ステップS205)、見つかった場合は、初期データシステムでのデータ読込処理を行う(ステップS206)。初期データシステムでのデータ読込処理については後述する。
他方、ステップS205において、該当データが見つからなかったときは、初期値(本例では「FFH」)を必要サイズ分にした読込データとする(ステップS207)。
初期データシステムによるデータ書込処理の手順を図8に示す。ここでは、上述した第1ルール、すなわち、書込アドレスが初期データの範囲に指定されている場合の手順を示す。前提として、データの書込前段階でのアドレスは、指定のアライメントアドレスになっているものとする。
複合システムでは、書込アドレスが初期データの範囲に指定されているかどうかを判定する(ステップS301)。指定されていない場合は、基本システムでの書込処理に移る(ステップS301:No,S302)。他方、初期データの範囲に指定されている場合は、その書込アドレスの値が、まだ初期値(本例では「FFH」)ですべて埋められているかどうかを判定する(ステップS303)。埋められている場合は(ステップS303:Yes)、入力データを初期データシステムで書き込む(ステップS304)。
初期データシステムによるデータ読込処理の手順を図9に示す。ここでは、上述した第1ルール、すなわち、読込アドレスが初期データの範囲に指定されている場合の手順を示す。前提として、読込前段階でのアドレスは、指定のアライメントアドレスになっているものとする。
複合システムでは、まず、基本システムでの読込を開始する(ステップS401)。基本システムで読み込むべき該当データを探し、見つかった場合は、該当データを基本システムで読み込む(ステップS402:Yes、S403)。該当データが見つからなかった場合は、読込アドレスが初期データの範囲に指定されているかどうかを調べる(ステップS404)。初期データの範囲に指定されている場合は、初期データシステムでデータを読み込む(ステップS404:Yes、S405)。他方、初期データの範囲に指定されていない場合は、該当データは存在しないことを意味するので、初期値(本例では「FFH」)を必要サイズ分にした読込データとする(ステップS404:No、S406)。
初期データシステムによるデータ書込処理の他の手順を図10に示す。ここでは、上述した第2ルール、すなわち、最初に書き込むデータであれば、当該データを初期データと判別するという場合の手順を示す。書込前段階でのアドレスは、指定のアライメントアドレスになっているものとする。
複合システムでは、書込アドレスの初期データの値が、まだ初期値(本例で「FFH」)ですべて埋められているかどうかを判定する(ステップS501)。埋められていない場合は、基本システムでのデータ書込処理に移る(ステップS501:No、S502)。初期値ですべて埋められている場合は、初期データシステムで書込を行う(ステップS501:Yes、S503)。
初期データシステムによるデータ読込処理の他の手順を図11に示す。ここでは、上述した第2ルール、すなわち、最初に書き込まれたデータであれば、当該データを初期データと判別するという場合の手順を示す。読込前段階でのアドレスは、指定のアライメントアドレスになっているものとする。
複合システムでは、基本システムでの読込を開始する(ステップS601)。基本システムで読み込むべき該当データを探し(ステップS602)、見つかった場合は、基本システムでそのデータを読み込む(ステップS602:Yes、S603)。ステップS602において、該当データが見つからなかった場合は、初期データシステムでデータを読み込む(ステップS602:No、S604)。
複合システムでは、データの書込処理に際して、既にデータが書き込まれているデータおよび情報の読込処理が先行する。また、図7に示したように、データ読込処理に際しては、基本システムでの読込が初期データシステムでの読込に先行する。この基本システムによるデータ読込処理について、図12の手順説明図を参照して説明する。
基本システムでは、データの読み込み要求を行うプログラムが指定する読み込むデータのアドレス(addr)の入力をもとに、ブロック情報を計算する(ステップR101)。ここにいうブロック情報は、図3に示した管理領域ブロック及びヘッダブロックに書き込まれているエントリから特定されるブロック番号、データサイズ(size)等の情報である。
基本システムによるデータ書込処理を、図13及び図14を参照して説明する。
図13を参照すると、基本システムで、アプリケーションプログラムからのデータ書込要求の入力を契機に、ブロック情報を計算する(ステップW101)。ブロック情報は、上述したとおりである。その後、書込可能なアドレスのアライメント(a_addr)、サイズのオフセット(offset)を計算する(ステップW102)。書込分割回数SEQ、SMの初期フラグ値を決定する(ステップW103)。「SEQ=1」かどうかの判別を行い、「SEQ=1」であったときは(ステップW104:Yes)、初期データの書込判定と該当のアライメントアドレスのデータ読込処理へ移る(ステップW105)。初期データの書込判定については、図8に示した通りである。ここで同じデータを書き込もうとしてしている場合は、処理を終える(ステップW106:Yes)。
上述した再構築処理は、基本システムにおける特徴的な処理の一つである。この再構築処理の内容を、図15の処理手順図を参照して説明する。
基本システムでは、過去の消去可能なブロックが存在するかどうかを調べる(ステップK101)。過去の消去可能なブロックは、その内容が書き換えられたブロックである。存在するときは、そのブロックを消去する(ステップK101:Yes、K102)。消去可能なブロックが存在しない場合、あるいは存在するが消去した場合は、再構築開始を示す情報を管理領域ブロック52に書き込む(ステップK101:No、K103)。
すべての古いブロックのデータを確認し終えた場合、あるいは、ステップK106において、古いヘッダブロックが無かった場合は(ステップK106)、再構築完了の情報を管理領域に書き込み、書込処理のための待機に戻る(ステップK120)。
このように、本実施形態のメモリ制御装置1では、基本システムにおいて、不揮発性メモリ5へのデータの書込に際して、EEPROMエミュレーション及び再構築を繰り返しながらデータ書込が行われるので、通常の使用態様によれば頻出する特定のアドレスへの集中が回避され、データ書込が平準化される。これにより、無駄のないデータ書込が可能となり、書込可能回数が飛躍的に増加する。例えば、従来の書込方式では1000回程度の書込可能回数しか許されないフラッシュメモリであっても、10万回程度の書込可能回数が確保されるので、同程度のEEPROMの代わりに、フラッシュメモリを使用することができる。
本実施形態では、初期データについては初期データブロック51にそれを書き込み、再構築は、この初期データブロック51を除く領域(ブロック)についてだけ行うようにしたので、無駄な再構築を抑えることができ、全体の書き込み回数がより多くなる利点がある。再構築の回数が減ることにより、データ移動(コピー)のための回数が減り、全体的な処理効率が高まる効果もある。
なお、本実施形態では、不揮発性メモリ5として、フラッシュメモリを例に挙げて説明したが、本発明は、データの書込可能回数に一定の制限がある不揮発性メモリ全般に適用することができるので、使用できる不揮発性メモリの種類は任意であり、フラッシュメモリに限るものではない。
また、本実施形態では、エントリとブロックの2階層のグループでデータの書込を行う場合の例を説明したが、3階層であっても良い。あるいは、エントリ単位であっても良い。
Claims (8)
- データ書込可能回数に一定の制限のある不揮発性メモリへのデータの書込を制御する装置であって、
入力データを受け付ける受付手段と、
前記入力データが書き換えを要しない第1データか書き換えを要する第2データかを、予め定めた書込ルールに基づいて判別する判別手段と、
入力データが前記第1データであるときは当該入力データを前記不揮発性メモリの第1データ領域に書き込む第1書込処理を行い、他方、前記入力データが前記第2データであるときは、所定回数のデータ書込を可能にする上で必要となる数の第2データ領域を前記不揮発性メモリにおいて確保し、確保した第2データ記録領域のうち、書込可能領域に前記入力データの逐次追記を行い、書込済の第2データ領域については、複数領域毎に消去する第2書込処理とを行う書込処理手段と、
を有するメモリ制御装置。 - 前記書込処理手段は、前記書込済の第2データ領域を前記不揮発性メモリの所定領域に一時的に保存しておき、予め定めた条件を満たした時点で消去する、
請求項1記載のメモリ制御装置。 - 前記書込処理手段は、前記第2データ領域への書込回数を累計し、累計値が所定値に達したときは、前記確保した数の前記第2データ領域を前記不揮発性メモリにおいて新たに確保するとともに、確保した第2データ領域へのデータ再構築のための処理を行う、
請求項1又は2記載のメモリ制御装置。 - 前記書込ルールは、第1データ領域のアドレスに書込可能なアドレス範囲を記録したものであり、
前記判別手段は、前記入力データを書き込むべきアドレスが、前記第1データ領域のアドレス範囲内かどうかを判別し、アドレス範囲内のときは当該入力データを前記第1データ領域に書き込むべきデータと判別し、前記アドレス範囲外のときは当該入力データを前記第2データ領域に書き込むべきデータと判別する、
請求項1、2又は3記載のメモリ制御装置。 - 前記書込ルールは、前記不揮発性メモリへの書込順序とそのデータ記録領域との関係を記録したものであり、
前記判別手段は、前記入力データが前記不揮発性メモリに書き込む最初のデータであるときは、当該入力データを前記第1データ領域に書き込むべきデータと判別し、それ意外のデータを前記第2データ領域に書き込むべきデータと判別する、
請求項1乃至4のいずれかの項記載のメモリ制御装置。 - データ書込可能回数に一定の制限のある不揮発性メモリへのデータの書込を制御する装置が実行する方法であって、
入力データを受け付け、受け付けた入力データが書き換えを要しない第1データか書き換えを要する第2データかを、予め定めた書込ルールに基づいて判別するステップと、
入力データが前記第1データであるときは当該入力データを前記不揮発性メモリの第1データ領域に書き込む第1書込処理を行い、他方、前記入力データが前記第2データであるときは、所定回数のデータ書込を可能にする上で必要となる数の第2データ領域を前記不揮発性メモリにおいて確保し、確保した第2データ記録領域のうち、書込可能領域に前記入力データの逐次追記を行い、書込済の第2データ領域については、複数領域毎に消去する第2書込処理とを行うステップとを有する、
メモリ制御方法。 - コンピュータを、データ書込可能回数に一定の制限のある不揮発性メモリへのデータの書込を制御するメモリ制御装置として動作させるためのコンピュータプログラムであって、
前記コンピュータを、
入力データを受け付ける受付手段、
前記入力データが書き換えを要しない第1データか書き換えを要する第2データかを、予め定めた書込ルールに基づいて判別する判別手段、
入力データが前記第1データであるときは当該入力データを前記不揮発性メモリの第1データ領域に書き込む第1書込処理を行い、他方、前記入力データが前記第2データであるときは、所定回数のデータ書込を可能にする上で必要となる数の第2データ領域を前記不揮発性メモリにおいて確保し、確保した第2データ記録領域のうち、書込可能領域に前記入力データの逐次追記を行い、書込済の第2データ領域については、複数領域毎に消去する第2書込処理とを行う書込処理手段、
として機能させるコンピュータプログラム。 - 請求項7記載のコンピュータプログラムを記載して成る、
コンピュータ読み取り可能な記録媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008187474A JP2010026794A (ja) | 2008-07-18 | 2008-07-18 | メモリ制御装置及び方法、コンピュータプログラム |
US12/867,584 US8595413B2 (en) | 2008-02-20 | 2008-12-09 | Memory control method and device, memory access control method, computer program, and recording medium |
PCT/JP2008/072724 WO2009104330A1 (ja) | 2008-02-20 | 2008-12-09 | メモリ制御方法及び装置、メモリアクセス制御方法、コンピュータプログラム、記録媒体 |
CN2008801281804A CN101978361B (zh) | 2008-02-20 | 2008-12-09 | 存储器控制方法以及装置、存储器访问控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008187474A JP2010026794A (ja) | 2008-07-18 | 2008-07-18 | メモリ制御装置及び方法、コンピュータプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010026794A true JP2010026794A (ja) | 2010-02-04 |
Family
ID=41732574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008187474A Ceased JP2010026794A (ja) | 2008-02-20 | 2008-07-18 | メモリ制御装置及び方法、コンピュータプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010026794A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006072461A (ja) * | 2004-08-31 | 2006-03-16 | Mitsubishi Electric Corp | 車載電子制御装置 |
JP2006260468A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体装置 |
-
2008
- 2008-07-18 JP JP2008187474A patent/JP2010026794A/ja not_active Ceased
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006072461A (ja) * | 2004-08-31 | 2006-03-16 | Mitsubishi Electric Corp | 車載電子制御装置 |
JP2006260468A (ja) * | 2005-03-18 | 2006-09-28 | Nec Electronics Corp | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10783071B2 (en) | Data storage device and operating method thereof, wherein mapping table for valid data of source block that has not been copied to destination block has a higher priority than mapping information collected by reverse scanning from end of the destination block | |
JP5336060B2 (ja) | 不揮発性メモリ装置およびそれを動作させる方法 | |
US20030229753A1 (en) | Flash memory file system | |
JP4192129B2 (ja) | メモリ管理装置 | |
US8180955B2 (en) | Computing systems and methods for managing flash memory device | |
US8595413B2 (en) | Memory control method and device, memory access control method, computer program, and recording medium | |
JP2007018499A (ja) | 記憶装置 | |
KR20080063466A (ko) | 플래시 메모리 관리 | |
JP2007004234A (ja) | ストレージ装置 | |
US20050278480A1 (en) | Method of writing data into flash memory | |
JPWO2007000862A1 (ja) | メモリコントローラ、不揮発性記憶装置、不揮発性記憶システム、及びデータ書き込み方法 | |
KR20100094241A (ko) | 예비 블록을 포함하지 않는 불휘발성 메모리 장치 | |
JP4843222B2 (ja) | 半導体記憶装置の制御方法、メモリカード、及びホスト機器 | |
JP2010287049A (ja) | メモリシステムおよびメモリシステムの管理方法 | |
CN112596668A (zh) | 一种存储器的坏块处理方法及系统 | |
US20120297248A1 (en) | Block write handling after corruption | |
JP4235646B2 (ja) | メモリコントローラおよびフラッシュメモリシステム | |
JP4513786B2 (ja) | メモリコントローラ、メモリシステム及びメモリ制御方法 | |
KR100654344B1 (ko) | 플래시 메모리를 이용한 기억장치 및 그 에러 복구 방법 | |
JP5273780B2 (ja) | メモリアクセス制御方法及びメモリ制御装置、コンピュータプログラム | |
JP5617873B2 (ja) | 記憶装置 | |
KR100654343B1 (ko) | 플래시 메모리를 이용한 기억장치 및 그 에러 복구 방법 | |
JP2010026794A (ja) | メモリ制御装置及び方法、コンピュータプログラム | |
JP5180726B2 (ja) | 記憶装置およびデータ書き込み制御方法 | |
JP5491201B2 (ja) | 半導体記録装置及び半導体記録システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100714 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100818 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101125 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130401 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130514 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130723 |
|
AA92 | Notification of invalidation |
Free format text: JAPANESE INTERMEDIATE CODE: A971092 Effective date: 20130806 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130827 |