JP2010025988A - Method of manufacturing liquid crystal display device, and liquid crystal display device - Google Patents

Method of manufacturing liquid crystal display device, and liquid crystal display device Download PDF

Info

Publication number
JP2010025988A
JP2010025988A JP2008183825A JP2008183825A JP2010025988A JP 2010025988 A JP2010025988 A JP 2010025988A JP 2008183825 A JP2008183825 A JP 2008183825A JP 2008183825 A JP2008183825 A JP 2008183825A JP 2010025988 A JP2010025988 A JP 2010025988A
Authority
JP
Japan
Prior art keywords
liquid crystal
substrate
pixel electrode
voltage
counter electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008183825A
Other languages
Japanese (ja)
Inventor
Hisashi Nagata
尚志 永田
Junichi Yamada
淳一 山田
Katsuhiro Kikuchi
克浩 菊池
Takashi Ochi
貴志 越智
Yasutoshi Tasaka
泰俊 田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008183825A priority Critical patent/JP2010025988A/en
Publication of JP2010025988A publication Critical patent/JP2010025988A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing method with which the occurrence of display coarseness on a liquid crystal display device employing a PSA system can be prevented. <P>SOLUTION: The method of manufacturing the liquid crystal display device includes a step of preparing a liquid crystal layer 30 containing liquid crystal molecules 31 and a polymerizable composition and a step of forming an alignment control layer 32 by polymerizing the polymerizable composition with a prescribed voltage applied to the liquid crystal layer 30. In the step of forming the alignment control layer 32, a thin-film transistor 13 is switched between turned-on and turned-off states by a scan signal, and an application voltage is supplied from a signal line 15 to a pixel electrode 12 while the thin-film transistor 13 is in the turned-on state, and the application voltage is held in the pixel electrode 12 and substantially the same reference potential is given to the signal line 15 and a counter electrode 22 while the thin-film transistor 13 is in the turned-off state. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、液晶表示装置の製造方法に関し、特に、PSA方式の液晶表示装置の製造方法に関する。   The present invention relates to a method for manufacturing a liquid crystal display device, and more particularly to a method for manufacturing a PSA type liquid crystal display device.

近年、パーソナルコンピュータのディスプレイや携帯情報端末機器の表示部に用いられる表示装置として、薄型軽量の液晶表示装置が利用されている。しかしながら、従来のツイストネマチック型(TN型)やスーパーツイストネマチック型(STN型)の液晶表示装置は、視野角が狭いという欠点を有しており、それを解決するために様々な技術開発が行われている。   In recent years, a thin and light liquid crystal display device has been used as a display device used for a display of a personal computer or a display unit of a portable information terminal device. However, the conventional twist nematic type (TN type) and super twist nematic type (STN type) liquid crystal display devices have a drawback of a narrow viewing angle, and various technical developments have been carried out to solve this problem. It has been broken.

視野角特性が改善された液晶表示装置として、垂直配向型の液晶層を備えた配向分割型液晶表示装置が知られている。このような液晶表示装置は、VA(Vertical Alignment)モードの液晶表示装置と呼ばれる。VAモードの1つとして、特許文献1には、MVA(Multi-domain Vertical Alignment)モードが開示されている。MVAモードでは、液晶層を介して対向する一対の基板のそれぞれに、液晶分子の配向を規制する配向規制構造が設けられる。配向規制構造は、具体的には、凸部や、電極に形成されたスリットである。凸部やスリットのような配向規制構造が設けられていることにより、液晶層に電圧が印加されたときに、液晶分子の傾斜する方位が互いに異なる複数の領域が形成されるので、視野角特性が向上する。   As a liquid crystal display device with improved viewing angle characteristics, an alignment division type liquid crystal display device having a vertical alignment type liquid crystal layer is known. Such a liquid crystal display device is called a VA (Vertical Alignment) mode liquid crystal display device. As one of VA modes, Patent Document 1 discloses an MVA (Multi-domain Vertical Alignment) mode. In the MVA mode, an alignment regulating structure that regulates the alignment of liquid crystal molecules is provided on each of a pair of substrates opposed via a liquid crystal layer. Specifically, the orientation regulating structure is a protrusion or a slit formed in the electrode. By providing alignment control structures such as protrusions and slits, when a voltage is applied to the liquid crystal layer, multiple regions with different orientations of the liquid crystal molecules are formed. Will improve.

また、特許文献2には、他のVAモードとして、CPA(Continuous Pinwheel Alignment)モードが提案されている。CPAモードでは、液晶層を介して対向する一対の電極の一方に開口部や切欠き部を形成し、開口部や切欠き部上に生成される斜め電界を用いて液晶分子を放射状に傾斜配向させることによって、広視野角を実現する。   Patent Document 2 proposes a CPA (Continuous Pinwheel Alignment) mode as another VA mode. In the CPA mode, an opening or notch is formed in one of a pair of electrodes facing each other through a liquid crystal layer, and liquid crystal molecules are radially inclined and aligned using an oblique electric field generated on the opening or notch. To achieve a wide viewing angle.

さらに、特許文献3には、CPAモードにおける液晶分子の放射状傾斜配向を安定化させる技術が開示されている。この技術によれば、一方の基板に設けた配向規制構造(斜め電界を生成する電極の開口部や切欠き部)によって形成される放射状傾斜配向が、他方の基板に設けた配向規制構造(例えば凸部)によって安定化される。   Further, Patent Document 3 discloses a technique for stabilizing the radial tilt alignment of liquid crystal molecules in the CPA mode. According to this technique, a radially inclined alignment formed by an alignment regulating structure (an opening or a notch in an electrode that generates an oblique electric field) provided on one substrate is an alignment regulating structure (for example, It is stabilized by the convex part).

一方、液晶分子のプレチルト角およびプレチルト方向を規定するための配向制御層(配向維持層)として、ポリマー構造物を形成する方式が特許文献4、特許文献5、特許文献6、特許文献7などに提案されている。この方式はPSA(Polymer-Sustained Alignment)方式と呼ばれる。ポリマー構造物は、予め液晶層に混入しておいた重合性組成物を光重合や熱重合することによって形成される。このようなポリマー構造物をVAモードの液晶表示装置に設けることにより、配向の安定性や応答特性を向上させることができる。
特開平11−242225号公報 特開2003−43525号公報 特開2002−202511号公報 特開2002−23199号公報 特開2003−149647号公報 特開2003−177408号公報 特開2003−307720号公報
On the other hand, a method of forming a polymer structure as an alignment control layer (alignment maintaining layer) for defining the pretilt angle and the pretilt direction of liquid crystal molecules is disclosed in Patent Document 4, Patent Document 5, Patent Document 6, Patent Document 7, and the like. Proposed. This method is called a PSA (Polymer-Sustained Alignment) method. The polymer structure is formed by photopolymerization or thermal polymerization of a polymerizable composition previously mixed in the liquid crystal layer. By providing such a polymer structure in a VA mode liquid crystal display device, stability of alignment and response characteristics can be improved.
Japanese Patent Laid-Open No. 11-242225 JP 2003-43525 A JP 2002-202511 A JP 2002-23199 A JP 2003-149647 A Japanese Patent Laid-Open No. 2003-177408 JP 2003-307720 A

ポリマー構造物を形成する工程(以下では「PSA化工程」と呼ぶ。)は、液晶分子が垂直配向した状態ではなく、液晶層に所定の電圧を印加して液晶分子を傾斜配向させた状態で行われる。また、PSA化工程における液晶層への電圧の印加は、液晶が分極しないように、印加電圧の極性が周期的に反転するように行われる(つまり交流駆動が行われる)。   The process of forming the polymer structure (hereinafter referred to as “PSA process”) is not a state in which the liquid crystal molecules are vertically aligned, but in a state in which the liquid crystal molecules are tilted by applying a predetermined voltage to the liquid crystal layer. Done. In addition, the application of voltage to the liquid crystal layer in the PSA process is performed such that the polarity of the applied voltage is periodically reversed (that is, AC driving is performed) so that the liquid crystal is not polarized.

PSA化工程における電圧印加(交流駆動)の方法としては、(1)各画素に設けられた薄膜トランジスタ(TFT)をオン状態にして画素電極の電位を固定しつつ、対向電極の電位を振動させる方法や、(2)TFTをオフ状態にして画素電極をフロート状態(電気的に浮遊した状態)にしつつ、対向電極の電位を振動させる方法がある。   As a method of voltage application (AC drive) in the PSA process, (1) a method of oscillating the potential of the counter electrode while fixing the potential of the pixel electrode by turning on a thin film transistor (TFT) provided in each pixel (2) There is a method in which the potential of the counter electrode is oscillated while the TFT is turned off and the pixel electrode is floated (electrically floating).

まず、上記方法(1)の具体例を図9を参照しながら説明する。図9に示すCPAモードの液晶表示装置500は、各画素にTFT(不図示)が設けられたTFT基板510と、TFT基板510に対向する対向基板520と、これらの間に設けられた垂直配向型の液晶層530とを備えている。対向基板520上には、液晶分子531に対する配向規制力を有し、液晶ドメインの配向中心を固定するための凸部523が設けられている。   First, a specific example of the method (1) will be described with reference to FIG. A CPA mode liquid crystal display device 500 shown in FIG. 9 includes a TFT substrate 510 in which a TFT (not shown) is provided in each pixel, a counter substrate 520 facing the TFT substrate 510, and a vertical alignment provided therebetween. Type liquid crystal layer 530. On the counter substrate 520, a convex portion 523 having an alignment regulating force for the liquid crystal molecules 531 and fixing the alignment center of the liquid crystal domain is provided.

図9(a)、(b)、および(c)に示すように、走査配線514からTFTのゲート電極に+10Vのゲートオン電圧が印加されることによってTFTはオン状態とされており、画素電極512には、信号配線(不図示)を介して0Vの電位が与えられている。このような状態で対向電極522の電位を+4V(図9(a))と−4V(図9(b))に振動させると、液晶層530に印加される電圧の極性が、対向電極522の電位の振動に同期して反転するので、交流駆動を行うことができる。   As shown in FIGS. 9A, 9B, and 9C, the TFT is turned on when a gate-on voltage of +10 V is applied from the scanning wiring 514 to the gate electrode of the TFT, and the pixel electrode 512 is turned on. Is supplied with a potential of 0 V via a signal wiring (not shown). In this state, when the potential of the counter electrode 522 is vibrated to +4 V (FIG. 9A) and −4 V (FIG. 9B), the polarity of the voltage applied to the liquid crystal layer 530 is changed to that of the counter electrode 522. Since it reverses in synchronization with the oscillation of the potential, AC driving can be performed.

次に、上記方法(2)の具体例を図10を参照しながら説明する。図10(a)、(b)、および(c)に示すように、走査配線514からTFTのゲート電極に−5Vのゲートオフ電圧が印加されることによってTFTはオフ状態とされており、画素電極512はフロート状態(電気的に浮遊した状態)となっている。このような状態で対向電極522の電位を+8V(図10(a))と−8V(図10(b))に振動させると、画素電極512の電位も振動する。例えば液晶容量と補助容量CS(図中に模式的に回路記号で示している。)とが同じ容量値である場合には、画素電極512の電位は+4V(図10(a))と−4V(図10(b))に振動する。そのため、液晶層530に印加される電圧の極性が周期的に反転するので、交流駆動を行うことができる。 Next, a specific example of the method (2) will be described with reference to FIG. As shown in FIGS. 10A, 10B, and 10C, the TFT is turned off by applying a gate-off voltage of −5 V from the scanning wiring 514 to the gate electrode of the TFT. 512 is in a float state (electrically floating state). In this state, when the potential of the counter electrode 522 is vibrated to +8 V (FIG. 10A) and −8 V (FIG. 10B), the potential of the pixel electrode 512 is also vibrated. For example, when the liquid crystal capacitance and the auxiliary capacitance C S (schematically indicated by circuit symbols in the figure) have the same capacitance value, the potential of the pixel electrode 512 is +4 V (FIG. 10A) and −. Vibrates to 4V (FIG. 10B). Therefore, the polarity of the voltage applied to the liquid crystal layer 530 is periodically reversed, so that AC driving can be performed.

しかしながら、本願発明者の検討によれば、上記の方法(1)および(2)で液晶層530への電圧印加を行いながらPSA化工程を実行すると、次の理由により表示にざらつきが発生して表示品位が低下してしまうことがわかった。   However, according to the study of the present inventor, when the PSA process is performed while applying a voltage to the liquid crystal layer 530 by the above methods (1) and (2), the display is rough for the following reason. It was found that the display quality deteriorates.

図11は、PSA化工程において傾斜配向した1画素内の液晶分子531を、液晶表示装置の上面側から見た図である。図11の(a)は液晶分子531の理想的な傾斜配向状態を表しており、(b)および(c)は上記方法(1)および(2)による、表示にざらつきを発生させ得る傾斜配向状態を模式的に表している。これらの図では、液晶分子531の傾斜配向を表すため、各液晶分子531を、対向電極522に近い部分がより大きく見えるように図示している(対向電極522に近い側の液晶分子531の端部を円にて示している)。   FIG. 11 is a view of the liquid crystal molecules 531 in one pixel that are inclined and aligned in the PSA process, as viewed from the upper surface side of the liquid crystal display device. FIG. 11A shows an ideal tilted alignment state of the liquid crystal molecules 531, and FIGS. 11B and 11C show tilted alignments that can cause roughness in display by the above methods (1) and (2). The state is schematically represented. In these drawings, in order to represent the tilted alignment of the liquid crystal molecules 531, each liquid crystal molecule 531 is illustrated so that the portion close to the counter electrode 522 looks larger (the end of the liquid crystal molecule 531 closer to the counter electrode 522). The part is indicated by a circle).

PSA化工程では、1画素内の液晶分子531が、図11(a)に示すように、凸部523を中心に一様に放射状に傾斜する状態(放射状傾斜配向)が理想的であり、これよって表示ムラの少ない広視野角の表示が実現される。しかし、上記方法(1)および(2)によって交流駆動を行う場合、図9および図10に示したように、対向電極522には常に0Vではない電位が与えられるのに対し、信号配線516および補助容量配線518の電位は0Vに保たれるため、これら配線の上に位置する液晶分子531も傾斜配向する。ここで、信号配線516および補助容量配線518は隣り合う2つの画素の境界に沿って延びているので、これら配線の上の液晶分子531には、両画素からの相反する方向への配向規制力がほぼ均等に作用する(つまり、両画素からの配向規制力が相殺される)。したがって、これらの配線の上の液晶分子531は、図11(b)および図11(c)に示すように(補助容量配線518上の液晶分子531の図示は省略している)、信号配線516および補助容量配線518の延びる方向に沿った向きに配向することになる。   In the PSA process, it is ideal that the liquid crystal molecules 531 in one pixel are uniformly radially inclined with respect to the convex portion 523 as shown in FIG. Therefore, wide viewing angle display with little display unevenness is realized. However, when AC driving is performed by the above methods (1) and (2), as shown in FIGS. 9 and 10, the counter electrode 522 is always supplied with a potential other than 0 V, whereas the signal wiring 516 and Since the potential of the auxiliary capacitor wiring 518 is maintained at 0 V, the liquid crystal molecules 531 positioned on these wirings are also tilted. Here, since the signal wiring 516 and the auxiliary capacitance wiring 518 extend along the boundary between two adjacent pixels, the liquid crystal molecules 531 on these wirings have an alignment regulating force in opposite directions from both pixels. Acts almost evenly (that is, the alignment regulating force from both pixels is offset). Therefore, the liquid crystal molecules 531 on these wirings are not shown in FIG. 11B and FIG. 11C (the liquid crystal molecules 531 on the auxiliary capacitance wiring 518 are not shown), and the signal wiring 516. And, it is oriented in the direction along the direction in which the storage capacitor line 518 extends.

図11(b)は一対の信号配線516の上の液晶分子531がすべて信号配線516に沿って図の下向きに傾斜した状態を、また図11(c)は一対の信号配線516の一方の上の液晶分子531が下向きに傾斜し、他方の信号配線516の上の液晶分子531が図の上向きに配向した状態を、それぞれ表している。いずれも場合でも、信号配線516上の液晶分子531の傾斜配向に引きずられて、信号配線516の近傍(図中aおよびbで示す領域)の液晶分子531の配向方向が乱され、図11(a)に示す理想的な傾斜配向状態は得られない。また、図示してはいないが、一つの信号配線516の上の液晶分子531が、信号配線516上の一点を境界として逆向きの傾斜配向(例えば図の上向きの傾斜配向と下向きの傾斜配向)をとる状態も起こり得、またその境界が移動することもあり得る。そのような場合も画素内の液晶分子531の配向が乱れ、理想的な傾斜配向状態は得られない。   11B shows a state in which all the liquid crystal molecules 531 on the pair of signal wirings 516 are inclined downward along the signal wiring 516, and FIG. 11C shows the state above one of the pair of signal wirings 516. The liquid crystal molecules 531 are inclined downward, and the liquid crystal molecules 531 on the other signal wiring 516 are oriented upward in the drawing. In any case, the alignment direction of the liquid crystal molecules 531 in the vicinity of the signal wiring 516 (regions indicated by a and b in the figure) is disturbed by the tilted orientation of the liquid crystal molecules 531 on the signal wiring 516, and FIG. The ideal inclined alignment state shown in a) cannot be obtained. Although not shown, the liquid crystal molecules 531 on one signal line 516 are inclined in the opposite direction with respect to one point on the signal line 516 (for example, upward and downward inclined alignments in the figure). May occur, and the boundary may move. Even in such a case, the orientation of the liquid crystal molecules 531 in the pixel is disturbed, and an ideal inclined orientation state cannot be obtained.

このように乱れた傾斜配向がなされた状態でPSA化工程が行われると、形成されたポリマー構造物によって表示時に配向される液晶分子にも乱れが生じ、その結果、画素ごとに配向状態がばらついて、表示におけるざらつき(輝度の不均一)を発生させる。   When the PSA process is performed in such a disordered tilted orientation, liquid crystal molecules that are oriented at the time of display are also disturbed by the formed polymer structure. As a result, the orientation state varies from pixel to pixel. As a result, roughness in the display (non-uniform luminance) occurs.

さらに、上記方法(2)においては、PSA化工程は、TFTをオフとし、画素電極512をフロート状態とした上で行われる。このため、例えば製造の初期段階で画素電極512に何らかのDC電圧が印加された場合、PSA化工程ではそのDC電圧を重畳した状態でAC電圧が印加され、所望の電圧とは異なる電圧でのポリマー化が行われてしまうとう問題がある。また、画素電極512に負のDC電圧が重畳された状態でAC駆動がなされた場合、走査配線514のオフ電位よりも画素電極512の電位が下がってしまうことも起こり得、その場合、TFTが導通されて所望の電圧とは全く異なる印加電圧によってポリマー化が行われる恐れがある。このような印加電圧によってPSA化が行われた液晶表示装置においては、表示時における液晶分子の配向異常が発生し、表示品質が低下する。   Further, in the above method (2), the PSA process is performed after the TFT is turned off and the pixel electrode 512 is floated. For this reason, for example, when some DC voltage is applied to the pixel electrode 512 in the initial stage of manufacture, an AC voltage is applied in a state where the DC voltage is superimposed in the PSA process, and a polymer with a voltage different from the desired voltage is applied. There is a problem that will be done. In addition, when AC driving is performed in a state where a negative DC voltage is superimposed on the pixel electrode 512, the potential of the pixel electrode 512 may be lower than the off-potential of the scanning wiring 514. Polymerization may occur with an applied voltage that is conductive and completely different from the desired voltage. In a liquid crystal display device that has been made into a PSA by such an applied voltage, an abnormal alignment of liquid crystal molecules occurs during display, and display quality deteriorates.

本発明は、上記問題に鑑みてなされたものであり、その目的は、PSA方式の液晶表示装置に対して、表示のざらつきを低減させ、高品質の表示を提供し得る製造方法を提供することにある。   The present invention has been made in view of the above problems, and an object of the present invention is to provide a manufacturing method capable of reducing display roughness and providing a high-quality display for a PSA type liquid crystal display device. It is in.

本発明による液晶表示装置の製造方法は、複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、および前記薄膜トランジスタに表示信号を供給する信号配線を有する第1基板と、前記画素電極に対向する対向電極を有する第2基板と、前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成された液晶表示装置の製造方法であって、液晶材料および重合性組成物を含む前記液晶層を用意する工程と、前記液晶層に所定の電圧が印加された状態で前記液晶層中の重合性組成物を重合することによって前記配向制御層を形成する工程と、を含み、前記配向制御層を形成する工程において、前記走査信号によって前記薄膜トランジスタのオンとオフとを切り替え、前記薄膜トランジスタがオン状態の時に、前記信号配線から前記画素電極に印加電圧を供給し、前記薄膜トランジスタがオフ状態の時には、前記画素電極に前記印加電圧を保持するとともに、前記信号配線に前記対向電極と実質的に同じ基準電位を与える。   A method of manufacturing a liquid crystal display device according to the present invention includes a pixel electrode disposed in each of a plurality of pixels, a thin film transistor electrically connected to the pixel electrode, a scanning wiring for supplying a scanning signal to the thin film transistor, A first substrate having a signal wiring for supplying a display signal to the thin film transistor; a second substrate having a counter electrode facing the pixel electrode; and a liquid crystal layer provided between the first substrate and the second substrate; A vertical alignment film is formed between at least one of the first substrate and the second substrate and the liquid crystal layer, and the liquid crystal layer is disposed between the vertical alignment film and the liquid crystal layer. A method of manufacturing a liquid crystal display device in which an alignment control layer for defining the alignment direction of the liquid crystal molecules contained is formed, the liquid crystal layer including a liquid crystal material and a polymerizable composition being prepared. Forming the alignment control layer by polymerizing a polymerizable composition in the liquid crystal layer in a state where a predetermined voltage is applied to the liquid crystal layer, and forming the alignment control layer. The thin film transistor is switched on and off by the scanning signal, and when the thin film transistor is in an on state, an applied voltage is supplied from the signal wiring to the pixel electrode, and when the thin film transistor is in an off state, the application is applied to the pixel electrode While holding the voltage, a reference potential substantially the same as that of the counter electrode is applied to the signal wiring.

ある実施形態では、前記配向制御層を形成する工程において、前記走査信号に同期させて前記信号配線に正の電位と負の電位を交互に与えることにより、前記画素電極に正の電圧と負の電圧を交互に保持させる。   In one embodiment, in the step of forming the alignment control layer, a positive potential and a negative potential are alternately applied to the signal wiring in synchronization with the scanning signal, whereby a positive voltage and a negative potential are applied to the pixel electrode. The voltage is held alternately.

ある実施形態では、前記配向制御層を形成する工程において、前記走査配線に前記薄膜トランジスタをオン状態にする第1の電位とオフ状態にする第2の電位とを交互に与え、前記走査配線の電位が前記第2の電位である時、前記信号配線の電位と前記対向電極の電位とを実質的に等しくする。   In one embodiment, in the step of forming the alignment control layer, a first potential for turning on the thin film transistor and a second potential for turning off the thin film transistor are alternately applied to the scanning wiring, and the potential of the scanning wiring is formed. Is the second potential, the signal wiring potential and the counter electrode potential are made substantially equal.

ある実施形態では、前記配向制御層を形成する工程を実施する間、前記対向電極の電位が前記基準電位に実質的に一定に保たれる。   In one embodiment, the potential of the counter electrode is kept substantially constant at the reference potential during the step of forming the alignment control layer.

ある実施形態では、前記基準電位が略0V(ボルト)またはアース電位である。   In one embodiment, the reference potential is approximately 0 V (volt) or ground potential.

ある実施形態では、前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記信号配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有するように形成される。   In one embodiment, the alignment control layer is configured so that liquid crystal molecules on the pixel electrode are perpendicular to the surface of the first substrate when no voltage is applied between the pixel electrode and the counter electrode. The liquid crystal molecules on the signal wiring are maintained so as to be substantially perpendicular to the surface of the first substrate.

ある実施形態において、前記複数の画素のそれぞれは、前記画素電極、前記液晶層、および前記対向電極によって形成される液晶容量と、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量とを有し、前記補助容量対向電極は補助容量配線に電気的に接続されており、前記配向制御層を形成する工程を実施する間、前記補助容量配線の電位が前記対向電極の電位と実質的に同じ電位に保たれる。   In one embodiment, each of the plurality of pixels includes a liquid crystal capacitor formed by the pixel electrode, the liquid crystal layer, and the counter electrode, an auxiliary capacitor electrode electrically connected to the pixel electrode, an insulating layer, And an auxiliary capacitance formed by an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer, and the auxiliary capacitance counter electrode is electrically connected to an auxiliary capacitance wiring, and the orientation control During the step of forming the layer, the potential of the storage capacitor line is kept substantially the same as the potential of the counter electrode.

ある実施形態では、前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記補助容量配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有するように形成される。   In one embodiment, the alignment control layer is configured so that liquid crystal molecules on the pixel electrode are perpendicular to the surface of the first substrate when no voltage is applied between the pixel electrode and the counter electrode. The liquid crystal molecules on the storage capacitor line are maintained so as to be substantially perpendicular to the surface of the first substrate.

ある実施形態では、前記重合性組成物が光重合性を有し、前記配向制御層を形成する工程が前記液晶層に光を照射することによって実行される。   In one embodiment, the polymerizable composition has photopolymerizability, and the step of forming the alignment control layer is performed by irradiating the liquid crystal layer with light.

本発明による液晶表示装置の他の製造方法は、複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、前記薄膜トランジスタに表示信号を供給する信号配線、および補助容量配線を有する第1基板と、前記画素電極に対向する対向電極を有する第2基板と、前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、前記複数の画素のそれぞれは、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量を有し、前記第1基板は、前記補助容量対向電極に電気的に接続された補助容量配線を有し、前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成された液晶表示装置の製造方法であって、液晶材料および重合性組成物を含む前記液晶層を用意する工程と、前記液晶層に所定の電圧が印加された状態で前記液晶層中の重合性組成物を重合することによって前記配向制御層を形成する工程と、を含み、前記配向制御層を形成する工程において、前記走査信号によって前記薄膜トランジスタのオンとオフとを切り替え、前記薄膜トランジスタがオン状態の時に、前記信号配線から前記画素電極に印加電圧を供給し、前記配向制御層を形成する工程を実施する間、前記補助容量配線の電位が前記対向電極の電位と実質的に同じ電位に保たれる。   Another manufacturing method of the liquid crystal display device according to the present invention includes a pixel electrode disposed in each of a plurality of pixels, a thin film transistor electrically connected to the pixel electrode, a scanning wiring for supplying a scanning signal to the thin film transistor, A first substrate having a signal line for supplying a display signal to the thin film transistor and a storage capacitor line, a second substrate having a counter electrode facing the pixel electrode, and between the first substrate and the second substrate And each of the plurality of pixels includes an auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary electrode facing the auxiliary capacitance electrode through the insulating layer An auxiliary capacitor formed by a capacitor counter electrode, wherein the first substrate has an auxiliary capacitor wiring electrically connected to the auxiliary capacitor counter electrode; A vertical alignment film is formed between at least one of the second substrates and the liquid crystal layer, and an alignment direction of liquid crystal molecules contained in the liquid crystal layer is defined between the vertical alignment film and the liquid crystal layer. A method of manufacturing a liquid crystal display device in which an alignment control layer is formed, the step of preparing the liquid crystal layer containing a liquid crystal material and a polymerizable composition, and a state in which a predetermined voltage is applied to the liquid crystal layer Forming the alignment control layer by polymerizing a polymerizable composition in the liquid crystal layer, and in the step of forming the alignment control layer, the thin film transistor is switched on and off by the scanning signal. When the thin film transistor is in an ON state, an applied voltage is supplied from the signal wiring to the pixel electrode and the step of forming the orientation control layer is performed. It kept substantially the same potential as the potential of counter electrode.

本発明による液晶表示装置は、複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、および前記薄膜トランジスタに表示信号を供給する信号配線を有する第1基板と、前記画素電極に対向する対向電極を有する第2基板と、前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成されており、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子は前記配向制御層によって前記第1基板の面に垂直な方向から傾いた状態に維持され、前記信号配線の上の液晶分子は前記第1基板の面にほぼ垂直に維持されている。   The liquid crystal display device according to the present invention includes a pixel electrode disposed in each of a plurality of pixels, a thin film transistor electrically connected to the pixel electrode, a scanning line for supplying a scanning signal to the thin film transistor, and a display on the thin film transistor. A first substrate having a signal wiring for supplying a signal; a second substrate having a counter electrode facing the pixel electrode; and a liquid crystal layer provided between the first substrate and the second substrate. A vertical alignment film is formed between at least one of the first substrate and the second substrate and the liquid crystal layer, and the liquid crystal contained in the liquid crystal layer is between the vertical alignment film and the liquid crystal layer. An alignment control layer for defining the alignment direction of molecules is formed, and in a state where no voltage is applied between the pixel electrode and the counter electrode, a liquid crystal component on the pixel electrode is formed. Is maintained in a state inclined from the direction perpendicular to the plane of the first substrate by the orientation control layer, the liquid crystal molecules on said signal lines is maintained substantially perpendicular to the plane of the first substrate.

ある実施形態では、前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記信号配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有する。   In one embodiment, the alignment control layer is configured so that liquid crystal molecules on the pixel electrode are perpendicular to the surface of the first substrate when no voltage is applied between the pixel electrode and the counter electrode. The liquid crystal molecules on the signal wiring are maintained substantially perpendicular to the surface of the first substrate.

ある実施形態において、前記複数の画素のそれぞれは、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量を有し、前記第1基板は、前記補助容量対向電極に電気的に接続された補助容量配線を有し、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記補助容量配線の上の液晶分子は前記第1基板の面にほぼ垂直に維持されている。   In one embodiment, each of the plurality of pixels is formed by an auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer The first substrate has a storage capacitor wire electrically connected to the storage capacitor counter electrode, and no voltage is applied between the pixel electrode and the counter electrode. In the state, the liquid crystal molecules on the storage capacitor line are maintained substantially perpendicular to the surface of the first substrate.

ある実施形態では、前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記補助容量配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有する。   In one embodiment, the alignment control layer is configured so that liquid crystal molecules on the pixel electrode are perpendicular to the surface of the first substrate when no voltage is applied between the pixel electrode and the counter electrode. The liquid crystal molecules on the storage capacitor line are maintained substantially perpendicular to the surface of the first substrate.

本発明による他の液晶表示装置は、複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、および前記薄膜トランジスタに表示信号を供給する信号配線を有する第1基板と、前記画素電極に対向する対向電極を有する第2基板と、前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、前記複数の画素のそれぞれは、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量を有し、前記第1基板は、前記補助容量対向電極に電気的に接続された補助容量配線を有し、前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成されており、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子は前記配向制御層によって前記第1基板の面に垂直な方向から傾いた状態に維持され、前記補助容量配線の上の液晶分子は前記第1基板の面にほぼ垂直に維持されている。   Another liquid crystal display device according to the present invention includes a pixel electrode disposed in each of a plurality of pixels, a thin film transistor electrically connected to the pixel electrode, a scanning wiring for supplying a scanning signal to the thin film transistor, and the thin film transistor A first substrate having a signal wiring for supplying a display signal to the second substrate, a second substrate having a counter electrode facing the pixel electrode, a liquid crystal layer provided between the first substrate and the second substrate, Each of the plurality of pixels is formed by an auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer The first substrate has an auxiliary capacitance wiring electrically connected to the auxiliary capacitance counter electrode, and at least one of the first substrate and the second substrate. A vertical alignment film is formed between the liquid crystal layer and an alignment control layer for defining the alignment direction of the liquid crystal molecules contained in the liquid crystal layer between the vertical alignment film and the liquid crystal layer. In the state where no voltage is applied between the pixel electrode and the counter electrode, the liquid crystal molecules on the pixel electrode are formed by the alignment control layer from a direction perpendicular to the surface of the first substrate. The tilted state is maintained, and the liquid crystal molecules on the storage capacitor line are maintained substantially perpendicular to the surface of the first substrate.

ある実施形態では、前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記補助容量配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有する。   In one embodiment, the alignment control layer is configured so that liquid crystal molecules on the pixel electrode are perpendicular to the surface of the first substrate when no voltage is applied between the pixel electrode and the counter electrode. The liquid crystal molecules on the storage capacitor line are maintained substantially perpendicular to the surface of the first substrate.

本発明によれば、PSA方式の液晶表示装置の配向制御層の形成工程において、画素電極の電位が信号配線から与えられた電位に保持されるため、液晶層に所望の電圧が印加された状態で配向制御層が形成される。このとき信号配線または補助容量配線に対向電極と実質的に同じ基準電位が与えられるので、信号配線または補助容量配線の上の液晶分子が基板面にほぼ垂直に配向する。したがって、配向制御層の形成時における画素電極上の液晶分子の配向の乱れが減少するので、配向制御層に理想的な配向制御機能を与えることができる。これにより、表示時の各画素における液晶分子の配向乱れが低減され、画素ごとの輝度特性のばらつきが減少するので、表示のざらつきが低減する。   According to the present invention, in the process of forming the alignment control layer of the PSA liquid crystal display device, the potential of the pixel electrode is held at the potential given from the signal wiring, and thus a desired voltage is applied to the liquid crystal layer. Thus, the orientation control layer is formed. At this time, since substantially the same reference potential as that of the counter electrode is applied to the signal wiring or the auxiliary capacitance wiring, the liquid crystal molecules on the signal wiring or the auxiliary capacitance wiring are aligned substantially perpendicularly to the substrate surface. Accordingly, since the disorder of the alignment of the liquid crystal molecules on the pixel electrode during the formation of the alignment control layer is reduced, an ideal alignment control function can be given to the alignment control layer. Thereby, the alignment disorder of the liquid crystal molecules in each pixel at the time of display is reduced, and variations in luminance characteristics from pixel to pixel are reduced, so that display roughness is reduced.

また、本発明によれば、電圧無印加時に信号配線または補助容量配線の上の液晶分子が基板面にほぼ垂直に配向するので、画素電極上の液晶分子に乱れの少ないプレチルトを与えることが可能となる。これにより、表示時における液晶分子の配向乱れが低減され、各画素に一様な輝度特性を与えることが可能となるので、表示のざらつきが低減する。   Further, according to the present invention, the liquid crystal molecules on the signal wiring or the auxiliary capacitance wiring are aligned almost perpendicularly to the substrate surface when no voltage is applied, so that the liquid crystal molecules on the pixel electrode can be given a pre-tilt with little disturbance. It becomes. Thereby, the alignment disorder of the liquid crystal molecules at the time of display is reduced, and uniform luminance characteristics can be given to each pixel, so that display roughness is reduced.

以下、図面を参照しながら本発明の実施形態を説明する。なお、本発明は以下の実施形態に限定されるものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In addition, this invention is not limited to the following embodiment.

図1、図2および図3に、本実施形態におけるCPAモードの液晶表示装置100を示す。図1は、液晶表示装置100の1つの画素に対応した領域を模式的に示す平面図である。図2は、図1中の2A−2A’線に沿った断面図であり、液晶層に電圧が印加されていない状態(しきい値電圧未満の電圧が印加されている状態)を示している。また、図3は、液晶表示装置100の1つの画素の等価回路を示している。   1, 2 and 3 show a CPA mode liquid crystal display device 100 according to the present embodiment. FIG. 1 is a plan view schematically showing a region corresponding to one pixel of the liquid crystal display device 100. FIG. 2 is a cross-sectional view taken along line 2A-2A ′ in FIG. 1 and shows a state in which no voltage is applied to the liquid crystal layer (a state in which a voltage less than the threshold voltage is applied). . FIG. 3 shows an equivalent circuit of one pixel of the liquid crystal display device 100.

液晶表示装置100は、液晶表示パネル100aを備え、マトリクス状に配列された複数の画素を有している。液晶表示パネル100aは、アクティブマトリクス基板(第1基板)10と、アクティブマトリクス基板10に対向する対向基板(第2基板)20と、アクティブマトリクス基板10と対向基板20との間に設けられた垂直配向型の液晶層30とを含んでいる。   The liquid crystal display device 100 includes a liquid crystal display panel 100a and includes a plurality of pixels arranged in a matrix. The liquid crystal display panel 100 a includes an active matrix substrate (first substrate) 10, a counter substrate (second substrate) 20 facing the active matrix substrate 10, and a vertical provided between the active matrix substrate 10 and the counter substrate 20. And an alignment type liquid crystal layer 30.

アクティブマトリクス基板10は、各画素に配置された画素電極12、画素電極12に電気的に接続された薄膜トランジスタ(TFT)13、スイッチング素子であるTFT13に走査信号を供給する走査配線(ゲートバスライン)14、TFT13に表示信号を供給する信号配線(ソースバスライン)15を有する。画素電極12、TFT13、走査配線14および信号配線15は、透明基板(例えばガラス基板やプラスチック基板)11上に設けられている。また、透明基板11上には、補助容量配線16も設けられている。   The active matrix substrate 10 includes a pixel electrode 12 disposed in each pixel, a thin film transistor (TFT) 13 electrically connected to the pixel electrode 12, and a scanning wiring (gate bus line) for supplying a scanning signal to the TFT 13 serving as a switching element. 14 and a signal wiring (source bus line) 15 for supplying a display signal to the TFT 13. The pixel electrode 12, the TFT 13, the scanning wiring 14, and the signal wiring 15 are provided on a transparent substrate (for example, a glass substrate or a plastic substrate) 11. On the transparent substrate 11, auxiliary capacitance wiring 16 is also provided.

画素電極12は、複数のサブ画素電極12aを有している。なお、本実施形態では、2つのサブ画素電極12aを有する画素電極12を例示しているが、1つの画素電極12に含まれるサブ画素電極12aの個数はこれに限定されるものではない。また、各サブ画素電極12aの形状も、例示しているような略長方形に限定されるものではなく、高い回転対称性を有する形状(略正方形や略円形、円弧状の角部を有する略矩形等)が好適に用いられる。   The pixel electrode 12 has a plurality of sub-pixel electrodes 12a. In the present embodiment, the pixel electrode 12 having two sub-pixel electrodes 12a is illustrated, but the number of sub-pixel electrodes 12a included in one pixel electrode 12 is not limited to this. Further, the shape of each sub-pixel electrode 12a is not limited to a substantially rectangular shape as illustrated, but a shape having high rotational symmetry (a substantially rectangular shape having a substantially square, a substantially circular shape, or an arcuate corner). Etc.) are preferably used.

対向基板20は、画素電極12に対向する対向電極22を有する。対向電極22は、透明基板21(例えばガラス基板やプラスチック基板)上に設けられている。画素電極12が複数の画素のそれぞれに配置されているのに対し、対向電極22は、典型的には、すべての画素電極12に対向する1つの透明導電膜として形成される。また、ここでは図示していないが、典型的には、透明基板21と対向電極22との間にカラーフィルタが設けられている。そのため、対向基板20はカラーフィルタ基板とも呼ばれる。   The counter substrate 20 includes a counter electrode 22 that faces the pixel electrode 12. The counter electrode 22 is provided on a transparent substrate 21 (for example, a glass substrate or a plastic substrate). While the pixel electrode 12 is disposed in each of the plurality of pixels, the counter electrode 22 is typically formed as one transparent conductive film that faces all the pixel electrodes 12. Although not shown here, typically, a color filter is provided between the transparent substrate 21 and the counter electrode 22. Therefore, the counter substrate 20 is also called a color filter substrate.

各画素は、図3に示すように、画素電極12および対向電極22と、これらの間に位置する液晶層30とによって形成される液晶容量CLCを有している。また、各画素は、液晶容量CLCに電気的に並列に接続された補助容量CSを有している。補助容量CSは、画素電極12に電気的に接続された補助容量電極17、絶縁層18および絶縁層18を介して補助容量電極17に対向する補助容量対向電極19によって形成される。補助容量電極17および補助容量対向電極19を含む補助容量CSの具体的な構成には、公知の種々の構成を用いることができる。例えば、補助容量電極17を信号配線15と同じ金属層をパターニングすることによって形成して補助容量配線16に重なるように配置し、補助容量配線16の補助容量電極17に重なる部分を補助容量対向電極19とすることができる。 As shown in FIG. 3, each pixel has a liquid crystal capacitor C LC formed by the pixel electrode 12 and the counter electrode 22 and a liquid crystal layer 30 positioned therebetween. Each pixel has an auxiliary capacitor C S electrically connected to the liquid crystal capacitor C LC in parallel. The auxiliary capacitance C S is formed by the auxiliary capacitance electrode 17 electrically connected to the pixel electrode 12, the insulating layer 18, and the auxiliary capacitance counter electrode 19 that faces the auxiliary capacitance electrode 17 through the insulating layer 18. Various known configurations can be used as the specific configuration of the auxiliary capacitor C S including the auxiliary capacitor electrode 17 and the auxiliary capacitor counter electrode 19. For example, the auxiliary capacitance electrode 17 is formed by patterning the same metal layer as the signal wiring 15 and arranged so as to overlap the auxiliary capacitance wiring 16, and the portion of the auxiliary capacitance wiring 16 overlapping the auxiliary capacitance electrode 17 is set as the auxiliary capacitance counter electrode. 19 can be used.

図2に示すように、アクティブマトリクス基板10の液晶層30側の表面には、垂直配向膜33が設けられており、垂直配向膜33の液晶層30側の表面には配向制御層(配向維持層)であるポリマー構造物32が設けられている。このような垂直配向膜33は対向基板20の液晶層30側の表面にも設けられており、その垂直配向膜33の液晶層30側の表面にも配向制御層であるポリマー構造物32が設けられているが、ここでは図示を省略している。また、典型的には、アクティブマトリクス基板10および対向基板20の外側に、それぞれ位相差板や偏光板が設けられる。   As shown in FIG. 2, a vertical alignment film 33 is provided on the surface of the active matrix substrate 10 on the liquid crystal layer 30 side, and an alignment control layer (alignment maintaining layer) is provided on the surface of the vertical alignment film 33 on the liquid crystal layer 30 side. A polymer structure 32 which is a layer). Such a vertical alignment film 33 is also provided on the surface of the counter substrate 20 on the liquid crystal layer 30 side, and a polymer structure 32 that is an alignment control layer is also provided on the surface of the vertical alignment film 33 on the liquid crystal layer 30 side. However, the illustration is omitted here. Typically, a retardation plate and a polarizing plate are provided outside the active matrix substrate 10 and the counter substrate 20, respectively.

垂直配向型の液晶層30は、負の誘電異方性を有する液晶分子31を含み、必要に応じてさらにカイラル剤を含んでいる。液晶層30内の液晶分子31は、液晶層30に電圧が印加されていないときに、垂直配向膜33の表面に対してほぼ垂直に配向する。ただし、本実施形態では、後述する方法によってポリマー構造物32が設けられているので、液晶分子31は垂直配向膜33の表面に対して厳密に垂直には配向していない。   The vertically aligned liquid crystal layer 30 includes liquid crystal molecules 31 having negative dielectric anisotropy, and further includes a chiral agent as necessary. The liquid crystal molecules 31 in the liquid crystal layer 30 are aligned substantially perpendicular to the surface of the vertical alignment film 33 when no voltage is applied to the liquid crystal layer 30. However, in this embodiment, since the polymer structure 32 is provided by a method described later, the liquid crystal molecules 31 are not aligned strictly perpendicular to the surface of the vertical alignment film 33.

図4および図5に、画素電極12と対向電極22との間に所定の電圧(しきい値電圧以上の電圧)が印加されたときの液晶分子31の配向状態を示す。画素電極12と対向電極22との間に所定の電圧が印加されると、図4および図5に示すように、各サブ画素電極12a上に液晶ドメインが形成される。液晶ドメイン内で液晶分子31は放射状に傾斜した配向(放射状傾斜配向)をとる。   4 and 5 show the alignment state of the liquid crystal molecules 31 when a predetermined voltage (a voltage equal to or higher than the threshold voltage) is applied between the pixel electrode 12 and the counter electrode 22. When a predetermined voltage is applied between the pixel electrode 12 and the counter electrode 22, a liquid crystal domain is formed on each sub-pixel electrode 12a as shown in FIGS. Within the liquid crystal domain, the liquid crystal molecules 31 have a radially inclined orientation (radially inclined orientation).

サブ画素電極12aごとに、放射状傾斜配向をとる液晶ドメインが形成されるのは、サブ画素電極12aが独立した島に近い外縁を有し、このサブ画素電極12aのエッジ部に生成される斜め電界の配向規制力が液晶分子31に作用するからである。サブ画素電極12aのエッジ部に生成される電界は、サブ画素電極12aの中心に向かって傾斜し、液晶分子31を放射状に傾斜配向させるように作用する。   A liquid crystal domain having a radially inclined orientation is formed for each sub-pixel electrode 12a because the sub-pixel electrode 12a has an outer edge close to an independent island, and an oblique electric field generated at an edge portion of the sub-pixel electrode 12a. This is because the alignment regulating force acts on the liquid crystal molecules 31. The electric field generated at the edge portion of the sub-pixel electrode 12a is inclined toward the center of the sub-pixel electrode 12a, and acts to tilt and align the liquid crystal molecules 31 radially.

また、本実施形態では、対向基板20に、放射状傾斜配向を安定化させるための凸部23が設けられている。凸部23は、液晶ドメインの中心に対応する領域(つまり各サブ画素電極12aの中心に対応する領域)に配置されている。凸部23は、透明な誘電体材料(例えば樹脂)から形成されている。なお、必ずしも凸部23を設ける必要はなく、各画素内に設けられた複数の凸部23の一部あるいはすべてを省略してもよい。また、凸部23に代えて、他の配向規制構造(例えば対向電極22に形成した開口部など)を設けてもよい。   In the present embodiment, the counter substrate 20 is provided with a convex portion 23 for stabilizing the radial tilt alignment. The convex portion 23 is disposed in a region corresponding to the center of the liquid crystal domain (that is, a region corresponding to the center of each sub-pixel electrode 12a). The convex part 23 is formed from a transparent dielectric material (for example, resin). Note that the protrusions 23 are not necessarily provided, and some or all of the plurality of protrusions 23 provided in each pixel may be omitted. Further, instead of the convex portion 23, another alignment regulating structure (for example, an opening formed in the counter electrode 22) may be provided.

さらに、液晶表示装置100の液晶層30は、図2中に模式的に示したように、液晶分子31の配向方向を規定するためのポリマー構造物32を含んでいる。ポリマー構造物32は、液晶層30を構成する液晶材料に重合性組成物(重合性を有するモノマーやオリゴマー)を予め混入しておき、この重合性組成物を光重合することによって垂直配向膜33上に形成される。ポリマー構造物32は液晶分子31を配向させる配向規制力を有しており、ポリマー構造物32周辺の液晶分子31は、電圧無印加状態においても、電圧印加時の傾斜方向と同じ方向に配向(プレチルト)している。つまり、ポリマー構造物32が形成されていることによって、液晶分子31は、電圧無印加状態においても、電圧印加時の放射状傾斜配向と整合するようにプレチルト方位を規定されている。そのため、配向の安定性や応答特性が向上する。   Further, the liquid crystal layer 30 of the liquid crystal display device 100 includes a polymer structure 32 for defining the alignment direction of the liquid crystal molecules 31 as schematically shown in FIG. In the polymer structure 32, a vertical alignment film 33 is obtained by previously mixing a polymerizable composition (polymerizable monomer or oligomer) into the liquid crystal material constituting the liquid crystal layer 30 and photopolymerizing the polymerizable composition. Formed on top. The polymer structure 32 has an alignment regulating force for orienting the liquid crystal molecules 31, and the liquid crystal molecules 31 around the polymer structure 32 are aligned in the same direction as the tilt direction at the time of voltage application even when no voltage is applied ( Pretilt). That is, by forming the polymer structure 32, the pretilt azimuth of the liquid crystal molecules 31 is regulated so as to match the radial tilt alignment at the time of voltage application even when no voltage is applied. Therefore, alignment stability and response characteristics are improved.

本実施形態では、画素電極12と対向電極22との間に電圧が印加されていない状態において、画素電極12の上の液晶分子31は配向制御層であるポリマー構造物32によってアクティブマトリクス基板10(あるいは画素電極12)の面に垂直な方向に対して傾いた状態に維持される。しかし、信号配線15および補助容量配線16の上の液晶分子は、これらの配線上のポリマー構造物32によってアクティブマトリクス基板10の面にほぼ垂直に維持される。したがって、これらの配線上の液晶分子31により画素電極上の液晶分子31のプレチルトが乱されることが減る。よって、表示時における液晶分子の配向乱れも低減され、各画素に一様な輝度特性を与えることが可能となる。   In the present embodiment, in a state where no voltage is applied between the pixel electrode 12 and the counter electrode 22, the liquid crystal molecules 31 on the pixel electrode 12 are separated from the active matrix substrate 10 ( Alternatively, it is maintained in an inclined state with respect to a direction perpendicular to the surface of the pixel electrode 12). However, the liquid crystal molecules on the signal wiring 15 and the auxiliary capacitance wiring 16 are maintained substantially perpendicular to the surface of the active matrix substrate 10 by the polymer structure 32 on these wirings. Accordingly, the pretilt of the liquid crystal molecules 31 on the pixel electrode is less disturbed by the liquid crystal molecules 31 on these wirings. Therefore, the alignment disorder of the liquid crystal molecules at the time of display is reduced, and uniform luminance characteristics can be given to each pixel.

続いて、図6および図7を参照しながら、本実施形態における液晶表示装置100の製造方法を説明する。   Next, a method for manufacturing the liquid crystal display device 100 according to the present embodiment will be described with reference to FIGS.

まず、図6(a)に示すように、液晶層30中に重合性組成物を含む液晶表示パネル100aを用意する。アクティブマトリクス基板10および対向基板20のそれぞれは、公知の種々の方法を用いて形成することができる。重合性組成物としては、PSA方式のポリマー構造物の形成に用いられる種々の材料(例えば特許文献7に開示されている材料)を用いることができる。   First, as shown in FIG. 6A, a liquid crystal display panel 100a including a polymerizable composition in the liquid crystal layer 30 is prepared. Each of the active matrix substrate 10 and the counter substrate 20 can be formed using various known methods. As the polymerizable composition, various materials (for example, materials disclosed in Patent Document 7) used for forming a PSA-type polymer structure can be used.

次に、図6(b)に示すように、液晶表示パネル100aの液晶層30に所定の電圧が印加された状態で、液晶層30中の重合性組成物を重合することによって、ポリマー構造物32を形成する。典型的には、重合性組成物は、光重合性を有しており、重合は、液晶層30に光(具体的には紫外光)を照射することによって行われる。光の照射強度および照射時間は、用いる重合性組成物に応じて適宜設定される。なお、重合性組成物が熱重合性を有している場合には、加熱によって重合を行ってもよい。本実施形態における製造方法では、この工程(PSA化工程)における液晶層30への電圧印加の方法が従来と異なっている。以下、具体的に説明する。   Next, as shown in FIG. 6B, the polymer composition is polymerized by polymerizing the polymerizable composition in the liquid crystal layer 30 in a state where a predetermined voltage is applied to the liquid crystal layer 30 of the liquid crystal display panel 100a. 32 is formed. Typically, the polymerizable composition has photopolymerizability, and the polymerization is performed by irradiating the liquid crystal layer 30 with light (specifically, ultraviolet light). The irradiation intensity and irradiation time of light are appropriately set according to the polymerizable composition used. In addition, when the polymerizable composition has thermal polymerizability, the polymerization may be performed by heating. In the manufacturing method in this embodiment, the method of applying a voltage to the liquid crystal layer 30 in this step (PSA process) is different from the conventional method. This will be specifically described below.

まず、本実施形態の製造方法では、PSA化工程において、信号配線15に図7(c)に示すような振動電圧が印加される。つまり、信号配線15には、0V(あるいはグラウンド電位(GND))を基準として周期的に正負(例えば±4V)の電位が交互に与えられる。また、走査配線14からTFT13のゲート電極には、図7(a)に示すような、信号配線15に印加される正負の電位に同期したゲートオン電圧(第1の電位)と、ゲートオフ電圧(第2の電位)とが交互に印加される。   First, in the manufacturing method of the present embodiment, an oscillating voltage as shown in FIG. 7C is applied to the signal wiring 15 in the PSA process. That is, positive and negative (for example, ± 4 V) potentials are periodically applied to the signal wiring 15 periodically with reference to 0 V (or ground potential (GND)). Further, as shown in FIG. 7A, a gate-on voltage (first potential) synchronized with positive and negative potentials applied to the signal wiring 15 and a gate-off voltage (first potential) are applied to the gate electrodes of the scanning wiring 14 to the TFT 13. 2 potential) are applied alternately.

ゲートオン電圧は例えば10Vであり、ゲートオフ電圧は例えば−5Vである。1つのゲートオン電圧の印加時間は、例えば1mSecであり、1つのゲートオフ電圧の印加時間は、ゲートオン電圧の印加時間よりも長い、例えば10mSecである。ゲートオフ電圧の印加時間はゲートオン電圧の印加時間の3倍以上であることが好ましい。   The gate on voltage is, for example, 10V, and the gate off voltage is, for example, -5V. The application time of one gate-on voltage is 1 mSec, for example, and the application time of one gate-off voltage is longer than the application time of the gate-on voltage, for example, 10 mSec. The application time of the gate-off voltage is preferably at least three times the application time of the gate-on voltage.

これは後述するように、信号配線15上の液晶層を垂直に保つために、信号配線15と対向電極22との間に電圧が印加されている時間の割合を低くしておく必要があるためである。信号配線15への印加電圧が±4Vである場合、電圧が印加されている時間と印加されていない時間の比が例えば1対3であると、信号配線15上の液晶層への実効電圧はおよそ±1Vとなり、これは液晶配向の閾値電圧よりも低いので、信号線上の液晶分子が傾斜するという、望まない状態を回避することができる。信号配線15の駆動電圧を大きくして処理時間の短縮化を図る場合などは、さらにオフの時間の比率を延ばすとともに、信号配線15上の液晶分子に電圧が印加されていない時間を同時に延ばすことが好ましい。   This is because, as will be described later, in order to keep the liquid crystal layer on the signal wiring 15 vertical, it is necessary to reduce the ratio of the time during which the voltage is applied between the signal wiring 15 and the counter electrode 22. It is. When the applied voltage to the signal wiring 15 is ± 4 V, the effective voltage to the liquid crystal layer on the signal wiring 15 is, for example, when the ratio of the time during which the voltage is applied and the time during which the voltage is not applied is 1: 3. Since this is approximately ± 1 V, which is lower than the threshold voltage of the liquid crystal alignment, it is possible to avoid an undesirable state in which the liquid crystal molecules on the signal line are inclined. When shortening the processing time by increasing the driving voltage of the signal wiring 15, the ratio of the off time is further increased and the time during which no voltage is applied to the liquid crystal molecules on the signal wiring 15 is simultaneously increased. Is preferred.

このようなゲートオン電圧およびゲートオフ電圧からなる走査配線14の走査信号に応じて薄膜トランジスタ13のオンとオフとが切り替えられる。PSA化工程において、補助容量配線16および対向電極22の電位は、図7(b)に示すように、0V(またはGND)である。   The thin film transistor 13 is switched on and off in accordance with the scanning signal of the scanning wiring 14 composed of such gate on voltage and gate off voltage. In the PSA process, the potentials of the auxiliary capacitance line 16 and the counter electrode 22 are 0 V (or GND) as shown in FIG.

ゲート電極にゲートオン電圧が印加され薄膜トランジスタ13がオン状態となった時、信号配線15から画素電極12に正の印加電圧が供給され、画素電極12の電位は信号配線15と同電位(例えば+4V)となる。その後、ゲート電極にゲートオフ電圧が印加され薄膜トランジスタ13がオフ状態となっている間、画素電極12には正の印加電圧(例えば+4V)が保持される。このとき、信号配線15には対向電極22と実質的に同じ基準電位である0V(GND)が与えられる。   When a gate-on voltage is applied to the gate electrode and the thin film transistor 13 is turned on, a positive applied voltage is supplied from the signal wiring 15 to the pixel electrode 12, and the potential of the pixel electrode 12 is the same as that of the signal wiring 15 (for example, + 4V). It becomes. Thereafter, while the gate-off voltage is applied to the gate electrode and the thin film transistor 13 is in the off state, a positive applied voltage (for example, +4 V) is held at the pixel electrode 12. At this time, 0 V (GND) which is substantially the same reference potential as the counter electrode 22 is applied to the signal wiring 15.

薄膜トランジスタ13が次にオン状態になった時、信号配線15から画素電極12には負の印加電圧(例えば−4V)が与えられ、その後薄膜トランジスタ13がオフ状態となっている間、画素電極12は負の印加電圧を保持する。このとき、信号配線15には対向電極22と実質的に同じ基準電位である0V(GND)が与えられる。   When the thin film transistor 13 is next turned on, a negative applied voltage (for example, −4 V) is applied from the signal wiring 15 to the pixel electrode 12, and after that, while the thin film transistor 13 is turned off, the pixel electrode 12 is Hold negative applied voltage. At this time, 0 V (GND) which is substantially the same reference potential as the counter electrode 22 is applied to the signal wiring 15.

このように薄膜トランジスタ13のオン・オフが繰り返されることにより、図7(d)に示すように、画素電極12には正の電圧と負の電圧が交互に周期的に保持される。つまり、画素電極12には、周期的に変化する振動電圧が供給される。この間、対向電極22の電位は0Vに保たれているので、液晶層30には、図7(e)に示すように、画素電極12の電位に応じた周期的な振動電圧(例えば+4Vと−4Vの間で変化する振動電圧)が印加される。   By repeating ON / OFF of the thin film transistor 13 in this way, as shown in FIG. 7D, a positive voltage and a negative voltage are alternately and periodically held in the pixel electrode 12. That is, an oscillating voltage that periodically changes is supplied to the pixel electrode 12. During this time, since the potential of the counter electrode 22 is maintained at 0V, the liquid crystal layer 30 has a periodic oscillating voltage (for example, + 4V and −4) according to the potential of the pixel electrode 12, as shown in FIG. An oscillating voltage that varies between 4V) is applied.

このようにして、図2に示したような、ポリマー構造物32を含む液晶表示装置100が得られる。本実施形態の製造方法によれば、ポリマー構造物32を形成する工程(PSA化工程)において、薄膜トランジスタ13がオフ状態の時、画素電極12と対向電極22との間には液晶分子31をアクティブマトリクス基板10の面垂直方向から傾いた方向に配向させるための電位差が与えられるが、信号配線15と対向電極22との間の電位差は実質的にゼロとなるため、信号配線15の上の液晶分子31はアクティブマトリクス基板10の面にほぼ垂直に配向する。また、ポリマー構造物32を形成する間、補助容量配線16の電位が対向電極22の電位と実質的に同じ電位に保たれるので、補助容量配線16の上の液晶分子31もアクティブマトリクス基板10の面にほぼ垂直に配向する。   Thus, the liquid crystal display device 100 including the polymer structure 32 as shown in FIG. 2 is obtained. According to the manufacturing method of the present embodiment, in the process of forming the polymer structure 32 (PSA process), the liquid crystal molecules 31 are activated between the pixel electrode 12 and the counter electrode 22 when the thin film transistor 13 is off. A potential difference for alignment in a direction inclined from the direction perpendicular to the surface of the matrix substrate 10 is given, but the potential difference between the signal wiring 15 and the counter electrode 22 is substantially zero, so that the liquid crystal on the signal wiring 15 The molecules 31 are oriented substantially perpendicular to the surface of the active matrix substrate 10. Further, since the potential of the auxiliary capacitance line 16 is maintained at substantially the same potential as the potential of the counter electrode 22 while the polymer structure 32 is formed, the liquid crystal molecules 31 on the auxiliary capacitance line 16 are also active matrix substrate 10. It is oriented almost perpendicularly to the plane.

このようにして形成されたポリマー構造物32は、画素電極12と対向電極22との間に電圧が印加されていない状態において、画素電極12の上の液晶分子31をアクティブマトリクス基板10の面に垂直な方向から傾いた状態に維持するとともに、信号配線15および補助容量配線16の上の液晶分子31をアクティブマトリクス基板10の面にほぼ垂直に維持する機能を有する。   The polymer structure 32 formed in this manner allows the liquid crystal molecules 31 on the pixel electrode 12 to be placed on the surface of the active matrix substrate 10 when no voltage is applied between the pixel electrode 12 and the counter electrode 22. The liquid crystal molecules 31 on the signal line 15 and the auxiliary capacity line 16 are maintained substantially perpendicular to the surface of the active matrix substrate 10 while maintaining the state inclined from the vertical direction.

ポリマー構造物32の形成工程において、上述したように、信号配線15および補助容量配線16の上の液晶分子31がほぼ垂直に配向しているので、ポリマー構造物32の形成時における、信号配線15近傍の液晶分子31の、図11(b)および(c)に示したような配向乱れが低減されるとともに、補助容量配線16近傍の液晶分子31の配向乱れも低減される。したがって、画素電極12上の液晶分子31の配向の乱れが低減された、図11(a)に示したような理想的な傾斜配向状態に近い配向状態が得られる。また、このようにして形成されたポリマー構造物32を有する液晶表示装置100によって表示を行う場合、ポリマー構造物32の配向規制力によって、液晶分子31により乱れの少ない配向が与えられるので、画素ごとの配向状態がより均一な、ざらつきの少ない表示を行うことが可能となる。   In the process of forming the polymer structure 32, as described above, the liquid crystal molecules 31 on the signal wiring 15 and the auxiliary capacitance wiring 16 are substantially vertically aligned. The alignment disorder of the liquid crystal molecules 31 in the vicinity as shown in FIGS. 11B and 11C is reduced, and the alignment disorder of the liquid crystal molecules 31 in the vicinity of the auxiliary capacitance wiring 16 is also reduced. Therefore, an alignment state close to the ideal inclined alignment state as shown in FIG. 11A in which the disorder of the alignment of the liquid crystal molecules 31 on the pixel electrode 12 is reduced can be obtained. Further, when display is performed by the liquid crystal display device 100 having the polymer structure 32 formed as described above, the alignment restriction force of the polymer structure 32 gives the liquid crystal molecules 31 a less disturbing alignment, so that each pixel It is possible to perform display with more uniform orientation and less roughness.

なお、薄膜トランジスタ13のオン・オフの1サイクルにおいて、オフ状態の時間をより長く設定することにより、信号配線15の上の液晶分子31をより垂直に配向させ、より乱れの少ない配向状態を得ることができる。したがって、薄膜トランジスタ13のオンの時間は、信号配線15から画素電極12に所望の電圧を印加するために十分な時間のなかで、より短い時間に設定することが好ましい。   In addition, in one cycle of ON / OFF of the thin film transistor 13, by setting the OFF state time longer, the liquid crystal molecules 31 on the signal wiring 15 are aligned more vertically and an alignment state with less disturbance is obtained. Can do. Therefore, it is preferable to set the ON time of the thin film transistor 13 to a shorter time in a time sufficient for applying a desired voltage from the signal wiring 15 to the pixel electrode 12.

この電圧印加時間は、PSA処理に必要な信号入力系統の配線の時定数によって決められ、例えばマザーガラス全体を処理するような場合には、大きな印加時間をとることが望ましく、例えば1msecなどの長さが選択される。入力系統を多く取る事ができ、系統毎の時定数が低い場合には、例えば数十μsec程度でも構わない。また、薄膜トランジスタ13がオフの時間は、画素がその期間に渡って十分に電圧を維持できる長さを限界として設定され、PSA処理時の照射光強度によって左右されるが、最長でも表示装置の使用時の電荷保持時間である16.7msecよりは短いことが好ましい。   This voltage application time is determined by the time constant of the wiring of the signal input system necessary for PSA processing. For example, when processing the whole mother glass, it is desirable to take a long application time, for example, a long time such as 1 msec. Is selected. When a large number of input systems can be taken and the time constant for each system is low, for example, about several tens of microseconds may be used. Further, the time during which the thin film transistor 13 is turned off is set with a limit that the pixel can maintain a sufficient voltage over the period, and depends on the intensity of irradiation light during the PSA process. It is preferably shorter than 16.7 msec, which is the charge retention time at the time.

図8(a)および(b)に、図9および図10に示した電圧印加方法(参考例)によりPSA化工程を行った場合と、本実施形態の電圧印加方法によりPSA化工程を行った場合とについて、液晶分子を傾斜配向させた状態の顕微鏡写真を示す。なお、2枚の偏光板は、クロスニコル状態(偏光軸が互いに直交する状態)に配置されている。この配置では、液晶分子が基板に対して垂直に配向している領域や、液晶分子が偏光板の偏光軸に平行または直交する方位に配向している領域は、黒く観察される。これに対し、液晶分子が偏光軸に対して傾斜した方位に配向している領域は、明るく観察され、液晶分子が偏光軸に対して45°の角をなす方位に配向している領域は最も明るく観察される。   8A and 8B, when the PSA process is performed by the voltage application method (reference example) shown in FIGS. 9 and 10, and the PSA process is performed by the voltage application method of this embodiment. The case and the micrograph of the state which inclined-aligned the liquid crystal molecule are shown. The two polarizing plates are arranged in a crossed Nicol state (a state in which the polarization axes are orthogonal to each other). In this arrangement, a region where the liquid crystal molecules are aligned perpendicular to the substrate and a region where the liquid crystal molecules are aligned in an orientation parallel or perpendicular to the polarization axis of the polarizing plate are observed as black. On the other hand, the region where the liquid crystal molecules are aligned in the direction inclined with respect to the polarization axis is observed brightly, and the region where the liquid crystal molecules are aligned in the direction forming an angle of 45 ° with respect to the polarization axis is the most. Observed brightly.

図9および図10に示した電圧印加方法によりPSA化工程を行った場合には、図8(a)に示すように、一部の液晶ドメイン(図中の実線で囲まれた部分)と、他の液晶ドメインとで、明るい領域の分布が異なっている。これは、画素毎の液晶配向状態にばらつきが発生していることを示している。   When the PSA process is performed by the voltage application method shown in FIGS. 9 and 10, as shown in FIG. 8A, some liquid crystal domains (portions surrounded by solid lines in the figure) The distribution of bright areas is different from other liquid crystal domains. This indicates that variation occurs in the liquid crystal alignment state for each pixel.

これに対し、本実施形態の電圧印加方法によりPSA化工程を行った場合には、図8(b)に示すように、複数の液晶ドメインにおいて明るい領域がほぼ同じように分布している。これは、画素毎の液晶配向状態がほぼ均一であることを示している。このように、本実施形態の製造方法によれば、PSA方式の液晶表示装置において、表示のざらつきの発生が防止される。   On the other hand, when the PSA process is performed by the voltage application method of the present embodiment, as shown in FIG. 8B, bright areas are distributed in substantially the same manner in a plurality of liquid crystal domains. This indicates that the liquid crystal alignment state for each pixel is substantially uniform. As described above, according to the manufacturing method of the present embodiment, the occurrence of display roughness is prevented in the PSA type liquid crystal display device.

なお、PSA化工程における走査配線14に与えられる電位(つまりTFT13のゲート電極への印加電圧)は、液晶配向を大きく乱すような電界が生成されず、且つ、TFT13のオン・オフを切り替えるために十分な電位であればよく、例示した値に限定されることはない。また、信号配線15、画素電極12、対向電極22、および補助容量配線16に与えられる電位も、所望の液晶配向状態を得るために適当な電位であればよく、上述の値に限定されるものではない。   Note that the potential applied to the scanning wiring 14 in the PSA process (that is, the voltage applied to the gate electrode of the TFT 13) does not generate an electric field that greatly disturbs the liquid crystal alignment, and the TFT 13 is switched on and off. It is sufficient that the potential is sufficient, and the value is not limited to the exemplified values. Further, the potential applied to the signal wiring 15, the pixel electrode 12, the counter electrode 22, and the auxiliary capacitance wiring 16 may be any potential that is appropriate for obtaining a desired liquid crystal alignment state, and is limited to the above values. is not.

また、本実施形態においては、ポリマー構造物32は、信号配線15および補助容量配線16の上の液晶分子31をアクティブマトリクス基板10の面にほぼ垂直に維持する機能を有するように形成された。しかし、信号配線15と補助容量配線16のどちらか一方の上の液晶分子31を基板面にほぼ垂直に維持するようにポリマー構造物32を形成する製造方法、およびそのようなポリマー構造物32を備えた液晶表示装置も本願発明に含まれる。   In the present embodiment, the polymer structure 32 is formed to have a function of maintaining the liquid crystal molecules 31 on the signal wiring 15 and the auxiliary capacitance wiring 16 substantially perpendicular to the surface of the active matrix substrate 10. However, a manufacturing method for forming the polymer structure 32 so that the liquid crystal molecules 31 on either the signal wiring 15 or the auxiliary capacitance wiring 16 are maintained substantially perpendicular to the substrate surface, and such a polymer structure 32 is provided. The liquid crystal display device provided is also included in the present invention.

また、本実施形態にはCPAモードの液晶表示装置100を用いたが、本発明はこれに限定されるものではない。本発明は、垂直配向型の液晶層を備え、液晶層に電圧が印加されたときに液晶分子の傾斜する方位が互いに異なる複数の領域が形成される(つまり配向分割型の)液晶表示装置に広く用いることができ、例えばMVAモードの液晶表示装置にも好適に用いられる。   Further, although the CPA mode liquid crystal display device 100 is used in this embodiment, the present invention is not limited to this. The present invention relates to a liquid crystal display device that includes a vertical alignment type liquid crystal layer, and in which a plurality of regions in which liquid crystal molecules are inclined in different directions when a voltage is applied to the liquid crystal layer (that is, alignment division type). It can be used widely, and for example, it is also suitably used for an MVA mode liquid crystal display device.

本発明によると、PSA方式の液晶表示装置における表示のざらつきの発生を防止し得る製造方法が提供される。本発明の製造方法により製造された液晶表示装置は、携帯電話、PDA、ノートPC、モニタおよびテレビジョン受像機などの小型から大型までの液晶表示装置として好適に用いられる。   According to the present invention, there is provided a manufacturing method capable of preventing the occurrence of display roughness in a PSA liquid crystal display device. The liquid crystal display device manufactured by the manufacturing method of the present invention is suitably used as a liquid crystal display device from a small size to a large size such as a mobile phone, a PDA, a notebook PC, a monitor, and a television receiver.

本発明の好適な実施形態における液晶表示装置100を模式的に示す図であり、1つの画素に対応した領域を示す平面図である。It is a figure which shows typically the liquid crystal display device 100 in suitable embodiment of this invention, and is a top view which shows the area | region corresponding to one pixel. 本発明の好適な実施形態における液晶表示装置100を模式的に示す図であり、図1中の2A−2A’線に沿った断面図である。It is a figure which shows typically the liquid crystal display device 100 in suitable embodiment of this invention, and is sectional drawing along the 2A-2A 'line | wire in FIG. 本発明の好適な実施形態における液晶表示装置100を模式的に示す図であり、1つの画素に対応した領域を示す等価回路図である。It is a figure which shows typically the liquid crystal display device 100 in suitable embodiment of this invention, and is an equivalent circuit schematic which shows the area | region corresponding to one pixel. 液晶表示装置100において液晶層に電圧が印加されたときの液晶分子の配向状態を模式的に示す平面図である。4 is a plan view schematically showing the alignment state of liquid crystal molecules when a voltage is applied to a liquid crystal layer in the liquid crystal display device 100. FIG. 液晶表示装置100において液晶層に電圧が印加されたときの液晶分子の配向状態を模式的に示す断面図であり、図4中の5A−5A’線に沿った断面図である。5 is a cross-sectional view schematically showing an alignment state of liquid crystal molecules when a voltage is applied to a liquid crystal layer in the liquid crystal display device 100, and is a cross-sectional view taken along line 5A-5A 'in FIG. (a)および(b)は、液晶表示装置100の製造工程を模式的に示す工程断面図である。(A) And (b) is process sectional drawing which shows the manufacturing process of the liquid crystal display device 100 typically. 液晶表示装置100の製造工程において走査配線14、補助容量配線16、対向電極22、信号配線15、画素電極12、および液晶層30に印加される電位を表した図である。4 is a diagram showing potentials applied to the scanning wiring, the auxiliary capacitance wiring 16, the counter electrode 22, the signal wiring 15, the pixel electrode 12, and the liquid crystal layer 30 in the manufacturing process of the liquid crystal display device 100. FIG. (a)は、参考例の電圧印加方法によりPSA化工程を行った場合の配向状態を示す顕微鏡写真であり、(b)は、本発明の好適な実施形態における電圧印加方法によりPSA化工程を行った場合の配向状態を示す顕微鏡写真である。(A) is a microscope picture which shows the orientation state at the time of performing a PSA process by the voltage application method of a reference example, (b) is a PSA process by the voltage application method in suitable embodiment of this invention. It is a microscope picture which shows the orientation state at the time of performing. PSA化工程において液晶層に電圧を印加する方法の第1の例(方法(1))を説明するための図である。It is a figure for demonstrating the 1st example (method (1)) of the method of applying a voltage to a liquid-crystal layer in a PSA process. PSA化工程において液晶層に電圧を印加する方法の第2の例(方法(2))を説明するための図である。It is a figure for demonstrating the 2nd example (method (2)) of the method of applying a voltage to a liquid crystal layer in a PSA process. (a)は、液晶の理想的な配向状態を模式的に表した図であり、(b)および(c)は、配向乱れを含む配向状態を模式的に表した図である。(A) is a diagram schematically showing an ideal alignment state of liquid crystal, and (b) and (c) are diagrams schematically showing an alignment state including alignment disorder.

符号の説明Explanation of symbols

10 アクティブマトリクス基板(第1基板)
11 透明基板
12 画素電極
12a サブ画素電極
13 薄膜トランジスタ(TFT)
14 走査配線
15 信号配線
16 補助容量配線
17 補助容量電極
18 絶縁層
19 補助容量対向電極
20 対向基板(第2基板)
21 透明基板
22 対向電極
23 凸部
30 液晶層
31 液晶分子
32 ポリマー構造物(配向制御層)
33 垂直配向膜
100a 液晶表示パネル
100 液晶表示装置
10 Active matrix substrate (first substrate)
DESCRIPTION OF SYMBOLS 11 Transparent substrate 12 Pixel electrode 12a Sub pixel electrode 13 Thin film transistor (TFT)
14 scanning wiring 15 signal wiring 16 auxiliary capacitance wiring 17 auxiliary capacitance electrode 18 insulating layer 19 auxiliary capacitance counter electrode 20 counter substrate (second substrate)
21 Transparent substrate 22 Counter electrode 23 Projection 30 Liquid crystal layer 31 Liquid crystal molecule 32 Polymer structure (alignment control layer)
33 Vertical alignment film 100a Liquid crystal display panel 100 Liquid crystal display device

Claims (16)

複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、および前記薄膜トランジスタに表示信号を供給する信号配線を有する第1基板と、
前記画素電極に対向する対向電極を有する第2基板と、
前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、
前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、
前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成された液晶表示装置の製造方法であって、
液晶材料および重合性組成物を含む前記液晶層を用意する工程と、
前記液晶層に所定の電圧が印加された状態で前記液晶層中の重合性組成物を重合することによって前記配向制御層を形成する工程と、を含み、
前記配向制御層を形成する工程において、前記走査信号によって前記薄膜トランジスタのオンとオフとを切り替え、前記薄膜トランジスタがオン状態の時に、前記信号配線から前記画素電極に印加電圧を供給し、前記薄膜トランジスタがオフ状態の時には、前記画素電極に前記印加電圧を保持するとともに、前記信号配線に前記対向電極と実質的に同じ基準電位を与える、液晶表示装置の製造方法。
A pixel electrode disposed in each of the plurality of pixels; a thin film transistor electrically connected to the pixel electrode; a scanning wiring for supplying a scanning signal to the thin film transistor; and a signal wiring for supplying a display signal to the thin film transistor A first substrate;
A second substrate having a counter electrode facing the pixel electrode;
A liquid crystal layer provided between the first substrate and the second substrate,
A vertical alignment film is formed between at least one of the first substrate and the second substrate and the liquid crystal layer;
A method of manufacturing a liquid crystal display device in which an alignment control layer for defining an alignment direction of liquid crystal molecules contained in the liquid crystal layer is formed between the vertical alignment film and the liquid crystal layer,
Preparing the liquid crystal layer containing a liquid crystal material and a polymerizable composition;
Forming the alignment control layer by polymerizing a polymerizable composition in the liquid crystal layer in a state where a predetermined voltage is applied to the liquid crystal layer, and
In the step of forming the alignment control layer, the thin film transistor is turned on and off by the scanning signal. When the thin film transistor is in an on state, an applied voltage is supplied from the signal wiring to the pixel electrode, and the thin film transistor is turned off. A method of manufacturing a liquid crystal display device, wherein the applied voltage is held in the pixel electrode and a reference potential substantially the same as that of the counter electrode is applied to the signal line when in the state.
前記配向制御層を形成する工程において、前記走査信号に同期させて前記信号配線に正の電位と負の電位を交互に与えることにより、前記画素電極に正の電圧と負の電圧を交互に保持させる、請求項1に記載の製造方法。   In the step of forming the alignment control layer, a positive voltage and a negative voltage are alternately applied to the signal wiring in synchronization with the scanning signal, so that a positive voltage and a negative voltage are alternately held in the pixel electrode. The manufacturing method according to claim 1. 前記配向制御層を形成する工程において、前記走査配線に前記薄膜トランジスタをオン状態にする第1の電位とオフ状態にする第2の電位とを交互に与え、
前記走査配線の電位が前記第2の電位である時、前記信号配線の電位と前記対向電極の電位とを実質的に等しくする、請求項1または2に記載の製造方法。
In the step of forming the alignment control layer, a first potential for turning on the thin film transistor and a second potential for turning off the thin film transistor are alternately applied to the scanning wiring,
The manufacturing method according to claim 1, wherein when the potential of the scanning wiring is the second potential, the potential of the signal wiring and the potential of the counter electrode are made substantially equal.
前記配向制御層を形成する工程を実施する間、前記対向電極の電位が前記基準電位に実質的に一定に保たれる、請求項1から3のいずれかに記載の製造方法。   The manufacturing method according to claim 1, wherein the potential of the counter electrode is kept substantially constant at the reference potential during the step of forming the orientation control layer. 前記基準電位が略0V(ボルト)またはアース電位である、請求項1から4のいずれかに記載の製造方法。   The manufacturing method according to claim 1, wherein the reference potential is approximately 0 V (volt) or a ground potential. 前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記信号配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有するように形成される、請求項1から5のいずれかに記載の製造方法。   In a state where no voltage is applied between the pixel electrode and the counter electrode, the alignment control layer inclines liquid crystal molecules on the pixel electrode from a direction perpendicular to the surface of the first substrate. 6. The manufacturing method according to claim 1, wherein the method is formed so as to have a function of maintaining and maintaining liquid crystal molecules on the signal wiring substantially perpendicular to the surface of the first substrate. 前記複数の画素のそれぞれは、
前記画素電極、前記液晶層、および前記対向電極によって形成される液晶容量と、
前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量とを有し、
前記補助容量対向電極は補助容量配線に電気的に接続されており、
前記配向制御層を形成する工程を実施する間、前記補助容量配線の電位が前記対向電極の電位と実質的に同じ電位に保たれる、請求項1から6のいずれかに記載の製造方法。
Each of the plurality of pixels is
A liquid crystal capacitor formed by the pixel electrode, the liquid crystal layer, and the counter electrode;
An auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary capacitance formed by an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer,
The auxiliary capacity counter electrode is electrically connected to an auxiliary capacity wiring,
The manufacturing method according to claim 1, wherein a potential of the auxiliary capacitance wiring is maintained at a potential substantially the same as a potential of the counter electrode during the step of forming the orientation control layer.
前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記補助容量配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有するように形成される、請求項7に記載の製造方法。   In a state where no voltage is applied between the pixel electrode and the counter electrode, the alignment control layer inclines liquid crystal molecules on the pixel electrode from a direction perpendicular to the surface of the first substrate. The manufacturing method according to claim 7, wherein the method is formed so as to have a function of maintaining and maintaining liquid crystal molecules on the storage capacitor line substantially perpendicular to the surface of the first substrate. 前記重合性組成物が光重合性を有し、
前記配向制御層を形成する工程が前記液晶層に光を照射することによって実行される、請求項1から8のいずれかに記載の製造方法。
The polymerizable composition has photopolymerizability,
The manufacturing method according to claim 1, wherein the step of forming the alignment control layer is performed by irradiating the liquid crystal layer with light.
複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、前記薄膜トランジスタに表示信号を供給する信号配線、および補助容量配線を有する第1基板と、
前記画素電極に対向する対向電極を有する第2基板と、
前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、
前記複数の画素のそれぞれは、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量を有し、
前記第1基板は、前記補助容量対向電極に電気的に接続された補助容量配線を有し、
前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、
前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成された液晶表示装置の製造方法であって、
液晶材料および重合性組成物を含む前記液晶層を用意する工程と、
前記液晶層に所定の電圧が印加された状態で前記液晶層中の重合性組成物を重合することによって前記配向制御層を形成する工程と、を含み、
前記配向制御層を形成する工程において、前記走査信号によって前記薄膜トランジスタのオンとオフとを切り替え、前記薄膜トランジスタがオン状態の時に、前記信号配線から前記画素電極に印加電圧を供給し、
前記配向制御層を形成する工程を実施する間、前記補助容量配線の電位が前記対向電極の電位と実質的に同じ電位に保たれる、製造方法。
A pixel electrode disposed in each of the plurality of pixels, a thin film transistor electrically connected to the pixel electrode, a scanning wiring for supplying a scanning signal to the thin film transistor, a signal wiring for supplying a display signal to the thin film transistor, and an auxiliary A first substrate having capacitive wiring;
A second substrate having a counter electrode facing the pixel electrode;
A liquid crystal layer provided between the first substrate and the second substrate,
Each of the plurality of pixels has an auxiliary capacitance formed by an auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer. Have
The first substrate has a storage capacitor line electrically connected to the storage capacitor counter electrode;
A vertical alignment film is formed between at least one of the first substrate and the second substrate and the liquid crystal layer;
A method of manufacturing a liquid crystal display device in which an alignment control layer for defining an alignment direction of liquid crystal molecules contained in the liquid crystal layer is formed between the vertical alignment film and the liquid crystal layer,
Preparing the liquid crystal layer containing a liquid crystal material and a polymerizable composition;
Forming the alignment control layer by polymerizing a polymerizable composition in the liquid crystal layer in a state where a predetermined voltage is applied to the liquid crystal layer, and
In the step of forming the alignment control layer, the thin film transistor is turned on and off by the scanning signal, and when the thin film transistor is in an on state, an applied voltage is supplied from the signal wiring to the pixel electrode,
The manufacturing method in which the potential of the auxiliary capacitance wiring is maintained at substantially the same potential as the potential of the counter electrode during the step of forming the orientation control layer.
複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、および前記薄膜トランジスタに表示信号を供給する信号配線を有する第1基板と、
前記画素電極に対向する対向電極を有する第2基板と、
前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、
前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、
前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成されており、
前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子は前記配向制御層によって前記第1基板の面に垂直な方向から傾いた状態に維持され、前記信号配線の上の液晶分子は前記第1基板の面にほぼ垂直に維持されている、液晶表示装置。
A pixel electrode disposed in each of the plurality of pixels; a thin film transistor electrically connected to the pixel electrode; a scanning wiring for supplying a scanning signal to the thin film transistor; and a signal wiring for supplying a display signal to the thin film transistor A first substrate;
A second substrate having a counter electrode facing the pixel electrode;
A liquid crystal layer provided between the first substrate and the second substrate,
A vertical alignment film is formed between at least one of the first substrate and the second substrate and the liquid crystal layer;
An alignment control layer for defining an alignment direction of liquid crystal molecules contained in the liquid crystal layer is formed between the vertical alignment film and the liquid crystal layer,
In a state where no voltage is applied between the pixel electrode and the counter electrode, the liquid crystal molecules on the pixel electrode are maintained in an inclined state from a direction perpendicular to the surface of the first substrate by the alignment control layer. And the liquid crystal molecules on the signal lines are maintained substantially perpendicular to the surface of the first substrate.
前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記信号配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有する、請求項11に記載の液晶表示装置。   In a state where no voltage is applied between the pixel electrode and the counter electrode, the alignment control layer inclines liquid crystal molecules on the pixel electrode from a direction perpendicular to the surface of the first substrate. The liquid crystal display device according to claim 11, wherein the liquid crystal display device has a function of maintaining and maintaining liquid crystal molecules on the signal wiring substantially perpendicular to the surface of the first substrate. 前記複数の画素のそれぞれは、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量を有し、
前記第1基板は、前記補助容量対向電極に電気的に接続された補助容量配線を有し、
前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記補助容量配線の上の液晶分子は前記第1基板の面にほぼ垂直に維持されている、請求項11または12に記載の液晶表示装置。
Each of the plurality of pixels has an auxiliary capacitance formed by an auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer. Have
The first substrate has a storage capacitor line electrically connected to the storage capacitor counter electrode;
The liquid crystal molecules on the storage capacitor line are maintained substantially perpendicular to the surface of the first substrate in a state where no voltage is applied between the pixel electrode and the counter electrode. A liquid crystal display device according to 1.
前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記補助容量配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有する、請求項13に記載の液晶表示装置。   In a state where no voltage is applied between the pixel electrode and the counter electrode, the alignment control layer inclines liquid crystal molecules on the pixel electrode from a direction perpendicular to the surface of the first substrate. The liquid crystal display device according to claim 13, wherein the liquid crystal display device has a function of maintaining and maintaining liquid crystal molecules on the storage capacitor line substantially perpendicular to the surface of the first substrate. 複数の画素のそれぞれの中に配置された画素電極、前記画素電極に電気的に接続された薄膜トランジスタ、前記薄膜トランジスタに走査信号を供給する走査配線、および前記薄膜トランジスタに表示信号を供給する信号配線を有する第1基板と、
前記画素電極に対向する対向電極を有する第2基板と、
前記第1基板と前記第2基板との間に設けられた液晶層と、を備え、
前記複数の画素のそれぞれは、前記画素電極に電気的に接続された補助容量電極、絶縁層、および前記絶縁層を介して前記補助容量電極に対向する補助容量対向電極によって形成される補助容量を有し、
前記第1基板は、前記補助容量対向電極に電気的に接続された補助容量配線を有し、
前記第1基板および前記第2基板の少なくとも一方と前記液晶層との間に垂直配向膜が形成されており、
前記垂直配向膜と前記液晶層との間に、前記液晶層に含まれる液晶分子の配向方向を規定するための配向制御層が形成されており、
前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子は前記配向制御層によって前記第1基板の面に垂直な方向から傾いた状態に維持され、前記補助容量配線の上の液晶分子は前記第1基板の面にほぼ垂直に維持されている、液晶表示装置。
A pixel electrode disposed in each of the plurality of pixels; a thin film transistor electrically connected to the pixel electrode; a scanning wiring for supplying a scanning signal to the thin film transistor; and a signal wiring for supplying a display signal to the thin film transistor A first substrate;
A second substrate having a counter electrode facing the pixel electrode;
A liquid crystal layer provided between the first substrate and the second substrate,
Each of the plurality of pixels has an auxiliary capacitance formed by an auxiliary capacitance electrode electrically connected to the pixel electrode, an insulating layer, and an auxiliary capacitance counter electrode facing the auxiliary capacitance electrode via the insulating layer. Have
The first substrate has a storage capacitor line electrically connected to the storage capacitor counter electrode;
A vertical alignment film is formed between at least one of the first substrate and the second substrate and the liquid crystal layer;
An alignment control layer for defining an alignment direction of liquid crystal molecules contained in the liquid crystal layer is formed between the vertical alignment film and the liquid crystal layer,
In a state where no voltage is applied between the pixel electrode and the counter electrode, the liquid crystal molecules on the pixel electrode are maintained in an inclined state from a direction perpendicular to the surface of the first substrate by the alignment control layer. The liquid crystal display device, wherein the liquid crystal molecules on the storage capacitor line are maintained substantially perpendicular to the surface of the first substrate.
前記配向制御層が、前記画素電極と前記対向電極との間に電圧が印加されていない状態において、前記画素電極の上の液晶分子を前記第1基板の面に垂直な方向から傾いた状態に維持し、前記補助容量配線の上の液晶分子を前記第1基板の面にほぼ垂直に維持する機能を有する、請求項15に記載の液晶表示装置。   The alignment control layer is in a state in which the liquid crystal molecules on the pixel electrode are tilted from a direction perpendicular to the surface of the first substrate in a state where no voltage is applied between the pixel electrode and the counter electrode. The liquid crystal display device according to claim 15, wherein the liquid crystal display device has a function of maintaining and maintaining liquid crystal molecules on the storage capacitor line substantially perpendicular to the surface of the first substrate.
JP2008183825A 2008-07-15 2008-07-15 Method of manufacturing liquid crystal display device, and liquid crystal display device Pending JP2010025988A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008183825A JP2010025988A (en) 2008-07-15 2008-07-15 Method of manufacturing liquid crystal display device, and liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008183825A JP2010025988A (en) 2008-07-15 2008-07-15 Method of manufacturing liquid crystal display device, and liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2010025988A true JP2010025988A (en) 2010-02-04

Family

ID=41731919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008183825A Pending JP2010025988A (en) 2008-07-15 2008-07-15 Method of manufacturing liquid crystal display device, and liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2010025988A (en)

Similar Documents

Publication Publication Date Title
JP3656734B2 (en) Liquid crystal display
US7499136B2 (en) Liquid crystal display device
US7375781B2 (en) Liquid crystal display device
US20070195251A1 (en) Systems for displaying images involving alignment liquid crystal displays
JP2010152372A (en) Liquid crystal display device and method of manufacturing the same
JP2006201451A (en) Liquid crystal display
WO2010150645A1 (en) Liquid crystal display device
JP2010276622A (en) Liquid crystal display
JP2015179100A (en) liquid crystal display device
JP5450792B2 (en) Liquid crystal display
WO2010122800A1 (en) Liquid crystal display device
US7505102B2 (en) Liquid crystal display
WO2010055633A1 (en) Liquid crystal display device and method for manufacturing liquid crystal display device
JP2006208995A (en) Liquid crystal display device and its manufacturing method
WO2011102052A1 (en) Liquid crystal display device
US8610653B2 (en) Liquid crystal display panel and liquid crystal display device
WO2010016224A1 (en) Liquid crystal display device and method for manufacturing the same
JP2010198043A (en) Liquid crystal display
JP4030362B2 (en) Liquid crystal display
JP2010025988A (en) Method of manufacturing liquid crystal display device, and liquid crystal display device
WO2010007761A1 (en) Liquid crystal display device
JP2009122255A (en) Method of manufacturing liquid crystal display device
JP2009122254A (en) Method of manufacturing liquid crystal display device
KR100294687B1 (en) LCD
KR101074378B1 (en) Method for supplying reference voltage and Driving method for Liquid Crystal Display using the same