JP2010022761A - Ultrasonic imaging apparatus - Google Patents
Ultrasonic imaging apparatus Download PDFInfo
- Publication number
- JP2010022761A JP2010022761A JP2008191030A JP2008191030A JP2010022761A JP 2010022761 A JP2010022761 A JP 2010022761A JP 2008191030 A JP2008191030 A JP 2008191030A JP 2008191030 A JP2008191030 A JP 2008191030A JP 2010022761 A JP2010022761 A JP 2010022761A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- imaging apparatus
- voltage
- ultrasonic imaging
- output line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
この発明は、圧電素子を駆動させる電気信号の発生を行う送信部を備える超音波撮像装置に関する。 The present invention relates to an ultrasonic imaging apparatus including a transmission unit that generates an electric signal for driving a piezoelectric element.
近年、超音波撮像装置において、超音波を発生する圧電素子を駆動する電気信号は、複数の同一波形を含むバースト(burst)波形が用いられる(特許文献1参照)。このバースト波形は、圧電素子の共振周波数に一致する3〜10MHz程度の周波数を有し、100V前後の振幅電圧を有する。同時駆動される圧電素子の数が数十チャネル(channel)になること、また超音波撮像装置は、コンパクト(compact)であることに特徴を有することなどから、これらバースト波形を発生させる送信部は、簡易な構成であることが好ましい。 In recent years, in an ultrasonic imaging apparatus, a burst waveform including a plurality of identical waveforms is used as an electric signal for driving a piezoelectric element that generates ultrasonic waves (see Patent Document 1). This burst waveform has a frequency of about 3 to 10 MHz that matches the resonance frequency of the piezoelectric element, and has an amplitude voltage of around 100V. Since the number of simultaneously driven piezoelectric elements is several tens of channels, and the ultrasonic imaging apparatus is characterized by being compact, the transmitter that generates these burst waveforms is A simple configuration is preferable.
バースト波形を発生させる簡易な構成の送信部として、異なる大きさの電源電圧を有するプッシュプル(push pull)回路を並列に接続したマルチレベルパルサー(multi level pulser)が存在する。このマルチレベルパルサーは、プッシュプル回路のオンオフ(on off)により、出力電圧を段階的に切り換えて、正弦波に近似する擬似正弦波からなるバースト波形を簡易に発生させることができる。
しかしながら、上記背景技術によれば、出力電圧を段階的に切り換える際に、パワー(power)の損失が発生する。すなわち、マルチレベルパルサーの出力電圧を切り換える際に、容量性の電気特性を有する圧電素子に充電された電荷の充放電が生じる。この充放電は、容量性の圧電素子に並列接続された接地抵抗との間で生じ、パワーの損失が発生する要因となる。 However, according to the above-described background art, power loss occurs when the output voltage is switched in a stepwise manner. That is, when the output voltage of the multi-level pulser is switched, charging / discharging of the charge charged in the piezoelectric element having capacitive electric characteristics occurs. This charging / discharging occurs with the grounding resistance connected in parallel to the capacitive piezoelectric element, and causes power loss.
特に、このパワーの損失は、発熱の原因ともなり、多チャネル駆動を行う超音波撮像装置にとっては、無視できない大きさとなる。 In particular, this power loss causes heat generation, and cannot be ignored for an ultrasonic imaging apparatus that performs multi-channel driving.
この発明は、上述した背景技術による課題を解決するために為されたものであり、圧電素子を駆動する電気信号の出力電圧を切り換える際に発生するパワーの損失を、低く抑えることができる超音波撮像装置を提供することを目的とする。 The present invention has been made in order to solve the above-described problems caused by the background art, and an ultrasonic wave capable of suppressing power loss generated when switching the output voltage of an electric signal for driving a piezoelectric element to a low level. An object is to provide an imaging device.
上述した課題を解決し、目的を達成するために、第1の観点の発明にかかる超音波撮像装置は、圧電素子に所定の電圧を供給して超音波を送信する超音波撮像装置であって、前記圧電素子と接続される出力ラインと該出力ラインに出力部が接続される複数のプッシュプル回路とを有するパルサーを備えるとともに、前記複数のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、複数の前記プッシュプル回路のうち、少なくともいずれか一のプッシュプル回路は、該プッシュプル回路を構成する相補トランジスタに逆方向電流が流れることを防止する第1の整流素子を有しており、さらに、前記パルサーは、第2の整流素子および抵抗を含む省電力化手段を有し、該省電力化手段を構成する前記第2の整流素子および前記抵抗は、前記第1の整流素子を有するプッシュプル回路に供給される電源電圧に前記出力ラインを接続することを特徴とする。 In order to solve the above-described problems and achieve the object, an ultrasonic imaging apparatus according to a first aspect of the invention is an ultrasonic imaging apparatus that supplies a predetermined voltage to a piezoelectric element and transmits ultrasonic waves. A pulsar having an output line connected to the piezoelectric element and a plurality of push-pull circuits connected to the output line, and having a plurality of power supply voltages having different sizes in the plurality of push-pull circuits. A first rectifying element that includes a power supply unit that supplies power, and wherein at least one of the plurality of push-pull circuits prevents reverse current from flowing through a complementary transistor included in the push-pull circuit. The pulser further includes power saving means including a second rectifying element and a resistor, and the second rectifying element constituting the power saving means and Serial resistance is characterized by connecting the output line to the power supply voltage supplied to the push-pull circuit having a first rectifier element.
この第1の観点による発明では、パルサーは、整流素子および抵抗を含む省電力化手段により、前記第1の整流素子を有するプッシュプル回路に供給される電源電圧と前記出力ラインとを接続する。 In the invention according to the first aspect, the pulsar connects the power supply voltage supplied to the push-pull circuit having the first rectifier element and the output line by the power saving means including the rectifier element and the resistor.
また、第2の観点の発明にかかる超音波撮像装置は、第1の観点に記載の超音波撮像装置において、前記電源部が、前記プッシュプル回路に出力される、大きさが等しい正負の電源電圧を発生することを特徴とする。 The ultrasonic imaging apparatus according to the invention of the second aspect is the ultrasonic imaging apparatus according to the first aspect, wherein the power supply unit is output to the push-pull circuit. A voltage is generated.
この第2の観点の発明では、接地電位を中心にして正負に振動する電圧波形を、発生させる。 In the invention of the second aspect, a voltage waveform that vibrates positively and negatively about the ground potential is generated.
また、第3の観点の発明にかかる超音波撮像装置は、第2の観点に記載の超音波撮像装置において、前記パルサーが、前記出力ラインと接地端子との接続をオン/オフする接地回路を備えることを特徴とする。 An ultrasonic imaging apparatus according to a third aspect of the invention is the ultrasonic imaging apparatus according to the second aspect, wherein the pulser has a ground circuit for turning on / off the connection between the output line and the ground terminal. It is characterized by providing.
この第3の観点の発明では、いずれのプッシュプル回路の出力部もフローティング状態にある時、出力ラインを接地電位にする。 In the invention of the third aspect, when the output part of any push-pull circuit is in a floating state, the output line is set to the ground potential.
また、第4の観点の発明にかかる超音波撮像装置は、第1から3の観点のいずれか1つに記載の超音波撮像装置において、前記省電力化手段は、前記出力ラインを、前記電源部が出力する複数の電源電圧の中で大きさが最大でない電源電圧の少なくとも1つに接続することを特徴とする。 The ultrasonic imaging apparatus according to the invention of the fourth aspect is the ultrasonic imaging apparatus according to any one of the first to third aspects, wherein the power saving means connects the output line to the power supply. It is characterized in that it is connected to at least one power supply voltage that is not the maximum among the plurality of power supply voltages output by the unit.
この第4の観点の発明では、電気信号の電圧が最大の最大駆動電圧から、最大でない電圧に移行する際の、電力消費を軽減する。 In the invention according to the fourth aspect, power consumption is reduced when the voltage of the electric signal shifts from the maximum drive voltage at the maximum to a voltage not at the maximum.
また、第5の観点の発明にかかる超音波撮像装置は、第1から4の観点のいずれか1つに記載の超音波撮像装置において、前記省電力化手段が、前記電源電圧を分圧して前記出力ラインに接続する分圧手段を備えることを特徴とする。 The ultrasonic imaging apparatus according to the fifth aspect of the invention is the ultrasonic imaging apparatus according to any one of the first to fourth aspects, wherein the power saving means divides the power supply voltage. A voltage dividing means connected to the output line is provided.
この第5の観点の発明では、出力ラインに接続される電圧の大きさを、電源電圧の大きさよりも小さいものにして、電気信号の電圧変化を高速に行う。 In the fifth aspect of the invention, the magnitude of the voltage connected to the output line is made smaller than the magnitude of the power supply voltage to change the voltage of the electric signal at high speed.
また、第6の観点の発明にかかる超音波撮像装置は、第1から5の観点のいずれか1つに記載の超音波撮像装置において、前記超音波撮像装置は、前記複数のプッシュプル回路によって、矩形波または正弦波に近似する擬似正弦波が出力ラインに出力されるように、前記複数のプッシュプル回路を動作させるパルサー制御部を備えることを特徴とする。 The ultrasonic imaging apparatus according to the invention of the sixth aspect is the ultrasonic imaging apparatus according to any one of the first to fifth aspects, wherein the ultrasonic imaging apparatus is configured by the plurality of push-pull circuits. And a pulsar control unit that operates the plurality of push-pull circuits so that a pseudo sine wave that approximates a rectangular wave or a sine wave is output to an output line.
この第6の観点の発明では、パルサー制御部からの制御信号により、矩形波または擬似正弦波のバースト波形を発生する。 In the invention of the sixth aspect, a burst waveform of a rectangular wave or a pseudo sine wave is generated by a control signal from the pulsar control unit.
また、第7の観点の発明にかかる超音波撮像装置は、第1から6の観点のいずれか1つに記載の超音波撮像装置において、前記パルサーは、前記省電力手段と、前記第1の整流素子を有するプッシュプル回路に供給される電源電圧との接続及び非接続を切り換える接続切換手段を備えることを特徴とする。 The ultrasonic imaging apparatus according to the seventh aspect of the invention is the ultrasonic imaging apparatus according to any one of the first to sixth aspects, wherein the pulser includes the power saving means, Connection switching means for switching between connection and disconnection with a power supply voltage supplied to a push-pull circuit having a rectifying element is provided.
この第7の観点の発明では、接続切換手段により、省電力化手段を有効または無効にする。 In the seventh aspect of the invention, the power saving means is enabled or disabled by the connection switching means.
また、第8の観点の発明にかかる超音波撮像装置は、第7の観点に記載の超音波撮像装置において、前記接続切換手段が、前記電気信号が矩形波である場合に、前記省電力手段を前記複数の電源電圧の中で大きさが最大の電源電圧に接続するか、または前記複数の電源電圧のいずれにも接続しないことを特徴とする。 The ultrasonic imaging apparatus according to the invention of the eighth aspect is the ultrasonic imaging apparatus according to the seventh aspect, wherein the connection switching means is configured to save the power when the electrical signal is a rectangular wave. Is connected to the power supply voltage having the maximum magnitude among the plurality of power supply voltages, or is not connected to any of the plurality of power supply voltages.
この第8の観点の発明では、接続切換手段は、電気信号が矩形波である場合に、省電力化手段が動作しない無効状態にする。 In the invention according to the eighth aspect, the connection switching means makes the power saving means in an ineffective state when the electric signal is a rectangular wave.
また、第9の観点の発明にかかる超音波撮像装置は、第7の観点に記載の超音波撮像装置において、前記接続切換手段が、前記電気信号が擬似正弦波である場合に、前記出力ラインを前記複数の電源電圧の中で大きさが最大でない電源電圧の少なくとも1つに接続することを特徴とする。 The ultrasonic imaging apparatus according to the ninth aspect of the invention is the ultrasonic imaging apparatus according to the seventh aspect, wherein the connection switching means is configured to output the output line when the electrical signal is a pseudo sine wave. Is connected to at least one of the plurality of power supply voltages having a maximum magnitude.
この第9の観点の発明では、接続切換手段は、電気信号が擬似正弦波である場合に、省電力化手段が動作する有効状態にする。 In the ninth aspect of the invention, the connection switching means is brought into an effective state in which the power saving means operates when the electrical signal is a pseudo sine wave.
本発明によれば、擬似正弦波を発生するパルサーで発生する定常的な電流の消費をなくすので消費電力を低く抑えることができ、ひいては発熱を低くすることができる。 According to the present invention, power consumption can be kept low because consumption of a steady current generated by a pulser that generates a pseudo sine wave is eliminated, and thus heat generation can be reduced.
以下に添付図面を参照して、この発明にかかる超音波撮像装置を実施するための最良の形態について説明する。なお、これにより本発明が限定されるものではない。 The best mode for carrying out an ultrasonic imaging apparatus according to the present invention will be described below with reference to the accompanying drawings. Note that the present invention is not limited thereby.
(実施の形態1)
まず、本実施の形態1にかかる超音波撮像装置100の全体構成について説明する。図1は、本実施の形態1にかかる超音波撮像装置100の全体構成を示すブロック(block)図である。超音波撮像装置100は、超音波プローブ(probe)10、画像取得部102、画像メモリ(memory)部104、画像表示制御部105、表示部106、入力部107および制御部108を含む。
(Embodiment 1)
First, the overall configuration of the ultrasonic imaging apparatus 100 according to the first embodiment will be described. FIG. 1 is a block diagram showing the overall configuration of the ultrasonic imaging apparatus 100 according to the first embodiment. The ultrasonic imaging apparatus 100 includes an
超音波プローブ10は、圧電素子アレイ(array)を内蔵し、超音波の送受信を行う。被検体2の表面に密着された超音波プローブ10は、撮像断面に超音波を照射し、被検体2の内部からその都度反射された超音波エコー(echo)を、時系列的な音線として受信する。超音波プローブ10は、超音波の照射方向を順次切り替えながら電子走査を行う。
The
画像取得部102は、超音波プローブの圧電素子アレイを駆動する電気信号を発生すると共に、圧電素子アレイで受信された電気信号からBモード(mode)処理あるいはドップラ(doppler)処理を行いBモード画像情報あるいはドップラ画像情報を形成する。画像取得部102の詳細な機能については、後に述べる。
The
画像メモリ部104は、大容量メモリからなり、2次元断層画像情報、時間変化する2次元断層画像情報であるシネ(cine)画像情報等を保存する。
The
画像表示制御部105は、Bモード処理で生成されたBモード画像情報およびドップラ処理で生成された血流画像情報等の表示フレームレート(frame rate)変換、並びに、画像表示の形状や位置制御を行う。
The image
表示部106は、CRT(Cathode Ray Tube)あるいはLCD(Liquid Crystal Display)等からなり、Bモード画像あるいは血流画像等の表示を行う。
The
入力部107は、キーボード(keyboard)等からなり、オペレータ(operator)により、操作情報が入力される。入力部107は、例えば、Bモードによる表示あるいはドップラ処理の表示を選択するための操作情報およびドップラ処理を行うドップラ撮像領域の設定を行う操作情報等が入力される。
The
制御部108は、入力部107から入力された操作情報および予め記憶したプログラム(program)やデータ(data)に基づいて、上述した超音波プローブを含む超音波撮像装置各部の動作を制御する。
The
図2は、画像取得部102の構成を示すブロック図である。画像取得部102は、送信ビームフォーマ(beamformer)21、送信部22、受信部23、受信ビームフォーマ24、Bモード処理部25およびドップラ処理部26を含む。送信ビームフォーマ21は、制御部108からの情報に基づいて、焦点深度位置に電子フォーカス(focus)を行う様に、所定の遅延時間を有する駆動信号を発生する。
FIG. 2 is a block diagram illustrating a configuration of the
送信部22は、送信ビームフォーマ21からの駆動信号に基づいて、超音波プローブ10の圧電素子を駆動するバースト波形を形成する。なお、送信部22については、後に詳述する。
The
受信部23は、超音波プローブ10の圧電素子で受信された電気信号の初段増幅を行う。受信ビームフォーマ24は、受信部23で受信された電気信号に、送信時と同様の所定の遅延時間を加えた遅延加算を行い、音線上の電気信号を形成する。
The receiving
Bモード処理部25は、遅延加算された音線上の電気信号に対数変換、フィルタ(filter)処理等の処理を行ってBモード画像を形成する。ドップラ処理部26は、遅延加算された音線上の電気信号に直交検波、フィルタ処理等を行い被検体2内の血流情報を、周波数スペクトル(spectrum)情報あるいはCFM(Colour Flow Mapping)情報として表示する。
The B-
図3は、送信部22の構成を示すブロック図である。送信部22は、パルサー(pulser)電源部31、パルサー制御部32および複数のマルチレベルパルサー33を含む。パルサー制御部32は、送信ビームフォーマ21からの駆動信号に基づいて、マルチレベルパルサー33に擬似正弦波を発生させる。なお、パルサー制御部32が発生する、マルチレベルパルサー33に擬似正弦波を発生させる制御信号については、後に説明する。
FIG. 3 is a block diagram illustrating a configuration of the
パルサー電源部31は、スイッチングレギュレータ(switching regulator)等を用いて構成される高圧の電源部である。パルサー電源部31は、発生される擬似正弦波の最大振幅に相当する正負の最大駆動電圧+HVH、−HVHおよび概ね最大駆動電圧±HVHの半分程度の大きさを有する正負の中間駆動電圧+HVL、−HVLを発生する。
The pulsar
マルチレベルパルサー33は、パルサー制御部32からの制御信号に基づいて、擬似正弦波を発生する。図4は、マルチレベルパルサー33の構成を示す回路図である。マルチレベルパルサー33は、圧電素子11に接続される出力ライン(line)1、トランジスタ(transistor)Q1〜Q6、ダイオード(diode)D1〜D8、D30、D40,抵抗R1〜R4,R7およびR8、キャパシタ(capacitor)C1〜C4を含む。
The
トランジスタQ1〜Q6は、PチャネルのFET(Field Effect Transistor)を用いたQ1、Q3,Q5およびNチャネルのFETを用いたQ2,Q4、Q6を含む。 The transistors Q1 to Q6 include Q1, Q3, and Q5 using a P-channel FET (Field Effect Transistor) and Q2, Q4, and Q6 using an N-channel FET.
トランジスタQ1およびQ2は、1つのプッシュプル回路を構成し、Q1およびQ2のソース(source)端子に接続される最大駆動電圧である正負の電源電圧±HVHと出力ライン1との接続を、トランジスタQ1およびQ2のオンオフ動作により制御する。トランジスタQ1およびQ2をオンオフする電気信号は、パルサー制御部32で形成され、交流結合を行うキャパシタC1およびC2を介してQ1およびQ2のゲート(gate)端子に入力される。トランジスタQ1およびQ2のゲート端子は、ソース端子との間に抵抗R1およびR2、並びに、保護ダイオードD1およびD2が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。トランジスタQ1およびQ2のドレイン(drain)端子は、互いに接続され、プッシュプル回路の出力部をなす。この出力部は、出力ライン1と接続される。
The transistors Q1 and Q2 constitute one push-pull circuit, and the connection between the positive and negative power supply voltage ± HVH, which is the maximum drive voltage connected to the source terminals of Q1 and Q2, and the output line 1 is connected to the transistor Q1. And Q2 on / off control. An electric signal for turning on and off the transistors Q1 and Q2 is formed by the
トランジスタQ3およびQ4は、プッシュプル回路を構成し、Q3およびQ4のソース端子に接続される中間駆動電圧である正負の電源電圧±HVLと出力ライン1との接続を、トランジスタQ3およびQ4のオンオフにより制御する。トランジスタQ3およびQ4をオンオフする電気信号は、パルサー制御部32で形成され、交流結合を行うキャパシタC3およびC4を介してQ3およびQ4のゲート端子に入力される。トランジスタQ3およびQ4のゲート端子には、ソース端子との間に抵抗R3およびR4、並びに保護ダイオードD3およびD4が接続され、ゲート端子の動作電位の確定および過電圧保護を行っている。
Transistors Q3 and Q4 constitute a push-pull circuit, and connection between positive and negative power supply voltage ± HVL, which is an intermediate drive voltage connected to the source terminals of Q3 and Q4, and output line 1 is determined by turning transistors Q3 and Q4 on and off. Control. An electric signal for turning on and off the transistors Q3 and Q4 is formed by the
トランジスタQ3およびQ4のドレイン端子は、第1の整流素子であるダイオードD30およびD40を介して互いに接続され、この接続部はプッシュプル回路の出力部をなす。この出力部は、出力ライン1と接続される。ダイオードD30は、出力ライン1の電圧がトランジスタQ3のソース端子の電圧+HVLよりも高くなる際に、この電圧+HVLの供給側(前記パルサー電源部31側)へ向かう逆電流が前記トランジスタQ3に流れることを防止する。ダイオードD40は、出力ライン1の電圧がトランジスタQ4のソース端子の電圧−HVLよりも低くなる際に、出力ライン1側へ向かう逆電流が前記トランジスタQ4に流れることを防止する。
The drain terminals of the transistors Q3 and Q4 are connected to each other via diodes D30 and D40 which are first rectifier elements, and this connection portion forms an output portion of the push-pull circuit. This output unit is connected to the output line 1. In the diode D30, when the voltage of the output line 1 becomes higher than the voltage + HVL of the source terminal of the transistor Q3, a reverse current that flows toward the supply side of the voltage + HVL (the pulsar
トランジスタQ5およびQ6は、接地端子と出力ライン1との接続を、トランジスタQ5およびQ6のオンオフにより制御する接地回路をなす。接地回路であるトランジスタQ5およびQ6をオンオフする制御信号は、パルサー制御部32で形成される。
Transistors Q5 and Q6 form a ground circuit that controls connection between the ground terminal and output line 1 by turning on and off transistors Q5 and Q6. A control signal for turning on and off the transistors Q5 and Q6, which are ground circuits, is formed by the
第2の整流素子であるダイオードD7および抵抗R7は、電源電圧+HVLと出力ライン1の間に直列接続される。ダイオードD7は、出力ライン1の電圧が電源電圧+HVLよりも大きくなる際に、電流を流す向きに配置される。また、第2の整流素子であるダイオードD8および抵抗R8は、電源電圧−HVLと出力ライン1の間に直列接続される。ダイオードD8は、出力ライン1の電圧が、電源電圧−HVLよりも低くなる際に、電流を流す向きに配置される。ダイオードD7および抵抗R7並びにダイオードD8および抵抗R8は、本発明において、第1の整流素子を有するプッシュプル回路に供給される電源電圧に前記出力ラインを接続する省電力化手段をなし、これらの動作については後に詳述する。 A diode D7 and a resistor R7, which are second rectifier elements, are connected in series between the power supply voltage + HVL and the output line 1. The diode D7 is arranged in such a direction that current flows when the voltage of the output line 1 becomes higher than the power supply voltage + HVL. The diode D8 and the resistor R8, which are the second rectifier elements, are connected in series between the power supply voltage -HVL and the output line 1. The diode D8 is arranged in a direction in which a current flows when the voltage of the output line 1 becomes lower than the power supply voltage -HVL. In the present invention, the diode D7 and the resistor R7, and the diode D8 and the resistor R8 constitute power saving means for connecting the output line to the power supply voltage supplied to the push-pull circuit having the first rectifying element. Will be described in detail later.
マルチレベルパルサー33のトランジスタQ1〜Q6に対するパルサー制御部32からの制御信号は、各々DVPH、DVNH、DVPL、DVNL、CPPおよびCPNで現す。これら文字列では、DVはDrive、NはNチャネル、PはPチャネル、Hは最大駆動電圧HVH、Lは中間駆動電圧HVLを略語表記している。
Control signals from the
つぎに、マルチレベルパルサー33の動作について、図5および6を用いて説明する。図5は、マルチレベルパルサー33のトランジスタQ1〜Q6を駆動する制御信号の時間変化および出力される擬似正弦波を示す図である。横軸は時間軸、縦軸は電圧を示す。なお、図5(A)および(B)に示す図は、共通の時間軸を有している。
Next, the operation of the
ここで、PチャネルFETを用いたQ3、Q1およびQ5の制御信号であるDVPL、DVPHおよびCPPは、電圧の低いレベル(level)であるLレベルで、トランジスタがオン状態となり、電圧の高いレベルであるHレベルで、トランジスタがオフ状態となる。また、NチャネルFETを用いたQ2,Q4およびQ6の制御信号であるDVNL、DVNHおよびCPNは、電圧の低いレベルであるLレベルで、トランジスタがオフ状態となり、電圧の高いレベルであるHレベルで、トランジスタがオン状態となる。 Here, the control signals DVPL, DVPH, and CPP of Q3, Q1, and Q5 using the P-channel FET are L level, which is a low voltage level, the transistor is turned on, and the voltage is high. At a certain H level, the transistor is turned off. Further, the control signals DVNL, DVNH, and CPN of Q2, Q4, and Q6 using the N-channel FET are at the L level that is a low voltage level, the transistor is turned off, and at the H level that is the high voltage level. The transistor is turned on.
図5(A)では、まず制御信号のDVPLがLレベルとされ、トランジスタQ3がオン状態にされる(ステップ1)。このタイミング(timing)では、図5(B)のステップ(step)1に示す様に出力電圧として、中間駆動電圧+HVLが出力される。 In FIG. 5A, first, the control signal DVPL is set to L level, and the transistor Q3 is turned on (step 1). At this timing, the intermediate drive voltage + HVL is output as the output voltage as shown in step 1 of FIG.
その後、制御信号のDVPLがHレベルとされ、トランジスタQ3がオフ状態にされると同時に制御信号のDVPHがLレベルとされ、トランジスタQ1がオン状態にされる(ステップ2)。このタイミングでは、図5(B)のステップ2に示す様に出力電圧として、最大駆動電圧+HVHが出力される。 Thereafter, the control signal DVPL is set to H level, the transistor Q3 is turned off, and simultaneously, the control signal DVPH is set to L level, and the transistor Q1 is turned on (step 2). At this timing, the maximum drive voltage + HVH is output as the output voltage as shown in Step 2 of FIG.
その後、制御信号のDVPHがHレベルとされ、トランジスタQ1がオフ状態にされると同時に制御信号のDVPLがLレベルとされ、トランジスタQ3がオン状態にされる(ステップ3)。このタイミングでは、図5(B)のステップ3に示す様に出力電圧として、中間駆動電圧+HVLが出力される。 Thereafter, the control signal DVPH is set to H level, the transistor Q1 is turned off, and at the same time, the control signal DVPL is set to L level, and the transistor Q3 is turned on (step 3). At this timing, as shown in step 3 of FIG. 5B, the intermediate drive voltage + HVL is output as the output voltage.
その後、制御信号のDVPLがHレベルとされ、トランジスタQ3がオフ状態にされると同時に制御信号のCPNがHレベルとされ、トランジスタQ6がオン状態にされる(ステップ4)。このタイミングでは、図5(B)のステップ4に示す様に出力電圧として接地電位が出力される。 Thereafter, the control signal DVPL is set to H level, the transistor Q3 is turned off, and simultaneously, the control signal CPN is set to H level, and the transistor Q6 is turned on (step 4). At this timing, the ground potential is output as the output voltage as shown in step 4 of FIG.
その後、制御信号のCPNがLレベルとされ、トランジスタQ6がオフ状態にされると同時に制御信号のDVNLがHレベルとされ、トランジスタQ4がオン状態にされる(ステップ5)。このタイミングでは、図5(B)のステップ5に示す様に出力電圧として、負の中間駆動電圧−HVLが出力される。 Thereafter, CPN of the control signal is set to L level, the transistor Q6 is turned off, and simultaneously, DVNL of the control signal is set to H level, and the transistor Q4 is turned on (step 5). At this timing, as shown in step 5 of FIG. 5B, the negative intermediate drive voltage −HVL is output as the output voltage.
その後、制御信号のDVNLがLレベルとされ、トランジスタQ4がオフ状態にされると同時に制御信号のDVNHがHレベルとされ、トランジスタQ2がオン状態にされる(ステップ6)。このタイミングでは、図5(B)のステップ6に示す様に出力電圧として、負の最大駆動電圧−HVHが出力される。 Thereafter, the control signal DVNL is set to L level, the transistor Q4 is turned off, and simultaneously, the control signal DVNH is set to H level to turn on the transistor Q2 (step 6). At this timing, the negative maximum drive voltage -HVH is output as the output voltage as shown in step 6 of FIG.
その後、制御信号のDVNHがLレベルとされ、トランジスタQ2がオフ状態にされると同時に制御信号のDVNLがHレベルとされ、トランジスタQ4がオン状態にされる(ステップ7)。このタイミングでは、図5(B)のステップ7に示す様に出力電圧として、負の中間駆動電圧−HVLが出力される。 Thereafter, the control signal DVNH is set to the L level, and the transistor Q2 is turned off. At the same time, the control signal DVNL is set to the H level, and the transistor Q4 is turned on (step 7). At this timing, as shown in step 7 of FIG. 5B, the negative intermediate drive voltage −HVL is output as the output voltage.
その後、制御信号のDVNLがLレベルとされ、トランジスタQ4がオフ状態にされると同時に制御信号のCPPがLレベルとされ、トランジスタQ5がオン状態にされる(ステップ8)。このタイミングでは、図5(B)のステップ8に示す様に出力電圧として、接地電位が出力される。 Thereafter, the control signal DVNL is set to L level, the transistor Q4 is turned off, and simultaneously, the control signal CPP is set to L level, and the transistor Q5 is turned on (step 8). At this timing, the ground potential is output as the output voltage as shown in step 8 of FIG.
以上の動作により、1波長の擬似正弦波が形成される。以後、このステップ1〜8の動作を繰り返し、所定の数の擬似正弦波を有するバースト波形が形成される。 By the above operation, a one-wavelength pseudo sine wave is formed. Thereafter, the operations of Steps 1 to 8 are repeated to form a burst waveform having a predetermined number of pseudo sine waves.
図6は、ステップ3において、トランジスタQ1がオフにされ、トランジスタQ3がオンにされた回路の状態を模式的に示した説明図である。この図では、トランジスタQ1〜Q4は、簡略化したオンオフスイッチとして図示され、接地回路をなすトランジスタQ5およびQ6は、図示を省略した。また、図7(A)は、ステップ2〜4における出力ライン1に出力される電圧波形を拡大して示した説明図、図7(B)は、ステップ2〜4における抵抗R7の電流の大きさを示す説明図である。ちなみに、図7(A)(B)において、横軸は同一の時間軸になっている。 FIG. 6 is an explanatory diagram schematically showing a state of the circuit in which the transistor Q1 is turned off and the transistor Q3 is turned on in Step 3. In this figure, the transistors Q1 to Q4 are shown as simplified on / off switches, and the transistors Q5 and Q6 forming the ground circuit are not shown. 7A is an explanatory diagram showing an enlarged voltage waveform output to the output line 1 in steps 2 to 4, and FIG. 7B is a current magnitude of the resistor R7 in steps 2 to 4. It is explanatory drawing which shows this. Incidentally, in FIGS. 7A and 7B, the horizontal axis is the same time axis.
ステップ2では、出力ライン1に最高駆動電圧+HVHが出力されている。この状態では、容量性の負荷である圧電素子11には、+HVHの印加電圧に対応する電荷が充電されている。ちなみに、このステップ2では、抵抗R7に出力ライン1から中間駆動電圧+HVLの電源へ向かう電流が流れる。
In step 2, the highest drive voltage + HVH is output to the output line 1. In this state, the
その後、図6に示した様にトランジスタQ1のオフと同時にトランジスタQ3がオンにされる。この際、圧電素子11に充電された電荷により、出力ライン1は+HVHの電圧が維持され、ダイオードD30はオフ状態となる。一方、省電力化手段であるダイオードD7は、順方向電圧が印加されオン状態となる。この状態で、圧電素子11に充電された+HVHの電位を有する電荷は、ダイオードD7および抵抗R7を通り、中間駆動電圧+HVLの電源に放電される。この際、出力ライン1の電位は、所定の時定数を有する過渡応答を示し、出力ライン1には、過渡電流が流れる。この過渡電流が生じる時間は、図7(A)(B)では、ステップ2からステップ3に移行する際の過渡時間T1として示されている。なお、抵抗R7は、50〜150Ω程度の値にされる。
Thereafter, as shown in FIG. 6, the transistor Q3 is turned on simultaneously with the turning off of the transistor Q1. At this time, the electric charge charged in the
その後、出力ライン1の電圧は、圧電素子11に蓄積された電荷の放電により+HVHから低下し、+HVLの電圧になる。この際、ダイオードD7はオフ状態となる一方で、ダイオードD30はオン状態となる。トランジスタQ3がオン状態にある間、出力ライン1は、中間駆動電圧+HVLに維持される。図7(A)の出力電圧波形では、ステップ3で過渡時間T1が経過した後に、ステップ4に移行する迄の間+HVLの電圧が、出力ライン1に出力される。
Thereafter, the voltage of the output line 1 decreases from + HVH due to the discharge of the charge accumulated in the
また、ステップ6からステップ7に移行する場合にも、電圧極性は異なるものの、全く同様のことが生じ、出力ライン1の電圧が負の最大駆動電圧−HVHから負の中間駆動電圧−HVLに移行する際に、ダイオードD8がオン状態となり、抵抗R8およびダイオードD8を流れ、圧電素子11へ向かう順方向の電流が発生し、圧電素子11に充電された電荷が過渡時間の間放電される。
Also, when the process proceeds from step 6 to step 7, the same thing occurs, although the voltage polarity is different, and the voltage of the output line 1 shifts from the negative maximum drive voltage -HVH to the negative intermediate drive voltage -HVL. When this occurs, the diode D8 is turned on, flows through the resistor R8 and the diode D8, generates a forward current toward the
マルチレベルパルサー33で消費される電力は、例えば以下に述べる構成のマルチレベルパルサー43と比較して、小さなものとなる。図8は、マルチレベルパルサー43の構成を簡略化して示した、図6と同様の説明図である。マルチレベルパルサー43のトランジスタQ1〜Q4、ダイオードD30およびD40、電源電圧±HVHおよび±HVL、図示しない接地回路であるトランジスタQ5およびQ6並びに出力ライン1は、マルチレベルパルサー33と同様である。マルチレベルパルサー33の省電力化手段であるダイオードD7およびD8並びに抵抗R7およびR8は、マルチレベルパルサー43において出力ライン1と接地端子を接続する抵抗R44に置き換えられ、簡易な構成とされる。ここで、抵抗R44は、100〜300Ω程度の大きさとされ、抵抗R7およびR8と比較して大きな値にされる。
The power consumed by the
ここで、ステップ2では、図6と同様に出力ライン1に最高駆動電圧+HVHが出力されている。この状態では、容量性の負荷である圧電素子11には、+HVHの印加電圧に対応する電荷が充電されている。
Here, in step 2, the highest drive voltage + HVH is output to the output line 1 as in FIG. In this state, the
その後、図8に示した様にトランジスタQ1のオフと同時にトランジスタQ3がオンにされる。この際、圧電素子11に充電された電荷により、出力ライン1は+HVHの電圧が維持され、ダイオードD30はオフ状態となる。この状態で、圧電素子11に充電された電荷は、抵抗R44を通り、接地端子に電流が流れ、所定の時定数を有する過渡電流が発生する。
Thereafter, as shown in FIG. 8, the transistor Q3 is turned on simultaneously with the transistor Q1 being turned off. At this time, the electric charge charged in the
図9は、マルチレベルパルサー43を用いた場合の動作を示す説明図である。図9(A)は、横軸をステップ2〜4に変化する時間軸とし、縦軸をマルチレベルパルサー43の出力電圧の変化を示す電圧軸とする。図9(B)は、図9(A)と同様の時間軸を有し、縦軸で抵抗R44に流れる電流の変化を示した図である。抵抗R44に流れる過渡電流が生じる時間は、図9(A)の電圧波形では、ステップ2からステップ3に移行する際の過渡時間T2として図示されている。なお、抵抗R44は、100〜300Ω程度の値にされる。 FIG. 9 is an explanatory diagram showing the operation when the multi-level pulsar 43 is used. In FIG. 9A, the horizontal axis is a time axis that changes from step 2 to step 4, and the vertical axis is a voltage axis that shows a change in the output voltage of the multilevel pulsar 43. FIG. 9B has a time axis similar to that in FIG. 9A, and shows the change in the current flowing through the resistor R44 on the vertical axis. The time during which the transient current flowing through the resistor R44 occurs is illustrated as the transient time T2 when the process proceeds from step 2 to step 3 in the voltage waveform of FIG. 9A. The resistor R44 is set to a value of about 100 to 300Ω.
その後、出力ライン1の電圧は、圧電素子11に蓄積された電荷の放電により+HVHから低下し、+HVLの電圧になる。ここで、ダイオードD30はオン状態となり、トランジスタQ3がオン状態にある間、出力ライン1は中間駆動電圧+HVLに維持される。図9(A)の電圧波形では、ステップ3で過渡時間T2が経過した後に、ステップ4に移行する迄の間、+HVLの電圧が出力ライン1に出力される。なお、この間、抵抗R44では、電流+HVL/R44が流れる。
Thereafter, the voltage of the output line 1 decreases from + HVH due to the discharge of the charge accumulated in the
ここで、マルチレベルパルサー43の消費電力は、省電力化手段をなすダイオードD7およびD8並びに抵抗R7およびR8を含むマルチレベルパルサー33の消費電力と比較して、大きな値となる。すなわち、マルチレベルパルサー43では、ステップ1〜8の出力電圧が0Vではない期間において、抵抗R44に定常的に流れる電流が生じる。この電流は、抵抗R44を用いたマルチレベルパルサー43の消費電力を大きなものとする。一方、本実施形態1のマルチレベルパルサー33では、ステップ2および6における定常的な電流およびステップ3および7で生じる圧電素子11に充電された電荷の放電を除いて、電力消費は生じない。
Here, the power consumption of the multi-level pulsar 43 is a large value compared to the power consumption of the
上述してきたように、本実施の形態1では、マルチレベルパルサー33は、省電力化手段をなす、中間駆動電圧±HVLと接続されたダイオードD7およびD8並びに抵抗R7およびR8を有するので、定常的に消費される電流をなくすことができる。これにより、消費電力を低く抑え、ひいてはマルチレベルパルサー33の発熱を低くすることができる。
As described above, in the first embodiment, the
また、本実施の形態1では、マルチレベルパルサー33に出力ライン1と接地端子との間を接続する抵抗を設けなかったが、別途抵抗を設けることもできる。この場合、抵抗の値は、マルチレベルパルサー43の抵抗R44と比較して大きな値の500Ω以上とされる。これにより、簡易な構成のマルチレベルパルサー43と比較して、消費電力の増加が軽減されたマルチレベルパルサーを構成することができる。
In the first embodiment, the
(実施の形態2)
ところで、上記実施の形態1では、省電力化手段のダイオードD7およびD8並びに抵抗R7およびR8を、中間駆動電圧である±HVLに接続したが、圧電素子11の駆動電圧波形として矩形波を用いる場合には、省電力化手段は電力の消費を増加させる要因となる。そこで、本実施の形態2では、圧電素子11の駆動電圧波形が矩形波を用いる場合において電力消費の増加を防止するため、前記マルチレベルパルサー33は、省電力手段が中間駆動電圧±HVLと接続された状態と、省電力手段が中間駆動電圧±HVLと非接続の状態とを切り換える接続切換手段を備えていてもよい。この接続切換手段は、省電力手段の接続先を±HVHおよび±HVLとの間で切り換えるか、または省電力化手段を±HVHと接続された接続状態と、±HVHおよび±HVLのいずれとも接続しない非接続状態とを切り換える。
(Embodiment 2)
By the way, in the first embodiment, the diodes D7 and D8 and the resistors R7 and R8 of the power saving means are connected to the intermediate drive voltage ± HVL. However, when the rectangular wave is used as the drive voltage waveform of the
前記接続切換手段について具体的に説明する。図10は、本実施の形態2にかかるマルチレベルパルサー53の構成を示すブロック図である。マルチレベルパルサー53は、図6に示したマルチレベルパルサー33に対応するものであり、接続切換手段であるスイッチ57および58を除いてマルチレベルパルサー33と全く同様であるので、スイッチ57および58以外の部分の説明を省略する。
The connection switching means will be specifically described. FIG. 10 is a block diagram showing the configuration of the multilevel pulsar 53 according to the second embodiment. The multilevel pulsar 53 corresponds to the
スイッチ57は、抵抗R7に接続されるパルサー電源部31の出力を、最大駆動電圧+HVHまたは中間駆動電圧+HVLのいずれか一方に選択するか、抵抗R7が最大駆動電圧+HVHと接続された状態と、抵抗R7がいずれの電源電圧とも接続されない状態のいずれか一方を選択する接続切換手段である。スイッチ57は、リレー等を用いて構成され、制御部108からの指示により、圧電素子11の駆動電圧波形として矩形波を用いる場合には、最大駆動電圧+HVHに接続されるか、最大駆動電圧+HVHおよび中間駆動電圧−HVLのいずれとも接続されず、圧電素子11の駆動電圧波形として擬似正弦波を用いる場合には、中間駆動電圧+HVLに接続される。スイッチ58もスイッチ57と全く同様に、抵抗R8に接続される電源を、最大駆動電圧−HVHまたは中間駆動電圧−HVLのいずれか一方に選択するか、抵抗R8が最大駆動電圧−HVHと接続された状態と、抵抗R8がいずれの電源電圧とも接続されない状態のいずれか一方を選択する接続切換手段である。
The switch 57 selects the output of the pulsar
マルチレベルパルサー53は、スイッチ57および58が中間駆動電圧±HVLに接続され、圧電素子11の波形として擬似正弦波を用いる場合には、上述した実施の形態1と全く同様の動作を行う。また、マルチレベルパルサー53は、スイッチ57および58が最大駆動電圧±HVHに接続され、圧電素子11の波形として矩形波を用いる場合には、ダイオードD7およびD8は常に逆バイアス(bias)の電圧が印加されオフ状態となる。また、マルチレベルパルサー53は、同様に圧電素子11の波形として矩形波を用いる場合には、スイッチ57および58がいずれの電源電圧にも接続されない場合もある。従って、圧電素子11の波形として矩形波を用いる場合に、省電力化手段は、抵抗R7およびR8に電流が流れることはなく、電力を消費する要因とはならない。
When the switches 57 and 58 are connected to the intermediate drive voltage ± HVL and the pseudo sine wave is used as the waveform of the
なお、圧電素子11の駆動電圧波形として矩形波を用いる場合には、トランジスタQ1およびQ2を含むプッシュプル回路のみが動作する(トランジスタQ3およびQ4はオフ状態)。この場合、出力ライン1には、±HVHの電圧が出力される。ここで、仮に省電力化手段であるダイオードD7およびD8並びに抵抗R7およびR8が、中間駆動電圧である±HVLに接続されていると、ダイオードD7およびD8は、交互にオン状態となり、電力の消費が生じる。
When a rectangular wave is used as the drive voltage waveform of the
上述してきたように、本実施の形態2では、接続切換手段であるスイッチ57および58により、矩形波を発生する際には、省電力化手段を動作しない状態とし、擬似正弦波を発生する際には、省電力化手段を動作する状態とし、消費電力を低減することができる。 As described above, in the second embodiment, when the rectangular wave is generated by the switches 57 and 58 as the connection switching means, the power saving means is not operated and the pseudo sine wave is generated. In this case, the power saving means can be put into an operating state to reduce power consumption.
(実施の形態3)
ところで、上記実施の形態1では、省電力化手段のダイオードD7は、ステップ3においては、過渡時間T1の間電流を流し、抵抗R7で電力の消費が行われたが、この過渡時間T1を高速化することにより、電力の消費を低減することもできる。そこで、本実施の形態3では、省電力化手段に接続される電源電圧を分圧手段により小さくして過渡時間を短いものとし、ひいては消費電力を低減する場合を示すことにする。
(Embodiment 3)
By the way, in Embodiment 1 described above, the diode D7 of the power saving means causes a current to flow during the transient time T1 in step 3, and power is consumed by the resistor R7. Thus, power consumption can be reduced. Therefore, in the third embodiment, the case where the power supply voltage connected to the power saving unit is reduced by the voltage dividing unit to shorten the transient time, thereby reducing the power consumption will be shown.
図11は、本実施の形態3にかかるマルチレベルパルサー63の構成を示すブロック図である。マルチレベルパルサー63は、図6に示したマルチレベルパルサー33に対応するものであり、分圧手段であるレベルシフト(level shift)回路60および61を除いてマルチレベルパルサー33と全く同様であるので、レベルシフト回路60および61以外の部分の説明を省略する。
FIG. 11 is a block diagram showing the configuration of the multilevel pulsar 63 according to the third embodiment. The multi-level pulsar 63 corresponds to the
レベルシフト回路60は、抵抗R7とパルサー電源部31の出力である中間駆動電圧+HVLの間に接続され、抵抗R7に供給される電圧を中間駆動電圧+HVLよりも低いものにする分圧手段である。レベルシフト回路60は、トランジスタQ5、抵抗R10およびR11を含む。抵抗R10およびR11は、中間駆動電圧+HVLを分圧する。例えば、R10は20kΩ、R11は80kΩとされ、中間駆動電圧+HVLの80%の電圧を出力する。
The level shift circuit 60 is connected between the resistor R7 and the intermediate drive voltage + HVL which is the output of the pulsar
トランジスタQ5は、抵抗R10およびR11で分圧された電圧を、省電力化手段である抵抗R7およびダイオードD7に供給するドライバー(driver)であり、例えばPNP型のバイポーラトランジスタ(bipolar transistor)が用いられる。 The transistor Q5 is a driver that supplies the voltage divided by the resistors R10 and R11 to the resistor R7 and the diode D7, which are power-saving means. For example, a PNP-type bipolar transistor is used. .
レベルシフト回路61は、抵抗R8とパルサー電源部31の出力である中間駆動電圧−HVLの間に接続され、抵抗R8に供給される電圧を中間駆動電圧−HVLよりも高いものにする分圧手段である。レベルシフト回路61は、トランジスタQ6、抵抗R10およびR11を含み、レベルシフト回路60と全く同様の動作を行う。
The level shift circuit 61 is connected between the resistor R8 and the intermediate drive voltage -HVL that is the output of the pulsar
図12は、分圧手段であるレベルシフト回路60の動作を示す説明図である。図12は、図7に示したマルチレベルパルサー33の動作と同様に、トランジスタQ1がオフとなりトランジスタQ3がオンとなる、ステップ2からステップ3への移行期間における出力ライン1の出力電圧および過渡応答を示している。
FIG. 12 is an explanatory diagram showing the operation of the level shift circuit 60 which is a voltage dividing means. FIG. 12 shows the output voltage and transient response of the output line 1 during the transition from step 2 to step 3 in which the transistor Q1 is turned off and the transistor Q3 is turned on, similarly to the operation of the
過渡応答90は、分圧手段であるレベルシフト回路60を有するマルチレベルパルサー63が示す過渡応答である。過渡応答90は、電圧が概ね圧電素子11の容量Cおよび抵抗R7で決定される時定数を持って、出力電圧+HVHからレベルシフト回路60の出力である0.8×HVLの電圧に指数関数的に減少する。また、過渡応答91は、レベルシフト回路60を有しないマルチレベルパルサー33が示す過渡応答である。過渡応答91は、電圧が概ね圧電素子11の容量および抵抗R7で決定される時定数で、出力電圧+HVHから+HVLの電圧に指数関数的に減少する。
The transient response 90 is a transient response indicated by the multilevel pulsar 63 having the level shift circuit 60 which is a voltage dividing means. The transient response 90 has a time constant determined by the capacitance C of the
過渡応答90および91は、同一の過渡時間T1を有する。従って、電圧の変化が大きい過渡応答90は、過渡応答91と比較して早期に電圧+HVLに到達し、切り換えの高速化が行われる。一方、過渡応答91は、出力電圧が+HVLに近接するに従い勾配が小さなものとなるので電圧+HVLに到達する過渡時間T1は、長いものとなる。 Transient responses 90 and 91 have the same transient time T1. Therefore, the transient response 90 having a large voltage change reaches the voltage + HVL earlier than the transient response 91, and the switching speed is increased. On the other hand, since the transient response 91 has a smaller gradient as the output voltage approaches + HVL, the transient time T1 for reaching the voltage + HVL becomes longer.
また、過渡応答90では、出力電圧が+HVHから+HVLの間だけ抵抗R7に電流が流れるので、この時間間隔の短縮に伴い消費電流の軽減も計られる。なお、レベルシフト回路61も全く同様にステップ6からステップ7への移行に伴い過渡応答の高速化を行う。 Further, in the transient response 90, since the current flows through the resistor R7 only when the output voltage is between + HVH and + HVL, the current consumption can be reduced as the time interval is shortened. Note that the level shift circuit 61 increases the speed of the transient response in the same manner as the transition from step 6 to step 7.
上述してきたように、本実施の形態3では、分圧手段であるレベルシフト回路60および61により、省電力化手段であるダイオードD7およびD8並びに抵抗R7およびR8に接続される電源電圧を分圧し、小さなものとしているので、ステップ2からステップ3への過渡応答を高速で行うと共に、この高速化により消費電力の軽減を図ることもできる。 As described above, in the third embodiment, the power supply voltage connected to the diodes D7 and D8 and the resistors R7 and R8 as power saving means is divided by the level shift circuits 60 and 61 as voltage dividing means. Since it is small, the transient response from step 2 to step 3 can be performed at high speed, and power consumption can be reduced by this increase in speed.
以上、本発明を前記実施の形態によって説明したが、本発明はこれに限られないことはもちろんであり、図4に示したマルチレベルパルサー33の構成を示す回路図は、本発明の主旨を変更しない範囲で適宜変更可能である。
Although the present invention has been described above by the embodiment, the present invention is not limited to this, and the circuit diagram showing the configuration of the
1 出力ライン
2 被検体
10 超音波プローブ
11 圧電素子
21 送信ビームフォーマ
22 送信部
23 受信部
24 受信ビームフォーマ
25 Bモード処理部
26 ドップラ処理部
31 パルサー電源部
32 パルサー制御部
33、43、53、63 マルチレベルパルサー
57、58 スイッチ
60、61 レベルシフト回路
90、91 過渡応答
100 超音波撮像装置
102 画像取得部
104 画像メモリ部
105 画像表示制御部
106 表示部
107 入力部
108 制御部
C1〜C3 キャパシタ
D1〜4、D7、D8、D30、D40 ダイオード
Q1〜Q6 トランジスタ
R1〜R4、R7、R8、R10、R11、R44 抵抗
DESCRIPTION OF SYMBOLS 1 Output line 2
D1-4, D7, D8, D30, D40 Diode
Q1-Q6 transistors
R1-R4, R7, R8, R10, R11, R44 resistors
Claims (9)
前記圧電素子と接続される出力ラインと該出力ラインに出力部が接続される複数のプッシュプル回路とを有するパルサーを備えるとともに、前記複数のプッシュプル回路に大きさが異なる複数の電源電圧を供給する電源部を備え、
複数の前記プッシュプル回路のうち、少なくともいずれか一のプッシュプル回路は、該プッシュプル回路を構成する相補トランジスタに逆方向電流が流れることを防止する第1の整流素子を有しており、
さらに、前記パルサーは、第2の整流素子および抵抗を含む省電力化手段を有し、該省電力化手段を構成する前記第2の整流素子および前記抵抗は、前記第1の整流素子を有するプッシュプル回路に供給される電源電圧に前記出力ラインを接続する
ことを特徴とする超音波撮像装置。 An ultrasonic imaging apparatus that transmits ultrasonic waves by supplying a predetermined voltage to a piezoelectric element,
A pulsar having an output line connected to the piezoelectric element and a plurality of push-pull circuits connected to the output line and supplying a plurality of power supply voltages having different sizes to the plurality of push-pull circuits. Power supply
Among the plurality of push-pull circuits, at least one of the push-pull circuits includes a first rectifying element that prevents a reverse current from flowing through a complementary transistor that constitutes the push-pull circuit,
Furthermore, the pulsar has power saving means including a second rectifying element and a resistor, and the second rectifying element and the resistor constituting the power saving means have the first rectifying element. An ultrasonic imaging apparatus, wherein the output line is connected to a power supply voltage supplied to a push-pull circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191030A JP2010022761A (en) | 2008-07-24 | 2008-07-24 | Ultrasonic imaging apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008191030A JP2010022761A (en) | 2008-07-24 | 2008-07-24 | Ultrasonic imaging apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010022761A true JP2010022761A (en) | 2010-02-04 |
Family
ID=41729155
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008191030A Withdrawn JP2010022761A (en) | 2008-07-24 | 2008-07-24 | Ultrasonic imaging apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010022761A (en) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031169A1 (en) * | 2011-08-31 | 2013-03-07 | パナソニック株式会社 | Ultrasound diagnostic device |
CN106980273A (en) * | 2016-01-19 | 2017-07-25 | 帝斯贝思数字信号处理和控制工程有限公司 | Simulator and the method for emulation |
US10707886B2 (en) | 2015-12-02 | 2020-07-07 | Butterfly Network, Inc. | Asynchronous successive approximation analog-to-digital converter and related methods and apparatus |
US11128267B2 (en) | 2015-12-02 | 2021-09-21 | Bfly Operations, Inc. | Trans-impedance amplifier for ultrasound device and related apparatus and methods |
US11169248B2 (en) | 2015-12-02 | 2021-11-09 | Bfly Operations, Inc. | Multi-level pulser and related apparatus and methods |
US11215703B2 (en) | 2015-12-02 | 2022-01-04 | Bfly Operations, Inc. | Time gain compensation circuit and related apparatus and methods |
US11275161B2 (en) | 2015-12-02 | 2022-03-15 | Bfly Operations, Inc. | Ultrasound receiver circuitry and related apparatus and methods |
US11662447B2 (en) | 2018-11-09 | 2023-05-30 | Bfly Operations, Inc. | Trans-impedance amplifier (TIA) for ultrasound devices |
-
2008
- 2008-07-24 JP JP2008191030A patent/JP2010022761A/en not_active Withdrawn
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013031169A1 (en) * | 2011-08-31 | 2013-03-07 | パナソニック株式会社 | Ultrasound diagnostic device |
CN103458795A (en) * | 2011-08-31 | 2013-12-18 | 松下电器产业株式会社 | Ultrasound diagnostic device |
JPWO2013031169A1 (en) * | 2011-08-31 | 2015-03-23 | コニカミノルタ株式会社 | Ultrasonic diagnostic equipment |
US11573309B2 (en) | 2015-12-02 | 2023-02-07 | Bfly Operations, Inc. | Time gain compensation circuit and related apparatus and methods |
US10707886B2 (en) | 2015-12-02 | 2020-07-07 | Butterfly Network, Inc. | Asynchronous successive approximation analog-to-digital converter and related methods and apparatus |
US11128267B2 (en) | 2015-12-02 | 2021-09-21 | Bfly Operations, Inc. | Trans-impedance amplifier for ultrasound device and related apparatus and methods |
US11169248B2 (en) | 2015-12-02 | 2021-11-09 | Bfly Operations, Inc. | Multi-level pulser and related apparatus and methods |
US11215703B2 (en) | 2015-12-02 | 2022-01-04 | Bfly Operations, Inc. | Time gain compensation circuit and related apparatus and methods |
US11275161B2 (en) | 2015-12-02 | 2022-03-15 | Bfly Operations, Inc. | Ultrasound receiver circuitry and related apparatus and methods |
US11808899B2 (en) | 2015-12-02 | 2023-11-07 | BFLY Operations, Inc | Ultrasound receiver circuitry and related apparatus and methods |
US11863133B2 (en) | 2015-12-02 | 2024-01-02 | Bfly Operations, Inc. | Trans-impedance amplifier for ultrasound device and related apparatus and methods |
CN106980273A (en) * | 2016-01-19 | 2017-07-25 | 帝斯贝思数字信号处理和控制工程有限公司 | Simulator and the method for emulation |
US11662447B2 (en) | 2018-11-09 | 2023-05-30 | Bfly Operations, Inc. | Trans-impedance amplifier (TIA) for ultrasound devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20100041997A1 (en) | Ultrasonic imaging apparatus | |
JP2010022761A (en) | Ultrasonic imaging apparatus | |
US8599123B2 (en) | Drive circuit and liquid crystal display using the same | |
US20150053010A1 (en) | Ultrasonic transducer driving circuit and ultrasonic image display apparatus | |
US9772645B2 (en) | Transmission channel for ultrasound applications | |
JP2007117668A (en) | Ultrasonic probe and ultrasonographic apparatus | |
US9335404B2 (en) | Ultrasound diagnosis apparatus and power supply | |
US8648627B1 (en) | Programmable ultrasound transmit beamformer integrated circuit and method | |
JP4749448B2 (en) | Ultrasonic imaging device | |
JP5377498B2 (en) | Ultrasonic diagnostic equipment | |
JP5019561B2 (en) | Ultrasonic probe and ultrasonic diagnostic apparatus | |
JP2008191375A (en) | Display device, and driving circuit and driving method thereof | |
US8198922B1 (en) | Programmable ultrasound transmit beamformer integrated circuit and method | |
JP6309093B2 (en) | Amplification circuit and ultrasonic probe | |
JP6158010B2 (en) | Power supply circuit and ultrasonic image display device | |
JPH11290321A (en) | Ultrasonic diagnostic system | |
JPH0385146A (en) | Ultrasonic diagnosis apparatus | |
US9886940B2 (en) | Transmit/receive channel for ultrasound applications | |
KR101574841B1 (en) | Transmitting/receiving circuit, ultrasonic probe and ultrasonic image display apparatus | |
JP4615142B2 (en) | Ultrasonic transducer drive circuit and ultrasonic diagnostic apparatus | |
US10441972B2 (en) | Transmission channel for ultrasound applications | |
US10213188B2 (en) | High voltage switching circuit and ultrasound probe | |
JP2002315748A (en) | Transmitting circuit for untrasonograph | |
JP2006015071A (en) | Ultrasonic diagnostic apparatus | |
JP2000163002A (en) | Semiconductor integrated circuit, liquid crystal display device and opposite polarity voltage generating circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |