JP2010017067A - Electronic circuit - Google Patents
Electronic circuit Download PDFInfo
- Publication number
- JP2010017067A JP2010017067A JP2008177297A JP2008177297A JP2010017067A JP 2010017067 A JP2010017067 A JP 2010017067A JP 2008177297 A JP2008177297 A JP 2008177297A JP 2008177297 A JP2008177297 A JP 2008177297A JP 2010017067 A JP2010017067 A JP 2010017067A
- Authority
- JP
- Japan
- Prior art keywords
- regulator
- output
- signal
- deasserted
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、レギュレータを備えた電子回路に関する。 The present invention relates to an electronic circuit including a regulator.
近年、携帯電話、ノートパソコンなど様々な携帯用電子機器が普及している。これらの機器は、内部回路を駆動するために様々な電源電圧を必要としているため、電源電圧を一定値に保つレギュレータを用いた電源回路が用いられる。これにより安定した様々な電源電圧が生成され、内部回路に安定した電源が供給される。 In recent years, various portable electronic devices such as mobile phones and notebook computers have become widespread. Since these devices require various power supply voltages to drive the internal circuit, a power supply circuit using a regulator that keeps the power supply voltage at a constant value is used. As a result, various stable power supply voltages are generated, and stable power is supplied to the internal circuit.
このようなレギュレータには、通常過電流保護回路が内蔵されており、入力電圧が異常なときに過電流保護回路が動作する(例えば、特許文献1参照。)。 Such a regulator normally includes an overcurrent protection circuit, and the overcurrent protection circuit operates when the input voltage is abnormal (see, for example, Patent Document 1).
しかしながら、過電流保護回路(ヒューズ、ポリスイッチ等)は、一般にレギュレータの1次側に内蔵され、入力電圧のみしか監視せず、有効に機能しないことが多い。また、CPLD(Complex Programmable Logic Device)などの電源制御部を用いるものもあるが、高価であるため実用的ではない。 However, overcurrent protection circuits (fuses, polyswitches, etc.) are generally built in the primary side of the regulator, and only monitor the input voltage and often do not function effectively. Some use a power control unit such as a CPLD (Complex Programmable Logic Device), but it is not practical because it is expensive.
本発明は、このような従来の実情に鑑みて提案されたものであり、簡易な構成でレギュレータの入出力電圧を監視することができる電子回路を提供する。 The present invention has been proposed in view of such a conventional situation, and provides an electronic circuit capable of monitoring the input / output voltage of a regulator with a simple configuration.
上述した目的を達成するために、本発明に係る電位回路は、入力電圧に対して出力電圧を一定に制御するレギュレータと、上記入力電圧の異常を検知し、ディアサートされた第1の異常検知信号を出力する入力異常検知回路と、上記出力電圧の異常を検知し、ディアサートされた第2の異常検知信号を出力する出力異常検知回路と、上記ディアサートされた第1又は上記第2の異常検知信号の少なくともいずれか一方の入力に応じてディアサートされたイネーブル信号を出力するスリーステートバッファと、上記ディアサートされたイネーブル信号に応じて上記レギュレータをオフ制御する制御回路とを有する。 In order to achieve the above-described object, a potential circuit according to the present invention includes a regulator that controls an output voltage to be constant with respect to an input voltage, a first abnormality detection that detects an abnormality of the input voltage and is deasserted An input abnormality detection circuit that outputs a signal; an output abnormality detection circuit that detects an abnormality in the output voltage and outputs a deasserted second abnormality detection signal; and the deasserted first or second signal. A three-state buffer that outputs an enable signal deasserted in response to at least one of the abnormality detection signals; and a control circuit that controls the regulator to be turned off in response to the deasserted enable signal.
本発明によれば、入力電圧及び出力電圧の異常検知信号を入力し、イネーブル信号を出力するスリーステートバッファを用いることで、簡易な構成でレギュレータの入出力電圧を監視し、電圧異常状態時には電源を自動でオフすることができる。 According to the present invention, by using a three-state buffer that inputs an input voltage and an output voltage abnormality detection signal and outputs an enable signal, the input / output voltage of the regulator is monitored with a simple configuration. Can be turned off automatically.
以下、本発明の具体的な実施の形態について、図面を参照しながら詳細に説明する。本発明の具体例として示す電子回路は、簡易な構成でレギュレータの入出力電圧を監視し、電圧異常状態時には電源を自動でオフする過電流保護機能を有するレギュレータである。 Hereinafter, specific embodiments of the present invention will be described in detail with reference to the drawings. The electronic circuit shown as a specific example of the present invention is a regulator having an overcurrent protection function that monitors the input / output voltage of the regulator with a simple configuration and automatically turns off the power supply when the voltage is abnormal.
レギュレータは、出力される電圧・電流を常に一定に保つように制御する回路である。レギュレータは、電力負荷の程度などによってリニアレギュレータとスイッチングレギュレータの二種類に分類される。リニアレギュレータは、入力電圧よりも低い出力電圧であれば常に一定の電圧へ制御することが可能であり、仕組みが単純で安価であるというメリットを持っている。また、スイッチングレギュレータは、スイッチングの機構によって出力電圧を一定に制御する。リニアレギュレータが比較的負荷の軽い回路において用いられるのに対し、スイッチングレギュレータはマイクロプロセッサのような負荷の高い装置において利用されることが多い。 The regulator is a circuit that controls the output voltage / current to be kept constant. Regulators are classified into two types, linear regulators and switching regulators, depending on the degree of power load. The linear regulator can always be controlled to a constant voltage as long as the output voltage is lower than the input voltage, and has a merit that the mechanism is simple and inexpensive. The switching regulator controls the output voltage to be constant by a switching mechanism. While linear regulators are used in relatively lightly loaded circuits, switching regulators are often used in heavily loaded devices such as microprocessors.
〔第1の構成例〕
図1は、本発明の実施の形態における過電流保護機能を有するレギュレータの第1の構成例を示すブロック図である。この電子回路は、レギュレータ11と、遅延機能付きリセットIC(Integrated Circuit)12と、スリーステートバッファ13とを有している。
[First configuration example]
FIG. 1 is a block diagram showing a first configuration example of a regulator having an overcurrent protection function in an embodiment of the present invention. This electronic circuit includes a
レギュレータ11は、入力電圧端子と、出力電圧端子とを有し、出力される電圧を一定に制御する。また、レギュレータ11は、レギュレータ11のオン/オフ(動作/スタンバイ)を制御するイネーブル信号を入力するイネーブル端子を有している。このため、例えば、スタンバイ時はスタンバイ電源のみを動作させ、使用時にはメイン電源をオンさせることができる。また、レギュレータ11は、レギュレータ11の状態信号を出力する状態信号出力端子を有し、出力に定格以上の大きな電流が流れるような状態になるとディアサートされた状態信号を出力し、出力電流を制限する。また、ディアサートされた状態信号は、例えば、放熱不足となりチップ温度が規定値以上になった場合にも出力される。
The
遅延機能付きリセットIC12は、入力電圧端子とリセット信号出力端子とを有しており、入力電圧をモニタし、レギュレータ11が電圧を一定に制御可能な範囲を超えた場合、ディアサートされたリセット信号をスリーステートバッファ13に出力する。また、電源投入時に、リセット信号を遅延させて出力し、スリーステートバッファ13の予期せぬ動作を防止する。
The
スリーステートバッファ13は、状態信号を入力する入力端子と、リセット信号を入力するイネーブル端子と、イネーブル信号を出力する出力端子とを有している。スリーステートバッファ13は、通常のH(ハイレベル)とL(ローレベル)の出力状態のほかに、Hi−Z(高インピーダンス状態)という第三の出力状態を持つ。Zの状態においては、出力はHでもLでもなく、出力端子が内部の出力回路と切り離されたのとほぼ同等の状態になる。すなわち、スリーステートバッファ13は、状態信号入力及びリセット信号入力に応じてイネーブル信号をアサート(H)又はディアサート(L、Z)に切り替える。
The three-
次に、図2を参照して、第1の構成例の電子回路の動作について説明する。一般に、スリーステートバッファ13の入力端子は、内部インピーダンスが高い(電源回路との絶縁性が高い)ため、入力端子がどこにも接続されない状態にあると、近辺の静電気や電磁誘導によって予期せぬ電圧が印加される可能性がある。このため、前提条件として、遅延機能付きリセットIC12の出力遅延時間Taを、レギュレータ11に電源が投入されてから状態信号出力がアサートされるまでの時間Tbよりも長くなるように設定しておく。
Next, the operation of the electronic circuit of the first configuration example will be described with reference to FIG. In general, since the input terminal of the three-
電源がオンされると、時刻t11において、レギュレータ11及びリセットIC12に、規定の入力電圧が印加され、レギュレータ11から規定の電圧が出力される(時刻t12)。
When the power is turned on, a specified input voltage is applied to the
レギュレータ11に入力電圧が印加されてからTb時間後に、レギュレータ11の状態信号がアサートされる(時刻t13)。また、レギュレータ11に入力電圧が印加されてからTa時間後に、リセットIC12のリセット信号がアサートされ(時刻t14)、スリーステートバッファ13からアサートされたイネーブル信号が出力される。これにより、正常なレギュレータ11の動作が開始される。
A state signal of the
ここで、回路内で何らかの異常が発生し、レギュレータ11からの出力電圧が低下した場合(時刻t15)、状態信号がディアサートされる(時刻t16)。スリーステートバッファ13は、ディアサートされた状態信号の入力に応じてイネーブル信号をディアサートする(時刻t17)。そして、レギュレータ11は、ディアサートされたイネーブル信号に応じて出力を停止する(時刻t18)。
Here, when some abnormality occurs in the circuit and the output voltage from the
また、電源に異常が発生し、レギュレータ11への入力電圧が低下し、レギュレータ11が一定値に制御可能な閾値よりも小さくなった場合(時刻t19)、レギュレータ11の出力電圧が低下する(時刻t20)。これにより、リセット信号がディアサートされ(時刻t21)、また、状態信号がディアサートされる(時刻t22)。スリーステートバッファ13は、ディアサートされたリセット信号及び状態信号の入力に応じてイネーブル信号をディアサートする(時刻t23)。そして、レギュレータ11は、ディアサートされたイネーブル信号に応じて出力を停止する(時刻t24)。
In addition, when an abnormality occurs in the power supply and the input voltage to the
このようにレギュレータ11の入出力電圧を監視することにより、入力電圧又は出力電圧に異常が発生した場合、電源を自動でシャットダウンさせることができる。また、CPLD(Complex Programmable Logic Device)などの高価な電源制御部を用いなくても安価な構成で、入出力電圧を監視することができる。また、オン/オフ(動作/スタンバイ)機能及び出力異常監視機能を有するレギュレータ11を用いることにより、実装面積を比較的小さくすることができる。
By monitoring the input / output voltage of the
〔第2の構成例〕
図3は、本発明の実施の形態における過電流保護機能を有するレギュレータの第2の構成例を示すブロック図である。第1の構成例のレギュレータ11は、オン/オフ(動作/スタンバイ)機能及び出力異常監視機能を有していたが、第2の構成例のレギュレータ21では、出力異常監視機能を有していない。すなわち、第2の構成例の電子回路は、レギュレータ21と、遅延機能付きリセットIC12と、スリーステートバッファ13と、リセットIC22を有している。
[Second configuration example]
FIG. 3 is a block diagram showing a second configuration example of a regulator having an overcurrent protection function in the embodiment of the present invention. The
レギュレータ21は、入力電圧端子と、出力電圧端子とを有し、出力される電圧を一定に制御する。また、レギュレータ21は、レギュレータ21のオン/オフ(動作/スタンバイ)を制御するイネーブル信号を入力するイネーブル端子を有している。このため、例えば、スタンバイ時はスタンバイ電源のみを動作させ、使用時にはメイン電源をオンさせることができる。
The
遅延機能付きリセットIC12は、第1の構成例と同様であり、入力電圧をモニタし、レギュレータ21が電圧を一定に制御可能な範囲を超えた場合、ディアサートされたリセット信号をスリーステートバッファ13に出力する。また、電源投入時に、リセット信号を遅延させて出力し、スリーステートバッファ13の予期せぬ動作を防止する。
The
スリーステートバッファ13も、第1の構成例と同様であり、状態信号を入力する入力端子と、リセット信号を入力するイネーブル端子と、イネーブル信号を出力する出力端子とを有している。
The three-
リセットIC22は、出力電圧をモニタし、出力電圧が規定値から閾値以上外れた場合、ディアサートされたリセット信号をスリーステートバッファ13に出力する。
The
次に、図4を参照して、第2の構成例の電子回路の動作について説明する。前提条件として、遅延機能付きリセットIC12の出力遅延時間Taを、レギュレータ21に電源が投入されてからリセット信号Bの出力がアサートされるまでの時間Tbよりも長くなるように設定しておく。
Next, the operation of the electronic circuit of the second configuration example will be described with reference to FIG. As a precondition, the output delay time Ta of the
電源がオンされると、時刻t31において、レギュレータ21及びリセットIC12に、規定の入力電圧が印加され、レギュレータ21から規定の電圧が出力される(時刻t32)。
When the power is turned on, a specified input voltage is applied to the
レギュレータ21に入力電圧が印加されてからTb時間後に、リセットIC22のリセット信号Bがアサートされる(時刻t33)。また、レギュレータ21に入力電圧が印加されてからTa時間後に、リセットIC12のリセット信号Aがアサートされ(時刻t34)、スリーステートバッファ13からアサートされたイネーブル信号が出力される。これにより、正常なレギュレータ21の動作が開始される。
Tb time after the input voltage is applied to the
ここで、回路内で何らかの異常が発生し、レギュレータ11からの出力電圧が低下した場合(時刻t35)、リセットIC22のリセット信号Bがディアサートされる(時刻t36)。スリーステートバッファ13は、ディアサートされたリセット信号Bの入力に応じてイネーブル信号をディアサートする(時刻t37)。そして、レギュレータ21は、ディアサートされたイネーブル信号に応じて出力を停止する(時刻t38)。
Here, when some abnormality occurs in the circuit and the output voltage from the
また、電源に異常が発生し、レギュレータ21への入力電圧が低下し、レギュレータ21が一定値に制御可能な閾値よりも小さくなった場合(時刻t39)、レギュレータ21の出力電圧が低下する(時刻t40)。これにより、リセット信号Aがディアサートされ(時刻t41)、また、リセット信号Bがディアサートされる(時刻t42)。スリーステートバッファ13は、ディアサートされたリセット信号A及びリセット信号Bの入力に応じてイネーブル信号をディアサートする(時刻t43)。そして、レギュレータ21は、ディアサートされたイネーブル信号に応じて出力を停止する(時刻t44)。
In addition, when an abnormality occurs in the power supply and the input voltage to the
このようにレギュレータ21の入出力電圧を監視することにより、入力電圧又は出力電圧に異常が発生した場合、電源を自動でシャットダウンさせることができる。また、CPLDなどの高価な電源制御部を用いなくても安価な構成で、入出力電圧を監視することができる。
By monitoring the input / output voltage of the
〔第3の構成例〕
図5は、本発明の実施の形態における過電流保護機能を有するレギュレータの第3の構成例を示すブロック図である。第1の構成例のレギュレータ11は、オン/オフ(動作/スタンバイ)機能及び出力異常監視機能を有していたが、第3の構成例のレギュレータ31では、オン/オフ(動作/スタンバイ)機能を有していない。すなわち、第2の構成例の電子回路は、レギュレータ31と、遅延機能付きリセットIC12と、スリーステートバッファ13と、スイッチング素子32とを有している。
[Third configuration example]
FIG. 5 is a block diagram showing a third configuration example of a regulator having an overcurrent protection function in the embodiment of the present invention. The
レギュレータ31は、入力電圧端子と、出力電圧端子とを有し、出力される電圧を一定に制御する。また、レギュレータ31は、レギュレータ11の状態信号を出力する状態信号出力端子を有し、出力に定格以上の大きな電流が流れるような状態になるとディアサートされた状態信号を出力し、出力電流を制限する。また、ディアサートされた状態信号は、例えば、放熱不足となりチップ温度が規定値以上になった場合にも出力される。
The
遅延機能付きリセットIC12は、第1の構成例と同様であり、入力電圧をモニタし、レギュレータ31が電圧を一定に制御可能な範囲を超えた場合、ディアサートされたリセット信号をスリーステートバッファ13に出力する。また、電源投入時に、リセット信号を遅延させて出力し、スリーステートバッファ13の予期せぬ動作を防止する。
The
スリーステートバッファ13も、第1の構成例と同様であり、状態信号を入力する入力端子と、リセット信号を入力するイネーブル端子と、イネーブル信号を出力する出力端子とを有している。
The three-
スイッチング素子32は、例えば、ゲート、ソース、ドレインの3端子からなる電界効果トランジスタから構成される。そして、ゲートにイネーブル信号を入力し、ソース、ドレイン間の電流をオンオフ制御する。
The switching
次に、図6を参照して、第3の構成例の電子回路の動作について説明する。前提条件として、遅延機能付きリセットIC12の出力遅延時間Taを、レギュレータ31に電源が投入されてから状態信号出力がアサートされるまでの時間Tbよりも長くなるように設定しておく。
Next, the operation of the electronic circuit of the third configuration example will be described with reference to FIG. As a precondition, the output delay time Ta of the
電源がオンされると、時刻t51において、レギュレータ31及びリセットIC12に、規定の入力電圧が印加され、レギュレータ31から規定の電圧が出力される(時刻t52)。
When the power is turned on, a specified input voltage is applied to the
レギュレータ31に入力電圧が印加されてからTb時間後に、レギュレータ31の状態信号がアサートされる(時刻t53)。また、レギュレータ31に入力電圧が印加されてからTa時間後に、リセットIC12のリセット信号がアサートされ(時刻t54)、スリーステートバッファ13からアサートされたイネーブル信号がスイッチング素子32に出力される。これにより、正常なレギュレータ31の動作が開始される。
A state signal of the
ここで、回路内で何らかの異常が発生し、レギュレータ31からの出力電圧が低下した場合(時刻t55)、状態信号がディアサートされる(時刻t56)。スリーステートバッファ13は、ディアサートされた状態信号の入力に応じてイネーブル信号をディアサートする(時刻t57)。そして、スイッチング素子32は、イネーブル信号に応じてソース、ドレイン間の電流を制限し、レギュレータ31の入力電圧を0Vとする(時刻t58)。これにより、レギュレータ31からの出力が停止される(時刻t59)。
Here, when some abnormality occurs in the circuit and the output voltage from the
また、電源に異常が発生し、レギュレータ31への入力電圧が低下し、レギュレータ31が一定値に制御可能な閾値よりも小さくなった場合(時刻t60)、レギュレータ31の出力電圧が低下する(時刻t61)。これにより、リセット信号がディアサートされ(時刻t62)、また、状態信号がディアサートされる(時刻t63)。スリーステートバッファ13は、ディアサートされたリセット信号及び状態信号の入力に応じてイネーブル信号をディアサートする(時刻t64)。そして、スイッチング素子32は、イネーブル信号に応じてソース、ドレイン間の電流を制限し、レギュレータ31の入力電圧を0Vとする(時刻t65)。これにより、レギュレータ31からの出力が停止される(時刻t66)。
In addition, when an abnormality occurs in the power supply and the input voltage to the
このようにレギュレータ31の入出力電圧を監視することにより、入力電圧又は出力電圧に異常が発生した場合、電源を自動でシャットダウンさせることができる。また、CPLDなどの高価な電源制御部を用いなくても安価な構成で、入出力電圧を監視することができる。
By monitoring the input / output voltage of the
11 レギュレータ、 12 遅延機能付きリセットIC 13 スリーステートバッファ、 21 レギュレータ、 22 リセットIC、 31 レギュレータ、 32 スイッチング素子
11 Regulator, 12 Reset IC with
Claims (5)
上記入力電圧の異常を検知し、ディアサートされた第1の異常検知信号を出力する入力異常検知回路と、
上記出力電圧の異常を検知し、ディアサートされた第2の異常検知信号を出力する出力異常検知回路と、
上記ディアサートされた第1又は上記第2の異常検知信号の少なくともいずれか一方の入力に応じてディアサートされたイネーブル信号を出力するスリーステートバッファと、
上記ディアサートされたイネーブル信号に応じて上記レギュレータをオフ制御する制御回路と
を有する電子回路。 A regulator that controls the output voltage to be constant with respect to the input voltage;
An input abnormality detection circuit that detects an abnormality of the input voltage and outputs a deasserted first abnormality detection signal;
An output abnormality detection circuit that detects an abnormality in the output voltage and outputs a deasserted second abnormality detection signal;
A three-state buffer that outputs an enable signal deasserted in response to an input of at least one of the deasserted first or second abnormality detection signal;
A control circuit that controls the regulator to be turned off in response to the deasserted enable signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177297A JP2010017067A (en) | 2008-07-07 | 2008-07-07 | Electronic circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008177297A JP2010017067A (en) | 2008-07-07 | 2008-07-07 | Electronic circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010017067A true JP2010017067A (en) | 2010-01-21 |
Family
ID=41702597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008177297A Withdrawn JP2010017067A (en) | 2008-07-07 | 2008-07-07 | Electronic circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010017067A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016505857A (en) * | 2013-01-31 | 2016-02-25 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Energy supply unit and method for operating an energy supply unit for autonomous supply to a consumer |
-
2008
- 2008-07-07 JP JP2008177297A patent/JP2010017067A/en not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016505857A (en) * | 2013-01-31 | 2016-02-25 | ローベルト ボッシュ ゲゼルシャフト ミット ベシュレンクテル ハフツング | Energy supply unit and method for operating an energy supply unit for autonomous supply to a consumer |
US9925941B2 (en) | 2013-01-31 | 2018-03-27 | Robert Bosch Gmbh | Energy supply unit and method for operating an energy supply unit for autonomously supplying a consumer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10536139B2 (en) | Charge-saving power-gate apparatus and method | |
US8395433B2 (en) | Input-output device protection | |
US20130214838A1 (en) | High speed level shifter for converting low input voltage into wide-range high output voltage | |
JP5305519B2 (en) | Voltage regulator circuit | |
US7908499B2 (en) | Semiconductor integrated circuit comprising master-slave flip-flop and combinational circuit with pseudo-power supply lines | |
JP5211889B2 (en) | Semiconductor integrated circuit | |
US20100253299A1 (en) | LDO regulator and semiconductor device including the same | |
EP1684430A1 (en) | Buffer circuit and integrated circuit | |
US8242637B2 (en) | Power source switching circuit | |
US7882376B2 (en) | Power control for a core circuit area of a semiconductor integrated circuit device | |
US8766679B1 (en) | Power on reset (POR) circuit | |
US20140025969A1 (en) | Control circuit for computer | |
US10355692B2 (en) | Power source monitoring circuit, power on reset circuit, and semiconductor device | |
US7109758B2 (en) | System and method for reducing short circuit current in a buffer | |
JP2011120158A (en) | Semiconductor device, and power supply switch circuit | |
US8786360B2 (en) | Circuit and method for fast switching of a current mirror with large MOSFET size | |
US20150326226A1 (en) | Load switch for controlling electrical coupling between power supply and load | |
WO2015047529A1 (en) | Contention prevention for sequenced power up of electronic systems | |
JP2010017067A (en) | Electronic circuit | |
US9075588B2 (en) | Voltage regulator and control circuit for supplying voltage to a plurality of subcircuits via a chain of switches | |
US8230251B2 (en) | Time sequence control circuit | |
US11307644B2 (en) | Cross-domain power control circuit | |
CN104883169B (en) | Method and apparatus for the hardware component in power gating chip device | |
US8901968B2 (en) | Active pull-up/pull-down circuit | |
JP2017034465A (en) | Semiconductor device and electronic equipment using the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20111004 |