JP2010010728A - Semiconductor integrated circuit device and high-frequency power amplifier module - Google Patents
Semiconductor integrated circuit device and high-frequency power amplifier module Download PDFInfo
- Publication number
- JP2010010728A JP2010010728A JP2008163926A JP2008163926A JP2010010728A JP 2010010728 A JP2010010728 A JP 2010010728A JP 2008163926 A JP2008163926 A JP 2008163926A JP 2008163926 A JP2008163926 A JP 2008163926A JP 2010010728 A JP2010010728 A JP 2010010728A
- Authority
- JP
- Japan
- Prior art keywords
- reference potential
- frequency signal
- resistor
- gate
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明は、移動体通信機器などに搭載される半導体集積回路装置に関し、特に送受信信号の歪みの低減に有効な技術に関する。 The present invention relates to a semiconductor integrated circuit device mounted on a mobile communication device or the like, and more particularly to a technique effective for reducing distortion of transmission / reception signals.
近年、携帯電話のマルチバンド／マルチモード化に伴い、複雑な高周波信号の切り替えが可能な小型で高性能な送受信切り替え用のＳＰＤＴ（Ｓｉｇｌｅ−Ｐｏｌｅ Ｄｏｕｂｌｅ−Ｔｈｒｏｗ）スイッチなどのアンテナスイッチが求められている。 In recent years, with the shift to multi-band / multi-mode mobile phones, there is a demand for antenna switches such as a compact and high-performance SPDT (Simple-Pole Double-Throw) switch for transmission / reception switching capable of switching complex high-frequency signals. Yes.
この種のアンテナスイッチの歪み特性の改善技術として、入出力端子と基準電位との間、および、入出力端子間に、直列接続された複数のＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）によって構成された基本スイッチ部を設け、一方の端子が各ＦＥＴのドレイン電極に接続され、他方の端子が各ＦＥＴのソース電極に接続された複数の抵抗素子を設け、オフ状態にある基本スイッチ部に含まれるＦＥＴのうち、信号電圧が印加される側のＦＥＴのドレイン電極およびソース電極間に接続された抵抗素子の抵抗値を小さくすることにより入出力電力特性を向上するものが知られている（たとえば、特許文献１参照）。
ところが、上記のようなアンテナスイッチにおける高調波歪み特性の改善技術では、次のような問題点があることが本発明者により見い出された。 However, the present inventors have found that the technique for improving harmonic distortion characteristics in the antenna switch as described above has the following problems.
前述した特許文献１では、基本スイッチの多段接続された各ＦＥＴの中でゲートにかかる高周波振幅が大きいＦＥＴに対しては、抵抗素子の抵抗値を小さく、また高周波振幅が小さいＦＥＴに対しては、抵抗値を大きい値に調整することにより、各ＦＥＴのゲート−ソース間電圧Ｖｇｓを均等にしようとしている。
In the above-mentioned
しかしながら、ゲートに印加される高周波電圧振幅は、各ＦＥＴのドレイン−ゲート間容量、ソース−ゲート間容量、ゲートバイアス抵抗値、動作させる周波数、およびその他配線や素子の寄生容量が関係してくるため見積もりが非常に困難であるという問題がある。 However, the high-frequency voltage amplitude applied to the gate is related to the drain-gate capacitance, source-gate capacitance, gate bias resistance, operating frequency, and other parasitic capacitances of the wiring and elements of each FET. There is a problem that it is very difficult to estimate.
また、このことから定数設定も難しく、さらには多くのパラメータが効いてくるためばらつきが多くなってしまう恐れがある。 In addition, it is difficult to set constants from this, and there is a risk that variations will increase because many parameters are effective.
本発明の目的は、アンテナスイッチのオフ時の基本スイッチを構成する多段に接続された各トランジスタに加わる電圧に対するゲート−ソース間容量、ゲート−ドレイン間容量に流れる高周波電流の変化量を低く抑えることにより、該アンテナスイッチの高調波歪みを大幅に低減することのできる技術を提供することにある。 An object of the present invention is to suppress a change amount of a high-frequency current flowing in a gate-source capacitance and a gate-drain capacitance with respect to a voltage applied to each of transistors connected in multiple stages constituting a basic switch when the antenna switch is turned off. Thus, it is an object of the present invention to provide a technique capable of significantly reducing the harmonic distortion of the antenna switch.
本発明の前記ならびにそのほかの目的と新規な特徴については、本明細書の記述および添付図面から明らかになるであろう。 The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。 Of the inventions disclosed in the present application, the outline of typical ones will be briefly described as follows.
本発明は、周波数の異なる信号経路の切り替えを行うアンテナ切り替え回路を備えた半導体集積回路装置であって、該アンテナ切り替え回路は、高周波信号を基準電位へ逃がすシャント部を有し、該シャント部は、高周波信号が入出力される高周波信号端子と基準電位との間に直列接続されたｎ個のトランジスタと、高周波信号端子と基準電位との間に直列接続されたｎ＋１個の抵抗とを備え、該抵抗は、各抵抗が接続された各ノードがトランジスタのゲートにそれぞれ接続されたものである。 The present invention is a semiconductor integrated circuit device including an antenna switching circuit that switches signal paths having different frequencies, and the antenna switching circuit includes a shunt portion that allows a high-frequency signal to escape to a reference potential. , N transistors connected in series between a high-frequency signal terminal for inputting / outputting a high-frequency signal and a reference potential, and n + 1 resistors connected in series between the high-frequency signal terminal and the reference potential, The resistor is one in which each node to which each resistor is connected is connected to the gate of the transistor.
また、本発明は、前記高周波信号端子側に接続された高周波信号側抵抗、および基準電位に接続された基準電位側抵抗の抵抗値が、高周波信号側抵抗、および基準電位側抵抗以外の残りの抵抗の抵抗値よりも小さい値となるものである。 Further, according to the present invention, the resistance values of the high-frequency signal side resistor connected to the high-frequency signal terminal side and the reference potential side resistor connected to the reference potential are the remaining values other than the high-frequency signal side resistor and the reference potential side resistor. The value is smaller than the resistance value of the resistor.
さらに、本発明は、前記高周波信号側抵抗、および前記基準電位側抵抗と残りの前記抵抗との抵抗比が、１：２よりなるものである。 Further, according to the present invention, the high-frequency signal side resistance and the resistance ratio between the reference potential side resistance and the remaining resistance are 1: 2.
また、本発明は、前記高周波信号側抵抗が、第１のＤＣカット容量を介して高周波信号端子に接続され、前記基準電位側抵抗は、第２のＤＣカット容量を介して基準電位に接続されているものである。 In the present invention, the high-frequency signal side resistor is connected to a high-frequency signal terminal via a first DC cut capacitor, and the reference potential side resistor is connected to a reference potential via a second DC cut capacitor. It is what.
さらに、本願のその他の発明の概要を簡単に示す。 Furthermore, the outline | summary of the other invention of this application is shown briefly.
本発明の高周波電力増幅モジュールは、アンテナ切り替え回路と、送信回路から送信信号を受け取り、増幅された送信信号をアンテナ切り替え回路に供給する高周波電力増幅器とを具備し、該アンテナ切り替え回路は、高周波信号を基準電位へ逃がすシャント部を有し、該シャント部は、高周波信号が入出力される高周波信号端子と基準電位との間に直列接続されたｎ個のトランジスタと、高周波信号端子と基準電位との間に直列接続されたｎ＋１個の抵抗とを備え、該抵抗は、各抵抗が接続された各ノードがトランジスタのゲートにそれぞれ接続されたものである。 The high frequency power amplifier module of the present invention includes an antenna switching circuit and a high frequency power amplifier that receives a transmission signal from the transmission circuit and supplies the amplified transmission signal to the antenna switching circuit. A shunt portion for letting the reference potential to escape. The shunt portion includes n transistors connected in series between a high-frequency signal terminal for inputting and outputting a high-frequency signal and the reference potential, a high-frequency signal terminal, and a reference potential. N + 1 resistors connected in series with each other, and each resistor is connected to each node connected to the gate of the transistor.
また、本発明は、前記高周波信号端子側に接続された高周波信号側抵抗、および基準電位に接続された基準電位側抵抗の抵抗値が、高周波信号側抵抗、および基準電位側抵抗以外の残りの抵抗の抵抗値よりも小さい値よりなるものである。 Further, according to the present invention, the resistance values of the high-frequency signal side resistor connected to the high-frequency signal terminal side and the reference potential side resistor connected to the reference potential are the remaining values other than the high-frequency signal side resistor and the reference potential side resistor. It consists of a value smaller than the resistance value of the resistor.
さらに、本発明は、前記高周波信号側抵抗、および前記基準電位側抵抗と残りの抵抗との抵抗比が、１：２よりなるものである。 Further, in the present invention, the high-frequency signal side resistance and the resistance ratio between the reference potential side resistance and the remaining resistance are 1: 2.
また、本発明は、前記高周波信号側抵抗が、第１のＤＣカット容量を介して高周波信号端子に接続され、基準電位側抵抗が、第２のＤＣカット容量を介して基準電位に接続されているものである。 In the present invention, the high-frequency signal side resistor is connected to a high-frequency signal terminal via a first DC cut capacitor, and the reference potential side resistor is connected to a reference potential via a second DC cut capacitor. It is what.
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。 Among the inventions disclosed in the present application, effects obtained by typical ones will be briefly described as follows.
（１）シャント部におけるトランジスタのゲート−ソース間容量、およびゲート−ドレイン間容量に流れる高周波電流の変化量を最も低く抑えることができる。 (1) The amount of change in the high-frequency current flowing through the gate-source capacitance and the gate-drain capacitance of the transistor in the shunt portion can be minimized.
（２）上記（１）により、発生する歪を最小に、あるいはある歪の大きさになるまでの可能なスイッチ入力高周波信号レベルを最大にすることができ、アンテナ切り替え回路の性能を大幅に向上させることができる。 (2) Due to the above (1), it is possible to minimize the generated distortion or maximize the possible switch input high-frequency signal level until a certain amount of distortion is achieved, and greatly improve the performance of the antenna switching circuit. Can be made.
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. Note that components having the same function are denoted by the same reference symbols throughout the drawings for describing the embodiment, and the repetitive description thereof will be omitted.
図１は、本発明の一実施の形態による高周波電力増幅モジュールのブロック図、図２は、図１の高周波電力増幅モジュールに設けられたＳＰ６Ｔスイッチの回路図、図３は、図２のＳＰ６Ｔスイッチに設けられたシャント部に相当する回路における各トランジスタの印加電圧例を示す説明図、図４は、図２のＳＰ６Ｔスイッチに設けられたシャント部の等価回路によるゲート−ソース間容量、およびゲート−ドレイン間容量に流れる漏れ電流の説明図、図５は、図２のＳＰ６Ｔスイッチに設けられたシャント部におけるゲート−ソース間容量、およびゲート−ドレイン間容量の電圧依存性を示す説明図、図６は、図２のＳＰ６Ｔスイッチに設けられたシャント部における各トランジスタの各電極電圧の説明図、図７は、図６の各電極と基準電位間の電圧波形例を示す説明図、図８は、図６におけるトランジスタのゲート−ソース間電圧とゲート−ドレイン間電圧との関係を示す説明図、図９は、図６におけるトランジスタのゲート−ソース間電圧、およびゲート−ドレイン間電圧のシミュレーション波形を示す説明図、図１０は、図６におけるトランジスタのドレイン−ソース間電圧のシミュレーション波形を示す説明図である。 1 is a block diagram of a high frequency power amplification module according to an embodiment of the present invention, FIG. 2 is a circuit diagram of an SP6T switch provided in the high frequency power amplification module of FIG. 1, and FIG. 3 is an SP6T switch of FIG. FIG. 4 is a diagram illustrating an example of voltage applied to each transistor in a circuit corresponding to the shunt portion provided in FIG. 4, and FIG. 4 illustrates a gate-source capacitance and an equivalent gate by an equivalent circuit of the shunt portion provided in the SP6T switch of FIG. FIG. 5 is an explanatory diagram of leakage current flowing through the drain-to-drain capacitance, and FIG. 5 is an explanatory diagram illustrating the voltage dependence of the gate-source capacitance and the gate-drain capacitance in the shunt portion provided in the SP6T switch of FIG. FIG. 7 is an explanatory diagram of each electrode voltage of each transistor in the shunt portion provided in the SP6T switch in FIG. 2, and FIG. 7 is a diagram illustrating each electrode and reference voltage in FIG. FIG. 8 is an explanatory diagram showing an example of the voltage waveform between the transistors, FIG. 8 is an explanatory diagram showing the relationship between the gate-source voltage and the gate-drain voltage of the transistor in FIG. 6, and FIG. 9 is the gate-source of the transistor in FIG. FIG. 10 is an explanatory diagram showing a simulation waveform of the drain-source voltage of the transistor in FIG.
本実施の形態において、高周波電力増幅モジュール１は、たとえば、通信システムである携帯電話の送信用電力増幅モジュールである。半導体集積回路装置である高周波電力増幅モジュール１は、図１に示すように、アンテナ切り替え回路として機能するＳＰ６Ｔスイッチ２、制御部３、高周波電力増幅器（Ｈｉｇｈ Ｐｏｗｅｒ Ａｍｐ）４，５、ローパスフィルタ６，７、および静電容量素子８〜１４から構成されている。
In the present embodiment, the high-frequency
ＳＰ６Ｔスイッチ２は、制御部３の制御に基づいて送受信する信号の切り替えを行う。このＳＰ６Ｔスイッチ２は、アンテナ用端子２ａ、高周波信号端子となる送信信号端子２ｂ，２ｃ、同じく高周波信号端子となる受信信号端子２ｄ〜２ｇ、および制御端子Ｃ１〜Ｃ１２（図２）が備えられている。
The
送信信号端子２ｂ，２ｃ、受信信号端子２ｄ〜２ｇ、およびアンテナ用端子２ａには、静電容量素子８〜１４の一方の接続部がそれぞれ接続されている。静電容量素子１０，１１の他方の接続部には、ローパスフィルタ６，７がそれぞれ接続されている。
One connection portion of the
静電容量素子８，９，１２，１３の他方の接続部には、受信系回路に設けられたＳＡＷ（Ｓｕｒｆａｃｅ Ａｃｏｕｓｔｉｃ Ｗａｖｅ）１５〜１８がそれぞれ接続されており、静電容量素子１４の他方の接続部には、アンテナＡＮＴが接続されている。
SAWs (Surface Acoustic Waves) 15 to 18 provided in the receiving system circuit are connected to the other connection portions of the
静電容量素子８〜１４は、ＤＣカット容量として設けられている。ＳＡＷ１５〜１８は、圧電体の弾性表面波を利用し、伝播した特定周波数の信号を高周波信号として選び出す。
The
また、ＳＡＷ１５〜１８の後段には、低雑音増幅器であるＬＮＡ（Ｌｏｗ Ｎｏｉｓｅ Ａｍｐ）１９〜２２がそれぞれ接続されている。ＬＮＡ１９〜２２は、ＰＣＳ／ＤＳＣ、（１８００ＭＨｚ／１９００ＭＨｚ）、およびＧＳＭ（８００ＭＨｚ、９００ＭＨｚ）における各周波数帯域の受信信号を増幅する。
Further, LNAs (Low Noise Amps) 19 to 22, which are low noise amplifiers, are connected to the subsequent stages of the
制御部３は、ベースバンド回路から出力される制御信号によって、ＳＰ６Ｔスイッチ２の動作制御を行う。高周波電力増幅器４は、送信回路２３から供給されるＧＳＭにおける周波数帯域の送信信号を増幅し、高周波電力増幅器５は、送信回路２４から供給されるＤＣＳ／ＰＣＳにおける周波数帯域の送信信号を増幅する。ローパスフィルタ６，７は、高周波電力増幅器４，５から出力された送信信号における送信周波帯をそれぞれ通過させる。
The
図２は、ＳＰ６Ｔスイッチ２の一例を示す回路図である。
FIG. 2 is a circuit diagram showing an example of the
ＳＰ６Ｔスイッチ２は、図示するように、信号切り換え部２５〜３０、およびシャント部３１〜３６から構成されている。信号切り換え部２５〜３０は、高周波信号を伝送するためのトランスファー回路として用いられる。シャント部３１〜３６は、漏れた高周波信号を基準電位ＶＳＳへ逃がすシャント回路として用いられる。
The
信号切り換え部２５は、アンテナ用端子２ａと送信信号端子２ｂとの間に設けられており、信号切り換え部２６は、アンテナ用端子２ａと送信信号端子２ｃとの間に設けられている。
The
信号切り換え部２７は、アンテナ用端子２ａと受信信号端子２ｅとの間に設けられており、信号切り換え部２８は、アンテナ用端子２ａと受信信号端子２ｆとの間に設けられている。
The
また、信号切り換え部２９は、アンテナ用端子２ａと受信信号端子２ｄとの間に設けられており、信号切り換え部３０は、アンテナ用端子２ａと受信信号端子２ｇとの間に設けられている。
The
シャント部３１は、送信信号端子２ｂと基準電位ＶＳＳとの間に設けられており、シャント部３２は、送信信号端子２ｃと基準電位ＶＳＳとの間に設けられている。シャント部３３は、受信信号端子２ｅと基準電位ＶＳＳとの間に設けられており、シャント部３４は、受信信号端子２ｆと基準電位ＶＳＳとの間に設けられている。
The
シャント部３５は、受信信号端子２ｄと基準電位ＶＳＳとの間に設けられており、シャント部３６は、受信信号端子２ｇと基準電位ＶＳＳとの間に設けられている。
The
信号切り換え部２５は、ＦＥＴなどからなるトランジスタ３７〜４０、抵抗４１〜５０、および静電容量素子５１，５２から構成されている。ここで、抵抗４５〜４９の抵抗比は、たとえば、１：２：２：２：１となるように設定されている。
The
静電容量素子５１の一方の接続部、抵抗４１の一方の接続部、およびトランジスタ３７の一方の接続部には、アンテナ用端子２ａがそれぞれ接続されている。トランジスタ３７の他方の接続部には、抵抗４１の他方の接続部、抵抗４２の一方の接続部、およびトランジスタ３８の一方の接続部がそれぞれ接続されている。
The
トランジスタ３８の他方の接続部には、抵抗４２の他方の接続部、抵抗４３の一方の接続部、ならびにトランジスタ３９の一方の接続部がそれぞれ接続されている。
The other connection part of the
トランジスタ３９の他方の接続部には、抵抗４３の他方の接続部、抵抗４４の一方の接続部、およびトランジスタ４０の一方の接続部がそれぞれ接続されており、該トランジスタ４０の他方の接続部には、抵抗４４の他方の接続部、ならびに送信信号端子２ｂがそれぞれ接続されている。
The other connection portion of the
静電容量素子５１の他方の接続部には、抵抗４５の一方の接続部が接続されており、該抵抗４５の他方の接続部には、トランジスタ３７のゲート、および抵抗４６の一方の接続部がそれぞれ接続されている。
One connection portion of the
抵抗４６の他方の接続部には、トランジスタ３８のゲート、ならびに抵抗４７の一方の接続部がそれぞれ接続されており、該抵抗４７の他方の接続部には、トランジスタ３９のゲート、ならびに抵抗４８の一方の接続部がそれぞれ接続されている。
The other connection portion of the
抵抗４８の他方の接続部には、トランジスタ４０のゲート、および抵抗４９の一方の接続部がそれぞれ接続されており、該抵抗４９の他方の接続部には、静電容量素子５２の一方の接続部、ならびに抵抗５０の一方の接続部がそれぞれ接続されている。
The other connection portion of the
抵抗５０の他方の接続部には、制御端子Ｃ１が接続されており、静電容量素子５２の他方の接続部には、送信信号端子２ｂが接続されている。
The control terminal C1 is connected to the other connection portion of the
また、シャント部３１は、ＦＥＴなどからなるトランジスタ５３〜５６、抵抗５７〜６６、およびＤＣカット容量となる静電容量素子６７〜６９から構成されている。ここでも、抵抗６１〜６５の抵抗比は、たとえば、１：２：２：２：１となるように設定されている。トランジスタ５３の一方の接続部、抵抗５７の一方の接続部、および第１のＤＣカット容量となる静電容量素子６７の一方の接続部には、送信信号端子２ｂがそれぞれ接続されている。
The
ここで、抵抗６１，６５と抵抗６２〜６４との抵抗比は、１／２〜１／３が好ましく、たとえば、ＤＣカット容量の静電容量値が小さい場合には、抵抗比が１／３程度あってもよい。
Here, the resistance ratio between the
しかし、現実的には、ＤＣカット容量の静電容量値が小さいと、インピーダンスとして影響を与えてしまうことになるので位相の変化が発生してしまうので、ＤＣカット容量の静電容量値は十分大きく設定されることになり、この場合には、抵抗比が１／２程度となることがより好ましい。 However, in reality, if the capacitance value of the DC cut capacitance is small, it will affect the impedance, and therefore a phase change will occur. Therefore, the capacitance value of the DC cut capacitance is sufficient. In this case, the resistance ratio is more preferably about ½.
トランジスタ５３の他方の接続部には、抵抗５７の他方の接続部、抵抗５８の一方の接続部、およびトランジスタ５４の一方の接続部がそれぞれ接続されている。トランジスタ５４の他方の接続部には、抵抗５８の他方の接続部、抵抗５９の一方の接続部、ならびにトランジスタ５５の一方の接続部がそれぞれ接続されている。
The other connecting portion of the
このトランジスタ５５の他方の接続部には、抵抗５９の他方の接続部、抵抗６０の一方の接続部、およびトランジスタ５６の一方の接続部がそれぞれ接続されており、該トランジスタ５６の他方の接続部と抵抗６０の他方の接続部には、静電容量素子６９の一方の接続部がそれぞれ接続されている。
The other connection portion of the
静電容量素子６７の他方の接続部には、高周波信号側抵抗となる抵抗６１の一方の接続部が接続されており、該抵抗６１の他方の接続部には、トランジスタ５３のゲート、および抵抗６２の一方の接続部がそれぞれ接続されている。
The other connection portion of the
抵抗６２の他方の接続部には、トランジスタ５４のゲート、ならびに抵抗６３の一方の接続部がそれぞれ接続されており、該抵抗６３の他方の接続部には、トランジスタ５５のゲート、ならびに抵抗６４の一方の接続部がそれぞれ接続されている。
The other connection portion of the
抵抗６４の他方の接続部には、トランジスタ５６のゲート、および基準電位側抵抗となる抵抗６５の一方の接続部がそれぞれ接続されており、該抵抗６５の他方の接続部には、第２のＤＣカット容量となる静電容量素子６８の一方の接続部、ならびに抵抗６６の一方の接続部がそれぞれ接続されている。抵抗６６の他方の接続部には、制御端子Ｃ２が接続されている。
The other connection portion of the
静電容量素子６８の他方の接続部には、静電容量素子６９の一方の接続部が接続されており、静電容量素子６９の他方の接続部には、基準電位ＶＳＳが接続されている。
One connection portion of the
ここでは、信号切り換え部２５、およびシャント部３１の接続構成について説明したが、信号切り換え部２６〜３０における接続構成は信号切り換え部２５と同様であり、シャント部３２〜３６における接続構成もシャント部３１と同様であり、異なる点は、送信信号端子２ｃ、受信信号端子２ｄ〜２ｇ、ならびに制御端子Ｃ３〜Ｃ１２の接続のみであるので、説明は省略する。
Here, the connection configuration of the
信号切り換え部２６〜３０における静電容量素子５１の一方の接続部には、アンテナ用端子２ａがそれぞれ接続されており、信号切り換え部２６〜３０の静電容量素子５２の他方の接続部には、送信信号端子２ｃ、受信信号端子２ｄ〜２ｇがそれぞれ接続されている。
The
同様に、シャント部３２〜３６のトランジスタ５３の一方の接続部、抵抗５７の一方の接続部、および静電容量素子６７の一方の接続部には、送信信号端子２ｃ、受信信号端子２ｄ〜２ｇがそれぞれ接続されている。
Similarly, one connection part of the
さらに、信号切り換え部２６〜３０の抵抗５０の他方の接続部には、制御端子Ｃ３，Ｃ５，Ｃ７，Ｃ９，Ｃ１１がそれぞれ接続されており、シャント部３２〜３６の抵抗６６の他方の接続部には、制御端子Ｃ４，Ｃ６，Ｃ８，Ｃ１０，Ｃ１２がそれぞれ接続されている。
Further, control terminals C3, C5, C7, C9, and C11 are connected to the other connection part of the
また、大きなパワーが入力されない受信信号端子２ｄ〜２ｇに接続されるシャント部３３〜３６などは、耐圧を考慮したシャント回路が必ずしも必要とならないため、たとえば、１つのＦＥＴなどのトランジスタによってシャント部を構成してもよい。
Further, the
ＳＰ６Ｔスイッチ２は、送信信号端子２ｂから高周波信号が入力される場合、制御端子Ｃ１，Ｃ４がそれぞれＨｉ信号となり、制御端子Ｃ２，Ｃ３がそれぞれＬｏ信号となって信号切り換え部２５、およびシャント部３２がそれぞれＯＮとなり、信号切り換え部２６とシャント部３１とが、それぞれＯＦＦとなる（他の制御端子については説明は省略している）。
In the
入力された高周波信号の電圧振幅は、シャント部３１の接続部であるノードＢ−基準電位間に印加され、また、シャント部３２がＯＮであることによって、該シャント部３２の接続点であるノードＤは、高周波的に基準電位と考えると信号切り換え部２６の接続部であるノードＣ−ノードＤ間にも印加されることになる。
The voltage amplitude of the input high-frequency signal is applied between the node B and the reference potential, which is the connection part of the
また、制御端子Ｃ１，Ｃ４をそれぞれＬｏ信号、制御端子Ｃ２，Ｃ３をそれぞれＨｉ信号として送信信号端子２ｃから高周波信号を入力する場合を考えると、信号切り換え部２６、およびシャント部３１がそれぞれＯＮとなり、信号切り換え部２５、ならびにシャント部３２がそれぞれＯＦＦとなる。
Considering the case where a high frequency signal is input from the
入力された高周波信号の電圧振幅は、ノードＣ−基準電位間に、またシャント部３１がＯＮであることにより、ノードＢは高周波的に基準電位と考えると、ノードＣ−ノードＢ間にも印加されることになる。 The voltage amplitude of the input high-frequency signal is also applied between the node C and the node B when the node B is considered to be the reference potential in terms of high frequency due to the node C and the reference potential being ON. Will be.
次に、本実施の形態によるシャント部３１の作用について説明する。
Next, the operation of the
図３は、シャント部３１（，３２）に相当する回路である。 FIG. 3 shows a circuit corresponding to the shunt unit 31 (, 32).
図３において、高周波電圧がＡ端子−基準電位間に加わる場合、そのＡ端子−基準電位間の高周波電圧を抵抗分割して作ったレベルの安定した高周波電圧Ｖｇ１〜Ｖｇ４をトランジスタ５３〜５６のゲート−基準電位間に印加している。
In FIG. 3, when a high frequency voltage is applied between the A terminal and the reference potential, stable high frequency voltages Vg1 to Vg4 created by dividing the high frequency voltage between the A terminal and the reference potential are divided into gates of the
ここで、各トランジスタ５３〜５６のドレイン−ソース間抵抗Ｒｄｓとなる抵抗５７〜６０を、Ｒｄｓ１＝Ｒｄｓ２＝Ｒｄｓ３＝Ｒｄｓ４としているため、各トランジスタのオフ状態におけるＡ端子−基準電位間電圧は４等分されトランジスタ５３〜５６は等しいドレイン−ソース間電圧Ｖｄｓ１〜Ｖｄｓ４となる。
Here, since the
また、図４は、シャント部３１（，３２）の等価回路によるゲート−ソース間容量Ｃｇｓ、およびゲート−ドレイン間容量Ｃｇｄに流れる漏れ電流の説明図である。ここで、シャント部３１（，３２）を基本アンテナスイッチと定義する。 FIG. 4 is an explanatory diagram of the leakage current flowing through the gate-source capacitance Cgs and the gate-drain capacitance Cgd by the equivalent circuit of the shunt portion 31 (, 32). Here, the shunt part 31 (, 32) is defined as a basic antenna switch.
ＳＰ６Ｔスイッチ２の歪特性の改善には、ＯＦＦ時の基本スイッチを構成する多段に接続された各トランジスタに加わる電圧に対するゲート−ソース間容量Ｃｇｓ、ゲート−ドレイン間容量Ｃｇｄに流れる高周波電流（図４におけるｉ１〜ｉ８）の関係を考慮する必要がある。
In order to improve the distortion characteristics of the
この理由は、ＯＦＦ状態の基本アンテナスイッチには、ほぼＳＰ６Ｔスイッチ２に入力される高周波電圧レベルそのものが加わるため、このとき各トランジスタ５３〜５６のゲート−ソース間電圧が浅くなる方向で、ゲート−ソース間容量Ｃｇｓがこの入力電圧に対し、図５に示すように、非線形に大きく増加をすることで、この容量を流れる高周波電流が非直線的に変化し高調波歪が発生する。ゲート−ドレイン間容量Ｃｇｄについても同様である。
This is because, since the high-frequency voltage level input to the
特定のゲート−ソース間容量Ｃｇｓ 、ゲート−ドレイン間容量Ｃｇｄに加わる電圧が大きいということは、その容量に流れる高周波電流が大きく非線形的に変化するため、この容量を流れる高周波電流の変化量が支配的になって歪を決定してしまうことになる。 The large voltage applied to the specific gate-source capacitance Cgs and the gate-drain capacitance Cgd means that the high-frequency current flowing through the capacitance is greatly non-linearly changed. Therefore, distortion will be determined.
本実施の形態では、図３に示すようにＡ端子−基準電位間に加わる高周波電圧を、抵抗比を１：２：２：２：１とした抵抗６１〜６５によって抵抗分割し、各トランジスタのゲートに印加することにより、このオフ時の基本スイッチを構成する多段に接続されたトランジスタ５３〜５６にかかるゲート−ソース間電圧Ｖｇｓ１〜Ｖｇｓ４、ゲート−ドレイン間電圧Ｖｇｄ１〜Ｖｇｄ４、ドレイン・ソース間電圧Ｖｄｓ１〜Ｖｄｓ４を均等化することで特定のトランジスタのゲート−ソース間容量Ｃｇｓ、およびゲート−ドレイン間容量Ｃｇｄに流れる高周波電流変化が大きくなることを防ぎ、歪を低く抑えるようことが可能となっている。
In this embodiment, as shown in FIG. 3, the high-frequency voltage applied between the A terminal and the reference potential is resistance-divided by
また、図６において、シャント部３１（，３２）における各トランジスタの電極をａ〜ｉとすると、各電極ａ〜ｉと基準電位間の電圧波形Ｖａ〜Ｖｉは、図７に示すようになる。 Further, in FIG. 6, assuming that the electrodes of each transistor in the shunt portion 31 (, 32) are a to i, voltage waveforms Va to Vi between the electrodes a to i and the reference potential are as shown in FIG.
トランジスタ５３〜５６のドレイン−ソース間電圧値は、各トランジスタがＯＦＦしているため、入力された高周波電圧振幅が各トランジスタ５３〜５６に４分割されて与えられる。
The drain-source voltage values of the
さらに、抵抗６１〜６５によって抵抗比を、前述したように１：２：２：２：１として入力された高周波電圧振幅Ｖａを分割し、ゲートに印加することによりトランジスタ毎のゲート−ソース間電圧Ｖｇｓとゲート−ドレイン間電圧Ｖｇｄの関係は、図８に示すようになる。
Further, the resistance ratio is divided by the
また、図９に示すシミュレーション波形では、各トランジスタのゲート−ソース間電圧Ｖｇｓ、つまりｖｂ−ｖｃ、ｖｄ−ｖｅ、ｖｆ−ｖｇ、Ｖｈ−ｖｉを示し、ゲート−ドレイン間電圧Ｖｇｄ、つまりｖｂ−ｖａ、ｖｄ−ｖｃ、ｖｆ−ｖｅ、Ｖｈ−ｖｇを示しており、各ゲート−ドレイン間電圧Ｖｇｄ、ゲート−ソース間電圧Ｖｇｓは等しくなるため重なっている。 Further, the simulation waveform shown in FIG. 9 shows the gate-source voltage Vgs of each transistor, that is, vb-vc, vd-ve, vf-vg, Vh-vi, and the gate-drain voltage Vgd, that is, vb-va. , Vd-vc, vf-ve, and Vh-vg, and the gate-drain voltage Vgd and the gate-source voltage Vgs are equal to each other and overlap each other.
図１０は、ドレイン−ソース間電圧Ｖｄｓのシミュレーション波形であり、これについても、各トランジスタのドレイン−ソース間電圧Ｖｄｓ１〜Ｖｄｓ４、つまりｖａ−ｖｃ、ｖｃ−ｖｅ、ｖｅ−ｖｇ、ｖｇ−ｖｉは重なってくる。 FIG. 10 shows a simulation waveform of the drain-source voltage Vds. Also in this case, the drain-source voltages Vds1 to Vds4 of each transistor, that is, va-vc, vc-ve, ve-vg, and vg-vi overlap. Come.
それにより、本実施の形態によれば、シャント部３１，３２における抵抗６１〜６５の抵抗比を、１：２：２：２：１にそれぞれ設定することにより、トランジスタ５３〜５６のゲート−ソース間容量、ならびにゲート−ドレイン間容量に流れる高周波電流の変化量を最も低く抑えることができる。
Thereby, according to the present embodiment, the resistance ratio of the
また、それにより、発生する歪を最小に、あるいはある歪の大きさになるまでの可能なスイッチ入力高周波信号レベルを最大にすることができる。 Thereby, it is possible to minimize the generated distortion or to maximize the possible switch input high-frequency signal level until a certain distortion magnitude is reached.
さらに、前記実施の形態では、高周波電力増幅モジュールについて記載したが、本発明が適用される技術は、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）デバイスやＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）デバイスなどの様々なデバイスに適用可能である。 Furthermore, although the high frequency power amplification module has been described in the above embodiment, the technology to which the present invention is applied can be applied to various devices such as an SOI (Silicon On Insulator) device and an SOS (Silicon On Sapphire) device. is there.
また、前記実施の形態においては、アンテナスイッチがＳＰ６Ｔスイッチの場合について記載したが、本発明は、ＳＰ６Ｔスイッチだけではなく、ＳＰｎＴ（ｎ≧２）スイッチや多入力多出力スイッチにも適用可能である。 In the above embodiment, the antenna switch is an SP6T switch. However, the present invention can be applied not only to an SP6T switch but also to an SPnT (n ≧ 2) switch and a multi-input multi-output switch. .
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。 As mentioned above, the invention made by the present inventor has been specifically described based on the embodiment. However, the present invention is not limited to the embodiment, and various modifications can be made without departing from the scope of the invention. Needless to say.
本発明は、携帯電話などの通信システムに用いられるＳＰｎＴスイッチにおける高調波の歪みの低減化技術に適している。 The present invention is suitable for a technique for reducing harmonic distortion in an SPnT switch used in a communication system such as a mobile phone.
１ 高周波電力増幅モジュール
２ ＳＰ６Ｔスイッチ
２ａ アンテナ用端子
２ｂ，２ｃ 送信信号端子
２ｄ〜２ｇ 受信信号端子
３ 制御部
４，５ 高周波電力増幅器
６，７ ローパスフィルタ
８〜１４ 静電容量素子
１５〜１８ ＳＡＷ
１９〜２２ ＬＮＡ
２５〜３０ 信号切り換え部
３１〜３６ シャント部
３７〜４０ トランジスタ
４１〜５０ 抵抗
５１，５２ 静電容量素子
５３〜５６ トランジスタ
５７〜６６ 抵抗
６７〜６９ 静電容量素子
Ｃ１〜Ｃ１２ 制御端子
DESCRIPTION OF
19-22 LNA
25-30 Signal switching unit 31-36 Shunt unit 37-40 Transistor 41-50
Claims (8)
前記アンテナ切り替え回路は、
高周波信号を基準電位へ逃がすシャント部を有し、
前記シャント部は、
高周波信号が入出力される高周波信号端子と基準電位との間に直列接続されたｎ（ｎ≧２）個のトランジスタと、
前記高周波信号端子と基準電位との間に直列接続されたｎ（ｎ≧２）＋１個の抵抗とを備え、
前記抵抗は、前記抵抗が接続された各ノードが前記トランジスタのゲートにそれぞれ接続されたことを特徴とする半導体集積回路装置。 A semiconductor integrated circuit device comprising an antenna switching circuit for switching signal paths having different frequencies,
The antenna switching circuit is
It has a shunt that allows high-frequency signals to escape to the reference potential,
The shunt portion is
N (n ≧ 2) transistors connected in series between a high-frequency signal terminal for inputting and outputting a high-frequency signal and a reference potential;
N (n ≧ 2) +1 resistors connected in series between the high-frequency signal terminal and a reference potential;
2. The semiconductor integrated circuit device according to claim 1, wherein each node connected to the resistor is connected to a gate of the transistor.
前記高周波信号端子側に接続された高周波信号側抵抗、および基準電位に接続された基準電位側抵抗の抵抗値は、前記高周波信号側抵抗、および前記基準電位側抵抗以外の残りの抵抗の抵抗値よりも小さいことを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 1.
The resistance values of the high-frequency signal side resistor connected to the high-frequency signal terminal side and the reference potential-side resistor connected to the reference potential are the resistance values of the remaining resistors other than the high-frequency signal side resistor and the reference potential side resistor A semiconductor integrated circuit device characterized by being smaller than the above.
前記高周波信号側抵抗、および前記基準電位側抵抗と残りの前記抵抗との抵抗比は、１：２であることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 2.
The high-frequency signal side resistor and the resistance ratio of the reference potential side resistor to the remaining resistors are 1: 2.
前記高周波信号側抵抗は、
第１のＤＣカット容量を介して前記高周波信号端子に接続され、
前記基準電位側抵抗は、
第２のＤＣカット容量を介して基準電位に接続されていることを特徴とする半導体集積回路装置。 The semiconductor integrated circuit device according to claim 2 or 3,
The high frequency signal side resistance is:
Connected to the high frequency signal terminal via a first DC cut capacitor;
The reference potential side resistance is
A semiconductor integrated circuit device, wherein the semiconductor integrated circuit device is connected to a reference potential via a second DC cut capacitor.
送信回路から送信信号を受け取り、増幅された送信信号を前記アンテナ切り替え回路に供給する高周波電力増幅器とを具備し、
前記アンテナ切り替え回路は、
高周波信号を基準電位へ逃がすシャント部を有し、
前記シャント部は、
高周波信号が入出力される高周波信号端子と基準電位との間に直列接続されたｎ個のトランジスタと、
前記高周波信号端子と基準電位との間に直列接続されたｎ＋１個の抵抗とを備え、
前記抵抗は、前記抵抗が接続された各ノードが前記トランジスタのゲートにそれぞれ接続されたことを特徴とする高周波電力増幅モジュール。 An antenna switching circuit;
A high-frequency power amplifier that receives a transmission signal from the transmission circuit and supplies the amplified transmission signal to the antenna switching circuit;
The antenna switching circuit is
It has a shunt that allows high-frequency signals to escape to the reference potential,
The shunt portion is
N transistors connected in series between a high-frequency signal terminal for inputting / outputting a high-frequency signal and a reference potential;
N + 1 resistors connected in series between the high-frequency signal terminal and a reference potential;
The high-frequency power amplification module according to claim 1, wherein each of the resistors is connected to a gate of the transistor at each node to which the resistor is connected.
前記高周波信号端子側に接続された高周波信号側抵抗、および基準電位に接続された基準電位側抵抗の抵抗値は、前記高周波信号側抵抗、および前記基準電位側抵抗以外の残りの抵抗の抵抗値よりも小さいことを特徴とする高周波電力増幅モジュール。 In the high frequency power amplification module according to claim 5,
The resistance values of the high-frequency signal side resistor connected to the high-frequency signal terminal side and the reference potential-side resistor connected to the reference potential are the resistance values of the remaining resistors other than the high-frequency signal side resistor and the reference potential side resistor A high frequency power amplification module characterized by being smaller than the above.
前記高周波信号側抵抗、および前記基準電位側抵抗と残りの前記抵抗との抵抗比は、１：２であることを特徴とする高周波電力増幅モジュール。 The high frequency power amplification module according to claim 6,
The high-frequency power amplification module according to claim 1, wherein a resistance ratio of the high-frequency signal side resistor and the reference potential side resistor to the remaining resistors is 1: 2.
前記高周波信号側抵抗は、
第１のＤＣカット容量を介して前記高周波信号端子に接続され、
前記基準電位側抵抗は、
第２のＤＣカット容量を介して基準電位に接続されていることを特徴とする高周波電力増幅モジュール。 The high frequency power amplification module according to claim 6 or 7,
The high frequency signal side resistance is:
Connected to the high frequency signal terminal via a first DC cut capacitor;
The reference potential side resistance is
A high-frequency power amplification module connected to a reference potential via a second DC cut capacitor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008163926A JP2010010728A (en) | 2008-06-24 | 2008-06-24 | Semiconductor integrated circuit device and high-frequency power amplifier module |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008163926A JP2010010728A (en) | 2008-06-24 | 2008-06-24 | Semiconductor integrated circuit device and high-frequency power amplifier module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2010010728A true JP2010010728A (en) | 2010-01-14 |
Family
ID=41590764
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008163926A Pending JP2010010728A (en) | 2008-06-24 | 2008-06-24 | Semiconductor integrated circuit device and high-frequency power amplifier module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2010010728A (en) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103684382A (en) * | 2012-08-29 | 2014-03-26 | 立积电子股份有限公司 | RF switch with RF pathway charge-discharge circuit |
| JP2014093610A (en) * | 2012-11-01 | 2014-05-19 | Renesas Electronics Corp | High frequency switch circuit |
| KR20150054293A (en) * | 2013-11-11 | 2015-05-20 | 삼성전기주식회사 | Frequency switch |
| US10256775B2 (en) | 2017-05-25 | 2019-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device including an ESD protective element |
| WO2021257602A1 (en) * | 2020-06-15 | 2021-12-23 | Psemi Corporation | Rf switch stack with charge control elements |
| US11463087B2 (en) | 2020-07-31 | 2022-10-04 | Psemi Corporation | Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs |
| US11601126B2 (en) | 2020-12-11 | 2023-03-07 | Psemi Corporation | RF switch stack with charge redistribution |
| US11671090B2 (en) | 2020-07-31 | 2023-06-06 | Psemi Corporation | Switch FET body current management devices and methods |
| US11923838B2 (en) | 2022-06-17 | 2024-03-05 | Psemi Corporation | Inductive drain and/or body ladders in RF switch stacks |
-
2008
- 2008-06-24 JP JP2008163926A patent/JP2010010728A/en active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103684382A (en) * | 2012-08-29 | 2014-03-26 | 立积电子股份有限公司 | RF switch with RF pathway charge-discharge circuit |
| CN103684382B (en) * | 2012-08-29 | 2017-04-12 | 立积电子股份有限公司 | RF switch with RF pathway charge-discharge circuit |
| JP2014093610A (en) * | 2012-11-01 | 2014-05-19 | Renesas Electronics Corp | High frequency switch circuit |
| US9209801B2 (en) | 2012-11-01 | 2015-12-08 | Renesas Electronics Corporation | High frequency switch circuit including gate bias resistances |
| KR20150054293A (en) * | 2013-11-11 | 2015-05-20 | 삼성전기주식회사 | Frequency switch |
| KR101963268B1 (en) * | 2013-11-11 | 2019-03-28 | 삼성전기주식회사 | Frequency switch |
| US10256775B2 (en) | 2017-05-25 | 2019-04-09 | Kabushiki Kaisha Toshiba | Semiconductor device including an ESD protective element |
| WO2021257602A1 (en) * | 2020-06-15 | 2021-12-23 | Psemi Corporation | Rf switch stack with charge control elements |
| US11569812B2 (en) | 2020-06-15 | 2023-01-31 | Psemi Corporation | RF switch stack with charge control elements |
| US11463087B2 (en) | 2020-07-31 | 2022-10-04 | Psemi Corporation | Methods and devices to generate gate induced drain leakage current sink or source path for switch FETs |
| US11671090B2 (en) | 2020-07-31 | 2023-06-06 | Psemi Corporation | Switch FET body current management devices and methods |
| US11601126B2 (en) | 2020-12-11 | 2023-03-07 | Psemi Corporation | RF switch stack with charge redistribution |
| US11923838B2 (en) | 2022-06-17 | 2024-03-05 | Psemi Corporation | Inductive drain and/or body ladders in RF switch stacks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2010010728A (en) | Semiconductor integrated circuit device and high-frequency power amplifier module | |
| JP4630922B2 (en) | High frequency switch circuit | |
| US8288895B2 (en) | High-power tunable capacitor | |
| US20070290744A1 (en) | Radio frequency switching circuit, radio frequency switching device, and transmitter module device | |
| US7928794B2 (en) | Method and apparatus for a dynamically self-bootstrapped switch | |
| US20110221519A1 (en) | Semiconductor integrated circuit and high frequency module using the same | |
| JP4321359B2 (en) | Semiconductor switch | |
| US7650134B2 (en) | Semiconductor integrated circuit device and high frequency power amplifier module | |
| US20120112832A1 (en) | Radio frequency switch and radio frequency module | |
| JP2008017416A (en) | High-frequency switch device | |
| EP1535403A1 (en) | A 2v spdt switch for high power rf wireless applications | |
| US10938348B1 (en) | Complete turn off and protection of branched cascode amplifier | |
| KR101952857B1 (en) | Switching circuit and high frequency switch including the same | |
| JP4724498B2 (en) | Semiconductor integrated circuit device and high frequency power amplification module | |
| JP4811155B2 (en) | Semiconductor switch circuit and communication equipment | |
| CN108292907B (en) | Power amplifier | |
| JP2019050542A (en) | High-frequency circuit, high-frequency front end circuit, and communication device | |
| CN109150149B (en) | Radio frequency switching device with improved harmonic attenuation characteristics | |
| JP2004201262A (en) | Antenna switching module having amplification function | |
| JP2006303775A (en) | Semiconductor circuit device and high frequency power amplification module | |
| US10608592B2 (en) | Linear amplifier having higher efficiency for envelope tracking modulator | |
| JP4684759B2 (en) | Semiconductor circuit device and high frequency power amplification module | |
| JP2009207030A (en) | Power amplification circuit and wireless communication circuit | |
| US20180159581A1 (en) | Signal processing apparatus | |
| JP2012004777A (en) | High-frequency amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Effective date: 20100528 Free format text: JAPANESE INTERMEDIATE CODE: A712 |