JP2009541876A - システムのリアルタイム性能の評価方法 - Google Patents
システムのリアルタイム性能の評価方法 Download PDFInfo
- Publication number
- JP2009541876A JP2009541876A JP2009516992A JP2009516992A JP2009541876A JP 2009541876 A JP2009541876 A JP 2009541876A JP 2009516992 A JP2009516992 A JP 2009516992A JP 2009516992 A JP2009516992 A JP 2009516992A JP 2009541876 A JP2009541876 A JP 2009541876A
- Authority
- JP
- Japan
- Prior art keywords
- event
- events
- elements
- occurrence pattern
- event sequence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
- G06F11/3608—Software analysis for verifying properties of programs using formal methods, e.g. model checking, abstract interpretation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Debugging And Monitoring (AREA)
- Stored Programmes (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
このステップ−バイ−ステップ処理のための基本演算として以下の工程が必要とされる:
1.既存の部分グラフにノードを追加する工程(連結演算)、または
2.部分グラフの2個(またはそれ以上)の部分分岐を再結合する工程(結合演算)。
この場合、先行する部分グラフに対する情報から、生成されるグラフに対して適切な情報を生成する計算方法が必要となる。ここで、「情報」とは、その部分グラフから得られる最大および最小のイベントストリームであり、また計算に必要なイベントシーケンスである。
StS={(∞,k,1,e)},
ES ={(∞,0,1,e)},
IS ={(∞,0,1,e)}および
TS =(k,(∞,k,1,e))
ここで、StSは、開始イベントシーケンスを示し、ESは終了イベントシーケンスを示し、ISは内部イベントシーケンスを示し、そしてTSは合計イベントシーケンスを示す。値kは、そのノードのコストである。最大イベント密度を定義するために、ここでは、ノードの最小処理コストが必要となる。ここで、TSは、イベント生成およびそのイベントシーケンスがない場合でも、最小通過コストからタプルとして記述される。
Θ1={(∞,0,200,e)}、
Θ2={(∞,0,100,e)}、
Θ3={(25,0,1,e),(25,1,1,e)}、および
Θ4={(12,0,1,e)}
この例において、第3のイベントの開始が支配の限界まで続き、Θ3の要素とΘ4の要素との間において継続的に支配が変更する。支配が明確にわかるように、同じ数のイベントを生成する要素をここでは相互比較する。さらに、影響を受けたイベントシーケンスの影響をうけた要素を互いに調整する。例えば、すべてのイベントシーケンスにおける要素数をとり、個々のイベントシーケンスの要素数における最小公倍数を与えることにより調整することができる。期間を(例えば2倍に)増加することにより、イベントシーケンスの要素数が増え、追加要素によって失ったイベントが補われる。例えば、Θ4の場合、要素数は、期間を2倍にして24とし、追加要素(24,12,1,e)を挿入することにより、要素数が2に増加する。このイベントシーケンスに対して、その後イベントは1個の要素ではなく、2個の要素によって交互に生成されることになる。異なるイベントシーケンスの影響を受けた要素数に同じ分母を与えると、同じイベント数を生成するそれぞれ対応する要素を直接相互比較できる。ここでは、個々のイベントシーケンス要素の期間は関係ない。例えば上記例において、それぞれの第1の要素は、1個、3個、5個、7個、またはそれ以降の奇数個のイベントに対する区間を定義し、第2の要素は、2個、4個、6個またはそれ以降の偶数個イベントに対する区間を定義する。これは、少なくとも要素数を調整し、初期距離を増加させることによって要素を分類した後に適用される。支配的な区間は、各要素に対して個別に規定され、適切なイベントシーケンス要素が、結果として得られるイベントシーケンスに挿入される。複数の再帰レベルを有する、より複雑なイベントシーケンスの場合、例えば各シーケンスを同じ構造に拡張し、支配的規則にもとづいてそれぞれを互いにステップ−バイ−ステップで結合することが提案される。先に例としてあげたイベントシーケンスΘ3とΘ4とを拡張した以下のものが、この例に類似する:
Θ3={(25,0,1,e),(25,1,1,e)}および
Θ4={(24,0,1,e),(24,12,1,e)}。
Θr={(∞,0,50,{(24,0,1,e)}),(∞,0,11,{(25,0,1,e)}),(∞,264,39,{(24,12,1,e)}),(∞,1188,50,Θ3)}。
Θr={(∞,0,22,{(24,0,1,e),(25,1,1,e)},(∞,264,78,{(12,0,1,e)}),(∞,1188,100,Θ3))。
Θ1={(∞,0,200,{(25,0,1,e),(25,1,1,e)}および
Θ2={(∞,0,100,{(24,7,1,e),(24,19,1,e)}。
(25,20,1,e)、(24,20,1,e)、(25,25,1,e)、および(24,24,1,e)。
τ タスク
HES 階層イベントシーケンス
Θ 階層イベントシーケンス
Θ’ 追加階層イベントシーケンス
τ’ 追加タスク
I 時間区間
ω 階層イベントシーケンス要素
p 期間
a 初期距離
n リミット
Θ’ 再帰組込み階層イベントシーケンス
ω=(p,a,n,Θ’)
Claims (20)
- 異なるタスク(τ)の集合が提供されるシステム、特にコンピュータシステムにおける、解析、特にリアルタイムの解析を行う方法であって、
タスク(τn)が、少なくとも部分的に繰り返して、前記システムにより要求され、処理され、または、
前記システムの部分構成要素に対する要求によって繰り返しイベントを生成し、
前記解析中における、前記タスクを要求するイベントの発生パターン、または前記タスクによって生成されるイベントの発生パターンは、イベント密度の記述によって少なくとも部分的に表され、
前記イベント密度の記述は、要素の集合からなり、
前記要素のそれぞれは、前記イベントの発生パターンの一部を記述し、
前記要素により表される前記発生パターンの記述のための、少なくとも2個の要素は、追加要素を有する追加集合を含み、
そして、前記追加集合およびそれにより記述された追加発生パターンが、互いに異なる、方法。 - 前記要素は、少なくとも距離aとリミットnによって少なくとも部分的に特徴づけられる、請求項1に記載の方法。
- 前記要素は、期間によって部分的に特徴付けられる、請求項2に記載の方法。
- 前記リミットは、前記要素の1期間内における発生パターンにおいて生じる最大イベント数を特定する、請求項3に記載の方法。
- 前記リミットは、イベント数によって記述される、請求項1乃至4のいずれか1項に記載の方法。
- 前記リミットは、区間長によって記述される、請求項1乃至4のいずれか1項に記載の方法。
- 少なくとも1個の要素は、初期距離、リミット、および期間によって記述される、請求項1乃至6のいずれか1項に記載の方法。
- 複数の要素が1個のイベントを示す、請求項1乃至7のいずれか1項に記載の方法。
- 複数の階層レベルにおいて、同一の要素が、要素ωによって表される前記発生パターンを記述する、請求項1乃至8のいずれか1項に記載の方法。
- 個々の前記要素によって生成された合計発生パターンの一部分はそれぞれ、ほとんどの箇所において重なり合わない、請求項1乃至9のいずれか1項に記載の方法。
- 個々の前記要素によって生成された発生パターンの一部分はそれぞれ重なり合わない、請求項1乃至10のいずれか1項に記載の方法。
- 異なるタスク(τ)の集合が提供されるシステム、特にコンピュータシステムにおける、解析、特にリアルタイムの解析を行う方法であって、
タスク(τn)は、少なくとも部分的に前記システムにより繰り返し要求されて処理されるか、または
前記システムの部分構成要素に対する要求によって繰り返しイベントを生成し、
その有効化するときに少なくとも1個のタスクが複数のイベントを生成し、
前記タスクの内部挙動は、制御フローグラフで表される制御ストリームによって記述され、
複数の関係する、部分グラフまたは前記制御フローグラフのノードに対して決定される前記イベントの発生パターンから、前記関係する、部分グラフおよびノードを含む追加制御フローグラフについての追加発生パターンを決定するステップを含み、そして
前記決定に際し、前記部分グラフのイベントの追加発生パターンが少なくとも部分的に使用され、
前記追加発生パターンは、前記部分グラフの特定のフローパス地点に時間依存する、イベントの予測発生パターンである、方法。 - 考慮すべきイベントのうち前記追加発生パターンのひとつは、時間的に逆行するに前記部分グラフの終端ノードを通過することにより規定される、請求項13に記載の方法。
- 考慮すべきイベントの前記追加発生パターンのひとつは、前記部分グラフの開始ノードを通過することにより規定される、請求項13または14に記載の方法。
- 考慮すべき前記発生パターンのひとつは、予想される各区間長における、当該区間長の前記部分グラフ内で生成された最大イベント数を示す、請求項13乃至15のいずれか1項に記載の方法。
- 考慮すべき前記発生パターンのひとつは、予想される各区間長に対する、当該区間長において前記部分グラフで生成された最大イベント数を表し、開始ノードおよび終了ノードのフローパス地点は、前記区間内に位置する、請求項13乃至16のいずれか1項に記載の方法。
- 少なくともすべての発生パターンは、請求項14乃至17に基づいて、1個の部分グラフに対して1段階で規定されている、請求項17に記載の方法。
- 前記発生パターンは、請求項1乃至12のいずれかひとつに記載の記述可能性によって、少なくとも部分的に記述される、請求項13乃至18のいずれか1項に記載の方法。
- 請求項1乃至19のいずれかひとつに規定された方法を処理するプログラムコーディング手段を有する複雑なシステムの時間的挙動解析を行うコンピュータプログラミング製品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102006031013 | 2006-07-03 | ||
PCT/EP2007/005732 WO2008003427A2 (de) | 2006-07-03 | 2007-06-28 | Verfahren zur prüfung der echtzeitfähigkeit eines systems |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009541876A true JP2009541876A (ja) | 2009-11-26 |
Family
ID=38704666
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009516992A Pending JP2009541876A (ja) | 2006-07-03 | 2007-06-28 | システムのリアルタイム性能の評価方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8306784B2 (ja) |
EP (2) | EP2044541A2 (ja) |
JP (1) | JP2009541876A (ja) |
KR (1) | KR20090040312A (ja) |
CA (1) | CA2656673C (ja) |
IL (1) | IL196155A0 (ja) |
WO (1) | WO2008003427A2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2396725A1 (en) | 2009-02-16 | 2011-12-21 | Inchron GmbH | Method for analysing the real-time capability of a system |
GB0912507D0 (en) | 2009-07-17 | 2009-08-26 | Skype Ltd | Reducing processing resources incurred by a user interface |
JP2011138194A (ja) * | 2009-12-25 | 2011-07-14 | Sony Corp | 情報処理装置、情報処理方法およびプログラム |
EP2354949A1 (de) | 2010-01-29 | 2011-08-10 | Inchron GmbH | Verfahren zur Analyse des zeitlichen Verhaltens des Datenflusses von verteilten, eingebetteten Systemen |
US8595750B2 (en) * | 2010-11-30 | 2013-11-26 | Microsoft Corporation | Adaptive tree structure for visualizing data |
US9477537B2 (en) * | 2010-12-13 | 2016-10-25 | Microsoft Technology Licensing, Llc | Reactive coincidence |
CN107391715A (zh) * | 2017-07-31 | 2017-11-24 | 山东科技大学 | 一种自由单循环结构的过程挖掘方法 |
WO2022003051A1 (en) | 2020-07-03 | 2022-01-06 | Woodwelding Ag | Manufacturing an assembly of a first and a second object |
US11635949B2 (en) * | 2021-12-17 | 2023-04-25 | Intel Corporation | Methods, systems, articles of manufacture and apparatus to identify code semantics |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185539A (ja) * | 1997-09-05 | 1999-03-30 | Nec Corp | タスク実行制御機能を備えるリアルタイムos |
WO2001082146A1 (en) * | 2000-04-20 | 2001-11-01 | Cadence Design Systems, Inc. | Procedure for worst-case analysis of discrete systems |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6223188B1 (en) * | 1996-04-10 | 2001-04-24 | Sun Microsystems, Inc. | Presentation of link information as an aid to hypermedia navigation |
DE102004053979A1 (de) * | 2004-05-11 | 2005-12-08 | Inchron Gmbh | Verfahren zur Prüfung der Echtzeitfähigkeit eines Systems |
-
2007
- 2007-06-28 US US12/308,744 patent/US8306784B2/en active Active
- 2007-06-28 EP EP07785867A patent/EP2044541A2/de not_active Withdrawn
- 2007-06-28 WO PCT/EP2007/005732 patent/WO2008003427A2/de active Application Filing
- 2007-06-28 KR KR1020097002242A patent/KR20090040312A/ko not_active Application Discontinuation
- 2007-06-28 CA CA2656673A patent/CA2656673C/en active Active
- 2007-06-28 JP JP2009516992A patent/JP2009541876A/ja active Pending
- 2007-06-28 EP EP10196021A patent/EP2306349A1/de not_active Withdrawn
-
2008
- 2008-12-24 IL IL196155A patent/IL196155A0/en active IP Right Grant
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1185539A (ja) * | 1997-09-05 | 1999-03-30 | Nec Corp | タスク実行制御機能を備えるリアルタイムos |
WO2001082146A1 (en) * | 2000-04-20 | 2001-11-01 | Cadence Design Systems, Inc. | Procedure for worst-case analysis of discrete systems |
Also Published As
Publication number | Publication date |
---|---|
US8306784B2 (en) | 2012-11-06 |
WO2008003427A3 (de) | 2008-06-19 |
US20100017168A1 (en) | 2010-01-21 |
CA2656673C (en) | 2016-02-23 |
EP2044541A2 (de) | 2009-04-08 |
CA2656673A1 (en) | 2008-01-10 |
IL196155A0 (en) | 2009-09-22 |
EP2306349A1 (de) | 2011-04-06 |
KR20090040312A (ko) | 2009-04-23 |
WO2008003427A2 (de) | 2008-01-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009541876A (ja) | システムのリアルタイム性能の評価方法 | |
Singer et al. | A computational study of branch and bound techniques for minimizing the total weighted tardiness in job shops | |
Ciardo et al. | SPNP: Stochastic Petri Net Package. | |
Bouillard et al. | Tight performance bounds in the worst-case analysis of feed-forward networks | |
JP4861756B2 (ja) | 1つ又は複数のグリッドを用いた1つ又は複数の回路の検証 | |
CN109189572B (zh) | 一种资源预估方法及系统、电子设备和存储介质 | |
JP6222225B2 (ja) | 仮想マシン配置決定装置、仮想マシン配置決定方法および仮想マシン配置決定プログラム | |
Courcoubetis et al. | Markov decision processes and regular events | |
CN112965710A (zh) | 计算图的处理方法、装置和系统 | |
Geyer et al. | Graph-based deep learning for fast and tight network calculus analyses | |
US8443073B2 (en) | Automated performance prediction for service-oriented architectures | |
Emzivat et al. | Probabilistic time Petri nets | |
Beauquier et al. | Cross-over composition-enforcement of fairness under unfair adversary | |
Bloemen et al. | Symbolically aligning observed and modelled behaviour | |
US9391875B2 (en) | Resource oriented dependency graph for network configuration | |
Sánchez et al. | Event correlation: Language and semantics | |
Nottegar et al. | Performance evaluation of mobile processes via abstract machines | |
Baier et al. | Performability assessment by model checking of Markov reward models | |
US7895026B1 (en) | Multi-rate simulation scheduler for synchronous digital circuits in a high level modeling system | |
Müller et al. | Enabling fluid analysis for queueing petri nets via model transformation | |
Kumar et al. | Probabilistic rewrite theories: Unifying models, logics and tools | |
Huang et al. | An optimal temporally expressive planner: Initial results and application to P2P network optimization | |
Nguyen et al. | A process for continuous validation of self-adapting component based systems | |
Coffman Jr | A survey of mathematical results in flow-time scheduling for computer systems | |
Sliem et al. | An approach for performance modelling and analysis of multi-tiers autonomic systems |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100510 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111108 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120507 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120806 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120813 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120906 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120913 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121128 |