JP2009537025A5 - - Google Patents

Claims (7)

1. ｎビットの数｛ｄ_０、ｄ_１、．．．ｄ_ｎ−１｝_２として表され得る秘密Ｄを必要とし、Ｘ^Ｄに等しい出力要素ＯＵＴを計算するように構成されている暗号化機構にして、Ｘがモノイド｛Ｍ、^＊｝の要素であり、当該機構が、第１の変数ＶＡＲ_０と第２の変数ＶＡＲ_１とを含み、各ステップＭＵＬ_ｉの間、暗号化装置がＶＡＲ_１−ｄｉ ^＊ＶＡＲ_ｄｉを計算するように、当該暗号化機構がｎ個のステップ｛ＭＵＬ_ｉ｝_{ｉ＝ｎ−１．．０}を含み、各ステップＳＱ_ｉの間、暗号化装置がＶＡＲ_ｄｉ ^＊ＶＡＲ_ｄｉを計算するように、当該暗号化機構がｎ個のその他のステップ｛ＳＱ_ｉ｝_{ｉ＝ｎ−１．．０}を含み、各ステップＳＱ_ｉが、０とｎ−１の間の任意のｉに関してステップＭＵＬ_ｉの後で実行されており、各ステップＭＵＬ_ｉ−１が、１とｎ−１の間の任意のｉに関してステップＭＵＬ_ｉの後で実行されている、暗号化機構であって、
   ａ．ランダム要素ＭＳＫ＿ＩＮＰＵＴ（Ｒ）を生成するステップと、
   ｂ．要素Ｘとランダム要素ＭＳＫ＿ＩＮＰＵＴとを使用することによってマスキングされた要素ＭＡＳＫＥＤ＿Ｘ（ＶＡＲ_１）を作成するステップと、
   ｃ．マスキングされた要素ＭＡＳＫＥＤ＿Ｘを使用して、上述のステップ｛ＭＵＬ_ｉ｝_{ｉ＝ｎ−１．．０}と｛ＳＱ_ｉ｝_{ｉ＝ｎ−１．．０}とを必要とする、マスキングされた出力要素ＭＡＳＫＥＤ＿ＯＵＴ（ＶＡＲ_０）を計算するステップと、
   ｄ．秘密Ｄを必要とせずに、ランダム要素ＭＳＫ＿ＩＮＰＵＴから出力マスクＭＳＫ＿ＯＵＴＰＵＴ（ＭＳＫ_０）を計算するステップと、
   ｅ．マスキングされた出力要素ＭＡＳＫＥＤ＿ＯＵＴと出力マスクＭＳＫ＿ＯＵＴＰＵＴとを使用して、出力要素ＯＵＴを計算するステップと
   を含むことを特徴とし、
   ステップｄがステップａとステップｅの間の任意のときに発生し、ステップａ、ｂ、ｃ、ｅが連続的である、暗号化機構。
2. ランダム要素ＭＳＫ＿ＩＮＰＵＴ（Ｒ）がモノイド｛Ｍ、^＊｝の演算^＊に関する逆元（Ｒ^−１）を有し、逆元が出力マスクＭＳＫ＿ＯＵＴＰＵＴを計算するために使用可能である、請求項１に記載の暗号化機構。
3. 出力マスクＭＳＫ＿ＯＵＴＰＵＴの計算が、各ステップＲ＿ＳＱ_ｉの間、暗号化装置がＭＳＫ_ｉ ^＊ＭＳＫ_ｉを計算するように、ｎ個のステップ｛Ｒ＿ＳＱ_ｉ｝_{ｉ＝ｎ−１．．０}を含み、ＭＳＫ_ｉがモノイド｛Ｍ、^＊｝の要素であり、初期値ＭＳＫ_ｎがランダム要素ＭＳＫ＿ＩＮＰＵＴの逆元（Ｒ^−１）から取得されており、最終値ＭＳＫ_０がマスキングされた出力ＭＡＳＫＥＤ＿ＯＵＴの値からマスキングを取るために使用される出力マスクＭＳＫ＿ＯＵＴＰＵＴである、請求項１または２に記載の暗号化機構。
4. ＭＳＫ_ｉが、ｎ−１から０までに等しいｉに関して、ＭＳＫ_ｉ＋１ ^＊ＭＳＫ_ｉ＋１に等しい、請求項３に記載の暗号化機構。
5. マスキングされた要素ＭＡＳＫＥＤ＿ＸがＸ^＊Ｒに等しく、出力要素ＯＵＴがＭＡＳＫＥＤ＿ＯＵＴ^＊ＭＳＫ_０に等しく、ＭＳＫ_ｎがＲの逆元に等しく、第１の変数ＶＡＲ_０の初期値がランダム要素の値（Ｒ）に設定されており、第２の変数ＶＡＲ_１の初期値がマスキングされた要素ＭＡＳＫＥＤ＿Ｘの値に設定されており、各ステップＭＵＬ_ｉがＶＡＲ_１−ｄｉ ^＊ＶＡＲ_ｄｉを計算して、結果をＶＡＲ_１−ｄｉ内に記憶することであり、各ステップＳＱ_ｉがＶＡＲ_ｄｉ ^＊ＶＡＲ_ｄｉを計算して、結果をＶＡＲ_ｄｉ内に記憶することである、請求項４に記載の暗号化機構。
6. 請求項１から５のいずれかに記載の暗号化機構を実施することを特徴とする、秘密Ｄを記憶する暗号化装置。
7. 請求項１から５のいずれかの請求項に記載の暗号化機構を実施することを特徴とする、秘密Ｄを記憶するスマートカード。