JP2009500921A - ネットワーク・エラー防止装置及び方法 - Google Patents

ネットワーク・エラー防止装置及び方法 Download PDF

Info

Publication number
JP2009500921A
JP2009500921A JP2008519649A JP2008519649A JP2009500921A JP 2009500921 A JP2009500921 A JP 2009500921A JP 2008519649 A JP2008519649 A JP 2008519649A JP 2008519649 A JP2008519649 A JP 2008519649A JP 2009500921 A JP2009500921 A JP 2009500921A
Authority
JP
Japan
Prior art keywords
tests
frame
network
network component
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008519649A
Other languages
English (en)
Inventor
ヒドル，フレデリック
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Honeywell International Inc
Original Assignee
Honeywell International Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Honeywell International Inc filed Critical Honeywell International Inc
Publication of JP2009500921A publication Critical patent/JP2009500921A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/24—Testing correct operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

ネットワーク・エラー防止装置及び方法を提供する。本方法は、ネットワーク構成機器において１つ以上のテストを実行することを含む。ネットワーク構成機器は、ネットワークにおいて情報のフレームを送信することができる。また、ネットワーク構成機器は、前記フレームの送信をイネーブル及びディスエーブルすることができる。また、本方法は、１つ以上のテストの少なくとも１つの不合格を検出することを含む。加えて、本方法は、不合格検出に応答して、ネットワーク構成機器による前記フレームの転送をイネーブルしない、及びネットワーク構成機器による前記フレームの転送をディスエーブルすることの内、少なくとも一方を含む。一例として、１つ以上のテストは、ネットワーク構成機器の電力投入に応答して実施することができる。初期状態において、ネットワーク構成機器のフレーム送信をディスエーブルさせておくことができ、不合格検出に応答して、フレームの送信をイネーブルしない。

Description

本開示は、一般的には、通信ネットワークに関し、更に特定すれば、ネットワーク・エラー防止装置及び方法に関する。
コンピュータ・ネットワークのような通信ネットワークは、ネットワークを跨って情報を通信するためにスイッチ（交換機）、ルータ、及びその他のデバイスを習慣的に用いている。これらのデバイスの各々は、一般に、ネットワークにおいて情報を受信し、情報の宛先を特定する。これらのデバイスの各々は、次に、情報を宛先に直接転送するか、又は１つ以上の他のデバイスを通じて宛先に間接的に転送するのが一般的である。
ときとして、通信ネットワークにおけるスイッチ、ルータ、又はその他のデバイスが故障することがある。故障には多くの原因が考えられ、その中には、デバイスに供給する電力の停電、あるいはデバイスのハードウェア又はソフトウェアの障害が含まれる。スイッチ又はルータのようなデバイスが故障すると、この故障のために、通信ネットワーク上に誤った即ち正しくない、又は過剰なネットワーク・トラフィックが生じる虞れがある。例えば、デバイスが故障すると、無効な情報を収容した「ガベージ」フレームをブロードキャストする可能性がある。また、デバイスの故障により、有効な情報を収容したフレームを転送できなくなる可能性もある。加えて、デバイスの故障により、ネットワークにおける他の構成機器に適宜の速度（毎秒１０又は１００メガバイト等）で、又は適宜の設定（フル・デュプレックス（全二重）又はハーフ・デュプレックス等）を用いて接続できなくなる可能性もある。
本開示は、ネットワーク・エラーの防止装置及び方法を提供する。
一実施形態では、本方法は、ネットワーク構成機器において１つ以上のテストを実施することを含む。ネットワーク構成機器は、情報のフレームをネットワークにおいて送信することができる。また、ネットワーク構成機器は、フレームの送信をイネーブル及びディスエーブルすることもできる。また、本方法は、１つ以上のテストの少なくとも１つの不合格(failure)を検出することも含む。加えて、本方法は、不合格の検出に応答して、ネットワーク構成機器によるフレームの送信をイネーブルしないこと、及びネットワーク構成機器によるフレームの送信をディスエーブルすることの内の少なくとも１つを含む。
特定的な実施形態では、１つ以上のテストは、ネットワーク構成機器の電力投入に応答して行われる。ネットワーク構成機器は、初期状態では、フレームを送信することをディスエーブルされており、不合格の検出に応答して、フレームの送信をイネーブルしない。
その他の技術的特徴は、以下の図面、説明、及び特許請求の範囲から、当業者には容易に理解することができるであろう。
図１は、本開示の一実施形態による通信ネットワーク１００の一例を示す。図１に示す通信ネットワーク１００の実施形態は、例示のために過ぎない。通信ネットワークのその他の実施形態も、本開示の技術的範囲から逸脱することなく、用いることができる。
この実施形態例では、通信ネットワーク１００は、多数のスイッチ１０２ａ〜１０２ｄ及び多数のエンドポイント１０４ａ〜１０４ｅを含む。スイッチ１０２ａ〜１０２ｄは、エンドポイント１０４ａ〜１０４ｅの内の様々な地点間で情報を通信及び伝送する。例えば、スイッチ１０２ａはエンドポイント１０４ａから情報を受信し、その情報をスイッチ１０２ｃに送信することができ、スイッチ１０２ｃはその情報をエンドポイント１０４ｃ〜１０４ｅの１つ以上に転送することができる。ネットワーク１００のレイアウトに応じて、スイッチ１０２ａ〜１０２ｄの各々は、エンドポイント１０４ａ〜１０４ｅ及び／又は１つ以上の他のスイッチの間でトラフィックを転送することができる。スイッチ１０２ａ〜１０２ｄの各々は、ネットワーク１００において情報を転送するために、あらゆるハードウェア、ソフトウェア、ファームウェア、又はその組み合わせを含む。スイッチ１０２ａ〜１０２ｄの一実施形態を図２に示し、以降で説明する。
エンドポイント１０４ａ〜１０４ｅは、スイッチ１０２ａ〜１０２ｄを通じて、互いに通信する。また、エンドポイント１０４ａ〜１０４ｅは、ネットワーク１００における多種多様な任意の付加的機能を実行する。例えば、エンドポイント１０４ａ〜１０４ｅは、ユーザに種々のアプリケーションを実行するコンピュータ・デバイス（デスクトップ・コンピュータ、ラップトップ・コンピュータ、パーソナル・ディジタル・アシスタント、及びデータベース等）を代表することができる。また、エンドポイント１０４ａ〜１０４ｅは、処理設備におけるコントローラ及びその他のデバイスのような、処理又は生産環境における制御又は製造デバイス又はシステムを代表することもできる。
エンドポイント１０４ａ〜１０４ｅの機能に応じて、エンドポイント１０４ａ〜１０４ｅは、スイッチ１０２ａ〜１０２ｄを通じて、任意の適宜の情報を通信することができる。また、エンドポイント１０４ａ〜１０４ｅは、イーサネット、インターネット・プロトコル（ＩＰ）、Ｘ．２５、又はフレーム・リレーのような、情報を通信するのに適しているのであればいずれの１又は複数のプロトコルでも用いることができる。特定的な実施形態では、エンドポイント１０４ａ〜１０４ｅは、イーサネット・レイヤ（層）及び媒体アクセス制御（ＭＡＣ）レイヤを用いて通信を行う。加えて、エンドポイント１０４ａ〜１０４ｅの各々は、特定の場所に固定することも、可動とすることもでき、更にエンドポイント１０４ａ〜１０４ｅは有線又は無線接続を通じてスイッチ１０２ａ〜１０２ｄと通信することもできる。エンドポイント１０４ａ〜１０４ｅの各々は、情報を送信するため及び／又は情報を受信するために、任意のハードウェア、ソフトウェア、ファームウェア、又はその組み合わせも含む。
特定的な実施形態では、通信ネットワーク１００を異なるレベル１０６ａ〜１０６ｂに区分することができる。レベル１０６ａ〜１０６ｂの各々は、スイッチ１０２ａ〜１０２ｄの一部及び／又はエンドポイント１０４ａ〜１０４ｅの一部を含む。ネットワーク１００は、適した判断基準であればいずれを用いても、異なるレベル１０６ａ〜１０６ｂに区分することもできる。例えば、ネットワーク１００は、エンドポイント１０４ａ〜１０４ｅの機能に基づいて、異なるレベル１０６ａ〜１０６ｂに区分することもできる。一例として、第１レベル１０６ａにおけるエンドポイント１０４ａ〜１０４ｂは、ユーザが用いるコンピュータ・デバイスを代表することができ、第２レベル１０６ｂにおけるエンドポイント１０４ｃ〜１０４ｅは、処理又は生産環境において用いられる制御デバイスを代表することができる。ネットワーク１００は、その他の判断基準又は追加の判断基準のいずれを用いても、任意数の異なるレベルに区分することができる。
動作の一態様では、ネットワーク１００におけるスイッチ１０２ａ〜１０２ｄの少なくとも１つは、その動作を自己監視することができる。例えば、実施形態の一部では、スイッチがコントローラを含み、起動時に実行する自己チェックを含む多数の診断テストを実行することができる。特定的な実施形態では、スイッチは、コントローラが転送をイネーブルするまで、受信したいずれの情報（イーサネット・フレーム等）も転送することを禁止する。診断テストが、スイッチに伴う問題が生じた場合、コントローラは転送をイネーブルすることができない（未だイネーブルされていない場合）か、又は転送をディスエーブルすることができる（既にイネーブルされている場合）。また、コントローラは、スイッチがネットワーク１００における他の構成機器とリンクしようとすること、又はリンクすることを防止するために、スイッチの１つ以上のポートの電源を遮断することもできる。
とりわけ、診断テストは、スイッチの電源及びコンフィギュレーション（環境設定）を監視することを含む。また、診断テストは、スイッチがそのコンフィギュレーションを変更し、変更をそのコンフィギュレーションに戻すことができるか否か確認するためのテストを含むこともできる。このように、コントローラは、スイッチが無効な情報を収容した「ガベージ」フレームを転送すること、又は有効なフレームを転送できないことを、防止することができる。また、コントローラは、スイッチがネットワークにおける他の構成機器に不適当な速度で、又は不適正な設定を用いて接続することも防止することができる。本明細書では、「フレーム」という用語は、情報のあらゆる集合又は類別(grouping)をも意味することとし、ＩＰパケット、フレーム・リレー・フレーム、イーサネット・フレーム、非同期転送モード（ＡＴＭ）セル、又は適した情報であれば他の任意の情報を含んでいる。
以上の説明は、スイッチが具体的なテストを実施し、テスト結果に応答して具体的な補正措置を講ずる実施形態例を表す。他のテスト又は追加のテストを実施するスイッチの別の実施形態を用いてもよい。また、他の補正措置又は追加の補正措置を実施するスイッチの別の実施形態を用いてもよい。
図１は、通信ネットワーク１００の一例を示すが、図１には種々の変更を行うことができる。例えば、通信ネットワーク１００は、適した配置であれば、任意数のスイッチを含むことができる。また、通信ネットワーク１００は、任意の適した配置の任意数のエンドポイントを含むことができる。更に、通信ネットワーク１００は、個々の要望に応じて、任意の追加の構成機器でも含むことができる。加えて、本明細書では、自己監視及び補正機能を、スイッチ（スイッチ１０２ａ等）において行われるように記載した。自己監視及び補正機能は、その他のネットワーク構成機器（ルータ、ブリッジ、ゲートウェイ、ハブ、あるいはその他の種類のデバイス又はシステム等）のいずれにおいても、実行することができる。
図２は、本開示の一実施形態による通信ネットワーク１００におけるスイッチ１０２ａの一例を示す。図２に示すスイッチ１０２ａの実施形態は例示のために過ぎない。スイッチ１０２ａの他の実施形態も、本開示の範囲から逸脱することなく、用いることができる。また、図２に示す構造は、図１のスイッチ１０２ａに関して説明するが、同一又は同様の構造は、図１のネットワーク１００におけるスイッチ１０２ａ〜１０２ｄのいずれにでも、又は全てに用いることができ、あるいは他の適した任意のデバイス又はネットワークで用いることができる。
本例では、スイッチ１０２ａは９つのポート２０２ａ〜２０２ｉを含む。ポート２０２ａ〜２０２ｉは、ネットワーク・ケーブル又はネットワーク１００における他の構成機器にスイッチ１０２ａを結合するその他の接続部に結合することができる構造を表す。例えば、ポート２０２ａ〜２０２ｉの各々は、イーサネット・ケーブル（並行又はクロスオーバ・ケーブル）に結合することができる構造を表す。特定的な例として、ポート２０２ａ〜２０２ｉの各々は、カテゴリ５（Ｃａｔ５）のシールド・ツイスト線対（ＳＴＰ）又は非シールド・ツイスト線対（ＵＴＰ）ケーブルに結合することができるＲＪ−４５ジャックを表すことができる。図２には、９つのポート２０２ａ〜２０２ｉを示すが、スイッチ１０２ａは適宜数のポートであれば、いくつでも含むことができる。本文書では、「結合」という用語及びその派生語は、２つ以上の要素間におけるあらゆる直接的又は間接的通信も意味し、これらの要素が互いに物理的に接触しているか否かには関わらない。
実施形態の一部では、ポート２０２ａ〜２０２ｉの各々はＩＥＥＥ８０２．３規格に対応する。例えば、ポート２０２ａ〜２０２ｉの各々は、毎秒１０メガビット（Ｍビット）のレート、又は１００Ｍビットのレートで動作することができる。また、ポート２０２ａ〜２０２ｉの各々は、フル・デュプレックス・モード又はハーフ・デュプレックス・モードで動作することができる。更に、ポート２０２ａ〜２０２ｉの各々は、自動ネゴシエーションを実行することができ、これをイネーブル又はディスエーブルする。加えて、ポート２０２ａ〜２０２ｉの各々は、並行(straight-through)又はクロスオーバ・ケーブルのどちらが用いられているか検出する。特定的な実施形態では、ポート２０２ａ〜２０２ｈの各々を、１０Ｍビット又は１００Ｍビット・レートのフル・デュプレックス・モードでの動作に限定して、自動ネゴシエーションをイネーブルし、ポート２０２ｉを１００Ｍビット・レートのフル・デュプレックス・モードでの動作に限定して、自動ネゴシエーションをディスエーブルする。また、特定的な実施形態では、ポート２０２ｉは、メディア独立インターフェース（ＭＩＩ）を表し、標準的なＭＩＩデバイスであれば、いずれにでも取り付けることができる。一例として、ポート２０２ｉをイーサネット・インターフェースに結合することができる。
また、スイッチ１０２は、単一モード光ファイバ（「ＳＭＦＩＯ」）又は多重モード光ファイバ（「ＭＭＦＩＯ」）トランシーバ・モジュール・コネクタ２０４も含む。ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４によって、スイッチ１０２ａを、光ファイバ・ケーブルを用いて、ネットワークにおける上流側のリンク相手又はその他の構成機器に結合することが可能となる。即ち、ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４により、スイッチ１０２ａをＳＭＦＩＯ又はＭＭＦＩＯトランシーバ・モジュールに結合することが可能となる。ＳＭＦＩＯトランシーバ・モジュールは、ＬＣコネクタを有する二重外装二重ファイバ・ケーブル又はその他の適したケーブルを用いて、上流側のリンク相手又はその他の構成機器に対する単一モード光ファイバ接続性を設ける。ＭＭＦＩＯトランシーバ・モジュールは、ＭＴ−ＲＪコネクタを有する単一外装二重ファイバ・ケーブル又はその他の適したケーブルを用いて、上流のリンク相手又はその他の構成機器に対する多重モード光ファイバ接続性を設ける。ＳＭＦＩＯ又はＭＭＦＩＯトランシーバ・モジュールは、スイッチ１０２ａから取り外すことができるモジュールを表すこともできる。
幾つかの実施形態では、ＳＭＦＩＯ又はＭＭＦＩＯトランシーバ・モジュールは、スイッチ１０２ａにおける光学的構成機器である。例えば、ＳＭＦＩＯ又はＭＭＦＩＯトランシーバ・モジュールは、ネットワーク１００における上流側リンク相手又はその他の構成機器を、スイッチ１０２ａから余分な距離だけ分離させるときにのみ、必要としてもよい。特定的な一例として、ＳＭＦＩＯ又はＭＭＦＩＯトランシーバ・モジュールは、スイッチ１０２ａをネットワーク１００における上流側リンク相手又はその他の構成機器から１００メートルよりも長いケーブル距離だけ分離させるときにのみ、必要としてもよい。
実施形態の一部では、ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４に結合されているトランシーバ・モジュールに光ファイバ・ケーブルを挿入するとき、ポート２０２ｉをディスエーブルするか、又は遮断する。例えば、光ファイバ・ケーブルのケースがポート２０２ｉを遮断することもできる。特定的な実施形態では、光ファイバ・ケーブルの存在を起動時に検出し、光ファイバ・ケーブルをＳＭＦＩＯ又はＭＭＦＩＯトランシーバ・モジュールに対して挿入又は抜去した後に、スイッチ１０２ａに対する電力を再度供給する。
ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４は、光ファイバ・ケーブルを通じた通信のためにトランシーバ・モジュールに結合可能な任意のハードウェア、ソフトウェア、ファームウェア、又はその組み合わせである。特定的な例として、ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４は、AGILENT TECHNOLOGIESのHFBR5903-Aモジュール、及び／又はINFINEON TECHNOLOGIESのV238480C18-C45に結合することができるコネクタである。
実施形態の一部では、キャビネット（エンドポイント）の構成機器をネットワーク１００に結合するために、スイッチ１０２ａをキャビネットにおいて用いる。これらの実施形態では、ポート２０２ａ〜２０２ｈを、キャビネットにおける他の構成機器に結合することもできる。ポート２０２ｉ又はＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４は、スイッチ１０２ａをネットワーク１００における上流側リンク相手又はその他の構成機器に結合するために用いられる。特定的な実施形態では、スイッチ１０２ａは、キャビネットにおいて、Ｃ３００コントローラ、シリーズＣフィールドバス・インターフェース・モジュール（ＦＩＭ）、及びフォールト・トレラント・イーサネット（ＦＴＥ）ブリッジをＬ１ ＦＴＥネットワークに取り付けるために用いられる。
論理モジュール２０６は、スイッチ１０２ａの動作を制御する。例えば、論理モジュール２０６は、スイッチ１０２ａの種々のポート２０２ａ〜２０２ｉ間で情報を転送することにより、スイッチ１０２ａがネットワーク１００における転送機能を実行することができるようにする。また、論理モジュール２０６は、スイッチ１０２に問題が検出された場合、スイッチ１０２ａに対して診断テストも実施し、補正措置（ポート２０２ａ〜２０２ｉをディスエーブルする、情報の転送を禁止するというような）を講ずる。加えて、論理モジュール２０６は、スイッチ１０２ａにおいて、防御壁機能あるいはその他の又は追加の任意の機能も実行することができる。論理モジュール２０６は、スイッチ１０２ａを制御するためのあらゆるハードウェア、ソフトウェア、ファームウェア、又はその組み合わせを含む。論理モジュール２０６の更なる詳細を図３に示し、以降で説明する。
更に、スイッチ１０２ａはインターフェース（Ｉ／Ｆ）コネクタ２０８も含む。Ｉ／Ｆコネクタ２０８によって、スイッチ１０２ａ外部の他の構成機器が論理モジュール２０６と双方向処理を行うことが可能になる。例えば、Ｉ／Ｆコネクタ２０８は、シリアル・バスを通じて外部構成機器が論理モジュール２０６の要素と通信することを可能にする。Ｉ／Ｆコネクタ２０８は、ケーブル又はその他のインターフェースを外部構成機器に結合可能な適宜の構造であれば任意のものを用いることができる。Ｉ／Ｆコネクタ２０８は、例えば、１０ピン又は３０ピン・コネクタであってもよい。
加えて、スイッチ１０２ａは、種々の電圧及び接地ピン２１０も含む。電圧及び接地ピン２１０は、スイッチ１０２ａに電力を供給するために用いられる電源電圧及び接地に結合することができる。本例では、電源電圧に接続されているピンをＶＣＣと称し、該電圧は、約１８ＶＤＣ及び約＋３０ＶＤＣの間の電圧のような、適宜の電圧値である。共通接地に結合されているピンを「ＣＯＭ ＧＮＤ」で表す。ポート２０２ａ〜２０２ｉが用いる接地に結合されているピンを「ＣＨＳ ＧＮＤ」（シャーシ接地を表す）で表す。
実施形態の一部では、スイッチ１０２ａは図２に示す構造の多数の複製（１対の構造等）を含む。これらの実施形態では、構造の１つが失われても、ネットワーク１００におけるビュー(view)の損失が生じないであろう。
図２は通信ネットワーク１００におけるスイッチ１０２ａの一例を示すが、図２には種々の変更を行うこともできる。例えば、ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４及びＩ／Ｆコネクタ２０８のいずれか又は双方を、スイッチ１０２ａから排除することもできる。また、スイッチ１０２ａは任意数又は任意配置のポート２０２ａ〜２０２ｉを含むことができる。加えて、銅伝送媒体（イーサネット等）及び光ファイバ伝送媒体上で通信するように説明したが、スイッチ１０２ａは適した有線又はワイヤレス伝送媒体であれば、任意のものを用いて通信することができる。
図３は、本開示の一実施形態による通信ネットワーク１００におけるスイッチ１０２ａの一例を更に詳細に示す。具体的には、図３は、図２の論理モジュール、及びネットワーク１００において外部構成機器にポート２０２ａ〜２０２ｉを結合するために用いられる追加の構成機器を更に詳細に示す。図３に示すスイッチ１０２ａの実施形態は、例示に過ぎない。本開示の範囲から逸脱することなく、スイッチ１０２ａの他の実施形態を用いることもできる。また、図３に示す構造は、図１のスイッチ１０２ａに関して説明するが、同一又は同様な構造を、図１のネットワークにおけるスイッチ１０２ａ〜１０２ｄのいずれか又は全て、あるいは適宜のデバイス又はネットワークにおいて用いることができる。
本例では、スイッチ１０２ａにおける論理モジュール２０６は、スイッチ・ファブリック３０２を含む。スイッチ・ファブリック３０２は、ポート２０２ａ〜２０２ｉ間で情報（イーサネット・フレーム等）を転送することができる。例えば、スイッチ・ファブリック３０２は、イーサネット・フレームを受信し、宛先を特定し、宛先と連携するポートを通じてフレームを送信することができる。トランシーバ・モジュールがＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４に結合されている場合、スイッチ・ファブリック３０２はトランシーバ・モジュールに対して双方向に情報を転送することもできる。スイッチ・ファブリック３０２は、情報を転送するためのハードウェア、ソフトウェア、ファームウェア、又はその組み合わせであればいずれをも含む。スイッチ・ファブリック３０２は、例えば、BROADCOM CORPORATIONのBCM5338Mという９ポート・スイッチである。
実施形態の一部では、スイッチ・ファブリック３０２は、内部メモリに格納されている設定値を用いて構成することができる。例えば、内部メモリに格納されている値は、スイッチ・ファブリック３０２のある種の機構をイネーブル又はディスエーブルする等によって、スイッチ・ファブリック３０２の動作を定義又は制御することができる。内部メモリは、シリアル周辺インターフェース（ＳＰＩ）又はその他の適したメカニズムであれば、いずれを用いてもプログラムすることができる。
特定的な実施形態では、スイッチ・ファブリック３０２は、外部に取り付けたＭＩＩデバイスをコンフィギュレーションするためのプロキシとして作用することができ、これによって多数のデバイスのプログラミングを簡略化することができる。また、特定的な実施形態では、スイッチ・ファブリック３０２は「格納及び転送」技法を用いることもできる。この場合、受信した各フレームをスイッチ・ファブリック３０２内部にあるパケット・バッファに格納し、その後しかるべきポートに転送する。例えば、スイッチ・ファブリック３０２は、２５６キロバイトのパケット・バッファ・スタティック・ランダム・アクセス・メモリ（ＳＲＡＭ）を含むことができる。ＳＲＡＭ内の空間は、サービス品質（ＱｏＳ）機構をイネーブルしないのであれば、具体的な量のＳＲＡＭを特定のポートに指定することなく、動的に割り当てることができる。
実施形態の一部では、スイッチ・ファブリック３０２は、ＭＡＣアドレスのポート２０２ａ〜２０２ｉに対するマッピングを収容したルックアップ・テーブルも保持する。あるポート上でフレームを受信すると、そのフレームの中にあるソースＭＡＣアドレスをルックアップ・テーブル（参照表）におけるそのポートと関連付ける。以後そのＭＡＣアドレスを宛先アドレスとしてフレームを受信した場合、ルックアップ・テーブルに掲示されたポートのみにフレームを転送する。特定的な実施形態では、スイッチ１０２ａが受信したフレームにはマッピングがルックアップ・テーブルにない場合、このフレームを全てのポートに転送して、意図した宛先がフレームを受信することを確保する。他の特定的な実施形態では、この機構をディスエーブルして、可能性のあるネットワーク・アタック（攻撃）がキャビネット内部まで押し寄せること、又は悪意のトラフィックを有する他のデバイスを防止する。
また、スイッチ１０２ａにおける論理モジュール２０６は、物理層トランシーバ３０４も含む。物理層トランシーバ３０４によって、スイッチ１０２ａは多種多様の任意の通信プロトコルを用いて、上流側リンク相手と通信することが可能となる。スイッチ・ファブリック３０２は、ＭＩＩインターフェースを通じてポート２０２ｉと通信することができる。ＭＩＩインターフェースは、例えば、１００Ｍビット（２５ＭＨｚ）又は１０Ｍビット（２．５ＭＨｚ）で動作する１６線、４ビット幅のインターフェースである。ＭＩＩインターフェースは、イーサネット・トランシーバのような、種々の異なる物理層トランシーバ３０４に結合することができる。これによって、スイッチ１０２ａは、適宜の物理層トランシーバ３０４をスイッチ１０２ａ内に設けることによって、異なる状況において異なるプロトコルを用いることが可能となる。物理層トランシーバ３０４は、他のネットワーク構成機器との通信に対応するためのハードウェア、ソフトウェア、ファームウェア、又はその組み合わせの任意のものを含む。例えば、物理層トランシーバ３０４は、３．３Ｖを用いて動作する、BROADCOM CORPORATIONのAC101集積回路を用いることができる。
本実施形態では、スイッチ・ファブリック３０２は、ＭＩＩインターフェースを通じて間接的に、また、管理データ入出力（ＭＤＩＯ）ポートを通じて直接的に物理層トランシーバに接続する。実施形態の一部では、スイッチ・ファブリック３０２は、物理層トランシーバ３０４をコンフィギュレーションすることができるとよく、スイッチ１０２ａにおける他の構成機器による仲介や作用を必要としないようにするとよい。特定的な実施形態では、スイッチ・ファブリック３０２は、当該スイッチ・ファブリック３０２内のメモリのマッピングされたページを通じて、物理層トランシーバ３０４をコンフィギュレーションする。物理層トランシーバ３０４内にあるレジスタは、スイッチ１０２内のコントローラに対するスイッチ・レジスタのように見え、スイッチ・ファブリック３０２は内部で変換を行うことができる。
本例では、種々の構成機器によって、スイッチ１０２を、イーサネット又はその他のネットワーク・ケーブルのような、物理的伝送媒体に接続することが可能となっている。特定的な実施形態では、イーサネット又はその他の銅線ネットワーク・ケーブルは、印刷配線構造体内に含まれる伝送経路に沿った全ての場所において５０Ωのインピーダンスを有し、各信号対は等線形(equilinear)とすることができる。
図３に示すように、スイッチ１０２ａは、ポート終端、磁気回路(magnetics)、及びサージ抑制器３０６を含む。ポート終端は、イーサネット・ポート終端のような、ポート２０２ａ〜２０２ｉを終端させる構造である。磁気回路は、ポート２０２ａ〜２０２ｉをイーサネット・ケーブル又はその他の伝送媒体から絶縁するために用いられる絶縁磁気回路である。例えば、磁気回路は、論理モジュール２０６の出力において１：１変圧器を含むことができる。幾つかの実施形態では、各変圧器は対称形であるので、受信機のトポロジは送信機のトポロジと同一である。特定的な実施形態では、磁気回路は、少なくとも１，５００ＶＲＭＳ−ＭＩＮの高ポテンシャル絶縁を提供する。接地基準のない長いワイヤであれば、アナログのイーサネット信号を搬送することができ、これらの線上で大きな静的及び過渡電圧が発生する可能性がある。特定的な実施形態では、過渡電圧抑制器を、線のコネクタと絶縁変圧器との間にあるアナログ・イーサネット信号線の対毎に配置する。サージ抑制器は、スイッチ１０２ａを電圧サージから保護するのに役立つ。
また、スイッチ１０２ａは、入力／出力端子組立（「ＩＯＴＡ」）コネクタ３０８も含む。ＩＯＴＡコネクタ３０８は、スイッチ１０２ａに結合されている伝送媒体を受容することができる構造である。例えば、ＩＯＴＡコネクタ３０８は、９本の異なるイーサネット・ケーブルを受容することができる構造である。
本例では、論理モジュール２０６はフィールド・プログラマブル・ゲート・アレイ（ＦＰＧＡ）３１０も含む。ＦＰＧＡ３１０は、スイッチ１０２ａ内において防護壁（ファイヤウオール）機能を実行することができる。例えば、ＦＰＧＡ３１０は、アップリンク・ポート（ポート２０２ｉ）を通じて受信したフレームを試験することができ、有効な制御トラフィックを収容するフレームのみをスイッチ・ファブリック３０２に入力させるようにすることができる。
本実施形態では、ＦＰＧＡ３１０は上述したＭＩＩインターフェースを含む。ＭＩＩインターエースによって、スイッチ・ファブリック３０２は情報のフレームを物理層トランシーバ３０４との間で送信及び受信することが可能になる。物理層トランシーバ３０４間のトラフィックは、ＦＰＧＡを通過するので、ＦＰＧＡ３１０はそのトラフィックに対して防護壁機能を実行することができる。
ＦＰＧＡ３１０は、スイッチ１０２ａにおいて防護壁機能を実行可能な適したロジックであればいずれでも含む。例えば、ＦＰＧＡ３１０は、入力・出力に３．３Ｖ、中核動作に１．８Ｖを用いて動作するＦＰＧＡである。
更に、論理モジュール２０６はコントローラ３１２を含む。コントローラ３１２は、スイッチ１０２ａを管理及び制御するために、スイッチ１０２ａ内において種々の機能を実行する。例えば、コントローラ３１２は、電力投入時の診断及び動作中の背景診断を実施して、スイッチ１０２ａに伴うあらゆる問題を検出することができる。また、コントローラ３１２は、スイッチ１０２ａに問題が検出されたときには、エラー処理を行うこともできる。更に、コントローラ３１２は、ＦＰＧＡの構成及び更新、割り込み処理、ならびに任意の他の適宜の機能を実行する。コントローラ３１２は、スイッチ１０２ａを制御するためのハードウェア、ソフトウェア、ファームウェア、又はその組み合わせを含むことができる。例えば、コントローラ３１２は、埋め込みファームウェアを内蔵する、８ビット８０５１系マイクロプロセッサを代表することができる。特定的な例として、コントローラ３１２は、PHILIPS SEMICONDUCTORの89LPC936プロセッサであり、これは入力／出力には３．３Ｖ、中核動作には３．３Ｖで動作する。
実施形態の一部では、コントローラ３１２の機能は、コンピュータ・プログラムによって実行及びサポートされる。コンピュータ・プログラムは、コンピュータ読み取り可能プログラム・コードで形成され、コンピュータ読み取り可能媒体に記憶される。「コンピュータ読み取り可能プログラム・コード」という句は、ソース・コード、オブジェクト・コード、及び実行可能コードを含む、任意形式のコンピュータ・コードを含む。「コンピュータ読み取り可能媒体」という句は、リード・オンリ・メモリ（ＲＯＭ）、ランダム・アクセス・メモリ（ＲＡＭ）、ハード・ディスク・ドライブ、コンパクト・ディスク（ＣＤ）、ディジタル・ビデオ・ディスク（ＤＶＤ）、又は他の種類のメモリのような、コンピュータがアクセス可能な媒体であれば、任意のものを用いることができる。
加えて、論理モジュール２０６は１つ以上のメモリを含む。本例では、論理モジュール２０６は、ＳＰＩフラッシュ・メモリ３１４、及びプログラマブル・リード・オンリ・メモリ（ＰＲＯＭ）３１６を含む。フラッシュ・メモリ３１４は、コントローラ３１２、ＦＰＧＡ３１０、又はスイッチ１０２ａにおけるその他の構成機器が用いるデータを格納することができるメモリを代表する。例えば、フラッシュ・メモリ３１４は、ＦＰＧＡ３１０及びコントローラ３１２のために２組の画像（デフォルト画像及び更新画像等）を格納することができる。フラッシュ・メモリ３１４は、シリアル・メモリのような、適したメモリであれば任意のものでよい。
ＰＲＯＭ３１６は、電力投入後の初期状態におけるＦＰＧＡ３１０のコンフィギュレーションを特定する情報を格納する。ＰＲＯＭ３１６の内容は、工場において回路内テスタを用いて、Joint Test Action Group （ＪＴＡＧ）インターフェースによって、又はその他の適した手法で、プログラムすることができる。実施形態の一部では、ＰＲＯＭ３１６における画像は、ＦＰＧＡ３１０が前述の防護壁機能を実行するのに十分な情報を収容する。特定的な実施形態では、この画像は。ＦＰＧＡ３１０に、ポート２０２ｉからの再プログラミング・フレームを受け入れ、再プログラミング・フレームをフラッシュ・メモリ３１４に格納し、フラッシュ・メモリ３１４における最新の画像を用いてコントローラ３１２をプログラムすることができるロジックを供給する。
スイッチ１０２ａは、スイッチ１０２ａの動作中に用いられる１又は多数の通信ポート（ポート２０２ａ〜２０２ｉに加えて）をサポートすることができる。例えば、スイッチ１０２ａは、Universal Asynchronous Receiver-Transmitter （ＵＡＲＴ：ユニバーサル非同期受信−送信）ポートに対応することができる。ＵＡＲＴポートは、オンボード・シリアル・デバッグ・コンソールに対応するため、そしてコントローラ３１２及びＦＰＧＡ３１０間における通信方法を確立するために用いることができる。二線ＵＡＲＴポートをコントローラ３１２からＦＰＧＡ３１０に、そして、ＩＯＴＡコネクタ３０８にデージー・チェーン状に接続することができる。特定的な実施形態では、ＵＡＲＴポートは、９，６００ボー、パリティ無し、８データ・ビット、及び１ストップ・ビットで動作するが、ＵＡＲＴポートは、別のモード及び別の速度で動作するようにコンフィギュレーションすることもできる。
ＳＰＩポートは、スイッチ・ファブリック３０２、ＦＰＧＡ３１０、コントローラ３１２、及びフラッシュ・メモリ３１４を結合するＳＰＩバスへのアクセスを与える。ＳＰＩバスは、スイッチ・ファブリック３０２をコンフィギュレーションするため、そしてＦＰＧＡ３１０及びコントローラ３１２が用いるファームウェアを更新するために、用いることができる。通常の動作中、コントローラ３１２は、ＳＰＩバスを用いてスイッチ・ファブリック３０２をコンフィギュレーションし、診断を実施することができる。更新中は、ＦＰＧＡ３１０はＳＰＩバスを用いて新しい画像をフラッシュ・メモリ３１４にロードする。ＳＰＩバスは、コントローラ３１２とＦＰＧＡ３１０との間のソフトウェア・ハンドシェーキングによって調停することができ、この場合、コントローラ３１２は、通常動作の間バス・マスタとなる。ＦＰＧＡ３１０は、ＵＡＲＴを通じて要求を送ることによって、コントローラ３１２からバスを要求することができる。バス使用権が付与されると、コントローラ３１２は、そのＳＰＩピンを三状態とし、ＳＰＩバスが利用可能であることをＦＰＧＡ３１０に通知する。ＦＰＧＡ３１０を終了したとき、コントローラ３１２に通知し、バス使用権を返す。特定的な実施形態では、コントローラ３１２及びＦＰＧＡ３１０だけがＳＰＩバス・マスタとして行動することができ、フラッシュ・メモリ３１４及びスイッチ・ファブリック３０２はスレーブ専用デバイスとすればよい。また、ＳＰＩバスに結合されている各デバイスは、一意のアドレスを有して、これによって多数のデバイスがＳＰＩトランザクション要求に答えることを防止することができる。フラッシュ・メモリ３１４は、ＳＰＩバス上でコントローラ３１２及びＦＰＧＡ３１０双方にアクセス可能とするとよい。
ＪＴＡＧポートによって、外部ツールからスイッチ１０２ａをプログラムすることが可能になる。本例では、コントローラ３１２はネーティブＪＴＡＧデバイスでなくてもよいので、ＪＴＡＧポートをコントローラ３１２においてエミュレートする。ＪＴＡＧポートは、コントローラ３１２、ＦＰＧＡ３１０、及びＰＲＯＭ３１６へのアクセスを与えることができる。
スイッチ１０２ａにおいては、種々のクロック信号を種々の構成機器が用いることができる。例えば、スイッチ・ファブリック３０２及び物理層トランシーバ３０４は、２５ＭＨｚクロック信号を用いて、５０ＰＰＭの精度で動作することができる。また、ＦＰＧＡ３１０は、２５ＭＨｚクロック信号を用いて、高精度で動作することができる。特定的な実施形態では、スイッチ・ファブリック３０２及び物理層トランシーバ３０４には、イーサネットの用途で用いるのに適した共振クリスタルを用いて、クロックを供給し、ＦＰＧＡ３１０には、シングル・エンド・クリスタル派生発振器を用いて、クロックを供給する。
動作の一態様では、コントローラ３１２は、スイッチ・ファブリック３０２によるフレームの転送をイネーブル及びディスエーブルすることができる。特定的な実施形態では、スイッチ・ファブリック３０２は、コントローラ３１２が転送をイネーブルするまで、デフォルトにより、フレームを転送することをディスエーブルされる。コントローラ３１２は、種々の診断テスト（電力投入時及び／又は実行中に実施されるテスト等）を実施する。コントローラ３１２がスイッチ１０２ａにおいてエラーを検出した場合、コントローラ３１２は転送をイネーブルしない（現在ディスエーブルされている場合）か、又は転送をディスエーブルする（現在イネーブルされている場合）。このように、コントローラ３１２は、スイッチ・ファブリック３０２がガベージ・フレームを転送すること、有効なフレームを不正確に転送すること、又は有効なフレームを転送し損ねることを防止することができる。また、コントローラ３１２は、ポート２０２ａ〜２０２ｉ又はスイッチ１０２ａ自体の電力を遮断して、スイッチ１０２ａがネットワーク１００における他の構成機器とリンクすることを防止することもできる。
コントローラ３１２は、スイッチ１０２ａに伴う問題を特定するために適した任意の診断テストを実施することができる。以下の例は、例示のために過ぎない。その他の又は追加のテストも、本開示の範囲から逸脱することなく、コントローラ２１２によって実施することができる。
幾つかの実施形態では、コントローラ３１２は、電力投入時に診断テスト及びコンフィギュレーション設定ルーチンを実行し、これらのテスト及びルーチンを纏めて電力投入時自己テスト（ＰＯＳＴ）と呼ぶこともできる。これらのテスト及びルーチンは、スイッチ１０２ａにおける電圧不足状態をテストすること、コントローラ３１２の内部メモリ（ＥＥＰＲＯＭ等）の有効性を判断すること、ＳＰＩバスが適正に動作しているか否かチェックすること、そしてスイッチ・ファブリック３０２のＭＤＩＯポートが適正に動作しているか否かチェックすることを含むことができる。また、前述のテスト及びルーチンは、ＦＰＧＡ３１０に画像を選択すること、ＦＰＧＡ３１０をプログラムすること、そしてＦＰＧＡ３１０からプログラムを読み出すことも含むことができる。
ＰＯＳＴ又はＰＯＳＴの一部が完了したならば、コントローラ３１２はネットワーク１００における動作に合わせてスイッチ・ファブリック３０２のコンフィギュレーションを設定することができる。これは、コントローラ３１２がスイッチ・ファブリック３０２の内部メモリに対して読み出し／修正／書き込み動作を実行することを含む。例えば、コントローラ３１２は、デフォルト値以外の値に設定する必要がある内部メモリの各値を修正する必要がある場合もある。幾つかの実施形態では、スイッチ・ファブリック３０２のメモリ空間はページ単位に編成されており、各ページが特定クラスの情報を収容する。
このようにスイッチ・ファブリック３０２のコンフィギュレーションを設定すると、コントローラ３１２はスイッチ・ファブリック３０２のコンフィギュレーションを適正に設定し損ねているか否か、そして、それが何時であるかの判定を行うことができる。例えば、コントローラ３１２は、スイッチ・ファブリック３０２の内部メモリに格納されている値を変更することができないときに、それを検出することができる。また、コントローラ３１２は、内部メモリに格納されている値を検索することができないときに、それを検出することもできる。更に、コントローラ３１２は、１回又は繰り返して、内部メモリから値を検索し、これらの値を期待値と比較すること等によって、スイッチ・ファブリック３０２が不適正にコンフィギュレーションされているときに、それを検出することもできる。
更に、コントローラ３１２は、コンフィギュレーション・ルールの違反に伴う種々の問題も検出することができる。コンフィギュレーション・ルールは、スイッチ１０２ａがどのように動作すればよいかを定義するルールである。例えば、コンフィギュレーション・ルールは、ポート２０２ａ〜２０２ｈをリンクされる相手に１００Ｍビットのフル・デュプレックス又は１０Ｍビットのフル・デュプレックスのいずれかで接続しなければならないことを示す。また、コンフィギュレーション・ルールは、ポート２０２ｉをリンクされる相手に、１００Ｍビットのフル・デュプレックスで接続しなければならないことを示す。
加えて、コントローラ３１２は、スイッチ１０２内における電力管理問題を検出することができる。例えば、スイッチ１０２ａは、スイッチ１０２ａにおける他の構成機器が用いる１．８Ｖ及び３．３Ｖ出力電圧信号を発生する電力管理システムを含むことができる。電力管理システムは、出力電圧信号が期待値から変動したことを検出し、コントローラ３１２に連絡することができる。
前述の問題の１つ以上に応答して、コントローラ３１２は、適宜の補正措置を講ずることができる。例えば、コントローラ３１２は、スイッチ・ファブリック３０２によるフレームの転送をイネーブルしない、又はディスエーブルすることによって、スイッチ・ファブリック３０２をディスエーブルすることができる。コントローラ３１２は、スイッチ・ファブリック３０２によるフレーム転送をイネーブル又はディスエーブルするのに適した任意の技法を用いることができる。一例として、コントローラ３１２は、フレーム転送をイネーブル又はディスエーブルするために、スイッチ・ファブリック３０２の内部メモリにおける１つ以上の場所に１又は複数の値を設定することができる。また、コントローラ３１２は、ポート２０２ａ〜２０２ｉ又はその他のインターフェース（ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４等）の電力を遮断することもできる。更に、コントローラ３１２は、スイッチ１０２ａ全体の電力を遮断することもできる。スイッチ１０２ａが、図２に示す構造の複製を多数含む場合、コントローラ３１２は、これらの内の１つの構造の電力を遮断しても、残りの構造にネットワーク１００における動作を継続させることができる。
図３は、通信ネットワーク１００におけるスイッチ１０２ａの一例を更に詳細に示すが、種々の変更を図３に対して行うこともできる。例えば、図３における機能の分割は、例示のために過ぎない。図３における種々の構成機器を組み合わせること又は除外することもでき、更に個々の必要性に応じて、追加の構成機器を追加することもできる。
図４は、本開示の一実施形態による通信ネットワーク１００におけるスイッチ１０２ａの電力管理システム４００の一例を示す。図４に示す電力管理システム４００の実施形態は、例示のために過ぎない。電力管理システム４００の他の実施形態も、本開示の範囲から逸脱することなく、用いることができる。また、図４に示す構造は、図１のスイッチ１０２ａに関して説明するが、図１のネットワーク１００におけるスイッチ１０２ａ〜１０２ｄのいずれにもそして全てに、あるいはその他のあらゆる適したデバイス又はネットワークにも、同一又は同様の構造を用いることができる。
本例では、電力管理システム４００はホットスワップ・コントローラ(hotswap controller)４０２を含む。ホットスワップ・コントローラ４０２によって、スイッチ１０２ａの電力又は接地ピンに突入電流やアークを生ずることなく、スイッチ１０２ａを、給電して動作中のシステムに挿入すること、及びこれから抜き取ることが可能となる。実施形態の一部では、入力電圧が、１７．６Ｖ〜３１．０Ｖの範囲のような、特定の範囲内になければ、ホットスワップ・コントローラ４０２がスイッチ１０２ａの電力投入を開始できないように、これに枠を設けることもできる。特定的な実施形態では、入力電圧がこの範囲に入ると、ホットスワップ・コントローラ４０２は直列の電力電界効果トランジスタ（ＦＥＴ）の電力を徐々に高めて行き、主電力をスイッチ１０２ａに印加する。ＦＥＴは、スイッチ１０２の挿入時には、初期状態でオフにしておき、ホットスワップ・コントローラ４０２がゲート電圧を上昇させるまで、オフのままに止めておくことができる。また、ホットスワップ・コントローラ４０２は、検知抵抗器も有し、突入電流を監視し、そしてＦＥＴのゲート電圧を変調して、突入電流を、検知抵抗器の抵抗値によって決められる値に制限することもできる。接地から主入力の間にキャッチ・ダイオード(catch diode)を備えると、抜き取り時のアーク発生を防止することができる。入力電圧が前述の電圧範囲内にあると、ホットスワップ・コントローラ４０２は直ちにＦＥＴをオフにすることができる。ホットスワップ・コントローラ４０２として、スイッチ１０２ａの、給電中のシステムに対する挿入及び抜き取りを可能にする任意のハードウェア、ソフトウェア、ファームウェア、又はその組み合わせを用いることができる。
ＤＣ／ＤＣ変換器４０４が、ホットスワップ・コントローラ４０２に接続されている。ＤＣ／ＤＣ変換器４０４は、ホットスワップ・コントローラ４０２が供給する電圧を受け、この電圧を更に低い電圧に変換することができる。本例では、ＤＣ／ＤＣ変換器４０４は、ホットスワップ・コントローラ４０２から２４Ｖ信号を受け、この電圧を３．３Ｖの信号に変換する。ＤＣ／ＤＣ変換器４０４は、次いで、スイッチ１０２ａ内部にある他の構成機器が用いるために、この３．３Ｖ信号を出力する。ＤＣ／ＤＣ変換器４０４として、ＤＣ電圧を変換するためのハードウェア、ソフトウェア、ファームウェア、又はその組み合わせを利用することを特徴とするができる。例えば、ＤＣ／ＤＣ変換器４０４として、電力ＦＥＴを一体化した、モノリシックＤＣ／ＤＣコントローラを使用することができる。特定的な一例として、ＤＣ／ＤＣ変換器４０４はLINEAR TECHNOLOGIESのLTC3430FEFを使用することができる。
第２ＤＣ／ＤＣ変換器４０６が、ＤＣ／ＤＣ変換器４０４に接続されている。第２ＤＣ／ＤＣ変換器４０６は、ＤＣ／ＤＣ変換器４０４が供給する電圧を受け、この電圧を更に低い電圧に変換することができる。本例では、ＤＣ／ＤＣ変換器４０６はＤＣ／ＤＣ変換器４０４から３．３Ｖの信号を受け、この電圧を１．８Ｖの信号に変換する。次いで、ＤＣ／ＤＣ変換器４０６は、スイッチ１０２ａ内にある他の構成機器が用いるために、１．８Ｖ信号を出力する。ＤＣ／ＤＣ変換器４０６は、ＤＣ電圧を変換するハードウェア、ソフトウェア、ファームウェア、又はその組み合わせである。例えば、ＤＣ／ＤＣ変換器４０６は、電力ＦＥＴを一体化した、モノリシックＤＣ／ＤＣコントローラを代表することができる。特定的な一例として、ＤＣ／ＤＣ変換器４０４はLINEAR TECHNOLOGIESのLTC3412FEFを用いることができる。また、ＦＰＧＡ３１０は、１．８Ｖ電源が最大電圧まで徐々に上昇するのに少なくとも２ｍｓを要する必要があるというような、満たすべきある種の給電連続動作(power sequencing)及び起動タイミング要件を有する場合もある。ＤＣ／ＤＣ変換器４０６は、この要件を満たすソフト開始回路を含むこともできる。
電圧モニタ４０８は、ＤＣ／ＤＣ変換器４０４、４０６の出力を監視する。また、電圧モニタ４０８は、ＤＣ／ＤＣ変換器４０４、４０６の出力に問題が検出された場合及び検出されたときに、パワー障害信号４１０を出力する。パワー障害信号４１０は、出力電圧の一方又は双方が最少閾値よりも低下した場合に、スイッチ１０２ａの適正な停止を確保するのに役立つ。例えば、電圧モニタ４０８は、出力電圧のいずれかがその期待値よりも７パーセント低下した場合に、問題を示すパワー障害信号４１０を発生することができる。電圧モニタ４０８は、１つ以上の電圧を監視するためのハードウェア、ソフトウェア、ファームウェア、又はその組み合わせで構成される。
幾つかの実施形態では、電圧モニタ４０８からのパワー障害信号４１０は、コントローラ３１２における高優先度割り込みとして作用する。この割り込みのための割り込みサービス・ルーチンは、スイッチ・ファブリック３０２及び物理層トランシーバ３０２をリセット状態に移行させて、停止中における変転フレーム(corrupted frame)の送信を回避する。起動時、又は電圧不足状態が検出された場合、電圧モニタ４０８は、電力低下信号４１０を特定のレベル（低ロジックレベル等）に、指定された時間の間（電圧が正常レベルに戻った後約４００ｍｓまで信号を保持するというような）、保持することができる。
図４は、通信ネットワーク１００におけるスイッチ１０２ａの電力管理システム４００の一例を示すが、種々の変更を図４に対して行うことができる。例えば、電力管理システム４００によって、他の又は追加の出力電圧も生成することができる。また、ホットスワップ・コントローラ４０２を電力管理システム４００から除外することもできる。加えて、電力管理システム４００では任意数のＤＣ／ＤＣ変換器を用いることができ、電圧モニタ４０８は、任意数のＤＣ／ＤＣ変換器が生成する電圧を受け取って監視することができる。
図５は、本開示の一実施形態によるネットワーク・エラー防止方法５００の一例を示す。説明を容易にするために、方法５００は、図１のネットワークにおいて動作する図２及び図３のスイッチ１０２ａに関して説明することにする。方法５００は、本開示の範囲から逸脱することなく、その他の適した任意の装置を用いることができ、更に別の適した任意のシステムであっても用いることができる。
ステップ５０２において、スイッチ１０２ａに電力を印加する。これは、例えば、要員がスイッチ１０２ａをキャビネット内に設置し、キャビネットが電力をスイッチ１０２ａに供給することを含むことができる。また、これは、スイッチ１０２ａをリセットすること、又はそれ以外で停電が生じた後に電力が復旧することも含む。
スイッチ１０２ａは、ステップ５０４において、１つ以上の初期診断テストを実行する。これは、例えば、スイッチ１０２ａにおけるコントローラ３１２が、電力投入時自己テストを実行することを含み、電力投入時自己テストは、コントローラ３１２における内部メモリの有効性を判断し、ＳＰＩバスが適正に動作しているか否かチェックし、スイッチ・ファブリック３０２のＭＤＩＯポートが適正に動作しているか否か判断し、しかるべき電圧レベルになっているか否かチェックする。コントローラ３１２は、その他の又は追加の任意の診断テストを実行することもできる。
ステップ５０６において、スイッチ１０２ａのコンフィギュレーションを設定する。これは、例えば、コントローラ３１２がスイッチ・ファブリック３０２の内部メモリにおける１つ以上の場所が関与する読み出し／修正／書き込み動作を実行することを含む。また、これは、コントローラ３１２が、内部メモリから値を検索できないとき又は値を書き込めないとき等、内部メモリが関与する何らかの動作ができないか否か判定を行うこともできる。更に、これは、ポート２０２ａ〜２０２ｈが１００Ｍビットのフル・デュプレックス又は１０Ｍビットのフル・デュプレックスのどちらにコンフィギュレーション設定されているか、そしてポート２０２ｉが１００Ｍビットのフル・デュプレックスにコンフィギュレーション設定されているか否か判定を行うというように、コントローラ３１２が、ポート２０２ａ〜２０２ｉが正しくコンフィギュレーションされているか、又はコンフィギュレーションを設定することができないか否か判定を行うことも含む。
ステップ５０８において、スイッチ１０２ａは何らかの問題が検出されたか否か判定を行う。例えば、これは、コントローラ３１２が任意の所期診断テストが不適正結果を示したかどうか、及びスイッチ１０２ａが適正にコンフィギュレーションされなかった又はできないかどうかの少なくとも一方を判定する。
問題が生じない場合、ステップ５１０において、スイッチ１０２ａがフレームの前進（伝送）をイネーブルする。これは、例えば、コントローラ３１２が、スイッチ・ファブリック３０２の内部メモリにおける１又は複数の特定の値をしかるべき値に設定することを含む。次いで、スイッチ１０２ａは、ステップ５１２において、１つ以上の実行時間（実行中）診断テストを実行する。例えば、これは、コントローラ３１２が、内部メモリがしかるべき値を収容していることを確認するために、スイッチ・ファブリック３０２の内部メモリを繰り返しチェックすることを含むことができる。また、これは、コントローラ３１２がスイッチ１０２ａにおいて発生する電圧レベルをチェックし続けることも含むことができる。スイッチ１０２ａは、ステップ５１４において、何らかの問題が検出されたか否か判定を行う。問題が検出されない場合、スイッチ１０２ａはステップ５１２に戻り、実行時間診断テストを実行し続ける。
ステップ５０８又はステップ５１４において問題が検出された場合、スイッチ１０２ａは、ステップ５１６において、１つ以上の補正措置を講ずる。これは、例えば、コントローラ３１２が、スイッチ・ファブリック３０２によるフレームの転送をディスエーブルする（転送が既にイネーブルされている場合）ことを含む。また、これは、コントローラ３１２がポート２０２ａ〜２０２ｉ又はその他のインターフェース（ＳＭＦＩＯ／ＭＭＦＩＯコネクタ２０４等）あるいはスイッチ１０２ａ全体の電力を遮断することを含む。このようにして、スイッチ１０２ａによる情報の誤った転送、正しくない転送、又は過剰な転送は、ネットワーク１００において低減又は防止することができる。
図５は、ネットワーク・エラー防止方法５００の一例を示すが、種々の変更を図５に対して行うこともできる。例えば、スイッチ１０２ａは、図５に示すテストの部分集合、又は追加のテストに対応することもできる。特定的な一例として、スイッチ１０２ａは、電力投入後の初期テストにおいて問題が示された場合にのみ、補正措置を講ずることもできる。また、ステップ５０６におけるコンフィギュレーション設定を、ステップ５０４における初期診断テストと組み合わせることもできる。
本明細書全体において用いられているある種の単語及び句の定義を明記しておくと有益であると考えられる。「含む」及び「備えている」という用語、ならびにその派生語は、限定のない包含を意味する。「又は」という用語は、内包的であり、及び／又はを意味する。「関連する」及び「それに関連する」という句、ならびにその派生語は、相互接続、収容、内蔵、接続、結合、通信可能、共動、交互配置、並置、近接、合体、所有、特性の所有等を意味する。「コントローラ」という用語は、少なくとも１つの動作を制御するあらゆるデバイス、システム、又はその一部を意味する。コントローラは、ハードウェア、ファームウェア、ソフトウェア、又はこれらの内少なくとも２つのなんらかの組み合わせで実現することができる。いずれの特定のコントローラに付随する機能性も、局在的であれ遠隔的であれ、集中又は分散させることができる。
以上、本開示ではある種の実施形態、ならびに総合的に関連のある方法について記載したが、これらの実施形態及び方法に対する変形や置換(permutation)は当業者には明白であろう。したがって、実施形態例についてのこれまでの説明は、本開示を定義又は限定するのではない。特許請求の範囲に定義する本発明の主旨及び範囲から逸脱することなく、その他の変更、交換、及び変形も可能である。
本発明の一実施形態による通信ネットワークの一例を示す図である。 本発明の一実施形態による通信ネットワークにおけるスイッチの一例を示す図である。 本発明の一実施形態による通信ネットワークにおけるスイッチの一例を更に詳細に示す図である。 本発明の一実施形態による通信ネットワークにおけるスイッチの電力管理システムの一例を示す図である。 本発明の一実施形態によるネットワーク・エラー防止方法を示す図である。

Claims (20)

  1. 方法であって、
    ネットワークにおいて情報のフレームを送信し、かつ該フレームの送信をイネーブル及びディスエーブルすることができるネットワーク構成機器において１つ以上のテストを実行するステップと、
    前記１つ以上のテストの少なくとも１つの不合格を検出するステップと、
    前記１つ以上のテストの少なくとも１つの不合格の検出に応答して、前記ネットワーク構成機器による前記フレームの転送をイネーブルしないこと及び前記ネットワーク構成機器による前記フレームの転送をディスエーブルすることの少なくとも一方を実行するステップと、
    を備えていることを特徴とする方法。
  2. 請求項１記載の方法において、
    前記１つ以上のテストは、前記ネットワーク構成機器の電力投入に応答して実行され、
    初期状態において、前記ネットワーク構成機器は、前記フレームの送信をディスエーブルされており、
    前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記ネットワーク構成機器によるフレームの送信をイネーブルしない
    ことを特徴とする方法。
  3. 請求項１記載の方法において、
    前記１つ以上のテストは、前記ネットワーク構成機器が前記フレームを送信し始めた後に実行され、
    前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記ネットワーク構成機器による前記フレームの送信をディスエーブルする
    ことを特徴とする方法。
  4. 請求項１記載の方法において、前記１つ以上のテストは、前記ネットワークにおいて電圧不足状態となっているか否か判定すること、前記ネットワーク構成機器におけるメモリの有効性を判断すること、前記ネットワーク構成機器におけるバスが適正に動作しているか否か判定を行うこと、前記ネットワーク構成機器におけるポートが適正に動作しているか否か判定を行うこと、及び、前記ネットワーク構成機器におけるロジック要素が適正にプログラムされているか否か判定を行うことの内の少なくとも１つを含むことを特徴とする方法。
  5. 請求項１記載の方法において、前記１つ以上のテストは、前記ネットワーク構成機器における切換要素の構成を適正に設定することができるか否か判定を行うこと、前記切換要素の構成を特定する情報を検索することができるか否か判定を行うこと、及び前記切換要素の実際の構成が、予期した構成から逸脱しているか否か判定を行うことの内の少なくとも１つを含むことを特徴とする方法。
  6. 請求項１記載の方法において、前記１つ以上のテストは、１つ以上のコンフィギュレーション・ルールが違反されていないか否か判定を行うことを含み、前記コンフィギュレーション・ルールは、前記ネットワーク構成機器と前記ネットワークにおける１つ以上のリンク相手との間における１つ以上の許容可能な接続を定義することを特徴とする方法。
  7. 請求項１記載の方法において、該方法は更に、
    前記１つ以上のテストにおける少なくとも１つの不合格検出に応答して、前記ネットワークにおいて１つ以上のリンク・パートナに結合されている１つ以上のポートの電力を遮断するステップ、前記ネットワーク構成機器の電源を遮断するステップ、及び、前記ネットワーク構成機器における複数の冗長切換エレメントの１つの電力を遮断するステップの内の少なくとも１つを備えていることを特徴とする方法。
  8. 請求項１記載の方法において、前記ネットワーク構成機器は、交換機及びルータの内の一方であることを特徴とする方法。
  9. 装置であって、
    ネットワークにおける複数のリンク相手に結合することができる複数のインターフェースと、
    前記複数のインターフェースを通じて、情報のフレームを受信及び送信することができる切換エレメントと、
    コントローラであって、
    前記切換要素による前記フレームの送信をイネーブル及びディスエーブルし、
    前記装置の１つ以上のテストを実施し、
    前記１つ以上のテストの少なくとも１つの不合格を検出し、及び
    前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記切換エレメントによる前記フレームの送信をイネーブルしないこと及び前記切換エレメントによる前記フレームの送信をディスエーブルすることの内の少なくとも一方を実行することが可能である
    コントローラと
    を備えていることを特徴とする装置。
  10. 請求項９記載の装置において、
    前記１つ以上のテストは、前記装置の電力投入に応答して実行され、
    初期状態において、前記切換要素は、前記フレームの送信をディスエーブルされており、
    前記コントローラは、前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記切換要素によるフレームの送信をイネーブルしない
    よう構成されていることを特徴とする装置。
  11. 請求項９記載の装置において、
    前記１つ以上のテストは、前記切換要素が前記フレームを送信し始めた後に実行され、
    前記コントローラは、前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記切換要素による前記フレームの送信をディスエーブルする
    ことを特徴とする装置。
  12. 請求項９記載の装置において、前記１つ以上のテストは、前記装置において電圧不足状態となっているか否か判定すること、前記コントローラにおけるメモリの有効性を判断すること、前記装置におけるバスが適正に動作しているか否か判定を行うこと、前記装置におけるポートが適正に動作しているか否か判定を行うこと、及び前記装置におけるロジック要素が適正にプログラムされているか否か判定を行うことの内の少なくとも１つを含むことを特徴とする装置。
  13. 請求項９記載の装置において、前記１つ以上のテストは、前記切換要素の構成を適正に設定することができるか否か判定を行うこと、前記切換要素の構成を特定する情報を検索することができるか否か判定を行うこと、及び前記切換要素の実際の構成が、予期した構成から逸脱しているか否か判定を行うことの内の少なくとも１つを含むことを特徴とする装置。
  14. 請求項９記載の装置において、前記１つ以上のテストは、１つ以上のコンフィギュレーション・ルールが違反されていないか否か判定を行うことを含み、前記コンフィギュレーション・ルールは、前記装置と前記１つ以上のリンク・パートナとの間における１つ以上の許容可能な接続を定義していることを特徴とする装置。
  15. 請求項９記載の装置において、前記コントローラは更に、
    前記１つ以上のテストの１つ以上の不合格検出に応答して、前記ネットワークにおいて１つ以上のリンク相手に結合されている１つ以上のポートの電力を遮断すること、前記装置の電力を遮断すること、及び、前記ネットワーク構成機器における複数の冗長切換要素の１つの電力を遮断することの内の少なくとも１つが可能に構成されていることを特徴とする装置。
  16. 請求項９記載の装置において、前記複数のインターフェースは、銅線ケーブルに結合することができるポート、及び光ファイバ・ケーブルに結合することができるトランシーバ・モジュールを受容することができるコネクタの内少なくとも一方を備えていることを特徴とする装置。
  17. 請求項９記載の装置において、
    前記切換要素は、前記インターフェースの少なくとも１つに直接結合されており、
    前記切換要素は、物理層・トランシーバを通じて、前記インターフェースの少なくとも別の１つに間接的に結合されている
    ことを特徴とする装置。
  18. コンピュータ読み取り可能媒体上に具体化され、プロセッサによって実行するように動作可能なコンピュータ・プログラムであって、
    ネットワークにおいて情報のフレームを送信することができ、かつ前記フレームの送信をイネーブル及びディスエーブルすることができるネットワーク構成機器において、１つ以上のテストを実行し、
    前記１つ以上のテストの少なくとも１つの不合格を検出し、
    前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記ネットワーク構成機器による前記フレームの転送をイネーブルしないこと、及び前記ネットワーク構成機器による前記フレームの転送をディスエーブルすることの内の少なくとも一方を実行する
    ことを実行するためのコンピュータ読み取り可能プログラム・コードを備えていることを特徴とするコンピュータ・プログラム。
  19. 請求項１８記載のコンピュータ・プログラムにおいて、
    前記１つ以上のテストは、前記ネットワーク構成機器の電力投入に応答して実行され、
    初期状態において、前記ネットワーク構成機器は、前記フレームの送信をディスエーブルされており、
    前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記ネットワーク構成機器によるフレームの送信をイネーブルしない
    よう構成されていることを特徴とするコンピュータ・プログラム。
  20. 請求項１８記載のコンピュータ・プログラムにおいて、
    前記１つ以上のテストは、前記ネットワーク構成機器が前記フレームを送信し始めた後に実行され、
    前記１つ以上のテストの少なくとも１つの不合格検出に応答して、前記ネットワーク構成機器による前記フレームの送信をディスエーブルする
    よう構成されていることを特徴とするコンピュータ・プログラム。
JP2008519649A 2005-06-29 2006-06-29 ネットワーク・エラー防止装置及び方法 Withdrawn JP2009500921A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/170,209 US8542574B2 (en) 2005-06-29 2005-06-29 Apparatus and method for network error prevention
PCT/US2006/025764 WO2007002918A1 (en) 2005-06-29 2006-06-29 Apparatus and method for network error prevention

Publications (1)

Publication Number Publication Date
JP2009500921A true JP2009500921A (ja) 2009-01-08

Family

ID=36997556

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008519649A Withdrawn JP2009500921A (ja) 2005-06-29 2006-06-29 ネットワーク・エラー防止装置及び方法

Country Status (5)

Country Link
US (1) US8542574B2 (ja)
EP (1) EP1897262B1 (ja)
JP (1) JP2009500921A (ja)
CN (1) CN101253723B (ja)
WO (1) WO2007002918A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012953A (ja) * 2017-06-30 2019-01-24 株式会社東芝 制御装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100438453C (zh) * 2005-11-08 2008-11-26 鸿富锦精密工业（深圳）有限公司 网卡测试系统及方法
EP2671365A1 (en) * 2011-01-31 2013-12-11 Hewlett-Packard Development Company, L.P. Cable harness switches
US20130103776A1 (en) * 2011-10-24 2013-04-25 General Electric Company Network systems and methods
CA3080526C (en) * 2012-08-31 2022-09-20 Bce Inc. Ip mpls pop virtualization and fault tolerant virtual router
CN105981079A (zh) * 2013-07-15 2016-09-28 赛博赛尔有限公司 网络保护
US10095650B2 (en) * 2016-04-04 2018-10-09 A-Dec, Inc. High speed controller area network (CAN) in dental equipment
US10972338B2 (en) * 2018-11-28 2021-04-06 Ciena Corporation Pre-populating media access control (MAC) address tables in networks where flooding of MAC addresses is blocked

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070704A (en) * 1976-05-17 1978-01-24 Honeywell Information Systems Inc. Automatic reconfiguration apparatus for input/output processor
JPS5764397A (en) * 1980-10-03 1982-04-19 Olympus Optical Co Ltd Memory device
US4500951A (en) * 1981-01-07 1985-02-19 Hitachi, Ltd. Plant control system
US4695946A (en) * 1984-10-25 1987-09-22 Unisys Corporation Maintenance subsystem for computer network including power control and remote diagnostic center
US5682256A (en) * 1988-11-11 1997-10-28 British Telecommunications Public Limited Company Communications system
US5265124A (en) * 1990-02-15 1993-11-23 Advanced Micro Devices, Inc. Integrated multi-port repeater having shared resources
US5357519A (en) * 1991-10-03 1994-10-18 Apple Computer, Inc. Diagnostic system
US5544154A (en) * 1995-03-09 1996-08-06 Telefonaktiebolaget Lm Ericsson Method for determining the load induced by a routing verification test on a network
US6067286A (en) * 1995-04-11 2000-05-23 General Datacomm, Inc. Data network switch with fault tolerance
US5661729A (en) * 1995-04-28 1997-08-26 Song Corporation Semiconductor memory having built-in self-test circuit
US5689726A (en) * 1995-05-03 1997-11-18 United Microelectronics Corporation Computer system interface adapter capable of automatic self-configuration and self-diagnosis before operating system initiation
US6067407A (en) * 1995-06-30 2000-05-23 Canon Information Systems, Inc. Remote diagnosis of network device over a local area network
US5822540A (en) * 1995-07-19 1998-10-13 Fujitsu Network Communications, Inc. Method and apparatus for discarding frames in a communications device
US5838924A (en) * 1996-08-06 1998-11-17 Lucent Technologies Inc Asynchronous transfer mode (ATM) connection protection switching apparatus and method
US5894423A (en) * 1996-12-26 1999-04-13 Motorola Inc. Data processing system having an auto-ranging low voltage detection circuit
US6134668A (en) * 1997-05-13 2000-10-17 Micron Electronics, Inc. Method of selective independent powering of portion of computer system through remote interface from remote interface power supply
US6205564B1 (en) * 1997-06-02 2001-03-20 Lucent Technologies Inc. Optimized built-in self-test method and apparatus for random access memories
US5970064A (en) * 1997-06-12 1999-10-19 Northern Telecom Limited Real time control architecture for admission control in communications network
JP3524337B2 (ja) * 1997-07-25 2004-05-10 キヤノン株式会社 バス管理装置及びそれを有する複合機器の制御装置
US6065053A (en) * 1997-10-01 2000-05-16 Micron Electronics, Inc. System for resetting a server
US6009541A (en) * 1997-10-01 1999-12-28 Micron Electronics, Inc. Apparatus for performing an extensive diagnostic test in conjunction with a bios test routine
US6516442B1 (en) * 1997-12-07 2003-02-04 Conexant Systems, Inc. Channel interface and protocols for cache coherency in a scalable symmetric multiprocessor system
FI106422B (fi) * 1998-03-06 2001-01-31 Nokia Networks Oy Varmennettu kytkentäjärjestely
US6535489B1 (en) * 1999-05-21 2003-03-18 Advanced Micro Devices, Inc. Method and apparatus in a network switch for handling link failure and link recovery in a trunked data path
US6550017B1 (en) * 1999-06-29 2003-04-15 Sun Microsystems, Inc. System and method of monitoring a distributed fault tolerant computer system
US6874147B1 (en) * 1999-11-18 2005-03-29 Intel Corporation Apparatus and method for networking driver protocol enhancement
US6587960B1 (en) * 2000-01-11 2003-07-01 Agilent Technologies, Inc. System model determination for failure detection and isolation, in particular in computer systems
EP1262042B1 (en) * 2000-03-03 2009-01-14 Luminous Networks, Inc. Routing switch for dynamically rerouting traffic due to detection of faulty link
US7111201B2 (en) * 2000-05-19 2006-09-19 Self Repairing Computers, Inc. Self repairing computer detecting need for repair and having switched protected storage
US6543941B1 (en) * 2000-10-18 2003-04-08 Fitel Usa Corp. Jack receptacle having optical and electrical ports
GB0031531D0 (en) * 2000-12-22 2001-02-07 British Telecomm Fault management system for a communications network
US6904544B2 (en) * 2001-01-30 2005-06-07 Sun Microsystems, Inc. Method, system, program, and data structures for testing a network system including input/output devices
KR20020069562A (ko) * 2001-02-26 2002-09-05 주식회사 씨엘씨소프트 한 쌍의 신호선을 통한 고속 데이터 통신이 가능한 이더넷시스템
US7043569B1 (en) * 2001-09-07 2006-05-09 Chou Norman C Method and system for configuring an interconnect device
US7146448B2 (en) * 2001-09-28 2006-12-05 Dot Hill Systems Corporation Apparatus and method for adopting an orphan I/O port in a redundant storage controller
US6836353B1 (en) * 2001-11-20 2004-12-28 Nayna Networks, Inc. Redundant switch fabric methods and system for switching of telecommunication signals
US7159080B1 (en) * 2001-12-20 2007-01-02 Network Appliance, Inc. System and method for storing storage operating system data in switch ports
US20040221198A1 (en) * 2003-04-17 2004-11-04 Vecoven Frederic Louis Ghislain Gabriel Automatic error diagnosis
GB0320388D0 (en) * 2003-08-30 2003-10-01 Ibm Method and apparatus for improved error avoidance in a redundant data path system
US7391771B2 (en) * 2004-01-23 2008-06-24 Metro Packet Systems Inc. Method of sending information through a tree and ring topology of a network system
CN100518097C (zh) * 2004-04-12 2009-07-22 北京北方烽火科技有限公司 Ggsn设备的简单测试方法
US7251804B1 (en) * 2004-10-01 2007-07-31 Xilinx, Inc. Structures and methods of overcoming localized defects in programmable integrated circuits by routing during the programming thereof
US7593344B2 (en) * 2004-10-14 2009-09-22 Temic Automotive Of North America, Inc. System and method for reprogramming nodes in an automotive switch fabric network
US20060083172A1 (en) * 2004-10-14 2006-04-20 Jordan Patrick D System and method for evaluating the performance of an automotive switch fabric network

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019012953A (ja) * 2017-06-30 2019-01-24 株式会社東芝 制御装置
JP7051316B2 (ja) 2017-06-30 2022-04-11 株式会社東芝 制御装置

Also Published As

Publication number Publication date
US20070002756A1 (en) 2007-01-04
EP1897262A1 (en) 2008-03-12
CN101253723B (zh) 2012-09-05
CN101253723A (zh) 2008-08-27
WO2007002918A1 (en) 2007-01-04
US8542574B2 (en) 2013-09-24
EP1897262B1 (en) 2013-12-11

Similar Documents

Publication Publication Date Title
EP1897262B1 (en) Apparatus and method for network error prevention
US8074105B2 (en) High data availability SAS-based RAID system
US10630494B2 (en) PoE powered device with link layer startup processor
US8953438B2 (en) Multiple source virtual link reversion in safety critical switched networks
US8213297B2 (en) Duplicate internet protocol address resolution in a fragmented switch stack environment
JP4421649B2 (ja) 集積化後置増幅器、レーザ・ドライバおよびコントローラ
US20050149644A1 (en) Method to validate system configuration
US8074009B2 (en) Sharing of host bus adapter context
US10733135B2 (en) Universal serial bus network switch
US10996950B2 (en) Apparatuses and methods involving selective disablement of side effects caused by accessing register sets
JPH1093635A (ja) ネットワークのトポロジを識別するためのシステムおよび方法
CN105791126B (zh) 一种三态内容可寻址存储器tcam查表方法及装置
CN107135150B (zh) 一种基于SpaceWire接口交叉备份的冗余容错系统
JPH04242463A (ja) 状態変化通知装置及び方法
US6675242B2 (en) Communication bus controller including designation of primary and secondary status according to slot position
US11010323B2 (en) Apparatuses and methods involving disabling address pointers
US11372796B2 (en) Bus subscriber and method for operating a bus subscriber
US20200409976A1 (en) Apparatuses and methods involving synchronization using data in the data/address field of a communications protocol
US11940942B2 (en) Peripheral component interconnect express interface device and operating method thereof
US8806064B2 (en) Virtual interface to the PoE device through an expanded registered map in a networking device such as a PHY
CN110213402B (zh) 电子数据分配控制设备和用于运行这种控制设备的方法
US20220050139A1 (en) System, apparatus and method for communicating debug messages on a sideband of a serial link according to a debug type messaging protocol
Szydlowski et al. Generic Fmea for Stand-Alone Can Devices
KR100521136B1 (ko) 릴레이 포트를 이용한 이더넷 스위치의 이중화 경로 제공장치 및 방법
TW202101238A (zh) 伺服器裝置及其基板管理控制器與可程式邏輯單元之間的通訊協定方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090901