JP2009303441A - Inverter circuit and method for detecting abnormality of smoothing capacitor thereof - Google Patents

Inverter circuit and method for detecting abnormality of smoothing capacitor thereof Download PDF

Info

Publication number
JP2009303441A
JP2009303441A JP2008157641A JP2008157641A JP2009303441A JP 2009303441 A JP2009303441 A JP 2009303441A JP 2008157641 A JP2008157641 A JP 2008157641A JP 2008157641 A JP2008157641 A JP 2008157641A JP 2009303441 A JP2009303441 A JP 2009303441A
Authority
JP
Japan
Prior art keywords
abnormality
smoothing capacitor
inverter circuit
switching
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008157641A
Other languages
Japanese (ja)
Other versions
JP5636625B2 (en
Inventor
Takahiko Murayama
隆彦 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IHI Corp
Original Assignee
IHI Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IHI Corp filed Critical IHI Corp
Priority to JP2008157641A priority Critical patent/JP5636625B2/en
Publication of JP2009303441A publication Critical patent/JP2009303441A/en
Application granted granted Critical
Publication of JP5636625B2 publication Critical patent/JP5636625B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To detect abnormality of a smoothing capacitor of an inverter circuit, and also to achieve improvement of inverter circuit reliability and prompt response by abnormality detection. <P>SOLUTION: In the inverter circuit, an abnormality detection means is provided which informs the abnormality of the smoothing capacitor 2 to the outside by detecting at least one of an input current, a surge voltage of switching transistors 3A to 3F and an output current. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、インバータ回路及びその平滑コンデンサの異常検知方法に関する。   The present invention relates to an inverter circuit and an abnormality detection method for a smoothing capacitor thereof.

下記特許文献１には、電力変換回路として周知のインバータ回路が開示されている。このインバータ回路は、外部の直流電源から供給された直流電力を交互にＯＮ/ＯＦＦするスイッチング素子でスイッチングすることにより所定周波数の交流電力に変換する電力変換器であり、入力端に上記直流電力を充放電する平滑コンデンサが設けられている。すなわち、インバータ回路は、直流電源から供給される直流電力及び当該直流電力を補うように平滑コンデンサから供給される放電電力をスイッチングすることにより交流電力を出力する。
特開２００６−０４２４５９号公報 Patent Document 1 below discloses an inverter circuit known as a power conversion circuit. This inverter circuit is a power converter that converts DC power supplied from an external DC power source into AC power of a predetermined frequency by switching with a switching element that alternately turns ON / OFF, and the DC power is input to an input terminal. A smoothing capacitor for charging and discharging is provided. That is, the inverter circuit outputs AC power by switching between DC power supplied from a DC power supply and discharge power supplied from the smoothing capacitor so as to supplement the DC power.
JP 2006-042459 A

ところで、上記従来のインバータ回路は、平滑コンデンサの放電による感電を防止することを目的とするものであり、平滑コンデンサの異常について何ら配慮されていない。
平滑コンデンサが異常を来たした場合、出力である交流電力が異常となり、負荷を適切に駆動することができなくなることが想定されるので、平滑コンデンサの異常を検知することはインバータ回路の信頼性向上や当該異常に対する速やかな対応の必要上、極めて重要な課題である。 By the way, the conventional inverter circuit is intended to prevent an electric shock due to the discharge of the smoothing capacitor, and does not consider any abnormality of the smoothing capacitor.
When the smoothing capacitor becomes abnormal, it is assumed that the output AC power becomes abnormal and the load cannot be driven properly. Therefore, detecting the abnormality of the smoothing capacitor is the reliability of the inverter circuit. This is an extremely important issue in order to improve and to promptly respond to the abnormality.

本発明は、上述した事情に鑑みてなされたものであり、インバータ回路の平滑コンデンサの異常検知、また当該異常検知によるインバータ回路の信頼性向上と速やかな対応の実現とを目的とするものである。   The present invention has been made in view of the above-described circumstances, and an object thereof is to detect an abnormality of a smoothing capacitor of an inverter circuit, and to improve the reliability of the inverter circuit and realize a prompt response by the abnormality detection. .

上記目的を達成するために、本発明では、インバータ回路に係る第１の解決手段として、平滑コンデンサの異常を検知して外部に報知する異常検知手段を備える、という手段を採用する。   In order to achieve the above object, the present invention employs means for providing abnormality detecting means for detecting abnormality of a smoothing capacitor and notifying the outside as first solving means relating to the inverter circuit.

インバータ回路に係る第２の解決手段として、上記第１の手段において、前記異常検知手段は、入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか１つあるいは複数を検出することにより平滑コンデンサの異常を検知する、という手段を採用する。   As a second solving means relating to the inverter circuit, in the first means, the abnormality detecting means detects a smoothing capacitor by detecting any one or more of an input current, a surge voltage of a switching element and an output current. Measures to detect abnormalities are adopted.

また、本発明では、インバータ回路の平滑コンデンサの異常検知方法に係る解決手段として、入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか１つあるいは複数を検出することにより平滑コンデンサの異常を検知する、という手段を採用する。   Further, in the present invention, as a means for solving the smoothing capacitor abnormality detection method for the inverter circuit, the smoothing capacitor abnormality is detected by detecting any one or more of the input current, the surge voltage of the switching element, or the output current. The means of detecting is adopted.

本発明によれば、例えば入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか１つあるいは複数を検出することにより平滑コンデンサの異常を検知するので、インバータ回路の信頼性を向上させると共に平滑コンデンサの異常に対して速やかに対応することが可能である。
例えば、平滑コンデンサの異常によって直流電源に与える高負荷の時間を短くできるので、直流電源を保護することができる。 According to the present invention, for example, the abnormality of the smoothing capacitor is detected by detecting any one or more of the input current, the surge voltage of the switching element, or the output current, thereby improving the reliability of the inverter circuit and smoothing. It is possible to promptly respond to capacitor abnormality.
For example, the high load time applied to the DC power supply due to the abnormality of the smoothing capacitor can be shortened, so that the DC power supply can be protected.

以下、図面を参照して、本発明の一実施形態について説明する。
図1は、本実施形態に係るインバータ回路Ａの構成を示す回路図である。この図に示すように、本インバータ回路Ａは、一対の入力端子１Ａ，１Ｂ，平滑コンデンサ２、６個のスイッチングトランジスタ３Ａ〜３Ｆ（スイッチング素子）、３つの出力端子４Ａ〜４Ｃ、２つの電流センサ５，６及び異常判定部７を備えている。これら各構成要素のうち、２つの電流センサ５，６及び異常判定部７は異常検知手段を構成している。なお、この図では、スイッチングトランジスタ３Ａ〜３Ｆの制御系については周知のものであり、省略している。 Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
FIG. 1 is a circuit diagram showing a configuration of an inverter circuit A according to the present embodiment. As shown in the figure, the inverter circuit A includes a pair of input terminals 1A and 1B, a smoothing capacitor 2, six switching transistors 3A to 3F (switching elements), three output terminals 4A to 4C, and two current sensors. 5 and 6 and an abnormality determination unit 7. Of these components, the two current sensors 5, 6 and the abnormality determination unit 7 constitute an abnormality detection means. In this figure, the control system of the switching transistors 3A to 3F is well known and is omitted.

入力端子１Ａ，１Ｂは、本インバータ回路Ａに直流電力を入力するための一対の接続端子であり、一方の入力端子１Ａは外部の直流電源Ｐの正極端に接続され、他方の入力端子１Ｂは上記直流電源Ｐの負極端に接続されている。平滑コンデンサ２は、一端が上記一方の入力端子１Ａに接続され、他端が他方の入力端子１Ｂに接続されている。   The input terminals 1A and 1B are a pair of connection terminals for inputting DC power to the inverter circuit A. One input terminal 1A is connected to the positive terminal of an external DC power supply P, and the other input terminal 1B is The DC power supply P is connected to the negative electrode end. The smoothing capacitor 2 has one end connected to the one input terminal 1A and the other end connected to the other input terminal 1B.

６個のスイッチングトランジスタ３Ａ〜３Ｆは、図示するように互いに並列接続されると共に直流電源Ｐに対して直列接続される第１〜第３のスイッチングアームを構成している。すなわち、６個のスイッチングトランジスタ３Ａ〜３Ｆのうち、スイッチングトランジスタ３Ａとスイッチングトランジスタ３Ｂとは第１のスッチングアームを、スイッチングトランジスタ３Ｃとスイッチングトランジスタ３Ｄとは第２のスッチングアームを、またスイッチングトランジスタ３Ｅとスイッチングトランジスタ３Ｆとは第３のスッチングアームをそれぞれ構成している。   The six switching transistors 3A to 3F constitute first to third switching arms that are connected in parallel to each other and connected in series to the DC power supply P as shown in the figure. That is, among the six switching transistors 3A to 3F, the switching transistor 3A and the switching transistor 3B are the first switching arm, the switching transistor 3C and the switching transistor 3D are the second switching arm, and the switching transistor. The 3E and the switching transistor 3F constitute a third switching arm.

第１のスッチングアームを構成するスイッチングトランジスタ３Ａ及びスイッチングトランジスタ３Ｂのうち、スイッチングトランジスタ３Ａは、コレクタ端子が上記一方の入力端子１Ａに、エミッタ端子がスイッチングトランジスタ３Ｂのコレクタ端子に、ベース端子が図示しない制御系の出力端にそれぞれ接続され、スイッチングトランジスタ３Ｂは、コレクタ端子が上述したようにスイッチングトランジスタ３Ａのエミッタ端子に、エミッタ端子が他方の入力端１Ｂに、ベース端子が図示しない制御系の出力端にそれぞれ接続されている。このような第１のスッチングアームにおいて、スイッチングトランジスタ３Ａのエミッタ端子とスイッチングトランジスタ３Ｂのコレクタ端子との接続点は、第１のスッチングアームの出力端である。   Of the switching transistor 3A and switching transistor 3B constituting the first switching arm, the switching transistor 3A has a collector terminal as the one input terminal 1A, an emitter terminal as the collector terminal of the switching transistor 3B, and a base terminal as shown. The switching transistor 3B is connected to the output terminal of the control system, the collector terminal is connected to the emitter terminal of the switching transistor 3A, the emitter terminal is connected to the other input terminal 1B, and the base terminal is not shown. Connected to each end. In such a first switching arm, the connection point between the emitter terminal of the switching transistor 3A and the collector terminal of the switching transistor 3B is the output terminal of the first switching arm.

第２のスッチングアームを構成するスイッチングトランジスタ３Ｃ及びスイッチングトランジスタ３Ｄのうち、スイッチングトランジスタ３Ｃは、コレクタ端子が上記一方の入力端子１Ａに、エミッタ端子がスイッチングトランジスタ３Ｄのコレクタ端子に、ベース端子が図示しない制御系の出力端にそれぞれ接続され、スイッチングトランジスタ３Ｄは、コレクタ端子が上述したようにスイッチングトランジスタ３Ｃのエミッタ端子に、エミッタ端子が他方の入力端１Ｂに、ベース端子が図示しない制御系の出力端にそれぞれ接続されている。このような第２のスッチングアームにおいて、スイッチングトランジスタ３Ｃのエミッタ端子とスイッチングトランジスタ３Ｄのコレクタ端子との接続点は、第２のスッチングアームの出力端である。   Of the switching transistor 3C and the switching transistor 3D constituting the second switching arm, the switching transistor 3C has a collector terminal as the one input terminal 1A, an emitter terminal as the collector terminal of the switching transistor 3D, and a base terminal as shown. As described above, the switching transistor 3D has a collector terminal connected to the emitter terminal of the switching transistor 3C, an emitter terminal connected to the other input terminal 1B, and a base terminal output of the control system not shown. Connected to each end. In such a second switching arm, the connection point between the emitter terminal of the switching transistor 3C and the collector terminal of the switching transistor 3D is the output terminal of the second switching arm.

第３のスッチングアームを構成するスイッチングトランジスタ３Ｅ及びスイッチングトランジスタ３Ｆのうち、スイッチングトランジスタ３Ｅは、コレクタ端子が上記一方の入力端子１Ａに、エミッタ端子がスイッチングトランジスタ３Ｆのコレクタ端子に、ベース端子が図示しない制御系の出力端にそれぞれ接続され、スイッチングトランジスタ３Ｆは、コレクタ端子が上述したようにスイッチングトランジスタ３Ｅのエミッタ端子に、エミッタ端子が他方の入力端１Ｂに、ベース端子が図示しない制御系の出力端にそれぞれ接続されている。このような第３のスッチングアームにおいて、スイッチングトランジスタ３Ｅのエミッタ端子とスイッチングトランジスタ３Ｆのコレクタ端子との接続点は、第３のスッチングアームの出力端である。   Of the switching transistor 3E and the switching transistor 3F constituting the third switching arm, the switching transistor 3E has a collector terminal as the one input terminal 1A, an emitter terminal as the collector terminal of the switching transistor 3F, and a base terminal as shown. The switching transistor 3F is connected to the output terminal of the control system, the collector terminal is connected to the emitter terminal of the switching transistor 3E, the emitter terminal is connected to the other input terminal 1B, and the base terminal is not shown. Connected to each end. In such a third switching arm, the connection point between the emitter terminal of the switching transistor 3E and the collector terminal of the switching transistor 3F is the output terminal of the third switching arm.

各スイッチングトランジスタ３Ａ〜３Ｆのベース端子には、図示しない制御系の出力端から制御信号としてのＰＷＭ信号が入力される。第１〜第３のスイッチングアームは、各スイッチングトランジスタ３Ａ〜３Ｆが上記ＰＷＭ信号に基づいてＯＮ/ＯＦＦすることにより、各出力端に互いに位相差が１２０°となる三相交流電力を出力する。   A PWM signal as a control signal is input to the base terminals of the switching transistors 3A to 3F from an output terminal of a control system (not shown). The first to third switching arms output three-phase AC power having a phase difference of 120 ° to each output terminal when the switching transistors 3A to 3F are turned on / off based on the PWM signal.

また、図示するように、上記第１のスッチングアームを構成しているスイッチングトランジスタ３Ａとスイッチングトランジスタ３Ｂとの接続点、つまりスイッチングトランジスタ３Ａのエミッタ端子（スイッチングトランジスタ３Ｂのコレクタ端子）は異常判定部７にも接続されている。すなわち、スイッチングトランジスタ３Ａのエミッタ端子電圧は、スイッチングトランジスタ３Ａのサージ電圧を示す検出信号Ｓａとして異常判定部７に供給される。   Further, as shown in the figure, the connection point between the switching transistor 3A and the switching transistor 3B constituting the first switching arm, that is, the emitter terminal of the switching transistor 3A (the collector terminal of the switching transistor 3B) is an abnormality determination unit. 7 is also connected. That is, the emitter terminal voltage of the switching transistor 3A is supplied to the abnormality determination unit 7 as the detection signal Sa indicating the surge voltage of the switching transistor 3A.

３つの出力端子４Ａ〜４Ｃは、上記三相交流電力を外部に出力するための接続端子である。各出力端子４Ａ〜４Ｃのうち、第１の出力端子４Ａは上記第１のスッチングアームの出力端に、第２の出力端子４Ｂは上記第２のスッチングアームの出力端に、また第３の出力端子４Ｃは上記第３のスッチングアームの出力端にそれぞれ接続されている。このような各出力端子４Ａ〜４ＣはモータＬにそれぞれ接続されおり、当該モータＬに上記三相交流電力を供給する。モータＬは、本インバータ回路Ａによって回転駆動される負荷である。   The three output terminals 4A to 4C are connection terminals for outputting the three-phase AC power to the outside. Among the output terminals 4A to 4C, the first output terminal 4A is at the output end of the first switching arm, the second output terminal 4B is at the output end of the second switching arm, and the third The output terminals 4C are respectively connected to the output ends of the third switching arm. Each of the output terminals 4A to 4C is connected to the motor L and supplies the motor L with the three-phase AC power. The motor L is a load that is rotationally driven by the inverter circuit A.

一方の電流センサ５は、直流電源Ｐから本インバータ回路Ａに入力される入力電流を検出するセンサであり、図示するように一方の入力端子１Ａと平滑コンデンサ２の一端との間に設けられている。この電流センサ５は、上記入力電流を示す検出信号Ｓｂを異常判定部７に出力する。他方の電流センサ６は、本インバータ回路ＡからモータＬに供給される出力電流を検出するセンサであり、図示するように第１のスイッチングアームの出力端と第１の出力端子４Ａとの間に設けられている。この電流センサ６は、上記出力電流を示す検出信号Ｓｃを異常判定部７に出力する。   One current sensor 5 is a sensor that detects an input current input to the inverter circuit A from the DC power source P, and is provided between one input terminal 1A and one end of the smoothing capacitor 2 as shown in the figure. Yes. The current sensor 5 outputs a detection signal Sb indicating the input current to the abnormality determination unit 7. The other current sensor 6 is a sensor that detects an output current supplied from the inverter circuit A to the motor L, and is between the output terminal of the first switching arm and the first output terminal 4A as shown in the figure. Is provided. The current sensor 6 outputs a detection signal Sc indicating the output current to the abnormality determination unit 7.

異常判定部７は、上記検出信号Ｓａ〜Ｓｃに基づいて平滑コンデンサ２の開放異常を検知するものであり、マイクロプロセッサ、判定処理プログラムが記憶されたＲＯＭ（Read Only Memory）及びＲＡＭ（Random Access Memory）等から構成されている。この異常判定部７は、平滑コンデンサ２の開放異常を検知すると、当該異常の発生を示す警報を外部に出力する。   The abnormality determination unit 7 detects an abnormal opening of the smoothing capacitor 2 based on the detection signals Sa to Sc, and includes a microprocessor (ROM), a ROM (Read Only Memory) in which a determination processing program is stored, and a RAM (Random Access Memory). ) Etc. When the abnormality determination unit 7 detects an opening abnormality of the smoothing capacitor 2, the abnormality determination unit 7 outputs an alarm indicating the occurrence of the abnormality to the outside.

なお、上記マイクロプロセッサ、ＲＯＭ及びＲＡＭ等は、上記制御系を構成するものであり、上記判定処理プログラムは、制御系において各スイッチングトランジスタ３Ａ〜３Ｆを制御するための制御プログラムの一要素（例えばサブルーチン）としてＲＯＭに記憶されている。   The microprocessor, ROM, RAM, and the like constitute the control system, and the determination processing program is an element of a control program (for example, a subroutine) for controlling the switching transistors 3A to 3F in the control system. ) Is stored in the ROM.

次に、このように構成された本インバータ回路Ａの要部動作について図２及び図３をも参照して詳しく説明する。   Next, the operation of the main part of the inverter circuit A configured as described above will be described in detail with reference to FIGS.

図２は、上記判定処理プログラムに基づく異常判定部７の異常判定動作を示すフローチャートである。異常判定部７は、判定処理プログラムに基づいて以下の処理を所定のタイムインターバルで繰り返すことにより、起動中において平滑コンデンサ２に開放異常が発生したか否かを定期的に判定する。   FIG. 2 is a flowchart showing an abnormality determination operation of the abnormality determination unit 7 based on the determination processing program. The abnormality determination unit 7 periodically determines whether or not an open abnormality has occurred in the smoothing capacitor 2 during startup by repeating the following processing at predetermined time intervals based on the determination processing program.

すなわち、異常判定部７は、起動すると、検出信号Ｓａが示すサージ電圧が所定のしきい値を越えたか否かを判断する（ステップＳ1）。このサージ電圧に対するしきい値としては、図３（ａ）に示すように、スイッチングトランジスタ３Ａのエミッタ電圧（スイッチングトランジスタ３Ｂのコレクタ電圧）がＨ（ハイ）からＬ（ロー）に立ち下がったときのサージ電圧ＶLを評価するための下限しきい値ＲLと、コレクタ電圧がＬ（ロー）からＨ（ハイ）に立ち上がったときのサージ電圧ＶHを判定すえるための上限しきい値ＲHとが設定される。異常判定部７は、サージ電圧ＶLが下限しきい値ＲLを下回ると、あるいはサージ電圧ＶHが上限しきい値ＲHを上回ると、ステップＳ1の判断を「Ｙｅｓ」、つまり平滑コンデンサ２に開放異常が発生したとして、外部に警報を出力する（ステップＳ4）。   That is, when activated, the abnormality determination unit 7 determines whether or not the surge voltage indicated by the detection signal Sa has exceeded a predetermined threshold value (step S1). As a threshold for this surge voltage, as shown in FIG. 3A, when the emitter voltage of the switching transistor 3A (the collector voltage of the switching transistor 3B) falls from H (high) to L (low). A lower limit threshold value RL for evaluating the surge voltage VL and an upper limit threshold value RH for determining the surge voltage VH when the collector voltage rises from L (low) to H (high) are set. . When the surge voltage VL falls below the lower threshold RL or the surge voltage VH exceeds the upper threshold RH, the abnormality determination unit 7 determines “Yes” in step S1, that is, the smoothing capacitor 2 has an open abnormality. If it has occurred, an alarm is output to the outside (step S4).

一方、異常判定部７は、ステップＳ1の判断が「Ｎｏ」の場合は、図３（ｂ）に示すように、検出信号Ｓｂが示す入力電流のリップルＲinが所定のしきい値を越えたか否かを判断する（ステップＳ2）。この入力電流のリップルＲinは、スイッチングトランジスタ３Ａ，３Ｂのスイッチング動作に起因するものであり、スイッチング周波数と同等の周波数を基本周波数とする電流変動成分である。異常判定部７は、検出信号Ｓｂから上記リップルＲinを取り出して所定のしきい値と比較し、リップルＲinがしきい値を越える場合はステップＳ2の判断を「Ｙｅｓ」、つまり平滑コンデンサ２に開放異常が発生したとして、外部に警報を出力する（ステップＳ4）。   On the other hand, if the determination in step S1 is “No”, the abnormality determination unit 7 determines whether or not the ripple Rin of the input current indicated by the detection signal Sb has exceeded a predetermined threshold as shown in FIG. Is determined (step S2). The ripple Rin of the input current is caused by the switching operation of the switching transistors 3A and 3B, and is a current fluctuation component having a fundamental frequency that is equivalent to the switching frequency. The abnormality determination unit 7 extracts the ripple Rin from the detection signal Sb and compares it with a predetermined threshold value. If the ripple Rin exceeds the threshold value, the determination in step S2 is “Yes”, that is, the smoothing capacitor 2 is opened. If an abnormality has occurred, an alarm is output to the outside (step S4).

一方、異常判定部７は、ステップＳ2の判断が「Ｎｏ」の場合は、図３（ｃ）に示すように、検出信号Ｓｃが示す出力電流のリップルＲoutが所定のしきい値を越えたか否かを判断する（ステップＳ3）。この出力電流のリップルＲoutは、上述した入力電流のリップルＲinと同様にスイッチングトランジスタ３Ａ，３Ｂのスイッチング動作に起因するものであり、スイッチング周波数と同等の周波数を基本周波数とする電流変動成分である。異常判定部７は、検出信号Ｓｃから上記リップルＲoutを取り出して所定のしきい値と比較し、リップルＲoutがしきい値を越える場合はステップＳ3の判断を「Ｙｅｓ」、つまり平滑コンデンサ２に開放異常が発生したとして、外部に警報を出力する（ステップＳ4）。   On the other hand, if the determination in step S2 is “No”, the abnormality determination unit 7 determines whether the output current ripple Rout indicated by the detection signal Sc has exceeded a predetermined threshold, as shown in FIG. Is determined (step S3). The output current ripple Rout is caused by the switching operation of the switching transistors 3A and 3B in the same manner as the input current ripple Rin described above, and is a current fluctuation component having a frequency equivalent to the switching frequency as a fundamental frequency. The abnormality determination unit 7 extracts the ripple Rout from the detection signal Sc and compares it with a predetermined threshold value. If the ripple Rout exceeds the threshold value, the determination in step S3 is “Yes”, that is, the smoothing capacitor 2 is opened. If an abnormality has occurred, an alarm is output to the outside (step S4).

一方、異常判定部７は、ステップＳ3の判断が「Ｎｏ」の場合は、ステップS1の処理開始から所定時間Ｔsが経過したか否かを判断し（ステップS5）、この判断が「Ｙｅｓ」になると、ステップＳ1の処理を繰り返す。すなわち、異常判定部７は、所定時間Ｔsが経過する毎に、平滑コンデンサ２に開放異常が発生したか否かを判定し、開放異常が発生した場合には、この旨を示す警報を外部に出力する。   On the other hand, if the determination in step S3 is “No”, the abnormality determination unit 7 determines whether or not the predetermined time Ts has elapsed from the start of the process in step S1 (step S5), and the determination is “Yes”. Then, the process of step S1 is repeated. That is, the abnormality determination unit 7 determines whether or not an open abnormality has occurred in the smoothing capacitor 2 every time the predetermined time Ts elapses. If an open abnormality has occurred, an alarm indicating this is externally given. Output.

本実施形態によれば、サージ電圧ＶL，ＶH、入力電流のリップルＲinあるいは出力電流のリップルＲoutの何れかが所定のしきい値を超える程に大きい場合に、異常判定部７は、平滑コンデンサ２に開放異常が発生したと判定して外部に警報を出力する。したがって、本実施形態によれば、平滑コンデンサ２の開放異常の発生を外部に速やかに通知することができるので、平滑コンデンサ２の開放異常に対して速やかに対応することが可能である。例えば、平滑コンデンサ２の異常によって直流電源Ｐに与える高負荷の時間を短くできるので、直流電源を効果的に保護することができる。   According to the present embodiment, when any one of the surge voltages VL and VH, the input current ripple Rin, or the output current ripple Rout exceeds a predetermined threshold value, the abnormality determination unit 7 determines that the smoothing capacitor 2 It is determined that an open abnormality has occurred, and an alarm is output to the outside. Therefore, according to the present embodiment, since the occurrence of the opening abnormality of the smoothing capacitor 2 can be promptly notified to the outside, it is possible to quickly cope with the opening abnormality of the smoothing capacitor 2. For example, since the high load time applied to the DC power supply P due to the abnormality of the smoothing capacitor 2 can be shortened, the DC power supply can be effectively protected.

このような平滑コンデンサ２の開放異常の判定方法は、平滑コンデンサ２の両端が開放するような異常、例えば平滑コンデンサ２の両端の何れかあるいは両方が何らかの原因で乖離した場合や平滑コンデンサ２の内部で両端が開放するような故障が発生した場合、つまり平滑コンデンサ２が入力端子１Ａ，１Ｂ間に回路素子として存在しなくなるような異常が発生した場合に、サージ電圧ＶL，ＶH、入力電流のリップルＲin及び出力電流のリップルＲoutが極端に大きくなるという知見に基づくものである。   Such a determination method of the opening abnormality of the smoothing capacitor 2 is an abnormality in which both ends of the smoothing capacitor 2 are open, for example, when either or both ends of the smoothing capacitor 2 are separated for some reason or inside the smoothing capacitor 2 When a failure occurs such that both ends are opened, that is, when an abnormality occurs such that the smoothing capacitor 2 does not exist as a circuit element between the input terminals 1A and 1B, the surge voltages VL and VH and the ripple of the input current This is based on the knowledge that Rin and the ripple Rout of the output current become extremely large.

本インバータ回路Ａにおいて平滑コンデンサ２が存在しなくなると、出力電流のリップルＲoutが極端に大きくなると共に、これに伴って入力電流のリップルＲin及びサージ電圧ＶL，ＶHも正常時に対して極端に大きくなる。したがって、本実施形態のように、サージ電圧ＶL，ＶH、入力電流のリップルＲinあるいは出力電流のリップルＲoutをモニタすることにより、平滑コンデンサ２の開放異常を的確に判定することができる。   When the smoothing capacitor 2 does not exist in the inverter circuit A, the output current ripple Rout becomes extremely large, and accordingly, the input current ripple Rin and the surge voltages VL and VH also become extremely large with respect to the normal time. . Therefore, as in this embodiment, by monitoring the surge voltages VL and VH, the input current ripple Rin, or the output current ripple Rout, it is possible to accurately determine whether the smoothing capacitor 2 is open.

以上、本発明の実施形態について説明したが、本発明はこれに限定されるものではなく、例えば以下のような変形例が考えられる。
（１）上記実施形態では三相交流を出力するインバータ回路Ａについて説明したが、本発明は、インバータ回路Ａに限定されるものではない。本発明は、三相交流以外の交流電力を出力するインバータ回路にも適用可能である。 As mentioned above, although embodiment of this invention was described, this invention is not limited to this, For example, the following modifications can be considered.
(1) Although the inverter circuit A that outputs three-phase alternating current has been described in the above embodiment, the present invention is not limited to the inverter circuit A. The present invention is also applicable to an inverter circuit that outputs AC power other than three-phase AC.

（２）上記実施形態では、インバータ回路Ａの入力電流、インバータ回路Ａを構成するスイッチングトランジスタ３Ａ，３Ｂ（スイッチング素子）のサージ電圧ＶL，ＶH及びインバータ回路Ａの出力電流の３つの物理量を何れも検出して平滑コンデンサ２の開放異常を検知したが、これら３つの物理量のうち何れか１つあるいは２つを検出するようにしても良い。 (2) In the above embodiment, the three physical quantities of the input current of the inverter circuit A, the surge voltages VL and VH of the switching transistors 3A and 3B (switching elements) constituting the inverter circuit A, and the output current of the inverter circuit A are all. Although detection has detected an abnormal opening of the smoothing capacitor 2, any one or two of these three physical quantities may be detected.

（３）上記実施形態では、第１のスイッチングアームを構成するスイッチングトランジスタ３Ａ，３Ｂのサージ電圧ＶL，ＶHをモニタするようにしたが、第１のスイッチングアームに代えて、第２のスイッチングアームあるいは第３のスイッチングアームのサージ電圧をモニタするようにしても良い。または、第１〜第３のスイッチングアームのサージ電圧を全てモニタするようにしても良い。 (3) In the above embodiment, the surge voltages VL and VH of the switching transistors 3A and 3B constituting the first switching arm are monitored, but instead of the first switching arm, the second switching arm or The surge voltage of the third switching arm may be monitored. Alternatively, all the surge voltages of the first to third switching arms may be monitored.

（４）上記実施形態では、第１のスイッチングアームの出力電流をモニタするようにしたが、第１のスイッチングアームに代えて、第２のスイッチングアームあるいは第３のスイッチングアームの出力電流をモニタするようにしても良い。または、第１〜第３のスイッチングアームの出力電流を全てモニタするようにしても良い。 (4) In the above embodiment, the output current of the first switching arm is monitored, but the output current of the second switching arm or the third switching arm is monitored instead of the first switching arm. You may do it. Alternatively, all output currents of the first to third switching arms may be monitored.

本発明の一実施形態に係わるインバータ回路Ａの構成を示す回路図である。It is a circuit diagram which shows the structure of the inverter circuit A concerning one Embodiment of this invention. 本発明の一実施形態に係わるインバータ回路Ａの異常判定動作を示すフローチャートである。It is a flowchart which shows the abnormality determination operation | movement of the inverter circuit A concerning one Embodiment of this invention. 本発明の一実施形態に係わるインバータ回路Ａの各部波形を示す波形図である。It is a wave form diagram which shows each part waveform of the inverter circuit A concerning one Embodiment of this invention.

符号の説明Explanation of symbols

Ａ…インバータ回路、１Ａ，１Ｂ…入力端子、２…平滑コンデンサ、３Ａ〜３Ｆ…スイッチングトランジスタ、４Ａ〜４Ｃ…出力端子、５、６…電流センサ、７…異常判定部、Ｐ…直流電源、Ｌ…モータ（負荷）   A ... inverter circuit, 1A, 1B ... input terminal, 2 ... smoothing capacitor, 3A-3F ... switching transistor, 4A-4C ... output terminal, 5, 6 ... current sensor, 7 ... abnormality determination unit, P ... DC power supply, L ... Motor (load)

Claims (3)

平滑コンデンサの異常を検知して外部に報知する異常検知手段を備えることを特徴するインバータ回路。   An inverter circuit comprising abnormality detecting means for detecting an abnormality of a smoothing capacitor and notifying the outside. 前記異常検知手段は、入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか１つあるいは複数を検出することにより平滑コンデンサの異常を検知することを特徴する請求項１記載のインバータ回路。   2. The inverter circuit according to claim 1, wherein the abnormality detecting means detects an abnormality of the smoothing capacitor by detecting any one or more of an input current, a surge voltage of the switching element, and an output current. 入力電流、スイッチング素子のサージ電圧あるいは出力電流のうち何れか１つあるいは複数を検出することにより平滑コンデンサの異常を検知することを特徴するインバータ回路の平滑コンデンサの異常検知方法。

A method of detecting an abnormality of a smoothing capacitor of an inverter circuit, wherein an abnormality of the smoothing capacitor is detected by detecting any one or more of an input current, a surge voltage of a switching element, or an output current.

JP2008157641A 2008-06-17 2008-06-17 Inverter circuit and method for detecting abnormality of smoothing capacitor Active JP5636625B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008157641A JP5636625B2 (en) 2008-06-17 2008-06-17 Inverter circuit and method for detecting abnormality of smoothing capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008157641A JP5636625B2 (en) 2008-06-17 2008-06-17 Inverter circuit and method for detecting abnormality of smoothing capacitor

Publications (2)

Publication Number Publication Date
JP2009303441A true JP2009303441A (en) 2009-12-24
JP5636625B2 JP5636625B2 (en) 2014-12-10

Family

ID=41549730

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008157641A Active JP5636625B2 (en) 2008-06-17 2008-06-17 Inverter circuit and method for detecting abnormality of smoothing capacitor

Country Status (1)

Country Link
JP (1) JP5636625B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7144904B1 (en) * 2021-10-26 2022-09-30 三菱電機株式会社 power converter

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627175A (en) * 1992-07-07 1994-02-04 Toyota Autom Loom Works Ltd Life calculating device for capacitor
JPH11160377A (en) * 1997-12-01 1999-06-18 Hitachi Ltd Deterioration detection system of capacitor for power converter
JPH11346476A (en) * 1998-06-01 1999-12-14 Toyota Motor Corp Abnormality detector for capacitor in inverter
JP2004242375A (en) * 2003-02-03 2004-08-26 Toyota Motor Corp Voltage converter and recording medium recording program making computer perform failure determination for voltage converter and capable of being read by computer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0627175A (en) * 1992-07-07 1994-02-04 Toyota Autom Loom Works Ltd Life calculating device for capacitor
JPH11160377A (en) * 1997-12-01 1999-06-18 Hitachi Ltd Deterioration detection system of capacitor for power converter
JPH11346476A (en) * 1998-06-01 1999-12-14 Toyota Motor Corp Abnormality detector for capacitor in inverter
JP2004242375A (en) * 2003-02-03 2004-08-26 Toyota Motor Corp Voltage converter and recording medium recording program making computer perform failure determination for voltage converter and capable of being read by computer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7144904B1 (en) * 2021-10-26 2022-09-30 三菱電機株式会社 power converter

Also Published As

Publication number Publication date
JP5636625B2 (en) 2014-12-10

Similar Documents

Publication Publication Date Title
JP4848216B2 (en) Booster circuit, motor drive circuit, and electric power steering control device
JP6281553B2 (en) DCDC converter
US9653987B2 (en) Method for detecting failure of soft start and variable frequency device
JP4776470B2 (en) Grid interconnection device
JP5441481B2 (en) Inverter device failure diagnosis method
JP2009005555A (en) Step-down power supply circuit
JP2018007551A (en) Power supply apparatus with soft-start and protection
JP2010124551A (en) Direct-current chopper circuit and anomaly detection method for the direct-current chopper circuit
JP5359242B2 (en) Inverter
JP5636625B2 (en) Inverter circuit and method for detecting abnormality of smoothing capacitor
JP4720334B2 (en) Offset converter for PWM converter
JP2006310091A (en) Relay control device
EP3627686B1 (en) Motor drive device
JP2006304456A (en) Power converter
JP4627165B2 (en) Power semiconductor device control circuit and control integrated circuit
JP2006340532A (en) Inrush current prevention circuit and power conversion device
JP2009115634A (en) Power supply system and current measurement method of power supply system
JP5239452B2 (en) Chopper circuit and method for detecting abnormality of smoothing capacitor
JP2020114147A (en) Discharge control device
JP2015027146A (en) Power conditioner
JP5288757B2 (en) Electronic circuit breaker
JP6955951B2 (en) Discharge device
JP6003691B2 (en) Power supply
JP4687086B2 (en) Power converter test apparatus and test method
JP6536812B2 (en) Power converter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110426

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140708

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140924

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141007

R151 Written notification of patent or utility model registration

Ref document number: 5636625

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250