JP2009302664A - Filter, and design system, design method and design program of filter - Google Patents
Filter, and design system, design method and design program of filter Download PDFInfo
- Publication number
- JP2009302664A JP2009302664A JP2008151982A JP2008151982A JP2009302664A JP 2009302664 A JP2009302664 A JP 2009302664A JP 2008151982 A JP2008151982 A JP 2008151982A JP 2008151982 A JP2008151982 A JP 2008151982A JP 2009302664 A JP2009302664 A JP 2009302664A
- Authority
- JP
- Japan
- Prior art keywords
- filter
- pass
- low
- output
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000013461 design Methods 0.000 title claims abstract description 87
- 238000000034 method Methods 0.000 title claims abstract description 41
- 238000005070 sampling Methods 0.000 claims abstract description 14
- 238000012545 processing Methods 0.000 claims description 66
- 230000000903 blocking effect Effects 0.000 claims description 6
- 238000005316 response function Methods 0.000 claims description 6
- 238000005094 computer simulation Methods 0.000 claims description 2
- 230000008569 process Effects 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 9
- 238000000926 separation method Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 40
- 230000006870 function Effects 0.000 description 33
- 238000005516 engineering process Methods 0.000 description 10
- 238000012546 transfer Methods 0.000 description 6
- 238000007906 compression Methods 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006837 decompression Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 244000005894 Albizia lebbeck Species 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Abstract
Description
本発明は、フィルタ、フィルタの設計システム及び設計方法及び設計プログラムに係り、特に、信号のノイズ除去及び特定周波数帯の信号のみを通過させる、区分多項式函数の区間内分割値によるＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｓｅ：有限インパルス応答）フィルタ、ＦＩＲフィルタの設計システム及び設計方法及び設計プログラムに関する。 The present invention relates to a filter, a filter design system, a design method, and a design program, and in particular, FIR (Finite Impulse Response) based on an intra-segment division value of a piecewise polynomial function that allows only signal noise removal and a specific frequency band signal to pass. Finite impulse response) filter, FIR filter design system, design method, and design program.
従来技術として、例えば、非特許文献１には、低折返しマルチレベルＦＩＲフィルタのための非最大間引きフィルタバンクの設計と実装について開示されている。
また、非特許文献２には、低折返し雑音で所望周波数特性を実現するフィルタバンクが開示されている。
さらに、非特許文献３には、完全再構成非最大間引きコサイン変調フィルタバンクの一実現法が開示されている。
その他にも、特許文献１には、サンプリングに使用するクロックの周期の１／２単位よりも細かな単位で遅延時間を設定できるようにしたＦＩＲフィルタが開示されている。
また、特許文献２には、実数値を持つ信号に対する最大間引きフィルタバンクと、その特別の場合であるコサイン変調フィルタバンクを効率的に実現することができるフィルタバンク及びフィルタリング方法が開示されている。
As a prior art, for example, Non-Patent Document 1 discloses the design and implementation of a non-maximum decimation filter bank for a low aliasing multilevel FIR filter.
Non-Patent Document 2 discloses a filter bank that realizes desired frequency characteristics with low aliasing noise.
Furthermore, Non-Patent Document 3 discloses a method for realizing a completely reconstructed non-maximum decimation cosine modulation filter bank.
In addition, Patent Document 1 discloses an FIR filter in which a delay time can be set in a unit finer than a half unit of a clock cycle used for sampling.
Patent Document 2 discloses a filter bank and a filtering method that can efficiently realize a maximum thinning filter bank for a signal having a real value and a cosine modulation filter bank as a special case thereof.
従来技術では、急峻な減衰特性を持つ高性能フィルタを構成する場合、膨大な入力タップ数、遅延回路及び乗算器を必要とし、所定の特性を持つフィルタ出力が安定するまで長大な経過時間を要していた。
さらに、近年、音、映像などのマルチメディアが音響信号圧縮（ＭＰ３）や映像信号圧縮（ＭＰＥＧ）等の形式で配信されているが、情報の洪水や、ジャギー等の発生による品質劣化が課題となっている。また、圧縮処理において、周波数領域での帯域分離が行われるが、過大な乗算器や遅延素子が必要となっている。
また、その他にも、従来のＲＥＭＥＺフィルタはＳＩＮＣ函数（無限区間の函数）を基本函数としているため、実際の回路では有限区間に打ち切る必要があるので、ノイズの発生原因となる可能性があることが分かっている。
In the prior art, when configuring a high-performance filter with steep attenuation characteristics, a large number of input taps, a delay circuit and a multiplier are required, and a long elapsed time is required until the filter output with the predetermined characteristics is stabilized. Was.
Furthermore, in recent years, multimedia such as sound and video has been distributed in formats such as audio signal compression (MP3) and video signal compression (MPEG). However, quality degradation due to flooding of information and occurrence of jaggies is a problem. It has become. In compression processing, band separation is performed in the frequency domain, but an excessive multiplier or delay element is required.
In addition, since a conventional REMZ filter uses a SINC function (an infinite interval function) as a basic function, it must be cut into a finite interval in an actual circuit, which may cause noise. I know.
本発明は、以上の点に鑑み、入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域ＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することを目的の一つとする。
本発明はまた、ノイズ除去特性に優れた低コストなＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することを目的の一つとする。
また、本発明は、ジャギー等を発生させない信号処理に適切なＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することを目的の一つとする。
なお、ＦＩＲフィルタは、例えば、アンプ等の音響装置、動画、静止画処理のための画像装置、携帯電話等の通信装置、制御装置、コンピュータ、ＰＣ等の様々な各種装置に用いることができる。
In view of the above points, the present invention has a small number of input taps, a delay circuit, and a multiplier, and is capable of reliably obtaining a desired characteristic, such as a narrowband FIR filter having excellent frequency separation and a filter design. One of the purposes is to provide systems, design methods, and design programs.
Another object of the present invention is to provide a low-cost filter such as an FIR filter having excellent noise removal characteristics, a filter design system, a design method, and a design program.
Another object of the present invention is to provide a filter such as an FIR filter and a filter design system, a design method, and a design program suitable for signal processing that does not generate jaggy.
Note that the FIR filter can be used in various devices such as an acoustic device such as an amplifier, an image device for processing moving images and still images, a communication device such as a mobile phone, a control device, a computer, and a PC.
本発明の第１の解決手段によると、
有限の区分的多項式で構成される標本化函数の節点値をフィルタ係数とした低域通過型基本フィルタＬ０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬＭと、前記フィルタ係数の符号をひとつおきに反転して係数とした高域通過型基本フィルタＨ０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧｐａｓｓと、
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、
前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタが提供される。
According to the first solution of the present invention,
A low-pass basic filter L 0 having a filter coefficient as a node value of a sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L M obtained by frequency scaling the low-pass basic filter When, with the high-pass basic filter H 0 where the sign of the filter coefficients is inverted every other was coefficients, a plurality of high-pass filter H M with the high-pass type elementary filters and frequency scaling, by , A passband filter G pass formed by cascade connection as represented by the following equation:
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk, Nk N 1 : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
With
A filter formed by cascading the pass band filter G pass and the stop band filter G stop is provided.
本発明の第２の解決手段によると、
有限の区分的多項式で構成される標本化函数の節点値をフィルタ係数とした低域通過型基本フィルタＬ０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬＭと、前記フィルタ係数の符号をひとつおきに反転した係数とした高域通過型基本フィルタＨ０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧｐａｓｓと、
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタを設計する設計システムであって、
前記設計システムは、
設計仕様・条件、前記低域通過型基本フィルタＬ０・前記複数の低域通過型フィルタＬＭ・高域通過型基本フィルタＨ０・前記複数の高域通過型フィルタＨＭの特性、設計されたフィルタ構成を定義するためのデータを記憶する記憶部と、
前記記憶部にアクセスして、フィルタを設計する処理を実行するための処理部と
を備え、
処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力する手段と、
処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定める手段と、
処理部は、前記通過域部フィルタＧｐａｓｓにおいて設定した乗算器数の上限 Ｎｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎｐ （１），Ｎｐ （２），αｐ，βｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＬＨの特性を記憶部から読み出し、前記通過域部フィルタＧｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇｐａｓｓを形成し、求めたＮｐ （１）、Ｎｐ （２）、αｐ、βｐを記憶部に記憶する手段と、
処理部は、前記阻止域部フィルタＧｓｔｏｐを
（Ｎｋ，Ｎｌ，αｐｋ，βｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記阻止部フィルタＧｓｔｏｐの特性を求め、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮｋ，Ｎｌ，αｐｋ，βｑｌを記憶部に記憶し、
処理部は、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成する手段と、
を含むフィルタの設計システムが提供される。
According to the second solution of the present invention,
A low-pass basic filter L 0 using a filter function as a node value of a sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L M obtained by frequency scaling the low-pass basic filter A high-pass basic filter H 0 having a coefficient obtained by inverting the sign of the filter coefficient every other, and a plurality of high-pass filters H M obtained by frequency scaling the high-pass basic filter, A passband filter Gpass formed by cascade connection as represented by the following equation;
α P , β P : Indicates a power value (the same L P, N1 or [1-H P, N2 ] is connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk and Nk N l : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
The provided, a said passband portion filter G pass and design system for designing a filter formed by cascading the stopband part filter G stop,
The design system is
Design specifications and conditions, the low-pass basic filter L 0 · said plurality of low-pass filter L M-high-pass basic filter H 0 - the characteristics of a plurality of high-pass filter H M, is designed A storage unit for storing data for defining a filter configuration;
A processing unit for accessing the storage unit and executing a process of designing a filter;
The processing unit is configured to input a design specification including a passband and a stopband ratio R representing a passband, a stopband, and a cutoff characteristic from the input unit or the storage unit;
The processing unit inputs the maximum scale value P from the input unit or the storage unit, or means for determining based on the initial setting value;
The processing unit does not exceed the upper limit N pass ε {1, 2,...} Of the number of multipliers set in the passband filter G pass .
(N p (1) , N p (2) , α p , β p ) ⊂ {0, 1, 2,.
The characteristics of the corresponding low-pass basic filter L 0, the low-pass filter L M , the high-pass basic filter H 0, and the high-pass filter L H are stored in the storage unit. Reading, obtaining the characteristics of the passband filter Gpass, and forming the passband part Gpass by selecting the combination that satisfies the design specifications and having the smallest number of multipliers Means for storing N p (1) , N p (2) , α p , β p in the storage unit;
The processing unit sets the stopband filter G stop to
(N k , N l , α pk , β ql ) ⊂ {0, 1, 2 ,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Read, determine the characteristics of the blocking unit filter G stop ,
G = G pass G stop
, N k , N l , α pk , β ql are stored in the storage unit by selecting the combination satisfying the design specification that minimizes the number of multipliers,
Processing unit includes means for forming a filter G having properties satisfying the design specifications from the cascading said passband portion filter G pass and the stopband part filter G stop,
A filter design system is provided.
本発明の第３の解決手段によると、
有限の区分的多項式で構成されるフルーエンシ標本化函数の節点値をフィルタ係数とした低域通過型基本フィルタＬ０と、前記低域通過型基本フィルタを周波数スケーリングした複数の低域通過型フィルタＬＭと、前記フィルタ係数の符号をひとつおきに反転して係数とした高域通過型基本フィルタＨ０と、前記高域通過型基本フィルタを周波数スケーリングした複数の高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された通過域部フィルタＧｐａｓｓと、
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＬＨと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタの設計方法、及び、前記フィルタをコンピュータで設計するための設計プログラムであって、
処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力するステップと、
処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定めるステップと、
処理部は、前記通過域部フィルタＧｐａｓｓにおいて設定した乗算器数の上限 Ｎｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎｐ （１），Ｎｐ （２），αｐ，βｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記通過域部フィルタＧｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇｐａｓｓを形成し、求めたＮｐ （１）、Ｎｐ （２）、αｐ、βｐを記憶部に記憶するステップと、
処理部は、前記阻止域部フィルタＧｓｔｏｐを
（Ｎｋ，Ｎｌ，αｐｋ，βｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記阻止部フィルタＧｓｔｏｐの特性を求め、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮｋ，Ｎｌ，αｐｋ，βｑｌを記憶部に記憶し、
処理部は、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成するステップと、
を含むフィルタの設計方法、及び、前記フィルタをコンピュータで設計するための設計プログラムが提供される。
According to the third solution of the present invention,
A low-pass basic filter L 0 having a filter coefficient as a node value of a fluency sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L obtained by frequency scaling the low-pass basic filter M , a high-pass basic filter H 0 in which every other sign of the filter coefficient is inverted to obtain a coefficient, and a plurality of high-pass filters H M obtained by frequency scaling the high-pass basic filter, Thus, a passband filter Gpass formed by cascade connection as represented by the following equation:
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter L H are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk, Nk N 1 : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
Wherein the pass band portions filter G pass and design method of the filter formed by cascading the stopband part filter G stop, and a design program for designing the filter in the computer,
The processing unit inputs a design specification including a passband and a stopband ratio R representing a passband, a stopband, and a cutoff characteristic from the input unit or the storage unit;
The processing unit inputs the maximum scale value P from the input unit or the storage unit, or determines based on the initial setting value;
The processing unit does not exceed the upper limit N pass ε {1, 2,...} Of the number of multipliers set in the passband filter G pass .
(N p (1) , N p (2) , α p , β p ) ⊂ {0, 1, 2,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Reading, obtaining the characteristics of the passband filter Gpass, and forming the passband part Gpass by selecting the combination that satisfies the design specifications and having the smallest number of multipliers Storing N p (1) , N p (2) , α p , β p in the storage unit;
The processing unit sets the stopband filter G stop to
(N k , N l , α pk , β ql ) ⊂ {0, 1, 2 ,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Read out, determine the characteristics of the blocking unit filter G stop ,
G = G pass G stop
, N k , N l , α pk , β ql are stored in the storage unit by selecting the combination that minimizes the number of multipliers from among the combinations that satisfy the design specifications.
Processing unit comprises the steps of forming a filter G having properties satisfying the design specifications from the cascading said passband portion filter G pass and the stopband part filter G stop,
And a design program for designing the filter with a computer.
本発明の第４の解決手段によると、
有限の区分多項式で表されるインパルス応答関数の節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングしたスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択されたスケーリングフィルタを用いて、通過域特性を所定の要求特性となるように構成した通過域フィルタと、阻止域特性を所定の要求特性となるように構成した阻止域フィルタとを縦続構成で形成することを特徴とするフィルタが提供される。
According to the fourth solution of the present invention,
Based on a low-pass filter and a high-pass filter whose coefficients are the node values of the impulse response function represented by a finite piecewise polynomial, the low-pass filter and the high-pass filter are scaled by frequency scaling. A passband filter configured to select a filter so that a passband width is equal to or greater than a predetermined required width, and using the selected scaling filter so that a passband characteristic becomes a predetermined required characteristic; and a stopband There is provided a filter characterized in that a stop band filter configured to have a predetermined required characteristic is formed in a cascade configuration.
本発明の第５の解決手段によると、
有限の区分多項式で表されるインパルス応答関数の節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングしたスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択されたスケーリングフィルタを用いて、要求特性を満足する低域通過型のスケーリングフィルタを選定し、該選定された低域通過型のスケーリングフィルタに対して、高域通過型のスケーリングフィルタをラダー状に接続することにより、フィルタの通過域特性を形成することを特徴とするフィルタが提供される。
According to the fifth solution of the present invention,
Based on a low-pass filter and a high-pass filter whose coefficients are the node values of the impulse response function represented by a finite piecewise polynomial, the low-pass filter and the high-pass filter are scaled by frequency scaling. A filter is selected so that the pass bandwidth is equal to or greater than a predetermined required width, and a low-pass type scaling filter that satisfies the required characteristics is selected using the selected scaling filter, and the selected low-pass filter is selected. A filter characterized by forming a passband characteristic of a filter by connecting a high-pass type scaling filter in a ladder shape to a bandpass type scaling filter is provided.
本発明の第６の解決手段によると、
有限の区分多項式で表されるインパルス応答関数の節点値を係数とする低域通過型フィルタ及び高域通過型フィルタを基本とし、該低域通過型フィルタ及び高域通過型フィルタを周波数スケーリングしたスケーリングフィルタを、通過帯域幅が所定の要求幅以上となる様に選択し、該選択されたスケーリングフィルタを用いて、要求特性を満足する高域通過型のスケーリングフィルタを選定し、該選定された高域通過型のスケーリングフィルタに対して、低域通過型のスケーリングフィルタをラダー状に接続することにより、フィルタの通過域特性を形成することを特徴とするフィルタが提供される。
According to the sixth solution of the present invention,
Based on a low-pass filter and a high-pass filter whose coefficients are the node values of the impulse response function represented by a finite piecewise polynomial, the low-pass filter and the high-pass filter are scaled by frequency scaling. A filter is selected so that the passband width is equal to or greater than a predetermined required width, and a high-pass type scaling filter that satisfies the required characteristics is selected using the selected scaling filter. A filter characterized by forming a passband characteristic of a filter by connecting a low-pass type scaling filter in a ladder form to a bandpass type scaling filter is provided.
本発明によると、入力タップ数、遅延回路及び乗算器が少なく、所望の特性を確実に得ることができる、周波数分離性の優れた狭帯域ＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することができる。
また、本発明によると、ノイズ除去特性に優れた低コストなＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することができる。
そして、本発明によると、ジャギー等を発生させない信号処理に適切なＦＩＲフィルタ等のフィルタ及びフィルタの設計システム・設計方法・設計プログラムを提供することができる。
According to the present invention, there are few input taps, delay circuits and multipliers, and it is possible to reliably obtain desired characteristics, such as a narrowband FIR filter having excellent frequency separation, and a filter design system, design method, Design programs can be provided.
Further, according to the present invention, it is possible to provide a filter such as a low-cost FIR filter excellent in noise removal characteristics, a filter design system, a design method, and a design program.
According to the present invention, it is possible to provide a filter such as an FIR filter and a filter design system, a design method, and a design program suitable for signal processing that does not generate jaggy.
１．非再帰形ディジタルフィルタの伝達函数
一般に非再帰形ディジタルフィルタは、インパルス応答が有限個のパルスで表されるので、有限インパルス応答ＦＩＲ（Ｆｉｎｉｔｅ Ｉｍｐｕｌｓｅ Ｒｅｓｐｏｎｃｅ）形とも呼ばれる。
図１は、非再帰型ディジタルフィルタの構成図である。
このフィルタは、遅延素子１−１〜１−Ｎと、乗算器２−０〜２−Ｎと、加算器３を備える。
このフィルタの伝達函数を求めてみると、例えばより以下の関係式が成立する。
ｙｎ：出力
ａ０〜ａＮ：フィルタ係数（タップ係数）
ここで１クロックの各遅延素子１−１〜１−Ｎの伝達函数をｚ−１で表すことができる。
このとき、ｘｋ−１＝ｚ−１ｘｋが成立し、次のように書き改めることが可能である。
Ｙ（ｚ）＝ａ０Ｘ（ｚ）＋ａ１ｚ−１Ｘ（ｚ）＋ａ２ｚ−２Ｘ（ｚ）＋・・・＋ａＮｚ−ＮＸ（ｚ）
＝（ａ０＋ａ１ｚ−１＋ａ２ｚ−２＋・・・＋ａＮｚ−Ｎ）Ｘ（ｚ）
すなわち、
Ｙ（ｚ）＝Ａ（ｚ）Ｘ（ｚ）
ここで、伝達函数Ａ（ｚ）は、次のように表せる。
Ａ（ｚ）＝ａ０＋ａ１ｚ−１＋ａ２ｚ−２＋・・・＋ａＮｚ−Ｎ
以下に、上式の導出についての証明の詳細をｚ変換で説明する。
［証明］
このように、非再帰形フィルタの伝達函数は、ｚの多項式で表すことができる。なお、フィルタ係数ａｋが有界な値をもつ限り、このフィルタは安定に動作し、出力の振幅値が発散するようなことはない。
1. Transfer function of nonrecursive digital filter.
In general, a non-recursive digital filter is also called a finite impulse response (FIR) type because an impulse response is represented by a finite number of pulses.
FIG. 1 is a configuration diagram of a non-recursive digital filter.
This filter includes delay elements 1-1 to 1-N, multipliers 2-0 to 2-N, and an adder 3.
When the transfer function of this filter is obtained, for example, the following relational expression is established.
Here, the transfer function of each delay element 1-1 to 1-N of one clock can be represented by z- 1 .
At this time, x k−1 = z −1 x k is established, and it can be rewritten as follows.
Y (z) = a 0 X (z) + a 1 z -1 X (z) + a 2 z -2 X (z) + ··· + a N z -N X (z)
= (A 0 + a 1 z −1 + a 2 z −2 +... + A N z −N ) X (z)
That is,
Y (z) = A (z) X (z)
Here, the transfer function A (z) can be expressed as follows.
A (z) = a 0 + a 1 z −1 + a 2 z −2 +... + A N z −N
The details of the proof for the derivation of the above equation will be described below with z-transform.
[Proof]
Thus, the transfer function of the non-recursive filter can be expressed by a polynomial of z. As long as the filter coefficient ak has a bounded value, this filter operates stably and the output amplitude value does not diverge.
図２は、ＦＩＲフィルタの構成図を示す。
このフィルタは、遅延素子１１−１〜１１−Ｍと、乗算器１２−０〜１２−Ｍと、加算器１３を備える。
この図は、今、入力信号をｕ（ｋ）、フィルタ係数をｈｋで表すとき、Ｍ＋１個の遅延素子ｚ−１を用いて、上述の関係を示した構成である。
このとき伝達函数は、次式で表される。
This filter includes delay elements 11-1 to 11 -M, multipliers 12-0 to 12 -M, and an adder 13.
In this figure, when the input signal is represented by u (k) and the filter coefficient is represented by h k , the above relationship is shown using M + 1 delay elements z −1 .
At this time, the transfer function is expressed by the following equation.
２．フルーエンシ（Ｆｌｕｅｎｃｙ）函数のフィルタへの適用
（１）フルーエンシ函数による基本フィルタ
まず、図３に、フルーエンシ函数のひとつであるＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数とその周波数特性の図を示す。
上図のように一般に、Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数は次式で表され、２次の区分的多項式で表される（ローカルサポート）。
(1) Basic filter based on fluency function First, FIG. 3 shows a diagram of a C-type Fluency DA function, which is one of the fluency functions, and its frequency characteristics.
As shown in the above figure, the C-type Fluency DA function is generally expressed by the following equation and expressed by a quadratic piecewise polynomial (local support).
また、下図のように、周波数特性は次式となり、線形位相、及び最大平坦特性を示す。
図中●印は、Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数の標本点（特異点）を示す。有限台のインパルス応答波形として、図に示すＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数と呼ばれる函数ψ（ｔ）が与えられた時、フィルタの遅延時間をサンプリング時間幅の１／２として、●印の縦軸の値ａｋをフィルタ係数（タップ係数）ｈ０，ｈ１，ｈ２，・・・，ｈＭに与えれば、最も低次のインパルス応答波形が再生される。このフィルタ係数ａｋを持つフィルタを基本ローパスフィルタＬ０とする。
図示 Ｃ−ｔｙｐｅ Ｆｌｕｅｎｃｙ ＤＡ函数ψでは基本ローパスフィルタは次のように表される。
In the figure, ● marks indicate sample points (singular points) of the C-type Fluency DA function. When a function ψ (t) called C-type Fluency DA function shown in the figure is given as an impulse response waveform of a finite platform, the delay time of the filter is set to ½ of the sampling time width, If the value a k is given to the filter coefficients (tap coefficients) h 0 , h 1 , h 2 ,..., H M , the lowest-order impulse response waveform is reproduced. A filter having the filter coefficients a k a basic low-pass filter L 0.
In the illustrated C-type Fluency DA function ψ, the basic low-pass filter is expressed as follows.
図示の函数は、サンプリング時間間隔ｈで規格化した区間［−２、２］で、次式で表した例である。
ａ０＝−１／１６
ａ１＝０
ａ２＝９／１６
ａ３＝１
ａ４＝９／１６
ａ５＝０
ａ６＝−１／１６
The illustrated function is an example expressed by the following equation in the interval [−2, 2] normalized by the sampling time interval h.
a 0 = −1 / 16
a 1 = 0
a 2 = 9/16
a 3 = 1
a 4 = 9/16
a 5 = 0
a 6 = −1 / 16
また、図５に、基本ローパスフィルタの周波数特性図を示す。
図示のような、周波数特性は、次のように表される。
As shown in the figure, the frequency characteristic is expressed as follows.
つぎに、図６に、基本ハイパスフィルタの特性図を示す。
一般に上述のローパスフィルタＬ０が決まれば、次式のようにハイパスフィルタＨ０が求まる。
Generally, if the above-described low-pass filter L 0 is determined, the high-pass filter H 0 can be obtained as in the following equation.
また、図７に、基本ハイパスフィルタの周波数特性図を示す。
図示のような、周波数特性は次のようになる。
As shown, the frequency characteristics are as follows.
（２）スケーリング
ここで、上述の基本フィルタに対し、時間軸を（Ｍ＋１）倍、すなわち、フィルタの遅延時間間隔を１／（Ｍ＋１）倍にしたフィルタを考える。すなわち、次式のように周波数軸上スケーリングしたフィルタを定義する。ここで、ＬＭ（ｚ）、ＨＭ（ｚ）は、Ｌ０（ｚ）、Ｈ０（ｚ）をそれぞれ（Ｍ＋１）倍スケーリングしたものである。なお、このＭをスケーリングファクタと呼ぶ。
図８に、周波数軸上スケーリングの説明図を示す。
ずなわち、上式のように、周波数軸上スケーリングすることは、時間軸上においてはアップサンプリングに相当する。
図９に、Ｌ０、Ｌ１、Ｌ２の特性図を示す。
この図は、基本ローパスフィルタＬ０をそれぞれ２倍、３倍にスケーリングしたフィルタＬ１、Ｌ２の特性を示す。
フィルタＬ１は、基本フィルタＬ０が図示のようにスケーリングされ、フィルタＬ２はさらにフィルタＬ１が図示のようにスケーリングされる。フィルタＬ３以降も同様にスケーリングされる。
図１０に、各スケーリングファクタｍのローパスフィルタ、ハイパスフィルタの特性図を示す。
本実施の形態では、図示のような、スケーリングされたローパスフィルタＬｍおよびハイパスフィルタＨｍ（ｍ＝０，１，２，．．．）を組み合わせて急峻な遮断特性を実現する。
FIG. 8 is an explanatory diagram of scaling on the frequency axis.
In other words, scaling on the frequency axis as in the above equation corresponds to upsampling on the time axis.
FIG. 9 is a characteristic diagram of L 0 , L 1 and L 2 .
This figure shows the characteristics of the filters L 1 and L 2 obtained by scaling the basic low-pass filter L 0 by 2 times and 3 times, respectively.
Filter L 1 is scaled as shown by basic filter L 0 and filter L 2 is further scaled by filter L 1 as shown. Filter L 3 and later also scaled similarly.
FIG. 10 is a characteristic diagram of a low-pass filter and a high-pass filter with each scaling factor m.
In the present embodiment, a steep cutoff characteristic is realized by combining a scaled low-pass filter L m and a high-pass filter H m (m = 0, 1, 2,...) As illustrated.
（３）縦続接続
図１１に、基本フィルタの縦続接続による周波数特性の変化の説明図を示す。
例えば、上述のような各スケーリングファクタｍのフィルタを縦続接続することにより、以下の様なフィルタが構成できる。
図中、１段は、基本フィルタＬ０の場合、２段は基本フィルタＬ０とフィルタＬ１を縦続接続した場合を示す。さらに、３段は、基本フィルタＬ０とフィルタＬ１とフィルタＬ２を縦続接続した場合を示す。このように、スケーリングしたフィルタの縦続接続により、通過帯域幅を狭めること、及び、阻止域を低下させることが可能となる。上述の例はローパスフィルタのみで構成した例であるが、一般にはローパスフィルタとハイパスフィルタの組み合わせで、種々のフィルタＸ（ｚ）を構成することが可能となる。すなわち、フィルタＸ（ｚ）を一般的には次式で表すことができる。
Ｈ０は、ハイパス基本フィルタ（マザーフィルタ）である。
ｐ，ｑ は、スケーリング数（スケーリングファクタ）である。すなわち、周波数をｐ＋１倍又はｑ＋１倍にスケーリングしたフィルタを示す。
αｐは、同一スケーリングフィルタの接続回数であり、ｐ＋１倍にスケーリングしたローパスフィルタの接続数（累乗値）である。
βｑは、同一スケーリングフィルタの接続回数であり、ｑ＋１倍にスケーリングしたハイパスフィルタの接続数（累乗値）である。
Ｘ０（ｚ）は目標の帯域幅（例えば、−３ｄＢ減衰までの周波数幅）を持つ最高次の
Ｌｐ（ｚ）＝Ｌ０（ｚｐ＋１）
または、
Ｈｑ（ｚ）＝Ｈ０（ｚｑ＋１）
で、その時の最高次数ｐ、ｑをＰ，Ｑとする。
また、目標帯域幅ｆｐとマザーフィルタＬ０，Ｈ０の帯域幅ｆ０との関係は次式で表される。
ｆｐ＝ｆ０／（ｐ＋１）
以上のような、縦続接続による効果として、通過域においては、帯域幅を縮小させることができ、また、阻止域においては、不要な帯域を減衰させることができる。
(3) Cascade Connection FIG. 11 is an explanatory diagram of changes in frequency characteristics due to cascade connection of basic filters.
For example, the following filters can be configured by cascading filters with the respective scaling factors m as described above.
In the figure, the first stage shows the case of the basic filter L 0 , and the second stage shows the case where the basic filter L 0 and the filter L 1 are connected in cascade. Further, the third stage shows a case where the basic filter L 0 , the filter L 1 and the filter L 2 are connected in cascade. Thus, the cascade connection of the scaled filters makes it possible to narrow the passband width and reduce the stopband. The above-described example is an example configured only with a low-pass filter, but in general, various filters X (z) can be configured with a combination of a low-pass filter and a high-pass filter. That is, the filter X (z) can be generally expressed by the following equation.
H 0 is a high-pass basic filter (mother filter).
p and q are scaling numbers (scaling factors). That is, the filter is obtained by scaling the frequency by p + 1 times or q + 1 times.
α p is the number of connections of the same scaling filter, and is the number of connections (power value) of the low-pass filter scaled by p + 1.
β q is the number of connections of the same scaling filter, and is the number of connections (power value) of the high-pass filter scaled q + 1 times.
X 0 (z) is the highest order L p (z) = L 0 (z p + 1 ) having a target bandwidth (eg, frequency width up to −3 dB attenuation).
Or
H q (z) = H 0 (z q + 1 )
Then, the highest orders p and q at that time are P and Q.
The relationship between the target bandwidth fp and the bandwidth f 0 of the mother filters L 0 and H 0 is expressed by the following equation.
f p = f 0 / (p + 1)
As an effect of the cascade connection as described above, the bandwidth can be reduced in the pass band, and the unnecessary band can be attenuated in the stop band.
３．フィルタ回路構成
（１）Ｌｐ（ｚ）の基本構成
Ｌ０（ｚ）は、上述したような定義より
(1) The basic configuration of L p (z) L 0 (z) is as defined above.
図１２に、フィルタの構成図を示す。
一例として、図示のように、上式のフィルタの演算回路は表される。
FIG. 12 shows a configuration diagram of the filter.
As an example, as shown in the drawing, the arithmetic circuit of the above filter is expressed.
図１３に、基本ローパスフィルタＬ０（ｚ）の構成図を示す。
また、上式のような基本ローパスフィルタＬ０（ｚ）は、具体的には図示の回路構成で表される。
この基本ローパスフィルタは、遅延素子２１−１、２１−２、２１−３、２１−４、２１−５及び２１−６と、乗算器２２−１、２２−２、２２−３、２２−４及び２２−５と、加算器２３−１、２３−２、２３−３及び２３−４を備える。乗算器２２−１〜２２−５のフィルタ係数は、それぞれ−１／１６、９／１６、１、９／１６、−１／１６である。なお、乗算器２２−３は、係数が１なので、省略することができる。
FIG. 13 shows a configuration diagram of the basic low-pass filter L 0 (z).
Further, the basic low-pass filter L 0 (z) as in the above equation is specifically represented by the circuit configuration shown in the drawing.
The basic low-pass filter includes delay elements 21-1, 21-2, 21-3, 21-4, 21-5, and 21-6, and multipliers 22-1, 22-2, 22-3, and 22-4. And 22-5, and adders 23-1, 23-2, 23-3 and 23-4. The filter coefficients of the multipliers 22-1 to 22-5 are −1/16, 9/16, 1, 9/16, and −1/16, respectively. The multiplier 22-3 can be omitted because the coefficient is 1.
図１４に、Ｍ＋１倍にスケーリングしたローパスフィルタＬＭ（ｚ）の構成図を示す。
Ｍ＋１倍にスケーリングしたローパスフィルタＬＭ（ｚ）は、図示のように、Ｌ０と同様の構造であるが、Ｚ−１がＺ−（Ｍ＋１）となる。
このＭ＋１倍にスケーリングしたローパスフィルタは、Ｍ＋１個の遅延素子を持つブロック３１−１、３１−２、３１−３、３１−４、３１−５及び３１−６と、乗算器３２−１、３２−２、３２−３、３２−４及び３２−５と、加算器３３−１、３３−２、３３−３及び３３−４を備える。乗算器３２−１〜３２−５のフィルタ係数は、それぞれ−１／１６、９／１６、１、９／１６、−１／１６である。なお、乗算器３２−３は、係数が１なので、省略することができる。
また、例えば、この図では、各遅延素子３１−１〜３１−６は（Ｍ＋１）個の遅延素子を持つ。遅延素子の各ブロックは、（Ｍ＋１）サンプル遅延する遅延素子であれば、個数はいくつでもよい。
FIG. 14 shows a configuration diagram of the low-pass filter L M (z) scaled M + 1 times.
As illustrated, the low-pass filter L M (z) scaled M + 1 times has the same structure as L 0 , but Z −1 becomes Z − (M + 1) .
This low-pass filter scaled M + 1 times includes blocks 31-1, 31-2, 31-3, 31-4, 31-5 and 31-6 having M + 1 delay elements, and multipliers 32-1 and 32. -2, 32-3, 32-4 and 32-5, and adders 33-1, 33-2, 33-3 and 33-4. The filter coefficients of the multipliers 32-1 to 32-5 are −1/16, 9/16, 1, 9/16, and −1/16, respectively. The multiplier 32-3 can be omitted because the coefficient is 1.
For example, in this figure, each delay element 31-1 to 31-6 has (M + 1) delay elements. Each block of delay elements may be any number as long as it is a delay element that is delayed by (M + 1) samples.
図１５に、基本ハイパスフィルタＨ０（ｚ）の構成図を示す。
また、このような基本ハイパスフィルタＨ０（ｚ）は、具体的には図示の回路構成で表される。
この基本ハイパスフィルタは、遅延素子４１−１、４１−２、４１−３、４１−４、４１−５及び４１−６と、乗算器４２−１、４２−２、４２−３、４２−４及び４２−５と、加算器４３−１、４３−２、４３−３及び４３−４を備える。乗算器４２−１〜４２−５のフィルタ係数は、それぞれ１／１６、−９／１６、１、−９／１６、１／１６である。なお、乗算器４２−３は、係数が１なので、省略することができる。
FIG. 15 shows a configuration diagram of the basic high-pass filter H 0 (z).
Such a basic high-pass filter H 0 (z) is specifically represented by the circuit configuration shown in the figure.
The basic high-pass filter includes delay elements 41-1, 41-2, 41-3, 41-4, 41-5, and 41-6, and multipliers 42-1, 42-2, 42-3, and 42-4. And 42-5, and adders 43-1, 43-2, 43-3 and 43-4. The filter coefficients of the multipliers 42-1 to 42-5 are 1/16, -9/16, 1, -9/16, and 1/16, respectively. The multiplier 42-3 can be omitted because the coefficient is 1.
図１６に、Ｍ＋１倍にスケーリングしたハイパスフィルタＨＭ（ｚ）の構成図を示す。
Ｍ＋１倍にスケーリングしたハイパスフィルタＨＭ（ｚ）は、図示のように、Ｈ０と同様の構造であるが、Ｚ−１がＺ−（Ｍ＋１）となる。
このＭ＋１倍にスケーリングしたハイパスフィルタは、Ｍ＋１個の遅延素子を持つブロック５１−１、５１−２、５１−３、５１−４、５１−５及び５１−６と、乗算器５２−１、５２−２、５２−３、５２−４及び５２−５と、加算器５３−１、５３−２、５３−３及び５３−４を備える。乗算器５２−１〜５２−５のフィルタ係数は、それぞれ１／１６、−９／１６、１、−９／１６、１／１６である。なお、乗算器５２−３は、係数が１なので、省略することができる。
また、例えば、この図では、各遅延素子５１−１〜５１−６は（Ｍ＋１）個の遅延素子を持つ。遅延素子の各ブロックは、（Ｍ＋１）サンプル遅延する遅延素子であれば、個数はいくつでもよい。
FIG. 16 shows a configuration diagram of the high-pass filter H M (z) scaled M + 1 times.
The high-pass filter H M (z) scaled to M + 1 times has the same structure as H 0 as shown, but Z −1 becomes Z − (M + 1) .
The high-pass filter scaled M + 1 times includes blocks 51-1, 51-2, 51-3, 51-4, 51-5, and 51-6 having M + 1 delay elements, and multipliers 52-1, 52. -2, 52-3, 52-4 and 52-5, and adders 53-1, 53-2, 53-3 and 53-4. The filter coefficients of the multipliers 52-1 to 52-5 are 1/16, -9/16, 1, -9/16, and 1/16, respectively. The multiplier 52-3 can be omitted because the coefficient is 1.
For example, in this figure, each delay element 51-1 to 51-6 has (M + 1) delay elements. Each block of delay elements may be any number as long as it is a delay element that is delayed by (M + 1) samples.
４．フィルタＧｐａｓｓ、Ｇｓｔｏｐ、Ｇ
図１７は、フィルタＧの回路図を示す。
図１８は、Ｇｐａｓｓの回路図を示す。
図１９及び図２０に、Ｇｐａｓｓの展開した図を示す。図１９は、Ｇｐａｓｓの前項部分を示す。図２０は、Ｇｐａｓｓの後項部分を示す。
上述のＬｍ，Ｈｍを用いて、以下の構成でフィルタの通過域主要部Ｇｐａｓｓを形成する。
Ｇｐａｓｓは、次式で表される。
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数（図１９の斜めの接続段数を示す。）
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数（図２０の斜めの接続段数を示す。）
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
4). Filter Gpass , Gstop , G
FIG. 17 shows a circuit diagram of the filter G.
FIG. 18 shows a circuit diagram of G pass .
19 and 20 show developed views of G pass . FIG. 19 shows the previous term part of G pass . FIG. 20 shows the latter term part of G pass .
Using the above-described L m and H m , the passband main part G pass of the filter is formed with the following configuration.
G pass is expressed by the following equation.
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of the ladder connection H P in N1 (indicating the diagonal connection stages of FIG. 19.)
N P (2) : The number of ladder connections of L P in [1-H p, N2 ] (the number of diagonal connection stages in FIG. 20 is shown).
P : Indicates a filter whose frequency is scaled by (P + 1) times.
スケーリングについては、次式の関係となる。
上述のＬｍ，Ｈｍを用いて、また、阻止域主要部Ｇｓｔｏｐも同様に形成する。
About scaling, it becomes the relationship of the following formula.
Using the above-described L m and H m , the stop band main part G stop is formed in the same manner.
Ｇｓｔｏｐは、次式で表される。
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数（図１９の斜めの接続段数（Ｎｐ （１）に相当）を示す。）
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬＰのラダー接続の段数（図２０の斜めの接続段数（Ｎｐ （２）に相当）を示す。）
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
ハイパスフィルタの各モジュールＬｐｋ，Ｎｋおよび１−Ｈｑｌ，Ｎｌの構造は、ローパスフィルタの各モジュール
N k : The number of ladder connection stages of H p at L pk and Nk (shows the number of diagonal connection stages in FIG. 19 (corresponding to N p (1) ).)
N l : [1-H ql, Nl ] indicates the number of ladder connections of L P (shows the number of diagonal connection stages in FIG. 20 (corresponding to N p (2) ).)
p k , q l : Filters whose frequencies are scaled to (p k +1) and (q l +1) times, respectively.
The structure of each module L pk, Nk and 1-H ql, Nl of the high pass filter is the same as each module of the low pass filter.
図２２は、本実施の形態に関するハードウェアの構成図である。
このハードウェアは、中央処理装置（ＣＰＵ）である処理部１、入力部２、出力ＩＦ部３、表示部４及び記憶部５、フィルタ回路６を有する。また、処理部１、入力部２、出力ＩＦ部３、表示部４及び記憶部５は、スター又はバス等の適宜の接続手段で接続されている。
記憶部５は、設計仕様・条件（例えば、通過域及び阻止域についての条件（範囲、値、割合等）及び乗算器数の上限Ｎｐａｓｓ等）を記憶するフィルタ構成ファイル５１、前述のような基本ローパスフィルタ及びスケーリングしたローパスフィルタ（Ｌ０、Ｌ１、・・・、Ｌｍ、・・・）、基本ハイパスフィルタ及びスケーリングしたハイパスフィルタ（Ｈ０、Ｈ１、・・・、Ｈｍ、・・・）の特性を記憶する基本フィルタ特性ファイル５２、及び、設計されたフィルタ構成を定めるためのデータ・パラメータ（例えば、乗算器のフィルタ係数Ｎｐａｓｓ、Ｎｐ （１）、Ｎｐ （２）αｐ、βｐ、Ｐ、Ｎｋ、Ｎｌ、αｐｋ、βｐｌ、ｐｋ、ｑｌ等）及び設計されたフィルタ特性等の処理部１による中間結果や最終結果等を記憶するフィルタ出力ファイル５３を含む。これら各データは、処理部１により、出力ＩＦ部３を介して、フィルタ回路６（例えば、乗算器のフィルタ係数等、フィルタ構成を定めるためのデータ・パラメータ）に出力することができる。フィルタ回路６は、ソフトウェア又はハードウェアで構成され、処理部１により出力ＩＦ部３を介して、設定された各データに従い、所定の特性のフィルタを実現する。
FIG. 22 is a hardware configuration diagram according to the present embodiment.
This hardware includes a processing unit 1, which is a central processing unit (CPU), an input unit 2, an output IF unit 3, a display unit 4, a storage unit 5, and a filter circuit 6. Further, the processing unit 1, the input unit 2, the output IF unit 3, the display unit 4, and the storage unit 5 are connected by appropriate connection means such as a star or a bus.
The storage unit 5 includes a filter configuration file 51 that stores design specifications and conditions (for example, conditions (range, value, ratio, etc.) for the pass band and the stop band, and an upper limit N pass for the number of multipliers), as described above. Basic low-pass filter and scaled low-pass filter (L 0 , L 1 ,..., L m ,...), Basic high-pass filter and scaled high-pass filter (H 0 , H 1 ,..., H m,. ..) basic filter characteristic file 52 for storing characteristics and data parameters (for example, filter coefficients N pass , N p (1) , N p (2) of the multiplier) for defining the designed filter configuration α p, β p, P, N k, N l, α pk, β pl, p k, q l , etc.) and designed intermediate result by the processing unit 1 of the filter characteristics and the final result, and the like A filter output file 53 for storing. Each of these data can be output by the processing unit 1 to the filter circuit 6 (for example, data parameters for determining a filter configuration such as a filter coefficient of a multiplier) via the output IF unit 3. The filter circuit 6 is configured by software or hardware, and implements a filter having a predetermined characteristic according to each set data by the processing unit 1 via the output IF unit 3.
５．フィルタ設計手順（ローパスフィルタ）
図２３に、フィルタ設計手順（ローパスフィルタ）のフローチャートを示す。
このフローチャートは、以下の各ステップを含む。
０．設計仕様入力（Ｓ０）
１．最大スケール値ｐ＝Ｐの決定（Ｓ１）
２．通過域部Ｇｐａｓｓの構成（Ｓ２）
３．阻止域部Ｇｓｔｏｐの構成（Ｓ３）
４．Ｇ＝Ｇｐａｓｓ・Ｇｓｔｏｐ（Ｓ４）
以下に、各ステップについて詳細に説明する。
5. Filter design procedure (low-pass filter)
FIG. 23 shows a flowchart of a filter design procedure (low-pass filter).
This flowchart includes the following steps.
0. Design specification input (S0)
1. Determination of maximum scale value p = P (S1)
2. Configuration of passband part G pass (S2)
3. Structure of stop zone G stop (S3)
4). G = G pass · G stop (S4)
Hereinafter, each step will be described in detail.
０．設計仕様の設定（Ｓ０）
処理部１は、設計仕様（例えば、通過域及び阻止域についての条件（範囲、値、割合等）及び乗算器数の上限Ｎｐａｓｓ等）を、入力部２からの操作に従い記憶部５（フィルタ構成ファイル５１）に記憶することにより、又は、予め記憶された記憶部５（フィルタ構成ファイル５１）に記憶された値を読み出すことにより、予め設定する。
0. Design specification setting (S0)
The processing unit 1 stores the design specifications (for example, conditions (range, value, ratio, etc.) for the pass band and the stop band and the upper limit N pass of the number of multipliers, etc.) according to the operation from the input unit 2. It is set in advance by storing it in the configuration file 51) or by reading the value stored in the storage unit 5 (filter configuration file 51) stored in advance.
図２４に、積和モジュールの縦続接続モデルＧ（ｆ）による遮断特性の図を示す。
図中、ｆ３及びｆ８０は次の通り。
ｆ３：−３［ｄＢ］ラインとクロスする周波数 （ｆ＝０から右に見て最初に−３［ｄＢ］ラインと交差する周波数点）
ｆ８０：−８０［ｄＢ］ラインとクロスする周波数（ｆ＝ｆｓ／２から左に見て−８０［ｄＢ］ラインと最初に交差する周波数点）
また、通過域と阻止域の周波数の比Ｒ（０＜Ｒ≦１）を、 Ｒ＝ｆ３／ｆ８０ と定義する。
Ｒが１に近いほど、急峻さが高いことを意味する。急峻な遮断特性は、例えば、ｆ３とｆ８０の比を表した値Ｒ（０＜Ｒ≦１）により、次式で表される。
Ｒ＝ｆ３／ｆ８０≒１
FIG. 24 shows a diagram of the cutoff characteristics of the product-sum module cascade connection model G (f).
In the figure, f 3 and f 80 are as follows.
f 3 : frequency that crosses the −3 [dB] line (a frequency point that first crosses the −3 [dB] line from the right of f = 0)
f 80 : frequency that crosses the −80 [dB] line (a frequency point that first crosses the −80 [dB] line when viewed to the left from f = f s / 2)
Further, the ratio R (0 <R ≦ 1) of the frequency between the passband and the stopband is defined as R = f 3 / f 80 .
The closer R is to 1, the higher the steepness. The steep cut-off characteristic is expressed by the following equation, for example, by a value R (0 <R ≦ 1) representing a ratio between f 3 and f 80 .
R = f 3 / f 80 ≈1
処理部１は、設計仕様を、例えば、以下のように設定することができる。
通過域 ［０，ｆ３］で−３［ｄＢ］以上
阻止域 ［ｆ８０，１］で−８０［ｄＢ］以下
Ｒ ≧Ｒ０（求めたフィルタの比Ｒが、予め定めた比Ｒ０以上であることを示す。）
ただし
０ ＜ｆ３＜ｆ８０＜１，
０ ＜Ｒ０≦１
The processing unit 1 can set the design specifications as follows, for example.
Pass band [0, f 3 ] is −3 [dB] or more Stop band [f 80 , 1] is −80 [dB] or less R ≧ R 0 (the calculated filter ratio R is a predetermined ratio R 0 or more (Indicates that
However, 0 <f 3 <f 80 <1,
0 <R 0 ≦ 1
ステップＳ１．（ｐの最大値の決定）
処理部１は、ステップＳ１により、設定されたｆ３等の各値を記憶部５（フィルタ構成ファイル５１）から読み出し、与えられたｆ３に合わせて最大スケール値ｐ＝Ｐを選択する。なお、処理部１は、Ｐの値を、入力部２又は記憶部５（フィルタ出力ファイル５３）により、予め定められるようにしてもよい。
すなわち、処理部１は、ｆ３ （ｐ）をＬｐの−３［ｄＢ］点とし、ｆ３ （０）は予め求めておき、そのとき
処理部１は、求めたＰを記憶部５（フィルタ出力ファイル５３）に記憶する。
Step S1. (Determination of the maximum value of p)
In step S1, the processing unit 1 reads each set value such as f 3 from the storage unit 5 (filter configuration file 51), and selects the maximum scale value p = P according to the given f 3 . The processing unit 1 may determine the value of P in advance by the input unit 2 or the storage unit 5 (filter output file 53).
That is, the processing unit 1 sets f 3 (p) as a -3 [dB] point of L p , and obtains f 3 (0) in advance.
The processing unit 1 stores the obtained P in the storage unit 5 (filter output file 53).
ステップＳ２．通過域主要部の形成
処理部１は、ステップＳ１により設定されたＮｐａｓｓ、Ｒ０等の各値を記憶部５（フィルタ構成ファイル５１、フィルタ出力ファイル５３）から読み出し、
（Ｎｐ （１），Ｎｐ （２），αｐ，βｐ）⊂｛０，１，２，・・・｝
の総当たりにより、設計仕様（例：Ｒ≧Ｒ０）となる組合わせのうち、乗算器数が最少となるものを選択する。
例えば、処理部１は、記憶部５（基本フィルタ特性ファイル５２）からＮｐ （１），Ｎｐ （２），αｐ，βｐで定められる該当するローパスフィルタ及びハイパスフィルタの特性を読み出し、上式によりＧｐａｓｓの特性を計算して求め、総当たりにより、設計仕様（例：Ｒ≧Ｒ０）となる組合わせのうち、乗算器数が最少となるものを選択する。このとき、処理部１は、通過域および阻止域の設計仕様に合致するものをさらに選択するようにしてもよい。
ただし、組合せルールとして以下を定義する。
（αｐ，βｐ）≠（０，０），
Ｎｐ （１）＝０⇒αｐ＝０，
Ｎｐ （２）＝０⇒βｐ＝０
Step S2. Formation of Passband Main Part The processing unit 1 reads each value such as N pass and R 0 set in step S1 from the storage unit 5 (filter configuration file 51, filter output file 53),
(N p (1) , N p (2) , α p , β p ) ⊂ {0, 1, 2,.
Of the combinations satisfying the design specifications (for example, R ≧ R 0 ), the one having the smallest number of multipliers is selected.
For example, the processing unit 1 reads the characteristics of the corresponding low-pass filter and high-pass filter determined by N p (1) , N p (2) , α p , β p from the storage unit 5 (basic filter characteristic file 52), The G pass characteristic is calculated by the above equation, and the combination having the minimum number of multipliers is selected from the combinations that satisfy the design specifications (eg, R ≧ R 0 ). At this time, the processing unit 1 may further select one that matches the design specifications of the passband and the stopband.
However, the following are defined as combination rules.
(Α p , β p ) ≠ (0, 0),
N p (1) = 0⇒α p = 0,
N p (2) = 0⇒β p = 0
上述の乗算器数は、次のようになる。
４（Ｎｐ （１）αｐ＋Ｎｐ （２）βｐ）≦Ｎｐａｓｓ
このようにして、処理部１は、求めたＮｐ （１）、Ｎｐ （２）、αｐ、βｐを記憶部５（フィルタ出力ファイル５３）に記憶する。
The number of multipliers described above is as follows.
4 (N p (1) α p + N p (2) β p ) ≦ N pass
In this way, the processing unit 1 stores the obtained N p (1) , N p (2) , α p , β p in the storage unit 5 (filter output file 53).
ステップＳ３．阻止域部の形成
処理部１は、
（Ｎｋ，Ｎｌ，αｐｋ，βｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を取って計算したとき、設計仕様（例：Ｒ≧Ｒ０）を保持している組合わせのうち、乗算器数が最少となるものを選択する。
例えば、処理部１は、記憶部５（基本フィルタ特性ファイル５２）からＮｋ，Ｎｌ，αｐｋ，βｑｌで定められる該当するローパスフィルタ及びハイパスフィルタの特性を読み出し、上式によりＧｓｔｏｐの特性を計算して求め、総当たりにより、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を取って計算したとき、設計仕様（例：Ｒ≧Ｒ０）を保持している組合わせのうち、乗算器数が最少となるものを選択する。このとき、処理部１は、通過域および阻止域の設計仕様に合致するものをさらに選択するようにしてもよい。
処理部１は、求めたＮｋ，Ｎｌ，αｐｋ，βｑｌを記憶部５（フィルタ出力ファイル５３）に記憶する。
Step S3. Formation of stop zone The processing section 1 is
(N k , N l , α pk , β ql ) ⊂ {0, 1, 2 ,.
By brute force
G = G pass G stop
When the calculation is performed, the combination having the minimum number of multipliers is selected from the combinations having the design specifications (for example, R ≧ R 0 ).
For example, processing unit 1, N k from the storage unit 5 (basic filter characteristic file 52), N l, α pk , read the characteristics of the low-pass and high-pass filters corresponding defined by beta ql, the above equation G stop By calculating the characteristics, by brute force,
G = G pass G stop
When the calculation is performed, the combination having the minimum number of multipliers is selected from the combinations having the design specifications (for example, R ≧ R 0 ). At this time, the processing unit 1 may further select one that matches the design specifications of the passband and the stopband.
The processing unit 1 stores the obtained N k , N l , α pk , β ql in the storage unit 5 (filter output file 53).
ステップＳ４．Ｇの構成及び出力
処理部１は、記憶部５（フィルタ出力ファイル５３）からＮｐ （１），Ｎｐ （２），αｐ，βｐ，Ｎｋ，Ｎｌ，αｐｋ，βｐｌ等のフィルタを構成するための仕様データ・パラメータを読み出し、さらに記憶部５（基本フィルタ特性ファイル５２）から基本ローパスフィルタとそのスケーリングしたフィルタ、基本ハイパスフィルタとそのスケーリングしたフィルタの特性を読み出し、Ｇｐａｓｓ及びＧｓｔｏｐを上述の各式に従い形成し、Ｇ＝ＧｐａｓｓＧｓｔｏｐに従いフィルタＧを形成し、そのフィルタＧの特性を表示部４に表示する及び／又は記憶部５（フィルタ出力ファイル５３）に記憶する。
Step S4. G Configuration and Output The processing unit 1 is configured to store N p (1) , N p (2) , α p , β p , N k , N l , α pk , β pl, etc. The specification data and parameters for configuring the filter of the basic low-pass filter and the scaled filter, the basic high-pass filter and the characteristics of the scaled filter are read out from the storage unit 5 (basic filter characteristic file 52), and G pass And G stop are formed according to the above-described equations, a filter G is formed according to G = G pass G stop , and the characteristics of the filter G are displayed on the display unit 4 and / or in the storage unit 5 (filter output file 53). Remember.
また、処理部１は、記憶部５（フィルタ出力ファイル５３）からＮｐ （１），Ｎｐ （２），αｐ，βｐ，Ｎｋ，Ｎｌ，αｐｋ，βｐｌ等のフィルタを構成するための仕様データ・パラメータを読み出し、各値を出力ＩＦ部３を介してフィルタ回路６に出力する。そして、処理部１は、読み出した各値に従い、フィルタ回路６により、Ｇｐａｓｓ及びＧｓｔｏｐを上述の各式に従い形成し、Ｇ＝ＧｐａｓｓＧｓｔｏｐに従いフィルタＧを形成するようにしてもよい。フィルタ回路６は、フィルタＧをコンピュータのシミュレーションで形成したり、ソフトウェアで形成することが出来る。また、フィルタ回路６は、出力ＩＦ部３から出力された各値に従い、ハードウェアでフィルタＧを形成するようにしてもよい。
なお、上述では、基本ローパスフィルタ及び基本ハイパスフィルタをスケーリングしたフィルタの特性を記憶部５（基本フィルタ特性ファイル５２）に予め記憶しておく例を説明したが、基本ローパスフィルタ及び基本ハイパスフィルタの特性のみを基本フィルタ特性ファイル５２に記憶しておき、処理部１が必要に応じてこれら特性をもとにスケーリングの処理をして所定のスケーリングフィルタの特性を求めて用いるようにしてもよい。
The processing unit 1, the storage unit 5 from (filter output file 53) N p (1), N p (2), α p, β p, N k, N l, α pk, β filters such as pl The specification data and parameters for configuration are read, and each value is output to the filter circuit 6 via the output IF unit 3. Then, the processing unit 1 may form G pass and G stop according to the above-described equations by the filter circuit 6 according to each read value, and form the filter G according to G = G pass G stop . The filter circuit 6 can form the filter G by computer simulation or software. The filter circuit 6 may form the filter G by hardware according to each value output from the output IF unit 3.
In the above description, the example in which the characteristics of the filter obtained by scaling the basic low-pass filter and the basic high-pass filter are stored in the storage unit 5 (basic filter characteristic file 52) in advance has been described. May be stored in the basic filter characteristic file 52, and the processing unit 1 may perform scaling processing based on these characteristics as necessary to obtain and use characteristics of a predetermined scaling filter.
５．ローパスフィルタの設計例
（１）基本的な特性改善
図２９に、Ｇ（ｆ）により特性が改善される例（ローパスフィルタ）の説明図を示す。
この図は、ローパスフィルタＬ０（ｆ）とＬ１（ｆ）を縦続接続することにより、次式のフィルタＧ（ｆ）を形成し、そのフィルタＧの特性を示したものである。
Ｇ（ｆ）＝Ｌ０（ｆ）Ｌ１（ｆ）
このように、要素となるフィルタを縦続接続することにより、急峻な特性に改善することができる。
（２）フローチャートによる設計例
図２５は、ローパスフィルタ仕様の説明図である。
ここでは、上述の構成手段に従い、ローパスフィルタの構成例を与える。所望の特性の仕様は、図示の通りとする。通過域、阻止域は正規化した周波数での区間である。
本実施の形態のフローチャートで設計したフィルタの構成式は次の通りである：
Ｇ＝Ｌ３ ７，９Ｌ１ ３，１Ｌ１ ４，２Ｌ１ ５，３（１−Ｈ１ １，１）（１−Ｈ１ ２，１）
5. Low pass filter design example
(1) Basic characteristic improvement FIG. 29 is an explanatory diagram of an example (low-pass filter) in which characteristics are improved by G (f).
This figure shows the characteristics of the filter G by forming the following filter G (f) by cascading low-pass filters L 0 (f) and L 1 (f).
G (f) = L 0 (f) L 1 (f)
Thus, steep characteristics can be improved by cascading element filters.
(2) Example of design by flowchart FIG. 25 is an explanatory diagram of the low-pass filter specification.
Here, a configuration example of a low-pass filter is given according to the above-described configuration means. The specifications of desired characteristics are as shown in the figure. The passband and stopband are sections with normalized frequencies.
The structural formula of the filter designed in the flowchart of the present embodiment is as follows:
G = L 3 7,9 L 1 3,1 L 1 4,2 L 1 5,3 (1-H 1 1,1 ) (1-H 1 2,1 )
この例では、Ｐ＝７を選択し、その上でα７＝０，１，２，３，４およびＮ７＝０，１，２，３，・・・等をトライアルし、Ｇｐａｓｓ＝Ｌ３ ７，９と設定した。
図２６は、Ｇｐａｓｓ及びＧｓｔｏｐ、フィルタＧの説明図である。
図２６（ａ）に、Ｇｐａｓｓの特性図を示す。Ｇｐａｓｓの特性は、通過域区間＝［０，０．０９６］、阻止域区間＝［０．０１３，１］、およびＲ＝０．７３８、乗算器数＝１５０個となっている。
次に阻止域については、Ｇｐａｓｓの第２〜４サイドローブを阻止しなくてはならないが、第３、第４サイドローブについては図２６（ｂ）中の（１−Ｈ１ １，１）および（１−Ｈ１ ２，１）によりほぼ阻止される。ここでは、Ｐ≦５を取ることにし、図２６（ｂ）から分かるように、第２サイドローブ中心付近はＬ１ ３，１とＬ１ ４，２により、右側付近はＬ１ ３，１と１−Ｈ１ ２，１により阻止されている。左側付近を阻止するために、ｐ＝５に対し、Ｎ５＝０，１，２，・・・およびα５＝０，１，２等をトライアルし、乗算器数との兼合いで（α５，Ｎ５）＝（１，３）を選択した。
In this example, select P = 7, On top of that alpha 7 = 0,1,2,3,4 and N 7 = 0, 1, 2, 3, and ... like to trial, G pass = L 3 Set to 7,9 .
FIG. 26 is an explanatory diagram of G pass and G stop and the filter G.
FIG. 26A shows a characteristic diagram of G pass . The characteristics of G pass are: pass band section = [0, 0.096], stop band section = [0.013, 1], and R = 0.338, and the number of multipliers = 150.
Next, as for the stop band, the second to fourth side lobes of G pass must be blocked, but for the third and fourth side lobes, (1-H 1 1,1 ) in FIG. And (1-H 1 2,1 ) is almost blocked. Here, P ≦ 5 is assumed, and as can be seen from FIG. 26 (b), the vicinity of the second side lobe center is L 1 3,1 and L 1 4,2 , and the right side is L 1 3,1 . Blocked by 1-H 1 2,1 . In order to prevent the vicinity of the left side, N 5 = 0, 1, 2,... And α 5 = 0, 1, 2, etc. are trialed for p = 5, and in combination with the number of multipliers (α 5 , N 5 ) = (1, 3).
図２７に、従来法および本発明で構成したフィルタの特性図を示す。（ａ）は最小２乗法、（ｂ）はＲｅｍｅｚ法、（ｃ）は、本発明による方法である。
図２８は、各設計法での乗算器数及びＲの比較を示す図である。ここで乗算器数は、特性が最初に仕様を完全に満たすようになったときのものである。本発明による方法は、最小２乗法に比べると乗算器数、Ｒともに優っている。Ｒｅｍｅｚ法はＲは本発明による方法よりも僅かに優っているが、乗算器数が１１４２と多い。Ｒｅｍｅｚ法に対する優位性の確認を補足するため、Ｒｅｍｅｚ法のＲ＝０．７６２を超えるＲ値（ここでは＝０．７６７）となったときの乗算器数をみると３６５であった。
この結果により、本発明による積和モジュールによる要素フィルタの縦続接続による急峻なローパスフィルタ特性近似モデルの有効性が示された。
FIG. 27 is a characteristic diagram of a filter constructed according to the conventional method and the present invention. (A) is the least square method, (b) is the Remez method, and (c) is the method according to the present invention.
FIG. 28 is a diagram showing a comparison of the number of multipliers and R in each design method. Here, the number of multipliers is the one when the characteristic first meets the specification completely. The method according to the present invention is superior in both the number of multipliers and R as compared with the method of least squares. In the Remez method, R is slightly superior to the method according to the present invention, but the number of multipliers is as large as 1142. To supplement the confirmation of the superiority over the Remez method, the number of multipliers when the R value exceeds R = 0.762 (here, 0.767) in the Remez method is 365.
As a result, the effectiveness of the steep low-pass filter characteristic approximation model by the cascade connection of the element filters by the product-sum module according to the present invention was shown.
６．追記
本発明のフィルタの設計方法又はフィルタの設計装置・システムは、その各手順をコンピュータに実行させるためのフィルタの設計プログラム、フィルタの設計プログラムを記録したコンピュータ読み取り可能な記録媒体、フィルタの設計プログラムを含みコンピュータの内部メモリにロード可能なプログラム製品、そのプログラムを含むサーバ等のコンピュータ、等により提供されることができる。
6). Addendum The filter design method or filter design apparatus / system of the present invention includes a filter design program for causing a computer to execute each procedure, a computer-readable recording medium recording the filter design program, and a filter design program. Can be provided by a program product that can be loaded into an internal memory of a computer, a computer such as a server that includes the program, and the like.
上述には、主に、３次のＣ−ｔｙｐｅ Ｆｌｕｅｎｃｙ関数について説明したが、Ｆｌｕｅｎｃｙ関数としてはこれに限らず、区分的ｍ次多項式を用いることができ、また、Ｃ−ｔｙｐｅに限らずＥ−ｔｙｐｅ（波形調整パラメータ付き補間関数）等のＦｌｕｅｎｃｙ関数を用いてもよい。
本発明は、音響技術、映像技術、画像技術、伝送技術、通信技術、アナログデジタル変換・デジタルアナログ変換技術、圧縮・解凍技術、暗号・解読（解凍）技術、フィルタ技術等、様々な技術に適用することができる。
In the above description, the third-order C-type Fluency function has been mainly described. However, the Fluency function is not limited to this, and a piecewise m-order polynomial can be used. The C-type F-function is not limited to E- A fluency function such as type (interpolation function with waveform adjustment parameter) may be used.
The present invention is applied to various technologies such as audio technology, video technology, image technology, transmission technology, communication technology, analog-digital conversion / digital-analog conversion technology, compression / decompression technology, encryption / decryption (decompression) technology, filter technology, etc. can do.
１−１〜１−Ｎ 遅延素子
２−０〜２−Ｎ 乗算器
３ 加算器
１１−１〜１１−Ｍ 遅延素子
１２−０〜１２−Ｍ 乗算器
１３ 加算器
1-1 to 1-N delay element 2-0 to 2-N multiplier 3 adder 11-1 to 11-M delay element 12-0 to 12-M multiplier 13 adder
Claims (24)
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＬＨと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、
前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタ。
A low-pass basic filter L 0 having a filter coefficient as a node value of a sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L M obtained by frequency scaling the low-pass basic filter When, with the high-pass basic filter H 0 where the sign of the filter coefficients is inverted every other was coefficients, a plurality of high-pass filter H M with the high-pass type elementary filters and frequency scaling, by , A passband filter G pass formed by cascade connection as represented by the following equation:
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter L H are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk, Nk N 1 : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
With
The passband portions filter G pass and the stopband part filter formed by a filter G stop cascaded.
ｋ：サンプリング時間間隔
ａｋ：フィルタ係数 The filter according to claim 1, wherein the basic low-pass filter is expressed as follows in the sampling function ψ.
入力信号を入力し、それぞれ１サンプル遅延させる縦続接続された第１〜第６の遅延素子と、
前記入力信号に第１の係数を乗算する第１の乗算器と、
前記第２の遅延素子の出力に第２の係数を乗算する第２の乗算器と、
前記第４の遅延素子の出力に前記第２の係数を乗算する第３の乗算器と、
前記第６の遅延素子の出力に前記第１の係数を乗算する第４の乗算器と、
前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
前記第１の加算器の出力と前記第３の遅延素子の出力を加算する第２の加算器と、
前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
を備えたことを特徴とする請求項１乃至４のいずれかに記載のフィルタ。
The low-pass basic filter L 0 (z) is
First to sixth delay elements connected in cascade to input an input signal and delay each sample by one sample;
A first multiplier for multiplying the input signal by a first coefficient;
A second multiplier for multiplying the output of the second delay element by a second coefficient;
A third multiplier for multiplying the output of the fourth delay element by the second coefficient;
A fourth multiplier for multiplying the output of the sixth delay element by the first coefficient;
A first adder for adding the output of the first multiplier and the output of the second multiplier;
A second adder for adding the output of the first adder and the output of the third delay element;
A third adder for adding the output of the second adder and the output of the third multiplier;
5. The fourth adder for adding the output of the third adder and the output of the fourth multiplier to output an output signal. The filter described.
入力信号を入力し、それぞれＭ＋１サンプル遅延させる縦続接続された第１〜第６の遅延素子ブロックと、
前記入力信号に第１の係数を乗算する第１の乗算器と、
前記第２の遅延素子ブロックの出力に第２の係数を乗算する第２の乗算器と、
前記第４の遅延素子ブロックの出力に前記第２の係数を乗算する第３の乗算器と、
前記第６の遅延素子ブロックの出力に前記第１の係数を乗算する第４の乗算器と、
前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
前記第１の加算器の出力と前記第３の遅延素子ブロックの出力を加算する第２の加算器と、
前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
を備えたことを特徴とする請求項１乃至４のいずれかに記載のフィルタ。
The low-pass filter L M (z) is
First to sixth delay element blocks connected in cascade to input an input signal and delay M + 1 samples respectively;
A first multiplier for multiplying the input signal by a first coefficient;
A second multiplier for multiplying the output of the second delay element block by a second coefficient;
A third multiplier for multiplying the output of the fourth delay element block by the second coefficient;
A fourth multiplier for multiplying the output of the sixth delay element block by the first coefficient;
A first adder for adding the output of the first multiplier and the output of the second multiplier;
A second adder for adding the output of the first adder and the output of the third delay element block;
A third adder for adding the output of the second adder and the output of the third multiplier;
5. The fourth adder for adding the output of the third adder and the output of the fourth multiplier to output an output signal. The filter described.
The filter according to claim 5 or 6, wherein the first coefficient and the second coefficient are -1/16 and 9/16, respectively.
入力信号を入力し、それぞれ１サンプル遅延させる縦続接続された第１〜第６の遅延素子と、
前記入力信号に第１の係数を乗算する第１の乗算器と、
前記第２の遅延素子の出力に第２の係数を乗算する第２の乗算器と、
前記第４の遅延素子の出力に前記第２の係数を乗算する第３の乗算器と、
前記第６の遅延素子の出力に前記第１の係数を乗算する第４の乗算器と、
前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
前記第１の加算器の出力と前記第３の遅延素子の出力を加算する第２の加算器と、
前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
を備えたことを特徴とする請求項１乃至７のいずれかに記載のフィルタ。 The high-pass basic filter H 0 (z) is
First to sixth delay elements connected in cascade to input an input signal and delay each sample by one sample;
A first multiplier for multiplying the input signal by a first coefficient;
A second multiplier for multiplying the output of the second delay element by a second coefficient;
A third multiplier for multiplying the output of the fourth delay element by the second coefficient;
A fourth multiplier for multiplying the output of the sixth delay element by the first coefficient;
A first adder for adding the output of the first multiplier and the output of the second multiplier;
A second adder for adding the output of the first adder and the output of the third delay element;
A third adder for adding the output of the second adder and the output of the third multiplier;
8. A fourth adder for adding an output of the third adder and an output of the fourth multiplier to output an output signal. 8. The filter described.
入力信号を入力し、それぞれＭ＋１サンプル遅延させる縦続接続された第１〜第６の遅延素子ブロックと、
前記入力信号に第１の係数を乗算する第１の乗算器と、
前記第２の遅延素子ブロックに第２の係数を乗算する第２の乗算器と、
前記第４の遅延素子ブロックの出力に前記第２の係数を乗算する第３の乗算器と、
前記第６の遅延素子ブロックの出力に前記第１の係数を乗算する第４の乗算器と、
前記第１の乗算器の出力と前記第２の乗算器の出力を加算する第１の加算器と、
前記第１の加算器の出力と前記第３の遅延素子ブロックの出力を加算する第２の加算器と、
前記第２の加算器の出力と前記第３の乗算器の出力を加算する第３の加算器と、
前記第３の加算器の出力と前記第４の乗算器の出力を加算して、出力信号を出力する第４の加算器と
を備えたことを特徴とする請求項１乃至７のいずれかに記載のフィルタ。 The high-pass filter H M (z) is
First to sixth delay element blocks connected in cascade to input an input signal and delay M + 1 samples respectively;
A first multiplier for multiplying the input signal by a first coefficient;
A second multiplier for multiplying the second delay element block by a second coefficient;
A third multiplier for multiplying the output of the fourth delay element block by the second coefficient;
A fourth multiplier for multiplying the output of the sixth delay element block by the first coefficient;
A first adder for adding the output of the first multiplier and the output of the second multiplier;
A second adder for adding the output of the first adder and the output of the third delay element block;
A third adder for adding the output of the second adder and the output of the third multiplier;
8. A fourth adder for adding an output of the third adder and an output of the fourth multiplier to output an output signal. 8. The filter described.
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタを設計する設計システムであって、
前記設計システムは、
設計仕様・条件、前記低域通過型基本フィルタＬ０・前記複数の低域通過型フィルタＬＭ・高域通過型基本フィルタＨ０・前記複数の高域通過型フィルタＨＭの特性、設計されたフィルタ構成を定義するためのデータを記憶する記憶部と、
前記記憶部にアクセスして、フィルタを設計する処理を実行するための処理部と
を備え、
処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力する手段と、
処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定める手段と、
処理部は、前記通過域部フィルタＧｐａｓｓにおいて設定した乗算器数の上限 Ｎｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎｐ （１），Ｎｐ （２），αｐ，βｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記通過域部フィルタＧｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇｐａｓｓを形成し、求めたＮｐ （１）、Ｎｐ （２）、αｐ、βｐを記憶部に記憶する手段と、
処理部は、前記阻止域部フィルタＧｓｔｏｐを
（Ｎｋ，Ｎｌ，αｐｋ，βｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭ特性を記憶部から読み出し、前記阻止部フィルタＧｓｔｏｐの特性を求め、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮｋ，Ｎｌ，αｐｋ，βｑｌを記憶部に記憶し、
処理部は、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成する手段と、
を含むフィルタの設計システム。
A low-pass basic filter L 0 having a filter coefficient as a node value of a sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L M obtained by frequency scaling the low-pass basic filter A high-pass basic filter H 0 having a coefficient obtained by inverting the sign of every other filter coefficient, and a plurality of high-pass filters H M obtained by frequency scaling the high-pass basic filter, A passband filter Gpass formed by cascade connection as represented by the following equation;
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk, Nk N 1 : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
The provided, a said passband portion filter G pass and design system for designing a filter formed by cascading the stopband part filter G stop,
The design system is
Design specifications and conditions, the low-pass basic filter L 0 · said plurality of low-pass filter L M-high-pass basic filter H 0 - the characteristics of a plurality of high-pass filter H M, is designed A storage unit for storing data for defining a filter configuration;
A processing unit for accessing the storage unit and executing a process of designing a filter;
The processing unit is configured to input a design specification including a passband and a stopband ratio R representing a passband, a stopband, and a cutoff characteristic from the input unit or the storage unit;
The processing unit inputs the maximum scale value P from the input unit or the storage unit, or means for determining based on the initial setting value;
The processing unit does not exceed the upper limit N pass ε {1, 2,...} Of the number of multipliers set in the passband filter G pass .
(N p (1) , N p (2) , α p , β p ) ⊂ {0, 1, 2,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Reading, obtaining the characteristics of the passband filter Gpass, and forming the passband part Gpass by selecting the combination that satisfies the design specifications and having the smallest number of multipliers Means for storing N p (1) , N p (2) , α p , β p in the storage unit;
The processing unit sets the stopband filter G stop to
(N k , N l , α pk , β ql ) ⊂ {0, 1, 2 ,.
The corresponding low-pass basic filter L 0 and low-pass filter L M , high-pass basic filter H 0 and high-pass filter H M characteristics are read out from the storage unit. , Determining the characteristics of the blocking unit filter G stop ,
G = G pass G stop
, N k , N l , α pk , β ql are stored in the storage unit by selecting the combination that minimizes the number of multipliers from among the combinations that satisfy the design specifications.
Processing unit includes means for forming a filter G having properties satisfying the design specifications from the cascading said passband portion filter G pass and the stopband part filter G stop,
Filter design system including.
ｆ３：−３［ｄＢ］ラインとクロスする周波数（設計仕様で与えられる。）
ｆ３ （０）：Ｌｐの−３［ｄＢ］点（予め設定される。）
ｆ３ （ｐ）：Ｌｐの−３［ｄＢ］点
12. The filter design system according to claim 11, wherein the processing unit sets the maximum scale value P as P and the minimum p as expressed by the following equation as P.
f 3 : frequency crossing the −3 [dB] line (given by design specifications)
f 3 (0) : −3 [dB] point of L p (preset)
f 3 (p) : −3 [dB] point of L p
処理部は、記憶部から、前記パラメータに該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、
処理部は、Ｇｐａｓｓ及びＧｓｔｏｐを上述の各式に従い形成し、Ｇ＝ＧｐａｓｓＧｓｔｏｐに従いフィルタＧを形成し、前記フィルタＧの特性を記憶部に記憶する、及び／又は、表示部に表示することを特徴とする請求項１１又は１２に記載のフィルタの設計システム。
The processing unit reads parameters for determining a filter configuration including N p (1) , N p (2) , α p , β p , N k , N l , α pk , β pl from the storage unit,
The processing unit, from the storage unit, the low-pass basic filter L 0 and the low-pass filter L M corresponding to the parameter, the high-pass basic filter H 0 and the high-pass filter H M. Characteristics from the storage unit,
The processing unit forms G pass and G stop according to the above-described equations, forms a filter G according to G = G pass G stop , stores the characteristics of the filter G in the storage unit, and / or displays on the display unit 13. The filter design system according to claim 11, wherein the filter design system is displayed.
The processing unit reads parameters for determining a filter configuration including N p (1) , N p (2) , α p , β p , N k , N l , α pk , β pl from the storage unit, and each value Is output to the filter circuit for configuring the filter via the output IF unit, and G pass and G stop are formed in the filter circuit according to the above-described equations, and the filter G is formed according to G = G pass G stop The filter design system according to any one of claims 11 to 13, wherein the filter design system is used.
15. The filter design system according to claim 14, wherein the filter circuit forms the filter G by computer simulation, or software or hardware.
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタの設計方法であって、
処理部は、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力するステップと、
処理部は、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定めるステップと、
処理部は、前記通過域部フィルタＧｐａｓｓにおいて設定した乗算器数の上限 Ｎｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎｐ （１），Ｎｐ （２），αｐ，βｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記通過域部フィルタＧｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇｐａｓｓを形成し、求めたＮｐ （１）、Ｎｐ （２）、αｐ、βｐを記憶部に記憶するステップと、
処理部は、前記阻止域部フィルタＧｓｔｏｐを
（Ｎｋ，Ｎｌ，αｐｋ，βｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記阻止部フィルタＧｓｔｏｐの特性を求め、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮｋ，Ｎｌ，αｐｋ，βｑｌを記憶部に記憶し、
処理部は、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成するステップと、
を含むフィルタの設計方法。
A low-pass basic filter L 0 having a filter coefficient as a node value of a sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L M obtained by frequency scaling the low-pass basic filter When, with the high-pass basic filter H 0 where the sign of the filter coefficients is inverted every other was coefficients, a plurality of high-pass filter H M with the high-pass type elementary filters and frequency scaling, by , A passband filter G pass formed by cascade connection as represented by the following equation:
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk, Nk N 1 : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
The provided, a said passband portion filter G pass and design method of the filter formed by cascading the stopband part filter G stop,
The processing unit inputs a design specification including a passband and a stopband ratio R representing a passband, a stopband, and a cutoff characteristic from the input unit or the storage unit;
The processing unit inputs the maximum scale value P from the input unit or the storage unit, or determines based on the initial setting value;
The processing unit does not exceed the upper limit N pass ε {1, 2,...} Of the number of multipliers set in the passband filter G pass .
(N p (1) , N p (2) , α p , β p ) ⊂ {0, 1, 2,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Reading, obtaining the characteristics of the passband filter Gpass, and forming the passband part Gpass by selecting the combination that satisfies the design specifications and having the smallest number of multipliers Storing N p (1) , N p (2) , α p , β p in the storage unit;
The processing unit sets the stopband filter G stop to
(N k , N l , α pk , β ql ) ⊂ {0, 1, 2 ,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Read out, determine the characteristics of the blocking unit filter G stop ,
G = G pass G stop
, N k , N l , α pk , β ql are stored in the storage unit by selecting the combination that minimizes the number of multipliers from among the combinations that satisfy the design specifications.
Processing unit comprises the steps of forming a filter G having properties satisfying the design specifications from the cascading said passband portion filter G pass and the stopband part filter G stop,
Design method of filter including
ｆ３：−３［ｄＢ］ラインとクロスする周波数（設計仕様で与えられる。）
ｆ３ （０）：Ｌｐの−３［ｄＢ］点（予め設定される。）
ｆ３ （ｐ）：Ｌｐの−３［ｄＢ］点
17. The filter design method according to claim 16, wherein the processing unit sets the maximum scale value P as P and the minimum p as the following expression as P.
f 3 : frequency crossing the −3 [dB] line (given by design specifications)
f 3 (0) : −3 [dB] point of L p (preset)
f 3 (p) : −3 [dB] point of L p
処理部は、記憶部から、前記パラメータに該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、
処理部は、Ｇｐａｓｓ及びＧｓｔｏｐを上述の各式に従い形成し、Ｇ＝ＧｐａｓｓＧｓｔｏｐに従いフィルタＧを形成し、前記フィルタＧの特性を記憶部に記憶する、及び／又は、表示部に表示することを特徴とする請求項１６又は１７に記載のフィルタの設計方法。
The processing unit reads parameters for determining a filter configuration including N p (1) , N p (2) , α p , β p , N k , N l , α pk , β pl from the storage unit,
The processing unit, from the storage unit, the low-pass basic filter L 0 and the low-pass filter L M corresponding to the parameter, the high-pass basic filter H 0 and the high-pass filter H M. Characteristics from the storage unit,
The processing unit forms G pass and G stop according to the above-described equations, forms a filter G according to G = G pass G stop , stores the characteristics of the filter G in the storage unit, and / or displays on the display unit 18. The filter design method according to claim 16, wherein the filter is displayed.
The processing unit reads parameters for determining a filter configuration including N p (1) , N p (2) , α p , β p , N k , N l , α pk , β pl from the storage unit, and each value Is output to the filter circuit for configuring the filter via the output IF unit, and G pass and G stop are formed in the filter circuit according to the above-described equations, and the filter G is formed according to G = G pass G stop The filter design method according to claim 16, wherein the filter design method is performed.
αＰ，βＰ ：累乗値（同じＬＰ，Ｎ１や［１−ＨＰ，Ｎ２］をαＰ回、βＰ回接続することを示す。ここで、記載の都合上、Ｎ１＝Ｎｐ （１），Ｎ２＝Ｎｐ （２） とした。）
ＮＰ （１） ：Ｌｐ，Ｎ１においてＨＰのラダー接続の段数
ＮＰ （２） ：［１−Ｈｐ，Ｎ２］においてＬＰのラダー接続の段数
Ｐ ：周波数を（Ｐ＋１）倍にスケーリングしたフィルタを示す。
前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭと、により、次式で表されるように縦続接続して形成された阻止域部フィルタＧｓｔｏｐと、
Ｎｋ ：Ｌｐｋ，ＮｋにおいてＨｐのラダー接続の段数
Ｎｌ ：［１−Ｈｑｌ，Ｎｌ］においてＬｐのラダー接続の段数
ｐｋ，ｑｌ：周波数をそれぞれ、（ｐｋ＋１）、（ｑｌ＋１）倍にスケーリングしたフィルタを示す。
を備え、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することで形成されたフィルタをコンピュータで設計するための設計プログラムであって、
処理部が、通過域、阻止域、遮断特性を表す通過域と阻止域の比Ｒを含む設計仕様を入力部又は記憶部から入力するステップと、
処理部が、最大スケール値Ｐを、入力部又は記憶部から入力する、又は、初期設定値に基づき定めるステップと、
処理部が、前記通過域部フィルタＧｐａｓｓにおいて設定した乗算器数の上限 Ｎｐａｓｓ∈｛１，２，・・・｝ を越えないように、
（Ｎｐ （１），Ｎｐ （２），αｐ，βｐ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記通過域部フィルタＧｐａｓｓの特性を求め、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、前記通過域部Ｇｐａｓｓを形成し、求めたＮｐ （１）、Ｎｐ （２）、αｐ、βｐを記憶部に記憶するステップと、
処理部が、前記阻止域部フィルタＧｓｔｏｐを
（Ｎｋ，Ｎｌ，αｐｋ，βｑｌ）⊂｛０，１，２，・・・｝
の総当たりにより、該当する前記低域通過型基本フィルタＬ０及び前記低域通過型フィルタＬＭ、前記高域通過型基本フィルタＨ０及び前記高域通過型フィルタＨＭの特性を記憶部から読み出し、前記阻止部フィルタＧｓｔｏｐの特性を求め、
Ｇ＝ＧｐａｓｓＧｓｔｏｐ
を計算したとき、前記設計仕様を満たす組合わせのうち、乗算器数が最少となるものを選択することにより、求めたＮｋ，Ｎｌ，αｐｋ，βｑｌを記憶部に記憶し、
処理部が、前記通過域部フィルタＧｐａｓｓ及び前記阻止域部フィルタＧｓｔｏｐを縦続接続することより設計仕様を満たす特性を有するフィルタＧを形成するステップと、
をコンピュータに実行させるためのフィルタの設計プログラム。
A low-pass basic filter L 0 having a filter coefficient as a node value of a sampling function composed of a finite piecewise polynomial, and a plurality of low-pass filters L M obtained by frequency scaling the low-pass basic filter A high-pass basic filter H 0 having a coefficient obtained by inverting the sign of every other filter coefficient, and a plurality of high-pass filters H M obtained by frequency scaling the high-pass basic filter, A passband filter Gpass formed by cascade connection as represented by the following equation;
α P , β P : power value (same L P, N1 or [1-H P, N2 ] are connected α P times, β P times. Here, for convenience of description, N1 = N p ( 1) , N2 = N p (2) )
N P (1): L p , the number of stages of N1 H P ladder connection in N P (2): [1 -H p, N2] in L number P ladder connection P : Indicates a filter whose frequency is scaled by (P + 1) times.
The low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are cascaded as represented by the following equation: A stopband filter G stop formed by connection;
N k : Number of stages of ladder connection of H p at L pk, Nk N 1 : Number of stages of ladder connection of L p at [1-H ql, Nl ] p k , q l : Frequency (p k +1), respectively A filter scaled by (q l +1) times is shown.
A design program for designing with a computer a filter formed by cascading the passband filter G pass and the stopband filter G stop ,
A processing unit that inputs a design specification including a passband, a stopband, a ratio R between a passband and a stopband that represents a cutoff characteristic, from the input unit or the storage unit;
A step in which the processing unit inputs the maximum scale value P from the input unit or the storage unit or determines based on an initial setting value;
In order that the processing unit does not exceed the upper limit N pass ε {1, 2,...} Of the number of multipliers set in the passband filter G pass ,
(N p (1) , N p (2) , α p , β p ) ⊂ {0, 1, 2,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Reading, obtaining the characteristics of the passband filter Gpass, and forming the passband part Gpass by selecting the combination that satisfies the design specifications and having the smallest number of multipliers Storing N p (1) , N p (2) , α p , β p in the storage unit;
The processing unit converts the stopband filter G stop to
(N k , N l , α pk , β ql ) ⊂ {0, 1, 2 ,.
The characteristics of the corresponding low-pass basic filter L 0 and the low-pass filter L M , the high-pass basic filter H 0 and the high-pass filter H M are stored in the storage unit. Read out, determine the characteristics of the blocking unit filter G stop ,
G = G pass G stop
, N k , N l , α pk , β ql are stored in the storage unit by selecting the combination that minimizes the number of multipliers from among the combinations that satisfy the design specifications.
A processing unit forming a filter G having characteristics satisfying design specifications by cascading the pass band filter G pass and the stop band filter G stop ;
Filter design program that allows a computer to execute a program.
The filter according to claim 20 or 21, wherein a correction filter having a stop band characteristic as a required characteristic is configured by the scaling filter, and the correction filter is cascaded to the pass band characteristic filter. A filter characterized by
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008151982A JP4968850B2 (en) | 2008-06-10 | 2008-06-10 | Filter, filter design system, design method, and design program |
| PCT/JP2009/059953 WO2009150949A1 (en) | 2008-06-10 | 2009-06-01 | Filter |
| EP09762379.7A EP2315353B1 (en) | 2008-06-10 | 2009-06-01 | Filter |
| US12/997,233 US8949303B2 (en) | 2008-06-10 | 2009-06-01 | Filter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008151982A JP4968850B2 (en) | 2008-06-10 | 2008-06-10 | Filter, filter design system, design method, and design program |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009302664A true JP2009302664A (en) | 2009-12-24 |
| JP4968850B2 JP4968850B2 (en) | 2012-07-04 |
Family
ID=41549145
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008151982A Active JP4968850B2 (en) | 2008-06-10 | 2008-06-10 | Filter, filter design system, design method, and design program |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4968850B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746672A (en) * | 2013-12-20 | 2014-04-23 | 河海大学常州校区 | Dispersion-coefficient FIR filter optimized design method |
| CN114584091A (en) * | 2022-03-21 | 2022-06-03 | 湖南冠陶电子科技有限公司 | Multilayer EMI filter and filtering control system thereof |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629786A (en) * | 1991-10-08 | 1994-02-04 | Crystal Semiconductor Corp | Low-accuracy fir filter for digital interpolation |
| JP2001177412A (en) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | Oversampling processing circuit and digital/analog converter |
| WO2004008637A1 (en) * | 2002-07-15 | 2004-01-22 | Neuro Solution Corp. | Digital filter designing method, digital filter designing program, digital filter |
| WO2007102611A1 (en) * | 2006-03-07 | 2007-09-13 | Neuro Solution Corp. | Interpolation function generation circuit |
-
2008
- 2008-06-10 JP JP2008151982A patent/JP4968850B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0629786A (en) * | 1991-10-08 | 1994-02-04 | Crystal Semiconductor Corp | Low-accuracy fir filter for digital interpolation |
| JP2001177412A (en) * | 1999-12-17 | 2001-06-29 | Sakai Yasue | Oversampling processing circuit and digital/analog converter |
| WO2004008637A1 (en) * | 2002-07-15 | 2004-01-22 | Neuro Solution Corp. | Digital filter designing method, digital filter designing program, digital filter |
| WO2007102611A1 (en) * | 2006-03-07 | 2007-09-13 | Neuro Solution Corp. | Interpolation function generation circuit |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103746672A (en) * | 2013-12-20 | 2014-04-23 | 河海大学常州校区 | Dispersion-coefficient FIR filter optimized design method |
| CN114584091A (en) * | 2022-03-21 | 2022-06-03 | 湖南冠陶电子科技有限公司 | Multilayer EMI filter and filtering control system thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4968850B2 (en) | 2012-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4258545B2 (en) | Digital low-pass filter | |
| JP5638787B2 (en) | Subband signal processing | |
| US7196648B1 (en) | Non-integer decimation using cascaded intergrator-comb filter | |
| US11263293B2 (en) | Digital sample rate conversion | |
| US7529788B2 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| WO2009150949A1 (en) | Filter | |
| JP4300272B2 (en) | Digital filter and design method thereof | |
| JP2010041311A (en) | Filter, and configuration system and configuration method of filter | |
| US20100235420A1 (en) | Desensitized Filters with Droop Correction | |
| JP4968850B2 (en) | Filter, filter design system, design method, and design program | |
| US20160182015A1 (en) | Fractional and integer ratio polyphase interpolation filter | |
| US9374067B2 (en) | Optimally factored interpolated FIR filter design | |
| US7292630B2 (en) | Limit-cycle-free FIR/IIR halfband digital filter with shared registers for high-speed sigma-delta A/D and D/A converters | |
| US7242326B1 (en) | Sample rate conversion combined with filter | |
| JP4989575B2 (en) | Filter and filter configuration method | |
| Awasthi et al. | Compensated CIC-hybrid signed digit decimation filter | |
| US10943330B2 (en) | Image processing filter | |
| WO2004036746A1 (en) | Digital filter design method and device, digital filter design program, and digital filter | |
| US9819330B2 (en) | Filter for interpolated signals | |
| Sahour et al. | FPGA implementation of Daubeshies polyphase-decimator filter | |
| JP2010021860A (en) | Band separation filter and band separation method | |
| Meyer-Baese et al. | Multirate signal processing | |
| JPH06196969A (en) | Finite impulse response filter | |
| Babic et al. | Modulated bandpass Farrow Decimators and Interpolators | |
| JPH0779134A (en) | Digital filter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110802 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120309 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120328 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120330 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150413 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4968850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |