JP2009290373A - A/d converter - Google Patents

A/d converter Download PDF

Info

Publication number
JP2009290373A
JP2009290373A JP2008138683A JP2008138683A JP2009290373A JP 2009290373 A JP2009290373 A JP 2009290373A JP 2008138683 A JP2008138683 A JP 2008138683A JP 2008138683 A JP2008138683 A JP 2008138683A JP 2009290373 A JP2009290373 A JP 2009290373A
Authority
JP
Japan
Prior art keywords
unit
conversion
signal
digital data
block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008138683A
Other languages
Japanese (ja)
Other versions
JP4774079B2 (en
Inventor
Naoyuki Wasa
直行 和佐
Takeshi Takashima
剛 高島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Industrial Devices SUNX Tatsuno Co Ltd
Original Assignee
Panasonic Electric Works Tatsuno Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Electric Works Tatsuno Co Ltd filed Critical Panasonic Electric Works Tatsuno Co Ltd
Priority to JP2008138683A priority Critical patent/JP4774079B2/en
Publication of JP2009290373A publication Critical patent/JP2009290373A/en
Application granted granted Critical
Publication of JP4774079B2 publication Critical patent/JP4774079B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an A/D converter capable of being miniaturized even while preventing noise intrusion. <P>SOLUTION: The A/D converter includes: two A/D conversion blocks CB provided with a signal selection part 2 for selecting one from a plurality of inputted analog signals and outputting it and an A/D conversion part 3 for preparing digital data from the analog signal outputted from the signal selection part 2; and a data transfer block TB for outputting the digital data to an external apparatus MB. To a transmission path between the A/D conversion block CB and the data transfer block TB, an insulated transmitter 8 for transmitting data between an input end and an output end electrically insulated from each other is inserted. Each A/D conversion block CB is provided with an operation processing part 4 for executing: signal selection processing of controlling the signal selection part 2 so as to output a desired analog signal; and data output processing of transmitting the digital data prepared in the A/D conversion part 3 to the data transfer block TB by the insulated transmitter 8. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、A/D変換装置に関するものである。   The present invention relates to an A / D conversion device.

従来から、負荷機器の動作をシーケンシャルに制御するプログラマブルコントローラが提供されている。このようなプログラマブルコントローラとしては、CPUユニットや電源ユニットなどの各種の機能ユニットをマザーボードに装着してなるものや、各種機能ユニットをコントロールユニットに装着してなるものが提案されており、マザーボードに装着するユニットや、コントロールユニットに装着する機能ユニットの組み合わせによって様々な用途に使用することができる。例えば、プログラマブルコントローラは種々のフィードバック制御などにも利用されており、この場合には、センサなどから温度などを示すアナログ信号を取り込むために、アナログ信号をデジタル(ディジタル)データに変換するA/D変換装置(A/D変換ユニット)が用いられる。   Conventionally, a programmable controller that sequentially controls the operation of a load device has been provided. As such a programmable controller, there are proposed ones in which various functional units such as a CPU unit and a power supply unit are mounted on the motherboard, and those in which various functional units are mounted on the control unit. It can be used for various purposes depending on the combination of the unit to be used and the functional unit attached to the control unit. For example, the programmable controller is also used for various feedback controls. In this case, in order to take in an analog signal indicating temperature or the like from a sensor or the like, an A / D that converts the analog signal into digital (digital) data. A conversion device (A / D conversion unit) is used.

この種のA/D変換装置としては、例えば図3に示すものが提案されている。図3に示すA/D変換装置は、主として、複数のアナログ信号が入力されるアナログ信号入力部1と、アナログ信号入力部1に接続された信号選択部2および当該信号選択部2より出力されたアナログ信号を量子化してデジタルデータを作成するA/D変換部3を有した2つのA/D変換ブロックCB(必要に応じて符号CB1,CB2で区別する)と、A/D変換装置の全体的な制御を行う演算処理部4および各A/D変換ブロックCBで作成されたデジタルデータを一時的に記憶するバッファ用の記憶部5を有したデータ転送ブロックTBとを備える。   As this type of A / D converter, for example, the one shown in FIG. 3 has been proposed. The A / D converter shown in FIG. 3 is mainly output from an analog signal input unit 1 to which a plurality of analog signals are input, a signal selection unit 2 connected to the analog signal input unit 1, and the signal selection unit 2. Two A / D conversion blocks CB having an A / D conversion unit 3 that quantizes the analog signal to create digital data (distinguished by reference numerals CB1 and CB2 as necessary), and an A / D conversion device An arithmetic processing unit 4 that performs overall control and a data transfer block TB that includes a buffer storage unit 5 that temporarily stores digital data created by each A / D conversion block CB.

アナログ信号入力部1は、アナログ信号を出力する機器、例えば種々のセンサの電線を接続する複数の電線接続端子(図示せず)を備えた端子台などにより構成される。図3に示すA/D変換装置においては、アナログ信号入力部1は、A/D変換ブロックCB1用の複数の電線接続端子と、A/D変換ブロックCB2用の複数の電線接続端子とを備えており、最大で2つの絶縁されたアナログ信号を同時に取り込むことが可能である。   The analog signal input unit 1 is configured by a device that outputs an analog signal, for example, a terminal block including a plurality of wire connection terminals (not shown) for connecting wires of various sensors. In the A / D conversion device shown in FIG. 3, the analog signal input unit 1 includes a plurality of wire connection terminals for the A / D conversion block CB1 and a plurality of wire connection terminals for the A / D conversion block CB2. It is possible to simultaneously capture up to two isolated analog signals.

信号選択部2は、択一的にオンに設定される複数のスイッチSWを有するマルチプレクサよりなる。信号選択部2の複数のスイッチSWそれぞれはアナログ信号入力部1におけるA/D変換ブロックCB用の複数の電線接続端子それぞれと個別に接続される。また、信号選択部2は、入力された選択信号に基づいていずれかのスイッチSWをオンに設定することで、アナログ信号入力部1に入力されたアナログ信号から1つを選択して出力する。   The signal selection unit 2 includes a multiplexer having a plurality of switches SW that are alternatively set to ON. Each of the plurality of switches SW of the signal selection unit 2 is individually connected to each of the plurality of wire connection terminals for the A / D conversion block CB in the analog signal input unit 1. Further, the signal selection unit 2 selects one of the analog signals input to the analog signal input unit 1 and outputs it by setting any switch SW to ON based on the input selection signal.

A/D変換部3は、入力されたアナログ信号を量子化して所定のビット数(例えば16ビット)のデジタルデータを作成するA/Dコンバータよりなる。A/D変換部3には、アナログ信号が入力される入力用端子(図示せず)と、デジタルデータを出力する出力用端子と、クロック信号が入力されるクロック用端子(図示せず)と、変換開始信号が入力される変換開始用端子(図示せず)とが設けられる。したがって、A/D変換部3は、クロック信号に基づいてアナログ信号を取り込み、変換開始信号が入力されると取り込んだアナログ信号よりデジタルデータを作成して出力する。   The A / D conversion unit 3 includes an A / D converter that quantizes an input analog signal to create digital data having a predetermined number of bits (for example, 16 bits). The A / D converter 3 has an input terminal (not shown) for inputting an analog signal, an output terminal for outputting digital data, and a clock terminal (not shown) for inputting a clock signal. A conversion start terminal (not shown) to which a conversion start signal is input is provided. Therefore, the A / D conversion unit 3 takes in an analog signal based on the clock signal, and creates and outputs digital data from the taken-in analog signal when the conversion start signal is inputted.

ところで、図3に示すA/D変換装置では、信号選択部2で選択されたアナログ信号を所定の増幅率で増幅してA/D変換部3に出力する信号増幅部6が設けられる。信号増幅部6は、アナログ信号の増幅率を変更可能な可変増幅器よりなる可変増幅部6aと、増幅率設定信号に応じて可変増幅部6aにおける増幅率を変更する増幅率切換部6bとで構成される。   Incidentally, the A / D conversion device shown in FIG. 3 is provided with a signal amplification unit 6 that amplifies the analog signal selected by the signal selection unit 2 with a predetermined amplification factor and outputs the amplified signal to the A / D conversion unit 3. The signal amplifying unit 6 includes a variable amplifying unit 6a composed of a variable amplifier capable of changing the amplification factor of the analog signal, and an amplification factor switching unit 6b that changes the amplification factor in the variable amplifying unit 6a according to the amplification factor setting signal. Is done.

上述した選択信号、クロック信号、変換開始信号、および増幅率設定信号はデータ転送ブロックTBの演算処理部4より与えられる。なお、図3に示すA/D変換装置では、A/D変換ブロックCBにシリアル形式の信号をパラレル形式の信号に変換して出力するシリアル/パラレル変換器よりなるデータ変換部7が設けられており、信号選択部2および増幅率切換部6bには、データ変換部7によりパラレル形式に変換された選択信号および増幅率設定信号が入力される。   The selection signal, clock signal, conversion start signal, and amplification factor setting signal described above are supplied from the arithmetic processing unit 4 of the data transfer block TB. In the A / D conversion device shown in FIG. 3, the A / D conversion block CB is provided with a data conversion unit 7 including a serial / parallel converter that converts a serial signal into a parallel signal and outputs the parallel signal. The selection signal and the amplification factor setting signal converted into the parallel format by the data converter 7 are input to the signal selection unit 2 and the amplification factor switching unit 6b.

演算処理部4は、メモリに格納されたプログラムを実行するCPUを備え、種々の処理を実行するマイクロコンピュータ(マイクロコントローラ、略称としてマイコン、広義にはCPUとも称される)よりなる。演算処理部4で実行する処理は、主として、データ転送ブロックTBに設けられる入力切換部(図示せず)の入力に応じて、所望のアナログ信号が信号選択部2より出力されるように信号選択部2を制御(選択信号を出力)する処理(信号選択処理)と、A/D変換部3よりデジタルデータを取得するためにクロック信号および変換開始信号を出力し、取得したデジタルデータを記憶部5に伝送する処理(データ出力処理)と、信号増幅部6における増幅率を設定(増幅率設定信号を出力)する処理(増幅率設定処理)とである。   The arithmetic processing unit 4 includes a CPU that executes a program stored in a memory, and includes a microcomputer (microcontroller, abbreviated as a microcomputer, also referred to as a CPU in a broad sense) that executes various processes. The processing executed by the arithmetic processing unit 4 mainly selects signals so that a desired analog signal is output from the signal selection unit 2 in accordance with an input of an input switching unit (not shown) provided in the data transfer block TB. A process (signal selection process) for controlling the unit 2 (outputting a selection signal), a clock signal and a conversion start signal are output for acquiring digital data from the A / D conversion unit 3, and the acquired digital data is stored in the storage unit 5 (data output processing) and processing for setting the amplification factor in the signal amplifier 6 (outputting an amplification factor setting signal) (amplification factor setting processing).

記憶部5は、データ転送ブロックTBに2つ設けられており、外部装置(例えば上記のマザーボードやコントロールユニットなど)MBとの共有メモリやデータバッファとして用いられる。以下、必要に応じてA/D変換ブロックCB1のデジタルデータを記憶する記憶部を符号5Aで、A/D変換ブロックCB2のデジタルデータを記憶する記憶部を符号5Bで表す。   Two storage units 5 are provided in the data transfer block TB, and are used as a shared memory or data buffer with an external device (for example, the above-described mother board or control unit) MB. Hereinafter, as necessary, a storage unit that stores digital data of the A / D conversion block CB1 is denoted by reference numeral 5A, and a storage unit that stores digital data of the A / D conversion block CB2 is denoted by reference numeral 5B.

記憶部5はデータバス(例えばI/Oバスなど)により外部装置MBに接続され、当該データバスを通じてデジタルデータが外部装置MBからの要求などに応じて送出される。このような記憶部5は、例えばA/D変換ブロックCBで作成されたデジタルデータの上位側のビット列が格納されるデータバッファ50Hと、デジタルデータの下位側のビット列が格納されるデータバッファ50Lとで構成される。具体例としては、8ビットのシフトレジスタを二段カスケード接続して16ビットのデジタルデータを記憶できるようにしたものが挙げられる。   The storage unit 5 is connected to the external device MB via a data bus (for example, an I / O bus), and digital data is transmitted through the data bus in response to a request from the external device MB. Such a storage unit 5 includes, for example, a data buffer 50H that stores a higher-order bit string of digital data created by the A / D conversion block CB, and a data buffer 50L that stores a lower-order bit string of digital data. Consists of. As a specific example, an 8-bit shift register can be cascade-connected to store 16-bit digital data.

図3に示す例では、演算処理部4は、A/D変換ブロックCBのデジタルデータを示すシリアル形式の信号を、記憶部5Aに出力するとともに記憶部5Aを経由して記憶部5Bに出力する。そのため、演算処理部4は、A/D変換ブロックCB1,CB2それぞれのデジタルデータをシリアル形式の信号として両記憶部5A,5Bに出力する(図3に示す構成では、A/D変換ブロックCB2のデジタルデータの上位8ビット、下位8ビット、A/D変換ブロックCB1のデジタルデータの上位8ビット、下位8ビットの順に出力する)。また、演算処理部4は、各記憶部5A,5Bそれぞれのデータバッファ50H,50L双方に、書き込み用のクロック信号、および書き込み終了を示すラッチ(ラッチクロック)信号を個別に出力し、これによって、記憶部5に蓄えられたデータを外部装置MBより読み出し可能にする。これによって、記憶部5AにはA/D変換ブロックCB1のデジタルデータが格納され、記憶部5BにはA/D変換ブロックCB2のデジタルデータが格納される。   In the example shown in FIG. 3, the arithmetic processing unit 4 outputs a serial-format signal indicating the digital data of the A / D conversion block CB to the storage unit 5A and also to the storage unit 5B via the storage unit 5A. . Therefore, the arithmetic processing unit 4 outputs the digital data of the A / D conversion blocks CB1 and CB2 to the storage units 5A and 5B as serial format signals (in the configuration shown in FIG. 3, the A / D conversion block CB2 The upper 8 bits and lower 8 bits of the digital data are output in the order of the upper 8 bits and the lower 8 bits of the digital data of the A / D conversion block CB1). In addition, the arithmetic processing unit 4 individually outputs a clock signal for writing and a latch (latch clock) signal indicating the end of writing to both the data buffers 50H and 50L of the respective storage units 5A and 5B. Data stored in the storage unit 5 can be read from the external device MB. Thereby, the digital data of the A / D conversion block CB1 is stored in the storage unit 5A, and the digital data of the A / D conversion block CB2 is stored in the storage unit 5B.

ところで、上述した図3に示すA/D変換装置では、入力側(アナログ信号を出力するセンサなどと接続される側)であるA/D変換ブロックCBのノイズが、出力側(デジタルデータを読み出す外部装置MBなどと接続される側)であるデータ転送ブロックTBに侵入することや、逆にデータ転送ブロックTBのノイズがA/D変換ブロックCBに侵入することを防止することが重要である。   By the way, in the A / D conversion device shown in FIG. 3 described above, the noise of the A / D conversion block CB on the input side (side connected to a sensor or the like that outputs an analog signal) is output side (reads digital data). It is important to prevent intrusion into the data transfer block TB which is the side connected to the external device MB or the like, and conversely, prevent noise from the data transfer block TB from entering the A / D conversion block CB.

そこで、このようなA/D変換装置においては、A/D変換ブロックCBとデータ転送ブロックTBとの間を電気的に絶縁するために、A/D変換ブロックCBとデータ転送ブロックTBとの間の伝送路に、絶縁伝送装置8(図3参照)を挿入することが従来から提案されている(例えば、特許文献1参照)。   Therefore, in such an A / D converter, in order to electrically insulate between the A / D conversion block CB and the data transfer block TB, between the A / D conversion block CB and the data transfer block TB. Conventionally, it has been proposed to insert an insulated transmission device 8 (see FIG. 3) into the transmission line (see, for example, Patent Document 1).

このような絶縁伝送装置8は、互いに電気的に絶縁された入力端と出力端との間でデータ伝送を行うものであって、例えば、デジタルデータを示す電気信号を光信号に変換して伝送するフォトカプラなどの絶縁信号伝達部品が挙げられる。   Such an insulated transmission device 8 performs data transmission between an input end and an output end that are electrically insulated from each other. For example, an electrical signal indicating digital data is converted into an optical signal and transmitted. Insulated signal transmission parts such as photocouplers.

図3に示すA/D変換装置では、A/D変換ブロックCBからデータ転送ブロックTBにデジタルデータを伝送するための伝送路に絶縁伝送装置8を挿入している。また、演算処理部4から信号選択部2に選択信号を伝送するための伝送路と、演算処理部4から信号増幅部6に増幅率設定信号を伝送するための伝送路と、演算処理部4からA/D変換部3にクロック信号および変換開始信号を個別に伝送するための2つの伝送路とにも絶縁伝送装置8を挿入している。つまり、図3に示すA/D変換装置では、A/D変換ブロックCB毎に5つの絶縁伝送装置8を設けている。
特開平7−58638号公報
In the A / D conversion device shown in FIG. 3, the insulated transmission device 8 is inserted in a transmission path for transmitting digital data from the A / D conversion block CB to the data transfer block TB. In addition, a transmission path for transmitting a selection signal from the arithmetic processing unit 4 to the signal selection unit 2, a transmission path for transmitting an amplification factor setting signal from the arithmetic processing unit 4 to the signal amplification unit 6, and the arithmetic processing unit 4 Insulating transmission device 8 is also inserted into two transmission paths for individually transmitting a clock signal and a conversion start signal to A / D conversion unit 3. That is, in the A / D conversion device shown in FIG. 3, five insulated transmission devices 8 are provided for each A / D conversion block CB.
JP-A-7-58638

ところで、上述したようなA/D変換装置は、図4に示すように、信号選択部2や、A/D変換部3、演算処理部4などを構成する各種の部品(電子部品)を所定の配線パターン(図示せず)が形成されたプリント基板Pに実装することにより構成される。なお、図4では、説明の簡略化のために、信号選択部2、A/D変換部3、演算処理部4、データ変換部7、および絶縁伝送装置8に相当する電子部品の概略図のみを図示し、またプリント基板Pについては簡略化して図示している。   By the way, as shown in FIG. 4, the A / D conversion apparatus as described above has predetermined components (electronic components) constituting the signal selection unit 2, the A / D conversion unit 3, the arithmetic processing unit 4, and the like. Are mounted on a printed circuit board P on which a wiring pattern (not shown) is formed. In FIG. 4, only a schematic diagram of electronic components corresponding to the signal selection unit 2, the A / D conversion unit 3, the arithmetic processing unit 4, the data conversion unit 7, and the insulated transmission device 8 is shown for simplification of explanation. The printed circuit board P is shown in a simplified manner.

このようなプリント基板PにA/D変換装置を構成する電子部品を実装するにあたってA/D変換ブロックCBとデータ転送ブロックTBとの間に良好な絶縁性を確保するためには、A/D変換ブロックCBを構成する電子部品および配線パターンとデータ転送ブロックTBを構成する電子部品および配線パターンとを絶縁ギャップを設けてプリント基板Pに実装する。   In order to ensure good insulation between the A / D conversion block CB and the data transfer block TB when mounting the electronic components constituting the A / D conversion device on such a printed circuit board P, A / D The electronic components and wiring patterns constituting the conversion block CB and the electronic components and wiring patterns constituting the data transfer block TB are mounted on the printed circuit board P with an insulating gap.

そのため、プリント基板Pには、A/D変換ブロックCB用の部品実装領域CAと、データ転送ブロックTB用の部品実装領域TAとが設けられる。以下、必要に応じてA/D変換ブロックCB1用の部品実装領域を符号CA1で、A/D変換ブロックCB2用の部品実装領域を符号CA2で表す。   Therefore, the printed circuit board P is provided with a component mounting area CA for the A / D conversion block CB and a component mounting area TA for the data transfer block TB. Hereinafter, the component mounting area for the A / D conversion block CB1 is denoted by reference sign CA1 and the component mounting area for the A / D conversion block CB2 is denoted by reference sign CA2 as necessary.

そして、図3に示すA/D変換装置では、A/D変換ブロックCB毎に5つの絶縁伝送装置8を設ける必要があるから、部品実装領域CA1と部品実装領域TAとの間、および部品実装領域CA2と部品実装領域TAとの間それぞれに、絶縁伝送装置8が一直線上に並べて配置される。その結果、図4に示すように、合計で10の絶縁伝送装置8が並べて配置されることになる。   In the A / D conversion device shown in FIG. 3, since it is necessary to provide five insulating transmission devices 8 for each A / D conversion block CB, between the component mounting area CA1 and the component mounting area TA, and the component mounting The insulated transmission devices 8 are arranged in a straight line between the area CA2 and the component mounting area TA. As a result, as shown in FIG. 4, a total of ten insulated transmission apparatuses 8 are arranged side by side.

ここで、絶縁伝送装置8としてフォトカプラを使用した場合、フォトカプラは、発光ダイオードと、発光ダイオードより放射された光を受光するフォトダイオードとを、発光ダイオードの光が外部に漏れないようにパッケージに収納して構成されるものであるから、絶縁伝送装置8がプリント基板P上を占有する面積は、プリント基板Pの配線パターンなどにより構成される電気信号の伝送路に比べて非常に面積が大きくなる。   Here, when a photocoupler is used as the insulated transmission device 8, the photocoupler is a package of a light emitting diode and a photodiode that receives light emitted from the light emitting diode so that the light of the light emitting diode does not leak outside. Therefore, the area occupied by the insulated transmission device 8 on the printed circuit board P is much larger than that of an electric signal transmission path constituted by a wiring pattern of the printed circuit board P or the like. growing.

したがって、ノイズの浸入防止を目的としてA/D変換ブロックCBとデータ転送ブロックTBとの間の伝送路に絶縁伝送装置8を挿入する場合には、絶縁伝送装置8を実装するための領域をプリント基板P上に確保しなければならず(プリント基板Pの部品実装面積を大きくしなくてはならず)、結果としてプリント基板Pが大型化し、これがA/D変換装置の大型化の一因になっていた。   Therefore, when the insulated transmission device 8 is inserted into the transmission path between the A / D conversion block CB and the data transfer block TB for the purpose of preventing noise from entering, a region for mounting the insulated transmission device 8 is printed. It must be secured on the board P (the component mounting area of the printed board P must be increased), resulting in an increase in the size of the printed board P, which contributes to an increase in the size of the A / D converter. It was.

本発明は上述の点に鑑みて為されたもので、その目的は、ノイズの侵入防止を図りながらも、小型化を図ることができるA/D変換装置を提供することにある。   The present invention has been made in view of the above points, and an object of the present invention is to provide an A / D conversion device that can be reduced in size while preventing intrusion of noise.

上記の課題を解決するために、請求項1の発明では、複数のアナログ信号が入力されるアナログ信号入力部に入力されたアナログ信号から1つを選択して出力する信号選択部と、当該信号選択部で選択されたアナログ信号を量子化してデジタルデータを作成するA/D変換部とを有したA/D変換ブロックと、A/D変換ブロックで作成されるデジタルデータを一時的に記憶するバッファ用の記憶部を有し当該記憶部に記憶されたデジタルデータを外部装置に出力するデータ転送ブロックとを備え、A/D変換ブロックとデータ転送ブロックとの間の伝送路に、互いに電気的に絶縁された入力端と出力端との間でデータ伝送を行う絶縁伝送装置が挿入されたA/D変換装置であって、A/D変換ブロックには、所望のアナログ信号が信号選択部より出力されるように信号選択部を制御する信号選択処理と、A/D変換部で作成されたデジタルデータを絶縁伝送装置により記憶部に伝送するデータ出力処理とを実行する演算処理部が設けられていることを特徴とする。   In order to solve the above problems, in the invention of claim 1, a signal selection unit that selects and outputs one of the analog signals input to the analog signal input unit to which a plurality of analog signals are input, and the signal An A / D conversion block having an A / D conversion unit that generates digital data by quantizing an analog signal selected by the selection unit, and digital data created by the A / D conversion block are temporarily stored. A data transfer block that has a buffer storage unit and outputs digital data stored in the storage unit to an external device, and is electrically connected to a transmission path between the A / D conversion block and the data transfer block. An A / D converter in which an isolated transmission device for transmitting data between an input terminal and an output terminal isolated from each other is inserted, and a desired analog signal is selected in the A / D conversion block. An arithmetic processing unit is provided for executing signal selection processing for controlling the signal selection unit so that the data is output and data output processing for transmitting the digital data created by the A / D conversion unit to the storage unit by the insulated transmission device. It is characterized by being.

請求項1の発明によれば、演算処理部をデータ転送ブロックではなくA/D変換ブロックに設けているので、演算処理部をデータ転送ブロックに設けた際に必要であった信号選択部と演算処理部との間の絶縁伝送装置が不要になり、演算処理部をデータ転送ブロックに設けたときに比べて絶縁伝送装置の必要数を減らすことができるから、プリント基板の部品実装面積を小さくすることができて、プリント基板を小型化することが可能になり、その結果、ノイズの侵入防止を図りながらも、小型化を図ることができる。   According to the first aspect of the present invention, since the arithmetic processing unit is provided not in the data transfer block but in the A / D conversion block, the signal selection unit and the arithmetic operation required when the arithmetic processing unit is provided in the data transfer block. The need for an insulated transmission device between the processing units is eliminated, and the number of insulated transmission devices required can be reduced compared to the case where the arithmetic processing unit is provided in the data transfer block, thereby reducing the component mounting area of the printed circuit board. Therefore, it is possible to reduce the size of the printed circuit board. As a result, it is possible to reduce the size of the printed circuit board while preventing intrusion of noise.

請求項2の発明では、請求項1の発明において、上記A/D変換ブロックは、上記信号選択部で選択されたアナログ信号を所定の増幅率で増幅して上記A/D変換部に出力する信号増幅部を有し、上記演算処理部は、上記信号選択部で選択されたアナログ信号の種類に応じて信号増幅部における増幅率を設定する増幅率設定処理を実行することを特徴とする。   According to a second aspect of the invention, in the first aspect of the invention, the A / D conversion block amplifies the analog signal selected by the signal selection unit with a predetermined amplification factor and outputs the amplified signal to the A / D conversion unit. The signal processing unit includes a signal amplification unit, and the arithmetic processing unit executes amplification factor setting processing for setting an amplification factor in the signal amplification unit according to the type of the analog signal selected by the signal selection unit.

請求項2の発明によれば、アナログ信号をその種類に適した増幅率で増幅することができ、しかも演算処理部と信号増幅部との間の伝送路に絶縁伝送装置を設ける必要がないから、プリント基板の部品実装面積を小さくすることができて、小型化を図ることができる。   According to the second aspect of the present invention, an analog signal can be amplified with an amplification factor suitable for the type, and there is no need to provide an insulated transmission device in the transmission path between the arithmetic processing unit and the signal amplification unit. The component mounting area of the printed circuit board can be reduced, and the size can be reduced.

請求項3の発明では、請求項1または2の発明において、上記演算処理部は、上記信号選択部で選択されたアナログ信号の種類に応じて上記A/D変換部で作成されたデジタルデータを上記外部装置での処理に適合したデジタルデータに変換する変換処理を実行することを特徴とする。   According to a third aspect of the present invention, in the first or second aspect of the present invention, the arithmetic processing unit outputs the digital data created by the A / D conversion unit according to the type of the analog signal selected by the signal selection unit. A conversion process for converting into digital data suitable for the process in the external device is executed.

請求項3の発明によれば、デジタルデータを外部装置での処理に適合したデジタルデータに変換する処理を使用者などが行わなくて済むから、使い勝手が向上する。   According to the invention of claim 3, since the user or the like does not have to perform the process of converting the digital data into the digital data suitable for the process in the external device, the usability is improved.

本発明は、ノイズの侵入防止を図りながらも、小型化を図ることができるという効果を奏する。   The present invention has an effect that it is possible to reduce the size while preventing intrusion of noise.

本発明の一実施形態のA/D変換装置は、図1に示すように、複数のアナログ信号が入力されるアナログ信号入力部1に入力されたアナログ信号から1つを選択して出力する信号選択部2と、当該信号選択部2で選択されたアナログ信号を量子化してデジタルデータを作成するA/D変換部3とを有した2つのA/D変換ブロックCBと、各A/D変換ブロックCBで作成されるデジタルデータを一時的に記憶するバッファ用の記憶部5を有し当該記憶部5に記憶されたデジタルデータを外部装置MBに出力する2つのデータ転送ブロックTBとを備える。なお、以下の説明では2つのA/D変換ブロックCBを区別するために必要に応じて符号CB1,CB2で表し、2つのデータ転送ブロックTBを区別するために必要に応じて符号TB1,TB2で表す。   As shown in FIG. 1, the A / D converter according to an embodiment of the present invention selects and outputs one analog signal input to an analog signal input unit 1 to which a plurality of analog signals are input. Two A / D conversion blocks CB each including a selection unit 2 and an A / D conversion unit 3 that quantizes the analog signal selected by the signal selection unit 2 to create digital data, and each A / D conversion A buffer storage unit 5 for temporarily storing digital data created in the block CB, and two data transfer blocks TB for outputting the digital data stored in the storage unit 5 to the external device MB. In the following description, the two A / D conversion blocks CB are denoted by reference numerals CB1 and CB2 as necessary to distinguish between the two A / D conversion blocks CB. In order to distinguish the two data transfer blocks TB, they are denoted by reference numerals TB1 and TB2 as necessary. To express.

本実施形態におけるアナログ信号入力部1は、種々のセンサの電線を接続する複数の電線接続端子(図示せず)を備えた端子台などにより構成される。ここで、種々のセンサとしては、例えば温度センサであって、本実施形態のA/D変換装置では、K種の熱電対(以下センサAと称する)、J種の熱電対(以下センサBと称する)、白金などを利用した測温抵抗体(以下センサCと称する)、検出温度に応じた大きさの直流電流や直流電圧を発生する冷接点温度センサなどの温度センサ(以下センサDと称する)を使用可能としている。本実施形態においても、アナログ信号入力部1は、A/D変換ブロックCB1用の複数の電線接続端子と、A/D変換ブロックCB2用の複数の電線接続端子とを備え、最大で2つの絶縁されたアナログ信号を同時に取り込むことが可能である。つまり本実施形態のA/D変換装置は、アナログ信号取り込み用のチャンネルを2つ有している。   The analog signal input unit 1 in the present embodiment includes a terminal block including a plurality of wire connection terminals (not shown) that connect wires of various sensors. Here, the various sensors are, for example, temperature sensors. In the A / D converter according to the present embodiment, a K-type thermocouple (hereinafter referred to as sensor A) and a J-type thermocouple (hereinafter referred to as sensor B). Temperature sensor (hereinafter referred to as sensor C) using platinum or the like, or a temperature sensor (hereinafter referred to as sensor D) such as a cold junction temperature sensor that generates a direct current or direct current voltage having a magnitude corresponding to the detected temperature. ) Can be used. Also in this embodiment, the analog signal input unit 1 includes a plurality of wire connection terminals for the A / D conversion block CB1 and a plurality of wire connection terminals for the A / D conversion block CB2, and has a maximum of two insulations. It is possible to simultaneously take in analog signals. That is, the A / D conversion device of this embodiment has two channels for taking in analog signals.

本実施形態におけるA/D変換ブロックCBは、図1に示すように、信号選択部2およびA/D変換部3の他に、信号増幅部6と、演算処理部4と、入力切替部9とを備える。なお、信号選択部2、A/D変換部3、および信号増幅部6については図3に示す従来例と同様のものであるから説明を省略する。なお、これら信号選択部2、A/D変換部3、および信号増幅部6は上述のものに限定されず、その他の従来周知のものを採用することができる。   As shown in FIG. 1, the A / D conversion block CB in the present embodiment includes a signal amplifying unit 6, an arithmetic processing unit 4, and an input switching unit 9 in addition to the signal selection unit 2 and the A / D conversion unit 3. With. The signal selection unit 2, the A / D conversion unit 3, and the signal amplification unit 6 are the same as those in the conventional example shown in FIG. The signal selection unit 2, the A / D conversion unit 3, and the signal amplification unit 6 are not limited to those described above, and other conventionally known ones can be employed.

入力切換部9は、信号選択部2より出力するアナログ信号(すなわち使用するセンサ)を切り替えるためのものであり、例えば2極のDIPスイッチにより構成される。   The input switching unit 9 is for switching an analog signal output from the signal selection unit 2 (that is, a sensor to be used), and is configured by, for example, a two-pole DIP switch.

本実施形態における演算処理部4は、図3に示すものと同様にメモリに格納されたプログラムを実行するCPUを備え、種々の処理を実行するマイクロコンピュータよりなるが、その処理内容が異なっている。   The arithmetic processing unit 4 according to the present embodiment includes a CPU that executes a program stored in a memory as in the case shown in FIG. 3 and includes a microcomputer that executes various processes. However, the processing contents are different. .

本実施形態における演算処理部4では、入力切換部9の入力(すなわちDIPスイッチのオン・オフ)に応じて、所望のアナログ信号(すなわち所望のセンサA〜Dより出力されるアナログ信号)が信号選択部2より出力されるように信号選択部2を制御(選択信号を出力)する処理(信号選択処理)を実行する。   In the arithmetic processing unit 4 in the present embodiment, a desired analog signal (that is, an analog signal output from the desired sensors A to D) is a signal in accordance with the input of the input switching unit 9 (that is, on / off of the DIP switch). Processing (signal selection processing) for controlling the signal selection unit 2 (outputting the selection signal) so as to be output from the selection unit 2 is executed.

例えば、入力切換部9のDIPスイッチのオン・オフの組み合わせとセンサA〜Dとを関係付けておき、演算処理部4により検知した入力切換部9のDIPスイッチのオン・オフの組み合わせが、センサAに対応する組み合わせであれば、信号選択部2にセンサAに対応するアナログ信号を選択するように選択信号を出力する。   For example, a combination of on / off of the DIP switch of the input switching unit 9 and the sensors A to D are related, and the combination of on / off of the DIP switch of the input switching unit 9 detected by the arithmetic processing unit 4 is the sensor. If the combination corresponds to A, a selection signal is output to the signal selection unit 2 so as to select an analog signal corresponding to the sensor A.

入力切換部9のDIPスイッチのオン・オフの組み合わせとセンサA〜Dとの関係付けの例としては、入力切換部9の両方のスイッチがオフであればセンサA、一方のスイッチのみがオンであればセンサB、他方のスイッチのみがオンであればセンサC、両方のスイッチがオンであればセンサDとすることが考えられる。   As an example of the relationship between the combination of ON / OFF of the DIP switch of the input switching unit 9 and the sensors A to D, if both switches of the input switching unit 9 are OFF, only the sensor A is ON. If there is a sensor B, if only the other switch is on, the sensor C is considered. If both switches are on, the sensor D is considered.

また、演算処理部4は、入力切換部9の入力に応じて信号増幅部6における増幅率を設定する処理(増幅率設定処理)を実行する。例えば、本実施形態のA/D変換装置では、センサA〜Dそれぞれに対応して増幅率を設定してあり、演算処理部4は、入力切換部9の入力に基づいて、増幅率設定信号を増幅率切換部6bに出力し、可変増幅部6aにおける増幅率を変更する。これは、センサA〜Dにおけるアナログ信号の大きさの違い(例えば電圧値の範囲)を考慮したものであり、このように増幅率をセンサA〜Dに適した値とすることによって、分解能の向上を図ることができる。   In addition, the arithmetic processing unit 4 executes a process (amplification factor setting process) for setting the amplification factor in the signal amplifying unit 6 according to the input of the input switching unit 9. For example, in the A / D conversion device of the present embodiment, the amplification factor is set corresponding to each of the sensors A to D, and the arithmetic processing unit 4 is based on the input of the input switching unit 9 to determine the amplification factor setting signal. Is output to the amplification factor switching unit 6b to change the amplification factor in the variable amplification unit 6a. This is because the difference in the magnitude of the analog signal in the sensors A to D (for example, the range of the voltage value) is taken into account. Thus, by setting the amplification factor to a value suitable for the sensors A to D, the resolution can be reduced. Improvements can be made.

さらに、演算処理部4は、A/D変換部3よりデジタルデータを取得するために、クロック信号と、変換開始信号とをA/D変換部3に出力し、取得したデジタルデータを記憶部5に伝送する処理(データ出力処理)を実行する。この処理中、演算処理部4は、入力切換部9の入力に応じて、すなわち、信号選択部2で選択されたアナログ信号の種類(センサの種類)に応じてA/D変換部3で作成されたデジタルデータを、外部装置MBでの処理に適合したデジタルデータに変換する処理(変換処理)を実行する。演算処理部4は、当該変換処理を行った後に、デジタルデータを記憶部5に伝送する。   Further, the arithmetic processing unit 4 outputs a clock signal and a conversion start signal to the A / D conversion unit 3 in order to acquire digital data from the A / D conversion unit 3, and the acquired digital data is stored in the storage unit 5. The process to transmit to (data output process) is executed. During this processing, the arithmetic processing unit 4 is created by the A / D conversion unit 3 in accordance with the input of the input switching unit 9, that is, in accordance with the type of analog signal (sensor type) selected by the signal selection unit 2. A process of converting the converted digital data into digital data suitable for the process in the external device MB (conversion process) is executed. The arithmetic processing unit 4 transmits the digital data to the storage unit 5 after performing the conversion process.

そのため、本実施形態における記憶部5には、演算処理部4により外部装置MBでの処理に適した形に変換されたデジタルデータが格納される。   For this reason, the storage unit 5 in this embodiment stores digital data that has been converted by the arithmetic processing unit 4 into a form suitable for processing in the external device MB.

例えば、A/D変換部3で作成されるデジタルデータがアナログ信号の大きさを線形変換した形のデジタルデータであるときに、外部装置MBで取り扱うデジタルデータがアナログ信号を対数変換した形のデジタルデータである場合、演算処理部4は、A/D変換部3で作成されたデジタルデータに基づいて、アナログ信号を対数変換した形のデジタルデータに変換する。なお、演算処理部4で行う変換の内容は、A/D変換部3の種類や、センサの種類、外部装置MBの種類に応じて好適なものに設定すればよく、上記の例に限定されない。また、A/D変換部3で作成されるデジタルデータのデータ形式がストレート・バイナリ・コードであるときに、外部装置MBで取り扱うデジタルデータがオフセット・バイナリ・コードであれば、演算処理部4は、A/D変換部3で作成されたデジタルデータのデータ形式を、ストレート・バイナリ・コードからオフセット・バイナリ・コードに変換する。なお、演算処理部4で変換するデータ形式は、A/D変換部3の種類や、センサの種類、外部装置MBの種類に応じて好適なものに設定すればよく、上記のストレート・バイナリ・コード、オフセット・バイナリ・コードに限定されず、1の補数コード、2の補数コード、グレイ・コードなど、その他外部装置MBで扱うことができる種々のデータ形式を使用することができる。   For example, when the digital data created by the A / D conversion unit 3 is digital data obtained by linearly converting the magnitude of an analog signal, the digital data handled by the external device MB is digital data obtained by logarithmically converting the analog signal. In the case of data, the arithmetic processing unit 4 converts the analog signal into logarithmically converted digital data based on the digital data created by the A / D conversion unit 3. The content of the conversion performed by the arithmetic processing unit 4 may be set to a suitable one according to the type of the A / D conversion unit 3, the type of the sensor, and the type of the external device MB, and is not limited to the above example. . If the digital data created by the A / D conversion unit 3 is a straight binary code and the digital data handled by the external device MB is an offset binary code, the arithmetic processing unit 4 The data format of the digital data created by the A / D converter 3 is converted from a straight binary code to an offset binary code. Note that the data format to be converted by the arithmetic processing unit 4 may be set to a suitable one according to the type of the A / D conversion unit 3, the type of sensor, and the type of the external device MB. Various data formats that can be handled by the external device MB, such as 1's complement code, 2's complement code, and Gray code, can be used without being limited to codes and offset binary codes.

このように本実施形態のA/D変換装置では、演算処理部4が上記変換処理を実行するので、デジタルデータを外部装置MBでの処理に適合したデータ形式に変換する処理を使用者などが行わなくて済むから、使い勝手が向上する。   As described above, in the A / D conversion device of the present embodiment, since the arithmetic processing unit 4 executes the conversion processing, a user or the like performs processing for converting digital data into a data format suitable for processing in the external device MB. Since it is not necessary to do so, usability is improved.

本実施形態のA/D変換装置は、データ転送ブロックTBを2つ有し、2つのデータ転送ブロックTB1,TB2それぞれに記憶部5を設けている。ここで、データ転送ブロックTB1の記憶部5(以下必要に応じて符号5Aで表す)は、A/D変換ブロックCB1のデジタルデータの記憶に使用され、データ転送ブロックTB2の記憶部5(以下必要に応じて符号5Bで表す)は、A/D変換ブロックCB2のデジタルデータの記憶に使用される。このような記憶部5は、例えばA/D変換ブロックCBで作成されたデジタルデータの上位側のビット列が格納されるデータバッファ50Hと、デジタルデータの下位側のビット列が格納されるデータバッファ50Lとで構成される。具体例としては、8ビットのシフトレジスタを二段カスケード接続して16ビットのデジタルデータを記憶できるようにしたものが挙げられる。演算処理部4は、上記データ出力処理において、記憶部5にデジタルデータを伝送するにあたり、A/D変換ブロックCBのデジタルデータを示すシリアル形式の信号を記憶部5に出力し、かつ記憶部5のデータバッファ50H,50L双方に、書き込み用のクロック信号、および書き込み終了を示すラッチクロック信号を個別に出力し、これによって、記憶部5に蓄えられたデータを外部装置MBより読み出し可能にする。   The A / D conversion device of the present embodiment has two data transfer blocks TB, and a storage unit 5 is provided in each of the two data transfer blocks TB1 and TB2. Here, the storage unit 5 of the data transfer block TB1 (hereinafter denoted by reference numeral 5A as necessary) is used for storing digital data of the A / D conversion block CB1, and the storage unit 5 of the data transfer block TB2 (hereinafter required). Is represented by reference numeral 5B) for use in storing digital data of the A / D conversion block CB2. Such a storage unit 5 includes, for example, a data buffer 50H that stores a higher-order bit string of digital data created by the A / D conversion block CB, and a data buffer 50L that stores a lower-order bit string of digital data. Consists of. As a specific example, an 8-bit shift register can be cascade-connected to store 16-bit digital data. In the data output process, the arithmetic processing unit 4 outputs a serial signal indicating the digital data of the A / D conversion block CB to the storage unit 5 and transmits the digital data to the storage unit 5. The write clock signal and the latch clock signal indicating the end of writing are individually output to both of the data buffers 50H and 50L, thereby enabling the data stored in the storage unit 5 to be read from the external device MB.

本実施形態のA/D変換装置においても、A/D変換ブロックCBとデータ転送ブロックTBとの間を電気的に絶縁してノイズの侵入を防止するために、A/D変換ブロックCBとデータ転送ブロックTBとの間の伝送路に、絶縁伝送装置8が挿入される。絶縁伝送装置8は図3に示すものと同様のものであって、一例としてはフォトカプラである。ただし、絶縁伝送装置8はフォトカプラに限定されるものではなく、アイソレータやパルストランスなどであってもよく、要は互いに電気的に絶縁された入力端と出力端との間でデータ伝送を行うものであればよい。   Also in the A / D conversion device of this embodiment, in order to electrically insulate between the A / D conversion block CB and the data transfer block TB and prevent intrusion of noise, the A / D conversion block CB and the data The insulated transmission device 8 is inserted into the transmission path between the transfer block TB. The insulated transmission device 8 is the same as that shown in FIG. 3, and is a photocoupler as an example. However, the insulated transmission device 8 is not limited to a photocoupler, and may be an isolator or a pulse transformer. In short, data transmission is performed between an input end and an output end that are electrically insulated from each other. Anything is acceptable.

本実施形態のA/D変換装置では、図1に示すように、演算処理部4と記憶部5との間の伝送路、すなわち、演算処理部4より出力されたデジタルデータに対応するシリアル形式の信号用の伝送路に絶縁伝送装置8(必要に応じて符号8Aで示す)が挿入され、書き込み用のクロック信号用の伝送路に絶縁伝送装置8(必要に応じて符号8Bで示す)が挿入され、書き込み終了を示すラッチクロック信号用の伝送路に絶縁伝送装置8(必要に応じて符号8Cで示す)が挿入される。   In the A / D conversion device according to the present embodiment, as shown in FIG. 1, a transmission path between the arithmetic processing unit 4 and the storage unit 5, that is, a serial format corresponding to digital data output from the arithmetic processing unit 4. Insulated transmission device 8 (indicated by reference numeral 8A if necessary) is inserted into the transmission path for the signal, and isolated transmission apparatus 8 (indicated by reference numeral 8B if necessary) is inserted in the transmission path for the clock signal for writing. The insulated transmission device 8 (indicated by reference numeral 8C as necessary) is inserted into the transmission path for the latch clock signal indicating the end of writing.

上述したように本実施形態のA/D変換装置は、複数のアナログ信号が入力されるアナログ信号入力部1に入力されたアナログ信号から1つを選択して出力する信号選択部2と、当該信号選択部2で選択されたアナログ信号を量子化してデジタルデータを作成するA/D変換部3とを有した複数(図示例では2つ)のA/D変換ブロックCBと、A/D変換ブロックCBで作成されるデジタルデータを一時的に記憶するバッファ用の記憶部5を有し当該記憶部5に記憶されたデジタルデータを外部装置MBに出力する複数(図示例では2つ)のデータ転送ブロックTBとを備え、A/D変換ブロックとデータ転送ブロックとの間の伝送路に、互いに電気的に絶縁された入力端と出力端との間でデータ伝送を行う絶縁伝送装置8が挿入されており、各A/D変換ブロックCBには、所望のアナログ信号が信号選択部2より出力されるように信号選択部2を制御する信号選択処理と、A/D変換部3で作成されたデジタルデータを絶縁伝送装置8により記憶部に伝送するデータ出力処理とを実行する演算処理部4が設けられている。   As described above, the A / D converter according to the present embodiment includes the signal selection unit 2 that selects and outputs one of the analog signals input to the analog signal input unit 1 to which a plurality of analog signals are input, A plurality of (two in the illustrated example) A / D conversion blocks CB having an A / D conversion unit 3 that quantizes the analog signal selected by the signal selection unit 2 to create digital data, and A / D conversion A plurality of (two in the illustrated example) data that has a buffer storage unit 5 for temporarily storing the digital data created in the block CB and outputs the digital data stored in the storage unit 5 to the external device MB An insulated transmission device 8 that includes a transfer block TB and performs data transmission between an input end and an output end that are electrically insulated from each other is inserted into a transmission path between the A / D conversion block and the data transfer block. Have been In each A / D conversion block CB, signal selection processing for controlling the signal selection unit 2 so that a desired analog signal is output from the signal selection unit 2, and digital data created by the A / D conversion unit 3 Is provided with an arithmetic processing unit 4 that executes data output processing for transmitting the data to the storage unit by the insulated transmission device 8.

次に本実施形態のA/D変換装置の動作について簡単に説明する。前段階としてアナログ信号入力部1にセンサを接続する。ここで、アナログ信号入力部1におけるA/D変換ブロックCB1用の複数の電線接続端子にセンサAを接続した場合には、A/D変換ブロックCB1の入力切換部9のDIPスイッチの組み合わせをセンサAに対応する組み合わせとする。これによって、A/D変換ブロックCB1の演算処理部4では、上述の選択処理および増幅率設定処理が実行されて、信号選択部2からはセンサAに対応するアナログ信号が出力可能になり、信号増幅部6における増幅率はセンサAに対応する増幅率に設定される。   Next, the operation of the A / D conversion device of this embodiment will be briefly described. As a previous step, a sensor is connected to the analog signal input unit 1. Here, when the sensor A is connected to a plurality of wire connection terminals for the A / D conversion block CB1 in the analog signal input unit 1, the combination of the DIP switches of the input switching unit 9 of the A / D conversion block CB1 is detected as a sensor. A combination corresponding to A is used. As a result, the arithmetic processing unit 4 of the A / D conversion block CB1 executes the selection process and the amplification factor setting process described above, and the signal selection unit 2 can output an analog signal corresponding to the sensor A. The amplification factor in the amplification unit 6 is set to the amplification factor corresponding to the sensor A.

その後、演算処理部4は、上記のデータ出力処理を実行し、これによって、A/D変換ブロックCB1のA/D変換部3で作成されたデジタルデータが演算処理部4に入力され、上記の変換処理によりデータ形式が変換された後に、データ転送ブロックTB1の記憶部5Aに出力される。演算処理部4より出力されたデジタルデータは、絶縁伝送装置8A〜8Cを経由して記憶部5Aに伝送され、格納される。記憶部5Aに格納されたデジタルデータは外部装置MBによって読み出され、これによって、センサAの出力するアナログ信号がデジタルデータとして外部装置MBに取り込まれる。   Thereafter, the arithmetic processing unit 4 executes the above-described data output process, whereby the digital data created by the A / D conversion unit 3 of the A / D conversion block CB1 is input to the arithmetic processing unit 4 and the above-described data output processing is performed. After the data format is converted by the conversion process, the data format is output to the storage unit 5A of the data transfer block TB1. The digital data output from the arithmetic processing unit 4 is transmitted to and stored in the storage unit 5A via the insulated transmission devices 8A to 8C. The digital data stored in the storage unit 5A is read by the external device MB, whereby the analog signal output from the sensor A is taken into the external device MB as digital data.

上述した動作はアナログ信号入力部1におけるA/D変換ブロックCB2用の複数の電線接続端子にセンサを接続した場合であっても同様に行われ、A/D変換ブロックCB2用の複数の電線接続端子に接続されたセンサより入力されるアナログ信号はデジタルデータに変換されて記憶部5Bに格納される。したがって、本実施形態のA/D変換装置は、A/D変換ブロックCBとデータ転送ブロックTBとの組を2つ備えているので、同時に2つのアナログ信号をデジタルデータとして外部装置MBに出力することが可能である。   The operation described above is performed in the same manner even when a sensor is connected to a plurality of wire connection terminals for the A / D conversion block CB2 in the analog signal input unit 1, and a plurality of wire connections for the A / D conversion block CB2 are performed. An analog signal input from a sensor connected to the terminal is converted into digital data and stored in the storage unit 5B. Therefore, since the A / D conversion device of this embodiment includes two sets of the A / D conversion block CB and the data transfer block TB, two analog signals are simultaneously output to the external device MB as digital data. It is possible.

上述したような本実施形態のA/D変換装置も、図2に示すように、各種の電子部品を所定の配線パターン(図示せず)が形成されたプリント基板Pに実装することにより構成される。ここで、プリント基板Pに各種の電子部品を実装するにあたっては、A/D変換ブロックCBとデータ転送ブロックTBとの間に良好な絶縁性を確保するために、プリント基板Pには、A/D変換ブロックCB用の部品実装領域CAと、データ転送ブロックTB用の部品実装領域TAとが設けられる。なお、図2では、説明の簡略化のために、信号選択部2、A/D変換部3、演算処理部4、および絶縁伝送装置8に相当する電子部品の概略図のみを図示している。また、必要に応じてA/D変換ブロックCB1用の部品実装領域を符号CA1で、A/D変換ブロックCB2用の部品実装領域を符号CA2で表す。   The A / D conversion apparatus according to the present embodiment as described above is also configured by mounting various electronic components on a printed circuit board P on which a predetermined wiring pattern (not shown) is formed, as shown in FIG. The Here, when mounting various electronic components on the printed circuit board P, in order to ensure good insulation between the A / D conversion block CB and the data transfer block TB, the printed circuit board P has an A / D A component mounting area CA for the D conversion block CB and a component mounting area TA for the data transfer block TB are provided. In FIG. 2, only a schematic diagram of electronic components corresponding to the signal selection unit 2, the A / D conversion unit 3, the arithmetic processing unit 4, and the insulated transmission device 8 is illustrated for the sake of simplicity of explanation. . Further, as necessary, a component mounting area for the A / D conversion block CB1 is denoted by reference sign CA1, and a component mounting area for the A / D conversion block CB2 is denoted by reference sign CA2.

この場合において絶縁伝送装置8は、図2に示すように、部品実装領域CA1と部品実装領域TAとの間、および部品実装領域CA2と部品実装領域TAとの間それぞれに一直線上に並べて配置されることになるが、本実施形態のA/D変換装置では、演算処理部4をデータ転送ブロックTBではなくA/D変換ブロックCBに設けているので、図3に示す従来例のA/D変換装置のように演算処理部4をデータ転送ブロックTBに設けた際に必要であった信号選択部2と演算処理部4との間、および信号増幅部6と演算処理部4との間の絶縁伝送装置8が不要になり、演算処理部4をデータ転送ブロックTBに設けたときに比べて絶縁伝送装置8の必要数を減らすことができる。特に本実施形態の場合、図2に示すように一のA/D変換ブロックCBに対して必要な絶縁伝送装置8の数を図3に示す従来例に比べて2つ減らすことができ、全体としては4つ減らすことができる。   In this case, as shown in FIG. 2, the insulated transmission device 8 is arranged in a straight line between the component mounting area CA1 and the component mounting area TA and between the component mounting area CA2 and the component mounting area TA. However, in the A / D conversion device of the present embodiment, the arithmetic processing unit 4 is provided not in the data transfer block TB but in the A / D conversion block CB, so that the A / D of the conventional example shown in FIG. Between the signal selection unit 2 and the calculation processing unit 4 and between the signal amplification unit 6 and the calculation processing unit 4 that are necessary when the calculation processing unit 4 is provided in the data transfer block TB as in the conversion device. The insulated transmission device 8 becomes unnecessary, and the required number of the insulated transmission devices 8 can be reduced as compared with the case where the arithmetic processing unit 4 is provided in the data transfer block TB. In particular, in the case of the present embodiment, as shown in FIG. 2, the number of insulated transmission devices 8 required for one A / D conversion block CB can be reduced by two compared to the conventional example shown in FIG. Can be reduced by four.

したがって、本実施形態のA/D変換装置によれば、プリント基板Pの部品実装面積を小さくすることができて、プリント基板Pを小型化することが可能になり、その結果、ノイズの侵入防止を図りながらも、小型化を図ることができる。   Therefore, according to the A / D conversion device of the present embodiment, the component mounting area of the printed circuit board P can be reduced, and the printed circuit board P can be downsized. As a result, noise can be prevented from entering. While achieving this, it is possible to reduce the size.

ところで、本実施形態のA/D変換装置は、A/D変換ブロックCBを2つ備えているために演算処理部4を2つ有しており、図3に示す従来のA/D変換装置に比べれば、演算処理部4の数が増加している。このような演算処理部4に使用するCPUは、従来は、高価でサイズも大きいものであったが、近年ではCPUの低コスト化、小型化が進み、演算処理部4のCPUとして、低コストで実装面積も小さいパッケージの物を使用することができる。そのため、演算処理部4の数が増えてもコストや実装面積が大幅に増加することがないから大きな問題はない。   By the way, since the A / D conversion device of this embodiment includes two A / D conversion blocks CB, it has two arithmetic processing units 4, and the conventional A / D conversion device shown in FIG. Compared to, the number of arithmetic processing units 4 is increased. Conventionally, the CPU used for the arithmetic processing unit 4 has been expensive and large in size. However, in recent years, the CPU has been reduced in cost and size, and the CPU of the arithmetic processing unit 4 is low in cost. Therefore, a package with a small mounting area can be used. Therefore, even if the number of arithmetic processing units 4 increases, there is no significant problem because the cost and mounting area do not increase significantly.

また、A/D変換ブロックCBに演算処理部4を設けたことにより、選択信号と増幅率設定信号とをシリアル形式ではなくパラレル形式で演算処理部4より出力するようにしても、絶縁伝送装置8の数が増えることはなく、逆に選択信号と増幅率設定信号とをパラレル形式で出力することによってデータ変換部7(図3参照)が不要になるから、部品の実装面積をより小さくすることができ、さらなる小型化を図ることができる。さらに、A/D変換部3と演算処理部4との間の伝送路に絶縁伝送装置8を設ける必要がないから、A/D変換部3と演算処理部4とを一体に形成すること(例えばICとして一体化すること)が可能になり、さらなる小型化が可能である。   In addition, by providing the arithmetic processing unit 4 in the A / D conversion block CB, the selection signal and the amplification factor setting signal may be output from the arithmetic processing unit 4 in parallel format instead of serial format. The number of 8 does not increase, and conversely, by outputting the selection signal and the amplification factor setting signal in parallel format, the data conversion unit 7 (see FIG. 3) is not required, so that the mounting area of the component is further reduced. And further downsizing can be achieved. Furthermore, since it is not necessary to provide the insulated transmission device 8 in the transmission path between the A / D conversion unit 3 and the arithmetic processing unit 4, the A / D conversion unit 3 and the arithmetic processing unit 4 are integrally formed ( For example, it can be integrated as an IC), and further miniaturization is possible.

しかも、A/D変換ブロックCB毎に演算処理部4を設けているから、A/D変換ブロックCB毎に処理内容を設定することができる。そのため、A/D変換ブロックCBとデータ転送ブロックTBとの組を複数設けることで、容易に多チャンネル化を実現することができる。しかも演算処理部4のメモリに格納されたプログラムを書き換えることによって、容易に機能拡張を行うことができる。その上、図3に示すような従来例のようにデータ転送ブロックTBを複数のA/D変換ブロックCBで共用しなくて済むから、チャンネル間の絶縁(すなわちA/D変換ブロックCB間の絶縁)を容易に行うことができ、しかも1つの演算処理部4に処理が集中しないために多チャンネル化した際に演算処理部4での処理時間が長くなってしまうことを防止できる。また、A/D変換ブロックCBとデータ転送ブロックTBとをひとまとまりの装置として利用できるから、他の種々の機器への転用が容易である。   In addition, since the arithmetic processing unit 4 is provided for each A / D conversion block CB, the processing content can be set for each A / D conversion block CB. Therefore, by providing a plurality of sets of A / D conversion blocks CB and data transfer blocks TB, it is possible to easily realize multi-channel. Moreover, the function can be easily expanded by rewriting the program stored in the memory of the arithmetic processing unit 4. In addition, since the data transfer block TB does not have to be shared by a plurality of A / D conversion blocks CB as in the conventional example shown in FIG. 3, insulation between channels (ie, insulation between A / D conversion blocks CB). ) And the processing time in the arithmetic processing unit 4 can be prevented from becoming long when the number of channels is increased because the processing is not concentrated on one arithmetic processing unit 4. Further, since the A / D conversion block CB and the data transfer block TB can be used as a single device, it can be easily transferred to various other devices.

なお、本実施形態のA/D変換装置の構成はあくまでも本発明の一実施形態であって、本発明の技術的範囲を上記の例に限定する趣旨ではなく、趣旨を逸脱しない程度に変更することができる。例えば、本実施形態のA/D変換装置は、A/D変換ブロックCBを2つ備えているが、A/D変換ブロックCBの数は1つであってもよいし、3つ以上であってもよい。また、アナログ信号入力部1に接続するセンサとして温度センサを例示しているが、このようなセンサは温度センサに限定されず、加速度や、重量など種々の物理量の検出に使用されるセンサであってよい。   Note that the configuration of the A / D conversion device of the present embodiment is merely an embodiment of the present invention, and the technical scope of the present invention is not limited to the above example, but is changed to the extent that does not depart from the spirit. be able to. For example, although the A / D conversion apparatus of the present embodiment includes two A / D conversion blocks CB, the number of A / D conversion blocks CB may be one or three or more. May be. Further, although a temperature sensor is illustrated as a sensor connected to the analog signal input unit 1, such a sensor is not limited to a temperature sensor, and is a sensor used for detecting various physical quantities such as acceleration and weight. It's okay.

本発明の一実施形態のA/D変換装置のブロック図である。It is a block diagram of the A / D conversion device of one embodiment of the present invention. 同上の部品配置を示す概略図である。It is the schematic which shows component arrangement | positioning same as the above. 従来のA/D変換装置のブロック図である。It is a block diagram of the conventional A / D converter. 同上の部品配置を示す概略図である。It is the schematic which shows component arrangement | positioning same as the above.

符号の説明Explanation of symbols

1 アナログ信号入力部
2 信号選択部
3 A/D変換部
4 演算処理部
5 記憶部
6 信号増幅部
8 絶縁伝送装置
CB A/D変換ブロック
TB データ転送ブロック
MB 外部装置
DESCRIPTION OF SYMBOLS 1 Analog signal input part 2 Signal selection part 3 A / D conversion part 4 Arithmetic processing part 5 Memory | storage part 6 Signal amplification part 8 Insulated transmission apparatus CB A / D conversion block TB Data transfer block MB External apparatus

Claims (3)

複数のアナログ信号が入力されるアナログ信号入力部に入力されたアナログ信号から1つを選択して出力する信号選択部と、当該信号選択部で選択されたアナログ信号を量子化してデジタルデータを作成するA/D変換部とを有したA/D変換ブロックと、A/D変換ブロックで作成されるデジタルデータを一時的に記憶するバッファ用の記憶部を有し当該記憶部に記憶されたデジタルデータを外部装置に出力するデータ転送ブロックとを備え、A/D変換ブロックとデータ転送ブロックとの間の伝送路に、互いに電気的に絶縁された入力端と出力端との間でデータ伝送を行う絶縁伝送装置が挿入されたA/D変換装置であって、
A/D変換ブロックには、所望のアナログ信号が信号選択部より出力されるように信号選択部を制御する信号選択処理と、A/D変換部で作成されたデジタルデータを絶縁伝送装置により記憶部に伝送するデータ出力処理とを実行する演算処理部が設けられていることを特徴とするA/D変換装置。
A signal selection unit that selects and outputs one of the analog signals input to the analog signal input unit to which a plurality of analog signals are input, and creates the digital data by quantizing the analog signal selected by the signal selection unit An A / D conversion block having an A / D conversion unit, and a buffer storage unit for temporarily storing digital data created by the A / D conversion block, and the digital stored in the storage unit A data transfer block that outputs data to an external device, and transmits data between an input end and an output end that are electrically insulated from each other in a transmission path between the A / D conversion block and the data transfer block. An A / D converter with an insulated transmission device to be inserted,
In the A / D conversion block, signal selection processing for controlling the signal selection unit so that a desired analog signal is output from the signal selection unit, and digital data created by the A / D conversion unit are stored in the isolated transmission device An A / D conversion apparatus, comprising: an arithmetic processing unit that executes data output processing to be transmitted to the unit.
上記A/D変換ブロックは、上記信号選択部で選択されたアナログ信号を所定の増幅率で増幅して上記A/D変換部に出力する信号増幅部を有し、
上記演算処理部は、上記信号選択部で選択されたアナログ信号の種類に応じて信号増幅部における増幅率を設定する増幅率設定処理を実行することを特徴とする請求項1記載のA/D変換装置。
The A / D conversion block includes a signal amplification unit that amplifies the analog signal selected by the signal selection unit at a predetermined amplification factor and outputs the amplified signal to the A / D conversion unit.
2. The A / D according to claim 1, wherein the arithmetic processing unit executes an amplification factor setting process for setting an amplification factor in the signal amplification unit in accordance with the type of the analog signal selected by the signal selection unit. Conversion device.
上記演算処理部は、上記信号選択部で選択されたアナログ信号の種類に応じて上記A/D変換部で作成されたデジタルデータを上記外部装置での処理に適合したデジタルデータに変換する変換処理を実行することを特徴とする請求項1または2記載のA/D変換装置。   The arithmetic processing unit converts the digital data created by the A / D conversion unit according to the type of the analog signal selected by the signal selection unit into digital data suitable for processing by the external device. The A / D conversion apparatus according to claim 1, wherein:
JP2008138683A 2008-05-27 2008-05-27 A / D converter Active JP4774079B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008138683A JP4774079B2 (en) 2008-05-27 2008-05-27 A / D converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008138683A JP4774079B2 (en) 2008-05-27 2008-05-27 A / D converter

Publications (2)

Publication Number Publication Date
JP2009290373A true JP2009290373A (en) 2009-12-10
JP4774079B2 JP4774079B2 (en) 2011-09-14

Family

ID=41459188

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008138683A Active JP4774079B2 (en) 2008-05-27 2008-05-27 A / D converter

Country Status (1)

Country Link
JP (1) JP4774079B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017522643A (en) * 2014-06-28 2017-08-10 インテル コーポレイション Dynamically configurable analog front-end circuit

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105740A (en) * 1979-02-07 1980-08-13 Toshiba Corp Analog input unit
JPH04368932A (en) * 1991-06-18 1992-12-21 Sharp Corp Effective voltage controller
JPH07146738A (en) * 1993-11-25 1995-06-06 M I Denshi:Kk Digital signal transfer device
JP2005018550A (en) * 2003-06-27 2005-01-20 Yokogawa Electric Corp Insulated digital signal transmission device and insulated input type measuring device using it

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55105740A (en) * 1979-02-07 1980-08-13 Toshiba Corp Analog input unit
JPH04368932A (en) * 1991-06-18 1992-12-21 Sharp Corp Effective voltage controller
JPH07146738A (en) * 1993-11-25 1995-06-06 M I Denshi:Kk Digital signal transfer device
JP2005018550A (en) * 2003-06-27 2005-01-20 Yokogawa Electric Corp Insulated digital signal transmission device and insulated input type measuring device using it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017522643A (en) * 2014-06-28 2017-08-10 インテル コーポレイション Dynamically configurable analog front-end circuit

Also Published As

Publication number Publication date
JP4774079B2 (en) 2011-09-14

Similar Documents

Publication Publication Date Title
US20050265269A1 (en) Signal transmission apparatus
JP2005228336A (en) Sensor with multiple data output
KR101492496B1 (en) Analog front-end circuit for measurement
JP2007200336A5 (en)
TW200512556A (en) Sensors and sensor circuits which convert sense currents to digital values
JP6540493B2 (en) Battery assembly controller
KR101459753B1 (en) Dual camera module of one board type
JP4361874B2 (en) Multi-channel integrated circuit comprising a plurality of DACs and method for monitoring the output of a DAC
JP4774079B2 (en) A / D converter
US7209868B2 (en) Signal monitoring system and method
TW200812259A (en) Optical transmitting/receiving apparatus and optical transmitting/receiving method
US20130033390A1 (en) Analog input system, analog output system, and analog input/output system
EP1074991A3 (en) Semiconductor memory device
JP2009192467A (en) Electronic thermometer
JP5489835B2 (en) Analog input device
JP2005071077A (en) Signal input device
KR20110121691A (en) Voltage management methods and systems for performing analog-to-digital conversions
JP2011002942A (en) Control system, communication system, and communication device
JP4460213B2 (en) Digital trimming system
JP6799940B2 (en) Connection terminal for physical quantity detection sensor
WO2002029909B1 (en) Universal temperature compensation application specific integrated circuit
RU19324U1 (en) ELECTRIC SIGNAL PRESSURE CONVERTER
JP4158107B2 (en) Analog input data transmission device
WO2017122297A1 (en) Electronic device and fa device
KR200353739Y1 (en) Device for transmitting double signal of analog output module

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101228

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110201

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110502

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110624

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4774079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140701

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250