JP2009290141A - Semiconductor module and method for manufacturing the same, and mobile device - Google Patents

Semiconductor module and method for manufacturing the same, and mobile device Download PDF

Info

Publication number
JP2009290141A
JP2009290141A JP2008143787A JP2008143787A JP2009290141A JP 2009290141 A JP2009290141 A JP 2009290141A JP 2008143787 A JP2008143787 A JP 2008143787A JP 2008143787 A JP2008143787 A JP 2008143787A JP 2009290141 A JP2009290141 A JP 2009290141A
Authority
JP
Japan
Prior art keywords
metal foil
package
semiconductor module
semiconductor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008143787A
Other languages
Japanese (ja)
Inventor
Ryosuke Usui
良輔 臼井
Yasunori Inoue
恭典 井上
Hideki Mizuhara
秀樹 水原
Mayumi Nakazato
真弓 中里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008143787A priority Critical patent/JP2009290141A/en
Publication of JP2009290141A publication Critical patent/JP2009290141A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19107Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor module having a simple configuration in which electromagnetic interference is suppressed. <P>SOLUTION: The method for manufacturing a semiconductor module includes the steps of: preparing a semiconductor module 10 having a semiconductor element 14 mounted on a substrate for mounting an element; placing a metal foil 30 on the top surface of a package 28 including the semiconductor element 14; and reforming the shape of a part of the metal foil 30 that is not covering the top surface of the package 28 so as to follow the side faces of the package 28. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体モジュールおよびその製造方法、ならびに携帯機器に関する。   The present invention relates to a semiconductor module, a manufacturing method thereof, and a portable device.

近年、半導体素子を用いた電子機器が様々な分野で開発されており、その用途や使用環境も多岐にわたっている。そのため、半導体素子を様々な環境から保護する必要がある。具体的には、例えば水分や不純物の侵入を防ぐ必要がある。また、これらの不純物の侵入とは別に、電子機器より発生する電磁波が他の電子機器の動作に影響を及ぼす、いわゆる電磁波障害(EMI:Electro Magnetic Interference)が問題となっている。このような電磁波障害を防止するための様々な技術の一つとして、金属板を加工した筐体で半導体素子を備える基板を覆う、いわゆるキャン封止という技術が知られている。
特開2004−260103号公報
In recent years, electronic devices using semiconductor elements have been developed in various fields, and their applications and usage environments are diverse. Therefore, it is necessary to protect the semiconductor element from various environments. Specifically, for example, it is necessary to prevent intrusion of moisture and impurities. In addition to the intrusion of these impurities, there is a problem of so-called electromagnetic interference (EMI) in which electromagnetic waves generated from electronic devices affect the operation of other electronic devices. As one of various techniques for preventing such electromagnetic interference, a so-called can sealing technique is known in which a substrate provided with a semiconductor element is covered with a housing processed with a metal plate.
JP 2004-260103 A

ところで、近年、半導体モジュールの小型化や低背化、低コスト化の要請から、更なる構成の簡素化や工程の簡略化が求められている。しかしながら、上述のキャン封止のような方法では、筐体を一つ一つ作製して基板に装着する必要があり、製造コストの増大を招くことになる。また、金属板の材料コストの増大やパッケージ全体の厚みの増加という問題もある。   By the way, in recent years, further simplification of the configuration and simplification of the process have been demanded in response to the demand for miniaturization, low profile, and low cost of the semiconductor module. However, in the method such as the above-described can sealing, it is necessary to manufacture the housings one by one and attach them to the substrate, resulting in an increase in manufacturing cost. There are also problems of an increase in the material cost of the metal plate and an increase in the thickness of the entire package.

本発明はこうした状況に鑑みてなされたものであり、その目的とするところは、外部環境から遮蔽された簡易な構成の半導体モジュールを提供することにある。   The present invention has been made in view of such circumstances, and an object of the present invention is to provide a semiconductor module having a simple configuration that is shielded from the external environment.

上記課題を解決するために、本発明のある態様の半導体モジュールは、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿って該パッケージを覆う遮蔽フィルムと、を備える。   In order to solve the above problems, a semiconductor module according to an aspect of the present invention includes a substrate, a semiconductor element mounted on the substrate, and a shielding film that covers the package along the shape of the package including the semiconductor element. .

この態様によると、遮蔽フィルムという加工が容易で簡易な構成により外部環境から半導体素子が遮蔽されるため、水分や不純物の侵入あるいは電磁波障害の防止が可能であり、半導体素子の動作を安定化することができる。   According to this aspect, since the semiconductor element is shielded from the external environment by a simple structure that is easy to process as a shielding film, it is possible to prevent moisture or impurities from entering or electromagnetic interference, and stabilize the operation of the semiconductor element. be able to.

遮蔽フィルムは、絶縁性フィルムであってもよい。これにより、他の部材や装着される機器との短絡が防止される。   The shielding film may be an insulating film. Thereby, a short circuit with another member and the apparatus with which it is mounted | worn is prevented.

本発明の別の態様も、半導体モジュールである。この半導体モジュールは、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿って少なくとも該パッケージの上面を覆う金属箔と、を備える。   Another embodiment of the present invention is also a semiconductor module. The semiconductor module includes a substrate, a semiconductor element mounted on the substrate, and a metal foil covering at least the upper surface of the package along the shape of the package including the semiconductor element.

この態様によると、外部環境から半導体素子が受ける電磁波を金属箔により遮蔽し、また、受信した電磁波のみならずその半導体素子から発振され隣接する半導体素子に向かう電磁波も金属箔により遮蔽し、電磁波障害を抑制することができる。また、キャン封止と比べて半導体モジュールの低背化を実現することができる。   According to this aspect, the electromagnetic wave received by the semiconductor element from the external environment is shielded by the metal foil, and not only the received electromagnetic wave but also the electromagnetic wave oscillated from the semiconductor element and directed to the adjacent semiconductor element is shielded by the metal foil. Can be suppressed. In addition, the semiconductor module can be reduced in height as compared with the can sealing.

金属箔は、固定電位が付与されてもよい。これにより、金属箔に覆われた領域にある半導体素子が受ける電磁波障害をより確実に防止することができる。より好ましくは、金属箔は、基板に設けられたグランド端子と導通しているとよい。   The metal foil may be given a fixed potential. Thereby, the electromagnetic interference which the semiconductor element in the area | region covered with metal foil receives can be prevented more reliably. More preferably, the metal foil may be electrically connected to a ground terminal provided on the substrate.

金属箔は、パッケージを覆っている部分のうちパッケージの厚み方向の辺に沿った部分が折り重なるように変形していてもよい。これにより、例えば、パッケージが多角形の場合の角部における電磁波の集中による電磁波障害から半導体素子をより確実に保護することが可能となる。   The metal foil may be deformed so that a portion along the side in the thickness direction of the package of the portion covering the package is folded. Thereby, for example, it becomes possible to more reliably protect the semiconductor element from electromagnetic interference caused by concentration of electromagnetic waves at the corners when the package is polygonal.

本発明の別の態様は、半導体モジュールの製造方法である。この方法は、基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、半導体素子を備えたパッケージの上面に遮蔽フィルムを配置する配置工程と、遮蔽フィルムのうちパッケージの上面を覆っていない部分をパッケージの側面に沿わせて変形させる変形工程と、を含む。   Another aspect of the present invention is a method for manufacturing a semiconductor module. This method includes a preparation step of preparing a semiconductor module on which a semiconductor element is mounted on a substrate, an arrangement step of arranging a shielding film on an upper surface of a package including the semiconductor element, and an upper surface of the package among the shielding films. A deforming step of deforming a portion not covered along the side surface of the package.

この態様によると、外部環境から半導体素子を保護することができる遮蔽フィルムを半導体モジュール上に簡易に形成することができる。   According to this aspect, the shielding film that can protect the semiconductor element from the external environment can be easily formed on the semiconductor module.

本発明の別の態様は、半導体モジュールの製造方法である。この方法は、基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、半導体素子を含むパッケージの上面に金属箔を配置する配置工程と、金属箔のうちパッケージの上面を覆っていない部分をパッケージの側面に沿わせて変形させる変形工程と、を含む。   Another aspect of the present invention is a method for manufacturing a semiconductor module. This method includes a preparation step of preparing a semiconductor module on which a semiconductor element is mounted on a substrate, an arrangement step of disposing a metal foil on the upper surface of the package including the semiconductor element, and covering the upper surface of the package of the metal foil. And a deforming step of deforming a portion that is not along the side surface of the package.

この態様によると、電磁波障害から半導体素子を保護することができる金属箔を半導体モジュール上に簡易に形成することができる。   According to this aspect, the metal foil that can protect the semiconductor element from electromagnetic interference can be easily formed on the semiconductor module.

変形工程の後に基板のうち固定電位が入力される配線層に金属箔を接続する接続工程を更に含んでもよい。これにより、半導体素子を電磁波障害からより確実に保護することが可能な半導体モジュールを簡便に製造することができる。ここで、配線層は、グランド端子と導通しているとより好ましい。   You may further include the connection process which connects a metal foil to the wiring layer into which a fixed electric potential is input among board | substrates after a deformation | transformation process. Thereby, the semiconductor module which can protect a semiconductor element from electromagnetic interference more reliably can be manufactured simply. Here, it is more preferable that the wiring layer is electrically connected to the ground terminal.

変形工程は、金属箔の表側と裏側の空間の差圧によって該金属箔をパッケージの側面に向かって変形させてもよい。これにより、厚さの薄い金属箔をパッケージの形状に合わせて容易に密着させることが可能となり、製造コストや工程数が削減される。   In the deforming step, the metal foil may be deformed toward the side surface of the package by a differential pressure between the front side and the back side of the metal foil. As a result, a thin metal foil can be easily brought into close contact with the shape of the package, and the manufacturing cost and the number of processes can be reduced.

本発明の別の態様もまた、半導体モジュールである。この半導体モジュールは、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿って該パッケージの上面および側面を覆う金属箔と、基板に形成されている配線層のうち固定電位が入力される部分と金属箔とを導通するようにパッケージの側面を金属箔の外側から覆う導電性部材と、を備える。   Another embodiment of the present invention is also a semiconductor module. The semiconductor module includes a substrate, a semiconductor element mounted on the substrate, a metal foil covering the upper surface and side surfaces of the package along the shape of the package including the semiconductor element, and a wiring layer formed on the substrate And a conductive member that covers the side surface of the package from the outside of the metal foil so as to conduct the portion to which the fixed potential is input and the metal foil.

この態様によると、半導体素子が受ける電磁波障害を金属箔により抑制することができる。また、キャン封止と比べて半導体モジュールの低背化を実現することができる。   According to this aspect, the electromagnetic interference that the semiconductor element receives can be suppressed by the metal foil. In addition, the semiconductor module can be reduced in height as compared with the can sealing.

本発明のさらに別の態様は、半導体モジュールの製造方法である。この方法は、基板の上に複数の半導体素子が整列して搭載されている状態で、かつ、基板の上に形成されている配線層と半導体素子とが接続されている状態で、封止部材により封止されているパッケージを準備する準備工程と、複数の半導体素子の間の領域にある封止部材を除去して配線層のうち固定電位が入力される部分を露出させる露出工程と、複数の半導体素子を含むパッケージの上面に金属箔を配置する配置工程と、金属箔のうち封止部材を除去した空間の上にある部分を切断する切断工程と、切断した部分から空間に導電性部材を充填する充填工程と、半導体素子ごとにパッケージを切り離す切り離し工程と、を含む。   Yet another embodiment of the present invention is a method for manufacturing a semiconductor module. In this method, a sealing member is formed in a state where a plurality of semiconductor elements are aligned and mounted on a substrate, and a wiring layer formed on the substrate and the semiconductor elements are connected. A preparation step of preparing a package sealed by the step, an exposure step of removing a sealing member in a region between a plurality of semiconductor elements to expose a portion of the wiring layer to which a fixed potential is input, and a plurality of steps An arrangement step of disposing a metal foil on the upper surface of a package including the semiconductor element, a cutting step of cutting a portion of the metal foil above the space from which the sealing member is removed, and a conductive member from the cut portion to the space And a separation step of separating the package for each semiconductor element.

この態様によると、電磁波障害から半導体素子を保護することができる金属箔を半導体モジュール上に簡易に形成することができる。また、複数の半導体素子を含むパッケージの上面に金属箔を配置した後、半導体素子間の空間に応じて切断し、その空間に導電性部材を充填することで、導電性部材により金属箔が半導体素子を含む各パッケージの側面に密着するように変形し固定される。これにより、半導体素子が受ける電磁波障害を抑制する金属箔を備える半導体モジュールを同じ工程により複数製造することが可能となり、製造コストが削減される。   According to this aspect, the metal foil that can protect the semiconductor element from electromagnetic interference can be easily formed on the semiconductor module. Moreover, after disposing a metal foil on the upper surface of a package including a plurality of semiconductor elements, the metal foil is cut by the space between the semiconductor elements, and the space is filled with a conductive member, whereby the metal foil is made into a semiconductor by the conductive member. It is deformed and fixed so as to be in close contact with the side surface of each package including the element. Thereby, it becomes possible to manufacture a plurality of semiconductor modules including a metal foil that suppresses electromagnetic interference that the semiconductor element receives, and the manufacturing cost is reduced.

露出工程により露出される部分は、グランド端子と導通していてもよい。これにより、金属箔に覆われた領域にある半導体素子が受ける電磁波障害をより確実に防止することができる。   The portion exposed by the exposure process may be electrically connected to the ground terminal. Thereby, the electromagnetic interference which the semiconductor element in the area | region covered with metal foil receives can be prevented more reliably.

本発明のさらに別の態様もまた、半導体モジュールである。この半導体モジュールは、基板と、基板の上に形成された配線層と、基板の上に搭載された半導体素子と、配線層および半導体素子を封止する封止部材と、一方の端部が配線層と接続され、他方の端部が封止部材を貫通して封止部材の上面に達しているワイヤと、ワイヤの他方の端部と導通するように封止部材の上に形成された導電性部材と、導電性部材の上面を覆う金属箔と、を備える。   Yet another embodiment of the present invention is also a semiconductor module. This semiconductor module includes a substrate, a wiring layer formed on the substrate, a semiconductor element mounted on the substrate, a sealing member for sealing the wiring layer and the semiconductor element, and one end portion of which is a wiring A wire connected to the layer, the other end passing through the sealing member and reaching the upper surface of the sealing member, and a conductive formed on the sealing member so as to be electrically connected to the other end of the wire And a metal foil covering the upper surface of the conductive member.

この態様によると、半導体素子が受ける電磁波障害を金属箔により抑制することができる。   According to this aspect, the electromagnetic interference that the semiconductor element receives can be suppressed by the metal foil.

ワイヤの一方の端部は、配線層のうち固定電位が入力される部分と接続されていてもよい。これにより、金属箔に覆われた領域にある半導体素子が受ける電磁波障害をより確実に防止することができる。より好ましくは、金属箔は、基板に設けられたグランド端子と導通しているとよい。   One end of the wire may be connected to a portion of the wiring layer to which a fixed potential is input. Thereby, the electromagnetic interference which the semiconductor element in the area | region covered with metal foil receives can be prevented more reliably. More preferably, the metal foil may be electrically connected to a ground terminal provided on the substrate.

本発明のさらに別の態様もまた、半導体モジュールの製造方法である。この方法は、基板の上に複数の半導体素子が整列して搭載されているとともにグランド端子にワイヤが接続されているパッケージを準備する準備工程と、ワイヤの一部が露出する程度にパッケージを封止部材で封止する封止工程と、複数の半導体素子の間の領域にある封止部材を除去する除去工程と、露出しているワイヤを覆うとともに封止部材を除去した空間を充填するように導電性部材でパッケージを被覆する被覆工程と、導電性部材の上面に金属箔を貼り付ける貼り付け工程と、半導体素子ごとに導電性部材が充填された空間でパッケージを切り離す切り離し工程と、を含む。   Yet another embodiment of the present invention is also a method for manufacturing a semiconductor module. This method includes a preparation step of preparing a package in which a plurality of semiconductor elements are arranged and mounted on a substrate and a wire is connected to a ground terminal, and the package is sealed to the extent that a part of the wire is exposed. A sealing step of sealing with a stop member, a removing step of removing a sealing member in a region between a plurality of semiconductor elements, and a space for covering the exposed wire and removing the sealing member A covering step of covering the package with a conductive member, an attaching step of attaching a metal foil to the upper surface of the conductive member, and a separation step of separating the package in a space filled with the conductive member for each semiconductor element. Including.

この態様によると、電磁波障害から半導体素子を保護することができる金属箔を半導体モジュール上に簡易に形成することができる。また、露出したワイヤの一部を覆うように導電性部材で被覆されるので、パッケージと導電性部材との密着性が増す。また、導電性部材および金属箔でパッケージの上面が覆われるとともに、導電性部材でパッケージの側面も覆われるので、半導体素子が受ける電磁波障害をより確実に防止することができる。また、半導体素子が受ける電磁波障害を抑制する金属箔を備える半導体モジュールを同じ工程により複数製造することが可能となり、製造コストが削減される。   According to this aspect, the metal foil that can protect the semiconductor element from electromagnetic interference can be easily formed on the semiconductor module. Moreover, since it coat | covers with an electroconductive member so that a part of exposed wire may be covered, the adhesiveness of a package and an electroconductive member increases. In addition, since the upper surface of the package is covered with the conductive member and the metal foil, and the side surface of the package is also covered with the conductive member, it is possible to more reliably prevent the electromagnetic interference that the semiconductor element receives. Moreover, it becomes possible to manufacture a plurality of semiconductor modules including a metal foil that suppresses the electromagnetic interference that the semiconductor element receives, and the manufacturing cost is reduced.

本発明のさらに別の態様は、携帯機器である。この携帯機器は、上述したいずれかの態様の半導体モジュールを搭載している。   Yet another embodiment of the present invention is a portable device. This portable device is equipped with the semiconductor module according to any one of the above-described aspects.

本発明によれば、外部環境から遮蔽された、または半導体素子から外部環境(例えば、隣接する半導体チップを含む。)への電磁波の放射が遮蔽された簡易な構成の半導体モジュールを提供することができる。   According to the present invention, it is possible to provide a semiconductor module having a simple configuration which is shielded from the external environment or shields the radiation of electromagnetic waves from a semiconductor element to the external environment (for example, including an adjacent semiconductor chip). it can.

本発明の一例は、基板と、基板の上に搭載された半導体素子と、半導体素子を備えたパッケージの形状に沿ってパッケージを覆い、外部からの水分、不純物または電磁波を遮蔽する遮蔽フィルムと、を備える半導体モジュールである。遮蔽フィルムとしては、絶縁性フィルムや金属箔等の変形が容易な、厚さの薄い部材を用いることができる。以下の説明では、電磁波障害の抑制に好適な金属箔を採用した半導体モジュールについて説明するが、例えば、水分や不純物による短絡を防止するという観点から絶縁性フィルムを採用しても良い。なお、絶縁性フィルムの場合であっても以下の構成や製造方法を適用することが可能であるのはいうまでもない。   An example of the present invention is a substrate, a semiconductor element mounted on the substrate, a shielding film that covers the package along the shape of the package including the semiconductor element, and shields moisture, impurities, or electromagnetic waves from the outside, It is a semiconductor module provided with. As the shielding film, a thin member that can be easily deformed, such as an insulating film or a metal foil, can be used. In the following description, a semiconductor module employing a metal foil suitable for suppressing electromagnetic interference will be described. However, for example, an insulating film may be employed from the viewpoint of preventing a short circuit due to moisture or impurities. Needless to say, the following configurations and manufacturing methods can be applied even in the case of an insulating film.

以下、本発明の実施の形態を図面を参照して説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を適宜省略する。また、以下に述べる構成は例示であり、本発明の範囲を何ら限定するものではない。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. Moreover, the structure described below is an illustration and does not limit the scope of the present invention at all.

(第1の実施の形態)
[半導体モジュールの構造]
図1は、第1の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図1に示すように、第1の実施の形態に係る半導体モジュール10は、素子搭載用基板12と、素子搭載用基板12の上面に設けられた半導体素子14および配線パターン16と、半導体素子14と配線パターン16とを電気的に接続する導電部材であるボンディングワイヤ18と、を備える。また、素子搭載用基板12の下面には、外部接続端子が接続される銅からなる配線パターン20が設けられている。
(First embodiment)
[Structure of semiconductor module]
FIG. 1 is a schematic cross-sectional view showing the configuration of the semiconductor module according to the first embodiment. As shown in FIG. 1, the semiconductor module 10 according to the first embodiment includes an element mounting substrate 12, a semiconductor element 14 and a wiring pattern 16 provided on the upper surface of the element mounting substrate 12, and a semiconductor element 14. And a bonding wire 18 which is a conductive member for electrically connecting the wiring pattern 16 and the wiring pattern 16. A wiring pattern 20 made of copper to which external connection terminals are connected is provided on the lower surface of the element mounting board 12.

配線パターン16と配線パターン20との電気的接続は絶縁基板22を貫通するビアホールの内壁面に設けた導体部22aを介してなされている。ソルダーレジスト24は、配線パターン20の表面を保護している。さらに、素子搭載用基板12の上面、および素子搭載用基板12に搭載された半導体素子14は、封止樹脂層26により封止され、所望の形状のパッケージ28となっている。   The electrical connection between the wiring pattern 16 and the wiring pattern 20 is made through a conductor portion 22 a provided on the inner wall surface of a via hole that penetrates the insulating substrate 22. The solder resist 24 protects the surface of the wiring pattern 20. Further, the upper surface of the element mounting substrate 12 and the semiconductor element 14 mounted on the element mounting substrate 12 are sealed with a sealing resin layer 26 to form a package 28 having a desired shape.

本実施の形態に係る半導体モジュール10は、パッケージ28の形状に沿って金属箔30で覆われている。なお、本実施の形態では、金属箔30は、接着剤32を介して固定されているが、例えば、圧着によりあるいは静電気で固定されていてもよい。また、金属箔30は、例えば、厚さが15〜50μmのアルミ箔が好適である。このように、金属箔30により半導体素子14を覆うことで、半導体素子14が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔30を用いた場合の方が、金属箔とパッケージとの間の空間(距離)を小さくすることができるため、半導体モジュール10の低背化を実現することができる。   The semiconductor module 10 according to the present embodiment is covered with a metal foil 30 along the shape of the package 28. In the present embodiment, the metal foil 30 is fixed via the adhesive 32, but may be fixed by, for example, pressure bonding or static electricity. The metal foil 30 is preferably an aluminum foil having a thickness of 15 to 50 μm, for example. Thus, by covering the semiconductor element 14 with the metal foil 30, the electromagnetic interference that the semiconductor element 14 receives is suppressed. In addition, when the metal foil 30 is used compared to the conventional can sealing, the space (distance) between the metal foil and the package can be reduced, so the semiconductor module 10 can be reduced in height. can do.

また、本実施の形態に係る半導体モジュール10においては、配線パターン20の一部が、外部の接地電位と導通するグランド端子34として機能しており、金属箔30がグランド端子34と導通している。そのため、半導体モジュール10が電子機器に装着された状態では、金属箔30全体が接地電位のような固定電位で保持されるため、金属箔30に覆われた領域にある半導体素子14が受ける電磁波障害をより確実に防止することができる。なお、半導体モジュール10を金属箔の代わりに、あるいは金属箔に加えて絶縁性フィルムで覆っても良い。これにより、水分や不純物が半導体素子に侵入することが抑制され、短絡や酸化による半導体素子の劣化が防止される。   Further, in the semiconductor module 10 according to the present embodiment, a part of the wiring pattern 20 functions as the ground terminal 34 that is electrically connected to the external ground potential, and the metal foil 30 is electrically connected to the ground terminal 34. . Therefore, when the semiconductor module 10 is mounted on an electronic device, the entire metal foil 30 is held at a fixed potential such as a ground potential, so that the electromagnetic interference that is received by the semiconductor element 14 in the region covered with the metal foil 30 Can be prevented more reliably. The semiconductor module 10 may be covered with an insulating film instead of or in addition to the metal foil. As a result, moisture and impurities are prevented from entering the semiconductor element, and deterioration of the semiconductor element due to short circuit and oxidation is prevented.

[製造方法]
次に、第1の実施の形態に係る半導体モジュールの製造方法について説明する。図2(a)〜図2(d)は、第1の実施の形態に係る半導体モジュール10の製造方法における工程を説明するための概略断面図である。
[Production method]
Next, a method for manufacturing the semiconductor module according to the first embodiment will be described. FIG. 2A to FIG. 2D are schematic cross-sectional views for explaining steps in the method for manufacturing the semiconductor module 10 according to the first embodiment.

はじめに、図2(a)に示すように、封止樹脂層26で封止されているパッケージ28の状態の半導体モジュール10を準備し、片面に接着剤32が塗布されている金属箔30をパッケージ28の上面に配置し、接着剤32を介して金属箔30の一部を固定する。   First, as shown in FIG. 2A, the semiconductor module 10 in the state of a package 28 sealed with a sealing resin layer 26 is prepared, and a metal foil 30 coated with an adhesive 32 on one side is packaged. A part of the metal foil 30 is fixed via an adhesive 32.

次に、図2(b)に示すように、前述の状態で平らな支持基板36の上に半導体モジュール10を置き、金属箔30と支持基板36との間にある空間38を減圧する。この際、金属箔30の表側(図の上側)と裏側(図の支持基板側)との空間は遮断されている。   Next, as shown in FIG. 2B, the semiconductor module 10 is placed on the flat support substrate 36 in the above-described state, and the space 38 between the metal foil 30 and the support substrate 36 is decompressed. At this time, the space between the front side (the upper side in the figure) and the back side (the supporting substrate side in the figure) of the metal foil 30 is blocked.

そのため、金属箔30の表側と裏側の空間の差圧によって、図2(c)に示すように、金属箔30がパッケージ28の側面に沿って変形する。減圧の一例としては、接着剤の付いた金属箔を上面に配置したパッケージをステージ上に設置して、そのパッケージとそれを載せたステージとを閉じた空間、例えば可撓性を有するナイロン袋等に挿入して、その中の空気を吸引器によって排出することで袋内を減圧する。それによって空間38を減圧することができる。   Therefore, the metal foil 30 is deformed along the side surface of the package 28 by the differential pressure between the front side and the back side of the metal foil 30 as shown in FIG. As an example of decompression, a package in which a metal foil with an adhesive is arranged on the top surface is placed on a stage, and the package and the stage on which the package is placed are closed, for example, a flexible nylon bag, etc. And the inside of the bag is depressurized by discharging the air therein using a suction device. Thereby, the space 38 can be decompressed.

これにより、電磁波障害から半導体素子14を保護することができる金属箔30を半導体モジュールを覆うように簡易に形成することができる。また、厚さの薄い金属箔30をパッケージの形状に合わせて容易に密着させることが可能となり、製造コストや工程数が削減される。なお、支持基板の形状は平らな場合に限られない。図16(a)、図16(b)は、第1の実施の形態に係る半導体モジュールの製造方法で他の形状の支持基板を用いた場合の工程を説明するための概略断面図である。図16(a)に示すように、支持基板137は、半導体モジュール10の下面の大きさに応じて凸部137aが設けられている。そのため、金属箔30をパッケージ28の側面に沿って変形させた場合、図16(b)に示すように、より下方まで到達するため、金属箔30のパッケージ側面への装着が確実となる。   Thereby, the metal foil 30 that can protect the semiconductor element 14 from electromagnetic interference can be easily formed so as to cover the semiconductor module. In addition, the thin metal foil 30 can be easily brought into close contact with the shape of the package, and the manufacturing cost and the number of processes are reduced. The shape of the support substrate is not limited to a flat shape. FIGS. 16A and 16B are schematic cross-sectional views for explaining a process in the case where a support substrate having another shape is used in the method for manufacturing a semiconductor module according to the first embodiment. As shown in FIG. 16A, the support substrate 137 is provided with a convex portion 137 a according to the size of the lower surface of the semiconductor module 10. Therefore, when the metal foil 30 is deformed along the side surface of the package 28, as shown in FIG. 16B, the metal foil 30 reaches the lower side, so that the metal foil 30 is securely attached to the side surface of the package.

図3は、半導体モジュール10のパッケージ28の形状に沿って金属箔30が密着している状態を示す斜視図である。このように、半導体モジュール10を上から金属箔30で覆うように密着させると、金属箔30は、パッケージ28を覆っている部分のうちパッケージ28の厚み方向の辺に沿った部分30aが折り重なるように変形する。すなわち、パッケージの部分30aに隣り合う面28a,28bを覆う金属箔30の端部(部分30a)において、面28aを覆う金属箔と面28bを覆う金属箔とが折り重なるようになる。これにより、多角形のパッケージ28の角部における電磁波の集中による電磁波障害から半導体素子14をより確実に保護することが可能となる。   FIG. 3 is a perspective view showing a state in which the metal foil 30 is in close contact along the shape of the package 28 of the semiconductor module 10. As described above, when the semiconductor module 10 is closely attached so as to be covered with the metal foil 30 from above, the metal foil 30 is folded so that a portion 30 a along the side in the thickness direction of the package 28 is folded among the portions covering the package 28. Transforms into That is, the metal foil covering the surface 28a and the metal foil covering the surface 28b are folded over at the end (part 30a) of the metal foil 30 covering the surfaces 28a and 28b adjacent to the package portion 30a. As a result, the semiconductor element 14 can be more reliably protected from electromagnetic interference caused by concentration of electromagnetic waves at the corners of the polygonal package 28.

図2(c)に示すように金属箔30を変形させた後、支持基板36から半導体モジュール10を取り外し、金属箔30の余白を切断する。そして、図2(d)に示すように、金属箔30を半導体モジュール10の下面側に板状の治具によって押し曲げて折り返し、素子搭載用基板12のグランド端子34に接続する。これにより、半導体素子14を電磁波障害からより確実に保護することが可能な半導体モジュールを簡便に製造することができる。なお、半導体モジュール10を金属箔の代わりに、あるいは金属箔に加えて絶縁性フィルムで覆う場合にも上述の製造方法を用いることが可能である。これにより、短絡や酸化による半導体素子の劣化が防止された半導体モジュールを簡便に製造することができる。   After the metal foil 30 is deformed as shown in FIG. 2C, the semiconductor module 10 is removed from the support substrate 36, and the margin of the metal foil 30 is cut. Then, as shown in FIG. 2D, the metal foil 30 is pressed and bent by a plate-like jig on the lower surface side of the semiconductor module 10 and connected to the ground terminal 34 of the element mounting substrate 12. Thereby, the semiconductor module which can protect the semiconductor element 14 from electromagnetic interference more reliably can be manufactured simply. The above-described manufacturing method can also be used when the semiconductor module 10 is covered with an insulating film instead of or in addition to the metal foil. Thereby, a semiconductor module in which deterioration of the semiconductor element due to short circuit or oxidation is prevented can be easily manufactured.

(第2の実施の形態)
[半導体モジュールの構造]
図4は、第2の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図4に示すように、第2の実施の形態に係る半導体モジュール110は、素子搭載用基板112と、素子搭載用基板112の上面に設けられた半導体素子114および銅からなる配線パターン116と、半導体素子114と銅からなる配線パターン116とを電気的に接続する導電部材であるボンディングワイヤ118と、を備える。また、素子搭載用基板112の下面には、外部接続端子が接続される銅からなる配線パターン120が設けられている。
(Second Embodiment)
[Structure of semiconductor module]
FIG. 4 is a schematic cross-sectional view showing the configuration of the semiconductor module according to the second embodiment. As shown in FIG. 4, the semiconductor module 110 according to the second embodiment includes an element mounting board 112, a semiconductor element 114 provided on the upper surface of the element mounting board 112, and a wiring pattern 116 made of copper. And a bonding wire 118 which is a conductive member for electrically connecting the semiconductor element 114 and the wiring pattern 116 made of copper. A wiring pattern 120 made of copper to which external connection terminals are connected is provided on the lower surface of the element mounting substrate 112.

配線パターン116と配線パターン120との電気的接続は絶縁基板122を貫通するビアホールの内壁面に設けた導体部122aを介してなされている。ソルダーレジスト124は、配線パターン120の表面を保護している。さらに、素子搭載用基板112の上面、および素子搭載用基板112に搭載された半導体素子114は、封止樹脂層126により封止され、所望の形状のパッケージ128となっている。   The electrical connection between the wiring pattern 116 and the wiring pattern 120 is made through a conductor portion 122 a provided on the inner wall surface of the via hole that penetrates the insulating substrate 122. The solder resist 124 protects the surface of the wiring pattern 120. Further, the upper surface of the element mounting substrate 112 and the semiconductor element 114 mounted on the element mounting substrate 112 are sealed with a sealing resin layer 126 to form a package 128 having a desired shape.

本実施の形態に係る半導体モジュール110は、パッケージ128の形状に沿って金属箔130で覆われている。金属箔130は、接着剤132を介してパッケージ128の上面および側面に固定されている。また、素子搭載用基板112上に形成されている配線パターン116のうち固定電位、本実施の形態では接地電位が入力される電極116aと金属箔130とを導通するようにパッケージ128の側面を金属箔30の外側から覆う導電性ペーストが固化した導電性部材135と、を備える。   The semiconductor module 110 according to the present embodiment is covered with a metal foil 130 along the shape of the package 128. The metal foil 130 is fixed to the upper surface and side surfaces of the package 128 via an adhesive 132. Further, the side surface of the package 128 is metalized so that the electrode 116a to which a fixed potential, that is, the ground potential is input in the wiring pattern 116 formed on the element mounting substrate 112, and the metal foil 130 are electrically connected. And a conductive member 135 in which a conductive paste covering from the outside of the foil 30 is solidified.

このように、金属箔130により半導体素子114を覆うことで、半導体素子114が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔130の厚みが薄いため、半導体モジュール110の低背化を実現することができる。   Thus, by covering the semiconductor element 114 with the metal foil 130, the electromagnetic wave interference received by the semiconductor element 114 is suppressed. In addition, since the metal foil 130 is thinner than the conventional can sealing, the semiconductor module 110 can be reduced in height.

また、本実施の形態に係る半導体モジュール110においては、配線パターン116の一部である電極116aが、外部の接地電位と導通するグランド端子として機能しており、金属箔130が導電性部材135を介して電極116aと導通している。そのため、半導体モジュール110が電子機器に装着された状態では、金属箔130全体が接地電位のような固定電位で保持されるため、金属箔130に覆われた領域にある半導体素子114が受ける電磁波障害をより確実に防止することができる。また、半導体素子から発生する電磁波を遮蔽でき、隣接する半導体素子への電磁波障害をより確実に防止できる。   Further, in the semiconductor module 110 according to the present embodiment, the electrode 116a that is a part of the wiring pattern 116 functions as a ground terminal that conducts to an external ground potential, and the metal foil 130 serves as the conductive member 135. Through the electrode 116a. Therefore, when the semiconductor module 110 is mounted on an electronic device, the entire metal foil 130 is held at a fixed potential such as a ground potential, so that the electromagnetic interference that the semiconductor element 114 in the region covered with the metal foil 130 receives is affected. Can be prevented more reliably. Moreover, the electromagnetic wave generated from the semiconductor element can be shielded, and the electromagnetic wave interference to the adjacent semiconductor element can be prevented more reliably.

[製造方法]
次に、第2の実施の形態に係る半導体モジュールの製造方法について説明する。図5(a)〜図5(c)、図6(a)、図6(b)は、第2の実施の形態に係る半導体モジュール110の製造方法における工程を説明するための概略断面図である。
[Production method]
Next, a method for manufacturing a semiconductor module according to the second embodiment will be described. FIG. 5A to FIG. 5C, FIG. 6A, and FIG. 6B are schematic cross-sectional views for explaining steps in the method for manufacturing the semiconductor module 110 according to the second embodiment. is there.

はじめに、図5(a)に示すように、素子搭載用基板112の上に複数の半導体素子114が整列して搭載されている状態で、かつ、素子搭載用基板112の上に形成されている配線パターン116と半導体素子114とがボンディングワイヤ118で接続されている状態で、封止樹脂層126で封止されているパッケージ128を準備する。   First, as shown in FIG. 5A, a plurality of semiconductor elements 114 are arranged and mounted on the element mounting substrate 112 and are formed on the element mounting substrate 112. In a state where the wiring pattern 116 and the semiconductor element 114 are connected by the bonding wire 118, a package 128 sealed with the sealing resin layer 126 is prepared.

次に、図5(b)に示すように、複数の半導体素子114の間の領域136にある封止樹脂層126を除去し、配線パターン116のうち固定電位(接地電位)が入力される電極116aを露出させる。露出させる方法としては、レーザ照射やハーフダイシング法が用いられる。そして、図5(c)に示すように、片面に接着剤132が塗布されている金属箔130を複数の半導体素子114を含むパッケージ128の上面に配置し、接着剤132を介して金属箔130の一部を固定する。その状態で、金属箔130のうち封止樹脂層126を除去した領域136の上にある部分を切断する。   Next, as shown in FIG. 5B, the sealing resin layer 126 in the region 136 between the plurality of semiconductor elements 114 is removed, and an electrode to which a fixed potential (ground potential) is input in the wiring pattern 116. 116a is exposed. Laser exposure or half dicing is used as the exposure method. Then, as shown in FIG. 5 (c), the metal foil 130 coated with the adhesive 132 on one side is disposed on the upper surface of the package 128 including the plurality of semiconductor elements 114, and the metal foil 130 is interposed via the adhesive 132. Fix a part of. In this state, a portion of the metal foil 130 on the region 136 where the sealing resin layer 126 is removed is cut.

次に、図6(a)に示すように、金属箔130が切断された部分から導電性部材135が充填され、導電性部材135により金属箔130が各パッケージ128の側面に密着するように変形し固定される。その結果、金属箔130と電極116aとが電気的に導通する。その後、図6(b)に示すように、半導体素子114ごとに導電性部材135の箇所でパッケージ128が切り離され複数の半導体モジュール110が製造される。   Next, as shown in FIG. 6A, the conductive member 135 is filled from the cut portion of the metal foil 130, and the conductive member 135 is deformed so that the metal foil 130 is in close contact with the side surface of each package 128. And fixed. As a result, the metal foil 130 and the electrode 116a are electrically connected. Thereafter, as shown in FIG. 6B, the package 128 is separated at the position of the conductive member 135 for each semiconductor element 114 to manufacture a plurality of semiconductor modules 110.

上述のような製造方法によれば、電磁波障害から半導体素子114を保護することができる金属箔130を複数の半導体モジュール110上に簡易に形成することができる。また、半導体素子114が受ける電磁波障害を抑制する金属箔130を備える半導体モジュール110を同じ工程により複数製造することが可能となり、製造コストが削減される。   According to the manufacturing method as described above, the metal foil 130 that can protect the semiconductor element 114 from electromagnetic interference can be easily formed on the plurality of semiconductor modules 110. In addition, it is possible to manufacture a plurality of semiconductor modules 110 including the metal foil 130 that suppresses the electromagnetic interference that the semiconductor element 114 receives, and the manufacturing cost is reduced.

(第3の実施の形態)
本実施の形態では、ウェハレベルで一括して再配線が形成されたパッケージが半導体チップとして個片化され、支持基板上で第1の実施の形態のように所定の空間が減圧されることで金属箔が複数の半導体チップに密着した半導体モジュールが製造される。
(Third embodiment)
In this embodiment, a package in which rewiring is collectively formed at the wafer level is separated into semiconductor chips, and a predetermined space is decompressed on the support substrate as in the first embodiment. A semiconductor module in which a metal foil is in close contact with a plurality of semiconductor chips is manufactured.

図7は、ウェハレベルパッケージの作製概念を示す模式図である。図8は、第3の実施の形態に係る半導体モジュールの構成を示す概略構成図である。図8に示す半導体モジュールは、図7に示すウェハレベルパッケージが個片化されたものに金属箔が形成されたものである。   FIG. 7 is a schematic diagram showing a concept of manufacturing a wafer level package. FIG. 8 is a schematic configuration diagram showing the configuration of the semiconductor module according to the third embodiment. The semiconductor module shown in FIG. 8 is obtained by forming a metal foil on the wafer level package shown in FIG.

図8に示すように、第3の実施の形態に係る半導体モジュール210は、素子搭載用基板212と、素子搭載用基板212の上面に設けられた半導体チップ214と、を備える。また、素子搭載用基板212の下面には、外部接続端子が接続される銅からなる配線パターン220が設けられている。また、素子搭載用基板212の内部には、再配線パターン216が形成されている。ソルダーレジスト224は、配線パターン220の表面を保護している。こうして所望の形状のパッケージとなっている。   As shown in FIG. 8, the semiconductor module 210 according to the third embodiment includes an element mounting substrate 212 and a semiconductor chip 214 provided on the upper surface of the element mounting substrate 212. A wiring pattern 220 made of copper to which external connection terminals are connected is provided on the lower surface of the element mounting substrate 212. A rewiring pattern 216 is formed inside the element mounting substrate 212. The solder resist 224 protects the surface of the wiring pattern 220. In this way, the package has a desired shape.

本実施の形態に係る半導体モジュール210は、半導体チップ214の形状に沿って金属箔230で覆われている。なお、本実施の形態では、金属箔230は、接着剤232を介して固定されている。このように、金属箔230により半導体チップ214を覆うことで、半導体チップ214が受ける電磁波障害が抑制される。また、従来のキャン封止と比べて金属箔230を用いた場合の方が、金属箔とパッケージとの間の空間(距離)を小さくすることができるため、半導体モジュール210の低背化を実現することができる。   The semiconductor module 210 according to the present embodiment is covered with a metal foil 230 along the shape of the semiconductor chip 214. In the present embodiment, the metal foil 230 is fixed via an adhesive 232. Thus, by covering the semiconductor chip 214 with the metal foil 230, the electromagnetic wave interference received by the semiconductor chip 214 is suppressed. In addition, the space (distance) between the metal foil and the package can be reduced in the case where the metal foil 230 is used compared to the conventional can sealing, so the semiconductor module 210 can be reduced in height. can do.

また、本実施の形態に係る半導体モジュール210においては、配線パターン220の一部が、外部の接地電位と導通するグランド端子234として機能しており、金属箔230がグランド端子234と導通している。そのため、半導体モジュール210が電子機器に装着された状態では、金属箔230全体が接地電位のような固定電位で保持されるため、金属箔230に覆われた領域にある半導体チップ214が受ける電磁波障害をより確実に防止することができる。なお、製造方法については第1の実施の形態と同様なため説明を省略する。   Further, in the semiconductor module 210 according to the present embodiment, a part of the wiring pattern 220 functions as the ground terminal 234 that conducts to the external ground potential, and the metal foil 230 is conducted to the ground terminal 234. . For this reason, when the semiconductor module 210 is mounted on an electronic device, the entire metal foil 230 is held at a fixed potential such as a ground potential, so that the electromagnetic wave interference received by the semiconductor chip 214 in the region covered with the metal foil 230 is reduced. Can be prevented more reliably. Since the manufacturing method is the same as that of the first embodiment, the description thereof is omitted.

(第4の実施の形態)
[半導体モジュールの構造]
図9は、第4の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図9に示すように、第4の実施の形態に係る半導体モジュール310は、素子搭載用基板312と、素子搭載用基板312の上面に設けられた半導体素子314および銅からなる配線パターン316と、半導体素子314と配線パターン316とを電気的に接続する導電部材であるボンディングワイヤ318と、を備える。また、素子搭載用基板312の上面、および素子搭載用基板312に搭載された半導体素子314は、封止樹脂層326により封止され、所望の形状のパッケージ328となっている。
(Fourth embodiment)
[Structure of semiconductor module]
FIG. 9 is a schematic cross-sectional view showing the configuration of the semiconductor module according to the fourth embodiment. As shown in FIG. 9, the semiconductor module 310 according to the fourth embodiment includes an element mounting substrate 312, a semiconductor element 314 provided on the upper surface of the element mounting substrate 312, and a wiring pattern 316 made of copper, And a bonding wire 318 which is a conductive member for electrically connecting the semiconductor element 314 and the wiring pattern 316. The upper surface of the element mounting substrate 312 and the semiconductor element 314 mounted on the element mounting substrate 312 are sealed with a sealing resin layer 326 to form a package 328 having a desired shape.

また、半導体モジュール310は、一方の端部が配線パターン316の一部に形成され接地電位が入力される電極316aと接続され、他方の端部が封止樹脂層326を貫通して封止樹脂層326の上面に達しているボンディングワイヤ318aと、ボンディングワイヤ318aの他方の端部と導通するように封止樹脂層326の上に形成された導電性部材335と、導電性部材335の上面を覆う金属箔330と、を備える。   The semiconductor module 310 has one end connected to an electrode 316a that is formed on a part of the wiring pattern 316 and receives a ground potential, and the other end penetrates the sealing resin layer 326 to form a sealing resin. A bonding wire 318a reaching the upper surface of the layer 326, a conductive member 335 formed on the sealing resin layer 326 so as to be electrically connected to the other end of the bonding wire 318a, and an upper surface of the conductive member 335. Covering metal foil 330.

すなわち、本実施の形態に係る半導体モジュール310においては、配線パターン316の一部である電極316aが、外部の接地電位と導通するグランド端子として機能しており、金属箔330がボンディングワイヤ318aおよび導電性部材335を介して電極316aと導通している。そのため、半導体モジュール310が電子機器に装着された状態では、金属箔330全体が接地電位のような固定電位で保持されるため、金属箔330に覆われた領域にある半導体素子314が受ける電磁波障害をより確実に防止することができる。   In other words, in the semiconductor module 310 according to the present embodiment, the electrode 316a that is a part of the wiring pattern 316 functions as a ground terminal that conducts to the external ground potential, and the metal foil 330 serves as the bonding wire 318a and the conductive wire. The conductive member 335 is electrically connected to the electrode 316a. Therefore, when the semiconductor module 310 is mounted on an electronic device, the entire metal foil 330 is held at a fixed potential such as a ground potential, so that the electromagnetic interference that the semiconductor element 314 in the region covered with the metal foil 330 receives is affected. Can be prevented more reliably.

[製造方法]
次に、第4の実施の形態に係る半導体モジュールの製造方法について説明する。図10(a)〜図10(c)、図11(a)〜図11(c)は、第4の実施の形態に係る半導体モジュール310の製造方法における工程を説明するための概略断面図である。
[Production method]
Next, a method for manufacturing a semiconductor module according to the fourth embodiment will be described. FIG. 10A to FIG. 10C and FIG. 11A to FIG. 11C are schematic cross-sectional views for explaining the steps in the method for manufacturing the semiconductor module 310 according to the fourth embodiment. is there.

はじめに、図10(a)に示すように、素子搭載用基板312の上に複数の半導体素子314を整列して搭載し、素子搭載用基板312の上に形成した配線パターン316と半導体素子314とをボンディングワイヤ318で接続する。この際、配線パターン316の一部を構成するグランド端子として電極316a同士は、ボンディングワイヤ318aにより導通されている。この状態で、図10(b)に示すように、ボンディングワイヤ318aの一部が露出する程度に素子搭載用基板312および半導体素子314の上面を封止樹脂層326で封止する。   First, as shown in FIG. 10A, a plurality of semiconductor elements 314 are aligned and mounted on an element mounting substrate 312, and a wiring pattern 316 and a semiconductor element 314 formed on the element mounting substrate 312 are formed. Are connected by a bonding wire 318. At this time, the electrodes 316a serving as ground terminals constituting a part of the wiring pattern 316 are electrically connected by the bonding wires 318a. In this state, as shown in FIG. 10B, the upper surface of the element mounting substrate 312 and the semiconductor element 314 is sealed with a sealing resin layer 326 so that a part of the bonding wire 318a is exposed.

その後、本実施の形態では、図10(c)に示すように、ボンディングワイヤ318aの折り返し部がカットされ、図11(a)に示すように、封止樹脂層326のうち、複数の半導体素子314の間の領域にある部分が除去される。次に、図11(b)に示すように、露出しているボンディングワイヤ318aを覆うとともに封止樹脂層326を除去した空間を充填するようにペースト状の導電性部材335でパッケージ328が被覆され、導電性部材335の上面に金属箔330が貼り付けられる。そして、図11(c)に示すように、半導体素子314ごとに導電性部材335が充填された空間でダイシングにより切り離され、半導体モジュール310が製造される。   Thereafter, in the present embodiment, the folded portion of the bonding wire 318a is cut as shown in FIG. 10C, and a plurality of semiconductor elements are formed in the sealing resin layer 326 as shown in FIG. The portion in the region between 314 is removed. Next, as shown in FIG. 11B, the package 328 is covered with a paste-like conductive member 335 so as to cover the exposed bonding wire 318a and fill the space from which the sealing resin layer 326 is removed. The metal foil 330 is attached to the upper surface of the conductive member 335. Then, as shown in FIG. 11C, the semiconductor module 310 is manufactured by separating each semiconductor element 314 by dicing in a space filled with the conductive member 335.

上述のように、電磁波障害から半導体素子314を保護することができる金属箔330を半導体モジュールを覆うように簡易に形成することができる。また、露出したボンディングワイヤ318aの一部を覆うように導電性部材335で被覆されるので、パッケージ328と導電性部材335との密着性が増す。また、導電性部材335および金属箔330でパッケージ328の上面が覆われるとともに、導電性部材335でパッケージ328の側面も覆われるので、半導体素子314が受ける電磁波障害をより確実に防止することができる。また、半導体素子314が受ける電磁波障害を抑制する金属箔330を備える半導体モジュール310を同じ工程により複数製造することが可能となり、製造コストが削減される。   As described above, the metal foil 330 that can protect the semiconductor element 314 from electromagnetic interference can be easily formed so as to cover the semiconductor module. Further, since the conductive member 335 is covered so as to cover a part of the exposed bonding wire 318a, the adhesion between the package 328 and the conductive member 335 is increased. In addition, the upper surface of the package 328 is covered with the conductive member 335 and the metal foil 330, and the side surface of the package 328 is also covered with the conductive member 335, so that the electromagnetic interference that the semiconductor element 314 receives can be more reliably prevented. . Moreover, it becomes possible to manufacture a plurality of semiconductor modules 310 including the metal foil 330 that suppresses the electromagnetic interference that the semiconductor element 314 receives, and the manufacturing cost is reduced.

(第5の実施の形態)
図12は、第5の実施の形態に係る半導体モジュールの構成を示す概略断面図である。図12に示すように、第5の実施の形態に係る半導体モジュール410は、素子搭載用基板412と、素子搭載用基板412の上面に設けられた半導体素子414および銅からなる配線パターン416と、半導体素子414と配線パターン416とを電気的に接続する導電部材であるボンディングワイヤ418と、を備える。また、素子搭載用基板412の上面、および素子搭載用基板412に搭載された半導体素子414は、封止樹脂層426により封止され、所望の形状のパッケージ428となっている。
(Fifth embodiment)
FIG. 12 is a schematic cross-sectional view showing the configuration of the semiconductor module according to the fifth embodiment. As shown in FIG. 12, the semiconductor module 410 according to the fifth embodiment includes an element mounting substrate 412, a semiconductor element 414 provided on the upper surface of the element mounting substrate 412, and a wiring pattern 416 made of copper. A bonding wire 418 that is a conductive member that electrically connects the semiconductor element 414 and the wiring pattern 416. The upper surface of the element mounting substrate 412 and the semiconductor element 414 mounted on the element mounting substrate 412 are sealed with a sealing resin layer 426 to form a package 428 having a desired shape.

また、半導体モジュール410は、封止樹脂層426の上に形成された導電性部材435と、導電性部材435の上面を覆う金属箔430と、を備える。本実施の形態に係る半導体モジュール410においては、金属箔430の周縁部430aは、素子搭載用基板412側に向かって折り曲がった状態になっている。そのため、金属箔430が平坦な場合と比較して半導体素子414を覆う範囲が広がり、半導体素子414が受ける電磁波障害をより確実に防止することができる。また、周縁部430aが折れ曲がることにより、その部分が角部を有する形状のときに生ずる電界集中が抑制される。   The semiconductor module 410 includes a conductive member 435 formed on the sealing resin layer 426 and a metal foil 430 that covers the upper surface of the conductive member 435. In the semiconductor module 410 according to the present embodiment, the peripheral portion 430a of the metal foil 430 is bent toward the element mounting substrate 412 side. Therefore, compared with the case where the metal foil 430 is flat, the range covering the semiconductor element 414 is widened, and the electromagnetic interference that the semiconductor element 414 receives can be more reliably prevented. Further, by bending the peripheral edge portion 430a, electric field concentration that occurs when the portion has a shape having a corner portion is suppressed.

このように金属箔430の周縁部430aを折り曲がった状態にするためには、例えば、図11(c)に示す工程において、導電性部材335が半硬化の状態でダイシングを行えばよい。   In order to make the peripheral edge portion 430a of the metal foil 430 bent as described above, for example, in the step shown in FIG. 11C, the conductive member 335 may be diced in a semi-cured state.

(第6の実施の形態)
図13は、第6の実施の形態に係る半導体モジュール510の上面図である。第4の実施の形態や第5の実施の形態の半導体モジュールのように導電性部材の上に金属箔が貼り付けられている場合、導電性部材と金属箔との間に空気が入り、金属箔の表面の一部に膨らんだ箇所ができる可能性がある。このような状態のままであると、半導体モジュールを電子機器に装着した場合、膨らんだ部分が破れたり他の部品と接触する可能性がある。
(Sixth embodiment)
FIG. 13 is a top view of a semiconductor module 510 according to the sixth embodiment. When metal foil is affixed on a conductive member like the semiconductor module of 4th Embodiment or 5th Embodiment, air enters between a conductive member and metal foil, and metal There is a possibility that a swollen part is formed on a part of the surface of the foil. In such a state, when the semiconductor module is mounted on an electronic device, the swollen portion may be broken or come into contact with other components.

そこで、本実施の形態に係る半導体モジュール510は、金属箔530と導電性部材との間に入った空気が抜けるように開口部530aが形成されている。これにより、金属箔530と導電性部材との間に空気が留まることが抑制される。また、図13に示すように、開口部530aを中央よりずれた位置に形成することで、半導体モジュール510の向きを簡便に知ることができる。また、開口部530aを作製する際の金属箔のバリが外側になるようにすることで空気が抜けやすくなる。一方、金属箔のバリが内側になるようにすることで開口部530aに作業者の手や他の部品が引っ掛かりにくくなり、また、バリが導電性部材に引っ掛かり、金属箔が剥離することが防止される。   Therefore, in the semiconductor module 510 according to the present embodiment, an opening 530a is formed so that air that has entered between the metal foil 530 and the conductive member escapes. This suppresses air from remaining between the metal foil 530 and the conductive member. Moreover, as shown in FIG. 13, the orientation of the semiconductor module 510 can be easily known by forming the opening 530a at a position shifted from the center. In addition, air can be easily removed by making the burrs of the metal foil when the opening 530a is formed outside. On the other hand, by making the metal foil burrs on the inside, the operator's hand and other parts are less likely to be caught in the opening 530a, and the burrs are prevented from being caught on the conductive member and the metal foil is prevented from peeling off. Is done.

(第7の実施の形態)
次に、上述の各実施の形態に係る半導体モジュールを備えた携帯機器について説明する。なお、携帯機器として携帯電話に搭載する例を示すが、例えば、個人用携帯情報端末(PDA)、デジタルビデオカメラ(DVC)、及びデジタルスチルカメラ(DSC)といった電子機器であってもよい。
(Seventh embodiment)
Next, a portable device including the semiconductor module according to each of the above embodiments will be described. In addition, although the example mounted in a mobile telephone as a portable apparatus is shown, electronic devices, such as a personal digital assistant (PDA), a digital video camera (DVC), and a digital still camera (DSC), may be sufficient, for example.

図14は、上述の各実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。携帯電話600は、第1の筐体602と第2の筐体604が可動部606によって連結される構造になっている。第1の筐体602と第2の筐体604は可動部606を軸として回動可能である。第1の筐体602には文字や画像等の情報を表示する表示部608やスピーカ部610が設けられている。第2の筐体604には操作用ボタンなどの操作部612やマイク部614が設けられている。なお、前述の各実施の形態に係る半導体モジュールはこうした携帯電話600の内部に搭載されている。   FIG. 14 is a diagram illustrating a configuration of a mobile phone including the semiconductor module according to each of the above-described embodiments. The mobile phone 600 has a structure in which a first housing 602 and a second housing 604 are connected by a movable portion 606. The first housing 602 and the second housing 604 can rotate around the movable portion 606. The first housing 602 is provided with a display portion 608 and a speaker portion 610 that display information such as characters and images. The second housing 604 is provided with an operation unit 612 such as operation buttons and a microphone unit 614. The semiconductor module according to each of the above-described embodiments is mounted inside such a mobile phone 600.

図15は、図14に示した携帯電話の部分断面図(第1の筐体602の断面図)である。上述の各実施の形態に係る、例えば、半導体モジュール10は、はんだバンプ616を介してプリント基板618に搭載され、こうしたプリント基板618を介して表示部608などと電気的に接続されている。また、半導体モジュール10の裏面側(はんだバンプ616とは反対側の面)には金属基板などの放熱基板620が設けられ、例えば、半導体モジュールから発生する熱を第1の筐体602内部にこもらせることなく、効率的に第1の筐体602の外部に放熱することができるようになっている。   FIG. 15 is a partial cross-sectional view (cross-sectional view of the first housing 602) of the mobile phone shown in FIG. For example, the semiconductor module 10 according to each embodiment described above is mounted on the printed board 618 via the solder bumps 616 and is electrically connected to the display unit 608 and the like via the printed board 618. Further, a heat radiating substrate 620 such as a metal substrate is provided on the back surface side (the surface opposite to the solder bump 616) of the semiconductor module 10, and for example, heat generated from the semiconductor module is collected inside the first housing 602. It is possible to efficiently dissipate heat to the outside of the first housing 602 without making it.

以上、本発明を上述の各実施の形態を参照して説明したが、本発明は上述の各実施の形態に限定されるものではなく、各実施の形態の構成を適宜組み合わせたものや置換したものについても本発明に含まれるものである。また、当業者の知識に基づいて各実施の形態における半導体モジュールの製造方法の順番を適宜組み替えることや、素子搭載用基板や半導体モジュールにおいて各種の設計変更等の変形を各実施の形態に対して加えることも可能であり、そのような変形が加えられた実施の形態も本発明の範囲に含まれうる。   As described above, the present invention has been described with reference to the above-described embodiments. However, the present invention is not limited to the above-described embodiments, and the configurations of the embodiments are appropriately combined or replaced. Those are also included in the present invention. Further, based on the knowledge of those skilled in the art, the order of the manufacturing method of the semiconductor module in each embodiment is appropriately changed, and various design changes and the like in the element mounting substrate and the semiconductor module are modified with respect to each embodiment. Embodiments to which such modifications are added can also be included in the scope of the present invention.

第1の実施の形態に係る半導体モジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor module which concerns on 1st Embodiment. 図2(a)〜図2(d)は、第1の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。FIG. 2A to FIG. 2D are schematic cross-sectional views for explaining steps in the method for manufacturing the semiconductor module according to the first embodiment. 半導体モジュールのパッケージの形状に沿って金属箔が密着している状態を示す斜視図である。It is a perspective view which shows the state which metal foil closely_contact | adheres along the shape of the package of a semiconductor module. 第2の実施の形態に係る半導体モジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor module which concerns on 2nd Embodiment. 図5(a)〜図5(c)は、第2の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。FIG. 5A to FIG. 5C are schematic cross-sectional views for explaining steps in the method for manufacturing a semiconductor module according to the second embodiment. 図6(a)、図6(b)は、第2の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。FIG. 6A and FIG. 6B are schematic cross-sectional views for explaining steps in the method for manufacturing a semiconductor module according to the second embodiment. ウェハレベルパッケージの作製概念を示す模式図である。It is a schematic diagram which shows the production concept of a wafer level package. 第3の実施の形態に係る半導体モジュールの構成を示す概略構成図である。It is a schematic block diagram which shows the structure of the semiconductor module which concerns on 3rd Embodiment. 第4の実施の形態に係る半導体モジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor module which concerns on 4th Embodiment. 図10(a)〜図10(c)は、第4の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。FIG. 10A to FIG. 10C are schematic cross-sectional views for explaining steps in the method for manufacturing a semiconductor module according to the fourth embodiment. 図11(a)〜図11(c)は、第4の実施の形態に係る半導体モジュールの製造方法における工程を説明するための概略断面図である。FIG. 11A to FIG. 11C are schematic cross-sectional views for explaining steps in the method for manufacturing a semiconductor module according to the fourth embodiment. 第5の実施の形態に係る半導体モジュールの構成を示す概略断面図である。It is a schematic sectional drawing which shows the structure of the semiconductor module which concerns on 5th Embodiment. 第6の実施の形態に係る半導体モジュールの上面図である。It is a top view of the semiconductor module which concerns on 6th Embodiment. 各実施の形態に係る半導体モジュールを備えた携帯電話の構成を示す図である。It is a figure which shows the structure of the mobile telephone provided with the semiconductor module which concerns on each embodiment. 図14に示した携帯電話の部分断面図である。It is a fragmentary sectional view of the mobile telephone shown in FIG. 図16(a)、図16(b)は、第1の実施の形態に係る半導体モジュールの製造方法で他の形状の支持基板を用いた場合の工程を説明するための概略断面図である。FIGS. 16A and 16B are schematic cross-sectional views for explaining a process in the case where a support substrate having another shape is used in the method for manufacturing a semiconductor module according to the first embodiment.

符号の説明Explanation of symbols

10 半導体モジュール、 12 素子搭載用基板、 14 半導体素子、 16 配線パターン、 18 ボンディングワイヤ、 20 配線パターン、 22 絶縁基板、 26 封止樹脂層、 28 パッケージ、 30 金属箔、 32 接着剤、 34 グランド端子、 36 支持基板。   DESCRIPTION OF SYMBOLS 10 Semiconductor module, 12 Element mounting board | substrate, 14 Semiconductor element, 16 Wiring pattern, 18 Bonding wire, 20 Wiring pattern, 22 Insulating board, 26 Sealing resin layer, 28 Package, 30 Metal foil, 32 Adhesive, 34 Ground terminal 36 Support substrate.

Claims (17)

基板と、
前記基板の上に搭載された半導体素子と、
前記半導体素子を備えたパッケージの形状に沿って該パッケージを覆う遮蔽フィルムと、
を備えることを特徴とする半導体モジュール。
A substrate,
A semiconductor element mounted on the substrate;
A shielding film covering the package along the shape of the package including the semiconductor element;
A semiconductor module comprising:
前記遮蔽フィルムは、絶縁性フィルムであることを特徴とする請求項1に記載の半導体モジュール。   The semiconductor module according to claim 1, wherein the shielding film is an insulating film. 基板と、
前記基板の上に搭載された半導体素子と、
前記半導体素子を備えたパッケージの形状に沿って少なくとも該パッケージの上面を覆う金属箔と、
を備えることを特徴とする半導体モジュール。
A substrate,
A semiconductor element mounted on the substrate;
A metal foil covering at least the upper surface of the package along the shape of the package including the semiconductor element;
A semiconductor module comprising:
前記金属箔は、固定電位が付与されることを特徴とする請求項3に記載の半導体モジュール。   The semiconductor module according to claim 3, wherein a fixed potential is applied to the metal foil. 前記金属箔は、前記基板の裏面に設けられたグランド端子と導通していることを特徴とする請求項4に記載の半導体モジュール。   The semiconductor module according to claim 4, wherein the metal foil is electrically connected to a ground terminal provided on the back surface of the substrate. 前記金属箔は、前記パッケージを覆っている部分のうち前記パッケージの厚み方向の辺に沿った部分が折り重なるように変形していることを特徴とする請求項3乃至5のいずれか1項に記載の半導体モジュール。   6. The metal foil according to claim 3, wherein the metal foil is deformed so that a portion along a side in a thickness direction of the package of the portion covering the package is folded. Semiconductor module. 基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、
前記半導体素子を備えたパッケージの上面に遮蔽フィルムを配置する配置工程と、
前記遮蔽フィルムのうち前記パッケージの上面を覆っていない部分を前記パッケージの側面に沿わせて変形させる変形工程と、
を含む半導体モジュールの製造方法。
A preparation step of preparing a semiconductor module on which a semiconductor element is mounted on a substrate;
An arrangement step of arranging a shielding film on an upper surface of a package including the semiconductor element;
A deformation step of deforming a portion of the shielding film that does not cover the upper surface of the package along the side surface of the package;
A method for manufacturing a semiconductor module comprising:
基板の上に半導体素子が搭載されている半導体モジュールを準備する準備工程と、
前記半導体素子を備えたパッケージの上面に金属箔を配置する配置工程と、
前記金属箔のうち前記パッケージの上面を覆っていない部分を前記パッケージの側面に沿わせて変形させる変形工程と、
を含む半導体モジュールの製造方法。
A preparation step of preparing a semiconductor module on which a semiconductor element is mounted on a substrate;
An arrangement step of arranging a metal foil on an upper surface of a package including the semiconductor element;
A deformation step of deforming a portion of the metal foil that does not cover the upper surface of the package along the side surface of the package;
A method for manufacturing a semiconductor module comprising:
前記変形工程の後に前記基板のうち固定電位が入力される配線層に前記金属箔を接続する接続工程を更に含むことを特徴とする請求項8に記載の半導体モジュールの製造方法。   9. The method of manufacturing a semiconductor module according to claim 8, further comprising a connecting step of connecting the metal foil to a wiring layer to which a fixed potential is inputted in the substrate after the deforming step. 前記変形工程は、前記金属箔の表側と裏側の空間の差圧によって該金属箔を前記パッケージの側面に向かって変形させることを特徴とする請求項8または9に記載の半導体モジュールの製造方法。   10. The method of manufacturing a semiconductor module according to claim 8, wherein in the deforming step, the metal foil is deformed toward a side surface of the package by a pressure difference between a front side and a back side of the metal foil. 基板と、
前記基板の上に搭載された半導体素子と、
前記半導体素子を備えたパッケージの形状に沿って該パッケージの上面および側面を覆う金属箔と、
前記基板に形成されている配線層のうち固定電位が入力される部分と前記金属箔とを導通するように前記パッケージの側面を前記金属箔の外側から覆う導電性部材と、
を備えることを特徴とする半導体モジュール。
A substrate,
A semiconductor element mounted on the substrate;
A metal foil covering an upper surface and a side surface of the package along the shape of the package including the semiconductor element;
A conductive member that covers a side surface of the package from the outside of the metal foil so as to conduct the portion of the wiring layer formed on the substrate to which a fixed potential is input and the metal foil;
A semiconductor module comprising:
基板の上に複数の半導体素子が整列して搭載されている状態で、かつ、基板の上に形成されている配線層と前記半導体素子とが接続されている状態で、封止部材により封止されているパッケージを準備する準備工程と、
前記複数の半導体素子の間の領域にある前記封止部材を除去して前記配線層のうち固定電位が入力される部分を露出させる露出工程と、
複数の前記パッケージの上面に金属箔を配置する配置工程と、
前記金属箔のうち前記封止部材を除去した空間の上にある部分を切断する切断工程と、
前記切断した部分から前記空間に導電性部材を充填する充填工程と、
前記パッケージごとに切り離す切り離し工程と、
を含む半導体モジュールの製造方法。
Sealed by a sealing member in a state in which a plurality of semiconductor elements are aligned and mounted on a substrate, and a wiring layer formed on the substrate is connected to the semiconductor elements. A preparatory process for preparing the package,
An exposure step of removing the sealing member in a region between the plurality of semiconductor elements to expose a portion of the wiring layer to which a fixed potential is input;
An arranging step of arranging a metal foil on the upper surfaces of the plurality of packages;
A cutting step of cutting a portion of the metal foil above the space from which the sealing member is removed;
A filling step of filling the space from the cut portion with a conductive member;
A separation step of separating each package;
A method for manufacturing a semiconductor module comprising:
前記露出工程により露出される部分は、グランド端子と導通していることを特徴とする請求項12に記載の半導体モジュールの製造方法。   The method of manufacturing a semiconductor module according to claim 12, wherein the portion exposed by the exposing step is electrically connected to a ground terminal. 基板と、
前記基板の上に形成された配線層と、
前記基板の上に搭載された半導体素子と、
前記配線層および前記半導体素子を封止する封止部材と、
一方の端部が前記配線層と接続され、他方の端部が前記封止部材を貫通して前記封止部材の上面に達しているワイヤと、
前記ワイヤの他方の端部と導通するように前記封止部材の上に形成された導電性部材と、
前記導電性部材の上面を覆う金属箔と、
を備えることを特徴とする半導体モジュール。
A substrate,
A wiring layer formed on the substrate;
A semiconductor element mounted on the substrate;
A sealing member for sealing the wiring layer and the semiconductor element;
One end is connected to the wiring layer, and the other end penetrates the sealing member and reaches the upper surface of the sealing member;
A conductive member formed on the sealing member so as to be electrically connected to the other end of the wire;
A metal foil covering the upper surface of the conductive member;
A semiconductor module comprising:
前記ワイヤの一方の端部は、前記配線層のうち固定電位が入力される部分と接続されていることを特徴とする請求項14に記載の半導体モジュール。   The semiconductor module according to claim 14, wherein one end of the wire is connected to a portion of the wiring layer to which a fixed potential is input. 基板の上に複数の半導体素子が整列して搭載されているとともにグランド端子にワイヤが接続されているパッケージを準備する準備工程と、
前記ワイヤの一部が露出する程度に前記パッケージを封止部材で封止する封止工程と、
前記複数の半導体素子の間の領域にある前記封止部材を除去する除去工程と、
露出している前記ワイヤを覆うとともに前記封止部材を除去した空間を充填するように導電性部材でパッケージを被覆する被覆工程と、
前記導電性部材の上面に金属箔を貼り付ける貼り付け工程と、
前記半導体素子ごとに前記導電性部材が充填された空間でパッケージを切り離す切り離し工程と、
を含む半導体モジュールの製造方法。
A preparation step of preparing a package in which a plurality of semiconductor elements are arranged and mounted on a substrate and a wire is connected to a ground terminal;
A sealing step of sealing the package with a sealing member to such an extent that a part of the wire is exposed;
A removing step of removing the sealing member in a region between the plurality of semiconductor elements;
A covering step of covering the package with a conductive member so as to fill the space from which the sealing member is removed while covering the exposed wire;
An attaching step of attaching a metal foil to the upper surface of the conductive member;
A separation step of separating the package in a space filled with the conductive member for each semiconductor element;
A method for manufacturing a semiconductor module comprising:
請求項1、2、3、4、5、6、11、14および15のいずれか1項に記載の半導体モジュールを搭載したことを特徴とする携帯機器。   A portable device comprising the semiconductor module according to any one of claims 1, 2, 3, 4, 5, 6, 11, 14, and 15.
JP2008143787A 2008-05-30 2008-05-30 Semiconductor module and method for manufacturing the same, and mobile device Pending JP2009290141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008143787A JP2009290141A (en) 2008-05-30 2008-05-30 Semiconductor module and method for manufacturing the same, and mobile device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008143787A JP2009290141A (en) 2008-05-30 2008-05-30 Semiconductor module and method for manufacturing the same, and mobile device

Publications (1)

Publication Number Publication Date
JP2009290141A true JP2009290141A (en) 2009-12-10

Family

ID=41459029

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008143787A Pending JP2009290141A (en) 2008-05-30 2008-05-30 Semiconductor module and method for manufacturing the same, and mobile device

Country Status (1)

Country Link
JP (1) JP2009290141A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160634A (en) * 2011-02-02 2012-08-23 Nec Corp Module component and manufacturing method of the same
JP2014516212A (en) * 2011-06-09 2014-07-07 アップル インコーポレイテッド Electromagnetic shielding structure for shielding components on the board
JP2016514368A (en) * 2013-03-11 2016-05-19 クアルコム,インコーポレイテッド Electromagnetic interference enclosure for radio frequency multichip integrated circuit packages

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012160634A (en) * 2011-02-02 2012-08-23 Nec Corp Module component and manufacturing method of the same
JP2014516212A (en) * 2011-06-09 2014-07-07 アップル インコーポレイテッド Electromagnetic shielding structure for shielding components on the board
US9179538B2 (en) 2011-06-09 2015-11-03 Apple Inc. Electromagnetic shielding structures for selectively shielding components on a substrate
JP2016514368A (en) * 2013-03-11 2016-05-19 クアルコム,インコーポレイテッド Electromagnetic interference enclosure for radio frequency multichip integrated circuit packages

Similar Documents

Publication Publication Date Title
US8446002B2 (en) Multilayer wiring substrate having a castellation structure
US8043892B2 (en) Semiconductor die package and integrated circuit package and fabricating method thereof
US8766408B2 (en) Semiconductor device and manufacturing method thereof
JP5861260B2 (en) Semiconductor device manufacturing method and semiconductor device
EP1801849A2 (en) Semiconductor device, method of manufacturing the same, and camera module
KR102078781B1 (en) Coreless integrated circuit packaging system and method of manufacturing thereof
US10854560B2 (en) Semiconductor device and semiconductor device manufacturing method
CN105514090A (en) Semiconductor devices shielding electro-magnetic interference and methods of manufacturing
JP2012159935A (en) Electronic component module, method for manufacturing electronic component module, and multifunctional card
JP4551461B2 (en) Semiconductor device and communication device and electronic device provided with the same
US20120286410A1 (en) Semiconductor device packaging method and semiconductor device package
JP2009290141A (en) Semiconductor module and method for manufacturing the same, and mobile device
EP3319120A1 (en) Semiconductor device
TWI538113B (en) Micro electro mechanical systems package and manufacturing method thereof
JP6597499B2 (en) Semiconductor device and manufacturing method thereof
JP6757213B2 (en) Manufacturing method of semiconductor devices
US8691630B2 (en) Semiconductor package structure and manufacturing method thereof
JP2010010480A (en) Semiconductor module and method of manufacturing the same, and portable apparatus
CN112897451A (en) Sensor packaging structure, manufacturing method thereof and electronic equipment
JP4556637B2 (en) Functional element body
JP4364181B2 (en) Manufacturing method of semiconductor device
WO2006134780A1 (en) Piezoelectric oscillator, and communication device and electronic device provided with such piezoelectric oscillator
CN218371758U (en) Integrated circuit package and support substrate
CN215326927U (en) MEMS sensor and packaging structure thereof
JP2010212379A (en) Electronic component module, and method of manufacturing the same