JP2009284262A - Optical transmission system - Google Patents

Optical transmission system Download PDF

Info

Publication number
JP2009284262A
JP2009284262A JP2008134724A JP2008134724A JP2009284262A JP 2009284262 A JP2009284262 A JP 2009284262A JP 2008134724 A JP2008134724 A JP 2008134724A JP 2008134724 A JP2008134724 A JP 2008134724A JP 2009284262 A JP2009284262 A JP 2009284262A
Authority
JP
Japan
Prior art keywords
optical
serial interface
optical transmission
serial
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008134724A
Other languages
Japanese (ja)
Inventor
Shingo Kamiya
晋吾 紙谷
Katsumi Arata
勝美 荒田
Shinichiro Azuma
慎一郎 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2008134724A priority Critical patent/JP2009284262A/en
Publication of JP2009284262A publication Critical patent/JP2009284262A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To reduce components in a system to the required minimum number, and to efficiently perform package APC control of a plurality of channels when parallel optical transmission of the plurality of channels is attained in one direction optical transmission. <P>SOLUTION: In the optical transmission system 100, in which a plurality of optical transmission paths 104a-104n formed by optical transmitters 101a-101n, and optical receivers 102a-102n are provided in parallel, a serial interface 103a and a serial interface 103b connected by a serial bus 105 are included, and the output intensity of the optical signals of the optical transmitters 101a-101n is adjusted from the outside, based on the intensity information acquired by the serial interface 103a, by communication processing for acquiring the intensity information of an optical signal between the serial interface 103a and the serial interface 103b. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、複数かつ並列チャネルに送信する光信号の伝送品質を高く維持し、かつ消費電力を必要最小限に抑えるように、光信号の出力レベルの最適化を行うための複数チャネル一括APC(Automatic Power Control)制御を効率的に行う光伝送システムに関するものである。   The present invention provides a multi-channel batch APC (optimization of an optical signal output level so as to maintain high transmission quality of optical signals transmitted to a plurality of parallel channels and to minimize power consumption. The present invention relates to an optical transmission system that efficiently performs control.

従来、光伝送システムは、伝送する情報に応じて変調した光信号を送信する送信装置と、光信号を伝送するための光ファイバケーブルと、光信号を受信する受信装置とにより構成されている。光伝送システムの性能は、光ファイバケーブルおよびコネクタなどの伝送路における損失や、発光素子特有の個体間の発光特性ばらつきにより影響を受ける。このため、光信号の劣化を解消するための機能を備えた光伝送システムが望まれている。   2. Description of the Related Art Conventionally, an optical transmission system includes a transmission device that transmits an optical signal modulated according to information to be transmitted, an optical fiber cable for transmitting the optical signal, and a reception device that receives the optical signal. The performance of the optical transmission system is affected by a loss in a transmission path such as an optical fiber cable and a connector, and variation in light emission characteristics among individual light emitting elements. For this reason, an optical transmission system having a function for eliminating the degradation of an optical signal is desired.

そこで、送信装置から送信されてきた光信号の出力レベルを受信装置にて検出し、その増減情報を、受信装置から送信装置に送信することによって、送信装置から送信する光信号の出力レベルの制御を自動的に行う技術(APC制御)が、例えば、特許文献1および特許文献2に記載されている。   Therefore, the output level of the optical signal transmitted from the transmitting apparatus is detected by the receiving apparatus, and the increase / decrease information is transmitted from the receiving apparatus to the transmitting apparatus, thereby controlling the output level of the optical signal transmitted from the transmitting apparatus. The technique (APC control) which performs this automatically is described in patent document 1 and patent document 2, for example.

特許文献1に記載の光通信システムでは、互いに送受信可能な光通信装置間において、一方の光通信装置は、送信データからなる主信号に光出力増減データを重畳した光信号を他方の光通信装置に送信し、他方の光通信装置は、受信した光信号から検出した光出力増減データに応じて自身の光信号の出力レベルを制御するとともに、送信データからなる主信号に先の光信号から導出された光出力増減データを重畳した光信号を一方の光通信装置に送信する。一方の光通信装置は、受信した光信号から検出した光出力増減データに応じて自身の光信号の出力レベルを制御する。これにより、お互いの光信号の出力レベルを最適化している。   In the optical communication system described in Patent Document 1, between optical communication apparatuses that can transmit and receive each other, one optical communication apparatus transmits an optical signal in which optical output increase / decrease data is superimposed on a main signal composed of transmission data to the other optical communication apparatus. The other optical communication device controls the output level of its own optical signal according to the optical output increase / decrease data detected from the received optical signal, and derives the main signal composed of the transmission data from the previous optical signal. An optical signal on which the optical output increase / decrease data is superimposed is transmitted to one optical communication apparatus. One optical communication apparatus controls the output level of its own optical signal according to the optical output increase / decrease data detected from the received optical signal. As a result, the output levels of the mutual optical signals are optimized.

上記特許文献1に記載の光通信システムでは、一方の光通信装置から他方の光通信装置への光信号を送信する光伝送路と、他方の光通信装置から一方の光通信装置への光信号を送信する光伝送路とがそれぞれ設けられて、双方向の光通信が実現されているのに対して、特許文献2に記載の光通信システムでは、1つの光伝送路により双方向の光通信システムが実現されている。   In the optical communication system described in Patent Document 1, an optical transmission path for transmitting an optical signal from one optical communication device to the other optical communication device, and an optical signal from the other optical communication device to the one optical communication device. In contrast, in the optical communication system described in Patent Document 2, bidirectional optical communication is performed using one optical transmission path. The system is realized.

次いで、図13を参照しながら、特許文献2に記載の光通信システムについて説明する。   Next, the optical communication system described in Patent Document 2 will be described with reference to FIG.

図13は、送受信機能を有する従来の光伝送装置900aおよび900bを備えた光通信システムの構成を示すブロック図である。   FIG. 13 is a block diagram showing a configuration of an optical communication system including conventional optical transmission apparatuses 900a and 900b having a transmission / reception function.

光伝送装置900aおよび900bは、図13に示すように、発光部901aおよび901b、光出力制御回路902aおよび902b、発光コントロール回路903aおよび903b、受信レベル検出回路904aおよび904b、受光部905aおよび905b、並びに、方向性結合器906aおよび906bをそれぞれ備えている。また、光伝送装置900aと光伝送装置900bとの間は、光ファイバーケーブル921により接続されている。   As shown in FIG. 13, the optical transmission devices 900a and 900b include light emitting units 901a and 901b, light output control circuits 902a and 902b, light emission control circuits 903a and 903b, reception level detection circuits 904a and 904b, light receiving units 905a and 905b, In addition, directional couplers 906a and 906b are provided, respectively. Further, the optical transmission device 900a and the optical transmission device 900b are connected by an optical fiber cable 921.

光伝送装置900aでは、外部(CPUなど)からの送信データが光出力制御回路902aへ入力されると、光出力制御回路902aが、発光コントロール回路903aからの指示に基づいて送信すべき光信号の出力レベルを調整しながら、発光部901aが備えるレーザーダイオードを発光させて光信号を生成する。発光部901aにて生成された光信号は、方向性結合器906aを介して光ファイバーケーブル921により外部に送信される。   In the optical transmission device 900a, when transmission data from the outside (such as a CPU) is input to the light output control circuit 902a, the light output control circuit 902a transmits an optical signal to be transmitted based on an instruction from the light emission control circuit 903a. While adjusting the output level, the laser diode included in the light emitting unit 901a is caused to emit light to generate an optical signal. The optical signal generated by the light emitting unit 901a is transmitted to the outside by the optical fiber cable 921 through the directional coupler 906a.

光伝送装置900bでは、光ファイバーケーブル921を介して光伝送装置900aから送信された光信号が、方向性結合器906bを介してフォトダイオードを備える受光部905bに受光される。受光部905bは、光信号を電気信号に変換し、変換した電気信号を受信データとして外部(CPUなど)に出力する。   In the optical transmission device 900b, an optical signal transmitted from the optical transmission device 900a via the optical fiber cable 921 is received by the light receiving unit 905b including a photodiode via the directional coupler 906b. The light receiving unit 905b converts the optical signal into an electric signal, and outputs the converted electric signal to the outside (CPU or the like) as reception data.

また、受光部905bは、受信レベル検出回路904bにも電気信号を出力する。受信レベル検出回路904bは、電気信号に基づいて光信号の受光強度を検出し、検出した値を発光コントロール回路903bに出力する。発光コントロール回路903bは、光信号の受光強度を検出した値と予め記憶している基準値とを比較し、光信号の受光強度が正常か否かを判断する。   The light receiving unit 905b also outputs an electrical signal to the reception level detection circuit 904b. The reception level detection circuit 904b detects the light reception intensity of the optical signal based on the electrical signal, and outputs the detected value to the light emission control circuit 903b. The light emission control circuit 903b compares the detected value of the received light intensity of the optical signal with a reference value stored in advance, and determines whether the received light intensity of the optical signal is normal.

受光強度が正常でないと判断した場合は、送信側の光伝送装置900aに対して、受信側の光伝送装置900bは光信号の出力レベルの設定変更を要求する情報を送信する。すなわち、発光コントロール回路903bが光出力制御回路902bに受光強度が正常でないことを通知することにより、光出力制御回路902bは、光信号の出力レベルの設定変更を要求する情報からなる光信号を、発光部901bが備えるレーザーダイオードを発光させて生成する。発光部901bにて生成された光信号は、方向性結合器906bを介して光ファイバーケーブル921により光伝送装置900aに送信される。   If it is determined that the received light intensity is not normal, the receiving-side optical transmission apparatus 900b transmits information requesting the setting change of the output level of the optical signal to the transmitting-side optical transmission apparatus 900a. That is, when the light emission control circuit 903b notifies the light output control circuit 902b that the received light intensity is not normal, the light output control circuit 902b receives an optical signal composed of information requesting a change in the output level of the optical signal, A laser diode included in the light emitting unit 901b is caused to emit light and generated. The optical signal generated by the light emitting unit 901b is transmitted to the optical transmission device 900a by the optical fiber cable 921 via the directional coupler 906b.

光伝送装置900aでは、光ファイバーケーブル921を介して光伝送装置900bから送信された光信号が、方向性結合器906aを介してフォトダイオードを備える受光部905aに受光される。受光部905aは、光信号を電気信号に変換し、変換した電気信号を受信レベル検出回路904aに出力する。そして、受信レベル検出回路904aは、その電気信号を発光コントロール回路903aに出力する。   In the optical transmission device 900a, an optical signal transmitted from the optical transmission device 900b via the optical fiber cable 921 is received by the light receiving unit 905a including a photodiode via the directional coupler 906a. The light receiving unit 905a converts the optical signal into an electrical signal, and outputs the converted electrical signal to the reception level detection circuit 904a. Then, the reception level detection circuit 904a outputs the electrical signal to the light emission control circuit 903a.

発光コントロール回路903aは、光信号の出力レベルの設定変更を要求する情報からなる電気信号が入力されると、光出力制御回路902aに指示を与えることにより、送信すべき光信号の出力レベルを調整する。具体的には、発光部901aのレーザーダイオードへ供給するバイアス電流および該バイアス電流に重畳するパルス電流の電流値を光出力制御回路902aが変更するように、光出力制御回路902aを制御することによって、発光コントロール回路903aは、送信すべき光信号の出力レベルを調節している。   The light emission control circuit 903a adjusts the output level of the optical signal to be transmitted by giving an instruction to the light output control circuit 902a when an electric signal composed of information requesting a change in setting of the output level of the optical signal is input. To do. Specifically, by controlling the light output control circuit 902a so that the light output control circuit 902a changes the bias current supplied to the laser diode of the light emitting unit 901a and the current value of the pulse current superimposed on the bias current. The light emission control circuit 903a adjusts the output level of the optical signal to be transmitted.

一方、反対に、光伝送装置900bから光伝送装置900aへ光信号を送信する場合も、光伝送装置900aから光伝送装置900bへ光信号を送信する場合と同様の手順により、光信号の出力レベルの調節が行われる。つまりは、受信側となる光伝送装置900aは光信号を受信したときに受光強度を検出し、検出した受光強度が正常でない場合には、光信号の出力レベルの設定変更を要求する情報からなる光信号を送信側の光伝送装置900bに送信する。そして、送信側の光伝送装置900bでは、光信号の出力レベルの設定変更の要求情報からなる光信号を受信すると、発光コントロール回路903bが光出力制御回路902bに指示を与えて、送信する光信号の出力レベルを調節している。   On the other hand, when the optical signal is transmitted from the optical transmission device 900b to the optical transmission device 900a, the output level of the optical signal is similar to the procedure for transmitting the optical signal from the optical transmission device 900a to the optical transmission device 900b. Adjustments are made. In other words, the optical transmission device 900a on the receiving side detects the light reception intensity when receiving the optical signal, and if the detected light reception intensity is not normal, the optical transmission apparatus 900a includes information for requesting the setting change of the output level of the optical signal. The optical signal is transmitted to the optical transmission device 900b on the transmission side. Then, in the optical transmission device 900b on the transmission side, when receiving the optical signal composed of the request information for changing the output level of the optical signal, the light emission control circuit 903b gives an instruction to the optical output control circuit 902b to transmit the optical signal The output level is adjusted.

このように、光信号の出力レベルの設定変更を要求する情報は、光ファイバーケーブル921、すなわち送受信するデータと同じ伝送経路を経由して、送信側の光伝送装置に送られている。なお、光信号の出力レベルの設定変更を要求する情報からなる光信号と、送受信するデータからなる光信号とを区別するために、光ファイバーケーブル921を介して光伝送装置間を流れる光信号は、タグ情報を付加したパケット形式となっている。   As described above, the information requesting the setting change of the output level of the optical signal is sent to the optical transmission device on the transmission side via the optical fiber cable 921, that is, the same transmission path as the data to be transmitted and received. In order to distinguish between an optical signal composed of information requesting a change in setting of the output level of an optical signal and an optical signal composed of data to be transmitted / received, an optical signal flowing between optical transmission apparatuses via an optical fiber cable 921 is: It is a packet format with tag information added.

なお、この出願の発明に関連する先行技術として、特願2007−300540に記載された技術がある。この技術は本願発明の比較例として後述する。
特開平5−56002号公報(1993年3月5日公開) 特開2004−104362号公報(平成16年4月2日公開)
As a prior art related to the invention of this application, there is a technique described in Japanese Patent Application No. 2007-300540. This technique will be described later as a comparative example of the present invention.
JP-A-5-56002 (published March 5, 1993) JP 2004-104362 A (published on April 2, 2004)

しかしながら、特許文献1に記載の光通信システムでは、相対する光通信装置に光信号を送信する光伝送路がそれぞれ設けられ、送信データからなる主信号に光出力増減データを重畳することによって、相対する光通信装置に送信データを送信するとともに光信号の出力レベルの制御情報を送信している。また、特許文献2に記載の光通信システムでは、送受信するデータからなる光信号と、光信号の出力レベルの設定変更を要求する情報からなる光信号とを同一の光伝送路を用いて送受信している。よって、上記2つの光通信システムでは、光信号の出力レベルの情報を知らせるために、双方向光伝送を実施できることが必須構成となっている。   However, in the optical communication system described in Patent Document 1, an optical transmission path for transmitting an optical signal is provided in each of the opposite optical communication apparatuses, and the optical output increase / decrease data is superimposed on the main signal composed of transmission data. The transmission data is transmitted to the optical communication device, and the control information of the output level of the optical signal is transmitted. In the optical communication system described in Patent Document 2, an optical signal composed of data to be transmitted and received and an optical signal composed of information for requesting setting change of the output level of the optical signal are transmitted and received using the same optical transmission line. ing. Therefore, in the above two optical communication systems, in order to notify the information of the output level of the optical signal, it is essential that bidirectional optical transmission can be performed.

このため、双方向光伝送を実施する必要がなく、片方向光伝送のみを必要とする環境で光伝送を行う場合には、光信号の出力レベルの設定変更情報を送信する手段が無くなり、光信号の出力レベルの設定変更を行うことができないという問題点を有している。光信号の出力レベルの設定変更情報を互いに送信可能なように設計すると、常に双方向光伝送を構築することが必要になるので、コストが高くなってしまう。   For this reason, when there is no need to implement bidirectional optical transmission and optical transmission is performed in an environment that requires only unidirectional optical transmission, there is no means for transmitting setting change information for the output level of the optical signal, There is a problem that the setting of the output level of the signal cannot be changed. If the design change information of the output level of the optical signal is designed to be able to be transmitted to each other, it is necessary to always construct bidirectional optical transmission, which increases the cost.

また、特許文献2に記載の光通信システムでは、送受信するデータからなる光信号と、光信号の出力レベルの設定変更情報からなる光信号とを同一の光伝送路を用いて送受信するために、送受信するデータをパケット形式にしなければならないという問題点と、送受信するデータがパケット形式でない場合は、別途変換装置が必要になるという問題点とがある。   Further, in the optical communication system described in Patent Document 2, in order to transmit and receive an optical signal composed of data to be transmitted and received and an optical signal composed of setting change information of the output level of the optical signal using the same optical transmission path, There is a problem that the data to be transmitted / received must be in a packet format, and a problem that a separate conversion device is required when the data to be transmitted / received is not in a packet format.

ところで、近年の機器内におけるデータ伝送の必要速度帯域は上昇の一途にあり、光ファイバケーブルを用いた光伝送方式の採用が各所で望まれている。高速データ伝送を実現するアプローチとしては、超高帯域の1本の光ファイバケーブルを使ってまとめて伝送する方法や、従来の送受信装置と従来のやや低帯域の光ファイバケーブルを複数本使って並列に伝送する方法がある。特にシステムの移行期においては、従来の送受信装置と光ファイバケーブルとをそのまま活用して、同種のデータを個別に複数チャネルに分けて並列伝送するような光伝送システムが多用される。   By the way, the required speed band of data transmission in equipment in recent years is increasing, and it is desired to adopt an optical transmission system using an optical fiber cable in various places. Approaches to achieve high-speed data transmission include a method of transmitting data using a single ultra-high-band optical fiber cable, or a parallel transmission using a conventional transceiver and multiple conventional low-band-width optical fiber cables. There is a way to transmit. Particularly in the transition period of the system, an optical transmission system is often used in which a conventional transmission / reception device and an optical fiber cable are used as they are, and the same kind of data is individually divided into a plurality of channels and transmitted in parallel.

複数チャネルの並列光伝送を実現する場合、各チャネルの光送信装置にAPC機能を導入することが必要となっているため、チャネル数に比例して、システム規模が大きくなるという問題が生じる。また、APC制御を複雑にし、光伝送システム全体のAPC制御に係る所要時間にも影響を与える。   When parallel optical transmission of a plurality of channels is realized, it is necessary to introduce an APC function to the optical transmission device of each channel, which causes a problem that the system scale increases in proportion to the number of channels. In addition, APC control is complicated, and the time required for APC control of the entire optical transmission system is also affected.

本発明は、上記従来の問題点に鑑みなされたものであって、その目的は、双方向光伝送を必要とせずに、光受信装置で得た光信号の出力レベルの情報に基づいて、光送信装置が送信する光信号の出力レベルを制御することができる構成において、複数チャネルの並列光伝送を実現する場合に、システム内の構成要素を必要最小限数に節減するとともに、複数チャネル一括APC制御を効率的に行うことができる光伝送システムを提供することにある。   The present invention has been made in view of the above-described conventional problems, and an object thereof is not to require bidirectional optical transmission, but based on information on an output level of an optical signal obtained by an optical receiver. In a configuration capable of controlling the output level of an optical signal transmitted by a transmission apparatus, when realizing parallel optical transmission of a plurality of channels, the number of components in the system is reduced to the minimum necessary number, and a plurality of channels collectively APC An object of the present invention is to provide an optical transmission system capable of efficiently performing control.

本発明の光伝送システムは、上記課題を解決するために、1つの光送信装置と1つの光受信装置とにより形成される送受信チャネルが複数かつ並列に設けられている光伝送システムにおいて、上記複数の光送信装置の設置側に設けられている第1のシリアルインタフェースと、上記複数の光受信装置に接続されている第2のシリアルインタフェースとを備え、上記光送信装置の各々は、駆動電流に基づいて光信号を送信する送信手段と、上記駆動電流の値を記憶する送信用記憶手段と、通信データと上記送信用記憶手段に記憶されている駆動電流の値とに基づき作成した駆動電流を、上記送信手段に供給する駆動手段とを備え、上記光受信装置の各々は、上記送信手段から送信された光信号を受信する受信手段と、上記受信手段にて受信した光信号が所定の強度に達しているかを判定して、その判定結果をフラグとして出力する検出手段と、上記フラグを記憶する受信用記憶手段とを備え、上記第1のシリアルインタフェースと上記第2のシリアルインタフェースとは第1のシリアルバスにより接続されており、上記第1のシリアルインタフェースは、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を得るための要求信号を、上記第2のシリアルインタフェースに送信し、上記第2のシリアルインタフェースは、上記要求信号を受信すると、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を取得して、該フラグの情報を示す信号を上記第1のシリアルインタフェースに送信し、外部から、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の参照および更新可能であるとともに、外部から、上記第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの参照および更新が可能であることを特徴としている。   In order to solve the above problems, an optical transmission system according to the present invention is an optical transmission system in which a plurality of transmission / reception channels formed by one optical transmission device and one optical reception device are provided in parallel. A first serial interface provided on the installation side of the optical transmission device and a second serial interface connected to the plurality of optical reception devices, and each of the optical transmission devices has a drive current. A transmission means for transmitting an optical signal based on the above, a transmission storage means for storing the value of the drive current, a drive current created based on the communication data and the value of the drive current stored in the storage means for transmission. Each of the optical receivers receives the optical signal transmitted from the transmitter, and the receiver receives the optical signal transmitted from the transmitter. A detection unit that determines whether the signal has reached a predetermined intensity and outputs the determination result as a flag; and a reception storage unit that stores the flag, and includes the first serial interface and the second The serial interface is connected by a first serial bus, and the first serial interface receives a request signal for obtaining flag information stored in the reception storage means of the plurality of optical receivers. When the second serial interface receives the request signal, the second serial interface acquires flag information stored in the reception storage means of the plurality of optical receivers, and receives the request signal. A signal indicating flag information is transmitted to the first serial interface, and the first serial interface receives the signal from the outside. Based on the flag information, it is possible to refer to and update the value of the drive current stored in the transmission storage means of the plurality of optical transmission devices, and from the outside, the first serial interface and the second serial The flag stored in the receiving storage means of the plurality of optical receivers can be referred to and updated via the interface.

上記の構成によれば、光送信装置と光受信装置との間において光信号の送受信が行われるとともに、第1のシリアルバスという光信号の光伝送路とは別の伝送路で、第1のシリアルインタフェースおよび第2のシリアルインタフェースにより、全ての光受信装置の受信用記憶手段に記憶されているフラグの情報が、第1のシリアルインタフェースに送られる。   According to the above configuration, the optical signal is transmitted and received between the optical transmission device and the optical reception device, and the first serial bus is a transmission path different from the optical transmission path of the optical signal, With the serial interface and the second serial interface, the flag information stored in the reception storage means of all the optical receivers is sent to the first serial interface.

これにより、第1シリアルインタフェースのみにアクセスするだけで、全ての光送信装置の光信号が所定の強度に達しているかの情報を得ることが可能となる。そして、外部から、この情報に基づいて、複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値を参照および更新したり、第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、複数の光受信装置の受信用記憶手段に記憶されているフラグを参照および更新したりすることで、送信手段から送信する光信号の出力強度を制御することが可能となる。   As a result, it is possible to obtain information on whether or not the optical signals of all the optical transmission devices have reached a predetermined intensity simply by accessing only the first serial interface. Based on this information, the value of the drive current stored in the transmission storage means of the plurality of optical transmitters is referred to and updated from outside, or via the first serial interface and the second serial interface. Thus, it is possible to control the output intensity of the optical signal transmitted from the transmission means by referring to and updating the flags stored in the reception storage means of the plurality of optical reception apparatuses.

また、双方向光伝送が構築されていない、片方向の複数(N)チャネルの並列光伝送システムを構築すると2×N個のシリアルインタフェースを配備する必要があり、さらには2×N個の異なるバスIDを用意しなければならないが、本発明の光伝送システムでは、チャネル数が多くなっても、シリアルインタフェースは送信側に1つ、受信側に1つだけを配備すればよく、用意すべきバスIDの数も2つでよい。   In addition, when a parallel optical transmission system with one-way multiple (N) channels that does not establish bidirectional optical transmission is constructed, 2 × N serial interfaces need to be provided, and 2 × N different types are provided. Although the bus ID must be prepared, in the optical transmission system of the present invention, even if the number of channels increases, only one serial interface needs to be provided on the transmission side and only one on the reception side. The number of bus IDs may be two.

よって、複数チャネルの並列光伝送が構築されるシステムにおいて、システム内の構成要素を必要最小限数に節減するとともに、複数チャネル一括APC制御を効率的に行うことが可能となる。   Therefore, in a system in which a multi-channel parallel optical transmission is constructed, it is possible to reduce the number of components in the system to the minimum necessary number and to efficiently perform multi-channel batch APC control.

なお、本発明の光伝送システムを何らかのアプリケーションシステムへ組み込むことを考えたとき、アプリケーションシステムのホストプロセッサにAPC制御のプログラムを任せることは、ホストプロセッサへの負荷を増大させるばかりでなく、アプリケーションシステム全体の制御を複雑にしかねない。このため、APC制御を光伝送システム内で完結させ、ホストプロセッサと光伝送システムとの間は、APC制御の開始信号と終了信号との交換だけに留めることが望ましい。   When incorporating the optical transmission system of the present invention into any application system, leaving the APC control program to the host processor of the application system not only increases the load on the host processor but also the entire application system. It can be complicated to control. For this reason, it is desirable that APC control is completed in the optical transmission system, and only the exchange of the APC control start signal and end signal is performed between the host processor and the optical transmission system.

それゆえ、本発明の光伝送システムは、1つの光送信装置と1つの光受信装置とにより形成される送受信チャネルが複数かつ並列に設けられている光伝送システムにおいて、上記複数の光送信装置の設置側に設けられている第1のシリアルインタフェースと、上記複数の光受信装置に接続されている第2のシリアルインタフェースと、上記複数の光送信装置および上記第1のシリアルインタフェースに接続されているAPC制御回路とを備え、上記光送信装置の各々は、駆動電流に基づいて光信号を送信する送信手段と、上記駆動電流の値を記憶する送信用記憶手段と、通信データと上記送信用記憶手段に記憶されている駆動電流の値とに基づき作成した駆動電流を、上記送信手段に供給する駆動手段とを備え、上記光受信装置の各々は、上記送信手段から送信された光信号を受信する受信手段と、上記受信手段にて受信した光信号が所定の強度に達しているかを判定して、その判定結果をフラグとして出力する検出手段と、上記フラグを記憶する受信用記憶手段とを備え、上記第1のシリアルインタフェースと上記第2のシリアルインタフェースとは第1のシリアルバスにより接続されており、上記第1のシリアルインタフェースは、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を得るための要求信号を、上記第2のシリアルインタフェースに送信し、上記第2のシリアルインタフェースは、上記要求信号を受信すると、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を取得して、該フラグの情報を示す信号を上記第1のシリアルインタフェースに送信し、上記APC制御回路は、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値を参照および更新するとともに、上記第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグを参照および更新することを特徴としている。   Therefore, the optical transmission system of the present invention is an optical transmission system in which a plurality of transmission / reception channels formed by one optical transmission device and one optical reception device are provided in parallel. A first serial interface provided on the installation side, a second serial interface connected to the plurality of optical receivers, and the plurality of optical transmitters and the first serial interface. Each of the optical transmission devices includes a transmission means for transmitting an optical signal based on a drive current, a transmission storage means for storing the value of the drive current, communication data, and the transmission memory. Drive means for supplying the transmission means with a drive current created based on the value of the drive current stored in the means, and each of the optical receivers A receiving unit that receives an optical signal transmitted from the transmitting unit; a detecting unit that determines whether the optical signal received by the receiving unit has reached a predetermined intensity; and outputs the determination result as a flag; and Receiving storage means for storing a flag, wherein the first serial interface and the second serial interface are connected by a first serial bus, and the first serial interface includes the plurality of optical interfaces. When the request signal for obtaining the flag information stored in the receiving storage means of the receiving device is transmitted to the second serial interface, and the second serial interface receives the request signal, The flag information stored in the receiving storage means of the optical receiver is obtained, and a signal indicating the flag information is sent to the first serial And the APC control circuit refers to the value of the drive current stored in the transmission storage means of the plurality of optical transmission devices based on the flag information received by the first serial interface and In addition to updating, the flag stored in the reception storage means of the plurality of optical receivers is referred to and updated via the first serial interface and the second serial interface.

上記の構成によれば、上述した本発明の光伝送システムの作用効果を同様に奏するとともに、APC制御回路の処理により、複数チャネル一括APC制御をシステム内で完結させることが可能となる。   According to the above configuration, the above-described effects of the optical transmission system of the present invention can be obtained in the same manner, and the multiple channel batch APC control can be completed in the system by the processing of the APC control circuit.

また、上記APC制御回路は、外部から供給される制御開始要求信号の入力をトリガとして、上記第1のシリアルインタフェースに要求信号の送信を開始させるとともに、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の更新を終了すると、外部に制御終了通知信号を出力することが好ましい。   The APC control circuit triggers input of a control start request signal supplied from the outside to cause the first serial interface to start transmitting a request signal, and also stores transmission means for the plurality of optical transmission devices. When the update of the value of the drive current stored in is completed, it is preferable to output a control end notification signal to the outside.

もしくは、上記APC制御回路は、リセット信号または電源オン信号の入力をトリガとして、上記第1のシリアルインタフェースに要求信号の送信を開始させるとともに、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の更新を終了すると、外部に制御終了通知信号を出力することが好ましい。   Alternatively, the APC control circuit triggers the input of a reset signal or a power-on signal to cause the first serial interface to start transmitting a request signal and is stored in the transmission storage means of the plurality of optical transmission devices. When the update of the drive current value is completed, it is preferable to output a control end notification signal to the outside.

これにより、本発明の光伝送システムでは、外部(例えばホスト)からAPC制御回路へ向けて制御開始要求信号を発行するか、もしくは光伝送システムに対してリセット信号または電源オン信号を入力するだけで、APC制御回路の処理により、Nチャネル全てのAPC処理を実行することが可能となる。また、実行が完了するとAPC制御回路から外部へ向けて制御終了通知信号が発行されるので、外部では制御終了通知信号一つを観測するだけでAPC制御の終了を認識することが可能となる。   Thus, in the optical transmission system of the present invention, a control start request signal is issued from the outside (for example, a host) to the APC control circuit, or only a reset signal or a power-on signal is input to the optical transmission system. By the processing of the APC control circuit, it is possible to execute APC processing for all N channels. Further, when the execution is completed, a control end notification signal is issued from the APC control circuit to the outside. Therefore, it is possible to recognize the end of APC control only by observing one control end notification signal.

また、本発明の光伝送システムは、上記APC制御回路は、上記複数の光送信装置のうち、ある光送信装置の送信用記憶手段に記憶されている駆動電流の値を更新する処理を開始する際には、当該光送信装置の送信用記憶手段に記憶されている駆動電流の値を初期値に更新するとともに、上記初期値に更新した駆動電流の値を、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて更新する際には、所定の値を加算した値に更新することが好ましい。   In the optical transmission system of the present invention, the APC control circuit starts a process of updating the value of the drive current stored in the transmission storage means of a certain optical transmission device among the plurality of optical transmission devices. In this case, the drive current value stored in the transmission storage means of the optical transmitter is updated to the initial value, and the drive current value updated to the initial value is received by the first serial interface. When updating based on the flag information, it is preferable to update to a value obtained by adding a predetermined value.

さらに、上記APC制御回路は、上記初期値と、上記加算に用いる所定の値とを記憶する記憶手段を有していてもよい。   Further, the APC control circuit may include a storage unit that stores the initial value and a predetermined value used for the addition.

これにより、駆動電流の値として好適な値を、予め設定しておくことが可能となる。それゆえ、本光伝送システムでは、光信号の出力レベルを効率よく最適化することが可能となる。   This makes it possible to set a suitable value as the value of the drive current in advance. Therefore, in the present optical transmission system, it is possible to efficiently optimize the output level of the optical signal.

または、本発明の光伝送システムは、上記複数の光送信装置に接続されている第3のシリアルインタフェースと、上記複数の光受信装置に接続されている第4のシリアルインタフェースと、上記第2のシリアルインタフェースと上記第4のシリアルインタフェースとが上記複数の光受信装置と通信する際の調停を行う調停回路とをさらに備え、上記第3のシリアルインタフェースと上記第4のシリアルインタフェースとは第2のシリアルバスにより接続されていることが好ましい。   Alternatively, the optical transmission system of the present invention includes a third serial interface connected to the plurality of optical transmission devices, a fourth serial interface connected to the plurality of optical reception devices, and the second serial interface. An arbitration circuit that performs arbitration when the serial interface and the fourth serial interface communicate with the plurality of optical receivers; and the third serial interface and the fourth serial interface are the second It is preferable that they are connected by a serial bus.

上記の構成によれば、第2のシリアルバス(例えば、外部のホストが接続しているパブリックシリアルバス)に接続される第3のシリアルインタフェースおよび第4のシリアルインタフェースから、複数の光送信装置および複数の光受信装置にそれぞれアクセスすることが可能となる。また、調停回路を備えることにより、第1のシリアルバスと第2のシリアルバスとが設けられていることによるマルチマスタ制御などの複雑な制御を不要とすることが可能となる。   According to the above configuration, from the third serial interface and the fourth serial interface connected to the second serial bus (for example, a public serial bus connected to an external host), a plurality of optical transmission devices and Each of the plurality of optical receivers can be accessed. Further, by providing the arbitration circuit, complicated control such as multi-master control due to the provision of the first serial bus and the second serial bus can be eliminated.

それゆえ、外部から、上記第2のシリアルバスおよび上記第3のシリアルインタフェースを介して、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の参照および更新が可能であり、外部から、上記第2のシリアルバスおよび上記第4のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの参照および更新が可能であることが望ましい。   Therefore, it is possible to refer to and update the value of the drive current stored in the transmission storage means of the plurality of optical transmission devices from the outside via the second serial bus and the third serial interface. Yes, it is desirable that the flags stored in the reception storage means of the plurality of optical receivers can be referred to and updated from the outside via the second serial bus and the fourth serial interface. .

さらに、上記第3のシリアルインタフェースは、上記APC制御回路に接続されており、外部から、上記第2のシリアルバスおよび上記第3のシリアルインタフェースを介して、上記APC制御回路の記憶手段に記憶されている上記初期値および上記加算に用いる所定の値の参照および更新が可能であることが望ましい。   Further, the third serial interface is connected to the APC control circuit, and is stored in the storage means of the APC control circuit from the outside via the second serial bus and the third serial interface. It is desirable that the initial value and the predetermined value used for the addition can be referred to and updated.

また、本発明の光伝送システムは、上記光送信装置の各々は、パラレルデータで与えられる通信データをシリアルデータに変換して、上記駆動手段に出力するパラレルシリアル変換手段をさらに備えていてもよい。また、上記光送信装置の各々は、パラレルデータで与えられる通信データを8B10B変換して、上記パラレルシリアル変換手段に出力する8B10B符号化手段をさらに備えていることが好ましい。   In the optical transmission system of the present invention, each of the optical transmission devices may further include parallel-serial conversion means for converting communication data given as parallel data into serial data and outputting the serial data to the driving means. . Each of the optical transmission devices preferably further includes 8B10B encoding means for performing 8B10B conversion on communication data given as parallel data and outputting the converted data to the parallel-serial conversion means.

上記の構成によれば、光送信装置と外部のアプリケーションシステムとの送信すべき通信データの入出力をパラレルデータの状態で行うことで、低速の同期クロックを用いてデータ入出力を行うことが可能となり、本光伝送システムをアプリケーションシステムに容易に組み込むことが可能となる。   According to the above configuration, input / output of communication data to be transmitted between the optical transmitter and the external application system is performed in a parallel data state, thereby enabling data input / output using a low-speed synchronous clock. Thus, the present optical transmission system can be easily incorporated into an application system.

また、8B10B符号化手段をさらに備えることにより、アプリケーションシステムに対してシリアルデータ伝送特有の符号化の処理負荷をかけることが無く、高速シリアル伝送において伝送ビットエラーを防止することが可能となる。   Further, by further including 8B10B encoding means, it is possible to prevent transmission bit errors in high-speed serial transmission without placing an encoding processing load specific to serial data transmission on the application system.

また、本発明の光伝送システムは、上記光受信装置の各々は、上記受信手段から出力された光信号を、シリアルデータの通信データに復調する復調手段と、上記復調手段から出力されたシリアルデータで与えられる通信データを、該通信データの中に所定のパラレル同期コードが含まれることを検出することでワード同期をとることにより、パラレルデータに変換するシリアルパラレル変換手段とをさらに備えていてもよい。   In the optical transmission system of the present invention, each of the optical receivers includes a demodulator that demodulates an optical signal output from the receiver into communication data of serial data, and serial data output from the demodulator. And serial / parallel conversion means for converting the communication data given in (5) into parallel data by detecting word communication by detecting that the communication data includes a predetermined parallel synchronization code. Good.

また、上記光受信装置の各々は、上記シリアルパラレル変換手段から出力されたパラレルデータで与えられる通信データを、8B10B逆変換する8B10B復号化手段をさらに備えていることが好ましい。   Each of the optical receivers preferably further includes 8B10B decoding means for inversely converting communication data given as parallel data output from the serial / parallel conversion means.

上記の構成によれば、光受信装置と外部のアプリケーションシステムとの受信した通信データの入出力をパラレルデータの状態で行うことで、低速の同期クロックを用いてデータ入出力を行うことが可能となり、本光伝送システムをアプリケーションシステムに容易に組み込むことが可能となる。   According to the above configuration, it is possible to perform data input / output using a low-speed synchronous clock by performing input / output of received communication data between the optical receiver and the external application system in a parallel data state. This optical transmission system can be easily incorporated into an application system.

また、8B10B復号化手段をさらに備えることにより、アプリケーションシステムに対してシリアルデータ伝送特有の復号化の処理負荷をかけることが無く、高速シリアル伝送において伝送ビットエラーを防止することが可能となる。   Further, by further providing 8B10B decoding means, it is possible to prevent transmission bit errors in high-speed serial transmission without applying a decoding processing load specific to serial data transmission to the application system.

上記光受信装置の各々は、上記所定のパラレル同期コードを記憶するコード記憶手段をさらに備え、外部から、上記第2のシリアルバスおよび上記第4のシリアルインタフェースを介して、上記複数の光受信装置のコード記憶手段に記憶されているパラレル同期コードの参照および更新が可能であることが望ましい。   Each of the optical receivers further includes code storage means for storing the predetermined parallel synchronization code, and the plurality of optical receivers are externally connected via the second serial bus and the fourth serial interface. It is desirable that the parallel synchronization code stored in the code storage means can be referred to and updated.

以上のように、本発明の光伝送システムは、複数の光送信装置の設置側に設けられている第1のシリアルインタフェースと、複数の光受信装置に接続されている第2のシリアルインタフェースとを備え、上記光送信装置の各々は、駆動電流に基づいて光信号を送信する送信手段と、上記駆動電流の値を記憶する送信用記憶手段と、通信データと上記送信用記憶手段に記憶されている駆動電流の値とに基づき作成した駆動電流を、上記送信手段に供給する駆動手段とを備え、上記光受信装置の各々は、上記送信手段から送信された光信号を受信する受信手段と、上記受信手段にて受信した光信号が所定の強度に達しているかを判定して、その判定結果をフラグとして出力する検出手段と、上記フラグを記憶する受信用記憶手段とを備え、上記第1のシリアルインタフェースと上記第2のシリアルインタフェースとは第1のシリアルバスにより接続されており、上記第1のシリアルインタフェースは、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を得るための要求信号を、上記第2のシリアルインタフェースに送信し、上記第2のシリアルインタフェースは、上記要求信号を受信すると、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を取得して、該フラグの情報を示す信号を上記第1のシリアルインタフェースに送信し、外部から、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の参照および更新可能であるとともに、外部から、上記第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの参照および更新が可能である構成である。   As described above, the optical transmission system of the present invention includes the first serial interface provided on the installation side of the plurality of optical transmission devices and the second serial interface connected to the plurality of optical reception devices. Each of the optical transmission devices is stored in a transmission means for transmitting an optical signal based on a drive current, a transmission storage means for storing the value of the drive current, a communication data, and a transmission storage means. Driving means for supplying the transmission current generated based on the value of the driving current to the transmission means, and each of the optical reception devices, receiving means for receiving the optical signal transmitted from the transmission means, A detector that determines whether the optical signal received by the receiver has reached a predetermined intensity and outputs the determination result as a flag; and a storage unit for reception that stores the flag. The serial interface is connected to the second serial interface via a first serial bus, and the first serial interface is flag information stored in the receiving storage means of the plurality of optical receivers. When the second serial interface receives the request signal, the flag stored in the receiving storage means of the plurality of optical receivers is transmitted to the second serial interface. And transmitting a signal indicating the flag information to the first serial interface, and the plurality of optical transmission devices based on the flag information received by the first serial interface from the outside. It is possible to refer to and update the value of the drive current stored in the transmission storage means, and from the outside, the above Via a serial interface and the second serial interface of a reference and updating are possible configuration flags stored in the reception memory means of said plurality of optical receiving devices.

それゆえ、第1シリアルインタフェースのみにアクセスするだけで、全ての光送信装置の光信号が所定の強度に達しているかの情報を得ることができる。そして、外部から、この情報に基づいて、複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値を参照および更新したり、第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、複数の光受信装置の受信用記憶手段に記憶されているフラグを参照および更新したりすることで、送信手段から送信する光信号の出力強度を制御することができるという効果を奏する。   Therefore, it is possible to obtain information as to whether the optical signals of all the optical transmission devices have reached a predetermined intensity by accessing only the first serial interface. Based on this information, the value of the drive current stored in the transmission storage means of the plurality of optical transmitters is referred to and updated from outside, or via the first serial interface and the second serial interface. Thus, referring to and updating the flags stored in the reception storage means of the plurality of optical reception devices, the output intensity of the optical signal transmitted from the transmission means can be controlled.

また、本発明の光伝送システムでは、チャネル数が多くなっても、シリアルインタフェースは送信側に1つ、受信側に1つだけを配備すればよく、用意すべきバスIDの数も2つでよい。よって、複数チャネルの並列光伝送が構築されるシステムにおいて、システム内の構成要素を必要最小限数に節減するとともに、複数チャネル一括APC制御を効率的に行うことができるという効果を奏する。   In the optical transmission system according to the present invention, even if the number of channels increases, only one serial interface needs to be provided on the transmission side and one on the reception side, and the number of bus IDs to be prepared is two. Good. Therefore, in a system in which a parallel optical transmission of a plurality of channels is constructed, it is possible to reduce the number of components in the system to the minimum necessary number and to perform a plurality of channels batch APC control efficiently.

また、本発明の光伝送システムは、複数の光送信装置の設置側に設けられている第1のシリアルインタフェースと、複数の光受信装置に接続されている第2のシリアルインタフェースと、上記複数の光送信装置および上記第1のシリアルインタフェースに接続されているAPC制御回路とを備え、上記光送信装置の各々は、駆動電流に基づいて光信号を送信する送信手段と、上記駆動電流の値を記憶する送信用記憶手段と、通信データと上記送信用記憶手段に記憶されている駆動電流の値とに基づき作成した駆動電流を、上記送信手段に供給する駆動手段とを備え、上記光受信装置の各々は、上記送信手段から送信された光信号を受信する受信手段と、上記受信手段にて受信した光信号が所定の強度に達しているかを判定して、その判定結果をフラグとして出力する検出手段と、上記フラグを記憶する受信用記憶手段とを備え、上記第1のシリアルインタフェースと上記第2のシリアルインタフェースとは第1のシリアルバスにより接続されており、上記第1のシリアルインタフェースは、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を得るための要求信号を、上記第2のシリアルインタフェースに送信し、上記第2のシリアルインタフェースは、上記要求信号を受信すると、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を取得して、該フラグの情報を示す信号を上記第1のシリアルインタフェースに送信し、上記APC制御回路は、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値を参照および更新するとともに、上記第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグを参照および更新する構成である。   The optical transmission system of the present invention includes a first serial interface provided on the installation side of a plurality of optical transmitters, a second serial interface connected to the plurality of optical receivers, and the plurality of the plurality of optical transmitters. An optical transmission device and an APC control circuit connected to the first serial interface, each of the optical transmission devices transmitting a light signal based on a drive current, and a value of the drive current A transmission storage means for storing; and a drive means for supplying the transmission means with a drive current created based on communication data and a value of the drive current stored in the transmission storage means. Each of which determines a receiving means for receiving the optical signal transmitted from the transmitting means and whether or not the optical signal received by the receiving means has reached a predetermined intensity. The first serial interface is connected to the second serial interface by a first serial bus, and the first serial interface and the second serial interface are connected to the first serial interface. The serial interface transmits a request signal for obtaining flag information stored in the reception storage means of the plurality of optical receivers to the second serial interface, and the second serial interface When the request signal is received, the flag information stored in the reception storage means of the plurality of optical receivers is acquired, and a signal indicating the flag information is transmitted to the first serial interface. The APC control circuit, based on the flag information received by the first serial interface, has the plurality of optical transmission devices. The drive current value stored in the transmission storage means is referred to and updated, and stored in the reception storage means of the plurality of optical receivers via the first serial interface and the second serial interface. It is the structure which refers to and updates the flag currently set.

それゆえ、上述した本発明の光伝送システムの作用効果を同様に奏するとともに、APC制御回路の処理により、複数チャネル一括APC制御をシステム内で完結させることができるという効果を奏する。   Therefore, the operational effect of the above-described optical transmission system of the present invention can be obtained in the same manner, and the effect that the multi-channel batch APC control can be completed in the system by the processing of the APC control circuit.

〔実施の形態1〕
本発明の一実施形態について図面に基づいて説明すれば、以下の通りである。
[Embodiment 1]
An embodiment of the present invention will be described below with reference to the drawings.

(光伝送システムの構成)
図1は、本実施の形態の光伝送システム100の一構成例を示すブロック図である。
(Configuration of optical transmission system)
FIG. 1 is a block diagram illustrating a configuration example of the optical transmission system 100 according to the present embodiment.

図1に示すように、本実施の形態の光伝送システム100は、N個の光送信装置101a,101b,・・・,101nと、N個の光受信装置102a,102b,・・・,102nと、シリアルインタフェース(シリアルI/F)103a(第1のシリアルインタフェース)と、シリアルインタフェース103b(第2のシリアルインタフェース)とにより構成されている。なお、Nは光伝送システム100が有する送受信チャネル数を示しており、2以上の整数である。   As shown in FIG. 1, the optical transmission system 100 of the present embodiment includes N optical transmission devices 101a, 101b,..., 101n and N optical reception devices 102a, 102b,. And a serial interface (serial I / F) 103a (first serial interface) and a serial interface 103b (second serial interface). N indicates the number of transmission / reception channels that the optical transmission system 100 has, and is an integer of 2 or more.

本実施の形態の光伝送システム100は、片方向伝送のN個の送受信チャネルを有するように構築されている。つまりは、光送信装置101aは、光伝送路104aにより光受信装置102aに接続され、これにより第1の送受信チャネルが形成されている。光送信装置101bは、光伝送路104bにより光受信装置102bに接続され、これにより第2の送受信チャネルが形成されている。同様に、光送信装置101c,・・・,101nと光受信装置102c,・・・,102nとが1対1の関係で光伝送路104c,・・・,104nにより接続され、これにより第3〜Nの送受信チャネルがそれぞれ形成されている。   The optical transmission system 100 according to the present embodiment is constructed so as to have N transmission / reception channels for one-way transmission. In other words, the optical transmission device 101a is connected to the optical reception device 102a by the optical transmission path 104a, thereby forming a first transmission / reception channel. The optical transmission device 101b is connected to the optical reception device 102b through the optical transmission path 104b, thereby forming a second transmission / reception channel. Similarly, the optical transmitters 101c,..., 101n and the optical receivers 102c,..., 102n are connected by the optical transmission lines 104c,. ˜N transmission / reception channels are formed.

なお、光送信装置101a,101b,・・・,101nと、光受信装置102a,102b,・・・,102nとは、図示しない外部のホスト(情報処理装置など)にそれぞれ接続されており、通信データの転送を行う。   The optical transmitters 101a, 101b,..., 101n and the optical receivers 102a, 102b,..., 102n are respectively connected to an external host (information processing device, etc.) not shown in the figure. Transfer data.

光送信装置101a,101b,・・・,101nは、全て同一の構成を有している。光送信装置101aを例示して説明すると、光送信装置101aは、外部から電気配線106aを介して転送されてきた送信データを光信号に変換して、光伝送路104aを介して光受信装置102aに送信する。光送信装置101aは、外部から電気配線108aを介して与えられる駆動電流レベルに基づいて、光信号の出力レベルを決定している。   The optical transmitters 101a, 101b,..., 101n all have the same configuration. The optical transmission device 101a will be described as an example. The optical transmission device 101a converts transmission data transferred from the outside via the electric wiring 106a into an optical signal, and transmits the optical signal via the optical transmission path 104a. Send to. The optical transmitter 101a determines the output level of the optical signal based on the drive current level given from the outside via the electric wiring 108a.

光受信装置102a,102b,・・・,102nは、全て同一の構成を有している。光受信装置102aを例示して説明すると、光受信装置102aは、光送信装置101aから光伝送路104aを介して送られてきた光信号を受信し、光信号を受信データに変換して、電気配線107aを介して外部に転送する。   The optical receivers 102a, 102b,..., 102n all have the same configuration. The optical receiver 102a will be described as an example. The optical receiver 102a receives an optical signal sent from the optical transmitter 101a via the optical transmission path 104a, converts the optical signal into received data, The data is transferred to the outside via the wiring 107a.

光伝送路104a,104b,・・・,104nは、全て同一の構成を有しており、例えば、光ファイバーケーブルなどの光信号を伝送可能な有線により構築されている。光伝送路104a,104b,・・・,104nは並列に設けられており、一端側に、光送信装置101a,101b,・・・,101nがまとめて設置され、もう一端側に、光受信装置102a,102b,・・・,102nがまとめて設置されている。   The optical transmission lines 104a, 104b,..., 104n all have the same configuration, and are constructed by, for example, a wire that can transmit an optical signal such as an optical fiber cable. The optical transmission lines 104a, 104b,..., 104n are provided in parallel, the optical transmitters 101a, 101b,..., 101n are collectively installed on one end side, and the optical receivers on the other end side. 102a, 102b,..., 102n are installed together.

シリアルインタフェース103a,103bは、デジタルデータをシリアル伝送により送受信可能なハードウェアインタフェースである。シリアルインタフェース103aは、光送信装置101a,101b,・・・,101nの設置側に設けられている。シリアルインタフェース103bは、光送信装置101a,101b,・・・,101nの設置側に設けられ、光受信装置102a,102b,・・・,102nに接続されている。すなわち、シリアルインタフェース103aとシリアルインタフェース103bとは、Nチャネルの光伝送路を挟んだ両端側にそれぞれ設けられている。   The serial interfaces 103a and 103b are hardware interfaces capable of transmitting and receiving digital data by serial transmission. The serial interface 103a is provided on the installation side of the optical transmission devices 101a, 101b,. The serial interface 103b is provided on the installation side of the optical transmitters 101a, 101b,..., 101n, and is connected to the optical receivers 102a, 102b,. That is, the serial interface 103a and the serial interface 103b are respectively provided on both end sides across the N-channel optical transmission path.

シリアルインタフェース103aとシリアルインタフェース103bとは、シリアルバス105(第1のシリアルバス)によって互いに接続されている。シリアルバス105としては、例えばI2CやSPIなどに代表される汎用シリアルバスが用いられ、その規格については厳密に規定しない。   The serial interface 103a and the serial interface 103b are connected to each other by a serial bus 105 (first serial bus). As the serial bus 105, for example, a general-purpose serial bus typified by I2C or SPI is used, and the standard is not strictly defined.

シリアルインタフェース103aとシリアルインタフェース103bとには、異なるバスIDがそれぞれ付与される。シリアルインタフェース103aは、シリアルバス105のバスマスタ機能を有し、シリアルインタフェース103bは、シリアルバス105のバススレーブ機能を有している。   Different bus IDs are assigned to the serial interface 103a and the serial interface 103b, respectively. The serial interface 103 a has a bus master function of the serial bus 105, and the serial interface 103 b has a bus slave function of the serial bus 105.

(光送信装置の構成)
次いで、本実施の形態の光伝送システム100に構成される光送信装置101a,101b,・・・,101nの詳細な構成について説明する。なお、光送信装置101a,101b,・・・,101nは全て同一の構成を有しているので、説明の便宜上、光送信装置120として説明する。
(Configuration of optical transmitter)
Next, a detailed configuration of the optical transmission devices 101a, 101b,..., 101n configured in the optical transmission system 100 of the present embodiment will be described. Since all of the optical transmission apparatuses 101a, 101b,..., 101n have the same configuration, the optical transmission apparatus 120 will be described for convenience of explanation.

図2は、光送信装置120の概略構成を示すブロック図である。   FIG. 2 is a block diagram illustrating a schematic configuration of the optical transmission device 120.

図2に示すように、光送信装置120は、発光素子121(送信手段)、発光素子ドライバ122(駆動手段)、ドライバ制御回路123、および駆動電流レベル記憶レジスタ124(送信用記憶手段)を備えている。   As shown in FIG. 2, the optical transmission device 120 includes a light emitting element 121 (transmission means), a light emitting element driver 122 (driving means), a driver control circuit 123, and a drive current level storage register 124 (transmission storage means). ing.

発光素子121は、レーザーダイオードからなり、発光素子ドライバ122から供給される駆動電流(ドライブ電流)に基づいて発光して光信号を生成する。発光素子121が発光することにより、光信号が光伝送路(例えば光伝送路104a)を介して光受信装置(例えば光受信装置102a)に送信される。   The light emitting element 121 is formed of a laser diode, and emits light based on a driving current (drive current) supplied from the light emitting element driver 122 to generate an optical signal. When the light emitting element 121 emits light, an optical signal is transmitted to the optical receiver (for example, the optical receiver 102a) via the optical transmission path (for example, the optical transmission path 104a).

発光素子ドライバ122は、発光素子121へ駆動電流を供給することにより発光素子121を駆動するドライバである。発光素子ドライバ122は、外部から電気配線(例えば電気配線106a)を介して転送されてきた送信データを入力すると、送信データとドライバ制御回路123から出力される制御信号とに基づいて駆動電流を作成し、発光素子121へ出力する。   The light emitting element driver 122 is a driver that drives the light emitting element 121 by supplying a driving current to the light emitting element 121. When the light emitting element driver 122 receives transmission data transferred from the outside via an electric wiring (for example, the electric wiring 106 a), the light emitting element driver 122 generates a driving current based on the transmission data and a control signal output from the driver control circuit 123. And output to the light emitting element 121.

ドライバ制御回路123は、発光素子ドライバ122へ制御信号を与えることにより、発光素子ドライバ122の駆動電流を制御する回路である。ドライバ制御回路123は、駆動電流レベル記憶レジスタ124の値に基づいて、制御信号となるバイアス電流と変調電流を生成し、発光素子ドライバ122へ出力する。   The driver control circuit 123 is a circuit that controls the drive current of the light emitting element driver 122 by giving a control signal to the light emitting element driver 122. The driver control circuit 123 generates a bias current and a modulation current as control signals based on the value of the drive current level storage register 124, and outputs them to the light emitting element driver 122.

駆動電流レベル記憶レジスタ124(以下、レジスタ124と略記する。)は、光送信装置120から送信する光信号の出力レベル(出力強度)を決定するバイアス電流レベルと変調電流レベルとを保持するレジスタである。すなわち、レジスタ124は駆動電流の値を記憶している。レジスタ124は、電気配線(例えば電気配線108a)を介して、予め値を設定したり、値を参照・更新したりすることが可能である。   The drive current level storage register 124 (hereinafter abbreviated as a register 124) is a register that holds a bias current level and a modulation current level that determine an output level (output intensity) of an optical signal transmitted from the optical transmitter 120. is there. That is, the register 124 stores the value of the drive current. The register 124 can set a value in advance or refer to / update the value via an electric wiring (for example, the electric wiring 108a).

(光受信装置の構成)
次いで、本実施の形態の光伝送システム100に構成される光受信装置102a,102b,・・・,102nの詳細な構成について説明する。なお、光受信装置102a,102b,・・・,102nは全て同一の構成を有しているので、説明の便宜上、光受信装置140として説明する。
(Configuration of optical receiver)
Next, the detailed configuration of the optical receivers 102a, 102b,..., 102n configured in the optical transmission system 100 of the present embodiment will be described. The optical receivers 102a, 102b,..., 102n all have the same configuration, and will be described as the optical receiver 140 for convenience of explanation.

図3は、光受信装置140の概略構成を示すブロック図である。   FIG. 3 is a block diagram illustrating a schematic configuration of the optical receiver 140.

図3に示すように、光受信装置140は、受光素子141(受信手段)、受光TIアンプ(受光TI−AMP)142、リミットアンプ(Limit AMP)143、CDR回路144(復調手段)、受光状態検出回路145(検出手段)、およびフラグ記憶レジスタ146(受信用記憶手段)を備えている。   As shown in FIG. 3, the optical receiver 140 includes a light receiving element 141 (receiving means), a light receiving TI amplifier (light receiving TI-AMP) 142, a limit amplifier (Limit AMP) 143, a CDR circuit 144 (demodulating means), and a light receiving state. A detection circuit 145 (detection means) and a flag storage register 146 (reception storage means) are provided.

受光素子141は、フォトダイオードからなり、光送信装置(例えば光送信装置101a)から光伝送路(例えば光伝送路104a)を介して送られてきた光信号を受光し、電気信号へ変換した後、受光TIアンプ142へ出力する。   The light receiving element 141 is formed of a photodiode, and receives an optical signal transmitted from an optical transmission device (for example, the optical transmission device 101a) via an optical transmission path (for example, the optical transmission path 104a) and converts it into an electrical signal. And output to the light receiving TI amplifier 142.

受光TIアンプ142は、受光素子141から出力された電気信号を、電流−電圧変換する増幅器である。受光TIアンプ142は、変換した電気信号をリミットアンプ143へ出力する。   The light receiving TI amplifier 142 is an amplifier that converts an electric signal output from the light receiving element 141 into a current-voltage. The light receiving TI amplifier 142 outputs the converted electric signal to the limit amplifier 143.

リミットアンプ143は、受光TIアンプ142から出力された電気信号を、CDR回路144が受信データとして識別し易いように増幅する増幅器である。リミットアンプ143は、増幅した電気信号をCDR回路144へ出力するとともに、受光状態検出回路145へ出力する。   The limit amplifier 143 is an amplifier that amplifies the electrical signal output from the light receiving TI amplifier 142 so that the CDR circuit 144 can easily identify the received data as received data. The limit amplifier 143 outputs the amplified electrical signal to the CDR circuit 144 and also outputs it to the light receiving state detection circuit 145.

CDR回路144は、リミットアンプ143から出力された電気信号を、該電気信号との位相関係をダイナミックに調整されたクロックによって1ビットずつに分解し、意味のある受信シリアルデータとして復号する。CDR回路144は、受信シリアルデータを電気配線(例えば電気配線107a)を介して外部へ出力する。   The CDR circuit 144 decomposes the electrical signal output from the limit amplifier 143 bit by bit by a clock whose phase relationship with the electrical signal is dynamically adjusted, and decodes it as meaningful received serial data. The CDR circuit 144 outputs the received serial data to the outside via an electric wiring (for example, the electric wiring 107a).

受光状態検出回路145は、リミットアンプ143から出力された電気信号が、所定の強度へ達しているかを判別する。受光状態検出回路145は、所定の強度に達している場合はフラグ「1」を、所定の信号強度に達していない場合はフラグ「0」を、フラグ記憶レジスタ146へ出力する。   The light reception state detection circuit 145 determines whether the electrical signal output from the limit amplifier 143 has reached a predetermined intensity. The light reception state detection circuit 145 outputs a flag “1” to the flag storage register 146 when the predetermined intensity is reached, and a flag “0” when the predetermined signal intensity is not reached.

フラグ記憶レジスタ146(以下、レジスタ146と略記する。)は、受光状態検出回路145から出力されるフラグの値を保持するレジスタである。レジスタ146は、電気配線(例えば電気配線109a)を介して、値を参照したり、0クリアしたりすることが可能である。   The flag storage register 146 (hereinafter abbreviated as a register 146) is a register that holds the value of the flag output from the light receiving state detection circuit 145. The register 146 can refer to the value or clear 0 through an electrical wiring (for example, the electrical wiring 109a).

(光伝送システムの動作)
次に、図1〜3を参照しながら、本実施の形態の光伝送システム100における光伝送について説明する。
(Operation of optical transmission system)
Next, optical transmission in the optical transmission system 100 of the present embodiment will be described with reference to FIGS.

光送信装置101aでは、外部から送信データが送られてくると、発光素子ドライバ122がこの送信データを入力する。発光素子ドライバ122は、送信データと、ドライバ制御回路123から供給される制御信号すなわちバイアス電流および変調電流とに基づいて、発光素子121を駆動する駆動電流を生成し、発光素子121に出力する。発光素子121は、供給される駆動電流に基づいて発光することにより作成した光信号を、光伝送路104aを介して光受信装置102aに送信する。   In the optical transmission device 101a, when transmission data is sent from the outside, the light emitting element driver 122 inputs this transmission data. The light emitting element driver 122 generates a drive current for driving the light emitting element 121 based on the transmission data and a control signal supplied from the driver control circuit 123, that is, a bias current and a modulation current, and outputs the drive current to the light emitting element 121. The light emitting element 121 transmits an optical signal created by emitting light based on the supplied drive current to the optical receiving device 102a via the optical transmission path 104a.

光受信装置102aでは、光伝送路104aを介して光信号が送信されてくると、受光素子141がこの光信号を受光する。受光素子141は、光信号を電気信号に変換し、受光TIアンプ142に出力する。この電気信号は、受光TIアンプ142、リミットアンプ143、CDR回路144の処理を順に経て、受信データとして外部に出力される。このように、第1の送受信チャネルにおいて、片方向光伝送が行われる。   In the optical receiver 102a, when an optical signal is transmitted via the optical transmission path 104a, the light receiving element 141 receives the optical signal. The light receiving element 141 converts the optical signal into an electrical signal and outputs the electrical signal to the light receiving TI amplifier 142. This electrical signal is output to the outside as received data through the processing of the light receiving TI amplifier 142, the limit amplifier 143, and the CDR circuit 144 in order. Thus, one-way optical transmission is performed in the first transmission / reception channel.

また、他の送受信チャネルでも同様に、外部から送信データが送られてくることを開始条件として、光送信装置101b,・・・,101nと光受信装置102b,・・・,102nとの間で片方向光伝送が行われる。   Similarly, in other transmission / reception channels, on the condition that transmission data is sent from the outside, the transmission condition is between the optical transmission apparatuses 101b,..., 101n and the optical reception apparatuses 102b,. One-way optical transmission is performed.

続いて、光伝送システム100における出力レベルの最適化制御について説明する。   Next, output level optimization control in the optical transmission system 100 will be described.

上記最適化制御は、光送信装置101a,101b,・・・,101nと光受信装置102a,102b,・・・,102nとの間で光伝送が行われている間に行われる。光伝送中、光送信装置101a,101b,・・・,101nでは、レジスタ124の値に応じて光信号の出力レベルが決められ、光受信装置102a,102b,・・・,102nでは、受信した光信号が、所定の強度に達していることを示すフラグ「1」、または、所定の強度に達していないことを示すフラグ「0」が、レジスタ146に記憶されている。   The optimization control is performed while optical transmission is performed between the optical transmission apparatuses 101a, 101b,..., 101n and the optical reception apparatuses 102a, 102b,. During optical transmission, the optical transmitters 101a, 101b,..., 101n determine the output level of the optical signal according to the value of the register 124, and the optical receivers 102a, 102b,. A flag “1” indicating that the optical signal has reached a predetermined intensity or a flag “0” indicating that the optical signal has not reached a predetermined intensity is stored in the register 146.

図1に示すように、外部から電気配線110を介してシリアルインタフェース制御信号が、シリアルインタフェース103aに送られてくることをトリガとして、光信号の出力レベルの最適化制御が開始される。   As shown in FIG. 1, the optimization control of the output level of the optical signal is started when a serial interface control signal is sent from the outside to the serial interface 103a via the electric wiring 110.

上記最適化制御では、シリアルインタフェース103aとシリアルインタフェース103bとの間で、シリアルバス105を介したシリアルデータ通信が行われる。本実施例の殆どの場合において、シリアルインタフェース103aは、シリアルデータ通信のプロトコルを司るバスマスタとして機能し、シリアルインタフェース103bは、シリアルデータ通信のバススレーブとして機能する。   In the optimization control, serial data communication is performed via the serial bus 105 between the serial interface 103a and the serial interface 103b. In most cases of the present embodiment, the serial interface 103a functions as a bus master that controls the protocol for serial data communication, and the serial interface 103b functions as a bus slave for serial data communication.

まず、シリアルインタフェース103aは、光受信装置102a,102b,・・・,102nにて受信した光信号の強度が所定の強度に達しているかをシリアルインタフェース103bに問い合わせる要求信号を作成し、シリアルインタフェース103bに送信する。   First, the serial interface 103a creates a request signal that inquires the serial interface 103b whether the intensity of the optical signal received by the optical receivers 102a, 102b,..., 102n reaches a predetermined intensity. Send to.

または、シリアルインタフェース103aは、上記問い合わせる前に、光受信装置102a,102b,・・・,102nのレジスタ146の内容を0クリアする要求信号を作成し、シリアルインタフェース103bに送信してもよい。シリアルインタフェース103bは、この要求信号を受けると、光受信装置102a,102b,・・・,102nのレジスタ146の内容を0クリアする。そして、シリアルインタフェース103bは、0クリア結果示す信号をシリアルインタフェース103aに出力する。   Alternatively, the serial interface 103a may create a request signal for clearing the contents of the register 146 of the optical receivers 102a, 102b,..., 102n before transmitting the inquiry, and transmit the request signal to the serial interface 103b. Upon receiving this request signal, the serial interface 103b clears the contents of the register 146 of the optical receivers 102a, 102b,. Then, the serial interface 103b outputs a signal indicating a 0 clear result to the serial interface 103a.

シリアルインタフェース103bは、上記問い合わせの要求信号を受信すると、光受信装置102a,102b,・・・,102nにて受信した光信号の強度が所定の強度に達しているかの情報を取得する。つまりは、シリアルインタフェース103bは、電気配線109a,109b,・・・,109nを介して、光受信装置102a,102b,・・・,102nのレジスタ146に記憶されているフラグを取得する。そして、シリアルインタフェース103bは、フラグの情報を示す信号をシリアルインタフェース103aに送信する。   When the serial interface 103b receives the inquiry request signal, the serial interface 103b acquires information indicating whether the intensity of the optical signal received by the optical receivers 102a, 102b,..., 102n has reached a predetermined intensity. That is, the serial interface 103b acquires the flag stored in the register 146 of the optical receivers 102a, 102b,..., 102n via the electrical wirings 109a, 109b,. Then, the serial interface 103b transmits a signal indicating flag information to the serial interface 103a.

シリアルインタフェース103aは、シリアルインタフェース103bからシリアルバス105を介して送られてきたフラグの情報を示す信号を受信すると、電気配線110を介して外部へ出力する。   When the serial interface 103a receives a signal indicating flag information transmitted from the serial interface 103b via the serial bus 105, the serial interface 103a outputs the signal to the outside via the electrical wiring 110.

これにより、外部のホストは、フラグの情報を示す信号を確認することにより、全てのチャネルの光信号の出力レベルが所定の強度に達しているのか否かを認識することが可能となる。   As a result, the external host can recognize whether or not the output levels of the optical signals of all the channels have reached a predetermined intensity by checking the signal indicating the flag information.

所定の強度に達していれば、ホストは、光信号の出力レベル制御を終了するか、または、予め設定された間隔に従うなどしてシリアルインタフェース制御信号をシリアルインタフェース103aに送信し、光信号の出力レベルを監視する。   If the predetermined intensity is reached, the host ends the output level control of the optical signal, or transmits a serial interface control signal to the serial interface 103a, for example, according to a preset interval, and outputs the optical signal. Monitor the level.

一方、所定の強度に達していなければ、ホストは、電気配線108a,108b,・・・,108nを介して、全ての光送信装置101a,101b,・・・,101nのレジスタ124の値を参照し更新する。そして、再度、シリアルインタフェース制御信号をシリアルインタフェース103aに送信し、シリアルデータ通信によりフラグの情報を示す信号を取得して、光信号の出力レベルが所定の信号強度に達しているのかを確認する。この処理を、全てのチャネルの光信号の出力レベルが所定の強度に達するまで繰り返すことにより、光信号の出力レベルを最適化することが可能となる。   On the other hand, if the predetermined strength is not reached, the host refers to the values of the registers 124 of all the optical transmission devices 101a, 101b,..., 101n via the electrical wirings 108a, 108b,. And update. Then, the serial interface control signal is transmitted again to the serial interface 103a, and a signal indicating flag information is acquired by serial data communication to check whether the output level of the optical signal has reached a predetermined signal strength. By repeating this process until the output levels of the optical signals of all channels reach a predetermined intensity, the output level of the optical signal can be optimized.

このように、外部のホストは、電気配線108a,108b,・・・,108nを介して、レジスタ124の値を参照および更新することと、電気配線109a,109b,・・・,109nを介して、レジスタ146の値を参照および0クリアすることとが可能となる。それゆえ、駆動電流レベルの参照および更新と、フラグの参照および0クリアとを適切な順序で組み合わせてプログラミングすることによって、Nチャネルの光伝送における最適化制御を効率良く行うことが可能となる。   As described above, the external host refers to and updates the value of the register 124 via the electric wirings 108a, 108b,..., 108n, and via the electric wirings 109a, 109b,. The value of the register 146 can be referred to and cleared to zero. Therefore, the optimization control in the N-channel optical transmission can be efficiently performed by programming the combination of the reference and update of the drive current level and the reference and clearing of the flags in an appropriate order.

以上のように、本実施の形態の光伝送システム100では、光送信装置101a,101b,・・・,101nと光受信装置102a,102b,・・・,102nとの間において光信号の送受信が行われるとともに、シリアルバス105という光信号の光伝送路104a,104b,・・・,104nとは別の伝送路で、シリアルインタフェース103aおよびシリアルインタフェース103bにより、光受信装置102a,102b,・・・,102nにて受信した光信号の強度が所定の強度に達しているかの情報が、シリアルインタフェース103aに送られる。   As described above, in the optical transmission system 100 according to the present embodiment, optical signals are transmitted and received between the optical transmitters 101a, 101b,..., 101n and the optical receivers 102a, 102b,. , 104n, which is a transmission path different from the optical transmission paths 104a, 104b,..., 104n of the optical signal called the serial bus 105, and the optical receivers 102a, 102b,. , 102n, information indicating whether the intensity of the optical signal received at the predetermined level has been reached is sent to the serial interface 103a.

これにより、シリアルインタフェース103aのみにアクセスするだけで、全てのチャネルの光信号が所定の強度に達しているかの情報を得ることが可能となる。そして、外部から、この情報に基づいて、光送信装置101a,101b,・・・,101nのレジスタ124の値を更新することにより、発光素子121から送信する光信号の出力レベルを制御することが可能となる。   As a result, it is possible to obtain information on whether or not the optical signals of all the channels have reached a predetermined intensity only by accessing only the serial interface 103a. Then, based on this information, the output level of the optical signal transmitted from the light emitting element 121 can be controlled by updating the value of the register 124 of the optical transmitters 101a, 101b,. It becomes possible.

それゆえ、光伝送システム100では、片方向光伝送にかかわらず、Nチャネル一括して光信号の強度の情報を取得して、送信する光信号の出力レベルを最適化することが可能となっている。   Therefore, in the optical transmission system 100, it is possible to optimize the output level of the optical signal to be transmitted by acquiring information on the intensity of the optical signal in a batch for N channels regardless of the one-way optical transmission. Yes.

また、双方向光伝送が構築されていない、片方向のNチャネルの並列光伝送システムを構築すると、後述する比較例の光伝送システム800のように、2×N個のシリアルインタフェースを配備する必要があり、さらには2×N個の異なるバスIDを用意しなければならない。   Further, when a one-way N-channel parallel optical transmission system in which bidirectional optical transmission is not established is constructed, it is necessary to provide 2 × N serial interfaces as in an optical transmission system 800 of a comparative example described later. Furthermore, 2 × N different bus IDs must be prepared.

これに対し、光伝送システム100では、チャネル数がどれだけ多くなっても、シリアルインタフェースは送信側に1つ、受信側に1つだけを配備すればよく、用意すべきバスIDの数も2つでよい。よって、システム内の構成要素を必要最小限数に節減するとともに、複数チャネル一括APC制御を効率的に行うことが可能となる。   On the other hand, in the optical transmission system 100, no matter how many channels the number of channels increases, only one serial interface needs to be provided on the transmission side and only one on the reception side, and the number of bus IDs to be prepared is two. One is enough. Therefore, the number of components in the system can be reduced to the minimum necessary number, and the multi-channel batch APC control can be efficiently performed.

(光送信装置の他の例)
上述した光伝送システム100では、光送信装置101a,101b,・・・,101nの構成は、図2に示した光送信装置120の構成に限るものではなく、図4に示すような光送信装置160の構成であってもよい。
(Other examples of optical transmitter)
In the optical transmission system 100 described above, the configuration of the optical transmission devices 101a, 101b,..., 101n is not limited to the configuration of the optical transmission device 120 shown in FIG. The configuration may be 160.

図4は、光送信装置160の概略構成を示すブロック図である。   FIG. 4 is a block diagram illustrating a schematic configuration of the optical transmission device 160.

図4に示すように、光送信装置160は、発光素子161、発光素子ドライバ162、ドライバ制御回路163、駆動電流レベル記憶レジスタ164、パラレルシリアル変換回路(P/S変換回路)165(パラレルシリアル変換手段)、および、8B10B符号化回路(8B10BEnc回路)166(8B10B符号化手段)を備えている。   As shown in FIG. 4, the optical transmission device 160 includes a light emitting element 161, a light emitting element driver 162, a driver control circuit 163, a drive current level storage register 164, a parallel serial conversion circuit (P / S conversion circuit) 165 (parallel serial conversion). And an 8B10B encoding circuit (8B10BEnc circuit) 166 (8B10B encoding means).

なお、発光素子161、発光素子ドライバ162、ドライバ制御回路163、および駆動電流レベル記憶レジスタ164については、図2に示した発光素子121、発光素子ドライバ122、ドライバ制御回路123、およびレジスタ124と同一の機能を有するので、その説明を省略する。   The light emitting element 161, the light emitting element driver 162, the driver control circuit 163, and the drive current level storage register 164 are the same as the light emitting element 121, the light emitting element driver 122, the driver control circuit 123, and the register 124 illustrated in FIG. The description thereof will be omitted.

パラレルシリアル変換回路165は、8B10B符号化回路166から出力される10ビット幅のパラレルデータをシリアルデータへ変換する。パラレルシリアル変換回路165は、変換したシリアルデータを発光素子ドライバ162へ出力する。   The parallel-serial conversion circuit 165 converts the 10-bit width parallel data output from the 8B10B encoding circuit 166 into serial data. The parallel / serial conversion circuit 165 outputs the converted serial data to the light emitting element driver 162.

8B10B符号化回路166は、外部から電気配線(例えば電気配線106a)を介して転送されてきた8ビット幅のパラレルデータ(8ビットパラレルデータ)を、10ビット幅のパラレルデータ(10ビットパラレルデータ)に変換する。8B10B符号化回路166は、変換した10ビットパラレルデータをパラレルシリアル変換回路165へ出力する。   The 8B10B encoding circuit 166 converts 8-bit parallel data (8-bit parallel data) transferred from the outside via an electrical wiring (for example, the electrical wiring 106a) into 10-bit parallel data (10-bit parallel data). Convert to The 8B10B encoding circuit 166 outputs the converted 10-bit parallel data to the parallel-serial conversion circuit 165.

ここで、8B10B符号化回路166の詳細な動作について説明する。   Here, the detailed operation of the 8B10B encoding circuit 166 will be described.

光送信装置120では、外部から送られてきた送信データをそのまま、発光素子ドライバ122は入力していたが、光送信装置160では、8B10B符号化回路166を備えることにより、発光素子ドライバ162は符号化された送信データを入力している。   In the optical transmission device 120, the light emitting element driver 122 inputs the transmission data sent from the outside as it is. However, in the optical transmission device 160, the light emitting element driver 162 includes the 8B10B encoding circuit 166, so that the light emitting element driver 162 is encoded. The sent transmission data is input.

8B10B符号化回路166には、1ビットのカンマコード(Kコード)識別フラグが、8ビットパラレルデータと併せて、外部から電気配線(例えば電気配線106a)を介して送られてくる。   A 1-bit comma code (K code) identification flag is sent to the 8B10B encoding circuit 166 from the outside through an electrical wiring (for example, the electrical wiring 106a) together with 8-bit parallel data.

上記カンマコード識別フラグが「0」のとき、8ビットパラレルデータは通常の伝送データであることを示している。これにより、8B10B符号化回路166は、8ビットパラレルデータに対して通常の符号化を施し、10ビットパラレルデータに変換する。   When the comma code identification flag is “0”, it indicates that 8-bit parallel data is normal transmission data. As a result, the 8B10B encoding circuit 166 performs normal encoding on the 8-bit parallel data and converts it to 10-bit parallel data.

上記カンマコード識別フラグが「1」のとき、8ビットパラレルデータは通常の伝送データとは異なる特殊なカンマコードであることを示している。これにより、8B10B符号化回路166は、8ビットパラレルデータに対して通常の符号化とは異なる特殊な符号化を施し、10ビットパラレルデータに変換する。   When the comma code identification flag is “1”, it indicates that the 8-bit parallel data is a special comma code different from normal transmission data. Thereby, the 8B10B encoding circuit 166 performs special encoding different from normal encoding on the 8-bit parallel data, and converts the data into 10-bit parallel data.

なお、通常の符号化が施された10ビットパラレルデータと、特殊な符号化が施された10ビットパラレルデータとは、同じ値になることがないように設定されている。特殊なカンマコードは、外部のホストにとって、伝送すべき有効なデータの先頭であることを示すスタートコードや、伝送すべき有効なデータの末尾であることを示すエンドコードなど、伝送プロトコルにおける各種の識別コードとして活用されるものである。   Note that 10-bit parallel data subjected to normal encoding and 10-bit parallel data subjected to special encoding are set so as not to have the same value. Special comma codes are used for various types of transmission protocols, such as a start code indicating the beginning of valid data to be transmitted and an end code indicating the end of valid data to be transmitted to an external host. It is used as an identification code.

8B10B符号化回路166における8ビットから10ビットへの符号化の変換テーブルは、表(+)の変換テーブルと裏(−)の変換テーブルとの2つがある。8B10B符号化回路166は、2つの役割を果たすために、8ビットパラレルデータの入力の度に、表の変換テーブルと裏の変換テーブルとをダイナミックに切替えている。   There are two conversion tables for encoding from 8 bits to 10 bits in the 8B10B encoding circuit 166: a conversion table in the table (+) and a conversion table in the back (−). The 8B10B encoding circuit 166 dynamically switches between the front conversion table and the reverse conversion table every time 8-bit parallel data is input in order to play two roles.

1つ目の役割は、パラレルシリアル変換回路165から出力されるシリアルデータのビット「0」とビット「1」との構成比が約50パーセントずつになるように、10ビット符号化を行うことである。例えば、8B10B符号化回路166において、符号化されたある10ビットパラレルデータの構成が、ビット「0」の数よりもビット「1」の数の方が多い場合には、次に入力される8ビットパラレルデータに対しては、ビット「0」の数の方が多くなるよう、表裏の変換テーブルを切替える。   The first role is to perform 10-bit encoding so that the composition ratio between bit “0” and bit “1” of the serial data output from the parallel-serial conversion circuit 165 is about 50 percent. is there. For example, in the 8B10B encoding circuit 166, when the number of bits “1” is larger than the number of bits “0” in the configuration of certain 10-bit parallel data encoded, the next input 8 For bit parallel data, the front and back conversion tables are switched so that the number of bits “0” is larger.

2つ目の役割は、パラレルシリアル変換回路165から出力されるシリアルデータにおいて、連続するビット「0」および連続するビット「1」の数を4つ以下(カンマコードの場合は5つ以下)にすることである。8B10B符号化回路166で符号化される、各々の10ビットパラレルデータに中にビット「0」またはビット「1」が5つ以上(カンマコードの場合は6つ以上)連続することはないが、連続する2つの10ビットパラレルデータを跨いでビット「0」またはビット「1」が5つ以上(カンマコードの場合は6つ以上)連続しないよう、表裏の変換テーブルを切替える。例えば、8B10B符号化回路166において、符号化されたある10ビットパラレルデータの末尾が連続する「0」で構成されている場合には、次に入力される8ビットパラレルデータに対しては、符号化される10ビットパラレルデータの先頭に連続する「0」が含まれないよう、表裏の変換テーブルを切替える。   The second role is to reduce the number of consecutive bits “0” and consecutive bits “1” in the serial data output from the parallel-serial conversion circuit 165 to 4 or less (in the case of a comma code, 5 or less). It is to be. In each 10-bit parallel data encoded by the 8B10B encoding circuit 166, five or more bits “0” or “1” do not continue (six or more in the case of a comma code). The front and back conversion tables are switched so that five or more bits (0 or six) in the case of comma codes do not continue across two consecutive 10-bit parallel data. For example, in the 8B10B encoding circuit 166, when the end of certain 10-bit parallel data that is encoded is composed of “0” that is continuous, the next input 8-bit parallel data is encoded. The conversion tables on the front and back sides are switched so that consecutive “0” s are not included at the beginning of the 10-bit parallel data to be converted.

8B10B符号化回路166の上記2つの役割は、高速シリアル伝送における伝送ビットエラーを無くすために必要な機能である。それゆえ、光伝送システム100においても、光送信装置160を用いることが望ましく、高速シリアル伝送において伝送ビットエラーを防止することが可能となる。   The above two roles of the 8B10B encoding circuit 166 are functions necessary for eliminating transmission bit errors in high-speed serial transmission. Therefore, it is desirable to use the optical transmission device 160 also in the optical transmission system 100, and it is possible to prevent transmission bit errors in high-speed serial transmission.

また、光送信装置160を用いることにより、光送信装置と外部のホストとの送信データの入出力はパラレルデータの状態で行うことができ、低速の同期クロックを用いてデータ入出力を行えばよいので、光伝送システム100をアプリケーションシステムに容易に組み込むことが可能となる。また、アプリケーションシステムに対してシリアルデータ伝送特有の符号化の処理負荷をかけることが無い。   Further, by using the optical transmission device 160, transmission / output of transmission data between the optical transmission device and an external host can be performed in a parallel data state, and data input / output may be performed using a low-speed synchronous clock. Therefore, the optical transmission system 100 can be easily incorporated into an application system. In addition, the processing load of encoding peculiar to serial data transmission is not applied to the application system.

なお、光送信装置160では、パラレルシリアル変換回路165および8B10B符号化回路166を両方備えているが、これに限らず、パラレルシリアル変換回路165のみを備える構成であってもよい。   The optical transmission device 160 includes both the parallel-serial conversion circuit 165 and the 8B10B encoding circuit 166. However, the configuration is not limited to this, and the configuration may include only the parallel-serial conversion circuit 165.

(光受信装置の他の例)
また、上述した光伝送システム100では、光受信装置102a,102b,・・・,102nの構成は、図3に示した光受信装置140の構成に限るものではない。特に、光送信装置101a,101b,・・・,101nの構成が、図4に示した光送信装置160の構成を有する場合は、図5に示すような光受信装置180の構成を有することが望ましい。これにより、高速シリアル伝送における伝送ビットエラー防止機能をさらに高めることが可能となる。
(Other examples of optical receiver)
In the optical transmission system 100 described above, the configuration of the optical receivers 102a, 102b,..., 102n is not limited to the configuration of the optical receiver 140 shown in FIG. In particular, when the configuration of the optical transmission devices 101a, 101b,..., 101n has the configuration of the optical transmission device 160 shown in FIG. 4, the configuration of the optical reception device 180 as shown in FIG. desirable. As a result, the transmission bit error prevention function in high-speed serial transmission can be further enhanced.

図5は、光受信装置180の概略構成を示すブロック図である。   FIG. 5 is a block diagram illustrating a schematic configuration of the optical receiver 180.

図5に示すように、光受信装置180は、受光素子181、受光TIアンプ182、リミットアンプ183、CDR回路184、受光状態検出回路185、フラグ記憶レジスタ186、シリアルパラレル変換回路(S/P変換回路)187(シリアルパラレル変換手段)、パラレル同期コード記憶レジスタ188(コード記憶手段)、および8B10B復号化回路(8B10BDec回路)189(8B10B復号化手段)を備えている。   As shown in FIG. 5, the optical receiver 180 includes a light receiving element 181, a light receiving TI amplifier 182, a limit amplifier 183, a CDR circuit 184, a light receiving state detection circuit 185, a flag storage register 186, a serial / parallel conversion circuit (S / P conversion). Circuit) 187 (serial parallel conversion means), a parallel synchronization code storage register 188 (code storage means), and an 8B10B decoding circuit (8B10Bdec circuit) 189 (8B10B decoding means).

なお、受光素子181、受光TIアンプ182、リミットアンプ183、CDR回路184、受光状態検出回路185、およびフラグ記憶レジスタ186については、図3に示した受光素子141、受光TIアンプ142、リミットアンプ143、CDR回路144、受光状態検出回路145、およびフラグ記憶レジスタ146と同一の機能を有するので、その説明を省略する。   Note that the light receiving element 181, the light receiving TI amplifier 182, the limit amplifier 183, the CDR circuit 184, the light receiving state detection circuit 185, and the flag storage register 186 are shown in FIG. 3 as the light receiving element 141, the light receiving TI amplifier 142, and the limit amplifier 143. Since it has the same function as the CDR circuit 144, the light reception state detection circuit 145, and the flag storage register 146, description thereof is omitted.

シリアルパラレル変換回路187は、CDR回路184から出力される受信シリアルデータを、パラレル同期コード記憶レジスタ188が保持している10ビット幅のパラレル同期コードの値に基づいて、10ビット単位のパラレルデータに分割する。シリアルパラレル変換回路187は、10ビットパラレルデータを8B10B復号化回路189へ出力する。   The serial / parallel conversion circuit 187 converts the received serial data output from the CDR circuit 184 into parallel data in units of 10 bits based on the value of the parallel synchronization code having a 10-bit width held in the parallel synchronization code storage register 188. To divide. The serial / parallel conversion circuit 187 outputs the 10-bit parallel data to the 8B10B decoding circuit 189.

なお、シリアルパラレル変換回路187では、CDR回路184が出力する受信シリアルデータの中に、パラレル同期コード記憶レジスタ188が保持している10ビット幅のパラレル同期コードに相当する10ビットの並びが含まれているかどうかを常に監視している。シリアルパラレル変換回路187は、受信シリアルデータの中に、パラレル同期コードに相当する10ビットが含まれていることを一致検出する場合、受信シリアルデータを、一致検出された10ビットを先頭として、以降10ビット毎にパラレルデータに区切る。   In the serial-parallel conversion circuit 187, the received serial data output from the CDR circuit 184 includes a 10-bit sequence corresponding to the 10-bit width parallel synchronization code held in the parallel synchronization code storage register 188. Always monitor whether or not. When the serial-to-parallel conversion circuit 187 detects that the received serial data includes 10 bits corresponding to the parallel synchronization code, the serial-to-parallel conversion circuit 187 sets the received serial data as the head of the detected 10 bits. Divide into parallel data every 10 bits.

パラレル同期コード記憶レジスタ188は、10ビット幅のパラレル同期コードを保持するレジスタである。パラレル同期コード記憶レジスタ188は、シリアルパラレル変換回路187へ保持しているパラレル同期コードを出力する。   The parallel synchronization code storage register 188 is a register that holds a 10-bit width parallel synchronization code. The parallel synchronization code storage register 188 outputs the parallel synchronization code held in the serial / parallel conversion circuit 187.

8B10B復号化回路189は、シリアルパラレル変換回路187から出力された10ビットパラレルデータを、8ビットパラレルデータに変換する。8B10B復号化回路189は、変換した8ビットパラレルデータを電気配線(例えば電気配線107a)を介して外部へ出力する。   The 8B10B decoding circuit 189 converts the 10-bit parallel data output from the serial / parallel conversion circuit 187 into 8-bit parallel data. The 8B10B decoding circuit 189 outputs the converted 8-bit parallel data to the outside via the electric wiring (for example, the electric wiring 107a).

ここで、8B10B復号化回路189の詳細な動作について説明する。   Here, the detailed operation of the 8B10B decoding circuit 189 will be described.

光受信装置140では、CDR回路144にて復号した受信シリアルデータを外部へ出力していたが、光受信装置180では、8B10B復号化回路189を備えることにより、8B10B復号化回路189が復号化した受信パラレルデータを外部へ出力している。   The optical receiving apparatus 140 outputs the received serial data decoded by the CDR circuit 144 to the outside, but the optical receiving apparatus 180 includes the 8B10B decoding circuit 189 so that the 8B10B decoding circuit 189 decodes it. The received parallel data is output to the outside.

8B10B復号化回路189からは、1ビットのカンマコード(Kコード)識別フラグが、8ビットパラレルデータと併せて、電気配線(例えば電気配線107a)を介して外部へ出力される。   From the 8B10B decoding circuit 189, a 1-bit comma code (K code) identification flag is output to the outside through the electrical wiring (for example, the electrical wiring 107a) together with the 8-bit parallel data.

上記カンマコード識別フラグが「0」のとき、8ビットパラレルデータは通常の伝送データであることを示している。また、上記カンマコード識別フラグが「1」のとき、8ビットパラレルデータは通常の伝送データとは異なる特殊なカンマコードであることを示している。   When the comma code identification flag is “0”, it indicates that 8-bit parallel data is normal transmission data. Further, when the comma code identification flag is “1”, it indicates that the 8-bit parallel data is a special comma code different from normal transmission data.

8B10B復号化回路189における10ビットパラレルデータから8ビットパラレルデータへの変換処理は、8B10B符号化回路166における8ビットパラレルデータから10ビットパラレルデータへの変換処理の逆変換に相当する。8B10B復号化回路189から出力される8ビットパラレルデータおよび1ビットのカンマコード識別フラグは、8B10B符号化回路166へ入力される8ビットパラレルデータおよび1ビット幅のカンマコード識別フラグに完全に一致する。   The conversion process from the 10-bit parallel data to the 8-bit parallel data in the 8B10B decoding circuit 189 corresponds to the inverse conversion of the conversion process from the 8-bit parallel data to the 10-bit parallel data in the 8B10B encoding circuit 166. The 8-bit parallel data and 1-bit comma code identification flag output from the 8B10B decoding circuit 189 completely match the 8-bit parallel data and 1-bit width comma code identification flag input to the 8B10B encoding circuit 166. .

光伝送システム100では、光受信装置180を用いることにより、光受信装置と外部のホストとの受信データの入出力はパラレルデータの状態で行うことができ、低速の同期クロックを用いてデータ入出力を行えばよいので、光伝送システム100をアプリケーションシステムに容易に組み込むことが可能となる。また、アプリケーションシステムに対してシリアルデータ伝送特有の復号化の処理負荷をかけることが無い。   In the optical transmission system 100, by using the optical receiver 180, input / output of received data between the optical receiver and an external host can be performed in a parallel data state, and data input / output is performed using a low-speed synchronous clock. Therefore, the optical transmission system 100 can be easily incorporated into the application system. In addition, the application processing system is not subjected to a decoding processing load specific to serial data transmission.

なお、光受信装置180では、シリアルパラレル変換回路187および8B10B復号化回路189を両方備えているが、これに限らず、シリアルパラレル変換回路187のみを備える構成であってもよい。   Note that the optical receiving device 180 includes both the serial-parallel conversion circuit 187 and the 8B10B decoding circuit 189, but the configuration is not limited thereto, and only the serial-parallel conversion circuit 187 may be provided.

〔比較例〕
本発明の比較例について図12に基づいて説明すると、以下の通りである。
[Comparative example]
A comparative example of the present invention will be described with reference to FIG.

図12は、本比較例の光伝送システム800の構成を示すブロック図である。   FIG. 12 is a block diagram showing a configuration of an optical transmission system 800 of this comparative example.

図12に示すように、光伝送システム800は、N個の光送信装置801a,801b,・・・,801nと、N個の光受信装置802a,802b,・・・,802nと、N個の送信側シリアルインタフェース803a,803b,・・・,803nと、N個の受信側シリアルインタフェース804a,804b,・・・,804nと、N個の送信側APC制御回路805a,805b,・・・,805nと、N個の受信側APC制御回路806a,806b,・・・,806nとにより構成されている。なお、Nは光伝送システム800が有する送受信チャネル数を示しており、2以上の整数である。   As shown in FIG. 12, the optical transmission system 800 includes N optical transmitters 801a, 801b,..., 801n, N optical receivers 802a, 802b,. , 803n, N reception side serial interfaces 804a, 804b,..., 804n, and N transmission side APC control circuits 805a, 805b,. And N receiving side APC control circuits 806a, 806b,..., 806n. N indicates the number of transmission / reception channels that the optical transmission system 800 has, and is an integer of 2 or more.

光送信装置801a〜801nと、光受信装置802a〜802nとは、1対1の関係で光伝送路810a〜810nにより接続されている。これにより、片方向伝送のN個の送受信チャネルが並列に形成されている。   The optical transmitters 801a to 801n and the optical receivers 802a to 802n are connected by optical transmission lines 810a to 810n in a one-to-one relationship. Thereby, N transmission / reception channels for one-way transmission are formed in parallel.

送信側シリアルインタフェース803a〜803nと、受信側シリアルインタフェース804a〜804nとは、共通のシリアルバス811に接続されている。   The transmission-side serial interfaces 803a to 803n and the reception-side serial interfaces 804a to 804n are connected to a common serial bus 811.

送信側APC制御回路805a〜805nは、光送信装置801a〜801nにそれぞれ接続されているとともに、送信側シリアルインタフェース803a〜803nにそれぞれ接続されている。また、送信側APC制御回路805a〜805nは、外部のホスト807aに接続されている。   The transmission side APC control circuits 805a to 805n are connected to the optical transmission devices 801a to 801n, respectively, and also connected to the transmission side serial interfaces 803a to 803n. The transmission side APC control circuits 805a to 805n are connected to an external host 807a.

受信側APC制御回路806a〜806nは、受信側シリアルインタフェース804a〜804nにそれぞれ接続されている。また、受信側APC制御回路806a〜806nは、外部のホスト807bに接続されている。   The reception side APC control circuits 806a to 806n are connected to the reception side serial interfaces 804a to 804n, respectively. The receiving side APC control circuits 806a to 806n are connected to an external host 807b.

送信側シリアルインタフェース803a〜803nと、受信側シリアルインタフェース804a〜804nとは、共通のシリアルバス811に接続されていることから、シリアルバス811上において各シリアルインタフェースをそれぞれ一意に識別できるように、各シリアルインタフェースにはそれぞれ異なるバスIDが付与されている。また、送信側APC制御回路805a〜805nと受信側APC制御回路806a〜806nとにも、各APC制御回路が接続している各シリアルインタフェースへ付与されているバスIDと同じ値が入力されている。   Since the transmission-side serial interfaces 803a to 803n and the reception-side serial interfaces 804a to 804n are connected to the common serial bus 811, each serial interface can be uniquely identified on the serial bus 811. A different bus ID is assigned to each serial interface. In addition, the same value as the bus ID assigned to each serial interface connected to each APC control circuit is also input to the transmission side APC control circuits 805a to 805n and the reception side APC control circuits 806a to 806n. .

これにより、光伝送システム800では、シリアルインタフェースは送信側にN個、受信側にN個あるので、合計で2×N個の異なるバスIDが使われることになる。   As a result, in the optical transmission system 800, since there are N serial interfaces on the transmission side and N on the reception side, 2 × N different bus IDs are used in total.

次に、光伝送システム800の動作について説明する。   Next, the operation of the optical transmission system 800 will be described.

まず、ホスト807aから送信側APC制御回路805a〜805nに対して、また、ホスト807bから受信側APC制御回路806a〜806nに対して、APC開始要求信号が一斉に入力される。   First, APC start request signals are simultaneously input from the host 807a to the transmission side APC control circuits 805a to 805n and from the host 807b to the reception side APC control circuits 806a to 806n.

各APC制御回路は、APC開始要求信号が入力されるとAPC処理状態へ移行する。但し、2×N個のシリアルインタフェースが共通のシリアルバス811へ接続されていることから、各伝送チャネルのAPCが同時に行われることはなく、チャネル毎に順番にAPCが行われる。   Each APC control circuit shifts to an APC processing state when an APC start request signal is input. However, since 2 × N serial interfaces are connected to the common serial bus 811, APC of each transmission channel is not performed at the same time, and APC is performed in order for each channel.

各チャネルのAPCの実行順序は、バスIDの値によって規定されている。最初にAPCが実行されるのは、バスIDが最も小さい値の伝送チャネルであって、仮にそれが光伝送路810aのチャネルであったとする。   The execution order of APC for each channel is defined by the value of the bus ID. It is assumed that APC is executed first for the transmission channel having the smallest bus ID, and this is the channel for the optical transmission path 810a.

送信側APC制御回路805aは、送信側シリアルインタフェース803aをバスマスタ、受信側シリアルインタフェース804aをバススレーブとして、光受信装置802aの受信状態を観測しながら光送信装置801aの光出力レベルを最適化する。最適化が完了すると、送信側APC制御回路805aはホスト807aへ、受信側APC制御回路806aはホスト807bへ、APC終了通知信号を出力する。   The transmission-side APC control circuit 805a optimizes the optical output level of the optical transmission device 801a while observing the reception state of the optical reception device 802a using the transmission-side serial interface 803a as a bus master and the reception-side serial interface 804a as a bus slave. When the optimization is completed, the transmission side APC control circuit 805a outputs an APC end notification signal to the host 807a and the reception side APC control circuit 806a outputs to the host 807b.

さらに、次に小さいバスIDが仮に光伝送路810bのチャネルであったとする。このとき、送信側APC制御回路805aが、送信側シリアルインタフェース803aおよび受信側シリアルバス811を介して、送信側シリアルインタフェース803bおよび受信側シリアルインタフェース804bへAPC終了通知信号を送る。これにより、同様に光伝送路810bのAPC処理が開始される。   Furthermore, it is assumed that the next smallest bus ID is the channel of the optical transmission line 810b. At this time, the transmission side APC control circuit 805a sends an APC end notification signal to the transmission side serial interface 803b and the reception side serial interface 804b via the transmission side serial interface 803a and the reception side serial bus 811. Thereby, the APC processing of the optical transmission line 810b is similarly started.

続いてバスIDに従ってNチャネルのAPCが進んでいき、ホスト807aおよびホスト807bは、N個のAPC終了通知信号を全て受け取ることによって、光伝送システム800全体のAPCが完了したことを認識する。   Subsequently, N-channel APC proceeds according to the bus ID, and the hosts 807a and 807b receive all N APC completion notification signals, thereby recognizing that the APC of the entire optical transmission system 800 has been completed.

このように、光伝送システム800では、それぞれの伝送チャネルが単方向であり、双方向光伝送チャネルを使っての光受信状態のフィードバックができないことから、汎用のシリアルバス811を用いたAPCが行われている。   As described above, in the optical transmission system 800, each transmission channel is unidirectional, and feedback of the optical reception state using the bidirectional optical transmission channel cannot be performed. Therefore, APC using the general-purpose serial bus 811 is performed. It has been broken.

しかしながら、複数チャネルの光伝送システムを図12に示すように構成すると、シリアルバス811上のシリアルインタフェースを一意に識別する為のバスIDが2×N個必要となるので、汎用シリアルバスを用いている何らかのアプリケーションシステムに組み込むことにはあまり適さない。   However, if the multi-channel optical transmission system is configured as shown in FIG. 12, 2 × N bus IDs for uniquely identifying the serial interface on the serial bus 811 are required. It is not very suitable for incorporation into some application system.

これは、アプリケーションシステムには、光伝送システム以外にも多くのデバイスを使用しており、それらのデバイスをホストプロセッサが制御するので、汎用シリアルバス上にそれらのデバイスが既に接続されている場合が多いためである。それゆえ、光伝送システムの限られた端子数で、接続されている他のデバイスが使用しているバスIDと全く重なることなく2×N個のバスIDを確保することは、容易なこととは言えない。   This is because the application system uses many devices in addition to the optical transmission system, and these devices are already connected on the general-purpose serial bus because the host processor controls them. This is because there are many. Therefore, with a limited number of terminals of the optical transmission system, it is easy to secure 2 × N bus IDs without overlapping with the bus IDs used by other connected devices. I can't say that.

また、APC制御回路も2×N個設けられており、ホストプロセッサに対してAPC制御回路それぞれ全てがAPC開始要求信号とAPC終了通知信号とを入出力するとなると、ホストプロセッサがN個のAPC終了通知信号を集約する処理が必要となることから、アプリケーション側へ光伝送システムを紹介・提供する際にも少し煩雑なイメージを与えることになりかねない。   Also, 2 × N APC control circuits are provided. When all the APC control circuits input / output the APC start request signal and the APC end notification signal to the host processor, the host processor ends N APCs. Since a process for aggregating the notification signals is required, a slightly complicated image may be given when introducing and providing the optical transmission system to the application side.

さらに、APC終了通知信号を伝送チャネル間でシリアルバスを介して通信することも、APC制御回路の制御を複雑にしているし、光伝送システム全体のAPCに係る所要時間にも影響を与えることになる。   Furthermore, the communication of the APC end notification signal between the transmission channels via the serial bus also complicates the control of the APC control circuit and affects the time required for APC of the entire optical transmission system. Become.

これに対し、上述の光伝送システム100では、複数チャネルの片方向の並列光伝送を実現する構成であるが、必要なバスIDは2つである。また、次の実施の形態2で説明するように、APC制御回路は1つ設けるだけで良く、APC制御回路の制御が単純化されているので、アプリケーションシステムへの組み込みに適している。   On the other hand, the above-described optical transmission system 100 is configured to realize unidirectional parallel optical transmission of a plurality of channels, but requires two bus IDs. Further, as described in the second embodiment, only one APC control circuit needs to be provided, and the control of the APC control circuit is simplified, which is suitable for incorporation into an application system.

〔実施の形態2〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1と同じである。また、説明の便宜上、前記の実施の形態1の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 2]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first embodiment. For convenience of explanation, members having the same functions as those shown in the drawings of the first embodiment are given the same reference numerals, and explanation thereof is omitted.

本発明の光伝送システムを何らかのアプリケーションシステムへ組み込むことを考えたとき、アプリケーションシステムのホストプロセッサにAPC制御のプログラムを任せることは、ホストプロセッサへの負荷を増大させるばかりでなく、アプリケーションシステム全体の制御を複雑にしかねない。   When considering incorporating the optical transmission system of the present invention into any application system, leaving the APC control program to the host processor of the application system not only increases the load on the host processor, but also controls the entire application system. Can be complicated.

このため、望ましくは、APC制御を光伝送システム内で完結させ、ホストプロセッサと光伝送システムとの間は、APC制御の開始信号と終了信号との交換だけに留めるのが良い。具体的には、ホストプロセッサがAPC制御開始要求信号を光伝送システムへ出力するだけで、光伝送システムは全てのAPC制御を実施して、全てのAPC制御が完了すると、光伝送システムはAPC制御終了通知信号をホストプロセッサへ出力することが望ましい。   For this reason, it is desirable that the APC control is completed within the optical transmission system, and only a start signal and an end signal of the APC control are exchanged between the host processor and the optical transmission system. Specifically, the host processor simply outputs an APC control start request signal to the optical transmission system, and the optical transmission system performs all APC controls. When all the APC controls are completed, the optical transmission system performs APC control. It is desirable to output an end notification signal to the host processor.

図6は、本実施の形態の光伝送システム200の一構成例を示すブロック図である。   FIG. 6 is a block diagram illustrating a configuration example of the optical transmission system 200 according to the present embodiment.

図6に示すように、本実施の形態の光伝送システム200は、前記実施の形態1の光伝送システム100の構成に加えて、APC制御回路201を備えている。   As shown in FIG. 6, the optical transmission system 200 according to the present embodiment includes an APC control circuit 201 in addition to the configuration of the optical transmission system 100 according to the first embodiment.

APC制御回路201は、光送信装置101a,101b,・・・,101nから出力される光信号の出力レベルをAPC制御する制御部である。APC制御回路201は、光送信装置101a,101b,・・・,101nの設置側に設けられている。APC制御回路201は、電気配線203a,203b,・・・,203nを介して光送信装置101a,101b,・・・,101nと接続され、電気配線204を介してシリアルインタフェース103aと接続され、電気配線205,206を介して外部のホスト202と接続されている。   The APC control circuit 201 is a control unit that performs APC control on the output level of the optical signal output from the optical transmitters 101a, 101b,. The APC control circuit 201 is provided on the installation side of the optical transmitters 101a, 101b,. The APC control circuit 201 is connected to the optical transmitters 101a, 101b,..., 101n via the electric wirings 203a, 203b,..., 203n, and is connected to the serial interface 103a via the electric wiring 204. It is connected to an external host 202 via wirings 205 and 206.

APC制御回路201は、電気配線203a,203b,・・・,203nを介して、光送信装置101a,101b,・・・,101nのレジスタ124に記憶されている駆動電流の値の参照および更新を行うことができる。   The APC control circuit 201 refers to and updates the value of the drive current stored in the register 124 of the optical transmitters 101a, 101b,..., 101n via the electrical wirings 203a, 203b,. It can be carried out.

また、APC制御回路201は、シリアルインタフェース103aのバスマスタ機能を用いて、シリアルインタフェース103bをバススレーブとして機能させることによって、シリアルバス105を介して、光受信装置102a,102b,・・・,102nのレジスタ146に記憶されているフラグを参照および0クリアすることができる。   In addition, the APC control circuit 201 uses the bus master function of the serial interface 103a to cause the serial interface 103b to function as a bus slave, so that the optical receivers 102a, 102b,. The flag stored in the register 146 can be referred to and cleared to zero.

さらに、APC制御回路201は、電気配線205を介してホスト202からAPC開始要求信号を受け取り、電気配線206を介してホスト202へAPC終了通知信号を出力する。APC制御回路201は、APC開始要求信号が入力されると、NチャネルのAPC処理を開始して全て実行し、NチャネルのAPC処理が全て完了した後、APC終了通知信号を出力する。   Further, the APC control circuit 201 receives an APC start request signal from the host 202 via the electric wiring 205 and outputs an APC end notification signal to the host 202 via the electric wiring 206. When an APC start request signal is input, the APC control circuit 201 starts and executes all N-channel APC processes, and outputs an APC end notification signal after all N-channel APC processes are completed.

次に、本実施の形態の光伝送システム200における、出力レベルの最適化制御について説明する。   Next, output level optimization control in the optical transmission system 200 of the present embodiment will be described.

ここで、光伝送システム200は何らかのアプリケーションシステムへ組み込まれているとする。光伝送システム200の外部には、光伝送システム200を含むアプリケーションシステム全体を制御するホスト202が存在しており、ホスト202はAPC制御回路201と接続している。   Here, it is assumed that the optical transmission system 200 is incorporated in some application system. A host 202 that controls the entire application system including the optical transmission system 200 exists outside the optical transmission system 200, and the host 202 is connected to the APC control circuit 201.

前記実施の形態1にて説明した光伝送システム100では、外部から出力レベル(駆動電流レベル)の調整を行っていたが、本実施の形態の光伝送システム200では、APC制御回路201を備えることにより、APC制御を光伝送システム内で完結させている。以下では、APC制御回路201の動作を主軸に、上記出力レベルの最適化制御について説明する。   In the optical transmission system 100 described in the first embodiment, the output level (drive current level) is adjusted from the outside. However, the optical transmission system 200 of the present embodiment includes the APC control circuit 201. Thus, APC control is completed within the optical transmission system. The output level optimization control will be described below with the operation of the APC control circuit 201 as the main axis.

なお、説明の便宜上、光送信装置101a,101b,・・・,101nは光送信装置1〜Nと表記し、光受信装置102a,102b,・・・,102nは光受信装置1〜Nと表記し、光伝送路104a,104b,・・・,104nは光伝送路1〜Nと表記する。   For convenience of explanation, the optical transmission devices 101a, 101b,..., 101n are represented as optical transmission devices 1 to N, and the optical reception devices 102a, 102b,. The optical transmission lines 104a, 104b,..., 104n are denoted as optical transmission lines 1 to N.

図7は、APC制御回路201の処理の流れを示すフローチャートである。   FIG. 7 is a flowchart showing a processing flow of the APC control circuit 201.

APC制御回路201は、初めはAPC開始要求信号の入力待ち状態にある。APC制御回路201は、光伝送システム200の外部にあるホスト202から、電気配線205を介して送られてくるAPC開始要求信号を入力すると、APC制御をスタートする(ステップS10a)。または、リセット信号(もしくは電源オン信号)を入力することにより、APC制御回路201はAPC制御をスタートしても良い(ステップS10b)。   The APC control circuit 201 is initially waiting for input of an APC start request signal. The APC control circuit 201 starts APC control when receiving an APC start request signal sent from the host 202 outside the optical transmission system 200 via the electric wiring 205 (step S10a). Alternatively, the APC control circuit 201 may start APC control by inputting a reset signal (or a power-on signal) (step S10b).

続いて、APC制御回路201は、カウンタKの値を0にリセットする(ステップS11)。なお、APC制御回路201は、APC制御の開始命令を受けると、最初に第1の送受信チャネルのAPC、次に第2の送受信チャネルのAPCと続き、最後に第Nの送受信チャネルのAPCの順で光伝送システム200全体のAPC制御を行っていく。この順願は予め規定されている。APC制御回路201は、現在第何番目の送受信チャネルのAPCを実行しているかを管理するためのカウンタKを備えており、例えば、カウンタKの値がMであれば、第Mの送受信チャネルのAPCを実行していることを表している。   Subsequently, the APC control circuit 201 resets the value of the counter K to 0 (step S11). When the APC control circuit 201 receives an APC control start command, the APC control circuit 201 first follows the APC of the first transmission / reception channel, then the APC of the second transmission / reception channel, and finally the APC of the Nth transmission / reception channel. Thus, APC control of the entire optical transmission system 200 is performed. This sequential application is prescribed in advance. The APC control circuit 201 includes a counter K for managing the number of transmission / reception channels currently executing APC. For example, if the value of the counter K is M, the APC control circuit 201 This means that APC is being executed.

また、どのチャネルのAPC処理を実行している場合においても、シリアルインタフェース103aとシリアルインタフェース103bとを、それぞれバスマスタ、バススレーブとして共通に用いている。   In addition, in any channel APC processing, the serial interface 103a and the serial interface 103b are commonly used as a bus master and a bus slave, respectively.

続いて、光送信装置1〜Nは、ダミーの光信号を光受信装置1〜Nに送信する(ステップS12)。光伝送システム200全体のAPCの実行中は、第1〜第Nの送受信チャネルの全てに対して、ダミーの光信号を入力し続ける。ここで入力するダミー信号は、中身はどんな内容であっても良く、意味のあるデータである必要はないが、「010101…」のような繰り返しデータであることが好ましい。また、ダミー信号の送信元は、光送信装置1〜Nに限らず、光伝送システム200の外部であってもよい。   Subsequently, the optical transmitters 1 to N transmit dummy optical signals to the optical receivers 1 to N (step S12). During execution of APC of the entire optical transmission system 200, dummy optical signals are continuously input to all of the first to Nth transmission / reception channels. The dummy signal input here may have any content, and need not be meaningful data, but is preferably repetitive data such as “010101...”. Further, the transmission source of the dummy signal is not limited to the optical transmission devices 1 to N, and may be outside the optical transmission system 200.

例えば、光送信装置1〜Nが、パラレルシリアル変換回路165および8B10B符号化回路166を含まない図2に示す構成の場合は、発光素子ドライバ122には、前記のような繰り返しデータを送信する機能がないので、ダミー信号の送信元は「外部」となる。一方、光送信装置1〜Nが図4に示す構成の場合は、パラレルシリアル変換回路165にダミーデータを自動的に発行する付加機能を加えることが可能であり、もちろん外部からダミーデータを入力することも可能である。これにより、ダミーデータの送信元を「外部」「光送信装置」のいずれでも選択することができる。   For example, in the case of the configuration shown in FIG. 2 in which the optical transmission devices 1 to N do not include the parallel-serial conversion circuit 165 and the 8B10B encoding circuit 166, a function of repeatedly transmitting the above-described data to the light-emitting element driver 122. Therefore, the transmission source of the dummy signal is “external”. On the other hand, when the optical transmitters 1 to N have the configuration shown in FIG. 4, an additional function for automatically issuing dummy data can be added to the parallel-serial conversion circuit 165. Of course, dummy data is input from the outside. It is also possible. As a result, the transmission source of the dummy data can be selected from either “external” or “optical transmission device”.

また、ダミーの光信号の入力は、外部のホストが制御することが多いと考えられることから、ダミーの光信号の入力の開始タイミングは、光伝送システム200全体のAPC開始後である必要はなく、ホスト202がAPC開始要求信号を発行する前であっても構わない。   In addition, since it is considered that the input of the dummy optical signal is often controlled by an external host, the start timing of the input of the dummy optical signal does not have to be after the start of APC of the entire optical transmission system 200. The host 202 may be before issuing the APC start request signal.

続いて、APC制御回路201は、新しい送受信チャネルのAPCを開始する際に、カウンタKの値に1加算する(ステップS13)。すなわち、光伝送システム200全体のAPCの開始直後は、第1の送受信チャネルのAPCを行うことになる。   Subsequently, when starting APC for a new transmission / reception channel, the APC control circuit 201 adds 1 to the value of the counter K (step S13). That is, APC of the first transmission / reception channel is performed immediately after the start of APC of the entire optical transmission system 200.

以下、第Kの送受信チャネルに限ったAPC処理フローの説明をする。   The APC processing flow limited to the Kth transmission / reception channel will be described below.

第Kの送受信チャネルのAPC処理が開始されると、APC制御回路201は、電気配線203kを介してレジスタ124の値を所定の初期レベルに設定する(ステップS14)。なお、APC制御回路201は、上記初期レベルを記憶する内部メモリを備えていることが好ましい。   When the APC process of the Kth transmission / reception channel is started, the APC control circuit 201 sets the value of the register 124 to a predetermined initial level via the electric wiring 203k (step S14). The APC control circuit 201 preferably includes an internal memory for storing the initial level.

続いて、APC制御回路201は、光受信装置Kのフラグを0クリアする(ステップS15)。詳細には、APC制御回路201は、光受信装置Kのレジスタ146を0クリアする要求信号を電気配線204を介してシリアルインタフェース103aへ出力する。この要求信号を受けると、シリアルインタフェース103aは、レジスタ146を0クリアする要求信号をシリアルバス105を介してシリアルインタフェース103bへ送る。シリアルインタフェース103bは、電気配線109kを介してレジスタ146を0クリアする。その後、シリアルインタフェース103bは、0クリア結果をシリアルバス105を介してシリアルインタフェース103aへ送る。シリアルインタフェース103aは、0クリア結果をAPC制御回路201へ出力する。   Subsequently, the APC control circuit 201 clears the flag of the optical receiving device K to 0 (step S15). Specifically, the APC control circuit 201 outputs a request signal for clearing the register 146 of the optical receiving device K to the serial interface 103a through the electric wiring 204. Upon receiving this request signal, the serial interface 103 a sends a request signal for clearing the register 146 to the serial interface 103 b via the serial bus 105. The serial interface 103b clears the register 146 to 0 via the electric wiring 109k. Thereafter, the serial interface 103 b sends a 0 clear result to the serial interface 103 a via the serial bus 105. The serial interface 103a outputs a 0 clear result to the APC control circuit 201.

続いて、APC制御回路201は、光受信装置Kのフラグを参照する(ステップS16)。詳細には、APC制御回路201は、光受信装置Kのレジスタ146の内容を参照する要求信号を電気配線204を介してシリアルインタフェース103aへ出力する。要求信号を受けると、シリアルインタフェース103aは、レジスタ146の内容を参照する要求信号をシリアルバス105を介してシリアルインタフェース103bへ送る。シリアルインタフェース103bは、電気配線109kを介してレジスタ146の内容を参照する。その後、シリアルインタフェース103bは、参照結果をシリアルバス105を介してシリアルインタフェース103aへ送る。シリアルインタフェース103aは、参照結果をAPC制御回路201へ出力する。   Subsequently, the APC control circuit 201 refers to the flag of the optical receiver K (step S16). Specifically, the APC control circuit 201 outputs a request signal that refers to the contents of the register 146 of the optical receiver K to the serial interface 103a via the electrical wiring 204. When receiving the request signal, the serial interface 103 a sends a request signal referring to the contents of the register 146 to the serial interface 103 b via the serial bus 105. The serial interface 103b refers to the contents of the register 146 via the electric wiring 109k. Thereafter, the serial interface 103b sends the reference result to the serial interface 103a via the serial bus 105. The serial interface 103a outputs the reference result to the APC control circuit 201.

ここで、シリアルバス105の通信速度(最大で数十メガヘルツを想定)は、光伝送路1〜Nの通信速度(1ギガヘルツ以上を想定)に比べて十分遅い。これに注目すると、レジスタ146を0クリアするタイミング(ステップS15)から、レジスタ146を参照するタイミング(ステップS16)までの間には、受光状態検出回路145が、リミットアンプ143から出力された電気信号が所定の強度へ達しているかの判定を行うのに充分な時間の余裕がある。したがって、APC制御回路201は、受光状態検出回路145が判定を完了したかどうかを全く気にすることなく、APC制御回路201は、シリアルインタフェース103aからレジスタ146の0クリア結果を受け取ることで、上記ステップS15からステップS16への処理を進めることができる。   Here, the communication speed of the serial bus 105 (assuming a maximum of several tens of megahertz) is sufficiently slower than the communication speed of the optical transmission lines 1 to N (assuming 1 gigahertz or more). When attention is paid to this, the light reception state detection circuit 145 outputs the electrical signal output from the limit amplifier 143 between the timing when the register 146 is cleared to 0 (step S15) and the timing when the register 146 is referred to (step S16). There is sufficient time to determine whether or not has reached a predetermined strength. Therefore, the APC control circuit 201 receives the 0 clear result of the register 146 from the serial interface 103a without worrying about whether or not the light reception state detection circuit 145 has completed the determination. The process from step S15 to step S16 can be advanced.

続いて、APC制御回路201は、シリアルインタフェース103aから送られてきたレジスタ146の参照結果を見て、光信号の受光強度が所定の強度に達しているかを判定する(ステップS17)。   Subsequently, the APC control circuit 201 determines whether the received light intensity of the optical signal has reached a predetermined intensity by looking at the reference result of the register 146 sent from the serial interface 103a (step S17).

このとき、フラグの参照結果が「0」、すなわち受光強度が所定の強度に達していない場合(ステップS17でNo)は、APC制御回路201は駆動電流レベルはまだ最適値に程足りないとみなす。これにより、第Kの送受信チャネルのAPC処理を継続するために、APC制御回路201は、電気配線203kを介してレジスタ124の値を所定の差分レベルだけ加算して更新する(ステップS18)。なお、APC制御回路201の内部メモリには、上記差分レベルも記憶しておくことが望ましい。レジスタ124の更新が終わったら、レジスタ146を0クリアする処理(ステップS15)へ戻り、APC制御回路201は、ステップS15〜S17の処理を再度行う。   At this time, if the flag reference result is “0”, that is, if the received light intensity does not reach the predetermined intensity (No in step S17), the APC control circuit 201 considers that the drive current level is not yet close to the optimum value. . Thereby, in order to continue the APC process of the Kth transmission / reception channel, the APC control circuit 201 adds and updates the value of the register 124 by a predetermined difference level via the electrical wiring 203k (step S18). It should be noted that the difference level is also preferably stored in the internal memory of the APC control circuit 201. When the update of the register 124 is completed, the process returns to the process of clearing the register 146 to 0 (step S15), and the APC control circuit 201 performs the processes of steps S15 to S17 again.

一方、フラグの参照結果が「1」、すなわち受光強度が所定の強度に達している場合(ステップS17でYes)は、APC制御回路201は駆動電流レベルは最適値にあるとみなす。これにより、レジスタ124の値を現在の値に保持し、第Kの送受信チャネルのAPC処理を終了する。   On the other hand, when the reference result of the flag is “1”, that is, when the received light intensity reaches the predetermined intensity (Yes in step S17), the APC control circuit 201 considers the drive current level to be the optimum value. Thereby, the value of the register 124 is held at the current value, and the APC process of the Kth transmission / reception channel is ended.

このように、受光強度が所定の強度に達していないと判定されている(ステップS17でNo)間は、ステップS15〜S18の処理が繰り返される。受光強度が所定の強度に達していると判定される(ステップS17でYes)か、もしくは、ステップS18において駆動電流レベルが制御可能な最大レベルに達した場合に、ステップS15〜S18の処理は終了する。   Thus, while it is determined that the received light intensity has not reached the predetermined intensity (No in step S17), the processes in steps S15 to S18 are repeated. When it is determined that the received light intensity has reached a predetermined intensity (Yes in step S17), or when the drive current level has reached the maximum controllable level in step S18, the processes in steps S15 to S18 are completed. To do.

第Kの送受信チャネルのAPC処理を終了した後、APC制御回路201は、カウンタKの値がNに等しいかを判定する(ステップS19)。ここでは、カウンタKの値がNに等しい(ステップS19でYes)と、第1〜第Nまでの全ての送受信チャネルのAPC処理が終了したことになるので、光伝送システム200全体のAPC処理が完了したとみなされる。   After completing the APC process for the Kth transmission / reception channel, the APC control circuit 201 determines whether the value of the counter K is equal to N (step S19). Here, when the value of the counter K is equal to N (Yes in step S19), the APC processing for all the first to Nth transmission / reception channels is completed, so the APC processing of the entire optical transmission system 200 is completed. Considered complete.

カウンタKの値がNに満たない場合(ステップS19でNo)は、光伝送システム200全体のAPC処理は継続する。この場合、ステップS13へ戻り、カウンタKの値に1加算し、第(K+1)番目の送受信チャネルのAPC処理を開始する。第Nの送受信チャネルのAPC処理が終了するまで、ステップS15〜S18の処理を再度行う。   If the value of the counter K is less than N (No in step S19), the APC process of the entire optical transmission system 200 continues. In this case, the process returns to step S13, 1 is added to the value of the counter K, and the APC process of the (K + 1) th transmission / reception channel is started. Until the APC process of the Nth transmission / reception channel is completed, the processes of steps S15 to S18 are performed again.

このように、カウンタKの値がNに満たないと判定されている(ステップS19でNo)間、言い換えれば、第1〜第Nまでの全ての送受信チャネルのAPC処理が終了するまで、ステップS13〜S19の処理が繰り返される。   As described above, while it is determined that the value of the counter K is less than N (No in step S19), in other words, until the APC processing for all the first to Nth transmission / reception channels is completed, step S13 is performed. The process of S19 is repeated.

第1〜第Nまでの全ての送受信チャネルのAPC処理を終了した後、APC制御回路201は、ホスト202に対して電気配線206を介して、APC終了通知信号を出力する(ステップS20)。これにより、光伝送システム200全体のAPC処理が完了する。   After completing the APC processing for all of the first to Nth transmission / reception channels, the APC control circuit 201 outputs an APC end notification signal to the host 202 via the electrical wiring 206 (step S20). Thereby, the APC processing of the entire optical transmission system 200 is completed.

以上のように、光伝送システム200では、NチャネルのAPCを実行する際、光伝送システム200(APC制御回路201)と外部のホスト202との間で、APC処理の開始と終了に関する信号の交換がそれぞれ1回で済むので、外部のホスト202へ与える負担を軽減することが可能となる。   As described above, in the optical transmission system 200, when N-channel APC is executed, signals related to the start and end of APC processing are exchanged between the optical transmission system 200 (APC control circuit 201) and the external host 202. Therefore, the burden on the external host 202 can be reduced.

つまりは、光伝送システム200では、ホスト202からAPC制御回路201へ向けてAPC開始要求信号を発行するか、もしくは光伝送システム200に対してリセット信号または電源オン信号を入力するだけで、APC制御回路201の制御により、Nチャネル全てのAPC処理を実行することが可能となる。また、実行が完了するとAPC制御回路201からホスト202へ向けてAPC終了通知信号が発行されるので、ホスト202はAPC終了通知信号一つを観測するだけでAPC終了を知ることが可能となる。それゆえ、ホスト202から光伝送システム200のAPC処理を行う制御を格段に簡素化することが可能となる。   In other words, in the optical transmission system 200, the APC control is performed simply by issuing an APC start request signal from the host 202 to the APC control circuit 201 or by inputting a reset signal or a power-on signal to the optical transmission system 200. Control of the circuit 201 makes it possible to execute APC processing for all N channels. Further, since the APC end notification signal is issued from the APC control circuit 201 to the host 202 when the execution is completed, the host 202 can know the end of APC only by observing one APC end notification signal. Therefore, the control for performing the APC processing of the optical transmission system 200 from the host 202 can be greatly simplified.

また、あるチャネルのAPC処理から次のチャネルへのAPC処理へ移行する制御についても、図12に示した比較例の光伝送システム800のように汎用シリアルバスを介してAPC終了通知信号を送る必要がなく、APC制御回路201内の状態制御処理だけで済ませることが可能となる。APC制御回路201での状態制御処理にかかる時間は、シリアルバス105の通信にかかる時間に比べて格段に少なくて済むことから、APC処理全体に関わる処理時間の軽減に寄与する。   Also, for control to shift from APC processing of a certain channel to APC processing to the next channel, it is necessary to send an APC end notification signal via a general-purpose serial bus as in the optical transmission system 800 of the comparative example shown in FIG. Therefore, only the state control process in the APC control circuit 201 can be performed. Since the time required for the state control process in the APC control circuit 201 is much shorter than the time required for the communication of the serial bus 105, it contributes to the reduction of the processing time related to the entire APC process.

〔実施の形態3〕
本発明の他の実施の形態について図面に基づいて説明すれば、以下の通りである。なお、本実施の形態において説明すること以外の構成は、前記実施の形態1,2と同じである。また、説明の便宜上、前記の実施の形態1,2の図面に示した部材と同一の機能を有する部材については、同一の符号を付し、その説明を省略する。
[Embodiment 3]
The following will describe another embodiment of the present invention with reference to the drawings. Configurations other than those described in the present embodiment are the same as those in the first and second embodiments. For convenience of explanation, members having the same functions as those shown in the drawings of the first and second embodiments are given the same reference numerals, and explanation thereof is omitted.

本発明の光伝送システムを何らかのアプリケーションシステムへ組み込むことを考えたとき、APC制御を光伝送システム内で完結させることが望ましく、前記実施の形態2では、これを実現する構成について説明した。   In consideration of incorporating the optical transmission system of the present invention into any application system, it is desirable to complete APC control in the optical transmission system. In the second embodiment, the configuration for realizing this has been described.

ここで、ホスト202が属するような多くのアプリケーションシステムにおいては、シリアルバス105のような汎用のシリアルバスを備えている場合が多い。そこで、ホスト202から、光伝送システム200が備えるレジスタ124、レジスタ146、およびパラレル同期コード記憶レジスタ188をはじめとする、全てのレジスタの参照および更新を任意に行えることがさらに望ましい。   In many application systems to which the host 202 belongs, a general-purpose serial bus such as the serial bus 105 is often provided. Therefore, it is further desirable that the host 202 can arbitrarily refer to and update all the registers including the register 124, the register 146, and the parallel synchronization code storage register 188 included in the optical transmission system 200.

例えば、図8に、図6に示した光伝送システム200のシリアルバス105が、アプリケーションシステムのホスト202が司るパブリックシリアルバス(シリアルバス251)と共通化された場合を想定したときの構成を示す。   For example, FIG. 8 shows a configuration when it is assumed that the serial bus 105 of the optical transmission system 200 shown in FIG. 6 is shared with the public serial bus (serial bus 251) managed by the host 202 of the application system. .

図8に示すように、光伝送システム250では、シリアルインタフェース103aとシリアルインタフェース103bとが、ホスト202が従来から接続しているシリアルバス251にそれぞれ接続している。   As shown in FIG. 8, in the optical transmission system 250, the serial interface 103a and the serial interface 103b are respectively connected to the serial bus 251 to which the host 202 is conventionally connected.

しかしながら、光伝送システム250では、ホスト202が、シリアルバス251におけるバスマスタとなり得ると同時に、シリアルインタフェース103aもまたシリアルバス251におけるバスマスタとなり得ることがある。一つの共通のシリアルバスに2つ以上のバスマスタが接続していることは、マルチマスタと呼ばれ、シリアルバスの制御を非常に難しくする。   However, in the optical transmission system 250, the host 202 can be a bus master in the serial bus 251 and the serial interface 103a can also be a bus master in the serial bus 251. The fact that two or more bus masters are connected to one common serial bus is called a multi-master and makes the control of the serial bus very difficult.

マルチマスタにおける困難な処理は、ホスト202がシリアルバス251のバスマスタとして通信を開始しようとしているときに、シリアルインタフェース103aもシリアルバス251のバスマスタとして通信を開始しようとした場合のシリアルバスの調停処理である。従来のアプリケーションシステムでは、ホスト202が唯一のバスマスタであったが、光伝送システム250を該アプリケーションシステムへ組み込むことによって、マルチマスタの状態となり、ホスト202の制御を大いに複雑にする。   The difficult process in the multi-master is the arbitration process of the serial bus when the host 202 tries to start communication as the bus master of the serial bus 251 and the serial interface 103a also starts communication as the bus master of the serial bus 251. is there. In the conventional application system, the host 202 is the only bus master, but by incorporating the optical transmission system 250 into the application system, a multi-master state is obtained, and the control of the host 202 is greatly complicated.

本実施例では、上記マルチマスタの問題を解決する光伝送システムについて説明する。   In this embodiment, an optical transmission system that solves the problem of the multi-master will be described.

図9は、本実施の形態の光伝送システム300の一構成例を示すブロック図である。   FIG. 9 is a block diagram illustrating a configuration example of the optical transmission system 300 according to the present embodiment.

図9に示すように、本実施の形態の光伝送システム300は、前記実施の形態2の光伝送システム200の構成に加えて、シリアルインタフェース301a(第3のシリアルインタフェース)と、シリアルインタフェース301b(第4のシリアルインタフェース)と、アービタ回路302(調停回路)とを備えている。なお、光伝送システム300では、説明を単純にするため、レジスタ124、レジスタ146、およびパラレル同期コード記憶レジスタ188や、前記実施の形態2で説明した所定の初期コード、所定の差分コードをはじめとする数々の記憶レジスタを、送信側ではレジスタ群303a,受信側ではレジスタ群303bとしてまとめて備えているとする。   As shown in FIG. 9, in addition to the configuration of the optical transmission system 200 of the second embodiment, the optical transmission system 300 of the present embodiment has a serial interface 301a (third serial interface) and a serial interface 301b ( A fourth serial interface) and an arbiter circuit 302 (arbitration circuit). In the optical transmission system 300, for the sake of simplicity, the register 124, the register 146, the parallel synchronization code storage register 188, the predetermined initial code and the predetermined difference code described in the second embodiment are used. It is assumed that a plurality of storage registers are collectively provided as a register group 303a on the transmission side and a register group 303b on the reception side.

シリアルインタフェース301a,301bは、デジタルデータをシリアル伝送により送受信可能なハードウェアインタフェースである。シリアルインタフェース301aは、光送信装置101a,101b,・・・,101nの設置側に設けられ、光送信装置101a,101b,・・・,101nおよびAPC制御回路201に接続されている。シリアルインタフェース301bは、光受信装置102a,102b,・・・,102nの設置側に設けられ、アービタ回路302を介して、光受信装置102a,102b,・・・,102nに接続されている。   The serial interfaces 301a and 301b are hardware interfaces capable of transmitting and receiving digital data by serial transmission. The serial interface 301a is provided on the installation side of the optical transmission devices 101a, 101b,..., 101n, and is connected to the optical transmission devices 101a, 101b,. The serial interface 301b is provided on the installation side of the optical receivers 102a, 102b,..., 102n, and is connected to the optical receivers 102a, 102b,.

シリアルインタフェース301aおよびシリアルインタフェース301bは、外部のホスト202が接続しているパブリックシリアルバス(シリアルバス304(第2のシリアルバス))に共通に接続している。シリアルインタフェース301aとシリアルインタフェース301bとはともに、シリアルバス304のバススレーブ機能を有しており、その内部回路は、シリアルインタフェース103bと同一の構成であってもよい。   The serial interface 301a and the serial interface 301b are commonly connected to a public serial bus (serial bus 304 (second serial bus)) to which the external host 202 is connected. Both the serial interface 301a and the serial interface 301b have a bus slave function of the serial bus 304, and the internal circuit thereof may have the same configuration as the serial interface 103b.

レジスタ群303aへは、APC制御回路201から直接に参照および更新が可能である。また、シリアルバス304上において、ホスト202がバスマスタとなり、シリアルインタフェース301aがバススレーブとなることによって、レジスタ群303aへの参照および更新が可能である。   The register group 303a can be directly referenced and updated from the APC control circuit 201. On the serial bus 304, the host 202 becomes a bus master and the serial interface 301a becomes a bus slave, so that the register group 303a can be referred to and updated.

レジスタ群303bへは、シリアルバス105上において、シリアルインタフェース103aがバスマスタとなり、シリアルインタフェース103bがバススレーブとなることによって、参照および更新が可能である。または、シリアルバス304上において、ホスト202がバスマスタとなり、シリアルインタフェース301bがバススレーブとなることによって、レジスタ群303bへの参照および更新が可能である。   The register group 303b can be referred to and updated on the serial bus 105 by making the serial interface 103a a bus master and the serial interface 103b a bus slave. Alternatively, on the serial bus 304, the host 202 becomes a bus master and the serial interface 301b becomes a bus slave, so that the register group 303b can be referred to and updated.

このように、シリアルインタフェース301a,301bは、シリアルバス304のバススレーブとなるのみであって、シリアルバス304のバスマスタにはならない。   As described above, the serial interfaces 301 a and 301 b are only bus slaves of the serial bus 304, and are not bus masters of the serial bus 304.

アービタ回路302は、シリアルインタフェース103bとシリアルインタフェース301bとに対して、レジスタ群303bとの通信に対する調停を行う。例えば、アービタ回路302は、シリアルインタフェース103bおよびシリアルインタフェース301bが、レジスタ群303bへ同時に参照または更新を実行しようとした場合に、まずは一方のシリアルインタフェースによる参照または更新を許可し、参照または更新の処理が終了した後、他方のシリアルインタフェースによる参照または更新を許可する、というようにレジスタ群303bへの参照と更新の順序制御を行う。   The arbiter circuit 302 arbitrates communication with the register group 303b for the serial interface 103b and the serial interface 301b. For example, when the serial interface 103b and the serial interface 301b attempt to perform reference or update to the register group 303b at the same time, the arbiter circuit 302 first permits reference or update by one of the serial interfaces, and performs reference or update processing. Is completed, the reference and update order control to the register group 303b is performed such that the reference or update by the other serial interface is permitted.

アービタ回路302は、シリアルインタフェース103bおよびシリアルインタフェース301bと、光受信装置102a,102b,・・・,102nとの間に接続されている。シリアルインタフェース103bおよびシリアルインタフェース301bは、アービタ回路302を介して、レジスタ群303bに対し参照および更新のアクセスができる。   The arbiter circuit 302 is connected between the serial interface 103b and the serial interface 301b and the optical receivers 102a, 102b,. The serial interface 103 b and the serial interface 301 b can access the register group 303 b for reference and update via the arbiter circuit 302.

次に、本実施の形態の光伝送システム300における、出力レベルの最適化制御について説明する。光伝送システム300では、前記実施の形態2にて説明した光伝送システム200の出力レベル最適化制御をベースとした上で、マルチマスタの問題を解決する構成・処理が追加されている。以下では、マルチマスタの問題を解決するための構成・処理について説明する。   Next, output level optimization control in the optical transmission system 300 of the present embodiment will be described. The optical transmission system 300 is based on the output level optimization control of the optical transmission system 200 described in the second embodiment, and a configuration / process for solving the multi-master problem is added. Hereinafter, a configuration / process for solving the problem of multi-master will be described.

図10は、シリアルバス105/304としてI2Cバスを採用した場合の、アービタ回路302とシリアルインタフェース103b/301bとの間の信号結線関係の一例を示すブロック図である。   FIG. 10 is a block diagram showing an example of a signal connection relationship between the arbiter circuit 302 and the serial interface 103b / 301b when an I2C bus is adopted as the serial bus 105/304.

図11は、シリアルインタフェース103b/301bがともにレジスタ群303bに対してRead処理を行う場合の信号タイミングを示すタイミングチャートである。なお、read_en、sel、およびaddressは、アービタ回路302の内部信号である。   FIG. 11 is a timing chart showing signal timings when both serial interfaces 103b / 301b perform Read processing on the register group 303b. Read_en, sel, and address are internal signals of the arbiter circuit 302.

図10に示すように、シリアルインタフェース103b/301bからアービタ回路302へ向けて、レジスタ読出し要求信号Read_Req_0/1、並びに、レジスタのローカルアドレスAddress_0/1が接続されている。逆に、アービタ回路302からシリアルインタフェース103b/301bへ向けては、レジスタ読出し許可信号Read_Ack_0/1、並びに、読出しデータRead_Data_0/1が接続されている。   As shown in FIG. 10, a register read request signal Read_Req_0 / 1 and a register local address Address_0 / 1 are connected from the serial interface 103b / 301b to the arbiter circuit 302. Conversely, a register read permission signal Read_Ack_0 / 1 and read data Read_Data_0 / 1 are connected from the arbiter circuit 302 to the serial interface 103b / 301b.

また、シリアルバス105/304はI2Cバスであるので、シリアルバス105/304からシリアルインタフェース103b/301bへは、SCL0/1およびSDA0/1が接続されている。なお、アービタ回路302へ入力するクロック信号CLKは、SCL0/1の周波数の約4倍以上の周波数をもつクロックである。   Since serial bus 105/304 is an I2C bus, SCL0 / 1 and SDA0 / 1 are connected from serial bus 105/304 to serial interface 103b / 301b. The clock signal CLK input to the arbiter circuit 302 is a clock having a frequency that is about four times or more the frequency of SCL0 / 1.

シリアルインタフェース103b/301bがI2Cスレーブとなって通信が開始された場合、シリアルインタフェース103b/301bは、レジスタ群303bからのデータ読出しの要求と、読み出すべきデータのローカルアドレスとが確定した時点で、SCL_0/1の半周期に相当する期間だけ、レジスタ読出し要求信号Read_Req_0/1のHighをアービタ回路302に出力する。   When the serial interface 103b / 301b becomes an I2C slave and communication is started, the serial interface 103b / 301b determines that the data read request from the register group 303b and the local address of the data to be read are determined. High of the register read request signal Read_Req_0 / 1 is output to the arbiter circuit 302 for a period corresponding to a half cycle of / 1.

アービタ回路302では、クロック信号CLKの立上りエッジを「検出」フェーズ、クロック信号CLKの立下りエッジを「処理」フェーズと規定している。また、アービタ回路302では、レジスタ読出し要求信号Read_Req_0のHigh期間かつレジスタ読出し許可信号Read_Ack_0のLow期間を、レジスタ読出し要求0の有効期間と規定し、レジスタ読出し要求信号Read_Req_1のHigh期間かつレジスタ読出し許可信号Read_Ack_1のLow期間を、レジスタ読出し要求1の有効期間と規定している。   In the arbiter circuit 302, the rising edge of the clock signal CLK is defined as a “detection” phase, and the falling edge of the clock signal CLK is defined as a “processing” phase. In the arbiter circuit 302, the high period of the register read request signal Read_Req_0 and the low period of the register read enable signal Read_Ack_0 are defined as the valid period of the register read request 0, and the high period of the register read request signal Read_Req_1 and the register read enable signal The Low period of Read_Ack_1 is defined as the valid period of the register read request 1.

「検出」フェーズでは、レジスタ読出し要求0/1の有効期間のときに、アービタ回路302は、ローカルアドレスAddress_0/1のいずれかを選択して内部アドレス信号addressを生成する。   In the “detection” phase, during the valid period of the register read request 0/1, the arbiter circuit 302 selects one of the local addresses Address_0 / 1 to generate the internal address signal address.

「処理」フェーズでは、アービタ回路302は、選択した内部アドレス信号addressに相当するデータをレジスタ群303bから読み出す。そして、アービタ回路302は、読出しデータRead_Data_0/1へ出力すると同時に、レジスタ読出し許可信号Read_Ack_0/1をHighで出力する。   In the “processing” phase, the arbiter circuit 302 reads data corresponding to the selected internal address signal address from the register group 303b. Then, the arbiter circuit 302 outputs the register read permission signal Read_Ack_0 / 1 at High simultaneously with outputting to the read data Read_Data_0 / 1.

レジスタ読出し要求0/1には、予め優先順位を決めておく。もし「検出」フェーズにおいて、レジスタ読出し要求0と1とが同時に有効期間であったとき、例えばレジスタ読出し要求0を優先すると決めておいて、直後の「処理」フェーズでは、読出しデータRead_Data_0とレジスタ読出し許可信号Read_Ack_0のHighとを出力する。次の「検出」フェーズでは、レジスタ読出し要求0は無効期間であるので、ローカルアドレスAddress_1から内部アドレス信号addressを生成し、次の「処理」フェーズで、読出しデータRead_Data_1とレジスタ読出し許可信号Read_Ack_1のHighとを出力する。   Priorities are determined in advance for the register read request 0/1. In the “detection” phase, when the register read requests 0 and 1 are simultaneously valid, for example, it is determined that the register read request 0 is given priority, and in the immediately subsequent “processing” phase, the read data Read_Data_0 and the register read are read. High of the permission signal Read_Ack_0 is output. In the next “detection” phase, the register read request 0 is an invalid period. Therefore, the internal address signal address is generated from the local address Address_1, and in the next “processing” phase, the read data Read_Data_1 and the register read enable signal Read_Ack_1 are High. Is output.

なお、アービタ回路302では、クロック信号CLKの2サイクル分に渡って2つのレジスタ読出し要求0/1に対応する処理を実行するので、レジスタ読出し要求信号Read_Req_0/1のHigh期間にクロック信号CLKが2周期以上含まれることが調停処理の条件である。   Since the arbiter circuit 302 executes processing corresponding to two register read requests 0/1 over two cycles of the clock signal CLK, the clock signal CLK is 2 during the High period of the register read request signal Read_Req_0 / 1. It is a condition for the arbitration process to include more than a period.

以上のように、光伝送システム300では、ホスト202とAPC制御回路201との間でAPC開始要求信号とAPC終了通知信号の交換のみで光伝送システム300全体のAPCを自動的に完結することができるだけでなく、アプリケーションシステムのホスト202から、シリアルバス304を用いて光伝送システム300内の設定可能な各種パラメータのレジスタの値に対して、シリアルバスのマルチマスタ制御などの複雑な制御を必要とせずに自由にアクセス(参照および更新)することが可能となる。   As described above, in the optical transmission system 300, the APC of the entire optical transmission system 300 can be automatically completed only by exchanging the APC start request signal and the APC end notification signal between the host 202 and the APC control circuit 201. In addition, the application system host 202 requires complex control such as serial bus multi-master control for register values of various parameters that can be set in the optical transmission system 300 using the serial bus 304. It is possible to freely access (reference and update) without having to do so.

それゆえ、光伝送システム300のAPC処理を、APC開始要求の入力をトリガとして実行する方法だけでなく、ホスト202が、光受信装置102a〜102nのレジスタ146に記憶されているフラグを参照しながら、光送信装置101a〜101nのレジスタ124に記憶されている駆動電流レベルを更新していくという、プログラマブルな方法も選択することができる。   Therefore, not only the method of executing the APC processing of the optical transmission system 300 using the input of the APC start request as a trigger, but also the host 202 refers to the flag stored in the register 146 of the optical receivers 102a to 102n. A programmable method of updating the drive current level stored in the register 124 of the optical transmitters 101a to 101n can also be selected.

よって、光伝送システム300の構成によれば、アプリケーションシステムへの組み込み容易性を格段に向上することが可能となる。   Therefore, according to the configuration of the optical transmission system 300, the ease of incorporation into the application system can be remarkably improved.

また、光伝送システム300では、伝送チャネル数がどれだけ多くなっても、アプリケーションシステムのホスト202がバスマスタとして接続しているシリアルバス304上に、シリアルインタフェースは最大でも2つだけ接続すればよく、用意すべきバスIDの数も2つでよい。   Further, in the optical transmission system 300, no matter how many transmission channels the number of transmission channels is increased, it is only necessary to connect at most two serial interfaces on the serial bus 304 to which the host 202 of the application system is connected as a bus master. Two bus IDs should be prepared.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、複数かつ並列チャネルに送信する光信号の出力レベルを最適化にする光伝送システムに関する分野に好適に用いることができるだけでなく、光伝送方法に関する分野、光伝送システムを構築する光伝送装置に関する分野、さらには光伝送装置の製造に関する分野にも広く用いることができる。   INDUSTRIAL APPLICABILITY The present invention can be suitably used in the field related to an optical transmission system for optimizing the output level of an optical signal transmitted to a plurality of parallel channels, as well as the field related to an optical transmission method and optical transmission for constructing an optical transmission system. The present invention can be widely used in the field relating to devices, and further in the field relating to the manufacture of optical transmission devices.

本発明における光伝送システムの実施の一形態を示すブロック図である。It is a block diagram which shows one Embodiment of the optical transmission system in this invention. 上記光伝送システムにおける光送信装置の構成の一つを示すブロック図である。It is a block diagram which shows one of the structures of the optical transmitter in the said optical transmission system. 上記光伝送システムにおける光受信装置の構成の一つを示すブロック図である。It is a block diagram which shows one of the structures of the optical receiver in the said optical transmission system. 上記光伝送システムにおける光送信装置の他の構成を示すブロック図である。It is a block diagram which shows the other structure of the optical transmitter in the said optical transmission system. 上記光伝送システムにおける光受信装置の他の構成を示すブロック図である。It is a block diagram which shows the other structure of the optical receiver in the said optical transmission system. 本発明における光伝送システムの他の実施の形態を示すブロック図である。It is a block diagram which shows other embodiment of the optical transmission system in this invention. 上記光伝送システムにおけるAPC制御回路の処理を示すフローチャートである。It is a flowchart which shows the process of the APC control circuit in the said optical transmission system. 図6に示した光伝送システムにおいて、シリアルインタフェース間のシリアルバスとして、ホストが司るパブリックシリアルバスを用いるように変形した場合の構成を示すブロック図である。FIG. 7 is a block diagram showing a configuration when the optical transmission system shown in FIG. 6 is modified to use a public serial bus managed by a host as a serial bus between serial interfaces. 本発明における光伝送システムのさらに他の実施の形態を示すブロック図である。It is a block diagram which shows other embodiment of the optical transmission system in this invention. 上記光伝送システムにおける、各シリアルインタフェースとアービタ回路との信号結線関係を示すブロック図である。It is a block diagram which shows the signal connection relationship of each serial interface and an arbiter circuit in the said optical transmission system. 上記アービタ回路の信号処理のタイミングを示すタイミングチャートである。It is a timing chart which shows the timing of the signal processing of the said arbiter circuit. 本発明の比較例における光伝送システムの構成を示すブロック図である。It is a block diagram which shows the structure of the optical transmission system in the comparative example of this invention. 従来の光伝送システムの構成を示すブロック図である。It is a block diagram which shows the structure of the conventional optical transmission system.

符号の説明Explanation of symbols

100,200,300 光伝送システム
101a,101b,・・・,101n 光送信装置
102a,102b,・・・,102n 光受信装置
103a シリアルインタフェース(第1のシリアルインタフェース)
103b シリアルインタフェース(第2のシリアルインタフェース)
104a,104b,・・・,104n 光伝送路
105 シリアルバス(第1のシリアルバス)
120,160 光送信装置
121,161 発光素子(送信手段)
122,162 発光素子ドライバ(駆動手段)
123,163 ドライバ制御回路
124,164 駆動電流レベル記憶レジスタ(送信用記憶手段)
140,180 光受信装置
141,181 受光素子(受信手段)
142,182 受光TIアンプ
143,183 リミットアンプ
144,184 CDR回路(復調手段)
145,185 受光状態検出回路(検出手段)
146,186 フラグ記憶レジスタ(受信用記憶手段)
165 パラレルシリアル変換回路(パラレルシリアル変換手段)
166 8B10B符号化回路(8B10B符号化手段)
187 シリアルパラレル変換回路(シリアルパラレル変換手段)
188 パラレル同期コード記憶レジスタ(コード記憶手段)
189 8B10B復号化回路(8B10B復号化手段)
201 APC制御回路
202 ホスト
301a シリアルインタフェース(第3のシリアルインタフェース)
301b シリアルインタフェース(第4のシリアルインタフェース)
302 アービタ回路(調停回路)
303a,303b レジスタ群
304 シリアルバス(第2のシリアルバス)
100, 200, 300 Optical transmission systems 101a, 101b,..., 101n Optical transmitters 102a, 102b,..., 102n Optical receivers 103a Serial interface (first serial interface)
103b Serial interface (second serial interface)
104a, 104b,..., 104n Optical transmission line 105 Serial bus (first serial bus)
120,160 Optical transmission device 121,161 Light emitting element (transmission means)
122, 162 Light emitting element driver (driving means)
123, 163 Driver control circuit 124, 164 Drive current level storage register (transmission storage means)
140,180 Optical receiver 141,181 Light receiving element (receiving means)
142,182 light receiving TI amplifier 143,183 limit amplifier 144,184 CDR circuit (demodulation means)
145, 185 Light reception state detection circuit (detection means)
146, 186 Flag storage register (reception storage means)
165 Parallel serial conversion circuit (parallel serial conversion means)
166 8B10B encoding circuit (8B10B encoding means)
187 Serial-parallel conversion circuit (serial-parallel conversion means)
188 Parallel synchronization code storage register (code storage means)
189 8B10B decoding circuit (8B10B decoding means)
201 APC control circuit 202 Host 301a Serial interface (third serial interface)
301b Serial interface (fourth serial interface)
302 Arbiter circuit (arbitration circuit)
303a, 303b Register group 304 Serial bus (second serial bus)

Claims (14)

1つの光送信装置と1つの光受信装置とにより形成される送受信チャネルが複数かつ並列に設けられている光伝送システムにおいて、
上記複数の光送信装置の設置側に設けられている第1のシリアルインタフェースと、
上記複数の光受信装置に接続されている第2のシリアルインタフェースとを備え、
上記光送信装置の各々は、
駆動電流に基づいて光信号を送信する送信手段と、
上記駆動電流の値を記憶する送信用記憶手段と、
通信データと上記送信用記憶手段に記憶されている駆動電流の値とに基づき作成した駆動電流を、上記送信手段に供給する駆動手段とを備え、
上記光受信装置の各々は、
上記送信手段から送信された光信号を受信する受信手段と、
上記受信手段にて受信した光信号が所定の強度に達しているかを判定して、その判定結果をフラグとして出力する検出手段と、
上記フラグを記憶する受信用記憶手段とを備え、
上記第1のシリアルインタフェースと上記第2のシリアルインタフェースとは第1のシリアルバスにより接続されており、
上記第1のシリアルインタフェースは、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を得るための要求信号を、上記第2のシリアルインタフェースに送信し、
上記第2のシリアルインタフェースは、上記要求信号を受信すると、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を取得して、該フラグの情報を示す信号を上記第1のシリアルインタフェースに送信し、
外部から、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の参照および更新可能であるとともに、外部から、上記第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの参照および更新が可能であることを特徴とする光伝送システム。
In an optical transmission system in which a plurality of transmission / reception channels formed by one optical transmission device and one optical reception device are provided in parallel,
A first serial interface provided on the installation side of the plurality of optical transmission devices;
A second serial interface connected to the plurality of optical receivers,
Each of the optical transmitters is
Transmitting means for transmitting an optical signal based on the drive current;
Transmission means for storing the value of the drive current;
Drive means for supplying the transmission means with the drive current created based on the communication data and the value of the drive current stored in the transmission storage means,
Each of the optical receivers is
Receiving means for receiving the optical signal transmitted from the transmitting means;
Detecting means for determining whether the optical signal received by the receiving means has reached a predetermined intensity, and outputting the determination result as a flag;
Receiving storage means for storing the flag,
The first serial interface and the second serial interface are connected by a first serial bus,
The first serial interface transmits a request signal for obtaining flag information stored in the reception storage means of the plurality of optical receivers to the second serial interface;
When the second serial interface receives the request signal, the second serial interface acquires flag information stored in the reception storage means of the plurality of optical receiving apparatuses, and transmits a signal indicating the flag information to the first serial interface. To the serial interface of
Based on the flag information received by the first serial interface from the outside, it is possible to refer to and update the value of the drive current stored in the transmission storage means of the plurality of optical transmission devices, and from the outside An optical transmission system capable of referencing and updating the flags stored in the reception storage means of the plurality of optical receivers via the first serial interface and the second serial interface. .
1つの光送信装置と1つの光受信装置とにより形成される送受信チャネルが複数かつ並列に設けられている光伝送システムにおいて、
上記複数の光送信装置の設置側に設けられている第1のシリアルインタフェースと、
上記複数の光受信装置に接続されている第2のシリアルインタフェースと、
上記複数の光送信装置および上記第1のシリアルインタフェースに接続されているAPC制御回路とを備え、
上記光送信装置の各々は、
駆動電流に基づいて光信号を送信する送信手段と、
上記駆動電流の値を記憶する送信用記憶手段と、
通信データと上記送信用記憶手段に記憶されている駆動電流の値とに基づき作成した駆動電流を、上記送信手段に供給する駆動手段とを備え、
上記光受信装置の各々は、
上記送信手段から送信された光信号を受信する受信手段と、
上記受信手段にて受信した光信号が所定の強度に達しているかを判定して、その判定結果をフラグとして出力する検出手段と、
上記フラグを記憶する受信用記憶手段とを備え、
上記第1のシリアルインタフェースと上記第2のシリアルインタフェースとは第1のシリアルバスにより接続されており、
上記第1のシリアルインタフェースは、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を得るための要求信号を、上記第2のシリアルインタフェースに送信し、
上記第2のシリアルインタフェースは、上記要求信号を受信すると、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの情報を取得して、該フラグの情報を示す信号を上記第1のシリアルインタフェースに送信し、
上記APC制御回路は、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値を参照および更新するとともに、上記第1のシリアルインタフェースおよび第2のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグを参照および更新することを特徴とする光伝送システム。
In an optical transmission system in which a plurality of transmission / reception channels formed by one optical transmission device and one optical reception device are provided in parallel,
A first serial interface provided on the installation side of the plurality of optical transmission devices;
A second serial interface connected to the plurality of optical receivers;
A plurality of optical transmitters and an APC control circuit connected to the first serial interface,
Each of the optical transmitters is
Transmitting means for transmitting an optical signal based on the drive current;
Transmission means for storing the value of the drive current;
Drive means for supplying the transmission means with the drive current created based on the communication data and the value of the drive current stored in the transmission storage means,
Each of the optical receivers is
Receiving means for receiving the optical signal transmitted from the transmitting means;
Detecting means for determining whether the optical signal received by the receiving means has reached a predetermined intensity, and outputting the determination result as a flag;
Receiving storage means for storing the flag,
The first serial interface and the second serial interface are connected by a first serial bus,
The first serial interface transmits a request signal for obtaining flag information stored in the reception storage means of the plurality of optical receivers to the second serial interface;
When the second serial interface receives the request signal, the second serial interface acquires flag information stored in the reception storage means of the plurality of optical receiving apparatuses, and transmits a signal indicating the flag information to the first serial interface. To the serial interface of
The APC control circuit refers to and updates the value of the drive current stored in the transmission storage means of the plurality of optical transmission devices based on the flag information received by the first serial interface. An optical transmission system characterized by referring to and updating a flag stored in the reception storage means of the plurality of optical receivers via the first serial interface and the second serial interface.
上記APC制御回路は、外部から供給される制御開始要求信号の入力をトリガとして、上記第1のシリアルインタフェースに要求信号の送信を開始させるとともに、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の更新を終了すると、外部に制御終了通知信号を出力することを特徴とする請求項2に記載の光伝送システム。   The APC control circuit uses the input of a control start request signal supplied from the outside as a trigger to cause the first serial interface to start transmitting a request signal and stores it in the transmission storage means of the plurality of optical transmission devices 3. The optical transmission system according to claim 2, wherein when the update of the drive current value is completed, a control end notification signal is output to the outside. 上記APC制御回路は、リセット信号または電源オン信号の入力をトリガとして、上記第1のシリアルインタフェースに要求信号の送信を開始させるとともに、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の更新を終了すると、外部に制御終了通知信号を出力することを特徴とする請求項2に記載の光伝送システム。   The APC control circuit triggers input of a reset signal or a power-on signal to start transmission of a request signal to the first serial interface, and is stored in the transmission storage means of the plurality of optical transmission devices. The optical transmission system according to claim 2, wherein when the update of the value of the drive current is completed, a control end notification signal is output to the outside. 上記APC制御回路は、
上記複数の光送信装置のうち、ある光送信装置の送信用記憶手段に記憶されている駆動電流の値を更新する処理を開始する際には、当該光送信装置の送信用記憶手段に記憶されている駆動電流の値を初期値に更新するとともに、
上記初期値に更新した駆動電流の値を、上記第1のシリアルインタフェースが受信したフラグの情報に基づいて更新する際には、所定の値を加算した値に更新することを特徴とする請求項2に記載の光伝送システム。
The APC control circuit is
Among the plurality of optical transmission devices, when starting the process of updating the value of the drive current stored in the transmission storage unit of a certain optical transmission device, it is stored in the transmission storage unit of the optical transmission device. Update the drive current value to the initial value,
The drive current value updated to the initial value is updated to a value obtained by adding a predetermined value when the drive current value is updated based on the flag information received by the first serial interface. 2. The optical transmission system according to 2.
上記APC制御回路は、上記初期値と、上記加算に用いる所定の値とを記憶する記憶手段を有していることを特徴とする請求項5に記載の光伝送システム。   6. The optical transmission system according to claim 5, wherein the APC control circuit has storage means for storing the initial value and a predetermined value used for the addition. 上記複数の光送信装置に接続されている第3のシリアルインタフェースと、
上記複数の光受信装置に接続されている第4のシリアルインタフェースと、
上記第2のシリアルインタフェースと上記第4のシリアルインタフェースとが上記複数の光受信装置と通信する際の調停を行う調停回路とをさらに備え、
上記第3のシリアルインタフェースと上記第4のシリアルインタフェースとは第2のシリアルバスにより接続されていることを特徴とする請求項1〜6のいずれか1項に記載の光伝送システム。
A third serial interface connected to the plurality of optical transmission devices;
A fourth serial interface connected to the plurality of optical receivers;
An arbitration circuit that performs arbitration when the second serial interface and the fourth serial interface communicate with the plurality of optical receivers;
The optical transmission system according to claim 1, wherein the third serial interface and the fourth serial interface are connected by a second serial bus.
外部から、上記第2のシリアルバスおよび上記第3のシリアルインタフェースを介して、上記複数の光送信装置の送信用記憶手段に記憶されている駆動電流の値の参照および更新が可能であり、
外部から、上記第2のシリアルバスおよび上記第4のシリアルインタフェースを介して、上記複数の光受信装置の受信用記憶手段に記憶されているフラグの参照および更新が可能であることを特徴とする請求項7に記載の光伝送システム。
The drive current value stored in the transmission storage means of the plurality of optical transmission devices can be referred to and updated from the outside via the second serial bus and the third serial interface.
The flag stored in the receiving storage means of the plurality of optical receivers can be referred to and updated from the outside via the second serial bus and the fourth serial interface. The optical transmission system according to claim 7.
上記複数の光送信装置に接続されている第3のシリアルインタフェースと、
上記複数の光受信装置に接続され、上記第3のシリアルインタフェースと第2のシリアルバスにより接続されている第4のシリアルインタフェースとを備え、
上記第3のシリアルインタフェースは、上記APC制御回路に接続されており、
外部から、上記第2のシリアルバスおよび上記第3のシリアルインタフェースを介して、上記APC制御回路の記憶手段に記憶されている上記初期値および上記加算に用いる所定の値の参照および更新が可能であることを特徴とする請求項6に記載の光伝送システム。
A third serial interface connected to the plurality of optical transmission devices;
A fourth serial interface connected to the plurality of optical receivers and connected by the third serial interface and a second serial bus;
The third serial interface is connected to the APC control circuit,
It is possible to refer to and update the initial value and the predetermined value used for the addition stored in the storage means of the APC control circuit from the outside via the second serial bus and the third serial interface. The optical transmission system according to claim 6, wherein the optical transmission system is provided.
上記光送信装置の各々は、
パラレルデータで与えられる通信データをシリアルデータに変換して、上記駆動手段に出力するパラレルシリアル変換手段をさらに備えていることを特徴とする請求項1〜9のいずれか1項に記載の光伝送システム。
Each of the optical transmitters is
10. The optical transmission according to claim 1, further comprising parallel-serial conversion means for converting communication data given as parallel data into serial data and outputting the serial data to the driving means. system.
上記光送信装置の各々は、
パラレルデータで与えられる通信データを8B10B変換して、上記パラレルシリアル変換手段に出力する8B10B符号化手段をさらに備えていることを特徴とする請求項10に記載の光伝送システム。
Each of the optical transmitters is
11. The optical transmission system according to claim 10, further comprising 8B10B encoding means for performing 8B10B conversion on communication data given as parallel data and outputting the communication data to the parallel-serial conversion means.
上記光受信装置の各々は、
上記受信手段から出力された光信号を、シリアルデータの通信データに復調する復調手段と、
上記復調手段から出力されたシリアルデータで与えられる通信データを、該通信データの中に所定のパラレル同期コードが含まれることを検出することでワード同期をとることにより、パラレルデータに変換するシリアルパラレル変換手段とをさらに備えていることを特徴とする請求項1〜9のいずれか1項に記載の光伝送システム。
Each of the optical receivers is
Demodulating means for demodulating the optical signal output from the receiving means into serial data communication data;
Serial parallel that converts communication data given as serial data output from the demodulating means into parallel data by detecting word communication by detecting that the communication data includes a predetermined parallel synchronization code. The optical transmission system according to claim 1, further comprising conversion means.
上記光受信装置の各々は、
上記シリアルパラレル変換手段から出力されたパラレルデータで与えられる通信データを、8B10B逆変換する8B10B復号化手段をさらに備えていることを特徴とする請求項12項に記載の光伝送システム。
Each of the optical receivers is
13. The optical transmission system according to claim 12, further comprising 8B10B decoding means for inversely converting communication data given as parallel data output from the serial / parallel conversion means.
上記光受信装置の各々は、
上記所定のパラレル同期コードを記憶するコード記憶手段をさらに備え、
外部から、上記第2のシリアルバスおよび上記第4のシリアルインタフェースを介して、上記複数の光受信装置のコード記憶手段に記憶されているパラレル同期コードの参照および更新が可能であることを特徴とする請求項12に記載の光伝送システム。
Each of the optical receivers is
Code storage means for storing the predetermined parallel synchronization code;
The parallel synchronization code stored in the code storage means of the plurality of optical receivers can be referred to and updated from the outside via the second serial bus and the fourth serial interface. The optical transmission system according to claim 12.
JP2008134724A 2008-05-22 2008-05-22 Optical transmission system Pending JP2009284262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008134724A JP2009284262A (en) 2008-05-22 2008-05-22 Optical transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008134724A JP2009284262A (en) 2008-05-22 2008-05-22 Optical transmission system

Publications (1)

Publication Number Publication Date
JP2009284262A true JP2009284262A (en) 2009-12-03

Family

ID=41454244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008134724A Pending JP2009284262A (en) 2008-05-22 2008-05-22 Optical transmission system

Country Status (1)

Country Link
JP (1) JP2009284262A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060522A (en) * 2010-09-10 2012-03-22 Fujikura Ltd Data transmission device, data transmission method and data transmission device control program
JP2012124781A (en) * 2010-12-09 2012-06-28 Fujikura Ltd Data transmission device
CN111555810A (en) * 2020-04-22 2020-08-18 青岛海信宽带多媒体技术有限公司 Optical module and data transmission method

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012060522A (en) * 2010-09-10 2012-03-22 Fujikura Ltd Data transmission device, data transmission method and data transmission device control program
JP2012124781A (en) * 2010-12-09 2012-06-28 Fujikura Ltd Data transmission device
CN111555810A (en) * 2020-04-22 2020-08-18 青岛海信宽带多媒体技术有限公司 Optical module and data transmission method
CN111555810B (en) * 2020-04-22 2023-08-08 青岛海信宽带多媒体技术有限公司 Optical module and data transmission method

Similar Documents

Publication Publication Date Title
ES2754702T3 (en) Efficient control setup and control procedure
KR20160077189A (en) Camera control slave devices with multiple slave device identifiers
US20060093365A1 (en) Selectable host-transceiver interface protocol
WO2017092394A1 (en) Data transmission method and apparatus
US7526208B2 (en) Changing transceiver module device addresses using a single host interface
WO2014114094A1 (en) Optical interface rate self-adapting method and optical network device
US9455867B2 (en) Automatic configuration of a repeater
US7177283B2 (en) Transmitting and receiving circuit and transmitting and receiving method
US9461747B2 (en) Optical transceiver including separate signal lines in addition to an SPI bus between a processor device and a logic device
US6275498B1 (en) Extended PHY addressing
JP2009284262A (en) Optical transmission system
WO2011147357A1 (en) Link scanning method for cascaded remote control units, and remote electrical tilting antenna system
WO2021197044A1 (en) Data transceiving control method and application system therefor
JP6920511B2 (en) Mesh network signal transmission method and its remote control system
US20050141555A1 (en) Method for generating commands for network controller modules of peripheral devices
US8514731B2 (en) Variable-frequency network device and variable-frequency network connection establishing method
US10382237B2 (en) Method and apparatus for processing data of multiple rates
US10079642B2 (en) Transporting multiple low-speed data streams across a high-speed communication link
JP6912727B2 (en) Transmission device and transmission method
KR100433761B1 (en) Ring Topology Network Design Method using Token Ring Medium Access Control Method and Full-Duplex Fast Ethernet Method
CN212727055U (en) DMX equipment networking and configuration system
JP2019528608A (en) Transmission resource instruction method, apparatus, and storage medium
WO2012071870A1 (en) Optical network unit terminal and passive optical network system
US20230376439A1 (en) Primary communication apparatus, coupling module and communication system
CN111107046B (en) Data stream transmission method and device