JP2009271770A - Programming device - Google Patents

Programming device Download PDF

Info

Publication number
JP2009271770A
JP2009271770A JP2008122443A JP2008122443A JP2009271770A JP 2009271770 A JP2009271770 A JP 2009271770A JP 2008122443 A JP2008122443 A JP 2008122443A JP 2008122443 A JP2008122443 A JP 2008122443A JP 2009271770 A JP2009271770 A JP 2009271770A
Authority
JP
Japan
Prior art keywords
module
program
processing
diagram
programming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008122443A
Other languages
Japanese (ja)
Inventor
Shiroteru Onishi
城輝 大西
Tomoaki Kagawa
智章 香川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Heavy Industries Ltd
Original Assignee
Sumitomo Heavy Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Heavy Industries Ltd filed Critical Sumitomo Heavy Industries Ltd
Priority to JP2008122443A priority Critical patent/JP2009271770A/en
Publication of JP2009271770A publication Critical patent/JP2009271770A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To efficiently create a program to be executed by an integrated control device. <P>SOLUTION: This programming device includes: an edition part for editing a diagrammed program 10 according to an input; a display part for displaying the diagrammed program 10 edited by the edition part on a display; and a conversion part for converting the diagrammed program 10 edited by the edition part into a program executable by a microprocessor. In the diagrammed program 10, a module 11 is configured by series of processing. A sequence diagram C and internal variables 19 and 35 are uniquely included in the module 11, so that when the similar series of processing is repeatedly programmed, programming can be achieved just like copying the module 11, and the internal variables 19 and 35 do not have to be assigned to each module 11. Therefore, once when a series of processing is programmed, the program can be easily reused only by programming a series of processing. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、制御を必要とするシステム内に組み込む制御装置である組込み制御装置上で実行されるプログラムを作成するためのプログラミング装置に関する。   The present invention relates to a programming device for creating a program to be executed on an embedded control device which is a control device incorporated in a system requiring control.

従来のプログラミング装置としては、プログラムを図式化してなる図式化プログラムを入力に応じて編集する編集手段と、編集手段で編集された図式化プログラムを画面に表示させる表示手段と、編集手段で編集された図式化プログラムを組込み制御装置にて実行可能なプログラムに変換する変換手段と、を備えたものが知られている(例えば、特許文献1参照)。このようなプログラミング装置では、通常、ラダー言語が用いられており、図式化プログラムが接点図及びコイル図で表されている。
特開平9−62314号公報
As a conventional programming device, an editing unit that edits a diagrammatic program obtained by diagramming a program according to an input, a display unit that displays a graphical program edited by the editing unit on a screen, and an editing unit that is edited. There is known a conversion means for converting the schematized program into a program that can be executed by an embedded control device (see, for example, Patent Document 1). In such a programming apparatus, a ladder language is usually used, and a schematic program is represented by a contact diagram and a coil diagram.
Japanese Patent Laid-Open No. 9-62314

しかしながら、上述したようなプログラミング装置では、次の問題がある。すなわち、処理状態を表す変数を割り当てる必要がある。そのため、例えば、同様な一連の処理(以下、単に「一連処理」という)を繰り返しプログラミングする場合、かかる一連処理を複製するようにプログラミングすることが難しく、プログラミングする際の再利用性が低くなってしまう。よって、プログラムを効率よく作成することが困難となり、ひいては生産性が低下してしまう。   However, the programming device as described above has the following problems. That is, it is necessary to assign a variable representing the processing state. For this reason, for example, when a similar series of processes (hereinafter simply referred to as “series processes”) is repeatedly programmed, it is difficult to program such a series of processes to be replicated, and the reusability during programming is reduced. End up. Therefore, it becomes difficult to create a program efficiently, and as a result, productivity decreases.

そこで、本発明は、組込み制御装置上で実行されるプログラムを効率よく作成することができるプログラミング装置を提供することを課題とする。   Accordingly, an object of the present invention is to provide a programming device that can efficiently create a program to be executed on an embedded control device.

上記課題を解決するため、本発明に係るプログラミング装置は、組込み制御装置上で実行されるプログラムを作成するためのプログラミング装置であって、プログラムを図式化してなる図式化プログラムを入力に応じて編集する編集手段と、編集手段で編集された図式化プログラムを画面に表示させる表示手段と、編集手段で編集された図式化プログラムを組込み制御装置にて実行可能なプログラムに変換する変換手段と、を備え、図式化プログラムでは、一連の処理ごとにモジュールが構成されており、モジュールは、処理を実行するためのシーケンス図、及びモジュール内での処理状態を表す内部変数を含むことを特徴とする。   In order to solve the above-mentioned problems, a programming device according to the present invention is a programming device for creating a program to be executed on an embedded control device, and edits a diagrammatic program formed by diagramming a program according to an input. Editing means, display means for displaying the graphical program edited by the editing means on the screen, and conversion means for converting the graphical program edited by the editing means into a program executable by the embedded control device, The schematic program includes a module for each series of processing, and the module includes a sequence diagram for executing the processing and an internal variable representing a processing state in the module.

このプログラミング装置による図式化プログラムでは、一連処理ごとにモジュールが構成されている。そして、このモジュールにあっては、シーケンス図及び内部変数を独自に含んでいる。そのため、同様な一連処理を繰り返しプログラミングする場合、モジュールを複製するようにプログラミングすることができ、且つ各モジュールに内部変数を割り当てる必要もない。すなわち、一連処理を1度プログラミングすれば、そのプログラムを容易に再利用してプログラミングすることができる。その結果、組込み制御装置上で実行されるプログラムを効率よく作成することが可能となる。   In the diagrammatic program by this programming device, a module is configured for each series of processes. This module uniquely includes a sequence diagram and internal variables. Therefore, when a similar series of processes is repeatedly programmed, the module can be programmed to be duplicated, and there is no need to assign an internal variable to each module. That is, if a series of processes is programmed once, the program can be easily reused and programmed. As a result, it is possible to efficiently create a program to be executed on the embedded control device.

ここで、モジュールは、複数のシーケンス図がグループ化されてなるシーケンス図群を複数含み、複数のシーケンス図群のそれぞれは、該シーケンス図群ごとに指定された指定値に基づいて処理を実行することが好ましい。この場合、処理を自由にシーケンス図群としてグループ化することができると共に、これら各シーケンス図群の実行形態を指定値で指定することが可能となる。   Here, the module includes a plurality of sequence diagram groups in which a plurality of sequence diagrams are grouped, and each of the plurality of sequence diagram groups executes processing based on a designated value designated for each sequence diagram group. It is preferable. In this case, the processing can be freely grouped as a sequence diagram group, and the execution form of each sequence diagram group can be designated by a designated value.

また、図式化プログラムは、複数層に階層化され、上位階層においてモジュールが上位モジュールとして構成されると共に、下位階層においてモジュールが下位モジュールとして構成されており、上位モジュールでは、下位モジュールの呼び出しが行われることが好ましい。この場合、上位モジュールは、下位モジュールにて内部変数をさらに保持することができる。よって、例えば、上位モジュールに呼び出される下位モジュールを複数形成すると、上位モジュールが下位モジュール別に内部変数を保持できるため、上位モジュールにおいて複数の下位モジュールを並列に動作させることが可能となる。   In addition, the schematization program is hierarchized into multiple layers, the modules are configured as upper modules in the upper layer, and the modules are configured as lower modules in the lower layer, and the lower module calls the lower module. Are preferred. In this case, the upper module can further hold internal variables in the lower module. Therefore, for example, when a plurality of lower modules called by the upper module are formed, the upper module can hold an internal variable for each lower module, so that the lower modules can be operated in parallel in the upper module.

また、図式化プログラムは、複数層に階層化され、上位階層においてモジュールが上位モジュールとして構成されると共に、下位階層においてモジュールが下位モジュールとして構成されており、下位モジュールは、シーケンス群を複数含み、上位モジュールでは、下位モジュールのシーケンス群の呼び出しが行われることが好ましい。この場合、下位モジュールが複数の役割をシーケンス群として持ち、上位モジュールがその役割単位で下位モジュールを利用することになる。その結果、下位階層において下位モジュールが複数に散在してしまうのを抑制でき、図式化プログラムが煩雑になるのを抑制することが可能となる。   Further, the schematization program is hierarchized into a plurality of layers, the module is configured as an upper module in the upper layer, the module is configured as a lower module in the lower layer, and the lower module includes a plurality of sequence groups, In the upper module, it is preferable that the sequence group of the lower module is called. In this case, the lower module has a plurality of roles as a sequence group, and the upper module uses the lower module for each role. As a result, it is possible to suppress a plurality of lower modules from being scattered in the lower hierarchy, and to suppress the complexity of the schema program.

本発明によれば、組込み制御装置上で実行されるプログラムを効率よく作成することが可能となる。   According to the present invention, it is possible to efficiently create a program to be executed on the embedded control device.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一又は相当要素には同一の符号を付し、重複する説明は省略する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the same or corresponding elements are denoted by the same reference numerals, and redundant description is omitted.

図1は、本発明の一実施形態に係るプログラミング装置を示す概略ブロック図である。プログラミング装置1は、制御を必要とするシステム内に組み込む制御装置であるマイクロプロセッサ(組込み制御装置)2上で実行されるプログラムを、図形を利用して作成するものである。具体的には、プログラミング装置1は、プログラムの構造を図式化してなる図式化プログラム10(図2参照)によって、マイクロプロセッサ2上で実行されるプログラムを作成する。   FIG. 1 is a schematic block diagram illustrating a programming device according to an embodiment of the present invention. The programming device 1 uses a figure to create a program to be executed on a microprocessor (embedded control device) 2 that is a control device incorporated in a system that requires control. Specifically, the programming device 1 creates a program to be executed on the microprocessor 2 by a schematic program 10 (see FIG. 2) that is a diagram of the program structure.

このプログラミング装置1は、コンピュータに搭載されており、ここでは、パソコン3のECU4に搭載されている。プログラミング装置1は、編集部(編集手段)5、表示部(表示手段)6及び変換部(変換手段)7を備えている。   The programming device 1 is mounted on a computer, and here is mounted on the ECU 4 of the personal computer 3. The programming device 1 includes an editing unit (editing unit) 5, a display unit (display unit) 6, and a conversion unit (conversion unit) 7.

編集部5は、例えばマウスやキーボード等の入力装置8からの入力に応じて、図式化プログラム10を編集する。具体的には、編集部5は、図式化プログラム10の図形要素、及び図形要素を構成する要素等を、利用者と対話形式で追加、移動又は削除したりする。より具体的には、編集部5は、ECU4の内部記憶領域にデータ表現を構成し、このデータ表現を利用者の入力に従って編集すると共に、ハードディスクドライブ等の記憶装置(不図示)にデータ表現を格納したり呼び出したりすることで、内部記憶領域にデータ表現を再現する。   The editing unit 5 edits the graphical program 10 in response to an input from the input device 8 such as a mouse or a keyboard. Specifically, the editing unit 5 adds, moves, or deletes the graphic elements of the schematizing program 10 and the elements constituting the graphic elements in an interactive manner with the user. More specifically, the editing unit 5 composes a data expression in the internal storage area of the ECU 4, edits this data expression according to the user's input, and displays the data expression in a storage device (not shown) such as a hard disk drive. By storing or calling, data representation is reproduced in the internal storage area.

表示部6は、編集部5で編集された図式化プログラム10をディスプレイ(画面)9上に表示させるためのものである。変換部7は、編集部5によって編集された図式化プログラム10の情報を記憶装置から呼び出し、内部記憶領域にデータ表現を再現し、マイクロプロセッサ2にて実行可能なプログラムに変換する。   The display unit 6 is for displaying the graphical program 10 edited by the editing unit 5 on a display (screen) 9. The conversion unit 7 calls the information of the schematic program 10 edited by the editing unit 5 from the storage device, reproduces the data representation in the internal storage area, and converts it into a program executable by the microprocessor 2.

次に、プログラミング装置1による図式化プログラム10について説明する。   Next, the schema program 10 by the programming device 1 will be described.

図2は、図1のプログラミング装置による図式化プログラムを示す概略図である。図2に示すように、図式化プログラム10は、ひとまとまりの処理を表すモジュール11で構成されている。換言すると、図式化プログラム10では、一連の処理(以下、単に「一連処理」という)ごとにモジュール11が構成されており、1つのソースファイルに1つのモジュール11が対応するようになっている。   FIG. 2 is a schematic diagram showing a diagrammatic program by the programming device of FIG. As shown in FIG. 2, the schema program 10 includes a module 11 that represents a group of processes. In other words, in the schematizing program 10, a module 11 is configured for each series of processes (hereinafter simply referred to as “series processes”), and one module 11 corresponds to one source file.

この図式化プログラム10は、上位階層Uと下位階層Dとに階層化されており、上位階層Uにて上位モジュール12が構成されると共に、下位階層Dにて下位モジュール13a,13bが構成されている。   The schematic program 10 is hierarchized into an upper hierarchy U and a lower hierarchy D. The upper hierarchy U constitutes an upper module 12, and the lower hierarchy D constitutes lower modules 13a and 13b. Yes.

上位モジュール12は、処理を実行するための図形要素であるシーケンス図Cとして、下位モジュール呼出し14a,14bを少なくとも含んでいる。下位モジュール呼出し14a,14bは、下位モジュール13a,13bを呼び出す(コールする)ためのものである。これらの下位モジュール呼出し14a,14bは、矩形枠からなり、その型を識別するための識別図15を左上部に有している。また、下位モジュール呼出し14a,14bの枠内には、その名称16a,16bが記入されている。名称16a,16bは、呼び出す下位階層Dの下位モジュール13a,13bに対応している。   The upper module 12 includes at least lower module calls 14a and 14b as a sequence diagram C which is a graphic element for executing processing. The lower module calls 14a and 14b are for calling (calling) the lower modules 13a and 13b. These lower module calls 14a and 14b are formed of a rectangular frame and have an identification diagram 15 for identifying the type at the upper left. Further, the names 16a and 16b are entered in the frames of the lower module calls 14a and 14b. The names 16a and 16b correspond to the lower modules 13a and 13b of the lower hierarchy D to be called.

また、下位モジュール呼出し14a,14bのそれぞれには、入力端子17及び出力端子18が形成されている。これにより、下位モジュール呼出し14a,14bは、下位モジュール13a,13bへの入力値を入力端子17から入力し、下位モジュール13a,13bの出力値を出力端子18から出力する。   Further, an input terminal 17 and an output terminal 18 are formed in each of the lower module calls 14a and 14b. Thus, the lower module calls 14a and 14b input the input values to the lower modules 13a and 13b from the input terminal 17, and output the output values of the lower modules 13a and 13b from the output terminal 18.

また、上位モジュール12は、該上位モジュール12内での処理状態を表す変数である内部変数19を含んでいる。この内部変数19は、内部変数領域20に格納されている。   The upper module 12 includes an internal variable 19 that is a variable representing a processing state in the upper module 12. The internal variable 19 is stored in the internal variable area 20.

図3は、ディスプレイ上に表示された編集画面の一例を示す図である。図3に示すように、内部変数領域20は、例えばディスプレイ9の左側部分にて表すことができる。そして、シーケンス図Cは、例えばディスプレイ9の内部変数領域20の右側部分に表すことができる。これについては、以下のモジュールについて同様である。   FIG. 3 is a diagram illustrating an example of an editing screen displayed on the display. As shown in FIG. 3, the internal variable area 20 can be represented by, for example, the left portion of the display 9. The sequence diagram C can be represented, for example, in the right part of the internal variable area 20 of the display 9. The same applies to the following modules.

図2に戻り、下位モジュール13a,13bは、上位階層Uの上位モジュール12に呼び出されるものであり、入力に基づいて出力を求める処理を行う。この下位モジュール13a,13bは、シーケンス図Cとして、例えば、条件演算図31及び応答処理図32(詳しくは後述)を少なくとも含んでいる。   Returning to FIG. 2, the lower modules 13 a and 13 b are called by the upper module 12 of the upper hierarchy U, and perform processing for obtaining an output based on the input. The lower modules 13a and 13b include at least a condition calculation diagram 31 and a response processing diagram 32 (details will be described later) as a sequence diagram C, for example.

また、下位モジュール13a,13bは、該下位モジュール13a,13b内での処理状態を表す変数である内部変数35(35a,35b)を含んでいる。この内部変数35a,35bは、内部変数領域36(36a,36b)にそれぞれ格納されている。   The lower modules 13a and 13b include an internal variable 35 (35a and 35b) that is a variable representing a processing state in the lower modules 13a and 13b. The internal variables 35a and 35b are stored in the internal variable area 36 (36a and 36b), respectively.

また、上位モジュール12では、下位モジュール呼出し14a,14bにてコールするための識別子として、名称16(16a,16b)が定義されている。なお、これらの名称16a,16bは、内部変数領域20にてそれぞれ定義することができる。ここでは、名称16は、「module 下位モジュール 下位モジュール利用名称」のかたちで定義されている。   In the upper module 12, a name 16 (16a, 16b) is defined as an identifier for calling by the lower module calls 14a, 14b. These names 16a and 16b can be defined in the internal variable area 20, respectively. Here, the name 16 is defined in the form of “module subordinate module subordinate module use name”.

ちなみに、下位モジュール13のソースファイルは、上位モジュール12と同じフォルダで保存されている。これにより、コンパイラは、上位モジュール12を読み込む際、下位モジュール13a,13bを自動的に読み込んで繋ぎ合わせることができる。   Incidentally, the source file of the lower module 13 is stored in the same folder as the upper module 12. Thus, the compiler can automatically read and connect the lower modules 13a and 13b when reading the upper module 12.

次に、図2に示す図式化プログラムを詳細に説明する。   Next, the schema program shown in FIG. 2 will be described in detail.

図4は図2の図式化プログラムにおける上位モジュールの詳細を示す図であり、図5は図2の図式化プログラムにおける下位モジュールの詳細を示す図である。図4,5に示すように、図式化プログラム10は、フィードバックによる位置決め制御を行って、装置を目標位置に一定速度で移動させるものである。ここでの図式化プログラム10では、「一定速度移動処理」という型のモジュールを下位モジュール13a,13bとして複数回(ここでは2回)利用している。   FIG. 4 is a diagram showing details of the upper module in the schematized program of FIG. 2, and FIG. 5 is a diagram showing details of the lower module in the schematized program of FIG. As shown in FIGS. 4 and 5, the schema program 10 performs positioning control by feedback to move the apparatus to a target position at a constant speed. In the diagrammatic program 10 here, a module of the type “constant speed movement process” is used as the lower modules 13a and 13b a plurality of times (here, twice).

図4に示すように、上位モジュール12は、前述のように、シーケンス図Cとして下位モジュール呼出し14a,14bを含むと共に、内部変数領域20に格納された内部変数19を含んでいる。ここでの下位モジュール呼出し14aは、「左端への移動処理」と定義した下位モジュール13aを呼び出し、下位モジュール呼出し14aは、「中央への移動処理」と定義した下位モジュール13bを呼び出す。   As shown in FIG. 4, the upper module 12 includes the lower module calls 14 a and 14 b as the sequence diagram C and the internal variable 19 stored in the internal variable area 20 as described above. Here, the lower module call 14a calls the lower module 13a defined as “move processing to the left end”, and the lower module call 14a calls the lower module 13b defined as “move processing to the center”.

また、上位モジュール12は、条件演算図31と、応答処理図32とを含んでいる。条件演算図31は、条件演算(つまり、条件判断処理の演算)を示すものである。この条件演算図31は、矩形枠からなり、その内部に条件判断演算式33が記入されている。また条件演算図31には、その内部に条件判断属性図21が形成されている。この条件判断属性図21は、その形態の違いによって以下の演算規則を条件演算図31に与える。   The upper module 12 includes a condition calculation diagram 31 and a response processing diagram 32. Condition Calculation FIG. 31 shows a condition calculation (that is, a calculation of the condition determination process). This condition calculation diagram 31 is composed of a rectangular frame, in which a condition determination calculation expression 33 is entered. In the condition calculation diagram 31, a condition determination attribute diagram 21 is formed therein. This condition determination attribute diagram 21 gives the following calculation rules to the condition calculation diagram 31 depending on the difference in form.

図6は、条件判断属性図を説明するための図である。図6(a)に示す条件判断属性図21aは、条件判断演算式33の演算値を条件演算の演算値とする。図6(b)に示す条件判断属性図21bは、条件判断演算式33の演算値の反転結果を条件演算の演算値とする。図6(c)に示す条件判断属性図21cは、条件判断演算式33の演算値が偽から真に変わったときだけ条件演算の演算値を真とし、それ以外は偽とする。図6(d)に示す条件判断属性図21dは、条件判断演算式33の演算値が真から偽に変わったときだけ条件演算の演算値を真とし、それ以外は偽とする。   FIG. 6 is a diagram for explaining the condition determination attribute diagram. In the condition determination attribute diagram 21a shown in FIG. 6A, the calculation value of the condition determination calculation expression 33 is used as the calculation value of the condition calculation. In the condition determination attribute diagram 21b shown in FIG. 6B, the inversion result of the operation value of the condition determination operation expression 33 is used as the operation value of the condition operation. In the condition determination attribute diagram 21c shown in FIG. 6C, the operation value of the condition operation is set to true only when the operation value of the condition determination operation expression 33 changes from false to true, and otherwise the operation value is false. In the condition determination attribute diagram 21d shown in FIG. 6D, the operation value of the condition operation is set to true only when the operation value of the condition determination operation expression 33 changes from true to false, and the other values are set to false.

図4に示すように、応答処理図32は、応答処理を示すものである。この応答処理図32は、矩形枠からなり、その内部に応答処理内容34が記入される。応答処理図32は、応答処理内容34が左辺値の場合、入力された演算結果を代入する。一方、応答処理内容34が演算式の場合、入力された演算結果が真になったとき、演算式を演算する。他方、応答処理内容34が文の場合、入力された演算結果が真になったとき、文を実行する。   As shown in FIG. 4, the response process FIG. 32 shows the response process. This response processing FIG. 32 is made up of a rectangular frame, and response processing contents 34 are entered therein. Response processing FIG. 32 substitutes the input calculation result when the response processing content 34 is a left-side value. On the other hand, when the response processing content 34 is an arithmetic expression, the arithmetic expression is calculated when the input calculation result becomes true. On the other hand, when the response processing content 34 is a sentence, the sentence is executed when the input operation result becomes true.

図5に示すように、下位モジュール13a,13bは、前述のように、シーケンス図Cとして条件演算図31を含むと共に、内部変数領域36a,36bに格納された内部変数35a,35bを含んでいる。また、下位モジュール13a,13bは、状態保持図40を含んでいる。   As shown in FIG. 5, the lower modules 13a and 13b include the condition calculation diagram 31 as the sequence diagram C and the internal variables 35a and 35b stored in the internal variable areas 36a and 36b as described above. . The lower modules 13a and 13b include a state holding diagram 40.

状態保持図40は、状態保持回路を表すものであり、上位階層U0と下位階層D0とに階層化されている。上位階層U0には、状態定義図41が形成されており、下位階層D0には、矢印42、条件演算図31及び応答処理図34が制御枠43に囲まれるようにして形成されている。   The state holding diagram 40 represents a state holding circuit, and is hierarchized into an upper hierarchy U0 and a lower hierarchy D0. A state definition diagram 41 is formed in the upper layer U0, and an arrow 42, a condition calculation diagram 31, and a response processing diagram 34 are formed in the lower layer D0 so as to be surrounded by the control frame 43.

状態定義図41は、状態の名称を示す状態名称図45及び、条件演算図31が上下方向に積み重ねられてグループ化されている。なお、状態定義図41は、条件演算図31を1つ以上含んでいればよい。   In the state definition diagram 41, a state name diagram 45 indicating a name of a state and a condition calculation diagram 31 are stacked in a vertical direction to be grouped. The state definition diagram 41 only needs to include one or more condition calculation diagrams 31.

矢印42は、状態での処理順序を示すものである。始端に○印が形成された矢印42は、始端の条件演算図31の演算値が偽になったときに、その演算値が真となるという演算規則を与える。制御枠43は、状態保持図40の下位階層D0を画成するものであり、その左上部には、上記の条件演算図31と同様な制御枠条件演算図44が形成されている。この制御枠条件演算図44による条件演算が真の場合、制御枠43内の各処理が演算される一方、偽の場合、制御枠43内の各状態がリセットされるという演算規則が与えられる   An arrow 42 indicates the processing order in the state. An arrow 42 formed with a circle at the start end gives an operation rule that the operation value becomes true when the operation value in the condition calculation diagram 31 at the start end becomes false. The control frame 43 defines a lower hierarchy D0 of the state holding diagram 40, and a control frame condition calculation diagram 44 similar to the above-described condition calculation diagram 31 is formed in the upper left part thereof. When the condition calculation according to this control frame condition calculation FIG. 44 is true, each processing in the control frame 43 is calculated, while when false, a calculation rule is given that each state in the control frame 43 is reset.

この図式化プログラム10では、下位モジュール呼出し14aに、「移動可能」の演算値、「位置目標値」及び「移動速度」がそれぞれ入力される。また、下位モジュール呼出し14aに、左右往復位置指令値が「位置初期値」として入力される。そして、左端移動指示がなされた場合、かかる移動指示が下位モジュール呼出し14aに「移動指令」として入力され、下位モジュール13aが呼び出される。   In this graphical program 10, the calculated value of “movable”, “position target value”, and “moving speed” are respectively input to the lower module call 14a. Further, the left and right reciprocating position command value is input as the “position initial value” to the lower module call 14a. When a left end movement instruction is given, the movement instruction is input as a “movement command” to the lower module call 14a, and the lower module 13a is called.

下位モジュール13aでは、移動指令の立ち上がりを受けて、「移動中」という状態が保持される。「移動可能」という条件が成り立っており、且つ「移動完了」でない間、この状態は保持される。移動中の状態の間、位置指令値が小さいときには、移動速度(サンプル周期での移動量)が位置指令値に加えられる一方、位置指令値が大きいときには、位置指令値から移動速度が減算される。なお、位置指令値が小さいという判断は、「位置目標値−移動速度」で比較され、位置指令値が大きいという判断は、「位置目標値+移動速度」で比較される。最後に、位置指令値が所定範囲になったとき(小さくもなく大きくもないとき)、位置目標値に到達したと判断される。   In the lower module 13a, the state of “moving” is held in response to the rising edge of the movement command. This condition is maintained as long as the condition “moveable” is satisfied and “movement is not completed”. During the state of movement, when the position command value is small, the movement speed (the amount of movement in the sampling period) is added to the position command value. When the position command value is large, the movement speed is subtracted from the position command value. . The determination that the position command value is small is compared by “position target value−movement speed”, and the determination that the position command value is large is compared by “position target value + movement speed”. Finally, when the position command value falls within a predetermined range (when it is neither small nor large), it is determined that the position target value has been reached.

ここで、上位モジュール12においては、下位モジュール呼出し14aからの位置指令値が「左右往復位置指令値」に設定され、移動中の演算値は「左端へ移動中」に設定され、移動完了の演算値は「左端へ移動完了」に設定される。以上により、装置が左端に一定速度で移動されることとなる。   Here, in the upper module 12, the position command value from the lower module call 14a is set to “left and right reciprocating position command value”, the calculated value during movement is set to “moving to the left end”, and the calculation of movement completion is performed. The value is set to “complete move to left end”. As a result, the apparatus is moved to the left end at a constant speed.

また、この図式化プログラム10では、下位モジュール呼出し14bに、「移動可能」の演算値、「位置目標値」及び「移動速度」がそれぞれ入力される。また、下位モジュール呼出し14bに、左右往復位置指令値が「位置初期値」として入力される。そして、中央移動指示がなされた場合、かかる移動指示が下位モジュール呼出し14bに「移動指令」として入力され、下位モジュール13bが呼び出される。   Further, in the schematizing program 10, the calculated value of “movable”, “target position value”, and “moving speed” are respectively input to the lower module call 14b. Further, the left / right reciprocating position command value is input as the “position initial value” to the lower module call 14b. When a central movement instruction is given, the movement instruction is input as a “movement command” to the lower module call 14b, and the lower module 13b is called.

下位モジュール13bでは、上記の下位モジュール13aと同様に、移動指令の立ち上がりを受けて、「移動中」という状態が保持される。「移動可能」という条件が成り立っており、且つ「移動完了」でない間、この状態は保持される。移動中の状態の間、位置指令値が小さいときには、移動速度が位置指令値に加えられる一方、位置指令値が大きいときには、位置指令値から移動速度が減算される。最後に、位置指令値が所定範囲になったとき、位置目標値に到達したと判断される。   In the lower module 13b, as in the lower module 13a, the state of “moving” is held in response to the rising of the movement command. This condition is maintained as long as the condition “moveable” is satisfied and “movement is not completed”. During the state of movement, when the position command value is small, the movement speed is added to the position command value, while when the position command value is large, the movement speed is subtracted from the position command value. Finally, when the position command value falls within a predetermined range, it is determined that the position target value has been reached.

ここで、上位モジュール12においては、下位モジュール呼出し14bからの位置指令値が「左右往復位置指令値」に設定され、移動中の演算値は「中央へ移動中」に設定され、移動完了の演算値は「中央へ移動完了」に設定される。以上により、装置が中央に一定速度で移動されることとなる。   Here, in the upper module 12, the position command value from the lower module call 14b is set to “left and right reciprocating position command value”, the calculated value during movement is set to “moving to the center”, and the calculation of movement completion is performed. The value is set to “complete move to center”. As a result, the apparatus is moved to the center at a constant speed.

以上、本実施形態によれば、一連処理ごとにモジュール11が構成されている。そして、このモジュール11にあっては、シーケンス図C及び内部変数19,35を独自に含んでいる。そのため、共通する一連処理(ここでは、一定速度移動距離の処理)を繰り返しプログラミングする際、例えば、下位モジュール13aをプログラミングした後,この下位モジュール13aを複製するよう下位モジュール13bをプログラミングすることができる。具体的には、同じ型のモジュールを別々の名称で上位モジュール12から呼び出すことによって、下位モジュール13a,13bを複製したことと等価になっている。これと共に、複製された下位モジュール13a,13bに内部変数35を別途に割り当てる必要もない。   As described above, according to the present embodiment, the module 11 is configured for each series of processes. This module 11 uniquely includes a sequence diagram C and internal variables 19 and 35. Therefore, when repeatedly programming a common series of processes (here, processing of a constant speed moving distance), for example, after programming the lower module 13a, the lower module 13b can be programmed to duplicate the lower module 13a. . Specifically, it is equivalent to copying the lower modules 13a and 13b by calling modules of the same type from the upper module 12 with different names. At the same time, there is no need to separately assign the internal variable 35 to the copied lower modules 13a and 13b.

すなわち、モジュール11を1度プログラミングしてしまえば、このモジュール11を容易に再利用してプログラミングすることができ、よって、マイクロプロセッサ2上で実行されるプログラムを効率よく作成することが可能となる。その結果、プログラミングする際の生産性及び効率を高めることができる。かかる効果は、特に、プログラミングする設計者にとって有効なものといえる。   That is, once the module 11 is programmed, the module 11 can be easily reused and programmed, and thus a program executed on the microprocessor 2 can be efficiently created. . As a result, productivity and efficiency in programming can be increased. Such an effect is particularly effective for a designer who performs programming.

また、本実施形態では、上述したように、図式化プログラム10が階層化され、上位階層Uにて上位モジュール12が構成されると共に、下位階層Dにて下位モジュール13a,13bが構成されている。そして、上位モジュール12では、下位モジュール13a,13bが別々の実態としてコールされている。これにより、上位モジュール12は、下位モジュール13a,13b別に内部変数35a,35bをさらに保持できる。その結果、上位モジュール12において下位モジュール13a,13bを並列に動作させることが可能となる。   In the present embodiment, as described above, the schema program 10 is hierarchized, the upper module U is configured in the upper hierarchy U, and the lower modules 13a and 13b are configured in the lower hierarchy D. . In the upper module 12, the lower modules 13a and 13b are called as separate actual states. Thereby, the upper module 12 can further hold the internal variables 35a and 35b separately for the lower modules 13a and 13b. As a result, the lower module 13a, 13b can be operated in parallel in the upper module 12.

ここで、従来のプログラミング装置では、プログラムの処理が複雑で多くなった場合、一つ一つの処理を逐次に書き表すのは大変な手間である。また、共通の処理に間違いが見つかったときには、全ての処理を修正しなければならない。この点においても、一連処理でモジュール11を構成し該モジュール11を再利用してプログラミングできるという本実施形態の効果は、顕著である。   Here, in the conventional programming apparatus, when the processing of the program becomes complicated and large, it is very troublesome to write each processing sequentially. If an error is found in the common process, all the processes must be corrected. Also in this point, the effect of this embodiment that the module 11 is configured by a series of processes and the module 11 can be reused for programming is remarkable.

なお、下位モジュール13a,13bは、手続き型言語のサブルーチンと異なり、終了させずに常に作動させることが可能である。   Note that, unlike the procedural language subroutine, the lower modules 13a and 13b can always be operated without being terminated.

次に、図1のプログラミング装置による図式化プログラムの他の例について説明する。   Next, another example of the schematic program by the programming device of FIG. 1 will be described.

図7は、図1のプログラミング装置による図式化プログラムの他の例を示す概略図である。図7に示すように、図式化プログラム50のモジュール51は、複数のシーケンス図Cがグループ化されてなるプロシジャ(proc:シーケンス図群)52を複数含んでおり、いわゆるマルチスレッドを構成している。ここでは、モジュール51は、高速周期で演算処理するグループである高速プロシジャ52aと、低速周期で演算処理させるグループである低速プロシジャ52bとを含んでいる。   FIG. 7 is a schematic diagram showing another example of a schema program by the programming device of FIG. As shown in FIG. 7, the module 51 of the schematizing program 50 includes a plurality of procedures (proc: sequence diagram group) 52 in which a plurality of sequence diagrams C are grouped to form a so-called multithread. . Here, the module 51 includes a high-speed procedure 52a that is a group that performs arithmetic processing at a high-speed cycle, and a low-speed procedure 52b that is a group that performs arithmetic processing at a low-speed cycle.

プロシジャ52では、条件演算図31及び応答処理図32が制御枠53で囲われてグループ化されている。この制御枠53の左上部には、後述の指定値56a,56bに対応する名称が記入される名称図54が形成されている。   In the procedure 52, the condition calculation diagram 31 and the response processing diagram 32 are surrounded by a control frame 53 and grouped. In the upper left part of the control frame 53, a name diagram 54 is formed in which names corresponding to designated values 56a and 56b described later are entered.

また、モジュール51には、指定値領域55が設けられている。指定値領域55では、指定値56a,56bがプロシジャ52a,52bごとに指定されている。   The module 51 is provided with a designated value area 55. In the specified value area 55, specified values 56a and 56b are specified for each of the procedures 52a and 52b.

この図式化プログラム50によれば、高速プロシジャ52aが指定値56aに基づいて実行されることにより、この高速プロシジャ52aでグループ化された演算処理が高速周期で実行されることになる。また、低速プロシジャ52bが指定値56bに基づいて実行されることにより、高速プロシジャ53bでグループ化された演算処理が低速周期で実行されることになる。   According to this schematizing program 50, the high-speed procedure 52a is executed based on the designated value 56a, so that the arithmetic processing grouped by this high-speed procedure 52a is executed at a high-speed cycle. Further, when the low speed procedure 52b is executed based on the designated value 56b, the arithmetic processing grouped by the high speed procedure 53b is executed at a low speed cycle.

以上、本実施形態によれば、プロシジャ52a,52bのそれぞれは、該プロシジャ52a,52bごとに指定された指定値56a,56bに基づいて処理を実行する。よって、処理を自由にプロシジャ52a,52bとしてグループ化することができると共に、各プロシジャ52a,52bの実行形態を指定値56a,56bでそれぞれ指定することが可能となる。   As described above, according to the present embodiment, the procedures 52a and 52b execute processing based on the designated values 56a and 56b designated for the procedures 52a and 52b. Therefore, the processing can be freely grouped as procedures 52a and 52b, and the execution form of each procedure 52a and 52b can be designated by the designated values 56a and 56b, respectively.

次に、図1のプログラミング装置による図式化プログラムのさらに他の例について説明する。   Next, still another example of the graphical program by the programming device of FIG. 1 will be described.

図8は、図1のプログラミング装置による図式化プログラムのさらに他の例を示す概略図である。図8に示すように、図式化プログラム60では、下位階層Dにて下位モジュール63が構成されている。   FIG. 8 is a schematic diagram showing still another example of the schema program by the programming device of FIG. As shown in FIG. 8, in the schematizing program 60, the lower module 63 is configured in the lower hierarchy D.

下位モジュール63は、上記のプロシジャ52と同様なプロシジャ(シーケンス図群)64を複数含んでいる。具体的には、下位モジュール63は、入力に関する入力プロシジャ64aと、出力に関する出力プロシジャ64bとを含んでいる。入力プロシジャ64aは、入力処理の応答演算を示す応答演算図65を複数含んでいる。出力プロシジャ64bは、出力処理の応答演算を示す応答演算図66を複数含んでいる。   The lower module 63 includes a plurality of procedures (sequence diagram group) 64 similar to the procedure 52 described above. Specifically, the lower module 63 includes an input procedure 64a related to input and an output procedure 64b related to output. The input procedure 64a includes a plurality of response calculation diagrams 65 showing response calculation of input processing. The output procedure 64b includes a plurality of response calculation diagrams 66 showing response calculation of output processing.

また、図式化プログラム60では、上位階層Uにて上位モジュール62が構成されている。上位モジュール62は、下位モジュール呼出し67a,67bを含んでいる。下位モジュール呼出し67a,67bは、下位モジュール63のプロシジャ63a,63bを呼び出すためのものである。下位モジュール呼出し67a,67bの枠内には、下位モジュール呼出し67a,67bの名称68a,68bが記入されている。これらの名称68a,68bは、呼び出す下位モジュール63及びプロシジャ64に対応しており、この記入に応じて下位モジュール63がプロシジャ64単位でコールされる。   In the diagrammatic program 60, an upper module 62 is configured in the upper hierarchy U. The upper module 62 includes lower module calls 67a and 67b. The lower module calls 67a and 67b are used to call the procedures 63a and 63b of the lower module 63. The names 68a and 68b of the lower module calls 67a and 67b are entered in the frames of the lower module calls 67a and 67b. These names 68a and 68b correspond to the lower module 63 and the procedure 64 to be called, and the lower module 63 is called for each procedure 64 in response to this entry.

以上、本実施形態によれば、上位モジュール62おいて下位モジュール63のプロシジャ64a,64bがコールされる。よって、下位モジュール63が複数の役割をプロシジャ64a,64bとして持つことができ、上位モジュール62がその役割単位で選択的に下位モジュール63を利用することが可能となる。これにより、下位階層Dにおいて下位モジュール63が散在するのを抑制でき、図式化プログラム60が煩雑になるのを抑制することが可能となる。加えて、図形化プログラム60を理解しやすいように表示することができる。   As described above, according to the present embodiment, the upper module 62 calls the procedures 64 a and 64 b of the lower module 63. Therefore, the lower module 63 can have a plurality of roles as the procedures 64a and 64b, and the upper module 62 can selectively use the lower module 63 in units of the roles. Thereby, it is possible to suppress the lower modules 63 from being scattered in the lower hierarchy D, and it is possible to prevent the schematizing program 60 from becoming complicated. In addition, the graphic program 60 can be displayed so that it can be easily understood.

以上、本発明の好適な実施形態について説明したが、本発明は上記実施形態に限定されるものではない。例えば、上記実施形態では、図式化プログラム10,60を、上位階層Uと下位階層Dとの2階層に階層化したが、3階層以上に階層化してもよく、複数層に階層化すればよい。   The preferred embodiment of the present invention has been described above, but the present invention is not limited to the above embodiment. For example, in the above embodiment, the schematizing programs 10 and 60 are hierarchized into two hierarchies of the upper hierarchy U and the lower hierarchy D, but may be hierarchized into three or more hierarchies, or may be hierarchized into a plurality of hierarchies .

また、上位モジュール12,62は、下位モジュール13a,13b,63の内部変数35に直接アクセスするように、下位モジュール13a,13b,63に関連付けられていてもよい。この場合、下位階層Dにおけるディスプレイ9上のスペースを節約することができ、コンパクトで理解しやすく表示することができる。   The upper modules 12 and 62 may be associated with the lower modules 13a, 13b, and 63 so as to directly access the internal variable 35 of the lower modules 13a, 13b, and 63. In this case, the space on the display 9 in the lower hierarchy D can be saved, and the display can be made compact and easy to understand.

また、上記実施形態では、プログラミング装置1をパソコン3に搭載したが、種々のコンピュータに搭載することも勿論可能である。なお、本発明の適用範囲は上記実施形態に限定されるものでなく、本発明は、シーケンス制御を行う様々な組込み制御装置上で実行される様々なプログラムを作成することができる。   In the above embodiment, the programming device 1 is mounted on the personal computer 3, but it is of course possible to mount it on various computers. Note that the scope of application of the present invention is not limited to the above embodiment, and the present invention can create various programs to be executed on various embedded control devices that perform sequence control.

本発明の一実施形態に係るプログラミング装置を示す概略ブロック図である。It is a schematic block diagram which shows the programming apparatus which concerns on one Embodiment of this invention. 図1のプログラミング装置による図式化プログラムを示す概略図である。It is the schematic which shows the schema-ized program by the programming apparatus of FIG. ディスプレイ上に表示された編集画面の一例を示す図である。It is a figure which shows an example of the edit screen displayed on the display. 図2の図式化プログラムにおける上位モジュールの詳細を示す図である。It is a figure which shows the detail of the high-order module in the schematization program of FIG. 図2の図式化プログラムにおける下位モジュールの詳細を示す図である。It is a figure which shows the detail of the low-order module in the schematization program of FIG. 条件判断属性図を説明するための図である。It is a figure for demonstrating a condition judgment attribute figure. 図1のプログラミング装置による図式化プログラムの他の例を示す概略図である。It is the schematic which shows the other example of the graphical program by the programming device of FIG. 図1のプログラミング装置による図式化プログラムのさらに他の例を示す概略図である。It is the schematic which shows the further another example of the graphical program by the programming device of FIG.

符号の説明Explanation of symbols

1…プログラミング装置、2…マイクロプロセッサ(組込み制御装置)、5…編集部(編集手段)、6…表示部(表示手段)、7…変換部(変換手段)、9…ディスプレイ(画面)、10,50,60…図式化プログラム、11…モジュール、12…上位モジュール(モジュール)、13a,13a…下位モジュール(モジュール)、19,35…内部変数、52,64…プロシジャ(シーケンス図群)、C…シーケンス図。

DESCRIPTION OF SYMBOLS 1 ... Programming apparatus, 2 ... Microprocessor (embedded control apparatus), 5 ... Editing part (editing means), 6 ... Display part (display means), 7 ... Conversion part (conversion means), 9 ... Display (screen), 10 , 50, 60... Schematic program, 11... Module, 12... Higher module (module), 13a, 13a... Lower module (module), 19, 35. Internal variable, 52, 64. …Sequence Diagram.

Claims (4)

組込み制御装置上で実行されるプログラムを作成するためのプログラミング装置であって、
プログラムを図式化してなる図式化プログラムを入力に応じて編集する編集手段と、
前記編集手段で編集された前記図式化プログラムを画面に表示させる表示手段と、
前記編集手段で編集された前記図式化プログラムを前記組込み制御装置にて実行可能なプログラムに変換する変換手段と、を備え、
前記図式化プログラムでは、一連の処理ごとにモジュールが構成されており、
前記モジュールは、前記処理を実行するためのシーケンス図、及び前記モジュール内での処理状態を表す内部変数を含むことを特徴とするプログラミング装置。
A programming device for creating a program to be executed on an embedded control device,
Editing means for editing a diagrammatic program formed by diagramming the program according to input;
Display means for displaying on the screen the graphic program edited by the editing means;
Conversion means for converting the schematized program edited by the editing means into a program executable by the embedded control device,
In the schema program, a module is configured for each series of processes.
The module includes a sequence diagram for executing the processing, and an internal variable representing a processing state in the module.
前記モジュールは、複数の前記シーケンス図がグループ化されてなるシーケンス図群を複数含み、
複数の前記シーケンス図群のそれぞれは、該シーケンス図群ごとに指定された指定値に基づいて前記処理を実行することを特徴とする請求項1記載のプログラミング装置。
The module includes a plurality of sequence diagram groups in which a plurality of the sequence diagrams are grouped,
The programming device according to claim 1, wherein each of the plurality of sequence diagram groups executes the processing based on a designated value designated for each sequence diagram group.
前記図式化プログラムは、複数層に階層化され、上位階層において前記モジュールが上位モジュールとして構成されると共に、下位階層において前記モジュールが下位モジュールとして構成されており、
前記上位モジュールでは、前記下位モジュールの呼び出しが行われることを特徴とする請求項1又は2記載のプログラミング装置。
The schema program is hierarchized into a plurality of layers, the module is configured as an upper module in an upper layer, and the module is configured as a lower module in a lower layer,
3. The programming apparatus according to claim 1, wherein the lower module calls the lower module.
前記図式化プログラムは、複数層に階層化され、上位階層において前記モジュールが上位モジュールとして構成されると共に、下位階層において前記モジュールが下位モジュールとして構成されており、
前記下位モジュールは、前記シーケンス群を複数含み、
前記上位モジュールでは、前記下位モジュールの前記シーケンス群の呼び出しが行われることを特徴とする請求項2記載のプログラミング装置。


The schema program is hierarchized into a plurality of layers, the module is configured as an upper module in an upper layer, and the module is configured as a lower module in a lower layer,
The lower module includes a plurality of the sequence groups,
3. The programming device according to claim 2, wherein the upper module calls the sequence group of the lower module.


JP2008122443A 2008-05-08 2008-05-08 Programming device Pending JP2009271770A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008122443A JP2009271770A (en) 2008-05-08 2008-05-08 Programming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008122443A JP2009271770A (en) 2008-05-08 2008-05-08 Programming device

Publications (1)

Publication Number Publication Date
JP2009271770A true JP2009271770A (en) 2009-11-19

Family

ID=41438255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008122443A Pending JP2009271770A (en) 2008-05-08 2008-05-08 Programming device

Country Status (1)

Country Link
JP (1) JP2009271770A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051861A (en) * 1999-08-10 2001-02-23 Mitsubishi Electric Corp Doubled system
WO2001059532A1 (en) * 2000-02-10 2001-08-16 Daikin Industries, Ltd. Control program generating method, apparatus thereof, storage medium, and program
JP2003022186A (en) * 1992-12-24 2003-01-24 Microsoft Corp Method and system for aggregating object

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003022186A (en) * 1992-12-24 2003-01-24 Microsoft Corp Method and system for aggregating object
JP2001051861A (en) * 1999-08-10 2001-02-23 Mitsubishi Electric Corp Doubled system
WO2001059532A1 (en) * 2000-02-10 2001-08-16 Daikin Industries, Ltd. Control program generating method, apparatus thereof, storage medium, and program

Similar Documents

Publication Publication Date Title
US7721255B2 (en) Sequence program editing apparatus
US7590680B2 (en) Extensible robotic framework and robot modeling
JP4973867B2 (en) PLC control program development device and program
KR101772785B1 (en) Program chart display device, program chart display method, and computer readable recoding medium for recording program chart display program
US20110126171A1 (en) Dynamic native editor code view facade
US9569182B2 (en) Integrated development environment and method
JP5747698B2 (en) Requirements management support device
JP2003223468A (en) Interlocking method between two-dimensional drawings and between two-dimensional drawing and three- dimensional model and cad system adopting the same
Lebensold React native cookbook: bringing the web to native platforms
JP2009271770A (en) Programming device
JP4848772B2 (en) Program generating apparatus and program generating program
KR20230023804A (en) Text-video creation methods, devices, facilities and media
JP2009163524A (en) Arithmetic processing unit
JP2009176178A (en) Global variable definition system of plc
JP2007102359A (en) Macro program materializing high function component conversion of ladder program
Gîrba et al. Pervasive software visualizations (keynote)
JP2007079691A (en) Working manual preparation system
JP5091520B2 (en) Hybrid model simulation device
JP2007094453A (en) Program development support system, program development support method and program
JP2011165051A (en) Development support device, method and program
TWI609313B (en) Engineering tool program and engineering tool
JP2011048492A (en) Program creation support device, creation support method, and creation support program
KR20160051582A (en) Platform structure making support services of manufacturing enterprises based on 3 dimensional data
Acampora Python Scripting in Blender: Extend the power of Blender using Python to create objects, animations, and effective add-ons
JP2024003204A (en) Operation support device, operation support method and computer program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120410

A131 Notification of reasons for refusal

Effective date: 20120417

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120614

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120703