JP2009264773A - Recording apparatus and measuring system - Google Patents

Recording apparatus and measuring system Download PDF

Info

Publication number
JP2009264773A
JP2009264773A JP2008111249A JP2008111249A JP2009264773A JP 2009264773 A JP2009264773 A JP 2009264773A JP 2008111249 A JP2008111249 A JP 2008111249A JP 2008111249 A JP2008111249 A JP 2008111249A JP 2009264773 A JP2009264773 A JP 2009264773A
Authority
JP
Japan
Prior art keywords
recording
data
address
memory
acquisition memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008111249A
Other languages
Japanese (ja)
Other versions
JP5194990B2 (en
Inventor
Keizo Shinmen
恵三 新免
Hideyuki Fujii
英幸 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2008111249A priority Critical patent/JP5194990B2/en
Publication of JP2009264773A publication Critical patent/JP2009264773A/en
Application granted granted Critical
Publication of JP5194990B2 publication Critical patent/JP5194990B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To predict the occurrence of buffer overrun in an acquisition memory in advance. <P>SOLUTION: The recording apparatus records digital data obtained by digitally converting an externally input analog signal in a predetermined recording medium through a write action and a read operation to/from the acquisition memory. The recording apparatus includes an arithmetic processing means for calculating, on the basis of the write address and read address of the digital data for the acquisition memory, a recording margin indicating the follow-up condition of the read operation with respect to the write action of the digital data, and a display means for displaying the recoding margin calculated by the arithmetic processing means. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、電圧、温度等のアナログ信号を高速で捕捉、量子化し、そのデジタルデータをハードディスク等の記録媒体にリアルタイムに保存する記録装置及び計測システムに関する。  The present invention relates to a recording apparatus and a measurement system that capture and quantize analog signals such as voltage and temperature at high speed and store the digital data in a recording medium such as a hard disk in real time.

図7は、従来の記録装置10の構成ブロック図である。図7に示すように、従来の記録装置10は、計測部11、アクイジションメモリ12、記録データ管理部13、記録部14、メモリ上書き検出部15及び表示部16から構成されている。   FIG. 7 is a configuration block diagram of a conventional recording apparatus 10. As shown in FIG. 7, the conventional recording apparatus 10 includes a measurement unit 11, an acquisition memory 12, a recording data management unit 13, a recording unit 14, a memory overwrite detection unit 15, and a display unit 16.

計測部11は、外部から入力される電圧や温度等のアナログ信号を計測するものであり、この外部入力されるアナログ信号を予め設定されたサンプルレートでA/D変換し、量子化されたデジタルデータ(以下、データと略す)と、当該デジタルデータの書き込みアドレスとをアクイジションメモリ12に出力する。また、この書き込みアドレスはメモリ上書き検出部15にも出力される。   The measuring unit 11 measures an analog signal such as voltage or temperature input from the outside, A / D converts the analog signal input from the outside at a preset sample rate, and is quantized digitally. Data (hereinafter abbreviated as data) and the write address of the digital data are output to the acquisition memory 12. The write address is also output to the memory overwrite detection unit 15.

アクイジションメモリ12は、計測部11から入力される書き込みアドレスによって指定されたメモリ領域にデータをリアルタイムに格納する一方、記録データ管理部13から入力される読み出しアドレスによって指定されたメモリ領域に格納されているデータを記録データ管理部13に出力する。  The acquisition memory 12 stores data in a memory area specified by a write address input from the measurement unit 11 in real time, while being stored in a memory area specified by a read address input from the recording data management unit 13. The recorded data is output to the recording data management unit 13.

記録データ管理部13は、アクイジションメモリ12に格納されたデータの読み出し(読み出しアドレスの出力)、読み出しタイミング、読み出し量、読み出しアドレスを管理するものである。また、この記録データ管理部13は、アクイジションメモリ12から読み出したデータを記録部14に出力する。なお、この読み出しアドレスはメモリ上書き検出部15にも出力される。記録部14は、記録データ管理部13によって読み出されたデータをハードディスク等の記録媒体にリアルタイムで保存する。   The recording data management unit 13 manages reading of data stored in the acquisition memory 12 (output of read address), read timing, read amount, and read address. The recording data management unit 13 outputs the data read from the acquisition memory 12 to the recording unit 14. The read address is also output to the memory overwrite detection unit 15. The recording unit 14 stores the data read by the recording data management unit 13 in a recording medium such as a hard disk in real time.

メモリ上書き検出部15は、計測部11から入力される書き込みアドレスと、記録データ管理部13から入力される読み出しアドレスとを基に、アクイジションメモリ12におけるデータの上書きを検出する。ここで、データの上書きとは、アナログ信号を計測するサンプルレートが高速の場合に、アクイジションメモリ12への書き込み速度に対して読み出し速度が遅くなることによって、読み出し未完了データが書き込みデータによって上書きされてしまうことを指しており、このような現象は一般的にバッファオーバーランと呼ばれている。   The memory overwrite detection unit 15 detects overwriting of data in the acquisition memory 12 based on the write address input from the measurement unit 11 and the read address input from the recording data management unit 13. Here, overwriting data means that, when the sample rate for measuring an analog signal is high, the reading speed is slower than the writing speed to the acquisition memory 12, so that the incomplete read data is overwritten by the write data. Such a phenomenon is generally called a buffer overrun.

例えば、図8(a)は、アクイジションメモリ12への書き込み動作に対して読み出し動作が正常に追従し、バッファオーバーランが起こることなく記録処理が間に合っている状態を示している。アクイジションメモリ12への書き込み動作及び読み出し動作は、図中の矢印のように、アクイジションメモリ12における先頭アドレスから最終アドレスの間でループ状に繰り返される。また、図8(b)は、アクイジションメモリ12への書き込み動作に対して読み出し動作が追従しきれなくなり、バッファオーバーランが発生した状態を示している。   For example, FIG. 8A shows a state in which the read operation normally follows the write operation to the acquisition memory 12 and the recording process is in time without a buffer overrun. The write operation and the read operation to the acquisition memory 12 are repeated in a loop between the start address and the final address in the acquisition memory 12 as indicated by arrows in the drawing. FIG. 8B shows a state where the read operation cannot follow the write operation to the acquisition memory 12 and a buffer overrun occurs.

メモリ上書き検出部15は、上記のようなバッファオーバーランの発生を検知した場合、計測部11に計測中断を指示するための計測中断信号を出力すると共に、バッファオーバーランの発生を通知するためのバッファオーバーラン通知信号を表示部16に出力する。表示部16は、記録部14に記録されたデータを波形化して表示したり、各種の設定情報やデータの記録状況等を表示する。また、この表示部16は、メモリ上書き検出部15からバッファオーバーラン通知信号が入力された場合、ユーザにバッファオーバーランの発生を知らせるためのメッセージを表示する。  When the memory overwriting detection unit 15 detects the occurrence of the buffer overrun as described above, the memory overwriting detection unit 15 outputs a measurement interruption signal for instructing the measurement unit 11 to stop the measurement and notifies the occurrence of the buffer overrun. A buffer overrun notification signal is output to the display unit 16. The display unit 16 displays the data recorded in the recording unit 14 in a waveform, and displays various setting information, data recording status, and the like. Further, when the buffer overrun notification signal is input from the memory overwrite detection unit 15, the display unit 16 displays a message for notifying the user of the occurrence of the buffer overrun.

図9は、上記のように構成された従来の記録装置10の記録動作を表すフローチャートである。この図9に示すように、まず計測部11は、外部入力されるアナログ信号を所定のサンプルレートでA/D変換し(ステップS10)、そのデータ及び書き込みアドレスをアクイジションメモリ12に出力することにより、データをアクイジションメモリ12に書き込む(ステップS11)。この時、メモリ上書き検出部15が取得する書き込みアドレスも更新される。  FIG. 9 is a flowchart showing the recording operation of the conventional recording apparatus 10 configured as described above. As shown in FIG. 9, first, the measurement unit 11 performs A / D conversion on an analog signal input from the outside at a predetermined sample rate (step S10), and outputs the data and the write address to the acquisition memory 12. The data is written into the acquisition memory 12 (step S11). At this time, the write address acquired by the memory overwrite detection unit 15 is also updated.

そして、記録データ管理部13は、アクイジションメモリ12に対して読み出しアドレスを出力することにより、アクイジションメモリ12からデータを読み出すと共に、そのデータを記録部14に出力する(ステップS12)。この時、メモリ上書き検出部15が取得する読み出しアドレスも更新される。そして、記録部14は、記録データ管理部13によって読み出されたデータをハードディスク等に保存する(ステップS13)。ここで、表示部16は、図9のフローチャートに記載されていない非同期動作により、計測されたデータを図10(a)に示すように波形化して表示している。この図10(a)に示すように、表示画面にはデータの記録中を示すインジケータが点滅表示される。  Then, the recording data management unit 13 outputs the read address to the acquisition memory 12, thereby reading the data from the acquisition memory 12 and outputting the data to the recording unit 14 (step S12). At this time, the read address acquired by the memory overwrite detection unit 15 is also updated. And the recording part 14 preserve | saves the data read by the recording data management part 13 on a hard disk etc. (step S13). Here, the display unit 16 displays the measured data in a waveform as shown in FIG. 10A by an asynchronous operation not described in the flowchart of FIG. As shown in FIG. 10A, an indicator indicating that data is being recorded flashes on the display screen.

メモリ上書き検出部15は、書き込みアドレス及び読み出しアドレスを基に、アクイジションメモリ12にてバッファオーバーランが発生したか否かを判定し(ステップS14)、バッファオーバーランは発生していないと判定した場合(No)、計測中断信号及びバッファオーバーラン通知信号の出力は行わない。すなわち、この場合はステップS10の処理に戻り、連続的に信号計測(A/D変換)、アクイジション、記録処理を繰り返す。  The memory overwrite detection unit 15 determines whether or not a buffer overrun has occurred in the acquisition memory 12 based on the write address and the read address (step S14), and determines that no buffer overrun has occurred (No), the measurement interruption signal and the buffer overrun notification signal are not output. That is, in this case, the process returns to step S10, and signal measurement (A / D conversion), acquisition, and recording processes are repeated continuously.

一方、ステップS14において、メモリ上書き検出部15は、バッファオーバーランが発生したと判定した場合(Yes)、つまり計測するサンプルレートが高速になり、書き込みアドレスが読み出しアドレスに追いつき、データの上書きが発生した場合、計測中断信号を計測部11に出力することにより、計測部11に対してこれ以上アクイジションメモリ12への更新(書き込み)が行われないように計測の中断を指示する(ステップS15)。また、この時、メモリ上書き検出部15から表示部16にバッファオーバーラン通知信号が出力される。  On the other hand, if it is determined in step S14 that the buffer overrun has occurred (Yes), that is, the sample rate to be measured is increased, the write address catches up with the read address, and data overwrite occurs. In this case, by outputting a measurement interruption signal to the measurement unit 11, the measurement unit 11 is instructed to interrupt measurement so that no further updating (writing) to the acquisition memory 12 is performed (step S15). At this time, a buffer overrun notification signal is output from the memory overwrite detection unit 15 to the display unit 16.

表示部16は、バッファオーバーラン通知信号が入力されると、図10(b)に示すように、表示画面上にバッファオーバーランの発生を知らせるためのメッセージダイアログを表示する(ステップS16)。この時、アクイジションメモリ12上には、約1周分のデータが残されているため、記録データ管理部13は残されたデータを読み出して記録部14に出力し、記録部14は最終データまで記録処理を継続した後、記録処理を終了する(ステップS17)。
竹澤茂、他3名、「高速ロングメモリディジタルオシロスコープ“Signal Explorer DL7100”」、横河技報、横河電機株式会社、2000年、第44巻、第1号、p.15-18
When the buffer overrun notification signal is input, the display unit 16 displays a message dialog for notifying the occurrence of the buffer overrun on the display screen as shown in FIG. 10B (step S16). At this time, since data for about one round is left on the acquisition memory 12, the recording data management unit 13 reads out the remaining data and outputs it to the recording unit 14. After continuing the recording process, the recording process is terminated (step S17).
Shigeru Takezawa and three others, "High-speed long memory digital oscilloscope" Signal Explorer DL7100 "", Yokogawa Technical Journal, Yokogawa Electric Corporation, 2000, Vol. 44, No. 1, p.15-18

上記のような従来の記録装置10では、記録処理に対して計測するサンプルレートが十分に遅い場合には連続的なデータの記録が可能であるが、計測するサンプルレートが高速になったり、計測する入力信号のチャネル数が増えてデータ量が多くなったり、また、記録装置自体のCPU負荷によって記録処理が間に合わなくなる場合はバッファオーバーランが発生する。このため、ユーザはバッファオーバーランが発生してから初めて連続的な記録ができないことを認識するため、長い時間が経過してからバッファオーバーランが発生するような場合は、大きな時間的及びコスト的な損失が発生してしまう。   In the conventional recording apparatus 10 as described above, when the sample rate measured for the recording process is sufficiently low, continuous data recording is possible. However, the sample rate to be measured is increased or the measurement is performed. When the number of input signal channels increases and the amount of data increases, or when the recording process is not in time due to the CPU load of the recording apparatus itself, a buffer overrun occurs. For this reason, the user recognizes that continuous recording cannot be performed for the first time after the occurrence of buffer overrun. Therefore, when buffer overrun occurs after a long time has elapsed, a large time and cost are required. Loss will occur.

また、上記従来技術では、オールインワンの記録装置10を例示したが、PCと計測器とを通信ケーブル等で接続し、計測器にてアクイジションしたデータをPCに送信して、PC側でハードディスクへのデータの記録及びモニタでの表示を行うような計測システムの場合は、記録処理が間に合うようなサンプルレートであっても、通信回線状況でパフォーマンスが低下し、バッファオーバーランが発生するケースがある。この時、ユーザはPCの表示画面上にバッファオーバーランの発生を知らせるメッセージダイアログが表示されるまで、バッファオーバーランの発生を予測することができず、非常に信頼性の低いシステムとなってしまう。  In the above prior art, the all-in-one recording device 10 has been exemplified. However, the PC and the measuring instrument are connected by a communication cable or the like, the data acquired by the measuring instrument is transmitted to the PC, and the PC side stores the data on the hard disk. In the case of a measurement system that records data and displays on a monitor, even if the sample rate is sufficient for recording processing, the performance may deteriorate in the communication line condition and a buffer overrun may occur. At this time, the user cannot predict the occurrence of the buffer overrun until the message dialog notifying the occurrence of the buffer overrun is displayed on the display screen of the PC, resulting in a very unreliable system. .

本発明は、上述した事情に鑑みてなされたものであり、アクイジションメモリにおけるバッファオーバーランの発生を事前に予測することができ、時間的及びコスト的な損失の発生を防止して信頼性の向上を図ることの可能な記録装置及び計測システムを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and can predict the occurrence of a buffer overrun in the acquisition memory in advance, thereby preventing the occurrence of time and cost loss and improving the reliability. An object of the present invention is to provide a recording apparatus and a measurement system capable of achieving the above.

上記課題を解決するために、本発明では、記録装置に係る第1の解決手段として、外部入力されるアナログ信号をデジタル変換して得られるデジタルデータを、アクイジションメモリへの書き込み動作及び読み出し動作を介して所定の記録媒体に記録する記録装置であって、前記アクイジションメモリに対する前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記デジタルデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度を演算する演算処理手段と、前記演算処理手段にて演算された前記記録余裕度を表示する表示手段と、を具備することを特徴とする。   In order to solve the above-described problems, in the present invention, as a first solving means related to a recording apparatus, digital data obtained by digitally converting an externally input analog signal is subjected to a write operation and a read operation to an acquisition memory. A recording margin that indicates a follow-up state of the reading operation with respect to the writing operation of the digital data based on the writing address and the reading address of the digital data with respect to the acquisition memory. Computation processing means for computing, and display means for displaying the recording margin calculated by the computation processing means are provided.

また、記録装置に係る第2の解決手段として、上記第1の解決手段において、前記演算処理手段は、前記アクイジションメモリに対する前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記アクイジションメモリ内における読み出し未完了のデータ量を示す残り記録データ量を算出するアドレス監視手段と、予め設定されている前記アクイジションメモリの有効メモリ量を記憶している有効メモリ量記憶手段と、前記有効メモリ量に対する前記残り記録データ量の比率を前記記録余裕度として算出する記録余裕度算出手段と、を備えることを特徴とする。   Further, as a second solving means related to the recording apparatus, in the first solving means, the arithmetic processing means reads out the acquisition data in the acquisition memory based on a write address and a read address of the digital data with respect to the acquisition memory. Address monitoring means for calculating the remaining recorded data amount indicating an incomplete data amount, effective memory amount storage means for storing a preset effective memory amount of the acquisition memory, and the remaining amount for the effective memory amount Recording margin calculation means for calculating a recording data amount ratio as the recording margin.

また、記録装置に係る第3の解決手段として、上記第1または第2の解決手段において、前記表示手段は、前記記録余裕度に応じて、前記記録媒体に対する書き込み制御が優先されるように自己の画像表示処理の負荷を軽減することを特徴とする。  Further, as a third solving means relating to the recording apparatus, in the first or second solving means, the display means is configured so that writing control on the recording medium is prioritized according to the recording margin. It is characterized by reducing the load of the image display processing.

また、記録装置に係る第4の解決手段として、上記第2または第3の解決手段において、前記アドレス監視手段は、前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記アクイジションメモリにおいて書き込みデータによる読み出し未完了データの上書きが発生したか否かを判定し、前記上書きが発生した場合はその旨を前記表示手段に通知し、前記表示手段は、前記アドレス監視手段から前記上書きが発生した旨の通知を受けた場合に、前記アクイジションメモリにおいて上書きが発生した旨を表示することを特徴とする。  Further, as a fourth solving means according to the recording apparatus, in the second or third solving means, the address monitoring means uses write data in the acquisition memory based on a write address and a read address of the digital data. It is determined whether or not overwriting of unread data has occurred. If the overwriting has occurred, the display means notifies the display means, and the display means indicates that the overwriting has occurred from the address monitoring means. When the notification is received, the fact that overwriting has occurred in the acquisition memory is displayed.

また、記録装置に係る第5の解決手段として、上記第1〜第4のいずれかの解決手段において、外部入力されるアナログ信号をデジタル変換すると共に、当該デジタル変換によって得られるデジタルデータの書き込みアドレスを生成して前記アクイジションメモリへの書き込み動作を行うデータ書き込み手段と、前記読み出しアドレスを生成してアクイジションメモリに対する読み出し動作を行うデータ読み出し手段と、前記データ読み出し手段によって読み出されたデジタルデータを所定の記録媒体に記録する記録手段と、を具備することを特徴とする。   Further, as a fifth solving means relating to the recording apparatus, in any of the first to fourth solving means, an analog signal inputted externally is converted into a digital signal, and a write address of digital data obtained by the digital conversion is converted. Data writing means for generating a write operation to the acquisition memory, data reading means for generating the read address and performing a read operation on the acquisition memory, and digital data read by the data reading means are predetermined. Recording means for recording on the recording medium.

さらに、本発明では、計測システムに係る解決手段として、アクイジションメモリと、外部入力されるアナログ信号をデジタル変換して得られるデジタルデータの前記アクイジションメモリへの書き込み動作を行うデータ書き込み手段とを備える計測装置と、前記計測装置と通信接続されていると共に、前記計測装置のアクイジションメモリに対する読み出し動作を行うデータ読み出し手段と、当該データ読み出し手段によって読み出されたデジタルデータを所定の記録媒体に記録する記録手段とを備える情報処理装置とから構成される計測システムであって、前記計測装置は、前記アクイジションメモリに対する前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記デジタルデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度を演算し、当該演算結果を前記情報処理装置に送信する演算処理手段を備え、前記情報処理装置は、前記計測装置から送信される前記記録余裕度を表示する表示手段を備えることを特徴とする。  Furthermore, in the present invention, as a solving means related to the measurement system, a measurement memory including an acquisition memory and a data writing means for performing a write operation to the acquisition memory of digital data obtained by digitally converting an externally input analog signal. A data reading means for performing a reading operation with respect to the acquisition memory of the measuring apparatus, and a recording for recording the digital data read by the data reading means on a predetermined recording medium. A measuring system comprising: an information processing device comprising: a reading means for reading out the digital data based on a writing address and a reading address of the digital data with respect to the acquisition memory. Computation processing means for computing a recording margin indicating the tracking state of the operation and transmitting the computation result to the information processing device is provided, and the information processing device displays the recording margin transmitted from the measuring device. A display means is provided.

本発明では、アクイジションメモリに対するデジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記デジタルデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度を演算し、この記録余裕度を表示手段によって表示する。アクイジションメモリにおけるバッファオーバーラン(つまり書き込みデータによる読み出し未完了データの上書き)の発生は、書き込み動作に対する読み出し動作の追従状態から予測することができる。例えば、バッファオーバーランの発生直前では、書き込み動作に対して読み出し動作は追従しきれず、書き込み動作が読み出し動作に追いつくような状態となる。すなわち、このような書き込み動作に対する読み出し動作の追従状態を示す記録余裕度を表示することにより、ユーザはリアルタイムに書き込み動作に対する読み出し動作の追従状態を知ることができ、バッファオーバーランの発生を予測できるようになる。従って、本発明によれば、アクイジションメモリにおけるバッファオーバーランの発生を事前に予測することができ、時間的及びコスト的な損失の発生を防止して信頼性の向上を図ることが可能となる。  In the present invention, based on the write address and the read address of the digital data with respect to the acquisition memory, the recording margin indicating the follow-up state of the reading operation with respect to the digital data writing operation is calculated, and this recording margin is displayed by the display means. . The occurrence of buffer overrun in the acquisition memory (that is, overwriting of unread data with write data) can be predicted from the follow-up state of the read operation with respect to the write operation. For example, immediately before the occurrence of buffer overrun, the read operation cannot follow the write operation, and the write operation catches up with the read operation. That is, by displaying the recording margin indicating the read operation follow-up state with respect to the write operation, the user can know the read operation follow-up state with respect to the write operation in real time and can predict the occurrence of a buffer overrun. It becomes like this. Therefore, according to the present invention, it is possible to predict the occurrence of buffer overrun in the acquisition memory in advance, and it is possible to improve the reliability by preventing the occurrence of time and cost loss.

以下、図面を参照して、本発明に係る記録装置及び計測システムの一実施形態について説明する。
〔記録装置〕
図1は、本実施形態に係る記録装置20の構成ブロック図である。なお、図1において、図7と同様の構成要素には同一符号を付して説明を省略する。図1に示すように、本実施形態に係る記録装置20は、計測部(データ書き込み手段)11、アクイジションメモリ12、記録データ管理部(データ読み出し手段)13、記録部(記録手段)14、メモリ上書き検出部(アドレス監視手段)15a、表示部(表示手段)16a、有効メモリ量格納メモリ(有効メモリ量記憶手段)20及び記録余裕度算出部(記録余裕度算出手段)21を備えている。
Hereinafter, an embodiment of a recording apparatus and a measurement system according to the present invention will be described with reference to the drawings.
[Recording device]
FIG. 1 is a configuration block diagram of a recording apparatus 20 according to the present embodiment. In FIG. 1, the same components as those in FIG. As shown in FIG. 1, a recording apparatus 20 according to the present embodiment includes a measurement unit (data writing unit) 11, an acquisition memory 12, a recording data management unit (data reading unit) 13, a recording unit (recording unit) 14, and a memory. An overwriting detection unit (address monitoring unit) 15a, a display unit (display unit) 16a, an effective memory amount storage memory (effective memory amount storage unit) 20, and a recording margin calculation unit (recording margin calculation unit) 21 are provided.

この図1に示すように、本実施形態に係る記録装置20において従来の記録装置10と異なる点は、メモリ上書き検出部15(本実施形態では符号15a)及び表示部16(本実施形態では符号16a)に新たな機能が追加された点と、また、有効メモリ量格納メモリ20及び記録余裕度算出部21が新たに設けられた点である。なお、上記のメモリ上書き検出部15a、有効メモリ量格納メモリ20及び記録余裕度算出部21は、本発明における演算処理手段を構成するものである。  As shown in FIG. 1, the recording apparatus 20 according to the present embodiment differs from the conventional recording apparatus 10 in that a memory overwrite detection unit 15 (reference numeral 15a in the present embodiment) and a display section 16 (reference numeral in the present embodiment). A new function is added to 16a), and an effective memory amount storage memory 20 and a recording margin calculation unit 21 are newly provided. The memory overwrite detection unit 15a, the effective memory amount storage memory 20, and the recording margin calculation unit 21 constitute the arithmetic processing means in the present invention.

メモリ上書き検出部15aは、従来と同様に、計測部11から入力される書き込みアドレスと、記録データ管理部13から入力される読み出しアドレスとを基に、アクイジションメモリ12におけるデータの上書き(バッファオーバーランの発生)を検出する機能に加え、書き込みアドレス及び読み出しアドレスに基づいて、アクイジションメモリ12内における残り記録データ量dを算出し、その算出結果を記録余裕度算出部21に出力する機能を有している。ここで、残り記録データ量dとは、図2に示すように、アクイジションメモリ12の書き込みアドレスと読み出しアドレスとの間に格納されている読み出し未完了のデータ量を指している。   The memory overwrite detection unit 15a overwrites the data in the acquisition memory 12 (buffer overrun) based on the write address input from the measurement unit 11 and the read address input from the recording data management unit 13 as in the past. In addition to the function of detecting the occurrence of the recording data), the remaining recording data amount d in the acquisition memory 12 is calculated based on the writing address and the reading address, and the calculation result is output to the recording margin calculation unit 21. ing. Here, the remaining recording data amount d indicates an unread data amount stored between the write address and the read address of the acquisition memory 12, as shown in FIG.

有効メモリ量格納メモリ20は、予め設定されているアクイジションメモリ12の有効メモリ量を格納している。ここで、有効メモリ量とは、アクイジションメモリ12において、計測部11によってサンプリングされるデータを格納するために使用可能なメモリ量を指しており、入力チャネル数等の計測条件に応じて決定されるものである。なお、本実施形態では、アクイジションメモリ12の全体のメモリ量(=M)に対して半分のメモリ量を有効メモリ量として決定し、この有効メモリ量(=M/2)が有効メモリ量格納メモリ20に格納されているものとする。   The effective memory amount storage memory 20 stores a preset effective memory amount of the acquisition memory 12. Here, the effective memory amount refers to the amount of memory that can be used to store the data sampled by the measurement unit 11 in the acquisition memory 12, and is determined according to measurement conditions such as the number of input channels. Is. In the present embodiment, a half memory amount is determined as the effective memory amount with respect to the entire memory amount (= M) of the acquisition memory 12, and this effective memory amount (= M / 2) is determined as the effective memory amount storage memory. 20 is stored.

記録余裕度算出部21は、メモリ上書き検出部15aにて算出された残り記録データ量dを入力とし、有効メモリ量格納メモリ20に格納されている有効メモリ量(=M/2)に対する残り記録データ量dの比率を、アクイジションメモリ12へのデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度Dとして算出し、その算出結果を表示部16aに出力する。表示部16aは、従来と同様に、計測したデータを波形化して表示したり、各種の設定情報やデータの記録状況等の表示、バッファオーバーランの発生を知らせるためのメッセージダイアログを表示する機能に加え、記録余裕度算出部21にて算出された記録余裕度Dを表示する機能を有している。  The recording margin calculation unit 21 receives the remaining recording data amount d calculated by the memory overwrite detection unit 15 a as input, and the remaining recording with respect to the effective memory amount (= M / 2) stored in the effective memory amount storage memory 20. The ratio of the data amount d is calculated as a recording margin D indicating the follow-up state of the read operation with respect to the data write operation to the acquisition memory 12, and the calculation result is output to the display unit 16a. The display unit 16a has a function to display the measured data as a waveform, display various setting information, data recording status, etc., and a message dialog for notifying the occurrence of buffer overrun, as in the past. In addition, the recording margin calculation unit 21 has a function of displaying the recording margin D calculated.

続いて、上記のように構成された本実施形態に係る記録装置20の記録動作について説明する。図3は、本実施形態に係る記録装置20の記録動作を表すフローチャートである。この図3に示すように、まず計測部11は、外部入力されるアナログ信号を所定のサンプルレートでA/D変換し(ステップS20)、そのデータ及び書き込みアドレスをアクイジションメモリ12に出力することにより、データをアクイジションメモリ12に書き込む(ステップS21)。この時、メモリ上書き検出部15aが取得する書き込みアドレスも更新される。  Subsequently, a recording operation of the recording apparatus 20 according to the present embodiment configured as described above will be described. FIG. 3 is a flowchart showing the recording operation of the recording apparatus 20 according to the present embodiment. As shown in FIG. 3, the measurement unit 11 first performs A / D conversion on an externally input analog signal at a predetermined sample rate (step S20), and outputs the data and write address to the acquisition memory 12. The data is written into the acquisition memory 12 (step S21). At this time, the write address acquired by the memory overwrite detection unit 15a is also updated.

そして、記録データ管理部13は、アクイジションメモリ12に対して読み出しアドレスを出力することにより、アクイジションメモリ12からデータを読み出すと共に、そのデータを記録部14に出力する(ステップS22)。この時、メモリ上書き検出部15aが取得する読み出しアドレスも更新される。そして、記録部14は、記録データ管理部13によって読み出されたデータをハードディスク等に保存する(ステップS23)。  Then, the recording data management unit 13 outputs the read address to the acquisition memory 12, thereby reading the data from the acquisition memory 12 and outputting the data to the recording unit 14 (step S22). At this time, the read address acquired by the memory overwrite detection unit 15a is also updated. Then, the recording unit 14 stores the data read by the recording data management unit 13 in a hard disk or the like (step S23).

ここで、メモリ上書き検出部15aは、書き込みアドレス及び読み出しアドレスを基に、アクイジションメモリ12にてバッファオーバーランが発生したか否かを判定し(ステップS24)、バッファオーバーランは発生していないと判定した場合(No)、計測中断信号及びバッファオーバーラン通知信号を出力せず、書き込みアドレス及び読み出しアドレスに基づいて、アクイジションメモリ12の残り記録データ量dを算出し、その算出結果を記録余裕度算出部21に出力する(ステップS25)。  Here, the memory overwrite detection unit 15a determines whether or not a buffer overrun has occurred in the acquisition memory 12 based on the write address and the read address (step S24), and if the buffer overrun has not occurred. When the determination is made (No), the measurement interruption signal and the buffer overrun notification signal are not output, the remaining recording data amount d of the acquisition memory 12 is calculated based on the writing address and the reading address, and the calculation result is recorded as the recording margin. It outputs to the calculation part 21 (step S25).

そして、記録余裕度算出部21は、有効メモリ量格納メモリ20から有効メモリ量(=M/2)を読み出し、この有効メモリ量とメモリ上書き検出部15aにて算出された残り記録データ量dとから記録余裕度を算出し、その算出結果を表示部16aに出力する(ステップS26)。なお、記録余裕度Dは、下記演算式(1)によって算出される。
D = 100 × d/(M/2) ・・・・・(1)
Then, the recording margin calculation unit 21 reads the effective memory amount (= M / 2) from the effective memory amount storage memory 20, and the effective memory amount and the remaining recorded data amount d calculated by the memory overwrite detection unit 15a. Then, the recording margin is calculated and the calculation result is output to the display unit 16a (step S26). The recording margin D is calculated by the following calculation formula (1).
D = 100 × d / (M / 2) (1)

例えば、図4(a)に示すように、アクイジションメモリ12へのデータの書き込み動作に対して読み出し動作が正常に追従し、記録処理が十分に間に合っている状態において、有効メモリ量に対する残り記録データ量dの比率、つまり記録余裕度Dは2%と算出されたものとする。また、図4(b)に示すように、アクイジションメモリ12へのデータの書き込み動作に対して読み出し動作が遅れ(追従しきれなくなり)、記録処理の余裕がなくなりつつある状態において、記録余裕度Dは80%と算出されたものとする。  For example, as shown in FIG. 4A, in the state where the read operation normally follows the data write operation to the acquisition memory 12 and the recording process is sufficiently in time, the remaining recorded data with respect to the effective memory amount. The ratio of the amount d, that is, the recording margin D is calculated to be 2%. In addition, as shown in FIG. 4B, in the state where the read operation is delayed (becomes unable to follow) with respect to the data write operation to the acquisition memory 12, and the recording processing margin is becoming insufficient, the recording margin D Is calculated as 80%.

表示部16aは、図3のフローチャートに記載されていない非同期動作により、計測されたデータを波形化して表示すると共に、記録余裕度算出部21から入力される記録余裕度Dを示すインジケータを表示する(ステップS27)。図5(a)は、図4(a)の状態における画面表示例であり、記録中を表すインジケータが点滅表示されていると共に、記録余裕度D=2%を表すインジケータ(バーグラフ)が表示されている。また、図5(b)は、図4(b)の状態における画面表示例であり、記録中を表すインジケータが点滅表示されていると共に、記録余裕度D=80%を表すインジケータが表示されている。
通常、計測するサンプルレートに対して記録処理が十分間に合っている場合(書き込み動作に対して読み出し動作が余裕を持って追従している場合)は、図5(a)に示すような記録余裕度が表示され、記録装置20の処理負荷などで一時的に20〜30%の記録余裕度が表示されることもあるが、安定状態に戻ることで再度図5(a)のような表示に戻る。
The display unit 16a displays the measured data as a waveform by an asynchronous operation not described in the flowchart of FIG. 3 and also displays an indicator indicating the recording margin D input from the recording margin calculation unit 21. (Step S27). FIG. 5A is an example of a screen display in the state of FIG. 4A, in which an indicator indicating that recording is blinking and an indicator (bar graph) indicating a recording margin D = 2% are displayed. Has been. FIG. 5B is a screen display example in the state of FIG. 4B, in which an indicator indicating that recording is blinking and an indicator indicating the recording margin D = 80% are displayed. Yes.
Usually, when the recording process is sufficiently in time for the sample rate to be measured (when the reading operation follows the writing operation with a margin), the recording margin as shown in FIG. May be temporarily displayed depending on the processing load of the recording apparatus 20 or the like, but the display returns to the display as shown in FIG. 5A again by returning to the stable state. .

そして、この場合、ステップS20の処理に戻り、連続的に信号計測(A/D変換)、アクイジション、記録処理が繰り返される。一方、ステップS24において、メモリ上書き検出部15aは、バッファオーバーランが発生したと判定した場合(Yes)、つまり計測するサンプルレートが高速になり、書き込みアドレスが読み出しアドレスに追いつき、データの上書きが発生した場合、計測中断信号を計測部11に出力することにより、計測部11に対してこれ以上アクイジションメモリ12への更新(書き込み)が行われないように計測の中断を指示する(ステップS28)。また、この時、メモリ上書き検出部15aから表示部16aにバッファオーバーラン通知信号が出力される。  In this case, the process returns to step S20, and signal measurement (A / D conversion), acquisition, and recording processes are continuously repeated. On the other hand, if it is determined in step S24 that the buffer overrun has occurred (Yes), that is, the sample rate to be measured becomes high, the write address catches up with the read address, and data overwrite occurs. In this case, by outputting a measurement interruption signal to the measurement unit 11, the measurement unit 11 is instructed to interrupt measurement so that no further updating (writing) to the acquisition memory 12 is performed (step S28). At this time, a buffer overrun notification signal is output from the memory overwrite detection unit 15a to the display unit 16a.

表示部16aは、バッファオーバーラン通知信号が入力されると、表示画面上にバッファオーバーランの発生を知らせるためのメッセージダイアログを表示する(ステップS29)。この時、アクイジションメモリ12上には、約1周分のデータが残されているため、記録データ管理部13は残されたデータを読み出して記録部14に出力し、記録部14は最終データまで記録処理を継続した後、記録処理を終了する(ステップS30)。  When the buffer overrun notification signal is input, the display unit 16a displays a message dialog for notifying the occurrence of the buffer overrun on the display screen (step S29). At this time, since data for about one round is left on the acquisition memory 12, the recording data management unit 13 reads out the remaining data and outputs it to the recording unit 14. After continuing the recording process, the recording process is terminated (step S30).

以上のように、本実施形態に係る記録装置20によれば、アクイジションメモリ12へのデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度Dを表示することにより、ユーザはリアルタイムに書き込み動作に対する読み出し動作の追従状態を知ることができ、その結果、バッファオーバーランの発生を事前に予測することができ、時間的及びコスト的な損失の発生を防止して信頼性の向上を図ることが可能となる。  As described above, according to the recording apparatus 20 according to the present embodiment, by displaying the recording margin D indicating the follow-up state of the read operation with respect to the data write operation to the acquisition memory 12, the user can perform the write operation in real time. As a result, the occurrence of buffer overrun can be predicted in advance, and the occurrence of loss in terms of time and cost can be prevented to improve reliability. It becomes possible.

なお、上述した記録装置20の動作は、CPU(Central Processing Unit)がプログラムに従ってマルチタスク処理することで実現されるものである。すなわち、記録データ管理部13、メモリ上書き検出部15a、記録余裕度算出部21、記録部14(記録媒体に対するデータの書き込み制御)、表示部16a(画像データの生成等の画像表示処理)は、CPUで動作するものである。  The operation of the recording apparatus 20 described above is realized by a multi-task process performed by a CPU (Central Processing Unit) according to a program. That is, the recording data management unit 13, the memory overwrite detection unit 15a, the recording margin calculation unit 21, the recording unit 14 (data writing control to the recording medium), and the display unit 16a (image display processing such as generation of image data) It operates on the CPU.

ここで、表示部16aにおける画像表示処理と、記録部14における記録媒体に対する書き込み制御は、CPUに大きな負荷を与えている。そこで、記録余裕度Dに応じて、記録部14における記録媒体に対する書き込み制御が優先されるように画像表示処理の負荷を軽減する機能を表示部16aに設けることにより、バッファオーバーランの発生を防止することができる。具体的には、画像表示処理の負荷を軽減する方法の一例として、(1)画面の更新周期を遅くする、(2)複数のチャネル分の波形を表示している場合、表示するチャネル数を減らした画像データを生成する、(3)表示する波形のデータ数そのものを減らして画像データを生成する、(4)複数のウインドウ(例えば、画面上段のウインドウ内に全体波形、下段のウインドウに拡大波形)を表示している場合、ウインドウの数を減らして(例えば、全体波形のみ)画像データを生成する、等が考えられる。  Here, the image display processing in the display unit 16a and the writing control on the recording medium in the recording unit 14 place a heavy load on the CPU. Therefore, the occurrence of buffer overrun is prevented by providing the display unit 16a with a function for reducing the load of image display processing so that writing control on the recording medium in the recording unit 14 is given priority according to the recording margin D. can do. Specifically, as an example of a method for reducing the load of image display processing, (1) slowing the screen update cycle, (2) when displaying waveforms for a plurality of channels, the number of channels to be displayed is Generate reduced image data. (3) Generate image data by reducing the number of waveform data to be displayed. (4) Multiple windows (for example, the entire waveform in the upper window and the enlarged window in the lower window. When (waveform) is displayed, it is conceivable to generate image data by reducing the number of windows (for example, only the entire waveform).

〔計測システム〕
次に、本実施形態に係る計測システムについて説明する。図6は、本実施形態に係る計測システムの構成ブロック図である。この図6に示すように、本実施形態に係る計測システムは、例えばデジタルオシロスコープ等の計測装置100と、この計測装置100と通信ケーブル300を介して接続された、例えばPC(Personal Computer)等の情報処理装置200とから構成されている。また、通信ケーブル300は、例えばUSB(Universal Serial Bus)ケーブルやEthernet(登録商標)ケーブル等である。
なお、図6では、計測装置100と情報処理装置200は通信ケーブル300を介して、図示しない通信制御部を通して制御、データ送受信等が行われるが、双方の関係をわかりやすくするために、内部ブロック同士を直接接続した形で図示している。
[Measurement system]
Next, the measurement system according to the present embodiment will be described. FIG. 6 is a configuration block diagram of the measurement system according to the present embodiment. As shown in FIG. 6, the measurement system according to the present embodiment includes a measurement device 100 such as a digital oscilloscope, and a measurement device 100 connected to the measurement device 100 via a communication cable 300, such as a PC (Personal Computer). The information processing apparatus 200 is configured. The communication cable 300 is, for example, a USB (Universal Serial Bus) cable or an Ethernet (registered trademark) cable.
In FIG. 6, the measurement device 100 and the information processing device 200 perform control, data transmission / reception, and the like via a communication cable 300 through a communication control unit (not shown). It is shown in a form in which they are directly connected to each other.

計測装置100は、計測部101、アクイジションメモリ102、メモリ上書き検出部103、有効メモリ量格納メモリ104及び記録余裕度算出部105を備えており、また、情報処理装置200は、記録データ管理部201、記録部202及び表示部203をそなえている。計測装置100における計測部101、アクイジションメモリ102、メモリ上書き検出部103、有効メモリ量格納メモリ104及び記録余裕度算出部105は、図1で説明した記録装置20における計測部11、アクイジションメモリ12、メモリ上書き検出部15a、有効メモリ量格納メモリ20及び記録余裕度算出部21と同様の機能を有している。また、情報処理装置200における記録データ管理部201、記録部202及び表示部203は、記録装置20における記録データ管理部13、記録部14及び表示部16aと同様の機能を有している。   The measurement apparatus 100 includes a measurement unit 101, an acquisition memory 102, a memory overwrite detection unit 103, an effective memory amount storage memory 104, and a recording margin calculation unit 105, and the information processing apparatus 200 includes a recording data management unit 201. A recording unit 202 and a display unit 203 are provided. The measurement unit 101, the acquisition memory 102, the memory overwrite detection unit 103, the effective memory amount storage memory 104, and the recording margin calculation unit 105 in the measurement device 100 are the measurement unit 11, the acquisition memory 12, and the recording device 20 described in FIG. The memory overwrite detection unit 15 a, the effective memory amount storage memory 20, and the recording margin calculation unit 21 have the same functions. Further, the recording data management unit 201, the recording unit 202, and the display unit 203 in the information processing apparatus 200 have the same functions as the recording data management unit 13, the recording unit 14, and the display unit 16a in the recording device 20.

すなわち、情報処理装置200の記録データ管理部201は、通信ケーブル300を介して読み出しアドレスを計測装置100(アクイジションメモリ102)に送信することにより、アクイジションメモリ102からデータを取得する。また、計測装置100のメモリ上書き検出部103は、計測部101から入力される書き込みアドレスと、情報処理装置200(記録データ管理部201)から送信される読み出しアドレスとに基づいて、アクイジションメモリ102におけるバッファオーバーランの発生の検出及び残り記録データ量dの算出を行う。バッファオーバーラン通知信号と記録余裕度算出部105にて算出された記録余裕度Dは、通信ケーブル300を介して情報処理装置200の表示部203に送信される。   That is, the recording data management unit 201 of the information processing apparatus 200 acquires data from the acquisition memory 102 by transmitting a read address to the measurement apparatus 100 (acquisition memory 102) via the communication cable 300. In addition, the memory overwrite detection unit 103 of the measurement device 100 is based on the write address input from the measurement unit 101 and the read address transmitted from the information processing device 200 (record data management unit 201). Detection of occurrence of buffer overrun and calculation of remaining recording data amount d are performed. The buffer overrun notification signal and the recording margin D calculated by the recording margin calculation unit 105 are transmitted to the display unit 203 of the information processing apparatus 200 via the communication cable 300.

このように、計測装置100と情報処理装置200とで構成される計測システムにおいても、図1に示したオールインワンの記録装置20と同様な構成によって、計測装置100側に設けられたアクイジションメモリ102へのデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度Dを、情報処理装置200側で表示することが可能となる。このような計測システムにおいては、情報処理装置200側の記録処理パフォーマンスは、情報処理装置200自身のCPU性能や通信回線状況に大きく依存するため、記録余裕度Dを表示する効果はオールインワンの記録装置20と比べて大きくなる。  As described above, even in the measurement system including the measurement device 100 and the information processing device 200, the acquisition memory 102 provided on the measurement device 100 side can be obtained with the same configuration as the all-in-one recording device 20 illustrated in FIG. It is possible to display on the information processing apparatus 200 side the recording margin D indicating the follow-up state of the read operation with respect to the data write operation. In such a measurement system, since the recording processing performance on the information processing apparatus 200 side greatly depends on the CPU performance and communication line status of the information processing apparatus 200 itself, the effect of displaying the recording margin D is an all-in-one recording apparatus. Larger than 20.

なお、上述した計測システムの情報処理装置200における記録データ管理部201、記録部202(記録媒体に対するデータの書き込み制御)、表示部203(画像データの生成等の画像表示処理)は、CPUで動作するものである。そこで、記録装置20と同様に、記録余裕度Dに応じて、記録部202における記録媒体に対する書き込み制御が優先されるように画像表示処理の負荷を軽減する機能を表示部203に設けることにより、バッファオーバーランの発生を防止することができる。  Note that the recording data management unit 201, the recording unit 202 (data writing control to the recording medium), and the display unit 203 (image display processing such as generation of image data) in the information processing apparatus 200 of the measurement system described above are operated by the CPU. To do. Therefore, similarly to the recording apparatus 20, by providing the display unit 203 with a function of reducing the load of image display processing so that writing control on the recording medium in the recording unit 202 is given priority according to the recording margin D. The occurrence of buffer overrun can be prevented.

本発明の一実施形態に係る記録装置20の構成ブロック図である。1 is a configuration block diagram of a recording apparatus 20 according to an embodiment of the present invention. 本発明の一実施形態に係る記録装置20のメモリ上書き検出部15aにて算出される残り記録データ量dに関する説明図である。It is explanatory drawing regarding the remaining recording data amount d calculated in the memory overwrite detection part 15a of the recording device 20 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る記録装置20の動作を表すフローチャートである。4 is a flowchart showing the operation of the recording apparatus 20 according to an embodiment of the present invention. 本発明の一実施形態に係る記録装置20の動作に関する第1の補足説明図である。FIG. 6 is a first supplemental explanatory diagram regarding the operation of the recording apparatus 20 according to an embodiment of the present invention. 本発明の一実施形態に係る記録装置20の動作に関する第2の補足説明図である。FIG. 10 is a second supplementary explanatory diagram regarding the operation of the recording apparatus 20 according to an embodiment of the present invention. 本発明の一実施形態に係る計測システムの構成ブロック図である。1 is a configuration block diagram of a measurement system according to an embodiment of the present invention. 従来における記録装置10の構成ブロック図である。1 is a configuration block diagram of a recording apparatus 10 in the related art. アクイジションメモリ12のデータ上書き(バッファオーバーラン)に関する説明図である。It is explanatory drawing regarding the data overwrite (buffer overrun) of the acquisition memory. 従来における記録装置10の動作を表すフローチャートである。6 is a flowchart showing the operation of the recording apparatus 10 in the related art. 従来における記録装置10の動作に関する補足説明図である。It is a supplementary explanatory drawing regarding operation | movement of the conventional recording device.

符号の説明Explanation of symbols

10、20…記録装置、11…計測部、12…アクイジションメモリ、13…記録データ管理部、14…記録部、15、15a…メモリ上書き検出部、16、16a…表示部、20…有効メモリ量格納メモリ、21…記録余裕度検出部、100…計測装置、200…情報処理装置  DESCRIPTION OF SYMBOLS 10, 20 ... Recording device, 11 ... Measurement part, 12 ... Acquisition memory, 13 ... Recording data management part, 14 ... Recording part, 15, 15a ... Memory overwrite detection part, 16, 16a ... Display part, 20 ... Effective memory amount Storage memory, 21 ... recording margin detection unit, 100 ... measuring device, 200 ... information processing device

Claims (6)

外部入力されるアナログ信号をデジタル変換して得られるデジタルデータを、アクイジションメモリへの書き込み動作及び読み出し動作を介して所定の記録媒体に記録する記録装置であって、
前記アクイジションメモリに対する前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記デジタルデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度を演算する演算処理手段と、
前記演算処理手段にて演算された前記記録余裕度を表示する表示手段と、
を具備することを特徴とする記録装置。
A recording apparatus for recording digital data obtained by converting an analog signal inputted externally into a predetermined recording medium through a writing operation and a reading operation to an acquisition memory,
An arithmetic processing means for calculating a recording margin indicating a follow-up state of the reading operation with respect to the writing operation of the digital data based on the writing address and the reading address of the digital data with respect to the acquisition memory;
Display means for displaying the recording margin calculated by the arithmetic processing means;
A recording apparatus comprising:
前記演算処理手段は、
前記アクイジションメモリに対する前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記アクイジションメモリ内における読み出し未完了のデータ量を示す残り記録データ量を算出するアドレス監視手段と、
予め設定されている前記アクイジションメモリの有効メモリ量を記憶している有効メモリ量記憶手段と、
前記有効メモリ量に対する前記残り記録データ量の比率を前記記録余裕度として算出する記録余裕度算出手段と、
を備えることを特徴とする請求項1記載の記録装置。
The arithmetic processing means includes:
Address monitoring means for calculating a remaining recorded data amount indicating an unread data amount in the acquisition memory based on a write address and a read address of the digital data with respect to the acquisition memory;
Effective memory amount storage means for storing an effective memory amount of the acquisition memory set in advance;
Recording margin calculation means for calculating a ratio of the remaining recording data amount to the effective memory amount as the recording margin;
The recording apparatus according to claim 1, further comprising:
前記表示手段は、前記記録余裕度に応じて、前記記録媒体に対する書き込み制御が優先されるように自己の画像表示処理の負荷を軽減することを特徴とする請求項1または2に記載の記録装置。   The recording apparatus according to claim 1, wherein the display unit reduces a load of its own image display processing so that writing control on the recording medium is prioritized according to the recording margin. . 前記アドレス監視手段は、前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記アクイジションメモリにおいて書き込みデータによる読み出し未完了データの上書きが発生したか否かを判定し、前記上書きが発生した場合はその旨を前記表示手段に通知し、
前記表示手段は、前記アドレス監視手段から前記上書きが発生した旨の通知を受けた場合に、前記アクイジションメモリにおいて上書きが発生した旨を表示することを特徴とする請求項2または3に記載の記録装置。
The address monitoring means determines whether or not overwriting of unread data by writing data has occurred in the acquisition memory based on the writing address and reading address of the digital data, and if the overwriting has occurred, Notification to the display means,
4. The recording according to claim 2, wherein the display unit displays that the overwriting has occurred in the acquisition memory when receiving a notification that the overwriting has occurred from the address monitoring unit. 5. apparatus.
外部入力されるアナログ信号をデジタル変換すると共に、当該デジタル変換によって得られるデジタルデータの書き込みアドレスを生成して前記アクイジションメモリへの書き込み動作を行うデータ書き込み手段と、
前記読み出しアドレスを生成してアクイジションメモリに対する読み出し動作を行うデータ読み出し手段と、
前記データ読み出し手段によって読み出されたデジタルデータを所定の記録媒体に記録する記録手段と、
を具備することを特徴とする請求項1〜4のいずれか一項に記載の記録装置。
A data writing means for digitally converting an externally input analog signal, generating a write address for digital data obtained by the digital conversion, and performing a write operation to the acquisition memory;
Data reading means for generating the read address and performing a read operation on the acquisition memory;
Recording means for recording the digital data read by the data reading means on a predetermined recording medium;
The recording apparatus according to claim 1, further comprising:
アクイジションメモリと、外部入力されるアナログ信号をデジタル変換して得られるデジタルデータの前記アクイジションメモリへの書き込み動作を行うデータ書き込み手段とを備える計測装置と、前記計測装置と通信接続されていると共に、前記計測装置のアクイジションメモリに対する読み出し動作を行うデータ読み出し手段と、当該データ読み出し手段によって読み出されたデジタルデータを所定の記録媒体に記録する記録手段とを備える情報処理装置とから構成される計測システムであって、
前記計測装置は、前記アクイジションメモリに対する前記デジタルデータの書き込みアドレス及び読み出しアドレスに基づいて、前記デジタルデータの書き込み動作に対する読み出し動作の追従状態を示す記録余裕度を演算し、当該演算結果を前記情報処理装置に送信する演算処理手段を備え、
前記情報処理装置は、前記計測装置から送信される前記記録余裕度を表示する表示手段を備えることを特徴とする計測システム。
A measurement device comprising an acquisition memory and data writing means for performing a write operation to the acquisition memory of digital data obtained by digitally converting an externally input analog signal; and being connected in communication with the measurement device; A measurement system comprising: a data reading unit that performs a reading operation on the acquisition memory of the measuring device; and an information processing device that includes a recording unit that records digital data read by the data reading unit on a predetermined recording medium. Because
The measuring device calculates a recording margin indicating a follow-up state of the reading operation with respect to the writing operation of the digital data based on a writing address and a reading address of the digital data with respect to the acquisition memory, and calculates the calculation result as the information processing Computation processing means for transmitting to the device,
The information processing apparatus includes a display unit that displays the recording margin transmitted from the measurement apparatus.
JP2008111249A 2008-04-22 2008-04-22 Recording apparatus and measurement system Active JP5194990B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008111249A JP5194990B2 (en) 2008-04-22 2008-04-22 Recording apparatus and measurement system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008111249A JP5194990B2 (en) 2008-04-22 2008-04-22 Recording apparatus and measurement system

Publications (2)

Publication Number Publication Date
JP2009264773A true JP2009264773A (en) 2009-11-12
JP5194990B2 JP5194990B2 (en) 2013-05-08

Family

ID=41390821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008111249A Active JP5194990B2 (en) 2008-04-22 2008-04-22 Recording apparatus and measurement system

Country Status (1)

Country Link
JP (1) JP5194990B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212267A (en) * 2011-03-30 2012-11-01 Kyocera Document Solutions Inc Data processing device and data processing program
GB2524057A (en) * 2014-03-13 2015-09-16 Logic Energy Ltd Improvements in or relating to data acquisition
JP2022028049A (en) * 2020-11-20 2022-02-14 株式会社東京精密 Adapter and program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208124A (en) * 1990-01-10 1991-09-11 Sharp Corp Buffer memory for data communication equipment
JP2002152310A (en) * 2000-08-28 2002-05-24 Sony Corp Radio transmitting device and method, radio receiving device and method, radio transmitting/receiving system and storage medium
JP2003046931A (en) * 2001-08-01 2003-02-14 Canon Inc Information managing equipment and method therefor
JP2007179496A (en) * 2005-12-28 2007-07-12 Tektronix Japan Ltd Data recording device and fifo function attaining program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03208124A (en) * 1990-01-10 1991-09-11 Sharp Corp Buffer memory for data communication equipment
JP2002152310A (en) * 2000-08-28 2002-05-24 Sony Corp Radio transmitting device and method, radio receiving device and method, radio transmitting/receiving system and storage medium
JP2003046931A (en) * 2001-08-01 2003-02-14 Canon Inc Information managing equipment and method therefor
JP2007179496A (en) * 2005-12-28 2007-07-12 Tektronix Japan Ltd Data recording device and fifo function attaining program

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012212267A (en) * 2011-03-30 2012-11-01 Kyocera Document Solutions Inc Data processing device and data processing program
GB2524057A (en) * 2014-03-13 2015-09-16 Logic Energy Ltd Improvements in or relating to data acquisition
JP2022028049A (en) * 2020-11-20 2022-02-14 株式会社東京精密 Adapter and program
JP7295212B2 (en) 2020-11-20 2023-06-20 株式会社東京精密 program

Also Published As

Publication number Publication date
JP5194990B2 (en) 2013-05-08

Similar Documents

Publication Publication Date Title
US20080209443A1 (en) Apparatus and method for displaying process operation
JPWO2005091098A1 (en) Display, program product for causing computer to function as display, and recording medium storing program product
KR101757614B1 (en) Analog conversion device and programmable controller system
JP5194990B2 (en) Recording apparatus and measurement system
CN114072040A (en) Endoscope camera host, video recording method, imaging system and storage medium
JP2007057320A (en) Information terminal and battery remaining amount calculation method
US9928880B2 (en) System management device, system management method, and program
JP6196702B2 (en) Indicator
US11954951B2 (en) Component of electric vehicle, data collecting system for electric vehicle, and data collecting method for electric vehicle
JPWO2021019615A1 (en) Programmable logic controller, configuration tool, and program
US20080082760A1 (en) Event holding circuit
JP2007248115A (en) Waveform measuring device
JP5433981B2 (en) Measuring system and recording device
JP2003207524A (en) Waveform recording device
JP2008250979A (en) Information processor and program
JP5415296B2 (en) Measurement data recording device
JP2008145336A (en) Device of monitoring sensor detection value
US6188672B1 (en) Circuit arrangement for sensing errors in bit patterns
JP3976034B2 (en) Information terminal and battery remaining charge calculation method
JPH06202715A (en) State change detecting and recording circuit
JP2006244165A (en) Method for detecting processing speed delay of data processor
JP5163856B2 (en) Waveform measuring device
JP5277765B2 (en) Recorder
JP6884076B2 (en) Information processing equipment and computer programs
JP2636684B2 (en) Bus monitoring equipment

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110209

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121012

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5194990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150