JP2009259961A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2009259961A
JP2009259961A JP2008105800A JP2008105800A JP2009259961A JP 2009259961 A JP2009259961 A JP 2009259961A JP 2008105800 A JP2008105800 A JP 2008105800A JP 2008105800 A JP2008105800 A JP 2008105800A JP 2009259961 A JP2009259961 A JP 2009259961A
Authority
JP
Japan
Prior art keywords
semiconductor device
lead
main body
external lead
connecting portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008105800A
Other languages
Japanese (ja)
Other versions
JP5145596B2 (en
Inventor
Shinya Nakagawa
信也 中川
Hisashi Kawato
寿 川藤
Kenichi Hayashi
建一 林
Yuji Kawashima
裕史 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2008105800A priority Critical patent/JP5145596B2/en
Priority to CN 200810181797 priority patent/CN101562165B/en
Publication of JP2009259961A publication Critical patent/JP2009259961A/en
Application granted granted Critical
Publication of JP5145596B2 publication Critical patent/JP5145596B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device for suppressing a temperature rise between an external lead part and a terminal soldering part with a simple structure. <P>SOLUTION: The lead terminal 3 is electrically connected to semiconductor elements 5a and 5b. Sealing resin 1 seals the semiconductor elements 5a and 5b and an internal lead part 3a inside, and exposes the external lead part 3c. The external lead part 3c includes a body part 3c<SB>1</SB>, a coupling part 3c<SB>3</SB>and an overhanging part 3c<SB>2</SB>. The body part 3c<SB>1</SB>linearly extends. The coupling part 3c<SB>3</SB>is connected to the body part 3c<SB>1</SB>and extends to a side of the body part 3c<SB>1</SB>. The overhanging part 3c<SB>2</SB>is connected to the coupling part 3c<SB>3</SB>and has a size larger than the coupling part 3c<SB>3</SB>. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、半導体装置に関し、特に、半導体素子を内部に封止した半導体装置に関するものである。   The present invention relates to a semiconductor device, and more particularly to a semiconductor device in which a semiconductor element is sealed.

電力用半導体装置には、たとえばトランスファーモールドタイプのＤＩＰ−ＩＰＭ（Dual In-line Package Intelligent Power Module）よりなる樹脂封止型のパッケージが採用されている。このようなパッケージにおいては、外部リード部が封止樹脂の外部に出されて基板と接続される。   For example, a resin-sealed package made of a transfer mold type DIP-IPM (Dual In-line Package Intelligent Power Module) is adopted as a power semiconductor device. In such a package, the external lead portion is exposed outside the sealing resin and connected to the substrate.

樹脂封止型のパッケージは、たとえば特開平３−１１６７６６号公報に開示されている。この公報においては、モールドパッケージと、そのモールドパッケージの外部に出されたアウターリードが示されている。
特開平３−１１６７６６号公報 A resin-sealed package is disclosed, for example, in Japanese Patent Laid-Open No. 3-116766. In this publication, a mold package and an outer lead that is provided outside the mold package are shown.
Japanese Patent Laid-Open No. 3-116766

電力用半導体装置の場合、パワーチップが搭載されるダイパットと外部リード部が直接つながっているため、パワーチップの発熱によって外部リード部の温度上昇が大きくなる。これにより、この外部リード部を基板のスルーホールにはんだ付けで接合する場合、外部リード部と端子はんだ付け部との温度上昇が大きくなるという問題があった。   In the case of a power semiconductor device, since the die pad on which the power chip is mounted and the external lead part are directly connected, the temperature rise of the external lead part increases due to the heat generated by the power chip. Thereby, when this external lead part is joined to the through hole of the board by soldering, there is a problem that the temperature rise between the external lead part and the terminal soldering part becomes large.

このような温度上昇を抑制するために、基板の表面に放熱用の銅（Ｃｕ）ブロックを配置したり、ファンなどにより冷却する方法が考えられる。しかし、この場合、銅ブロック、ファンなどの構成部品が増加するという問題があった。   In order to suppress such a temperature rise, a method of arranging a heat dissipation copper (Cu) block on the surface of the substrate or cooling with a fan or the like can be considered. However, in this case, there is a problem that the number of components such as copper blocks and fans increases.

それゆえ、本発明の目的は、外部リード部と端子はんだ付け部との温度上昇を簡易な構成で抑制することができる半導体装置を提供することである。   SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a semiconductor device that can suppress a temperature rise between an external lead portion and a terminal soldering portion with a simple configuration.

本発明の半導体装置は、半導体素子を内部に封止した半導体装置であって、リード端子と、封止部材とを備えている。リード端子は半導体素子に電気的に接続されている。封止部材は、半導体素子およびリード端子の内部リード部を内部に封止し、かつリード端子の外部リード部を露出している。外部リード部は、本体部と、連結部と、張り出し部とを含んでいる。本体部は直線状に延びている。連結部は、本体部に接続され、かつ本体部の側方へ延びている。張り出し部は、連結部に接続され、かつ連結部よりも大きな寸法を有している。   The semiconductor device according to the present invention is a semiconductor device in which a semiconductor element is sealed, and includes a lead terminal and a sealing member. The lead terminal is electrically connected to the semiconductor element. The sealing member seals the internal lead portions of the semiconductor element and the lead terminals inside, and exposes the external lead portions of the lead terminals. The external lead part includes a main body part, a connecting part, and an overhang part. The main body extends linearly. The connecting portion is connected to the main body and extends to the side of the main body. The overhanging portion is connected to the connecting portion and has a size larger than that of the connecting portion.

本発明の半導体装置によれば、張り出し部の寸法が連結部の寸法よりも大きいため、張り出し部において接触抵抗を低減できるとともに、放熱性を高めることができる。   According to the semiconductor device of the present invention, since the dimension of the projecting part is larger than the dimension of the connecting part, the contact resistance can be reduced in the projecting part and the heat dissipation can be enhanced.

またリード部に連結部と張り出し部とを一体的に設けることで放熱性を高めることができるため、放熱性を高めるための追加の部材は不要である。よって、部材を追加することなく、簡易な構成で放熱性を高めて、外部リード部と端子はんだ付け部との温度上昇を抑制することができる。   Moreover, since the heat dissipation can be enhanced by integrally providing the connecting portion and the overhanging portion in the lead portion, an additional member for increasing the heat dissipation is unnecessary. Therefore, without adding a member, heat dissipation can be enhanced with a simple configuration, and temperature rise between the external lead portion and the terminal soldering portion can be suppressed.

また連結部の寸法が張り出し部の寸法よりも小さいため、本体部に対して張り出し部を連結部で捻ることができる。これにより、外部リード部の本体部が直線状に延びる方向に対して、張り出し部の延びる方向が交差する状態に容易にすることができる。   Further, since the dimension of the connecting portion is smaller than the dimension of the overhanging portion, the overhanging portion can be twisted by the connecting portion with respect to the main body portion. Thereby, it can be made easy to the state where the extending direction of the overhanging portion intersects the direction in which the main body portion of the external lead portion extends linearly.

以下、本発明の実施の形態について図に基づいて説明する。
図１は、本発明の一実施の形態における半導体装置の構成を概略的に示す一部破断斜視図である。図１を参照して、本実施の形態の半導体装置１０は、たとえばトランスファーモールドタイプのＤＩＰ−ＩＰＭよりなる樹脂封止型の半導体装置である。この樹脂封止型半導体装置１０は、封止樹脂体（封止部材）１と、アイランド部（ダイパッド）２と、リード部３と、半導体素子（半導体チップ）５ａ、５ｂとを主に有している。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a partially broken perspective view schematically showing a configuration of a semiconductor device according to an embodiment of the present invention. Referring to FIG. 1, semiconductor device 10 of the present embodiment is a resin-encapsulated semiconductor device made of, for example, transfer mold type DIP-IPM. This resin-encapsulated semiconductor device 10 mainly has an encapsulating resin body (sealing member) 1, an island part (die pad) 2, a lead part 3, and semiconductor elements (semiconductor chips) 5a and 5b. ing.

半導体素子５ａは、たとえばＩＧＢＴ（Insulated Gate Bipolar Transistor）などの
高電力半導体素子を有する半導体チップである。また半導体素子５ｂは、たとえば制御ＩＣ（Integrated Circuit）を有する半導体チップである。 The semiconductor element 5a is a semiconductor chip having a high power semiconductor element such as an IGBT (Insulated Gate Bipolar Transistor). The semiconductor element 5b is, for example, a semiconductor chip having a control IC (Integrated Circuit).

アイランド部２には半導体素子５ａ、５ｂの各々が装着されている。半導体素子５ａはアイランド部２上に直接接続されている。このため、半導体素子５ａがたとえばＩＧＢＴよりなる場合には、そのＩＧＢＴのたとえばコレクタ電極とアイランド部２とが電気的に接続されている。この半導体素子５ａが直接接続されたアイランド部２と複数のリード部３の一部とが直接つながっている。また半導体素子５ａ、５ｂのボンディングパッド（図示せず）とリード部３の一方端側とが金線など（図示せず）によりワイヤーボンディングされている。   Each of the semiconductor elements 5a and 5b is mounted on the island part 2. The semiconductor element 5 a is directly connected on the island part 2. For this reason, when the semiconductor element 5a consists of IGBT, for example, the collector electrode of the IGBT and the island part 2 are electrically connected. The island part 2 to which the semiconductor element 5a is directly connected and a part of the plurality of lead parts 3 are directly connected. Further, bonding pads (not shown) of the semiconductor elements 5a and 5b and one end side of the lead part 3 are wire-bonded by a gold wire or the like (not shown).

封止樹脂体１は、半導体素子５ａ、５ｂと、アイランド部２と、リード部３の一方端側（内部リード部３ａ側）とを内部に封止し、かつリード部３の他方端側（外部リード部３ｃ側）を外部に露出している。複数の外部リード部３ｃの各々は、この封止樹脂体１の側面１２ａ、１２ｂの各々から突き出しており、かつ一方側に折り曲げられている。   The sealing resin body 1 seals the semiconductor elements 5a and 5b, the island portion 2, and one end side (internal lead portion 3a side) of the lead portion 3 inside, and the other end side ( The external lead portion 3c side) is exposed to the outside. Each of the plurality of external lead portions 3c protrudes from each of the side surfaces 12a and 12b of the sealing resin body 1 and is bent to one side.

図２は、図１に示された半導体装置における外部リード部の一部を拡大して示す概略斜視図である。図２を参照して、複数の外部リード部３ｃの各々は、本体部３ｃ1と、張り出し部３ｃ2と、連結部３ｃ3とを有している。本体部３ｃ1は直線状に延びている。連結部３ｃ3は、本体部３ｃ1の側部に接続され、かつ本体部３ｃ1の側方へ延びている。張り出し部３ｃ2は、連結部３ｃ3に接続されている。 FIG. 2 is an enlarged schematic perspective view showing a part of the external lead portion in the semiconductor device shown in FIG. Referring to FIG. 2, each of the plurality of external lead portions 3 c has a main body portion 3 c 1 , an overhang portion 3 c 2, and a connecting portion 3 c 3 . The main body 3c 1 extends linearly. Connecting portion 3c 3 is connected to the side of the main body portion 3c 1, and extends laterally of the main body portion 3c 1. The overhang portion 3c 2 is connected to the connecting portion 3c 3 .

この張り出し部３ｃ2は、本体部３ｃ1が直線状に延びる方向（図中上下方向）と交差する方向に延在している。また張り出し部３ｃ2の延在方向は、本体部３ｃ1が直線状に延びる方向に対して直交する方向である。 The projecting portion 3c 2 extends in a direction intersecting with the direction in which the main body portion 3c 1 extends linearly (vertical direction in the figure). The extending direction of the overhanging portion 3c 2 is a direction orthogonal to the direction in which the main body portion 3c 1 extends linearly.

この張り出し部３ｃ2は、連結部３ｃ3の寸法Ｗ２よりも大きな寸法Ｗ１を有している。ここで、張り出し部３ｃ2の寸法Ｗ１および連結部３ｃ3の寸法Ｗ２の各々は、本体部３ｃ1の直線状に延びる方向に対して直交する面内の寸法であって、かつ本体部３ｃ1の側部から連結部３ｃ3が突き出す方向に直交する方向の寸法である。 The projecting portion 3c 2 has a dimension W1 larger than the dimension W2 of the connecting portion 3c 3 . Here, each of the dimension W2 of the dimension W1 and the connecting portion 3c 3 of the overhanging portion 3c 2 is a dimension in a plane perpendicular to the direction extending straight main body portion 3c 1, and the main body portion 3c 1 connecting portion 3c 3 from the side of a dimension perpendicular to a direction protruding is.

また本体部３ｃ1が直線状に延びる方向における張り出し部３ｃ2の寸法Ｗ３は、同じ方向における連結部３ｃ3の寸法Ｗ４とほぼ同じであることが好ましい。また張り出し部３ｃ2の体積は連結部３ｃ3の体積よりも大きいことが好ましい。また張り出し部３ｃ2の図中下側の面（外部リード部３ｃの先端側の面）の面積は連結部３ｃ3の図中下側の面の面積よりも大きいことが好ましい。また連結部３ｃ3は捻られた形状を有することが好ましい。 The dimension W3 of the protruding portion 3c 2 in the direction in which the main body portion 3c 1 extends in a straight line is preferably sized W4 of the connection portion 3c 3 in the same direction which is substantially the same. The volume overhang 3c 2 is preferably larger than the volume of the connecting portion 3c 3. Moreover, it is preferable that the area of the lower surface of the overhanging portion 3c 2 (the surface on the front end side of the external lead portion 3c) in the drawing is larger than the area of the lower surface of the connecting portion 3c 3 in the drawing. The connecting portion 3c 3 preferably has a twisted shape.

次に、本実施の形態の半導体装置１０を基板に接合した状態について説明する。
図３は、図１に示す半導体装置１０を基板に接合した様子を示す概略側面図である。また図４は、図３における１つの外部リード部が基板と接合された様子を拡大して示す部分断面図である。 Next, a state where the semiconductor device 10 of the present embodiment is bonded to a substrate will be described.
FIG. 3 is a schematic side view showing a state in which the semiconductor device 10 shown in FIG. 1 is bonded to a substrate. FIG. 4 is an enlarged partial cross-sectional view showing a state where one external lead portion in FIG. 3 is bonded to the substrate.

図３および図４を参照して、半導体装置１０を接合するための基板２０は、たとえばプリント配線板である。このプリント配線板２０は、半導体装置１０を実装するためのスルーホール２０Ａを有している。このスルーホール２０Ａの周囲における基材２０ａの表面にはランドと呼ばれる導電層２０ｂが形成されている。このランド２０ｂには、基材２０ａの表面に形成された配線パターン（図示せず）が接続されている。   Referring to FIGS. 3 and 4, substrate 20 for bonding semiconductor device 10 is, for example, a printed wiring board. The printed wiring board 20 has a through hole 20 </ b> A for mounting the semiconductor device 10. A conductive layer 20b called a land is formed on the surface of the base material 20a around the through hole 20A. A wiring pattern (not shown) formed on the surface of the base material 20a is connected to the land 20b.

半導体装置１０は、このプリント配線板２０にスルーホール実装されている。つまり、プリント配線板２０のスルーホール２０Ａに半導体装置１０の外部リード部３ｃが挿入されることにより半導体装置１０はプリント配線板２０に実装されている。スルーホール２０Ａに挿入された外部リード部３ｃは、たとえばはんだ付けなどによりプリント配線板２０に接合されている。   The semiconductor device 10 is mounted on the printed wiring board 20 through holes. That is, the semiconductor device 10 is mounted on the printed wiring board 20 by inserting the external lead portion 3 c of the semiconductor device 10 into the through hole 20 </ b> A of the printed wiring board 20. The external lead portion 3c inserted into the through hole 20A is joined to the printed wiring board 20 by, for example, soldering.

この際、外部リード部３ｃの張り出し部３ｃ2の下面がプリント配線板２０の表面に対向するようにプリント配線板２０の表面直上に位置している。そして、張り出し部３ｃ2、連結部３ｃ3および本体部３ｃ1がはんだ２１によりランド２０ｂに接続されている。 At this time, the lower surface of the projecting portion 3c 2 of the external lead portion 3c is positioned immediately above the surface of the printed wiring board 20 so as to face the surface of the printed wiring board 20. The overhang portion 3c 2 , the connecting portion 3c 3 and the main body portion 3c 1 are connected to the land 20b by the solder 21.

次に、本実施の形態の半導体装置の製造方法について説明する。
図５は、本発明の一実施の形態における半導体装置の製造方法の一工程を示す外部リード部の拡大図である。本実施の形態の製造方法においては、まずリードフレームが準備される。このリードフレームは、アイランド部２、このアイランド部２に直接接続されたダミー部（吊り部）、外部との接続に用いられるリード部３、リード部３などを互いに繋ぐタイバー部などを有している。なお、複数のリード部３のいずれかはアイランド部２に接続されていてもよく、またアイランド部２と分離されていてもよい。 Next, a method for manufacturing the semiconductor device of the present embodiment will be described.
FIG. 5 is an enlarged view of the external lead portion showing one step of the method of manufacturing a semiconductor device in one embodiment of the present invention. In the manufacturing method of the present embodiment, a lead frame is first prepared. The lead frame has an island portion 2, a dummy portion (hanging portion) directly connected to the island portion 2, a lead portion 3 used for connection to the outside, a tie bar portion for connecting the lead portion 3 and the like to each other. Yes. Note that any of the plurality of lead portions 3 may be connected to the island portion 2 or may be separated from the island portion 2.

図５を参照して、上記のリードフレームを準備する際に、リード部３の外部リード部３ｃとなる部分に、直線状に延びる本体部３ｃ1と、その本体部３ｃ1の側部から側方へ延びる連結部３ｃ3と、連結部３ｃ3に接続されてかつ本体部３ｃ1と同じ面内に延びる張り出し部３ｃ2とが形成される。 Referring to FIG. 5, when preparing the above lead frame, a portion of the lead portion 3 that becomes the external lead portion 3 c includes a main body portion 3 c 1 that extends linearly, and a side portion from the side portion of the main body portion 3 c 1. A connecting portion 3c 3 extending in the direction and an overhang portion 3c 2 connected to the connecting portion 3c 3 and extending in the same plane as the main body portion 3c 1 are formed.

このリードフレームのアイランド部２に半導体素子５ａ、５ｂが装着される。この後、トランスファーモールド法により樹脂モールドが行なわれる。   Semiconductor elements 5a and 5b are mounted on the island portion 2 of the lead frame. Thereafter, resin molding is performed by a transfer molding method.

この樹脂モールドによって、リードフレームの一部と半導体素子５ａ、５ｂとが封止樹脂体１によって封止される。この樹脂モールドの後には、リードフレームのタイバー部と、ダミー部（吊り部）が不要となる。そこで、この樹脂モールドの後に、タイバー部をカットするためのタイバーカットが行なわれる。この後、リードカットが行なわれ、さらにダミー部がピンチカットされる。このピンチカットは、ダミー部の強度を極端に低くした領域を意図的に作り、ダミー部を引っ張ることで、強度の低い領域でダミー部を切断する方法である。   With this resin mold, a part of the lead frame and the semiconductor elements 5 a and 5 b are sealed with the sealing resin body 1. After this resin molding, the tie bar part of the lead frame and the dummy part (hanging part) become unnecessary. Therefore, tie bar cutting for cutting the tie bar portion is performed after the resin molding. Thereafter, lead cutting is performed, and the dummy portion is further pinched. This pinch cut is a method of intentionally creating a region in which the strength of the dummy portion is extremely low, and cutting the dummy portion in a low strength region by pulling the dummy portion.

この後、外部リード部３ｃが折り曲げられる。また本体部３ｃ1に対して張り出し部３ｃ2が連結部３ｃ3で捻じ曲げられる。これにより、張り出し部３ｃ2は、本体部３ｃ1が直線状に延びる方向に対して交差する方向（たとえばほぼ直交する方向）に延びた状態とされる。これにより、図１および図２に示す樹脂封止型半導体装置１０が製造される。 Thereafter, the external lead portion 3c is bent. Further, the protruding portion 3c 2 is twisted and bent at the connecting portion 3c 3 with respect to the main body portion 3c 1 . As a result, the overhanging portion 3c 2 is in a state of extending in a direction intersecting with the direction in which the main body portion 3c 1 extends in a straight line (for example, a direction substantially orthogonal). Thereby, the resin-encapsulated semiconductor device 10 shown in FIGS. 1 and 2 is manufactured.

さらにこの後、図３および図４に示すように、半導体装置１０の外部リード部３ｃがプリント配線板２０のスルーホール２０Ａ内に挿入され、はんだ２１により張り出し部３ｃ2、連結部３ｃ3および本体部３ｃ1がランド２０ｂに接続されて、半導体装置１０とプリント配線板２０との接合が行なわれる。 Thereafter, as shown in FIGS. 3 and 4, the external lead portion 3 c of the semiconductor device 10 is inserted into the through hole 20 </ b > A of the printed wiring board 20, and the overhanging portion 3 c 2 , the connecting portion 3 c 3 and the main body are soldered by the solder 21. The portion 3c 1 is connected to the land 20b, and the semiconductor device 10 and the printed wiring board 20 are joined.

本実施の形態によれば、張り出し部３ｃ2の寸法が連結部３ｃ3の寸法よりも大きいため、張り出し部３ｃ2においてはんだ２１またはランド２０ｂとの接触抵抗を低減することができるとともに、放熱性を高めることができる。 According to the present embodiment, since the dimension of the overhanging portion 3c 2 is larger than the dimension of the connecting portion 3c 3 , the contact resistance with the solder 21 or the land 20b can be reduced in the overhanging portion 3c 2 and the heat dissipation is achieved. Can be increased.

またリード部に連結部３ｃ3と張り出し部３ｃ2とを一体的に設けることで放熱性を高めることができるため、放熱性を高めるための追加の部材は不要である。よって、部材を追加することなく、簡易な構成で放熱性を高めて、リード部３とランド２０ｂとのはんだ２１による接合部における温度上昇を抑制することができる。 Further, since the connecting portion 3c 3 and the projecting portion 3c 2 are integrally provided in the lead portion, the heat dissipation can be improved, so that no additional member for improving the heat dissipation is necessary. Therefore, without adding a member, heat dissipation can be improved with a simple configuration, and a temperature rise at the joint portion of the lead portion 3 and the land 20b by the solder 21 can be suppressed.

また連結部３ｃ3の寸法が張り出し部３ｃ2の寸法よりも小さいため、本体部３ｃ1に対して張り出し部３ｃ2を連結部３ｃ3で捻ることができる。これにより、外部リード部の本体部３ｃ1が直線状に延びる方向に対して、張り出し部３ｃ2の延びる方向が交差する状態に容易にすることができる。 Since the dimension of the connecting portion 3c 3 is smaller than the dimension of the projecting portion 3c 2, it is possible to twist the projecting portion 3c 2 by the connecting portion 3c 3 relative to the main body portion 3c 1. This makes it possible to main body portion 3c 1 of the outer lead portions relative to a direction extending linearly, the direction of extension of the extending portion 3c 2 to facilitate a state crossing.

なお上記の実施の形態においては本体部３ｃ1の両側部に張り出し部３ｃ2が配置された構造について説明したが、張り出し部３ｃ2は本体部３ｃ1の片側の側部にのみ配置されていてもよい。 In the above-described embodiment, the structure in which the overhang portions 3c 2 are arranged on both sides of the main body portion 3c 1 has been described. However, the overhang portions 3c 2 are arranged only on one side of the main body portion 3c 1. Also good.

また張り出し部３ｃ2は、上記の実施の形態に示すように直線状に延びた形状に限定されるものではなく、曲線状に延びていてもよく、また直線状および曲線状の任意の組み合わせの形状（直線状と直線状、直線状と曲線状、曲線状と曲線状）であってもよい。 Further, the overhanging portion 3c 2 is not limited to the shape extending linearly as shown in the above embodiment, and may extend in a curved shape, or any combination of linear and curved shapes. The shape (straight and straight, straight and curved, curved and curved) may be used.

また上記の実施の形態においては、たとえばＤＩＰ−ＩＰＭを例に挙げて説明したが、本発明はＤＩＰ−ＩＰＭに限定されず、他の封止型半導体装置に適用されてもよい。   In the above embodiment, for example, DIP-IPM has been described as an example. However, the present invention is not limited to DIP-IPM, and may be applied to other sealed semiconductor devices.

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。   The embodiment disclosed this time should be considered as illustrative in all points and not restrictive. The scope of the present invention is defined by the terms of the claims, rather than the description above, and is intended to include any modifications within the scope and meaning equivalent to the terms of the claims.

本発明は、たとえばＤＩＰ−ＩＰＭのような半導体素子を内部に封止した半導体装置に特に有利に適用され得る。   The present invention can be applied particularly advantageously to a semiconductor device in which a semiconductor element such as DIP-IPM is sealed.

本発明の一実施の形態における半導体装置の構成を概略的に示す一部破断斜視図である。1 is a partially broken perspective view schematically showing a configuration of a semiconductor device in an embodiment of the present invention. 図１に示された半導体装置における外部リード部の一部を拡大して示す概略斜視図である。FIG. 2 is a schematic perspective view showing an enlarged part of an external lead portion in the semiconductor device shown in FIG. 1. 図１に示す半導体装置１０を基板に接合した様子を示す概略側面図である。It is a schematic side view which shows a mode that the semiconductor device 10 shown in FIG. 1 was joined to the board | substrate. 図３における１つの外部リード部が基板と接合された様子を拡大して示す部分断面図である。FIG. 4 is an enlarged partial cross-sectional view illustrating a state in which one external lead portion in FIG. 3 is bonded to a substrate. 本発明の一実施の形態における半導体装置の製造方法の一工程を示す外部リード部の拡大図である。It is an enlarged view of the external lead part which shows 1 process of the manufacturing method of the semiconductor device in one embodiment of this invention.

符号の説明Explanation of symbols

１ 封止樹脂体、２ アイランド部、３ リード部、３ａ 内部リード部、３ｃ 外部リード部、３ｃ1 本体部、３ｃ2 張り出し部、３ｃ3 連結部、５ａ，５ｂ 半導体素子、１０ 半導体装置、２０Ａ スルーホール、２０ プリント配線板、２０ａ 基材、２０ｂ ランド。 1 the sealing resin member, second island part, 3 a lead portion, 3a internal lead section, 3c outer lead portion, 3c 1 main body, 3c 2 overhang, 3c 3 connecting portion, 5a, 5b semiconductor device, 10 a semiconductor device, 20A Through hole, 20 printed wiring board, 20a base material, 20b land.

Claims (3)

半導体素子を内部に封止した半導体装置であって、
前記半導体素子に電気的に接続されたリード端子と、
前記半導体素子および前記リード端子の内部リード部を内部に封止し、かつ前記リード端子の外部リード部を露出する封止部材とを備え、
前記外部リード部は、
直線状に延びる本体部と、
前記本体部に接続され、かつ前記本体部の側方へ延びる連結部と、
前記連結部に接続され、かつ前記連結部よりも寸法の大きな張り出し部とを有している、半導体装置。 A semiconductor device having a semiconductor element sealed therein,
A lead terminal electrically connected to the semiconductor element;
A sealing member that seals the internal lead portion of the semiconductor element and the lead terminal inside, and exposes the external lead portion of the lead terminal;
The external lead portion is
A body portion extending linearly;
A connecting portion connected to the body portion and extending to the side of the body portion;
A semiconductor device having an overhanging portion connected to the connecting portion and having a dimension larger than that of the connecting portion. 前記張り出し部は、前記本体部が直線状に延びる方向と交差する方向に延在している、請求項１に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the projecting portion extends in a direction intersecting with a direction in which the main body portion extends linearly. 前記張り出し部の延在方向は、前記本体部が直線状に延びる方向に対して直交する方向である、請求項２に記載の半導体装置。   The semiconductor device according to claim 2, wherein an extending direction of the projecting portion is a direction orthogonal to a direction in which the main body portion extends linearly.
JP2008105800A 2008-04-15 2008-04-15 Semiconductor device Active JP5145596B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008105800A JP5145596B2 (en) 2008-04-15 2008-04-15 Semiconductor device
CN 200810181797 CN101562165B (en) 2008-04-15 2008-12-12 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008105800A JP5145596B2 (en) 2008-04-15 2008-04-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2009259961A true JP2009259961A (en) 2009-11-05
JP5145596B2 JP5145596B2 (en) 2013-02-20

Family

ID=41220892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008105800A Active JP5145596B2 (en) 2008-04-15 2008-04-15 Semiconductor device

Country Status (2)

Country Link
JP (1) JP5145596B2 (en)
CN (1) CN101562165B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462451B2 (en) 2020-03-27 2022-10-04 Mitsubishi Electric Corporation Semiconductor device having terminals including heat dissipation portions, and method of manufacturing thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180842A (en) * 1984-09-28 1986-04-24 Hitachi Ltd Semiconductor device
JPH08241948A (en) * 1995-03-06 1996-09-17 Nec Corp Lead frame of semiconductor integrated circuit and its manufacture
JP2006080180A (en) * 2004-09-08 2006-03-23 Seiko Epson Corp Electronic component, piezo-electric oscillator and electronic instrument

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6180842A (en) * 1984-09-28 1986-04-24 Hitachi Ltd Semiconductor device
JPH08241948A (en) * 1995-03-06 1996-09-17 Nec Corp Lead frame of semiconductor integrated circuit and its manufacture
JP2006080180A (en) * 2004-09-08 2006-03-23 Seiko Epson Corp Electronic component, piezo-electric oscillator and electronic instrument

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11462451B2 (en) 2020-03-27 2022-10-04 Mitsubishi Electric Corporation Semiconductor device having terminals including heat dissipation portions, and method of manufacturing thereof

Also Published As

Publication number Publication date
CN101562165B (en) 2011-05-25
CN101562165A (en) 2009-10-21
JP5145596B2 (en) 2013-02-20

Similar Documents

Publication Publication Date Title
CN211238167U (en) Semiconductor device with a plurality of transistors
KR101388328B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology(tht) heat spreader pin(s) and associated method of manufacturing
US7208818B2 (en) Power semiconductor package
US7511361B2 (en) DFN semiconductor package having reduced electrical resistance
US20140179063A1 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
JP7298177B2 (en) Semiconductor module and method for manufacturing semiconductor module
US8188583B2 (en) Semiconductor device and method of manufacturing same
US20140210093A1 (en) Semiconductor device and method of manufacturing semiconductor device
US8569871B2 (en) Semiconductor device having a molded package
CN110880496B (en) Molding intelligent power module for motor
JP4635471B2 (en) Semiconductor device and manufacturing method thereof, mounting structure of semiconductor device, and lead frame
JP4252563B2 (en) Semiconductor device
US7619307B1 (en) Leadframe-based semiconductor package having arched bend in a supporting bar and leadframe for the package
JP5145596B2 (en) Semiconductor device
US7808088B2 (en) Semiconductor device with improved high current performance
JP2007027645A (en) Semiconductor device
US20060145312A1 (en) Dual flat non-leaded semiconductor package
KR101016715B1 (en) Semiconductor device
CN111406311A (en) Electronic module and method for manufacturing electronic module
JP2013187268A (en) Semiconductor module
US7951651B2 (en) Dual flat non-leaded semiconductor package
KR100351920B1 (en) semiconductor device and method for fabricating the same
JP2005223005A (en) Semiconductor apparatus
CN111279471A (en) Electronic module
JP2003318315A (en) Transistor bare chip mounting wiring substrate and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120920

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121108

R150 Certificate of patent or registration of utility model

Ref document number: 5145596

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250