JP2009251997A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2009251997A JP2009251997A JP2008100121A JP2008100121A JP2009251997A JP 2009251997 A JP2009251997 A JP 2009251997A JP 2008100121 A JP2008100121 A JP 2008100121A JP 2008100121 A JP2008100121 A JP 2008100121A JP 2009251997 A JP2009251997 A JP 2009251997A
- Authority
- JP
- Japan
- Prior art keywords
- snoop
- controller
- processing apparatus
- condition
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3648—Software debugging using additional hardware
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
- Storage Device Security (AREA)
Abstract
【解決手段】スヌープ処理を制御するスヌープコントローラ(60)で中央処理装置からのスヌープ要求の受理を設定可能な構成とし、スヌープ要求の受理によりデバッグコントローラ(90)が複数の中央処理装置(10、20、30、40)を停止可能にするように構成する。
【選択図】図1
Description
以下、本発明に係る情報処理装置の好適な実施の形態について添付図面を参照しながら説明する。特に制限されないが、実施の形態の各ブロックを構成する回路素子は、公知のCMOS(相補型MOSトランジスタ)やバイポーラトランジスタ等の半導体集積回路技術によって、単結晶シリコンのような1個の半導体基板上に形成される。
スヌープ制御論理65(SNPL)は、後述するスヌープ処理の制御と、スヌープマスクレジスタ62(SMR)の設定に基づくスヌープマスク制御と、条件一致通知レジスタ64(MNR)の設定に基づく配線110を介したデバッグコントローラ90(DBG)への条件一致の通知を行う。
1) M状態(変更状態, Modified State): ある中央処理装置のキャッシュだけに存在し、主記憶上の値から変更されている。他の中央処理装置がこのキャッシュラインに相当する主記憶にアクセスする場合、変更された最新の値を参照できるよう制御しなければならない。
2) E状態(排他状態, Exclusive State): ある中央処理装置のキャッシュだけに存在するが、主記憶上の値と一致している。
3) S状態(共有状態, Shared State): 複数の中央処理装置で同じキャッシュラインが存在し、主記憶の値と一致している。
4) I状態(無効状態, Invalid State): キャッシュ上に存在しない。
以上の処理により、設定された中央処理装置以外のスヌープ処理の実行を待たせることで、マルチコアにおける並列処理のプログラムを効率良くデバッグすることができる。
10、20、30、40:中央処理装置(CPU)
11、21、31、41:キャッシュ(CACHE)
50:スヌープバス
60:スヌープコントローラ(SNC)
61:複製アドレスアレイ(DAA)
62:スヌープマスクレジスタ(SMR)
63:スヌープリリースレジスタ(SRR)
64:条件一致通知レジスタ(MNR)
70:バス
80:共有メモリ(MEM)
90:デバッグコントローラ(DBG)
130:エミュレータ
140:開発用ボード
150:開発環境
160:デバッガ
Claims (15)
- 第1処理装置と、
第2処理装置と、
ブレーク条件が設定されるブレーク条件レジスタを有するデバッグコントローラと、
マスク条件が設定されるスヌープマスクレジスタを有するスヌープコントローラを有し、
前記デバッグコントローラは、前記第1処理装置が実行するプログラムを監視し、前記プログラムの状態が前記ブレーク条件に合致した場合に、前記第1処理装置に前記プログラムの実行を停止させ、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記マスク条件に合致した場合に、前記スヌープコントローラは前記第2処理装置からのスヌープ要求を受理しないことを特徴とする情報処理装置。 - 請求項1記載の情報処理装置において、
前記プログラムの状態が前記ブレーク条件に合致した場合に、前記デバッグコントローラは、前記第2処理装置にプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項1記載の情報処理装置において、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記マスク条件に合致した場合に、前記デバッグコントローラは、前記第1処理装置にプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項1記載の情報処理装置において、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記マスク条件に合致した場合に、前記デバッグコントローラは、前記第2処理装置にプログラムの実行を停止させることを特徴とする情報処理装置。 - 複数の処理装置と、
ブレーク条件が設定されるブレーク条件レジスタを有するデバッグコントローラと、
マスク条件が設定されるスヌープマスクレジスタを有するスヌープコントローラを有し、
前記デバッグコントローラは、前記処理装置が実行するプログラムを監視し、前記処理装置の一つである第1処理装置が実行するプログラムの状態が前記ブレーク条件に合致した場合に、前記第1処理装置に前記プログラムの実行を停止させ、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記マスク条件に合致した場合に、前記スヌープコントローラは前記第1処理装置以外の前記処理装置からのスヌープ要求を受理しないことを特徴とする情報処理装置。 - 請求項5記載の情報処理装置において、
前記第1処理装置が実行する前記プログラムの状態が前記ブレーク条件に合致した場合に、前記デバッグコントローラは、前記第1処理装置以外の前記処理装置にプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項5記載の情報処理装置において、
前記第1処理装置から前記スヌープコントローラへの前記スヌープ要求が、前記マスク条件に合致した場合に、前記デバッグコントローラは、前記第1処理装置以外の前記処理装置にプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項1乃至7の何れか1項に記載の情報処理装置において、
前記ブレーク条件として、プログラムカウンタの値、ライトデータの少なくとも1つが設定されることを特徴とする情報処理装置。 - 請求項1乃至8の何れか1項に記載の情報処理装置において、
前記マスク条件として、前記スヌープ要求に含まれるコマンド、アドレス、ライトデータの少なくとも1つが設定されることを特徴とする情報処理装置。 - デバッグコントローラにより、第1処理装置が実行するプログラムを監視させ、前記プログラムの状態が前記デバッグコントローラ内のブレーク条件レジスタに設定されるブレーク条件に合致した場合に、前記第1処理装置に前記プログラムの実行を停止させ、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記スヌープコントローラ内のスヌープマスクレジスタに設定されるマスク条件に合致した場合に、前記スヌープコントローラに前記第2処理装置からのスヌープ要求を受理させないことを特徴とするデバッグ方法。 - 請求項10記載のデバッグ方法において、
前記プログラムの状態が前記ブレーク条件に合致した場合に、前記デバッグコントローラにより、前記第2処理装置のプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項10記載のデバッグ方法において、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記マスク条件に合致した場合に、前記デバッグコントローラにより、前記第1処理装置のプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項10記載のデバッグ方法において、
前記第1処理装置から前記スヌープコントローラへのスヌープ要求が、前記マスク条件に合致した場合に、前記デバッグコントローラにより、前記第2処理装置のプログラムの実行を停止させることを特徴とする情報処理装置。 - 請求項10乃至13の何れか1項に記載の情報処理装置において、
前記ブレーク条件として、プログラムカウンタの値、ライトデータの少なくとも1つが設定されることを特徴とする情報処理装置。 - 請求項10乃至14の何れか1項に記載の情報処理装置において、
前記マスク条件として、前記スヌープ要求に含まれるコマンド、アドレス、ライトデータの少なくとも1つが設定されることを特徴とする情報処理装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100121A JP5255887B2 (ja) | 2008-04-08 | 2008-04-08 | 情報処理装置及びデバッグ方法 |
US12/420,051 US8166284B2 (en) | 2008-04-08 | 2009-04-07 | Information processing device |
CNA2009101340419A CN101556558A (zh) | 2008-04-08 | 2009-04-08 | 信息处理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008100121A JP5255887B2 (ja) | 2008-04-08 | 2008-04-08 | 情報処理装置及びデバッグ方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009251997A true JP2009251997A (ja) | 2009-10-29 |
JP5255887B2 JP5255887B2 (ja) | 2013-08-07 |
Family
ID=41134324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008100121A Expired - Fee Related JP5255887B2 (ja) | 2008-04-08 | 2008-04-08 | 情報処理装置及びデバッグ方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8166284B2 (ja) |
JP (1) | JP5255887B2 (ja) |
CN (1) | CN101556558A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011161831A1 (ja) * | 2010-06-25 | 2011-12-29 | 富士通株式会社 | マルチプロセッサシステムおよびスケジューリング方法 |
JP2013516006A (ja) * | 2009-12-29 | 2013-05-09 | エンパイア テクノロジー ディベロップメント エルエルシー | エネルギー効率のよいマルチコアプロセッサのための共用メモリ |
JP2013088394A (ja) * | 2011-10-21 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5628411B2 (ja) * | 2011-03-24 | 2014-11-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
CN102880568A (zh) * | 2012-09-18 | 2013-01-16 | 杭州中天微系统有限公司 | 多核处理器状态跟踪装置 |
US9697040B2 (en) * | 2014-03-26 | 2017-07-04 | Intel Corporation | Software replayer for transactional memory programs |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103024A (ja) * | 2002-09-11 | 2004-04-02 | Agere Systems Inc | キャッシュをベースとしたソフトウェア・ブレークポイントを有するプロセッサ・システム |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2522158B2 (ja) | 1993-05-25 | 1996-08-07 | 日本電気株式会社 | マルチプロセッサシステムのプログラムデバッグ方法 |
US5680620A (en) * | 1995-06-30 | 1997-10-21 | Dell Usa, L.P. | System and method for detecting access to a peripheral device using a debug register |
US5838897A (en) * | 1996-02-27 | 1998-11-17 | Cyrix Corporation | Debugging a processor using data output during idle bus cycles |
US6292906B1 (en) * | 1997-12-17 | 2001-09-18 | Intel Corporation | Method and apparatus for detecting and compensating for certain snoop errors in a system with multiple agents having cache memories |
US7380071B2 (en) * | 2005-03-29 | 2008-05-27 | International Business Machines Corporation | Snoop filtering system in a multiprocessor system |
US7373462B2 (en) * | 2005-03-29 | 2008-05-13 | International Business Machines Corporation | Snoop filter for filtering snoop requests |
US7386683B2 (en) * | 2005-03-29 | 2008-06-10 | International Business Machines Corporation | Method and apparatus for filtering snoop requests in a point-to-point interconnect architecture |
GB2427715A (en) * | 2005-06-24 | 2007-01-03 | Advanced Risc Mach Ltd | Managing snoop operations in a multiprocessor system |
US7765363B2 (en) * | 2007-07-26 | 2010-07-27 | Hewlett-Packard Development Company, L.P. | Mask usable for snoop requests |
-
2008
- 2008-04-08 JP JP2008100121A patent/JP5255887B2/ja not_active Expired - Fee Related
-
2009
- 2009-04-07 US US12/420,051 patent/US8166284B2/en not_active Expired - Fee Related
- 2009-04-08 CN CNA2009101340419A patent/CN101556558A/zh active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004103024A (ja) * | 2002-09-11 | 2004-04-02 | Agere Systems Inc | キャッシュをベースとしたソフトウェア・ブレークポイントを有するプロセッサ・システム |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013516006A (ja) * | 2009-12-29 | 2013-05-09 | エンパイア テクノロジー ディベロップメント エルエルシー | エネルギー効率のよいマルチコアプロセッサのための共用メモリ |
US9367462B2 (en) | 2009-12-29 | 2016-06-14 | Empire Technology Development Llc | Shared memories for energy efficient multi-core processors |
WO2011161831A1 (ja) * | 2010-06-25 | 2011-12-29 | 富士通株式会社 | マルチプロセッサシステムおよびスケジューリング方法 |
JP5447666B2 (ja) * | 2010-06-25 | 2014-03-19 | 富士通株式会社 | マルチプロセッサシステムおよびスケジューリング方法 |
US9367326B2 (en) | 2010-06-25 | 2016-06-14 | Fujitsu Limited | Multiprocessor system and task allocation method |
JP2013088394A (ja) * | 2011-10-21 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
US9157959B2 (en) | 2011-10-21 | 2015-10-13 | Renesas Electronics Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
CN101556558A (zh) | 2009-10-14 |
US8166284B2 (en) | 2012-04-24 |
JP5255887B2 (ja) | 2013-08-07 |
US20090254739A1 (en) | 2009-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11281562B2 (en) | Method and system for cache agent trace and capture | |
US9442855B2 (en) | Transaction layer packet formatting | |
US8688910B2 (en) | Debug control for snoop operations in a multiprocessor system and method thereof | |
US7827391B2 (en) | Method and apparatus for single-stepping coherence events in a multiprocessor system under software control | |
US9361233B2 (en) | Method and apparatus for shared line unified cache | |
US8762599B2 (en) | Delegating a poll operation to another device | |
US20060282707A1 (en) | Multiprocessor breakpoint | |
JP5255887B2 (ja) | 情報処理装置及びデバッグ方法 | |
US8200908B2 (en) | Method for debugger initiated coherency transactions using a shared coherency manager | |
US9448937B1 (en) | Cache coherency | |
WO2019133172A1 (en) | Processor, method, and system for reducing latency in accessing remote registers | |
US8171448B2 (en) | Structure for a livelock resolution circuit | |
US7039901B2 (en) | Software shared memory bus | |
EP1227404A2 (en) | Transparent shared memory access in a software development system | |
US20220197506A1 (en) | Data placement with packet metadata |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100527 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110404 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121011 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130411 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130422 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5255887 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160426 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |