JP2009245542A - Information processing device and method, program, and recording/reproducing device - Google Patents

Information processing device and method, program, and recording/reproducing device Download PDF

Info

Publication number
JP2009245542A
JP2009245542A JP2008092187A JP2008092187A JP2009245542A JP 2009245542 A JP2009245542 A JP 2009245542A JP 2008092187 A JP2008092187 A JP 2008092187A JP 2008092187 A JP2008092187 A JP 2008092187A JP 2009245542 A JP2009245542 A JP 2009245542A
Authority
JP
Japan
Prior art keywords
frequency
control
phase
delay
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008092187A
Other languages
Japanese (ja)
Other versions
JP5088209B2 (en
Inventor
Sadayuki Urakawa
禎之 浦川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008092187A priority Critical patent/JP5088209B2/en
Publication of JP2009245542A publication Critical patent/JP2009245542A/en
Application granted granted Critical
Publication of JP5088209B2 publication Critical patent/JP5088209B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Optical Recording Or Reproduction (AREA)
  • Control Of Position Or Direction (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To more easily obtain an appropriate value of a control parameter of a control system for controlling an operation by directing the angle or position of a control target to a target value. <P>SOLUTION: A control parameter generation part 124 determines a temporary value of a control parameter of a phase progress delay filter from a process frequency f<SB>x</SB>of open loop frequency characteristics, sets a controller gain K<SB>p</SB>based on the open loop frequency characteristics so that a zero cross frequency matches a target f<SB>x</SB>, and causes a user to determine a gain of a low-pass booster so that condition stabilization gain margin is 12 dB, and to makes overall fine adjustment by changing a phase delay frequency so that a phase margin is 32° or more. This is applicable to, for example, a recording/reproducing device. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、情報処理装置および方法、プログラム、並びに記録再生装置に関し、特に、制御対象の角度又は位置を目標値へ向けて動作制御する制御系の制御パラメータの適切な値を、より容易に求めることができるようにした情報処理装置および方法、プログラム、並びに記録再生装置に関する。   The present invention relates to an information processing apparatus and method, a program, and a recording / reproducing apparatus. In particular, the present invention more easily finds an appropriate value of a control parameter of a control system that controls the operation of an angle or position of a control target toward a target value. The present invention relates to an information processing apparatus and method, a program, and a recording / reproducing apparatus.

従来、記録媒体である光ディスクにデータを記録したり、光ディスクに記録されているデータを読み出したりする光ディスク記録再生装置において、光ピックアップのレーザ集光位置制御のためにサーボ制御が行われる。また、記録媒体を磁気ディスクとする磁気ディスク記録再生装置においても、磁気ヘッド位置制御のためにサーボ制御が行なわれる。これらのサーボ制御は、光ピックアップもしくは磁気ヘッドで検出される誤差信号にサーボ制御器による制御演算を施し、これを駆動信号として光ピックアップもしくは磁気ヘッド位置を電磁アクチュエータによって駆動することで実現される。   2. Description of the Related Art Conventionally, in an optical disc recording / reproducing apparatus that records data on an optical disc that is a recording medium or reads data recorded on an optical disc, servo control is performed for laser focusing position control of an optical pickup. Also in a magnetic disk recording / reproducing apparatus using a recording medium as a magnetic disk, servo control is performed for magnetic head position control. These servo controls are realized by subjecting an error signal detected by the optical pickup or magnetic head to a control operation by a servo controller, and using this as a drive signal to drive the position of the optical pickup or magnetic head by an electromagnetic actuator.

図1は、このような従来のサーボ制御器の制御モデルを示す図である。図1に示されるように、このサーボ制御器は、低域ブースタ1および位相進み遅れフィルタ2が直列に接続されている。   FIG. 1 is a diagram showing a control model of such a conventional servo controller. As shown in FIG. 1, the servo controller has a low-frequency booster 1 and a phase advance / lag filter 2 connected in series.

低域ブースタ1は、低域ゲインを上げて周ブレ、偏心などの位置外乱を抑圧する。低域ブースタ1は、図1に示されるように、定数as、定数cs、および定数Kpsを用いて以下の式(1)のように表わされる。 The low frequency booster 1 increases the low frequency gain and suppresses position disturbances such as circumferential blurring and eccentricity. As shown in FIG. 1, the low-frequency booster 1 is represented by the following formula (1) using a constant a s , a constant c s , and a constant K ps .

低域ブースタ=Kps×(s−cs)/(s−as) ・・・(1) Low frequency booster = K ps × (s−c s ) / (s−a s ) (1)

定数asは、低周波成分の強調特性の下限周波数を示す。定数csは、低周波成分の強調特性の上限周波数を示す。定数Kpsは、低域ブースタ1のゲインを示す。 The constant a s indicates the lower limit frequency of the emphasis characteristic of the low frequency component. The constant c s indicates the upper limit frequency of the emphasis characteristic of the low frequency component. The constant K ps indicates the gain of the low frequency booster 1.

また、位相進み遅れフィルタ2は、高域位相を制御して安定化をはかる。位相進み遅れフィルタ2は、図1に示されるように、定数bsおよび定数dsを用いて以下の式(2)のように表わされる。 Further, the phase advance / delay filter 2 controls the high frequency phase to stabilize. As shown in FIG. 1, the phase advance / delay filter 2 is expressed by the following equation (2) using a constant b s and a constant d s .

位相進み遅れフィルタ=(s−ds)/(s−bs) ・・・(2) Phase advance / delay filter = (s−d s ) / (s−b s ) (2)

定数bsは、高周波での位相遅れ周波数を示す。定数dsは、高周波での位相進み周波数を示す。 The constant b s indicates a phase delay frequency at a high frequency. The constant d s indicates the phase advance frequency at a high frequency.

このようなサーボ制御器に対して例えば、具体的には次のような手順で、制御パラメータの調整が行われる。まず、位相進み遅れフィルタ2について、位相進み周波数(−ds/2π)がゼロクロス周波数fxの1/3倍に設定される。また、位相遅れ周波数(−bs/2π)が、高域位相を進ませてサーボ制御の安定化をはかるために、ゼロクロス周波数fxの3倍に設定される。さらに、低域ブースタ1について、低域ブースト周波数(−cs/2π)が、位置外乱を抑圧するために、高域位相に大きな影響を与えない程度に高く設定される。次に、開ループ周波数特性に基づき、ゼロクロス周波数が目標とするゼロクロス周波数fxに一致するようゲインKpsが設定される。これらの制御パラメータをもとに微調整が行われ、各制御パラメータの最終的な値が決定される。このとき、ゼロクロス周波数fxの値が大きいほどサーボ帯域は広く良好な特性が得られる。 For such a servo controller, for example, the control parameters are adjusted specifically in the following procedure. First, the phase lead-lag filter 2, the phase lead frequency (-d s / 2π) is set to 1/3 times the zero-cross frequency f x. Further, the phase lag frequency (-b s / 2π) is, by advancing the high-frequency phase to stabilize the servo control, is set to three times the zero-crossing frequency f x. Further, for the low-frequency booster 1, the low-frequency boost frequency (−c s / 2π) is set high enough not to significantly affect the high-frequency phase in order to suppress the position disturbance. Then, based on the open-loop frequency characteristic, the zero-cross frequency gain K ps is set to match the zero-cross frequency f x to the target. Fine adjustment is performed based on these control parameters, and the final value of each control parameter is determined. At this time, as the servo band the larger the value of the zero-crossing frequency f x is large good characteristics can be obtained.

図2は、このようなサーボ制御器の開ループ周波数特性の例を示すグラフである。零クロス周波数は、図2の矢印11に示されるように、開ループ周波数特性のゲインが0dBとなる周波数である。また、両矢印12が条件安定のゲイン余裕を示し、ゼロクロス周波数fx上の両矢印13が位相余裕を示す。 FIG. 2 is a graph showing an example of an open loop frequency characteristic of such a servo controller. The zero cross frequency is a frequency at which the gain of the open loop frequency characteristic becomes 0 dB, as indicated by an arrow 11 in FIG. Further, double-headed arrow 12 represents the gain margin conditions stable, double-headed arrow 13 on the zero-crossing frequency f x indicates the phase margin.

ところで、以上のようなサーボ制御器の制御パラメータの設定方法として、上述した以外にも例えば、制御器零点を複素数として低域ゲインを大きくする手法がある(例えば、特許文献1参照)。従来においては、低域ブースト周波数(−cs/2π)および位相進み遅れフィルタの位相進み周波数(−ds/2π)により決まる2つの制御器零点は、自動的に実数に設定されていたが、この特許文献1に記載の方法では、2つの制御器零点が共役な複素零点に設定可能とされ、さらに低域ゲインが高くされて位置外乱抑圧効果が高められていた。 By the way, as a method for setting the control parameter of the servo controller as described above, there is, for example, a method of increasing the low-frequency gain using the controller zero as a complex number (see, for example, Patent Document 1). Conventionally, the two controller zeros determined by the low frequency boost frequency (−c s / 2π) and the phase advance frequency (−d s / 2π) of the phase advance / lag filter are automatically set to real numbers. In the method described in Patent Document 1, two controller zeros can be set to conjugate complex zeros, and the low-frequency gain is increased to enhance the position disturbance suppression effect.

また、サーボ制御器をディジタル制御システムで実現するときの制御器零点、制御器極および制御器ゲインを、極配置法より算出する方法があった(例えば、特許文献2参照)。この方法においては、制御系に含まれるむだ時間要素がサンプリング周波数の整数倍に近似するように設定され、その上で極配置式が導出されるので、ディジタル制御器でもより正確な極配置が可能になる。また、むだ時間要素がサンプリング周波数の整数倍でない場合に1次遅れ要素でむだ時間要素を近似して極配置を行う手法があった(例えば、特許文献3参照)。   Further, there has been a method of calculating a controller zero, a controller pole, and a controller gain when the servo controller is realized by a digital control system by a pole arrangement method (see, for example, Patent Document 2). In this method, the dead time element included in the control system is set so as to approximate an integer multiple of the sampling frequency, and the pole placement equation is derived on that, so a more accurate pole placement is possible even with a digital controller. become. In addition, when the time delay element is not an integral multiple of the sampling frequency, there has been a method of performing pole placement by approximating the time delay element with a first-order delay element (see, for example, Patent Document 3).

さらに、2次フィルタ構成の制御器を対象にゼロクロス周波数fxから制御パラメータを簡便に決定する手法(例えば、特許文献4参照)があった。 Furthermore, there is a technique to easily determine the control parameters to the target controller of the secondary filter consists zero cross frequency f x (e.g., see Patent Document 4).

これらの手法により、ゼロクロス周波数fxが同じであっても、低域ゲインが高く、より外乱に強い良好な制御を実現することができ、またこの制御パラメータを極配置演算により試行錯誤によらず算出することができる。 These approaches, even zero crossing frequency f x is the same, low-frequency gain is high, it is possible to realize a strong good control more disturbance, also regardless of the trial and error by the pole assignment operation the control parameter Can be calculated.

特開2006−012284号公報JP 2006-012284 A 特開2006−023847号公報JP 2006-023847 A 特開2006−331030号公報JP 2006-331030 A 特開2007−072898号公報JP 2007-072898 A

しかしながら、例えば、特許文献2や特許文献3に記載の方法では、ユーザは、まず制御系の閉ループ極を指定し、次に極配置演算に基づく制御パラメータ算出式を用いて制御パラメータを算出するのであるが、閉ループ極の考え方が前述のゼロクロス周波数fxほど一般になじみがなく、直観的に理解しにくい場合があった。さらにむだ時間要素の大きさに応じて異なる制御パラメータ算出式を用いる必要があり、何らかの方法でむだ時間要素を測定してどの式を用いるかを決定しなければならず、煩雑な作業を必要とする場合があった。 However, in the methods described in Patent Document 2 and Patent Document 3, for example, the user first designates a closed loop pole of the control system, and then calculates a control parameter using a control parameter calculation formula based on a pole placement calculation. the case, the concept of the closed-loop poles unfamiliar generally about zero cross frequency f x of the above, there are cases where intuitively difficult to understand. Furthermore, it is necessary to use different control parameter calculation formulas depending on the size of the time delay element, and it is necessary to measure the time delay element by some method to determine which formula is used, which requires complicated work. There was a case.

特許文献4に記載の方法では、2次フィルタ構成の制御器を対象にゼロクロス周波数fxから制御パラメータを簡便に決定することができるが、例えば従来制御との中間の低域ゲインをもつ制御器を求めるときのように、対応することができない場合があった。すなわち、特許文献4に記載の方法では、特許文献2に記載の極配置を行う方法で極を4つ重ねて配置したのに相当する、最も高い低域ゲインを実現する制御パラメータを得ることはできるものの、例えば、位相余裕は変えずに低域ゲインのみ少し落とすような制御パラメータ設計は、困難である場合があった。 In the method described in Patent Document 4, can be easily determine the control parameters to the target controller of the secondary filter consists zero cross frequency f x, for example, the controller having an intermediate of the low-frequency gain of the conventional control In some cases, it was not possible to cope with the situation. That is, in the method described in Patent Document 4, it is possible to obtain a control parameter that realizes the highest low-frequency gain, which is equivalent to arranging four poles by the method of performing the pole arrangement described in Patent Document 2. Although possible, for example, it may be difficult to design a control parameter in which only the low-frequency gain is reduced without changing the phase margin.

本発明はこのような問題を解決するためのものであり、直観的にわかりやすい制御パラメータを用いつつ、むだ時間要素の大きさによらず共通のアルゴリズムで、所望の低域ゲインをより容易に実現することができるようにするものである。   The present invention is intended to solve such a problem, and by using an intuitively easy-to-understand control parameter, a desired low-frequency gain can be more easily realized with a common algorithm regardless of the size of the dead time element. It is something that can be done.

本発明の一側面は、制御系の低域強調を行う低域強調演算手段、および、前記制御系の位相進み遅れ特性を実現する位相進み遅れ演算手段を備え、互いに並列に接続される前記低域強調演算手段および前記位相進み遅れ演算手段により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力を算出する制御演算手段と、前記制御系の開ループ周波数特性のゼロクロス周波数から前記位相進み遅れ特性の零点および極を、制御パラメータとして算出する制御パラメータ算出手段とを備え、前記制御演算手段は、前記制御パラメータ算出手段により制御パラメータとして算出された前記位相進み遅れ特性の零点および極を用いて、前記制御出力を算出する情報処理装置である。   One aspect of the present invention includes a low-frequency emphasis calculating unit that performs low-frequency emphasis of a control system, and a phase advance / delay calculating unit that realizes a phase advance / delay characteristic of the control system, and is connected to each other in parallel From the zero cross frequency of the open loop frequency characteristic of the control system, the control calculation means for calculating the control output for controlling the operation of the angle or position of the control target toward the target value by the area enhancement calculating means and the phase advance / delay calculating means Control parameter calculation means for calculating a zero point and a pole of the phase lead / lag characteristic as a control parameter, and the control calculation means includes a zero point of the phase lead / lag characteristic calculated as a control parameter by the control parameter calculation means and An information processing apparatus that calculates the control output using a pole.

前記制御パラメータ算出手段は、前記ゼロクロス周波数、位相進み周波数比、および所定の係数を乗算することにより前記位相進み遅れ特性の零点を算出することができる。   The control parameter calculation means can calculate the zero point of the phase advance / lag characteristic by multiplying the zero cross frequency, the phase advance frequency ratio, and a predetermined coefficient.

前記位相進み周波数比の値の範囲は、0.43乃至0.48であるようにすることができる。   The range of the value of the phase advance frequency ratio may be 0.43 to 0.48.

前記制御パラメータ算出手段は、前記ゼロクロス周波数、位相遅れ周波数比、および所定の係数を乗算することにより前記位相進み遅れ特性の極を算出することができる。   The control parameter calculation means can calculate the pole of the phase lead / lag characteristic by multiplying the zero cross frequency, the phase lag frequency ratio, and a predetermined coefficient.

前記位相遅れ周波数比の値の範囲は、3乃至16であるようにすることができる。   The range of the value of the phase lag frequency ratio may be 3 to 16.

前記制御パラメータ算出手段は、前記低域強調演算手段のカットオフ周波数、並びに、前記位相進み遅れ特性の零点および極を、サンプリング周波数に応じて離散化することができる。   The control parameter calculation means can discretize the cutoff frequency of the low-frequency emphasis calculation means and the zero point and pole of the phase advance / lag characteristic according to the sampling frequency.

本発明の一側面は、また、制御パラメータ算出手段が、互いに並列に接続される、制御系の低域強調を行う低域強調演算部、および、前記制御系の位相進み遅れ特性を実現する位相進み遅れ演算部の、前記位相進み遅れ特性の零点および極を、制御パラメータとして、前記制御系の開ループ周波数特性のゼロクロス周波数から算出し、制御演算手段が、制御パラメータとして算出された前記位相進み遅れ特性の零点および極を用いて、互いに並列に接続される前記低域強調演算部および前記位相進み遅れ演算部により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力を算出する情報処理方法である。   According to another aspect of the present invention, the control parameter calculation unit is connected in parallel to each other, and the low frequency emphasis calculation unit that performs low frequency emphasis of the control system, and the phase that realizes the phase lead / lag characteristic of the control system The zero point and pole of the phase advance / delay characteristic of the advance / delay calculation unit are calculated from the zero cross frequency of the open loop frequency characteristic of the control system as a control parameter, and the control calculation means calculates the phase advance calculated as the control parameter. Using the zero point and pole of the delay characteristic, the low-frequency emphasis calculation unit and the phase advance / delay calculation unit connected in parallel with each other calculate a control output for controlling the operation of the angle or position of the control target toward the target value. Information processing method.

本発明の一側面は、さらに、情報を処理するためにコンピュータを、互いに並列に接続される、制御系の低域強調を行う低域強調演算部、および、前記制御系の位相進み遅れ特性を実現する位相進み遅れ演算部の、前記位相進み遅れ特性の零点および極を、制御パラメータとして、前記制御系の開ループ周波数特性のゼロクロス周波数から算出する制御パラメータ算出手段、制御パラメータとして算出された前記位相進み遅れ特性の零点および極を用いて、互いに並列に接続される前記低域強調演算部および前記位相進み遅れ演算部により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力を算出する制御演算手段として機能させるためのプログラムである。   One aspect of the present invention further includes a low-frequency emphasis calculation unit that performs low-frequency emphasis of a control system, connected in parallel to each other to process information, and a phase advance / delay characteristic of the control system. Control parameter calculation means for calculating the zero point and the pole of the phase advance / delay characteristic of the phase advance / delay calculation unit to be realized from the zero cross frequency of the open loop frequency characteristic of the control system, the control parameter calculated as the control parameter Control output for controlling the angle or position of the control target toward the target value by the low-frequency emphasis calculation unit and the phase advance / delay calculation unit connected in parallel to each other using the zero point and the pole of the phase advance / delay characteristic It is a program for functioning as a control calculation means for calculating.

本発明の他の側面は、ディスク状記録媒体に対してデータの書き込みまたは読み取りを行う記録再生素子と、前記ディスク状記録媒体の記録面に対して前記記録再生素子を水平方向又は垂直方向へ駆動させるための駆動手段と、前記記録再生素子が記録再生を行うべき位置と実際の位置の差分に比例する誤差信号を検出する誤差信号検出手段と、前記誤差信号検出手段により検出された誤差信号に対し、制御パラメータを用いて制御演算を行い、前記誤差信号の絶対値を低減させるための制御出力を算出する制御演算手段と、前記駆動手段、前記誤差信号検出手段、および前記制御演算手段を含むサーボ制御系に要求されるサーボ性能を実現するための制御パラメータを算出する制御パラメータ算出手段を備え、前記制御演算手段は、低域強調を行う制御演算手段と、位相進み遅れ特性を実現する制御演算手段とを備え、前記制御演算手段および前記制御演算手段は互いに並列に接続され、前記制御パラメータ算出手段は、前記サーボ性能を表す指標である開ループ周波数特性のゼロクロス周波数から、前記位相進み遅れ手段の零点および極を算出する記録再生装置である。   Another aspect of the present invention is a recording / reproducing element for writing / reading data to / from a disk-shaped recording medium, and driving the recording / reproducing element in a horizontal direction or a vertical direction with respect to a recording surface of the disk-shaped recording medium. Driving means for detecting the error signal, error signal detecting means for detecting an error signal proportional to the difference between the position where the recording / reproducing element should perform recording and reproduction and the actual position, and the error signal detected by the error signal detecting means. On the other hand, it includes a control calculation means for performing a control calculation using a control parameter and calculating a control output for reducing the absolute value of the error signal, the drive means, the error signal detection means, and the control calculation means A control parameter calculating means for calculating a control parameter for realizing the servo performance required for the servo control system; Control arithmetic means for performing phase advance / lag characteristics, the control arithmetic means and the control arithmetic means are connected in parallel to each other, and the control parameter calculating means is an index representing the servo performance The recording / reproducing apparatus calculates the zero point and pole of the phase advance / delay means from the zero cross frequency of the open loop frequency characteristic.

本発明の一側面においては、互いに並列に接続される、制御系の低域強調を行う低域強調演算部、および、制御系の位相進み遅れ特性を実現する位相進み遅れ演算部の、位相進み遅れ特性の零点および極が、制御パラメータとして、制御系の開ループ周波数特性のゼロクロス周波数から算出され、制御パラメータとして算出された位相進み遅れ特性の零点および極を用いて、互いに並列に接続される低域強調演算部および位相進み遅れ演算部により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力が算出される。   In one aspect of the present invention, a phase advance of a low-frequency emphasis calculation unit that performs low-frequency emphasis on a control system and a phase advance / delay operation unit that realizes a phase advance / delay characteristic of the control system, connected in parallel to each other. The zero point and pole of the delay characteristic are calculated from the zero cross frequency of the open loop frequency characteristic of the control system as a control parameter, and are connected in parallel using the zero point and pole of the phase lead delay characteristic calculated as the control parameter. The low-frequency emphasis calculation unit and the phase advance / delay calculation unit calculate a control output for controlling the operation of the angle or position of the control target toward the target value.

本発明の他の側面においては、ディスク状記録媒体に対してデータの書き込みまたは読み取りを行う記録再生素子と、ディスク状記録媒体の記録面に対して記録再生素子を水平方向又は垂直方向へ駆動させるための駆動手段と、記録再生素子が記録再生を行うべき位置と実際の位置の差分に比例する誤差信号を検出する誤差信号検出手段と、誤差信号検出手段により検出された誤差信号に対し、制御パラメータを用いて制御演算を行い、誤差信号の絶対値を低減させるための制御出力を算出する制御演算手段と、駆動手段、誤差信号検出手段、および制御演算手段を含むサーボ制御系に要求されるサーボ性能を実現するための制御パラメータを算出する制御パラメータ算出手段を備え、制御演算手段は、低域強調を行う制御演算手段と、位相進み遅れ特性を実現する制御演算手段とが備えられ、制御演算手段および制御演算手段が互いに並列に接続され、サーボ性能を表す指標である開ループ周波数特性のゼロクロス周波数から、位相進み遅れ手段の零点および極が算出される。   In another aspect of the present invention, a recording / reproducing element for writing / reading data to / from a disk-shaped recording medium, and a recording / reproducing element for driving the recording / reproducing element in a horizontal direction or a vertical direction with respect to a recording surface of the disk-shaped recording medium Drive means, error signal detection means for detecting an error signal proportional to the difference between the position at which the recording / reproducing element should perform recording and reproduction and the actual position, and control for the error signal detected by the error signal detection means Required for a servo control system including a control calculation means for performing a control calculation using parameters and calculating a control output for reducing the absolute value of the error signal, a drive means, an error signal detection means, and a control calculation means A control parameter calculating unit that calculates a control parameter for realizing the servo performance, the control calculating unit includes a control calculating unit that performs low-frequency emphasis; a phase calculating unit; Control calculation means that realizes only delay characteristics, the control calculation means and the control calculation means are connected in parallel with each other, and the zero point of the phase advance / delay means from the zero-cross frequency of the open loop frequency characteristic, which is an index representing the servo performance And poles are calculated.

本発明によれば、制御対象の角度又は位置を目標値へ向けて動作制御するサーボ制御系の制御パラメータをより適切かつより容易に設定することができる。特に、直観的にわかりやすい制御パラメータを用いつつ、むだ時間要素の大きさによらず共通のアルゴリズムで、所望の低域ゲインをより容易に実現することができる。   According to the present invention, it is possible to more appropriately and easily set a control parameter of a servo control system that controls the operation of an angle or position of a control target toward a target value. In particular, a desired low-frequency gain can be more easily realized with a common algorithm regardless of the size of the dead time element while using intuitively easy-to-understand control parameters.

図3は、本発明を適用した光ディスク記録再生装置の主な構成例を示すブロック図である。図3に示される光ディスク記録再生装置100は、所定の位置に装着された光ディスク107に対して、情報の読み出しや書き込みを行う装置である。光ディスク記録再生装置100は、システムコントローラ101、スピンドルモータ駆動回路102、スピンドルモータ103、サーボ制御部104、データプロセッサ105、および光学ヘッド部106を有している。   FIG. 3 is a block diagram showing a main configuration example of an optical disc recording / reproducing apparatus to which the present invention is applied. An optical disk recording / reproducing apparatus 100 shown in FIG. 3 is an apparatus that reads and writes information from and to an optical disk 107 mounted at a predetermined position. The optical disc recording / reproducing apparatus 100 includes a system controller 101, a spindle motor drive circuit 102, a spindle motor 103, a servo control unit 104, a data processor 105, and an optical head unit 106.

システムコントローラ101は、光ディスク記録再生装置100内の各部の動作を制御する制御部である。システムコントローラ101のCPU(Central Processing Unit)111は、ROM(Read Only Memory)112に記憶されているプログラム、またはRAM(Random Access Memory)113にロードされたプログラムに従って各種の処理を実行する。RAM113にはまた、CPU111が各種の処理を実行する上において必要なデータなども適宜記憶される。   The system controller 101 is a control unit that controls the operation of each unit in the optical disc recording / reproducing apparatus 100. A CPU (Central Processing Unit) 111 of the system controller 101 executes various processes according to a program stored in a ROM (Read Only Memory) 112 or a program loaded in a RAM (Random Access Memory) 113. The RAM 113 also appropriately stores data necessary for the CPU 111 to execute various processes.

スピンドルモータ駆動回路102は、システムコントローラ101に制御されて、光ディスク107を回転させるためのスピンドルモータ103の回転駆動を制御する。サーボ制御部104は、システムコントローラ101に制御されて、光ピックアップ(光学ヘッド部106)の集光位置の制御を行う。データプロセッサ105は、システムコントローラ101に制御されて、光ディスク107より読み出された情報や光ディスク107に書き込む情報を処理対象とする情報処理を行う。光学ヘッド部106は、システムコントローラ101に制御されて、光ディスク107に対してレーザ光を照射し、情報を読み出したり書き込んだりする。   The spindle motor drive circuit 102 is controlled by the system controller 101 to control the rotation drive of the spindle motor 103 for rotating the optical disc 107. The servo control unit 104 is controlled by the system controller 101 to control the condensing position of the optical pickup (optical head unit 106). The data processor 105 is controlled by the system controller 101 to perform information processing for processing information read from the optical disc 107 and information written to the optical disc 107. The optical head unit 106 is controlled by the system controller 101 to irradiate the optical disk 107 with a laser beam to read and write information.

図4は、図3の光ディスク記録再生装置100の各構成のうち、ピックアップの位置制御に関する構成の詳細な例を示すブロック図である。図4に示されるように、光ディスク記録再生装置100は、記録再生素子121、制御部122、電磁アクチュエータ123Aおよび電磁アクチュエータ123B、並びに、制御パラメータ生成部124を有する。   FIG. 4 is a block diagram showing a detailed example of the configuration related to the position control of the pickup among the components of the optical disc recording / reproducing apparatus 100 of FIG. As shown in FIG. 4, the optical disc recording / reproducing apparatus 100 includes a recording / reproducing element 121, a control unit 122, an electromagnetic actuator 123 </ b> A and an electromagnetic actuator 123 </ b> B, and a control parameter generation unit 124.

記録再生素子121は、記録媒体である光ディスク107に対してデータの書き込みや読み出しを行う素子である。記録再生素子121は、回転操作される光ディスク107の各記録層にレーザ光を合焦させることによりデータの書き込みや読み出しを行う。そのため、制御部122は、電磁アクチュエータ123Aおよび電磁アクチュエータ123Bを用いて、記録再生素子121より出力されるレーザ光の集光位置を、光ディスク107の記録面に対して垂直方向および水平方向に制御する。   The recording / reproducing element 121 is an element that writes and reads data to and from the optical disc 107 that is a recording medium. The recording / reproducing element 121 writes or reads data by focusing laser light on each recording layer of the optical disc 107 that is rotated. Therefore, the control unit 122 controls the condensing position of the laser light output from the recording / reproducing element 121 in the vertical direction and the horizontal direction with respect to the recording surface of the optical disc 107 using the electromagnetic actuator 123A and the electromagnetic actuator 123B. .

なお、以下においては、集光位置の光ディスク107の記録面に対して垂直方向の制御(フォーカスエラー制御)についてのみ説明する。集光位置の光ディスク107の記録面に対して水平方向の制御(トラッキングエラー制御)も、制御方向が異なるだけで、基本的にフォーカスエラー制御と同様であり、以下の説明を適用することができるので、その説明は省略する。   In the following, only the control in the direction perpendicular to the recording surface of the optical disc 107 at the condensing position (focus error control) will be described. The control in the horizontal direction (tracking error control) with respect to the recording surface of the optical disc 107 at the condensing position is basically the same as the focus error control except that the control direction is different, and the following description can be applied. Therefore, the description is omitted.

記録再生素子121は、レーザ光を光ディスク107に照射することにより、データの読み書きを行うとともに、光ディスク107の記録面にて反射した戻り光を検出することにより、誤差信号を生成し、これを制御部122に供給する。制御部122は、その誤差信号に基づいて、電磁アクチュエータ123Aおよび電磁アクチュエータ123Bを制御する。   The recording / reproducing element 121 reads and writes data by irradiating the optical disc 107 with laser light, and generates an error signal by detecting return light reflected by the recording surface of the optical disc 107, and controls this. To the unit 122. The control unit 122 controls the electromagnetic actuator 123A and the electromagnetic actuator 123B based on the error signal.

記録再生素子121は、レーザ光源131、光分離部132、レンズ部133、および受光部134を有する。レーザ光源131は、所定の波長のレーザ光を光分離部132に向けて出射する。光分離部132は、レーザ光源131から出射されたレーザ光を屈折させて光ディスク107側(レンズ部133)へ導くとともに、光ディスク107において反射したレーザ光を透過させて受光部134へと導く。レンズ部133は、光分離部132からのレーザ光を集光して光ディスク107の各記録層に合焦させるとともに、光ディスク107からの戻り光を平行光にし、光分離部132に供給する。受光部134は、例えばCMOS(Complementary Metal Oxide Semiconductor)センサやCCD(Charge Coupled Device)等を用いた光電変換素子よりなる。受光部134は、光分離部132を介して供給される光ディスク107からの戻り光を受光してこれを光電変換し、得られた誤差信号を制御部122に供給する。   The recording / reproducing element 121 includes a laser light source 131, a light separation unit 132, a lens unit 133, and a light receiving unit 134. The laser light source 131 emits laser light having a predetermined wavelength toward the light separation unit 132. The light separation unit 132 refracts the laser light emitted from the laser light source 131 and guides it to the optical disc 107 side (lens unit 133), and transmits the laser light reflected by the optical disc 107 to the light receiving unit 134. The lens unit 133 condenses the laser light from the light separation unit 132 to focus on each recording layer of the optical disc 107, and converts the return light from the optical disc 107 into parallel light and supplies it to the light separation unit 132. The light receiving unit 134 includes a photoelectric conversion element using, for example, a CMOS (Complementary Metal Oxide Semiconductor) sensor, a CCD (Charge Coupled Device), or the like. The light receiving unit 134 receives the return light from the optical disc 107 supplied via the light separation unit 132, photoelectrically converts it, and supplies the obtained error signal to the control unit 122.

なお、図4において、レーザ光源131、光分離部132、レンズ部133、および受光部134をそれぞれ1つずつ示しているが、いずれも複数設けられるようにしてもよい。また、図4に示される各部の位置関係は一例であり、どのように配置されてもよい。もちろん、各部の形状や大きさも任意である。   In FIG. 4, one laser light source 131, one light separation unit 132, one lens unit 133, and one light receiving unit 134 are shown, but a plurality of them may be provided. Moreover, the positional relationship of each part shown by FIG. 4 is an example, and may be arrange | positioned how. Of course, the shape and size of each part are also arbitrary.

制御部122は、誤差信号検出回路141、AD変換器142、制御演算回路143、DA変換器144、およびアクチュエータ駆動回路145を有する。誤差信号検出回路141は、受光部134において生成される誤差信号を検出することにより、フォーカスエラー信号を生成し、それをAD変換器142に供給する。AD変換器142は、誤差信号検出回路141において生成されるフォーカスエラー信号をA/D(Analog / Digital)変換し、ディジタル化されたフォーカスエラー信号(以下、ディジタルフォーカスエラー信号とも称する)を制御演算回路143に供給する。制御演算回路143は、AD変換部142より供給されるディジタルフォーカスエラー信号について、所定の制御演算を行い、フォーカスエラーが小さくなるように制御するディジタル信号の制御信号(以下、ディジタル制御信号と称する)を生成する。制御演算回路143は、制御パラメータ生成部124より供給される制御パラメータを用いてこの制御演算を行い、ディジタル制御信号を生成し、それをDA変換器144に供給する。DA変換部144は、制御演算回路143より供給されるディジタル制御信号をD/A(Digital / Analog)変換し、アナログ化された制御信号(以下、アナログ制御信号と称する)をアクチュエータ駆動回路145に供給する。アクチュエータ駆動回路145は、DA変換器144より供給されたアナログ制御信号に基づいて電磁アクチュエータ123Aおよび電磁アクチュエータ123Bを駆動させる。   The control unit 122 includes an error signal detection circuit 141, an AD converter 142, a control arithmetic circuit 143, a DA converter 144, and an actuator drive circuit 145. The error signal detection circuit 141 generates a focus error signal by detecting an error signal generated in the light receiving unit 134 and supplies the focus error signal to the AD converter 142. The AD converter 142 performs A / D (Analog / Digital) conversion on the focus error signal generated in the error signal detection circuit 141, and performs control calculation on the digitized focus error signal (hereinafter also referred to as a digital focus error signal). This is supplied to the circuit 143. The control operation circuit 143 performs a predetermined control operation on the digital focus error signal supplied from the AD conversion unit 142, and controls the digital signal so as to reduce the focus error (hereinafter referred to as a digital control signal). Is generated. The control operation circuit 143 performs this control operation using the control parameter supplied from the control parameter generation unit 124, generates a digital control signal, and supplies it to the DA converter 144. The DA conversion unit 144 performs D / A (Digital / Analog) conversion on the digital control signal supplied from the control arithmetic circuit 143, and converts the analog control signal (hereinafter referred to as an analog control signal) to the actuator drive circuit 145. Supply. The actuator drive circuit 145 drives the electromagnetic actuator 123A and the electromagnetic actuator 123B based on the analog control signal supplied from the DA converter 144.

電磁アクチュエータ123Aおよび電磁アクチュエータ123Bは、制御部122より供給される制御信号に応じて記録再生素子121を光ディスク107の記録面に対して近接離間させる。以下において、電磁アクチュエータ123Aおよび電磁アクチュエータ123Bを互いに区別して説明する必要が無い場合、これらをまとめて電磁アクチュエータ123と称する。   The electromagnetic actuator 123 </ b> A and the electromagnetic actuator 123 </ b> B move the recording / reproducing element 121 close to and away from the recording surface of the optical disc 107 in accordance with a control signal supplied from the control unit 122. In the following, when it is not necessary to distinguish between the electromagnetic actuator 123A and the electromagnetic actuator 123B, they are collectively referred to as the electromagnetic actuator 123.

制御パラメータ生成部124は、制御部122における制御演算に必要な制御パラメータを生成する。制御パラメータ生成部124は、入力部151、制御パラメータ算出部152、および表示部153を有する。入力部151は、ユーザ等の光ディスク記録再生装置100の外部からの、パラメータや制御指示等の入力情報を受け付け、それを制御パラメータ算出部152に供給する。制御パラメータ算出部152は、入力部151より供給される入力情報に基づく等して制御パラメータの算出に関する処理を行う。例えば、制御パラメータ算出部152は、制御パラメータを算出したり、算出された制御パラメータを制御演算回路143に供給したり、制御演算回路143にサーボ制御系の開ループ周波数特性を算出させたり、表示部153に情報を表示させたりする。表示部153は、例えばCRT(Cathode Ray Tube)ディスプレイ、LCD(Liquid Crystal Display)、PDP(Plasma Display Panel)、有機ELディスプレイ(Organic ElectroLuminescence Display)、またはFED(Field Emission Display)等のディスプレイよりなり、制御パラメータ算出部152に制御されて情報を表示する。   The control parameter generation unit 124 generates control parameters necessary for the control calculation in the control unit 122. The control parameter generation unit 124 includes an input unit 151, a control parameter calculation unit 152, and a display unit 153. The input unit 151 receives input information such as parameters and control instructions from the outside of the optical disc recording / reproducing apparatus 100 such as a user, and supplies the input information to the control parameter calculation unit 152. The control parameter calculation unit 152 performs processing related to calculation of the control parameter based on input information supplied from the input unit 151. For example, the control parameter calculation unit 152 calculates the control parameter, supplies the calculated control parameter to the control arithmetic circuit 143, causes the control arithmetic circuit 143 to calculate the open loop frequency characteristic of the servo control system, The information is displayed on the part 153. The display unit 153 includes a display such as a CRT (Cathode Ray Tube) display, an LCD (Liquid Crystal Display), a PDP (Plasma Display Panel), an organic EL display (Organic ElectroLuminescence Display), or an FED (Field Emission Display). Information is displayed under the control of the control parameter calculator 152.

例えば、制御パラメータ算出部152は、制御演算回路143のそれぞれの制御関数に用いられる制御パラメータを、入力部151を介して入力された、制御系開ループ伝達関数における所望のゼロクロス周波数fxに基づいて演算し、その演算結果を制御演算回路143に供給する。この制御パラメータが制御演算回路143へ転送されることにより、制御部122による記録再生素子121のサーボ制御が可能となる。 For example, the control parameter calculation unit 152, the control parameters used for the respective control function of the control arithmetic circuit 143, is input via the input unit 151, based on the desired zero-crossing frequency f x in the control system open loop transfer function The calculation result is supplied to the control calculation circuit 143. By transferring this control parameter to the control arithmetic circuit 143, servo control of the recording / reproducing element 121 by the control unit 122 becomes possible.

なお、記録再生素子121や電磁アクチュエータ123は、例えば図3の光学ヘッド部106に対応する。制御部122は、例えば図3のサーボ制御部104に対応する。制御パラメータ生成部124は、例えば図3のシステムコントローラ101やデータプロセッサ105等により構成される。   The recording / reproducing element 121 and the electromagnetic actuator 123 correspond to, for example, the optical head unit 106 in FIG. The control unit 122 corresponds to, for example, the servo control unit 104 in FIG. The control parameter generation unit 124 includes, for example, the system controller 101 and the data processor 105 shown in FIG.

図5は、図4に示される制御部122による電磁アクチュエータ123を用いた記録再生素子121のフォーカスエラー制御の制御系を、ディジタル制御で実現するブロック図である。   FIG. 5 is a block diagram for realizing the control system of the focus error control of the recording / reproducing element 121 using the electromagnetic actuator 123 by the control unit 122 shown in FIG. 4 by digital control.

図5において、refは、記録再生素子121が本来あるべき位置を表す目標位置を示す。disは目標位置に加わる光ディスク107の周ぶれ等の外乱を示す。またerrは目標位置に対する制御位置の位置誤差(つまり制御結果の誤差)を表す。この位置誤差errは外乱disに応じて変化した記録再生素子121の目標位置(ref+dis)と制御対象の実際の位置yの差(ref+dis−y)に相当する。つまり、この位置誤差errは、論理演算部161において、以下の式(3)のように算出される。   In FIG. 5, ref indicates a target position representing the position where the recording / reproducing element 121 should be. dis indicates a disturbance such as a shake of the optical disc 107 applied to the target position. Err represents a position error of the control position with respect to the target position (that is, an error in the control result). This position error err corresponds to the difference (ref + dis−y) between the target position (ref + dis) of the recording / reproducing element 121 changed according to the disturbance dis and the actual position y of the control target. That is, the position error err is calculated by the logical operation unit 161 as shown in the following expression (3).

err=ref+dis−y ・・・(3)   err = ref + dis-y (3)

なお、実際には、制御部122は、記録再生素子121に加わる外乱disや実際の位置yは直接検出することができない。そこで制御部122は、誤差信号検出回路141においてフォーカスエラー信号に対応する位置誤差errを検出してサーボ制御を行う。   Actually, the control unit 122 cannot directly detect the disturbance dis and the actual position y applied to the recording / reproducing element 121. Therefore, the control unit 122 performs servo control by detecting the position error err corresponding to the focus error signal in the error signal detection circuit 141.

図5において、位置誤差errはサンプリングされて制御器163(K(z))で制御演算が行なわれる。この制御演算を経て1サンプリング時間後に演算結果が出力される。ちなみにこの制御器163における演算時間遅れは、むだ時間要素164(1/z)により表される。むだ時間要素164より出力された演算結果は零次ホルダ165(Z.O.H)を経て制御信号uとして制御対象に出力される。零次ホルダ165は図4中のDA変換器144に相当する。制御信号uによりアクチュエータが駆動され記録再生素子の位置yが決まる。制御信号uから記録再生素子の位置yへの伝達関数は制御対象166(P(s))で表される。ちなみに、制御対象166(P(s))は簡便のため2次積分要素(Gp/s2)で表す。 In FIG. 5, the position error err is sampled and a control calculation is performed by the controller 163 (K (z)). After this control calculation, the calculation result is output after one sampling time. Incidentally, the calculation time delay in the controller 163 is represented by a dead time element 164 (1 / z). The calculation result output from the dead time element 164 is output to the control target as the control signal u through the zero-order holder 165 (ZOH). The zero-order holder 165 corresponds to the DA converter 144 in FIG. The actuator is driven by the control signal u to determine the position y of the recording / reproducing element. A transfer function from the control signal u to the position y of the recording / reproducing element is represented by a control object 166 (P (s)). Incidentally, the control object 166 (P (s)) is represented by a quadratic integral element (G p / s 2 ) for simplicity.

まず、特許文献2において示される極配置式について説明する。この場合、制御器163は、図1に示されるように、低域ブースタ1と位相進み遅れフィルタ2の直列接続によりモデル化される。したがって、制御器163の制御パラメータは、低域ブーストカットオフ離散化角周波数a、低域ブースト離散化角周波数c、位相進み離散化角周波数d、位相遅れ離散化角周波数b、及び制御器ゲインKpの5つである。 First, the pole arrangement formula shown in Patent Document 2 will be described. In this case, the controller 163 is modeled by a series connection of a low-frequency booster 1 and a phase advance / lag filter 2 as shown in FIG. Therefore, the control parameters of the controller 163 include the low frequency boost cutoff discretization angular frequency a, the low frequency boost discretization angular frequency c, the phase advance discretization angular frequency d, the phase delay discretization angular frequency b, and the controller gain. it is five of K p.

図5の制御系に対する極配置式は以下の式(4)乃至式(10)で表される。ここで、p1、p2、p3、p4は配置したい4つの極の位置を表し、qは自動的に決まる「配置できない極」の位置を表す。また、低域ブーストカットオフ離散化角周波数aは、ディスク回転周波数などの要因からあらかじめ指定される。 The pole placement equations for the control system of FIG. 5 are expressed by the following equations (4) to (10). Here, p 1 , p 2 , p 3 , and p 4 represent the positions of the four poles to be arranged, and q represents the position of the “pole that cannot be arranged” that is automatically determined. Further, the low frequency boost cut-off discretization angular frequency a is designated in advance from factors such as the disk rotation frequency.

Figure 2009245542
ただし、
1=−(p1+p2+p3+p4
2=p12+p13+p14+p23+p24+p34
3=−(p123+p124+p134+p234
4=p1234
Figure 2009245542
However,
C 1 = − (p 1 + p 2 + p 3 + p 4 )
C 2 = p 1 p 2 + p 1 p 3 + p 1 p 4 + p 2 p 3 + p 2 p 4 + p 3 p 4
C 3 = − (p 1 p 2 p 3 + p 1 p 2 p 4 + p 1 p 3 p 4 + p 2 p 3 p 4 )
C 4 = p 1 p 2 p 3 p 4

これらの式は、図5に示されるように、制御系に1サンプリング時間遅れのむだ時間要素が存在する場合の極配置式だが、2サンプリング時間遅れのむだ時間要素が存在する場合、3サンプリング時間遅れのむだ時間が存在する場合についても、同様の考え方で極配置式を求めることができる。例えば、3サンプリング時間の遅れ時間要素が存在する場合の極配置式は、以下の式(11)乃至式(19)で表される。   As shown in FIG. 5, these equations are pole placement equations when the control system has a dead time element with a delay of 1 sampling time, but when there is a dead time element with a delay of 2 sampling times, 3 sampling times Even in the case where there is a delay time delay, the pole placement equation can be obtained in the same way. For example, the pole placement formulas when there is a delay time element of 3 sampling times are expressed by the following formulas (11) to (19).

Figure 2009245542
Figure 2009245542

なお、特許文献2には、1サンプリング時間から2サンプリング時間の間のむだ時間要素を持つ場合に1次遅れ要素でむだ時間要素を近似して極配置を行う手法についても記述されている。特許文献2に記載されているように、これらの極配置式を用いて4つの極p1,p2,p3、およびp4を同じ位置に重ねて配置することで、外乱に強い制御系を実現する制御パラメータを算出することができる。 Patent Document 2 also describes a technique for performing pole placement by approximating a dead time element with a first-order lag element when there is a dead time element between one sampling time and two sampling times. As described in Patent Document 2, a control system that is resistant to disturbances by arranging these four poles p 1 , p 2 , p 3 , and p 4 in the same position using these pole placement equations. Can be calculated.

しかしながら、この場合、閉ループ極と制御系との関係が、一般にはなじみが薄く、わかりづらい場合がある。また、例えば1サンプリング時間遅れのむだ時間要素をもつ制御系の制御パラメータは、式(4)乃至式(10)に示される極配置式により求めることができる。これに対して、3サンプリング時間遅れのむだ時間要素を持つ制御系の制御パラメータは、式(11)乃至式(19)に示される極配置式により求めることができる。つまり、制御パラメータを求めるのに、むだ時間要素の大きさによって極配置式を選択する必要があるため煩雑である。同様に、特許文献3に記載されている手法で用いられる、非整数時間遅れに対する極配置式の場合でも、むだ時間要素が1サンプリング時間から2サンプリング時間の間の値をとるときと、2サンプリング時間から3サンプリング時間の間の値をとるときとでは互いに異なる極配置式を選択する必要があり煩雑である。そこで、本発明では、直感的にわかりやすく意味合いが明確で、むだ時間が異なる系に対しても同一のアルゴリズムで制御パラメータを決定できる簡便な手法を提案する。   However, in this case, the relationship between the closed loop pole and the control system is generally unfamiliar and may be difficult to understand. Further, for example, the control parameter of the control system having a dead time element that is delayed by one sampling time can be obtained by the pole placement equations shown in the equations (4) to (10). On the other hand, the control parameters of the control system having a dead time element with a delay of three sampling times can be obtained by the pole placement equations shown in equations (11) to (19). That is, in order to obtain the control parameter, it is complicated because it is necessary to select a pole arrangement formula depending on the size of the dead time element. Similarly, even in the case of the pole placement type for the non-integer time delay used in the technique described in Patent Document 3, when the dead time element takes a value between 1 sampling time and 2 sampling time, 2 sampling When taking a value between time and three sampling times, it is necessary to select different pole arrangement formulas, which is complicated. Therefore, the present invention proposes a simple technique that can determine control parameters with the same algorithm even for systems that are intuitively easy to understand and have a clear meaning and have different dead times.

具体的には、制御器が、低域ブースタと位相進み遅れフィルタの並列構成でモデル化され、ゼロクロス周波数fx等の直観的にわかりやすい制御パラメータを用いて調整が行われるようにする。 Specifically, the controller may be modeled in a parallel configuration of the low-frequency booster and a phase lead-lag filter, so that adjustment is performed by using an intuitive easy to understand control parameters such as the zero crossing frequency f x.

制御パラメータ生成部124は、開ループ周波数特性におけるゼロクロス周波数fxから位相進み遅れフィルタの制御パラメータの暫定値を決定し、次に開ループ周波数特性に基づき、ゼロクロス周波数が目標とするfxに一致するよう制御器ゲインKpを設定する。そして制御パラメータ生成部124は、ユーザに、条件安定のゲイン余裕が12dBとなるように低域ブースタのゲインを決定させ、さらに、位相余裕が32°以上となるよう位相遅れ周波数を変更させて全体の微調整を行わせる。このような手法を用いることにより、制御パラメータ生成部124は、ユーザにとって直感的にわかりやすい制御パラメータを用いてサーボ制御の設定を行うことができる。また、この手法を用いることにより、制御パラメータ生成部124は、むだ時間が異なる系に対しても同一のアルゴリズムで制御パラメータを決定することができる。そして、最終的に、制御パラメータ生成部124は、最も高い低域ゲインを実現する制御パラメータ(以下、高ゲインサーボパラメータと称する。また高ゲインサーボパラメータで実現される制御器を高ゲインサーボ制御器と称する)と同等の良好な値の制御パラメータを生成することができるようになる。さらに、制御パラメータ生成部124は、この手法を用いることにより、低域ブースタのゲインを下げることで位相余裕に大きな影響を与えずに簡便に所望の低域ゲインを実現することができ、例えば、高ゲインサーボ制御器と、高ゲインサーボパラメータ以外の制御パラメータで実現される一般的な制御器(以下、一般制御器と称する)との中間の低域ゲインを持たせる等、自由度の高いゲイン調整を行うことができる。 Control parameter generating unit 124 determines the provisional value of the control parameter of the phase lead-lag filter from the zero cross frequency f x in the open loop frequency characteristic, then based on the open-loop frequency characteristic, match the f x the zero-crossing frequency the target The controller gain Kp is set to Then, the control parameter generation unit 124 allows the user to determine the gain of the low-frequency booster so that the condition-stable gain margin is 12 dB, and further changes the phase delay frequency so that the phase margin is 32 ° or more. Make fine adjustments. By using such a method, the control parameter generation unit 124 can set servo control using control parameters that are intuitively understandable to the user. Further, by using this method, the control parameter generation unit 124 can determine the control parameters with the same algorithm even for systems with different dead times. Finally, the control parameter generation unit 124 controls a control parameter that realizes the highest low-frequency gain (hereinafter referred to as a high gain servo parameter. A controller realized by the high gain servo parameter is a high gain servo controller. It is possible to generate a control parameter having a good value equivalent to Furthermore, by using this method, the control parameter generation unit 124 can easily achieve a desired low frequency gain without greatly affecting the phase margin by reducing the gain of the low frequency booster. Gain with a high degree of freedom, such as having a low-frequency gain that is intermediate between a high gain servo controller and a general controller (hereinafter referred to as a general controller) realized with control parameters other than the high gain servo parameter Adjustments can be made.

以下に、この手法のより具体的な内容について、特許文献2に記載の手法と比較しながら説明する。なお、以下においては、図4に示される制御系が、1サンプリング時間から2サンプリング時間の間のむだ時間要素をもつ場合について説明する。   Hereinafter, more specific contents of this method will be described in comparison with the method described in Patent Document 2. In the following, a case will be described in which the control system shown in FIG. 4 has a dead time element between one sampling time and two sampling times.

まず、制御系のモデルについて説明する。図6は、図4に示される制御部122による電磁アクチュエータ123を用いた記録再生素子121のフォーカスエラー制御の制御系を、ディジタル制御で実現するブロック図である。図6に示される制御モデルは、図4に示される制御系が1サンプリング時間から2サンプリング時間の間のむだ時間要素をもつものとしてモデル化したものである。ちなみに、図5は、図4に示される制御系が1サンプリング時間のむだ時間要素をもつものとしてモデル化したものである。   First, a control system model will be described. FIG. 6 is a block diagram for realizing the control system of the focus error control of the recording / reproducing element 121 using the electromagnetic actuator 123 by the control unit 122 shown in FIG. 4 by digital control. The control model shown in FIG. 6 is a model in which the control system shown in FIG. 4 has a dead time element between one sampling time and two sampling times. Incidentally, FIG. 5 is a model in which the control system shown in FIG. 4 has a dead time element of one sampling time.

図6に示されるモデルも図5に示されるモデルも基本的には同様であるが、図6に示されるモデルの場合、図5に示されるモデルのむだ時間要素164、零次ホルダ165、および制御対象166(P(s))の代わりに、むだ時間要素167および制御対象168(P(s))が設けられる。すなわち、図6に示されるモデルでは、図5の場合と比較して、零次ホルダ165が省略され、むだ時間要素と制御対象P(s)の関数が異なる。具体的には、むだ時間要素167は、以下の式(20)で表わされ、制御対象168は、以下の式(21)で表わされる。   The model shown in FIG. 6 and the model shown in FIG. 5 are basically similar, but in the case of the model shown in FIG. 6, the time delay element 164, the zero-order holder 165, and the model shown in FIG. Instead of the controlled object 166 (P (s)), a dead time element 167 and a controlled object 168 (P (s)) are provided. That is, in the model shown in FIG. 6, compared to the case of FIG. 5, the zero-order holder 165 is omitted, and the functions of the dead time element and the control target P (s) are different. Specifically, the dead time element 167 is represented by the following equation (20), and the controlled object 168 is represented by the following equation (21).

むだ時間要素=0.65/(z−0.35) ・・・(20)
P(s)= (T2/2)×{(z+1)/(z−1)2}×Gp ・・・(21)
ただし、Gp=5.032×109,T=5×106
Dead time factor = 0.65 / (z−0.35) (20)
P (s) = (T 2 /2) × {(z + 1) / (z-1) 2} × G p ··· (21)
However, G p = 5.032 × 10 9 , T = 5 × 10 6

制御器163(K(z))の関数に使用される制御パラメータは、制御パラメータ生成部124おいて生成される。   Control parameters used for the function of the controller 163 (K (z)) are generated by the control parameter generator 124.

このような制御モデルにおいて、制御器を直列接続される低域ブースタと位相進み遅れフィルタによりモデル化する特許文献2に記載の手法を用いて一般制御器と高ゲインサーボ制御器を求めたときのそれぞれの開ループ周波数特性を図7に示す。図7に示されるグラフにおいて、細い実線で示される曲線171および曲線181は、一般制御器の開ループ周波数特性を示し、太い実線で示される曲線172および曲線182は、高ゲインサーボ制御器の開ループ周波数特性を示す。   In such a control model, when a general controller and a high gain servo controller are obtained using the method described in Patent Document 2 in which a controller is modeled by a low-frequency booster connected in series and a phase advance / lag filter. Each open loop frequency characteristic is shown in FIG. In the graph shown in FIG. 7, a curved line 171 and a curved line 181 indicated by thin solid lines indicate the open loop frequency characteristics of the general controller, and a curved line 172 and a curved line 182 indicated by thick solid lines indicate the open state of the high gain servo controller. The loop frequency characteristic is shown.

この一般制御器の各制御パラメータの値は、低域ブーストカットオフ周波数が5Hzであり、低域ブースト周波数が343Hzであり、位相進み周波数が1085Hzであり、位相遅れ周波数が35kHzであり、ゼロクロス周波数が6kHzである。このときの閉ループ極は0.9899、0.9530、0.8108±0.1825j、0.1182となり、1つだけ応答の遅い極0.9899が存在する。   The value of each control parameter of this general controller is that the low frequency boost cutoff frequency is 5 Hz, the low frequency boost frequency is 343 Hz, the phase advance frequency is 1085 Hz, the phase delay frequency is 35 kHz, and the zero cross frequency. Is 6 kHz. The closed-loop poles at this time are 0.9899, 0.9530, 0.8108 ± 0.1825j, and 0.1182, and there is only one pole 0.9899 with a slow response.

これに対して、高ゲインサーボ制御器の場合、制御パラメータKp、b、c、dに対して4つの極を配置するよう極配置法が適用され、開ループ特性の高域ゲインが同等となるよう4つの極が0.8764とされている。図7に示されるように、一般制御器の場合と比較して、高ゲインサーボ制御器の方が、低域で高ゲインが実現されている。また、このとき各制御パラメータは、以下のようになる。 On the other hand, in the case of a high gain servo controller, the pole placement method is applied so that four poles are placed for the control parameters K p , b, c, and d, and the high-frequency gain of the open loop characteristic is equal The four poles are 0.8764. As shown in FIG. 7, the high gain servo controller achieves a higher gain in a lower frequency range than the general controller. At this time, the control parameters are as follows.

p=1.088
b=0.2086
c=0.9599+0.0288j
d=0.9599−0.0288j
K p = 1.088
b = 0.2086
c = 0.9599 + 0.0288j
d = 0.9599-0.0288j

以上のように、制御器を直列接続される低域ブースタと位相進み遅れフィルタによりモデル化する場合、高ゲインサーボ制御器は、制御パラメータに複素零点を持つことが確認される。   As described above, when the controller is modeled by the low-frequency booster connected in series and the phase advance / lag filter, it is confirmed that the high gain servo controller has a complex zero in the control parameter.

これに対して制御パラメータ生成部124は、制御器を、図8に示されるようにモデル化したときの制御パラメータを生成する。図8において、制御器のモデルは、並列に接続された低域ブースタ201と位相進み遅れフィルタ202、論理演算部203、並びに制御器ゲイン204により構成される。   In contrast, the control parameter generation unit 124 generates a control parameter when the controller is modeled as shown in FIG. In FIG. 8, the controller model includes a low-frequency booster 201, a phase advance / delay filter 202, a logic operation unit 203, and a controller gain 204 connected in parallel.

低域ブースタ201は、低域ブースタ201の極となるカットオフ周波数(以下、低域カットオフ周波数と称する)aと低域ゲインKLを用いて、以下の式(22)のように表わされる。 Low frequency booster 201, the cutoff frequencies of very low-frequency booster 201 (hereinafter, low-frequency referred to as a cut-off frequency) using a and a low-gain K L, represented by the following formula (22) .

低域ブースタ=KL/(z−a) ・・・(22) Low frequency booster = K L / (za) (22)

位相進み遅れフィルタ202は、位相進み遅れフィルタ202の極(位相遅れ周波数b)と、零点(位相進み周波数e)を用いて、以下の式(23)のように表わされる。   The phase advance / delay filter 202 is expressed by the following equation (23) using the pole (phase delay frequency b) of the phase advance / delay filter 202 and the zero point (phase advance frequency e).

位相進み遅れフィルタ=(z−e)/(z−b) ・・・(23)   Phase advance / delay filter = (ze) / (z−b) (23)

図8に示されるように、低域ブースタ201と位相進み遅れフィルタ202は、互いの出力が論理演算部203において合成されるように並列に並べられ、さらに、制御器ゲイン204(Kpp)に直列に接続される。 As shown in FIG. 8, the low-frequency booster 201 and the phase advance / lag filter 202 are arranged in parallel so that their outputs are synthesized in the logic operation unit 203, and further, the controller gain 204 (K pp ). Connected in series.

このようなモデル化の制御パラメータにより一般制御器を求めた場合、図7のグラフにおいて、低域ブースタ201の周波数特性が細い破線173および細い破線183で示され、位相進み遅れフィルタ202の周波数特性が細い点線175および細い点線185により示される。また、同様に、高ゲインサーボ制御器を求めた場合、図7のグラフにおいて、低域ブースタ201の周波数特性が太い破線174および太い破線184で示され、位相進み遅れフィルタ202の周波数特性が太い点線176および太い点線186により示される。   When a general controller is obtained with such modeling control parameters, the frequency characteristics of the low-frequency booster 201 are indicated by thin broken lines 173 and 183 in the graph of FIG. Is indicated by a thin dotted line 175 and a thin dotted line 185. Similarly, when a high gain servo controller is obtained, the frequency characteristic of the low-frequency booster 201 is indicated by a thick broken line 174 and a thick broken line 184 in the graph of FIG. 7, and the frequency characteristic of the phase advance / lag filter 202 is thick. A dotted line 176 and a thick dotted line 186 indicate.

この図7において、この場合の従来制御器と高ゲインサーボ制御器の周波数特性を比較すると、位相進み遅れフィルタ202はほぼ同等で低域ブースタ201のゲインが大きく異なることがわかる。すなわち、高域の位相特性をそのままに、振動的にならない程度まで低域ゲインを上げたものが並列構成における高ゲインサーボ制御器だといえる。したがって閉ループ極が振動的にならない低域ゲインの上限を求めれば、高ゲインサーボ制御器のパラメータを得ることができる。また、高ゲインサーボ制御器の低域ブースタのゲインを下げれば簡便に従来制御との中間の特性が得られる。   In FIG. 7, comparing the frequency characteristics of the conventional controller and the high gain servo controller in this case, it can be seen that the phase advance / lag filter 202 is substantially the same and the gain of the low frequency booster 201 is greatly different. That is, it can be said that a high gain servo controller in a parallel configuration is obtained by increasing the low frequency gain to such an extent that it does not vibrate while maintaining the high frequency phase characteristics. Therefore, the parameters of the high gain servo controller can be obtained by obtaining the upper limit of the low frequency gain at which the closed loop pole does not vibrate. Moreover, if the gain of the low-frequency booster of the high gain servo controller is lowered, characteristics intermediate to those of the conventional control can be easily obtained.

次に、このような制御モデルの制御パラメータを生成する制御パラメータ算出部152の構成について説明する。図9は、この場合の制御パラメータ算出部152の詳細な構成例を示すブロック図である。図9に示されるように、制御パラメータ算出部152は、入力受付部211、es算出部212、bs算出部213、abe算出部214、測定制御部215、Kpp決定部216、ゲイン余裕表示制御部217、位相余裕表示制御部218、およびパラメータ設定部219を有する。 Next, the configuration of the control parameter calculation unit 152 that generates the control parameters of such a control model will be described. FIG. 9 is a block diagram illustrating a detailed configuration example of the control parameter calculation unit 152 in this case. As shown in FIG. 9, the control parameter calculation unit 152 includes an input receiving unit 211, e s calculator 212, b s calculator 213, abe calculator 214, the measurement control unit 215, K pp determining unit 216, a gain margin A display control unit 217, a phase margin display control unit 218, and a parameter setting unit 219 are included.

入力受付部211は、入力部151を介して、外部より制御指示やパラメータの値等の入力を受け付ける。また、入力受付部211は、受け付けた制御指示をその指示に対応する処理部に供給する。さらに、入力受付部211は、受け付けたパラメータを保持し、適宜他の処理部に供給する。   The input receiving unit 211 receives input of control instructions, parameter values, and the like from the outside via the input unit 151. In addition, the input receiving unit 211 supplies the received control instruction to the processing unit corresponding to the instruction. Further, the input receiving unit 211 holds the received parameters and appropriately supplies them to other processing units.

s算出部212は、目標とするゼロクロス周波数fxおよび位相進み周波数比Arを入力受付部211から取得し、それらを用いて位相進み周波数esを算出し、abe算出部214に供給する。bs算出部213は、目標とするゼロクロス周波数fxおよび位相遅れ周波数比Brを入力受付部211から取得し、それらを用いて位相遅れ周波数bsを算出し、abe算出部214に供給する。abe算出部214は、入力受付部211より取得した低域カットオフ周波数as、bs算出部213より取得した位相遅れ周波数bs、および、es算出部212より取得した位相進み周波数esをディジタル化し、ディジタル制御パラメータa,b,eを算出する。abe算出部214は、算出した各ディジタル制御パラメータ(低域カットオフ周波数a、位相遅れ周波数b、および位相進み周波数e)を、測定制御部215に供給する。また、abe算出部214は、算出した各ディジタル制御パラメータを入力受付部211に供給して保持させる。 e s calculator 212 obtains the zero-cross frequency f x and the phase lead frequency ratio A r of the target from the input receiving unit 211, calculates the phase lead frequency e s using them, and supplies the abe calculator 214 . b s calculator 213 obtains the zero-cross frequency f x and phase lag frequency ratio B r of the target from the input receiving unit 211, calculates the phase delay frequency b s using them, and supplies the abe calculator 214 . abe calculation unit 214, a low band cut-off frequency a s obtained from the input receiving unit 211, b s phase obtained from the calculation unit 213 delays the frequency b s, and the phase lead frequency e s acquired from the e s calculator 212 Is digitized, and digital control parameters a, b and e are calculated. The abe calculation unit 214 supplies the calculated digital control parameters (the low-frequency cutoff frequency a, the phase delay frequency b, and the phase advance frequency e) to the measurement control unit 215. Also, the abe calculation unit 214 supplies the calculated digital control parameters to the input reception unit 211 and holds them.

測定制御部215は、それらのディジタル制御パラメータ、並びに、入力受付部211より取得した低域ゲインKLおよび制御器ゲインKppを、制御コマンドとともに制御演算回路143に供給し、制御部122にこれらの制御パラメータを用いた制御系の周波数特性を測定させる。 The measurement control unit 215 supplies the digital control parameters, the low-frequency gain K L and the controller gain K pp acquired from the input reception unit 211 to the control arithmetic circuit 143 together with the control command, and supplies them to the control unit 122. The frequency characteristics of the control system using the control parameters are measured.

pp決定部216は、制御部122により測定された周波数特性に基づいて、ゼロクロス周波数が、入力受付部211より取得した目標とするゼロクロス周波数fxと一致するように制御器ゲインKppを決定する。ゲイン余裕表示制御部217は、制御部122により測定された周波数特性に基づいて、ゲイン余裕に関する情報を表示部153に表示させる。位相余裕表示制御部218は、制御部122により測定された周波数特性に基づいて、位相余裕に関する情報を表示部153に表示させる。パラメータ設定部219は、例えば周波数特性が満足の行く結果となったときのように、制御パラメータの調整が終了すると、入力受付部211に保持されている各ディジタル制御パラメータ(低域カットオフ周波数a、位相遅れ周波数b、位相進み周波数e、制御器ゲインKpp、および低域ゲインKL)を制御演算回路143に供給し、正式な制御パラメータとして設定する。 K pp determination unit 216, based on the frequency characteristics measured by the control unit 122, determines the zero crossing frequency, the controller gain K pp to coincide with the zero cross frequency f x to obtained from the input receiving unit 211 targets To do. The gain margin display control unit 217 causes the display unit 153 to display information related to the gain margin based on the frequency characteristic measured by the control unit 122. The phase margin display control unit 218 causes the display unit 153 to display information regarding the phase margin based on the frequency characteristics measured by the control unit 122. When the parameter setting unit 219 completes the adjustment of the control parameter, for example, when the frequency characteristic is satisfactory, the digital setting parameter (low frequency cutoff frequency a) , Phase lag frequency b, phase advance frequency e, controller gain K pp , and low frequency gain K L ) are supplied to the control arithmetic circuit 143 and set as formal control parameters.

制御部122は、このように決定された制御パラメータを用いてサーボ制御を行う。   The control unit 122 performs servo control using the control parameters determined in this way.

次に、振動的にならない低域ゲインの上限、すなわち高ゲインサーボ制御器を実現する制御パラメータの決定法について説明する。制御系中のむだ時間要素が1サンプリング時間、2サンプリング時間、3サンプリング時間の場合について、制御パラメータ算出式からさまざまな極配置での制御パラメータKpp,KL,e、およびbを求めた。このときの結果を図10乃至図12の表に示す。また、各極位置でのゼロクロス周波数fxと位相余裕をグラフから読み取り、図13の表にまとめた。 Next, a method for determining the upper limit of the low-frequency gain that does not vibrate, that is, the control parameter for realizing the high gain servo controller will be described. When the dead time element in the control system is 1 sampling time, 2 sampling time, and 3 sampling time, control parameters K pp , K L , e, and b at various pole arrangements were obtained from the control parameter calculation formula. The results at this time are shown in the tables of FIGS. Also, read the zero crossing frequency f x and phase margin at each pole position from the graph, it is summarized in the table of FIG. 13.

まず、位相進み遅れフィルタの零点である位相進み周波数e、および、その位相進み周波数eより算出される位相進み周波数比Arについて説明する。図10乃至図12の表に示されるように算出されたeを連続系に直して位相進み周波数(−es/2π)を求め、図13の表に示すゼロクロス周波数fxに対する比を表示する。横軸を、サンプリング周波数で規格化した規格化ゼロクロス周波数fxとしたときの位相進み周波数比Arを以下の式(24)のように算出し、その結果を図14に示す。 First, the phase lead frequency e is a zero point of the phase lead-lag filter, and will be described that the phase lead phase lead frequency ratio A r calculated from the frequency e. The calculated e as shown in the table of FIGS. 10 to 12 mended continuous system obtains a phase lead frequency (-e s / 2π), and displays the ratio zero-cross frequency f x shown in the table of FIG. 13 . The horizontal axis, calculated as phase advance following equation frequency ratio A r when the normalized zero-crossing frequency f x normalized by the sampling frequency (24), and the results are shown in Figure 14.

r=(−es/2π)/fx ・・・(24) A r = (− e s / 2π) / fx (24)

図14のグラフに示されるように、位相進み周波数ほぼ一定であるが、規格化ゼロクロス周波数が大きくなるにつれ微増し、位相進み周波数比Arは、0.43乃至0.48の値をとる。一般制御器での位相進み周波数比Arの値である0.333に比べると大きいが、変化が少ないので、ここでは位相進み周波数比Arは一定値として考える。このとき、位相進み周波数比Arの値を0.43乃至0.48のどの値にしてもよいが、ここでは位相進み周波数比Ar=0.47とする。 As shown in the graph of FIG. 14, is a phase-lead frequency substantially constant, a slight increase as the normalized zero-crossing frequency increases, the phase lead frequency ratio A r takes a value of 0.43 to 0.48. Is the value of the phase lead frequency ratio A r of the general controller larger than the 0.333, but the change is small, where the phase lead frequency ratio A r is considered as a constant value. At this time, although the value of the phase lead frequency ratio A r may be the value of 0.43 to 0.48 throat, here, the phase lead frequency ratio A r = 0.47.

次に、位相進み遅れフィルタの極である位相遅れ周波数b、および、その位相遅れ周波数bより算出される位相遅れ周波数比Brについて説明する。算出されたbを連続系に直して位相遅れ周波数(−bs/2π)を求め、規格化ゼロクロス周波数fxに対する位相遅れ周波数比Brを以下の式(25)のように算出し、その結果を図15に示す。 Next, the phase lag frequency b that is the pole of the phase lag filter and the phase lag frequency ratio Br calculated from the phase lag frequency b will be described. Obtains a phase lag frequency (-b s / 2 [pi) to fix the calculated b the continuous system, and calculates a phase lag frequency ratio B r respect to the normalized zero-crossing frequency f x as shown in the following expression (25), the The results are shown in FIG.

r=(−bs/2π)/fx ・・・(25) B r = (− b s / 2π) / f x (25)

図15のグラフに示されるように、規格化ゼロクロス周波数fxが小さいときは、位相遅れ周波数比Brの値は3程度だが、規格化ゼロクロス周波数fxが大きくなると、むだ時間による位相遅れを挽回するために位相遅れ周波数比Brも16程度まで大きくなる。そこで、位相遅れ周波数bの値は、位相余裕が十分取れるように、位相遅れ周波数比Brの値が3乃至16の範囲内に限定されるという条件下で、調整されるようにする。 As shown in the graph of FIG. 15, when the normalized zero-crossing frequency f x is small, the value of the phase delay frequency ratio B r is but degree 3, the normalized zero-crossing frequency f x becomes larger, the phase delay due to the dead time In order to recover, the phase lag frequency ratio Br increases to about 16. Therefore, the value of the phase lag frequency b, such that the phase margin take sufficient, under the condition that the value of the phase lag frequency ratio B r is limited to the range of 3 to 16, to be adjusted.

なお、極葉位置においても位相遅れ周波数比Brの値が16を超える例がないことから、位相遅れ周波数比Brの値が16を超えても十分な位相余裕が得られない場合、条件に無理があって安定な極配置ができないものと考え、ゼロクロス周波数fxの値を小さくするように設定しなおしてから、再度制御パラメータを設定しなおすようにする。 Note that there is no example in which the value of the phase lag frequency ratio B r exceeds 16 even at the pole leaf position, so that a sufficient phase margin cannot be obtained even if the value of the phase lag frequency ratio B r exceeds 16. there unreasonable considered can not be a stable electrode placement, the re-set to reduce the value of the zero-cross frequency f x, so that re-setting the control parameters again.

次に位相余裕について説明する。図16に位相余裕の例を示す。図16のグラフに示されるように、規格化ゼロクロス周波数が大きくなるにつれ位相余裕は小さくなるが、どの場合でも32°以上は確保されている。さらにゼロクロス周波数を高くしようとすると、配置できない極が単位円外に出てしまうため発振してしまう。直接、位相余裕が原因で発振するわけではないが、ここでは32°をひとつの目処と考え、32°以上の位相余裕が確保できるかどうかを制御パラメータが妥当かどうかの基準にすることとする。   Next, the phase margin will be described. FIG. 16 shows an example of the phase margin. As shown in the graph of FIG. 16, the phase margin decreases as the normalized zero cross frequency increases, but in any case, 32 ° or more is secured. If an attempt is made to further increase the zero-cross frequency, poles that cannot be arranged go out of the unit circle and oscillate. Although it does not directly oscillate due to the phase margin, it is assumed here that 32 ° is one target, and whether or not the phase margin of 32 ° or more can be secured is used as a criterion for whether or not the control parameter is appropriate. .

次に、条件安定のゲイン余裕について説明する。図17に条件安定のゲイン余裕の例を示す。図17のグラフに示されるように、条件安定のゲイン余裕もゼロクロス周波数を大きくすると次第に小さくなるが、いずれの場合でも12dB以上である。そこで、ここでは12dB以上のゲイン余裕が確保できるかどうかを制御パラメータが妥当かどうかの基準にすることとする。   Next, the condition-stable gain margin will be described. FIG. 17 shows an example of a condition-stable gain margin. As shown in the graph of FIG. 17, the gain margin for condition stabilization gradually decreases as the zero cross frequency is increased, but is 12 dB or more in any case. Therefore, here, whether or not a gain margin of 12 dB or more can be secured is used as a criterion for whether or not the control parameter is appropriate.

以上より制御パラメータは、以下のような条件で決定する。   As described above, the control parameter is determined under the following conditions.

1)ゼロクロス周波数fxより位相進み周波数eを0.47fxとし、位相遅れ周波数bを3fxとする。
2)低域ゲインKLを十分小さくし、制御器ゲインKppは、ゼロクロス周波数が目標とするゼロクロス周波数fxとなるようにする。
3)ゲイン余裕が12dBとなるところまで低域ゲインKLを上げる。
4)位相余裕が32度以上あれば各制御パラメータの値を決定する。32度ない場合は位相遅れ周波数bsの値を大きくする。位相遅れ周波数bsを16より大きくしても位相余裕を32度以上にすることができない場合、ゼロクロス周波数fxの値を小さくする。
5)再度ゼロクロス周波数がfxとなるよう制御器ゲインKppの値を決める。
1) a phase lead frequency e from the zero-cross frequency f x and 0.47f x, the phase lag frequency b and 3f x.
2) small enough low-frequency gain K L, the controller gain K pp is set to be a zero-cross frequency f x of zero-crossing frequency a target.
3) Increase the low frequency gain K L until the gain margin becomes 12 dB.
4) If the phase margin is 32 degrees or more, the value of each control parameter is determined. If it is not 32 degrees, the value of the phase delay frequency b s is increased. If increasing from the 16 phase lag frequency b s can not be the phase margin above 32 degrees, decreasing the value of the zero-cross frequency f x.
5) determine the value of the controller gain K pp so again zero crossing frequency is f x.

このようにして制御パラメータが決定されたのち、低域ゲインKLを小さくすれば、一般制御器と高ゲインサーボ制御器の中間の特性が得られる。 After the control parameters have been determined in this way, by reducing the low-frequency gain K L, properties intermediate of general controller and the high gain servo controller is obtained.

次に、以上のような制御パラメータの設定に関する処理の流れについて説明する。   Next, the flow of processing relating to the above control parameter setting will be described.

最初に、図18のフローチャートを参照して、パラメータ設定処理の流れの例を説明する。入力部151を介して、例えばユーザ等の外部からの指示を受け付けると、制御パラメータ算出部152は、図18に示されるようなパラメータ算出処理を実行する。   First, an example of the flow of parameter setting processing will be described with reference to the flowchart of FIG. When an instruction from the outside such as a user is received through the input unit 151, for example, the control parameter calculation unit 152 executes a parameter calculation process as shown in FIG.

パラメータ設定処理が開始されると、入力受付部211は、入力部151を制御し、ステップS1においてカットオフ周波数asの入力を受け付け、ステップS2において目標とするゼロクロス周波数fxの入力を受け付ける。 When the parameter setting process is started, the input receiving unit 211 controls the input unit 151 accepts the input of the cut-off frequency a s in step S1, accepts an input of zero crossing frequency f x to the target in step S2.

ステップS3において、es算出部212は、位相進み周波数比Arを入力受付部211より取得する等して、位相進み周波数比Arを決定し、その位相進み周波数比Arの値を用いて位相進み周波数esを算出する。例えば、es算出部212は、上述したように、位相進み周波数比Arの値を0.47に決定し、式(24)に基づいて、位相進み周波数esを以下の式(26)のように算出する。 In step S3, e s calculation unit 212, by, for example to get from the input receiving unit 211 the frequency ratio A r phase advance, to determine the phase lead frequency ratio A r, using the value of the phase lead frequency ratio A r to calculate the phase lead frequency e s Te. For example, e s calculation unit 212, as described above, the value of the phase lead frequency ratio A r to determine 0.47, formula based on the (24), the following equation phase lead frequency e s (26) Calculate as follows.

s=−2πfx・Ar ・・・(26) e s = -2πf x · A r ··· (26)

なお、es算出部212は、この位相進み周波数比Arを入力受付部211より取得するようにしてもよいし、es算出部212が予め記憶しているようにしてもよい。 Incidentally, e s calculation unit 212 may be acquired from the input receiving unit 211 to the phase lead frequency ratio A r, may be e s calculation unit 212 are stored in advance.

ステップS4において、入力受付部211は、位相遅れ周波数比Brの入力を受け付ける。ステップS5において、bs算出部213は、式(25)に基づいて以下の式(27)のように、目標とするゼロクロス周波数fxと位相遅れ周波数比Brから位相遅れ周波数bsを算出する。 In step S4, the input accepting unit 211 accepts an input of the phase lag frequency ratio B r. In step S5, b s calculation unit 213, as in Equation (25) the following equation on the basis of (27), calculates a phase lag frequency b s zero-crossing frequency f x and phase lag frequency ratio B r of the target To do.

s=−2πfx・Br ・・・(27) b s = -2πf x · B r ··· (27)

なお、この位相遅れ周波数比Brの値は、予め定められた所定の範囲内(例えば3乃至16)に制限される。   Note that the value of the phase delay frequency ratio Br is limited to a predetermined range (for example, 3 to 16).

ステップS6において、abe算出部214は、ステップS1、ステップS3、およびステップS5の処理結果を用いてディジタル制御パラメータa,b,eを算出する。また、ステップS7において、入力受付部211は、制御器ゲインKppおよび低域ゲインKLを受け付ける。ステップS8において、測定制御部215は、制御部122に周波数特性を測定させる周波数特性測定制御処理を開始する。 In step S6, the abe calculation unit 214 calculates the digital control parameters a, b, e using the processing results of step S1, step S3, and step S5. In step S7, the input receiving unit 211 receives the controller gain K pp and the low frequency gain K L. In step S8, the measurement control unit 215 starts a frequency characteristic measurement control process that causes the control unit 122 to measure the frequency characteristic.

周波数特性測定制御処理を開始すると、測定制御部215は、パラメータ設定処理を終了する。   When the frequency characteristic measurement control process is started, the measurement control unit 215 ends the parameter setting process.

次に、図19のフローチャートを参照して、周波数特性測定制御処理の流れの例を説明する。   Next, an example of the flow of frequency characteristic measurement control processing will be described with reference to the flowchart of FIG.

周波数特性測定制御処理が開始されると、測定制御部215は、ステップS21において、パラメータ設定処理により算出されたパラメータを制御演算回路143に供給する。ステップS22において測定制御部215は、制御演算回路143を制御して、サーボをかけて開ループ周波数特性を測定させる。   When the frequency characteristic measurement control process is started, the measurement control unit 215 supplies the parameter calculated by the parameter setting process to the control arithmetic circuit 143 in step S21. In step S22, the measurement control unit 215 controls the control arithmetic circuit 143 to apply the servo and measure the open loop frequency characteristic.

測定が終了すると、Kpp決定部216は、ステップS23において、目標とするゼロクロス周波数fxを実現する制御器ゲインKppを決定する。ステップS24において、ゲイン余裕表示制御部217は、条件安定ゲイン余裕に関する情報を表示部153に表示させ、ユーザに低域ゲインKLの設定を促す。ステップS25において、ゲイン余裕表示制御部217は、低域ゲインKLが決定されたか否かを判定し、決定されたと判定した場合、処理をステップS26に進める。 When the measurement is finished, K pp determination unit 216, at step S23, determines the controller gain K pp realizing the zero-cross frequency f x to the target. In step S24, the gain margin display control unit 217 to display information about the condition stable gain margin to the display unit 153 prompts the setting of the low gain K L user. In step S25, the gain margin display control unit 217 determines whether or not the low frequency gain K L is determined. If it is determined that the low frequency gain K L is determined, the process proceeds to step S26.

位相余裕表示制御部218は、ステップS26において、位相余裕に関する情報を表示部153に表示させ、ステップS27において、位相余裕調整処理を開始させる。位相余裕調整処理を開始させると、位相余裕表示制御部218は、周波数特性測定制御処理を終了する。   In step S26, the phase margin display control unit 218 causes the display unit 153 to display information regarding the phase margin, and in step S27, the phase margin adjustment process is started. When the phase margin adjustment process is started, the phase margin display control unit 218 ends the frequency characteristic measurement control process.

また、ステップS25において、まだ低域ゲインKLの決定に至っていないと判定した場合、ゲイン余裕表示制御部217は、処理をステップS28に進める。ステップS28において、入力受付部211は、低域ゲインKLを受け付け、処理をステップS21に戻し、それ以降の処理を実行させる。 Further, in step S25, if it is determined that it has not reached yet to the determination of low-frequency gain K L, the gain margin display control unit 217 causes the process to proceed to step S28. In step S28, the input receiving unit 211 receives the low-frequency gain K L, the process returns to step S21, and executes the processing thereof and thereafter.

次に、図20のフローチャートを参照して、位相余裕調整処理の流れの例を説明する。位相余裕調整処理が開始されると、パラメータ設定部219は、ステップS41において、位相余裕が十分と判定されたか否かを判定する。十分でないと判定された場合、処理はステップS42に進められる。ステップS42において、パラメータ設定部219は、更新後の位相遅れ周波数比Brが所定の範囲内(例えば、3乃至16のいずれか)であるか否かを判定する。範囲内であると判定された場合、処理は、ステップS43に進められる。ステップS43において、パラメータ設定部219は、位相遅れ周波数比Brを受け付けるところから、すなわち、ステップS4から、図18のパラメータ設定処理を開始する。パラメータ設定処理を開始すると、パラメータ設定部219は、位相余裕調整処理を終了する。 Next, an example of the flow of phase margin adjustment processing will be described with reference to the flowchart of FIG. When the phase margin adjustment process is started, the parameter setting unit 219 determines whether or not the phase margin is determined to be sufficient in step S41. If it is determined that it is not sufficient, the process proceeds to step S42. In step S42, the parameter setting unit 219 determines whether or not the updated phase delay frequency ratio Br is within a predetermined range (for example, any one of 3 to 16). If it is determined that the value is within the range, the process proceeds to step S43. In step S43, the parameter setting unit 219, from where the accept the phase lag frequency ratio B r, i.e., the step S4, to initiate a parameter setting process in FIG. 18. When the parameter setting process is started, the parameter setting unit 219 ends the phase margin adjustment process.

また、ステップS42において、更新後の位相遅れ周波数比Brが所定の範囲外であると判定された場合、処理は、ステップS44に進められる。ステップS44において、ラメータ設定部219は、目標とするゼロクロス周波数fxを受け付けるところから、すなわち、ステップS2から、図18のパラメータ設定処理を開始する。パラメータ設定処理を開始すると、パラメータ設定部219は、位相余裕調整処理を終了する。 If it is determined in step S42 that the updated phase delay frequency ratio Br is outside the predetermined range, the process proceeds to step S44. In step S44, the parameter setting unit 219, from where the accept the zero cross frequency f x to the target, i.e., the step S2, starts a parameter setting process in FIG. 18. When the parameter setting process is started, the parameter setting unit 219 ends the phase margin adjustment process.

さらに、ステップS41において、位相余裕が十分と判定された場合、処理は、ステップS45に進められる。ステップS45において、パラメータ設定部219は、各パラメータを現在の値に決定する。ステップS45の処理を終了すると、パラメータ設定部219は、位相余裕調整処理を終了する。   Furthermore, when it is determined in step S41 that the phase margin is sufficient, the process proceeds to step S45. In step S45, the parameter setting unit 219 determines each parameter as a current value. When the process of step S45 is completed, the parameter setting unit 219 ends the phase margin adjustment process.

つまり、制御パラメータ算出部152は、測定結果の周波数特性において、ゼロクロス周波数が目標値(目標とするゼロクロス周波数fx)と一致するように制御器ゲインKppを調整し、さらに、条件安定ゲイン余裕が12dBとなるようにユーザに低域ゲインKLを調整させる。条件安定ゲイン余裕が12dBとなったら、制御パラメータ算出部152は、位相余裕が所定の値(例えば32°)以上となるようにユーザに位相遅れ周波数比Brを調整させる(値を大きくさせる)。位相遅れ周波数比Brが所定の範囲の上限(例えば16)に達しても位相余裕が十分に確保されない(32°以上にならない)場合、目標とするゼロクロス周波数fxの値に無理があるため、制御パラメータ算出部152は、その目標とするゼロクロス周波数fxの値を小さくする。制御パラメータ算出部152は、以上のような調整に関する処理を、条件安定ゲイン余裕および位相余裕が十分に確保されるまで行う。 That is, the control parameter calculation unit 152 adjusts the controller gain K pp so that the zero cross frequency matches the target value (target zero cross frequency f x ) in the frequency characteristics of the measurement result, and further, the condition stable gain margin The user adjusts the low-frequency gain K L so that becomes 12 dB. When conditions become stable gain margin and 12dB, the control parameter calculation unit 152, the phase margin (make larger value) is adjusting the phase lag frequency ratio B r to the user to a predetermined value (e.g., 32 °) or . When the phase lag frequency ratio B r can not be sufficiently ensured phase margin even reached the upper limit (e.g., 16) in a predetermined range (32 ° not more than), because of the force to the value of the zero-cross frequency f x to the target , the control parameter calculation unit 152 decreases the value of the zero-cross frequency f x to its target. The control parameter calculation unit 152 performs the processing related to the adjustment as described above until the condition stable gain margin and the phase margin are sufficiently secured.

以上のように、本発明では、制御器122のモデルを、低域ブースタ201および位相進み遅れフィルタ202の並列構成で実現することで、ユーザは、ゼロクロス周波数fxなど直観的にわかりやすい制御パラメータを用いて調整を行うことができる。具体的には、開ループ周波数特性におけるゼロクロス周波数fxから位相進み遅れフィルタの制御パラメータの暫定値が決定され、次に開ループ周波数特性を見てゼロクロス周波数が目標とするfxに一致するよう制御器ゲインKppが設定される。さらに条件安定のゲイン余裕が12dBとなるよう低域ゲインKLが決定され、最後に位相余裕が32°以上となるよう位相遅れ周波数が変更され、全体の微調整が行われる。このようにすることにより、ユーザは、各制御パラメータを直感的に理解することができ、さらに、むだ時間が異なる系に対しても同一のアルゴリズムで制御パラメータを決定することができ、最終的に、特許文献2の手法を用いて決定される高ゲインサーボパラメータと同等の良好な制御パラメータを得ることができる。さらに一般制御器との中間の低域ゲインを持たせたい場合、ユーザは、低域ブースタ201のゲインを下げることで位相余裕に大きな影響を与えずに簡便に所望の低域ゲインを実現することができる。 As described above, in the present invention, the model of the controller 122, by realizing a parallel arrangement of the low-frequency booster 201 and the phase lead-lag filter 202, the user, the intuitive control parameter intuitive like zero-cross frequency f x Can be used to make adjustments. Specifically, it determines the provisional value of the control parameter of the phase lead-lag filter from the zero cross frequency f x in the open loop frequency characteristic, so that the zero-cross frequency matches the f x to a target to then look at the open-loop frequency characteristic A controller gain K pp is set. Further conditions stable gain margin is determined low gain K L so as to be 12dB, finally it changes the phase lag frequency so that the phase margin is 32 ° or more, the overall fine-tuning of place. In this way, the user can intuitively understand each control parameter, and can further determine the control parameter with the same algorithm even for systems with different dead times. A good control parameter equivalent to the high gain servo parameter determined using the method of Patent Document 2 can be obtained. Furthermore, when it is desired to have a low-frequency gain intermediate to that of the general controller, the user can easily achieve the desired low-frequency gain without greatly affecting the phase margin by reducing the gain of the low-frequency booster 201. Can do.

なお、以上においては、ゲイン余裕表示制御部217や位相余裕表示制御部218が、ゲイン余裕や位相余裕に関する情報を表示部153に表示させることにより、ユーザに、所定のアルゴリズムに従って制御パラメータを調整させるように説明したが、このとき、ゲイン余裕や位相余裕に関する情報とともに、所定のアルゴリズムに従って制御パラメータを調整するように促す案内メッセージ等の情報を表示部153に表示させるようにしてもよい。   In the above, the gain margin display control unit 217 and the phase margin display control unit 218 cause the user to adjust the control parameters according to a predetermined algorithm by causing the display unit 153 to display information on the gain margin and the phase margin. As described above, at this time, information such as a guidance message prompting the user to adjust the control parameter according to a predetermined algorithm may be displayed on the display unit 153 together with information on the gain margin and the phase margin.

また、ユーザの代わりに制御パラメータ算出部152が、測定結果であるゲイン余裕や位相余裕に基づいて制御パラメータの調整を行うようにしてもよい。   Further, instead of the user, the control parameter calculation unit 152 may adjust the control parameter based on the gain margin and the phase margin which are measurement results.

図21は、その場合の制御パラメータ算出部152の構成例を示すブロック図である。図21に示されるように、この場合の制御パラメータ算出部152は、図9の場合と基本的に同様の構成を有するが、図9のゲイン余裕表示制御部217および位相余裕表示制御部218の代わりに、ゲイン余裕調整部317および位相余裕調整部318を有する。   FIG. 21 is a block diagram illustrating a configuration example of the control parameter calculation unit 152 in that case. As shown in FIG. 21, the control parameter calculation unit 152 in this case has basically the same configuration as that in FIG. 9, but the gain margin display control unit 217 and the phase margin display control unit 218 in FIG. Instead, a gain margin adjustment unit 317 and a phase margin adjustment unit 318 are provided.

ゲイン余裕調整部317は、上述したアルゴリズムに従って、制御部122において測定された周波数特性の、条件安定ゲイン余裕の値に応じて、低域ゲインKLを調整する。具体的には、ゲイン余裕調整部317は、条件安定ゲイン余裕が所定の値(例えば12dB)となるように低域ゲインKLを調整する。より具体的には、ゲイン余裕調整部317は、条件安定ゲイン余裕が12dBより大きい場合、低域ゲインKLを大きくし、条件安定ゲイン余裕が12dBより小さい場合、低域ゲインKLを小さくする。 Gain margin adjusting unit 317, according to the algorithm described above, the measured frequency characteristic in the control unit 122, according to the value of the condition stable gain margin, to adjust the low-frequency gain K L. Specifically, the gain margin adjusting unit 317, the condition stabilized gain margin adjust the low gain K L to a predetermined value (for example 12dB). More specifically, the gain margin adjusting unit 317, if the condition stable gain margin is greater than 12dB, and increase the low frequency gain K L, condition stable gain margin if 12dB less, to reduce the low-frequency gain K L .

位相余裕調整部318は、上述したアルゴリズムに従って、制御部122において測定された周波数特性の、位相余裕の値に応じて、位相遅れ周波数比Brを調整する。具体的には、位相余裕が十分に大きくなるまで(予め定められた所定の閾値以上になるまで)、位相遅れ周波数比Brを大きくする。より具体的には、位相余裕調整部318は、位相余裕が十分に大きくない場合、値が所定量大きくなるように位相遅れ周波数比Brを再設定し、それに基づいて各種制御パラメータを再設定させてから、再度周波数特性を測定させる。 The phase margin adjustment unit 318 adjusts the phase lag frequency ratio Br according to the phase margin value of the frequency characteristic measured by the control unit 122 according to the algorithm described above. Specifically, the phase lag frequency ratio Br is increased until the phase margin becomes sufficiently large (until a predetermined threshold value or higher). More specifically, when the phase margin is not sufficiently large, the phase margin adjustment unit 318 resets the phase lag frequency ratio Br so that the value is increased by a predetermined amount, and resets various control parameters based thereon. Then, the frequency characteristic is measured again.

なお、上述したように、上述したアルゴリズムにおいては、位相遅れ周波数比Brの値は所定の範囲内(例えば3以上16以下)に制限される。従って、位相遅れ周波数比Brの値がその範囲の上限(例えば16)より大きくなる場合、位相余裕調整部318は、値が所定量小さくなるように、目標とするゼロクロス周波数fxを再設定し、それに基づいた各種制御パラメータを再設定させてから、再度周波数特性を測定させる。 As described above, in the algorithm described above, the value of the phase delay frequency ratio Br is limited to a predetermined range (for example, 3 or more and 16 or less). Therefore, when the value of the phase lag frequency ratio Br becomes larger than the upper limit (for example, 16) of the range, the phase margin adjustment unit 318 resets the target zero-cross frequency fx so that the value is reduced by a predetermined amount. Then, after resetting various control parameters based thereon, the frequency characteristics are measured again.

そして、条件安定ゲイン余裕および位相余裕の条件が満たされた場合、パラメータ設定部219は、各制御パラメータをそのときの値に設定する。   Then, when the conditions of the condition stable gain margin and the phase margin are satisfied, the parameter setting unit 219 sets each control parameter to the value at that time.

このようなパラメータ算出処理の流れの例を図22乃至図24のフローチャートを参照して説明する。このパラメータ算出処理のアルゴリズムは、図18乃至図20のフローチャートを参照して説明した各処理の場合と同様である。したがって、このパラメータ算出処理は、基本的に図18乃至図20のフローチャートを参照して説明した各処理の場合と同様に行われる。   An example of the flow of such parameter calculation processing will be described with reference to the flowcharts of FIGS. The algorithm of this parameter calculation process is the same as that of each process described with reference to the flowcharts of FIGS. Therefore, this parameter calculation process is basically performed in the same manner as in the case of each process described with reference to the flowcharts of FIGS.

パラメータ算出処理が開始されると、入力受付部211は、入力部151を制御し、図22のステップS101においてカットオフ周波数asの入力を受け付け、ステップS102において目標とするゼロクロス周波数fxの入力を受け付ける。ステップS103において、es算出部212は、位相進み周波数比Arを決定し、その位相進み周波数比Arの値を用いて位相進み周波数esを算出する。 The parameter calculation process is started, the input receiving unit 211 controls the input unit 151 accepts the input of the cut-off frequency a s in step S101 of FIG. 22, the input of the zero-crossing frequency f x to the target in step S102 Accept. In step S103, e s calculation unit 212 determines the phase lead frequency ratio A r, calculates a phase lead frequency e s using the value of the phase lead frequency ratio A r.

ステップS104において、入力受付部211は、位相遅れ周波数比Brの入力を受け付ける。ステップS105において、bs算出部213は、目標とするゼロクロス周波数fxと位相遅れ周波数比Brを用いて位相遅れ周波数bsを算出する。ステップS106において、abe算出部214は、ステップS101、ステップS103、およびステップS105の処理結果を用いてディジタル制御パラメータa,b,eを算出する。また、ステップS107において、入力受付部211は、制御器ゲインKppおよび低域ゲインKLを受け付け、処理を図23のステップS121に進める。 In step S104, the input accepting unit 211 accepts an input of the phase lag frequency ratio B r. In step S105, b s calculation unit 213 calculates a phase lag frequency b s using a zero-crossing frequency f x and phase lag frequency ratio B r a target. In step S106, the abe calculation unit 214 calculates the digital control parameters a, b, e using the processing results of step S101, step S103, and step S105. In step S107, the input reception unit 211 receives the controller gain K pp and the low frequency gain K L and advances the process to step S121 in FIG.

図23のステップS121において、測定制御部215は、カットオフ周波数a、位相遅れ周波数b、位相進み周波数e、制御器ゲインKpp、および低域ゲインKL等の各種ディジタル制御パラメータを制御演算回路143に転送する。ステップS122において測定制御部215は、制御演算回路143を制御して、サーボをかけて開ループ周波数特性を測定させる。 In step S121 of FIG. 23, the measurement control unit 215 controls various digital control parameters such as a cut-off frequency a, a phase delay frequency b, a phase advance frequency e, a controller gain K pp , and a low frequency gain K L as a control arithmetic circuit. Forward to 143. In step S122, the measurement control unit 215 controls the control arithmetic circuit 143 to apply servo and measure the open loop frequency characteristic.

測定が終了すると、Kpp決定部216は、ステップS123において、目標とするゼロクロス周波数fxを実現する制御器ゲインKppを決定する。ステップS124において、ゲイン余裕調整部317は、測定により得られた周波数特性の条件安定ゲイン余裕を算出する。ゲイン余裕調整部317は、ステップS125において、算出された条件安定ゲイン余裕が所定の値(例えば12dB)であるか否かを判定し、所定の値でないと判定した場合、処理をステップS126に進める。 When the measurement is finished, K pp determination unit 216, at step S123, determines the controller gain K pp realizing the zero-cross frequency f x to the target. In step S124, the gain margin adjustment unit 317 calculates the condition stable gain margin of the frequency characteristic obtained by the measurement. In step S125, the gain margin adjustment unit 317 determines whether or not the calculated conditional stability gain margin is a predetermined value (for example, 12 dB). If it is determined that the gain is not a predetermined value, the process proceeds to step S126. .

ステップS126において、ゲイン余裕調整部317は、算出された条件安定ゲイン余裕がその所定の値(例えば12dB)より大きいか否かを判定する。条件安定ゲイン余裕が所定の値より大きいと判定された場合、ゲイン余裕調整部317は、低域ゲインKLの値を大きくし、ステップS121以降の処理を繰り返させ、開ループ周波数特性を再度測定させる。 In step S126, the gain margin adjustment unit 317 determines whether or not the calculated conditional stability gain margin is larger than a predetermined value (for example, 12 dB). When it is determined that the condition stable gain margin is greater than the predetermined value, the gain margin adjustment unit 317 increases the value of the low-frequency gain K L , repeats the processing after step S121, and measures the open loop frequency characteristics again. Let

また、ステップS126において、条件安定ゲイン余裕が所定の値より小さいと判定された場合、ゲイン余裕調整部317は、低域ゲインKLの値を小さくし、ステップS121以降の処理を繰り返させ、開ループ周波数特性を再度測定させる。 If it is determined in step S126 that the condition stable gain margin is smaller than the predetermined value, the gain margin adjustment unit 317 decreases the value of the low-frequency gain K L , repeats the processing from step S121 onward, and opens it. The loop frequency characteristic is measured again.

ステップS125において、条件安定ゲイン余裕が所定の値であると判定された場合、ゲイン余裕調整部317は、処理を図24のステップS141に進める。   If it is determined in step S125 that the conditional stability gain margin is a predetermined value, the gain margin adjustment unit 317 advances the processing to step S141 in FIG.

図24のステップS141において、位相余裕調整部318は、測定により得られた周波数特性の位相余裕を算出する。位相余裕調整部318は、ステップS142において、算出された位相余裕を予め定められた所定の値(例えば32°)と比較し、その位相余裕が十分に大きいか否かを判定する。十分に大きいと判定した場合、位相余裕調整部318は、処理をステップS143に進める。ステップS143において、パラメータ設定部219は、各制御パラメータの値を現在の値に決定し、パラメータ算出処理を終了する。   In step S141 in FIG. 24, the phase margin adjustment unit 318 calculates the phase margin of the frequency characteristic obtained by the measurement. In step S142, the phase margin adjustment unit 318 compares the calculated phase margin with a predetermined value (for example, 32 °) and determines whether or not the phase margin is sufficiently large. When it determines with it being large enough, the phase margin adjustment part 318 advances a process to step S143. In step S143, the parameter setting unit 219 determines the value of each control parameter as the current value, and ends the parameter calculation process.

また、ステップS142において、位相余裕が十分大きくないと判定した場合、位相余裕調整部318は、処理をステップS144に進める。ステップS144において、位相余裕調整部318は、位相遅れ周波数比Brを所定量大きくする。位相余裕調整部318は、ステップS145において、位相遅れ周波数比Brの値が所定の範囲(例えば3乃至16)内であるか否かを判定する。 If it is determined in step S142 that the phase margin is not sufficiently large, the phase margin adjustment unit 318 advances the process to step S144. In step S144, the phase margin adjustment unit 318 increases the phase lag frequency ratio Br by a predetermined amount. Phase margin adjustment section 318 determines in step S145, the value of the phase delay frequency ratio B r is whether it is within a predetermined range (e.g. 3 to 16).

ステップS145において、位相遅れ周波数比Brの値が所定の範囲(例えば3乃至16)内であると判定した場合、位相余裕調整部318は、処理を図22のステップS105に戻し、それ以降の処理を実行させる。つまり、位相余裕調整部318は、更新した位相遅れ周波数比Brを用いて位相遅れ周波数b(bs)も更新させ、再度、開ループ周波数特性を測定させる。 In step S145, if the value of the phase delay frequency ratio B r is determined to be within a predetermined range (e.g. 3 to 16), the phase margin adjustment section 318 returns the process to step S105 of FIG. 22, the subsequent Execute the process. That is, the phase margin adjustment unit 318 updates the phase lag frequency b (b s ) using the updated phase lag frequency ratio Br , and measures the open loop frequency characteristic again.

また、位相余裕調整部318は、図24のステップS145において、位相遅れ周波数比Brの値が所定の範囲(例えば3乃至16)外、すなわち、その範囲の上限(例えば16)より大きいと判定した場合、処理をステップS146に進める。ステップS146において、位相余裕調整部318は、目標とするゼロクロス周波数fxの値を所定量小さくする。ステップS146の処理を終了すると、位相余裕調整部318は、処理を図22のステップS103に戻し、それ以降の処理を実行させる。つまり、位相余裕調整部318は、更新した、目標とするゼロクロス周波数fxを用いて位相進み周波数e(es)や位相遅れ周波数b(bs)も更新させ、再度、開ループ周波数特性を測定させる。 Further, the phase margin adjustment section 318, in step S145 of FIG. 24, the range value of the phase lag frequency ratio B r is a predetermined (e.g., 3 to 16) outside, i.e., greater than the upper limit (e.g., 16) of the range determination If so, the process proceeds to step S146. In step S146, the phase margin adjustment section 318 to reduce the predetermined amount the value of the zero-cross frequency f x to the target. When the process of step S146 is completed, the phase margin adjustment unit 318 returns the process to step S103 of FIG. 22 to execute the subsequent processes. That is, the phase margin adjustment unit 318, updated, using the zero-crossing frequency f x to the target phase lead frequency e (e s) and the phase lag frequency b (b s) also is updated again, the open-loop frequency characteristic Let me measure.

つまり、制御パラメータ算出部152は、測定結果の周波数特性において、ゼロクロス周波数が目標値(目標とするゼロクロス周波数fx)と一致するように制御器ゲインKppを調整し、さらに、条件安定ゲイン余裕が12dBとなるように低域ゲインKLを調整する。条件安定ゲイン余裕が12dBとなったら、制御パラメータ算出部152は、位相余裕が所定の値(例えば32°)以上となるように位相遅れ周波数比Brを調整する(値を大きくさせる)。位相遅れ周波数比Brが所定の範囲の上限(例えば16)に達しても位相余裕が十分に確保されない(32°以上にならない)場合、制御パラメータ算出部152は、目標とするゼロクロス周波数fxの値に無理があるため、その目標とするゼロクロス周波数fxの値を小さくする。制御パラメータ算出部152は、以上のような調整に関する処理を、条件安定ゲイン余裕および位相余裕が十分に確保されるまで行う。 That is, the control parameter calculation unit 152 adjusts the controller gain K pp so that the zero cross frequency matches the target value (target zero cross frequency f x ) in the frequency characteristics of the measurement result, and further, the condition stable gain margin The low-frequency gain K L is adjusted so that becomes 12 dB. When the conditional stability gain margin becomes 12 dB, the control parameter calculation unit 152 adjusts the phase delay frequency ratio Br so that the phase margin becomes a predetermined value (for example, 32 °) or more (increases the value). When the phase lag frequency ratio B r is not sufficiently secured the phase margin even reached the upper limit (e.g., 16) in a predetermined range (32 ° not more than), the control parameter calculation unit 152, zero-cross the target frequency f x because there is unreasonable value, decreasing the value of the zero-cross frequency f x to its target. The control parameter calculation unit 152 performs the processing related to the adjustment as described above until the condition stable gain margin and the phase margin are sufficiently secured.

以上のように、この場合の制御パラメータ算出部152は、所定のアルゴリズムに従って、制御器122のモデルを低域ブースタ201および位相進み遅れフィルタ202の並列構成で実現する制御パラメータを適切に算出することができる。このようにすることにより、ユーザは、より容易に各制御パラメータの設定を適切に行うことができる。例えば、特許文献2の手法を用いて決定される高ゲインサーボパラメータと同等の良好な制御パラメータを得ることもできるし、位相余裕に大きな影響を与えずに簡便に所望の低域ゲインを実現することもできる。   As described above, the control parameter calculation unit 152 in this case appropriately calculates the control parameter for realizing the model of the controller 122 by the parallel configuration of the low-frequency booster 201 and the phase advance / lag filter 202 according to a predetermined algorithm. Can do. By doing in this way, the user can set each control parameter appropriately more easily. For example, it is possible to obtain a good control parameter equivalent to a high gain servo parameter determined using the method of Patent Document 2, and to easily achieve a desired low-frequency gain without greatly affecting the phase margin. You can also

なお、以上においては、本発明を、記録再生素子を光ディスクの記録面に対して垂直方向に制御するフォーカスエラー制御に適用する場合について説明したが、本発明は、記録再生素子を光ディスクの記録面に対して水平方向に制御するトラッキングエラー制御にも適用可能である。   In the above, the case where the present invention is applied to the focus error control in which the recording / reproducing element is controlled in the direction perpendicular to the recording surface of the optical disc has been described. However, the present invention can also be applied to tracking error control that controls the horizontal direction.

また、以上においては本発明を適用する装置として、光ディスク記録再生装置について説明したが、本発明は、これに限らず、上述したフォーカスエラー制御と同等のサーボ制御が必要な装置、例えば、光ディスクに記録されているデータを読み出して再生し、光ディスクにデータの書き込みは行わない光ディスク再生装置や、光ディスクにデータの書き込みを行い、読み出しは行わない光ディスク記録装置であってもよい。また、記録媒体は、磁気ディスク、光磁気ディスク等、光ディスク以外であってもよい。   In the above description, the optical disk recording / reproducing apparatus is described as an apparatus to which the present invention is applied. However, the present invention is not limited to this, and the present invention is not limited to this. It may be an optical disk reproducing apparatus that reads and reproduces recorded data and does not write data to the optical disk, or an optical disk recording apparatus that writes data to the optical disk and does not read it. The recording medium may be other than an optical disk such as a magnetic disk or a magneto-optical disk.

さらに、本発明は、上述したフォーカスエラー制御と同等のサーボ制御が必要なもの、すなわち、制御対象の角度又は位置を目標値へ向けて動作制御する制御系を用いるものであれば、どのような装置(制御系)にも適用可能であり、制御対象は記録再生素子(再生専用素子、記録専用素子も含む)以外であってもよい。また、制御対象を別体としてもよく、例えば図4の例において、制御部122および制御パラメータ生成部124を、外部の制御対象である記録再生素子121(電磁アクチュエータ123)を制御する1つの制御装置125としてもよい。もちろん、制御装置125に電磁アクチュエータ123を含めるようにしてもよい。   Furthermore, the present invention can be applied to any servo control that is equivalent to the focus error control described above, that is, any device that uses a control system that controls the angle or position of a control target toward a target value. The present invention can also be applied to an apparatus (control system), and the controlled object may be other than a recording / reproducing element (including a reproduction-only element and a recording-only element). Further, the control target may be a separate body. For example, in the example of FIG. 4, the control unit 122 and the control parameter generation unit 124 control the recording / reproducing element 121 (electromagnetic actuator 123) that is an external control target. The device 125 may be used. Of course, the electromagnetic actuator 123 may be included in the control device 125.

さらに、制御パラメータ生成部124を、外部の制御部122において使用される制御パラメータを生成する1つの装置(制御パラメータ生成装置)としてもよい。   Furthermore, the control parameter generation unit 124 may be a single device (control parameter generation device) that generates control parameters used in the external control unit 122.

上述した一連の処理は、ハードウェアにより実行させることもできるし、ソフトウエアにより実行させることもできる。この場合、例えば、図25に示されるようなパーソナルコンピュータとして構成されるようにしてもよい。   The series of processes described above can be executed by hardware or can be executed by software. In this case, for example, a personal computer as shown in FIG. 25 may be configured.

図25において、パーソナルコンピュータ400のCPU401は、ROM402に記憶されているプログラム、または記憶部413からRAM403にロードされたプログラムに従って各種の処理を実行する。RAM403にはまた、CPU401が各種の処理を実行する上において必要なデータなども適宜記憶される。   In FIG. 25, the CPU 401 of the personal computer 400 executes various processes according to a program stored in the ROM 402 or a program loaded from the storage unit 413 to the RAM 403. The RAM 403 also appropriately stores data necessary for the CPU 401 to execute various processes.

CPU401、ROM402、およびRAM403は、バス404を介して相互に接続されている。このバス404にはまた、入出力インタフェース410も接続されている。   The CPU 401, ROM 402, and RAM 403 are connected to each other via a bus 404. An input / output interface 410 is also connected to the bus 404.

入出力インタフェース410には、キーボード、マウスなどよりなる入力部411、CRTディスプレイやLCDなどよりなるディスプレイ、並びにスピーカなどよりなる出力部412、ハードディスクなどより構成される記憶部413、モデムなどより構成される通信部414が接続されている。通信部414は、インターネットを含むネットワークを介しての通信処理を行う。   The input / output interface 410 includes an input unit 411 including a keyboard and a mouse, a display including a CRT display and an LCD, an output unit 412 including a speaker, a storage unit 413 including a hard disk, a modem, and the like. A communication unit 414 is connected. The communication unit 414 performs communication processing via a network including the Internet.

入出力インタフェース410にはまた、必要に応じてドライブ415が接続され、磁気ディスク、光ディスク、光磁気ディスク、或いは半導体メモリなどのリムーバブルメディア421が適宜装着され、それらから読み出されたコンピュータプログラムが、必要に応じて記憶部413にインストールされる。   A drive 415 is connected to the input / output interface 410 as necessary, and a removable medium 421 such as a magnetic disk, an optical disk, a magneto-optical disk, or a semiconductor memory is appropriately mounted, and a computer program read from them is It is installed in the storage unit 413 as necessary.

上述した一連の処理をソフトウエアにより実行させる場合には、そのソフトウエアを構成するプログラムが、ネットワークや記録媒体からインストールされる。   When the above-described series of processing is executed by software, a program constituting the software is installed from a network or a recording medium.

この記録媒体は、例えば、図25に示されるように、装置本体とは別に、ユーザにプログラムを配信するために配布される、プログラムが記録されている磁気ディスク(フレキシブルディスクを含む)、光ディスク(CD-ROM(Compact Disc - Read Only Memory),DVD(Digital Versatile Disc)を含む)、光磁気ディスク(MD(Mini Disc)を含む)、もしくは半導体メモリなどよりなるリムーバブルメディア421により構成されるだけでなく、装置本体に予め組み込まれた状態でユーザに配信される、プログラムが記録されているROM402や、記憶部413に含まれるハードディスクなどで構成される。   For example, as shown in FIG. 25, this recording medium is distributed to distribute a program to a user separately from the apparatus main body, and includes a magnetic disk (including a flexible disk) on which a program is recorded, an optical disk ( It is only composed of removable media 421 consisting of CD-ROM (compact disc-read only memory), DVD (including digital versatile disc), magneto-optical disc (including MD (mini disc)), or semiconductor memory. Rather, it is composed of a ROM 402 on which a program is recorded and a hard disk included in the storage unit 413, which is distributed to the user in a state of being incorporated in the apparatus main body in advance.

なお、本明細書において、記録媒体に記録されるプログラムを記述するステップは、記載された順序に沿って時系列的に行われる処理はもちろん、必ずしも時系列的に処理されなくとも、並列的あるいは個別に実行される処理をも含むものである。   In the present specification, the step of describing the program recorded on the recording medium is not limited to the processing performed in chronological order according to the described order, but is not necessarily performed in chronological order. It also includes processes that are executed individually.

また、本明細書において、システムとは、複数のデバイス(装置)により構成される装置全体を表わすものである。   Further, in this specification, the system represents the entire apparatus constituted by a plurality of devices (apparatuses).

なお、以上において、1つの装置として説明した構成を分割し、複数の装置として構成するようにしてもよい。逆に、以上において複数の装置として説明した構成をまとめて1つの装置として構成されるようにしてもよい。また、各装置の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置の構成の一部を他の装置の構成に含めるようにしてもよい。つまり、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。   In the above, the configuration described as one device may be divided and configured as a plurality of devices. Conversely, the configurations described above as a plurality of devices may be combined into a single device. Of course, configurations other than those described above may be added to the configuration of each device. Furthermore, if the configuration and operation of the entire system are substantially the same, a part of the configuration of a certain device may be included in the configuration of another device. That is, the embodiment of the present invention is not limited to the above-described embodiment, and various modifications can be made without departing from the gist of the present invention.

制御器のモデルの例を示す図である。It is a figure which shows the example of the model of a controller. 開ループ周波数特性の例を示す図である。It is a figure which shows the example of an open loop frequency characteristic. 本発明を適用した光ディスク記録再生装置の構成例を示すブロック図である。It is a block diagram which shows the structural example of the optical disk recording / reproducing apparatus to which this invention is applied. ピックアップの制御に関する構成の詳細な例を示すブロック図である。It is a block diagram which shows the detailed example of the structure regarding control of a pickup. 図4の制御系を示すディジタル制御モデルの例を示すブロック図である。It is a block diagram which shows the example of the digital control model which shows the control system of FIG. 図4の制御系を示すディジタル制御モデルの他の例を示すブロック図である。It is a block diagram which shows the other example of the digital control model which shows the control system of FIG. 開ループ周波数特性の例を示す図である。It is a figure which shows the example of an open loop frequency characteristic. 本発明を適用した制御器のモデルの例を示す図である。It is a figure which shows the example of the model of the controller to which this invention is applied. 図4の制御パラメータ算出部の詳細な構成例を示すブロック図である。FIG. 5 is a block diagram illustrating a detailed configuration example of a control parameter calculation unit in FIG. 4. 極位置毎の制御パラメータの算出結果の例を示す図である。It is a figure which shows the example of the calculation result of the control parameter for every pole position. 極位置毎の制御パラメータの算出結果の、他の例を示す図である。It is a figure which shows the other example of the calculation result of the control parameter for every pole position. 極位置毎の制御パラメータの算出結果の、さらに他の例を示す図である。It is a figure which shows the further another example of the calculation result of the control parameter for every pole position. 極位置毎のゼロクロス周波数および位相余裕の算出結果の例を示す図である。It is a figure which shows the example of the calculation result of the zero cross frequency for every pole position, and a phase margin. 規格化ゼロクロス周波数と位相進み周波数比の関係の例を示すグラフである。It is a graph which shows the example of the relationship between the normalized zero cross frequency and a phase advance frequency ratio. 規格化ゼロクロス周波数と位相遅れ周波数比の関係の例を示すグラフである。It is a graph which shows the example of the relationship between the normalized zero cross frequency and a phase lag frequency ratio. 規格化ゼロクロス周波数と位相余裕の関係の例を示すグラフである。It is a graph which shows the example of the relationship between the normalization zero cross frequency and a phase margin. 規格化ゼロクロス周波数と条件安定ゲイン余裕の関係の例を示すグラフである。It is a graph which shows the example of the relationship between a standardized zero cross frequency and a condition stable gain margin. パラメータ設定処理の流れの例を説明するフローチャートである。It is a flowchart explaining the example of the flow of a parameter setting process. 周波数特性測定制御処理の流れの例を説明するフローチャートである。It is a flowchart explaining the example of the flow of a frequency characteristic measurement control process. 位相余裕調整処理の流れの例を説明するフローチャートである。It is a flowchart explaining the example of the flow of a phase margin adjustment process. 図4の制御パラメータ算出部の、他の詳細な構成例を示すブロック図である。FIG. 5 is a block diagram illustrating another detailed configuration example of the control parameter calculation unit in FIG. 4. パラメータ算出処理の流れの例を説明するフローチャートである。It is a flowchart explaining the example of the flow of a parameter calculation process. パラメータ算出処理の流れの例を説明する、図22に続くフローチャートである。FIG. 23 is a flowchart following FIG. 22 for explaining an example of the flow of parameter calculation processing. パラメータ算出処理の流れの例を説明する、図23に続くフローチャートである。24 is a flowchart following FIG. 23 for explaining an example of the flow of parameter calculation processing. 本発明を適用したパーソナルコンピュータの構成例を示すブロック図である。It is a block diagram which shows the structural example of the personal computer to which this invention is applied.

符号の説明Explanation of symbols

100 光ディスク記録再生装置, 101 システムコントローラ, 104 サーボ制御部, 106 光学ヘッド部, 107 光ディスク, 121 記録再生素子, 122 制御部, 123 電磁アクチュエータ, 124 制御パラメータ生成部, 143 制御演算回路, 152 制御パラメータ算出部, 201 低域ブースタ, 202 位相進み遅れフィルタ, 204 制御器ゲイン, 211 入力受付部, 212 es算出部, 213 bs算出部, 214 abe算出部, 215 測定制御部, 216 Kpp決定部, 217 ゲイン余裕表示制御部, 218 位相余裕表示制御部, 219 パラメータ設定部, 317 ゲイン余裕調整部, 318 位相余裕調整部   DESCRIPTION OF SYMBOLS 100 Optical disk recording / reproducing apparatus, 101 System controller, 104 Servo control part, 106 Optical head part, 107 Optical disk, 121 Recording / reproducing element, 122 Control part, 123 Electromagnetic actuator, 124 Control parameter production | generation part, 143 Control arithmetic circuit, 152 Control parameter Calculation unit, 201 low frequency booster, 202 phase advance / delay filter, 204 controller gain, 211 input reception unit, 212 es calculation unit, 213 bs calculation unit, 214 abe calculation unit, 215 measurement control unit, 216 Kpp determination unit, 217 Gain margin display control unit, 218 Phase margin display control unit, 219 Parameter setting unit, 317 Gain margin adjustment unit, 318 Phase margin adjustment unit

Claims (9)

制御系の低域強調を行う低域強調演算手段、および、前記制御系の位相進み遅れ特性を実現する位相進み遅れ演算手段を備え、互いに並列に接続される前記低域強調演算手段および前記位相進み遅れ演算手段により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力を算出する制御演算手段と、
前記制御系の開ループ周波数特性のゼロクロス周波数から前記位相進み遅れ特性の零点および極を、制御パラメータとして算出する制御パラメータ算出手段と
を備え、
前記制御演算手段は、前記制御パラメータ算出手段により制御パラメータとして算出された前記位相進み遅れ特性の零点および極を用いて、前記制御出力を算出する
情報処理装置。
The low-frequency emphasis calculating means for performing low-frequency emphasis of the control system, and the phase advance / delay arithmetic means for realizing the phase advance / delay characteristics of the control system, and the low-frequency emphasis calculating means and the phase connected in parallel to each other Control calculation means for calculating a control output for controlling the operation of the angle or position of the control target toward the target value by the advance / delay calculation means;
Control parameter calculation means for calculating, as control parameters, the zero point and pole of the phase advance / lag characteristic from the zero cross frequency of the open loop frequency characteristic of the control system,
The information processing apparatus that calculates the control output using the zero point and pole of the phase advance / lag characteristic calculated as the control parameter by the control parameter calculation unit.
前記制御パラメータ算出手段は、前記ゼロクロス周波数、位相進み周波数比、および所定の係数を乗算することにより前記位相進み遅れ特性の零点を算出する
請求項1に記載の情報処理装置。
The information processing apparatus according to claim 1, wherein the control parameter calculation unit calculates the zero point of the phase advance / lag characteristic by multiplying the zero cross frequency, the phase advance frequency ratio, and a predetermined coefficient.
前記位相進み周波数比の値の範囲は、0.43乃至0.48である
請求項2に記載の情報処理装置。
The information processing apparatus according to claim 2, wherein a range of a value of the phase advance frequency ratio is 0.43 to 0.48.
前記制御パラメータ算出手段は、前記ゼロクロス周波数、位相遅れ周波数比、および所定の係数を乗算することにより前記位相進み遅れ特性の極を算出する
請求項1に記載の情報処理装置。
The information processing apparatus according to claim 1, wherein the control parameter calculation unit calculates the pole of the phase lead / lag characteristic by multiplying the zero cross frequency, the phase lag frequency ratio, and a predetermined coefficient.
前記位相遅れ周波数比の値の範囲は、3乃至16である
請求項4に記載の情報処理装置。
The information processing apparatus according to claim 4, wherein a range of the value of the phase delay frequency ratio is 3 to 16. 6.
前記制御パラメータ算出手段は、前記低域強調演算手段のカットオフ周波数、並びに、前記位相進み遅れ特性の零点および極を、サンプリング周波数に応じて離散化する
請求項1に記載の情報処理装置。
The information processing apparatus according to claim 1, wherein the control parameter calculation unit discretizes a cutoff frequency of the low-frequency emphasis calculation unit and a zero point and a pole of the phase advance / lag characteristic according to a sampling frequency.
制御パラメータ算出手段が、互いに並列に接続される、制御系の低域強調を行う低域強調演算部、および、前記制御系の位相進み遅れ特性を実現する位相進み遅れ演算部の、前記位相進み遅れ特性の零点および極を、制御パラメータとして、前記制御系の開ループ周波数特性のゼロクロス周波数から算出し、
制御演算手段が、制御パラメータとして算出された前記位相進み遅れ特性の零点および極を用いて、互いに並列に接続される前記低域強調演算部および前記位相進み遅れ演算部により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力を算出する
情報処理方法。
The phase advance of the low-frequency emphasis calculation unit that performs low-frequency emphasis of the control system, and the phase advance / delay calculation unit that realizes the phase advance / delay characteristic of the control system, which are connected in parallel with each other, The zero point and pole of the delay characteristic are calculated as control parameters from the zero cross frequency of the open loop frequency characteristic of the control system,
The control calculation means uses the zero point and pole of the phase advance / delay characteristic calculated as a control parameter, and the low frequency emphasis calculation unit and the phase advance / delay calculation unit connected in parallel with each other An information processing method for calculating a control output for controlling the movement of a position toward a target value.
情報を処理するためにコンピュータを、
互いに並列に接続される、制御系の低域強調を行う低域強調演算部、および、前記制御系の位相進み遅れ特性を実現する位相進み遅れ演算部の、前記位相進み遅れ特性の零点および極を、制御パラメータとして、前記制御系の開ループ周波数特性のゼロクロス周波数から算出する制御パラメータ算出手段、
制御パラメータとして算出された前記位相進み遅れ特性の零点および極を用いて、互いに並列に接続される前記低域強調演算部および前記位相進み遅れ演算部により、制御対象の角度又は位置を目標値へ向けて動作制御する制御出力を算出する制御演算手段
として機能させるためのプログラム。
Computer to process information,
A zero point and a pole of the phase advance / delay characteristics of a low range emphasis calculation unit that performs low frequency emphasis of the control system and a phase advance / delay calculation unit that realizes the phase advance / delay characteristic of the control system, connected in parallel to each other Control parameter calculation means for calculating from the zero cross frequency of the open loop frequency characteristics of the control system as a control parameter,
Using the zero point and pole of the phase advance / delay characteristic calculated as a control parameter, the low-frequency emphasis calculation unit and the phase advance / delay calculation unit connected in parallel to each other change the angle or position of the control target to the target value. A program for functioning as a control calculation means for calculating a control output for controlling the operation.
ディスク状記録媒体に対してデータの書き込みまたは読み取りを行う記録再生素子と、
前記ディスク状記録媒体の記録面に対して前記記録再生素子を水平方向又は垂直方向へ駆動させるための駆動手段と、
前記記録再生素子が記録再生を行うべき位置と実際の位置の差分に比例する誤差信号を検出する誤差信号検出手段と、
前記誤差信号検出手段により検出された誤差信号に対し、制御パラメータを用いて制御演算を行い、前記誤差信号の絶対値を低減させるための制御出力を算出する制御演算手段と、
前記駆動手段、前記誤差信号検出手段、および前記制御演算手段を含むサーボ制御系に要求されるサーボ性能を実現するための制御パラメータを算出する制御パラメータ算出手段を備え、
前記制御演算手段は、
低域強調を行う制御演算手段と、
位相進み遅れ特性を実現する制御演算手段
とを備え、前記制御演算手段および前記制御演算手段は互いに並列に接続され、
前記制御パラメータ算出手段は、前記サーボ性能を表す指標である開ループ周波数特性のゼロクロス周波数から、前記位相進み遅れ手段の零点および極を算出する
記録再生装置。
A recording / reproducing element for writing / reading data to / from a disk-shaped recording medium;
Driving means for driving the recording / reproducing element in a horizontal direction or a vertical direction with respect to a recording surface of the disc-shaped recording medium;
An error signal detecting means for detecting an error signal proportional to a difference between a position where the recording / reproducing element should perform recording / reproducing and an actual position;
Control calculation means for performing a control calculation on the error signal detected by the error signal detection means using a control parameter and calculating a control output for reducing the absolute value of the error signal;
Control parameter calculation means for calculating a control parameter for realizing servo performance required for a servo control system including the drive means, the error signal detection means, and the control calculation means;
The control calculation means is
Control arithmetic means for performing low frequency emphasis;
Control arithmetic means for realizing phase advance / delay characteristics, and the control arithmetic means and the control arithmetic means are connected in parallel to each other,
The control parameter calculation means calculates a zero point and a pole of the phase advance / lag means from a zero cross frequency of an open loop frequency characteristic which is an index representing the servo performance.
JP2008092187A 2008-03-31 2008-03-31 Information processing apparatus and method, program, and recording / reproducing apparatus Expired - Fee Related JP5088209B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008092187A JP5088209B2 (en) 2008-03-31 2008-03-31 Information processing apparatus and method, program, and recording / reproducing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008092187A JP5088209B2 (en) 2008-03-31 2008-03-31 Information processing apparatus and method, program, and recording / reproducing apparatus

Publications (2)

Publication Number Publication Date
JP2009245542A true JP2009245542A (en) 2009-10-22
JP5088209B2 JP5088209B2 (en) 2012-12-05

Family

ID=41307253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008092187A Expired - Fee Related JP5088209B2 (en) 2008-03-31 2008-03-31 Information processing apparatus and method, program, and recording / reproducing apparatus

Country Status (1)

Country Link
JP (1) JP5088209B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108900775A (en) * 2018-08-14 2018-11-27 深圳纳瓦科技有限公司 A kind of underwater robot realtime electronic image stabilizing method

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344311A (en) * 2005-06-09 2006-12-21 Sony Corp Device and method for servo control, and optical disk recording/reproducing device
JP2007072898A (en) * 2005-09-08 2007-03-22 Sony Corp Servo controller, control parameter determination method and control parameter determination program

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006344311A (en) * 2005-06-09 2006-12-21 Sony Corp Device and method for servo control, and optical disk recording/reproducing device
JP2007072898A (en) * 2005-09-08 2007-03-22 Sony Corp Servo controller, control parameter determination method and control parameter determination program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108900775A (en) * 2018-08-14 2018-11-27 深圳纳瓦科技有限公司 A kind of underwater robot realtime electronic image stabilizing method
CN108900775B (en) * 2018-08-14 2020-09-29 深圳纳瓦科技有限公司 Real-time electronic image stabilization method for underwater robot

Also Published As

Publication number Publication date
JP5088209B2 (en) 2012-12-05

Similar Documents

Publication Publication Date Title
JPH1021557A (en) Optical disk drive memory system, method for controlling movement of optical read head, and sliding mode controller
US20090067302A1 (en) Optical pickup device, optical recording/reproducing apparatus and gap-control method
JP2003331543A (en) Positioning control apparatus
JP5088209B2 (en) Information processing apparatus and method, program, and recording / reproducing apparatus
JP4160284B2 (en) Optical disk device and focus control method
JP3642720B2 (en) Storage device, tracking control method and tracking control device thereof
US7525883B2 (en) Optical disk apparatus
JP4508052B2 (en) Servo control device, control parameter determination method, and control parameter determination program
US8077565B2 (en) Optical disc device and lens tilt control method
JP4609735B2 (en) Information processing apparatus and method, program, and recording / reproducing apparatus
JP3973873B2 (en) Long seek control system and method in optical disk drive
WO2016067741A1 (en) Servo control device and servo control method
JP4247679B2 (en) Servo control device and control method
JP2001210032A (en) Actuator controller in disk device
US6996592B2 (en) Discretization processing method of transfer function in continuous time systems, system and program therefor, and compensator and feedback control system using the same
JP2006344311A (en) Device and method for servo control, and optical disk recording/reproducing device
JP4506561B2 (en) Automatic control device
JP2008282439A (en) Optical pickup device and optical disk unit using the same
JP2008041154A (en) Optical disk device
JP2009099237A (en) Disk device and tracking servo device
JPH08147722A (en) Optical disk device with focus bias means
JP5152728B2 (en) Tracking control device
JP2017157248A (en) Disk device and adjust method
JP2003296948A (en) Optical disk drive
JP2009037714A (en) Optical disk drive

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120814

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120827

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees