JP2009242927A - Sputtering method and sputtering apparatus - Google Patents
Sputtering method and sputtering apparatus Download PDFInfo
- Publication number
- JP2009242927A JP2009242927A JP2008094002A JP2008094002A JP2009242927A JP 2009242927 A JP2009242927 A JP 2009242927A JP 2008094002 A JP2008094002 A JP 2008094002A JP 2008094002 A JP2008094002 A JP 2008094002A JP 2009242927 A JP2009242927 A JP 2009242927A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- equipotential
- equipotential surface
- sputtering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
Description
本発明は、スパッタリング方法および装置に関し、詳しくは、プラズマを用いた気相成長法により絶縁膜(絶縁体)や誘電膜(誘電体)や、強誘電体(圧電体)組成物などの薄膜の成膜を行うスパッタリング方法、およびこれを実施するために用いられるスパッタリング装置に関するものである。 The present invention relates to a sputtering method and apparatus, and more particularly, to a thin film such as an insulating film (insulator), a dielectric film (dielectric), or a ferroelectric (piezoelectric) composition by a vapor phase growth method using plasma. The present invention relates to a sputtering method for forming a film and a sputtering apparatus used for carrying out the method.
従来より、圧電膜、絶縁膜、誘電体膜等の薄膜を成膜するために、プラズマを用いた気相成長法により成膜するスパッタリング方法やこれを実施するスパッタリング装置が用いられている。このようなスパッタリング方法および装置では、高真空中でプラズマ放電により生成される高エネルギのArイオン等のプラズマイオンをターゲットに衝突させて、ターゲットの構成元素を放出させ、放出されたターゲットの構成元素を基板の表面に蒸着させることにより、基板上に薄膜を形成している。 2. Description of the Related Art Conventionally, in order to form a thin film such as a piezoelectric film, an insulating film, and a dielectric film, a sputtering method for forming a film by a vapor phase growth method using plasma and a sputtering apparatus for performing the method have been used. In such a sputtering method and apparatus, plasma ions such as high-energy Ar ions generated by plasma discharge in a high vacuum are collided with the target to release the constituent elements of the target, and the released constituent elements of the target Is deposited on the surface of the substrate to form a thin film on the substrate.
スパッタリング方法および装置においては、良質な薄膜を形成するために、真空容器内に設けられたスパッタ電極と対向する位置に配置された基板電極に保持された基板の表面に所定の電位を与えてスパッタリングを行っている。
このようなスパッタリング方法および装置で作製される薄膜デバイスにおいては、薄膜内の膜厚、組成および結晶相などを制御し、面内特性のばらつきを押さえることが求められる。
In the sputtering method and apparatus, in order to form a high-quality thin film, sputtering is performed by applying a predetermined potential to the surface of the substrate held by the substrate electrode disposed at a position facing the sputtering electrode provided in the vacuum vessel. It is carried out.
In a thin film device manufactured by such a sputtering method and apparatus, it is required to control the film thickness, composition, crystal phase, and the like in the thin film to suppress variations in in-plane characteristics.
このため、スパッタリング装置で薄膜を成膜する場合には、プラズマの状態を均一化させることで、面内を均一にすることが求められる(例えば、特許文献1、2、3、4および5参照)。
特許文献1では、膜厚分布や薄膜の膜組成を均一にするために、ターゲット近傍に磁場を形成するためのマグネットとして、極性や強さを制御できる電磁石を用いて、形成される磁場を制御することにより、異常放電がない均一なプラズマを生成し、ターゲット面内での全面均一エロージョンを実現する技術が開示されている。このように、均一なプラズマを生成するために、ターゲット(カソード)側に工夫することは、良く知られている。
For this reason, when forming a thin film with a sputtering apparatus, it is required to make the in-plane uniform by uniformizing the plasma state (see, for example,
In
ところで、金属ではなく、絶縁物(絶縁体・誘電体・焦電体・圧電体)を成膜する場合は、金属の場合よりさらに、プラズマの均一性が要求されることが知られている。
このため、例えば、特許文献2では、スパッタリング装置の装置側壁の電位に工夫を加えている。特許文献2には、スパッタリング装置で絶縁膜を成膜する場合、側壁を絶縁膜付着とともに電位を制御することで、プラズマを制御し、均一な組成を有する絶縁膜を生成する方法が記載されている。
By the way, it is known that plasma uniformity is required even when an insulator (insulator / dielectric / pyroelectric / piezoelectric material) is formed instead of metal.
For this reason, for example, in
また、上記ターゲット側の工夫や装置側壁の電位の工夫に対し、成膜基板付近のプラズマ状態を制御することで、絶縁膜の成膜を均一化することも試みられている。
特許文献3では、成膜基板とスパッタリング装置とを絶縁することで、均一のプラズマにし、膜中の組成分布が均一な絶縁膜を作製する技術が公開されている。
しかしながら、特許文献1、2および3に開示された技術は、それぞれの点から膜質の改善を図っているが、これだけでは膜質をより均一化するのは不十分であり、そのため、成膜基板付近のマスク・冶具などを工夫することがなされている。
In addition, with respect to the device on the target side and the device on the side wall of the apparatus, attempts have been made to uniformize the film formation of the insulating film by controlling the plasma state in the vicinity of the film formation substrate.
However, although the techniques disclosed in
特許文献4では、成膜基板付近に設置したマスクを、フローティング電位にしたり、アースに落したり、両者を組合せることで、適切な成膜条件を選択する技術が開示されている。具体的には、成膜マスク(成膜冶具)として、アース電位に接続されたアースマスクと、アース電位から絶縁されたフローティングマスクと、アース電位に接続された部分とアース電位から絶縁された部分とを備えるプラズマ制御マスクとで構成し、プラズマ制御マスクのアース電位に接続された部分とアース電位から絶縁されたフローティング部分との量を調節して、最適な成膜条件としている。
また、特許文献5では、被処理基板を保持する基板保持部材と、これに併設され、かつ装置本体との間に絶縁性部材を介して配置された防着部材とを等電位にし、かつフローティングすることにより、異常放電を抑制し、成膜レートを向上させるとともに、膜厚均一性が向上できる技術が開示されている。また、特許文献5では、上述した基板保持部材と防着部材とを等電位にするに加え、防着部材の電位を接地あるいはフローティングに切り替えることにより、絶縁膜と導電膜との膜の種類に応じて電位状態を変えることができるので、上記効果を膜の種類に応じて達成することができる技術を開示している。 Further, in Patent Document 5, a substrate holding member that holds a substrate to be processed and an adhesion preventing member that is provided with the substrate holding member and disposed between the apparatus main body via an insulating member are equipotential and floating. Thus, a technique is disclosed in which abnormal discharge can be suppressed, the film formation rate can be improved, and the film thickness uniformity can be improved. In addition, in Patent Document 5, in addition to making the substrate holding member and the adhesion member described above equipotential, the potential of the adhesion member is switched to ground or floating, thereby changing the type of film between the insulating film and the conductive film. Since the potential state can be changed accordingly, a technique capable of achieving the above-described effect depending on the type of the film is disclosed.
しかしながら、特許文献4においては、アース部分とフローティング部分を適度な割合にする旨の記載があるが、特に理屈がなく試行錯誤により、最適条件を定めている。そのため、側壁に絶縁物がついたり、ターゲット材料が変化したりといったプラズマ状態の変化に応じて、その度に、試行錯誤を繰り返す必要があるという問題がある。また、特許文献4に開示の技術は、均一な膜厚の薄膜を形成するものであるが、薄膜の電気的特性などの膜質の均一性、例えば、絶縁膜などの絶縁特性の均一性、特に、面内均一性などについては、全く考慮されていないという問題がある。
However, in
また、特許文献5に関しては、膜厚が均一になることは記載されているが、特許文献4と同様に、薄膜の電気的特性などの膜質、例えば、絶縁膜などの絶縁特性など、絶縁膜の端部の電気特性がどのようになるかといったより細かいところまでは検討されておらず、不十分であるという問題がある。すなわち、特許文献5に開示の技術は、基板保持部材と防着部材とを等電位にすることにより、両者の間の異常放電の発生を防止して、成膜速度を低下させず、膜厚分布を均一にする技術に過ぎず、薄膜の電気的特性などの膜質の均一性、例えば、絶縁膜などの絶縁特性の均一性、特に、面内均一性などについては、全く考慮されていないという問題がある。
Further, Patent Document 5 describes that the film thickness is uniform, but as in
本発明の目的は、上記従来技術の問題点を解消し、膜質のばらつきや組成ずれがなく、電気的特性などの膜特性の均一性、特に面内均一性に優れた高品質な絶縁膜や導電体膜などの薄膜、例えば絶縁特性の均一性、特に面内均一性に優れた絶縁膜などの薄膜を成膜することができるスパッタリング方法および装置を提供することにある。 The object of the present invention is to solve the above-mentioned problems of the prior art, there is no variation in film quality and compositional deviation, and there is no high quality insulating film excellent in uniformity of film characteristics such as electrical characteristics, particularly in-plane uniformity. It is an object of the present invention to provide a sputtering method and apparatus capable of forming a thin film such as a conductor film, for example, a thin film such as an insulating film excellent in uniformity of insulation characteristics, particularly in-plane uniformity.
上記課題を解決するために、本発明者らは、上記目的を達成するために、上記特許文献1〜5を始めとして多くの従来技術を検討し、このような膜特性に優れた高品質な薄膜を成膜することができるスパッタリング方法およびスパッタリング装置について、鋭意研究を重ねた結果、上記特許文献4および5の技術のみでは、絶縁特性や電気的特性などの膜特性が均一にならないということを見出した。すなわち、本発明者等は、特許文献4および5では共に、基板周辺部の電位については考慮されているものの、成膜基板と周辺部との電位の関係について考えられていないことが、絶縁特性や電気的特性などの膜特性が均一にならない原因であり、特に、特許文献5のように、被処理基板としてシリコン基板のような半導体基板に薄膜を成膜する場合に、膜厚を均一化や成膜速度の向上には、基板保持部材と防着部材とを等電位にして、両者の間の異常放電の発生を防止するだけで十分であるが、表面に導電性を有する成膜基板の導電性の表面に圧電幕等の絶縁膜を形成する場合には、これだけでは不十分であり、膜特性を均一にできないことを知見するとともに、膜特性を均一にするには、導電性の表面を有する成膜基板の外側に、導電性の表面と等電位である等電位表面を持つ等電位表面形成部材を設置する必要があることを知見し、本発明に至ったものである。
In order to solve the above-mentioned problems, the present inventors have studied many conventional techniques including the above-mentioned
すなわち、本発明の第1の態様は、少なくとも1面に導電性の表面を有する成膜基板に薄膜を成膜するスパッタリング方法であって、前記成膜基板の外側に、この成膜基板の前記導電性の表面と等電位である等電位表面を持つ等電位表面形成部材を設置して、前記成膜基板の前記導電性の表面上に前記薄膜を作製することを特徴とするスパッタリング方法を提供するものである。 That is, the first aspect of the present invention is a sputtering method for forming a thin film on a film-forming substrate having a conductive surface on at least one surface, wherein the film-forming substrate is provided outside the film-forming substrate. A sputtering method is provided, wherein an equipotential surface forming member having an equipotential surface that is equipotential with a conductive surface is installed, and the thin film is formed on the conductive surface of the deposition substrate. To do.
ここで、前記成膜基板の外側において、前記等電位表面形成部材の前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の40%以上であるのが好ましく、また、より好ましくは、70%以上であるのが良く、また、最も好ましくは、150%以上であるのが良い。
また、前記等電位表面形成部材が、前記等電位表面に付着している絶縁膜の厚みが10μm以下の部材であるのが好ましく、また、最も好ましくは、前記等電位表面に絶縁膜が付着していない部材であるのが良い。
また、前記等電位表面形成部材の前記等電位表面に付着する絶縁膜の厚みが、0または10μm以下である間に、前記成膜基板の前記導電性の表面上に前記膜を作製するのが好ましい。
Here, on the outside of the film formation substrate, the area of the equipotential surface of the equipotential surface forming member is preferably 40% or more of the area of the conductive surface of the film formation substrate, More preferably, it is 70% or more, and most preferably 150% or more.
The equipotential surface forming member is preferably a member having a thickness of 10 μm or less of the insulating film attached to the equipotential surface, and most preferably, the insulating film is attached to the equipotential surface. It is good that it is not a member.
Further, the film is formed on the conductive surface of the deposition substrate while the thickness of the insulating film attached to the equipotential surface of the equipotential surface forming member is 0 or 10 μm or less. preferable.
また、前記膜を作製する成膜材料が、絶縁体であるのが好ましく、また、より好ましくは、チタン酸鉛もしくはジルコン酸鉛を含むのが良い。
また、前記成膜基板が、導電性基板であるのが好ましい。
また、前記成膜基板の前記導電性の表面と、前記等電位表面形成部材の前記等電位表面とが、導通しているのが好ましい。
また、前記等電位表面形成部材は、前記等電位表面が前記成膜基板の前記導電性の表面より、前記膜を作製する成膜材料に近い側に在るまたは来るように、設置されるのが好ましい。
The film forming material for forming the film is preferably an insulator, and more preferably contains lead titanate or lead zirconate.
The film formation substrate is preferably a conductive substrate.
In addition, it is preferable that the conductive surface of the deposition substrate and the equipotential surface of the equipotential surface forming member are electrically connected.
Further, the equipotential surface forming member is installed so that the equipotential surface is closer to or comes closer to the film forming material for forming the film than the conductive surface of the film forming substrate. Is preferred.
また、上記目的を達成するために、本発明の第2の態様は、真空容器と、この真空容器内に設けられ、スパッタリング用のターゲット材を保持するスパッタ電極と、このスパッタ電極に接続され、前記スパッタ電極に高周波を印加する高周波電源と、前記真空容器内の、前記スパッタ電極と対向する位置に離間して配置され、前記ターゲット材の成分による薄膜が成膜され、少なくとも1面に導電性の表面を有する成膜基板を保持する基板ホルダと、前記基板ホルダに保持される前記成膜基板の外側に設置される前記等電位表面形成部材とを有し、前記等電位表面形成部材は、前記成膜基板の前記導電性の表面と等電位である等電位表面を持ち、前記薄膜は、前記成膜基板の前記導電性の表面上に作製されることを特徴とするスパッタリング装置を提供するものである。 In order to achieve the above object, a second aspect of the present invention is a vacuum vessel, a sputter electrode provided in the vacuum vessel and holding a target material for sputtering, and connected to the sputter electrode. A high frequency power source for applying a high frequency to the sputter electrode, and a space in the vacuum vessel that is spaced apart from the sputter electrode, a thin film is formed by the component of the target material, and at least one surface is conductive A substrate holder that holds the film-forming substrate having the surface of the substrate, and the equipotential surface forming member that is installed outside the film-forming substrate held by the substrate holder. Sputtering having an equipotential surface that is equipotential with the conductive surface of the deposition substrate, and the thin film is formed on the conductive surface of the deposition substrate It is to provide a location.
ここで、前記等電位表面形成部材は、前記成膜基板の外側における前記等電位表面の面積が、前記成膜基板の前記導電性の表面の面積の40%以上であるのが好ましく、また、より好ましくは、70%以上であるのが良く、また、最も好ましくは、150%以上であるのが良い。
また、前記成膜基板は、導電性基板であるのが好ましい。
また、前記成膜基板の前記導電性の表面と、前記等電位表面形成部材の前記等電位表面とは、導通しているであるのが好ましい。
Here, the equipotential surface forming member preferably has an area of the equipotential surface outside the film formation substrate of 40% or more of the area of the conductive surface of the film formation substrate. More preferably, it is 70% or more, and most preferably 150% or more.
The film formation substrate is preferably a conductive substrate.
Moreover, it is preferable that the conductive surface of the film formation substrate and the equipotential surface of the equipotential surface forming member are electrically connected.
また、前記等電位表面形成部材は、前記等電位表面に付着している絶縁膜の厚みが10μm以下の部材であるのが好ましく、また、最も好ましくは、前記等電位表面に絶縁膜が付着していない部材であるのが良い。
また、前記等電位表面形成部材は、前記等電位表面に付着する絶縁膜の厚みが0または10μm以下であるのが好ましい。
また、前記膜を作製する成膜材料が、絶縁体であるのが好ましい。
また、前記膜を作製する成膜材料が、チタン酸鉛もしくはジルコン酸鉛を含むのが好ましい。
また、前記等電位表面形成部材は、前記等電位表面が前記成膜基板の前記導電性の表面より前記スパッタ電極に近い側に在るまたは来るように、設置されるのが好ましい。
The equipotential surface forming member is preferably a member having a thickness of 10 μm or less of the insulating film attached to the equipotential surface, and most preferably, the insulating film is attached to the equipotential surface. It is good that it is not a member.
In the equipotential surface forming member, the thickness of the insulating film attached to the equipotential surface is preferably 0 or 10 μm or less.
Moreover, it is preferable that the film-forming material for producing the film is an insulator.
Moreover, it is preferable that the film-forming material for producing the film contains lead titanate or lead zirconate.
The equipotential surface forming member is preferably installed so that the equipotential surface is on or nearer to the sputter electrode than the conductive surface of the film formation substrate.
本発明の第1および第2の態様によれば、膜質のばらつきや組成ずれがなく、電気的特性などの膜特性の均一性、特に、面内均一性に優れた高品質な絶縁膜や導電体膜などの薄膜、例えば絶縁特性の均一性、特に、面内均一性に優れた絶縁膜などの薄膜を成膜することができるという効果を奏する。
特に、膜質のばらつきや組成ズレがなく、PZT等のPb含有ペロブスカイト型酸化物からなり、パイロクロア相の少ないペロブスカイト結晶が安定的に成長し、しかもPb抜けが安定的に抑制され、絶縁特性の均一性、特に、面内均一性に優れた圧電膜を成膜することができるという効果を奏する。
According to the first and second aspects of the present invention, there is no variation in film quality and compositional deviation, and uniformity of film characteristics such as electrical characteristics, in particular, high-quality insulating film and conductivity excellent in in-plane uniformity. There is an effect that it is possible to form a thin film such as a body film, for example, a thin film such as an insulating film excellent in uniformity of insulation characteristics, particularly in-plane uniformity.
In particular, there is no variation in film quality or composition deviation, and it is made of a Pb-containing perovskite oxide such as PZT, and a perovskite crystal with a small pyrochlore phase is stably grown, and Pb detachment is stably suppressed, resulting in uniform insulation characteristics. In particular, a piezoelectric film having excellent in-plane uniformity can be formed.
以下に、本発明の第1の態様に係るスパッタリング方法および本発明の第2の態様に係るスパッタリング装置について、添付の図面に示す好適な実施形態に基づいて詳細に説明する。
図1は、本発明のスパッタリング方法を実施する本発明のスパッタリング装置の一実施形態の装置構成を概念的に示す概略断面図である。以下では、薄膜として圧電膜を成膜するスパッタリング装置を代表例として説明するが、本発明はこれに限定されないのはいうまでもない。
Hereinafter, the sputtering method according to the first aspect of the present invention and the sputtering apparatus according to the second aspect of the present invention will be described in detail based on preferred embodiments shown in the accompanying drawings.
FIG. 1 is a schematic cross-sectional view conceptually showing an apparatus configuration of an embodiment of a sputtering apparatus of the present invention for carrying out the sputtering method of the present invention. In the following, a sputtering apparatus for forming a piezoelectric film as a thin film will be described as a representative example, but it goes without saying that the present invention is not limited to this.
同図に示すように、本発明のスパッタリング装置10は、少なくとも1面に導電性の表面を有する成膜基板(以下、単に基板という)SBの導電性の表面SBa上に、絶縁膜、誘電体膜などの薄膜、特に圧電膜を成膜するための、すなわち、基板SBの導電性の表面SBa上にプラズマを用いた気相成長法(スパッタリング)により圧電膜などの絶縁性薄膜を成膜し、圧電素子などの薄膜デバイスを製造するRFスパッタリング装置であって、ガス導入管12aおよびガス排出管12bを備える真空容器12と、この真空容器(真空チャンバともいう)12内に設けられ、スパッタリング用のターゲット材TGを保持し、プラズマを発生させるスパッタ電極(カソード電極)14と、このスパッタ電極14に接続され、スパッタ電極14に高周波を印加する高周波電源16と、真空容器12内の、スパッタ電極14と対向する位置に配置され、ターゲット材TGの成分による薄膜が成膜される基板SBを保持する基板ホルダ18と、基板ホルダ18に保持される基板SBの外側に設置され、基板SBの導電性の表面SBaと等電位である等電位表面20aを持つ等電位表面形成部材20とを有する。
As shown in the figure, the
真空容器12は、スパッタリングを行うために所定の真空度を維持する、鉄、ステンレス、アルミニウム等で形成される気密性の高い容器であって、図示例においては、接地され、その内部に成膜に必要なガスを導入するガス導入管12aおよび真空容器12内のガスの排気を行うガス排出管12bが取り付けられている。ガス導入管12aから真空容器12内に導入されるガスとしては、アルゴン(Ar)、または、アルゴン(Ar)と酸素(O2)の混合ガス等を用いることができる。ガス導入管12aは、これらのガスの供給源(図示せず)に接続されている。一方、ガス排出管12bは、真空容器12内を所定の真空度にすると共に、成膜中にこの所定の真空度に維持するために、真空容器12内のガスを排気するため、真空ポンプ等の排気手段に接続されている。
なお、真空容器12としては、スパッタリング装置で利用される真空チャンバ、ベルジャー、真空槽などの種々の真空容器を用いることができる。
The
In addition, as the
スパッタ電極14は、真空容器12の内部の上方に配置され、その表面上(図中、上面)に成膜する圧電膜などの薄膜の組成に応じた組成のターゲット材TGを装着し、保持するようになっており、高周波電源16に接続されている。
高周波電源16は、真空容器12内に導入されたArなどのガスをプラズマ化させるための高周波電力(負の高周波)をスパッタ電極14に供給するためのものであり、その一方の端部がスパッタ電極14に接続され、他方の端部が接地されている。なお、高周波電源16がスパッタ電極14に印加する高周波電力は、特に制限的ではなく、例えば13.65MHz、最大5kW、あるいは、最大1kWの高周波電力などを挙げることができるが、例えば50kHz〜2MHz、27.12MHz、40.68MHz、60MHz、1kW〜10kWの高周波電力を用いるのが好ましい。
The
The high-
スパッタ電極14は、高周波電源13からの高周波電力(負の高周波)の印加により放電して、真空容器12内に導入されたArなどのガスをプラズマ化し、Arイオン等のプラスイオンを生成させる。したがって、スパッタ電極14は、カソード電極またはプラズマ電極と呼ぶこともできる。
こうして生成されたプラスイオンは、スパッタ電極14に保持されたターゲット材TGをスパッタする。このようにして、プラスイオンにスパッタされたターゲット材TGの構成元素は、ターゲット材TGから放出され、中性あるいはイオン化された状態で、対向離間配置された基板ホルダ18に保持された基板SB上に蒸着される。
こうして、詳細は後述するが、図中に点線で示すように、真空容器12の内部にArイオン等のプラスイオンやターゲット材TGの構成元素やそのイオンなどを含むプラズマ空間Pが形成される。
The
The positive ions generated in this way sputter the target material TG held on the
In this way, as will be described in detail later, a plasma space P containing positive ions such as Ar ions, constituent elements of the target material TG, ions thereof, and the like is formed in the
基板ホルダ18は、真空容器12の内部の上方に、スパッタ電極14と対向する位置に離間して配置され、スパッタ電極14に保持されたターゲット材TGの構成元素(成分)が蒸着され、圧電膜などの薄膜が成膜される基板SBを保持、すなわち図中上面から支持するためのものである。なお、基板ホルダ18は、真空容器12の内部の上方に取り付けられる基部18aと、基部18aに取り付けられ、基板SBの外径より大きい外径を持つ基板取付台18bと、基板取付台18bに取り付けられ、先端(図中下端)が内側に折れ曲がった複数のL字状の基板保持部材18cとを有し、基板SBの導電性表面SBaがターゲット材TG(スパッタ電極14)の側に向くように、基板保持部材18cの先端のL字に折れ曲がった部分(以下、L字部という)18dに基板SBの導電性表面SBaが載置される。
なお、基板ホルダ18は、基板保持部材18cによって基板SBを保持するものに限定されず、基板取付台18bに設けられた静電チャック等によって基板SBを静電吸着するものであっても良い。
The
The
なお、基板ホルダ18(の基板取付台18b)は、基板SBの成膜中に、基板SBを所定温度に、加熱しかつ維持するためのヒータ(図示せず)を備えている。
ここで、本発明のスパッタリング装置10においては、特に、絶縁膜を形成する場合には、基板SBが接地電位になっていない、したがって、基板ホルダ18に保持される基板SBが、接地電位になっていない構造であることが好ましい。すなわち、スパッタリング装置10では、基板SB、したがって、基板ホルダ18の電位がフローティング電位となる構造であるのが好ましい。したがって、基板ホルダ18の基部18aは、特に、絶縁膜を形成する場合には、絶縁性であるのが好ましい。また、基板ホルダ18の基板保持部材18cは、導電性であるのが好ましい。
なお、基板ホルダ18に装着される基板SBのサイズは、特に制限的ではなく、通常の6インチサイズの基板であっても、5インチや、8インチのサイズの基板であってもよいし、5cm角のサイズの基板であってもよい。
The substrate holder 18 (the
Here, in the
The size of the substrate SB mounted on the
等電位表面形成部材(以下、単に、等電位板ともいう)20は、本発明の最も特徴とする部分であって、基板ホルダ18の基板保持部材18cの先端のL字部18dの外側、すなわちターゲット材TG(スパッタ電極14)の側に取り付けられるドーナツ状の金属製の板状部材であって、基板保持部材18cの内側包絡線(包絡円)と一致する、もしくはその外側に位置する中心開口20bを持つ。また、等電位板20は、基板SBの外側に、かつスパッタ電極14の側に、配置または設置され、基板SBの導電性の表面SBaと等電位である等電位表面20aを有する。
なお、等電位板20は、基板ホルダ18の基板保持部材18cに取り付けられるものに限定されず、基板取付台18bに直接取り付けられ、基板保持部材18cの先端のL字部18dに接触されまたは接続され、もしくは、基板保持部材18cに保持された基板SBに直接接触され、または接続されるように構成されていても良い。
また、等電位板20と基板SBとを直接接触させる場合、または基板ホルダ18の基板保持部材18cを介して3者を接触させる場合には、接触圧を上げ、接触抵抗の影響を減らすようにするのが好ましい。
また、基板ホルダ18が、基板取付台18bに設けられた静電チャック等によって基板SBを静電吸着する場合には、等電位板20を、基板取付台18bに直接取り付け、静電吸着された基板SBに直接接触されまたは接続するように構成されていても良いし、静電吸着された基板SBに直接取り付けるものであっても良い。
The equipotential surface forming member (hereinafter also simply referred to as equipotential plate) 20 is the most characteristic part of the present invention, and is outside the L-shaped portion 18d at the tip of the
The
Further, when the
When the
ここで、等電位表面形成部材20に形成される等電位表面20aの面積は、等電位である基板SBの導電性の表面SBaの面積の40%以上であるのが好ましく、より好ましくは70%以上であるのが良く、最も好ましくは150%以上であるのが良い。
その理由は、例えば、後述する実験1から明らかなように、面積割合が40%以上では、等電位表面20aがない場合に比べ、確実に、ペロブスカイト構造のチタン酸ジルコン酸鉛(PZT)のような圧電膜を成膜することができるからであり、また、後述する実験4および5の強誘電ヒステリシス測定から明らかなように、70%以上では、中央と端部での分極値の比の値が1.0と見積もられるからであり、中央と端部とで変化がないと考えられるからであり、また、150%以上では、後述する実験2〜5、特に、実験5から明らかなように、成膜回数を繰り返しても、分極値の比が大きくならず、1.0と見積もられるからである。
Here, the area of the
The reason for this is, for example, as will be apparent from
本発明においては、基板SBの外側に、かつスパッタ電極14の側に、基板SBの導電性の表面SBaと等電位である等電位表面20aを形成することにより、基板SBの導電性の表面SBa上に、膜質のばらつきや組成ずれがなく、絶縁特性、電気的特性などの膜特性の均一性、特に面内均一性に優れた高品質な絶縁膜や導電体膜などの薄膜を成膜することができる。
この理由は、完全に解明されているわけではないが、本発明者らには、以下のように考えることができる。
ここで、図1に示すスパッタリング装置10において、基板SBを導電性基板とし、その導電性基板SBだけを設置してスパッタリングした場合、基板SBの周囲が基板SBと等電位でないために、例えば、放電を起こしているAr+のようなイオンの動きが、大きくことなることが考えられる。
In the present invention, the conductive surface SBa of the substrate SB is formed on the outer side of the substrate SB and on the
The reason for this is not completely understood, but can be considered as follows by the present inventors.
Here, in the
一方、特許文献4および5で問題にしているように、プラズマ電位と基板電位の差が大きい場合は、Ar+が成膜した膜にぶつかり、逆スパッタを起こす。そのため、逆スパッタが大きいところでは成膜レートが低く、逆スパッタが抑制されている部分では、成膜レートが高いと考えられる。そのため、基板面内で電位の差がある場合、膜厚むらができると考えられる。すなわち、特許文献4および5で解決しているのは、この膜厚むらの課題であると考えられる。
また、等電位面を設けた場合でも、その面積が小さい場合には、または十分に大きくない場合は、その効果があっても、小さく、やはり、Ar+のようなイオンの基板表面への動きが、中央付近と端部で違うためと考えられる。したがって、本発明においては、等電位表面形成部材20に形成される等電位表面20aの面積は、等電位である基板SBの導電性の表面SBaの面積の40%以上であるのが好ましく、より好ましくは70%以上であるのが良く、最も好ましくは150%以上であるのが良い。
On the other hand, as a problem in
Even when an equipotential surface is provided, if the area is small or not sufficiently large, the effect is small even if it has an effect, and the movement of ions such as Ar + to the substrate surface is still small. However, it is thought that it is because the center and the edge are different. Therefore, in the present invention, the area of the
例えば、チタン酸ジルコン酸鉛(PZT)のような圧電膜を成膜する際に、上述のような膜厚むらができない程度の電位差においても、基板電位の差が基板面内で違った場合、鉛のようなスパッタ率の大きい元素から選択的にスパッタリングされるので、鉛の量が異なってくると考えられる。そのため、基板の周囲に等電位面を設置しない場合は、全体的に逆スパッタリングが大きくて、鉛の抜けが大きいので、ペロブスカイト構造を維持できず、パイロクロア構造になってしまうと考えられる。
一方、等電位面を設置した場合でも、その面積が小さい場合は、特に、成膜初期に、やはり、少なくても、鉛抜けが起こるために、膜全体の組成や結晶相は同じであるが、電気特性に差が生じると考えられる。したがって、上述のように、本発明においては、等電位表面形成部材20に形成される等電位表面20aの面積は、等電位である基板SBの導電性の表面SBaの面積の40%以上であるのが好ましく、より好ましくは70%以上であるのが良く、最も好ましくは150%以上であるのが良い。
For example, when a piezoelectric film such as lead zirconate titanate (PZT) is formed, even if the difference in the substrate potential is different within the substrate plane even when the potential difference is such that the film thickness unevenness as described above is not possible, Since it is selectively sputtered from an element having a high sputtering rate such as lead, the amount of lead is considered to be different. For this reason, when no equipotential surface is provided around the substrate, the reverse sputtering is large and lead escape is large, so that the perovskite structure cannot be maintained and a pyrochlore structure is assumed.
On the other hand, even when equipotential surfaces are installed, especially when the area is small, the composition and crystal phase of the entire film are the same because lead depletion occurs at least in the initial stage of film formation. It is considered that there is a difference in electrical characteristics. Therefore, as described above, in the present invention, the area of the
ところで、このような本発明の技術は、スパッタ膜のプラズマを均一化することで逆スパッタリングを制御し、均一化するというものであるから、どのような材料にも適用することができる。
しかし、等電位面との導通は、成膜する材料が金属や導電体の場合は、容易に取ることができ、成膜する物質が絶縁体の場合は、等電位面が接触を考慮しないと容易に導通が取れなくなることから、絶縁体(絶縁体・誘電体・強誘電体・圧電体・焦電体)などの材料に用いることがより好ましい。
By the way, such a technique of the present invention controls the reverse sputtering by homogenizing the plasma of the sputtered film, so that it can be applied to any material.
However, continuity with the equipotential surface can be easily obtained when the material to be deposited is a metal or a conductor, and when the material to be deposited is an insulator, the equipotential surface must be considered for contact. It is more preferable to use it for materials such as insulators (insulators, dielectrics, ferroelectrics, piezoelectrics, pyroelectrics) because conduction cannot be easily achieved.
また、絶縁体でなくても、逆スパッタリングによって組成の変化が著しい材料などの場合には、面内分布が大きくなることから、スパッタ率が高い、鉛やビスマスや亜鉛などを含む物質の場合に有効である。例えば、チタン酸鉛もしくはジルコン酸鉛を含むチタン酸ジルコン酸鉛(PZT)や、その類似物質、PLZT、PTなどや、その元素置換体、BLSFと呼ばれるビスマス系誘電体、BiFeO3のようなマルチフェロイック材料、Bi系超伝導体、IGZOなどの、Zn含有の半導体などに、より好ましく応用することができる。
特に、鉛が抜けると、容易にパイロクロア相となり、強誘電性がなくなってしまうPZT系材料に好ましく用いることができる。
Even if it is not an insulator, in the case of a material whose composition changes remarkably by reverse sputtering, the in-plane distribution becomes large, so in the case of a substance containing a high sputtering rate, such as lead, bismuth or zinc. It is valid. For example, lead zirconate titanate (PZT) containing lead titanate or lead zirconate, its similar substances, PLZT, PT, etc., element substitutions thereof, bismuth-based dielectric called BLSF, multi-component such as BiFeO 3 It can be more preferably applied to Zn-containing semiconductors such as ferroic materials, Bi-based superconductors, and IGZO.
In particular, when lead is removed, it can be preferably used for PZT-based materials that easily become a pyrochlore phase and lose ferroelectricity.
また、本発明において用いられる成膜基板としては、少なくとも1面に導電性の表面を有しており、その1つの導電性の表面に、上述のような成膜材料を成膜することができればどのような基板でも良く、例えば、金属箔や金属基板、導電性セラミックス基板などの導電体や導電性基板や、シリコンやSiO2や、ガラス基板や、セラミックス基板などの絶縁性基板や半導性基板の上に片面(1面)または両面に導電性を付与した基板、例えば絶縁性基板や半導性基板の上に導電性の材料を、たとえば、電極として成膜した基板などを用いることができる。すなわち、本発明は、導電体や導電性基板そのものに成膜する場合も、絶縁性基板や半導性基板の上に導電性の材料を電極として成膜した基板を用いる場合にも適用できる。 In addition, the deposition substrate used in the present invention has a conductive surface on at least one surface, and the above-described deposition material can be deposited on the one conductive surface. Any substrate may be used, for example, a conductive material such as a metal foil, a metal substrate, or a conductive ceramic substrate, a conductive substrate, an insulating substrate such as silicon, SiO 2 , a glass substrate, or a ceramic substrate, or a semiconductive material. It is possible to use a substrate provided with conductivity on one side (one side) or both sides of the substrate, for example, a substrate in which a conductive material is formed on an insulating substrate or a semiconductive substrate, for example, as an electrode. it can. In other words, the present invention can be applied to a case where a film is formed on a conductor or a conductive substrate itself, or a case where a substrate formed using a conductive material as an electrode on an insulating substrate or a semiconductive substrate is used.
図示例の装置においては、等電位表面形成部材20の等電位表面20aは、等電位である基板SBの導電性の表面SBaより、スパッタ電極14の側に配置または設置されているのが好ましい。
その理由は、等電位表面形成部材20の等電位表面20aを真空チャンバ12の内壁面の側に形成した場合、Ar+のようなイオンの基板表面への動きが、中央付近と端部で違うためと考えられるからである。
なお、等電位表面形成部材20は、単一の部材であっても、複数の部材から形成されていても良く、また、等電位表面形成部材20の表面に形成される等電位表面20aは、1つの面を形成するものでも、段差のある複数の面で形成されるものであっても良い。
In the illustrated apparatus, the
The reason is that when the
The equipotential
ここで、等電位表面形成部材20の、スパッタ電極14の側に、等電位表面20aを形成する方法は、特に制限的ではなく、基板SBの導電性表面SBaと等電位となる面を形成できれば、どのようにしても良く、例えば、基板ホルダ18の基板保持部材18cの先端の少なくともL字部18dの一部、例えば、全部、先端のL字部18dもしくは先端のL字部18d一部を金属などの導電性部材で形成し、基板SBの導電性表面SBaと金属製の等電位板20とを基板保持部材18cの導電性の先端のL字部18dを介して導通させるように構成しても良いし、基板保持部材18cの先端のL字部18dが導電性でない場合には、等電位板20を基板ホルダ18の基板保持部材18cに取り付けるとともに、基板保持部材18cの内側において等電位板20を基板SBの導電性表面SBaとを接触させ、または電気的に接続して、導通させるようにしても良い。
なお、本発明において、等電位板20の当電位表面20aと基板SBの導電性表面SBaとが等電位とするために、両者を導通させるとは、両表面を接触させた時、両表面を導電性部材で接続した時、または、等電位板20と基板SBとを導電性部材で接続した時、両表面間の抵抗が、数Ω、すなわち、10Ω以下、好ましくは、5Ω以下、より好ましくは1Ω以下であることをいう。
Here, the method of forming the
In the present invention, since the
また、図示例のスパッタリング装置10では、等電位表面形成部材20の等電位表面20aに絶縁膜が付着していると、あるいは成膜を繰り返し続けると、真空チャンバ12内に設置されている等電位板20の等電位表面20aに絶縁膜が付着すると、等電位板20の等電位表面20aが等電位面としての機能が低下してしまい、絶縁膜の厚みが厚くなると、等電位面として機能しなくなってしまう。
したがって、本発明においては、等電位板20は、その等電位表面20aに付着している絶縁膜の厚みが10μm以下であるのが好ましく、より好ましくは、6μm以下であるのが良く、さらに好ましくは、4μm以下であるのが良く、最も好ましくは、等電位表面20aに絶縁膜が付着していない部材であるのが良い。
この理由は、後述する実験5から明らかなように、成膜回数を繰り返して、絶縁膜の厚みが10μmを超えると、等電位表面20aが等電位面として機能しなくなってしまうからである。
Further, in the illustrated
Therefore, in the present invention, the
This is because, as will be apparent from Experiment 5 to be described later, if the number of film formation is repeated and the thickness of the insulating film exceeds 10 μm, the
ここで、本発明のスパッタリング方法およびスパッタリング装置においては、成膜回数を繰り返していると、真空チャンバ12内に設置されている等電位表面形成部材20の等電位表面20aに付着する絶縁膜の厚みが厚くなり、等電位板20の等電位表面20aが等電位面として機能しなくなってしまい、高品質の絶縁膜ができなくなり、歩留まりが悪くなってしまう。このため、真空チャンバ12内に設置されている等電位表面形成部材20の等電位表面20aに付着する絶縁膜の厚みが、0または10μm以下である間に、すなわち、10μmを超えない間に、成膜基板SBの導電性の表面SBa上に薄膜を作製するのが好ましい。なお、等電位表面20a上の絶縁膜の厚みが、6μm以下である間がより好ましく、4μm以下である間がさらに好ましく良く、0である間が最も好ましい。
Here, in the sputtering method and sputtering apparatus of the present invention, the thickness of the insulating film attached to the
本発明のスパッタリング装置は、基本的に、以上のように構成されるものであり、以下に、その作用および本発明のスパッタリング方法について説明する。
図2は、本発明のスパッタリング方法の一例を示すフローチャートである。
まず、図2に示すように、ステップS10で、図1に示すスパッタリング装置10において、真空容器12内に設けられたスパッタ電極14にスパッタリング用のターゲット材TGを装着して保持させるとともに、真空容器内において、スパッタ電極14と対向する位置に離間して配置され、等電位表面形成部材20が取り付けられた基板ホルダ18に圧電膜などの薄膜を成膜する導電性表面SBaを持つ基板SBを装着して保持させる。
なお、このとき、ステップS12として、基板ホルダ18に装着された基板SBの導電性表面SBaと基板ホルダ18の基板保持部材18cの先端のL字部18dに取り付けられた等電位板20の当電位表面20aとがテスタ等で計測して導通していることを確認する。なお、このステップS10とS12とは、同時に行っても良いし、逆に、ステップS12を先に、ステップS10を後に行っても良い。
The sputtering apparatus of the present invention is basically configured as described above, and its operation and the sputtering method of the present invention will be described below.
FIG. 2 is a flowchart showing an example of the sputtering method of the present invention.
First, as shown in FIG. 2, in step S10, in the
At this time, as step S12, the equipotential of the
この後、ステップS14において、真空容器12内が所定に真空度になるまでガス排出管12bから排気し、所定の真空度を維持するように排気し続けながら、ガス導入管12aからアルゴンガス(Ar)などのプラズマ用ガスを所定量づつ供給し続ける。これと同時に、ステップS16において、高周波電源16からスパッタ電極14に高周波(負の高周波電力)を印加して、スパッタ電極14を放電させて、真空容器12内に導入されたArなどのガスをプラズマ化し、Arイオン等のプラスイオンを生成させ、プラズマ空間Pが形成される。
次いで、ステップS18において、こうして形成されたプラズマ空間P内のプラスイオンは、スパッタ電極14に保持されたターゲット材TGをスパッタし、スパッタされたターゲット材TGの構成元素は、ターゲット材TGから放出され、中性あるいはイオン化された状態で、対向離間配置された基板ホルダ18に保持された基板SB上に蒸着され、成膜が開始される。
Thereafter, in step S14, the
Next, in step S18, the positive ions in the plasma space P thus formed sputter the target material TG held by the
成膜中のプラズマのエネルギを制御し、基板電位を所定のフローティング電位に保つことにより、逆スパッタの防止による膜の高品質化、組成ズレの制御、および成膜の再現性向上を図ることができ、一定の品質の良質な、すなわち膜質の変化のない高品質な圧電膜などの薄膜を成膜することができる(ステップS20)。
なお、本発明において、ステップS10〜ステップS20までの成膜を繰り返し行う場合には、1回の成膜において、基板SBの導電性表面SBaに形成される薄膜の厚みを考慮し、成膜中に等電位板20の当電位表面20aに形成された薄膜の厚みが10μmを超えないように繰り返す必要がある。この際、成膜中に等電位板20の当電位表面20aに形成された薄膜の厚みが10μmを超えていないことが確認できる場合には、ステップS12の基板SBの導電性表面SBaと等電位板20の当電位表面20aとの導通の確認は行わなくても良い。
By controlling the plasma energy during film formation and maintaining the substrate potential at a predetermined floating potential, it is possible to improve the quality of the film by preventing reverse sputtering, control the composition deviation, and improve the reproducibility of the film formation. It is possible to form a thin film such as a high-quality piezoelectric film having a certain quality, that is, a high-quality piezoelectric film having no change in film quality (step S20).
In the present invention, when the film formation from step S10 to step S20 is repeated, the thickness of the thin film formed on the conductive surface SBa of the substrate SB is considered in one film formation. Furthermore, it is necessary to repeat so that the thickness of the thin film formed on the
次に、本発明のスパッタリング方法による成膜方法において、好ましいその他の成膜条件に説明する。
本発明のスパッタリングによる成膜方法における成膜条件は、成膜温度Ts(℃)と、成膜時のプラズマ中のプラズマ電位Vs(V)と基板のフローティング電位Vf(V)との差であるVs−Vf(V)と、成膜される前記膜の特性との関係に基づいて決定されるのが好ましい。
ここで、前記関係が求められる前記膜の特性としては、膜の結晶構造および/または膜組成が挙げられる。
Next, other preferable film forming conditions in the film forming method by the sputtering method of the present invention will be described.
The film forming conditions in the film forming method by sputtering of the present invention are the difference between the film forming temperature Ts (° C.) and the plasma potential Vs (V) in the plasma during film formation and the floating potential Vf (V) of the substrate. It is preferably determined based on the relationship between Vs−Vf (V) and the characteristics of the film to be formed.
Here, the characteristics of the film for which the relationship is required include the crystal structure and / or film composition of the film.
図3は、図1に示すスパッタリング装置における成膜中の様子を模式的に示す説明図である。
図3に模式的に示すように、スパッタ電極14の放電により真空容器12内に導入されたガスがプラズマ化され、Arイオン等のプラスイオンIpが生成し、スパッタ電極14と基板ホルダ18との間、すなわち、スパッタ電極14に保持されたターゲット材TGと基板ホルダ18に保持された基板SBとの間にプラズマ空間Pが生成される。生成したプラスイオンIpはターゲット材TGをスパッタする。プラスイオンIpにスパッタされたターゲット材TGの構成元素Tpは、ターゲット材TGから放出され中性あるいはイオン化された状態で基板SBに蒸着される。
このとき、基板SBの外側、かつターゲット材TG側の導電性表面SBaには、等電位板20が基板SBと導通するように取り付けられているので、真空容器12内のプラスイオンIpの導電性表面SBaへの動きは、基板SBの導電性表面SBaの中央でも端部でも変わらないので、ターゲット材TGから放出され中性あるいはイオン化されたターゲット材TGの構成元素Tpは、導電性表面SBaに中央でも端部でも均等に蒸着される。このため、得られる蒸着薄膜は、膜質が均一な高品質の膜となると考えられる。
FIG. 3 is an explanatory view schematically showing a state during film formation in the sputtering apparatus shown in FIG.
As schematically shown in FIG. 3, the gas introduced into the
At this time, since the
プラズマ空間Pの電位は、プラズマ電位Vs(V)となる。本発明では、通常、基板SBは、絶縁体であり、かつ、電気的にアースから絶縁されている。したがって、基板SBはフローティング状態にあり、その電位はフローティング電位Vf(V)となる。ターゲット材TGと基板SBとの間にあるターゲット材TGの構成元素Tpは、プラズマ空間Pの電位と基板SBの電位との電位差Vs−Vfの加速電圧分の運動エネルギーを持って、成膜中の基板SBに衝突すると考えられる。 The potential of the plasma space P becomes the plasma potential Vs (V). In the present invention, the substrate SB is normally an insulator and is electrically insulated from the ground. Therefore, the substrate SB is in a floating state, and the potential thereof is the floating potential Vf (V). The constituent element Tp of the target material TG between the target material TG and the substrate SB has a kinetic energy corresponding to the acceleration voltage Vs−Vf between the potential of the plasma space P and the potential of the substrate SB. It is thought that it collides with the substrate SB.
プラズマ電位Vsおよびフローティング電位Vfは、ラングミュアプローブを用いて測定することができる。プラズマP中にラングミュアプローブの先端を挿入し、プローブに印加する電圧を変化させると、例えば、図4に示すような電流電圧特性が得られる(小沼光晴著、「プラズマと成膜の基礎」p.90、日刊工業新聞社発行)。この図4では、電流が0となるプローブ電位がフローティング電位Vfである。この状態は、プローブ表面へのイオン電流と電子電流の流入量が等しくなる点である。絶縁状態にある金属の表面や基板表面はこの電位になっている。プローブ電圧をフローティング電位Vfより高くしていくと、イオン電流は次第に減少し、プローブに到達するのは電子電流だけとなる。この境界の電圧がプラズマ電位Vsである。
プラズマ空間Pと基板SBとの電位差Vs−Vfは、基板SBとターゲット材TGとの間にアースを設置するなどして変えることもできるが、基板SBの基板電位であるフローティング電位Vfを調整することにより変えることもできる。
The plasma potential Vs and the floating potential Vf can be measured using a Langmuir probe. When the tip of a Langmuir probe is inserted into the plasma P and the voltage applied to the probe is changed, for example, current-voltage characteristics as shown in FIG. 4 can be obtained (Mitsuharu Onuma, “Plasma and Film Formation Basics” p. .90, published by Nikkan Kogyo Shimbun). In FIG. 4, the probe potential at which the current becomes 0 is the floating potential Vf. This state is that the ion current and the electron current flow into the probe surface become equal. The surface of the metal in the insulating state and the surface of the substrate are at this potential. As the probe voltage is made higher than the floating potential Vf, the ionic current gradually decreases, and only the electron current reaches the probe. The voltage at this boundary is the plasma potential Vs.
The potential difference Vs−Vf between the plasma space P and the substrate SB can be changed by installing a ground between the substrate SB and the target material TG, but the floating potential Vf that is the substrate potential of the substrate SB is adjusted. It can also be changed.
プラズマを用いるスパッタリングにおいて、成膜される膜の特性を左右するファクタとしては、成膜温度、基板の種類、基板に先に成膜された膜があれば下地の組成、基板の表面エネルギー、成膜圧力、雰囲気ガス中の酸素量、投入電極、基板/ターゲット間距離、プラズマ中の電子温度および電子密度、プラズマ中の活性種密度および活性種の寿命等が考えられる。
本発明者らは、多々ある成膜ファクタの中で、成膜される膜の特性は、成膜温度Tsと電位差Vs−Vfとの2つのファクタに大きく依存することを見出し、これらファクタを好適化することにより、良質な膜を成膜できることを見出している。すなわち、成膜温度Tsを横軸にし、電位差Vs−Vfを縦軸にして、膜の特性をプロットすると、ある範囲内において良質な膜を成膜できることを見出している(図5参照)。
In sputtering using plasma, factors that influence the characteristics of the film to be formed include the film formation temperature, the type of substrate, the composition of the substrate, the surface energy of the substrate, and the composition, if there is a film previously formed on the substrate. The film pressure, the amount of oxygen in the atmospheric gas, the input electrode, the distance between the substrate and the target, the electron temperature and electron density in the plasma, the active species density in the plasma and the lifetime of the active species are considered.
The present inventors have found that, among various film formation factors, the characteristics of the film to be formed largely depend on two factors of the film formation temperature Ts and the potential difference Vs−Vf. It has been found that a high-quality film can be formed by making it easier. That is, it has been found that when the film formation temperature Ts is plotted on the horizontal axis and the potential difference Vs−Vf is plotted on the vertical axis and the film characteristics are plotted, a good film can be formed within a certain range (see FIG. 5).
電位差Vs−Vfが基板SBに衝突するターゲット材TGの構成元素Tpの運動エネルギーに相関することを述べた。下記式に示すように、一般に運動エネルギーEは温度Tの関数で表されるので、基板SBに対して、電位差Vs−Vfは温度と同様の効果を持つと考えられる。
E=1/2mv2=3/2kT
(式中、mは質量、vは速度、kは定数、Tは絶対温度である。)
電位差Vs−Vfは、温度と同様の効果以外にも、表面マイグレーションの促進効果、弱結合部分のエッチング効果などの効果を持つと考えられる。
It has been described that the potential difference Vs−Vf correlates with the kinetic energy of the constituent element Tp of the target material TG colliding with the substrate SB. Since the kinetic energy E is generally expressed as a function of the temperature T as shown in the following equation, it is considered that the potential difference Vs−Vf has the same effect as the temperature with respect to the substrate SB.
E = 1 / 2mv 2 = 3 / 2kT
(Where m is mass, v is velocity, k is a constant, and T is absolute temperature.)
The potential difference Vs−Vf is considered to have effects such as an effect of promoting surface migration and an effect of etching a weakly coupled portion in addition to the effect similar to the temperature.
特開2004−119703号公報には、スパッタリング法により圧電膜を成膜する際に、圧電膜にかかる引張応力を緩和するために、基板にバイアスを印加することが提案されている。基板にバイアスを印加することは、基板に突入するターゲットの構成元素のエネルギ量を変えていることになる。しかしながら、特開2004−119703号公報には、プラズマ電位Vs、およびプラズマ電位Vsとフローティング電位Vfとの差である電位差Vs−Vfについて記載されていない。 Japanese Patent Application Laid-Open No. 2004-119703 proposes that a bias is applied to the substrate in order to relieve the tensile stress applied to the piezoelectric film when the piezoelectric film is formed by sputtering. Applying a bias to the substrate changes the energy amount of the constituent element of the target that enters the substrate. However, Japanese Patent Application Laid-Open No. 2004-119703 does not describe the plasma potential Vs and the potential difference Vs−Vf that is the difference between the plasma potential Vs and the floating potential Vf.
通常、従来のスパッタリング装置などの成膜装置では、プラズマ空間Pと基板SBとの電位差Vs−Vfは、装置の構造によって略決まり、大きく変えることができないので、従来は、電位差Vs−Vfを変えるという発想自体がほとんどなかった。スパッタリング方法ではないが、特開平10−60653号公報に、アモルファスシリコン膜等を高周波プラズマCVD法により成膜する成膜方法において、電位差Vs−Vfを特定の範囲内に制御する成膜方法が開示されている。この発明では、電位差Vs−Vfが基板面上で不均一になることを解消するために、電位差Vs−Vfを特定の範囲内に制御するようにしている。しかしながら、特開平10−60653号公報には、成膜温度TsとVs−Vfと成膜される膜の特性との関係に基づいて、成膜条件を決定することについては記載されていない。 Usually, in a film forming apparatus such as a conventional sputtering apparatus, the potential difference Vs−Vf between the plasma space P and the substrate SB is substantially determined by the structure of the apparatus and cannot be changed greatly. Conventionally, the potential difference Vs−Vf is changed. There was almost no idea itself. Although not a sputtering method, Japanese Patent Application Laid-Open No. 10-60653 discloses a film forming method for controlling an electric potential difference Vs−Vf within a specific range in a film forming method for forming an amorphous silicon film or the like by a high frequency plasma CVD method. Has been. In the present invention, the potential difference Vs−Vf is controlled within a specific range in order to eliminate the potential difference Vs−Vf becoming non-uniform on the substrate surface. However, Japanese Patent Application Laid-Open No. 10-60653 does not describe determining film forming conditions based on the relationship between the film forming temperature Ts, Vs−Vf, and the characteristics of the film to be formed.
このような成膜方法は、本発明のスパッタリング方法を始めとして、プラズマを用いる気相成長法により成膜することが可能なものであれば、いかなる膜にも適用することができる。本発明のスパッタリング方法や、このような成膜方法を適用可能な膜としては、絶縁膜、誘電体膜、および圧電膜等が挙げられる。
このような成膜方法は、1種または複数種のペロブスカイト型酸化物からなる圧電膜(不可避不純物を含んでいてもよい。)の成膜に好ましく適用できる。ペロブスカイト型酸化物からなる圧電膜は、電圧無印加時において自発分極性を有する強誘電体膜である。
Such a film forming method can be applied to any film as long as it can be formed by a vapor phase growth method using plasma including the sputtering method of the present invention. Examples of the film to which the sputtering method of the present invention and such a film forming method can be applied include an insulating film, a dielectric film, and a piezoelectric film.
Such a film formation method can be preferably applied to film formation of a piezoelectric film (which may contain inevitable impurities) made of one or more kinds of perovskite oxides. A piezoelectric film made of a perovskite oxide is a ferroelectric film having spontaneous polarization when no voltage is applied.
本発明者らは、このような成膜方法を下記一般式(P)で表される1種または複数種のペロブスカイト型酸化物からなる圧電膜に適用する場合、下記式(1)および(2)を充足する範囲で成膜条件を決定することが好ましいことを見出している(図5参照)。
一般式AaBbO3・・・(P)
(式中、A:Aサイト元素であり、Pbを含む少なくとも1種の元素、B:Bサイトの元素であり、Ti,Zr,V,Nb,Ta,Cr,Mo,W,Mn,Sc,Co,Cu,In,Sn,Ga,Zn,Cd,Fe,Ni,およびランタニド元素からなる群より選ばれた少なくとも1種の元素、O:酸素原子。a=1.0かつb=1.0である場合が標準であるが、これらの数値はペロブスカイト構造を取り得る範囲内で1.0からずれてもよい。)、
Ts(℃)≧400・・・(1)、
−0.2Ts+100<Vs−Vf(V)<−0.2Ts+130・・・(2)
When the present inventors apply such a film formation method to a piezoelectric film made of one or more perovskite oxides represented by the following general formula (P), the following formulas (1) and (2) It has been found that it is preferable to determine the film forming conditions within a range that satisfies the above (see FIG. 5).
General formula A a B b O 3 (P)
(In the formula, A: A site element, at least one element including Pb, B: B site element, Ti, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Sc, At least one element selected from the group consisting of Co, Cu, In, Sn, Ga, Zn, Cd, Fe, Ni, and a lanthanide element, O: oxygen atom, a = 1.0 and b = 1.0 Is a standard, but these values may deviate from 1.0 within a range where a perovskite structure can be taken).
Ts (° C.) ≧ 400 (1),
−0.2Ts + 100 <Vs−Vf (V) <− 0.2Ts + 130 (2)
上記一般式(P)で表されるペロブスカイト型酸化物としては、チタン酸鉛、チタン酸ジルコン酸鉛(PZT)、ジルコニウム酸鉛、チタン酸鉛ランタン、ジルコン酸チタン酸鉛ランタン、マグネシウムニオブ酸ジルコニウムチタン酸鉛、ニッケルニオブ酸ジルコニウムチタン酸鉛等の鉛含有化合物、および、チタン酸バリウム、チタン酸ビスマスナトリウム、チタン酸ビスマスカリウム、ニオブ酸ナトリウム、ニオブ酸カリウム、ニオブ酸リチウム等の非鉛含有化合物が挙げられる。圧電膜は、これら上記一般式(P)で表されるペロブスカイト型酸化物の混晶系であってもよい。 Examples of the perovskite oxide represented by the general formula (P) include lead titanate, lead zirconate titanate (PZT), lead zirconate, lead lanthanum titanate, lead lanthanum zirconate titanate, zirconium magnesium niobate Lead-containing compounds such as lead titanate, lead nickel niobate and zirconium titanate, and non-lead-containing compounds such as barium titanate, sodium bismuth titanate, potassium bismuth titanate, sodium niobate, potassium niobate, lithium niobate Is mentioned. The piezoelectric film may be a mixed crystal system of perovskite oxides represented by the above general formula (P).
本発明のスパッタリング方法は、下記一般式(P−1)で表されるPZTまたはそのBサイト置換系、およびこれらの混晶系に好ましく適用できる。
Pba(Zrb1Tib2Xb3)O3・・・(P−1)
(式(P−1)中、XはV族およびVI族の元素群より選ばれた少なくとも1種の金属元素である。a>0、b1>0、b2>0、b3≧0。a=1.0であり、かつb1+b2+b3=1.0である場合が標準であるが、これらの数値はペロブスカイト構造を取り得る範囲内で1.0からずれてもよい。)
上記一般式(P−1)で表されるペロブスカイト型酸化物は、d=0のときチタン酸ジルコン酸鉛(PZT)であり、d>0のとき、PZTのBサイトの一部をV族およびVI族の元素群より選ばれた少なくとも1種の金属元素であるXで置換した酸化物である。
Xは、VA族、VB族、VIA族、およびVIB族のいずれの金属元素でもよく、V,Nb,Ta,Cr,Mo,およびWからなる群より選ばれた少なくとも1種であることが好ましい。
The sputtering method of the present invention can be preferably applied to PZT represented by the following general formula (P-1) or a B site substitution system thereof, and a mixed crystal system thereof.
Pb a (Zr b1 Ti b2 X b3 ) O 3 (P-1)
(In Formula (P-1), X is at least one metal element selected from the group of elements of Group V and Group VI. A> 0, b1> 0, b2> 0, b3 ≧ 0. A = 1.0 and b1 + b2 + b3 = 1.0 is standard, but these values may deviate from 1.0 within a range where a perovskite structure can be taken.)
The perovskite oxide represented by the general formula (P-1) is lead zirconate titanate (PZT) when d = 0, and when d> 0, part of the B site of PZT is group V. And an oxide substituted with X which is at least one metal element selected from the group of elements of group VI.
X may be any metal element of Group VA, Group VB, Group VIA, and Group VIB, and is preferably at least one selected from the group consisting of V, Nb, Ta, Cr, Mo, and W. .
本発明者らは、上記一般式(P)で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、上記式(1)を充足しないTs(℃)<400の成膜条件では、成膜温度が低すぎてペロブスカイト結晶が良好に成長せず、パイロクロア相がメインの膜が成膜されることを見出している(図5参照)。
本発明者らは、さらに、上記一般式(P)で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、上記式(1)を充足するTs(℃)≧400の条件では、成膜温度Tsと電位差Vs−Vfが上記式(2)を充足する範囲で成膜条件を決定することで、パイロクロア相の少ないペロブスカイト結晶を安定的に成長させることができ、しかも、Pb抜けを安定的に抑制することができ、結晶構造および膜組成が良好な良質な圧電膜を安定的に成膜することができることを見出している(図5参照)。
When forming a piezoelectric film made of a perovskite oxide represented by the above general formula (P), the present inventors have Ts (° C.) <400 that does not satisfy the above formula (1). It has been found that the film formation temperature is too low and the perovskite crystal does not grow well, and a main film with a pyrochlore phase is formed (see FIG. 5).
Further, when forming a piezoelectric film made of a perovskite oxide represented by the general formula (P), the present inventors satisfy the above formula (1) under the condition of Ts (° C.) ≧ 400. By determining the film forming conditions within a range where the film forming temperature Ts and the potential difference Vs−Vf satisfy the above formula (2), it is possible to stably grow a perovskite crystal having a small pyrochlore phase, and to eliminate Pb loss. It has been found that a high-quality piezoelectric film that can be stably suppressed and has a good crystal structure and film composition can be stably formed (see FIG. 5).
PZTのスパッタ成膜において、高温成膜するとPb抜けが起こりやすくなることが知られている(特開平6−49638号公報の図2等参照)。本発明者らは、Pb抜けが、成膜温度以外に電位差Vs−Vfにも依存することを見出している。PZTの構成元素であるPb,Zr,およびTiの中で、Pbが最もスパッタ率が大きく、スパッタされやすい。例えば、「真空ハンドブック」((株)アルバック編、オーム社発行)の表8.1.7には、Arイオン300evの条件におけるスパッタ率は、Pb=0.75、Zr=0.48,Ti=0.65であることが記載されている。スパッタされやすいということは、スパッタされた原子が基板面に付着した後に、再スパッタされやすいということである。プラズマ電位と基板の電位との差が大きい程、すなわち、Vs−Vfの差が大きい程、再スパッタの率が高くなり、Pb抜けが生じやすくなると考えられる。このことは、PZT以外のPb含有ペロブスカイト型酸化物でも、同様である。また、スパッタリング法以外のプラズマを用いる気相成長法でも同様である。 In sputter deposition of PZT, it is known that Pb loss is likely to occur when the film is deposited at a high temperature (see, for example, FIG. 2 of JP-A-6-49638). The present inventors have found that Pb loss depends not only on the film formation temperature but also on the potential difference Vs−Vf. Of Pb, Zr, and Ti, which are constituent elements of PZT, Pb has the largest sputtering rate and is easily sputtered. For example, in Table 8.1.7 of “Vacuum Handbook” (published by ULVAC, Inc., published by Ohm), the sputtering rate under the conditions of Ar ion 300 ev is Pb = 0.75, Zr = 0.48, Ti = 0.65. Easily sputtered means that the sputtered atoms are likely to be re-sputtered after adhering to the substrate surface. It is considered that the greater the difference between the plasma potential and the substrate potential, that is, the greater the difference in Vs−Vf, the higher the resputtering rate and the more likely Pb loss occurs. The same applies to Pb-containing perovskite oxides other than PZT. The same applies to vapor phase growth methods using plasma other than sputtering.
成膜温度Tsと電位差Vs−Vfがいずれも過小の条件では、ペロブスカイト結晶を良好に成長させることができない傾向にある。また、成膜温度Tsと電位差Vs−Vfのうち少なくとも一方が過大の条件では、Pb抜けが生じやすくなる傾向にある。
すなわち、上記式(1)を充足するTs(℃)≧400の条件では、成膜温度Tsが相対的に低い条件のときには、ペロブスカイト結晶を良好に成長させるために電位差Vs−Vfを相対的に高くする必要があり、成膜温度Tsが相対的に高い条件のときには、Pb抜けを抑制するために、電位差Vs−Vfを相対的に低くする必要がある。これを表したのが、上記式(2)である。
If the film forming temperature Ts and the potential difference Vs−Vf are both too low, the perovskite crystal tends to be unable to grow well. Moreover, when at least one of the film forming temperature Ts and the potential difference Vs−Vf is excessive, Pb loss tends to occur.
That is, under the condition of Ts (° C.) ≧ 400 that satisfies the above formula (1), when the film formation temperature Ts is relatively low, the potential difference Vs−Vf is relatively set to grow the perovskite crystal satisfactorily. When the film formation temperature Ts is relatively high, the potential difference Vs−Vf needs to be relatively low in order to suppress Pb loss. This is represented by the above formula (2).
本発明者らは、上記一般式(P)で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、下記式(1)〜(3)を充足する範囲で成膜条件を決定することで、圧電定数の高い圧電膜が得られることを見出している。
Ts(℃)≧400・・・(1)、
−0.2Ts+100<Vs−Vf(V)<−0.2Ts+130・・・(2)、
10≦Vs−Vf(V)≦35・・・(3)
When forming a piezoelectric film made of a perovskite oxide represented by the general formula (P), the present inventors determine film forming conditions within a range satisfying the following expressions (1) to (3). Thus, it has been found that a piezoelectric film having a high piezoelectric constant can be obtained.
Ts (° C.) ≧ 400 (1),
−0.2Ts + 100 <Vs−Vf (V) <− 0.2Ts + 130 (2),
10 ≦ Vs−Vf (V) ≦ 35 (3)
本発明者等は、上記一般式(P)で表されるペロブスカイト型酸化物からなる圧電膜を成膜する場合、成膜温度Ts(℃)=約420の条件では、電位差Vs−Vf(V)=約42Vとすることで、Pb抜けのないペロブスカイト結晶を成長させることができるが、得られる膜の圧電定数d31は、100pm/V程度と低いことを見出している。この条件では、電位差Vs−Vf、すなわち基板に衝突するターゲット材TGの構成元素Tpのエネルギが高すぎるために、膜に欠陥が生じやすく、圧電定数が低下すると考えられる。本発明者等は、上記式(1)〜(3)を充足する範囲で成膜条件を決定することで、圧電定数d31≧130pm/Vの圧電膜を成膜できることを見出している。 When the present inventors form a piezoelectric film made of the perovskite oxide represented by the general formula (P), the potential difference Vs−Vf (V) under the condition of film formation temperature Ts (° C.) = About 420. ) = About 42 V, it is possible to grow a perovskite crystal without Pb loss, but the piezoelectric constant d 31 of the obtained film has been found to be as low as about 100 pm / V. Under this condition, it is considered that the potential difference Vs−Vf, that is, the energy of the constituent element Tp of the target material TG colliding with the substrate is too high, so that the film is likely to be defective and the piezoelectric constant is lowered. The present inventors have found that a piezoelectric film having a piezoelectric constant d 31 ≧ 130 pm / V can be formed by determining the film forming conditions within a range that satisfies the above formulas (1) to (3).
本発明のスパッタリング方法等のプラズマを用いる気相成長法において、膜特性に対して影響を与えるファクタが、成膜温度Ts(℃)、および、成膜時のプラズマ中のプラズマ電位Vs(V)とフローティング電位Vf(V)との差である電位差Vs−Vf(V)であることを明らかにしたものである。
本発明のスパッタリング方法等の成膜方法によれば、膜特性に対して影響を与える上記2つのファクタと成膜される膜の特性との関係に基づいて、成膜条件を決定する構成としているので、スパッタリング方法等のプラズマを用いる気相成長法により良質な膜を安定的に成膜することができる。
本発明による成膜方法を採用することで、装置条件が変わっても良質な膜を成膜できる条件を容易に見出すことができ、良質な膜を安定的に成膜することができる。
In the vapor phase growth method using plasma such as the sputtering method of the present invention, factors affecting the film characteristics are the film formation temperature Ts (° C.) and the plasma potential Vs (V) in the plasma during film formation. And the potential difference Vs−Vf (V), which is the difference between the floating potential Vf (V).
According to the film formation method such as the sputtering method of the present invention, the film formation conditions are determined based on the relationship between the above two factors affecting the film characteristics and the characteristics of the film to be formed. Therefore, a high-quality film can be stably formed by a vapor phase growth method using plasma such as a sputtering method.
By adopting the film forming method according to the present invention, it is possible to easily find a condition for forming a high-quality film even if the apparatus conditions are changed, and it is possible to stably form a high-quality film.
本発明のスパッタリング方法による成膜方法は、圧電膜の成膜等に好ましく適用することができる。本発明によれば、ペロブスカイト型酸化物からなる圧電膜の成膜において、パイロクロア相の少ないペロブスカイト結晶を安定的に成長させることが可能となる。本発明によれば、PZT等のPb含有ペロブスカイト型酸化物からなる圧電膜の成膜において、パイロクロア相の少ないペロブスカイト結晶を安定的に成長させることができ、しかもPb抜けを安定的に抑制することが可能となる。 The film formation method by the sputtering method of the present invention can be preferably applied to the formation of a piezoelectric film or the like. According to the present invention, it is possible to stably grow a perovskite crystal having a small pyrochlore phase in the formation of a piezoelectric film made of a perovskite oxide. According to the present invention, in the formation of a piezoelectric film made of a Pb-containing perovskite oxide such as PZT, it is possible to stably grow a perovskite crystal having a small pyrochlore phase and to stably suppress Pb loss. Is possible.
上記成膜方法を適用することで、以下の圧電膜を提供することができる。
すなわち、本圧電膜は、下記一般式(P)で表される1種または複数種のペロブスカイト型酸化物からなる圧電膜において、本発明のスパッタリング方法等のプラズマを用いる気相成長法により成膜されたものであり、下記式(1)および(2)を充足する成膜条件で成膜されたものである。
一般式AaBbO3・・・(P)
(式中、A:Aサイト元素であり、Pbを含む少なくとも1種の元素、B:Bサイトの元素であり、Ti,Zr,V,Nb,Ta,Cr,Mo,W,Mn,Sc,Co,Cu,In,Sn,Ga,Zn,Cd,Fe,Ni,およびランタニド元素からなる群より選ばれた少なくとも1種の元素、O:酸素原子。a=1.0かつb=1.0である場合が標準であるが、これらの数値はペロブスカイト構造を取り得る範囲内で1.0からずれてもよい。)、
Ts(℃)≧400・・・(1)、
−0.2Ts+100<Vs−Vf(V)<−0.2Ts+130・・・(2)
By applying the film forming method, the following piezoelectric film can be provided.
That is, this piezoelectric film is formed by a vapor phase growth method using plasma, such as the sputtering method of the present invention, in a piezoelectric film made of one or more perovskite oxides represented by the following general formula (P). The film was formed under film forming conditions satisfying the following formulas (1) and (2).
General formula A a B b O 3 (P)
(In the formula, A: A site element, at least one element including Pb, B: B site element, Ti, Zr, V, Nb, Ta, Cr, Mo, W, Mn, Sc, At least one element selected from the group consisting of Co, Cu, In, Sn, Ga, Zn, Cd, Fe, Ni, and a lanthanide element, O: oxygen atom, a = 1.0 and b = 1.0 Is a standard, but these values may deviate from 1.0 within a range where a perovskite structure can be taken).
Ts (° C.) ≧ 400 (1),
−0.2Ts + 100 <Vs−Vf (V) <− 0.2Ts + 130 (2)
本発明によれば、パイロクロア相の少ないペロブスカイト結晶構造を有し、しかも、Pb抜けが抑制され、結晶構造および膜組成が良好な良質な圧電膜を安定的に提供することができる。
また、本発明によれば、1.0≦aであるPb抜けのない組成の圧電膜を提供することができ、1.0<aであるPbリッチな組成の圧電膜を提供することもできる。aの上限は特に制限なく、本発明者等は、1.0≦a≦1.3であれば、圧電性能が良好な圧電膜が得られることを見出している。
According to the present invention, it is possible to stably provide a high-quality piezoelectric film having a perovskite crystal structure with a small pyrochlore phase, further suppressing Pb loss, and having a good crystal structure and film composition.
In addition, according to the present invention, it is possible to provide a piezoelectric film having a composition with 1.0 ≦ a and without Pb loss, and it is also possible to provide a piezoelectric film having a Pb-rich composition with 1.0 <a. . The upper limit of a is not particularly limited, and the present inventors have found that a piezoelectric film having good piezoelectric performance can be obtained when 1.0 ≦ a ≦ 1.3.
本発明による圧電膜は、下記式(1)〜(3)を充足する成膜条件で成膜されたものであることが好ましい。かかる構成とすることで、圧電定数の高い圧電膜を提供することができる。
Ts(℃)≧400・・・(1)、
−0.2Ts+100<Vs−Vf(V)<−0.2Ts+130・・・(2)、
10≦Vs−Vf(V)≦35・・・(3)
The piezoelectric film according to the present invention is preferably formed under film forming conditions satisfying the following formulas (1) to (3). With such a configuration, a piezoelectric film having a high piezoelectric constant can be provided.
Ts (° C.) ≧ 400 (1),
−0.2Ts + 100 <Vs−Vf (V) <− 0.2Ts + 130 (2),
10 ≦ Vs−Vf (V) ≦ 35 (3)
こうして得られた本発明による圧電膜は、膜質のばらつきや組成ズレのない高品質な絶縁膜や誘電体膜、特に、PZT等のPb含有ペロブスカイト型酸化物からなり、パイロクロア相の少ないペロブスカイト結晶が安定的に成長し、しかもPb抜けが安定的に抑制された圧電膜であり、インクジェットヘッドなどに用いるのに適した圧電素子として利用することができる。
本発明によって得られる圧電膜、絶縁膜、誘電体膜などの薄膜は、基本的に以上のように構成される。
The piezoelectric film according to the present invention thus obtained is composed of a high-quality insulating film or dielectric film having no film quality variation or composition deviation, in particular, a Pb-containing perovskite oxide such as PZT, and a perovskite crystal having a small pyrochlore phase. It is a piezoelectric film that is stably grown and Pb loss is stably suppressed, and can be used as a piezoelectric element suitable for use in an inkjet head or the like.
The thin films such as piezoelectric films, insulating films, and dielectric films obtained by the present invention are basically configured as described above.
次に、圧電素子およびこれを備えたインクジェットヘッドの構造について説明する。図6は、圧電素子の一実施形態を用いたインクジェットヘッドの一実施形態の要部断面図(圧電素子の厚み方向の断面図)である。視認しやすくするため、構成要素の縮尺は、実際のものとは適宜異ならせてある。
図6に示すように、インクジェットヘッド50は、圧電素子52と、インク貯留吐出部材54と、圧電素子52とインク貯留吐出部材54との間に設けられる振動板56を有する。
まず、圧電素子について説明する。同図に示すように、圧電素子52は、基板58と、基板58上に順次積層された下部電極60、圧電膜62および上部電極64とからなる素子であり、圧電膜62に対して、下部電極60と上部電極64とにより厚み方向に電界が印加されるようになっている。
Next, the structure of the piezoelectric element and the ink jet head including the piezoelectric element will be described. FIG. 6 is a sectional view (a sectional view in the thickness direction of the piezoelectric element) of an embodiment of an inkjet head using an embodiment of a piezoelectric element. In order to facilitate visual recognition, the scale of the constituent elements is appropriately changed from the actual one.
As shown in FIG. 6, the
First, the piezoelectric element will be described. As shown in the figure, the
基板58としては、特に制限的ではなく、シリコン、ガラス、ステンレス(SUS)、イットリウム安定化ジルコニア(YSZ)、アルミナ、サファイヤ、シリコンカーバイド等の基板を挙げることができる。なお、基板58として、シリコン基板の表面にSiO2酸化膜が形成されたSOI基板等の積層基板を用いてもよい。
また、下部電極60は、基板58の略全面に形成されており、この上に図中手前側から奥側に延びるライン状の凸部62aがストライプ状に配列したパターンの圧電膜62が形成され、各凸部62aの上に上部電極64が形成されている。
圧電膜62のパターンは、図示するものに限定されず、適宜設計される。なお、圧電膜62は、連続膜でも構わないが、圧電膜62を、連続膜ではなく、互いに分離した複数の凸部62aからなるパターンで形成することで、個々の凸部62aの伸縮がスムーズに起こるので、より大きな変位量が得られ、好ましい。
The
The
The pattern of the
下部電極60の主成分としては、特に制限的ではなく、Au,Pt,Ir,IrO2,RuO2,LaNiO3,およびSrRuO3等の金属または金属酸化物、およびこれらの組合せが挙げられる。
上部電極64の主成分としては、特に制限的ではなく、下部電極60で例示した材料、Al,Ta,Cr,およびCu等の一般的に半導体プロセスで用いられている電極材料、およびこれらの組合せが挙げられる。
圧電膜62は、上述の本発明のスパッタリング方法を適用する成膜方法により成膜された膜である。圧電膜62は、好ましくは、上記一般式(P)で表されるペロブスカイト型酸化物からなる圧電膜である。
下部電極60と上部電極64の厚みは、例えば200nm程度である。圧電膜62の膜厚は特に制限なく、通常1μm以上であり、例えば1〜5μmである。
The main component of the
The main component of the
The
The thickness of the
図6に示すインクジェットヘッド50は、概略、上記構成の圧電素子52の基板58の下面に、振動板56を介して、インクが貯留されるインク室(インク貯留室)68およびインク室68から外部にインクが吐出されるインク吐出口(ノズル)70を有するインク貯留吐出部材54が取り付けられたものである。インク室68は、圧電膜62の凸部62aの数およびパターンに対応して、複数設けられている。すなわち、インクジェットヘッド50は、複数の吐出部72を有し、圧電膜62、上部電極64、インク室68およびインクノズル70は、各吐出部72毎に設けられている。一方、下部電極60、基板58および振動板56は、複数の吐出部に共通に設けられているが、これに制限されず、個々に、または幾かずつまとめて設けられていても良い。
インクジェットヘッド50では、後述する好ましい駆動方法により、または従来公知の駆動方法により、圧電素子52の凸部62aに印加する電界強度を凸部62a毎に増減させてこれを伸縮させ、これによってインク室68からのインクの吐出や吐出量の制御が行われる。
本実施形態の圧電素子およびこれを用いるインクジェットヘッドは、基本的に以上のように構成されている。
An
In the
The piezoelectric element of this embodiment and the ink jet head using the same are basically configured as described above.
次に、本発明によるインクジェットヘッドを備えるインクジェット式記録装置の構造について説明する。図7は、本発明によるインクジェットヘッドを備えるインクジェット式記録装置の一実施形態の全体構成を示す装置全体図であり、図8は、その部分上面図である。
図示例のインクジェット式記録装置100は、インクの色ごとに設けられた複数のインクジェットヘッド(以下、単に「ヘッド」という)50K,50C,50M,50Yを有する印字部102と、各ヘッド50K,50C,50M,50Yに供給するインクを貯蔵しておくインク貯蔵/装填部114と、記録紙116を供給する給紙部118と、記録紙116のカールを除去するデカール処理部120と、印字部102のノズル面(インク吐出面)に対向して配置され、記録紙116の平面性を保持しながら記録紙116を搬送する吸着ベルト搬送部122と、印字部102による印字結果を読み取る印字検出部124と、印画済みの記録紙(プリント物)を外部に排紙する排紙部126とから概略構成されている。
Next, the structure of an ink jet recording apparatus including the ink jet head according to the present invention will be described. FIG. 7 is an overall view of an apparatus showing an overall configuration of an embodiment of an ink jet recording apparatus provided with an ink jet head according to the present invention, and FIG. 8 is a partial top view thereof.
The illustrated ink
印字部102をなすヘッド50K,50C,50M,50Yが、各々上記実施形態のインクジェットヘッド50(図6参照)である。
デカール処理部120では、巻き癖方向と逆方向に加熱ドラム130により記録紙116に熱が与えられて、デカール処理が実施される。
ロール紙を使用する装置では、図7に示すように、デカール処理部120の後段に裁断用のカッター128が設けられ、このカッターによってロール紙は所望のサイズにカットされる。カッター128は、記録紙116の搬送路幅以上の長さを有する固定刃128Aと、この固定刃128Aに沿って移動する丸刃128Bとから構成されており、印字裏面側に固定刃128Aが設けられ、搬送路を挟んで印字面側に丸刃128Bが配置される。カット紙を使用する装置では、カッター128は不要である。
The
In the
In the apparatus using roll paper, as shown in FIG. 7, a
デカール処理され、カットされた記録紙116は、吸着ベルト搬送部122へと送られる。吸着ベルト搬送部122は、ローラ131、132間に無端状のベルト133が巻き掛けられた構造を有し、少なくとも印字部102のノズル面および印字検出部124のセンサ面に対向する部分が水平面(フラット面)となるよう構成されている。
ベルト133は、記録紙116の幅よりも広い幅寸法を有しており、ベルト面には多数の吸引孔(図示略)が形成されている。ローラ131、132間に掛け渡されたベルト133の内側において印字部102のノズル面および印字検出部124のセンサ面に対向する位置には吸着チャンバ134が設けられており、この吸着チャンバ134をファン135で吸引して負圧にすることによってベルト133上の記録紙116が吸着保持される。
The decurled and cut
The
ベルト133が巻かれているローラ131、132の少なくとも一方にモータ(図示せず)の動力が伝達されることにより、ベルト133は、図7において時計回り方向に駆動され、ベルト133上に保持された記録紙116は、図7において左から右へと搬送される。
なお、縁無しプリント等を印字すると、ベルト133上にもインクが付着するので、ベルト133の外側の所定位置(印字領域以外の適当な位置)にベルト清掃部136が設けられている。
また、吸着ベルト搬送部122により形成される用紙搬送路上において印字部102の上流側に、加熱ファン140が設けられている。加熱ファン140は、印字前の記録紙116に加熱空気を吹き付け、記録紙116を加熱する。印字直前に記録紙116を加熱しておくことにより、インクが着弾後に乾きやすくなる。
The power of a motor (not shown) is transmitted to at least one of the
Note that when a borderless print or the like is printed, the ink also adheres to the
In addition, a
印字部102は、最大紙幅に対応する長さを有するライン型ヘッドを、紙送り方向と直交方向(主走査方向)に配置した、いわゆるフルライン型のヘッドとなっている(図8参照)。各印字ヘッド50K,50C,50M,50Yは、インクジェット式記録装置100が対象とする最大サイズの記録紙116の少なくとも一辺を超える長さにわたってインク吐出口(ノズル)が複数配列されたライン型ヘッドで構成されている。
記録紙116の送り方向に沿って上流側から、黒(K)、シアン(C)、マゼンタ(M)、イエロー(Y)の順に各色インクに対応したヘッド50K,50C,50M,50Yが配置されている。記録紙116を搬送しつつ、各ヘッド50K,50C,50M,50Yから、それぞれ色インクを吐出することにより、記録紙116上にカラー画像が記録される。
The
印字検出部124は、印字部102の打滴結果を撮像するラインセンサ等からなり、ラインセンサによって読み取った打滴画像からノズルの目詰まり等の吐出不良を検出する。
印字検出部124の後段には、印字された画像面を乾燥させる加熱ファン等からなる後乾燥部142が設けられている。印字後のインクが乾燥するまでは印字面と接触することは避けた方が好ましいので、熱風を吹き付ける方式が好ましい。
後乾燥部142の後段には、画像表面の光沢度を制御するために、加熱・加圧部144が設けられている。加熱・加圧部144では、画像面を加熱しながら、所定の表面凹凸形状を有する加圧ローラ145で画像面を加圧し、画像面に凹凸形状を転写する。
The
A
A heating /
こうして得られたプリント物は、排紙部126から排出される。本来プリントすべき本画像(目的の画像を印刷したもの)とテスト印字とは分けて排出することが好ましい。このインクジェット式記録装置100では、本画像のプリント物と、テスト印字のプリント物とを選別してそれぞれの排出部126A、126Bへと送るために排紙経路を切り替える選別手段(図示略)が設けられている。
大きめの用紙に本画像とテスト印字とを同時に並列にプリントする場合には、カッター148を設けて、テスト印字の部分を切り離す構成とすればよい。
本実施形態のインクジェット記記録装置は、基本的に以上のように構成されている。
The printed matter obtained in this manner is outputted from the
When the main image and the test print are simultaneously printed on a large sheet of paper, the
The ink jet recording apparatus of this embodiment is basically configured as described above.
以上、本発明に係るスパッタリング方法および装置について種々の実施形態および実施例を挙げて詳細に説明したが、本発明は、上記実施形態および実施例には限定されず、本発明の要旨を逸脱しない範囲において、各種の改良や設計の変更を行ってもよいのは、もちろんである。 The sputtering method and apparatus according to the present invention have been described in detail with reference to various embodiments and examples. However, the present invention is not limited to the above-described embodiments and examples, and does not depart from the gist of the present invention. Of course, various improvements and design changes may be made within the scope.
以下に、本発明を実施例に基づいて具体的に説明する。
(実験1)
図1に示すスパッタリング装置10として、アルバック社製スパッタ装置を用い、ターゲット材TGとして、Pb1.3Zr0.52Ti0.48Oxの組成の焼結体ターゲットを用い、成膜温度を450℃としてPZT膜を成膜した。成膜基板SBとしては、図9に示すように、電極32として、Ti(Ti層34)を20nm、Ir(Ir層36)を150nm積層した3インチ、厚み625μmのシリコン基板38を用いた。なお、シリコン基板38の表面には、SiO2層4が形成されていた。また、図9に示すように、成膜基板SBの電極32のIr層(電極)36の表面(SBa)上に形成されるPZT膜42の成膜膜厚は、4μmとした。
The present invention will be specifically described below based on examples.
(Experiment 1)
A sputtering apparatus manufactured by ULVAC is used as the
(実施例1)
図10(a)に模式的に示すように、3インチ(76.2mm)の電極32付シリコン基板38(成膜基板SB)を、等電位表面形成部材20となる外径90mmのインコネル板22(成膜冶具)にて支えた。テスタにて、基板SBのIr電極36の表面(導電性表面SBa)とインコネル板22の表面(等電位板20の等電位表面20a)の間の抵抗を計測し、計測された抵抗は、1Ω以下を示し、基板SBのIr電極表面SBaとインコネル板22(等電位板20)の表面22a(等電位表面20a)とは、導通していることを確認した。この状態で成膜を行った。
Example 1
As schematically shown in FIG. 10A, a 3 inch (76.2 mm)
(比較例1)
図10(b)に模式的に示すように、実施例1において、等電位板20として用いた外径90mmのインコネル板22の裏面(基板SB側)にアルミナをコートして、絶縁層24を形成し、絶縁層24上に実施例1で用いた基板SBをセットした。テスタにて、基板SBのIr電極表面SBaとインコネル板22の表面22aとの間の抵抗を計測したところ、その抵抗は、1GΩ以上あり、テスタでは導通が確認できなかった。すなわち、インコネル板22は、等電位板20として機能していないことを確認した。この状態で同様に成膜を行った。
(Comparative Example 1)
As schematically shown in FIG. 10B, in Example 1, alumina is coated on the back surface (substrate SB side) of the
(実験1の結果)
実施例1では、ペロブスカイト相のチタン酸ジルコン酸鉛(PZT)の膜(PZT膜42)ができていることを、XRD(X線回折装置)にて確認した。
比較例1では、成膜された膜が、パイロクロア相となり、目的とするチタン酸ジルコン酸鉛の膜が得られなかった。XRF(蛍光X線分析装置)にて膜の組成を計測した結果、鉛量(Pb/(Zr+Ti))は、実施例1では1.05であったが、比較例では0.8であり、本発明を用いないと、成膜中のプラズマが基板SBに集中してしまうため、Pbの抜けが生じて、Pbが不足し、所望の膜ができないことが分かった。なお、XRF測定では、下部電極32のIr層36のイリジウム(Ir)の影響を除くため、ファンダメンタルパラメータ(FP)法を用いた。
これらの結果を表1に示す。
なお、表における導通面積の割合は、等電位板20の等電位表面20aのみの面積を成膜基板SBの導電性表面SBaで除算して求めた。すなわち、導通面積の割合は、90mmのインコネル板22が等電位板20の場合には、(902−76.22)/76.22(=40%)として求め、90mmのインコネル板22と120mmのインコネル板26とが等電位板20の場合には、(1202−76.22)/76.22(=150%)として求めた。
(Result of Experiment 1)
In Example 1, it was confirmed by XRD (X-ray diffractometer) that a perovskite phase lead zirconate titanate (PZT) film (PZT film 42) was formed.
In Comparative Example 1, the formed film became a pyrochlore phase, and the target lead zirconate titanate film was not obtained. As a result of measuring the film composition with XRF (fluorescence X-ray analyzer), the lead amount (Pb / (Zr + Ti)) was 1.05 in Example 1, but 0.8 in the comparative example, If the present invention is not used, it has been found that the plasma during film formation concentrates on the substrate SB, so that Pb is lost, Pb is insufficient, and a desired film cannot be formed. In the XRF measurement, a fundamental parameter (FP) method was used in order to eliminate the influence of iridium (Ir) of the
These results are shown in Table 1.
The ratio of the conductive area in the table was obtained by dividing the area of only the
(実験2)
実験1で、さらに、均一性を向上させることを狙い、等電位板20として用いた外径90mmのインコネル板22の外側に、外径120mmのインコネル板26を設置した。
(実施例2)
図11に模式的に示すように、インコネル板22(等電位板20)とインコネル板26との間に絶縁性のワッシャ28を挟み、インコネル板26を設置したが、基板SBの電極(導電性表面SBa)とは、電気的に浮かせた状態で成膜した。
実験1と同様に、テスタで導通を確認し、基板SBの電極(導電性表面SBa)は、インコネル板22(等電位板20)の表面22a(等電位表面20a)までは導通しているが、インコネル板26には導通していないことを確認した。すなわち、インコネル板26は、等電位板20として機能していないことを確認した。
(Experiment 2)
In
(Example 2)
As schematically shown in FIG. 11, an insulating
As in
(実施例3)
図12に模式的に示すように、90mmのインコネル板22と120mmのインコネル板26との間に、導電性のワッシャ30を挟み、基板SBの電極(導電性表面SBa)とインコネル板26との間を導通させ、等電位となるようにした。実験1と同様に、テスタで確認し、基板SBの電極(導電性表面SBa)からインコネル板26の表面26aまで導通していることを確認した。すなわち、インコネル板22およびインコネル板26は、等電位板20を構成し、インコネル板22の表面22aとインコネル板26の表面26aとは、等電位表面20aを構成していた。
実施例1〜3のいずれにおいても、XRDで、単相のペロブスカイト膜(PZT膜42)が全面についている事を確認し、XRFでの組成分析で、いずれも、1.05であることを確認した。
その結果を表1に示す。
(Example 3)
As schematically shown in FIG. 12, a
In any of Examples 1 to 3, it was confirmed by XRD that the single-phase perovskite film (PZT film 42) was on the entire surface, and composition analysis by XRF confirmed that all were 1.05. did.
The results are shown in Table 1.
表1の結果から明らかなように、実施例1〜3のいずれにおいても、成膜基板SBの外側に等電位面20aを設置したので、ペロブスカイト単相膜を得たことが分かる。実施例1〜3のいずれの方法においても、本発明が良質なチタン酸ジルコン酸鉛の膜(PZT膜42)を作製するのに有効であることが分かった。
As is clear from the results in Table 1, in any of Examples 1 to 3, since the
次に、実施例1〜3で得られた基板SBのPZT膜42に上部電極を成膜し、下部電極と上部電極との間に電圧を印加して、強誘電ヒステリシス測定を計測した。
強誘電ヒステリシス測定の測定位置は、図13に示すように、3インチ(76.2mm)基板SB(PZT膜42)の中央の位置、中央から20mmの位置および中央から35mmの位置の3点とした。
実施例1および3で得られたPZT膜42の強誘電ヒステリシスの測定結果をそれぞれ図14および図15に示す。
図14および図15に示すように、実施例1および実施例3における強誘電ヒステリシス測定に差異があることが分かった。図15に示す実施例3では、面内で同じヒステリシスが得られたが、図14に示す実施例1では、3インチ基板SBの端で、ヒステリシス測定の抗電界に変化が得られた。
Next, an upper electrode was formed on the
As shown in FIG. 13, the ferroelectric hysteresis measurement has three measurement positions: a center position of a 3-inch (76.2 mm) substrate SB (PZT film 42), a
The measurement results of the ferroelectric hysteresis of the
As shown in FIGS. 14 and 15, it was found that there was a difference in the ferroelectric hysteresis measurement in Example 1 and Example 3. In Example 3 shown in FIG. 15, the same hysteresis was obtained in the plane, but in Example 1 shown in FIG. 14, a change in the coercive electric field of hysteresis measurement was obtained at the end of the 3-inch substrate SB.
そこで、PZT膜42の面方向の中央の位置と端部の位置(中央から35mmの位置;図13参照)のそれぞれのヒステリシスの測定点においてPZT膜42を切断し、TEM−EDX(電界放射型透過電子顕微鏡・エネルギ分散型X線分析装置)にて、測定径を50nm程度のスポット径として、図9に示すように、PZT膜42の下部電極32の界面付近の測定位置43a、PZT膜42の深さ方向の中央付近の測定位置43bおよびPZT膜42の上部電極44の界面付近の測定位置43cで、Pb量(=Pb/(Zr+Ti))をいずれの測定位置でも複数点(サンプル)測定した。なお、下部電極32の界面付近の測定位置43aでは、Irにかからない位置で測定した。
Therefore, the
いずれの測定位置のサンプル(測定点)でも、PZT膜42の中央付近の測定位置43bおよびPZT膜42の上部電極44の界面付近の測定位置43cでは、1程度の鉛量であった。(なお、TEM−EDXの場合は、XRFと比較して測定再現性が悪く、0.95〜1.05の間の鉛量の場合を、1程度とした。)
また、実施例3においては、PZT42膜の下部電極付近の測定位置43aでも、1程度の鉛量であったが、実施例1および2においては、EDXの測定場所(測定位置や測定点)によっては、1程度の鉛量の測定場所と、鉛量が0.8以下の鉛量の測定場所が見られた。
ここで、PZT膜42の面方向の中央の位置と端部の位置(中央から35mmの位置;図13参照)において、0.8以下の鉛量の測定点数を表2に示す。
また、実施例1において、各測定位置43a、43bおよび43cごとにそれぞれ4点ずつ(サンプル数n=4)測定した測定結果を図16に示す。
In any sample (measurement point) at any measurement position, the lead amount was about 1 at the
Further, in Example 3, the lead amount was about 1 even at the
Here, Table 2 shows the number of measurement points for the lead amount of 0.8 or less at the center position and the end position (
Moreover, in Example 1, the measurement result which measured 4 each (each sample number n = 4) for each
図16から明らかなように、実施例1において、PZT膜42の中央の位置(図13参照)では、いずれの測定位置43a、43bおよび43cでも、4点(サンプル)とも1程度の鉛量であり、鉛(Pb)不足はなかったことが分かった。
一方、PZT膜42の端部の位置(中央から35mmの位置;図13参照)では、測定位置43bおよび43cでは、4点(サンプル)とも1程度の鉛量であり、鉛(Pb)不足はなかったが、PZT膜42の下部電極32の界面付近の測定位置43aでは、4点(サンプル)中3点で、鉛(Pb)不足が生じていたことが分かる。
As is apparent from FIG. 16, in Example 1, at the central position of the PZT film 42 (see FIG. 13), at any of the
On the other hand, at the position of the end of the PZT film 42 (
また、図14および図15に示すように、実施例1および実施例3における強誘電ヒステリシス測定に差異があることが分かるので、両者を簡便に比較するため、中央の位置と端部の位置(中央から35mmの位置)の、変化が大きい電界50kV/cmでの分極値の大きさを比較した。その結果、実施例1の分極値が3.2、実施例3の分極値が1.0と見積もられた。また、実施例2の分極値は、2.9と見積もられた。
その結果を表2に示す。
Further, as shown in FIGS. 14 and 15, since it can be seen that there is a difference in the ferroelectric hysteresis measurement in Example 1 and Example 3, in order to compare both easily, the center position and the end position ( The magnitude of the polarization value was compared at an electric field of 50 kV / cm at a large change (position 35 mm from the center). As a result, the polarization value of Example 1 was estimated to be 3.2, and the polarization value of Example 3 was estimated to be 1.0. Moreover, the polarization value of Example 2 was estimated to be 2.9.
The results are shown in Table 2.
表2から明らかなように、実施例1〜3では、ペロブスカイト単相膜が得られたが、導通面積の割合を増やした方が、下部電極界面付近の均一性も確保できることが分かる。すなわち、同じペロブスカイト膜でも、電気特性が異なり、これは、界面付近の鉛量が違うことによる影響と考えられる。導通面積の割合をより広げた方が、比較例で見られた鉛抜けが、基板の端の方において成膜初期でも抑制できることが分かった。
また、実施例1および2と3との比較からわかるように、成膜基板の外側に設置したインコネル板は、ただ、単にフローティングにして置くだけでは全く効果がなく、置かない場合とほとんど変化がなく、成膜基板と導通して、成膜基板と等電位となっていることが重要であると分かった。
As can be seen from Table 2, in Examples 1 to 3, a perovskite single-phase film was obtained, but it can be seen that increasing the proportion of the conductive area can ensure uniformity in the vicinity of the lower electrode interface. That is, even in the same perovskite film, the electrical characteristics are different, and this is considered to be due to the difference in the amount of lead near the interface. It was found that the lead loss observed in the comparative example can be suppressed even at the initial stage of film formation at the edge of the substrate when the proportion of the conductive area is further expanded.
In addition, as can be seen from the comparison between Examples 1 and 2 and 3, the Inconel plate installed outside the film formation substrate is not effective at all if it is simply placed in a floating state. However, it was found that it was important to be electrically connected to the film formation substrate and to be equipotential with the film formation substrate.
(実験3)
(実施例4)
実施例3の120mmのインコネル板26の代わりに、100mm(導通割合170%)のインコネル板を用いて、実験2と同様の実験を行い、ヒステリシスを測定した。
その結果を表3に示す。
表3から明らかなように、実施例4の場合も、実施例3と同様、導通割合170%程度で均一な膜が得られることが確認できた。
以上の各実験から、成膜においては、成膜基板の外側に導通部分を設けることが必須であり、その面積割合は、170%以上あることがより好ましいことが分かった。
(Experiment 3)
Example 4
In place of the 120
The results are shown in Table 3.
As is apparent from Table 3, it was confirmed that in the case of Example 4 as well as Example 3, a uniform film was obtained at a conduction ratio of about 170%.
From the above experiments, it was found that in the film formation, it is essential to provide a conductive portion outside the film formation substrate, and the area ratio is more preferably 170% or more.
(実験4)
実施例3および4において、成膜回数を繰り返すことによる変化を調べた。
その結果を表4に示す。
表4から明らかなように、成膜回数を繰り返すと、等電位面に絶縁膜が付着し、せっかく設置した等電位面が等電位面として機能しなくなると考えられる。
実施例3においては、成膜3回目で、外側の電気特性に変化がみられたが、実施例4においては、成膜を5回繰り返しても、膜全体に変化は見られなかった。そのため、面積割合250%の方が、面積割合170%の場合より好ましいことが分かった。
成膜を4回繰り返した板においては、1回の成膜膜厚である4μmの4倍の16μmの絶縁膜が付着し、5回目の成膜が開始される。そのため、導通面積の割合が170%の場合の絶縁膜厚は、10μm以下が好ましいことが分かった。
(Experiment 4)
In Examples 3 and 4, changes due to repeated film formation were examined.
The results are shown in Table 4.
As is apparent from Table 4, when the number of film formations is repeated, it is considered that the insulating film adheres to the equipotential surface, and the equipotential surface installed with great effort does not function as the equipotential surface.
In Example 3, a change was observed in the external electrical characteristics at the third film formation, but in Example 4, no change was observed in the entire film even after the film formation was repeated five times. Therefore, it was found that the area ratio of 250% is more preferable than the area ratio of 170%.
On the plate on which the film formation was repeated four times, an insulating film having a thickness of 16 μm, which is four times the film thickness of 4 μm, was deposited, and the fifth film formation was started. Therefore, it was found that the insulating film thickness when the proportion of the conductive area is 170% is preferably 10 μm or less.
(実験5)
スパッタ装置を変え、神港精機製スパッタ装置を用いて、同様の実験を行った。成膜ターゲット材TGの組成は、同一とし、成膜基板SBとしては、IrおよびTiを成膜した実験1〜4で用いたのと同じシリコン基板を、25mm角に切断し、30mmφのインコネル成膜冶具を用いて成膜した。このインコネル成膜冶具の導通面積割合は、13%となった。
(実施例5)
上記条件で成膜し、得られたPZT膜をXRDで測定した結果、ペロブスカイト単相膜であった。
(比較例2)
一方、実施例5で用いたインコネル冶具の裏面に絶縁膜を付け、成膜基板と絶縁した状態で成膜した結果、膜は、パイロクロアとなった。
この実験5の実施例5および比較例2の結果から、成膜冶具の等電位表面の導通面積割合が、13%であっても、本発明の効果が得られることが分かった。もちろん、スパッタ装置の種類によらず、本発明の効果が得られることも分かった。
(Experiment 5)
A similar experiment was conducted using a sputtering device manufactured by Shinko Seiki, changing the sputtering device. The composition of the film formation target material TG is the same, and as the film formation substrate SB, the same silicon substrate as used in
(Example 5)
As a result of film formation under the above conditions and measurement of the obtained PZT film by XRD, it was a perovskite single phase film.
(Comparative Example 2)
On the other hand, as a result of forming an insulating film on the back surface of the Inconel jig used in Example 5 and insulating the film from the film formation substrate, the film became pyrochlore.
From the results of Example 5 and Comparative Example 2 of Experiment 5, it was found that the effect of the present invention can be obtained even when the conduction area ratio of the equipotential surface of the film-forming jig is 13%. Of course, it has been found that the effects of the present invention can be obtained regardless of the type of sputtering apparatus.
本発明のスパッタリング方法および装置は、スパッタリングなどのプラズマを用いる気相成長法により、圧電膜、絶縁膜、誘電体膜などの薄膜を成膜する場合に適用することができ、インクジェット式記録ヘッド、強誘電体メモリ(FRAM)、および圧力センサ等に用いられる圧電膜等の成膜に適用することができる。 The sputtering method and apparatus of the present invention can be applied to the case where a thin film such as a piezoelectric film, an insulating film, or a dielectric film is formed by a vapor phase growth method using plasma such as sputtering. The present invention can be applied to film formation of a ferroelectric film (FRAM), a piezoelectric film used for a pressure sensor, and the like.
10 スパッタリング装置
12 真空容器
12a ガス導入管
12b ガス排出管
14 スパッタ電極(カソード電極)
16 高周波電源
18 基板ホルダ
18a 基部
18b 基板取付台
18c 基板保持部材
18d L字部18d
20 等電位表面形成部材(等電位板)
20a 等電位表面
20b 中心開口
50、50K,50C,50M,50Y インクジェットヘッド
52 圧電素子
54 インク貯留吐出部材
56 振動板
58 基板(支持基板)
60、64 電極
62 圧電膜
68 インク室
70 インク吐出口
100 インクジェット式記録装置
IP プラスイオン
P プラズマ空間
SB 基板(成膜基板)
SBa 導電性表面
TG ターゲット材
Tp ターゲット材の構成元素
DESCRIPTION OF
16 High-
20 Equipotential surface forming member (equipotential plate)
60, 64
SBa Conductive surface TG Target material Tp Element of target material
Claims (23)
この真空容器内に設けられ、スパッタリング用のターゲット材を保持するスパッタ電極と、
このスパッタ電極に接続され、前記スパッタ電極に高周波を印加する高周波電源と、
前記真空容器内の、前記スパッタ電極と対向する位置に離間して配置され、前記ターゲット材の成分による薄膜が成膜され、少なくとも1面に導電性の表面を有する成膜基板を保持する基板ホルダと、
前記基板ホルダに保持される前記成膜基板の外側に設置される等電位表面形成部材とを有し、
前記等電位表面形成部材は、前記スパッタ電極と対向する側に、前記成膜基板の前記導電性の表面と等電位である等電位表面を持ち、前記薄膜は、前記成膜基板の前記導電性の表面上に作製されることを特徴とするスパッタリング装置。 A vacuum vessel;
A sputtering electrode provided in the vacuum vessel and holding a sputtering target material;
A high frequency power source connected to the sputter electrode and applying a high frequency to the sputter electrode;
A substrate holder in the vacuum vessel that is spaced apart from the sputter electrode and that holds a film-forming substrate having a conductive surface on at least one surface on which a thin film is formed by the component of the target material When,
An equipotential surface forming member installed outside the film formation substrate held by the substrate holder;
The equipotential surface forming member has an equipotential surface that is equipotential with the conductive surface of the film formation substrate on the side facing the sputter electrode, and the thin film has the conductivity of the film formation substrate. A sputtering apparatus produced on the surface of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094002A JP2009242927A (en) | 2008-03-31 | 2008-03-31 | Sputtering method and sputtering apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008094002A JP2009242927A (en) | 2008-03-31 | 2008-03-31 | Sputtering method and sputtering apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009242927A true JP2009242927A (en) | 2009-10-22 |
Family
ID=41305151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008094002A Withdrawn JP2009242927A (en) | 2008-03-31 | 2008-03-31 | Sputtering method and sputtering apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009242927A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011179120A (en) * | 2010-02-26 | 2011-09-15 | Fujifilm Corp | Apparatus and method of physical vapor deposition with multi-point clamp |
JP2015201518A (en) * | 2014-04-07 | 2015-11-12 | 株式会社リコー | Method for manufacturing composite oxide film, method for manufacturing piezoelectric element, droplet discharge head, and droplet discharge device |
JP6186067B1 (en) * | 2016-12-13 | 2017-08-23 | 住友精密工業株式会社 | Method for forming piezoelectric crystal film and tray for forming piezoelectric crystal film |
-
2008
- 2008-03-31 JP JP2008094002A patent/JP2009242927A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011179120A (en) * | 2010-02-26 | 2011-09-15 | Fujifilm Corp | Apparatus and method of physical vapor deposition with multi-point clamp |
JP2015201518A (en) * | 2014-04-07 | 2015-11-12 | 株式会社リコー | Method for manufacturing composite oxide film, method for manufacturing piezoelectric element, droplet discharge head, and droplet discharge device |
JP6186067B1 (en) * | 2016-12-13 | 2017-08-23 | 住友精密工業株式会社 | Method for forming piezoelectric crystal film and tray for forming piezoelectric crystal film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4142706B2 (en) | Film forming apparatus, film forming method, insulating film, dielectric film, piezoelectric film, ferroelectric film, piezoelectric element, and liquid discharge apparatus | |
JP4142705B2 (en) | Film forming method, piezoelectric film, piezoelectric element, and liquid ejection apparatus | |
JP4317888B2 (en) | Sputtering method and sputtering apparatus | |
JP4808689B2 (en) | Ferroelectric film and manufacturing method thereof, ferroelectric element, and liquid ejection apparatus | |
JP5399165B2 (en) | Film formation method, film formation apparatus, piezoelectric film, piezoelectric element, liquid ejection apparatus, and piezoelectric ultrasonic transducer | |
JP4505492B2 (en) | Perovskite oxide, ferroelectric film, ferroelectric element, and liquid ejection device | |
JP5296468B2 (en) | Film forming method and film forming apparatus | |
JP5095315B2 (en) | Perovskite oxide, ferroelectric film and manufacturing method thereof, ferroelectric element, and liquid ejection device | |
JP5314963B2 (en) | LAMINATE, PIEZOELECTRIC ELEMENT, AND LIQUID DISCHARGE DEVICE | |
JP4993294B2 (en) | Perovskite oxide, ferroelectric film and manufacturing method thereof, ferroelectric element, and liquid ejection device | |
US20080081215A1 (en) | Process for forming a film, piezoelectric film, and piezoelectric device | |
JP5371329B2 (en) | Piezoelectric element and liquid ejection device | |
JP5410780B2 (en) | Film formation method, film formation apparatus, piezoelectric film, piezoelectric element, and liquid ejection apparatus | |
JP2009249713A (en) | Method of forming piezoelectric film | |
JP2009242927A (en) | Sputtering method and sputtering apparatus | |
JP5592192B2 (en) | Piezoelectric film and method for manufacturing the same, piezoelectric element, and liquid discharge apparatus | |
JP4142726B2 (en) | Film-forming method, piezoelectric film, and piezoelectric element | |
JP5663062B2 (en) | Film formation method, film formation apparatus, piezoelectric film, piezoelectric element, liquid ejection apparatus, and piezoelectric ultrasonic transducer | |
JP2008179894A (en) | Film-forming apparatus, film-forming method, insulation film, dielectric film, piezoelectric film, ferroelectric film, piezoelectric element and liquid discharge device | |
JP4226647B2 (en) | Piezoelectric film, method for forming the same, and piezoelectric element |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110607 |