JP2009239464A - Radio communication device - Google Patents

Radio communication device Download PDF

Info

Publication number
JP2009239464A
JP2009239464A JP2008080731A JP2008080731A JP2009239464A JP 2009239464 A JP2009239464 A JP 2009239464A JP 2008080731 A JP2008080731 A JP 2008080731A JP 2008080731 A JP2008080731 A JP 2008080731A JP 2009239464 A JP2009239464 A JP 2009239464A
Authority
JP
Japan
Prior art keywords
unit
search
user
path search
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008080731A
Other languages
Japanese (ja)
Other versions
JP4983685B2 (en
Inventor
Katsuhiro Yoda
勝洋 依田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008080731A priority Critical patent/JP4983685B2/en
Publication of JP2009239464A publication Critical patent/JP2009239464A/en
Application granted granted Critical
Publication of JP4983685B2 publication Critical patent/JP4983685B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00Reducing energy consumption in communication networks
    • Y02D30/70Reducing energy consumption in communication networks in wireless communication networks

Abstract

<P>PROBLEM TO BE SOLVED: To provide a radio communication device for reducing power consumption by entering an operation mode selected by a user when a battery is low. <P>SOLUTION: The radio communication device of a CDMA system includes: a path search part for searching a path on the basis of a search parameter for specifying at least one of a path search interval and the number of base stations to be searched; a register for storing a default first search parameter and a second search parameter corresponding to the limiting condition of a user moving speed selected by the user; and a determination part for asserting an output signal when detecting that the battery is reduced to a threshold or less. In response to the assertion of the output signal from the determination part, the search parameter to be used for the path search is changed from the first search parameter to the second search parameter. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本願の開示は、一般に無線通信装置に関し、詳しくは消費電力を削減した無線通信装置に関する。   The present disclosure generally relates to a wireless communication device, and more particularly to a wireless communication device with reduced power consumption.

携帯電話などの小型無線通信装置では、稼働時間を長くするために、消費電力を削減することが要求される。そのような消費電力削減を目的として、電池残量が少なくなった場合に特化した対応策が提案されている。   In a small wireless communication device such as a mobile phone, it is required to reduce power consumption in order to extend the operation time. For the purpose of such power consumption reduction, a countermeasure specially designed when the remaining battery level is low has been proposed.

特許文献1では、電池残量に応じて、コーデックの階層符号化の動作モードの制御(量子化ビット数切替)を行うことで、機能及び性能を落として消費電力の削減及び稼働時間の延長を図っている。特許文献2では、電池残量に応じて、画像伝送モードから音声モードに制限するように対応サービスを切替え、それに伴いコーデックの符号化及び量子化の動作モードを制御することで稼働時間の延長を図っている。   In Patent Document 1, according to the remaining battery level, by controlling the operation mode of the codec hierarchical encoding (switching the number of quantization bits), the function and performance are reduced to reduce the power consumption and extend the operating time. I am trying. In Patent Document 2, the corresponding service is switched so as to limit the image transmission mode to the audio mode according to the remaining battery level, and accordingly, the operation time is extended by controlling the codec encoding and quantization operation modes. I am trying.

特許文献3では、電池残量に応じてフィンガ数を制御することで性能を落としつつ消費電力削減を図っている。特許文献4では、電池残量は見ないが、ターボ復号器の繰り返し回数をSIRと連動したテーブルを参照して最適化することで、消費電力削減及び遅延時間短縮を図っている。   In Patent Document 3, power consumption is reduced while performance is reduced by controlling the number of fingers according to the remaining battery level. In Patent Document 4, the remaining battery level is not seen, but the number of repetitions of the turbo decoder is optimized with reference to a table linked with the SIR, thereby reducing power consumption and delay time.

上記の技術は何れも、ベースバンド部での閉じた制御か或いはユーザに見える単一のモードを自動で切り替える制御であり、ユーザに選択権がない。従って例えば、データの高速ダウンロードは不可となって構わないが通話時間だけは長く確保したいといった特定の要求に答えることが困難であった。
特開2002−135127号公報 WO96/27987号公報 特開2004−266487号公報 特開2001−186024号公報
All of the above techniques are closed control in the baseband unit or control for automatically switching a single mode visible to the user, and the user has no selection right. Therefore, for example, it is difficult to respond to a specific request such that high-speed downloading of data may be disabled, but it is desired to ensure only a long talk time.
JP 2002-135127 A WO96 / 27987 JP 2004-266487 A JP 2001-186024 A

以上を鑑みると、電池残量が少なくなるとユーザが選択した動作モードに移行することにより消費電力を削減する無線通信装置が望まれる。   In view of the above, a wireless communication device that reduces power consumption by shifting to an operation mode selected by the user when the remaining battery level is low is desired.

CDMA方式の無線通信装置は、パスサーチ間隔及びサーチ対象基地局数の少なくとも一方を指定するサーチパラメータに基づいてパスサーチを行なうパスサーチ部と、デフォールトの第1のサーチパラメータと、ユーザが選択したユーザ移動速度の制限条件に対応する第2のサーチパラメータとを格納するレジスタと、電池残量が閾値以下に減ったことを検出すると出力信号をアサートする判定部とを含み、該判定部からの該出力信号のアサートに応答して該パスサーチの基となるサーチパラメータを該第1のサーチパラメータから該第2のサーチパラメータに変更することを特徴とする。   The CDMA wireless communication apparatus includes a path search unit that performs a path search based on a search parameter that specifies at least one of a path search interval and the number of search target base stations, a default first search parameter, and a user selection A register for storing a second search parameter corresponding to a restriction condition for the user moving speed, and a determination unit that asserts an output signal when it is detected that the remaining battery level has decreased below a threshold value. In response to the assertion of the output signal, a search parameter that is a basis of the path search is changed from the first search parameter to the second search parameter.

少なくとも1つの実施例によれば、無線通信装置は、電池残量が少なくなるとユーザが選択した動作モードに移行することにより消費電力を削減することができる。   According to at least one embodiment, the wireless communication device can reduce power consumption by shifting to the operation mode selected by the user when the remaining battery level is low.

以下に、本発明の実施例を添付を用いて詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、電池残量が少なくなるとユーザが選択した動作モードに移行する無線通信装置の構成の一例を示す図である。図1に示す無線通信装置10は、A/D変換器11、自動利得制御器(AGC)12、デシメーション部13、デシメーション制御部14、パスサーチ部15、パスサーチ制御部16、フィンガ部17、フィンガ制御部18、チャネル推定制御部19、レイク受信機20、ターボ復号器21及びターボ復号器制御部22を含む誤り訂正・復号化部23、演算ビット数制御部24、プロトコル制御部25、アプリケーションCPU26、表示画面&操作ユニット27、閾値判定部28、閾値残量測定器29、及び設定レジスタ30を含む。   FIG. 1 is a diagram illustrating an example of a configuration of a wireless communication device that shifts to an operation mode selected by a user when the remaining battery level is low. 1 includes an A / D converter 11, an automatic gain controller (AGC) 12, a decimation unit 13, a decimation control unit 14, a path search unit 15, a path search control unit 16, a finger unit 17, Finger control unit 18, channel estimation control unit 19, rake receiver 20, turbo decoder 21, and error correction / decoding unit 23 including turbo decoder control unit 22, arithmetic bit number control unit 24, protocol control unit 25, application A CPU 26, a display screen & operation unit 27, a threshold determination unit 28, a threshold remaining amount measuring device 29, and a setting register 30 are included.

アンテナにより受信された受信信号は受信回路によりベースバンド信号に復調され、このベースバンド信号がA/D変換器11によりデジタル受信信号に変換される。自動利得制御器12は、A/D変換器11が出力するデジタル受信信号の利得を制御する。デシメーション部13は、デシメーション制御部14の制御下で動作し、デシメーション制御部14が指定するデシメーション率に応じてデジタル受信信号のサンプル数を間引く。パスサーチ部15は、パスサーチ制御部16の制御下で動作し、デジタル受信信号中のパイロット信号のタイミングを検出することにより、基地局から無線通信装置10に至る伝搬時間が異なる複数のパスを検出する。フィンガ部17は、フィンガ制御部18及びチャネル推定制御部19の制御下で動作する。同一の構成を有する複数N個のフィンガ部17は、パスサーチ部15が検出した複数のパスそれぞれに対して逆拡散処理及びチャネル推定処理を実行し、検波された受信シンボルを生成する。複数N個のフィンガ部17が出力する複数のパスに対する受信シンボルは、レイク受信機20によりタイミングを揃えて合成される。   The reception signal received by the antenna is demodulated into a baseband signal by the reception circuit, and this baseband signal is converted into a digital reception signal by the A / D converter 11. The automatic gain controller 12 controls the gain of the digital reception signal output from the A / D converter 11. The decimation unit 13 operates under the control of the decimation control unit 14 and thins out the number of samples of the digital reception signal according to the decimation rate specified by the decimation control unit 14. The path search unit 15 operates under the control of the path search control unit 16 and detects a plurality of paths having different propagation times from the base station to the radio communication apparatus 10 by detecting the timing of the pilot signal in the digital reception signal. To detect. The finger unit 17 operates under the control of the finger control unit 18 and the channel estimation control unit 19. A plurality of N finger units 17 having the same configuration performs despreading processing and channel estimation processing on each of the plurality of paths detected by the path search unit 15 to generate detected received symbols. Received symbols for a plurality of paths output by a plurality of N finger units 17 are combined by the rake receiver 20 at the same timing.

誤り訂正・符号化部23は、レイク受信機20が出力する受信シンボルに対する誤り訂正・復号化を行なう。誤り訂正・復号化部23は、ターボ復号器21及びターボ復号器制御部22を含む。ターボ復号器21は、ターボ復号器制御部22の制御下で動作して、受信シンボルに対するターボ復号化処理を実行する。プロトコル制御部25はプロトコルに従ってデータを取り扱うための処理を実行する。演算ビット数制御部24は、パスサーチ部15、フィンガ部17、及び誤り訂正・復号化部23等の内部の演算器が演算に用いるビット数を制御する。   The error correction / encoding unit 23 performs error correction / decoding on the received symbol output from the rake receiver 20. The error correction / decoding unit 23 includes a turbo decoder 21 and a turbo decoder control unit 22. The turbo decoder 21 operates under the control of the turbo decoder control unit 22 and executes a turbo decoding process on the received symbol. The protocol control unit 25 executes processing for handling data according to the protocol. The arithmetic bit number control unit 24 controls the number of bits used by arithmetic units such as the path search unit 15, the finger unit 17, and the error correction / decoding unit 23.

アプリケーションCPU26は、種々のアプリケーションを実行するCPUであり、表示画面&操作ユニット27を介したユーザとのインターフェースを提供する。アプリケーションCPU26は、表示画面&操作ユニット27に種々の画面を表示し、ユーザによるキー入力等の操作に応じた指示を受け取る。閾値残量測定器29は、無線通信装置10に内蔵される電池の残量を、電池の出力電圧等に基づいて検出する。閾値判定部28は、閾値残量測定器29が検出した電池残量と所定の閾値とを比較し、検出電池残量が閾値以下であることを検出すると出力信号をアサートする。閾値残量測定器29の出力信号は、無線通信装置10内の各制御部(デシメーション制御部14、パスサーチ制御部16、フィンガ制御部18、チャネル推定制御部19、ターボ復号器制御部22、演算ビット数制御部24等)に供給される。また閾値残量測定器29の出力信号は、アプリケーションCPU26にも供給される。   The application CPU 26 is a CPU that executes various applications, and provides an interface with the user via the display screen & operation unit 27. The application CPU 26 displays various screens on the display screen & operation unit 27 and receives instructions according to operations such as key input by the user. The threshold remaining amount measuring device 29 detects the remaining amount of the battery built in the wireless communication device 10 based on the output voltage of the battery. The threshold determination unit 28 compares the battery remaining amount detected by the threshold remaining amount measuring device 29 with a predetermined threshold, and asserts an output signal when detecting that the detected battery remaining amount is equal to or less than the threshold. The output signal of the threshold remaining amount measuring device 29 is sent to each control unit (decimation control unit 14, path search control unit 16, finger control unit 18, channel estimation control unit 19, turbo decoder control unit 22, To the arithmetic bit number control unit 24). The output signal of the threshold remaining amount measuring device 29 is also supplied to the application CPU 26.

設定レジスタ30には、異なる伝送レート値及び異なる移動速度制限値毎に種々の制御パラメータが規定された設定テーブルが格納されている。制御パラメータは、デシメーション制御部14が参照するオーバーサンプル数、パスサーチ制御部16が参照するパスサーチ間隔及びサーチ対象基地局数、フィンガ制御部18が参照するフィンガ数、チャネル推定制御部19が参照する平均シンボル数(チャネル推定精度)、ターボ復号器制御部22が参照するターボ復号演算の繰り返し回数、演算ビット数制御部24が参照する各演算器の演算ビット数を含む。各制御部(デシメーション制御部14、パスサーチ制御部16、フィンガ制御部18、チャネル推定制御部19、ターボ復号器制御部22、演算ビット数制御部24等)は、設定レジスタ30の設定テーブルに規定される制御パラメータに従って動作を制御する。   The setting register 30 stores a setting table in which various control parameters are defined for different transmission rate values and different moving speed limit values. The control parameters are the number of oversamples referred to by the decimation control unit 14, the path search interval and number of search target base stations referred to by the path search control unit 16, the number of fingers referred to by the finger control unit 18, and the channel estimation control unit 19 The number of average symbols (channel estimation accuracy) to be performed, the number of repetitions of turbo decoding calculation referred to by the turbo decoder control unit 22, and the number of calculation bits of each calculation unit referred to by the calculation bit number control unit 24. Each control unit (decimation control unit 14, path search control unit 16, finger control unit 18, channel estimation control unit 19, turbo decoder control unit 22, arithmetic bit number control unit 24, etc.) is stored in the setting table of the setting register 30. The operation is controlled according to specified control parameters.

設定レジスタ30には、ユーザが選択した伝送レート及び/又はユーザが選択したユーザ移動速度の制限値を特定する情報が格納されている。電池残量が十分なときには、各制御部は、デフォールトの伝送レート条件に対応するデフォールトの制御パラメータに基づいて動作を制御する。電池残量が閾値以下に減ると、閾値判定部28からの出力信号のアサートに応答して、各制御部は、動作制御の基となるパラメータをデフォールトの制御パラメータから、ユーザが選択した伝送レート及び/又はユーザ移動速度の制限値に対応する制御パラメータに変更する。   The setting register 30 stores information for specifying the transmission rate selected by the user and / or the limit value of the user moving speed selected by the user. When the remaining battery level is sufficient, each control unit controls the operation based on a default control parameter corresponding to a default transmission rate condition. When the remaining battery level falls below the threshold value, in response to the assertion of the output signal from the threshold value determination unit 28, each control unit selects a parameter that is the basis for operation control from the default control parameter, and the transmission rate selected by the user. And / or change to a control parameter corresponding to the limit value of the user movement speed.

図2は、電池残量が減った場合に無線通信装置の表示画面&操作ユニットに表示される画面の一例を示す図である。電池残量が閾値以下に減ると、閾値判定部28からの出力信号のアサートに応答して、アプリケーションCPU26は図2に示すような画面を表示画面&操作ユニット27の表示画面27aに表示する。表示される画面は、選択可能な伝送レート及び速度制限値と、現在の電池残量で可能な残りの稼働時間を表示する。残稼働時間は、表示される伝送レート及び速度制限値毎に示される。例えば、現在のデフォールト伝送レート(384kbps)の場合には残り30分しか無線通信装置10を使用できないことが示されている。   FIG. 2 is a diagram illustrating an example of a screen displayed on the display screen & operation unit of the wireless communication device when the remaining battery level is low. When the remaining battery level decreases below the threshold value, the application CPU 26 displays a screen as shown in FIG. 2 on the display screen & operation unit 27 in response to the assertion of the output signal from the threshold determination unit 28. The displayed screen displays a selectable transmission rate and speed limit value, and the remaining operation time possible with the current battery level. The remaining operation time is indicated for each displayed transmission rate and speed limit value. For example, in the case of the current default transmission rate (384 kbps), it is indicated that the wireless communication device 10 can be used only for the remaining 30 minutes.

図2に示すような画面が表示されると、ユーザは表示画面&操作ユニット27の操作ユニット27bを操作して、電池残量が少ない状態で使用する所望の伝送レート及び/又は移動速度制限値をキー入力する。この際、デフォールト伝送レート384kbpsを選択してもよい。入力された伝送レート及び/又は移動速度制限値を特定する情報は、アプリケーションCPU26により、CPUバスを介して設定レジスタ30に格納される。例えば、ユーザが速度制限値4km/hを選択すると、速度制限値4km/hを示すデータが設定レジスタ30に格納される。即ち、設定レジスタ30には、ユーザが選択した速度制限値が4km/hであることを示す情報が格納される。この場合、残りの稼働時間は推定35分である。また例えば、ユーザが伝送レート64kbpsを選択すると、伝送レート64kbpsを示すデータが設定レジスタ30に格納される。即ち、設定レジスタ30には、ユーザが選択した伝送レートが64kbpsであることを示す情報が格納される。この場合、残りの稼働時間は推定40分である。   When the screen as shown in FIG. 2 is displayed, the user operates the operation unit 27b of the display screen & operation unit 27, and a desired transmission rate and / or moving speed limit value used in a state where the remaining battery level is low. Enter the key. At this time, a default transmission rate of 384 kbps may be selected. Information specifying the input transmission rate and / or moving speed limit value is stored in the setting register 30 by the application CPU 26 via the CPU bus. For example, when the user selects the speed limit value 4 km / h, data indicating the speed limit value 4 km / h is stored in the setting register 30. That is, the setting register 30 stores information indicating that the speed limit value selected by the user is 4 km / h. In this case, the remaining operating time is an estimated 35 minutes. For example, when the user selects a transmission rate of 64 kbps, data indicating the transmission rate of 64 kbps is stored in the setting register 30. That is, the setting register 30 stores information indicating that the transmission rate selected by the user is 64 kbps. In this case, the remaining operating time is an estimated 40 minutes.

ユーザにより制限速度値が設定された場合には、設定された制限速度以上の速度でユーザ(即ち無線通信装置10)が移動したとき、正常な通信を保証する必要が無い。逆に言えば、設定された速度制限以下の移動速度に対してのみ、正常な通信を保証すればよい。低い移動速度の場合には基地局間のハンドオーバーの頻度及び可能性が小さくなるので、パスサーチ動作におけるパスサーチ間隔(時間間隔)を短くし、且つサーチ対象基地局数を少なくすることができる。これによりパスサーチ処理における電力消費を削減して、稼働時間を延長することができる。   When the speed limit value is set by the user, it is not necessary to guarantee normal communication when the user (that is, the wireless communication device 10) moves at a speed higher than the set speed limit. In other words, it is only necessary to guarantee normal communication only for a moving speed that is less than or equal to the set speed limit. In the case of a low movement speed, the frequency and possibility of handover between base stations is reduced, so that the path search interval (time interval) in the path search operation can be shortened and the number of search target base stations can be reduced. . As a result, the power consumption in the path search process can be reduced and the operation time can be extended.

伝送レートについては、例えば符号速度(チップレート)を一定にして拡散符号長を可変とすることにより変化させることができる。また或いは、所定時間内のデータ数を可変とすることにより伝送レートを変化させることができる。伝送レートが高いほど雑音の影響で受信が困難になるので、より高度で精度の高い受信処理を実行する必要がある。逆に、上記のように電池残量が少なくなり低い伝送レートでの通信を行なう場合には、制御パラメータの変更により比較的簡易で精度の低い受信処理を実行すればよい。簡易で精度の低い受信処理の電力消費は少ないので、これにより稼働時間を延長することができる。   The transmission rate can be changed, for example, by making the code speed (chip rate) constant and the spreading code length variable. Alternatively, the transmission rate can be changed by making the number of data within a predetermined time variable. The higher the transmission rate, the more difficult it is to receive due to the influence of noise, so it is necessary to execute a higher-accuracy reception process. On the other hand, when communication is performed at a low transmission rate because the remaining battery level is low as described above, a relatively simple and low-accuracy reception process may be executed by changing the control parameter. Since the power consumption of the simple and low-accuracy reception processing is small, the operation time can be extended.

なお電池残量が少なくなり図2に示すような画面が表示されると、ユーザは伝送レートを変更すると共に更に速度制限を追加してもよい。即ち、所望の伝送レート及び速度制限値の両方を選択してもよい。この場合、例えば伝送レート64kbpsを選択した場合の残りの稼働時間は推定40分であるが、伝送レート64kbps及び速度制限値4km/hを選択した場合には、40分に更に5分追加されて45分の残り稼働時間となる。   When the remaining battery level is low and a screen as shown in FIG. 2 is displayed, the user may change the transmission rate and add a speed limit. That is, both a desired transmission rate and a speed limit value may be selected. In this case, for example, when the transmission rate 64 kbps is selected, the remaining operation time is estimated 40 minutes, but when the transmission rate 64 kbps and the speed limit value 4 km / h are selected, an additional 5 minutes is added to 40 minutes. The remaining operating time is 45 minutes.

上記のように選択可能な伝送レート及び速度制限値を表示して、ユーザが所望の伝送レート及び/又は速度制限値を選択する動作は、電池残量が少なくなる前に予め実行してもよい。即ち、ユーザが表示画面&操作ユニット27の操作ユニット27bを介して指示を入力することにより、選択可能な伝送レート及び速度制限値(図2に示す残稼働時間の部分を除いた表)を表示画面&操作ユニット27の表示画面27aに表示させる。表示された表を見ながら、ユーザが表示画面&操作ユニット27の操作ユニット27bを操作して、所望の伝送レート及び/又は移動速度制限値をキー入力する。入力された伝送レート及び/又は移動速度制限値を特定する情報は、アプリケーションCPU26により、CPUバスを介して設定レジスタ30に格納される。   The operation of displaying the selectable transmission rate and speed limit value and selecting the desired transmission rate and / or speed limit value as described above may be executed in advance before the remaining battery level becomes low. . That is, when the user inputs an instruction via the operation unit 27b of the display screen & operation unit 27, a selectable transmission rate and speed limit value (a table excluding the remaining working time portion shown in FIG. 2) is displayed. It is displayed on the display screen 27 a of the screen & operation unit 27. While viewing the displayed table, the user operates the operation unit 27b of the display screen & operation unit 27 to key-in a desired transmission rate and / or moving speed limit value. Information specifying the input transmission rate and / or moving speed limit value is stored in the setting register 30 by the application CPU 26 via the CPU bus.

図3は、設定レジスタに格納される設定テーブルの一例を示す図である。図3に示す設定テーブルには、異なる伝送レート値及び異なる移動速度制限値毎に種々の制御パラメータが規定されている。例えば、伝送レート96kbpsを選択した場合には、フィンガ部17の稼働フィンガ数7、ターボ復号器21の繰り返し回数7、パスサーチ部15のパスサーチ間隔100ms及びサーチ対象基地局数8、フィンガ部17のチャネル推定処理の平均シンボル数10、デシメーション部13のオーバーサンプル数4となる。演算ビット数についても表に示したとおりである。また例えば、速度制限値4km/hを選択した場合には、フィンガ部17の稼働フィンガ数6、ターボ復号器21の繰り返し回数8、パスサーチ部15のパスサーチ間隔150ms及びサーチ対象基地局数6、フィンガ部17のチャネル推定処理の平均シンボル数8、デシメーション部13のオーバーサンプル数2となる。演算ビット数についても表に示したとおりである。   FIG. 3 is a diagram illustrating an example of a setting table stored in the setting register. In the setting table shown in FIG. 3, various control parameters are defined for different transmission rate values and different moving speed limit values. For example, when the transmission rate of 96 kbps is selected, the number of operating fingers of the finger unit 17 is 7, the number of repetitions of the turbo decoder 21 is 7, the path search interval of the path search unit 15 is 100 ms, the number of search target base stations is 8, and the finger unit 17 The average number of symbols in the channel estimation process is 10 and the number of oversamples in the decimation unit 13 is 4. The number of calculation bits is also as shown in the table. Further, for example, when the speed limit value 4 km / h is selected, the number of operating fingers 6 of the finger unit 17, the number of repetitions 8 of the turbo decoder 21, the path search interval 150 ms of the path search unit 15, and the number of search target base stations 6 The average number of symbols in the channel estimation process of the finger unit 17 is 8, and the number of oversamples of the decimation unit 13 is 2. The number of calculation bits is also as shown in the table.

なお図3では省略してあるが、各伝送レートと各移動速度制限値との組み合わせについて、各制御パラメータを規定しておいてよい。これにより、所望の伝送レートと所望の速度制限値との両方を選択した場合に対応することができる。   Although omitted in FIG. 3, each control parameter may be defined for a combination of each transmission rate and each moving speed limit value. Thereby, it is possible to cope with a case where both a desired transmission rate and a desired speed limit value are selected.

以下に、図1に示す無線通信装置10の各部の処理について詳細に説明する。   Hereinafter, processing of each unit of the wireless communication device 10 illustrated in FIG. 1 will be described in detail.

図4は、パスサーチ制御部16の構成の一例を示す図である。図4において、パスサーチ部15は、MF部31、電力化部32、加算器33、積分RAM34、ピーク検出器35、及び結果レジスタ36を含む。パスサーチ部15の各部分は、パスサーチ制御部16の制御の下で動作する。MF部31は、マッチドフィルタ処理により受信信号中のパイロット信号の位置を検出する。   FIG. 4 is a diagram illustrating an example of the configuration of the path search control unit 16. In FIG. 4, the path search unit 15 includes an MF unit 31, a power generation unit 32, an adder 33, an integration RAM 34, a peak detector 35, and a result register 36. Each part of the path search unit 15 operates under the control of the path search control unit 16. The MF unit 31 detects the position of the pilot signal in the received signal by matched filter processing.

図5は、MF部31の構成の一例を示す図である。MF部31には、相関を検出するためのマッチドフィルタが受信信号のI成分及びQ成分のそれぞれに対して設けられる。図5には、受信信号のI成分に対応する部分のMF部31の構成を示す。受信信号のQ成分に対するMF部31の構成も同様である。図5において、256ビットのシフトレジスタ41に格納された受信データIは、演算器42により符号Code_0乃至Code_255とビット毎に掛け算され、ビット毎の掛け算の結果が演算器43により合計されて相関値となる。ここで符号Code_0乃至Code_255は、パイロット信号と拡散符号との積であり、受信信号中のパイロット信号部分の理想的な信号パターンに等しい。   FIG. 5 is a diagram illustrating an example of the configuration of the MF unit 31. The MF unit 31 is provided with a matched filter for detecting correlation for each of the I component and Q component of the received signal. FIG. 5 shows the configuration of the MF unit 31 corresponding to the I component of the received signal. The configuration of the MF unit 31 for the Q component of the received signal is the same. In FIG. 5, the reception data I stored in the 256-bit shift register 41 is multiplied by the code Code_0 to Code_255 bit by bit by the computing unit 42, and the multiplication results for each bit are summed by the computing unit 43 to obtain a correlation value. It becomes. Here, codes Code_0 to Code_255 are products of a pilot signal and a spreading code, and are equal to an ideal signal pattern of a pilot signal portion in a received signal.

図6は、電力化部32、加算器33、積分RAM34、ピーク検出器35、及び結果レジスタ36の具体的な構成について示す図である。電力化部32は、MF部31により生成されたI成分の相関値及びQ成分の相関値を掛け算器44及び45によりそれぞれ自乗し、自乗値同士を加算器46により足し合わせる。これにより相関電力値が得られる。加算器33は、積分RAM34に格納される過去の相関電力値と現在の相関電力値とを演算器47により加算し、この加算結果と現在の相関電力値との何れかをセレクタ48により選択して、積分RAM34に格納する。セレクタ48の選択をNカウンタ49の出力により切り替えることにより、積分RAM34に格納される相関電力値はN回累積加算された値となる。ピーク検出器35は、結果レジスタ36に格納される既に検出された相関電力のピーク値と積分RAM34に格納される現在の相関電力値とを比較する。現在の相関電力値の方が大きければ、過去のピークを現在の相関電力値で置き換える。この更新動作により、現在までに検出された相関電力値のうちで値の大きいもの上位M個をピークとして検出する。検出されたM個のピークの位置を示す情報が、M個のパスに対する同期位置情報としてフィンガ部17に供給される。   FIG. 6 is a diagram illustrating a specific configuration of the power generation unit 32, the adder 33, the integration RAM 34, the peak detector 35, and the result register 36. The power generation unit 32 squares the correlation value of the I component and the correlation value of the Q component generated by the MF unit 31 by the multipliers 44 and 45, respectively, and adds the square values by the adder 46. Thereby, a correlation power value is obtained. The adder 33 adds the past correlation power value and the current correlation power value stored in the integration RAM 34 by the calculator 47 and selects either the addition result or the current correlation power value by the selector 48. And stored in the integration RAM 34. By switching the selection of the selector 48 by the output of the N counter 49, the correlation power value stored in the integration RAM 34 becomes a value obtained by accumulating N times. The peak detector 35 compares the peak value of the already detected correlation power stored in the result register 36 with the current correlation power value stored in the integration RAM 34. If the current correlation power value is larger, the past peak is replaced with the current correlation power value. By this update operation, the top M correlation power values detected up to now are detected as peaks. Information indicating the positions of the detected M peaks is supplied to the finger unit 17 as synchronization position information for the M paths.

図7は、パスサーチ結果の更新について説明するための図である。図7の上段は前回のパスサーチ結果でありパス1〜パス4の4つのパスが検出されている。横軸は時間的なタイミングを示し、縦軸は相関電力値を示す。図7の下段は今回のパスサーチ結果でありパス1〜パス4の4つのパスが検出されている。前回のパスサーチ結果に対して今回のパスサーチ結果では、前回のパス1が消滅して、新規のパス1が現れている。また前回のパス4が消滅して、新規のパス4が現れている。前回のパス3と今回のパス3とではタイミングのずれが基準タイミング(1/4チップ)より小さいので、同一のパスであるとして追従する。即ち、パス3については前回と今回とで同一のタイミングで逆拡散処理を実行する。なおパス1やパス4については、今回のパスのタイミングとそれに最も近い前回のパスのタイミングとの距離が基準タイミング以上であるので、上述のようにパス消滅及び生成として取り扱われる。   FIG. 7 is a diagram for explaining the update of the path search result. The upper part of FIG. 7 is the previous path search result, and four paths 1 to 4 are detected. The horizontal axis shows temporal timing, and the vertical axis shows the correlation power value. The lower part of FIG. 7 shows the current path search result, and four paths 1 to 4 are detected. In the current path search result with respect to the previous path search result, the previous path 1 disappears and a new path 1 appears. Also, the previous path 4 disappears and a new path 4 appears. Since the timing difference between the previous path 3 and the current path 3 is smaller than the reference timing (1/4 chip), it follows that it is the same path. That is, for the path 3, the despreading process is executed at the same timing in the previous time and this time. Note that the path 1 and the path 4 are treated as path disappearance and generation as described above because the distance between the current path timing and the closest previous path timing is equal to or greater than the reference timing.

図8は、パスサーチ間隔とパスサーチ対象基地局数とについて説明する図である。図8において、横軸は時間を示す。(a)にはパスサーチの動作タイミングを規定する動作制御信号が示され、(b)にはサーチ対象基地局及びサーチ動作を示す。動作制御信号がHIGHである間のみ、順次パスサーチが実行される。この例では、パスサーチを100msに1回実行する。この1回のパスサーチ期間は80msである。1つの基地局に対するサーチは10msで終了し、80msのパスサーチ期間に8つの基地局BS#1乃至BS#8をサーチしている。この際、各基地局に対するサーチにおいて、上述のパスサーチ部15が一つの基地局について複数のパスを検出する。フィンガ部17に供給する同期位置情報は、現在通信している基地局に対するもののみである。   FIG. 8 is a diagram illustrating the path search interval and the number of path search target base stations. In FIG. 8, the horizontal axis represents time. (A) shows an operation control signal that defines the operation timing of the path search, and (b) shows a search target base station and a search operation. The path search is sequentially executed only while the operation control signal is HIGH. In this example, the path search is executed once every 100 ms. This one pass search period is 80 ms. The search for one base station is completed in 10 ms, and eight base stations BS # 1 to BS # 8 are searched in a path search period of 80 ms. At this time, in the search for each base station, the path search unit 15 described above detects a plurality of paths for one base station. The synchronous position information supplied to the finger unit 17 is only for the currently communicating base station.

図8(a)に示す動作制御信号に応じて、パスサーチ制御部16がパスサーチ部15のパスサーチ動作を制御する。具体的には、動作制御信号が立ち上がると複数のサーチ対象基地局に対するパスサーチを順次実行し、動作制御信号が立ち下がるとパスサーチを中断する。   The path search control unit 16 controls the path search operation of the path search unit 15 in accordance with the operation control signal shown in FIG. Specifically, when the operation control signal rises, path search for a plurality of search target base stations is sequentially executed, and when the operation control signal falls, the path search is interrupted.

図9は、パスサーチ制御部16の一部分である間隔・基地局数制御部の構成の一例を示す図である。間隔・基地局数制御部16Aは、タイマ値変換回路51、加算器52、一致比較回路53、設定値反映レジスタ54、サーチ時間カウンタ55、及び動作制御信号生成部56を含む。動作開始時に、パスサーチ制御部16は、設定レジスタ30からデフォールトのパスサーチ間隔値とサーチ対象基地局数とを取り込む。パスサーチ間隔値はタイマ値変換回路51によりタイマ値に変換されて、タイマ値変換回路51内部のレジスタに格納される。サーチ対象基地局数は、設定値反映レジスタ54に格納される。   FIG. 9 is a diagram illustrating an example of a configuration of an interval / base station number control unit that is a part of the path search control unit 16. The interval / base station number control unit 16A includes a timer value conversion circuit 51, an adder 52, a coincidence comparison circuit 53, a set value reflection register 54, a search time counter 55, and an operation control signal generation unit 56. At the start of operation, the path search control unit 16 takes in a default path search interval value and the number of search target base stations from the setting register 30. The path search interval value is converted into a timer value by the timer value conversion circuit 51 and stored in a register inside the timer value conversion circuit 51. The number of search target base stations is stored in the set value reflection register 54.

タイマ値変換回路51に格納されたパスサーチ間隔を示すタイマ値は、加算器52により、初期タイミングでその時点のグローバルタイマ値GTMと加算される。加算結果は、加算器52に再加算が指示されるまで同一値に保持される。この加算結果は、上記初期タイミングからパスサーチ間隔後のタイミングを示すカウンタ値である。一致比較回路53は、現在のグローバルタイマ値GTMと上記加算結果とを比較する。両者が一致すると、一致比較回路53は出力信号をアサートする。一致比較回路53の出力のアサートに応答して動作制御信号生成部56が動作制御信号をLOWからHIGHに変化させる。上述のように、動作制御信号のHIGHへの立ち上がりに応答してパスサーチ部15がパスサーチ動作を開始して、各基地局に対するパスサーチを順次実行する。   The timer value indicating the path search interval stored in the timer value conversion circuit 51 is added to the global timer value GTM at that time by the adder 52 at the initial timing. The addition result is held at the same value until the adder 52 is instructed to re-add. This addition result is a counter value indicating the timing after the path search interval from the initial timing. The coincidence comparison circuit 53 compares the current global timer value GTM with the addition result. When the two match, the match comparison circuit 53 asserts an output signal. In response to the assertion of the output of the coincidence comparison circuit 53, the operation control signal generator 56 changes the operation control signal from LOW to HIGH. As described above, in response to the rising of the operation control signal to HIGH, the path search unit 15 starts the path search operation, and sequentially executes the path search for each base station.

更に、サーチ時間カウンタ55が、一致比較回路53の出力のアサートに応答して、カウンタによる計時動作を開始する。サーチ時間カウンタ55は、カウンタ値が設定値反映レジスタ54の示す基地局数に対応する値になると、カウント終了信号をアサートする。即ち例えば図8の例と同様に、サーチ対象基地局数が8の場合には、80ms経過するとサーチ時間カウンタ55がカウント終了信号をアサートする。   Further, the search time counter 55 starts the time counting operation by the counter in response to the assertion of the output of the coincidence comparison circuit 53. When the counter value reaches a value corresponding to the number of base stations indicated by the set value reflection register 54, the search time counter 55 asserts a count end signal. That is, for example, as in the example of FIG. 8, when the number of base stations to be searched is 8, the search time counter 55 asserts a count end signal when 80 ms elapses.

時間カウンタ55からのカウント終了信号のアサートに応答して、動作制御信号生成部56は動作制御信号をHIGHからLOWに切り替える。これによりパスサーチ部15のパスサーチ動作が終了する。即ち、パスサーチ部15は、設定レジスタ30から取り込まれたサーチ対象基地局数により指定された数の基地局をサーチした後に、パスサーチ動作を終了することになる。   In response to the assertion of the count end signal from the time counter 55, the operation control signal generator 56 switches the operation control signal from HIGH to LOW. Thereby, the path search operation of the path search unit 15 ends. That is, the path search unit 15 ends the path search operation after searching the number of base stations designated by the number of search target base stations fetched from the setting register 30.

また前述の一致比較回路53の出力のアサートに応答して、加算器52が、タイマ値変換回路51のパスサーチ間隔を示すタイマ値とグローバルタイマ値GTMとを加算して、加算結果を一致比較回路53に供給する。加算器52の出力する加算値は、一致比較回路53の出力が次回アサートされて再加算が指示されるまで、同一の値に保持される。一致比較回路53の出力が次回アサートされるのは、今回のアサートからパスサーチ間隔後のタイミングであり、このアサート状態に応答して上記同様に動作制御信号がHIGHに立ち上がる。従って、パスサーチ部15は、設定レジスタ30から取り込まれたパスサーチ間隔値により指定された間隔で、パスサーチ動作を実行することになる。   In response to the assertion of the output of the coincidence comparison circuit 53, the adder 52 adds the timer value indicating the path search interval of the timer value conversion circuit 51 and the global timer value GTM, and compares the addition result with a coincidence comparison. This is supplied to the circuit 53. The addition value output from the adder 52 is held at the same value until the output from the coincidence comparison circuit 53 is asserted next time and re-addition is instructed. The next time the output of the coincidence comparison circuit 53 is asserted is the timing after the pass search interval from the current assertion, and in response to this asserted state, the operation control signal rises to HIGH as described above. Therefore, the path search unit 15 executes the path search operation at an interval specified by the path search interval value fetched from the setting register 30.

なおタイマ値変換回路51の値及び設定値反映レジスタ54の値は、一致比較回路53の出力がアサートされる度に更新される。この際、通常であれば、設定レジスタ30からデフォールトのパスサーチ間隔値とサーチ対象基地局数とが取り込まれるので、パスサーチ間隔とサーチ対象基地局数とは変化しない。   The value of the timer value conversion circuit 51 and the value of the set value reflection register 54 are updated every time the output of the coincidence comparison circuit 53 is asserted. At this time, normally, since the default path search interval value and the number of search target base stations are fetched from the setting register 30, the path search interval and the number of search target base stations do not change.

前述のように、図1に示す閾値判定部28の出力はパスサーチ制御部16に供給されている。電池残量が閾値以下に減り閾値判定部28からの出力信号がアサートされると、このアサートに応答して、パスサーチ制御部16が、設定レジスタ30からユーザ選択によるパスサーチ間隔値とサーチ対象基地局数とを取り込む。即ち、ユーザが選択したユーザ移動速度の制限条件に対応するパスサーチ間隔値とサーチ対象基地局数とが取り込まれる。このパスサーチ間隔値はタイマ値変換回路51によりタイマ値に変換されて、タイマ値変換回路51内部のレジスタに格納される。またサーチ対象基地局数は、設定値反映レジスタ54に格納される。これにより、電池残量が閾値以下に減ると、次回のパスサーチからはユ―ザ指定の速度制限に対応したパスサーチ間隔とサーチ対象基地局数でパスサーチが実行される。   As described above, the output of the threshold determination unit 28 shown in FIG. 1 is supplied to the path search control unit 16. When the remaining battery level decreases below the threshold value and the output signal from the threshold value determination unit 28 is asserted, the path search control unit 16 responds to the assertion by the path search control unit 16 from the setting register 30 according to the user-selected path search interval value and search target. Capture the number of base stations. That is, the path search interval value and the number of search target base stations corresponding to the user moving speed restriction condition selected by the user are captured. The path search interval value is converted into a timer value by the timer value conversion circuit 51 and stored in a register inside the timer value conversion circuit 51. The number of search target base stations is stored in the set value reflection register 54. As a result, when the remaining battery level falls below the threshold value, the path search is executed from the next path search with the path search interval and the number of search target base stations corresponding to the user-specified speed limit.

なお必ずしもパスサーチ間隔とサーチ対象基地局数との両方を変更可能とする必要はなく、パスサーチ間隔とサーチ対象基地局数との何れか一方を変更可能とする構成であってもよい。即ち、ユーザ移動速度の制限条件に対応するサーチパラメータ(制御パラメータ)としては、パスサーチ間隔とサーチ対象基地局数との両方を指定するのではなく、パスサーチ間隔とサーチ対象基地局数との一方を指定してもよい。勿論このサーチパラメータとして、パスサーチ間隔とサーチ対象基地局数との両方を指定してもよい(即ちパスサーチ間隔を指定するパラメータとサーチ対象基地局数とを指定するパラメータとを両方指定してもよい)。   Note that it is not always necessary to be able to change both the path search interval and the number of search target base stations, and it may be configured such that either one of the path search interval or the number of search target base stations can be changed. That is, as a search parameter (control parameter) corresponding to the user moving speed limit condition, both the path search interval and the number of search target base stations are not specified, but the path search interval and the number of search target base stations are not specified. One may be specified. Of course, both of the path search interval and the number of search target base stations may be specified as the search parameters (that is, both the parameter specifying the path search interval and the parameter specifying the number of search target base stations are specified. May be good).

図10は、フィンガ部17の構成の一例を示す図である。図10は複数のパスに対応する複数のフィンガ部17のうちの1つを示すものである。フィンガ部17は、コードジェネレータ61及び62、積算用の演算器63及び64、加算用の演算器65及び66、セレクタ67及び68、バッファ69及び70、逆拡散制御部71、レジスタ72、加算用の演算器73、複素共役部74、及び積算用の演算器75を含む。入力された受信データは、データ信号用のパスとパイロット信号用のパスに供給される。レジスタ72、演算器73、複素共役部74、及び演算器75等でチャネル推定部76を構成する。   FIG. 10 is a diagram illustrating an example of the configuration of the finger unit 17. FIG. 10 shows one of a plurality of finger portions 17 corresponding to a plurality of paths. The finger unit 17 includes code generators 61 and 62, computing units 63 and 64 for accumulation, computing units 65 and 66 for addition, selectors 67 and 68, buffers 69 and 70, a despreading control unit 71, a register 72, and for addition. The computing unit 73, the complex conjugate unit 74, and the integrating computing unit 75 are included. The input received data is supplied to a data signal path and a pilot signal path. The register 72, the arithmetic unit 73, the complex conjugate unit 74, the arithmetic unit 75, and the like constitute a channel estimation unit 76.

データ信号のパスでは、コードジェネレータ61が生成した拡散符号をカウンタ63により受信データ(デジタル受信信号)に積算して逆拡散を行なう。この際、コードを掛け合わせるタイミングは、当該フィンガ部17が処理するパスに対して、パスサーチ部15の検出した同期位置情報が指示するタイミングである。加算用の演算器65は、バッファ69に格納される過去の逆拡散後データ値と現在の逆拡散後データ値とを加算する。この加算結果と現在の逆拡散後データ値との何れかをセレクタ67により選択して、バッファ69に格納する。セレクタ67の選択を逆拡散制御部71により切り替えることにより、データシンボル長に等しい期間積分したデータ値をバッファ69に格納する。この積分処理によりデータの周期よりも短い周期の雑音成分を抑制する。逆拡散処理により復元された復元データは、バッファ69からチャネル推定部76の演算器75に供給される。   In the data signal path, the spread code generated by the code generator 61 is added to the received data (digital received signal) by the counter 63 to perform despreading. At this time, the timing for multiplying the codes is the timing at which the synchronization position information detected by the path search unit 15 instructs the path processed by the finger unit 17. The addition computing unit 65 adds the past despread data value stored in the buffer 69 and the current despread data value. Either the addition result or the current data value after despreading is selected by the selector 67 and stored in the buffer 69. By switching the selection of the selector 67 by the despreading control unit 71, the data value integrated for a period equal to the data symbol length is stored in the buffer 69. This integration process suppresses noise components having a period shorter than the data period. The restored data restored by the despreading process is supplied from the buffer 69 to the calculator 75 of the channel estimation unit 76.

パイロット信号のパスでは、コードジェネレータ62、積算用の演算器64、加算用の演算器66、セレクタ68、バッファ70、及び逆拡散制御部71により、上記のデータ信号のパスと同様の処理を実行する。これによりバッファ70には、既知のパイロットパターンをキャンセルして伝送路成分を取りだした値が、パイロットパターンに依存しない正規化されたパイロットシンボルとして格納される。このパイロットシンボルは、チャネル推定部76のレジスタ72に供給される。   In the pilot signal path, the code generator 62, the integration computing unit 64, the addition computing unit 66, the selector 68, the buffer 70, and the despreading control unit 71 execute the same processing as the above data signal path. To do. As a result, a value obtained by canceling a known pilot pattern and extracting a transmission line component is stored in the buffer 70 as a normalized pilot symbol independent of the pilot pattern. This pilot symbol is supplied to the register 72 of the channel estimation unit 76.

チャネル推定部76では、レジスタ72に格納された複数個のパイロットシンボルを演算器73により加算して平均化することにより、チャネル推定値を生成する。複素共役部74は、生成されたチャネル推定値の複素共役を生成する。演算器75は、複素共役部74により生成されたチャネル推定値の複素共役を復元データ信号に掛けることにより、伝送路における位相ずれを補正する。   In the channel estimation unit 76, a plurality of pilot symbols stored in the register 72 are added by the computing unit 73 and averaged to generate a channel estimation value. The complex conjugate unit 74 generates a complex conjugate of the generated channel estimation value. The computing unit 75 corrects the phase shift in the transmission path by multiplying the restored data signal by the complex conjugate of the channel estimation value generated by the complex conjugate unit 74.

図10に示すフィンガ部の処理が、図1に示す複数N個のフィンガ部17の各々により実行される。フィンガ制御部18は、通常状態において設定レジスタ30のデフォールトのフィンガ数を参照して、このデフォールト数のフィンガ部17を動作させる。電池残量が閾値以下に減り閾値判定部28からの出力信号がアサートされると、このアサートに応答して、フィンガ制御部18が、設定レジスタ30に格納されるユーザ選択によるフィンガ数を参照して、このユーザ選択に応じた数のフィンガ部17を動作させる。   The processing of the finger unit shown in FIG. 10 is executed by each of the plurality of N finger units 17 shown in FIG. The finger control unit 18 refers to the default number of fingers in the setting register 30 in the normal state, and operates the finger units 17 having the default number. When the remaining battery level decreases below the threshold and the output signal from the threshold determination unit 28 is asserted, the finger control unit 18 refers to the number of fingers selected by the user stored in the setting register 30 in response to the assertion. Then, the number of finger units 17 corresponding to the user selection is operated.

図11は、チャネル推定部76の詳細な構成を示す構成図である。この図11には、チャネル推定値を求める際の平均シンボル数を制御可能な構成を示してある。レジスタ72に格納された例えば10個のパイロットシンボルを演算器73により加算して平均化する際に、この平均化処理に用いるシンボル数(平均シンボル数)をマスク部77により制御可能とする。マスク部77は、レジスタ72から演算器73に供給されるシンボルの幾つかをマスクして、平均シンボル数を減らすように機能する。例えばチャネル推定制御部19が平均シンボル数として6を指定する場合、マスク部77は、レジスタ72に格納される10個のパイロットシンボルのうちで4個をマスク(遮断)して、残りの6個のみを演算器73に供給する。   FIG. 11 is a configuration diagram showing a detailed configuration of the channel estimation unit 76. FIG. 11 shows a configuration capable of controlling the average number of symbols when obtaining the channel estimation value. When, for example, 10 pilot symbols stored in the register 72 are added and averaged by the arithmetic unit 73, the number of symbols used in the averaging process (average symbol number) can be controlled by the mask unit 77. The mask unit 77 functions to mask some symbols supplied from the register 72 to the computing unit 73 to reduce the average number of symbols. For example, when the channel estimation control unit 19 specifies 6 as the average number of symbols, the mask unit 77 masks (cuts off) 4 out of 10 pilot symbols stored in the register 72 and the remaining 6 symbols. Only to the calculator 73.

チャネル推定制御部19は、通常状態において設定レジスタ30のデフォールトの平均シンボル数を参照して、このデフォールト数のシンボルを平均化するようにマスク部77を制御する。電池残量が閾値以下に減り閾値判定部28からの出力信号がアサートされると、このアサートに応答して、チャネル推定制御部19は、設定レジスタ30に格納されるユーザ選択による平均シンボル数を参照して、このユーザ選択に応じた数のシンボルを平均化するようにマスク部77を制御する。   The channel estimation control unit 19 refers to the default average number of symbols in the setting register 30 in the normal state, and controls the mask unit 77 so as to average the symbols of this default number. When the remaining battery level decreases below the threshold and the output signal from the threshold determination unit 28 is asserted, in response to the assertion, the channel estimation control unit 19 calculates the average number of symbols selected by the user stored in the setting register 30. Referring to this, mask section 77 is controlled so as to average the number of symbols corresponding to this user selection.

図12は、ターボ復号器21の構成の一例を示す図である。ターボ復号器21は、デコーダ81、デコーダ82、インターリーバ83、インターリーバ84、及び出力制御部85を含む。送信側から情報ビット系列ya及び検査ビット系列yb及びycが送信され、通信経路において雑音が重畳された後に、誤りが混入した受信シンボルya、yb、及びycがターボ復号器21に入力される。   FIG. 12 is a diagram illustrating an example of the configuration of the turbo decoder 21. The turbo decoder 21 includes a decoder 81, a decoder 82, an interleaver 83, an interleaver 84, and an output control unit 85. An information bit sequence ya and check bit sequences yb and yc are transmitted from the transmission side, and after noise is superimposed on the communication path, received symbols ya, yb and yc mixed with errors are input to the turbo decoder 21.

デコーダ81は、インターリーバ84から供給される前段の信頼度情報(初回の復号処理に対しては適当な初期値を与える)に基づいて、情報ビット系列ya及び検査ビット系列ybの復号結果とその信頼情報を出力する。デコーダ81により得られた情報ビット系列yaとその信頼度情報はインターリーバ83により検査ビットycの順に並び替えられる。デコーダ82は、インターリーバ83により並び替えられた情報ビット系列ya及びその信頼度情報と、検査ビット系列ycとに基づいて、情報ビット系列ya及び検査ビット系列ycの復号結果とその信頼情報を出力する。デコーダ82により得られた信頼度情報は、インターリーバ84によって元の順番に戻されて、デコーダ81に供給される。この処理を数回繰り返した後に、最終復号結果を出力制御部85を介して出力する。この繰り返し回数及び復号結果出力をターボ復号器制御部22により制御する。   The decoder 81 decodes the information bit sequence ya and the check bit sequence yb based on the reliability information of the previous stage supplied from the interleaver 84 (giving an appropriate initial value for the first decoding process) and its result Output trust information. The information bit sequence ya and the reliability information obtained by the decoder 81 are rearranged by the interleaver 83 in the order of the check bit yc. The decoder 82 outputs the decoding result of the information bit sequence ya and the check bit sequence yc and the reliability information based on the information bit sequence ya and the reliability information thereof rearranged by the interleaver 83 and the check bit sequence yc. To do. The reliability information obtained by the decoder 82 is returned to the original order by the interleaver 84 and supplied to the decoder 81. After repeating this process several times, the final decoding result is output via the output control unit 85. The number of repetitions and the decoding result output are controlled by the turbo decoder control unit 22.

ターボ復号器制御部22は、通常状態において設定レジスタ30のデフォールトの繰り返し回数を参照して、このデフォールト回数だけ復号処理を繰り返して結果出力するようにターボ復号器21を制御する。電池残量が閾値以下に減り閾値判定部28からの出力信号がアサートされると、このアサートに応答して、ターボ復号器制御部22は、設定レジスタ30に格納されるユーザ選択による繰り返し回数を参照して、このユーザ選択に応じた回数だけ復号処理を繰り返して結果出力するようにターボ復号器21を制御する。   The turbo decoder control unit 22 refers to the default number of repetitions of the setting register 30 in the normal state, and controls the turbo decoder 21 so as to repeat the decoding process by this default number of times and output the result. When the remaining battery level falls below the threshold value and the output signal from the threshold value determination unit 28 is asserted, in response to the assertion, the turbo decoder control unit 22 sets the number of repetitions by user selection stored in the setting register 30. Referring to this, turbo decoder 21 is controlled so that the decoding process is repeated a number of times according to this user selection and the result is output.

図13は、演算器の演算ビット数を制御する機構を示す図である。図13に示すように、演算器91にそれぞれ8ビットのデータD1とD2とを供給する経路において、AND回路92乃至95を各データの下位2ビットをマスクするために設けてある。各データの上位6ビットについては、そのまま演算器91に供給する。演算器91は、例えば加算器或いは積算器等であり、データD1とデータD2とを演算した結果を出力する。   FIG. 13 is a diagram showing a mechanism for controlling the number of arithmetic bits of the arithmetic unit. As shown in FIG. 13, AND circuits 92 to 95 are provided for masking the lower 2 bits of each data in a path for supplying 8-bit data D1 and D2 to the arithmetic unit 91, respectively. The upper 6 bits of each data are supplied to the calculator 91 as they are. The calculator 91 is, for example, an adder or an integrator, and outputs a result obtained by calculating the data D1 and the data D2.

デフォールト状態では、AND回路92乃至95に供給する信号M1及びM2をHIGHにして、データD1及びD2の全8ビットを演算器91に供給する。演算ビット数を1ビット減らしたい場合には、信号M1をLOWにして信号M2をHIGHにする。これにより、AND回路92及び94の出力をLOWに固定して、データD1及びD2の上位7ビットのみを演算器91に供給することができる。また演算ビット数を更に1ビット減らしたい場合には、信号M1及びM2をLOWにする。これにより、AND回路92乃至95の出力をLOWに固定して、データD1及びD2の上位6ビットのみを演算器91に供給することができる。マスクされたビットの値はLOWに固定されるので、演算器91において信号レベルが遷移する信号線数を減らして、消費電力を削減することができる。   In the default state, the signals M1 and M2 supplied to the AND circuits 92 to 95 are set to HIGH, and all 8 bits of the data D1 and D2 are supplied to the arithmetic unit 91. When it is desired to reduce the number of operation bits by 1, the signal M1 is set to LOW and the signal M2 is set to HIGH. Thereby, the outputs of the AND circuits 92 and 94 can be fixed to LOW, and only the upper 7 bits of the data D1 and D2 can be supplied to the arithmetic unit 91. If the number of operation bits is to be further reduced by 1, the signals M1 and M2 are set to LOW. As a result, the outputs of the AND circuits 92 to 95 can be fixed to LOW, and only the upper 6 bits of the data D1 and D2 can be supplied to the arithmetic unit 91. Since the masked bit value is fixed to LOW, the number of signal lines whose signal level transitions in the computing unit 91 can be reduced to reduce power consumption.

このような演算ビット数の制御は演算ビット数制御部24により行なわれる。パスサーチ部15の各演算器、フィンガ部17の各演算器、誤り訂正・復号化部23のデコーダ内の各演算器には、図13に示すようなマスク機能が設けられており、演算ビット数制御部24が各演算器の演算ビット数を制御する。   Such operation bit number control is performed by the operation bit number control unit 24. Each arithmetic unit in the path search unit 15, each arithmetic unit in the finger unit 17, and each arithmetic unit in the decoder of the error correction / decoding unit 23 is provided with a mask function as shown in FIG. The number control unit 24 controls the number of calculation bits of each calculator.

演算ビット数制御部24は、通常状態において設定レジスタ30に規定される各演算器毎のデフォールトの演算ビット数を参照して、このデフォールトビット数での演算を行なうように各演算器を制御する。電池残量が閾値以下に減り閾値判定部28からの出力信号がアサートされると、このアサートに応答して、演算ビット数制御部24は、設定レジスタ30に格納されるユーザ選択による演算ビット数を参照して、このユーザ選択に応じたビット数での演算を行なうように各演算器を制御する。なお図3に示す設定レジスタ30の設定テーブルおいて、フィンガ1は複数のフィンガ部17の第1番目のものを示し、フィンガ1の演算器1乃至6は、図10の演算器63、64、65、66、75、及び73にそれぞれ対応する。またパスサーチの演算器1乃至6は、図5の演算器42、演算器43、図6の演算器44&45、演算器46、演算器47、演算器(ピーク検出器)35にそれぞれ対応する。   The arithmetic bit number control unit 24 refers to the default arithmetic bit number for each arithmetic unit defined in the setting register 30 in the normal state, and controls each arithmetic unit so that the arithmetic operation is performed with the default bit number. . When the remaining battery level decreases below the threshold value and the output signal from the threshold value determination unit 28 is asserted, the operation bit number control unit 24 responds to the assertion and the operation bit number stored in the setting register 30 is selected by the user. Referring to FIG. 4, each arithmetic unit is controlled so as to perform an operation with the number of bits according to the user selection. In the setting table of the setting register 30 shown in FIG. 3, the finger 1 indicates the first one of the plurality of finger units 17, and the calculators 1 to 6 of the finger 1 are the calculators 63, 64, 65, 66, 75, and 73, respectively. The path search computing units 1 to 6 correspond to the computing unit 42 and computing unit 43 in FIG. 5, the computing units 44 and 45, the computing unit 46, the computing unit 47, and the computing unit (peak detector) 35 in FIG.

また更に、図1に示される無線通信装置10は、デシメーション制御部14によりデシメーション部13のオーバーサンプル数を制御するように構成される。デシメーション制御部14は、通常状態において設定レジスタ30のデフォールトのオーバーサンプル数を参照して、このデフォールトのオーバーサンプル数に等しいオーバーサンプル数となるようにデシメーション部13を制御する。電池残量が閾値以下に減り閾値判定部28からの出力信号がアサートされると、このアサートに応答して、デシメーション制御部14は、設定レジスタ30に格納されるユーザ選択によるオーバーサンプル数を参照して、このユーザ選択に応じたオーバーサンプル数となるようにデシメーション部13を制御する。   Furthermore, the radio communication apparatus 10 shown in FIG. 1 is configured to control the number of oversamples of the decimation unit 13 by the decimation control unit 14. The decimation control unit 14 refers to the default number of oversamples in the setting register 30 in the normal state, and controls the decimation unit 13 so that the number of oversamples is equal to the default number of oversamples. When the remaining battery level falls below the threshold and the output signal from the threshold determination unit 28 is asserted, in response to the assertion, the decimation control unit 14 refers to the number of oversamples selected by the user stored in the setting register 30. Then, the decimation unit 13 is controlled so that the number of oversamples according to the user selection is obtained.

以上、本発明を実施例に基づいて説明したが、本発明は上記実施例に限定されるものではなく、特許請求の範囲に記載の範囲内で様々な変形が可能である。   As mentioned above, although this invention was demonstrated based on the Example, this invention is not limited to the said Example, A various deformation | transformation is possible within the range as described in a claim.

なお本発明は、以下の内容を含むものである。
(付記1)
パスサーチ間隔及びサーチ対象基地局数の少なくとも一方を指定するサーチパラメータに基づいてパスサーチを行なうパスサーチ部と、
デフォールトの第1のサーチパラメータと、ユーザが選択したユーザ移動速度の制限条件に対応する第2のサーチパラメータとを格納するレジスタと、
電池残量が閾値以下に減ったことを検出すると出力信号をアサートする判定部と
を含み、該判定部からの該出力信号のアサートに応答して該パスサーチの基となるサーチパラメータを該第1のサーチパラメータから該第2のサーチパラメータに変更することを特徴とするCDMA方式の無線通信装置。
(付記2)
所定の第1のフィンガ数で復調を行なう復調部を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のフィンガ数が格納されており、該判定部からの該出力信号のアサートに応答して該復調部のフィンガ数を該第1のフィンガ数から該第2のフィンガ数に変更することを特徴とする付記1記載の無線通信装置。
(付記3)
所定の第1のビット数で演算する演算器を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のビット数が格納されており、該判定部からの該出力信号のアサートに応答して該演算部のビット数を該第1のビット数から該第2のビット数に変更することを特徴とする付記1記載の無線通信装置。
(付記4)
所定の第1の繰り返し回数でターボ復号を行うターボ復号器を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2の繰り返し回数が格納されており、該判定部からの該出力信号のアサートに応答して該ターボ復号器の繰り返し回数を該第1の繰り返し回数から該第2の繰り返し回数に変更することを特徴とする付記1記載の無線通信装置。
(付記5)
該サーチパラメータはパスサーチ間隔及びサーチ対象基地局数の両方を指定することを特徴とする付記1記載の無線通信装置。
(付記6)
所定の第1のチャネル推定精度でチャネルを推定するチャネル推定部を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のチャネル推定精度が格納されており、該判定部からの該出力信号のアサートに応答して該チャネル推定部のチャネル推定精度を該第1のチャネル推定精度から該第2のチャネル推定精度に変更することを特徴とする付記1記載の無線通信装置。
(付記7)
所定の第1のオーバーサンプル数で動作するデシメーション部を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のオーバーサンプル数が格納されており、該判定部からの該出力信号のアサートに応答して該デシメーション部のオーバーサンプル数を該第1のオーバーサンプル数から該第2のオーバーサンプル数に変更することを特徴とする付記1記載の無線通信装置。
(付記8)
該判定部からの該出力信号のアサートに応答して残り稼働時間を表示するよう構成されることを特徴とする付記1乃至7のいずれか一項に記載の無線通信装置。
The present invention includes the following contents.
(Appendix 1)
A path search unit that performs a path search based on a search parameter that specifies at least one of a path search interval and the number of base stations to be searched;
A register for storing a default first search parameter and a second search parameter corresponding to a user moving speed restriction condition selected by the user;
A determination unit that asserts an output signal when it is detected that the remaining battery level has fallen below a threshold value, and in response to assertion of the output signal from the determination unit, a search parameter that is the basis of the path search is A CDMA wireless communication apparatus, wherein the search parameter is changed from one search parameter to the second search parameter.
(Appendix 2)
A demodulator for demodulating with a predetermined first number of fingers, wherein the register stores a second number of fingers corresponding to a transmission rate value selected by the user, and the output signal from the determination unit; The wireless communication apparatus according to appendix 1, wherein the number of fingers of the demodulator is changed from the first number of fingers to the second number of fingers in response to the assertion of.
(Appendix 3)
An arithmetic unit for calculating with a predetermined first number of bits is further included. The register stores a second number of bits corresponding to the transmission rate value selected by the user, and the output signal from the determination unit The wireless communication apparatus according to appendix 1, wherein the number of bits of the computing unit is changed from the first number of bits to the second number of bits in response to the assertion.
(Appendix 4)
A turbo decoder that performs turbo decoding at a predetermined first number of iterations, wherein the register stores a second number of iterations corresponding to a transmission rate value selected by a user; The wireless communication apparatus according to appendix 1, wherein the number of repetitions of the turbo decoder is changed from the first number of repetitions to the second number of repetitions in response to assertion of the output signal.
(Appendix 5)
The wireless communication apparatus according to appendix 1, wherein the search parameter specifies both a path search interval and the number of search target base stations.
(Appendix 6)
A channel estimation unit for estimating a channel with a predetermined first channel estimation accuracy, wherein the register stores a second channel estimation accuracy corresponding to a transmission rate value selected by the user; The wireless communication apparatus according to claim 1, wherein the channel estimation accuracy of the channel estimation unit is changed from the first channel estimation accuracy to the second channel estimation accuracy in response to the assertion of the output signal.
(Appendix 7)
A decimation unit that operates at a predetermined first oversample number, wherein the register stores a second oversample number corresponding to a transmission rate value selected by a user, and the output from the determination unit; The wireless communication apparatus according to appendix 1, wherein the number of oversamples of the decimation unit is changed from the first oversample number to the second oversample number in response to signal assertion.
(Appendix 8)
The wireless communication device according to any one of appendices 1 to 7, wherein the wireless communication device is configured to display a remaining operation time in response to assertion of the output signal from the determination unit.

電池残量が少なくなるとユーザが選択した動作モードに移行する無線通信装置の構成の一例を示す図である。It is a figure which shows an example of a structure of the radio | wireless communication apparatus which transfers to the operation mode which the user selected when the battery remaining charge decreases. 電池残量が減った場合に無線通信装置の表示画面&操作ユニットに表示される画面の一例を示す図である。It is a figure which shows an example of the screen displayed on the display screen & operation unit of a radio | wireless communication apparatus when a battery remaining charge reduces. 設定レジスタに格納される設定テーブルの一例を示す図である。It is a figure which shows an example of the setting table stored in a setting register. パスサーチ制御部の構成の一例を示す図である。It is a figure which shows an example of a structure of a path search control part. MF部の構成の一例を示す図である。It is a figure which shows an example of a structure of MF part. 電力化部、加算器、積分RAM、ピーク検出器、及び結果レジスタの具体的な構成について示す図である。It is a figure shown about the specific structure of a power generation part, an adder, integration RAM, a peak detector, and a result register. パスサーチ結果の更新について説明するための図である。It is a figure for demonstrating the update of a path search result. パスサーチ間隔とパスサーチ対象基地局数とについて説明する図である。It is a figure explaining the path search interval and the number of path search target base stations. パスサーチ制御部の一部分である間隔・基地局数制御部の構成の一例を示す図である。It is a figure which shows an example of a structure of the space | interval and base station number control part which is a part of path search control part. フィンガ部の構成の一例を示す図である。It is a figure which shows an example of a structure of a finger part. チャネル推定部の詳細な構成を示す構成図である。It is a block diagram which shows the detailed structure of a channel estimation part. ターボ復号器の構成の一例を示す図である。It is a figure which shows an example of a structure of a turbo decoder. 演算器の演算ビット数を制御する機構を示す図である。It is a figure which shows the mechanism which controls the number of calculation bits of an arithmetic unit.

符号の説明Explanation of symbols

10 無線通信装置
11 A/D変換器
12 自動利得制御器(AGC)
13 デシメーション部
14 デシメーション制御部
15 パスサーチ部
16 パスサーチ制御部
17 フィンガ部
18 フィンガ制御部
19 チャネル推定制御部
20 レイク受信機
21 ターボ復号器
22 ターボ復号器制御部
22 訂正・復号化部
24 演算ビット数制御部
25 プロトコル制御部
26 アプリケーションCPU
27 表示画面&操作ユニット
28 閾値判定部
29 閾値残量測定器
30 設定レジスタ
10 wireless communication device 11 A / D converter 12 automatic gain controller (AGC)
13 Decimation Unit 14 Decimation Control Unit 15 Path Search Unit 16 Path Search Control Unit 17 Finger Unit 18 Finger Control Unit 19 Channel Estimation Control Unit 20 Rake Receiver 21 Turbo Decoder 22 Turbo Decoder Control Unit 22 Correction / Decoding Unit 24 Operation Bit number control unit 25 Protocol control unit 26 Application CPU
27 Display Screen & Operation Unit 28 Threshold Determination Unit 29 Threshold Remaining Meter 30 Setting Register

Claims (5)

パスサーチ間隔及びサーチ対象基地局数の少なくとも一方を指定するサーチパラメータに基づいてパスサーチを行なうパスサーチ部と、
第1のサーチパラメータと、ユーザが選択したユーザ移動速度の制限条件に対応する第2のサーチパラメータとを格納するレジスタと、
電池残量が閾値以下に減ったことを検出すると出力信号をアサートする判定部と
を含み、該判定部からの該出力信号のアサートに応答して該パスサーチの基となるサーチパラメータを該第1のサーチパラメータから該第2のサーチパラメータに変更することを特徴とする無線通信装置。
A path search unit that performs a path search based on a search parameter that specifies at least one of a path search interval and the number of base stations to be searched;
A register for storing a first search parameter and a second search parameter corresponding to a user moving speed restriction condition selected by the user;
A determination unit that asserts an output signal when it is detected that the remaining battery level has fallen below a threshold value, and in response to assertion of the output signal from the determination unit, a search parameter that is the basis of the path search is A wireless communication apparatus, wherein the search parameter is changed from one search parameter to the second search parameter.
所定の第1のフィンガ数で復調を行なう復調部を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のフィンガ数が格納されており、該判定部からの該出力信号のアサートに応答して該復調部のフィンガ数を該第1のフィンガ数から該第2のフィンガ数に変更することを特徴とする請求項1記載の無線通信装置。   A demodulator for demodulating with a predetermined first number of fingers, wherein the register stores a second number of fingers corresponding to a transmission rate value selected by the user, and the output signal from the determination unit; The radio communication apparatus according to claim 1, wherein the number of fingers of the demodulator is changed from the first number of fingers to the second number of fingers in response to assertion of. 所定の第1のビット数で演算する演算器を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のビット数が格納されており、該判定部からの該出力信号のアサートに応答して該演算部のビット数を該第1のビット数から該第2のビット数に変更することを特徴とする請求項1又は2に記載の無線通信装置。   An arithmetic unit for calculating with a predetermined first number of bits is further included. The register stores a second number of bits corresponding to the transmission rate value selected by the user, and the output signal from the determination unit 3. The wireless communication apparatus according to claim 1, wherein the number of bits of the arithmetic unit is changed from the first number of bits to the second number of bits in response to the assertion. 所定の第1の繰り返し回数でターボ復号を行うターボ復号器を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2の繰り返し回数が格納されており、該判定部からの該出力信号のアサートに応答して該ターボ復号器の繰り返し回数を該第1の繰り返し回数から該第2の繰り返し回数に変更することを特徴とする請求項1乃至3いずれか1項に記載の無線通信装置。   A turbo decoder that performs turbo decoding at a predetermined first number of iterations, wherein the register stores a second number of iterations corresponding to a transmission rate value selected by a user; 4. The radio according to claim 1, wherein the number of repetitions of the turbo decoder is changed from the first number of repetitions to the second number of repetitions in response to assertion of an output signal. 5. Communication device. 所定の第1のチャネル推定精度でチャネルを推定するチャネル推定部を更に含み、該レジスタにはユーザが選択した伝送レート値に対応する第2のチャネル推定精度が格納されており、該判定部からの該出力信号のアサートに応答して該チャネル推定部のチャネル推定精度を該第1のチャネル推定精度から該第2のチャネル推定精度に変更することを特徴とする請求項1請求項1乃至4いずれか1項に記載の無線通信装置。   A channel estimation unit for estimating a channel with a predetermined first channel estimation accuracy, wherein the register stores a second channel estimation accuracy corresponding to a transmission rate value selected by the user; 5. The channel estimation accuracy of the channel estimation unit is changed from the first channel estimation accuracy to the second channel estimation accuracy in response to the assertion of the output signal of claim 1. The wireless communication device according to claim 1.
JP2008080731A 2008-03-26 2008-03-26 Wireless communication device Expired - Fee Related JP4983685B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008080731A JP4983685B2 (en) 2008-03-26 2008-03-26 Wireless communication device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080731A JP4983685B2 (en) 2008-03-26 2008-03-26 Wireless communication device

Publications (2)

Publication Number Publication Date
JP2009239464A true JP2009239464A (en) 2009-10-15
JP4983685B2 JP4983685B2 (en) 2012-07-25

Family

ID=41252924

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080731A Expired - Fee Related JP4983685B2 (en) 2008-03-26 2008-03-26 Wireless communication device

Country Status (1)

Country Link
JP (1) JP4983685B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038547A (en) * 2011-08-05 2013-02-21 Toshiba Corp Radio receiver
WO2014125996A1 (en) * 2013-02-15 2014-08-21 シャープ株式会社 Mobile-station device, integrated circuit, communication method, and communication program
US20150257114A1 (en) * 2013-02-15 2015-09-10 Sharp Kabushiki Kaisha Mobile station apparatus, integrated circuit, communication method, and communication program
JP2017058662A (en) * 2015-09-15 2017-03-23 ハーマン ベッカー オートモーティブ システムズ ゲーエムベーハー Wireless noise and vibration sensing

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133997A (en) * 2001-10-30 2003-05-09 Sanyo Electric Co Ltd Receiving circuit in direct spread spectrum communication and portable wireless terminal using the same
JP2003169011A (en) * 2001-11-30 2003-06-13 Nec Corp Portable terminal device
JP2005229363A (en) * 2004-02-13 2005-08-25 Matsushita Electric Ind Co Ltd Radio image communication apparatus
JP2007124042A (en) * 2005-10-25 2007-05-17 Hitachi Kokusai Electric Inc Cdma receiver
JP2007129377A (en) * 2005-11-02 2007-05-24 Nec Corp Mobile communication system and mobil station, and decode control method thereof

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133997A (en) * 2001-10-30 2003-05-09 Sanyo Electric Co Ltd Receiving circuit in direct spread spectrum communication and portable wireless terminal using the same
JP2003169011A (en) * 2001-11-30 2003-06-13 Nec Corp Portable terminal device
JP2005229363A (en) * 2004-02-13 2005-08-25 Matsushita Electric Ind Co Ltd Radio image communication apparatus
JP2007124042A (en) * 2005-10-25 2007-05-17 Hitachi Kokusai Electric Inc Cdma receiver
JP2007129377A (en) * 2005-11-02 2007-05-24 Nec Corp Mobile communication system and mobil station, and decode control method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013038547A (en) * 2011-08-05 2013-02-21 Toshiba Corp Radio receiver
WO2014125996A1 (en) * 2013-02-15 2014-08-21 シャープ株式会社 Mobile-station device, integrated circuit, communication method, and communication program
JP2014158180A (en) * 2013-02-15 2014-08-28 Sharp Corp Mobile station device, integrated circuit, communication method, and communication program
US20150223153A1 (en) * 2013-02-15 2015-08-06 Sharp Kabushiki Kaisha Mobile station apparatus, integrated circuit, communication method, and communication program
US20150257114A1 (en) * 2013-02-15 2015-09-10 Sharp Kabushiki Kaisha Mobile station apparatus, integrated circuit, communication method, and communication program
US9585086B2 (en) 2013-02-15 2017-02-28 Sharp Kabushiki Kaisha Mobile station device for reducing processing time and power consumption related to a cell search
JP2017058662A (en) * 2015-09-15 2017-03-23 ハーマン ベッカー オートモーティブ システムズ ゲーエムベーハー Wireless noise and vibration sensing

Also Published As

Publication number Publication date
JP4983685B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
EP2436212B1 (en) Movement sensor uses in communication systems
JP4599128B2 (en) Mobile communication terminal and intermittent reception method thereof
US8280365B1 (en) Method and apparatus for searching for a base station using an adaptable search window
JP3320667B2 (en) Spread spectrum wireless communication equipment
KR20060065566A (en) Positioning signal reception device and control method of positioning signal reception device
JP4983685B2 (en) Wireless communication device
JP4720658B2 (en) Synchronization detection circuit and multi-mode wireless communication device
JP2002208879A (en) Circuit and method for correcting synchronous timing
US20110256840A1 (en) Synchronization device, reception device, synchronization method, and reception method
JP2002359576A (en) Cdma-receiving device
JP2007060183A (en) Synchronous control apparatus and method thereof
JP2004080555A (en) Cdma radio device and simple path estimating method used therefor
JP2001211102A (en) Rake receiver
JP2001016134A (en) Receiver for cdma and path searching method therefor
JP2000083010A (en) Rake receiver and speed detection circuit
JP3445186B2 (en) CDMA receiver
JP2006041797A (en) Inverse spread apparatus and method in spread spectrum communication
JP2007221640A (en) Diversity receiver
KR100680230B1 (en) Adaptive matched filter for direct sequence spread spectrum and receiver using thereof
CN105704644B (en) Method and apparatus for signal synchronization
US6980585B2 (en) Receiving unit, receiving method and semiconductor device
JPH11274978A (en) Spread spectrum communication system
JP2018121296A (en) Signal detection circuit and signal detection method
JP2005086585A (en) Communication device, base station search method used for the same, and its program
JP3453100B2 (en) Matched filter and operation method in matched filter

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120409

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees