JP2009238879A - Method of manufacturing optical semiconductor element - Google Patents

Method of manufacturing optical semiconductor element Download PDF

Info

Publication number
JP2009238879A
JP2009238879A JP2008080660A JP2008080660A JP2009238879A JP 2009238879 A JP2009238879 A JP 2009238879A JP 2008080660 A JP2008080660 A JP 2008080660A JP 2008080660 A JP2008080660 A JP 2008080660A JP 2009238879 A JP2009238879 A JP 2009238879A
Authority
JP
Japan
Prior art keywords
optical semiconductor
manufacturing
substrate
light emitting
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008080660A
Other languages
Japanese (ja)
Other versions
JP5234454B2 (en
Inventor
Satoshi Tanaka
聡 田中
Kichiko Yana
吉鎬 梁
Yusuke Yokobayashi
裕介 横林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008080660A priority Critical patent/JP5234454B2/en
Publication of JP2009238879A publication Critical patent/JP2009238879A/en
Application granted granted Critical
Publication of JP5234454B2 publication Critical patent/JP5234454B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing an optical semiconductor element in which projections contributing to improvement in extraction efficiency of light are formed uniformly on a light emission surface. <P>SOLUTION: The method of manufacturing the optical semiconductor element includes a preprocessing stage of forming a plurality of projections 401 on the light emission surface and a processing stage of subjecting the light emission surface to anisotropic etching 404. The projections 401 are formed in the preprocessing stage and then can be processed by the anisotropic etching 404 in the processing stage, thereby forming the projections 403 so shaped as to improve the extraction efficiency of light uniformly on the light emission surface. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、光半導体素子の製造方法に関し、特に、光取り出し効率を向上させるために光放出面に凹凸加工を施した光半導体素子の製造方法に関する。   The present invention relates to a method for manufacturing an optical semiconductor device, and more particularly, to a method for manufacturing an optical semiconductor device in which a light emitting surface is subjected to uneven processing in order to improve light extraction efficiency.

一般に光半導体素子は、これを封止する樹脂または空気よりも屈折率が高いため、光半導体素子の内部(活性層)で発生した光を外部に放出する光放出面には全反射となる臨界角が存在する。臨界角以上で光放出面に達した光は、光放出面で全反射され、半導体層内で内部反射を繰り返し、金属電極や活性層で吸収される。そこで、光放出面の光取り出し効率を向上させるために、光放出面に凹凸加工を施すことが知られている。光放出面に凹凸加工を施すことにより、光放出面に臨界角より小さい角度で進入する光が増加し、これらの光を外部に放出させることができる。これにより、半導体層内部で吸収される光が減少するため、光取り出し効率が向上する。   In general, an optical semiconductor element has a higher refractive index than the resin or air that seals the optical semiconductor element, so that the light emitted from the inside (active layer) of the optical semiconductor element is totally reflected on the light emitting surface. There are horns. The light that reaches the light emitting surface at a critical angle or more is totally reflected by the light emitting surface, repeats internal reflection in the semiconductor layer, and is absorbed by the metal electrode or the active layer. In order to improve the light extraction efficiency of the light emitting surface, it is known to perform uneven processing on the light emitting surface. By applying unevenness to the light emitting surface, the light that enters the light emitting surface at an angle smaller than the critical angle increases, and the light can be emitted to the outside. As a result, light absorbed inside the semiconductor layer is reduced, so that light extraction efficiency is improved.

凹凸加工を施す方法として、例えばRIE(反応性イオンエッチング)等のドライエッチング、アルカリ性溶液を用いたウエットエッチングなどがよく知られている。特に、窒化物半導体では、Cマイナス面をKOH溶液により異方性エッチングする方法が知られており、比較的容易に六角錐状の突起を形成することができる。具体的には、光半導体素子をKOH溶液に浸す方法が非特許文献1および2に記載されている。また、KOHに浸した上で光を照射する光強化化学エッチング(PEC)が特許文献1に記載されている。   As a method for performing the uneven processing, for example, dry etching such as RIE (reactive ion etching), wet etching using an alkaline solution, and the like are well known. In particular, for nitride semiconductors, a method of anisotropically etching the C minus surface with a KOH solution is known, and hexagonal pyramidal projections can be formed relatively easily. Specifically, Non-Patent Documents 1 and 2 describe a method of immersing an optical semiconductor element in a KOH solution. Patent Document 1 discloses photo-enhanced chemical etching (PEC) in which light is irradiated after being immersed in KOH.

特表2007−521641号公報Special table 2007-521441 Fujii et al, Appl. Phys.Lett., Vol. 84, No. 6, (2004), pp.855-857Fujii et al, Appl. Phys. Lett., Vol. 84, No. 6, (2004), pp.855-857 Hock M. Ng et al, J. Appl. Phys., Vol. 94, No. 1, (2003), pp.650-653Hock M. Ng et al, J. Appl. Phys., Vol. 94, No. 1, (2003), pp. 650-653

光放出面の光取り出し効率を向上させるためには、突起をできるだけ密に形成し、平坦な部分を減らすことが望ましい。しかしながら、上述の従来の光半導体素子をKOH溶液に浸す方法では、六角錐状突起が形成されない平坦な領域が生じてしまい、密な凹凸形状を得ることが困難であった。   In order to improve the light extraction efficiency of the light emitting surface, it is desirable to form the protrusions as densely as possible and reduce the flat portions. However, in the method of immersing the above-described conventional optical semiconductor element in a KOH solution, a flat region in which hexagonal pyramidal projections are not formed is generated, and it is difficult to obtain a dense uneven shape.

また、光放出面の六角錐状突起は、サイズが発光波長よりも大きくなければ光の取り出し効率の向上に寄与することができない。しかしながら、従来のKOH溶液に浸す方法で形成される六角錐状突起は大きさにばらつきがあり、発光波長よりも大きい突起は、形成される六角錐状突起のごく一部にしか過ぎなかった。また、形成される突起の形状にもばらつきがあり、例えば、頂点がつぶれている突起や、底面と側面のなす角が効率的に光を取り出すことが出来る52〜64°から外れたものが多かった。このため、光の取り出し効率の向上に寄与し得る突起が少なく、従来の突起形成方法で光の取り出し効率を大幅に向上させることは困難であった。   Further, the hexagonal pyramidal projections on the light emitting surface cannot contribute to the improvement of light extraction efficiency unless the size is larger than the emission wavelength. However, the size of the hexagonal pyramidal protrusions formed by the conventional method of immersing in a KOH solution varies, and the protrusions larger than the emission wavelength are only a small part of the hexagonal pyramidal protrusions formed. In addition, there are variations in the shape of the projections formed, for example, there are many projections whose apexes are crushed and those where the angle between the bottom surface and the side surface is out of 52 to 64 ° where light can be extracted efficiently. It was. For this reason, there are few protrusions that can contribute to the improvement of the light extraction efficiency, and it has been difficult to significantly improve the light extraction efficiency by the conventional protrusion formation method.

成長基板の裏面を光放出面として利用する構造の光半導体素子の場合、成長基板による光吸収を最小限に抑えるために、通常、研削・研磨を用いて該成長基板を所定の厚さ(5〜200μm程度)まで薄片化する。しかしながら、研削・研磨により基板の表面に傷が形成されるため、研磨傷およびその周辺ではその他の領域とは異なる結晶面が表出する。異なる結晶面ではKOH等のアルカリ性溶液に対するエッチングレートが周囲とは異なる。その結果、傷周辺とそれ以外の領域では形成される六角錐状突起の密度、大きさ、形状等が異なり、基板面内で均一に凹凸加工を施すことが困難であった。このため、ウエットエッチングにより光の取り出し効率を大幅に向上させることは困難であった。また、六角錐状突起の密度、大きさ、形状等が傷によって影響を受けることは、歩留まりの低下へとつながり、さらにはコスト上昇の原因となるという問題もある。   In the case of an optical semiconductor device having a structure in which the back surface of the growth substrate is used as a light emitting surface, in order to minimize light absorption by the growth substrate, the growth substrate is usually formed by grinding and polishing to a predetermined thickness (5 Slice to about 200 μm). However, since scratches are formed on the surface of the substrate by grinding and polishing, a crystal plane different from other regions appears at the polishing scratches and the periphery thereof. On different crystal planes, the etching rate with respect to an alkaline solution such as KOH is different from the surroundings. As a result, the density, size, shape, and the like of the hexagonal pyramidal protrusions formed in the vicinity of the wound and the other regions are different, and it is difficult to perform uneven processing uniformly in the substrate surface. For this reason, it has been difficult to significantly improve the light extraction efficiency by wet etching. In addition, if the density, size, shape, etc. of the hexagonal pyramidal projections are affected by scratches, it leads to a decrease in yield and further causes an increase in cost.

また、成長基板の薄片化を行わずにそのままアルカリ性溶液によるウエットエッチングを行う場合も、通常の成長基板は出荷前に研削・研磨等の表面処理が行われているため、成長基板表面には傷が残っており、同様の不具合が起こる。   In addition, even when wet etching with an alkaline solution is performed as it is without thinning the growth substrate, the surface of the growth substrate is scratched because the normal growth substrate is subjected to surface treatment such as grinding and polishing before shipment. Remains, and the same problem occurs.

さらに、上述の成長基板の研削・研磨時の条件の違い、成長基板の入手先の違い等により、同種の成長基板でも個々に成長基板に残っている傷の数や分布が異なるため、ウエットエッチング後の状態も成長基板個々に異なり、再現性が良くないという問題もある。   Furthermore, the number and distribution of scratches remaining on the growth substrate differ even with the same type of growth substrate due to differences in the conditions for grinding and polishing of the growth substrate described above, differences in the source of the growth substrate, etc. The subsequent state is also different for each growth substrate, and there is a problem that reproducibility is not good.

また、光放出面が窒化物半導体である場合、化学的安定性に優れているため、KOH溶液などの比較的強いアルカリ性溶液に浸してもなかなかウエットエッチングが進行しないという問題があった。例えば、研削研磨後のGaN基板の裏面(Cマイナス面)を50℃、5mol/LのKOH溶液で120minウエットエッチングした場合でも、光取り出しに有効な大きさではない微小な六角錐状突起が多く存在し、またエッチングされずに残る平坦面も多い。底面と側面のなす角が効率的に光を取り出すことが出来る52〜64°から外れたものも多く形成される。   Further, when the light emitting surface is a nitride semiconductor, there is a problem in that wet etching does not easily proceed even when immersed in a relatively strong alkaline solution such as a KOH solution because of its excellent chemical stability. For example, even when the back surface (C minus surface) of a polished GaN substrate is wet etched at 50 ° C. with a 5 mol / L KOH solution for 120 minutes, there are many small hexagonal pyramidal projections that are not effective in light extraction. Many flat surfaces exist and remain unetched. Many are formed in which the angle between the bottom surface and the side surface deviates from 52 to 64 ° at which light can be extracted efficiently.

本発明の目的は、光の取り出し効率の向上に寄与する突起を、光放出面に一様に形成することのできる光半導体素子の製造方法を提供することにある。   An object of the present invention is to provide a method for manufacturing an optical semiconductor element capable of uniformly forming protrusions that contribute to improvement of light extraction efficiency on a light emission surface.

上記目的を達成するために、本発明によれば以下のような光半導体素子の製造方法が提供される。すなわち、光放出面に凹凸加工を有する光半導体素子の製造方法であって、光放出面に複数の突起を形成する前処理工程と、光放出面を異方性エッチングする加工工程とを有する製造方法である。前処理工程により突起を形成しておくことにより、加工工程ではこの突起を異方性エッチングにより加工することができるため、光の取り出し効率の向上に寄与し得る形状の突起を、光放出面に一様に形成することが可能になる。   In order to achieve the above object, the present invention provides the following method for manufacturing an optical semiconductor element. That is, a method for manufacturing an optical semiconductor device having a concavo-convex process on a light emission surface, which includes a pretreatment step for forming a plurality of protrusions on the light emission surface and a processing step for anisotropically etching the light emission surface Is the method. By forming the protrusions in the pretreatment step, the protrusions can be processed by anisotropic etching in the processing step. Therefore, the protrusions having a shape that can contribute to the improvement of the light extraction efficiency are formed on the light emitting surface. It becomes possible to form uniformly.

前処理工程で形成する突起は、径が光半導体素子の発光波長よりも大きいことが好ましい。これにより、異方性エッチングにより加工される突起の径を発光波長以上にすることができるため、光の取り出し効率の向上に寄与し得る大きさの突起を形成することができる。   The protrusion formed in the pretreatment step preferably has a diameter larger than the emission wavelength of the optical semiconductor element. Thereby, since the diameter of the processus | protrusion processed by anisotropic etching can be made into the light emission wavelength or more, the processus | protrusion of the magnitude | size which can contribute to the improvement of the extraction efficiency of light can be formed.

前処理工程では、ドーム形状の突起を形成することができる。ドーム形状の突起はドライエッチングにより形成することができる。ドライエッチングは、光放出面に傷等が存在していてもその影響を受けにくいため、一様に突起を形成することができる。ドライエッチングとしては、光放出面をSiを含むプラズマに曝す方法を用いることができる。Siが付着した位置でエッチングレートが変化するため、Siが光放出面に一様に分散して付着することにより、突起を一様に形成することができる。例えば、Siを含むプラズマを用いた反応性イオンエッチングによりドーム形状の突起を形成することができる。   In the pretreatment step, a dome-shaped protrusion can be formed. The dome-shaped protrusion can be formed by dry etching. Since dry etching is not easily affected even if there is a scratch or the like on the light emitting surface, it is possible to form protrusions uniformly. As the dry etching, a method of exposing the light emitting surface to plasma containing Si can be used. Since the etching rate changes at the position where Si adheres, Si can be uniformly dispersed on the light emitting surface, and the protrusions can be formed uniformly. For example, the dome-shaped protrusion can be formed by reactive ion etching using plasma containing Si.

前処理工程により、例えば、10個/cm以上10個/cm以下の密度で突起を形成することが望ましい。 It is desirable to form protrusions at a density of 10 7 pieces / cm 2 or more and 10 9 pieces / cm 2 or less by the pretreatment step.

加工工程は、例えば、アルカリ溶液を用いたウエットエッチングにより、前処理工程で形成した突起を六角錐形状に加工する工程とすることができる。加工工程で形成される突起は、底面と側面とのなす角が52°以上64°以下である場合、光の取り出し効率に寄与し得るため望ましい。   The processing step can be a step of processing the projections formed in the pretreatment step into a hexagonal pyramid shape, for example, by wet etching using an alkaline solution. The protrusion formed in the processing step is desirable because it can contribute to the light extraction efficiency when the angle formed by the bottom surface and the side surface is 52 ° or more and 64 ° or less.

光放出面は、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物系半導体で形成されているものを用いることができる。 The light emitting surface is formed of a nitride semiconductor represented by Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). Can be used.

本発明の光半導体素子の製造方法によれば、光放出面の異方性エッチングによる加工の前に、光放出面の状態に影響を受けにくい方法であらかじめ突起を形成しておくことにより、異方性エッチング工程では、この突起を所定形状に加工することができる。よって、光放出面の傷等が存在しても、一様に所定形状の突起を形成することができ、光の取り出し効率を向上させることができる。   According to the method for manufacturing an optical semiconductor element of the present invention, before processing the light emitting surface by anisotropic etching, a protrusion is formed in advance by a method that is not easily affected by the state of the light emitting surface. In the isotropic etching step, the protrusion can be processed into a predetermined shape. Therefore, even if there is a scratch or the like on the light emitting surface, a projection having a predetermined shape can be formed uniformly, and the light extraction efficiency can be improved.

本発明の一実施の形態の光半導体素子を図面を用いて説明する。   An optical semiconductor device according to an embodiment of the present invention will be described with reference to the drawings.

本発明では、アルカリ性溶液による光放出面のウエットエッチング処理の前に、予め前処理工程を導入したことにより従来の問題点を解決し、光の取り出し効率の向上に寄与する突起を一様に形成する。前処理工程により、光放出面に、ドライエッチング等、光放出面の傷等の影響を受けにくい所定の方法により、突起をほぼ一様に形成しておくものである。この突起は、後のウエットエッチング工程で所定形状に加工されるため、どのような形状であってもよく、例えばドーム形状に形成することができる。ウエットエッチング工程では、前処理工程で形成した突起を異方性エッチングにより光の取り出し効率に寄与しうる所定形状の突起に加工すればよい。これにより、光の取り出し効率の向上に寄与し得る形状の突起を、光放出面に一様に形成することができる。   In the present invention, the pretreatment process is introduced in advance before the wet etching treatment of the light emitting surface with the alkaline solution, thereby solving the conventional problems and uniformly forming the protrusions that contribute to the improvement of the light extraction efficiency. To do. In the pretreatment step, the protrusions are formed almost uniformly on the light emitting surface by a predetermined method that is not easily affected by the scratches on the light emitting surface such as dry etching. Since this protrusion is processed into a predetermined shape in a later wet etching step, it may have any shape, for example, can be formed in a dome shape. In the wet etching process, the protrusion formed in the pretreatment process may be processed into a protrusion having a predetermined shape that can contribute to light extraction efficiency by anisotropic etching. Thereby, the protrusion of the shape which can contribute to the improvement of the light extraction efficiency can be uniformly formed on the light emission surface.

また、ウエットエッチング処理にかかる時間を短縮することにより、全工程に要する時間短縮を実現する。   In addition, the time required for the entire process is reduced by reducing the time required for the wet etching process.

まず、本発明の実施形態の製造方法で製造される光半導体素子の構造について図1を用いて説明する。この光半導体素子は、導電性の基板10と、基板10の一方の面に搭載された半導体積層膜20と、基板10の他方の面11に搭載されたn型電極71と、半導体積層膜20に搭載されたp型電極72とを備えて構成される。半導体積層膜20は、基板10側から順に積層されたn型半導体層21、活性層22、p型半導体層23を含んでいる。   First, the structure of the optical semiconductor element manufactured by the manufacturing method of the embodiment of the present invention will be described with reference to FIG. This optical semiconductor element includes a conductive substrate 10, a semiconductor stacked film 20 mounted on one surface of the substrate 10, an n-type electrode 71 mounted on the other surface 11 of the substrate 10, and the semiconductor stacked film 20. And a p-type electrode 72 mounted on. The semiconductor multilayer film 20 includes an n-type semiconductor layer 21, an active layer 22, and a p-type semiconductor layer 23 that are sequentially stacked from the substrate 10 side.

基板10の面11は、光放出面であり、微小な突起が一様に形成されている。一様に形成された微小な突起は、六角錐状突起であり、光放出面の光取り出し効率を向上させている。六角錐状突起の大きさは、光取り出し効率を向上させるために光の波長以上であることが好ましく、より好ましくは1μm以上である。しかし、大きすぎるとn型電極71の密着力低下の原因となり得るため、この観点では六角錐状突起の大きさは3μm以下の範囲であることが好ましい。ただし、n型電極71の密着性向上を下地層を配置する等の他の手段によって解決することも可能である。その場合には、六角錐状突起の大きさを3μm以下に限定する必要はない。   The surface 11 of the substrate 10 is a light emission surface, and minute protrusions are uniformly formed. Uniformly formed minute protrusions are hexagonal pyramidal protrusions, which improve the light extraction efficiency of the light emission surface. The size of the hexagonal pyramidal projection is preferably equal to or greater than the wavelength of light in order to improve light extraction efficiency, and more preferably equal to or greater than 1 μm. However, since it may cause a decrease in the adhesion of the n-type electrode 71 if it is too large, the size of the hexagonal pyramidal protrusion is preferably in the range of 3 μm or less from this viewpoint. However, the improvement in the adhesion of the n-type electrode 71 can be solved by other means such as disposing a base layer. In that case, it is not necessary to limit the size of the hexagonal pyramidal projection to 3 μm or less.

六角錐状突起は、底面に対する側面の角度が効率よく光を取り出すことができる52°以上64°以下の範囲であることが望ましい。   It is desirable that the hexagonal pyramidal projections have a side surface angle of 52 ° or more and 64 ° or less in which light can be extracted efficiently.

基板10は、例えばn型GaN基板を用いることができ、この場合半導体積層膜20が搭載されている面がCプラス面(Ga面)、裏面側の光放出面11をCマイナス面とする。n型半導体層21、活性層22およびp型半導体層23の各層は、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物系半導体からなり、n型ドーパントとしてSi、p型ドーパントとしてMg等が添加されている。n型電極71およびp型電極72は、単層又は多層の金属層により構成する。なお、半導体積層膜20の構成は、上記構成に限られるものではなく、発光効率を向上させるために電流拡散層、クラッド層、コンタクト層などを任意に挿入することも可能である。活性層22を多層膜(多重量子井戸構造)で構成することも可能である。 For example, an n-type GaN substrate can be used as the substrate 10. In this case, the surface on which the semiconductor multilayer film 20 is mounted is a C plus surface (Ga surface), and the light emitting surface 11 on the back surface side is a C minus surface. Each of the n-type semiconductor layer 21, the active layer 22, and the p-type semiconductor layer 23 is made of Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ x + y ≦ 1). It is made of a nitride-based semiconductor, and includes Si as an n-type dopant and Mg as a p-type dopant. The n-type electrode 71 and the p-type electrode 72 are composed of a single layer or multiple metal layers. The configuration of the semiconductor stacked film 20 is not limited to the above configuration, and a current diffusion layer, a cladding layer, a contact layer, and the like can be arbitrarily inserted in order to improve the light emission efficiency. It is also possible to configure the active layer 22 with a multilayer film (multiple quantum well structure).

基板10としては、n型GaN基板に限定されるものではなく、成長基板の光吸収による光半導体素子の出力低減を阻止する目的で、低濃度ドープ(n型)GaN基板やノンドープGaN基板を用いることも可能である。   The substrate 10 is not limited to an n-type GaN substrate, and a lightly doped (n-type) GaN substrate or a non-doped GaN substrate is used for the purpose of preventing output reduction of the optical semiconductor element due to light absorption of the growth substrate. It is also possible.

つぎに、本実施形態の光半導体素子の製造方法について図2(a)、図3−1(a)〜(c)、図3−2(d)〜(f)および図4を用いて説明する。   Next, a method for manufacturing the optical semiconductor element of this embodiment will be described with reference to FIGS. 2A, 3A to 3C, 3D to 3F, and FIG. To do.

(1)半導体層の成長工程201(図2)
まず、図2の半導体成長工程201として、図3−1(a)のように基板10の上に半導体積層膜20を形成する。例えば、基板10として、n型GaN単結晶基板を用い、そのCプラス面に、MOCVD法等の公知の成長方法により、n型半導体層21、活性層22およびp型半導体層23の各層を順次エピタキシャル成長させる。このとき、基板10は、次工程で薄片化するので、厚い基板を用いることができる。
(1) Semiconductor layer growth step 201 (FIG. 2)
First, as the semiconductor growth step 201 in FIG. 2, the semiconductor stacked film 20 is formed on the substrate 10 as shown in FIG. For example, an n-type GaN single crystal substrate is used as the substrate 10, and the n-type semiconductor layer 21, the active layer 22, and the p-type semiconductor layer 23 are sequentially formed on the C plus surface by a known growth method such as MOCVD. Epitaxially grow. At this time, since the substrate 10 is thinned in the next step, a thick substrate can be used.

成長方法および成長基板の種類は、半導体積層膜20をエピタキシャル成長できるものであればよく、公知の技術および材料を用いることができる。例えば成長方法としては、MOCVDの他、MBE、HVPE等を用いることができる。   The growth method and the type of growth substrate are not particularly limited as long as the semiconductor multilayer film 20 can be epitaxially grown, and known techniques and materials can be used. For example, as a growth method, MBE, HVPE, or the like can be used in addition to MOCVD.

(2)薄片化工程(研削・研磨)202
次に、研削や研磨により、基板10を所定の厚みまで薄片化する。例えば、図3−1(b)のように半導体積層膜の上面側をサンプルホルダー30にワックス40等の固定手段により固定し、基板10の裏面(Cマイナス面)を研削・研磨する。例えば100μmまで研削により薄片化した後、研磨により鏡面とする。
(2) Thinning step (grinding / polishing) 202
Next, the substrate 10 is thinned to a predetermined thickness by grinding or polishing. For example, as shown in FIG. 3B, the upper surface side of the semiconductor laminated film is fixed to the sample holder 30 by fixing means such as wax 40, and the back surface (C minus surface) of the substrate 10 is ground and polished. For example, after thinning to 100 μm by grinding, it is mirror-finished by polishing.

基板10を薄片化する方法としては、研削・研磨等による機械加工の他にドライエッチングやウエットエッチングによる手法を用いることができる。ドライエッチングやウエットエッチングは、薄片化する材料の化学的な性質により設定すべき条件がそれぞれ異なる。   As a method for thinning the substrate 10, a dry etching method or a wet etching method can be used in addition to mechanical processing such as grinding and polishing. The conditions to be set for dry etching and wet etching differ depending on the chemical properties of the material to be sliced.

なお、薄片化後の基板10の厚みは、目的に応じて任意でよく、必要のない場合は薄片化工程202を省略することも可能である。成長基板10の光吸収および機械的強度を考慮した場合、半導体積層膜20と基板10の合計厚みが50〜200μmであることが望ましい。さらには、1cm−1以下の吸光係数を有する低濃度ドープ(ノンドープ)GaN成長基板を用い、成長基板の厚みを100um以下まで薄片化すると、凹凸加工して得られる光半導体素子の発光出力および発光効率の向上の面で最も好ましい。 The thickness of the substrate 10 after thinning may be arbitrary depending on the purpose, and the thinning step 202 may be omitted if unnecessary. In consideration of light absorption and mechanical strength of the growth substrate 10, the total thickness of the semiconductor laminated film 20 and the substrate 10 is desirably 50 to 200 μm. Furthermore, when a lightly doped (non-doped) GaN growth substrate having an extinction coefficient of 1 cm −1 or less is used, and the thickness of the growth substrate is thinned to 100 μm or less, the light emission output and light emission of the optical semiconductor element obtained by uneven processing. Most preferable in terms of improving efficiency.

(3)前処理工程203
薄片化工程202が終了した基板10の裏面(研削・研磨をおこなった面)は、本実施形態の光半導体素子の光放出面11となる。前処理工程203では、図3−1(c)のように、光放出面11に対してドライエッチング、例えば、反応性イオンエッチング(RIE)を行う。このとき、RIEのプラズマ雰囲気60にSiを添加することにより、図4(a)のように光放出面11にドーム状突起401を一様に形成することができる。その理由は、Si原子が分散して光放出面11に付着し、Si原子は、付着した部分の基板10と反応ガスとの反応を妨げ、エッチングレートを低下させるためである。これにより、Si原子の付着部分が周囲よりも残存し、ドーム状突起401となる。ガス中のSi原子の濃度等のドライエッチング条件を調節することにより、光放出面11に一様にドーム状突起401を形成することができる。
(3) Pretreatment process 203
The back surface (the surface on which grinding and polishing has been performed) of the substrate 10 on which the thinning step 202 has been completed becomes the light emission surface 11 of the optical semiconductor element of the present embodiment. In the pretreatment process 203, as shown in FIG. 3C, dry etching, for example, reactive ion etching (RIE) is performed on the light emitting surface 11. At this time, by adding Si to the plasma atmosphere 60 of RIE, the dome-shaped protrusion 401 can be uniformly formed on the light emitting surface 11 as shown in FIG. The reason is that Si atoms are dispersed and adhere to the light emission surface 11, and the Si atoms hinder the reaction between the attached portion of the substrate 10 and the reaction gas, thereby reducing the etching rate. As a result, the attached portion of Si atoms remains from the surrounding area, and becomes a dome-shaped protrusion 401. By adjusting dry etching conditions such as the concentration of Si atoms in the gas, the dome-shaped protrusion 401 can be uniformly formed on the light emitting surface 11.

雰囲気中にSiを添加する方法としては、反応ガス中にSiを含むガスを添加する方法のみならず、RIEの処理対象である基板10の周辺にSiを含む材料を配置する方法も有効である。例えば、図3−1(c)のように半導体積層膜20付き基板10を固定する保持基板50として、Si基板やSiC基板を用いることによりプラズマ処理中の雰囲気にSiを添加することが可能である。なお、前処理工程203において基板10を固定する保持基板50は、薄片化工程202で基板10を固定したサンプルホルダー30をそのまま用いることが可能である。この場合、サンプルホルダー30としてSi基板やSiC基板を用いることにより、Siをプラズマ処理雰囲気に添加できる。   As a method of adding Si to the atmosphere, not only a method of adding a gas containing Si in a reaction gas but also a method of arranging a material containing Si around the substrate 10 to be processed by RIE is effective. . For example, as shown in FIG. 3C, Si can be added to the atmosphere during plasma processing by using a Si substrate or a SiC substrate as the holding substrate 50 for fixing the substrate 10 with the semiconductor multilayer film 20. is there. As the holding substrate 50 for fixing the substrate 10 in the pretreatment step 203, the sample holder 30 to which the substrate 10 is fixed in the thinning step 202 can be used as it is. In this case, Si can be added to the plasma processing atmosphere by using a Si substrate or a SiC substrate as the sample holder 30.

この前処理工程203のドライエッチングは、物理的エッチングを含んでいるため、薄片化工程202の研削・研磨によって光放出面11に生じた傷の影響を受けにくい。このため、ドーム状突起401は、基板10の面内で、ほぼ均一な大きさ、形状、密度のドーム状突起で形成される。   Since the dry etching in the pretreatment process 203 includes physical etching, the dry etching is not easily affected by scratches generated on the light emitting surface 11 by the grinding / polishing in the thinning process 202. For this reason, the dome-shaped protrusion 401 is formed of a dome-shaped protrusion having a substantially uniform size, shape, and density within the surface of the substrate 10.

プラズマ処理(RIE)の条件は、形成されるドーム状突起401の基部(主平面内)の径Rが、光半導体素子の発光波長λ以上、好ましくは発光波長の2倍以上となるように設定することが望ましい。   The conditions for the plasma treatment (RIE) are set so that the diameter R of the base (in the main plane) of the dome-shaped protrusion 401 to be formed is not less than the emission wavelength λ of the optical semiconductor element, preferably not less than twice the emission wavelength. It is desirable to do.

このように設定する理由は以下の通りである。ドーム状突起401は、図4(a)〜(c)に示したように、この後のウエットエッチング工程204により六角錐状突起に加工されるため、ドーム状突起401と六角錐状突起とはほぼ一対一で対応することが発明者らの研究により明らかになっている。このため、ドーム状突起401の径Rは、この後のウエットエッチング工程204で形成される六角錐状突起403の基部の径にほぼ対応する。基板10がGaN単結晶である場合、六角錐状突起403の側面の稜と底面のなす角はGaN単結晶の結晶異方性により58.4°と定まる。実際には、結晶異方性以外の影響も受けるため58.4°を中心とした分布を持った角度となる。したがって、ドーム状突起401の径Rが、光半導体素子の発光波長以上、好ましくは1μm以上であり、高さHが発光波長λ以上であって、好ましくはH≧(λ/2)・tanα(ただし52°≦α≦64°)、さらに好ましくは、H≧(R/2)・tanα(ただし52°≦α≦64°)となるように形成することにより、光の取り出し効率に寄与しうる光の波長以上の径を有し、かつ、側面の角度が効率よく光を取り出すことができる52〜64°の範囲の六角錐状突起を高い確率で形成することが可能になる。   The reason for setting in this way is as follows. As shown in FIGS. 4A to 4C, the dome-shaped projection 401 is processed into a hexagonal pyramidal projection by the subsequent wet etching process 204. The inventors have clarified that the correspondence is almost one-to-one. For this reason, the diameter R of the dome-shaped protrusion 401 substantially corresponds to the diameter of the base of the hexagonal pyramidal protrusion 403 formed in the subsequent wet etching step 204. When the substrate 10 is a GaN single crystal, the angle formed by the side ridge and the bottom of the hexagonal pyramidal projection 403 is determined to be 58.4 ° due to the crystal anisotropy of the GaN single crystal. Actually, the angle has a distribution centered at 58.4 ° because it is affected by effects other than crystal anisotropy. Therefore, the diameter R of the dome-shaped protrusion 401 is not less than the emission wavelength of the optical semiconductor element, preferably not less than 1 μm, and the height H is not less than the emission wavelength λ, and preferably H ≧ (λ / 2) · tan α ( However, 52 ° ≦ α ≦ 64 °), more preferably H ≧ (R / 2) · tan α (where 52 ° ≦ α ≦ 64 °) can contribute to the light extraction efficiency. It becomes possible to form hexagonal pyramidal projections having a diameter equal to or greater than the wavelength of light and having a side angle of 52 to 64 ° in which light can be efficiently extracted with high probability.

具体的にはドーム状突起401は、光半導体素子の発光波長が450nmである場合、基部の径が0.45μm以上であり、好ましくは1μm以上である。   Specifically, when the emission wavelength of the optical semiconductor element is 450 nm, the dome-shaped protrusion 401 has a base diameter of 0.45 μm or more, preferably 1 μm or more.

また、ドーム状突起401の密度は、10個/cm以上10個/cm以下であることが好ましく、より好ましくは2×10個/cm程度である。 The density of the dome-shaped projections 401 is preferably 10 7 pieces / cm 2 or more and 10 9 pieces / cm 2 or less, and more preferably about 2 × 10 8 pieces / cm 2 .

前処理工程203で形成されたドーム状突起401の径Rおよび密度は、例えば、走査型電子顕微鏡(SEM)や原子間力顕微鏡(AFM)による観察により確認することができる。   The diameter R and the density of the dome-shaped protrusion 401 formed in the pretreatment process 203 can be confirmed by observation with a scanning electron microscope (SEM) or an atomic force microscope (AFM), for example.

プラズマ処理(RIE)条件としては、例えば、反応ガスとして、Cl、BCl、CF、CClのいずれか、またはこれらの混合ガスを用い、プロセス圧力0.1Pa以上3Pa以下(好ましくは0.5Pa以上1Pa以下)、アンテナ出力100W、バイアス出力50W、C1ガス流量20sccm、処理時間240secに設定する。この条件により、基部の主平面方向の径Rが1μm前後のドーム状突起401を10〜10個/cm程度の密度で光放出面11に形成することが可能である。 As the plasma treatment (RIE) conditions, for example, any one of Cl 2 , BCl 3 , CF 4 , CCl 4 , or a mixed gas thereof is used as a reaction gas, and a process pressure is 0.1 Pa to 3 Pa (preferably 0). 1Pa inclusive .5Pa), antenna output 100W, bias output 50 W, C1 2 gas flow rate 20 sccm, sets the processing time 240 sec. Under this condition, it is possible to form the dome-shaped protrusions 401 having a base portion having a diameter R in the main plane direction of about 1 μm on the light emitting surface 11 at a density of about 10 7 to 10 9 pieces / cm 2 .

(4)ウエットエッチングによる凹凸加工工程204
前処理によりドーム状突起401が形成された基板10をウエットエッチングし、光放出面11に六角錐状突起を均一かつ密に形成する。例えば、ウエットエッチング溶液3としてアルカリ性溶液を用い、図3−2(d)のように半導体積層膜20付き基板10を浸すことにより本工程204を行う。
(4) Concavity and convexity processing step 204 by wet etching
The substrate 10 on which the dome-shaped protrusions 401 are formed by the pretreatment is wet-etched to form the hexagonal pyramidal protrusions uniformly and densely on the light emitting surface 11. For example, this step 204 is performed by using an alkaline solution as the wet etching solution 3 and immersing the substrate 10 with the semiconductor multilayer film 20 as shown in FIG.

本工程204では、前記工程203で形成したドーム状突起401(図4(a))を起点にアルカリ性溶液による異方性エッチングが行われる。異方性エッチングは図4(b)のようにエッチャント(アルカリ性溶液)に対して安定な面404(AlInGaNでは{10−1−1}面)が順々に表出することで進行し、隣のドーム状突起401の安定な面404とぶつかるとエッチングの進行が極度に遅くなる。これにより、図4(c)および図5(a)、(b)のように、ドーム状突起401ごとに六角錐状突起403が形成され、面404が六角錐状突起の側面となる。このとき、ドーム状突起401は光放出面上に均一かつ10〜10個/cmと密に分布しているため、ドーム状突起401の基部の径Rと六角錐状突起403の基部の径R’はほぼ対応する。また、六角錐状突起403の高さH’は、六角錐状突起403ごとに多少のばらつきはあるが、結晶構造に依存して決定する高さ(R’/2)tan58.4°を中心に分布する。 In this step 204, anisotropic etching with an alkaline solution is performed starting from the dome-shaped protrusion 401 (FIG. 4A) formed in the step 203. As shown in FIG. 4B, anisotropic etching proceeds by the sequential appearance of a stable surface 404 ({10-1-1} surface in AlInGaN) with respect to an etchant (alkaline solution). Etching progresses extremely slowly when it collides with the stable surface 404 of the dome-shaped projection 401. As a result, as shown in FIGS. 4C, 5A, and 5B, hexagonal pyramidal projections 403 are formed for each dome-shaped projection 401, and the surface 404 becomes the side surface of the hexagonal pyramidal projections. At this time, since the dome-shaped projections 401 are uniformly distributed on the light emitting surface with a density of 10 7 to 10 9 / cm 2 , the diameter R of the base of the dome-shaped projection 401 and the base of the hexagonal pyramidal projection 403 are obtained. The diameter R ′ of each corresponds approximately. Further, the height H ′ of the hexagonal pyramidal projection 403 varies somewhat for each hexagonal pyramidal projection 403, but the height (R ′ / 2) tan 58.4 ° determined depending on the crystal structure is the center. Distributed.

アルカリ性溶液としては、例えばKOH溶液を用いるが、これに限らずNaOH溶液等を用いることも可能である。   As the alkaline solution, for example, a KOH solution is used, but not limited to this, an NaOH solution or the like can also be used.

ウエットエッチング条件は、光の取り出し効率に寄与しうる大きさの六角錐状突起401が形成される条件に設定する。KOH溶液を用いる場合、エッチングレートは、KOH溶液の濃度、温度に依存する。濃度が高いほどエッチングレートも早いが、濃度を所定の値以上にしてもある程度以上エッチングレートは大きくならない傾向がある。例えば、50℃の場合、約5mol/Lでエッチングレートは最高となる。最終的に形成される六角錐状突起403の大きさや形状は、エッチング時の温度や時間によっても異なる。   The wet etching conditions are set such that hexagonal pyramidal protrusions 401 having a size that can contribute to the light extraction efficiency are formed. When a KOH solution is used, the etching rate depends on the concentration and temperature of the KOH solution. The higher the concentration, the faster the etching rate, but there is a tendency that the etching rate does not increase to some extent even if the concentration is higher than a predetermined value. For example, in the case of 50 ° C., the etching rate becomes maximum at about 5 mol / L. The size and shape of the finally formed hexagonal pyramidal projection 403 also varies depending on the temperature and time during etching.

具体的には、例えばウエットエッチング条件を50℃、5mol/LのKOH溶液中に120min、半導体積層膜20付き基板10を浸すという条件に設定することができる。これにより、同程度の大きさ、形状を有する六角錐状突起403を光放出面11内で均一かつ密に形成することができる。また、この条件でエッチングした場合、光取り出し効率を向上させ得る、光の波長以上であって、1μm以上の六角錐状突起403であって、n型電極71の密着性を低下させにくい3μm以下の六角錐状突起403を形成することができる。   Specifically, for example, the wet etching condition can be set to a condition of immersing the substrate 10 with the semiconductor multilayer film 20 in a KOH solution at 50 ° C. and 5 mol / L for 120 min. Thereby, the hexagonal pyramidal projections 403 having the same size and shape can be formed uniformly and densely within the light emitting surface 11. In addition, when etching is performed under these conditions, the hexagonal pyramidal protrusions 403 having a wavelength of 1 μm or more that can improve the light extraction efficiency and 3 μm or less are difficult to reduce the adhesion of the n-type electrode 71. The hexagonal pyramidal projection 403 can be formed.

KOH溶液によるウエットエッチングは、GaN結晶のCマイナス面にのみ作用するため、最表面がCプラス面を有する半導体積層膜20の表面には影響を与えない。しかし、半導体層の結晶性が悪く一部Cマイナス面が表出していたり、本工程よりも前にアルカリ性溶液に侵食されやすい電極を半導体積層膜20上に形成する場合は、基板10の裏面(光放出面11)を除いて耐アルカリ性保護膜で被覆することができる。   Since the wet etching with the KOH solution acts only on the C minus surface of the GaN crystal, it does not affect the surface of the semiconductor multilayer film 20 whose outermost surface has the C plus surface. However, when the semiconductor layer has poor crystallinity and a part of the C-minus surface is exposed, or an electrode that is easily eroded by an alkaline solution is formed on the semiconductor laminated film 20 before this step, the back surface of the substrate 10 ( It can be covered with an alkali-resistant protective film except for the light emitting surface 11).

(5)素子化工程205
つぎに、半導体積層膜20付き基板10をアルカリ性溶液から取り出し、素子化を行う。具体的には、図3−2(e)のように、半導体積層膜20の表面にp型電極72を形成し、基板10の光放出面11にn型電極71を形成する。その後、図3−2(f)のように半導体積層膜20付き基板10を細分化し、個々の光半導体素子を完成させる。
(5) Device fabrication process 205
Next, the board | substrate 10 with the semiconductor laminated film 20 is taken out from an alkaline solution, and element-ization is performed. Specifically, a p-type electrode 72 is formed on the surface of the semiconductor multilayer film 20 and an n-type electrode 71 is formed on the light emission surface 11 of the substrate 10 as shown in FIG. Thereafter, as shown in FIG. 3-2 (f), the substrate 10 with the semiconductor laminated film 20 is subdivided to complete individual optical semiconductor elements.

電極71、72の構成および成膜、ならびに、細分化手法は、公知の技術を適用できる。例えば、各電極材料は各種金属や導電性透明酸化物膜(透明電極)等を使用してもよい。透明電極を用いる場合は、その上にワイヤボンド用のボンディングパットを形成するのが好ましい。また、光を効率的に反射する材料を電極材料に用い、反射電極としてもよい。電極形成は、蒸着やスパッタ等の成膜方法を用いることができる。細分化手法としては、ダイシングやスクライブ/ブレイク等各種、公知の技術を適用できる。   A known technique can be applied to the configuration and film formation of the electrodes 71 and 72 and the fragmentation method. For example, each electrode material may use various metals, conductive transparent oxide films (transparent electrodes), and the like. When a transparent electrode is used, it is preferable to form a bonding pad for wire bonding on the transparent electrode. Alternatively, a material that efficiently reflects light may be used as the electrode material to form a reflective electrode. For electrode formation, a film forming method such as vapor deposition or sputtering can be used. Various known techniques such as dicing and scribing / breaking can be applied as the subdivision technique.

上述してきたように、本実施の形態によれば、ウエットエッチング工程204の前処理工程203を導入することにより、あらかじめドーム状突起401を一様かつ密に形成することができる。これにより、ウエットエッチング工程では、ドーム状突起401を六角錐状突起403に加工することにより、光の取り出し効率に寄与しうる大きさの六角錐状突起403を密度高く形成することができる。よって、光の取り出し効率の高め、発光出力の大きい光半導体素子を提供することができる。   As described above, according to the present embodiment, the dome-shaped protrusion 401 can be uniformly and densely formed in advance by introducing the pretreatment process 203 of the wet etching process 204. Thereby, in the wet etching process, the hexagonal pyramidal projections 403 having a size that can contribute to the light extraction efficiency can be formed with high density by processing the dome-shaped projections 401 into the hexagonal pyramidal projections 403. Therefore, an optical semiconductor element with high light extraction efficiency and high light emission output can be provided.

また、六角錐状突起403の分布を光放出面11の面内で、再現性よく、均一に形成できるため、製造歩留まりを向上させることができる。   Further, since the distribution of the hexagonal pyramidal projections 403 can be uniformly formed within the light emitting surface 11 with good reproducibility, the manufacturing yield can be improved.

さらに、予めドーム状突起401を形成しておくため、ウエットエッチングにかかる時間を短縮することができ、結果として、全体の製造時間を短縮でき、製造効率を向上させることができる。   Furthermore, since the dome-shaped protrusion 401 is formed in advance, the time required for wet etching can be shortened. As a result, the entire manufacturing time can be shortened and the manufacturing efficiency can be improved.

なお、本実施の形態では、基板10として、GaN基板を用い、薄片化した基板10のCマイナス面を光放出面11として、六角錐状突起403を形成したが、基板10としては、サファイア、SiC等のように半導体積層膜20をエピタキシャル成長させることができる他の基板を用いることも可能である。サファイアやSiC等の基板10として用いた場合、前処理工程203によってドーム状突起401を形成することができないため、薄片化工程202に代えて、基板10を剥離または除去する工程を行う。例えば、レーザーリフトオフ、研削、ウエットエッチング、ドライエッチング等の手法を用いて基板10を剥離または除去する。これにより、半導体積層膜20のn型半導体層21のCマイナス面が表出するので、この面に対して前処理工程203を行ってドーム状突起401を形成する。なお、基板10を剥離または除去する場合は、剥離・除去後の半導体積層膜20の機械的強度を保つために、半導体積層膜20を金属等の接着層を介してSi基板等の支持基板に接着するメタルボンディング技術を適用することができる。   In this embodiment, a GaN substrate is used as the substrate 10, and the hexagonal pyramidal projection 403 is formed by using the C minus surface of the thinned substrate 10 as the light emission surface 11. It is also possible to use another substrate such as SiC that allows the semiconductor multilayer film 20 to be epitaxially grown. When used as the substrate 10 of sapphire, SiC, or the like, the dome-shaped protrusion 401 cannot be formed by the pretreatment step 203, and therefore, a step of peeling or removing the substrate 10 is performed instead of the thinning step 202. For example, the substrate 10 is peeled or removed using a technique such as laser lift-off, grinding, wet etching, or dry etching. As a result, the C-minus surface of the n-type semiconductor layer 21 of the semiconductor laminated film 20 is exposed, and the pretreatment step 203 is performed on this surface to form the dome-shaped protrusion 401. When the substrate 10 is peeled or removed, in order to maintain the mechanical strength of the semiconductor laminated film 20 after peeling / removing, the semiconductor laminated film 20 is attached to a support substrate such as a Si substrate through an adhesive layer such as a metal. Metal bonding technology for bonding can be applied.

基板10として、低濃度ドープGaN基板等の絶縁性基板を用いることも可能である。この場合は、基板10にn型電極71を搭載することができないので、ドライエッチング等の手法を用い半導体積層膜20の表面に、n型半導体層21まで達する凹部を設ける。該凹部から露出するn型半導体層21上にn型電極71およびnパット等を形成する。これにより、半導体積層膜20にn型電極71およびp型電極72を備えた横型もしくはフリップチップ型の光半導体素子の構成とすることができる。   As the substrate 10, an insulating substrate such as a lightly doped GaN substrate can be used. In this case, since the n-type electrode 71 cannot be mounted on the substrate 10, a recess reaching the n-type semiconductor layer 21 is provided on the surface of the semiconductor stacked film 20 using a technique such as dry etching. An n-type electrode 71 and an n-pad are formed on the n-type semiconductor layer 21 exposed from the recess. As a result, a lateral or flip chip type optical semiconductor element in which the semiconductor laminated film 20 includes the n-type electrode 71 and the p-type electrode 72 can be obtained.

本実施の形態の製造方法は、光半導体素子全般、特に窒化物系光半導体素子に適用することができる。   The manufacturing method of the present embodiment can be applied to general optical semiconductor elements, particularly nitride-based optical semiconductor elements.

以下、本発明の実施例について説明する。
本実施例で製造した光半導体素子の構成および製造方法は、上述した本実施の形態の図1の光半導体素子構成および図2(a)の各製造工程と同様である。
Examples of the present invention will be described below.
The configuration and the manufacturing method of the optical semiconductor element manufactured in this example are the same as the optical semiconductor element configuration in FIG. 1 and the respective manufacturing steps in FIG. 2A described above.

まず、基板10として、n型GaN単結晶基板を用い、そのCプラス面に、MOCVD法等の公知の成長方法により、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物半導体からなり、n型ドーパントとしてSi等が添加されているn型半導体層21、活性層22およびp型ドーパントとしてMg等が添加されているp型半導体層23を順次エピタキシャル成長させた(図2の工程201)。図3−1(a)のように層21、層22、層23の3層からなる半導体積層膜20が搭載された基板10を光半導体エピウエハと呼ぶ。 First, an n-type GaN single crystal substrate is used as the substrate 10 and Al x In y Ga 1-xy N (0 ≦ x ≦ 1,0) is formed on the C plus surface by a known growth method such as MOCVD. ≦ y ≦ 1, 0 ≦ x + y ≦ 1), which includes an n-type semiconductor layer 21 to which Si or the like is added as an n-type dopant, an active layer 22, and Mg or the like as a p-type dopant. The formed p-type semiconductor layer 23 was sequentially epitaxially grown (step 201 in FIG. 2). As shown in FIG. 3A, the substrate 10 on which the semiconductor multilayer film 20 including the three layers 21, 22, and 23 is mounted is referred to as an optical semiconductor epi-wafer.

光半導体エピウエハの半導体積層膜20の上面を図3−1(b)のようにサンプルホルダー30にワックス40等により固定し、成長基板10の裏面(Cマイナス面)を研削して100μmまで薄片化し、研磨により鏡面とした(薄片化工程202)。   As shown in FIG. 3B, the upper surface of the semiconductor laminated film 20 of the optical semiconductor epiwafer is fixed to the sample holder 30 with wax 40 or the like, and the back surface (C minus surface) of the growth substrate 10 is ground and thinned to 100 μm. Then, a mirror surface was obtained by polishing (thinning step 202).

次に、サンプルホルダー30を外し、Si基板を保持基板50として固定した。成長基板10の裏面(Cマイナス面)をRIEでプラズマ処理した(前処理工程203)。保持基板50としてSi基板を用いているため、RIE中に保持基板50からSi原子が雰囲気中に放出され、Siを含む雰囲気中でRIEを行うことができた。RIEの条件は、反応ガス種Cl、C1ガス流量20sccm、プロセス圧力0.1〜3Pa(好ましくは0.5〜1Pa)、アンテナ出力100W、バイアス出力50W、処理時間240secとした。 Next, the sample holder 30 was removed, and the Si substrate was fixed as the holding substrate 50. The back surface (C minus surface) of the growth substrate 10 was plasma-processed by RIE (pretreatment step 203). Since a Si substrate is used as the holding substrate 50, Si atoms are released from the holding substrate 50 into the atmosphere during RIE, and RIE can be performed in an atmosphere containing Si. Conditions of the RIE, reactive gas species Cl 2, C1 2 gas flow rate 20 sccm, process pressure 0.1~3Pa (preferably 0.5~1Pa), antenna output 100W, bias output 50 W, and a processing time 240 sec.

これにより、基板10の裏面にはドーム状突起が形成された。得られた試料のSEM写真を図6(a−1)に示す。図6(a−1)の試料は、上記RIE条件によりプラズマ処理したものである。   As a result, a dome-shaped protrusion was formed on the back surface of the substrate 10. An SEM photograph of the obtained sample is shown in FIG. The sample shown in FIG. 6A-1 is a plasma-treated sample under the RIE condition.

また、保持基板50にAl基板を用い、雰囲気中にSiを添加せずに前処理工程203を行った試料の写真を図6(b−1)に示す。   Further, FIG. 6B-1 shows a photograph of a sample in which an Al substrate is used as the holding substrate 50 and the pretreatment process 203 is performed without adding Si in the atmosphere.

本実施例の図6(a−1)に示した試料は、成長基板10の裏面(Cマイナス面)にドーム状突起401が形成されていた。その大きさ、形状、密度は、主平面内でほぼ均一であり、研削・研磨による傷の影響はみられなかった。具体的には、径が1μm前後のドーム状突起401が、10〜10個/cm程度の密度で形成されており、後の凹凸加工204により、光の放出効率の向上に寄与しうる六角錐状突起に加工するに適した形状となっていた。 In the sample shown in FIG. 6A-1 of this example, a dome-shaped protrusion 401 was formed on the back surface (C minus surface) of the growth substrate 10. Its size, shape, and density were almost uniform in the main plane, and no effect of scratches due to grinding / polishing was observed. Specifically, the dome-shaped protrusions 401 having a diameter of about 1 μm are formed at a density of about 10 7 to 10 9 pieces / cm 2 , and the uneven processing 204 later contributes to the improvement of the light emission efficiency. The shape was suitable for processing into a hexagonal pyramidal projection.

発明者らの実験によれば、ドーム状突起401の大きさが幅0.5〜1.5μm、高さ0.3〜0.6μm、密度が2×10個/cm程度で形成された状態が後の凹凸加工工程204を行うのに好ましい。 According to the experiments by the inventors, the dome-shaped protrusion 401 has a width of 0.5 to 1.5 μm, a height of 0.3 to 0.6 μm, and a density of about 2 × 10 8 pieces / cm 2. This state is preferable for performing the subsequent unevenness processing step 204.

一方、Siを添加することなく前処理工程203を行った図6(b−1)の試料は、突起は形成されたものの、形成された突起の基部の径が小さく、図6(a−1)の試料と比較して針状に近い形状であった。   On the other hand, in the sample of FIG. 6B-1 in which the pretreatment step 203 was performed without adding Si, although the protrusion was formed, the diameter of the base of the formed protrusion was small. ) In a shape close to a needle shape.

次に、図6(a−1)、(b−1)の光半導体エピウエハをアルカリ性溶液に浸し、ウエットエッチングすることにより、成長基板10の裏面(Cマイナス面)に凹凸加工工程204を行った。具体的には50℃、5mol/LのKOH溶液中に120min、光半導体エピウエハを浸した。得られた試料のSEM写真を図6(a−2)、(b−2)にそれぞれ示す。   Next, the unevenness processing step 204 was performed on the back surface (C minus surface) of the growth substrate 10 by immersing the optical semiconductor epiwafer of FIGS. 6A-1 and 6B-1 in an alkaline solution and performing wet etching. . Specifically, the optical semiconductor epiwafer was immersed in a KOH solution at 50 ° C. and 5 mol / L for 120 min. SEM photographs of the obtained sample are shown in FIGS. 6 (a-2) and (b-2), respectively.

前処理工程203でSiを添加した図6(a−1)の試料は、図6(a−2)からわかるように、成長基板10の裏面(Cマイナス面)にほぼ同じ大きさ、形状を有する六角錐状突起が、面内で均一かつ密に形成されていた。その大きさは、基部の径が0.5〜1.5μmであり、発光波長(450nm)よりも大きかった。また、形成された六角錐状構造物の形状については、側面と底面の成す角45〜65°の範囲で分布し、約58°を有するものが最も多かった。このため、六角錐状突起のほとんどは、側面と底面のなす角が光の取り出し効率に寄与しうる52〜64°の範囲に収まっていた。よって、六角錐状突起のほとんどが、光の取り出し効率を向上させ得る形状であった。   The sample of FIG. 6A-1 added with Si in the pretreatment step 203 has substantially the same size and shape on the back surface (C minus surface) of the growth substrate 10, as can be seen from FIG. 6A-2. The hexagonal pyramidal protrusions were uniformly and densely formed in the plane. The size of the base was 0.5 to 1.5 μm, which was larger than the emission wavelength (450 nm). Moreover, about the shape of the formed hexagonal pyramid structure, it was distributed in the range of the angle of 45-65 degrees which a side surface and a bottom face comprise, and there were most things which have about 58 degrees. For this reason, most of the hexagonal pyramidal projections are within the range of 52 to 64 ° in which the angle formed between the side surface and the bottom surface can contribute to the light extraction efficiency. Therefore, most of the hexagonal pyramidal projections have a shape that can improve the light extraction efficiency.

一方、Siを添加せずに前処理工程203を行った図6(b−2)の試料は、前処理工程203で形成された突起の径が小さかったために、形成された六角錐状突起も小さいものが多かった。また、図6(a−2)の試料と比較して、発光波長よりも十分に大きな六角錐状突起は少なかった。   On the other hand, in the sample of FIG. 6B-2 in which the pretreatment step 203 was performed without adding Si, the diameter of the protrusion formed in the pretreatment step 203 was small. There were many small things. Moreover, compared with the sample of FIG. 6 (a-2), there were few hexagonal pyramidal protrusions sufficiently larger than the emission wavelength.

これらのことから、凹凸加工工程204でウエットエッチングにより発光波長よりも十分に大きい六角錐状突起を均一に分布させるには、前処理工程203のプラズマ処理時にSiを含む雰囲気中で行うことが好適であることが明らかになった。   For these reasons, in order to uniformly distribute hexagonal pyramidal projections sufficiently larger than the emission wavelength by wet etching in the unevenness processing step 204, it is preferable to perform in an atmosphere containing Si during the plasma processing in the pretreatment step 203. It became clear that.

この後、半導体エピウエハをアルカリ性溶液から取り出し、素子化を行った(工程205)。具体的には、半導体積層膜20表面および凹凸加工された成長基板10の裏面にそれぞれp型電極72、n型電極71を形成後、スクライブ/ブレイク等の既存の手法を用いて個々の光半導体素子に細分化した。   Thereafter, the semiconductor epi-wafer was taken out of the alkaline solution and formed into an element (step 205). Specifically, after forming the p-type electrode 72 and the n-type electrode 71 on the surface of the semiconductor laminated film 20 and the back surface of the growth substrate 10 that has been processed to be concavo-convex, individual optical semiconductors are used by using existing techniques such as scribe / break. Subdivided into elements.

(比較例)
比較例として、図2(b)に示したように前処理工程203を行わず、他の工程201、202、204、205は、実施例と同様にして比較例の試料を作製した。凹凸加工工程204終了後の成長基板10の裏面のSEM写真を図7に示す。六角錐状突起が形成されていない平坦な領域が存在し、一様に六角錐状突起を形成することができなかった。また、六角錐状突起の大きさにばらつきがあり、頂点がつぶれているなど形状にもばらつきがあった。さらに、六角錐状突起の底面と側面のなす角が30°から40°であるものがほとんどであり、光の取り出し効率向上に寄与することができないものが多かった。
(Comparative example)
As a comparative example, as shown in FIG. 2B, the pretreatment step 203 was not performed, and the other steps 201, 202, 204, and 205 were prepared in the same manner as in the example. FIG. 7 shows an SEM photograph of the back surface of the growth substrate 10 after the unevenness processing step 204 is completed. There was a flat region where hexagonal pyramidal projections were not formed, and hexagonal pyramidal projections could not be formed uniformly. In addition, the size of the hexagonal pyramidal projections varied, and the shape also varied, such as the apexes being crushed. Furthermore, most of the hexagonal pyramidal projections have an angle between the bottom surface and the side surface of 30 ° to 40 °, and many cannot contribute to the improvement of light extraction efficiency.

本実施の形態の製造方法で製造する光半導体素子の断面図。Sectional drawing of the optical-semiconductor element manufactured with the manufacturing method of this Embodiment. (a)本実施の形態の製造方法の工程を示す説明図。(b)比較例の製造方法の工程を示す説明図。(A) Explanatory drawing which shows the process of the manufacturing method of this Embodiment. (B) Explanatory drawing which shows the process of the manufacturing method of a comparative example. (a)〜(c)本実施の形態の半導体成長工程、薄片化工程および前処理工程をそれぞれ説明する説明図。(A)-(c) Explanatory drawing explaining the semiconductor growth process of this Embodiment, a thinning process, and a pre-processing process, respectively. (d)〜(f)本実施の形態の凹凸加工工程、素子化工程(電極形成工程およびチップ細分化工程をそれぞれ説明する説明図。(D)-(f) Explanatory drawing explaining the uneven | corrugated processing process of this Embodiment, an element formation process (an electrode formation process and a chip | tip subdivision process, respectively. (a)本実施の形態の製造方法において、前処理工程で形成されるドーム状突起401を示す説明図、(b)および(c)凹凸加工工程でドーム状突起401がウエットエッチングにより六角錐状突起403に加工される状態を示す説明図。(A) In the manufacturing method of this Embodiment, explanatory drawing which shows the dome-shaped protrusion 401 formed at a pre-processing process, (b) and (c) The dome-shaped protrusion 401 is a hexagonal pyramid shape by wet etching at an uneven | corrugated processing process. Explanatory drawing which shows the state processed into the processus | protrusion 403. FIG. 本実施の形態の凹凸加工工程で形成される六角錐状突起403の(a)上面図、(b)断面図。The (a) top view of the hexagonal cone-shaped protrusion 403 formed at the uneven | corrugated processing process of this Embodiment, (b) Sectional drawing. (a−1)本実施例でSiを添加した雰囲気でRIE(前処理)工程を行った試料のSEM写真、(b−1)本実施例でSiを添加しない雰囲気でRIE(前処理)工程を行った試料のSEM写真、(a−2)および(b−2)上記(a−1)および(b−1)の試料をウエットエッチング(凹凸加工工程)した試料のSEM写真。(A-1) SEM photograph of the sample subjected to the RIE (pretreatment) step in the atmosphere to which Si was added in this example, (b-1) RIE (pretreatment) step in the atmosphere in which Si was not added in this example. SEM photograph of the sample subjected to the above, (a-2) and (b-2) SEM photograph of the sample obtained by wet etching (unevenness processing step) the above samples (a-1) and (b-1). 比較例の凹凸加工工程後の試料のSEM写真。The SEM photograph of the sample after the uneven | corrugated processing process of a comparative example.

符号の説明Explanation of symbols

10…基板、11…光放出面、20…半導体積層膜、21…n型半導体層、22…活性層、23…p型半導体層、71…n型電極、72…p型電極、30…サンプルホルダー、40…ワックス、60…プラズマ雰囲気、401…ドーム状突起、403…六角錐状突起、404…エッチング面。   DESCRIPTION OF SYMBOLS 10 ... Board | substrate, 11 ... Light emission surface, 20 ... Semiconductor laminated film, 21 ... N-type semiconductor layer, 22 ... Active layer, 23 ... P-type semiconductor layer, 71 ... N-type electrode, 72 ... P-type electrode, 30 ... Sample Holder: 40 Wax, 60: Plasma atmosphere, 401: Domed projection, 403: Hexagonal projection, 404: Etching surface.

Claims (10)

光放出面に凹凸を有する光半導体素子の製造方法であって、
前記光放出面に複数の突起を形成する前処理工程と、
前記光放出面を異方性エッチングする加工工程とを有することを光半導体素子の製造方法。
A method of manufacturing an optical semiconductor element having irregularities on a light emitting surface,
A pretreatment step of forming a plurality of protrusions on the light emitting surface;
And a processing step of anisotropically etching the light emitting surface.
請求項1に記載の光半導体素子の製造方法において、前記前処理工程で形成する突起は、径が該光半導体素子の発光波長よりも大きいことを特徴とする光半導体素子の製造方法。   2. The method of manufacturing an optical semiconductor device according to claim 1, wherein the protrusion formed in the pretreatment step has a diameter larger than an emission wavelength of the optical semiconductor device. 請求項1または2に記載の光半導体素子の製造方法において、前記前処理工程は、前記突起としてドーム形状の突起を形成することを特徴とする光半導体素子の製造方法。   3. The method of manufacturing an optical semiconductor element according to claim 1, wherein the pretreatment step forms a dome-shaped protrusion as the protrusion. 請求項1ないし3のいずれか1項に記載の光半導体素子の製造方法において、前記前処理工程は、前記光放出面をドライエッチングする工程であることを特徴とする光半導体素子の製造方法。   4. The method of manufacturing an optical semiconductor device according to claim 1, wherein the pretreatment step is a step of dry etching the light emitting surface. 請求項4に記載の光半導体素子の製造方法において、前記前処理工程は、前記光放出面をSiを含むプラズマに曝すことにより前記突起を形成する工程であることを特徴とする光半導体素子の製造方法。   5. The method of manufacturing an optical semiconductor device according to claim 4, wherein the pretreatment step is a step of forming the protrusion by exposing the light emitting surface to plasma containing Si. Production method. 請求項5に記載の光半導体素子の製造方法において、前記前処理工程は、Siを含むプラズマを用いた反応性イオンエッチングであることを特徴とする光半導体素子の製造方法。   6. The method of manufacturing an optical semiconductor device according to claim 5, wherein the pretreatment step is reactive ion etching using plasma containing Si. 請求項1ないし6のいずれか1項に記載の光半導体素子の製造方法において、前記前処理工程は、10個/cm以上10個/cm以下の密度で前記突起を形成することを特徴とする光半導体素子の製造方法。 7. The method of manufacturing an optical semiconductor device according to claim 1, wherein the pretreatment step forms the protrusions at a density of 10 7 pieces / cm 2 or more and 10 9 pieces / cm 2 or less. A method of manufacturing an optical semiconductor element characterized by the above. 請求項1ないし7のいずれか1項に記載の光半導体素子の製造方法において、前記加工工程は、アルカリ溶液を用いたウエットエッチングにより、前記前処理工程で形成した突起を六角錐形状に加工する工程であることを特徴とする光半導体素子の製造方法。   8. The method of manufacturing an optical semiconductor device according to claim 1, wherein the processing step processes the protrusion formed in the pretreatment step into a hexagonal pyramid shape by wet etching using an alkaline solution. A method of manufacturing an optical semiconductor element, which is a process. 請求項1ないし8のいずれか1項に記載の光半導体素子の製造方法において、前記加工工程で形成される突起は、底面と側面とのなす角が52°以上64°以下であることを特徴とする光半導体素子の製造方法。   9. The method of manufacturing an optical semiconductor device according to claim 1, wherein an angle formed between a bottom surface and a side surface of the protrusion formed in the processing step is 52 ° or more and 64 ° or less. A method for manufacturing an optical semiconductor element. 請求項1ないし9のいずれか1項に記載の光半導体素子の製造方法において、前記光放出面は、AlInGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)で表される窒化物系半導体で形成されていることを特徴とする光半導体素子の製造方法。 10. The method for manufacturing an optical semiconductor device according to claim 1, wherein the light emitting surface is formed of Al x In y Ga 1-xy N (0 ≦ x ≦ 1, 0 ≦ y ≦ 1). , 0 ≦ x + y ≦ 1). A method for manufacturing an optical semiconductor element, characterized by comprising:
JP2008080660A 2008-03-26 2008-03-26 Method for manufacturing optical semiconductor element Active JP5234454B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008080660A JP5234454B2 (en) 2008-03-26 2008-03-26 Method for manufacturing optical semiconductor element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008080660A JP5234454B2 (en) 2008-03-26 2008-03-26 Method for manufacturing optical semiconductor element

Publications (2)

Publication Number Publication Date
JP2009238879A true JP2009238879A (en) 2009-10-15
JP5234454B2 JP5234454B2 (en) 2013-07-10

Family

ID=41252508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008080660A Active JP5234454B2 (en) 2008-03-26 2008-03-26 Method for manufacturing optical semiconductor element

Country Status (1)

Country Link
JP (1) JP5234454B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118431A (en) * 2008-11-12 2010-05-27 Stanley Electric Co Ltd Optical semiconductor device and method for manufacturing the same
JP2011181834A (en) * 2010-03-03 2011-09-15 Toshiba Corp Semiconductor light emitting element and method for manufacturing the same
EP2525420A3 (en) * 2011-05-16 2013-09-04 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US8822247B2 (en) 2011-03-07 2014-09-02 Stanley Electric Co., Ltd. Optical semiconductor element and manufacturing method of the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015143A1 (en) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
JP2007165409A (en) * 2005-12-09 2007-06-28 Rohm Co Ltd Semiconductor light emitting element and method of manufacturing same
WO2008020819A1 (en) * 2006-08-16 2008-02-21 Tinggi Technologies Private Limited Improvements in external light efficiency of light emitting diodes

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003015143A1 (en) * 2001-08-01 2003-02-20 Nagoya Industrial Science Research Institute Group iii nitride semiconductor film and its production method
JP2007165409A (en) * 2005-12-09 2007-06-28 Rohm Co Ltd Semiconductor light emitting element and method of manufacturing same
WO2008020819A1 (en) * 2006-08-16 2008-02-21 Tinggi Technologies Private Limited Improvements in external light efficiency of light emitting diodes

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010118431A (en) * 2008-11-12 2010-05-27 Stanley Electric Co Ltd Optical semiconductor device and method for manufacturing the same
JP2011181834A (en) * 2010-03-03 2011-09-15 Toshiba Corp Semiconductor light emitting element and method for manufacturing the same
US8314437B2 (en) 2010-03-03 2012-11-20 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8809833B2 (en) 2010-03-03 2014-08-19 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8822250B2 (en) 2010-03-03 2014-09-02 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US9018665B2 (en) 2010-03-03 2015-04-28 Kabushiki Kaisha Toshiba Semiconductor light emitting device and method for manufacturing the same
US8822247B2 (en) 2011-03-07 2014-09-02 Stanley Electric Co., Ltd. Optical semiconductor element and manufacturing method of the same
EP2525420A3 (en) * 2011-05-16 2013-09-04 Kabushiki Kaisha Toshiba Semiconductor light emitting device
EP2879193A1 (en) * 2011-05-16 2015-06-03 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9082931B2 (en) 2011-05-16 2015-07-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9299889B2 (en) 2011-05-16 2016-03-29 Kabushiki Kaisha Toshiba Semiconductor light emitting device
US9368682B2 (en) 2011-05-16 2016-06-14 Kabushiki Kaisha Toshiba Semiconductor light emitting device

Also Published As

Publication number Publication date
JP5234454B2 (en) 2013-07-10

Similar Documents

Publication Publication Date Title
KR100905977B1 (en) Method of Producing a Substrate for an Optoelectronic Application
JP5719493B2 (en) Highly efficient (B, Al, Ga, In) N-based light emitting diode by surface roughening
US9660142B2 (en) Light emitting diode with nanostructured layer and methods of making and using
CN100481541C (en) Process for producing luminescent device and luminescent device
JP5117596B2 (en) Semiconductor light emitting device, wafer, and method of manufacturing nitride semiconductor crystal layer
CN103474547B (en) Light emitting diode
TWI407491B (en) Method for separating semiconductor and substrate
TW201103164A (en) Semiconductor optoelectronic structure of increased light extraction efficiency and fabricated thereof
JP5234454B2 (en) Method for manufacturing optical semiconductor element
JP2018536618A (en) Method for obtaining a semipolar nitride layer on a crystalline substrate
US9269855B2 (en) Method for manufacturing high efficiency light-emitting diodes
JPWO2014057591A1 (en) Semiconductor light emitting device and manufacturing method thereof
US20150048301A1 (en) Engineered substrates having mechanically weak structures and associated systems and methods
JP2006066442A (en) Single crystal sapphire substrate for semiconductor device and its manufacturing method, and semiconductor light emitting device
US20130015480A1 (en) Semiconductor light emmiting device
JP6498319B2 (en) Nitrogen compound semiconductor device manufacturing method
US7446346B2 (en) Semiconductor substrate for optoelectronic components and method for fabricating it
JP2010263043A (en) Group iii nitride semiconductor layer laminated substrate and method of manufacturing the same, and group iii nitride semiconductor device
JP5702165B2 (en) High efficiency gallium nitride based light emitting diodes by surface roughening
CN112993116A (en) Light emitting device manufacturing method, light emitting device and display device
CN101604721A (en) Efficient (B, Al, Ga, In) N based light-emitting diode through surface coarsening
US8658446B2 (en) Method for fabricating semiconductor substrate for optoelectronic components
US10937927B2 (en) Group III nitride light-emitting element and method for producing the light-emitting element
US8043878B2 (en) Method for manufacturing high efficiency light-emitting diodes
JP2012244153A (en) Semiconductor light-emitting device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121018

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130315

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5234454

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250