JP2009225304A - Switching method and apparatus - Google Patents

Switching method and apparatus Download PDF

Info

Publication number
JP2009225304A
JP2009225304A JP2008069747A JP2008069747A JP2009225304A JP 2009225304 A JP2009225304 A JP 2009225304A JP 2008069747 A JP2008069747 A JP 2008069747A JP 2008069747 A JP2008069747 A JP 2008069747A JP 2009225304 A JP2009225304 A JP 2009225304A
Authority
JP
Japan
Prior art keywords
fifo
output
priority
signal
outputs
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008069747A
Other languages
Japanese (ja)
Inventor
Kazutoshi Matsudo
和敏 松土
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008069747A priority Critical patent/JP2009225304A/en
Publication of JP2009225304A publication Critical patent/JP2009225304A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To simplify a configuration and to improve a switching capability. <P>SOLUTION: In a switching method for outputting output signals in parallel, when a plurality of FIFOs 21-27 connected to input data transmission lines 31-37, and output transmission lines 61-64 being output destinations of output waiting signals stored in an auxiliary FIFO 28 connected to the FIFOs 21-27 in parallel are overlapped, an arbitration section 51 in a control circuit 11 outputs the highest-priority signal to the output transmission lines and transfers the lowest-priority signal to the auxiliary FIFO 28. <P>COPYRIGHT: (C)2010,JPO&INPIT

Description

本発明は、信号のスイッチングを行うスイッチング方法及びスイッチング装置に関し、特に、入出力信号が複数入力、複数出力の場合のスイッチング方法、スイッチング装置及び通信システムに関する。   The present invention relates to a switching method and a switching device that perform signal switching, and more particularly to a switching method, a switching device, and a communication system in the case where an input / output signal has a plurality of inputs and a plurality of outputs.

従来から、複数の入力信号をスイッチングして複数の出力とするスイッチング装置が開発されている(例えば特許文献1参照)。
前記スイッチング装置は、並列に配置され複数の入力信号が入力される複数のFIFO(First In First Out)及び各FIFOに入力された入力信号を調停して並列に出力する調停部を備えている。
2. Description of the Related Art Conventionally, switching devices that switch a plurality of input signals to generate a plurality of outputs have been developed (for example, see Patent Document 1).
The switching device includes a plurality of FIFOs (First In First Out) arranged in parallel and receiving a plurality of input signals, and an arbitrating unit that arbitrates the input signals input to the FIFOs and outputs them in parallel.

従来のスイッチング装置でスイッチングを行う場合、バス調停部にて、まず、全FIFOの状況を見て、FIFOへのデータ格納状況、データの出力先を確認し、出力先が重なっている場合は調停を行い、重なっていない場合はFIFOからデータの出力を行う。
データの出力先が他のFIFOと重なり、調停によりデータ出力待ち状態となっている場合、出力待ちデータの次のデータは、他のFIFOと出力先が重なっていなくても出力することができないため、データが滞留する原因となる。
When switching with a conventional switching device, the bus arbitration unit first looks at the status of all FIFOs, checks the data storage status in the FIFO and the data output destination, and arbitrates when the output destinations overlap. If there is no overlap, data is output from the FIFO.
If the data output destination overlaps with another FIFO and is waiting for data output due to arbitration, the data next to the output waiting data cannot be output even if the other FIFO and the output destination do not overlap. Cause the data to stay.

スイッチング装置におけるデータの滞留は、データの遅延増加だけでなく、データ格納を行うFIFOの容量を増大させる要因となる。
したがって、スイッチング装置において、スイッチング速度を上げることは、遅延時間の短縮およびデータ格納するランダムアクセスメモリ(RAM(Randam Access Memory))の容量削減が可能となり、絶対的な効果が得られる。
The retention of data in the switching device not only increases the data delay, but also increases the FIFO capacity for storing data.
Therefore, in the switching device, increasing the switching speed makes it possible to shorten the delay time and to reduce the capacity of a random access memory (RAM (Randam Access Memory)) for storing data, thereby obtaining an absolute effect.

従来、スイッチング速度を上げるには、動作クロック周波数をあげる、バス幅を倍にしてスイッチングを行う、という手法が一般的にとられている。この場合、使用するデバイスが非常に高価になる等、構成が複雑で高価になるという問題がある。また、周波数をあげることにも限界があり高速化にも限界がある。   Conventionally, in order to increase the switching speed, a method of increasing the operation clock frequency or switching by doubling the bus width is generally used. In this case, there is a problem that the configuration is complicated and expensive, such as a very expensive device. In addition, there is a limit to increasing the frequency, and there is a limit to speeding up.

特開平3−16348号公報Japanese Patent Laid-Open No. 3-16348

本発明は、構成簡単にしてスイッチング能力を高めることを課題としている。   An object of the present invention is to improve the switching capability by simplifying the configuration.

本発明によれば、複数の入力伝送ラインを介して並列入力される入力信号をスイッチングして、出力先である複数の出力伝送ラインに出力信号を並列出力するスイッチング方法において、前記各入力伝送ラインに接続された複数の伝送用FIFO及び前記各伝送用FIFOに対して並列接続された予備用FIFOに格納された出力待ち信号の出力先が重複するとき、優先順位が最も高い信号を前記出力先に出力すると共に、優先順位が最も低い信号を前記予備用FIFOへ転送することを特徴とするスイッチング方法が提供される。
各入力伝送ラインに接続された複数の伝送用FIFO及び前記各伝送用FIFOに対して並列接続された予備用FIFOに格納された出力待ち信号の出力先が重複するとき、優先順位が最も高い信号を前記出力先に出力すると共に、優先順位が最も低い信号を前記予備用FIFOへ転送する。
According to the present invention, in the switching method of switching input signals input in parallel via a plurality of input transmission lines and outputting the output signals in parallel to a plurality of output transmission lines as output destinations, the input transmission lines When the output destinations of the output waiting signals stored in the plurality of transmission FIFOs connected to and the standby FIFOs connected in parallel to the respective transmission FIFOs overlap, the signal having the highest priority is sent to the output destination And a switching method characterized in that the signal having the lowest priority is transferred to the spare FIFO.
When the output destinations of the output waiting signals stored in the plurality of transmission FIFOs connected to each input transmission line and the standby FIFO connected in parallel to each transmission FIFO overlap, the signal having the highest priority Are output to the output destination, and the signal having the lowest priority is transferred to the spare FIFO.

ここで、前記出力先へ信号を出力した伝送用FIFOの優先順位を最も低くするように構成してもよい。
また、前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの優先順位よりも高くするように構成してもよい。
また、前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの次に優先順位を低くするように構成してもよい。
Here, the transmission FIFO that outputs a signal to the output destination may be configured to have the lowest priority.
Further, the priority of the spare FIFO may be set higher than the priority of the FIFO that outputs a signal to the output destination.
Further, the priority of the spare FIFO may be set to be lower than that of the FIFO that outputs a signal to the output destination.

また、本発明によれば、複数の入力伝送ラインを介して並列入力される入力信号をスイッチングして、出力先である複数の出力伝送ラインに出力信号を並列出力するスイッチング装置において、前記各入力伝送ラインに接続された複数の伝送用FIFOと、前記各伝送用FIFOに対して並列接続された予備用FIFOと、前記伝送用FIFO及び予備用FIFOに格納された出力待ち信号を選択して前記出力先に出力する調停手段とを備え、前記調停手段は、前記各FIFOに格納された出力待ち信号の出力先が重複するとき、優先順位が最も高い信号を優先的に出力すると共に、優先順位が最も低い信号を前記予備用FIFOへ転送することを特徴とするスイッチング装置が提供される。
調停手段は、各FIFOに格納された出力待ち信号の出力先が重複するとき、優先順位が最も高い信号を優先的に出力すると共に、優先順位が最も低い信号を予備用FIFOへ転送する。
According to the present invention, in the switching device that switches input signals input in parallel through a plurality of input transmission lines and outputs the output signals in parallel to a plurality of output transmission lines as output destinations, A plurality of transmission FIFOs connected to the transmission line, a spare FIFO connected in parallel to each of the transmission FIFOs, and an output waiting signal stored in the transmission FIFO and the spare FIFO are selected and An arbitration unit that outputs to an output destination, and the arbitration unit preferentially outputs a signal having the highest priority when output destinations of output waiting signals stored in the FIFOs overlap. A switching device is provided that transfers the lowest signal to the spare FIFO.
When the output destinations of the output waiting signals stored in the FIFOs overlap each other, the arbitration unit preferentially outputs the signal having the highest priority and transfers the signal having the lowest priority to the standby FIFO.

ここで、前記調停手段は、前記出力先へ信号を出力したFIFOの優先順位を最も低くするように構成してもよい。
また、前記調停手段は、前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの優先度よりも高くするように構成してもよい。
また、前記調停手段は、前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの次に優先順位を低くするように構成してもよい。
Here, the arbitration unit may be configured to lower the priority of the FIFO that outputs a signal to the output destination.
The arbitration unit may be configured so that the priority of the spare FIFO is higher than the priority of the FIFO that outputs a signal to the output destination.
The arbitration unit may be configured to lower the priority of the spare FIFO next to the FIFO that outputs a signal to the output destination.

また、前記調停手段は、その入力部が前記全てのFIFOに接続されると共にその出力部が前記複数の出力伝送ラインの中の1つに接続され、前記各FIFOに格納された出力待ちの信号を選択的に読み出して前記出力伝送ラインへ出力する複数のデータ読み出し手段を備え、前記データ読み出し手段は、前記出力伝送ラインへ信号を出力したFIFOの優先度を最も低くすると共に、前記予備用FIFOの優先度を、前記出力伝送ラインへ信号を出力したFIFOの次に優先度を低くするように構成してもよい。   The arbitration means has an output waiting signal stored in each of the FIFOs, the input unit of which is connected to all the FIFOs and the output unit of which is connected to one of the plurality of output transmission lines. A plurality of data reading means for selectively reading out and outputting to the output transmission line, the data reading means having the lowest priority of the FIFO that outputs a signal to the output transmission line, and the spare FIFO The priority may be set to be lower than that of the FIFO that outputs a signal to the output transmission line.

また、本発明によれば、複数の入力伝送ラインを介して並列入力される入力信号をスイッチングして、出力信号を複数の出力伝送ラインに並列出力するスイッチング装置を備えた通信システムにおいて、前記スイッチング装置として前記いずれか一に記載のスイッチング装置を用いて成ることを特徴とする通信システムが提供される。   According to the present invention, in the communication system including the switching device that switches the input signals input in parallel through the plurality of input transmission lines and outputs the output signals in parallel to the plurality of output transmission lines, the switching is performed. There is provided a communication system comprising the switching device according to any one of the above as a device.

本発明に係るスイッチング方法によれば、構成簡単にしてスイッチング能力を高めることが可能になる。
また、本発明に係るスイッチング装置によれば、構成簡単にしてスイッチング能力を高めることが可能になり、又、構成簡単にしてスイッチング能力を高めた通信システムを構築することが可能になる。
また、本発明に係る通信システムによれば、構成簡単にしてスイッチング能力を高めることが可能になる。
According to the switching method of the present invention, the configuration can be simplified and the switching capability can be increased.
Further, according to the switching device of the present invention, it is possible to increase the switching capability by simplifying the configuration, and it is possible to construct a communication system having an increased switching capability by simplifying the configuration.
Further, according to the communication system according to the present invention, the configuration can be simplified and the switching capability can be increased.

以下、本発明の実施の形態に係るスイッチング方法、スイッチング装置について説明する。尚、各図において同一部分には同一符号を付している。
図1は本発明の実施の形態に係るスイッチング方法に使用するスイッチング装置の概略ブロック図である。
Hereinafter, a switching method and a switching device according to an embodiment of the present invention will be described. In the drawings, the same parts are denoted by the same reference numerals.
FIG. 1 is a schematic block diagram of a switching device used in a switching method according to an embodiment of the present invention.

図1において、スイッチング装置は、複数の入力データが並列入力される複数の伝送ラインに接続され、並列に配設された複数のFIFO(First In First Out)1〜m、複数の伝送用のFIFO1〜mと並列に接続された予備用のFIFOn、FIFO1〜mの出力を調停して、複数の出力データを並列出力する制御部11を備えている。FIFO1〜nは、スイッチング装置内のランダムアクセスメモリ(RAM;Randam Access Memory)を使用して構成することができる。   In FIG. 1, the switching device is connected to a plurality of transmission lines to which a plurality of input data is input in parallel, and a plurality of FIFOs (First In First Out) 1 to m and a plurality of FIFOs 1 for transmission arranged in parallel. And a control unit 11 that arbitrates the outputs of the spare FIFO On and FIFOs 1 to m connected in parallel with .about.m and outputs a plurality of output data in parallel. The FIFOs 1 to n can be configured using a random access memory (RAM) in the switching device.

入力データは、各伝送ライン各々に接続されたFIFO1〜mに格納され、制御部11を介して出力されるのを待つ。制御部11は内部に調停部を有し、各FIFO1〜mの状況を判断して調停を行ない、FIFO1〜mからデータを読み出し、所定の伝送ラインにデータを出力する。
本発明の実施の形態では、パケット等バーストデータの通信におけるスイッチング装置において、RAMの容量を極力抑えつつ、スイッチングによる遅延を小さいものとするものである。
The input data is stored in the FIFOs 1 to m connected to the respective transmission lines and waits for output through the control unit 11. The control unit 11 includes an arbitration unit therein, performs arbitration by determining the status of each of the FIFOs 1 to m, reads data from the FIFOs 1 to m, and outputs the data to a predetermined transmission line.
In the embodiment of the present invention, in a switching device in communication of burst data such as packets, the delay due to switching is reduced while suppressing the capacity of the RAM as much as possible.

図2は、本発明の実施の形態に係るスイッチング方法に使用するスイッチング装置の詳細ブロック図である。
図2において、スイッチング装置は、制御部11、並列入力される入力データを格納するための並列配置された複数の伝送用のFIFO21〜27以外に、予備用のFIFO28を備えている。制御部11は調停部51を備えている。
FIG. 2 is a detailed block diagram of the switching device used in the switching method according to the embodiment of the present invention.
In FIG. 2, the switching device includes a spare FIFO 28 in addition to the control unit 11 and a plurality of transmission FIFOs 21 to 27 arranged in parallel for storing input data input in parallel. The control unit 11 includes an arbitration unit 51.

予備用のFIFO28は、調停部51の調停によるデータ出力待ちのFIFOからデータ転送を行い、FIFO28は調停により、FIFOnからのデータ出力を待つ。FIFO21〜27は出力待ちデータをFIFO28に転送することにより、次のデータの処理を行うことが出来る。これにより、スイッチング装置における遅延を抑えることができ、RAM容量の増加を抑えることも可能となる。   The spare FIFO 28 performs data transfer from the FIFO waiting for data output by the arbitration of the arbitration unit 51, and the FIFO 28 waits for data output from the FIFOn by arbitration. The FIFOs 21 to 27 can process the next data by transferring the output waiting data to the FIFO 28. Thereby, the delay in the switching device can be suppressed, and the increase in the RAM capacity can also be suppressed.

より詳細に説明すると、図2において、データ伝送ライン31〜37から入力された入力データはFIFO21〜27に格納される。調停部51はFIFO21〜28のFIFOのデータ格納状況及びデータの出力先を調べ、出力先が重なるFIFOがある場合は調停を行う。   More specifically, in FIG. 2, input data input from the data transmission lines 31 to 37 is stored in the FIFOs 21 to 27. The arbitration unit 51 checks the data storage status of the FIFOs of the FIFOs 21 to 28 and the data output destination, and performs arbitration if there are FIFOs with overlapping output destinations.

一方、出力先が重ならない場合は、そのまま出力を行う。出力先が重なる場合は、優先度が高いFIFOからデータ出力を行い、優先度が一番低いFIFO(FIFO28を除く)から、予備用のFIFO28への転送を行う。
データ伝送ライン31〜データ伝送ライン37の信号伝送ラインより、それぞれデータ入力がなされる。FIFO21〜FIFO27は入力されたデータをそれぞれ格納する。調停部51はFIFO21〜28のデータ出力の調停を行う。
On the other hand, if the output destinations do not overlap, output is performed as it is. If the output destinations overlap, data is output from the FIFO with the highest priority, and transfer from the FIFO with the lowest priority (excluding the FIFO 28) to the spare FIFO 28 is performed.
Data is input from the signal transmission lines 31 to 37. The FIFOs 21 to 27 store the input data, respectively. The arbitration unit 51 arbitrates data output from the FIFOs 21 to 28.

図3は、調停部51の詳細ブロック図である。調停部51は、並列配置された複数のデータ読み出し部71〜74を備え、それぞれ接続されている出力側データ伝送ライン61〜64への出力を調停するように構成されている。
このように、調停部51は、その入力部が伝送用及び予備用の全てのFIFO21〜28に接続されると共にその出力部が複数の出力伝送ライン61〜64の中の1つに接続され、各FIFO21〜28に格納された出力待ちの信号を選択的に読み出して、対応する出力伝送ラインへ出力する複数のデータ読み出し部71〜74を備えている。
FIG. 3 is a detailed block diagram of the arbitration unit 51. The arbitration unit 51 includes a plurality of data reading units 71 to 74 arranged in parallel, and is configured to arbitrate output to the output-side data transmission lines 61 to 64 connected thereto.
As described above, the arbitration unit 51 has an input unit connected to all the transmission and backup FIFOs 21 to 28 and an output unit connected to one of the plurality of output transmission lines 61 to 64. A plurality of data reading units 71 to 74 for selectively reading out the output waiting signals stored in the FIFOs 21 to 28 and outputting the signals to the corresponding output transmission lines are provided.

動作の詳細は後述するが、データ読み出し部71は、対応する出力伝送ライン61へ信号を出力したFIFO21〜27の優先度を最も低くすると共に、予備用FIFO28の優先度を、出力伝送ライン61へ信号を出力したFIFOの次に優先度を低くするように機能する。
尚、図1〜図3において、制御部11は制御手段を構成し、調停部51は調停手段を構成し又、データ読み出し部71〜74は各々データ読み出し手段を構成している。
図4は、調停部51を含む制御部11の処理を示すフローチャートである。
Although details of the operation will be described later, the data reading unit 71 sets the priority of the FIFOs 21 to 27 that output signals to the corresponding output transmission line 61 to the lowest level, and sets the priority of the spare FIFO 28 to the output transmission line 61. It functions to lower the priority next to the FIFO that outputs the signal.
1 to 3, the control unit 11 constitutes a control unit, the arbitration unit 51 constitutes an arbitration unit, and the data reading units 71 to 74 each constitute a data reading unit.
FIG. 4 is a flowchart showing processing of the control unit 11 including the arbitration unit 51.

以下、図2〜図4を用いて本実施の形態に係るスイッチング方法、スイッチング装置について説明する。
調停部51内のデータ読み出し部71は、FIFO21〜28のデータ格納状況の確認(図4のステップS401)及び、データの出力先がデータ伝送ライン61か否かの確認を行う(ステップS402)。
Hereinafter, the switching method and the switching device according to the present embodiment will be described with reference to FIGS.
The data reading unit 71 in the arbitration unit 51 confirms the data storage status of the FIFOs 21 to 28 (step S401 in FIG. 4) and confirms whether the data output destination is the data transmission line 61 (step S402).

次にデータ読み出し部71は、調停が必要か否かを判断する(ステップS403)。即ち、データ読み出し部71は、データ伝送ライン61への出力待ちとなっているFIFOが一つだけの場合は調停不要と判断して、当該FIFOからデータの読み出しを行いデータ伝送ライン61へ出力する(ステップS403、S405)。
一方、データ読み出し部71は、データ伝送ライン61への出力待ちとなっているFIFOが複数の場合は調停必要と判断して調停を行う(ステップS403)。
Next, the data reading unit 71 determines whether or not arbitration is necessary (step S403). That is, when only one FIFO is waiting for output to the data transmission line 61, the data reading unit 71 determines that arbitration is not necessary, reads data from the FIFO, and outputs the data to the data transmission line 61. (Steps S403 and S405).
On the other hand, when there are a plurality of FIFOs waiting for output to the data transmission line 61, the data reading unit 71 determines that arbitration is necessary and performs arbitration (step S403).

調停では、データ読み出し部71は、優先度の一番高いFIFOからデータ転送ライン61へデータ出力を行い、予備用FIFO28を除く一番優先度の低いFIFOから、予備用FIFO28へデータ転送を行う(ステップS404)。
データ読み出し部71は、データ伝送ライン61へデータ出力を行ったFIFOの優先度を一番低くし、FIFO28を次に低い優先度とする。
In the arbitration, the data reading unit 71 outputs data to the data transfer line 61 from the FIFO with the highest priority, and transfers data from the FIFO with the lowest priority excluding the spare FIFO 28 to the spare FIFO 28 ( Step S404).
The data reading unit 71 sets the priority of the FIFO that has output data to the data transmission line 61 to the lowest, and sets the FIFO 28 to the next lowest priority.

尚、優先度の決定方法としては、各FIFOに優先度を付与しておき、優先度の高いFIFOに格納されている入力データを優先的に出力先へ出力するように構成できる。また、各FIFOに優先度を付与しておき、入力データの優先度に応じたFIFOに格納するように構成して、各FIFOの優先度に基づいて調停を行うように構成してもよい。また、入力データに優先度を付与しておき、調停の際に各入力データに付与された優先度に基づいて調停を行うようにするなど適宜設定可能である。   As a method for determining the priority, a priority can be given to each FIFO, and input data stored in a FIFO with a high priority can be preferentially output to an output destination. Alternatively, each FIFO may be prioritized and stored in the FIFO according to the priority of the input data, and arbitration may be performed based on the priority of each FIFO. Further, it is possible to appropriately set such that priority is given to input data, and arbitration is performed based on the priority given to each input data at the time of arbitration.

処理ステップS402において、データ伝送ライン61へのデータがない場合には処理ステップS401に戻る。
また、データ読み出し部71〜74のいずれかが、予備用FIFO28に格納されている出力待ちの信号を、各データ読み出し部71〜74に対応するデータ伝送ライン61〜64のいずれかに出力すると、予備用FIFO28には出力待ちの信号が格納されない状態となる。その後、データ読み出し部71が再び前記のように処理する。
In processing step S402, when there is no data to the data transmission line 61, it returns to processing step S401.
Further, when any of the data reading units 71 to 74 outputs a signal waiting for output stored in the spare FIFO 28 to any of the data transmission lines 61 to 64 corresponding to the data reading units 71 to 74, The standby FIFO 28 is in a state where no output waiting signal is stored. Thereafter, the data reading unit 71 processes again as described above.

以上述べたように本実施の形態に係るスイッチング方法及びスイッチング装置では、制御回路11中の調停部51は、入力データ伝送ライン31〜37に接続された複数のFIFO21〜27及び各FIFO21〜27に並列接続された予備用FIFO28に格納された出力待ち信号の出力先である出力伝送ライン61〜64が重複するとき、優先順位が最も高い信号を出力伝送ラインに出力すると共に、優先順位が最も低い信号を予備用FIFO28へ転送するようにしている。   As described above, in the switching method and switching device according to the present embodiment, the arbitration unit 51 in the control circuit 11 includes the plurality of FIFOs 21 to 27 and the FIFOs 21 to 27 connected to the input data transmission lines 31 to 37. When the output transmission lines 61 to 64 that are output destinations of the output waiting signals stored in the spare FIFO 28 connected in parallel are overlapped, the signal having the highest priority is output to the output transmission line and the priority is lowest. The signal is transferred to the spare FIFO 28.

したがって、僅かの予備用FIFOを追加するのみで構成することができるので、RAM容量の増大を最小限にとどめつつ、簡単な構成でスイッチング能力を高めることが可能となる。
また、スイッチング装置が持つことのできるFIFO(RAM)容量に応じて柔軟な構成が可能となり、予備用FIFOの個数に応じてスイッチング能力を高めることが可能となる。
Therefore, since it can be configured only by adding a few spare FIFOs, it is possible to increase the switching capability with a simple configuration while minimizing the increase in RAM capacity.
Further, a flexible configuration is possible according to the FIFO (RAM) capacity that the switching device can have, and the switching capability can be increased according to the number of spare FIFOs.

また、本実施の形態に係るスイッチング装置を用いることにより、構成が簡単でスイッチング能力の高い通信システムを構築することが可能になる。
尚、本実施の形態では、予備用FIFOは1個設けたが、システムに応じて予備用FIFOの個数を増やすことにより、よりスイッチング能力を高め、遅延を減らすことが可能となるので、使用するシステムに応じた回路構成を行うことができる柔軟性を持つことができる。
Further, by using the switching device according to the present embodiment, it is possible to construct a communication system with a simple configuration and high switching capability.
In this embodiment, one spare FIFO is provided. However, by increasing the number of spare FIFOs according to the system, the switching capability can be further improved and the delay can be reduced. It is possible to have the flexibility to perform a circuit configuration according to the system.

即ち、本実施の形態では、データ読み出し部71が優先順位を制御可能なFIFO28を1つ追加するように構成したが、各データ読み出し部71〜74が優先順位を制御可能なFIFO28を各データ読み出し部71〜74に対応するように設け、各データ読み出し部が前述したようなデータ読み出し部71と同様の動作を行うように構成するようにしてもよい。これにより、更にスイッチング能力を高めることが可能になる。   That is, in this embodiment, the data reading unit 71 is configured to add one FIFO 28 whose priority can be controlled. However, each data reading unit 71 to 74 can read each FIFO 28 whose priority can be controlled. The data reading units may be configured to correspond to the units 71 to 74 so that each data reading unit performs the same operation as the data reading unit 71 described above. As a result, the switching capability can be further increased.

また、各データ読み出し部71〜74が、1つのFIFO28を共用して前述したような調停処理を行うように構成してもよい。
また、本実施の形態は、ATM(Asynchronous Transfer Mode;非同期転送モード)やIPなどのパケット通信のスイッチング装置など、データのスイッチングを行う通信機器全般に適用することが可能となる。
Further, each of the data reading units 71 to 74 may be configured to perform the arbitration process as described above by sharing one FIFO 28.
Further, the present embodiment can be applied to all communication devices that perform data switching, such as ATM (Asynchronous Transfer Mode) and switching devices for packet communication such as IP.

また、本実施の形態は、複数ラインからの入力があるデータのスイッチングを必要とする通信機器全般に利用可能である。   Further, the present embodiment can be used for all communication devices that require switching of data having inputs from a plurality of lines.

複数ラインからの入力があるデータのスイッチングを必要とする通信機器全般、通信システムに利用可能である。   The present invention can be used for all communication devices and communication systems that require switching of data having inputs from a plurality of lines.

本発明の実施の形態に係るスイッチング方法に使用するスイッチング装置の概略ブロック図である。1 is a schematic block diagram of a switching device used in a switching method according to an embodiment of the present invention. 本発明の実施の形態に係るスイッチング方法に使用するスイッチング装置の詳細ブロック図である。It is a detailed block diagram of the switching apparatus used for the switching method which concerns on embodiment of this invention. 本発明の実施の形態に係るスイッチング方法に使用するスイッチング装置の部分ブロック図である。It is a partial block diagram of the switching apparatus used for the switching method which concerns on embodiment of this invention. 本発明の実施の形態の動作を説明するためのフローチャートである。It is a flowchart for demonstrating operation | movement of embodiment of this invention.

符号の説明Explanation of symbols

1〜m、21〜27・・・FIFO
n、28・・・予備用FIFO
11・・・制御部
51・・・調停部
71〜74・・・データ読み出し部
1-m, 21-27 ... FIFO
n, 28 ... Reserve FIFO
11: Control unit 51: Arbitration unit 71-74 ... Data reading unit

Claims (10)

複数の入力伝送ラインを介して並列入力される入力信号をスイッチングして、出力先である複数の出力伝送ラインに出力信号を並列出力するスイッチング方法において、
前記各入力伝送ラインに接続された複数の伝送用FIFO及び前記各伝送用FIFOに対して並列接続された予備用FIFOに格納された出力待ち信号の出力先が重複するとき、優先順位が最も高い信号を前記出力先に出力すると共に、優先順位が最も低い信号を前記予備用FIFOへ転送することを特徴とするスイッチング方法。
In a switching method of switching input signals input in parallel via a plurality of input transmission lines and outputting the output signals in parallel to a plurality of output transmission lines as output destinations,
When output destinations of output waiting signals stored in a plurality of transmission FIFOs connected to each input transmission line and a spare FIFO connected in parallel to each transmission FIFO overlap, the highest priority is given. A switching method characterized by outputting a signal to the output destination and transferring a signal having the lowest priority to the spare FIFO.
前記出力先へ信号を出力した伝送用FIFOの優先順位を最も低くすることを特徴とする請求項1記載のスイッチング方法。   2. The switching method according to claim 1, wherein a priority of a transmission FIFO that outputs a signal to the output destination is set to the lowest. 前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの優先順位よりも高くすることを特徴とする請求項2記載のスイッチング方法。   3. The switching method according to claim 2, wherein the priority of the spare FIFO is set higher than the priority of the FIFO that outputs a signal to the output destination. 前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの次に優先順位を低くすることを特徴とする請求項3記載のスイッチング方法。   4. The switching method according to claim 3, wherein the priority of the spare FIFO is made lower than that of the FIFO that outputs a signal to the output destination. 複数の入力伝送ラインを介して並列入力される入力信号をスイッチングして、出力先である複数の出力伝送ラインに出力信号を並列出力するスイッチング装置において、
前記各入力伝送ラインに接続された複数の伝送用FIFOと、前記各伝送用FIFOに対して並列接続された予備用FIFOと、前記伝送用FIFO及び予備用FIFOに格納された出力待ち信号を選択して前記出力先に出力する調停手段とを備え、
前記調停手段は、前記各FIFOに格納された出力待ち信号の出力先が重複するとき、優先順位が最も高い信号を優先的に出力すると共に、優先順位が最も低い信号を前記予備用FIFOへ転送することを特徴とするスイッチング装置。
In a switching device that switches input signals input in parallel via a plurality of input transmission lines and outputs output signals in parallel to a plurality of output transmission lines that are output destinations.
Select a plurality of transmission FIFOs connected to each of the input transmission lines, a backup FIFO connected in parallel to each of the transmission FIFOs, and an output waiting signal stored in the transmission FIFO and the backup FIFO And arbitration means for outputting to the output destination,
The arbitration means preferentially outputs a signal having the highest priority when the output destination of the output waiting signal stored in each FIFO overlaps, and transfers the signal having the lowest priority to the spare FIFO. A switching device characterized by:
前記調停手段は、前記出力先へ信号を出力したFIFOの優先順位を最も低くすることを特徴とする請求項5記載のスイッチング装置。   6. The switching device according to claim 5, wherein the arbitration unit sets the priority of the FIFO that outputs a signal to the output destination to the lowest. 前記調停手段は、前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの優先度よりも高くすることを特徴とする請求項6記載のスイッチング装置。   7. The switching device according to claim 6, wherein the arbitration unit sets the priority of the spare FIFO higher than the priority of the FIFO that outputs a signal to the output destination. 前記調停手段は、前記予備用FIFOの優先順位を、前記出力先へ信号を出力したFIFOの次に優先順位を低くすることを特徴とする請求項7記載のスイッチング装置。   8. The switching apparatus according to claim 7, wherein the arbitrating unit lowers the priority of the spare FIFO next to the FIFO that outputs a signal to the output destination. 前記調停手段は、その入力部が前記全てのFIFOに接続されると共にその出力部が前記複数の出力伝送ラインの中の1つに接続され、前記各FIFOに格納された出力待ちの信号を選択的に読み出して前記出力伝送ラインへ出力する複数のデータ読み出し手段を備え、
前記データ読み出し手段は、前記出力伝送ラインへ信号を出力したFIFOの優先度を最も低くすると共に、前記予備用FIFOの優先度を、前記出力伝送ラインへ信号を出力したFIFOの次に優先度を低くすることを特徴とする請求項8記載のスイッチング装置。
The arbitration means selects an output waiting signal stored in each of the FIFOs with its input connected to all the FIFOs and its output connected to one of the plurality of output transmission lines. A plurality of data reading means for reading and outputting to the output transmission line automatically,
The data reading means sets the priority of the FIFO that outputs a signal to the output transmission line to the lowest level, and sets the priority of the spare FIFO to the priority next to the FIFO that outputs the signal to the output transmission line. The switching device according to claim 8, wherein the switching device is lowered.
複数の入力伝送ラインを介して並列入力される入力信号をスイッチングして、出力信号を複数の出力伝送ラインに並列出力するスイッチング装置を備えた通信システムにおいて、
前記スイッチング装置として請求項5乃至9のいずれか一に記載のスイッチング装置を用いて成ることを特徴とする通信システム。
In a communication system including a switching device that switches input signals input in parallel via a plurality of input transmission lines and outputs output signals in parallel to the plurality of output transmission lines.
A communication system comprising the switching device according to any one of claims 5 to 9 as the switching device.
JP2008069747A 2008-03-18 2008-03-18 Switching method and apparatus Pending JP2009225304A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008069747A JP2009225304A (en) 2008-03-18 2008-03-18 Switching method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008069747A JP2009225304A (en) 2008-03-18 2008-03-18 Switching method and apparatus

Publications (1)

Publication Number Publication Date
JP2009225304A true JP2009225304A (en) 2009-10-01

Family

ID=41241579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008069747A Pending JP2009225304A (en) 2008-03-18 2008-03-18 Switching method and apparatus

Country Status (1)

Country Link
JP (1) JP2009225304A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153914A (en) * 2012-01-30 2013-08-15 Sophia Co Ltd Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013153914A (en) * 2012-01-30 2013-08-15 Sophia Co Ltd Game machine

Similar Documents

Publication Publication Date Title
US11461617B2 (en) Neural network device
US8855112B2 (en) NoC system and input switching device
JP4808513B2 (en) System-on-chip global asynchronous communication architecture
EP2613479A1 (en) Relay device
JP2019091333A (en) Data transfer device, arithmetic processing device and data transfer method
US8156294B2 (en) Apparatus and method for controlling storage buffers
CN109947390B (en) Buffer system and method of operation thereof
US20080147906A1 (en) DMA Transferring System, DMA Controller, and DMA Transferring Method
JP2009225304A (en) Switching method and apparatus
JP5728043B2 (en) Gateway device
US6510155B1 (en) ATM layer device controlling method and ATM layer device
JP5360594B2 (en) DMA transfer apparatus and method
JP2007316699A (en) Data processor
JP2008140065A (en) Access arbitration device, access arbitration method and information processor
JP4372110B2 (en) Data transfer circuit, multiprocessor system using the same, and data transfer method
JP4882116B2 (en) Buffer control device and buffer control method
JP4708901B2 (en) Data processing module and method for preparing message transmission
US7519848B2 (en) Data transfer apparatus
JP2008252753A (en) Cell processing apparatus, and switch processing method of cells
JP2006211136A (en) Data processor and data processing method
US11138011B2 (en) Device, data-processing chain and context-switching method
JP2006024134A (en) Dma transfer device and dma transfer method
JP3950661B2 (en) Data transmission device
JP4411138B2 (en) Data flow control system, circuit thereof, and method thereof
JP2005267392A (en) Shared data processing circuit, information processor, information processing system, shared data processing method, and shared data processing program