JP2009211959A - Image pretreatment device - Google Patents

Image pretreatment device Download PDF

Info

Publication number
JP2009211959A
JP2009211959A JP2008054224A JP2008054224A JP2009211959A JP 2009211959 A JP2009211959 A JP 2009211959A JP 2008054224 A JP2008054224 A JP 2008054224A JP 2008054224 A JP2008054224 A JP 2008054224A JP 2009211959 A JP2009211959 A JP 2009211959A
Authority
JP
Japan
Prior art keywords
processing
image
unit
line
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008054224A
Other languages
Japanese (ja)
Other versions
JP5271567B2 (en
Inventor
Masahiro Ohashi
正博 大橋
Masaji Wada
正司 和田
Shin Koyama
晋 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Hitachi High Tech Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp, Hitachi High Tech Corp filed Critical Hitachi High Technologies Corp
Priority to JP2008054224A priority Critical patent/JP5271567B2/en
Publication of JP2009211959A publication Critical patent/JP2009211959A/en
Application granted granted Critical
Publication of JP5271567B2 publication Critical patent/JP5271567B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Processing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method in which conventional technological problems are solved and a flexible response and a high speed toward algorithmic alterations of images by software processing are made possible. <P>SOLUTION: In order to solve the problems, a device is proposed in which a prescribed treatment is carried out by a line as a unit (scanning line as a unit) when an image is processed in a scanning electron microscope. As one of that embodiment, an image processing device is proposed in which a line unit processing part is installed, and treatments necessary for image formation such as integration, image improvement, and image reduction or the like are carried out in the line unit processing part, and a two-dimensional image is formed based on the line unit data processed with such treatments. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、画像データを処理する画像処理装置及び、電子ビーム装置に関する。   The present invention relates to an image processing apparatus that processes image data and an electron beam apparatus.

電子ビーム装置で使用される画像前処理装置は、検出器の検出値から1画像を生成し、画像処理装置に転送する。1画像を生成するために複数の画像処理を実施するが、その画像処理アルゴリズムは取得画像に大きく依存するためソフトウェア処理が中心となっている。このソフトウェア処理とその後の画像転送は、検出器からの入力速度であるスキャン速度に依存する。1画像取得後、次の画像の入力が終了する前に、ソフトウェア処理と画像転送を実施する。   The image preprocessing device used in the electron beam device generates one image from the detection value of the detector and transfers it to the image processing device. In order to generate one image, a plurality of image processings are performed. Since the image processing algorithm largely depends on the acquired image, software processing is mainly used. This software processing and subsequent image transfer depends on the scan speed, which is the input speed from the detector. After the acquisition of one image, software processing and image transfer are performed before the input of the next image is completed.

例えば、スキャン速度が30画像/secの場合には、1画像当たりのスキャン時間は約33.3msであり、1画像を取得後、次の画像がくる33.3ms間に、画像処理を実施し1画像を生成後、画像処理装置に転送を実施する。   For example, when the scan speed is 30 images / sec, the scan time per image is about 33.3 ms, and after the acquisition of one image, image processing is performed during the next 33.3 ms. After one image is generated, transfer is performed to the image processing apparatus.

画像前処理装置で生成される画像サイズは、目的毎にサイズが異なるため様々である。垂直サイズだけでも10種類以上あり、同様の数の水平サイズがあると、画像サイズの種類は100種類以上となる。各スキャン毎に画像サイズを変更することもあるため、その設定時間は、電子ビーム装置の処理時間に影響を与える。   The image size generated by the image preprocessing device varies because the size differs for each purpose. There are more than 10 types of vertical sizes alone, and if there are a similar number of horizontal sizes, there are more than 100 types of image sizes. Since the image size may be changed for each scan, the set time affects the processing time of the electron beam apparatus.

電子ビーム装置の高速化は、装置の高スループット化にもつながるため、スキャン速度や設定時間も含めて高速化が必須となっている。   The increase in the speed of the electron beam apparatus also leads to an increase in the throughput of the apparatus. Therefore, it is essential to increase the speed including the scan speed and the set time.

特開2001−312481号公報JP 2001-314881 A

スキャン速度を向上すれば、電子ビーム装置自体の高速化が可能となる。但し、スキャン速度の増加は、例えばTVレートのn倍のスキャン速度では画像生成及び転送には、TVレートの1/nの時間で実施する必要がある。   If the scanning speed is improved, the electron beam apparatus itself can be increased in speed. However, the increase in scan speed needs to be performed in a time 1 / n of the TV rate for image generation and transfer, for example, at a scan speed n times the TV rate.

ソフトウェア処理を高速にする場合、並列処理が一般的であるが、並列処理分割と分割によるオーバーヘッドによる影響が大きい。   In order to increase the software processing speed, parallel processing is generally used, but parallel processing division and the overhead due to the division have a great influence.

逆に、確実な高速化が望める専用ハードウェア化の場合、画像処理アルゴリズム変更への対応が困難となる。   On the other hand, in the case of dedicated hardware that can be reliably increased in speed, it becomes difficult to cope with changes in the image processing algorithm.

他に、特許文献1に記載されているアレイプロセッサがあるが、基本的には処理内容の並列化であり、並列処理によるオーバーヘッドの影響が大きい。   In addition, there is an array processor described in Patent Document 1, but basically, processing contents are parallelized, and the influence of overhead due to parallel processing is large.

本発明の目的は、上記した従来技術の課題を解決して、ソフトウェア処理による画像アルゴリズム変更への柔軟な対応と高速性を可能とする方法を提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to solve the above-described problems of the prior art and to provide a method that enables flexible response to image algorithm changes by software processing and high speed.

上記課題を解決するために、走査電子顕微鏡の画像処理に際し、ライン単位(走査線単位)で所定の処理を実施する装置を提案する。その一態様として、ライン単位処理部を設け、当該ライン単位処理部で、画像形成に必要な積算,画像改善,画像縮小等の処理を行い、当該処理が施されたライン単位のデータに基づいて、二次元画像を形成する画像処理装置を提案する。   In order to solve the above problems, an apparatus is proposed that performs predetermined processing in units of lines (units of scanning lines) when performing image processing with a scanning electron microscope. As one aspect thereof, a line unit processing unit is provided, and the line unit processing unit performs processing such as integration, image improvement, and image reduction necessary for image formation, and based on the line unit data subjected to the processing. An image processing apparatus for forming a two-dimensional image is proposed.

上記構成によれば、1画面ごとではなく、1画面を構成するライン単位での処理を行うことが可能となるため、1画面分のスキャンを待つことなく、所定のライン走査が終了すると、必要な処理を行うことができるようになるため、結果として画像形成の高速化を実現することが可能となる。   According to the above configuration, since it is possible to perform processing in units of lines constituting one screen instead of one screen, it is necessary when a predetermined line scan is completed without waiting for one screen scan. As a result, it is possible to increase the speed of image formation.

以下に、ライン単位で所定の処理を行う画像処理装置について詳述する。そのための具体的な構成の一例として、以下に、電子顕微鏡の検出器の検出値から複数ラインで構成される画像を生成し、前記画像を処理する画像処理部に画像を送信する画像処理装置において、前記検出値から各ラインを生成する画像入力部と、前記画像入力部の出力を演算するライン単位処理部と、前記ライン単位処理部の出力を前記画像処理部に転送する出力部と、前記画像入力部と前記ライン単位処理部と前記出力部とを接続するスイッチドファブリックで構成され、前記画像入力部と前記ライン単位処理部と前記出力部との間を、スイッチドファブリックを介してパケットで通信し、前記パケット構造にライン処理内容とライン構造とラインデータが含まれる画像処理装置について説明する。   Hereinafter, an image processing apparatus that performs predetermined processing in units of lines will be described in detail. As an example of a specific configuration for that purpose, an image processing apparatus that generates an image composed of a plurality of lines from detection values of a detector of an electron microscope and transmits the image to an image processing unit that processes the image will be described below. An image input unit that generates each line from the detection value; a line unit processing unit that calculates an output of the image input unit; an output unit that transfers an output of the line unit processing unit to the image processing unit; It is composed of a switched fabric that connects the image input unit, the line unit processing unit, and the output unit, and a packet is passed through the switched fabric between the image input unit, the line unit processing unit, and the output unit. A description will be given of an image processing apparatus in which communication is performed and the packet structure includes line processing content, line structure, and line data.

また、更なる一例として、前記スイッチドファブリックに、前記画像入力部と前記ライン単位処理部と前記画像出力部からアクセスされる共有メモリを持たせた。   As a further example, the switched fabric has a shared memory accessed from the image input unit, the line unit processing unit, and the image output unit.

更なる他の一例として、前記スイッチドファブリックに、複数ラインでの演算を行う複数ライン処理部を接続した。   As yet another example, a plurality of line processing units that perform operations on a plurality of lines are connected to the switched fabric.

上記画像処理装置は、画像前処理内の要素毎に、入力部,出力部,ライン単位処理部に分ける。この時、ライン単位処理部は複数となることもある。このライン単位処理部間はパイプライン処理にして時間軸方向に並列化を図る。この時、各処理は1画面毎ではなく、1画面を構成しているライン単位の処理とする。これにより、1画像分のスキャンを待つこと無く、1ラインが終了すると処理に移れるために処理時間に裕度を持つことが可能となる。   The image processing apparatus is divided into an input unit, an output unit, and a line unit processing unit for each element in the image preprocessing. At this time, there may be a plurality of line unit processing units. Pipeline processing is used between the line unit processing units to achieve parallelization in the time axis direction. At this time, each process is not performed for each screen but for each line constituting the screen. As a result, it is possible to have a margin in processing time because processing can be started when one line is completed without waiting for scanning of one image.

この入力部,出力部,ライン単位処理部をスイッチドファブリックに接続することにより、画像アルゴリズム変更に対するライン単位処理部の増減を必要最低限の工数で実現可能である。例えば、新たに画像間引きを、今までの処理の間に本処理を入れる場合、この画像処理間引きを行うライン単位処理部をスイッチドファブリックに接続し、その前段のライン単位処理部の宛先を、新たに加えたライン単位処理部にすることにより、その処理を加えることが可能となる。すなわち、システムの変更点は、新たに加わったライン単位処理部にデータを転送するライン単位処理部の宛先を変えるのみである。   By connecting the input unit, the output unit, and the line unit processing unit to the switched fabric, it is possible to increase / decrease the line unit processing unit with respect to the image algorithm change with the minimum necessary man-hours. For example, when the image thinning is newly performed and this processing is put in between the processes so far, the line unit processing unit that performs this image processing thinning is connected to the switched fabric, and the destination of the line unit processing unit in the preceding stage is By using the newly added line unit processing unit, the processing can be added. That is, the only change in the system is to change the destination of the line unit processing unit that transfers data to the newly added line unit processing unit.

更に、複数処理に分かれた処理単位間(入力部,ライン単位処理部,出力部)のデータ転送のデータ構造に、ラインデータだけではなくデータ内容と処理内容を加えることにより、最初にデータを渡す入力部にだけ画像サイズ設定を行えよい。これによりライン単位処理部と出力部には設定を行う必要が無く、処理の細分化や複雑化によりライン単位処理部が増加する場合や、画像サイズの更なる増加においても、この設定による電子ビーム装置の速度に全く影響を与えない。且つ実際の画像変更においても、時系列的にパイプライン化されていた場合でも画像の切れ目を入力部位外では意識する必要なく、設定が可能となる。   Furthermore, not only line data but also data contents and processing contents are added to the data structure of data transfer between processing units (input unit, line unit processing unit, output unit) divided into a plurality of processes, so that data is first passed. The image size can be set only in the input unit. As a result, there is no need to set the line unit processing unit and the output unit. Even when the number of line unit processing units increases due to processing subdivision or complication, or when the image size further increases, the electron beam by this setting is used. Does not affect the speed of the device at all. Even in the actual image change, even when the image is pipelined in time series, the setting can be made without having to be aware of the image breaks outside the input region.

入出力が複数に渡る場合においても、同じデータ構造を用いれば良い。この場合、ライン処理単位部と出力部で、他の入力部からのデータを全く使用しないのであれば、前述の画像前処理装置が並列に並んでいるだけである。また、複数の入力部からのデータを処理するライン単位処理部又は出力部がある場合には、ライン単位処理部では画像合成があり、出力部では同一出力先に対するデータ送信となる。画像合成では、処理内容の画像合成にフラグを立てておけば、該当するラインが来た時に合成する処理となるため、単入力の場合とデータ構造は同一となる。出力に関しては同じように処理内容に該当するフラグがあるため、両方出力すれば良いだけであり、データ構造は同一となる。   The same data structure may be used even when there are a plurality of inputs and outputs. In this case, if the line processing unit and the output unit do not use any data from other input units, the image pre-processing devices are simply arranged in parallel. In addition, when there is a line unit processing unit or an output unit that processes data from a plurality of input units, the line unit processing unit performs image composition, and the output unit transmits data to the same output destination. In image composition, if a flag is set for image composition of processing contents, the composition is performed when a corresponding line arrives, so the data structure is the same as in the case of single input. Since there are flags corresponding to the processing contents in the same way, it is only necessary to output both, and the data structure is the same.

更に、上記画像前処理システムは、スイッチドファブリック上に共有メモリを持ち、入力部,出力部,ライン単位処理部でラインデータを含む画像データを共有する構造である。この場合、それぞれの処理単位間はデータ構造の中の処理内容とデータ内容だけがやり取りされ、データ内容中に記載された共有メモリ内のアドレスポインタからデータを読出し処理を行い書き戻す処理となる。n枚の積算処理であれば、連続して流れてくる画像の例えば、m枚目の処理を実施する場合、m−n+1枚目からm枚目までのn枚の画像の蓄積が必要となる。各ライン単位処理部毎にメモリを持つのではなく、共有メモリに持つことにより、ライン単位処理部の構造をデータ処理内容に依存せず共有化することができ、且つ、画像サイズの増大は共有メモリのみを変更すれば対応可能となる。   Furthermore, the image preprocessing system has a shared memory on the switched fabric, and has a structure in which image data including line data is shared by the input unit, the output unit, and the line unit processing unit. In this case, only the processing contents and the data contents in the data structure are exchanged between the respective processing units, and the data is read out from the address pointer in the shared memory described in the data contents and written back. In the case of n integration processing, for example, when the m-th processing of continuously flowing images is performed, it is necessary to store n images from m−n + 1 to m-th images. . By having a shared memory instead of a memory for each line unit processing unit, the structure of the line unit processing unit can be shared without depending on the data processing content, and the increase in image size is shared. This can be done by changing only the memory.

更に、上記画像前処理システムは、ライン単位処理ではなく、複数ラインを処理する複数ライン単位処理部を持つ。例えばN×Nフィルタ処理では対象とするラインの前後のN/2のラインが必要となるため、Nラインが揃うまでは次の処理へデータ構造を渡すことはしない。そのため、複数ラインを貯めておくためのバッファが必要となる。しかし請求項2の共有メモリ構造であればNライン分の処理内容と処理データを蓄積するバッファがあれば良い。これにより、全ての画像処理への対応が可能となる。   Furthermore, the image pre-processing system has a multi-line unit processing unit that processes a plurality of lines, not a line unit process. For example, in the N × N filter process, N / 2 lines before and after the target line are required, and therefore the data structure is not passed to the next process until the N lines are prepared. Therefore, a buffer for storing a plurality of lines is required. However, in the shared memory structure according to the second aspect, a buffer for storing the processing contents and processing data for N lines may be used. Thereby, it becomes possible to cope with all image processing.

画像前処理装置において、スイッチドファブリックを用いて入力部,出力部,ライン単位画像処理部の処理単位に分け、その間のデータ構造を、処理内容とデータ内容とラインデータとすることで、スキャン速度の高速化と、短時間での多様な画像サイズ設定と、画像アルゴリズム変更を、最低限の変更で実現可能となる。   In the image pre-processing device, the switching speed is used to divide the input unit, output unit, and line unit image processing unit into processing units, and the data structure between them is processing content, data content, and line data. Speedup, various image size settings in a short time, and image algorithm changes can be realized with minimal changes.

以下、図面を用いて電子ビーム装置を例にとり、本発明の第1の実施例について説明する。図1は、積算処理,画質改善処理,画像縮小処理を行う画像前処理部102と、これを含む電子ビーム装置である。この画像前処理部102は、スイッチドファブリック104と、これに接続する入力部105,積算処理を行うライン単位処理部106,画質改善処理を行うライン単位処理部107,画像縮小処理を行うライン単位処理部108,出力部109から構成される。   Hereinafter, a first embodiment of the present invention will be described by taking an electron beam apparatus as an example with reference to the drawings. FIG. 1 shows an image preprocessing unit 102 that performs integration processing, image quality improvement processing, and image reduction processing, and an electron beam apparatus including the image preprocessing unit 102. The image preprocessing unit 102 includes a switched fabric 104, an input unit 105 connected thereto, a line unit processing unit 106 that performs integration processing, a line unit processing unit 107 that performs image quality improvement processing, and a line unit that performs image reduction processing. The processing unit 108 and the output unit 109 are configured.

図2に入力部105,ライン単位処理部106,ライン単位処理部107,ライン単位処理部108,出力部109間でスイッチドファブリック104を介して送受信されるデータ構造を示す。データ構造はフロー201,データ内容202,ラインデータ203から構成され、フロー201は、処理数204,処理順205,積算有無206,画質改善有無207,縮小処理有無208から構成され、データ内容202は、画像サイズ209,ライン番号210,データ長211から構成される。このフロー201とデータ内容202の構成内容は、全体制御部100から図4に示すデータ先頭からのポインタとそれが示す意味記載された初期設定ファイルが渡される。データ構造自体が固定されているわけではない。   FIG. 2 shows a data structure transmitted and received between the input unit 105, the line unit processing unit 106, the line unit processing unit 107, the line unit processing unit 108, and the output unit 109 via the switched fabric 104. The data structure is composed of a flow 201, data content 202, and line data 203. The flow 201 is composed of a processing number 204, a processing order 205, an integration presence / absence 206, an image quality improvement presence / absence 207, and a reduction processing presence / absence 208. , An image size 209, a line number 210, and a data length 211. As the configuration contents of the flow 201 and the data contents 202, a pointer from the top of the data shown in FIG. The data structure itself is not fixed.

一連の処理の流れを説明する。   A flow of a series of processes will be described.

図1に示す通り、検出器101から出力されたデータは、入力部105に入力され、ラインデータ毎にフロー201及びデータ内容202を付加して、ライン単位処理部106に送信される。フロー201の内容は、全体制御部100から与えられた処理内容であり、データ内容202は全体制御部100のビームスキャン制御部分から与えられる内容である。   As shown in FIG. 1, the data output from the detector 101 is input to the input unit 105, and the flow 201 and the data content 202 are added to each line data and transmitted to the line unit processing unit 106. The content of the flow 201 is the processing content given from the overall control unit 100, and the data content 202 is the content given from the beam scan control part of the overall control unit 100.

ライン単位処理部106,107,108の流れを、積算処理を行うライン単位処理部106で説明する。   The flow of the line unit processing units 106, 107, and 108 will be described using the line unit processing unit 106 that performs integration processing.

図3に示す通り、ライン単位制御部106は、入力部105からライン単位のデータである受信データ301を受け取る。受け取った受信データ301は、フロー201に従って処理される。まず、フロー201を取り出し、ライン単位処理部106の処理である積算有無206を確認する。この積算有無206に積算フラグが立っていればラインデータ304に積算処理を施しラインデータ305を生成する。この時、ラインデータ305の1画素あたりのビット数とラインデータ長は、画像サイズ209とデータ長211から算出する。積算フラグが立っていない場合は、ラインデータ304をそのままラインデータ305とする。フロー201とデータ内容202とラインデータ305から送信データ303を生成し、フロー201内にある処理順205から、積算の次の処理、すなわち画質改善であるライン単位処理単位部107に対して、送信データ303を送信する。ここで示す通り処理実施の有無を示す積算有無206と、画像の大きさである画像サイズ209及び1画素あたりのビット構成の情報源となるデータ長211は受信データ301から生成される。これらを変更する場合には入力部105に対して変更を設定するだけで、それ以外の処理部には設定する必要は無い。   As illustrated in FIG. 3, the line unit control unit 106 receives reception data 301 that is data in line units from the input unit 105. The received reception data 301 is processed according to the flow 201. First, the flow 201 is taken out, and the presence / absence 206 of accumulation, which is processing of the line unit processing unit 106, is confirmed. If the integration flag is set in this integration presence / absence 206, the line data 304 is integrated to generate line data 305. At this time, the number of bits per pixel of the line data 305 and the line data length are calculated from the image size 209 and the data length 211. If the integration flag is not set, the line data 304 is used as the line data 305 as it is. Transmission data 303 is generated from the flow 201, the data content 202, and the line data 305, and transmitted from the processing order 205 in the flow 201 to the next processing of integration, that is, to the line unit processing unit 107 which is image quality improvement. Data 303 is transmitted. As shown here, integration presence / absence 206 indicating whether or not processing is performed, an image size 209 that is the size of the image, and a data length 211 that is an information source of a bit configuration per pixel are generated from the received data 301. In order to change these, only the change is set for the input unit 105, and it is not necessary to set for other processing units.

尚、ライン単位処理部106での処理の流れは、ライン単位処理部107,108でも同一であり、異なるのはラインデータ203に対して行う処理のみである。   Note that the flow of processing in the line unit processing unit 106 is the same in the line unit processing units 107 and 108, and only the processing performed on the line data 203 is different.

画像前処理部102の最終段である出力部109は、ライン単位処理部109から送信されるライン単位のデータを受信し、データ内容202の画像サイズ209とライン番号210を見て、1画像生成してから画像処理部103に1画像を送信する。尚、画像処理部103がライン単位転送に対応している場合には、少なくともデータ内容202とラインデータ203で構成されるデータを各ライン毎に送信可能である。画像処理部103がライン単位転送に対応している場合には、図5に示す通りスキャン時間+5ライン分の遅延で送信が可能となる。   The output unit 109, which is the final stage of the image preprocessing unit 102, receives line unit data transmitted from the line unit processing unit 109 and looks at the image size 209 and the line number 210 of the data content 202 to generate one image. Then, one image is transmitted to the image processing unit 103. In the case where the image processing unit 103 supports line-by-line transfer, data composed of at least data content 202 and line data 203 can be transmitted for each line. When the image processing unit 103 supports line-by-line transfer, transmission is possible with a delay of scan time + 5 lines as shown in FIG.

画像アルゴリズムの変更があった場合、例えば図5に示す画質改善処理2を行う画像アルゴリズムの追加が合った場合には、スイッチドファブリック104にライン単位処理部601を追加し、初期設定ファイルのフロー201に画質改善2有無606を加え、この変更に伴い、データ内容ポインタ602,ラインデータポインタ603,処理数604,処理順605を変更して、各ライン単位処理部に渡すのみである。ライン単位処理部を減らす場合、ライン単位処理部を減らす場合は増やす場合と基本的に同じことを行い、ライン処理部を残す場合には、処理数204と処理順205を変更して、該当するライン処理部をスキップするように設定するだけである。   When there is a change in the image algorithm, for example, when an image algorithm for performing the image quality improvement processing 2 shown in FIG. 5 is added, a line unit processing unit 601 is added to the switched fabric 104, and the flow of the initial setting file The image quality improvement 2 presence / absence 606 is added to 201, and the data content pointer 602, the line data pointer 603, the processing number 604, and the processing order 605 are changed and transferred to each line unit processing unit. When the number of line unit processing units is reduced, when the number of line unit processing units is reduced, basically the same as when the number of processing units is increased, and when the line processing unit is left, the processing number 204 and the processing order 205 are changed to correspond. Only the line processing unit is set to be skipped.

以上のように本発明によれば、スキャン終了後、ライン処理部と入力部と出力部の数分のライン遅延で前処理部の処理が終了し画像処理部に画像を転送可能であること、複数の画像サイズや処理順に対しても入力部が生成する処理内容及びデータ内容を変更するだけで対応可能であること、またライン処理部の増減を伴う大幅な画像アルゴリズム変更に対しても、設定ファイルの変更のみで対応可能となる。   As described above, according to the present invention, after the scan is completed, the processing of the preprocessing unit is completed with the line delay corresponding to the number of the line processing unit, the input unit, and the output unit, and the image can be transferred to the image processing unit. It is possible to cope with multiple image sizes and processing orders by simply changing the processing contents and data contents generated by the input unit, as well as for significant image algorithm changes that accompany changes in the line processing unit. It can be handled only by changing the file.

次に、図面を用いて本発明の第2の実施例について説明する。   Next, a second embodiment of the present invention will be described with reference to the drawings.

図7は、積算処理,画像合成処理,画質改善処理,画像縮小処理を行う画像前処理部703と、これを含む電子ビーム装置である。この画像前処理部703は、スイッチドファブリック715と、これに接続する入力部706と入力部707,積算処理を行うライン単位処理部708とライン単位処理部709,画像合成を行うライン単位処理部710,画質改善処理を行うライン単位処理部711,画像縮小処理を行うライン単位処理部712,出力部713と出力部714から構成される。   FIG. 7 shows an image preprocessing unit 703 that performs integration processing, image synthesis processing, image quality improvement processing, and image reduction processing, and an electron beam apparatus including the image preprocessing unit 703. The image pre-processing unit 703 includes a switched fabric 715, an input unit 706 and an input unit 707 connected to the switched fabric 715, a line unit processing unit 708 that performs integration processing, a line unit processing unit 709, and a line unit processing unit that performs image synthesis. 710, a line unit processing unit 711 that performs image quality improvement processing, a line unit processing unit 712 that performs image reduction processing, an output unit 713, and an output unit 714.

図8に入力部706,入力部707,ライン単位処理部708,ライン単位処理部709,ライン単位処理部710,ライン単位処理部711,ライン単位処理部712,出力部713,出力部714間でスイッチドファブリック715を介して送受信されるデータ構造を示す。データ構造は、処理内容801,データ内容802,ラインデータ803から構成され、処理内容801はデータヘッダ804,実行オフセット805,積算処理内容806,画像合成処理内容807,画質改善処理内容808,縮小処理内容809から構成され、データ内容は画像種810,画像サイズ811,画像番号812,ライン番号813,データ長814から構成される。スイッチドファブリックに接続される処理部は、オフセット815とバイト数816の大きさとデータ内容802の構成内容を持っており、データ構造の先頭にあるオフセット815とバイト数816を読出す。ここに入っているのは実行オフセット805のオフセットとバイト数であるため、各処理部はデータヘッダの大きさとオフセットと倍と数のペアが、何ペア入っているかを知ることが出来る。そのためオフセットとバイト数の最後のペアはラインデータを示していることが解るため、図9に示す構造がわかることとなる。また実行オフセット815には実行すべき処理のオフセット値が格納されており、例えば積算処理の場合には実行オフセットには積算処理内容806のオフセット値が格納されている。   8 includes an input unit 706, an input unit 707, a line unit processing unit 708, a line unit processing unit 709, a line unit processing unit 710, a line unit processing unit 711, a line unit processing unit 712, an output unit 713, and an output unit 714. The data structure transmitted / received via the switched fabric 715 is shown. The data structure includes processing content 801, data content 802, and line data 803. The processing content 801 includes a data header 804, an execution offset 805, an integration processing content 806, an image composition processing content 807, an image quality improvement processing content 808, and a reduction processing. The data content is composed of an image type 810, an image size 811, an image number 812, a line number 813, and a data length 814. The processing unit connected to the switched fabric has an offset 815, a size of the number of bytes 816, and a configuration content of the data content 802, and reads the offset 815 and the number of bytes 816 at the head of the data structure. Since the offset and the number of bytes of the execution offset 805 are included here, each processing unit can know how many pairs of data header size, offset, double, and number are included. Therefore, since the last pair of the offset and the number of bytes indicates line data, the structure shown in FIG. 9 can be understood. The execution offset 815 stores the offset value of the process to be executed. For example, in the case of integration processing, the execution offset stores the offset value of the integration processing content 806.

一連の流れを説明する。   A series of flows will be described.

図7に示す通り、検出器A701から出力されたデータは、入力部706に入力され、ラインデータごとに処理内容801及びデータ内容802を付加して、ライン単位処理部708に送信される。処理内容801の内容の付加方法は、実施例1と同じである。   As shown in FIG. 7, the data output from the detector A 701 is input to the input unit 706, and the processing content 801 and the data content 802 are added to each line data and transmitted to the line unit processing unit 708. The method of adding the processing content 801 is the same as that in the first embodiment.

図3を用いて、ライン単位処理部708の動作を説明する。ライン単位のデータである受信データ301を受け取った後、データ構造の先頭のオフセット815とバイト数816を読出す。先ほど示した通り、これにより図9で示したデータ構造を理解する。次に実行オフセット値を呼び出し、示されたオフセット値の先頭を呼び出す。ここには積算処理のオフセット値が入っているため、積算処理内容806の積算属性値を読出す。この中には2が入っているため、次に続く積算有無と積算後処理が入っていることとなる。尚、各処理が必要とする属性値は、オフセットとバイト数の大きさと共に、全体制御部100から設定値として事前に配布された情報に含まれる。   The operation of the line unit processing unit 708 will be described with reference to FIG. After receiving the reception data 301 which is data in line units, the head offset 815 and the number of bytes 816 of the data structure are read. As described above, this allows the data structure shown in FIG. 9 to be understood. Next, the execution offset value is called, and the head of the indicated offset value is called. Since the offset value of the integration process is entered here, the integration attribute value of the integration process content 806 is read. Since 2 is included in this, the next integration presence / absence and post-integration processing are included. The attribute value required for each process is included in the information distributed in advance as a setting value from the overall control unit 100 together with the size of the offset and the number of bytes.

この一連の情報である積算処理内容806を元に、フロー201に従って処理される。処理の方法は、実施例1と同一である。処理が終わった最後に、送信データ303を生成するが、この時、実行オフセット805の内容を積算処理内容806の積算後処理に書き換える。ここには次に送るべき処理の中身が入っているため、この情報を元に送信データ303は、画像合成処理を行うライン単位処理部710にデータを送信する。   Processing is performed according to the flow 201 based on the integration processing content 806 which is a series of information. The processing method is the same as in the first embodiment. At the end of the processing, transmission data 303 is generated. At this time, the content of the execution offset 805 is rewritten to the post-integration processing of the integration processing content 806. Since the contents of the process to be sent next are included here, the transmission data 303 is transmitted based on this information to the line unit processing unit 710 that performs the image composition process.

以上の動作と同じように、検出器B702,入力部707,ライン単位処理部709が動作する。   Similarly to the above operation, the detector B 702, the input unit 707, and the line unit processing unit 709 operate.

次に、2つの入力を受け取る画像合成処理のライン単位処理部710の動作を説明する。図10に示す受信データ1001を受け取った場合、ライン単位処理部708と同じ手順で、図9のデータ構造を認識し、画像合成処理内容807を読出す。この中にある画像合成数を読出し、2ライン合成である事を認識し、ライン番号813と同じ番号の異なる画像種810を持つ受信データ1002が来るまで処理を待つ。受信データ1002が到着した後は、図3の場合と同じである。2入力を超える入力数に対しても、基本的には2入力の場合と変わりは無く、必要なライン数が来るまで処理を待つだけである。また、時系列的に、すなわち同一画像種810の異なるライン番号813が必要な場合でも、入力で待つことには変わりなく、基本的には同一のフローとなる。   Next, the operation of the line unit processing unit 710 for image synthesis processing that receives two inputs will be described. When the reception data 1001 shown in FIG. 10 is received, the data structure in FIG. 9 is recognized and the image composition processing content 807 is read out in the same procedure as the line unit processing unit 708. The number of combined images is read out, it is recognized that two lines are combined, and processing is waited until received data 1002 having a different image type 810 having the same number as the line number 813 is received. After the reception data 1002 arrives, the process is the same as in FIG. The number of inputs exceeding 2 inputs is basically the same as in the case of 2 inputs, and only the process is waited until the required number of lines is reached. Further, even if different line numbers 813 of the same image type 810 are required in time series, the process does not change to waiting for input, and basically the same flow is performed.

2つの送信データを出力するライン単位処理部711の動作を説明する。図11に示す受信データ1101を受け取ってからの処理は、データ送信までは図3の場合と同じである。データ送信の時、送信データ1103の処理内容1105にある画質改善処理内容808のないように画質改善後処理1と画質改善後処理2の2つが定義されている。ここを見て、フロー1104内のデータ送信は、2つ場所に送信することを認識し、それぞれに対して、送信データ1102と送信データ1103を送信する。2つを超える出力があった場合でも、画質改善処理内容808の項目が増えるだけである。   The operation of the line unit processing unit 711 that outputs two transmission data will be described. The processing after receiving the received data 1101 shown in FIG. 11 is the same as that in FIG. 3 until data transmission. At the time of data transmission, two types of post-image quality improvement processing 1 and post-image quality improvement processing 2 are defined so that there is no image quality improvement processing content 808 in the processing content 1105 of the transmission data 1103. Referring to this, the data transmission in the flow 1104 recognizes that the data is transmitted to two places, and transmits transmission data 1102 and transmission data 1103 to each of them. Even when there are more than two outputs, only the item of the image quality improvement processing content 808 is increased.

画像縮小処理であるライン単位処理部712は、積算処理であるライン単位処理部706と同一の動作であり、出力部713と出力部714は、処理内容801の認識はライン単位処理部706と同一であり、フローは実施例1の出力部109と同一である。   The line unit processing unit 712 that is an image reduction process has the same operation as the line unit processing unit 706 that is an integration process, and the output unit 713 and the output unit 714 recognize the processing content 801 as the line unit processing unit 706. The flow is the same as that of the output unit 109 of the first embodiment.

入力部706と入力部707に対する設定の変更は、同時に行う必要があるのであれば、スイッチドファブリック715のマルチキャスト通信を用いて、同時に行うことが可能である。これによりそれぞれの入力部への設定のタイミング差による画像サイズや処理の切り替えのタイミングを意識すること無く、実施例1と同一の考え方で複数入出力に対応することが可能である。   If it is necessary to change the settings for the input unit 706 and the input unit 707 at the same time, it can be performed simultaneously using multicast communication of the switched fabric 715. As a result, it is possible to cope with a plurality of inputs / outputs in the same way as in the first embodiment without being conscious of the image size and the timing of processing switching due to the timing difference of the setting to each input unit.

また、拡張性に関しても基本的には実施例1と同一であるが、処理内容801では新たな機能の追加に対しても対応してあり、個々のライン単位処理部に対する各画像サイズに対するダイナミックな処理の変更に対しても対応可能である。   Further, the expandability is basically the same as that of the first embodiment, but the processing content 801 corresponds to the addition of a new function, and is dynamic for each image size for each line unit processing unit. It is possible to deal with changes in processing.

以上のように本発明によれば、複数の入出力を持つ画像前処理装置に対して、スキャン終了後、ライン処理部と入力部と出力部の数分のライン遅延で前処理部の処理が終了し画像処理部に画像を転送可能であること、複数の画像サイズや処理順に対しても入力部が生成する処理内容及びデータ内容を変更するだけで対応可能であること、またライン処理部の増減を伴う大幅な画像アルゴリズム変更に対しても、処理内容801の変更のみで対応可能となる。   As described above, according to the present invention, with respect to an image preprocessing apparatus having a plurality of inputs and outputs, the processing of the preprocessing unit is performed after the scan is completed with a line delay corresponding to the number of the line processing unit, input unit, and output unit. It is possible to transfer the image to the image processing unit after finishing, it is possible to cope with a plurality of image sizes and processing orders only by changing the processing content and data content generated by the input unit, and the line processing unit It is possible to cope with a large image algorithm change accompanied by an increase / decrease only by changing the processing content 801.

本画像前処理装置は、検出器からの1次元の画像装置から1画像を作成すること、及び画像生成のための複雑な画像前処理をリアルタイムに実施することが可能な装置である。そのため、電子ビームではなく光学系のシステム等への利用が可能である。   This image pre-processing apparatus is an apparatus capable of creating one image from a one-dimensional image apparatus from a detector and performing complex image pre-processing for image generation in real time. Therefore, it can be used not for an electron beam but for an optical system.

本発明の第1の実施形態を含む装置構成を説明する図。The figure explaining the apparatus structure containing the 1st Embodiment of this invention. 本発明の第1の実施形態でのデータ構造を説明する図。The figure explaining the data structure in the 1st Embodiment of this invention. 本発明の第1の実施例のライン単位データ処理部説明図。Explanatory drawing of the line unit data processing part of 1st Example of this invention. 本発明の第1の実施例での設定項目詳細図。FIG. 3 is a detail view of setting items in the first embodiment of the present invention. 本発明のライン単位処理動作の説明図。An explanatory view of line unit processing operation of the present invention. 本発明の第1の実施例でのライン単位データ処理部増設の説明図。Explanatory drawing of expansion of the line unit data processing part in 1st Example of this invention. 本発明の第2の実施形態を含む装置構成例を説明する図。The figure explaining the apparatus structural example containing the 2nd Embodiment of this invention. 本発明の第2の実施形態でのデータ構造を説明する図。The figure explaining the data structure in the 2nd Embodiment of this invention. 本発明の第2の実施形態でのデータヘッダ部の説明図。Explanatory drawing of the data header part in the 2nd Embodiment of this invention. 本発明の第2の実施例の2入力ライン単位データ処理部説明図。Explanatory drawing of 2 input line unit data processing part of 2nd Example of this invention. 本発明の第2の実施例の2出力ライン単位データ処理部説明図。Explanatory drawing of 2 output line unit data processing part of 2nd Example of this invention.

符号の説明Explanation of symbols

100 全体制御部
101 検出器
102,703 画像前処理部
103 画像処理部
104 スイッチドファブリック
105,706,707 入力部
106,107,108,601,708,709,710,711,712 ライン単位処理部
109,713,714 出力部
201 フロー
202,802 データ内容
203,803 ラインデータ
204,604 処理数
205,605 処理順
206 積算有無
207 画質改善有無
208 縮小処理有無
209,811 画像サイズ
210,813 ライン番号
211,814 データ長
301,1001,1002,1101 受信データ
302 ライン単位処理部画像処理フロー
303,1003,1102,1103 送信データ
401 処理内容のポインタ
402,602 データ内容のポインタ
403,603 ラインデータのポインタ
404 処理内容内の処理順ポインタ
405 処理内容内の自処理ポインタ(積算処理のライン単位処理部の場合)
406 画像サイズのポインタ
407 ライン番号のポインタ
408 データ長のポインタ
606 画質改善2有無
700 全体制御部
701 検出器A
702 検出器B
704 画像処理部A
705 画像処理部B
801 処理内容
804 データヘッダ
805 実行オフセット
806 積算処理内容
807 画像合成処理内容
808 画質改善処理内容
809 縮小処理内容
810 画像種
812 画像番号
815 オフセット
816 バイト数
1004 2入力ライン単位処理部画像処理フロー
1104 2出力ライン単位処理部画像処理フロー
DESCRIPTION OF SYMBOLS 100 Overall control part 101 Detector 102,703 Image pre-processing part 103 Image processing part 104 Switched fabric 105,706,707 Input part 106,107,108,601,708,709,710,711,712 Line unit processing part 109, 713, 714 Output unit 201 Flow 202, 802 Data content 203, 803 Line data 204, 604 Number of processes 205, 605 Processing order 206 Integration presence / absence 207 Image quality improvement presence / absence 208 Reduction processing presence / absence 209, 811 Image size 210, 813 Line number 211, 814 Data length 301, 1001, 1002, 1101 Received data 302 Line unit processing unit image processing flow 303, 1003, 1102, 1103 Transmission data 401 Processing content pointer 402, 602 Data content pointer 4 3,603 own processing pointer processing order pointer 405 processing content in the pointer 404 processing content of the line data (for line unit processing unit of the integration process)
406 Image size pointer 407 Line number pointer 408 Data length pointer 606 Image quality improvement 2 presence / absence 700 Overall control unit 701 Detector A
702 Detector B
704 Image processing unit A
705 Image processing unit B
801 Processing content 804 Data header 805 Execution offset 806 Integration processing content 807 Image composition processing content 808 Image quality improvement processing content 809 Reduction processing content 810 Image type 812 Image number 815 Offset 816 Number of bytes 1004 2 Input line unit processing unit image processing flow 1104 2 Output line unit processing section image processing flow

Claims (5)

走査電子顕微鏡の検出器の出力に基づいて、画像を生成し、前記画像を処理する画像処理装置において、
前記出力から走査線のライン単位の信号を生成する画像入力部と、前記画像入力部の出力を演算するライン単位処理部と、前記ライン単位処理部の出力信号を出力する出力部と、前記画像入力部と前記ライン単位処理部と前記出力部とを接続するスイッチドファブリックとを備え、
前記画像入力部と前記ライン単位処理部と前記出力部との間で、スイッチドファブリックを介してデータ転送し、前記データに処理内容とデータ内容とラインデータが含まれることを特徴とする画像処理装置。
Based on the output of the detector of the scanning electron microscope, an image is generated and processed in the image processing apparatus.
An image input unit that generates a signal in units of scanning lines from the output, a line unit processing unit that calculates an output of the image input unit, an output unit that outputs an output signal of the line unit processing unit, and the image A switched fabric connecting the input unit, the line unit processing unit, and the output unit;
Image processing wherein data is transferred through the switched fabric between the image input unit, the line unit processing unit, and the output unit, and the data includes processing contents, data contents, and line data apparatus.
請求項1において
前記スイッチドファブリックに、前記画像入力部と前記ライン単位処理部と前記画像出力部からアクセスされる共有メモリを持つことを特徴とする画像処理装置。
The image processing apparatus according to claim 1, wherein the switched fabric includes a shared memory accessed from the image input unit, the line unit processing unit, and the image output unit.
請求項1又は請求項2のいずれかにおいて、
前記スイッチドファブリックに、複数ラインでの演算を行う複数ライン処理部が接続されることを特徴とする画像処理装置。
In either claim 1 or claim 2,
An image processing apparatus, wherein a plurality of line processing units that perform operations on a plurality of lines are connected to the switched fabric.
走査電子顕微鏡の検出器から出力されたデータに、所定の処理を施して画像を形成する画像処理装置において、走査電子顕微鏡の走査線単位で前記所定の処理を施して、その後、前記走査線単位のデータを合成して画像を形成することを特徴とする画像処理装置。   In an image processing apparatus that forms an image by performing predetermined processing on data output from a detector of a scanning electron microscope, the predetermined processing is performed in units of scanning lines of the scanning electron microscope, and then the scanning line units An image processing apparatus characterized in that the data is synthesized to form an image. 請求項4において、
前記所定の処理には、積算処理,画像改善処理、或いは画像縮小処理の少なくとも1つが含まれることを特徴とする画像処理装置。
In claim 4,
The image processing apparatus characterized in that the predetermined processing includes at least one of integration processing, image improvement processing, and image reduction processing.
JP2008054224A 2008-03-05 2008-03-05 Image pre-processing device Active JP5271567B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008054224A JP5271567B2 (en) 2008-03-05 2008-03-05 Image pre-processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008054224A JP5271567B2 (en) 2008-03-05 2008-03-05 Image pre-processing device

Publications (2)

Publication Number Publication Date
JP2009211959A true JP2009211959A (en) 2009-09-17
JP5271567B2 JP5271567B2 (en) 2013-08-21

Family

ID=41184909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008054224A Active JP5271567B2 (en) 2008-03-05 2008-03-05 Image pre-processing device

Country Status (1)

Country Link
JP (1) JP5271567B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033857A (en) * 2014-07-31 2016-03-10 株式会社日立ハイテクノロジーズ Image quality enhancement method and device for scanning charged particle microscope image

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134695A (en) * 1995-11-10 1997-05-20 Hitachi Ltd Scanning electron microscope
JP2002008002A (en) * 2000-04-19 2002-01-11 Canon Inc Image processing device and image processing method
JP2004056590A (en) * 2002-07-22 2004-02-19 Ricoh Co Ltd Image forming device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09134695A (en) * 1995-11-10 1997-05-20 Hitachi Ltd Scanning electron microscope
JP2002008002A (en) * 2000-04-19 2002-01-11 Canon Inc Image processing device and image processing method
JP2004056590A (en) * 2002-07-22 2004-02-19 Ricoh Co Ltd Image forming device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016033857A (en) * 2014-07-31 2016-03-10 株式会社日立ハイテクノロジーズ Image quality enhancement method and device for scanning charged particle microscope image

Also Published As

Publication number Publication date
JP5271567B2 (en) 2013-08-21

Similar Documents

Publication Publication Date Title
US7885485B2 (en) Apparatus and method for processing image signal without requiring high memory bandwidth
US8259233B2 (en) System and method for processing a television picture-out-picture
JP5271567B2 (en) Image pre-processing device
JP2010176547A (en) Controller included in image processor, control method and control processing program
US8334929B2 (en) Signal processing apparatus, and method for controlling signal processing apparatus
JP2007087137A (en) Printing controller, image forming method, and storage medium
JP2015096920A (en) Image processor and control method of image processing system
JPWO2016199735A1 (en) Image processing system
JP6249692B2 (en) Image processing apparatus, control method thereof, and program
JP5327482B2 (en) Image processing apparatus and image processing method
JP2009252042A (en) Buffer controller, information processor, imaging apparatus and buffer control method
JP5325744B2 (en) Image processing apparatus and image processing program
JP5539051B2 (en) Rendering processor
JP7249504B2 (en) Image processing device
JP2013098966A (en) Video processing system, video processing method, and computer program
KR20090121667A (en) Sub-sampling system for real-time image processing
CN111436214B (en) Image signal processing apparatus and method
US10755150B2 (en) Image processing apparatus that performs pixel synthesis processing and image processing method
JP2001053959A (en) Magnifying device for image data
JP5278497B2 (en) Image processing apparatus and image processing method
JP2006260477A (en) Pipeline image processor, image processing method and program
JP6204313B2 (en) Electronics
JP2013126130A (en) Image processing system, image processing method, and image processing program
JPH07129460A (en) Method and device for processing image
JP2008305325A (en) Image processor and image processing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120703

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130416

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130513

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5271567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350