JP2009194357A - Semiconductor device and method of manufacturing the same - Google Patents

Semiconductor device and method of manufacturing the same Download PDF

Info

Publication number
JP2009194357A
JP2009194357A JP2008192346A JP2008192346A JP2009194357A JP 2009194357 A JP2009194357 A JP 2009194357A JP 2008192346 A JP2008192346 A JP 2008192346A JP 2008192346 A JP2008192346 A JP 2008192346A JP 2009194357 A JP2009194357 A JP 2009194357A
Authority
JP
Japan
Prior art keywords
aluminum
pad
conductive layer
conductive
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008192346A
Other languages
Japanese (ja)
Inventor
Hajime Takagi
始 高木
Megumi Yamamura
恵 山村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008192346A priority Critical patent/JP2009194357A/en
Publication of JP2009194357A publication Critical patent/JP2009194357A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/035Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/03505Sintering

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device having a structure capable of easily bonding a conductive ball to a pad whose main constituent is aluminum, and a method of manufacturing the same. <P>SOLUTION: The semiconductor device includes a pad 12 whose main constituent is aluminum and which is for electrically connecting a semiconductor element formed in a semiconductor substrate 11 to the outside, a sintered conductive layer 13 formed on the pad 12 whose main constituent is aluminum, and a conductive ball 14 welded on the sintered conductive layer 13. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置およびその製造方法に関する。   The present invention relates to a semiconductor device and a manufacturing method thereof.

従来、半導体チップをリードフレームにダイボンディングした後、ワイヤボンディングにより半導体素子とリードフレームの電気接続が行なわれていた。
近年、半導体装置の高集積化、高機能化、小型化に対応して、ワイヤボンディングより高速信号処理の点で優れているバンプを用いたフリップチップ接続がおこなわれている。
Conventionally, after a semiconductor chip is die-bonded to a lead frame, the semiconductor element and the lead frame are electrically connected by wire bonding.
In recent years, in response to high integration, high functionality, and miniaturization of semiconductor devices, flip chip connection using bumps, which is superior in terms of high-speed signal processing over wire bonding, has been performed.

半導体チップのボンディングパッド上にバンプを形成する方法として、ボンディングパッドに対応する位置に開口を有するレジストをマスクとして、ボンディングパッド上にハンダをメッキし、リフローしてボール状のハンダバンプを形成する方法や、ボンディングパッド上に粒状のハンダを含むハンダペーストを印刷法で塗布し、リフローしてボール状のハンダバンプを形成する方法などが知られている。   As a method of forming a bump on a bonding pad of a semiconductor chip, using a resist having an opening at a position corresponding to the bonding pad as a mask, solder is plated on the bonding pad and reflowed to form a ball-shaped solder bump. A method is known in which a solder paste containing granular solder is applied on a bonding pad by a printing method and reflowed to form ball-shaped solder bumps.

然しながら、半導体チップのアルミニウムパッドにハンダバンプを形成する場合に、アルミニウムはハンダとの濡れ性が悪いので、アルミニウムパッドとハンダボールを直接接合させることが難しいという問題がある。   However, when forming solder bumps on the aluminum pads of the semiconductor chip, there is a problem that it is difficult to directly bond the aluminum pads and solder balls because aluminum has poor wettability with solder.

これに対して、接続用端子と金属ボールとの密着性を高めるためにUBM(Under Bump Metal)と呼ばれる金属膜を介して金属ハンダバンプを形成する方法が知られている(例えば、特許文献1参照。)。   On the other hand, a method is known in which metal solder bumps are formed through a metal film called UBM (Under Bump Metal) in order to improve the adhesion between the connection terminals and the metal balls (see, for example, Patent Document 1). .)

特許文献1に開示されたハンダバンプの形成方法は、導体の表面に無電解ニッケル合金メッキ被膜、無電解金メッキ被膜をこの順に形成し、その上に鉛を含まないハンダボールを溶着している。   In the solder bump forming method disclosed in Patent Document 1, an electroless nickel alloy plating film and an electroless gold plating film are formed in this order on the surface of a conductor, and solder balls not containing lead are deposited thereon.

然しながら、特許文献1に開示されたバンプの形成方法は、UBMを無電界メッキにより形成しているので、工程が複雑になり、高い生産性、低コスト化が難しいという問題がある。
特開2002−118135号公報
However, the bump forming method disclosed in Patent Document 1 has a problem that the UBM is formed by electroless plating, so that the process becomes complicated, and high productivity and cost reduction are difficult.
JP 2002-118135 A

本発明は、アルミニウムを主成分とするパッドに導電性ボールを容易に接合できる構造を有する半導体装置およびその製造方法を提供する。   The present invention provides a semiconductor device having a structure in which a conductive ball can be easily bonded to a pad containing aluminum as a main component, and a method for manufacturing the same.

本発明の一態様の半導体装置は、半導体基板に形成された半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドと、前記アルミニウムを主成分とするパッド上に形成された焼結導電層と、前記焼結導電層上に溶着された導電性ボールと、を具備することを特徴としている。   A semiconductor device according to one embodiment of the present invention is formed over a pad containing aluminum as a main component for electrically connecting a semiconductor element formed over a semiconductor substrate to the outside, and the pad containing the aluminum as a main component. It comprises a sintered conductive layer and a conductive ball welded on the sintered conductive layer.

本発明の一態様の半導体装置の製造方法は、半導体素子が形成された半導体基板に、前記半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドを形成する工程と、前記アルミニウムを主成分とするパッドに対応する位置に第1の開口を有する第1マスクを用いて、前記アルミニウムを主成分とするパッド上に導電性ペーストを選択的に塗布する工程と、前記アルミニウムを主成分とするパッドに対応する位置に第2の開口を有する第2マスクを用いて、前記導電性ペースト上に前記第2の開口よりサイズの小さい導電性ボールを選択的に載置する工程と、熱処理を施し、前記導電性ペーストを熱硬化して焼結導電層を形成し、前記導電性ボールを溶融して前記焼結導電層上に溶着し、前記アルミニウムを主成分とするパッドに前記焼結導電層を介して前記導電性ボールを接合する工程と、を具備することを特徴としている。   A method for manufacturing a semiconductor device of one embodiment of the present invention includes a step of forming a pad mainly composed of aluminum for electrically connecting the semiconductor element to the outside on a semiconductor substrate on which the semiconductor element is formed; Using a first mask having a first opening at a position corresponding to a pad containing aluminum as a main component, and selectively applying a conductive paste on the pad containing aluminum as a main component; Using a second mask having a second opening at a position corresponding to a pad as a main component, and selectively placing a conductive ball having a smaller size than the second opening on the conductive paste; Heat-treating the conductive paste to form a sintered conductive layer, melting the conductive balls and welding them onto the sintered conductive layer, and using the aluminum as a main component. Through the sintered Yuishirube conductive layer on the pad is characterized by comprising a step of bonding the conductive balls.

本発明によれば、アルミニウムを主成分とするパッドに導電性ボールを容易に接合できる構造を有する半導体装置およびその製造方法が得られる。   According to the present invention, a semiconductor device having a structure in which a conductive ball can be easily bonded to a pad containing aluminum as a main component and a method for manufacturing the same are obtained.

以下、本発明の実施例について図面を参照しながら説明する。   Embodiments of the present invention are described below with reference to the drawings.

本発明の実施例1に係る半導体装置について、図1を参照して説明する。図1は本発明の実施例1に係る半導体装置の要部を示す図で、図1(a)はその断面図、図1(b)は図1(a)の要部の拡大断面図である。   A semiconductor device according to Embodiment 1 of the present invention will be described with reference to FIG. 1A and 1B are diagrams showing a main part of a semiconductor device according to Embodiment 1 of the present invention. FIG. 1A is a cross-sectional view thereof, and FIG. 1B is an enlarged cross-sectional view of the main part of FIG. is there.

図1(a)に示すように、本実施例の半導体装置10は、半導体基板11に形成された半導体素子(図示せず)を外部に電気的に接続するためのアルミニウムを主成分とするパッド12と、アルミニウムを主成分とするパッド12上に形成された焼結導電層13と、焼結導電層13上に溶着されたハンダボール(導電性ボール)14と、アルミニウムを主成分とするパッド12を保護する保護膜15、例えばポリイミド膜とを具備している。   As shown in FIG. 1A, a semiconductor device 10 of this embodiment includes a pad mainly composed of aluminum for electrically connecting a semiconductor element (not shown) formed on a semiconductor substrate 11 to the outside. 12, a sintered conductive layer 13 formed on a pad 12 containing aluminum as a main component, a solder ball (conductive ball) 14 welded on the sintered conductive layer 13, and a pad containing aluminum as a main component 12 is provided with a protective film 15 that protects 12, for example, a polyimide film.

図1(b)に示すように、アルミニウムを主成分とするパッド12と焼結導電層13との間に、アルミニウムを主成分とするパッド12と焼結導電層13に含まれる金属とが反応した第1合金層16が形成され、焼結導電層13とハンダボール14との間に、焼結導電層13に含まれる金属とハンダボール14とが反応した第2合金層17が形成されている。   As shown in FIG. 1B, the pad 12 mainly composed of aluminum reacts with the metal contained in the sintered conductive layer 13 between the pad 12 mainly composed of aluminum and the sintered conductive layer 13. The first alloy layer 16 is formed, and the second alloy layer 17 in which the metal contained in the sintered conductive layer 13 reacts with the solder ball 14 is formed between the sintered conductive layer 13 and the solder ball 14. Yes.

ここで、アルミニウムを主成分とするパッド12とは、純アルミニウムのパッド、および膜の導電性や強度などを改善する目的で、少量の不純物、例えばシリコン(Si)や、銅(Cu)を含有するアルミニウムのパッドを意味している。
以後、アルミニウムを主成分とするパッド12を、単にアルミニウムパッド12と称する。
Here, the pad 12 composed mainly of aluminum contains a small amount of impurities such as silicon (Si) or copper (Cu) for the purpose of improving the conductivity and strength of the pure aluminum pad and film. Means an aluminum pad.
Hereinafter, the pad 12 mainly composed of aluminum is simply referred to as an aluminum pad 12.

焼結導電層13は、錫(Sn)および銀(Ag)を主成分とし、銅(Cu)が微量添加された導電性ペーストが熱硬化して形成された導電性硬化層である。
ここで、微量の銅(Cu)は、焼結導電層13の弾性を高めるために添加されている。また、錫(Sn)および銀(Ag)を主成分とするとは、SnとAgの合計の成分が50%wt以上であることを意味している。
The sintered conductive layer 13 is a conductive cured layer formed by thermally curing a conductive paste containing tin (Sn) and silver (Ag) as main components and added with a small amount of copper (Cu).
Here, a small amount of copper (Cu) is added to increase the elasticity of the sintered conductive layer 13. Moreover, that the main component is tin (Sn) and silver (Ag) means that the total component of Sn and Ag is 50% wt or more.

ハンダボール14は、錫(Sn)、アンチモン(Sb)、銅(Cu)、金(Au)、銀(Ag)の中から選択された少なくとも2つを主成分とする合金であり、0.05重量%乃至1重量%の燐(P)を含有している。
ハンダボール14は、大きさが100〜300μmφ程度で、所謂、鉛(Pb)フリーハンダである。
The solder ball 14 is an alloy mainly composed of at least two selected from tin (Sn), antimony (Sb), copper (Cu), gold (Au), and silver (Ag). Contains 1% to 1% by weight of phosphorus (P).
The solder ball 14 has a size of about 100 to 300 μmφ, and is so-called lead (Pb) free solder.

微量の燐(P)は、ハンダボール14が溶融したときに、酸化されて五酸化燐(P)になって昇華する性質を有しているので、ハンダボール14の酸化を防止するとともに、活性化するために添加されている。 Since a small amount of phosphorus (P) has a property of being oxidized and sublimated to phosphorus pentoxide (P 2 O 5 ) when the solder ball 14 is melted, the solder ball 14 is prevented from being oxidized. In addition, it is added to activate.

次に、半導体装置10の製造方法について、図2乃至図4を用いて説明する。図2は半導体装置10の製造工程を示すフローチャート、図3および図4は半導体装置10の製造工程の要部を示す断面図である。   Next, a method for manufacturing the semiconductor device 10 will be described with reference to FIGS. FIG. 2 is a flowchart showing the manufacturing process of the semiconductor device 10, and FIGS. 3 and 4 are cross-sectional views showing the main parts of the manufacturing process of the semiconductor device 10.

図2に示すように、半導体ウェーハ11に、周知の方法により半導体素子、例えばディスクリート半導体素子を形成し、半導体素子を外部に電気的に接続するためのアルミニウムパッド12を形成する。   As shown in FIG. 2, a semiconductor element, for example, a discrete semiconductor element is formed on a semiconductor wafer 11 by a known method, and an aluminum pad 12 for electrically connecting the semiconductor element to the outside is formed.

次に、図3(a)に示すように、アルミニウムパッド12の表面に、アルゴン(Ar)または酸素(O)を用いたプラズマ処理を施して表面の汚染(付着有機物、表面酸化膜)を除去し、アルミニウムパッド12の表面を活性化する。
例えば、RIE(Reactive Ion Etching)装置を用いて、アルミニウムパッド12の表面を10〜30nm程度エッチングする。
Next, as shown in FIG. 3A, the surface of the aluminum pad 12 is subjected to plasma treatment using argon (Ar) or oxygen (O 2 ) to contaminate the surface (attached organic matter, surface oxide film). It is removed and the surface of the aluminum pad 12 is activated.
For example, the surface of the aluminum pad 12 is etched by about 10 to 30 nm using an RIE (Reactive Ion Etching) apparatus.

次に、図3(b)に示すように、アルミニウムパッド12と対応する位置に第1の開口20を有する第1マスク21を用いて、アルミニウムパッド12上に導電性ペースト22を選択的に塗布する。
例えば、スクリーン印刷法により、第1の開口20を有するレジスト膜が形成されたスクリーンをマスクとして、ローラ23により第1の開口20内に導電性ペースト22を刷り込んでアルミニウムパッド12上に導電性ペースト22を、厚さが数十ミクロン程度になるように塗布する。
Next, as shown in FIG. 3B, a conductive paste 22 is selectively applied onto the aluminum pad 12 using a first mask 21 having a first opening 20 at a position corresponding to the aluminum pad 12. To do.
For example, the conductive paste 22 is imprinted in the first opening 20 by the roller 23 using the screen on which the resist film having the first opening 20 is formed as a mask by the screen printing method, and the conductive paste is formed on the aluminum pad 12. 22 is applied so that the thickness is about several tens of microns.

次に、図3(c)に示すように、アルミニウムパッド12と対応する位置に第2の開口24を有する第2マスク25を用いて、アルミニウムパッド12上に塗布された導電性ペースト22上に、第2の開口24より小さいサイズのハンダボール14を選択的に載置する。
例えば、半導体基板11のアルミニウムパッド12上に、第2の開口24を有するステンレス製の第2マスク25を、スペーサ26を介して近接して配置し、加振しながらハンダボール14を第2マスク25上に均一に分散させて1つの第2の開口24に1個のハンダボール14を振り込む。
Next, as shown in FIG. 3C, on the conductive paste 22 applied on the aluminum pad 12, the second mask 25 having the second opening 24 at a position corresponding to the aluminum pad 12 is used. The solder ball 14 having a size smaller than that of the second opening 24 is selectively placed.
For example, a stainless steel second mask 25 having a second opening 24 is disposed in close proximity via a spacer 26 on the aluminum pad 12 of the semiconductor substrate 11, and the solder ball 14 is moved to the second mask while being vibrated. One solder ball 14 is thrown into one second opening 24 while being uniformly dispersed on the second opening 24.

ここで、余剰のハンダボール14を掃きだし、第2マスク25を取り除いた後に、画像処理によりハンダボール14の配列状態を検査することが望ましい。   Here, it is desirable to inspect the arrangement state of the solder balls 14 by image processing after sweeping out the excessive solder balls 14 and removing the second mask 25.

次に、図4(a)に示すように、高温リフロー(320〜550℃×60〜300sec)を施し、アルミニウムパッド12に焼結導電層13を介してハンダボール14を接合する。
ヒータ27の加熱により、導電性ペースト22が熱硬化してアルミニウムパッド12上に導電性硬化層である焼結導電層13が形成され、ハンダボール14が溶解して、焼結導電層13上にハンダボール14が溶着する。
図4(c)は焼結導電層13を介してアルミニウムパッド12に接合されたハンダボール14を示すSEM(Secondary Electron Microscopy)写真である。
Next, as shown in FIG. 4A, high temperature reflow (320 to 550 ° C. × 60 to 300 sec) is performed, and the solder balls 14 are joined to the aluminum pads 12 via the sintered conductive layer 13.
By heating the heater 27, the conductive paste 22 is thermally cured to form the sintered conductive layer 13 that is a conductive cured layer on the aluminum pad 12, and the solder balls 14 are melted to form on the sintered conductive layer 13. Solder balls 14 are welded.
FIG. 4C is a SEM (Secondary Electron Microscopy) photograph showing the solder ball 14 bonded to the aluminum pad 12 through the sintered conductive layer 13.

このときに、アルミニウムパッド12と焼結導電層13との間に、AlとSn、Agが固層拡散して反応した第1合金層16が形成され、焼結導電層13とハンダボール14との間に、Sn、Agとハンダが固層拡散して反応した第2合金層17が形成される。   At this time, between the aluminum pad 12 and the sintered conductive layer 13, a first alloy layer 16 in which Al, Sn, and Ag react by solid diffusion is formed, and the sintered conductive layer 13 and the solder balls 14 In the meantime, a second alloy layer 17 in which Sn, Ag and solder are diffused and reacted is formed.

次に、図5に示すように、ナイフエッジ28を用いて、焼結導電層13に溶着したハンダボール14を横から押圧し、ハンダボール14が焼結導電層13から剥離した時の荷重を求めることにより、ハンダボール14のシェア強度を測定したところ、従来のUBMとして金属メッキ膜を用いた場合と比べて、遜色ない値が得られた。   Next, as shown in FIG. 5, using the knife edge 28, the solder ball 14 welded to the sintered conductive layer 13 is pressed from the side, and the load when the solder ball 14 peels from the sintered conductive layer 13 is determined. When the shear strength of the solder ball 14 was measured, the value was inferior to that obtained when a metal plating film was used as a conventional UBM.

ハンダボール14のシェア強度は、高温リフロー条件に依存する。一般に、リフロー温度が高いほどシェア強度が大きくなる傾向を示すが、0.7〜5N(0.07〜0.51kgf)程度の値を得ることは容易である。   The shear strength of the solder ball 14 depends on the high temperature reflow conditions. In general, the shear strength tends to increase as the reflow temperature increases, but it is easy to obtain a value of about 0.7 to 5 N (0.07 to 0.51 kgf).

ハンダボール14からアルミニウムパッド12に至る縦方向の断面を露出させ、XMA(X-ray Micro Analyzer)により、Al、Sn、Ag、Sb、Cu、Auなどの金属元素の縦方向プロファイルを測定したところ、第1合金層16および第2合金層17の存在が確認された。例えば、第1合金層16は、主にAlと低融点のSnの相互拡散と推定された。   A longitudinal section from the solder ball 14 to the aluminum pad 12 is exposed, and a longitudinal profile of a metal element such as Al, Sn, Ag, Sb, Cu, Au is measured by XMA (X-ray Micro Analyzer). The presence of the first alloy layer 16 and the second alloy layer 17 was confirmed. For example, the first alloy layer 16 was presumed to be mainly interdiffusion of Al and low melting point Sn.

これから、第1合金層16および第2合金層17の存在により、アルミニウムバッド12と、ハンダボール14とが実質的に一体化され、上述のシェア強度が得られるものと推定される。第1合金層16および第2合金層17の厚さは、高温リフロー条件に依存して変化する。   From this, it is presumed that due to the presence of the first alloy layer 16 and the second alloy layer 17, the aluminum pad 12 and the solder ball 14 are substantially integrated, and the above-described shear strength is obtained. The thicknesses of the first alloy layer 16 and the second alloy layer 17 vary depending on the high temperature reflow conditions.

次に、半導体ウェーハ11のハンダボール14側の面にマスキングテープを貼付け、所定の厚みになるまで裏面研削を行い、ポリシュ加工研削(Ra:0.02μm以下)を施す。
次に、半導体ウェーハ11に、裏面側からレーザビームを集光して照射し、ダイシングラインへ改質痕を導入する、所謂ステルスダイシングを施す。
次に、耐熱テ−プで半導体ウェーハ11を支持し、半導体ウェーハ11の裏面に、スパッタリング法または蒸着法により裏面電極を形成する。
Next, a masking tape is affixed to the surface of the semiconductor wafer 11 on the solder ball 14 side, back surface grinding is performed until a predetermined thickness is achieved, and polishing grinding (Ra: 0.02 μm or less) is performed.
Next, so-called stealth dicing is performed on the semiconductor wafer 11 by condensing and irradiating a laser beam from the back surface side and introducing a modification mark into the dicing line.
Next, the semiconductor wafer 11 is supported by a heat-resistant tape, and a back electrode is formed on the back surface of the semiconductor wafer 11 by sputtering or vapor deposition.

次に、高伸張性のテ−プに半導体ウェーハ11を転写し、テ−プを引き伸ばして、その伸張力により半導体ウェーハ11を半導体チップに固片化する。
これにより、アルミニウムパッド12上に、導電性ペーストが熱硬化して形成された焼結導電層13を介してハンダボール14が接合された半導体チップが得られる。
次に、ハンダボール14を有する半導体チップを、基板にフリップチップ接合し、樹脂でモールドすることにより、半導体装置10が得られる。
Next, the semiconductor wafer 11 is transferred to a highly extensible tape, the tape is stretched, and the semiconductor wafer 11 is separated into semiconductor chips by the stretching force.
As a result, a semiconductor chip is obtained in which the solder balls 14 are bonded onto the aluminum pad 12 via the sintered conductive layer 13 formed by thermally curing the conductive paste.
Next, the semiconductor device 10 is obtained by flip-chip bonding a semiconductor chip having the solder balls 14 to the substrate and molding with a resin.

以上説明したように、本実施例では、プラズマ処理により表面が活性化されたアルミニウムパッド12上に導電性ペーストを塗布し、導電性ペースト上にハンダボール14を載置して、高温リフローしている。   As described above, in this embodiment, the conductive paste is applied on the aluminum pad 12 whose surface is activated by the plasma treatment, and the solder balls 14 are placed on the conductive paste, and then high-temperature reflow is performed. Yes.

その結果、アルミニウムパッド12上に導電性ペーストが熱硬化して形成された焼結導電層13を介してハンダボール14を接合することができる。
従って、アルミニウムパッド12にハンダボール14を容易に接合できる構造を有する半導体装置10およびその製造方法が得られる。
As a result, the solder balls 14 can be joined via the sintered conductive layer 13 formed by thermally curing the conductive paste on the aluminum pad 12.
Therefore, the semiconductor device 10 having a structure capable of easily joining the solder ball 14 to the aluminum pad 12 and the manufacturing method thereof are obtained.

ここでは、ハンダボール14に微量の燐(P)が添加されている場合について説明したが、高温リフローを非酸化性雰囲気中で行う場合には、燐(P)は添加されていなくとも構わない。   Here, a case where a small amount of phosphorus (P) is added to the solder ball 14 has been described. However, when high-temperature reflow is performed in a non-oxidizing atmosphere, phosphorus (P) may not be added. .

本発明の実施例2に係る半導体装置について、図6を参照して説明する。図6は本発明の実施例2に係る半導体装置の要部を示す図で、図6(a)はその断面図、図6(b)は図6(a)の要部の拡大断面図、図6(c)は半導体装置が基板に実装された状態を示す断面図である。   A semiconductor device according to Embodiment 2 of the present invention will be described with reference to FIG. 6A and 6B are diagrams showing the main part of the semiconductor device according to the second embodiment of the present invention. FIG. 6A is a cross-sectional view thereof, FIG. 6B is an enlarged cross-sectional view of the main part of FIG. FIG. 6C is a cross-sectional view showing a state where the semiconductor device is mounted on the substrate.

本実施例において、上記実施例1と同一の構成部分には同一符号を付してその部分の説明は省略し、異なる部分について説明する。本実施例が実施例1と異なる点は、焼結導電層をハンダボールなみに厚くしたことにある。   In the present embodiment, the same components as those in the first embodiment are denoted by the same reference numerals, description thereof will be omitted, and different portions will be described. This example differs from Example 1 in that the sintered conductive layer is made as thick as a solder ball.

図6(a)に示すように、本実施例の半導体装置40は、アルミニウムパッド12上に形成された厚さL1の焼結導電層41を具備している。
図6(b)に示すように、アルミニウムパッド12と焼結導電層41との間に、アルミニウムパッド12と焼結導電層41に含まれる金属とが反応した第1合金層16が形成されている。
As shown in FIG. 6A, the semiconductor device 40 of this example includes a sintered conductive layer 41 having a thickness L <b> 1 formed on the aluminum pad 12.
As shown in FIG. 6B, the first alloy layer 16 in which the aluminum pad 12 and the metal contained in the sintered conductive layer 41 are reacted is formed between the aluminum pad 12 and the sintered conductive layer 41. Yes.

図6(c)に示すように、半導体装置40は、フリップチップ接続されて基板42に実装される。
半導体装置40は、焼結導電層41の上面41aが絶縁性の基板42上に形成された導電性パッド43に接合され、導電性パッド43から延伸した配線44を介して外部に電気的に接続される。
As shown in FIG. 6C, the semiconductor device 40 is mounted on the substrate 42 by flip chip connection.
In the semiconductor device 40, the upper surface 41 a of the sintered conductive layer 41 is bonded to a conductive pad 43 formed on an insulating substrate 42, and is electrically connected to the outside through a wiring 44 extending from the conductive pad 43. Is done.

従って、焼結導電層41の厚さL1は、半導体基板11が支障なく基板42上に保持されるに足る厚さ、即ち図1に示すハンダボール14なみの厚さ100〜300μm程度あれば十分である。   Therefore, the thickness L1 of the sintered conductive layer 41 is sufficient if it is sufficient to hold the semiconductor substrate 11 on the substrate 42 without hindrance, that is, about 100 to 300 μm as the solder ball 14 shown in FIG. It is.

焼結導電層41は、錫(Sn)および銀(Ag)を主成分とし、銅(Cu)が微量添加された導電性ペーストが熱硬化して形成された導電性硬化層である。
導電性ペーストは、周知のようにハンダ成分とフラックス成分とからなるが、厚塗りにより高さL1を得るために、ハンダ成分として10〜30wt%のSnと、90〜70wt%のAgとを有し、Snの粒子径が5〜30μm、Agの粒子径が1〜4μm程度のものが望ましい。
The sintered conductive layer 41 is a conductive cured layer formed by thermally curing a conductive paste containing tin (Sn) and silver (Ag) as main components and added with a small amount of copper (Cu).
As is well known, the conductive paste is composed of a solder component and a flux component. In order to obtain the height L1 by thick coating, the conductive paste has 10-30 wt% Sn and 90-70 wt% Ag as the solder components. In addition, it is desirable that the Sn particle size is 5 to 30 μm and the Ag particle size is about 1 to 4 μm.

フラックス成分は、周知のようにロジン、活性剤、チクソ剤、添加物、および溶剤等の混合物であり、ハンダ成分が80〜90wt%に対して、フラックス成分20〜10wt%程度が適当である。   As is well known, the flux component is a mixture of a rosin, an activator, a thixotropic agent, an additive, a solvent, and the like. A solder component is 80 to 90 wt%, and a flux component of about 20 to 10 wt% is appropriate.

後述するように、導電性ペーストをアルミニウムパッド12上に塗布するときに、マスクからの導電性ペーストの離れを良くする、即ちマスクの抜け性を良くして、半導体基板11への導電性ペーストの転写を確実に行うためである。   As will be described later, when the conductive paste is applied onto the aluminum pad 12, the conductive paste can be separated from the mask, that is, the mask can be easily removed. This is to ensure transfer.

これにより、ハンダボール14なみの厚さ、100〜300μm程度の厚さに導電性ペーストを塗布することが可能になる。種々テストを行ったところ、500μm程度の高さまで塗布することが可能な見込みが得られた。   As a result, the conductive paste can be applied to a thickness similar to that of the solder ball 14 and about 100 to 300 μm. As a result of various tests, it was possible to apply to a height of about 500 μm.

図7は半導体装置の製造工程を示すフローチャート、図8は半導体装置の製造工程の要部を示す断面図である。   FIG. 7 is a flowchart showing the manufacturing process of the semiconductor device, and FIG. 8 is a cross-sectional view showing the main part of the manufacturing process of the semiconductor device.

図7に示すように、本実施例では、ハンダボールなみの厚さを有する焼結導電層41を基板42の導電性パッド43に直接接合できるので、ハンダボールの振込み工程が不要になるが、それ以外の工程は同様に実施される。   As shown in FIG. 7, in this embodiment, since the sintered conductive layer 41 having a thickness similar to that of a solder ball can be directly bonded to the conductive pad 43 of the substrate 42, a solder ball transfer step is not necessary. Other steps are performed in the same manner.

即ち、半導体ウェーハ11に、周知の方法により半導体素子、例えばディスクリート半導体素子を形成し、半導体素子を外部に電気的に接続するためのアルミニウムパッド12を形成する。   That is, a semiconductor element, for example, a discrete semiconductor element is formed on the semiconductor wafer 11 by a known method, and an aluminum pad 12 for electrically connecting the semiconductor element to the outside is formed.

次に、図8(a)に示すように、アルミニウムパッド12の表面に、アルゴン(Ar)または酸素(O)を用いたプラズマ処理を施して表面の汚染(付着有機物、表面酸化膜)を除去し、アルミニウムパッド12の表面を活性化する。 Next, as shown in FIG. 8A, the surface of the aluminum pad 12 is subjected to plasma treatment using argon (Ar) or oxygen (O 2 ) to contaminate the surface (attached organic matter, surface oxide film). It is removed and the surface of the aluminum pad 12 is activated.

次に、図8(b)に示すように、アルミニウムパッド12と対応する位置に開口50を有し、厚さがL1より若干大きいL2のマスク51を用いて、アルミニウムパッド12上に導電性ペースト52を選択的に塗布する。
例えば、スクリーン印刷法により、開口50を有するレジスト膜が形成されたスクリーンをマスク51として、ローラ23により開口50内に導電性ペースト52を刷り込んでアルミニウムパッド12上に導電性ペースト52を塗布する。
Next, as shown in FIG. 8B, a conductive paste is formed on the aluminum pad 12 using a mask 51 having an opening 50 at a position corresponding to the aluminum pad 12 and a thickness L2 slightly larger than L1. 52 is applied selectively.
For example, the conductive paste 52 is imprinted on the aluminum pad 12 by imprinting the conductive paste 52 into the opening 50 by the roller 23 using the screen on which the resist film having the opening 50 is formed as a mask 51 by screen printing.

マスク51の厚さL2は、導電性ペースト52が熱硬化するときにフラックス成分中の溶剤などが揮発し、導電性ペースト52が縮むことを見込んで、焼結導電層41の高さL1よりδだけ大きくしておくことが望ましい。   The thickness L2 of the mask 51 is calculated from the height L1 of the sintered conductive layer 41 by assuming that the solvent in the flux component volatilizes when the conductive paste 52 is thermally cured and the conductive paste 52 shrinks. It is desirable to keep it as large as possible.

導電性ペースト52はマスク51からの離れが良い、即ち抜け性が良いので、マスク51を除去すると、導電性ペースト52が半導体基板11へ確実に転写され、厚さL2に塗布される。   Since the conductive paste 52 is well separated from the mask 51, that is, has good detachability, when the mask 51 is removed, the conductive paste 52 is reliably transferred to the semiconductor substrate 11 and applied to the thickness L <b> 2.

次に、図8(c)に示すように、高温リフロー(320〜550℃×60〜300sec)を施す。ヒータ27の加熱により、導電性ペースト52が熱硬化してアルミニウムパッド12上に導電性硬化層である厚さL1の焼結導電層41が形成される。これにより、図6(a)に示す半導体装置40が得られる。   Next, as shown in FIG.8 (c), high temperature reflow (320-550 degreeC x 60-300 sec) is performed. By heating the heater 27, the conductive paste 52 is thermally cured to form a sintered conductive layer 41 having a thickness L 1 that is a conductive cured layer on the aluminum pad 12. Thereby, the semiconductor device 40 shown in FIG. 6A is obtained.

次に、焼結導電層41の上面41aを導電性パッド43、例えばハンダバンプに当接させた後、加熱してハンダを溶解させ、焼結導電層41に導電性パッド43を溶着する。
これにより、半導体装置40は、フリップチップ接続されて絶縁性の基板42に実装される。
Next, after the upper surface 41 a of the sintered conductive layer 41 is brought into contact with the conductive pad 43, for example, a solder bump, the solder is melted by heating to weld the conductive pad 43 to the sintered conductive layer 41.
Thereby, the semiconductor device 40 is mounted on the insulating substrate 42 by flip chip connection.

以上説明したように、本実施例の半導体装置40は、ハンダボール14なみの厚さを有する焼結導電層41を具備している。
これにより、半導体装置40を基板42に直接実装することができるので、導電性ボール14が不要となり、材料の削減、組み立て工程を簡略化することができる利点がある。
As described above, the semiconductor device 40 of this embodiment includes the sintered conductive layer 41 having a thickness similar to that of the solder ball 14.
Thereby, since the semiconductor device 40 can be directly mounted on the substrate 42, there is an advantage that the conductive ball 14 becomes unnecessary, and the material can be reduced and the assembly process can be simplified.

本発明の実施例1に係る半導体装置の要部を示す図で、図1(a)はその断面図、図1(b)は図1(a)の要部の拡大断面図。FIG. 1A is a cross-sectional view of a main part of a semiconductor device according to a first embodiment of the present invention, and FIG. 1B is an enlarged cross-sectional view of the main part of FIG. 本発明の実施例1に係る半導体装置の製造工程を示すフローチャート。3 is a flowchart showing manufacturing steps of the semiconductor device according to the first embodiment of the present invention. 本発明の実施例1に係る半導体装置の製造工程の要部を示す断面図。Sectional drawing which shows the principal part of the manufacturing process of the semiconductor device which concerns on Example 1 of this invention. 本発明の実施例1に係る半導体装置の製造工程の要部を示す断面図。Sectional drawing which shows the principal part of the manufacturing process of the semiconductor device which concerns on Example 1 of this invention. 本発明の実施例1に係る半導体装置の製造工程の要部を示す断面図。Sectional drawing which shows the principal part of the manufacturing process of the semiconductor device which concerns on Example 1 of this invention. 本発明の実施例2に係る半導体装置の要部を示す図で、図6(a)はその断面図、図6(b)は図6(a)の要部の拡大断面図、図6(c)は半導体装置が基板に実装された状態を示す断面図。FIG. 6A is a cross-sectional view of the semiconductor device according to the second embodiment of the present invention, FIG. 6B is an enlarged cross-sectional view of the main portion of FIG. c) A sectional view showing a state where a semiconductor device is mounted on a substrate. 本発明の実施例2に係る半導体装置の製造工程を示すフローチャート。9 is a flowchart showing manufacturing steps of a semiconductor device according to Embodiment 2 of the present invention. 本発明の実施例2に係る半導体装置の製造工程の要部を示す断面図。Sectional drawing which shows the principal part of the manufacturing process of the semiconductor device which concerns on Example 2 of this invention.

符号の説明Explanation of symbols

10、40 半導体装置
11 半導体基板
12 アルミニウムパッド(アルミニウムを主成分とするパッド)
13、41 焼結導電層
14 ハンダボール(導電性ボール)
15 保護膜
16 第1合金層
17 第2合金層
20 第1の開口
21 第1マスク
22、52 導電性ペースト
23 ローラ
24 第2の開口
25 第2マスク
26 スペーサ
27 ヒータ
28 ナイフエッジ
42 基板
43 導電性パッド
44 配線
50 開口
51 マスク
10, 40 Semiconductor device 11 Semiconductor substrate 12 Aluminum pad (pad mainly composed of aluminum)
13, 41 Sintered conductive layer 14 Solder ball (conductive ball)
DESCRIPTION OF SYMBOLS 15 Protective film 16 1st alloy layer 17 2nd alloy layer 20 1st opening 21 1st masks 22 and 52 Conductive paste 23 Roller 24 2nd opening 25 2nd mask 26 Spacer 27 Heater 28 Knife edge 42 Substrate 43 Conductivity Pad 44 Wiring 50 Opening 51 Mask

Claims (5)

半導体基板に形成された半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドと、
前記アルミニウムを主成分とするパッド上に形成された焼結導電層と、
前記焼結導電層上に溶着された導電性ボールと、
を具備することを特徴とする半導体装置。
A pad mainly composed of aluminum for electrically connecting a semiconductor element formed on the semiconductor substrate to the outside;
A sintered conductive layer formed on the aluminum-based pad;
Conductive balls welded on the sintered conductive layer;
A semiconductor device comprising:
前記アルミニウムを主成分とするパッドと前記焼結導電層との間に、前記アルミニウムと前記焼結導電層に含まれる金属とが反応した第1合金層が形成され、前記焼結導電層と前記導電性ボールとの間に、前記焼結導電層に含まれる金属と前記導電性ボールとが反応した第2合金層が形成されていることを特徴とする請求項1に記載の半導体装置。   A first alloy layer in which the aluminum and a metal contained in the sintered conductive layer are reacted is formed between the aluminum-based pad and the sintered conductive layer, and the sintered conductive layer and the sintered conductive layer The semiconductor device according to claim 1, wherein a second alloy layer in which a metal contained in the sintered conductive layer and the conductive ball are reacted is formed between the conductive balls. 前記焼結導電層は、SnおよびAgを主成分とし、Cuが添加された導電性ペーストが熱硬化して形成された導電性硬化層であることを特徴とする請求項1に記載の半導体装置。   2. The semiconductor device according to claim 1, wherein the sintered conductive layer is a conductive cured layer formed by thermally curing a conductive paste containing Sn and Ag as main components and added with Cu. . 前記導電性ボールは、Sn、Sb、Cu、Au、Agの中から選択された少なくとも2つを主成分とすることを特徴とする請求項1に記載の半導体装置。   The semiconductor device according to claim 1, wherein the conductive ball includes at least two selected from Sn, Sb, Cu, Au, and Ag as main components. 半導体素子が形成された半導体基板に、前記半導体素子を外部に電気的に接続するためのアルミニウムを主成分とするパッドを形成する工程と、
前記アルミニウムを主成分とするパッドに対応する位置に第1の開口を有する第1マスクを用いて、前記アルミニウムを主成分とするパッド上に導電性ペーストを選択的に塗布する工程と、
前記アルミニウムを主成分とするパッドに対応する位置に第2の開口を有する第2マスクを用いて、前記導電性ペースト上に前記第2の開口よりサイズの小さい導電性ボールを選択的に載置する工程と、
熱処理を施し、前記導電性ペーストを熱硬化して焼結導電層を形成し、前記導電性ボールを溶融して前記焼結導電層上に溶着し、前記アルミニウムを主成分とするパッドに前記焼結導電層を介して前記導電性ボールを接合する工程と、
を具備することを特徴とする半導体装置の製造方法。
Forming a pad mainly composed of aluminum for electrically connecting the semiconductor element to the outside on a semiconductor substrate on which the semiconductor element is formed;
Selectively applying a conductive paste on the aluminum-based pad using a first mask having a first opening at a position corresponding to the aluminum-based pad;
A conductive ball having a smaller size than the second opening is selectively placed on the conductive paste using a second mask having a second opening at a position corresponding to the pad containing aluminum as a main component. And a process of
Heat treatment is performed, the conductive paste is thermally cured to form a sintered conductive layer, the conductive balls are melted and welded onto the sintered conductive layer, and the baking is applied to the pad mainly composed of aluminum. Bonding the conductive balls through the conductive layer;
A method for manufacturing a semiconductor device, comprising:
JP2008192346A 2008-01-17 2008-07-25 Semiconductor device and method of manufacturing the same Pending JP2009194357A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008192346A JP2009194357A (en) 2008-01-17 2008-07-25 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008008505 2008-01-17
JP2008192346A JP2009194357A (en) 2008-01-17 2008-07-25 Semiconductor device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2009194357A true JP2009194357A (en) 2009-08-27

Family

ID=41076064

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008192346A Pending JP2009194357A (en) 2008-01-17 2008-07-25 Semiconductor device and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP2009194357A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
JPWO2021079659A1 (en) * 2019-10-25 2021-04-29

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10559659B2 (en) 2016-04-06 2020-02-11 Mitsubishi Electric Corporation Power semiconductor device
JPWO2021079659A1 (en) * 2019-10-25 2021-04-29
WO2021079659A1 (en) * 2019-10-25 2021-04-29 Dic株式会社 Electrically conductive pillar, bonding structure, electronic equipment, and method for manufacturing electrically conductive pillar
CN114586147A (en) * 2019-10-25 2022-06-03 Dic株式会社 Conductive pillar, bonding structure, electronic device, and method for manufacturing conductive pillar
JP7147995B2 (en) 2019-10-25 2022-10-05 Dic株式会社 Conductive pillar, junction structure, electronic device, and method for manufacturing conductive pillar

Similar Documents

Publication Publication Date Title
US7087458B2 (en) Method for fabricating a flip chip package with pillar bump and no flow underfill
US9070671B2 (en) Microelectronic flip chip packages with solder wetting pads and associated methods of manufacturing
JP5624649B2 (en) Fusible input / output interconnect system and method for flip chip packaging with stud bumps attached to a substrate
US8592995B2 (en) Method and structure for adhesion of intermetallic compound (IMC) on Cu pillar bump
TWI356460B (en) Semiconductor device including electrically conduc
US7279409B2 (en) Method for forming multi-layer bumps on a substrate
US6774495B2 (en) Solder terminal and fabricating method thereof
JP2007019360A (en) Mounting method of electric component
TW201201289A (en) Semiconductor device and semiconductor device manufacturing method
JP2007287712A (en) Semiconductor device, packaging structure thereof, and manufacturing method of semiconductor device and packaging structure
US6864168B2 (en) Bump and fabricating process thereof
JP2008028112A (en) Manufacturing method for semiconductor device
JP5035134B2 (en) Electronic component mounting apparatus and manufacturing method thereof
TWI502666B (en) Electronic parts mounting body, electronic parts, substrate
JP4136844B2 (en) Electronic component mounting method
TWI242866B (en) Process of forming lead-free bumps on electronic component
JP4094574B2 (en) Semiconductor device and manufacturing method thereof
US8071472B2 (en) Semiconductor device with solder balls having high reliability
US7855137B2 (en) Method of making a sidewall-protected metallic pillar on a semiconductor substrate
US6897141B2 (en) Solder terminal and fabricating method thereof
JP2009194357A (en) Semiconductor device and method of manufacturing the same
KR100744149B1 (en) Semiconductor package having silver bump and method for fabricating the same
JP3631230B2 (en) Method for forming spare solder
JP2011216813A (en) Solder joint method, semiconductor device and method of manufacturing the same
JP4467260B2 (en) Bump formation method