JP2009186444A - Method and system for evaluating electromagnetic resistance - Google Patents

Method and system for evaluating electromagnetic resistance Download PDF

Info

Publication number
JP2009186444A
JP2009186444A JP2008029747A JP2008029747A JP2009186444A JP 2009186444 A JP2009186444 A JP 2009186444A JP 2008029747 A JP2008029747 A JP 2008029747A JP 2008029747 A JP2008029747 A JP 2008029747A JP 2009186444 A JP2009186444 A JP 2009186444A
Authority
JP
Japan
Prior art keywords
semiconductor device
noise
discharge
electromagnetic resistance
conductive shield
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008029747A
Other languages
Japanese (ja)
Inventor
Yuichi Iizuka
裕一 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008029747A priority Critical patent/JP2009186444A/en
Publication of JP2009186444A publication Critical patent/JP2009186444A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an evaluating method of electromagnetic resistance for identifying which noise, conduction noise or radiation noise may more significantly affect malfunctions, based on the discharge noise of semiconductor device. <P>SOLUTION: This electromagnetic resistance evaluating method is the one for the semiconductor device (31) mounted on a wiring board (30). In this method, the semiconductor device (31) is operated to apply first discharge noise from outside the device (31); output information on the first malfunction of the device (31) caused by the first discharge noise; cover the device (31) with a conductive shield (40); apply second discharge noise on the wiring board (30), including the conductive shield (40); and then output information on the second malfunction of the device (31), covered with the conductive shield (40) based on the second discharge noise, thereby evaluating the electromagnetic resistance of the semiconductor device (31) which is mounted on the wiring board (30). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電磁耐性評価方法及び装置に関する。   The present invention relates to an electromagnetic resistance evaluation method and apparatus.

遊戯装置(パチンコ)用に使用される半導体装置は、電磁ノイズ等が非常に多い半導体装置にとって劣悪な環境下に置かれる場合が多い。また、遊戯装置の他にも、静電気ノイズ、電磁界ノイズ等に起因する電子機器の誤動作が問題になっている。そのような中で、電磁ノイズに対する評価方法が考えられている。   A semiconductor device used for an amusement device (pachinko) is often placed in a poor environment for a semiconductor device having a large amount of electromagnetic noise or the like. In addition to game machines, malfunctions of electronic devices caused by static noise, electromagnetic field noise, and the like have become a problem. Under such circumstances, an evaluation method for electromagnetic noise has been considered.

特許文献1には、様々な屋内環境に対する各種の電波通信特性を測定、評価することの可能な電磁環境評価方法及びシステム装置が提案されている。図1は、特許文献1の電磁環境評価システム装置の概略構成を示す一部縦断側面図である。図1を参照すると、電磁環境評価システム装置は、現実屋内空間を構成する際に適用される建築材料とそれぞれ材質的に等価の可換壁材6、可換天井材7及び可換床材8を組み合わせてなり、かつ、その外周面の全領域に外界との電磁的な連続性を遮断する電波吸収体9を設定してなる理想屋内空間構成体1を設ける。理想屋内空間構成体1の任意の二点間電波の送受信(送信機2、送信アンテナ3、受信機4、受信アンテナ5)を行って各種電波通信特性を測定する。この測定結果に基づき、可換壁材6、可換天井材7及び可換床材8の材質の組み合わせにより決定付けられる理想屋内空間の電磁環境や、各種構造物の種別、材質及び配置場所により決定付けられる理想屋内空間の電磁環境を正確に評価することが出来るというものである。   Patent Document 1 proposes an electromagnetic environment evaluation method and a system device that can measure and evaluate various radio wave communication characteristics for various indoor environments. FIG. 1 is a partially longitudinal side view showing a schematic configuration of an electromagnetic environment evaluation system apparatus of Patent Document 1. As shown in FIG. Referring to FIG. 1, the electromagnetic environment evaluation system apparatus includes a replaceable wall material 6, a replaceable ceiling material 7, and a replaceable floor material 8, which are respectively equivalent in material to building materials applied when configuring a real indoor space. In addition, an ideal indoor space structure 1 is provided in which a radio wave absorber 9 that blocks electromagnetic continuity with the outside world is set in the entire area of the outer peripheral surface. Various radio wave communication characteristics are measured by transmitting and receiving radio waves between any two points of the ideal indoor space construct 1 (transmitter 2, transmitting antenna 3, receiver 4, and receiving antenna 5). Based on the measurement results, the electromagnetic environment of the ideal indoor space determined by the combination of the materials of the replaceable wall material 6, the replaceable ceiling material 7, and the replaceable floor material 8, and the types, materials, and locations of various structures The electromagnetic environment of the ideal indoor space that can be determined can be accurately evaluated.

特許文献2には、静電破壊試験に関する技術が開示されている。図2は、特許文献2の静電破壊試験の模式構成図である。図2を参照すると、この静電破壊試験装置は、絶縁テーブル10の上に試験対象である磁器テープ11を信号記録面を上面に向けて載置し、AMRヘッドやGMRヘッドなどのMRヘッド12を所定の圧力で押圧する。ヘッドの押圧位置から所定の距離を離間した位置で、ESDガン(ESDシミュレータ)13から静電気14を発生させ、磁気テープ11に放電する。このときのMRヘッド12から流れるESD電流IESDをプローブ15を介して高速オシロスコープ16により測定するというものである。 Patent Document 2 discloses a technique related to an electrostatic breakdown test. FIG. 2 is a schematic configuration diagram of the electrostatic breakdown test of Patent Document 2. Referring to FIG. 2, this electrostatic breakdown test apparatus places a magnetic tape 11 to be tested on an insulating table 10 with a signal recording surface facing upward, and an MR head 12 such as an AMR head or a GMR head. Is pressed at a predetermined pressure. Static electricity 14 is generated from an ESD gun (ESD simulator) 13 at a position spaced a predetermined distance from the pressing position of the head, and discharged to the magnetic tape 11. The ESD current I ESD flowing from the MR head 12 at this time is measured by the high-speed oscilloscope 16 via the probe 15.

特開平11−231003号公報JP 11-23003 A 特開2004−253088号公報JP 2004-253088 A

遊戯装置(パチンコ)用等の半導体装置は、使用される外部環境から大きな電磁ノイズを受け誤動作を起こす虞があり、その対策が要求されている。誤動作の原因追求のためには、これらの電磁ノイズが伝導ノイズによるものなのか、放射ノイズによるものなのかを切り分ける必要がある。特許文献1及び2の技術は公開されているものの、誤動作を起こす電磁ノイズの原因の切り分けのための手法や装置については知られていない。   A semiconductor device for a game machine (pachinko) or the like may cause a malfunction due to a large electromagnetic noise from an external environment to be used, and countermeasures are required. In order to pursue the cause of malfunction, it is necessary to determine whether these electromagnetic noises are caused by conduction noise or radiation noise. Although the techniques of Patent Documents 1 and 2 are disclosed, there is no known technique or apparatus for identifying the cause of electromagnetic noise causing malfunction.

以下に、発明を実施するための最良の形態(実施例)で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。   Hereinafter, means for solving the problems will be described using the reference numerals used in the best mode for carrying out the invention (example) in parentheses. This reference numeral is added to clarify the correspondence between the description of the claims and the description of the best mode for carrying out the invention / example, and is described in the claims. It should not be used to interpret the technical scope of the invention.

本発明の電磁耐性評価方法は、配線基板(30)に実装された半導体装置(31)の電磁耐性評価方法であって、半導体装置(31)を動作させ、半導体装置(31)の外部から第1放電ノイズを印加し、第1放電ノイズに基づく半導体装置(31)の第1誤動作の情報を出力し、導電性シールド(40)を用いて半導体装置(31)を覆い、導電性シールド(40)を含む配線基板(30)に第2放電ノイズを印加し、第2放電ノイズに基づく導電性シールド(40)で覆われた半導体装置(31)の第2誤動作の情報を出力して、配線基板(30)に実装された半導体装置(31)の電磁耐性評価を行う。このような電磁耐性評価方法は、導電性シールド(40)が半導体装置(31)に誤動作を引き起こす放電ノイズのうちの放射ノイズを遮断した中で、電磁耐性評価を行うことが出来る。   The electromagnetic resistance evaluation method according to the present invention is an electromagnetic resistance evaluation method for a semiconductor device (31) mounted on a wiring board (30). The semiconductor device (31) is operated and the semiconductor device (31) is operated from outside the semiconductor device (31). 1 discharge noise is applied, information on the first malfunction of the semiconductor device (31) based on the first discharge noise is output, the semiconductor device (31) is covered with the conductive shield (40), and the conductive shield (40 The second discharge noise is applied to the wiring board (30) including the semiconductor device (31), and the second malfunction information of the semiconductor device (31) covered with the conductive shield (40) based on the second discharge noise is output. The electromagnetic resistance of the semiconductor device (31) mounted on the substrate (30) is evaluated. Such an electromagnetic resistance evaluation method can perform electromagnetic resistance evaluation while the conductive shield (40) blocks radiation noise among discharge noises that cause malfunction in the semiconductor device (31).

本発明の電磁耐性評価方法は、半導体装置の放電ノイズに基づく誤動作が、伝導ノイズと放射ノイズとのどちらの影響が大きいかを評価することができ、誤動作の原因追求の特定につなげることが可能となる。   The electromagnetic immunity evaluation method of the present invention can evaluate whether a malfunction based on discharge noise of a semiconductor device has a larger effect of conduction noise or radiation noise, and can be used to identify the cause of malfunction. It becomes.

以下、添付図面を参照して本発明の実施の形態による電磁耐性評価方法を説明する。   Hereinafter, an electromagnetic resistance evaluation method according to an embodiment of the present invention will be described with reference to the accompanying drawings.

本発明の電磁耐性評価方法の実施の形態を説明する。図3は、本発明の電磁耐性評価方法を実施する電磁耐性評価装置100の構成例を示した斜視図である。図3を参照すると、本発明の実施の形態による電磁耐性評価装置100は、放電部20と、配線基板30と、導電性シールド40と、基準電位供給部50と、支柱60と、リード線70とを具備する。   An embodiment of the electromagnetic resistance evaluation method of the present invention will be described. FIG. 3 is a perspective view showing a configuration example of an electromagnetic resistance evaluation apparatus 100 that implements the electromagnetic resistance evaluation method of the present invention. Referring to FIG. 3, the electromagnetic resistance evaluation apparatus 100 according to the embodiment of the present invention includes a discharge unit 20, a wiring substrate 30, a conductive shield 40, a reference potential supply unit 50, a column 60, and a lead wire 70. It comprises.

放電部20はESDガンなどからなり、放電電圧の調整機能、放電回数の設定機能及び表示機能を有する。放電部20は、設定に基づく放電電圧の放電ノイズを設定された印加回数で配線基板30へ印加する。配線基板30は、放電部20から任意の放電電圧の放電ノイズを印加される。導電性シールド40は、銅、アルミ、鉄などの高い誘電率と高い透磁率とを有する材料などからなり、空中を伝播する放射ノイズを遮断することができる。基準電位供給部50は、配線基板30の電位を安定化させるために備わる。支柱60は、配線基板30と基準電位供給部50とが接触しないように支持する。リード線70は、放電部20によって印加された後の導電性シールド40の電位を安定化させるために、導電性シールド40と基準電位供給部50とを接続する。   The discharge unit 20 includes an ESD gun or the like, and has a discharge voltage adjustment function, a discharge frequency setting function, and a display function. The discharge part 20 applies the discharge noise of the discharge voltage based on setting to the wiring board 30 by the set application frequency. The wiring board 30 is applied with discharge noise of an arbitrary discharge voltage from the discharge unit 20. The conductive shield 40 is made of a material having a high dielectric constant and high magnetic permeability such as copper, aluminum, and iron, and can block radiation noise propagating in the air. The reference potential supply unit 50 is provided to stabilize the potential of the wiring board 30. The support 60 supports the wiring board 30 and the reference potential supply unit 50 so as not to contact each other. The lead wire 70 connects the conductive shield 40 and the reference potential supply unit 50 in order to stabilize the potential of the conductive shield 40 after being applied by the discharge unit 20.

配線基板30は、半導体装置31と、印加部32と、電源部33と、配線基板GND部34と、発振器部35と、リセット部36と、結果出力部37とを含む。配線基板30は、本発明の電磁耐性評価を実施するにあたり、実装する配線基板と半導体装置31のみを変えた評価専用の配線基板とのどちらでもよい。   The wiring substrate 30 includes a semiconductor device 31, an application unit 32, a power supply unit 33, a wiring substrate GND unit 34, an oscillator unit 35, a reset unit 36, and a result output unit 37. The wiring board 30 may be either a wiring board to be mounted or a wiring board dedicated to evaluation in which only the semiconductor device 31 is changed when performing the electromagnetic resistance evaluation of the present invention.

半導体装置31は、本発明の電磁耐性評価を行う対象である。半導体装置31は、プログラムとプログラムを格納する記憶部を含む。半導体装置31は、正常な処理動作が実行されていることを確かめるために発振器部35から供給されるクロック信号とリセット部36から供給されるリセット信号とに基づきプログラムを実行し、プログラムの結果を結果出力部37へ提供する。印加部32は、放電部20が放電ノイズを印加する場所である。印加部32は、配線基板30上の任意の場所に設けることが出来る。電源部33は電源を取得し、配線基板30へ電源を供給する端子である。配線基板GND部34は、配線基板30の電源のグランド端子である。発振器106は、配線基板30に電源が供給されると半導体装置31へクロック信号を与える。発振器106は、放電部20からの放電ノイズの影響を受けないように配線基板の裏面に配置される。リセット部36は、半導体装置31にリセット信号を提供する。リセット部36からリセット信号が提供されると、半導体装置31に含まれるプログラムの実行が開始する。結果出力部37は、半導体装置31が実行するプログラムの実行結果を出力する。実行結果としては、半導体装置31が正常に処理動作していることを示す正常動作の情報と、誤動作を示す誤動作の情報を含む。結果出力部37は、LED等のユーザが認識出来るように出力するものが例示される。例えば、結果出力部37がLEDであるとすると、半導体装置31に含まれるプログラムは正常動作の情報としてLEDを点滅させ、誤動作の情報としてLEDが消灯又は点灯するようにプログラムされている方法が例示される。ユーザは、結果出力部37が出力する実行結果に従って、半導体装置31が正常の動作であるか、又は誤動作であるかを認識することが出来る。   The semiconductor device 31 is a target for performing the electromagnetic resistance evaluation of the present invention. The semiconductor device 31 includes a program and a storage unit that stores the program. The semiconductor device 31 executes a program based on the clock signal supplied from the oscillator unit 35 and the reset signal supplied from the reset unit 36 in order to confirm that a normal processing operation is being executed, and the program result is obtained. This is provided to the result output unit 37. The application unit 32 is a place where the discharge unit 20 applies discharge noise. The application unit 32 can be provided at any location on the wiring board 30. The power supply unit 33 is a terminal that acquires power and supplies power to the wiring board 30. The wiring board GND part 34 is a ground terminal for the power supply of the wiring board 30. The oscillator 106 supplies a clock signal to the semiconductor device 31 when power is supplied to the wiring board 30. The oscillator 106 is disposed on the back surface of the wiring board so as not to be affected by the discharge noise from the discharge unit 20. The reset unit 36 provides a reset signal to the semiconductor device 31. When the reset signal is provided from the reset unit 36, execution of the program included in the semiconductor device 31 starts. The result output unit 37 outputs the execution result of the program executed by the semiconductor device 31. The execution result includes information on a normal operation indicating that the semiconductor device 31 is normally performing a processing operation and information on a malfunction indicating a malfunction. As the result output unit 37, an output unit such as an LED that can be recognized by the user is exemplified. For example, assuming that the result output unit 37 is an LED, a program included in the semiconductor device 31 is programmed such that the LED blinks as normal operation information and the LED is turned off or turned on as malfunction information. Is done. The user can recognize whether the semiconductor device 31 is operating normally or malfunctioning according to the execution result output by the result output unit 37.

導電性シールド40は、放電部20が印加部32へ放電ノイズを印加した際に、半導体装置31に対する空中を伝播する放射ノイズを遮断する。導電性シールド40は、半導体装置31を覆うことで放射ノイズを半導体装置31に到達しにくくすることが出来る。導電性シールド40の大きさ及び形は、配線基板30からはみ出さず半導体装置31を覆うことが出来るものであればどのようなものでよい。導電性シールド40は、半導体装置31を覆うことと覆わないことの切替えが出来る。切替えは、ユーザが手動で設置することによって行われる。導電性シールド40が、半導体装置31を覆っている場合は放射ノイズを遮断し、覆っていない場合は放射ノイズに曝される。即ち、本発明の電磁耐性評価装置100は、半導体装置31を導電性シールド40で覆う場合と覆わない場合との二つを測定することで、半導体装置31が放電ノイズで誤動作を引き起こした場合に、誤動作は放射ノイズの影響が強いのか配線基板30を伝導する伝導ノイズの影響が強いのかを判定することを可能にする。   The conductive shield 40 blocks radiation noise propagating in the air with respect to the semiconductor device 31 when the discharge unit 20 applies discharge noise to the application unit 32. The conductive shield 40 can cover the semiconductor device 31 to make it difficult for radiation noise to reach the semiconductor device 31. The conductive shield 40 may have any size and shape as long as it can cover the semiconductor device 31 without protruding from the wiring substrate 30. The conductive shield 40 can be switched between covering and not covering the semiconductor device 31. The switching is performed by a user installing manually. When the conductive shield 40 covers the semiconductor device 31, the radiation noise is blocked, and when the conductive shield 40 does not cover the semiconductor device 31, the conductive shield 40 is exposed to the radiation noise. That is, the electromagnetic resistance evaluation apparatus 100 of the present invention measures two cases, when the semiconductor device 31 is covered with the conductive shield 40 and when it is not covered, so that the semiconductor device 31 malfunctions due to discharge noise. The malfunction makes it possible to determine whether the influence of radiation noise is strong or the influence of conduction noise conducted through the wiring board 30 is strong.

図4は、導電性シールド40が半導体装置31を覆っていないときの本発明の電磁耐性評価装置100の部分断面図である。図5は、導電性シールド40が半導体装置31を覆っているときの本発明の電磁耐性評価装置100の部分断面図である。図4及び図5を参照して、本発明の電磁耐性評価装置100における半導体装置31の誤動作が、伝導ノイズと放射ノイズとのどちらの影響に基づくものかを判定する方法を説明する。図4を参照すると、半導体装置31と印加部32とは、配線38を介して接続している。放電部20から印加部32へ放電ノイズが印加されると、伝導ノイズAは配線38を伝導して半導体装置31のパッケージ部31aに到達する。さらに、伝導ノイズAは、半導体装置31の内部配線31bへ侵入する。また、放射ノイズBは、空中を伝播し半導体装置31のパッケージ部31aに到達し、内部配線31bに侵入する。半導体装置31は、侵入したこれら放電ノイズによって誤動作を引き起こす虞がある。   FIG. 4 is a partial cross-sectional view of the electromagnetic resistance evaluation apparatus 100 of the present invention when the conductive shield 40 does not cover the semiconductor device 31. FIG. 5 is a partial cross-sectional view of the electromagnetic resistance evaluation apparatus 100 of the present invention when the conductive shield 40 covers the semiconductor device 31. With reference to FIG.4 and FIG.5, the method to determine whether the malfunction of the semiconductor device 31 in the electromagnetic tolerance evaluation apparatus 100 of this invention is based on the influence of conduction noise or radiation noise is demonstrated. Referring to FIG. 4, the semiconductor device 31 and the application unit 32 are connected via a wiring 38. When discharge noise is applied from the discharge unit 20 to the application unit 32, the conduction noise A is conducted through the wiring 38 and reaches the package unit 31 a of the semiconductor device 31. Further, the conduction noise A enters the internal wiring 31 b of the semiconductor device 31. Further, the radiation noise B propagates in the air, reaches the package part 31a of the semiconductor device 31, and enters the internal wiring 31b. The semiconductor device 31 may cause malfunction due to these intruding discharge noises.

図5を参照すると、伝導ノイズAは図4と同様に配線38を伝導し半導体装置31へ到達する。しかし図5では、導電性シールド40が半導体装置31を覆っているため、放射ノイズBは遮断され半導体装置31に到達しにくくなる。つまり、放射ノイズの影響を受けない状態での電磁耐性評価を行うことが出来る。また、導電性シールド40は非接触部41を含んでいる。非接触部41は、導電性シールド40と配線38とが接触しないように構成されたものである。非接触部41は、例えば非導電性のコーティング材が導電性シールド40の配線基板30との接地面に施される方法や、導電性シールド40の配線基板30との接触面が切り欠きされて、配線38と接触しないように構成する方法などが可能である。   Referring to FIG. 5, the conduction noise A reaches the semiconductor device 31 through the wiring 38 as in FIG. 4. However, in FIG. 5, since the conductive shield 40 covers the semiconductor device 31, the radiated noise B is blocked and does not easily reach the semiconductor device 31. That is, it is possible to perform an electromagnetic resistance evaluation in a state not affected by radiation noise. Further, the conductive shield 40 includes a non-contact portion 41. The non-contact portion 41 is configured so that the conductive shield 40 and the wiring 38 do not contact each other. In the non-contact portion 41, for example, a method in which a non-conductive coating material is applied to the grounding surface of the conductive shield 40 with the wiring substrate 30, or a contact surface of the conductive shield 40 with the wiring substrate 30 is notched. Further, a method of configuring the wiring 38 so as not to contact the wiring 38 is possible.

図6は、図5に示した本発明の電磁耐性評価装置100の部分断面図にリード線70を加えた断面図である。本発明の電磁耐性評価装置100は、導電性シールド40と基準電位供給部50とをリード線で接続することも出来る。図6を参照すると、導電性シールド40と基準電位供給部50とをリード線70が接続している。導電性シールド40と基準電位供給部50とをリード線70で接続することによって、導電性シールド40を電位的に安定化させるため、より正確な電磁耐性評価が可能となる。   6 is a cross-sectional view in which a lead wire 70 is added to the partial cross-sectional view of the electromagnetic resistance evaluation apparatus 100 of the present invention shown in FIG. The electromagnetic resistance evaluation apparatus 100 of the present invention can also connect the conductive shield 40 and the reference potential supply unit 50 with a lead wire. Referring to FIG. 6, the lead wire 70 connects the conductive shield 40 and the reference potential supply unit 50. By connecting the conductive shield 40 and the reference potential supply unit 50 with the lead wire 70, the conductive shield 40 is stabilized in terms of potential, so that more accurate electromagnetic resistance evaluation can be performed.

図7は、放射ノイズが載りやすい波長λ(m)と配線38の長さ(m)の関係を示した図である。配線長がλ/2に比例するとき放射ノイズは配線38に乗りやすくなる。   FIG. 7 is a diagram showing the relationship between the wavelength λ (m) on which radiation noise is likely to be placed and the length (m) of the wiring 38. When the wiring length is proportional to λ / 2, radiation noise is likely to ride on the wiring 38.

図8は、本発明の電磁耐性評価方法の実施の形態による処理動作を示したフローチャートである。図8を参照して、本発明の実施の形態による処理動作を説明する。   FIG. 8 is a flowchart showing the processing operation according to the embodiment of the electromagnetic resistance evaluation method of the present invention. With reference to FIG. 8, the processing operation according to the embodiment of the present invention will be described.

半導体装置31が導電性シールド40に覆われていない状態で、配線基板30の電源部33は外部から電源を供給される。発振器35は、電源が供給されると半導体装置31にクロック信号を供給する。クロック信号が供給されている状態でリセット部36を動作させると、半導体装置31は内部に含まれるプログラムを実行する。結果出力部37は、半導体装置31に含まれるプログラムの実行結果を出力する。本説明では結果出力部37はLEDであるとする。実行結果は、正常に処理動作していることを示す正常動作の情報(LED点滅とする)と、誤動作を示す誤動作の情報(LED点灯及びLED消灯とする)を含む。ユーザは、LEDの点滅を確認し半導体装置31が正常動作であることを判断する(ステップS01)。   In a state where the semiconductor device 31 is not covered with the conductive shield 40, the power supply unit 33 of the wiring board 30 is supplied with power from the outside. The oscillator 35 supplies a clock signal to the semiconductor device 31 when power is supplied. When the reset unit 36 is operated while the clock signal is supplied, the semiconductor device 31 executes a program included therein. The result output unit 37 outputs the execution result of the program included in the semiconductor device 31. In this description, it is assumed that the result output unit 37 is an LED. The execution result includes information on normal operation indicating that the processing operation is normally performed (LED blinking) and information on malfunction indicating malfunction (LED lighting and LED extinguishing). The user confirms the blinking of the LED and determines that the semiconductor device 31 is operating normally (step S01).

放電部20は、ユーザ操作によって配線基板30の印加部32に任意の放電ノイズを印加する。結果出力部37は、任意の放電ノイズが印加された後の半導体装置31の実行結果を出力する。ここでユーザは、LEDが点灯又は消灯する誤動作の情報を確認すると、誤動作を引き起こした放電ノイズの放電電圧を確認する。確認した放電電圧に基づき、半導体装置31のノイズ耐量1を取得する(ステップS02)。ノイズ耐量1は、半導体装置31が導電性シールド40によって覆われていない場合のノイズ耐量を示す。   The discharge unit 20 applies arbitrary discharge noise to the application unit 32 of the wiring board 30 by a user operation. The result output unit 37 outputs the execution result of the semiconductor device 31 after any discharge noise is applied. Here, when the user confirms the information of the malfunction that the LED is turned on or off, the user confirms the discharge voltage of the discharge noise that caused the malfunction. Based on the confirmed discharge voltage, the noise tolerance 1 of the semiconductor device 31 is acquired (step S02). The noise tolerance 1 indicates the noise tolerance when the semiconductor device 31 is not covered by the conductive shield 40.

ここで、ノイズ耐量の算出方法を説明する。図9は、ノイズ耐量の算出方法を示したフローチャートである。図9のステップS10は、図8のステップS01と同様である。評価対象の半導体装置31は、内部に有するプログラムを実行する。結果出力部37は半導体装置31のプログラムの実行結果を出力する。ユーザは、結果出力部37のLEDの点滅を確認し半導体装置31の正常動作を判断する(ステップS10)。   Here, a method for calculating the noise tolerance will be described. FIG. 9 is a flowchart showing a method for calculating the noise tolerance. Step S10 in FIG. 9 is the same as step S01 in FIG. The semiconductor device 31 to be evaluated executes an internal program. The result output unit 37 outputs the execution result of the program of the semiconductor device 31. The user confirms the blinking of the LED of the result output unit 37 and determines normal operation of the semiconductor device 31 (step S10).

放電部20は、ユーザ入力によって印加する放電ノイズの放電電圧v(kV)と、最大印加回数Nとを設定される(ステップS11)。放電部20は、設定された放電電圧v(kV)を放電部20から配線基板30の印加部32へ印加する(ステップS12)。   The discharge unit 20 is set with a discharge voltage v (kV) of discharge noise applied by a user input and a maximum application count N (step S11). The discharge unit 20 applies the set discharge voltage v (kV) from the discharge unit 20 to the application unit 32 of the wiring board 30 (step S12).

配線基板30の結果出力部37は、放電電圧v(kV)の放電ノイズが印加された後の半導体装置31の実行結果を出力する。ユーザは、実行結果が正常動作の情報(LEDの点滅)と誤動作の情報(LEDの点灯又は消灯)とのどちらであるかを判定する(ステップS13)。   The result output unit 37 of the wiring board 30 outputs the execution result of the semiconductor device 31 after the discharge noise of the discharge voltage v (kV) is applied. The user determines whether the execution result is normal operation information (LED blinking) or malfunction information (LED lighting or extinguishing) (step S13).

結果出力部37の出力情報が誤動作の情報(LEDの点灯又は消灯)である場合は、ユーザは誤動作の情報に基づき誤動作を起こした放電ノイズの放電電圧v(kV)から1(kV)を引いた値をノイズ耐量に決定する(ステップS14)。   When the output information of the result output unit 37 is malfunction information (LED is turned on or off), the user subtracts 1 (kV) from the discharge voltage v (kV) of the discharge noise causing malfunction based on the malfunction information. The determined value is determined as the noise tolerance (step S14).

結果出力部37の出力情報が正常動作の情報(LED点滅)である場合は、ユーザは再び放電部20に同じ放電電圧の放電ノイズを印加させるコマンドを入力する。放電部20は同じ放電電圧の放電ノイズを印加させるコマンドを取得すると、放電電圧v(kV)の印加回数nが最大印加回数Nに到達したかどうかを判定する(ステップS15)。放電部20が一定の回数の放電ノイズを与えている最中に結果出力部37の出力情報を取得する方法でもよい。   When the output information of the result output unit 37 is normal operation information (LED blinking), the user inputs a command for causing the discharge unit 20 to apply discharge noise of the same discharge voltage again. When the discharge unit 20 obtains a command for applying discharge noise of the same discharge voltage, the discharge unit 20 determines whether or not the number n of application times of the discharge voltage v (kV) has reached the maximum number N (step S15). A method may be used in which the output information of the result output unit 37 is acquired while the discharge unit 20 is giving a certain number of discharge noises.

放電部20は、放電電圧v(kV)の放電ノイズの印加回数nが最大印加回数Nに到達していない場合、印加回数に1を加える(ステップS16)。   The discharge unit 20 adds 1 to the number of times of application when the number n of times of application of the discharge noise of the discharge voltage v (kV) has not reached the maximum number N of times of application (step S16).

放電部20は、放電電圧v(kV)の放電ノイズの印加回数nが最大印加回数Nに到達した場合、印加を行わない。ユーザは、放電電圧v(kV)を上げるか否かを判定する(ステップS17)。   The discharge unit 20 does not perform application when the number n of application times of discharge noise of the discharge voltage v (kV) reaches the maximum number N of application times. The user determines whether or not to increase the discharge voltage v (kV) (step S17).

ユーザが放電電圧v(kV)を上げると判定した場合、放電電圧v(kV)に1(kV)加える(ステップS18)。   When it is determined that the user increases the discharge voltage v (kV), 1 (kV) is added to the discharge voltage v (kV) (step S18).

ユーザが放電電圧v(kV)を上げないと判定した場合、放電電圧v(kV)をノイズ耐量に決定する(ステップS19)。以上、ノイズ耐量の算出方法について説明したが、放電ノイズの放電電圧v(kV)の電圧を上げる単位は1(kV)に限るものではない。   When it is determined that the user does not increase the discharge voltage v (kV), the discharge voltage v (kV) is determined as noise immunity (step S19). The noise tolerance calculation method has been described above, but the unit for increasing the discharge voltage v (kV) of the discharge noise is not limited to 1 (kV).

図8を参照して、次に、ユーザは導電性シールド40を用いて半導体装置31を覆う。導電性シールド40で覆われた半導体装置31は、ステップS01と同様に電源が供給されると、発振器部35よりクロック信号が供給される。リセット部36の動作によって、半導体装置31に含まれるプログラムを実行し、結果出力部37はプログラムの実行結果を放電受容制御部32へ出力する。ユーザは、結果出力部37から提供された情報が正常動作の情報(LED点滅)であることを確認する(ステップS03)。   Referring to FIG. 8, the user then covers semiconductor device 31 using conductive shield 40. The semiconductor device 31 covered with the conductive shield 40 is supplied with a clock signal from the oscillator unit 35 when power is supplied as in step S01. The program included in the semiconductor device 31 is executed by the operation of the reset unit 36, and the result output unit 37 outputs the execution result of the program to the discharge acceptance control unit 32. The user confirms that the information provided from the result output unit 37 is normal operation information (LED blinking) (step S03).

ステップS02及び図9のフローチャート同様にノイズ耐量2を取得する。ノイズ耐量2は、導電性シールド40で覆われた半導体装置31のノイズ耐量である(ステップS04)。   Similar to the flowchart of step S02 and FIG. 9, the noise tolerance 2 is acquired. The noise tolerance 2 is the noise tolerance of the semiconductor device 31 covered with the conductive shield 40 (step S04).

ユーザは、ノイズ耐量1とノイズ耐量2とを比較する(ステップS05)。ノイズ耐量1とノイズ耐量2とが等しい場合は、導電性シールド40による放射ノイズの遮断効果は少なく、誤動作の原因は伝導ノイズとして特定される(ステップS06)。ノイズ耐量2がノイズ耐量1よりも大きい場合は、導電性シールド40による放射ノイズの遮断効果が大きいことがわかり、誤動作の原因は放射ノイズとして特定される(ステップS07)。ノイズ耐量1がノイズ耐量2よりも大きい場合は、伝導ノイズと放射ノイズとの影響の関係性がはっきりしない(ステップS08)。半導体装置31の動作状態、放電状態、導電性シールド40への帯電状態など他の原因を調べる(ステップS09)。   The user compares the noise tolerance 1 and the noise tolerance 2 (step S05). When the noise immunity 1 and the noise immunity 2 are equal, the effect of blocking the radiation noise by the conductive shield 40 is small, and the cause of the malfunction is specified as the conduction noise (step S06). When the noise tolerance 2 is larger than the noise tolerance 1, it can be seen that the radiation shield effect of the conductive shield 40 is great, and the cause of the malfunction is specified as the radiation noise (step S07). When the noise tolerance 1 is larger than the noise tolerance 2, the relationship between the influence of the conduction noise and the radiation noise is not clear (step S08). Other causes such as the operating state, the discharging state, and the charging state of the conductive shield 40 of the semiconductor device 31 are examined (step S09).

本発明の電磁耐性評価方法及び電磁耐性評価装置100は、評価対象の半導体装置31が放電ノイズによって誤動作を生じてしまう場合に、誤動作の原因が配線基板30を伝導する伝導ノイズと空中を伝播する放射ノイズとのどちらの影響が大きいのかを評価することが出来る。何故なら、半導体装置31を放射ノイズから導電性シールド40によって遮断することで放射ノイズの影響を排除することが出来るからである。このように誤動作の原因を特定することによって、配線基板30と半導体装置31とのどちらを対処すれば良いかが明確になり半導体装置の開発をより効率的に経済的に行うことが可能となる。   In the electromagnetic resistance evaluation method and the electromagnetic resistance evaluation apparatus 100 according to the present invention, when the semiconductor device 31 to be evaluated malfunctions due to discharge noise, the cause of malfunction propagates through the air and conduction noise conducted through the wiring board 30. It is possible to evaluate which of the influence of radiation noise is greater. This is because the influence of the radiation noise can be eliminated by blocking the semiconductor device 31 from the radiation noise by the conductive shield 40. By specifying the cause of the malfunction as described above, it becomes clear which of the wiring board 30 and the semiconductor device 31 should be dealt with, and the development of the semiconductor device can be performed more efficiently and economically. .

本発明の実施の形態では、半導体装置31の具体例として半導体集積回路などが挙げられる。また、半導体装置31はプログラムを有する例を示しているが半導体装置31はプログラムを含まずハードウエアで実現されるものでもよい。その場合、リセット部36のリセット信号によって、ハードウエアの動作が実行され、実行結果が結果出力部37に出力される。結果出力部37の構成例は上述したLED等が例示できる。配線基板30は、具体例としてプリント基板が例示されるが、半導体装置を動作させる部品と配線等を実装出来るものであればよい。印加部32は、導電性を有する金属部材等が挙げられるがこれに限るものではない。   In the embodiment of the present invention, a semiconductor integrated circuit or the like is given as a specific example of the semiconductor device 31. Moreover, although the semiconductor device 31 has shown the example which has a program, the semiconductor device 31 does not contain a program and may be implement | achieved by hardware. In that case, the hardware operation is executed by the reset signal of the reset unit 36, and the execution result is output to the result output unit 37. The configuration example of the result output unit 37 can be exemplified by the LED described above. The printed circuit board 30 is exemplified as a specific example of the wiring board 30, but any wiring board 30 may be used as long as it can mount components and wirings for operating the semiconductor device. Examples of the application unit 32 include, but are not limited to, a conductive metal member.

図1は、特許文献1の電磁環境評価システム装置の概略構成を示す一部縦断側面図である。FIG. 1 is a partially longitudinal side view showing a schematic configuration of an electromagnetic environment evaluation system apparatus of Patent Document 1. As shown in FIG. 図2は、特許文献2の静電破壊試験の模式構成図である。FIG. 2 is a schematic configuration diagram of the electrostatic breakdown test of Patent Document 2. 図3は、本発明の電磁耐性評価装置100の構成例を示した斜視図である。FIG. 3 is a perspective view showing a configuration example of the electromagnetic resistance evaluation apparatus 100 of the present invention. 図4は、導電性シールド40が半導体装置31を覆っていないときの本発明の電磁耐性評価装置100の部分断面図である。FIG. 4 is a partial cross-sectional view of the electromagnetic resistance evaluation apparatus 100 of the present invention when the conductive shield 40 does not cover the semiconductor device 31. 図5は、導電性シールド40が半導体装置31を覆っているときの本発明の電磁耐性評価装置100の部分断面図である。FIG. 5 is a partial cross-sectional view of the electromagnetic resistance evaluation apparatus 100 of the present invention when the conductive shield 40 covers the semiconductor device 31. 図6は、図5に示した本発明の電磁耐性評価装置100の部分断面図にリード線70を加えた断面図である。6 is a cross-sectional view in which a lead wire 70 is added to the partial cross-sectional view of the electromagnetic resistance evaluation apparatus 100 of the present invention shown in FIG. 図7は、放射ノイズが載りやすい波長λ(m)と配線38の長さ(m)の関係を示した図である。FIG. 7 is a diagram showing the relationship between the wavelength λ (m) on which radiation noise is likely to be placed and the length (m) of the wiring 38. 図8は、本発明の電磁耐性評価方法の実施の形態による処理動作を示したフローチャートである。FIG. 8 is a flowchart showing the processing operation according to the embodiment of the electromagnetic resistance evaluation method of the present invention. 図9は、本発明の電磁耐性評価方法のノイズ耐量を求める方法を示したフローチャートである。FIG. 9 is a flowchart showing a method for obtaining the noise immunity of the electromagnetic immunity evaluation method of the present invention.

符号の説明Explanation of symbols

1 理想屋内空間構成体
2 送信機
3 送信アンテナ
4 受信機
5 受信アンテナ
6 可換壁材
7 可換天井材
8 可換床材
9 電波吸収体
10 絶縁テーブル
11 磁気テープ
12 MRヘッド
13 ESDガン
14 静電気
15 プローブ
16 高速オシロスコープ
20 放電部
30 配線基板
31 半導体装置
31a パッケージ部
31b 内部配線
32 印加部
33 電源部
34 配線基板GND部
35 発振器部
36 リセット部
37 結果出力部
38 配線
40 導電性シールド
41 非接触部
50 基準電位供給部
60 支柱
70 リード線
DESCRIPTION OF SYMBOLS 1 Ideal indoor space structure body 2 Transmitter 3 Transmitting antenna 4 Receiver 5 Receiving antenna 6 Replaceable wall material 7 Replaceable ceiling material 8 Replaceable flooring material 9 Wave absorber 10 Insulating table 11 Magnetic tape 12 MR head 13 ESD gun 14 Static electricity 15 Probe 16 High-speed oscilloscope 20 Discharge part 30 Wiring board 31 Semiconductor device 31a Package part 31b Internal wiring 32 Application part 33 Power supply part 34 Wiring board GND part 35 Oscillator part 36 Reset part 37 Result output part 38 Wiring 40 Conductive shield 41 Non Contact portion 50 Reference potential supply portion 60 Post 70 Lead wire

Claims (9)

配線基板に実装された半導体装置の電磁耐性評価方法であって、
前記半導体装置を動作させ、
前記半導体装置の外部から第1放電ノイズを印加し、
前記第1放電ノイズに基づく前記半導体装置の第1誤動作の情報を出力し、
導電性シールドを用いて前記半導体装置を覆い、
前記導電性シールドを含む前記配線基板に第2放電ノイズを印加し、
前記第2放電ノイズに基づく前記導電性シールドで覆われた前記半導体装置の第2誤動作の情報を出力して、
配線基板に実装された半導体装置の電磁耐性評価を行う電磁耐性評価方法。
An electromagnetic resistance evaluation method for a semiconductor device mounted on a wiring board,
Operating the semiconductor device;
Applying a first discharge noise from outside the semiconductor device;
Outputting information on a first malfunction of the semiconductor device based on the first discharge noise;
Covering the semiconductor device using a conductive shield,
Applying a second discharge noise to the wiring board including the conductive shield;
Outputting information on a second malfunction of the semiconductor device covered with the conductive shield based on the second discharge noise;
An electromagnetic resistance evaluation method for evaluating electromagnetic resistance of a semiconductor device mounted on a wiring board.
請求項1に記載の電磁耐性評価方法であって、
前記第1誤動作の情報と前記第1放電ノイズの放電電圧とに基づいて前記半導体装置の第1ノイズ耐量を求め、
前記第2誤動作の情報と前記第2放電ノイズの放電電圧とに基づいて前記導電性シールドで覆われた前記半導体装置の第2ノイズ耐量を求める
電磁耐性評価方法。
The electromagnetic resistance evaluation method according to claim 1,
Obtaining a first noise tolerance of the semiconductor device based on the information on the first malfunction and the discharge voltage of the first discharge noise;
An electromagnetic resistance evaluation method for obtaining a second noise tolerance of the semiconductor device covered with the conductive shield based on the second malfunction information and a discharge voltage of the second discharge noise.
請求項2に記載の電磁耐性評価方法であって、
更に、前記第1ノイズ耐量と前記第2ノイズ耐量とを比較する
電磁耐性評価方法。
The electromagnetic resistance evaluation method according to claim 2,
Furthermore, the electromagnetic noise evaluation method of comparing the first noise tolerance and the second noise tolerance.
請求項1乃至3の何れか一項に記載の電磁耐性評価方法であって、
前記半導体装置はプログラムを有し、
前記配線基板は、前記プログラムの実行結果を出力する結果出力部と、前記半導体装置と配線を介して接続される印加部とを備え、
前記半導体装置の動作は前記プログラムを実行することによりなされ、
前記第1放電ノイズの印加は前記印加部になされ、
前記結果出力部が前記第1誤動作の情報を出力し、
前記第2放電ノイズの印加は前記印加部になされ、
前記結果出力部が前記第2誤動作の情報を出力する
電磁耐性評価方法。
The electromagnetic resistance evaluation method according to any one of claims 1 to 3,
The semiconductor device has a program,
The wiring board includes a result output unit that outputs an execution result of the program, and an application unit connected to the semiconductor device via a wiring,
The operation of the semiconductor device is performed by executing the program,
The first discharge noise is applied to the application unit,
The result output unit outputs information on the first malfunction,
The second discharge noise is applied to the application unit,
The electromagnetic resistance evaluation method in which the result output unit outputs information on the second malfunction.
請求項1乃至4の何れか一項に記載の電磁耐性評価方法であって、
前記導電性シールドを用いて前記半導体装置を覆うことは、
リード線を介して前記導電性シールドを前記配線基板の外部の基準電位供給部に接続すること
を含む
電磁耐性評価方法。
An electromagnetic resistance evaluation method according to any one of claims 1 to 4,
Covering the semiconductor device using the conductive shield,
An electromagnetic resistance evaluation method comprising: connecting the conductive shield to a reference potential supply unit outside the wiring board via a lead wire.
半導体装置と前記半導体装置の動作結果を出力する結果出力部とを有する配線基板と、
前記半導体装置の外部から放電ノイズを印加する放電部と
を具備し、
前記配線基板は、
前記半導体装置を覆って前記放電ノイズの印加に基づく放射ノイズを遮断する導電性シールド
を備え、前記導電性シールドは前記半導体装置を覆って前記放射ノイズを遮断することと、覆わずに前記放射ノイズに曝すことを切替え可能であり、前記結果出力部は前記導電性シールドが前記半導体装置を覆っていないときの第1放電ノイズに基づく前記半導体装置の第1誤動作の情報と、前記導電性シールドが前記半導体装置を覆うときの第2放電ノイズに基づく前記半導体装置の第2誤動作の情報とを出力する
電磁耐性評価装置。
A wiring board having a semiconductor device and a result output unit for outputting an operation result of the semiconductor device;
A discharge unit for applying discharge noise from the outside of the semiconductor device;
The wiring board is
A conductive shield that covers the semiconductor device and blocks radiation noise based on the application of the discharge noise; the conductive shield covers the semiconductor device to block the radiation noise; and the radiation noise without covering the semiconductor device Exposure of the semiconductor device can be switched, and the output unit of the result is information on a first malfunction of the semiconductor device based on first discharge noise when the conductive shield does not cover the semiconductor device, and the conductive shield An electromagnetic resistance evaluation apparatus that outputs information on a second malfunction of the semiconductor device based on second discharge noise when covering the semiconductor device.
請求項6に記載の電磁耐性評価装置であって、
前記配線基板は、
前記半導体装置と配線を介して接続し、前記放電ノイズが印加される印加部
を備える
電磁耐性評価装置。
The electromagnetic resistance evaluation apparatus according to claim 6,
The wiring board is
An electromagnetic resistance evaluation apparatus comprising: an application unit that is connected to the semiconductor device via a wiring and to which the discharge noise is applied.
請求項6又は7に記載の電磁耐性評価装置であって、
前記配線基板の外部の基準電位供給部と、
前記導電性シールドと前記基準電位供給部とを接続するリード線と、
を更に備える
電磁耐性評価装置。
The electromagnetic resistance evaluation apparatus according to claim 6 or 7,
A reference potential supply unit outside the wiring board;
A lead wire connecting the conductive shield and the reference potential supply unit;
An electromagnetic resistance evaluation apparatus.
請求項6乃至8の何れか一項に記載の電磁耐性評価装置であって、
前記半導体装置はプログラムを有し、
前記結果出力部は前記プログラムの実行結果を出力する
電磁耐性評価装置。
The electromagnetic resistance evaluation apparatus according to any one of claims 6 to 8,
The semiconductor device has a program,
The result output unit outputs an execution result of the program.
JP2008029747A 2008-02-08 2008-02-08 Method and system for evaluating electromagnetic resistance Withdrawn JP2009186444A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008029747A JP2009186444A (en) 2008-02-08 2008-02-08 Method and system for evaluating electromagnetic resistance

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008029747A JP2009186444A (en) 2008-02-08 2008-02-08 Method and system for evaluating electromagnetic resistance

Publications (1)

Publication Number Publication Date
JP2009186444A true JP2009186444A (en) 2009-08-20

Family

ID=41069821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008029747A Withdrawn JP2009186444A (en) 2008-02-08 2008-02-08 Method and system for evaluating electromagnetic resistance

Country Status (1)

Country Link
JP (1) JP2009186444A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195489A (en) * 2018-05-10 2019-11-14 株式会社三共 Game machine
JP2021087855A (en) * 2021-03-05 2021-06-10 株式会社三共 Game machine

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019195489A (en) * 2018-05-10 2019-11-14 株式会社三共 Game machine
JP7128652B2 (en) 2018-05-10 2022-08-31 株式会社三共 game machine
JP2021087855A (en) * 2021-03-05 2021-06-10 株式会社三共 Game machine
JP7150919B2 (en) 2021-03-05 2022-10-11 株式会社三共 game machine

Similar Documents

Publication Publication Date Title
US8981790B2 (en) Electronic device and noise current measuring method
US7772856B2 (en) Electromagnetic wave generation source searching method and current probe used therefor
TWI435089B (en) Eelectrostatic field interference testing apparatus and method thereof
JP7216397B2 (en) Magnetic field space distribution detector
JP2009002788A (en) Electromagnetic wave measuring method and electromagnetic wave measuring device
JP2009186444A (en) Method and system for evaluating electromagnetic resistance
JP4848799B2 (en) Circuit board having junction current or voltage detection and adjustment function, and electronic device mounted with the same
KR20190115272A (en) Apparatus and method for forming electric field for evaluating radiated susceptibility in reverberation chamber
JP5700261B2 (en) Fluctuating electric field tolerance inspection device for electronic equipment, Fluctuating electric field tolerance inspection method for electronic equipment
Deutschmann et al. Near field measurements to predict the electromagnetic emission of integrated circuits
JP6554449B2 (en) Radiation immunity test apparatus and radiation immunity test method
US20140132255A1 (en) Surface current probe
Hackl et al. Calculation of very near field radiated emission of a straight cable harness
Ostermann et al. Characterization of the EME of integrated circuits with the help of the IEC standard 61967 [electromagnetic emission]
JP6924227B2 (en) A substrate and an image forming apparatus having the substrate
Vanhee et al. Towards realistic test levels for bulk current injection up to 6 GHz
Korber et al. Study of field coupling mechanism at susceptibility testing of automotive components in the Gigahertz range
Funato et al. Application of a magnetic near-field probe to the differentiation of defective connections
Funato et al. A study on correlation between the PCB layout and EMI from chassis
Robert Bosch GmbH Electromagnetic compatibility (EMC) and interference suppression
Moilanen EMC Measurement Feasibility Study for Automated Test System
Trzcinka The identification method of the sources of radiated electromagnetic disturbances on the basis of measurements in the near-field zone
CN117269708A (en) MOSFET near-field electromagnetic radiation testing method
JP2014116839A (en) Antenna structure, radio communication device, and antenna inspection method
Pfaff Electromagnetic compatibility (EMC) and interference suppression

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110510