JP2009186444A - Method and system for evaluating electromagnetic resistance - Google Patents
Method and system for evaluating electromagnetic resistance Download PDFInfo
- Publication number
- JP2009186444A JP2009186444A JP2008029747A JP2008029747A JP2009186444A JP 2009186444 A JP2009186444 A JP 2009186444A JP 2008029747 A JP2008029747 A JP 2008029747A JP 2008029747 A JP2008029747 A JP 2008029747A JP 2009186444 A JP2009186444 A JP 2009186444A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- noise
- discharge
- electromagnetic resistance
- conductive shield
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Pinball Game Machines (AREA)
Abstract
Description
本発明は、電磁耐性評価方法及び装置に関する。 The present invention relates to an electromagnetic resistance evaluation method and apparatus.
遊戯装置(パチンコ)用に使用される半導体装置は、電磁ノイズ等が非常に多い半導体装置にとって劣悪な環境下に置かれる場合が多い。また、遊戯装置の他にも、静電気ノイズ、電磁界ノイズ等に起因する電子機器の誤動作が問題になっている。そのような中で、電磁ノイズに対する評価方法が考えられている。 A semiconductor device used for an amusement device (pachinko) is often placed in a poor environment for a semiconductor device having a large amount of electromagnetic noise or the like. In addition to game machines, malfunctions of electronic devices caused by static noise, electromagnetic field noise, and the like have become a problem. Under such circumstances, an evaluation method for electromagnetic noise has been considered.
特許文献1には、様々な屋内環境に対する各種の電波通信特性を測定、評価することの可能な電磁環境評価方法及びシステム装置が提案されている。図1は、特許文献1の電磁環境評価システム装置の概略構成を示す一部縦断側面図である。図1を参照すると、電磁環境評価システム装置は、現実屋内空間を構成する際に適用される建築材料とそれぞれ材質的に等価の可換壁材6、可換天井材7及び可換床材8を組み合わせてなり、かつ、その外周面の全領域に外界との電磁的な連続性を遮断する電波吸収体9を設定してなる理想屋内空間構成体1を設ける。理想屋内空間構成体1の任意の二点間電波の送受信(送信機2、送信アンテナ3、受信機4、受信アンテナ5)を行って各種電波通信特性を測定する。この測定結果に基づき、可換壁材6、可換天井材7及び可換床材8の材質の組み合わせにより決定付けられる理想屋内空間の電磁環境や、各種構造物の種別、材質及び配置場所により決定付けられる理想屋内空間の電磁環境を正確に評価することが出来るというものである。
特許文献2には、静電破壊試験に関する技術が開示されている。図2は、特許文献2の静電破壊試験の模式構成図である。図2を参照すると、この静電破壊試験装置は、絶縁テーブル10の上に試験対象である磁器テープ11を信号記録面を上面に向けて載置し、AMRヘッドやGMRヘッドなどのMRヘッド12を所定の圧力で押圧する。ヘッドの押圧位置から所定の距離を離間した位置で、ESDガン(ESDシミュレータ)13から静電気14を発生させ、磁気テープ11に放電する。このときのMRヘッド12から流れるESD電流IESDをプローブ15を介して高速オシロスコープ16により測定するというものである。
遊戯装置(パチンコ)用等の半導体装置は、使用される外部環境から大きな電磁ノイズを受け誤動作を起こす虞があり、その対策が要求されている。誤動作の原因追求のためには、これらの電磁ノイズが伝導ノイズによるものなのか、放射ノイズによるものなのかを切り分ける必要がある。特許文献1及び2の技術は公開されているものの、誤動作を起こす電磁ノイズの原因の切り分けのための手法や装置については知られていない。
A semiconductor device for a game machine (pachinko) or the like may cause a malfunction due to a large electromagnetic noise from an external environment to be used, and countermeasures are required. In order to pursue the cause of malfunction, it is necessary to determine whether these electromagnetic noises are caused by conduction noise or radiation noise. Although the techniques of
以下に、発明を実施するための最良の形態(実施例)で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための最良の形態・実施例の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。 Hereinafter, means for solving the problems will be described using the reference numerals used in the best mode for carrying out the invention (example) in parentheses. This reference numeral is added to clarify the correspondence between the description of the claims and the description of the best mode for carrying out the invention / example, and is described in the claims. It should not be used to interpret the technical scope of the invention.
本発明の電磁耐性評価方法は、配線基板(30)に実装された半導体装置(31)の電磁耐性評価方法であって、半導体装置(31)を動作させ、半導体装置(31)の外部から第1放電ノイズを印加し、第1放電ノイズに基づく半導体装置(31)の第1誤動作の情報を出力し、導電性シールド(40)を用いて半導体装置(31)を覆い、導電性シールド(40)を含む配線基板(30)に第2放電ノイズを印加し、第2放電ノイズに基づく導電性シールド(40)で覆われた半導体装置(31)の第2誤動作の情報を出力して、配線基板(30)に実装された半導体装置(31)の電磁耐性評価を行う。このような電磁耐性評価方法は、導電性シールド(40)が半導体装置(31)に誤動作を引き起こす放電ノイズのうちの放射ノイズを遮断した中で、電磁耐性評価を行うことが出来る。 The electromagnetic resistance evaluation method according to the present invention is an electromagnetic resistance evaluation method for a semiconductor device (31) mounted on a wiring board (30). The semiconductor device (31) is operated and the semiconductor device (31) is operated from outside the semiconductor device (31). 1 discharge noise is applied, information on the first malfunction of the semiconductor device (31) based on the first discharge noise is output, the semiconductor device (31) is covered with the conductive shield (40), and the conductive shield (40 The second discharge noise is applied to the wiring board (30) including the semiconductor device (31), and the second malfunction information of the semiconductor device (31) covered with the conductive shield (40) based on the second discharge noise is output. The electromagnetic resistance of the semiconductor device (31) mounted on the substrate (30) is evaluated. Such an electromagnetic resistance evaluation method can perform electromagnetic resistance evaluation while the conductive shield (40) blocks radiation noise among discharge noises that cause malfunction in the semiconductor device (31).
本発明の電磁耐性評価方法は、半導体装置の放電ノイズに基づく誤動作が、伝導ノイズと放射ノイズとのどちらの影響が大きいかを評価することができ、誤動作の原因追求の特定につなげることが可能となる。 The electromagnetic immunity evaluation method of the present invention can evaluate whether a malfunction based on discharge noise of a semiconductor device has a larger effect of conduction noise or radiation noise, and can be used to identify the cause of malfunction. It becomes.
以下、添付図面を参照して本発明の実施の形態による電磁耐性評価方法を説明する。 Hereinafter, an electromagnetic resistance evaluation method according to an embodiment of the present invention will be described with reference to the accompanying drawings.
本発明の電磁耐性評価方法の実施の形態を説明する。図3は、本発明の電磁耐性評価方法を実施する電磁耐性評価装置100の構成例を示した斜視図である。図3を参照すると、本発明の実施の形態による電磁耐性評価装置100は、放電部20と、配線基板30と、導電性シールド40と、基準電位供給部50と、支柱60と、リード線70とを具備する。
An embodiment of the electromagnetic resistance evaluation method of the present invention will be described. FIG. 3 is a perspective view showing a configuration example of an electromagnetic
放電部20はESDガンなどからなり、放電電圧の調整機能、放電回数の設定機能及び表示機能を有する。放電部20は、設定に基づく放電電圧の放電ノイズを設定された印加回数で配線基板30へ印加する。配線基板30は、放電部20から任意の放電電圧の放電ノイズを印加される。導電性シールド40は、銅、アルミ、鉄などの高い誘電率と高い透磁率とを有する材料などからなり、空中を伝播する放射ノイズを遮断することができる。基準電位供給部50は、配線基板30の電位を安定化させるために備わる。支柱60は、配線基板30と基準電位供給部50とが接触しないように支持する。リード線70は、放電部20によって印加された後の導電性シールド40の電位を安定化させるために、導電性シールド40と基準電位供給部50とを接続する。
The
配線基板30は、半導体装置31と、印加部32と、電源部33と、配線基板GND部34と、発振器部35と、リセット部36と、結果出力部37とを含む。配線基板30は、本発明の電磁耐性評価を実施するにあたり、実装する配線基板と半導体装置31のみを変えた評価専用の配線基板とのどちらでもよい。
The
半導体装置31は、本発明の電磁耐性評価を行う対象である。半導体装置31は、プログラムとプログラムを格納する記憶部を含む。半導体装置31は、正常な処理動作が実行されていることを確かめるために発振器部35から供給されるクロック信号とリセット部36から供給されるリセット信号とに基づきプログラムを実行し、プログラムの結果を結果出力部37へ提供する。印加部32は、放電部20が放電ノイズを印加する場所である。印加部32は、配線基板30上の任意の場所に設けることが出来る。電源部33は電源を取得し、配線基板30へ電源を供給する端子である。配線基板GND部34は、配線基板30の電源のグランド端子である。発振器106は、配線基板30に電源が供給されると半導体装置31へクロック信号を与える。発振器106は、放電部20からの放電ノイズの影響を受けないように配線基板の裏面に配置される。リセット部36は、半導体装置31にリセット信号を提供する。リセット部36からリセット信号が提供されると、半導体装置31に含まれるプログラムの実行が開始する。結果出力部37は、半導体装置31が実行するプログラムの実行結果を出力する。実行結果としては、半導体装置31が正常に処理動作していることを示す正常動作の情報と、誤動作を示す誤動作の情報を含む。結果出力部37は、LED等のユーザが認識出来るように出力するものが例示される。例えば、結果出力部37がLEDであるとすると、半導体装置31に含まれるプログラムは正常動作の情報としてLEDを点滅させ、誤動作の情報としてLEDが消灯又は点灯するようにプログラムされている方法が例示される。ユーザは、結果出力部37が出力する実行結果に従って、半導体装置31が正常の動作であるか、又は誤動作であるかを認識することが出来る。
The
導電性シールド40は、放電部20が印加部32へ放電ノイズを印加した際に、半導体装置31に対する空中を伝播する放射ノイズを遮断する。導電性シールド40は、半導体装置31を覆うことで放射ノイズを半導体装置31に到達しにくくすることが出来る。導電性シールド40の大きさ及び形は、配線基板30からはみ出さず半導体装置31を覆うことが出来るものであればどのようなものでよい。導電性シールド40は、半導体装置31を覆うことと覆わないことの切替えが出来る。切替えは、ユーザが手動で設置することによって行われる。導電性シールド40が、半導体装置31を覆っている場合は放射ノイズを遮断し、覆っていない場合は放射ノイズに曝される。即ち、本発明の電磁耐性評価装置100は、半導体装置31を導電性シールド40で覆う場合と覆わない場合との二つを測定することで、半導体装置31が放電ノイズで誤動作を引き起こした場合に、誤動作は放射ノイズの影響が強いのか配線基板30を伝導する伝導ノイズの影響が強いのかを判定することを可能にする。
The
図4は、導電性シールド40が半導体装置31を覆っていないときの本発明の電磁耐性評価装置100の部分断面図である。図5は、導電性シールド40が半導体装置31を覆っているときの本発明の電磁耐性評価装置100の部分断面図である。図4及び図5を参照して、本発明の電磁耐性評価装置100における半導体装置31の誤動作が、伝導ノイズと放射ノイズとのどちらの影響に基づくものかを判定する方法を説明する。図4を参照すると、半導体装置31と印加部32とは、配線38を介して接続している。放電部20から印加部32へ放電ノイズが印加されると、伝導ノイズAは配線38を伝導して半導体装置31のパッケージ部31aに到達する。さらに、伝導ノイズAは、半導体装置31の内部配線31bへ侵入する。また、放射ノイズBは、空中を伝播し半導体装置31のパッケージ部31aに到達し、内部配線31bに侵入する。半導体装置31は、侵入したこれら放電ノイズによって誤動作を引き起こす虞がある。
FIG. 4 is a partial cross-sectional view of the electromagnetic
図5を参照すると、伝導ノイズAは図4と同様に配線38を伝導し半導体装置31へ到達する。しかし図5では、導電性シールド40が半導体装置31を覆っているため、放射ノイズBは遮断され半導体装置31に到達しにくくなる。つまり、放射ノイズの影響を受けない状態での電磁耐性評価を行うことが出来る。また、導電性シールド40は非接触部41を含んでいる。非接触部41は、導電性シールド40と配線38とが接触しないように構成されたものである。非接触部41は、例えば非導電性のコーティング材が導電性シールド40の配線基板30との接地面に施される方法や、導電性シールド40の配線基板30との接触面が切り欠きされて、配線38と接触しないように構成する方法などが可能である。
Referring to FIG. 5, the conduction noise A reaches the
図6は、図5に示した本発明の電磁耐性評価装置100の部分断面図にリード線70を加えた断面図である。本発明の電磁耐性評価装置100は、導電性シールド40と基準電位供給部50とをリード線で接続することも出来る。図6を参照すると、導電性シールド40と基準電位供給部50とをリード線70が接続している。導電性シールド40と基準電位供給部50とをリード線70で接続することによって、導電性シールド40を電位的に安定化させるため、より正確な電磁耐性評価が可能となる。
6 is a cross-sectional view in which a
図7は、放射ノイズが載りやすい波長λ(m)と配線38の長さ(m)の関係を示した図である。配線長がλ/2に比例するとき放射ノイズは配線38に乗りやすくなる。
FIG. 7 is a diagram showing the relationship between the wavelength λ (m) on which radiation noise is likely to be placed and the length (m) of the
図8は、本発明の電磁耐性評価方法の実施の形態による処理動作を示したフローチャートである。図8を参照して、本発明の実施の形態による処理動作を説明する。 FIG. 8 is a flowchart showing the processing operation according to the embodiment of the electromagnetic resistance evaluation method of the present invention. With reference to FIG. 8, the processing operation according to the embodiment of the present invention will be described.
半導体装置31が導電性シールド40に覆われていない状態で、配線基板30の電源部33は外部から電源を供給される。発振器35は、電源が供給されると半導体装置31にクロック信号を供給する。クロック信号が供給されている状態でリセット部36を動作させると、半導体装置31は内部に含まれるプログラムを実行する。結果出力部37は、半導体装置31に含まれるプログラムの実行結果を出力する。本説明では結果出力部37はLEDであるとする。実行結果は、正常に処理動作していることを示す正常動作の情報(LED点滅とする)と、誤動作を示す誤動作の情報(LED点灯及びLED消灯とする)を含む。ユーザは、LEDの点滅を確認し半導体装置31が正常動作であることを判断する(ステップS01)。
In a state where the
放電部20は、ユーザ操作によって配線基板30の印加部32に任意の放電ノイズを印加する。結果出力部37は、任意の放電ノイズが印加された後の半導体装置31の実行結果を出力する。ここでユーザは、LEDが点灯又は消灯する誤動作の情報を確認すると、誤動作を引き起こした放電ノイズの放電電圧を確認する。確認した放電電圧に基づき、半導体装置31のノイズ耐量1を取得する(ステップS02)。ノイズ耐量1は、半導体装置31が導電性シールド40によって覆われていない場合のノイズ耐量を示す。
The
ここで、ノイズ耐量の算出方法を説明する。図9は、ノイズ耐量の算出方法を示したフローチャートである。図9のステップS10は、図8のステップS01と同様である。評価対象の半導体装置31は、内部に有するプログラムを実行する。結果出力部37は半導体装置31のプログラムの実行結果を出力する。ユーザは、結果出力部37のLEDの点滅を確認し半導体装置31の正常動作を判断する(ステップS10)。
Here, a method for calculating the noise tolerance will be described. FIG. 9 is a flowchart showing a method for calculating the noise tolerance. Step S10 in FIG. 9 is the same as step S01 in FIG. The
放電部20は、ユーザ入力によって印加する放電ノイズの放電電圧v(kV)と、最大印加回数Nとを設定される(ステップS11)。放電部20は、設定された放電電圧v(kV)を放電部20から配線基板30の印加部32へ印加する(ステップS12)。
The
配線基板30の結果出力部37は、放電電圧v(kV)の放電ノイズが印加された後の半導体装置31の実行結果を出力する。ユーザは、実行結果が正常動作の情報(LEDの点滅)と誤動作の情報(LEDの点灯又は消灯)とのどちらであるかを判定する(ステップS13)。
The
結果出力部37の出力情報が誤動作の情報(LEDの点灯又は消灯)である場合は、ユーザは誤動作の情報に基づき誤動作を起こした放電ノイズの放電電圧v(kV)から1(kV)を引いた値をノイズ耐量に決定する(ステップS14)。
When the output information of the
結果出力部37の出力情報が正常動作の情報(LED点滅)である場合は、ユーザは再び放電部20に同じ放電電圧の放電ノイズを印加させるコマンドを入力する。放電部20は同じ放電電圧の放電ノイズを印加させるコマンドを取得すると、放電電圧v(kV)の印加回数nが最大印加回数Nに到達したかどうかを判定する(ステップS15)。放電部20が一定の回数の放電ノイズを与えている最中に結果出力部37の出力情報を取得する方法でもよい。
When the output information of the
放電部20は、放電電圧v(kV)の放電ノイズの印加回数nが最大印加回数Nに到達していない場合、印加回数に1を加える(ステップS16)。
The
放電部20は、放電電圧v(kV)の放電ノイズの印加回数nが最大印加回数Nに到達した場合、印加を行わない。ユーザは、放電電圧v(kV)を上げるか否かを判定する(ステップS17)。
The
ユーザが放電電圧v(kV)を上げると判定した場合、放電電圧v(kV)に1(kV)加える(ステップS18)。 When it is determined that the user increases the discharge voltage v (kV), 1 (kV) is added to the discharge voltage v (kV) (step S18).
ユーザが放電電圧v(kV)を上げないと判定した場合、放電電圧v(kV)をノイズ耐量に決定する(ステップS19)。以上、ノイズ耐量の算出方法について説明したが、放電ノイズの放電電圧v(kV)の電圧を上げる単位は1(kV)に限るものではない。 When it is determined that the user does not increase the discharge voltage v (kV), the discharge voltage v (kV) is determined as noise immunity (step S19). The noise tolerance calculation method has been described above, but the unit for increasing the discharge voltage v (kV) of the discharge noise is not limited to 1 (kV).
図8を参照して、次に、ユーザは導電性シールド40を用いて半導体装置31を覆う。導電性シールド40で覆われた半導体装置31は、ステップS01と同様に電源が供給されると、発振器部35よりクロック信号が供給される。リセット部36の動作によって、半導体装置31に含まれるプログラムを実行し、結果出力部37はプログラムの実行結果を放電受容制御部32へ出力する。ユーザは、結果出力部37から提供された情報が正常動作の情報(LED点滅)であることを確認する(ステップS03)。
Referring to FIG. 8, the user then covers
ステップS02及び図9のフローチャート同様にノイズ耐量2を取得する。ノイズ耐量2は、導電性シールド40で覆われた半導体装置31のノイズ耐量である(ステップS04)。
Similar to the flowchart of step S02 and FIG. 9, the
ユーザは、ノイズ耐量1とノイズ耐量2とを比較する(ステップS05)。ノイズ耐量1とノイズ耐量2とが等しい場合は、導電性シールド40による放射ノイズの遮断効果は少なく、誤動作の原因は伝導ノイズとして特定される(ステップS06)。ノイズ耐量2がノイズ耐量1よりも大きい場合は、導電性シールド40による放射ノイズの遮断効果が大きいことがわかり、誤動作の原因は放射ノイズとして特定される(ステップS07)。ノイズ耐量1がノイズ耐量2よりも大きい場合は、伝導ノイズと放射ノイズとの影響の関係性がはっきりしない(ステップS08)。半導体装置31の動作状態、放電状態、導電性シールド40への帯電状態など他の原因を調べる(ステップS09)。
The user compares the
本発明の電磁耐性評価方法及び電磁耐性評価装置100は、評価対象の半導体装置31が放電ノイズによって誤動作を生じてしまう場合に、誤動作の原因が配線基板30を伝導する伝導ノイズと空中を伝播する放射ノイズとのどちらの影響が大きいのかを評価することが出来る。何故なら、半導体装置31を放射ノイズから導電性シールド40によって遮断することで放射ノイズの影響を排除することが出来るからである。このように誤動作の原因を特定することによって、配線基板30と半導体装置31とのどちらを対処すれば良いかが明確になり半導体装置の開発をより効率的に経済的に行うことが可能となる。
In the electromagnetic resistance evaluation method and the electromagnetic
本発明の実施の形態では、半導体装置31の具体例として半導体集積回路などが挙げられる。また、半導体装置31はプログラムを有する例を示しているが半導体装置31はプログラムを含まずハードウエアで実現されるものでもよい。その場合、リセット部36のリセット信号によって、ハードウエアの動作が実行され、実行結果が結果出力部37に出力される。結果出力部37の構成例は上述したLED等が例示できる。配線基板30は、具体例としてプリント基板が例示されるが、半導体装置を動作させる部品と配線等を実装出来るものであればよい。印加部32は、導電性を有する金属部材等が挙げられるがこれに限るものではない。
In the embodiment of the present invention, a semiconductor integrated circuit or the like is given as a specific example of the
1 理想屋内空間構成体
2 送信機
3 送信アンテナ
4 受信機
5 受信アンテナ
6 可換壁材
7 可換天井材
8 可換床材
9 電波吸収体
10 絶縁テーブル
11 磁気テープ
12 MRヘッド
13 ESDガン
14 静電気
15 プローブ
16 高速オシロスコープ
20 放電部
30 配線基板
31 半導体装置
31a パッケージ部
31b 内部配線
32 印加部
33 電源部
34 配線基板GND部
35 発振器部
36 リセット部
37 結果出力部
38 配線
40 導電性シールド
41 非接触部
50 基準電位供給部
60 支柱
70 リード線
DESCRIPTION OF
Claims (9)
前記半導体装置を動作させ、
前記半導体装置の外部から第1放電ノイズを印加し、
前記第1放電ノイズに基づく前記半導体装置の第1誤動作の情報を出力し、
導電性シールドを用いて前記半導体装置を覆い、
前記導電性シールドを含む前記配線基板に第2放電ノイズを印加し、
前記第2放電ノイズに基づく前記導電性シールドで覆われた前記半導体装置の第2誤動作の情報を出力して、
配線基板に実装された半導体装置の電磁耐性評価を行う電磁耐性評価方法。 An electromagnetic resistance evaluation method for a semiconductor device mounted on a wiring board,
Operating the semiconductor device;
Applying a first discharge noise from outside the semiconductor device;
Outputting information on a first malfunction of the semiconductor device based on the first discharge noise;
Covering the semiconductor device using a conductive shield,
Applying a second discharge noise to the wiring board including the conductive shield;
Outputting information on a second malfunction of the semiconductor device covered with the conductive shield based on the second discharge noise;
An electromagnetic resistance evaluation method for evaluating electromagnetic resistance of a semiconductor device mounted on a wiring board.
前記第1誤動作の情報と前記第1放電ノイズの放電電圧とに基づいて前記半導体装置の第1ノイズ耐量を求め、
前記第2誤動作の情報と前記第2放電ノイズの放電電圧とに基づいて前記導電性シールドで覆われた前記半導体装置の第2ノイズ耐量を求める
電磁耐性評価方法。 The electromagnetic resistance evaluation method according to claim 1,
Obtaining a first noise tolerance of the semiconductor device based on the information on the first malfunction and the discharge voltage of the first discharge noise;
An electromagnetic resistance evaluation method for obtaining a second noise tolerance of the semiconductor device covered with the conductive shield based on the second malfunction information and a discharge voltage of the second discharge noise.
更に、前記第1ノイズ耐量と前記第2ノイズ耐量とを比較する
電磁耐性評価方法。 The electromagnetic resistance evaluation method according to claim 2,
Furthermore, the electromagnetic noise evaluation method of comparing the first noise tolerance and the second noise tolerance.
前記半導体装置はプログラムを有し、
前記配線基板は、前記プログラムの実行結果を出力する結果出力部と、前記半導体装置と配線を介して接続される印加部とを備え、
前記半導体装置の動作は前記プログラムを実行することによりなされ、
前記第1放電ノイズの印加は前記印加部になされ、
前記結果出力部が前記第1誤動作の情報を出力し、
前記第2放電ノイズの印加は前記印加部になされ、
前記結果出力部が前記第2誤動作の情報を出力する
電磁耐性評価方法。 The electromagnetic resistance evaluation method according to any one of claims 1 to 3,
The semiconductor device has a program,
The wiring board includes a result output unit that outputs an execution result of the program, and an application unit connected to the semiconductor device via a wiring,
The operation of the semiconductor device is performed by executing the program,
The first discharge noise is applied to the application unit,
The result output unit outputs information on the first malfunction,
The second discharge noise is applied to the application unit,
The electromagnetic resistance evaluation method in which the result output unit outputs information on the second malfunction.
前記導電性シールドを用いて前記半導体装置を覆うことは、
リード線を介して前記導電性シールドを前記配線基板の外部の基準電位供給部に接続すること
を含む
電磁耐性評価方法。 An electromagnetic resistance evaluation method according to any one of claims 1 to 4,
Covering the semiconductor device using the conductive shield,
An electromagnetic resistance evaluation method comprising: connecting the conductive shield to a reference potential supply unit outside the wiring board via a lead wire.
前記半導体装置の外部から放電ノイズを印加する放電部と
を具備し、
前記配線基板は、
前記半導体装置を覆って前記放電ノイズの印加に基づく放射ノイズを遮断する導電性シールド
を備え、前記導電性シールドは前記半導体装置を覆って前記放射ノイズを遮断することと、覆わずに前記放射ノイズに曝すことを切替え可能であり、前記結果出力部は前記導電性シールドが前記半導体装置を覆っていないときの第1放電ノイズに基づく前記半導体装置の第1誤動作の情報と、前記導電性シールドが前記半導体装置を覆うときの第2放電ノイズに基づく前記半導体装置の第2誤動作の情報とを出力する
電磁耐性評価装置。 A wiring board having a semiconductor device and a result output unit for outputting an operation result of the semiconductor device;
A discharge unit for applying discharge noise from the outside of the semiconductor device;
The wiring board is
A conductive shield that covers the semiconductor device and blocks radiation noise based on the application of the discharge noise; the conductive shield covers the semiconductor device to block the radiation noise; and the radiation noise without covering the semiconductor device Exposure of the semiconductor device can be switched, and the output unit of the result is information on a first malfunction of the semiconductor device based on first discharge noise when the conductive shield does not cover the semiconductor device, and the conductive shield An electromagnetic resistance evaluation apparatus that outputs information on a second malfunction of the semiconductor device based on second discharge noise when covering the semiconductor device.
前記配線基板は、
前記半導体装置と配線を介して接続し、前記放電ノイズが印加される印加部
を備える
電磁耐性評価装置。 The electromagnetic resistance evaluation apparatus according to claim 6,
The wiring board is
An electromagnetic resistance evaluation apparatus comprising: an application unit that is connected to the semiconductor device via a wiring and to which the discharge noise is applied.
前記配線基板の外部の基準電位供給部と、
前記導電性シールドと前記基準電位供給部とを接続するリード線と、
を更に備える
電磁耐性評価装置。 The electromagnetic resistance evaluation apparatus according to claim 6 or 7,
A reference potential supply unit outside the wiring board;
A lead wire connecting the conductive shield and the reference potential supply unit;
An electromagnetic resistance evaluation apparatus.
前記半導体装置はプログラムを有し、
前記結果出力部は前記プログラムの実行結果を出力する
電磁耐性評価装置。 The electromagnetic resistance evaluation apparatus according to any one of claims 6 to 8,
The semiconductor device has a program,
The result output unit outputs an execution result of the program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008029747A JP2009186444A (en) | 2008-02-08 | 2008-02-08 | Method and system for evaluating electromagnetic resistance |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008029747A JP2009186444A (en) | 2008-02-08 | 2008-02-08 | Method and system for evaluating electromagnetic resistance |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009186444A true JP2009186444A (en) | 2009-08-20 |
Family
ID=41069821
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008029747A Withdrawn JP2009186444A (en) | 2008-02-08 | 2008-02-08 | Method and system for evaluating electromagnetic resistance |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009186444A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019195489A (en) * | 2018-05-10 | 2019-11-14 | 株式会社三共 | Game machine |
JP2021087855A (en) * | 2021-03-05 | 2021-06-10 | 株式会社三共 | Game machine |
-
2008
- 2008-02-08 JP JP2008029747A patent/JP2009186444A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019195489A (en) * | 2018-05-10 | 2019-11-14 | 株式会社三共 | Game machine |
JP7128652B2 (en) | 2018-05-10 | 2022-08-31 | 株式会社三共 | game machine |
JP2021087855A (en) * | 2021-03-05 | 2021-06-10 | 株式会社三共 | Game machine |
JP7150919B2 (en) | 2021-03-05 | 2022-10-11 | 株式会社三共 | game machine |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8981790B2 (en) | Electronic device and noise current measuring method | |
US7772856B2 (en) | Electromagnetic wave generation source searching method and current probe used therefor | |
TWI435089B (en) | Eelectrostatic field interference testing apparatus and method thereof | |
JP7216397B2 (en) | Magnetic field space distribution detector | |
JP2009002788A (en) | Electromagnetic wave measuring method and electromagnetic wave measuring device | |
JP2009186444A (en) | Method and system for evaluating electromagnetic resistance | |
JP4848799B2 (en) | Circuit board having junction current or voltage detection and adjustment function, and electronic device mounted with the same | |
KR20190115272A (en) | Apparatus and method for forming electric field for evaluating radiated susceptibility in reverberation chamber | |
JP5700261B2 (en) | Fluctuating electric field tolerance inspection device for electronic equipment, Fluctuating electric field tolerance inspection method for electronic equipment | |
Deutschmann et al. | Near field measurements to predict the electromagnetic emission of integrated circuits | |
JP6554449B2 (en) | Radiation immunity test apparatus and radiation immunity test method | |
US20140132255A1 (en) | Surface current probe | |
Hackl et al. | Calculation of very near field radiated emission of a straight cable harness | |
Ostermann et al. | Characterization of the EME of integrated circuits with the help of the IEC standard 61967 [electromagnetic emission] | |
JP6924227B2 (en) | A substrate and an image forming apparatus having the substrate | |
Vanhee et al. | Towards realistic test levels for bulk current injection up to 6 GHz | |
Korber et al. | Study of field coupling mechanism at susceptibility testing of automotive components in the Gigahertz range | |
Funato et al. | Application of a magnetic near-field probe to the differentiation of defective connections | |
Funato et al. | A study on correlation between the PCB layout and EMI from chassis | |
Robert Bosch GmbH | Electromagnetic compatibility (EMC) and interference suppression | |
Moilanen | EMC Measurement Feasibility Study for Automated Test System | |
Trzcinka | The identification method of the sources of radiated electromagnetic disturbances on the basis of measurements in the near-field zone | |
CN117269708A (en) | MOSFET near-field electromagnetic radiation testing method | |
JP2014116839A (en) | Antenna structure, radio communication device, and antenna inspection method | |
Pfaff | Electromagnetic compatibility (EMC) and interference suppression |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110510 |