JP2009182094A - Manufacturing method and apparatus for semiconductor device - Google Patents

Manufacturing method and apparatus for semiconductor device Download PDF

Info

Publication number
JP2009182094A
JP2009182094A JP2008018876A JP2008018876A JP2009182094A JP 2009182094 A JP2009182094 A JP 2009182094A JP 2008018876 A JP2008018876 A JP 2008018876A JP 2008018876 A JP2008018876 A JP 2008018876A JP 2009182094 A JP2009182094 A JP 2009182094A
Authority
JP
Japan
Prior art keywords
wafer
chamber
semiconductor substrate
stage
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008018876A
Other languages
Japanese (ja)
Inventor
Masayuki Yamamori
雅之 山森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008018876A priority Critical patent/JP2009182094A/en
Publication of JP2009182094A publication Critical patent/JP2009182094A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To detect and correct a wafer shift if the wafer shift is made in a chamber processing room of a plasma device used in a stage of manufacturing the semiconductor device. <P>SOLUTION: In the chamber processing room 1, a wafer 2 is conveyed by a conveyance arm 2 and mounted on a lower electrode 3. The wafer 2 is sucked to the lower electrode 3 and subjected to plasma processing, and dechucked after the processing is completed. Then the position of the wafer 2 is confirmed by an infrared sensor 16. When the infrared sensor 16 reacts at this time, a shift of the wafer in the reaction direction is detected. When the wafer shift is detected by the infrared sensor 16, a wafer position feedback system 44 feeds the direction and amount of the wafer shift back to the conveyance arm 42, and the conveyance arm 42 is inserted into the chamber processing room 1 to carry the wafer 2 out. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体装置の製造方法および製造装置に係り、特に、静電吸着により被処理体(半導体基板)を保持してプラズマ処理を行う製造方法および製造装置に関するものである。   The present invention relates to a semiconductor device manufacturing method and a manufacturing apparatus, and more particularly to a manufacturing method and a manufacturing apparatus for holding a target object (semiconductor substrate) by electrostatic adsorption and performing plasma processing.

従来の半導体装置の製造工程において、各種材料膜を形成する成膜工程や、配線やコンタクトホール等を形成する際のドライエッチング工程に、プラズマ処理が多用されている。図5は、このようなプラズマ処理に使用されるプラズマ処理装置の概略構成を示すものである。   In a conventional semiconductor device manufacturing process, plasma processing is frequently used for a film forming process for forming various material films and a dry etching process for forming wirings, contact holes, and the like. FIG. 5 shows a schematic configuration of a plasma processing apparatus used for such plasma processing.

はじめに、従来のプラズマ処理装置の構成を説明する。図5に示すように、プラズマ処理装置100は、チャンバー処理室1とチャンバー予備室41で構成されている。   First, the configuration of a conventional plasma processing apparatus will be described. As shown in FIG. 5, the plasma processing apparatus 100 includes a chamber processing chamber 1 and a chamber preliminary chamber 41.

気密されたチャンバー処理室1の内部に、例えば半導体ウエハ等の被処理体(以下、ウエハ2という)の載置台(ステージ)を兼ねる下部電極3を備える。下部電極3と対向する位置には、電磁波が透過可能な天板21を介して、上部電極6が設けられている。上部電極6は、例えば平面状コイル等により構成される。下部電極3には、下部電極3に高周波電力を印加する高周波電源4が接続されている。また、上部電極6には、上部電極6に高周波電力を印加する高周波電源7が接続されている。   Inside the hermetically sealed chamber processing chamber 1, for example, a lower electrode 3 serving also as a mounting table (stage) for an object to be processed (hereinafter referred to as a wafer 2) such as a semiconductor wafer is provided. An upper electrode 6 is provided at a position facing the lower electrode 3 through a top plate 21 that can transmit electromagnetic waves. The upper electrode 6 is composed of, for example, a planar coil. A high frequency power source 4 that applies high frequency power to the lower electrode 3 is connected to the lower electrode 3. The upper electrode 6 is connected to a high frequency power source 7 that applies high frequency power to the upper electrode 6.

チャンバー処理室1の側壁には、材料ガスやエッチングガス等のプロセスガスをチャンバー処理室1内に導入するガス導入部9が接続され、側壁下部には排気部8が設けられている。   A gas introducing portion 9 for introducing a process gas such as a material gas or an etching gas into the chamber processing chamber 1 is connected to the side wall of the chamber processing chamber 1, and an exhaust portion 8 is provided below the side wall.

また、チャンバー予備室41の内部には、ウエハ搬送機構である搬送アーム42が設置されている。チャンバー処理室1とチャンバー予備室41はゲートバルブ43で仕切られている。   In addition, a transfer arm 42 as a wafer transfer mechanism is installed inside the chamber preliminary chamber 41. The chamber processing chamber 1 and the chamber preliminary chamber 41 are partitioned by a gate valve 43.

従来のウエハの処理方法について図5を参照しながら説明する。まず、ゲートバルブ43が開き、ウエハ2を搭載した搬送アーム42がチャンバー予備室41からチャンバー処理室1へ挿入される。そして、リフトピン15が上昇し搬送アーム42より高い位置で停止し、ウエハ2が搬送アーム42から離れる。その後、搬送アーム42がチャンバー予備室41に格納され、ゲートバルブ43が閉まり、リフトピン15が下降して、下部電極上3にウエハ2が載置される。   A conventional wafer processing method will be described with reference to FIG. First, the gate valve 43 is opened, and the transfer arm 42 on which the wafer 2 is mounted is inserted from the chamber preliminary chamber 41 into the chamber processing chamber 1. Then, the lift pins 15 are raised and stopped at a position higher than the transfer arm 42, and the wafer 2 is separated from the transfer arm 42. Thereafter, the transfer arm 42 is stored in the chamber preliminary chamber 41, the gate valve 43 is closed, the lift pins 15 are lowered, and the wafer 2 is placed on the lower electrode 3.

次に、ガス導入部9を通じてチャンバー処理室1内にプロセスガスを導入した状態で、高周波電源7が上部電極6に高周波電力を印加すると、チャンバー処理室1内にプロセスガスのプラズマが生成される。このプラズマによりウエハ2の表面がプラズマ処理される。このとき、高周波電源4は、バイアスを発生させるために、下部電極3に高周波電力を印加する。なお、チャンバー処理室1内の圧力は、排気部8の排気量を調整することにより、所定値に維持されている。   Next, when the high frequency power supply 7 applies high frequency power to the upper electrode 6 in a state where the process gas is introduced into the chamber processing chamber 1 through the gas introduction unit 9, process gas plasma is generated in the chamber processing chamber 1. . The surface of the wafer 2 is subjected to plasma processing by this plasma. At this time, the high frequency power source 4 applies high frequency power to the lower electrode 3 in order to generate a bias. The pressure in the chamber processing chamber 1 is maintained at a predetermined value by adjusting the exhaust amount of the exhaust unit 8.

また、下部電極3上にウエハ2を固定するため、下部電極3には静電吸着電極が採用されている。公知のように、静電吸着電極は、電極が例えばポリイミド製の薄膜で挟持された構造を有している。この電極に、直流高圧電源10から高圧直流電力を印加すると、下部電極3(静電吸着電極)の表面上に載置されたウエハ2が電気吸着力(静電吸着力)によって下部電極3に吸着保持される。   Further, in order to fix the wafer 2 on the lower electrode 3, an electrostatic adsorption electrode is adopted as the lower electrode 3. As is well known, the electrostatic adsorption electrode has a structure in which the electrode is sandwiched between thin films made of polyimide, for example. When high-voltage direct-current power is applied to this electrode from the direct-current high-voltage power supply 10, the wafer 2 placed on the surface of the lower electrode 3 (electrostatic attracting electrode) is applied to the lower electrode 3 by electroadhesive force (electrostatic attracting force). Adsorbed and held.

それと同時に、静電吸着電極では、例えばHeといった、不活性の媒体ガス(以下、バックサイドガスという)が、下部電極3に開口端を有するバックサイドガス導入路11からウエハ2の裏面へ導入される。ウエハ2の裏面および下部電極3の表面は微視的には完全な平面ではないため、バックサイドガスはその隙間を流れる。このとき、バックサイドガス供給器12から供給されるバックサイドガスの圧力(流量)は、バックサイドガス圧測定器13の測定値をフィードバックし、ウエハ跳ねが生じない状態に、すなわち、直流高圧電源10が印加する直流高圧電力による電気吸着力に抗して、ウエハ2が下部電極3の表面から離脱しない範囲に調整されている。   At the same time, in the electrostatic adsorption electrode, an inert medium gas such as He (hereinafter referred to as backside gas) is introduced into the back surface of the wafer 2 from the backside gas introduction path 11 having an open end in the lower electrode 3. The Since the back surface of the wafer 2 and the surface of the lower electrode 3 are not microscopically microscopically, the backside gas flows through the gap. At this time, the pressure (flow rate) of the backside gas supplied from the backside gas supply device 12 feeds back the measurement value of the backside gas pressure measurement device 13 so that no wafer jump occurs, that is, a DC high-voltage power supply. The wafer 2 is adjusted to a range in which the wafer 2 is not detached from the surface of the lower electrode 3 against the electroadhesive force caused by the DC high-voltage power applied by 10.

そして、ウエハ2のプラズマ処理が完了すると、直流高圧電源10が直流高圧電力の印加を停止する、あるいは、印加する直流高圧電力を減少させることにより、下部電極3とウエハ2との間の電気吸着力が弱められる(以下、デチャックという)。その後、リフトピン15が上昇して下部電極3とウエハ2との間に空間が形成される。この空間に搬送アーム42が挿入され、ウエハ2が下部電極3上からチャンバー予備室41へ搬出される。   When the plasma processing of the wafer 2 is completed, the DC high voltage power supply 10 stops the application of the DC high voltage power or reduces the DC high voltage power to be applied, thereby causing the electroadsorption between the lower electrode 3 and the wafer 2. The power is weakened (hereinafter referred to as dechuck). Thereafter, the lift pins 15 are raised to form a space between the lower electrode 3 and the wafer 2. The transfer arm 42 is inserted into this space, and the wafer 2 is unloaded from the lower electrode 3 to the chamber preliminary chamber 41.

前述したウエハの処理方法の際のデチャック時に、デチャック不良が頻繁に発生している。直流高圧電源10が直流高圧電力の印加を停止した直後も、直流高圧電力に起因して発生した電荷はウエハ2から直ちに消失しない。このため、比較的大きな電気吸着力がウエハ2に残留する。   Dechucking defects frequently occur at the time of dechucking in the wafer processing method described above. Even immediately after the DC high-voltage power supply 10 stops applying the DC high-voltage power, the charge generated due to the DC high-voltage power does not immediately disappear from the wafer 2. For this reason, a relatively large electroadhesive force remains on the wafer 2.

そうすると、リフトピン15によりリフトアップする際に、その残留している電気吸着力により、ウエハ2の自重以外の応力がリフトアップの抗力として発生するため、応力のバランスが崩れ、ウエハ跳ねが発生する。この場合、ウエハ2がフォーカスリング5等のチャンバー1内の部材と接触し、ウエハ2上に異物が発生したり、ウエハ2にズレが発生したりする。   Then, when the lift pins 15 lift up, stresses other than the weight of the wafer 2 are generated as lift-up drag due to the remaining electroadhesive force, so that the balance of stress is lost and the wafer jumps. In this case, the wafer 2 comes into contact with a member in the chamber 1 such as the focus ring 5, and foreign matter is generated on the wafer 2 or the wafer 2 is displaced.

直流高圧電源10が直流高圧電力の印加を停止した直後も、直流高圧電力に起因して発生した電荷がウエハ2から直ちに消失しない理由としては、下部電極3の表面状態(表面粗さ)の変化や漏れ電流の変化といった、経時劣化により、デチャック時での電気吸着力の除去が不十分になり、デチャック不良が発生する。   The reason why the charge generated due to the DC high voltage power does not immediately disappear from the wafer 2 immediately after the DC high voltage power supply 10 stops the application of the DC high voltage power is that the surface state (surface roughness) of the lower electrode 3 changes. Due to deterioration over time such as changes in leakage current and leakage current, the removal of the electroadhesive force at the time of dechucking becomes insufficient, resulting in dechucking failure.

200mmまでのウエハ2の径であれば、下部電極3の面積が比較的小さい。したがって、表面状態や漏れ電流値の経時変化も小さく、電気吸着力の残留レベルの劣化は顕著ではなく、考慮するレベルではなかった。しかし、ウエハ2の径300mmへの大口径化によるウエハ面積拡大により、下部電極3への直流電圧印加量が大きくなるため、下部電極3表面は、直流電圧による電気的ダメージ、およびウエハ2の接触による物理的ダメージも大きくなり、表面状態の劣化が促進される。特に、クーロン力を利用して下部電極3にウエハ2を吸着させている方式であると、直流電圧印加量がそうでない方式に比べて大きいため、劣化の傾向は顕著である。   If the diameter of the wafer 2 is up to 200 mm, the area of the lower electrode 3 is relatively small. Therefore, the surface condition and the leakage current value change with time is small, and the deterioration of the residual level of the electroadhesive force is not remarkable and is not a level to consider. However, since the amount of DC voltage applied to the lower electrode 3 is increased by increasing the wafer area by increasing the diameter of the wafer 2 to a diameter of 300 mm, the surface of the lower electrode 3 is electrically damaged by the DC voltage and contacted with the wafer 2. The physical damage due to increases, and the deterioration of the surface state is promoted. In particular, in the method in which the wafer 2 is attracted to the lower electrode 3 using the Coulomb force, the tendency of deterioration is remarkable because the amount of DC voltage applied is larger than the method in which the DC voltage is not applied.

また、大口径化による下部電極3の経時劣化の促進は前記ばかりではない。例えば、バイアスを発生させる高周波電力の印加量が大きくなることで、ウエハ2に与えるバイアスも大きくなるため、下部電極3へ電気的なダメージを与える。また、ウエハ2表面の面内均一性向上は大口径化が進むにつれて困難になるため、今まで以上にチャンバーコンディションを安定させる必要がある。そのため、ウエハ2を下部電極3上に載置しない状態で処理するドライクリーニング(以下、ウエハレスドライクリーニングという)を行うプロセスが多数を占める。それにより、下部電極3表面に直接プラズマがさらされることで、電気的、物理的にダメージを与え、経時劣化を促進させているのである。   Further, the promotion of deterioration with time of the lower electrode 3 due to the increase in diameter is not limited to the above. For example, since the bias applied to the wafer 2 increases as the amount of high-frequency power applied to generate the bias increases, the lower electrode 3 is electrically damaged. Further, since it becomes difficult to improve the in-plane uniformity of the surface of the wafer 2 as the diameter increases, it is necessary to stabilize the chamber condition more than ever. Therefore, a large number of processes perform dry cleaning (hereinafter, referred to as waferless dry cleaning) in which the wafer 2 is processed without being placed on the lower electrode 3. As a result, the plasma is directly exposed to the surface of the lower electrode 3, thereby causing electrical and physical damage and promoting deterioration with time.

前記により、大口径化により下部電極3の経時劣化が促進され、同一のデチャック手法であっても残留吸着力の除去が不十分となり、デチャック不良が発生、ウエハ2のズレが頻発する。図6にウエハのズレ量における経時変化のグラフを示す。下部電極3の交換後からウエハ2のズレ量が徐々に大きくなっていることが分かる。一度ウエハのズレが生じると、ウエハ回収およびチャンバー開放、ウエハティーチングなど、多大なるダウンタイムが発生する。最悪の場合はウエハ割れも発生する。   As described above, the deterioration of the lower electrode 3 with time is promoted by increasing the diameter, and even with the same dechucking technique, the residual adsorption force is not sufficiently removed, dechucking failure occurs, and the wafer 2 is frequently displaced. FIG. 6 shows a graph of the change over time in the amount of deviation of the wafer. It can be seen that the amount of deviation of the wafer 2 gradually increases after the replacement of the lower electrode 3. Once wafer misalignment occurs, significant downtime occurs, such as wafer recovery, chamber opening, and wafer teaching. In the worst case, wafer cracks also occur.

デチャック時にウエハのズレを発生させない手法として、特許文献1には、ウエハガイドをウエハ周辺の要所に配置する手法が挙げられている。この手法では、ウエハをリフトピンによりリフトアップする際にガイドにより物理的にウエハ位置を修正している。   As a technique for preventing the wafer from being displaced at the time of dechucking, Patent Document 1 discloses a technique in which a wafer guide is arranged at a critical point around the wafer. In this technique, the position of the wafer is physically corrected by a guide when the wafer is lifted up by lift pins.

また、残留吸着力の大きさを監視/検知する手法として、特許文献2には、リフトピン応力を利用した監視/検知手法が挙げられている。この手法では、ウエハをリフトピンによりリフトアップする際に、リフトピンにかかる応力値を検出し、その値をもとにリフトピンの移動速度を制御し、ウエハズレが発生しないようにしている。
特開平8−172075号公報 特開平11−233601号公報
As a technique for monitoring / detecting the magnitude of the residual adsorption force, Patent Document 2 discloses a monitoring / detection technique using lift pin stress. In this method, when a wafer is lifted up by lift pins, a stress value applied to the lift pins is detected, and the moving speed of the lift pins is controlled based on the detected value so that wafer displacement does not occur.
JP-A-8-172075 JP-A-11-233601

しかしながら、特許文献1に開示された手法では、前記のようにウエハがフォーカスリング等のチャンバー内の部材と接触し、ウエハ上に異物を発生させる可能性が高く、歩留を落とすことが考えられる。例えば、300mmウエハでウエハがガイドと接触し、周辺より10mm内側まで異物が発生した場合、それだけで歩留を13%程度も落としてしまうことになる。大口径化と共に微細化が進められている昨今において、このような手法を用いることは不可能である。   However, in the method disclosed in Patent Document 1, as described above, the wafer is likely to come into contact with a member in the chamber such as a focus ring, and foreign matter is generated on the wafer, so that the yield may be reduced. . For example, if a 300 mm wafer comes into contact with the guide and foreign matter is generated 10 mm from the periphery, that alone will reduce the yield by about 13%. In recent years when miniaturization is being promoted along with an increase in diameter, it is impossible to use such a method.

また、特許文献2に開示された手法では、実際にリフトピンの応力値を検出した場合、それがバラツキの範囲であるか実際にデチャック不良を示す値かの判断は困難である。ウエハの裏面構造の違いによって、例えば酸化膜厚の違いが挙げられるが、絶縁容量が異なるため、残留する電気吸着力が異なり応力値が変化する。また、下部電極の表面状態や漏れ電流値の経時変化によっても応力値が変化する。したがって、応力値を監視することは可能であっても、その値をリフトピンの移動速度の制御へフィードバックさせることは不可能である。   Further, in the method disclosed in Patent Document 2, when the stress value of the lift pin is actually detected, it is difficult to determine whether the value is within the range of variation or the value actually indicating dechucking failure. Depending on the difference in the back surface structure of the wafer, for example, there is a difference in the oxide film thickness. However, since the insulation capacity is different, the residual electroadhesive force is different and the stress value is changed. Further, the stress value also changes depending on the surface condition of the lower electrode and the change in leakage current with time. Therefore, even though it is possible to monitor the stress value, it is not possible to feed back the value to the control of the moving speed of the lift pin.

また、ウエハズレの他の検知手法として、デチャック時のバックサイドガスの漏れ流量/圧力、下部電極の漏れ電流値の変化が挙げられる。しかしこれは、デチャック時のウエハズレの監視が目的ではなく、下部電極の経時変化の監視が目的である。ウエハズレに対してはパラメーターを用いた間接的な監視になるため、検知感度としては低い。例えば、バックサイドガスの漏れ流量/圧力値異常で検知しても、残留している電気吸着力が変化しているのか、バックサイドガスの流量/圧力そのものが変化しているかが切り分けできないため、ウエハズレが生じているかの判断はできない。   Other detection methods for wafer misalignment include changes in the leakage flow rate / pressure of backside gas during dechucking and the leakage current value of the lower electrode. However, this is not the purpose of monitoring the wafer shift at the time of dechucking, but the purpose of monitoring the temporal change of the lower electrode. Since the wafer shift is indirectly monitored using parameters, the detection sensitivity is low. For example, even if it is detected by an abnormal backside gas leakage flow rate / pressure value, it cannot be determined whether the residual electroadsorptive force is changing or whether the backside gas flow rate / pressure itself is changing. It cannot be determined whether wafer misalignment has occurred.

さらに、値に変化があったとしても、前記同様、実際にデチャック不良を示す値かの判断は、経時的な監視を行っていても困難である。これは下部電極の漏れ電流値の監視に対しても同様である。したがって、ウエハズレに対する検知はほとんどできないのが現状である。このため、ウエハズレを直接的に監視し、検知する手法が必要になってくるのである。   Furthermore, even if there is a change in the value, as described above, it is difficult to determine whether the value actually indicates a dechucking defect even if monitoring over time. The same applies to the monitoring of the leakage current value of the lower electrode. Therefore, at present, it is almost impossible to detect wafer deviation. For this reason, a method for directly monitoring and detecting wafer misalignment is required.

本発明は、前記従来技術において有するこれらの問題を解決することに指向するものであり、半導体装置の製造工程で使用されるプラズマ装置に際して、チャンバー処理室内でウエハズレが発生した場合であっても、それを検知し、修正可能である半導体装置の製造方法を提供することを目的とする。   The present invention is directed to solving these problems in the prior art, and even when a wafer shift occurs in the chamber processing chamber in the plasma apparatus used in the manufacturing process of the semiconductor device, An object of the present invention is to provide a method of manufacturing a semiconductor device that can detect and correct it.

前記の目的を達成するために、本発明に係る半導体装置の製造方法は、半導体基板をアームによってステージに設置する搬入工程と、半導体基板をステージに固定する工程と、半導体基板にプラズマ処理を施す工程と、プラズマ処理済み半導体基板のステージへの固定を解除する工程と、プラズマ処理済み半導体基板の位置を検出する工程と、プラズマ処理済み半導体基板をアームによってステージから搬送する搬出工程とを備え、位置検出工程では、光学センサーによって、半導体基板の位置を測定し、位置検出工程において測定した半導体基板の位置に基づいて、搬出工程におけるアームの動きを制御することを特徴とする。   In order to achieve the above object, a method of manufacturing a semiconductor device according to the present invention includes a carrying-in step of installing a semiconductor substrate on a stage by an arm, a step of fixing the semiconductor substrate to the stage, and performing a plasma treatment on the semiconductor substrate. A step, a step of releasing the fixation of the plasma-treated semiconductor substrate to the stage, a step of detecting the position of the plasma-treated semiconductor substrate, and an unloading step of transporting the plasma-treated semiconductor substrate from the stage by the arm, In the position detection step, the position of the semiconductor substrate is measured by an optical sensor, and the movement of the arm in the unloading step is controlled based on the position of the semiconductor substrate measured in the position detection step.

また、請求項2〜4に記載した半導体装置の製造方法は、前述の製造方法における、光学センサーはCCD(Charge Coupled Device)であること、また、光学センサーは第1の半径の円周上に複数配置され、さらに第1の半径と同心円状の第2の半径の円周上にも複数配置されていること、また、光学センサーは半導体基板のノッチ部分を検出することを特徴とする。   According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor device, wherein the optical sensor is a CCD (Charge Coupled Device) in the above-described manufacturing method, and the optical sensor is on the circumference of the first radius. A plurality of elements are arranged on the circumference of a second radius concentric with the first radius, and the optical sensor detects a notch portion of the semiconductor substrate.

また、請求項5に記載した半導体装置の製造装置は、プラズマ処理を行うチャンバーと、チャンバー内のステージと、チャンバーの上部をふさぐ天板と、天板の上方に位置する高周波発生源と、チャンバーに接続されたガス導入部および排気部と、チャンバーにゲートバルブを介して接続された予備室と、予備室とチャンバーの間でウエハを移動させるアームとを備え、天板に配置されたステージ上のウエハ状態を検知する光学センサーと、光学センサーの検知情報を処理してアームを制御するフィードバックシステムとをさらに備えたことを特徴とする。   According to a fifth aspect of the present invention, there is provided a semiconductor device manufacturing apparatus comprising: a chamber for performing plasma processing; a stage in the chamber; a top plate for covering the upper portion of the chamber; a high-frequency generation source located above the top plate; On a stage disposed on the top plate, including a gas introduction unit and an exhaust unit connected to each other, a spare chamber connected to the chamber via a gate valve, and an arm for moving the wafer between the spare chamber and the chamber. And an optical sensor for detecting the wafer state, and a feedback system for processing information detected by the optical sensor to control the arm.

前記方法および装置によれば、チャンバー内の天板に設けたCCD等の複数の光学センサーによって、半導体基板(ウエハ)のエッジ部近傍やノッチ部のズレ量、ズレ方向を確認,監視して、その出力結果によってアームの制御にフィードバックさせることから、デチャック時にウエハのズレが発生した場合であっても、そのズレ量を補正してウエハの搬送をすることができる。   According to the above method and apparatus, by using a plurality of optical sensors such as a CCD provided on the top plate in the chamber, the deviation of the vicinity of the edge portion of the semiconductor substrate (wafer), the notch portion, and the deviation direction are confirmed and monitored. Since the output result is fed back to the arm control, even when the wafer is deviated during dechucking, the amount of deviation can be corrected to carry the wafer.

本発明によれば、光学センサーによってウエハのズレ量、ズレ方向を確認,監視可能な機構を有し、その出力結果を搬送アームにフィードバックさせることが可能なシステムを備え合わせた半導体装置の製造装置によれば、デチャック時にウエハのズレが発生した場合であっても、そのズレ量を補正して安全にウエハを搬送することができるという効果を奏する。   According to the present invention, there is provided a semiconductor device manufacturing apparatus having a mechanism capable of checking and monitoring a wafer shift amount and shift direction using an optical sensor, and including a system capable of feeding back an output result to a transfer arm. According to the above, even if the wafer is deviated during dechucking, the amount of deviation can be corrected and the wafer can be safely conveyed.

以下、図面を参照して本発明における実施の形態を詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

(第1の実施形態)
図1は本発明の第1の実施形態におけるプラズマ処理装置の概略構成を示した図である。第1の実施形態におけるプラズマ処理装置200について、図1を参照しながら説明する。ここで、本実施形態のプラズマ処理装置200において、前記従来例を示す図5のプラズマ処理装置100にて説明した構成要件に対応し同等の機能を有するものには同一の符号を付して示し、重複する説明は省略する。
(First embodiment)
FIG. 1 is a diagram showing a schematic configuration of a plasma processing apparatus in a first embodiment of the present invention. A plasma processing apparatus 200 according to the first embodiment will be described with reference to FIG. Here, in the plasma processing apparatus 200 of the present embodiment, components having equivalent functions corresponding to the constituent elements described in the plasma processing apparatus 100 of FIG. The overlapping description is omitted.

そして、本実施形態においては、プラズマ処理装置200の下部電極3上におけるウエハ2のエッジ部の上方に、下部電極3に対向する形で光学センサーである赤外線センサー16を第1の半径の同心円状に3個配置する。この赤外線センサー16は、下部電極3にセンタリングされて載置したウエハ2のエッジ部から0.5mm離れた点を検知できるように設置されている(図2参照)。   In this embodiment, the infrared sensor 16 as an optical sensor is concentrically formed with a first radius above the edge portion of the wafer 2 on the lower electrode 3 of the plasma processing apparatus 200 so as to face the lower electrode 3. Three are placed in The infrared sensor 16 is installed so as to be able to detect a point 0.5 mm away from the edge portion of the wafer 2 that is centered and placed on the lower electrode 3 (see FIG. 2).

次に、第1の実施形態におけるプラズマ処理方法について説明する。チャンバー処理室1において、まず、搬送アーム42によりウエハ2を搬送し、下部電極3上に載置する。それからウエハ2を下部電極3に吸着させてプラズマ処理を行う。処理完了後にウエハ2をデチャックさせ、その後に赤外線センサー16によってウエハ2の位置を確認する。その際に、赤外線センサー16が反応した場合、反応した方向にウエハがズレていることが検知される。   Next, the plasma processing method in the first embodiment will be described. In the chamber processing chamber 1, first, the wafer 2 is transferred by the transfer arm 42 and placed on the lower electrode 3. Then, the wafer 2 is adsorbed to the lower electrode 3 and plasma processing is performed. After the processing is completed, the wafer 2 is dechucked, and then the position of the wafer 2 is confirmed by the infrared sensor 16. At that time, when the infrared sensor 16 reacts, it is detected that the wafer is displaced in the reacting direction.

搬送アーム42の搬送精度は片側0.2mmであり、赤外線センサー16は0.5mmの場所に配置されているので、赤外線センサー16が配置されている方向に、0.3mm以上のウエハズレが生じている場合は検知可能である。ウエハズレを検知した場合、ウエハ位置フィードバックシステム44によって搬送アーム42にそのズレ方向とズレ量をフィードバックさせる。その状態でチャンバー処理室1に搬送アーム42を挿入し、ウエハ2を搬出する。そうすることで、ウエハズレが無い状態でウエハ2を安全に搬出することが可能になる。   The transfer accuracy of the transfer arm 42 is 0.2 mm on one side, and the infrared sensor 16 is disposed at a location of 0.5 mm. Therefore, a wafer shift of 0.3 mm or more occurs in the direction in which the infrared sensor 16 is disposed. Can be detected. When the wafer deviation is detected, the wafer position feedback system 44 feeds back the deviation direction and the deviation amount to the transfer arm 42. In this state, the transfer arm 42 is inserted into the chamber processing chamber 1 and the wafer 2 is unloaded. By doing so, it becomes possible to safely carry out the wafer 2 in a state where there is no wafer displacement.

本実施形態において、赤外線センサー16を3個としたが、4個、5個とさらに多くすると、さらに位置ズレの感知精度を上げることができる。   In the present embodiment, the number of infrared sensors 16 is three. However, when the number of infrared sensors 16 is increased to four or five, the detection accuracy of positional deviation can be further increased.

(第2の実施形態)
次に、本発明の第2の実施形態について図3を参照しながら説明する。図3に示すように、設置した赤外線センサー16の、同心円状外側で第2の半径でさらに3個の赤外線センサー17を配置する。この赤外線センサー17は、下部電極3上にセンタリングされたウエハ2のエッジ部から、1.0mm離れた箇所を検知できるように設置する。そうすると、0.5〜1.0mmのズレ、1.0mm以上のズレにズレ量を区分することができるので、搬送アーム42にフィードバックさせる量を2段階に分けることが可能になり、より精度良くウエハズレを修正することが可能になる。
(Second Embodiment)
Next, a second embodiment of the present invention will be described with reference to FIG. As shown in FIG. 3, three infrared sensors 17 having a second radius are arranged outside the concentric outer side of the installed infrared sensor 16. The infrared sensor 17 is installed so as to detect a location 1.0 mm away from the edge portion of the wafer 2 centered on the lower electrode 3. Then, the amount of deviation can be divided into a deviation of 0.5 to 1.0 mm and a deviation of 1.0 mm or more. Therefore, it is possible to divide the amount fed back to the transfer arm 42 into two stages, and more accurately. It becomes possible to correct the wafer misalignment.

本実施形態において、赤外線センサー16および17を3個ずつとしたが、4個、5個とさらに多くすると、さらに位置あわせの精度を上げることができる。また、図3では、赤外線センサー16に隣り合う外側に赤外線センサー17を配置したが、赤外線センサー16とはずらした位置の同心円状外側に赤外線センサー17を配置させても良い。   In the present embodiment, three infrared sensors 16 and 17 are provided. However, if the number of infrared sensors 16 and 17 is increased to four or five, the alignment accuracy can be further increased. In FIG. 3, the infrared sensor 17 is disposed outside the infrared sensor 16. However, the infrared sensor 17 may be disposed outside the concentric circle at a position shifted from the infrared sensor 16.

(第3の実施形態)
次に、本発明の第3の実施形態について説明する。本実施形態においては設置するセンサーを赤外線センサーからCCDセンサーに変更する。これにより、点検知ではなく線検知が可能になるため、ズレ量/ズレ方向を点ではなく、線で検知することが可能になる。したがって、搬送アームに、さらに精度良くフィードバックさせることが可能になる。また、経時的にズレ量/ズレ方向を監視することが可能になるため、ウエハズレの再現性を確認することが可能になる。
(Third embodiment)
Next, a third embodiment of the present invention will be described. In this embodiment, the sensor to be installed is changed from an infrared sensor to a CCD sensor. Accordingly, since line detection is possible instead of point detection, it is possible to detect the shift amount / shift direction with a line instead of a point. Therefore, it is possible to feed back more accurately to the transfer arm. Further, since it becomes possible to monitor the amount of deviation / direction of deviation over time, it becomes possible to check the reproducibility of wafer deviation.

(第4の実施形態)
最後に、本発明の第4の実施形態について図4を参照しながら説明する。本実施形態においては、設置するセンサーをCCDセンサー18にし、ウエハ2のノッチ部が監視できるようにウエハ2のノッチ部上方箇所に設置する。そのようにウエハ2のノッチ部のズレ量/ズレ方向を監視することにより、XY方向のズレだけでなく回転方向のズレを検知することが可能になる。回転方向のズレを検知した場合には、搬送アームでオリエンターといったウエハ回転機構(図示せず)までウエハ2を搬送し、回転方向のズレを修正することが可能になる。
(Fourth embodiment)
Finally, a fourth embodiment of the present invention will be described with reference to FIG. In the present embodiment, the sensor to be installed is the CCD sensor 18 and is installed above the notch portion of the wafer 2 so that the notch portion of the wafer 2 can be monitored. By monitoring the shift amount / shift direction of the notch portion of the wafer 2 as described above, it is possible to detect not only the shift in the XY direction but also the shift in the rotational direction. When the rotation direction deviation is detected, the wafer 2 is transferred to a wafer rotation mechanism (not shown) such as an orienter by the transfer arm, and the rotation direction deviation can be corrected.

以上の内容は、静電吸着により被処理体(ウエハ)を保持する載置台(ステージ)を備えるプラズマ処理装置の、全般に適用することができる。また、全実施形態を通して、センサーとともに処理室を照らす光源を設置しても良い。   The above contents can be applied to all plasma processing apparatuses including a mounting table (stage) that holds an object to be processed (wafer) by electrostatic adsorption. Moreover, you may install the light source which illuminates a process chamber with a sensor through all the embodiments.

本発明に係る半導体装置の製造方法および製造装置は、被処理体(ウエハ)がチャンバー処理室内でデチャック不良によりウエハズレが発生した場合でも、搬送アームにウエハを乗せる位置の修正を行って搬送ズレやウエハ割れなどが無く安全にウエハを搬送することができ、半導体装置の製造方法や装置として有用である。   According to the semiconductor device manufacturing method and the manufacturing apparatus of the present invention, even when the wafer to be processed (wafer) is dechucked in the chamber processing chamber due to a dechuck defect, the position where the wafer is placed on the transfer arm is corrected to correct the transfer shift or The wafer can be safely transported without cracking the wafer, and is useful as a semiconductor device manufacturing method and apparatus.

本発明の第1の実施形態におけるプラズマ処理装置の概略構成を示す図The figure which shows schematic structure of the plasma processing apparatus in the 1st Embodiment of this invention. 第1の実施形態における赤外線センサーの配置を示す図The figure which shows arrangement | positioning of the infrared sensor in 1st Embodiment. 第2の実施形態における赤外線センサーの配置を示す図The figure which shows arrangement | positioning of the infrared sensor in 2nd Embodiment. 第4の実施形態におけるCCDセンサーの配置を示す図The figure which shows arrangement | positioning of the CCD sensor in 4th Embodiment. 従来のプラズマ処理装置の概略構成を示す図The figure which shows schematic structure of the conventional plasma processing apparatus ウエハのズレ量における経時変化を示すグラフGraph showing the change over time in wafer misalignment

符号の説明Explanation of symbols

1 チャンバー処理室
2 ウエハ
3 下部電極
4,7 高周波電源
5 下部電極外周に配備されたプラズマを閉じ込めるための外周リング
6 上部電極
8 排気部
9 ガス導入部
10 直流高圧電源
11 バックサイドガス導入路
12 バックサイドガス供給器
13 バックサイドガス圧測定器
15 リフトピン
16,17 赤外線センサー
18 CCDセンサー
21 天板
41 チャンバー予備室
42 搬送アーム
43 ゲートバルブ
44 ウエハ位置フィードバックシステム
100,200 プラズマ処理装置
DESCRIPTION OF SYMBOLS 1 Chamber processing chamber 2 Wafer 3 Lower electrode 4, 7 High frequency power supply 5 Outer peripheral ring 6 for confining plasma disposed on the outer periphery of the lower electrode 6 Upper electrode 8 Exhaust part 9 Gas introduction part 10 DC high voltage power supply 11 Backside gas introduction path 12 Backside gas supply device 13 Backside gas pressure measuring device 15 Lift pins 16, 17 Infrared sensor 18 CCD sensor 21 Top plate 41 Chamber preliminary chamber 42 Transfer arm 43 Gate valve 44 Wafer position feedback system 100, 200 Plasma processing apparatus

Claims (5)

半導体基板をアームによってステージに設置する搬入工程と、
前記半導体基板を前記ステージに固定する工程と、
前記半導体基板にプラズマ処理を施す工程と、
プラズマ処理済み半導体基板の前記ステージへの固定を解除する工程と、
前記プラズマ処理済み半導体基板の位置を検出する工程と、
前記プラズマ処理済み半導体基板を前記アームによって前記ステージから搬送する搬出工程とを備え、
前記位置検出工程では、光学センサーによって、前記半導体基板の位置を測定し、前記位置検出工程において測定した前記半導体基板の位置に基づいて、前記搬出工程における前記アームの動きを制御することを特徴とする半導体装置の製造方法。
Carrying-in process of installing a semiconductor substrate on a stage by an arm;
Fixing the semiconductor substrate to the stage;
Applying a plasma treatment to the semiconductor substrate;
Releasing the fixation of the plasma-treated semiconductor substrate to the stage;
Detecting the position of the plasma-treated semiconductor substrate;
Carrying out the plasma-treated semiconductor substrate from the stage by the arm, and
In the position detection step, the position of the semiconductor substrate is measured by an optical sensor, and the movement of the arm in the unloading step is controlled based on the position of the semiconductor substrate measured in the position detection step. A method for manufacturing a semiconductor device.
前記光学センサーはCCD(Charge Coupled Device)であることを特徴とする請求項1記載の半導体装置の製造方法。   2. The method of manufacturing a semiconductor device according to claim 1, wherein the optical sensor is a CCD (Charge Coupled Device). 前記光学センサーは第1の半径の円周上に複数配置され、さらに前記第1の半径と同心円状の第2の半径の円周上にも複数配置されていることを特徴とする請求項1または2記載の半導体装置の製造方法。   2. The plurality of optical sensors are arranged on a circumference of a first radius, and further, a plurality of the optical sensors are arranged on a circumference of a second radius concentric with the first radius. Or the manufacturing method of the semiconductor device of 2. 前記光学センサーは半導体基板のノッチ部分を検出することを特徴とする請求項1または2記載の半導体装置の製造方法。   3. The method of manufacturing a semiconductor device according to claim 1, wherein the optical sensor detects a notch portion of the semiconductor substrate. プラズマ処理を行うチャンバーと、
前記チャンバー内のステージと、
前記チャンバーの上部をふさぐ天板と、
前記天板の上方に位置する高周波発生源と、
前記チャンバーに接続されたガス導入部および排気部と、
前記チャンバーにゲートバルブを介して接続された予備室と、
前記予備室と前記チャンバーの間でウエハを移動させるアームとを備え、
前記天板に配置された前記ステージ上のウエハ状態を検知する光学センサーと、前記光学センサーの検知情報を処理して前記アームを制御するフィードバックシステムとをさらに備えたことを特徴とする半導体装置の製造装置。
A chamber for plasma treatment;
A stage in the chamber;
A top plate that covers the top of the chamber;
A high-frequency generation source located above the top plate;
A gas inlet and an exhaust connected to the chamber;
A spare chamber connected to the chamber via a gate valve;
An arm for moving the wafer between the preliminary chamber and the chamber;
An optical sensor for detecting a wafer state on the stage disposed on the top plate, and a feedback system for processing detection information of the optical sensor to control the arm. Manufacturing equipment.
JP2008018876A 2008-01-30 2008-01-30 Manufacturing method and apparatus for semiconductor device Withdrawn JP2009182094A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008018876A JP2009182094A (en) 2008-01-30 2008-01-30 Manufacturing method and apparatus for semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008018876A JP2009182094A (en) 2008-01-30 2008-01-30 Manufacturing method and apparatus for semiconductor device

Publications (1)

Publication Number Publication Date
JP2009182094A true JP2009182094A (en) 2009-08-13

Family

ID=41035847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008018876A Withdrawn JP2009182094A (en) 2008-01-30 2008-01-30 Manufacturing method and apparatus for semiconductor device

Country Status (1)

Country Link
JP (1) JP2009182094A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664253B2 (en) 2019-03-18 2023-05-30 Kioxia Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP7357549B2 (en) 2020-01-07 2023-10-06 東京エレクトロン株式会社 Substrate displacement detection method, substrate position abnormality determination method, substrate transfer control method, and substrate displacement detection device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11664253B2 (en) 2019-03-18 2023-05-30 Kioxia Corporation Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
JP7357549B2 (en) 2020-01-07 2023-10-06 東京エレクトロン株式会社 Substrate displacement detection method, substrate position abnormality determination method, substrate transfer control method, and substrate displacement detection device

Similar Documents

Publication Publication Date Title
JP5646449B2 (en) Electrostatic chuck assembly having capacitance sensing function and operation method thereof
TW201635409A (en) Substrate holding assistant member and substrate transfer apparatus
US8897906B2 (en) Wafer processing based on sensor detection and system learning
KR102146633B1 (en) Joining method and joining system
CN103098195A (en) Polar regions for electrostatic de-chucking with lift pins
JP2014029917A (en) Substrate contact method to probe card
JP2008530804A (en) Method for positioning a wafer
JP5740550B2 (en) Peeling apparatus, peeling system, peeling method, program, and computer storage medium
JP2015115467A (en) Substrate holding device, semiconductor production apparatus, and substrate attraction discrimination device
KR20080040801A (en) Electro static force measuring apparatus and electro static force measuring method
US20060181699A1 (en) Method of inspecting substrate processing apparatus and storage medium storing inspection program for executing the method
JP2009182094A (en) Manufacturing method and apparatus for semiconductor device
JP2007165837A (en) Substrate processing apparatus and substrate processing method
JP2008205313A (en) Plasma processing apparatus and method for detecting dechucking failure
JP2010283174A (en) Semiconductor manufacturing apparatus
JP2014225514A (en) Peeling device, peeling system, peeling method, program, and computer storage medium
CN108807216B (en) Bonding sheet detection system and method, reaction chamber and semiconductor processing equipment
JP6222656B2 (en) Sensor-integrated suction chuck and processing device
JP2012004490A (en) Substrate conveying apparatus and substrate conveying method
KR20050018063A (en) An apparatus for wafer chucking/dechucking of semiconductor manufacturing equipment and methode at the same
JP2005150555A (en) Semiconductor manufacturing device
JP2005340693A (en) Plasma etching equipment
KR20100070869A (en) Chucking/dechucking apparatus and chucking/dechucking method in plasma processing apparatus
JPH11330220A (en) Method for discriminating chucked state of substrate
JP2019216215A (en) Substrate processing apparatus and substrate processing method

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100910

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20100927

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110405