JP2009181554A - 計算機システム、性能情報取得方法、および性能情報取得プログラム - Google Patents
計算機システム、性能情報取得方法、および性能情報取得プログラム Download PDFInfo
- Publication number
- JP2009181554A JP2009181554A JP2008022810A JP2008022810A JP2009181554A JP 2009181554 A JP2009181554 A JP 2009181554A JP 2008022810 A JP2008022810 A JP 2008022810A JP 2008022810 A JP2008022810 A JP 2008022810A JP 2009181554 A JP2009181554 A JP 2009181554A
- Authority
- JP
- Japan
- Prior art keywords
- state
- cpu
- processing
- performance information
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Abstract
【解決手段】本発明に係る計算機システム100は、サーバ処理が実行中であれば第1の状態、クライアント処理が実行中であれば第2の状態、それら以外は第3の状態を記憶する処理識別部131と、実行開始時に処理識別部を第1の状態にし、終了したら第3の状態にするサーバ処理実行部151と、実行開始時に処理識別部を第2の状態にし、終了したら第3の状態にするクライアント処理実行部152と、第1〜第3のCPU時間を記憶する性能情報記憶部113と、処理識別部の第1〜第3の状態に対応してそれぞれ第1〜第3のCPU時間を加算する性能情報取得部112とを有する。
【選択図】図1
Description
図1は、本発明の第1の実施の形態に係る計算機システム100の構成を示す機能ブロック図である。計算機システム100は共有並列型マルチプロセッサ計算機システムであり、主記憶101とCPUユニット140と出力装置170で構成され、ネットワーク180に接続されている。主記憶101は、OSが動作するカーネル空間102とユーザプログラムが動作するユーザ空間103で構成される。
図7は、本発明の第2の実施の形態に係る計算機システム100の構成を示す機能ブロック図である。計算機システム100は、本発明の第1の実施の形態に係るものと同一の共有並列型マルチプロセッサ計算機システムである。従って、ここでは第1の実施の形態との相違点のみを説明し、同一の要素については同一の参照番号を付して説明を省略する。
101 主記憶
102 カーネル空間
103 ユーザ空間
110 性能取得手段
111 タイマー処理手段
112 NFS性能情報取得手段
113 NFS性能情報記憶領域
120 識別機構設定手段
121 NFSサーバ処理識別機構設定手段
122 NFSクライアント処理識別機構設定手段
130 プロセス管理情報
131 NFS処理識別機構
133a〜… プロセス
140 CPUユニット
141a〜… CPU
150 NFS
151 NFSサーバ処理
152 NFSクライアント処理
153 NFSサーバデーモン
154 NFSクライアントデーモン
160 性能情報出力手段
170 出力装置
180 ネットワーク
112b NIS性能情報取得手段
113b NIS性能情報記憶領域
121b NISサーバ処理識別機構設定手段
122b NISクライアント処理識別機構設定手段
131b NIS処理識別機構
150b NIS
151b NISサーバ処理
152b NISクライアント処理
153b NISサーバデーモン
154b NISクライアントデーモン
Claims (15)
- サービスに係る処理およびその他の処理を実行するCPUを有する計算機システムであって、
前記サービスに係る処理が実行中であれば第1の状態を記憶し、前記その他の処理が実行中であれば第2の状態を記憶する処理識別部と、
前記サービスに係る処理を実行開始する時に前記処理識別部を第1の状態にし、前記サービスに係る処理の実行が終了したら前記処理識別部を前記第2の状態にする処理実行部と、
前記CPUにおいて前記サービスに係る処理が実行中である第1のCPU時間、および前記その他の処理が実行中である第2のCPU時間を記憶する性能情報記憶部と、
前記処理識別部が前記第1の状態であれば前記第1のCPU時間を加算し、前記処理識別部が前記第2の状態であれば前記第2のCPU時間を加算する性能情報取得部と
を有することを特徴とする計算機システム。 - サービスに係るサーバ処理とクライアント処理、およびその他の処理を実行するCPUを有する計算機システムであって、
前記サーバ処理が実行中であれば第1の状態を記憶し、前記クライアント処理が実行中であれば第2の状態を記憶し、前記その他の処理が実行中であれば第3の状態を記憶する処理識別部と、
前記サーバ処理を実行開始する時に前記処理識別部を第1の状態にし、前記サーバ処理の実行が終了したら前記処理識別部を前記第3の状態にするサーバ処理実行部と、
前記クライアント処理を実行開始する時に前記処理識別部を前記第2の状態にし、前記クライアント処理の実行が終了したら前記処理識別部を前記第3の状態にするクライアント処理実行部と、
前記CPUにおいて前記サーバ処理が実行中である第1のCPU時間、前記クライアント処理が実行中である第2のCPU時間、および前記その他の処理が実行中である第3のCPU時間を記憶する性能情報記憶部と、
前記処理識別部が前記第1の状態であれば前記第1のCPU時間を加算し、前記処理識別部が前記第2の状態であれば前記第2のCPU時間を加算し、前記処理識別部が前記第3の状態であれば前記第3のCPU時間を加算する性能情報取得部と
を有することを特徴とする計算機システム。 - 前記性能情報取得部をあらかじめ定められた時間間隔で起動するタイマー処理手段を有し、
前記性能情報取得部が前記時間間隔を前記第1のCPU時間、前記第2のCPU時間、および前記第3のCPU時間のうちのいずれかに加算することを特徴とする、請求項2に記載の計算機システム。 - 前記計算機システムのユーザ空間で動作するサーバ処理デーモンおよびクライアント処理デーモンを有し、
前記サーバ処理が前記サーバ処理デーモンからの要求によって起動されて前記計算機システムのカーネル空間で動作し、
前記クライアント処理が前記クライアント処理デーモンからの要求によって起動されて前記計算機システムのカーネル空間で動作することを特徴とする、請求項3に記載の計算機システム。 - 前記CPUが複数のCPUによって構成されるCPUユニットであり、
前記性能情報記憶部が前記複数のCPUの各々に対して前記第1の状態、前記第2の状態、および前記第3の状態のうちいずれかを記憶する複数の記憶域を有し、
前記性能情報取得部が前記複数の記憶域のすべてに対して、前記記憶域が前記第1の状態であれば前記第1のCPU時間を加算し、前記記憶域が前記第2の状態であれば前記第2のCPU時間を加算し、前記記憶域が前記第3の状態であれば前記第3のCPU時間を加算することを特徴とする、請求項3に記載の計算機システム。 - 前記サービスがNFS(Network File System)、SMB(Server Message Block)、NIS(Network Information Server)、LDAP(Lightweight Directory Access Protocol)のうち1つ以上を含むことを特徴とする、請求項2ないし請求項5のうちいずれか1項に記載の計算機システム。
- 前記性能情報記憶部に記憶された前記第1のCPU時間、前記第2のCPU時間、および前記第3のCPU時間を出力する出力手段を有することを特徴とする、請求項2ないし請求項6のうちいずれか1項に記載の計算機システム。
- サービスに係る処理およびその他の処理を実行するCPUを有する計算機システムにあって性能情報を取得する方法であって、
前記サービスに係る処理を実行開始する時に第1の状態を記憶し、前記サービスに係る処理の実行が終了したら第2の状態を記憶する処理実行工程と、
前記第1の状態が記憶されていれば前記CPUにおいて前記サービスに係る処理が実行中である第1のCPU時間を加算し、前記第2の状態が記憶されていれば前記その他の処理が実行中である第2のCPU時間を加算する性能情報加算工程と
を有することを特徴とする性能情報取得方法。 - サービスに係るサーバ処理とクライアント処理、およびその他の処理を実行するCPUを有する計算機システムにあって性能情報を取得する方法であって、
前記サーバ処理を実行開始する時に第1の状態を記憶し、前記サーバ処理の実行が終了したら第3の状態を記憶するサーバ処理実行工程と、
前記クライアント処理を実行開始する時に第2の状態を記憶し、前記クライアント処理の実行が終了したら第3の状態を記憶するクライアント処理実行工程と、
前記第1の状態が記憶されていれば前記CPUにおいて前記サーバ処理が実行中である第1のCPU時間を加算し、前記第2の状態が記憶されていれば前記CPUにおいて前記クライアント処理が実行中である第2のCPU時間を加算し、前記第3の状態が記憶されていれば前記CPUにおいて前記その他の処理が実行中である第3のCPU時間を加算する性能情報取得工程と
を有することを特徴とする性能情報取得方法。 - 前記性能情報取得工程があらかじめ定められた時間間隔で起動され、前記時間間隔を前記第1のCPU時間、前記第2のCPU時間、および前記第3のCPU時間のうちのいずれかに加算することを特徴とする、請求項9に記載の性能情報取得方法。
- 前記CPUが複数のCPUによって構成されるCPUユニットであり、
前記サーバ処理実行工程および前記クライアント処理実行工程が前記複数のCPUの各々に対して前記第1の状態、前記第2の状態、および前記第3の状態のうちいずれかを記憶し、
前記性能情報取得工程が前記複数の記憶域のすべてに対して、前記記憶域が前記第1の状態であれば前記第1のCPU時間を加算し、前記記憶域が前記第2の状態であれば前記第2のCPU時間を加算し、前記記憶域が前記第3の状態であれば前記第3のCPU時間を加算することを特徴とする、請求項10に記載の性能情報取得方法。 - 前記第1のCPU時間、前記第2のCPU時間、および前記第3のCPU時間を出力する出力工程を有することを特徴とする、請求項9ないし請求項11のうちいずれか1項に記載の性能情報取得方法。
- サービスに係る処理およびその他の処理を実行するCPUを有する計算機システムに、
実行開始する時に第1の状態を記憶し、実行が終了したら第2の状態を記憶するサービス処理と、
前記第1の状態が記憶されていれば前記CPUにおいて前記サービスに係る処理が実行中である第1のCPU時間を加算し、前記第2の状態が記憶されていれば前記その他の処理が実行中である第2のCPU時間を加算する性能情報取得処理と
を実行させることを特徴とする性能情報取得プログラム。 - サービスに係るサーバ処理とクライアント処理、およびその他の処理を実行するCPUを有する計算機システムに、
実行開始する時に第1の状態を記憶し、実行が終了したら第3の状態を記憶するサーバ処理と、
実行開始する時に第2の状態を記憶し、実行が終了したら第3の状態を記憶するクライアント処理と、
前記第1の状態が記憶されていれば前記CPUにおいて前記サーバ処理が実行中である第1のCPU時間を加算し、前記第2の状態が記憶されていれば前記CPUにおいて前記クライアント処理が実行中である第2のCPU時間を加算し、前記第3の状態が記憶されていれば前記CPUにおいて前記その他の処理が実行中である第3のCPU時間を加算する性能情報取得処理と
を実行させることを特徴とする性能情報取得プログラム。 - 前記性能情報取得処理があらかじめ定められた時間間隔で実行され、前記時間間隔を前記第1のCPU時間、前記第2のCPU時間、および前記第3のCPU時間のうちのいずれかに加算することを特徴とする、請求項14に記載の性能情報取得プログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008022810A JP4883022B2 (ja) | 2008-02-01 | 2008-02-01 | 計算機システム、性能情報取得方法、および性能情報取得プログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008022810A JP4883022B2 (ja) | 2008-02-01 | 2008-02-01 | 計算機システム、性能情報取得方法、および性能情報取得プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009181554A true JP2009181554A (ja) | 2009-08-13 |
JP4883022B2 JP4883022B2 (ja) | 2012-02-22 |
Family
ID=41035447
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008022810A Expired - Fee Related JP4883022B2 (ja) | 2008-02-01 | 2008-02-01 | 計算機システム、性能情報取得方法、および性能情報取得プログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4883022B2 (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003050721A (ja) * | 2001-08-08 | 2003-02-21 | Fujitsu Ltd | 並列効率計算方法及び装置 |
-
2008
- 2008-02-01 JP JP2008022810A patent/JP4883022B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003050721A (ja) * | 2001-08-08 | 2003-02-21 | Fujitsu Ltd | 並列効率計算方法及び装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4883022B2 (ja) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107798108B (zh) | 一种异步任务查询方法及设备 | |
US7945914B2 (en) | Methods and systems for performing operations in response to detecting a computer idle condition | |
US8166480B2 (en) | Reducing lock contention by adding a time slice to an active thread holding a lock | |
US8347021B1 (en) | Storing application messages | |
US9491247B2 (en) | Automatic capture of detailed analysis information based on remote server analysis | |
CN106130810B (zh) | 网站监测方法和装置 | |
US20120297216A1 (en) | Dynamically selecting active polling or timed waits | |
JPWO2009150815A1 (ja) | マルチプロセッサシステム | |
CN109117279B (zh) | 电子装置及其限制进程间通信的方法、存储介质 | |
Iyer et al. | Achieving microsecond-scale tail latency efficiently with approximate optimal scheduling | |
JP4883022B2 (ja) | 計算機システム、性能情報取得方法、および性能情報取得プログラム | |
US8504749B2 (en) | Synchronization of multiple processor cores | |
US8607232B2 (en) | Identifying a transient thread and excluding the transient thread from a processor load calculation | |
JP5348315B2 (ja) | マルチコアプロセッサシステム、制御プログラム、および制御方法 | |
CN109062706B (zh) | 电子装置及其限制进程间通信的方法、存储介质 | |
US9317262B2 (en) | Identification of code synchronization points | |
JP5605477B2 (ja) | マルチコアプロセッサシステム、制御プログラム、および制御方法 | |
JP5376042B2 (ja) | マルチコアプロセッサシステム、スレッド切り替え制御方法、およびスレッド切り替え制御プログラム | |
CN113254185A (zh) | 终端任务的调度方法、终端设备及计算机存储介质 | |
US9813316B1 (en) | Implementing scalable throttled poller | |
US10419532B2 (en) | Asynchronous connection handling in a multi-threaded server | |
Tsou et al. | Latency profiling for SCA software radio | |
JP2023022571A (ja) | コールバック管理方式 | |
CN117632683A (zh) | 一种分布式拨测监控方法、系统、电子设备及存储介质 | |
JP5582241B2 (ja) | マルチコアプロセッサシステム、マルチコアプロセッサシステムの制御方法、およびマルチコアプロセッサシステムの制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090519 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110104 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111019 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111108 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141216 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |