JP2009177029A - Method of manufacturing semiconductor film - Google Patents

Method of manufacturing semiconductor film Download PDF

Info

Publication number
JP2009177029A
JP2009177029A JP2008015464A JP2008015464A JP2009177029A JP 2009177029 A JP2009177029 A JP 2009177029A JP 2008015464 A JP2008015464 A JP 2008015464A JP 2008015464 A JP2008015464 A JP 2008015464A JP 2009177029 A JP2009177029 A JP 2009177029A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
dopant
semiconductor layer
iii nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008015464A
Other languages
Japanese (ja)
Inventor
Daiki Mori
大樹 森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2008015464A priority Critical patent/JP2009177029A/en
Publication of JP2009177029A publication Critical patent/JP2009177029A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a compound semiconductor film with high carrier density. <P>SOLUTION: The disclosed method includes: a step S103 of forming a first semiconductor layer 47b, by supplying first and second dopants 17a, 19a and the raw material of constitutive elements of a group-III nitride semiconductor 47; a step S101 of forming a second semiconductor layer 47a; and a step S107 of repeatedly forming the first semiconductor layer 47b and the second semiconductor layer 47a. The second dopant 19a acts as a dopant of the same conduction type as the first dopant 17a. The second semiconductor layer 47a is an undoped layer or a lightly-doped layer. In the lightly-doped layer, the first and second dopants 17a, 19a are doped at a density lower than the density of the first semiconductor layer 47b. The atomic radius of constitutive elements substituted in the semiconductor layer 47b is greater than that of the first dopant 17a and smaller than that of the second dopant 19a. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体膜を製造する方法に関する。   The present invention relates to a method for manufacturing a semiconductor film.

非特許文献1には、低抵抗の半導体膜実現のために、半導体膜に対してドナーとアクセプタを共ドーピングする技術が開示されている。ドナーとアクセプタの両者を共ドーピングすると、それぞれの不純物原子は一対一(1:1)の対を形成する。この原子対の周りに更に別のアクセプタ不純物が配位して、全体としてアクセプタとして働く。例えばドナーとアクセプタ不純物を一対二(1:2)の比率で高濃度ドープすると、その差分の濃度のアクセプタが形成できる。この方法によれば、従来困難であった1019−1021cm−3程度の高濃度の正孔濃度が実現できる。例えば、GaN半導体膜に対して、アクセプタとしてベリリウム(Be)を用いると共にドナーとしてシリコン(Si)を用いた場合、Be単独でドーピングした場合の3倍以上の正孔濃度が実現され、1.2×1018cm−3のホール密度が得られている。
Yamamoto,T.;Katayama-Yoshida,H.Materials design for the Fabrication of low-resistivity p-type GaN using a codoping method.Jpn. J.Appl.Phys. 36,1997,p.L180-L183.
Non-Patent Document 1 discloses a technique of co-doping a semiconductor film with a donor and an acceptor for realizing a low-resistance semiconductor film. When both the donor and acceptor are co-doped, each impurity atom forms a one-to-one (1: 1) pair. Another acceptor impurity is coordinated around the atomic pair and functions as an acceptor as a whole. For example, when the donor and acceptor impurities are highly doped at a ratio of 1: 2 (1: 2), an acceptor having a difference concentration can be formed. According to this method, a high hole concentration of about 10 19 -10 21 cm -3 , which has been difficult in the past, can be realized. For example, when beryllium (Be) is used as an acceptor and silicon (Si) is used as a donor for a GaN semiconductor film, a hole concentration that is three times or more that of doping with Be alone is realized. A hole density of × 10 18 cm −3 is obtained.
Yamamoto, T. Katayama-Yoshida, H .; Materials design for the Fabrication of low-resistivity p-type GaN using a codoping method.Jpn.J.Appl.Phys. 36,1997, p.L180-L183.

様々な半導体デバイスにおける低抵抗オーミック接触の実現、及び半導体発光デバイスにおける順方向抵抗の低減といった半導体デバイスの性能向上のためには、低抵抗の半導体膜を実現する必要がある。半導体の抵抗値は半導体内のキャリア密度に依存するため、低抵抗の半導体膜の実現のためには、半導体膜に高濃度にドーパントを添加して、キャリア密度を増加させる必要がある。   In order to improve the performance of semiconductor devices such as realizing low resistance ohmic contact in various semiconductor devices and reducing forward resistance in semiconductor light emitting devices, it is necessary to realize low resistance semiconductor films. Since the resistance value of a semiconductor depends on the carrier density in the semiconductor, it is necessary to increase the carrier density by adding a dopant to the semiconductor film at a high concentration in order to realize a low resistance semiconductor film.

上述の従来技術のように、GaN半導体膜にドナーとしてのSiとアクセプタとしてのBeを共ドープした場合、GaN半導体膜中のGaの一部はBe及びSiに置換される。ここで、Siの原子半径とGaの原子半径は近いが、Beの原子半径はGaの原子半径よりもかなり小さい。そのため、BeとSiを高ドープするとGaN結晶に局所的な格子歪が生じる。その結果GaN結晶内にドナー性の欠陥が発生し、そこにホールがトラップされるため、このドナー性の欠陥はホール密度を低下させる。   When the GaN semiconductor film is co-doped with Si as a donor and Be as an acceptor as in the conventional technique described above, a part of Ga in the GaN semiconductor film is replaced with Be and Si. Here, the atomic radius of Si and the atomic radius of Ga are close, but the atomic radius of Be is considerably smaller than the atomic radius of Ga. Therefore, when Be and Si are highly doped, local lattice distortion occurs in the GaN crystal. As a result, donor-type defects are generated in the GaN crystal, and holes are trapped there, so that these donor-type defects reduce the hole density.

本発明は、このような課題に鑑みてなされたものであり、キャリア密度の高い化合物半導体膜を製造する方法を提供することを目的とする。   This invention is made | formed in view of such a subject, and it aims at providing the method of manufacturing a compound semiconductor film with a high carrier density.

本発明に係る半導体膜を製造する方法は、III族窒化物半導体に対してドーパントとして働く第1及び第2のドーパントと、III族窒化物半導体の構成元素の原料とを供給してIII族窒化物半導体のドープ層である第1半導体層を形成する工程と、III族窒化物半導体からなる第2半導体層を形成する工程と、第1半導体層と、第2半導体層の形成を繰り返す工程とを備え、第1半導体層は第1のドーパント及び第2のドーパントを含み、第2のドーパントは、III族窒化物半導体に対して第1のドーパントと同一の導電型のドーパントとして働き、第2半導体層は、III族窒化物半導体のアンドープ層、又は、低ドープ層であり、低ドープ層は、III族窒化物半導体に対して第1及び第2のドーパントのうち少なくとも一方が第1半導体層における濃度よりも低濃度にドープされており、第1及び第2のドーパントは、第1半導体層及び低ドープ層においてIII族窒化物半導体の構成元素のうち少なくとも一種の構成元素と置換されており、第1半導体層において当該置換される構成元素の原子半径は、第1のドーパントの原子半径よりも大きいと共に、第2のドーパントの原子半径よりも小さいことを特徴とする。   A method of manufacturing a semiconductor film according to the present invention includes supplying first and second dopants acting as dopants to a group III nitride semiconductor, and a raw material of a constituent element of the group III nitride semiconductor, to form a group III nitride A step of forming a first semiconductor layer that is a doped layer of a physical semiconductor, a step of forming a second semiconductor layer made of a group III nitride semiconductor, a step of repeating the formation of the first semiconductor layer and the second semiconductor layer, The first semiconductor layer includes a first dopant and a second dopant, and the second dopant acts as a dopant of the same conductivity type as the first dopant with respect to the group III nitride semiconductor, and the second dopant The semiconductor layer is an undoped layer or a lightly doped layer of a group III nitride semiconductor, and at least one of the first and second dopants in the lightly doped layer is a first semiconductor layer with respect to the group III nitride semiconductor. Than concentration in The first and second dopants are substituted with at least one constituent element of the constituent elements of the group III nitride semiconductor in the first semiconductor layer and the lightly doped layer. The atomic radius of the constituent element to be substituted in the semiconductor layer is larger than the atomic radius of the first dopant and smaller than the atomic radius of the second dopant.

本発明の半導体膜の製造方法によれば、第1のドーパントの原子半径は、第1のドーパントと置換されるホスト半導体の構成元素よりも小さく、また、第2のドーパントの原子半径は、第2のドーパントと置換されるホスト半導体の構成元素よりも大きいので、第1半導体層であるドープ層において、ホスト半導体における局所的な格子歪を低減できる。また、第2半導体層がアンドープ層である場合、第2半導体層にはドーパント添加による格子歪はない。また、第2半導体層が低ドープ層である場合、第2半導体層にドープされた第1及び/又は第2ドーパントの濃度は第1半導体層における第1及び/又は第2ドーパントの濃度よりも低いため、第2半導体層のドーパント添加による格子歪は、第1半導体層のドーパント添加による格子歪よりも小さい。そして、第1半導体層と第2半導体層は交互に形成されるので、半導体膜全体として格子歪はさらに小さくなる。その結果、格子歪に起因するキャリア密度の低下が小さくなるので、キャリア密度の高いIII族窒化物半導体膜が得られる。   According to the method for manufacturing a semiconductor film of the present invention, the atomic radius of the first dopant is smaller than the constituent element of the host semiconductor that is substituted for the first dopant, and the atomic radius of the second dopant is Since it is larger than the constituent element of the host semiconductor replaced with the dopant of 2, the local lattice distortion in the host semiconductor can be reduced in the doped layer that is the first semiconductor layer. Further, when the second semiconductor layer is an undoped layer, the second semiconductor layer has no lattice distortion due to the addition of the dopant. When the second semiconductor layer is a lightly doped layer, the concentration of the first and / or second dopant doped in the second semiconductor layer is higher than the concentration of the first and / or second dopant in the first semiconductor layer. Since it is low, the lattice strain due to the dopant addition of the second semiconductor layer is smaller than the lattice strain due to the dopant addition of the first semiconductor layer. Since the first semiconductor layer and the second semiconductor layer are alternately formed, the lattice strain of the entire semiconductor film is further reduced. As a result, the decrease in carrier density due to lattice strain is reduced, and thus a group III nitride semiconductor film having a high carrier density can be obtained.

また、本発明に係る半導体膜を製造する方法の他の態様としては、III族窒化物半導体に対してドーパントとして働く第1及び第2のドーパントと、III族窒化物半導体の構成元素の原料とを供給してIII族窒化物半導体のドープ層である第1半導体層を形成する工程と、III族窒化物半導体からなる第2半導体層を形成する工程と、第1半導体層と、第2半導体層の形成を繰り返す工程とを備え、第1半導体層は第1のドーパント及び第2のドーパントを含み、第2のドーパントは、III族窒化物半導体に対して第1のドーパントと同一の導電型のドーパントとして働き、第2半導体層は、III族窒化物半導体のアンドープ層、又は、低ドープ層であり、低ドープ層は、III族窒化物半導体に対して第1及び第2のドーパントのうち少なくとも一方が第1半導体層における濃度よりも低濃度にドープされており、第1及び第2のドーパントは、第1半導体層及び低ドープ層においてIII族窒化物半導体の構成元素のうち少なくとも一種の構成元素と置換されており、第1のドーパントの原子半径は第2のドーパントの原子半径よりも小さいことを特徴とする。   In addition, as another aspect of the method for producing a semiconductor film according to the present invention, the first and second dopants acting as dopants for the group III nitride semiconductor, the raw materials for the constituent elements of the group III nitride semiconductor, Forming a first semiconductor layer which is a doped layer of a group III nitride semiconductor, forming a second semiconductor layer made of a group III nitride semiconductor, a first semiconductor layer, and a second semiconductor The first semiconductor layer includes a first dopant and a second dopant, and the second dopant has the same conductivity type as the first dopant with respect to the group III nitride semiconductor. The second semiconductor layer is an undoped layer or a lightly doped layer of a group III nitride semiconductor, and the lightly doped layer is a first dopant and a second dopant for the group III nitride semiconductor. At least one is first The first and second dopants are substituted with at least one of the constituent elements of the group III nitride semiconductor in the first semiconductor layer and the lightly doped layer. The atomic radius of the first dopant is smaller than the atomic radius of the second dopant.

本発明の半導体膜の製造方法によれば、第1のドーパントの原子半径は第2のドーパントの原子半径よりも小さいので、第1のドーパントのみをドープした場合と比較して、第1半導体層であるドープ層において、ホスト半導体における局所的な格子歪を低減できる。また、第2半導体層がアンドープ層である場合、第2半導体層にはドーパント添加による格子歪はない。また、第2半導体層が低ドープ層である場合、第2半導体層にドープされた第1及び/又は第2ドーパントの濃度は第1半導体層における第1及び/又は第2ドーパントの濃度よりも低いため、第2半導体層のドーパント添加による格子歪は、第1半導体層のドーパント添加による格子歪よりも小さい。そして、第1半導体層と第2半導体層は交互に形成されるので、半導体膜全体として格子歪はさらに小さくなる。その結果、格子歪に起因するキャリア密度の低下が小さくなるため、キャリア密度の高いIII族窒化物半導体膜が得られる。   According to the method for manufacturing a semiconductor film of the present invention, since the atomic radius of the first dopant is smaller than the atomic radius of the second dopant, the first semiconductor layer is compared with the case where only the first dopant is doped. In the doped layer, the local lattice distortion in the host semiconductor can be reduced. Further, when the second semiconductor layer is an undoped layer, the second semiconductor layer has no lattice distortion due to the addition of the dopant. When the second semiconductor layer is a lightly doped layer, the concentration of the first and / or second dopant doped in the second semiconductor layer is higher than the concentration of the first and / or second dopant in the first semiconductor layer. Since it is low, the lattice strain due to the dopant addition of the second semiconductor layer is smaller than the lattice strain due to the dopant addition of the first semiconductor layer. Since the first semiconductor layer and the second semiconductor layer are alternately formed, the lattice strain of the entire semiconductor film is further reduced. As a result, since the decrease in carrier density due to lattice strain is reduced, a group III nitride semiconductor film having a high carrier density can be obtained.

さらに、第2半導体層は、III族窒化物半導体のアンドープ層であることが好ましい。これにより、第2半導体層にはドーパント添加による格子歪はなくなる。その結果、第1半導体層と第2半導体層を交互に形成することによる半導体膜全体の格子歪を低減させる効果が特に強く発揮される。   Furthermore, the second semiconductor layer is preferably an undoped layer of a group III nitride semiconductor. Thereby, the lattice distortion due to the addition of the dopant is eliminated in the second semiconductor layer. As a result, the effect of reducing the lattice strain of the entire semiconductor film by alternately forming the first semiconductor layer and the second semiconductor layer is particularly strong.

また、第2半導体層は、III族窒化物半導体の低ドープ層であることが好ましい。これにより、第2半導体層の比抵抗が小さくなる。その結果、半導体膜全体の抵抗値を低減させることが可能となり、半導体膜の電気的特性を向上させることが可能となる。   The second semiconductor layer is preferably a lightly doped layer of a group III nitride semiconductor. Thereby, the specific resistance of the second semiconductor layer is reduced. As a result, the resistance value of the entire semiconductor film can be reduced, and the electrical characteristics of the semiconductor film can be improved.

さらに、III族窒化物半導体は、GaN、InN、AlNのいずれかであることが好ましい。又はIII族窒化物半導体は、GaN、InN及びAlNのうち少なくとも2つからなる混晶であることが好ましい。   Further, the group III nitride semiconductor is preferably any one of GaN, InN, and AlN. Alternatively, the group III nitride semiconductor is preferably a mixed crystal composed of at least two of GaN, InN, and AlN.

さらに、第1のドーパントはベリリウムであり、第2のドーパントはマグネシウムであることが好ましい。これらのドーパントは、GaN半導体においてガリウム原子を置換する。そして、ガリウム原子の原子半径は、マグネシウム及びベリリウムの原子半径の間である。そのため、上述のホスト半導体の格子歪を低減させる効果を十分に得ることができる。   Furthermore, it is preferable that the first dopant is beryllium and the second dopant is magnesium. These dopants replace gallium atoms in the GaN semiconductor. The atomic radius of gallium atoms is between the atomic radii of magnesium and beryllium. Therefore, the effect of reducing the lattice strain of the host semiconductor can be sufficiently obtained.

さらに、第1半導体層の厚さは0.5nm以上10nm以下であり、第2半導体層の厚さは0.5nm以上10nm以下であることが好ましい。これにより、第1半導体層と第2半導体層を交互に形成することによって生じる半導体膜全体の格子歪を小さくする効果が十分に大きくなる。その結果、よりキャリア密度の高いIII族窒化物半導体膜が得られる。   Furthermore, the thickness of the first semiconductor layer is preferably 0.5 nm or more and 10 nm or less, and the thickness of the second semiconductor layer is preferably 0.5 nm or more and 10 nm or less. Thereby, the effect of reducing the lattice strain of the entire semiconductor film caused by alternately forming the first semiconductor layer and the second semiconductor layer is sufficiently increased. As a result, a group III nitride semiconductor film having a higher carrier density can be obtained.

さらに、ベリリウムの第1半導体層におけるドーピング濃度は5×1018以上1×1021cm―3以下であり、マグネシウムの第1半導体層におけるドーピング濃度は5×1018以上1×1021cm―3以下であることが好ましい。これにより、上述のドーピングによるホスト半導体の局所的な格子歪を低減させる効果が特に有効に発揮される。 Further, the doping concentration in the first semiconductor layer of beryllium is 5 × 10 18 or more and 1 × 10 21 cm −3 or less, and the doping concentration in the first semiconductor layer of magnesium is 5 × 10 18 or more and 1 × 10 21 cm −3. The following is preferable. As a result, the effect of reducing local lattice distortion of the host semiconductor due to the above-described doping is particularly effectively exhibited.

さらに、上述の第1半導体層及び第2半導体層成膜は分子線エピタキシ法により行われることが好ましい。分子線エピタキシ法によれば、半導体の構成元素を第1のドーパント及び第2のドーパントと容易に置換させることができる。そのため、よりキャリア密度の高い半導体膜が得られる。   Furthermore, it is preferable that the first semiconductor layer and the second semiconductor layer are formed by molecular beam epitaxy. According to the molecular beam epitaxy method, the constituent elements of the semiconductor can be easily replaced with the first dopant and the second dopant. Therefore, a semiconductor film with a higher carrier density can be obtained.

また、本発明に係る半導体膜の製造方法の他の態様としては、化合物半導体に対してドーパントとして働く第1及び第2のドーパントと、化合物半導体の構成元素の原料とを供給して化合物半導体のドープ層である第1半導体層を形成する工程と、化合物半導体からなる第2半導体層を形成する工程と、第1半導体層と、第2半導体層の形成を繰り返す工程とを備え、第1半導体層は第1のドーパント及び第2のドーパントを含み、第2のドーパントは、化合物半導体に対して第1のドーパントと同一の導電型のドーパントとして働き、第2半導体層は、化合物半導体のアンドープ層、又は、低ドープ層であり、低ドープ層は、化合物半導体に対して第1及び第2のドーパントのうち少なくとも一方が第1半導体層における濃度よりも低濃度にドープされており、第1及び第2のドーパントは、第1半導体層及び低ドープ層において化合物半導体の構成元素のうち少なくとも一種の構成元素と置換されており、第1のドーパントの原子半径は第2のドーパントの原子半径よりも小さいことを特徴とする。   In another aspect of the method for producing a semiconductor film according to the present invention, the first and second dopants acting as dopants for the compound semiconductor and the raw material of the constituent element of the compound semiconductor are supplied. A step of forming a first semiconductor layer that is a doped layer; a step of forming a second semiconductor layer made of a compound semiconductor; a step of repeating the formation of the first semiconductor layer and the second semiconductor layer; The layer includes a first dopant and a second dopant. The second dopant acts as a dopant of the same conductivity type as the first dopant with respect to the compound semiconductor, and the second semiconductor layer is an undoped layer of the compound semiconductor. Or a lightly doped layer, wherein the lightly doped layer is such that at least one of the first and second dopants is lower in concentration than the concentration in the first semiconductor layer with respect to the compound semiconductor. The first dopant and the second dopant are substituted with at least one constituent element of the constituent elements of the compound semiconductor in the first semiconductor layer and the lightly doped layer, and the atomic radius of the first dopant is It is characterized by being smaller than the atomic radius of the dopant of 2.

本発明の半導体膜の製造方法によれば、第1のドーパントの原子半径は第2のドーパントの原子半径よりも小さいので、第1のドーパントのみをドープした場合と比較して、第1半導体層であるドープ層において、ホスト半導体における局所的な格子歪を低減できる。また、第2半導体層がアンドープ層である場合、第2半導体層にはドーパント添加による格子歪はない。また、第2半導体層が低ドープ層である場合、第2半導体層にドープされた第1及び/又は第2ドーパントの濃度は第1半導体層における第1及び/又は第2ドーパントの濃度よりも低いため、第2半導体層のドーパント添加による格子歪は、第1半導体層のドーパント添加による格子歪よりも小さい。そして、第1半導体層と第2半導体層は交互に形成されるので、半導体膜全体として格子歪はさらに小さくなる。その結果、格子歪に起因するキャリア密度の低下が小さくなるため、キャリア密度の高い化合物半導体膜が得られる。   According to the method for manufacturing a semiconductor film of the present invention, since the atomic radius of the first dopant is smaller than the atomic radius of the second dopant, the first semiconductor layer is compared with the case where only the first dopant is doped. In the doped layer, the local lattice distortion in the host semiconductor can be reduced. Further, when the second semiconductor layer is an undoped layer, the second semiconductor layer has no lattice distortion due to the addition of the dopant. When the second semiconductor layer is a lightly doped layer, the concentration of the first and / or second dopant doped in the second semiconductor layer is higher than the concentration of the first and / or second dopant in the first semiconductor layer. Since it is low, the lattice strain due to the dopant addition of the second semiconductor layer is smaller than the lattice strain due to the dopant addition of the first semiconductor layer. Since the first semiconductor layer and the second semiconductor layer are alternately formed, the lattice strain of the entire semiconductor film is further reduced. As a result, a decrease in carrier density due to lattice strain is reduced, and a compound semiconductor film having a high carrier density can be obtained.

本発明によれば、キャリア密度の高い化合物半導体膜を製造する方法が提供される。   According to the present invention, a method for producing a compound semiconductor film having a high carrier density is provided.

以下、実施の形態に係る化合物半導体膜を製造する方法について、添付図面を参照しながら詳細に説明する。なお、各図面において、同一要素には同一符号を用いることとし、重複する説明は省略する。また、図面中の構成要素内及び構成要素間の寸法比は、図面の見易さのため、それぞれ任意となっている。
[第一実施形態]
Hereinafter, a method for producing a compound semiconductor film according to an embodiment will be described in detail with reference to the accompanying drawings. In addition, in each drawing, the same code | symbol is used for the same element and the overlapping description is abbreviate | omitted. In addition, the dimensional ratios in the components in the drawings and between the components are arbitrary for easy viewing of the drawings.
[First embodiment]

図1は、本発明の第一実施形態に係る化合物半導体膜を製造する方法の主要な工程を示すフローチャートである。図2は、化合物半導体膜を製造するための結晶成長装置の一例を示す図面である。図1のフローチャート100に示すように、本実施形態に係る化合物半導体膜を製造する方法は、基板設置工程S101と、アンドープ層形成工程(第2半導体層を形成する工程)S103と、ドープ層形成工程(第1半導体層を形成する工程)S105とを含み、さらに、アンドープ層形成工程S103とドープ層形成工程S105と所定回数繰り返す繰り返し工程S107を含んでいる。   FIG. 1 is a flowchart showing main steps of a method for producing a compound semiconductor film according to the first embodiment of the present invention. FIG. 2 is a drawing showing an example of a crystal growth apparatus for manufacturing a compound semiconductor film. As shown in the flowchart 100 of FIG. 1, the method of manufacturing the compound semiconductor film according to the present embodiment includes a substrate installation step S101, an undoped layer formation step (step of forming a second semiconductor layer) S103, and a doped layer formation. Step (step of forming the first semiconductor layer) S105, and further includes an undoped layer forming step S103 and a doped layer forming step S105 that are repeated a predetermined number of times S107.

基板設置工程S101では、化合物半導体膜を形成するための基板31を結晶成長装置に設置する。結晶成長装置としては、図2に示すような分子線エピタキシ装置13を用いることができる。   In the substrate installation step S101, a substrate 31 for forming a compound semiconductor film is installed in a crystal growth apparatus. As a crystal growth apparatus, a molecular beam epitaxy apparatus 13 as shown in FIG. 2 can be used.

分子線エピタキシ装置13は、チャンバ13aと、基板ホルダ13bと、ソース13cと、モニタ装置としてのRHEED装置13dと、真空ポンプが接続された排気口13eとを備えている。ソース13cは、具体的には、ドーパント源17、19、29及び原料源21、23、25、27である。ドーパント源17、19、29及び原料源21、25、27は、各セル17K、19K、29K、21K、25K、及び27K内にそれぞれ設けられている。また、原料源23は気体状の原料源であり、セル23Kを経由してチャンバ13aへ導入される。また、各セル17K、19K、29K、21K、23K、25K、及び27Kは、それぞれシャッター17S、19S、29S、21S、23S、25S、及び27Sを有している。また、各セル17K、19K、29K、21K、25K、及び27Kは、それぞれ抵抗加熱器17R、19R、29R、21R、25R、及び27Rを有している。   The molecular beam epitaxy apparatus 13 includes a chamber 13a, a substrate holder 13b, a source 13c, an RHEED apparatus 13d as a monitor apparatus, and an exhaust port 13e to which a vacuum pump is connected. Specifically, the source 13c is the dopant sources 17, 19, and 29 and the raw material sources 21, 23, 25, and 27. The dopant sources 17, 19, 29 and the raw material sources 21, 25, 27 are provided in the respective cells 17K, 19K, 29K, 21K, 25K, and 27K. The raw material source 23 is a gaseous raw material source and is introduced into the chamber 13a via the cell 23K. Each of the cells 17K, 19K, 29K, 21K, 23K, 25K, and 27K has a shutter 17S, 19S, 29S, 21S, 23S, 25S, and 27S, respectively. Each of the cells 17K, 19K, 29K, 21K, 25K, and 27K includes a resistance heater 17R, 19R, 29R, 21R, 25R, and 27R, respectively.

分子線エピタキシ装置13は、ドーパント源又は原料源のセルを抵抗加熱器で加熱し、そのセルのシャッターを開くことにより、選択的に各ドーパント源及び各原料源を基板31上へ供給することが可能である。また、RFラジカルガンを用いて高周波磁場を窒素23aに印加し、プラズマ化した窒素23aを基板31上に供給することが可能である。   The molecular beam epitaxy apparatus 13 can selectively supply each dopant source and each material source onto the substrate 31 by heating the dopant source or source cell with a resistance heater and opening the shutter of the cell. Is possible. Further, it is possible to supply a high-frequency magnetic field to the nitrogen 23 a using an RF radical gun and supply the plasma-ized nitrogen 23 a onto the substrate 31.

ドーパント源17、19は、それぞれ、化合物半導体中において同一の導電型のドーパントとして働く第1および第2のドーパント17a、19aを提供する。原料源21、23は、化合物半導体の構成原子21a、23aを提供する。本実施形態においては、ドーパント源17、19、29及び原料源21、23、25、27は、それぞれ、ベリリウム、マグネシウム、シリコン、ガリウム、窒素、アルミニウム、及びインジウムである。また、第1のドーパント17aはベリリウムであり、第2のドーパント19aはマグネシウムである。また、原料21aはガリウムであり、原料23aは窒素(N)である。   The dopant sources 17 and 19 provide first and second dopants 17a and 19a that function as dopants of the same conductivity type in the compound semiconductor, respectively. The source sources 21 and 23 provide constituent atoms 21a and 23a of the compound semiconductor. In the present embodiment, the dopant sources 17, 19, 29 and the source sources 21, 23, 25, 27 are beryllium, magnesium, silicon, gallium, nitrogen, aluminum, and indium, respectively. The first dopant 17a is beryllium, and the second dopant 19a is magnesium. The raw material 21a is gallium, and the raw material 23a is nitrogen (N).

アンドープ層形成工程S103においては、まずソース13cにおいて、加熱・プラズマ生成といった準備を行う。基板31は、700℃程度に加熱しておく。また、原料源21、23の加熱温度の調節等により、基板31上にガリウム21aと窒素23aとが略同原子数供給されるようにする。また、ドーパント源17、19の加熱温度の調整等により、所定量のベリリウム17a及びマグネシウム19aが基板31上に供給されるようにする。そして、原料源21、23のシャッター21S、23Sを開き、ガリウム21aと窒素23aを基板31上に供給する。すると、基板31上にIII族窒化物半導体であるGaNがエピタキシャル成長する。また、GaNのエピタキシャル成長中の表面をRHEED装置13dで観察する。具体的には、RHEED装置13dにより基板31に低角で電子線を入射させ、反射された回折像を観察することにより表面状態の情報が得られる。   In the undoped layer forming step S103, first, preparation such as heating and plasma generation is performed in the source 13c. The substrate 31 is heated to about 700 ° C. Further, the gallium 21a and the nitrogen 23a are supplied on the substrate 31 by substantially the same number of atoms by adjusting the heating temperature of the raw material sources 21 and 23 or the like. In addition, a predetermined amount of beryllium 17a and magnesium 19a is supplied onto the substrate 31 by adjusting the heating temperature of the dopant sources 17 and 19 or the like. Then, the shutters 21S and 23S of the raw material sources 21 and 23 are opened, and gallium 21a and nitrogen 23a are supplied onto the substrate 31. Then, GaN, which is a group III nitride semiconductor, is epitaxially grown on the substrate 31. Further, the surface during the epitaxial growth of GaN is observed with the RHEED apparatus 13d. Specifically, surface state information can be obtained by making an electron beam incident on the substrate 31 at a low angle by the RHEED device 13d and observing the reflected diffraction image.

アンドープ層の膜厚は、0.5nm以上であることが好ましい。何故なら、アンドープ層がこの厚さ以上であると、本実施形態に係る化合物半導体膜を製造する方法によって製造されるGaN膜全体としての格子歪を低減させる効果(詳細は後述)が特に顕著であることを本発明者らは実験により確認したからである。また、アンドープ層の膜厚は、10nm以下であることが好ましい。何故なら、アンドープ層がこの厚さ以上であると、GaN膜全体としての格子歪を低減させる効果は向上するものの、後述のドープ層間において電気的接続が阻害されてしまうからである。即ち、本実施形態に係る化合物半導体膜を製造する方法によって製造されるGaN膜の積層方向に電流を流すと、比抵抗の高いアンドープ層には量子力学的効果によりトンネル電流が流れるが、アンドープ層が10nm以下であると特にGaN膜に十分な電流を流すことが可能でありGaN膜の電気的特性が良好になること本発明者らは実験により確認したためである。なお、アンドープ層は第2半導体層となる。   The thickness of the undoped layer is preferably 0.5 nm or more. This is because when the undoped layer is greater than this thickness, the effect of reducing the lattice strain of the entire GaN film manufactured by the method of manufacturing the compound semiconductor film according to the present embodiment (details will be described later) is particularly remarkable. This is because the present inventors have confirmed by experiment. Moreover, it is preferable that the film thickness of an undoped layer is 10 nm or less. This is because if the undoped layer is more than this thickness, the effect of reducing the lattice strain of the entire GaN film is improved, but electrical connection is hindered between the doped layers described later. That is, when a current is passed in the stacking direction of the GaN film manufactured by the method for manufacturing the compound semiconductor film according to the present embodiment, a tunnel current flows in the undoped layer having a high specific resistance due to the quantum mechanical effect. This is because the present inventors have confirmed through experiments that a sufficient current can flow in the GaN film and the electrical characteristics of the GaN film are improved when the thickness is 10 nm or less. The undoped layer becomes the second semiconductor layer.

ドープ層形成工程S105では、原料源21、23のシャッター21S、23Sを開いた状態のまま、さらにドーパント源17、19のシャッター17S、19Sを開き、ガリウム21a、窒素23a、第1のドーパントのベリリウム17a、及び第2のドーパントのマグネシウム19aを基板31上に供給する。すると、第1のドーパントのベリリウム17a及び第2のドーパントのマグネシウム19aを含むGaN層(ドープ層)がアンドープ層上に形成される。この際、ベリリウム17aのドープ層におけるドーピング濃度は、1×1018以上であることが好ましい。何故なら、ベリリウム17aのドープ層におけるドーピング濃度がこの値以上であると、ベリリウム17aとマグネシウム19aの相互作用が十分に大きくなるためである。即ち、ベリリウム17a添加によるドープ層の格子歪とマグネシウム19a添加によるドープ層の格子歪とが相殺する効果が十分に発揮され、後述のようにGaN膜全体としての格子歪を低減させる効果が十分に発揮されるためである。なお、ドープ層は第1半導体層となる。 In the doped layer forming step S105, with the shutters 21S and 23S of the source sources 21 and 23 opened, the shutters 17S and 19S of the dopant sources 17 and 19 are further opened, and gallium 21a, nitrogen 23a, and the first dopant beryllium. 17a and the second dopant magnesium 19a are supplied onto the substrate 31. Then, a GaN layer (doped layer) containing beryllium 17a as the first dopant and magnesium 19a as the second dopant is formed on the undoped layer. At this time, the doping concentration in the doped layer of beryllium 17a is preferably 1 × 10 18 or more. This is because if the doping concentration in the doped layer of beryllium 17a is higher than this value, the interaction between beryllium 17a and magnesium 19a becomes sufficiently large. That is, the effect of offsetting the lattice strain of the doped layer due to the addition of beryllium 17a and the lattice strain of the doped layer due to the addition of magnesium 19a is sufficiently exerted, and the effect of reducing the lattice strain of the entire GaN film as described later is sufficiently exhibited. It is because it is demonstrated. The doped layer becomes the first semiconductor layer.

また、ベリリウム17aのドープ層におけるドーピング濃度は、1×1021cm―3以下であることが好ましい。何故なら、ベリリウム17aのドープ層におけるドーピング濃度がこの値以上であると、マグネシウム19aのドープ層におけるドーピング濃度に関わらず、ドープ層の結晶性が悪化してキャリア密度が低減する傾向があるためである。 The doping concentration in the doped layer of beryllium 17a is preferably 1 × 10 21 cm −3 or less. This is because if the doping concentration in the doped layer of beryllium 17a is higher than this value, the crystallinity of the doped layer tends to deteriorate and the carrier density tends to decrease regardless of the doping concentration in the doped layer of magnesium 19a. is there.

同様に、マグネシウム19aのドープ層におけるドーピング濃度は、1×1018以上であることが好ましい。何故なら、マグネシウム19aのドープ層におけるドーピング濃度がこの値以上であると、ベリリウム17aとマグネシウム19aの相互作用が十分に大きくなるためである。即ち、ベリリウム17a添加によるドープ層の格子歪とマグネシウム19a添加によるドープ層の格子歪とが相殺する効果が十分に発揮され、後述のようにGaN膜全体としての格子歪を低減させる効果が十分に発揮されるためである。 Similarly, the doping concentration in the doped layer of magnesium 19a is preferably 1 × 10 18 or more. This is because the interaction between the beryllium 17a and the magnesium 19a becomes sufficiently large when the doping concentration in the doped layer of the magnesium 19a is higher than this value. That is, the effect of offsetting the lattice strain of the doped layer due to the addition of beryllium 17a and the lattice strain of the doped layer due to the addition of magnesium 19a is sufficiently exerted, and the effect of reducing the lattice strain of the entire GaN film as described later is sufficiently exhibited. It is because it is demonstrated.

また、マグネシウム19aのドープ層におけるドーピング濃度は、1×1021cm―3以下であることが好ましい。何故なら、マグネシウム19aのドープ層におけるドーピング濃度がこの値以上であると、ベリリウム17aのドープ層におけるドーピング濃度に関わらず、ドープ層の結晶性が悪化してキャリア密度が低減する傾向があるためである。 The doping concentration in the doped layer of magnesium 19a is preferably 1 × 10 21 cm −3 or less. This is because if the doping concentration in the doped layer of magnesium 19a is higher than this value, the crystallinity of the doped layer tends to deteriorate and the carrier density tends to decrease regardless of the doping concentration in the doped layer of beryllium 17a. is there.

また、ドープ層の膜厚は、0.5nm以上であることが好ましい。何故なら、ドープ層の膜厚がこの値以下であると、以下のような欠点があるためである。即ち、後述のようなGaN層全体としての格子歪を低減させる効果を有効に発揮させるためには、ドープ層とアンドープ層の膜厚は同程度とすることが好ましい。そのため、ドープ層の膜厚を0.5nm以下にすると、GaN層全体を形成するために非常に薄いドープ層及びアンドープ層を交互に多数成膜する必要があるが、その際にドープ層とアンドープ層の形成を切り替えるためのシャッターの開閉(図2参照)等に時間がかかり、GaN層全体の製造時のスループットが大きく低下してしまう。   Moreover, it is preferable that the film thickness of a dope layer is 0.5 nm or more. This is because if the thickness of the doped layer is less than this value, there are the following drawbacks. That is, in order to effectively exhibit the effect of reducing the lattice strain of the entire GaN layer as will be described later, it is preferable that the doped layer and the undoped layer have the same film thickness. Therefore, if the thickness of the doped layer is 0.5 nm or less, it is necessary to form a large number of very thin doped layers and undoped layers alternately in order to form the entire GaN layer. It takes time to open and close the shutter for switching the formation of the layers (see FIG. 2), and the throughput in manufacturing the entire GaN layer is greatly reduced.

また、ドープ層の膜厚は、10nm以下であることが好ましい。何故なら、ドープ層の膜厚がこの値以上であるとドープ層内に格子歪が多く蓄積するため、後述のようなドープ層とアンドープ層とを交互に積層させることによってGaN全体の格子歪を低減させる効果が十分に発揮されない傾向があるためである。   Moreover, it is preferable that the film thickness of a dope layer is 10 nm or less. This is because if the thickness of the doped layer is greater than this value, a large amount of lattice strain accumulates in the doped layer, so that the lattice strain of the entire GaN can be reduced by alternately laminating doped layers and undoped layers as described later. This is because the effect of reducing tends not to be sufficiently exhibited.

繰り返し工程S107では、上述のアンドープ層形成工程S103とドープ層形成工程S105とを順番に所定回数繰り返す。その結果、ドープ層及びアンドープ層が交互に所定回数繰り返し積層される。なお、アンドープ層形成S103に先立って、ドープ層形成工程S105を行うこともできる。   In the repeating step S107, the undoped layer forming step S103 and the doped layer forming step S105 are repeated a predetermined number of times in order. As a result, the doped layer and the undoped layer are alternately stacked repeatedly a predetermined number of times. In addition, prior to the undoped layer formation S103, a doped layer formation step S105 can also be performed.

図3は本実施形態に係る方法で製造されるGaN膜を有するエピタキシャル基板の構造を概略的に示す図である。図3に示すように、エピタキシャル基板E1は、基板31と、基板31上に形成されたGaN膜47を有している。そして、GaN膜47は、アンドープ層47aとドープ層47bが交互に所定回数繰り返し積層された積層膜となっている。また、アンドープ層47aとドープ層47bは、互いにホモ接合47cを形成している。   FIG. 3 is a view schematically showing the structure of an epitaxial substrate having a GaN film manufactured by the method according to the present embodiment. As shown in FIG. 3, the epitaxial substrate E <b> 1 has a substrate 31 and a GaN film 47 formed on the substrate 31. The GaN film 47 is a laminated film in which undoped layers 47a and doped layers 47b are alternately and repeatedly laminated a predetermined number of times. Further, the undoped layer 47a and the doped layer 47b form a homojunction 47c with each other.

上述のように製造されたGaN膜47においては、第1のドーパントのベリリウム17a、及び第2のドーパントのマグネシウム19aは、ドープ層47bにおいて共にGa原子と置換される。また、ベリリウム17a及びマグネシウム19aは、GaN膜47のドープ層中において、共にp型ドーパントとして働く。そして、Gaの原子半径は、ベリリウム17aよりも大きいと共に、マグネシウム19aよりも小さい。そのため、ドープ層47bにおいて、ドーピングに起因する局所的な格子歪が低減されている。また、アンドープ層47aにはドーパント添加に起因する格子歪は生じない。そして、アンドープ層47aとドープ層47bは交互に繰り返して形成されるので、GaN膜全体としての格子歪はさらに小さくなる。その結果、格子歪に起因してキャリア密度が低下することを抑制できるので、高いキャリア密度のGaN膜47が得られる。   In the GaN film 47 manufactured as described above, beryllium 17a as the first dopant and magnesium 19a as the second dopant are both substituted with Ga atoms in the doped layer 47b. The beryllium 17a and the magnesium 19a both function as p-type dopants in the doped layer of the GaN film 47. The atomic radius of Ga is larger than beryllium 17a and smaller than magnesium 19a. Therefore, in the doped layer 47b, local lattice distortion caused by doping is reduced. In addition, lattice strain due to dopant addition does not occur in the undoped layer 47a. Since the undoped layer 47a and the doped layer 47b are alternately and repeatedly formed, the lattice strain of the entire GaN film is further reduced. As a result, it is possible to suppress a decrease in carrier density due to lattice distortion, and thus a GaN film 47 having a high carrier density can be obtained.

また、本実施形態においては、ベリリウム17aのドープ層47bにおける好適なドーピング濃度は5×1018以上1×1021cm―3以下であり、マグネシウム19aのドープ層47bにおける好適なドーピング濃度は5×1018以上1×1021cm―3以下としている。ベリリウム17aとマグネシウム19aのドーピング濃度がこのような範囲であると、上述のようなベリリウム17aとマグネシウム19aのドーピングによるGaN膜47の局所的な格子歪を低減させる効果が特に有効に発揮させる。その結果、さらにキャリア密度の高いGaN膜47が得られる。 In the present embodiment, the preferred doping concentration in the doped layer 47b of beryllium 17a is 5 × 10 18 or more and 1 × 10 21 cm −3 or less, and the preferred doping concentration in the doped layer 47b of magnesium 19a is 5 ×. 10 18 or more and 1 × 10 21 cm −3 or less. When the doping concentration of the beryllium 17a and the magnesium 19a is within such a range, the effect of reducing the local lattice distortion of the GaN film 47 due to the doping of the beryllium 17a and the magnesium 19a as described above is exhibited particularly effectively. As a result, a GaN film 47 having a higher carrier density is obtained.

また、本実施形態においては、アンドープ層47aの厚さは好適には0.5nm以上10nm以下であり、ドープ層47bの厚さは好適には0.5nm以上10nm以下としている。アンドープ層47aとドープ層47bの厚さがこのような範囲であると、上述のようなGaN膜47全体としての格子歪を減少させる効果が特に有効に発揮される。その結果、さらにキャリア密度の高いGaN膜47が得られる。   In the present embodiment, the thickness of the undoped layer 47a is preferably 0.5 nm to 10 nm, and the thickness of the doped layer 47b is preferably 0.5 nm to 10 nm. When the thickness of the undoped layer 47a and the doped layer 47b is within such a range, the effect of reducing the lattice strain of the GaN film 47 as a whole as described above is particularly effectively exhibited. As a result, a GaN film 47 having a higher carrier density is obtained.

また、本実施形態におけるアンドープ層47aを、ベリリウム17a及びマグネシウム19aのドーパントのうち少なくとも一方がドープ層47bにおける濃度よりも低濃度にドープされた低ドープ層47aに置き変えることも可能である。この場合、上述のアンドープ層形成工程S103は、低ドープ層形成工程(第2半導体層を形成する工程)S103に置き換えられ、繰り返し工程S107は、アンドープ層形成工程S103と低ドープ層形成工程S105とを順番に所定回数繰り返す工程となる。また、低ドープ層47aが第2半導体層となる。この低ドープ層形成工程S103では、上述のドープ層形成工程S105におけるドープ層47bの形成と同様の方法で低ドープ層47aを形成することになるが、この際、ベリリウム17a及び/又はマグネシウム19aの供給量をドープ層形成工程S105における供給量よりも減少させる。この低ドープ層47aは、ドーパントとしてベリリウム17a及びマグネシウム19aの両方を含んでいてもよく、いずれか一方のみを含んでいてもよい。   Further, the undoped layer 47a in the present embodiment can be replaced with a low doped layer 47a in which at least one of the dopants of beryllium 17a and magnesium 19a is doped at a lower concentration than the concentration in the doped layer 47b. In this case, the above-described undoped layer forming step S103 is replaced with a low doped layer forming step (step of forming a second semiconductor layer) S103, and the repeating step S107 includes undoped layer forming step S103, low doped layer forming step S105, and Is a step of repeating a predetermined number of times in order. Further, the lightly doped layer 47a becomes the second semiconductor layer. In the lightly doped layer forming step S103, the lightly doped layer 47a is formed by the same method as the formation of the doped layer 47b in the doped layer forming step S105. At this time, the beryllium 17a and / or the magnesium 19a is formed. The supply amount is decreased from the supply amount in the dope layer forming step S105. The lightly doped layer 47a may contain both beryllium 17a and magnesium 19a as dopants, or may contain only one of them.

この低ドープ層47aにおけるベリリウム17aのドーピング濃度は、5×1018cm―3未満であることが好ましい。何故なら、5×1018cm―3以上のドーピング濃度とすると、低ドープ層47aの格子歪が大きくなり、後述のようなドープ層47bと低ドープ層47aとを交互に積層させることによってGaN膜47全体の格子歪を低減させる効果が十分に発揮されない傾向があるためである。また、低ドープ層47aにおけるベリリウム17aのドーピング濃度のSIMS法による測定限界は5×1014cm―3であるが、低ドープ層47aにおけるベリリウム17aのドーピング濃度は、この測定限界以下の濃度であってもよい。 The doping concentration of beryllium 17a in the lightly doped layer 47a is preferably less than 5 × 10 18 cm −3 . This is because if the doping concentration is 5 × 10 18 cm −3 or more, the lattice strain of the low doped layer 47a increases, and a GaN film is formed by alternately laminating doped layers 47b and low doped layers 47a as described later. This is because the effect of reducing the lattice strain of the entire 47 tends not to be sufficiently exhibited. Further, the measurement limit of the doping concentration of beryllium 17a in the lightly doped layer 47a by the SIMS method is 5 × 10 14 cm −3 , but the doping concentration of beryllium 17a in the lightly doped layer 47a is less than this measurement limit. May be.

また、この低ドープ層47aにおけるマグネシウム19aのドーピング濃度は、5×1018cm―3未満であることが好ましい。何故なら、5×1018cm―3以上のドーピング濃度とすると、低ドープ層47aの格子歪が大きくなり、後述のようなドープ層47bと低ドープ層47aとを交互に積層させることによってGaN膜47全体の格子歪を低減させる効果が十分に発揮されない傾向があるためである。また、低ドープ層47aにおけるマグネシウム19aのドーピング濃度のSIMS法による測定限界は5×1014cm―3であるが、低ドープ層47aにおけるマグネシウム19aのドーピング濃度は、この測定限界以下の濃度であってもよい。 The doping concentration of magnesium 19a in the lightly doped layer 47a is preferably less than 5 × 10 18 cm −3 . This is because if the doping concentration is 5 × 10 18 cm −3 or more, the lattice strain of the low doped layer 47a increases, and a GaN film is formed by alternately laminating doped layers 47b and low doped layers 47a as described later. This is because the effect of reducing the lattice strain of the entire 47 tends not to be sufficiently exhibited. The measurement limit of the doping concentration of magnesium 19a in the lightly doped layer 47a by the SIMS method is 5 × 10 14 cm −3 , but the doping concentration of magnesium 19a in the lightly doped layer 47a is less than this measurement limit. May be.

この場合、GaN膜47は、低ドープ層47aとドープ層47bが交互に積層された積層膜となる。そして、低ドープ層47a内に生じるドーパント添加による格子歪は、ドープ層47b内に生じるドーパント添加による格子歪よりも小さくなる。そのため、アンドープ層47aとドープ層47bとを交互に積層させた場合と同様に、低ドープ層47aとドープ層47bとを交互に積層させることによってGaN膜の格子歪を低減させることが可能である。さらに、低ドープ層47aはアンドープ層47aよりも比抵抗が小さくなる。そのため、GaN膜全体の抵抗値を低減させることが可能であり、GaN膜の電気的特性を向上させることが可能となる。
[第二実施形態]
In this case, the GaN film 47 is a laminated film in which lightly doped layers 47a and doped layers 47b are alternately laminated. Then, the lattice strain caused by the addition of the dopant generated in the lightly doped layer 47a is smaller than the lattice strain caused by the addition of the dopant generated in the doped layer 47b. Therefore, similarly to the case where the undoped layers 47a and the doped layers 47b are alternately stacked, it is possible to reduce the lattice strain of the GaN film by alternately stacking the low doped layers 47a and the doped layers 47b. . Furthermore, the specific resistance of the lightly doped layer 47a is smaller than that of the undoped layer 47a. Therefore, the resistance value of the entire GaN film can be reduced, and the electrical characteristics of the GaN film can be improved.
[Second Embodiment]

図4は、本発明の第二実施形態に係る化合物半導体膜を製造する方法及びLED構造を有するエピタキシャル基板を製造する方法の主要な工程を示すフローチャートである。また、図5は、本実施形態に係る方法で製造されるLED構造を概略的に示す図である。エピタキシャル基板E2は、LED構造33に対応する膜の積層を含んでいる。図4のフローチャート100aに示すように、本実施形態に係るLED構造を有するエピタキシャル基板E2を製造する方法は、以下の工程を主に含んでいる。   FIG. 4 is a flowchart showing main steps of a method of manufacturing a compound semiconductor film and a method of manufacturing an epitaxial substrate having an LED structure according to the second embodiment of the present invention. FIG. 5 is a diagram schematically showing an LED structure manufactured by the method according to the present embodiment. Epitaxial substrate E2 includes a stack of films corresponding to LED structure 33. As shown in the flowchart 100a of FIG. 4, the method for manufacturing the epitaxial substrate E2 having the LED structure according to the present embodiment mainly includes the following steps.

工程S105:
第一実施形態における基板設置工程S101(図1参照)と同様の工程である。即ち、半導体膜を形成するための基板31(本実施形態ではGaN基板)を分子線エピタキシ装置13に設置する。
Step S105:
This is the same process as the substrate installation process S101 (see FIG. 1) in the first embodiment. That is, a substrate 31 (in this embodiment, a GaN substrate) for forming a semiconductor film is placed in the molecular beam epitaxy apparatus 13.

工程S107:
セル21K、29K及び23Kのシャッター21S、29S及び23Sを開けて、原料であるガリウム21aと窒素23a、及びドーパントであるシリコン29とをGaN基板31上に供給する。これにより、n型GaNバッファ層35がGaN基板31上に形成される。n型GaNバッファ層35の厚さは、例えば500nmである。
Step S107:
The shutters 21S, 29S, and 23S of the cells 21K, 29K, and 23K are opened, and gallium 21a as a raw material, nitrogen 23a, and silicon 29 as a dopant are supplied onto the GaN substrate 31. Thereby, the n-type GaN buffer layer 35 is formed on the GaN substrate 31. The thickness of the n-type GaN buffer layer 35 is, for example, 500 nm.

工程S109:
さらにセル25Kのシャッター25Sを開けて原料源であるアルミナ25からアルミナをさらに供給する。これにより、n型AlGaNクラッド層37がn型GaNバッファ層35上に形成される。n型AlGaNクラッド層37の厚さは、例えば500nmである。
Step S109:
Further, the shutter 25S of the cell 25K is opened, and alumina is further supplied from the alumina 25 which is a raw material source. Thereby, the n-type AlGaN cladding layer 37 is formed on the n-type GaN buffer layer 35. The thickness of the n-type AlGaN cladding layer 37 is, for example, 500 nm.

工程S111:
セル25K及び29Kのシャッター25S及び29Sを閉じて、第1のGaNガイド層39を形成する。第1のGaNガイド層39の厚さは例えば10nmである。
Step S111:
The shutters 25S and 29S of the cells 25K and 29K are closed, and the first GaN guide layer 39 is formed. The thickness of the first GaN guide layer 39 is, for example, 10 nm.

工程S113:
セル27Kのシャッター27Sを開けて、InGaN活性層41を形成する。InGaN活性層41の厚さは例えば3nmである。
Step S113:
The shutter 27S of the cell 27K is opened, and the InGaN active layer 41 is formed. The thickness of the InGaN active layer 41 is 3 nm, for example.

工程S115:
セル27Kのシャッター27Sを閉じて、第2のGaNガイド層43を形成する。第2のGaNガイド層43の厚さは例えば10nmである。
Step S115:
The second GaN guide layer 43 is formed by closing the shutter 27S of the cell 27K. The thickness of the second GaN guide layer 43 is, for example, 10 nm.

工程S117:
セル25Kとセル17Kのシャッター25Sと17S、及びTeセルのシャッター(図示せず)を開けて、p型AlGaNクラッド層45を形成する。p型AlGaNクラッド層45の厚さは、例えば500nmである。
Step S117:
The shutters 25S and 17S of the cell 25K and the cell 17K and the shutter (not shown) of the Te cell are opened, and the p-type AlGaN cladding layer 45 is formed. The thickness of the p-type AlGaN cladding layer 45 is, for example, 500 nm.

工程S119:
セル25Kとセル17Kのシャッター25Sと17S、及びTeセルのシャッターを閉じて、p型GaNコンタクト層47の一部を形成する。アンドープ層47aの好適な膜厚は、0.5nm以上10nm以下である。
Step S119:
The shutters 25S and 17S of the cell 25K and the cell 17K and the shutter of the Te cell are closed, and a part of the p-type GaN contact layer 47 is formed. A suitable film thickness of the undoped layer 47a is not less than 0.5 nm and not more than 10 nm.

工程S121:
セル17Kとセル19Kのシャッター17Sと19Sを開け、p型GaNコンタクト層47の一部であるドープ層47bを形成する。ドープ層47bの好適な膜厚は、0.5nm以上10nm以下である。また、ベリリウム17aのドープ層47bにおける好適なドーピング濃度は1×1018以上1×1021cm―3以下であり、マグネシウム19aのドープ層47bにおける好適なドーピング濃度は1×1018以上1×1021cm―3以下である。
Step S121:
The shutters 17S and 19S of the cell 17K and the cell 19K are opened, and a doped layer 47b that is a part of the p-type GaN contact layer 47 is formed. A suitable thickness of the doped layer 47b is not less than 0.5 nm and not more than 10 nm. Further, the preferable doping concentration in the doped layer 47b of beryllium 17a is 1 × 10 18 or more and 1 × 10 21 cm −3 or less, and the preferable doping concentration in the doped layer 47b of magnesium 19a is 1 × 10 18 or more and 1 × 10 6. 21 cm- 3 or less.

工程S123:
上述のアンドープ層47a形成工程S119とドープ層47b形成工程S121とを順番に所定回数繰り返す。その結果、アンドープ層47a及びドープ層47bが交互に所定回数繰り返し積層され、p型GaNコンタクト層47が形成される。
Step S123:
The undoped layer 47a forming step S119 and the doped layer 47b forming step S121 are repeated a predetermined number of times in order. As a result, the undoped layer 47a and the doped layer 47b are alternately and repeatedly stacked a predetermined number of times to form the p-type GaN contact layer 47.

工程S125:
基板温度を下げた後に、エピタキシャル基板E2を成長室外へ取り出す。
Step S125:
After lowering the substrate temperature, the epitaxial substrate E2 is taken out of the growth chamber.

このエピタキシャル基板E2は、図5に示すように、GaN基板31の主面31a上へLED構造33が形成されたものである。LED構造33の具体的な構成としては、InGaN活性層41がn型AlGaNクラッド層37とp型AlGaNクラッド層45との間に設けられている。p型AlGaNクラッド層45上にはp型GaNコンタクト層47が形成されている。InGaN活性層41とn型AlGaNクラッド層37との間には第1のGaNガイド層39が設けられており、InGaN活性層41とp型AlGaNクラッド層45との間には第2のGaNガイド層43が設けられている。p型GaNコンタクト層47上には、アノードといった第1の電極が設けられ、GaN基板31の裏面31b上には、カソードといった第2の電極が設けられる。   As shown in FIG. 5, the epitaxial substrate E <b> 2 has an LED structure 33 formed on the main surface 31 a of the GaN substrate 31. As a specific configuration of the LED structure 33, an InGaN active layer 41 is provided between an n-type AlGaN cladding layer 37 and a p-type AlGaN cladding layer 45. A p-type GaN contact layer 47 is formed on the p-type AlGaN cladding layer 45. A first GaN guide layer 39 is provided between the InGaN active layer 41 and the n-type AlGaN cladding layer 37, and a second GaN guide is interposed between the InGaN active layer 41 and the p-type AlGaN cladding layer 45. A layer 43 is provided. A first electrode such as an anode is provided on the p-type GaN contact layer 47, and a second electrode such as a cathode is provided on the back surface 31 b of the GaN substrate 31.

p型GaNコンタクト層47は、上述のように、第一実施形態におけるGaN膜47(図3参照)と同様の構成を有している。そのため、本実施形態のp型GaNコンタクト層47は、キャリア密度が高く低抵抗の層となっている。その結果、LED構造33の動作電圧及び発光特性が向上している。なお、本実施形態においては、p型GaNコンタクト層47をアンドープ層47a及びドープ層47bの繰り返しにより形成したが、別のp型半導体層を同様の方法で形成することもできる。   As described above, the p-type GaN contact layer 47 has the same configuration as the GaN film 47 (see FIG. 3) in the first embodiment. Therefore, the p-type GaN contact layer 47 of the present embodiment is a layer having a high carrier density and a low resistance. As a result, the operating voltage and light emission characteristics of the LED structure 33 are improved. In this embodiment, the p-type GaN contact layer 47 is formed by repeating the undoped layer 47a and the doped layer 47b. However, another p-type semiconductor layer can be formed by the same method.

以下、本発明の効果をより一層明らかなものとするため、実施例を用いて説明する。図6及び図7は実施例1〜4及び5に係る積層膜構成の条件と、ホール密度の関係を示す表である。実施例1〜4は、GaN基板上に上述の第一実施形態と同様にGaN半導体のアンドープ層及びGaN半導体のドープ層を交互に積層した積層膜である。実施例5は、GaN基板上にGaN半導体の低ドープ層及びGaN半導体のドープ層を交互に積層した積層膜である。いずれの実施例においても、アンドープ層及びドープ層からなる積層体の総膜厚が500nmになるように、アンドープ層及びドープ層を繰り返し形成した。また、ドーパントとしてはマグネシウムとベリリウムを用いた。そして、実施例1〜4においてマグネシウム及びベリリウムのドープ層内におけるドープ密度は、いずれも5.00×1019cm―3とした。また、実施例5においてマグネシウム及びベリリウムの低ドープ層内におけるドープ密度は、いずれも3.00×1018cm―3とし、マグネシウム及びベリリウムのドープ層内におけるドープ密度は、いずれも5.00×1019cm―3とした。 Hereinafter, in order to further clarify the effects of the present invention, description will be made using examples. 6 and 7 are tables showing the relationship between the hole density and the conditions of the laminated film configuration according to Examples 1 to 4 and 5. FIG. Examples 1 to 4 are stacked films in which undoped layers of GaN semiconductors and doped layers of GaN semiconductors are alternately stacked on a GaN substrate as in the first embodiment described above. Example 5 is a laminated film in which lightly doped layers of GaN semiconductors and doped layers of GaN semiconductors are alternately laminated on a GaN substrate. In any of the examples, the undoped layer and the doped layer were repeatedly formed so that the total film thickness of the laminate including the undoped layer and the doped layer was 500 nm. Further, magnesium and beryllium were used as dopants. In Examples 1 to 4, the doping density in the doped layers of magnesium and beryllium was 5.00 × 10 19 cm −3 . In Example 5, the doping density in the low-doped layer of magnesium and beryllium is both 3.00 × 10 18 cm −3, and the doping density in the doped layer of magnesium and beryllium is 5.00 × 10 19 cm −3 .

また、実施例1〜4は、各実施例ごとにアンドープ層及びドープ層の厚さの組み合わせが異なるようにした。具体的には、実施例1のアンドープ層とドープ層の厚さは、いずれも0.5nmとした。また、実施例2のアンドープ層とドープ層の厚さは、いずれも1nmとした。また、実施例3のアンドープ層とドープ層の厚さは、いずれも5nmとした。また、実施例4のアンドープ層とドープ層の厚さは、いずれも10nmとした。また、実施例5は、アンドープ層とドープ層の厚さは、いずれも5nmとした。また、実施例1〜5において、すべての層は分子線エピタキシ装置を用いて形成した。   In Examples 1 to 4, the combination of the thicknesses of the undoped layer and the doped layer was different for each example. Specifically, the thicknesses of the undoped layer and the doped layer in Example 1 were both set to 0.5 nm. Moreover, the thickness of the undoped layer and doped layer of Example 2 was 1 nm. Moreover, the thickness of the undoped layer and doped layer of Example 3 was 5 nm. Moreover, the thickness of the undoped layer and doped layer of Example 4 was 10 nm. In Example 5, the thicknesses of the undoped layer and the doped layer were both 5 nm. Moreover, in Examples 1-5, all the layers were formed using the molecular beam epitaxy apparatus.

図6に示すように、実施例1〜5のホール密度は、それぞれ、1.0×1018cm―3、1.5×1018cm―3、4.5×1018cm―3、1.8×1018cm―3、及び5.5×1018cm―3となり、いずれの実施例についても、高いホール密度を示した。 As shown in FIG. 6, the hole densities of Examples 1 to 5 are 1.0 × 10 18 cm −3 , 1.5 × 10 18 cm −3 , 4.5 × 10 18 cm −3 , 1, respectively. The results were 0.8 × 10 18 cm −3 and 5.5 × 10 18 cm −3 , and each example showed high hole density.

本発明は上記実施形態に限定されるものではなく、様々な変形態様が可能である。   The present invention is not limited to the above embodiment, and various modifications can be made.

例えば、上述の実施形態においては、III族窒化物半導体としてGaN半導体を用いたが、GaNに替えて、InN、AlNの半導体膜を形成することもできる。また、GaN、InN及びAlNのうち少なくとも2つからなる混晶を用いて半導体膜を形成することもできる。これらの混晶としては、例えばAlGaN、InGaN、AlInNを挙げることができる。   For example, in the above-described embodiment, a GaN semiconductor is used as the group III nitride semiconductor, but a semiconductor film of InN or AlN can be formed instead of GaN. Alternatively, the semiconductor film can be formed using a mixed crystal composed of at least two of GaN, InN, and AlN. Examples of these mixed crystals include AlGaN, InGaN, and AlInN.

III族窒化物半導体としてInNを用いた場合、第1及び第2のドーパントとして例えばそれぞれベリリウム及びマグネシウムを用いることができる。また、III族窒化物半導体としてAlNを用いた場合、第1及び第2のドーパントとして例えばそれぞれベリリウム及びマグネシウムを用いることができる。   When InN is used as the group III nitride semiconductor, for example, beryllium and magnesium can be used as the first and second dopants, respectively. When AlN is used as the group III nitride semiconductor, for example, beryllium and magnesium can be used as the first and second dopants, respectively.

また、上述の実施形態においては、ホスト半導体中のドーパントによって置換される原子(Ga)の原子半径は、第1のドーパント(ベリリウム)よりも大きく、第2のドーパント(マグネシウム)よりも小さかった。しかしこのような態様に限られない。例えば、第1のドーパントと第2のドーパントの原子半径が互いに異なっていれば、ホスト半導体中においてドーパントの平均原子半径は2種のドーパントの原子半径の間の値になり、小さい原子半径のドーパントによる格子歪を緩和できる。   Moreover, in the above-mentioned embodiment, the atomic radius of the atom (Ga) substituted by the dopant in the host semiconductor was larger than the first dopant (beryllium) and smaller than the second dopant (magnesium). However, it is not limited to such a mode. For example, if the atomic radii of the first dopant and the second dopant are different from each other, the average atomic radius of the dopant in the host semiconductor is a value between the atomic radii of the two dopants, and the small atomic radius dopant. The lattice distortion caused by

また、ホスト半導体は、III族窒化物半導体に限られず、例えば、ZnO、ZnMgO
であっても、本発明の実施は可能である。
Further, the host semiconductor is not limited to a group III nitride semiconductor, for example, ZnO, ZnMgO.
Even so, it is possible to implement the present invention.

図1は、第一実施形態に係る化合物半導体膜を製造する方法の主要な工程を示すフローチャートである。FIG. 1 is a flowchart showing main steps of a method for manufacturing a compound semiconductor film according to the first embodiment. 図2は、化合物半導体膜を製造するための結晶成長装置の一例を示す図面である。FIG. 2 is a drawing showing an example of a crystal growth apparatus for manufacturing a compound semiconductor film. 図3は、第一実施形態に係る方法で製造されるGaN膜を有するエピタキシャル基板の構造を概念的に示す図である。FIG. 3 is a diagram conceptually showing the structure of an epitaxial substrate having a GaN film manufactured by the method according to the first embodiment. 図4は、第二実施形態に係る化合物半導体膜を製造する方法及びLED構造を有するエピタキシャル基板を製造する方法の主要な工程を示すフローチャートである。FIG. 4 is a flowchart showing main steps of a method for manufacturing a compound semiconductor film and a method for manufacturing an epitaxial substrate having an LED structure according to the second embodiment. 図5は、第二実施形態に係る方法で製造されるLED構造を概略的に示す図である。FIG. 5 is a diagram schematically showing an LED structure manufactured by the method according to the second embodiment. 図6は、本発明の実施例の膜構成及びホール密度を示す図である。FIG. 6 is a diagram showing the film configuration and hole density of the example of the present invention. 図7は、本発明の実施例の膜構成及びホール密度を示す図である。FIG. 7 is a diagram showing the film configuration and hole density of the example of the present invention.

符号の説明Explanation of symbols

17a・・・第1のドーパント(ベリリウム)、19a・・・第2のドーパント(マグネシウム)、21a・・・III族窒化物半導体の構成元素(ガリウム)、23a・・・III族窒化物半導体の構成元素(窒素)、47・・・III族窒化物半導体(GaN)、47a・・・アンドープ層(低ドープ層、第2半導体層)、47b・・・ドープ層(第1半導体層)、S101・・・基板設置工程、S103・・・アンドープ層(低ドープ層)形成工程、S105・・・ドープ層形成工程、S107・・・繰返し工程。 17a ... first dopant (beryllium), 19a ... second dopant (magnesium), 21a ... group III nitride semiconductor element (gallium), 23a ... group III nitride semiconductor Constituent element (nitrogen), 47... Group III nitride semiconductor (GaN), 47a... Undoped layer (low doped layer, second semiconductor layer), 47b... Doped layer (first semiconductor layer), S101 ... Substrate installation step, S103 ... Undoped layer (low doped layer) forming step, S105 ... Doped layer forming step, S107 ... Repeating step.

Claims (10)

半導体膜を製造する方法であって、
III族窒化物半導体に対してドーパントとして働く第1及び第2のドーパントと、前記III族窒化物半導体の構成元素の原料と、を供給して前記III族窒化物半導体のドープ層である第1半導体層を形成する工程と、
前記III族窒化物半導体からなる第2半導体層を形成する工程と、
前記第1半導体層と、前記第2半導体層の形成を繰り返す工程と、
を備え、
前記第1半導体層は前記第1のドーパント及び前記第2のドーパントを含み、
前記第2のドーパントは、前記III族窒化物半導体に対して前記第1のドーパントと同一の導電型のドーパントとして働き、
前記第2半導体層は、前記III族窒化物半導体のアンドープ層、又は、低ドープ層であり、
前記低ドープ層は、前記III族窒化物半導体に対して前記第1及び前記第2のドーパントのうち少なくとも一方が前記第1半導体層における濃度よりも低濃度にドープされており、
前記第1及び第2のドーパントは、前記第1半導体層及び前記低ドープ層において前記III族窒化物半導体の構成元素のうち少なくとも一種の構成元素と置換されており、
前記第1半導体層において当該置換される構成元素の原子半径は、前記第1のドーパントの原子半径よりも大きいと共に、前記第2のドーパントの原子半径よりも小さいことを特徴とする方法。
A method for manufacturing a semiconductor film, comprising:
The first and second dopants acting as dopants for the group III nitride semiconductor and a material for the constituent elements of the group III nitride semiconductor are supplied to form a first doped layer of the group III nitride semiconductor. Forming a semiconductor layer;
Forming a second semiconductor layer comprising the group III nitride semiconductor;
Repeating the formation of the first semiconductor layer and the second semiconductor layer;
With
The first semiconductor layer includes the first dopant and the second dopant;
The second dopant acts as a dopant of the same conductivity type as the first dopant with respect to the group III nitride semiconductor,
The second semiconductor layer is an undoped layer or a lightly doped layer of the group III nitride semiconductor,
In the lightly doped layer, at least one of the first and second dopants is doped at a lower concentration than the concentration in the first semiconductor layer with respect to the group III nitride semiconductor,
The first and second dopants are substituted with at least one constituent element among the constituent elements of the group III nitride semiconductor in the first semiconductor layer and the lightly doped layer,
The atomic radius of the constituent element to be substituted in the first semiconductor layer is larger than the atomic radius of the first dopant and smaller than the atomic radius of the second dopant.
半導体膜を製造する方法であって、
III族窒化物半導体に対してドーパントとして働く第1及び第2のドーパントと、前記III族窒化物半導体の構成元素の原料と、を供給して前記III族窒化物半導体のドープ層である第1半導体層を形成する工程と、
前記III族窒化物半導体からなる第2半導体層を形成する工程と、
前記第1半導体層と、前記第2半導体層の形成を繰り返す工程と、
を備え、
前記第1半導体層は前記第1のドーパント及び前記第2のドーパントを含み、
前記第2のドーパントは、前記III族窒化物半導体に対して前記第1のドーパントと同一の導電型のドーパントとして働き、
前記第2半導体層は、前記III族窒化物半導体のアンドープ層、又は、低ドープ層であり、
前記低ドープ層は、前記III族窒化物半導体に対して前記第1及び前記第2のドーパントのうち少なくとも一方が前記第1半導体層における濃度よりも低濃度にドープされており、
前記第1及び第2のドーパントは、前記第1半導体層及び前記低ドープ層において前記III族窒化物半導体の構成元素のうち少なくとも一種の構成元素と置換されており、
前記第1のドーパントの原子半径は前記第2のドーパントの原子半径よりも小さいことを特徴とする方法。
A method for manufacturing a semiconductor film, comprising:
The first and second dopants acting as dopants for the group III nitride semiconductor and a material for the constituent elements of the group III nitride semiconductor are supplied to form a first doped layer of the group III nitride semiconductor. Forming a semiconductor layer;
Forming a second semiconductor layer comprising the group III nitride semiconductor;
Repeating the formation of the first semiconductor layer and the second semiconductor layer;
With
The first semiconductor layer includes the first dopant and the second dopant;
The second dopant acts as a dopant of the same conductivity type as the first dopant with respect to the group III nitride semiconductor,
The second semiconductor layer is an undoped layer or a lightly doped layer of the group III nitride semiconductor,
In the lightly doped layer, at least one of the first and second dopants is doped at a lower concentration than the concentration in the first semiconductor layer with respect to the group III nitride semiconductor,
The first and second dopants are substituted with at least one constituent element among the constituent elements of the group III nitride semiconductor in the first semiconductor layer and the lightly doped layer,
The method of claim 1, wherein the atomic radius of the first dopant is smaller than the atomic radius of the second dopant.
前記第2半導体層は、前記III族窒化物半導体のアンドープ層であることを特徴とする請求項1又は請求項2に記載の方法。   The method according to claim 1, wherein the second semiconductor layer is an undoped layer of the group III nitride semiconductor. 前記第2半導体層は、前記III族窒化物半導体の低ドープ層であることを特徴とする請求項1又は請求項2に記載の方法。   The method according to claim 1, wherein the second semiconductor layer is a lightly doped layer of the group III nitride semiconductor. 前記III族窒化物半導体は、GaN、InN、AlN、又はGaN、InN及びAlNのうち少なくとも2つからなる混晶であることを特徴とする請求項1〜請求項4のいずれか一項に記載の方法。   The group III nitride semiconductor is GaN, InN, AlN, or a mixed crystal composed of at least two of GaN, InN, and AlN. the method of. 前記第1のドーパントはベリリウムであり、前記第2のドーパントはマグネシウムであることを特徴とする請求項1〜請求項5のいずれか一項に記載された方法。   The method according to claim 1, wherein the first dopant is beryllium and the second dopant is magnesium. 前記ベリリウムの前記第1半導体層におけるドーピング濃度は5×1018以上1×1021cm―3以下であり、前記マグネシウムの前記第1半導体層におけるドーピング濃度は5×1018以上1×1021cm―3以下であることを特徴とする請求項6に記載の方法。 The doping concentration of the beryllium in the first semiconductor layer is 5 × 10 18 or more and 1 × 10 21 cm −3 or less, and the doping concentration of the magnesium in the first semiconductor layer is 5 × 10 18 or more and 1 × 10 21 cm. The method according to claim 6, wherein the method is 3 or less. 前記第1半導体層の厚さは0.5nm以上10nm以下であり、前記第2半導体層の厚さは0.5nm以上10nm以下であることを特徴とする請求項1〜請求項7のいずれか一項に記載の方法。   8. The thickness of the first semiconductor layer is 0.5 nm to 10 nm, and the thickness of the second semiconductor layer is 0.5 nm to 10 nm. The method according to one item. 前記第1半導体層及び前記第2半導体層の形成は分子線エピタキシ法により行われることを特徴とする請求項1〜請求項8のいずれか一項に記載の方法。   The method according to claim 1, wherein the formation of the first semiconductor layer and the second semiconductor layer is performed by a molecular beam epitaxy method. 半導体膜を製造する方法であって、
化合物半導体に対してドーパントとして働く第1及び第2のドーパントと、前記化合物半導体の構成元素の原料と、を供給して前記化合物半導体のドープ層である第1半導体層を形成する工程と、
前記化合物半導体からなる第2半導体層を形成する工程と、
前記第1半導体層と、前記第2半導体層の形成を繰り返す工程と、
を備え、
前記第1半導体層は前記第1のドーパント及び前記第2のドーパントを含み、
前記第2のドーパントは、前記化合物半導体に対して前記第1のドーパントと同一の導電型のドーパントとして働き、
前記第2半導体層は、前記化合物半導体のアンドープ層、又は、低ドープ層であり、
前記低ドープ層は、前記化合物半導体に対して前記第1及び前記第2のドーパントのうち少なくとも一方が前記第1半導体層における濃度よりも低濃度にドープされており、
前記第1及び第2のドーパントは、前記第1半導体層及び前記低ドープ層において前記化合物半導体の構成元素のうち少なくとも一種の構成元素と置換されており、
前記第1のドーパントの原子半径は前記第2のドーパントの原子半径よりも小さいことを特徴とする方法。
A method for manufacturing a semiconductor film, comprising:
Supplying a first and second dopant acting as a dopant to the compound semiconductor and a raw material of a constituent element of the compound semiconductor to form a first semiconductor layer which is a doped layer of the compound semiconductor;
Forming a second semiconductor layer made of the compound semiconductor;
Repeating the formation of the first semiconductor layer and the second semiconductor layer;
With
The first semiconductor layer includes the first dopant and the second dopant;
The second dopant acts as a dopant of the same conductivity type as the first dopant with respect to the compound semiconductor,
The second semiconductor layer is an undoped layer or a lightly doped layer of the compound semiconductor,
In the lightly doped layer, at least one of the first and second dopants is doped to the compound semiconductor at a concentration lower than the concentration in the first semiconductor layer,
The first and second dopants are substituted with at least one constituent element among the constituent elements of the compound semiconductor in the first semiconductor layer and the lightly doped layer,
The method of claim 1, wherein the atomic radius of the first dopant is smaller than the atomic radius of the second dopant.
JP2008015464A 2008-01-25 2008-01-25 Method of manufacturing semiconductor film Pending JP2009177029A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008015464A JP2009177029A (en) 2008-01-25 2008-01-25 Method of manufacturing semiconductor film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008015464A JP2009177029A (en) 2008-01-25 2008-01-25 Method of manufacturing semiconductor film

Publications (1)

Publication Number Publication Date
JP2009177029A true JP2009177029A (en) 2009-08-06

Family

ID=41031803

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008015464A Pending JP2009177029A (en) 2008-01-25 2008-01-25 Method of manufacturing semiconductor film

Country Status (1)

Country Link
JP (1) JP2009177029A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050511A (en) * 2015-09-04 2017-03-09 株式会社東芝 Semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231999A (en) * 2001-01-05 2002-08-16 Lumileds Lighting Us Llc Method of forming ohmic contact in iii-nitride light- emitting device
JP2002359397A (en) * 2001-05-07 2002-12-13 Xerox Corp Semiconductor element and method of forming the same
WO2006068376A1 (en) * 2004-12-23 2006-06-29 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231999A (en) * 2001-01-05 2002-08-16 Lumileds Lighting Us Llc Method of forming ohmic contact in iii-nitride light- emitting device
JP2002359397A (en) * 2001-05-07 2002-12-13 Xerox Corp Semiconductor element and method of forming the same
WO2006068376A1 (en) * 2004-12-23 2006-06-29 Lg Innotek Co., Ltd Nitride semiconductor light emitting device and fabrication method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017050511A (en) * 2015-09-04 2017-03-09 株式会社東芝 Semiconductor device

Similar Documents

Publication Publication Date Title
US8835998B2 (en) Compositionally graded heterojunction semiconductor device and method of making same
TWI287256B (en) Semiconductor substrate and semiconductor device manufactured by epitaxial growth on the semiconductor substrate
US20080308836A1 (en) Nitride Semiconductor Device and Method for Growing Nitride Semiconductor Crystal Layer
WO2017017891A1 (en) Group iii nitride semiconductor light-emitting element and manufacturing method therefor
JP5818853B2 (en) Vertical nitride semiconductor device using n-type aluminum nitride single crystal substrate
US8928000B2 (en) Nitride semiconductor wafer including different lattice constants
JP2009506529A (en) P-type-intrinsic-n-type light emitting diode manufacturing method using zinc oxide
Fudetani et al. Wide range doping controllability of p-type GaN films prepared via pulsed sputtering
JP5366279B1 (en) Multiple quantum well solar cell and method of manufacturing multiple quantum well solar cell
JP2008266113A (en) Group iii-v nitride layer and method for producing the same
Vadiee et al. The role of Mg bulk hyper-doping and delta-doping in low-resistance GaN homojunction tunnel diodes with negative differential resistance
JP5561629B2 (en) Semiconductor optical device
CN109166910B (en) P-type AlGaN semiconductor material and epitaxial preparation method thereof
JP2013021024A (en) Transistor element
JP2009177029A (en) Method of manufacturing semiconductor film
JP2007103955A (en) Nitride semiconductor and method for growing nitride semiconductor crystal layer
US11973137B2 (en) Stacked buffer in transistors
EP3906586B1 (en) Ingan-based led epitaxial wafer and fabrication method thereof
TW201216461A (en) Semiconductor substrate and insulated gate type field effect transistor
JP2009081269A (en) Vertical nitride semiconductor device and manufacturing method thereof
KR20100077264A (en) Light emitting diode having indium nitride
Funato et al. ScAlMgO4 as a promising substrate for InGaN-based long wavelength emitters: Demonstration of far-red LEDs
JP2008192767A (en) Method of manufacturing semiconductor film
JPH11162849A (en) Laminated structure and manufacture thereof
CN117790535A (en) Gallium nitride HEMT device with buffer layer with carbon content in step distribution and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110125

A977 Report on retrieval

Effective date: 20130311

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A02 Decision of refusal

Effective date: 20130709

Free format text: JAPANESE INTERMEDIATE CODE: A02