JP2009163775A - Semiconductor processor and semiconductor processing system using the same - Google Patents

Semiconductor processor and semiconductor processing system using the same Download PDF

Info

Publication number
JP2009163775A
JP2009163775A JP2009106602A JP2009106602A JP2009163775A JP 2009163775 A JP2009163775 A JP 2009163775A JP 2009106602 A JP2009106602 A JP 2009106602A JP 2009106602 A JP2009106602 A JP 2009106602A JP 2009163775 A JP2009163775 A JP 2009163775A
Authority
JP
Japan
Prior art keywords
pull
signal line
host computer
resistor
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009106602A
Other languages
Japanese (ja)
Other versions
JP4660599B2 (en
Inventor
Hiroyuki Maemura
浩之 前村
Nobuya Uta
暢也 宇多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Renesas Design Corp
Original Assignee
Renesas Technology Corp
Renesas Design Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Renesas Design Corp filed Critical Renesas Technology Corp
Priority to JP2009106602A priority Critical patent/JP4660599B2/en
Publication of JP2009163775A publication Critical patent/JP2009163775A/en
Application granted granted Critical
Publication of JP4660599B2 publication Critical patent/JP4660599B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that processing loads of a host computer 5 can not be reduced because the host computer 5 requires the same communication processing, etc., as the one when a device 1 is actually used, even when the host computer 5 actually does not use the device 1 as long as the device 1 is physically connected to the host computer 5. <P>SOLUTION: When a CPU 14 makes setting in which a device 11 is used, a pull-up power source 20 is electrically connected to a pull-up resistor 21, and when the CPU 14 makes setting in which the device 11 is not used, the pull-up power source 20 is electrically disconnected to the pull-up resistor 21. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ Ｓｐｅｓｉｆｉｃａｔｉｏｎ ｖｅｒｓｉｏｎ１．０，１９９６年１月１９日）規格の元でホストコンピュータと接続されるデバイスの使用又は不使用の状況等を伝達する使用状況伝達装置及び使用状況伝達方法に関するものである。   The present invention relates to a usage status transmission apparatus and usage status for transmitting a usage or non-use status of a device connected to a host computer under the USB (Universal Serial Bus Specification version 1.0, January 19, 1996) standard. It relates to the transmission method.

図９はＵＳＢ規格におけるホストコンピュータとデバイス間の接続関係を示す回路図であり、図において、１は例えばマウス，キーボード，ペンタブレットやゲームパッドなどのデバイス、２はプルアップ電源、３はＵＳＢ規格の信号線Ｄ-をプルアップするＵＳＢ規格のプルアップ抵抗、４はホストコンピュータ５とデバイス１を接続するコネクタ、５は例えばパソコンなどのホストコンピュータ、６はデバイス１から信号線Ｄ-及び信号線Ｄ+を介してデータを受信するとともに、信号線Ｄ-及び信号線Ｄ+を介してデータをデバイス１に送信するホストコンピュータ５の入出力部、７は信号線Ｄ-をプルダウンするＵＳＢ規格のプルダウン抵抗、８は信号線Ｄ+をプルダウンするＵＳＢ規格のプルダウン抵抗である。 FIG. 9 is a circuit diagram showing a connection relationship between a host computer and devices in the USB standard. In the figure, 1 is a device such as a mouse, keyboard, pen tablet, or game pad, 2 is a pull-up power supply, and 3 is a USB standard. USB standard pull-up resistor for pulling up the signal line D − of the device, 4 is a connector for connecting the host computer 5 and the device 1, 5 is a host computer such as a personal computer, and 6 is a signal line D − and signal line from the device 1. which receives the data via the D +, the signal line D - input-output unit of the host computer 5 for transmitting via the + and the signal line D data to the device 1, 7 denotes a signal line D - USB standard to pull down A pull-down resistor 8 is a USB standard pull-down resistor that pulls down the signal line D + .

次に動作について説明する。
まず、ＵＳＢ規格による通信方式では、図９に示すように、ホストコンピュータ５とデバイス１間を４つの信号線（信号線Ｄ-，信号線Ｄ+，５Ｖ電源線ＶCC，グランド線ＧＮＤ）で接続する。 Next, the operation will be described.
First, in the communication system based on the USB standard, as shown in FIG. 9, four signal lines (signal line D − , signal line D + , 5V power supply line V CC , ground line GND) are connected between the host computer 5 and the device 1. Connecting.

そして、ＵＳＢ規格による通信方式では、デバイス１がホストコンピュータ５にデータを伝送する場合には、デバイス１が信号線Ｄ-と信号線Ｄ+間に差動信号を出力することにより（具体的には、信号線Ｄ-にＬレベルの信号を出力するときは信号線Ｄ+にＨレベルの信号を出力し、信号線Ｄ-にＨレベルの信号を出力するときは信号線Ｄ+にＬレベルの信号を出力する）、データをホストコンピュータ５に送信する。これにより、ホストコンピュータ５の入出力部６がデバイス１からのデータを受信し、図示せぬホストコンピュータ５のＣＰＵがデータの内容を解析する。 In the communication system based on the USB standard, when the device 1 transmits data to the host computer 5, the device 1 outputs a differential signal between the signal line D − and the signal line D + (specifically, the signal line D - when outputting L-level signal outputs an H level signal to the signal line D +, the signal line D - when outputting an H level signal to the signal line D + to the L level The data is transmitted to the host computer 5. Thereby, the input / output unit 6 of the host computer 5 receives the data from the device 1, and the CPU of the host computer 5 (not shown) analyzes the contents of the data.

なお、従来はデバイス１がホストコンピュータ５に接続されている状態において、デバイス１の使用又は不使用の状況を伝達することができる使用状況伝達装置がなく、ホストコンピュータ５はデバイス１が物理的に接続されている限り、現在使用中であるとして、例えば、ホストコンピュータ５のＣＰＵが周期的に入出力部６の受信状況を監視するなどの処理が行われていた。   Conventionally, when the device 1 is connected to the host computer 5, there is no usage status transmission device that can transmit the status of use or non-use of the device 1, and the host computer 5 is physically connected to the device 1. As long as it is connected, it is assumed that it is currently in use. For example, the CPU of the host computer 5 periodically monitors the reception status of the input / output unit 6.

因みに、デバイス１がホストコンピュータ５と物理的に接続されている場合、プルアップ電源２及びプルアップ抵抗３が信号線Ｄ-の電位ＶMをプルアップすることにより、信号線Ｄ-の電位ＶMが設定値ＶTH1より高くなり（図１０（ａ）参照）、一方、デバイス１がホストコンピュータ５と物理的に接続されていない場合、信号線Ｄ-の電位ＶMはプルアップされず、信号線Ｄ-の電位ＶMが設定値ＶTH2より低くなる（図１０（ｂ）参照）。 Incidentally, if the device 1 is connected to the host computer 5 and the physical, pull-up power supply 2 and the pull-up resistor 3 is the signal line D - by pulling up the potential V M, the signal line D - potential V When M becomes higher than the set value V TH1 (see FIG. 10A), on the other hand, when the device 1 is not physically connected to the host computer 5, the potential V M of the signal line D − is not pulled up. The potential V M of the signal line D − becomes lower than the set value V TH2 (see FIG. 10B).

従って、ホストコンピュータ５は信号線Ｄ-の電位ＶMを設定値ＶTH1及び設定値ＶTH2と比較することにより、デバイス１が物理的に接続されているか否かを判断することができる。 Therefore, the host computer 5 can determine whether or not the device 1 is physically connected by comparing the potential V M of the signal line D − with the set value V TH1 and the set value V TH2 .

従来は使用状況伝達装置が存在していなかったので、デバイス１がホストコンピュータ５と物理的に接続されているか否かを判断できても、デバイス１が現在使用中であるか否かの判断ができず、デバイス１がホストコンピュータ５と物理的に接続されている限り、実際にデバイス１を使用していないときでも、ホストコンピュータ５は実際にデバイス１を使用しているときと同様の通信処理等が必要となり、ホストコンピュータ５の処理負担を低減することができない課題があった。   Conventionally, there has been no usage status transmission device, so even if it can be determined whether the device 1 is physically connected to the host computer 5, it is still possible to determine whether the device 1 is currently in use. As long as the device 1 is not physically connected to the host computer 5, even when the device 1 is not actually used, the host computer 5 performs the same communication processing as when the device 1 is actually used. And the like, and the processing load on the host computer 5 cannot be reduced.

また、デバイス１がホストコンピュータ５と物理的に接続されている限り、実際にデバイス１を使用していないときでも、プルアップ電源２からプルアップ抵抗３及びプルダウン抵抗７を介してグランドに電流が流れるため、消費電流を低減することができないなどの課題もあった。   Further, as long as the device 1 is physically connected to the host computer 5, even when the device 1 is not actually used, a current flows from the pull-up power supply 2 to the ground via the pull-up resistor 3 and the pull-down resistor 7. Since it flows, there also existed problems, such as being unable to reduce current consumption.

この発明は上記のような課題を解決するためになされたもので、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができる使用状況伝達装置及び使用状況伝達方法を得ることを目的とする。   The present invention has been made to solve the above-described problems, and provides a usage status transmission apparatus and usage status transmission method capable of transmitting information indicating whether or not a device is currently in use to a host computer. The purpose is to obtain.

この発明に係る使用状況伝達装置は、設定手段によりデバイスを使用する旨の設定がされると、電源とプルアップ抵抗間を電気的に接続し、設定手段によりデバイスを使用しない旨の設定がされると、電源とプルアップ抵抗間を電気的に非接続とするようにしたものである。   In the usage status transmission device according to the present invention, when the setting means is set to use the device, the power supply and the pull-up resistor are electrically connected, and the setting means is set to not use the device. Then, the power supply and the pull-up resistor are not electrically connected.

この発明に係る使用状況伝達装置は、設定手段によりデバイスを使用する旨の設定がされると、プルアップ抵抗とグランド間を電気的に非接続とし、設定手段によりデバイスを使用しない旨の設定がされると、プルアップ抵抗とグランド間を電気的に接続するようにしたものである。   In the usage status transmission device according to the present invention, when the setting means is set to use the device, the pull-up resistor and the ground are electrically disconnected, and the setting means is set to not use the device. Then, the pull-up resistor and the ground are electrically connected.

この発明に係る使用状況伝達装置は、設定手段によりデバイスを待機させる旨の設定がされると、電源とプルアップ抵抗間にインピーダンスを付加するようにしたものである。   The usage status transmission device according to the present invention adds impedance between the power supply and the pull-up resistor when the setting means sets the device to wait.

この発明に係る使用状況伝達方法は、デバイスを使用しない場合にはＵＳＢ規格の第１の信号線及び第２の信号線に対してＬレベルの信号を出力するようにしたものである。   The usage status transmission method according to the present invention outputs an L level signal to the first signal line and the second signal line of the USB standard when the device is not used.

以上のように、この発明によれば、設定手段によりデバイスを使用する旨の設定がされると、電源とプルアップ抵抗間を電気的に接続し、設定手段によりデバイスを使用しない旨の設定がされると、電源とプルアップ抵抗間を電気的に非接続とするように構成したので、デバイスがホストコンピュータと物理的に接続されている状態において、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができるようになり、その結果、ホストコンピュータは実際にデバイスを使用していないときは、デバイスとの通信処理等が不要となり、ホストコンピュータの処理負担を低減することができる効果がある。   As described above, according to the present invention, when the setting means is set to use the device, the power supply and the pull-up resistor are electrically connected, and the setting means is set to not use the device. In this case, since the power supply and the pull-up resistor are electrically disconnected, it is determined whether or not the device is currently in use in a state where the device is physically connected to the host computer. The information shown can be transmitted to the host computer. As a result, when the host computer does not actually use the device, communication processing with the device becomes unnecessary, reducing the processing load on the host computer. There is an effect that can.

また、実際にデバイスを使用していないときは、電源からプルアップ抵抗及びプルダウン抵抗を介してグランドに流れる電流が切換手段により遮断されるため、消費電流を低減することができるなどの効果もある。   In addition, when the device is not actually used, the current flowing from the power source to the ground via the pull-up resistor and the pull-down resistor is interrupted by the switching means, so that the current consumption can be reduced. .

この発明によれば、設定手段によりデバイスを使用する旨の設定がされると、プルアップ抵抗とグランド間を電気的に非接続とし、設定手段によりデバイスを使用しない旨の設定がされると、プルアップ抵抗とグランド間を電気的に接続するように構成したので、ＵＳＢ規格の信号線の電位が強制的に０Ｖとされるようになり、ホストコンピュータが素早くデバイスの不使用状態を認識することができる効果がある。   According to this invention, when the setting means is set to use the device, the pull-up resistor and the ground are electrically disconnected, and when the setting means is set to not use the device, Since the pull-up resistor and the ground are electrically connected, the potential of the USB standard signal line is forcibly set to 0 V, and the host computer can quickly recognize that the device is not in use. There is an effect that can.

この発明によれば、設定手段によりデバイスを待機させる旨の設定がされると、電源とプルアップ抵抗間にインピーダンスを付加するように構成したので、不使用時の消費電流を低減しつつ、デバイスの使用を開始する際、デバイスの使用を早期に開始することができる効果がある。   According to the present invention, when the setting means sets the device to wait, the impedance is added between the power source and the pull-up resistor, so that the device consumes less current when not in use. When starting to use, there is an effect that the use of the device can be started early.

この発明によれば、デバイスを使用しない場合にはＵＳＢ規格の第１の信号線及び第２の信号線に対してＬレベルの信号を出力するように構成したので、デバイスがホストコンピュータと物理的に接続されている状態において、デバイスが現在使用中であるか否かを示す情報をホストコンピュータに伝達することができるようになり、その結果、ホストコンピュータは実際にデバイスを使用していないときは、デバイスとの通信処理等が不要となり、ホストコンピュータの処理負担を低減することができる効果がある。   According to the present invention, when the device is not used, since the L level signal is output to the first signal line and the second signal line of the USB standard, the device is physically connected to the host computer. When connected to the host computer, information indicating whether the device is currently in use can be transmitted to the host computer. As a result, when the host computer is not actually using the device Thus, there is no need for communication processing with the device, and the processing load on the host computer can be reduced.

この発明の実施の形態１による使用状況伝達装置を示す回路図である。It is a circuit diagram which shows the use condition transmission apparatus by Embodiment 1 of this invention. 信号線Ｄ-の電位ＶMの変化を示すグラフ図である。FIG. 6 is a graph showing a change in potential V M of a signal line D − . この発明の実施の形態２による使用状況伝達装置を示す回路図である。It is a circuit diagram which shows the use condition transmission apparatus by Embodiment 2 of this invention. この発明の実施の形態３による使用状況伝達装置を示す回路図である。It is a circuit diagram which shows the use condition transmission apparatus by Embodiment 3 of this invention. デバイスの状態を説明する表図である。It is a table | surface figure explaining the state of a device. この発明の実施の形態７による使用状況伝達装置を示す回路図である。It is a circuit diagram which shows the use condition transmission apparatus by Embodiment 7 of this invention. この発明の実施の形態８による使用状況伝達装置を示す回路図である。It is a circuit diagram which shows the use condition transmission apparatus by Embodiment 8 of this invention. バッファの状態を説明する表図である。It is a table | surface figure explaining the state of a buffer. ＵＳＢ規格におけるホストコンピュータとデバイス間の接続関係を示す回路図である。It is a circuit diagram which shows the connection relationship between the host computer in USB specification, and a device. 信号線Ｄ-の電位ＶMの変化を示すグラフ図である。FIG. 6 is a graph showing a change in potential V M of a signal line D − .

以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１による使用状況伝達装置を示す回路図であり、図において、１１は例えばマウス，キーボード，ペンタブレットやゲームパッドなどのデバイス、１２はホストコンピュータ１３とデバイス１１を接続するコネクタ、１３は例えばパソコンなどのホストコンピュータである。 An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a circuit diagram showing a usage status transmission apparatus according to Embodiment 1 of the present invention. In the figure, 11 is a device such as a mouse, keyboard, pen tablet or game pad, and 12 is a host computer 13 and device 11. A connector 13 to be connected is a host computer such as a personal computer.

また、１４は実際にデバイス１１を使用する場合は、ホストコンピュータ１３に伝送するデータに応じてＬレベルの信号又はＨレベルの信号をレジスタ１５及びレジスタ１７に格納するとともに、Ｌレベルの信号をレジスタ１９に格納し、実際にデバイス１１を使用しない場合は、Ｈレベルの信号をレジスタ１９に格納するＣＰＵ（設定手段）、１５はＣＰＵ１４から出力された信号を格納するレジスタ、１６はレジスタ１５に格納されている信号をＵＳＢ規格の信号線Ｄ-に出力するバッファ、１７はＣＰＵ１４から出力された信号を格納するレジスタ、１８はレジスタ１７に格納されている信号をＵＳＢ規格の信号線Ｄ+に出力するバッファである。 When the device 11 is actually used, 14 stores an L level signal or an H level signal in the register 15 and the register 17 according to data transmitted to the host computer 13, and registers the L level signal in the register. When the device 11 is not actually used, the CPU (setting means) that stores the H level signal in the register 19, 15 is the register that stores the signal output from the CPU 14, and 16 is stored in the register 15. A buffer for outputting the received signal to the USB standard signal line D − , 17 a register for storing the signal output from the CPU 14, and 18 for outputting the signal stored in the register 17 to the USB standard signal line D + It is a buffer to do.

また、１９はデバイス１１を使用する場合にはＣＰＵ１４からＬレベルの信号を受信して格納し、デバイス１１を使用しない場合にはＣＰＵ１４からＨレベルの信号を受信して格納するレジスタ（設定手段）、２０はプルアップ電源（電源）、２１は一端が信号線Ｄ-に接続され、信号線Ｄ-をプルアップするＵＳＢ規格のプルアップ抵抗、２２は一端がプルアップ電源２０に接続される一方、他端がプルアップ抵抗２１の他端に接続され、レジスタ１９にＬレベルの信号が格納されると導通状態となり、レジスタ１９にＨレベルの信号が格納されると非導通状態となるＰチャネルＭＯＳトランジスタなどのゲート（切換手段）である。 A register 19 receives and stores an L level signal from the CPU 14 when the device 11 is used, and receives and stores an H level signal from the CPU 14 when the device 11 is not used (setting means). , 20 pull-up power supply (power supply), the 21 end the signal line D - one pull-up resistor of the USB standard to pull up the, 22 having one end connected to the pull-up power supply 20 - is connected to the signal line D The other end is connected to the other end of the pull-up resistor 21, and becomes conductive when an L level signal is stored in the register 19, and becomes nonconductive when an H level signal is stored in the register 19. A gate (switching means) such as a MOS transistor.

さらに、２３はデバイス１１から信号線Ｄ-及び信号線Ｄ+を介してデータを受信するとともに、信号線Ｄ-及び信号線Ｄ+を介してデータをデバイス１１に送信するホストコンピュータ１３の入出力部、２４は信号線Ｄ-をプルダウンするＵＳＢ規格のプルダウン抵抗、２５は信号線Ｄ+をプルダウンするＵＳＢ規格のプルダウン抵抗である。 Furthermore, 23 from the device 11 the signal line D - O of the host computer 13 be sent via and the signal line D + data to the device 11 - which receives the data and through the signal line D +, the signal line D parts, 24 signal line D - pull-down resistor of the USB standard to pull down, 25 is a pull-down resistor of the USB standard pulling down the signal line D +.

次に動作について説明する。
まず、ＵＳＢ規格による通信方式では、図１に示すように、ホストコンピュータ１３とデバイス１１間を４つの信号線（信号線Ｄ-，信号線Ｄ+，５Ｖ電源線ＶCC，グランド線ＧＮＤ）で接続する。 Next, the operation will be described.
First, in the communication system based on the USB standard, as shown in FIG. 1, the host computer 13 and the device 11 are connected by four signal lines (signal line D − , signal line D + , 5V power supply line V CC , ground line GND). Connecting.

そして、ＵＳＢ規格による通信方式では、デバイス１１がホストコンピュータ１３にデータを伝送する場合には、デバイス１１が信号線Ｄ-と信号線Ｄ+間に差動信号を出力することにより（具体的には、信号線Ｄ-にＬレベルの信号を出力するときは信号線Ｄ+にＨレベルの信号を出力し、信号線Ｄ-にＨレベルの信号を出力するときは信号線Ｄ+にＬレベルの信号を出力する）、データをホストコンピュータ１３に送信する。これにより、ホストコンピュータ１３の入出力部２３がデバイス１１からのデータを受信し、図示せぬホストコンピュータ１３のＣＰＵがデータの内容を解析する。 In the communication system based on the USB standard, when the device 11 transmits data to the host computer 13, the device 11 outputs a differential signal between the signal line D − and the signal line D + (specifically, the signal line D - when outputting L-level signal outputs an H level signal to the signal line D +, the signal line D - when outputting an H level signal to the signal line D + to the L level The data is transmitted to the host computer 13. As a result, the input / output unit 23 of the host computer 13 receives data from the device 11, and the CPU of the host computer 13 (not shown) analyzes the contents of the data.

その逆に、ホストコンピュータ１３がデバイス１１にデータを伝送する場合には、ホストコンピュータ１３の入出力部２３が信号線Ｄ-と信号線Ｄ+間に差動信号を出力することにより、データをデバイス１１に送信する。これにより、デバイス１１のＣＰＵ１４がホストコンピュータ１３からのデータをバスを介して受信し、データの内容を解析する。 Conversely, when the host computer 13 transmits data to the device 11, the input / output unit 23 of the host computer 13 outputs a differential signal between the signal line D − and the signal line D +, so that the data is transmitted. Transmit to device 11. Thereby, the CPU 14 of the device 11 receives the data from the host computer 13 via the bus and analyzes the contents of the data.

このように、デバイス１１がホストコンピュータ１３と物理的に接続されて、実際に使用されるときは、ＣＰＵ１４はレジスタ１９にＬレベルの信号を格納する。これにより、ゲート２２は導通状態となるため、プルアップ電源２０とプルアップ抵抗２１間が電気的に接続されて、信号線Ｄ-の電位ＶMがプルアップされることになる。 Thus, when the device 11 is physically connected to the host computer 13 and actually used, the CPU 14 stores an L level signal in the register 19. As a result, the gate 22 becomes conductive, so that the pull-up power supply 20 and the pull-up resistor 21 are electrically connected, and the potential V M of the signal line D − is pulled up.

従って、レジスタ１５にＨレベルの信号が格納された場合には、図２（ａ）に示すように、信号線Ｄ-の電位ＶMが設定値ＶTH1より高くなるので、ホストコンピュータ１３はこの状態を検知することにより、デバイス１１が現在使用中であると判断することができる。 Accordingly, when an H level signal is stored in the register 15, the potential V M of the signal line D − becomes higher than the set value V TH1 as shown in FIG. By detecting the state, it can be determined that the device 11 is currently in use.

ただし、デバイス１１からホストコンピュータ１３に伝送するデータによってはレジスタ１５に格納される信号がＬレベルとなるため、デバイス１１を現在使用していても、信号線Ｄ-の電位ＶMが設定値ＶTH1より高くならなくなり、ホストコンピュータ１３は信号線Ｄ-の電位ＶMを監視しても、デバイス１１が現在使用中であることを検知できなくなる。 However, depending on the data transmitted from the device 11 to the host computer 13, the signal stored in the register 15 becomes L level. Therefore, even if the device 11 is currently used, the potential V M of the signal line D − is the set value V. The host computer 13 cannot detect that the device 11 is currently in use even if the host computer 13 monitors the potential V M of the signal line D − .

しかし、ＵＳＢ規格の通信方式では、信号線Ｄ-と信号線Ｄ+間に差動信号が出力されるので、レジスタ１５に格納される信号がＬレベルの信号であるときは、一部の例外を除き、レジスタ１７に格納される信号はＨレベルの信号となるため（パケットの送信が終了するときは双方のレジスタにＬレベルの信号が格納される）、信号線Ｄ+の電位ＶNが図示せぬ設定値ＶTH3より高くなる。 However, in the communication system of the USB standard, the signal line D - since the signal line D + differential signal between is output, when the signal stored in the register 15 is at the L level signal, some exceptions Since the signal stored in the register 17 is an H level signal (when the packet transmission ends, the L level signal is stored in both registers), the potential V N of the signal line D + is It becomes higher than the set value V TH3 (not shown).

従って、上記のようなデータを伝送する場合でも、ホストコンピュータ１３は信号線Ｄ+の電位ＶNを監視することによりデバイス１１が現在使用中であると判断することができる。 Therefore, even when transmitting data as described above, the host computer 13 can determine that the device 11 is currently in use by monitoring the potential V N of the signal line D + .

即ち、ホストコンピュータ１３は、信号線Ｄ-の電位ＶM又は信号線Ｄ+の電位ＶNの何れか一方が設定値より高い場合には、デバイス１１が現在使用中であると判断することができる。 That is, the host computer 13 can determine that the device 11 is currently in use when either the potential V M of the signal line D − or the potential V N of the signal line D + is higher than the set value. it can.

一方、デバイス１１がホストコンピュータ１３と物理的に接続されているが、実際に使用されていないときは、ＣＰＵ１４はレジスタ１９にＨレベルの信号を格納する。これにより、ゲート２２は非導通状態となるため、プルアップ電源２０とプルアップ抵抗２１間が電気的に非接続となり、信号線Ｄ-の電位ＶMがプルアップされない状態となる。 On the other hand, when the device 11 is physically connected to the host computer 13 but is not actually used, the CPU 14 stores an H level signal in the register 19. As a result, the gate 22 becomes non-conductive, so that the pull-up power supply 20 and the pull-up resistor 21 are not electrically connected, and the potential V M of the signal line D − is not pulled up.

そして、デバイス１１が実際に使用されないときは、通常デバイス１１にはデータが何も入力されないので、レジスタ１５及びレジスタ１７は初期状態となり（Ｌレベルの信号が格納されているのと等価な状態）、信号線Ｄ-の電位ＶM及び信号線Ｄ+の電位ＶNは０Ｖとなってそれぞれ設定値ＶTH2，ＶTH4（図示せず）より低くなる。 When the device 11 is not actually used, no data is input to the normal device 11, so that the register 15 and the register 17 are in an initial state (a state equivalent to storing an L level signal). , the signal line D - potential V M and the signal line D + potential V N is lower than the respective set value V TH2, V TH4 becomes 0V (not shown).

従って、ホストコンピュータ１３はこの状態を検知することにより、デバイス１１が現在使用されていないと判断することができる。   Therefore, the host computer 13 can determine that the device 11 is not currently used by detecting this state.

なお、パケットの送信が終了するときはレジスタ１５及びレジスタ１７の双方にＬレベルの信号が格納されて、信号線Ｄ-の電位ＶM及び信号線Ｄ+の電位ＶNがそれぞれ０Ｖとなるが、かかる信号の出力は約１．３μＳ程度の短い期間であり、ＵＳＢ規格では、２．５μＳ以上の期間連続して０Ｖであることをもってデバイス１１の接続状態を判断するように定めているので、パケット送信の終了を示す信号によってデバイス１１が不使用であると判断するおそれはない。 Incidentally, when the transmission of the packet is completed is stored L level signal to both the register 15 and the register 17, the signal line D - but the potential V M and the signal line D + potential V N becomes 0V, respectively The output of such a signal is a short period of about 1.3 μS, and the USB standard stipulates that the connection state of the device 11 is determined when it is continuously 0 V for a period of 2.5 μS or more. There is no fear that the device 11 is determined not to be used by a signal indicating the end of packet transmission.

以上で明らかなように、この実施の形態１によれば、ＣＰＵ１４によりデバイス１１を使用する旨の設定がされると、プルアップ電源２０とプルアップ抵抗２１間を電気的に接続し、ＣＰＵ１４によりデバイス１１を使用しない旨の設定がされると、プルアップ電源２０とプルアップ抵抗２１間を電気的に非接続とするようにしたので、デバイス１１がホストコンピュータ１３と物理的に接続されている状態において、デバイス１１が現在使用中であるか否かを示す情報をホストコンピュータ１３に伝達することができるようになり、その結果、ホストコンピュータ１３は実際にデバイス１１を使用していないときは、デバイス１１との通信処理等が不要となり、ホストコンピュータ１３の処理負担を低減することができる効果を奏する。   As apparent from the above, according to the first embodiment, when the CPU 14 is set to use the device 11, the pull-up power source 20 and the pull-up resistor 21 are electrically connected, and the CPU 14 When the setting that the device 11 is not used is made, the pull-up power supply 20 and the pull-up resistor 21 are electrically disconnected, so that the device 11 is physically connected to the host computer 13. In the state, information indicating whether or not the device 11 is currently in use can be transmitted to the host computer 13. As a result, when the host computer 13 is not actually using the device 11, Communication processing with the device 11 or the like is not necessary, and the processing load on the host computer 13 can be reduced.

また、実際にデバイス１１を使用していないときは、プルアップ電源２０からプルアップ抵抗２１及びプルダウン抵抗２４を介してグランドに流れる電流がゲート２２により遮断されるため、消費電流を低減することができるなどの効果も奏する。
実施の形態２．
図３はこの発明の実施の形態２による使用状況伝達装置を示す回路図であり、図において、図１のものと同一符号は同一または相当部分を示すので説明を省略する。 Further, when the device 11 is not actually used, the current flowing from the pull-up power supply 20 to the ground via the pull-up resistor 21 and the pull-down resistor 24 is cut off by the gate 22, so that the current consumption can be reduced. There are also effects such as being able to.
Embodiment 2. FIG.
FIG. 3 is a circuit diagram showing a usage status transmission apparatus according to Embodiment 2 of the present invention. In the figure, the same reference numerals as those in FIG.

２６は一端がプルアップ抵抗２１の他端に接続される一方、他端がグランドに接続され、レジスタ１９にＬレベルの信号が格納されると非導通状態となり、レジスタ１９にＨレベルの信号が格納されると導通状態となるＮチャネルＭＯＳトランジスタなどのゲート（スイッチ手段）である。   One end is connected to the other end of the pull-up resistor 21, and the other end is connected to the ground. When an L level signal is stored in the register 19, the register 19 becomes non-conductive. It is a gate (switch means) such as an N-channel MOS transistor that becomes conductive when stored.

次に動作について説明する。
ゲート２６を設けた以外は上記実施の形態１と同様であるので、ゲート２６の動作についてのみ説明する。 Next, the operation will be described.
The operation is the same as that of the first embodiment except that the gate 26 is provided, and only the operation of the gate 26 will be described.

実際にデバイス１１を使用する場合は、上述したように、レジスタ１９にＬレベルの信号が格納されるので、ゲート２６は非導通状態となり、信号線Ｄ-の電位ＶMは、上記実施の形態１の場合と同様に、プルアップされて設定値ＶTH1より高くなる。 When the device 11 is actually used, since the L level signal is stored in the register 19 as described above, the gate 26 becomes non-conductive, and the potential V M of the signal line D − is equal to the above embodiment. As in the case of 1, it is pulled up and becomes higher than the set value V TH1 .

一方、実際にデバイス１１を使用しない場合は、上述したように、レジスタ１９にＨレベルの信号が格納されるので、ゲート２６は導通状態となり、プルアップ抵抗２１はグランドと電気的に接続された状態となる。   On the other hand, when the device 11 is not actually used, since the H level signal is stored in the register 19 as described above, the gate 26 becomes conductive and the pull-up resistor 21 is electrically connected to the ground. It becomes a state.

従って、この実施の形態２によれば、プルアップ電源２０とプルアップ抵抗２１間の電気的な接続関係を単に非接続とする実施の形態１と異なり、信号線Ｄ-の電位ＶMが強制的に０Ｖとされるので（実施の形態１における信号線Ｄ-の電位ＶMは徐々に低下して０Ｖとなる）、ホストコンピュータ１３は実施の形態１の場合よりも素早くデバイス１１の不使用状態を認識することができる効果を奏する。
実施の形態３．
図４はこの発明の実施の形態３による使用状況伝達装置を示す回路図であり、図において、図１のものと同一符号は同一または相当部分を示すので説明を省略する。 Therefore, according to the second embodiment, unlike the first embodiment in which the electrical connection between the pull-up power supply 20 and the pull-up resistor 21 is simply disconnected, the potential V M of the signal line D − is forced. Since the potential V M of the signal line D − in the first embodiment gradually decreases to 0 V, the host computer 13 does not use the device 11 more quickly than in the first embodiment. There is an effect that the state can be recognized.
Embodiment 3 FIG.
FIG. 4 is a circuit diagram showing a usage state transmission apparatus according to Embodiment 3 of the present invention. In the figure, the same reference numerals as those in FIG.

２７は実際にデバイス１１を使用する場合は、Ｌレベルの信号をレジスタ１９に格納するとともに、Ｈレベルの信号（またはＬレベルの信号）をレジスタ２８に格納し、実際にデバイス１１を使用しない場合は、Ｈレベルの信号をレジスタ１９及びレジスタ２８に格納し、デバイス１１を待機させる場合は、Ｈレベルの信号をレジスタ１９に格納するとともに、Ｌレベルの信号をレジスタ２８に格納するＣＰＵ（設定手段）、２８はＣＰＵ２７が出力する信号を格納するレジスタ（設定手段）、２９はレジスタ２８にＬレベルの信号が格納されると、プルアップ電源２０とプルアップ抵抗２１間にインピーダンスを付加したのと等価な状態となる高インピーダンスをもつＰチャネルＭＯＳトランジスタなどのゲートであり、ゲート２２と共に切換手段を構成する。   27, when the device 11 is actually used, the L level signal is stored in the register 19 and the H level signal (or L level signal) is stored in the register 28, and the device 11 is not actually used. Stores the H level signal in the register 19 and the register 28, and when the device 11 is made to wait, the CPU (setting means) stores the H level signal in the register 19 and the L level signal in the register 28. ), 28 is a register (setting means) for storing a signal output from the CPU 27, and 29 is an impedance added between the pull-up power supply 20 and the pull-up resistor 21 when an L-level signal is stored in the register 28. A gate of a high-impedance P-channel MOS transistor or the like having an equivalent state, together with the gate 22 To configure the switch means.

次に動作について説明する。
上記実施の形態１，２では、使用又は不使用を設定するものについて説明したが、不使用を設定した場合、上述したように、信号線Ｄ-の電位ＶMは０Ｖとなるので、次に信号線Ｄ-の電位ＶMを設定値ＶTH1より高くしてデバイス１１の使用を設定する際、信号線Ｄ-の電位ＶMが設定値ＶTH1より高くなるまで、ある程度の時間待つ必要がある。 Next, the operation will be described.
In the first and second embodiments, the description is made as to configure the use or non-use, if you set the unused, as described above, the signal line D - the potential V M of the 0V, then when setting the use of the potential V M device 11 is higher than the set value V TH1 to the signal line D - - signal line D to the voltage V M is higher than the set value V TH1, it is necessary to wait some time is there.

そこで、この実施の形態３では、デバイス１１を現在使用していないが、近い将来使用の予定がある場合には、信号線Ｄ-の電位ＶMを０Ｖとせずに、信号線Ｄ-の電位ＶMを設定値ＶTH1よりわずかに低い電位にして、直ちにデバイス１１の使用を開始することができる待機状態（アイドリング状態）の設定を可能にしたものである。 Therefore, in the third embodiment, not using the device 11 now, if you plan in the near future use, the signal line D - the potential V M without 0V, the signal line D - potential and a V M slightly lower potential than the set value V TH1, it is immediately obtained by allowing the setting of the standby state (idle state) which is capable of initiating the use of the device 11.

即ち、図５に示すように、レジスタ１９及びレジスタ２８に格納する信号の組合せにより、デバイス１１の使用，不使用又は待機を設定することができる。   That is, as shown in FIG. 5, use, nonuse, or standby of the device 11 can be set by a combination of signals stored in the register 19 and the register 28.

具体的には、実際にデバイス１１を使用する場合には、ＣＰＵ２７がレジスタ１９にＬレベルの信号を格納するとともに、レジスタ２８にＨレベルの信号（またはＬレベルの信号）を格納すると、ゲート２２が導通状態となるため、ゲート２９の状態に拘わらず、プルアップ電源２０がプルアップ抵抗２１と電気的に接続され、使用状態となる。   Specifically, when the device 11 is actually used, when the CPU 27 stores an L level signal in the register 19 and an H level signal (or L level signal) in the register 28, the gate 22 Therefore, regardless of the state of the gate 29, the pull-up power supply 20 is electrically connected to the pull-up resistor 21 and is in use.

次に、実際にデバイス１１を使用しない場合には、ＣＰＵ２７がレジスタ１９にＨレベルの信号を格納するとともに、レジスタ２８にＨレベルの信号を格納すると、ゲート２２及びゲート２９が非導通状態となるため、プルアップ電源２０がプルアップ抵抗２１と電気的に非接続され、不使用状態となる。   Next, when the device 11 is not actually used, when the CPU 27 stores an H level signal in the register 19 and stores an H level signal in the register 28, the gate 22 and the gate 29 become non-conductive. Therefore, the pull-up power supply 20 is electrically disconnected from the pull-up resistor 21 and is not used.

そして、デバイス１１を待機させる場合には、ＣＰＵ２７がレジスタ１９にＨレベルの信号を格納するとともに、レジスタ２８にＬレベルの信号を格納すると、ゲート２２が非導通状態となり、ゲート２９がインピーダンス状態となるため、プルアップ電源２０とプルアップ抵抗２１間にインピーダンスを付加したのと等価な状態とされ、待機状態となる。   When the device 11 is put on standby, when the CPU 27 stores an H level signal in the register 19 and an L level signal in the register 28, the gate 22 becomes non-conductive and the gate 29 becomes in the impedance state. Therefore, the state is equivalent to adding an impedance between the pull-up power source 20 and the pull-up resistor 21, and a standby state is established.

なお、ＵＳＢ規格では、プルアップ電源２０が約３．３Ｖ、プルアップ抵抗２１が１．５ＫΩ、プルダウン抵抗２４が１５ＫΩ、バッファ１６が出力するＬレベルの信号の電位ＶMが最大０．３Ｖ、設定値ＶTH2が最大０．８Ｖに設定されるので、ゲート２９はＯＮ抵抗値が１５０ＫΩのものが採用される。 In the USB standard, the pull-up power supply 20 is about 3.3V, the pull-up resistor 21 is 1.5 k, a pull-down resistor 24 is 15K, the electric potential V M maximum 0.3V the L level of the signal buffer 16 outputs, Since the set value V TH2 is set to a maximum of 0.8 V, a gate 29 having an ON resistance value of 150 KΩ is adopted.

以上で明らかなように、この実施の形態３によれば、ＣＰＵ２７によりデバイス１１を待機させる旨の設定がされると、プルアップ電源２０とプルアップ抵抗２１間にインピーダンスを付加するようにしたので、デバイス１１の不使用時の消費電流を低減しつつ（ゲート２９は高インピーダンスを有しているがプルアップ電源２０とプルアップ抵抗２１は電気的には接続されているので、多少の電流は流れる）、デバイス１１の使用を開始する際、デバイス１１の使用を早期に開始することができる効果を奏する。
実施の形態４．
上記実施の形態１では、ゲート２２等の状態を切り換えることにより、デバイス１１の使用又は不使用を設定するものについて示したが、実際にデバイス１１を使用しない場合には、ＣＰＵ１４がレジスタ１５，１７にＬレベルの信号を格納するように、プログラムを作成することができる場合には、信号線Ｄ-（第１の信号線）及び信号線Ｄ+（第２の信号線）に対してＬレベルの信号を出力することができるので、デバイス１１がホストコンピュータ１３と物理的に接続されている状態において、デバイス１１が現在使用中であるか否かを示す情報をホストコンピュータ１３に伝達することができるようになり、その結果、ホストコンピュータ１３は実際にデバイス１１を使用していないときは、デバイス１１との通信処理等が不要となり、ホストコンピュータ１３の処理負担を低減することができる効果がある。
実施の形態５．
上記実施の形態１〜４では、ＣＰＵ２７等がレジスタ１９等に設定内容を格納するものについて示したが、外部スイッチ等を設け、その外部スイッチ等の状態がレジスタ１９等に格納されるようにしてもよい。
実施の形態６．
上記実施の形態１〜４では、信号線Ｄ-にプルアップ抵抗２１やゲート２２等を接続して信号線Ｄ-の電位ＶMを制御するものについて示しが、信号線Ｄ+にプルアップ抵抗２１やゲート２２等を接続して信号線Ｄ+の電位ＶNを制御するようにしてもよい。
実施の形態７．
上記実施の形態１〜４では、デバイス１１の中にプルアップ電源２０やゲート２２を設けたものについて示したが、図６に示すように、デバイス１１の外にプルアップ電源２０やゲート２２を設けてもよい。
実施の形態８．
上記実施の形態１〜４では、デバイス１１がホストコンピュータ１３と物理的に接続されているが、実際に使用されないときは、レジスタ１５及びレジスタ１７が初期状態となって、信号線Ｄ-の電位ＶM及び信号線Ｄ+の電位ＶNが０Ｖとなるものについて示したが、図７に示すように、実際に使用されないときは、レジスタ３０及びレジスタ３１にＬレベルの信号を格納することにより、強制的にバッファ１６及びバッファ１８が何も出力しない状態（ハイインピーダンス状態）に遷移させるようにしてもよい（図８参照）。 As apparent from the above, according to the third embodiment, when the CPU 27 is set to wait for the device 11, an impedance is added between the pull-up power supply 20 and the pull-up resistor 21. , While reducing the current consumption when the device 11 is not used (the gate 29 has a high impedance, but the pull-up power supply 20 and the pull-up resistor 21 are electrically connected. When the use of the device 11 is started, there is an effect that the use of the device 11 can be started early.
Embodiment 4 FIG.
In the first embodiment, the case where the use or non-use of the device 11 is set by switching the state of the gate 22 or the like has been described. However, when the device 11 is not actually used, the CPU 14 registers the registers 15 and 17. to store the L level signal, if it is possible to create a program, the signal line D - (first signal line) and the signal line D + (second signal lines) to the L level Therefore, when the device 11 is physically connected to the host computer 13, information indicating whether the device 11 is currently in use can be transmitted to the host computer 13. As a result, when the host computer 13 does not actually use the device 11, communication processing with the device 11 becomes unnecessary. , There is an effect that it is possible to reduce the processing load of the host computer 13.
Embodiment 5 FIG.
In the first to fourth embodiments described above, the CPU 27 and the like store the setting contents in the register 19 or the like. However, an external switch or the like is provided, and the state of the external switch or the like is stored in the register 19 or the like. Also good.
Embodiment 6 FIG.
In the first to fourth embodiments, the signal line D - to connect a pull-up resistor 21 and the gate 22 such as the signal line D - shows the controls of the electric potential V M, the pull-up resistor to the signal line D + 21 or the gate 22 may be connected to control the potential V N of the signal line D + .
Embodiment 7 FIG.
In the first to fourth embodiments, the device 11 is provided with the pull-up power source 20 and the gate 22. However, as shown in FIG. 6, the pull-up power source 20 and the gate 22 are provided outside the device 11. It may be provided.
Embodiment 8 FIG.
In the first to fourth embodiments, the device 11 but is physically connected to the host computer 13, when not in actual use, the register 15 and the register 17 becomes the initial state, the signal line D - potential Although the case where the potential V N of the V M and the signal line D + is 0 V has been shown, as shown in FIG. 7, when not actually used, an L level signal is stored in the register 30 and the register 31. Alternatively, the buffer 16 and the buffer 18 may be forcibly transited to a state in which nothing is output (high impedance state) (see FIG. 8).

これにより、上記実施の形態１等では、実際に使用されないときでもバッファ１６等を通じて電流がグランドに流れていたが、この実施の形態８によれば、バッファ１６，１８がハイインピーダンス状態となるため、バッファ１６等を通じてグランドに流れる電流が遮断され、さらに消費電流を低減することができる。   As a result, in the first embodiment and the like, current flows to the ground through the buffer 16 and the like even when it is not actually used. However, according to the eighth embodiment, the buffers 16 and 18 are in a high impedance state. The current flowing to the ground through the buffer 16 and the like is cut off, and the current consumption can be further reduced.

なお実施の形態１〜８では、信号線Ｄ+，Ｄ-の入力をバスに直接入力する形態であるが、必要に応じてバスへの入力データを保持する回路を設けてもよい。 In the first to eighth embodiments, the input of the signal lines D + and D − is directly input to the bus. However, a circuit for holding input data to the bus may be provided as necessary.

１１ デバイス、１４，２７ ＣＰＵ（設定手段）、１９，２８ レジスタ（設定手段）、２０ プルアップ電源（電源）、２１ プルアップ抵抗、２２，２９ ゲート（切換手段）、２６ ゲート（スイッチ手段）。   11 device, 14, 27 CPU (setting means), 19, 28 register (setting means), 20 pull-up power supply (power supply), 21 pull-up resistor, 22, 29 gate (switching means), 26 gate (switch means).

Claims (4)

デバイスの使用又は不使用を設定する設定手段と、一端がＵＳＢ規格の信号線に接続されたＵＳＢ規格のプルアップ抵抗と、一端が電源に接続される一方、他端が上記プルアップ抵抗の他端に接続され、上記設定手段によりデバイスを使用する旨の設定がされると導通状態となり、上記設定手段によりデバイスを使用しない旨の設定がされると非導通状態となる切換手段とを備えた使用状況伝達装置。   Setting means for setting the use or non-use of the device, a USB standard pull-up resistor whose one end is connected to a USB standard signal line, one end connected to the power supply, and the other end other than the pull-up resistor And a switching means that is connected to the end and becomes conductive when the setting means is set to use the device, and becomes non-conductive when the setting means is set to not use the device. Usage status transmission device. 一端がプルアップ抵抗の他端に接続される一方、他端がグランドに接続され、設定手段によりデバイスを使用する旨の設定がされると非導通状態となり、上記設定手段によりデバイスを使用しない旨の設定がされると導通状態となるスイッチ手段を設けたことを特徴とする請求項１記載の使用状況伝達装置。   One end is connected to the other end of the pull-up resistor, and the other end is connected to the ground. When the setting means is set to use the device, the device is turned off, and the setting means does not use the device. 2. The usage status transmission device according to claim 1, further comprising switch means which is in a conductive state when the setting is made. デバイスの使用，不使用又は待機を設定する設定手段と、一端がＵＳＢ規格の信号線に接続されたＵＳＢ規格のプルアップ抵抗と、一端が電源に接続される一方、他端が上記プルアップ抵抗の他端に接続され、上記設定手段によりデバイスを使用する旨の設定がされると導通状態となり、上記設定手段によりデバイスを使用しない旨の設定がされると非導通状態となり、上記設定手段によりデバイスを待機させる旨の設定がされるとインピーダンス状態となる切換手段とを備えた使用状況伝達装置。   Setting means for setting use / nonuse / standby of the device, a USB standard pull-up resistor connected at one end to a USB standard signal line, one end connected to a power source, and the other end connected to the pull-up resistor Is connected to the other end of the device and becomes conductive when the setting means is set to use the device, and becomes non-conductive when the setting means is set to not use the device. A usage status transmission device comprising switching means that enters an impedance state when a setting is made to place the device on standby. デバイスを使用する場合にはＵＳＢ規格の第１の信号線及び第２の信号線に対して互いに異なるレベルの信号を出力し、デバイスを使用しない場合にはＵＳＢ規格の第１の信号線及び第２の信号線に対してＬレベルの信号を出力する使用状況伝達方法。   When the device is used, signals having different levels are output to the first signal line and the second signal line of the USB standard, and when the device is not used, the first signal line of the USB standard and the second signal line are output. A usage status transmission method for outputting an L level signal to two signal lines.
JP2009106602A 2009-04-24 2009-04-24 Semiconductor processing apparatus and semiconductor processing system using the same Expired - Fee Related JP4660599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009106602A JP4660599B2 (en) 2009-04-24 2009-04-24 Semiconductor processing apparatus and semiconductor processing system using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009106602A JP4660599B2 (en) 2009-04-24 2009-04-24 Semiconductor processing apparatus and semiconductor processing system using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP26416597A Division JP4400937B2 (en) 1997-09-29 1997-09-29 USB device

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2009250431A Division JP4657362B2 (en) 2009-10-30 2009-10-30 Data processing system
JP2010099116A Division JP4896246B2 (en) 2010-04-22 2010-04-22 Semiconductor processing equipment

Publications (2)

Publication Number Publication Date
JP2009163775A true JP2009163775A (en) 2009-07-23
JP4660599B2 JP4660599B2 (en) 2011-03-30

Family

ID=40966244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009106602A Expired - Fee Related JP4660599B2 (en) 2009-04-24 2009-04-24 Semiconductor processing apparatus and semiconductor processing system using the same

Country Status (1)

Country Link
JP (1) JP4660599B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191789A (en) * 1993-12-27 1995-07-28 Kyocera Corp Discriminating method for off state of power source in device of communication source
JPH08137591A (en) * 1994-11-09 1996-05-31 Canon Inc Data signal input circuit and printer
JPH0946213A (en) * 1995-07-28 1997-02-14 Toshiba Corp Signal terminating circuit and signal transmitting method therefor
JPH0954637A (en) * 1995-08-17 1997-02-25 Sanyo Electric Co Ltd Information processor
JPH11110097A (en) * 1997-09-29 1999-04-23 Mitsubishi Electric Corp Using state sending device and method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07191789A (en) * 1993-12-27 1995-07-28 Kyocera Corp Discriminating method for off state of power source in device of communication source
JPH08137591A (en) * 1994-11-09 1996-05-31 Canon Inc Data signal input circuit and printer
JPH0946213A (en) * 1995-07-28 1997-02-14 Toshiba Corp Signal terminating circuit and signal transmitting method therefor
JPH0954637A (en) * 1995-08-17 1997-02-25 Sanyo Electric Co Ltd Information processor
JPH11110097A (en) * 1997-09-29 1999-04-23 Mitsubishi Electric Corp Using state sending device and method

Also Published As

Publication number Publication date
JP4660599B2 (en) 2011-03-30

Similar Documents

Publication Publication Date Title
JP4400937B2 (en) USB device
CN106796564B (en) Serial bus electrical termination control
KR102024915B1 (en) Low-Power Type-C Receiver with High Idle Noise and DC-Level Rejection
US9414107B2 (en) Pluggable electronic device and method for determining output data of pluggable electronic device
TWI443497B (en) Host apparatus, usb port module usb and method for managing power thereof
TWI394346B (en) Mother board with rapid charging handheld multimedia device
JP2012168878A (en) Electronic apparatus and electronic apparatus system
JP3610424B2 (en) Electronic equipment and interface circuit
JP4006399B2 (en) Power saving
CN106445858B (en) Information processing method, information processing module and electronic equipment
TWI707542B (en) Interface control circuit and control method thereof
US8615610B2 (en) Interface system and method with backward compatibility
KR20160037850A (en) Cable with circuitry for communicating performance information
TWI621947B (en) Method for controlling audio device and system thereof
CN111181738B (en) POE power supply equipment and system
CN115525099B (en) Terminal equipment and method for detecting keyboard access
US7791854B2 (en) Current limit protection apparatus and method for current limit protection
TW201640368A (en) Data transmission system and transmission method thereof
TWI458219B (en) Charge power supply judging circuit
JP4657362B2 (en) Data processing system
JP4896246B2 (en) Semiconductor processing equipment
JP4660599B2 (en) Semiconductor processing apparatus and semiconductor processing system using the same
CN108966079B (en) Control method and system of audio device
US20010016890A1 (en) Interface distinguishing apparatus
TWI413905B (en) Apparatus for testing usb ports

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090427

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100421

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100422

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100727

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101228

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees