JP2009152948A - Image processing circuit, regulating method therefor, and electronic apparatus - Google Patents
Image processing circuit, regulating method therefor, and electronic apparatus Download PDFInfo
- Publication number
- JP2009152948A JP2009152948A JP2007329683A JP2007329683A JP2009152948A JP 2009152948 A JP2009152948 A JP 2009152948A JP 2007329683 A JP2007329683 A JP 2007329683A JP 2007329683 A JP2007329683 A JP 2007329683A JP 2009152948 A JP2009152948 A JP 2009152948A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- video signal
- analog
- processing circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
Description
本発明は、デジタル信号用とアナログ信号用からなる複数の映像入力端子を備えた映像信号処理回路、映像信号処理回路の調整方法、電子機器に関する。 The present invention relates to a video signal processing circuit having a plurality of video input terminals for digital signals and analog signals, a method for adjusting a video signal processing circuit, and an electronic apparatus.
従来、例えば特許文献１に示すように複数の映像入力端子を備え、様々な解像度への出力に対応した表示装置が提案されているが、アナログ系の信号パスを調整するためにアナログ・ファンクション・ジェネレータを用いている。 Conventionally, for example, as shown in Patent Document 1, a display device that includes a plurality of video input terminals and supports output to various resolutions has been proposed. In order to adjust an analog signal path, an analog function A generator is used.
しかしながら、アナログ系の信号パスを調整するために使用するアナログ・ファンクション・ジェネレータ自体も定期的な校正を必要とすることから、映像信号処理回路のアナログ系の信号パスを、厳密に調整できない可能性があった。 However, since the analog function generator itself used to adjust the analog signal path also requires periodic calibration, the analog signal path of the video signal processing circuit may not be able to be adjusted precisely. was there.
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。 SUMMARY An advantage of some aspects of the invention is to solve at least a part of the problems described above, and the invention can be implemented as the following forms or application examples.
［適用例１］
複数のアナログ映像信号入力端子を有し、前記アナログ映像信号入力端子から入力されたアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続され、前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較部と、前記比較部における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定部と、を備えたことを特徴とする映像信号処理回路。
[Application Example 1]
A signal switching circuit having a plurality of analog video signal input terminals, and selectively switching an analog video signal to be output as a selected signal from the analog video signals input from the analog video signal input terminal; An anti-alias filter circuit that is connected to an output terminal of the circuit and outputs an anti-alias signal by filtering an alias component from the selection signal; A digital conversion circuit and a digital-analog conversion circuit that converts a digital video signal into an analog video signal and outputs the analog video signal, and at least one of the plurality of analog video signal input terminals is the digital-analog conversion circuit Connected to the output terminal of the digital-analog. When a predetermined test pattern is input to the conversion circuit, a comparison unit that compares the digital output signal and reference data, and a value of the gain and a value of the offset based on a comparison result in the comparison unit. A video signal processing circuit comprising: a setting unit for setting.
この構成によれば、グレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットを調整することができるので、映像信号処理回路のアナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。 According to this configuration, it is possible to adjust the gain and offset of the analog-digital conversion circuit by inputting a test pattern such as a gray scale as a digital video signal, so that the analog signal path of the video signal processing circuit is Calibration can be performed with high accuracy using a digital function generator.
［適用例２］
上記の映像信号処理回路において、前記設定部は、前記デジタル出力信号の白レベルと、前記基準データの白レベルとに基づいて前記ゲインの値を設定し、前記デジタル出力信号の黒レベルと、前記基準データの黒レベルとに基づいて前記オフセットの値を設定することを特徴とする映像信号処理回路。
[Application Example 2]
In the video signal processing circuit, the setting unit sets the gain value based on a white level of the digital output signal and a white level of the reference data, and a black level of the digital output signal; A video signal processing circuit, wherein the offset value is set based on a black level of reference data.
この構成によれば、デジタル・ファンクション・ジェネレータを用いて生成された白と黒とを含むグレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットの値を調整することができるので、映像信号処理回路のアナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。 According to this configuration, by inputting a test pattern such as a gray scale including white and black generated using a digital function generator as a digital video signal, the gain and offset values of the analog-digital conversion circuit can be set. Since it can be adjusted, the analog signal path of the video signal processing circuit can be calibrated with high accuracy using a digital function generator.
［適用例３］
上記の映像信号処理回路を備えたことを特徴とする電子機器。
[Application Example 3]
An electronic apparatus comprising the above video signal processing circuit.
この構成によれば、グレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットの値を調整することができるので、上記の映像信号処理回路を備えた電子機器は、アナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。 According to this configuration, the gain and offset values of the analog-digital conversion circuit can be adjusted by inputting a test pattern such as a gray scale as a digital video signal. The instrument can calibrate analog signal paths with high accuracy using a digital function generator.
［適用例４］
複数のアナログ映像信号入力端子を有し、前記アナログ映像信号入力端子から入力されたアナログ映像信号の中から、被選択信号として出力するアナログ映像信号を選択的に切り替える信号切替回路と、前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続された映像信号処理回路の調整方法であって、前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較工程と、前記比較工程における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定工程と、を含むことを特徴とする映像信号処理回路の調整方法。
[Application Example 4]
A signal switching circuit having a plurality of analog video signal input terminals, and selectively switching an analog video signal to be output as a selected signal from the analog video signals input from the analog video signal input terminal; An anti-alias filter circuit that is connected to an output terminal of the circuit and outputs an anti-alias signal by filtering an alias component from the selection signal; A digital conversion circuit and a digital-analog conversion circuit that converts a digital video signal into an analog video signal and outputs the analog video signal, and at least one of the plurality of analog video signal input terminals is the digital-analog conversion circuit Of the video signal processing circuit connected to the output terminal of When a predetermined test pattern is input to the digital-analog converter circuit, a comparison step for comparing the digital output signal with reference data, and the gain based on a comparison result in the comparison step And a setting step for setting the offset value. A method for adjusting a video signal processing circuit, comprising:
この方法によれば、デジタル映像信号として入力されたテストパターンを用いてアナログ−デジタル変換回路のゲイン及びオフセットを調整することができるので、映像信号処理回路のアナログ系の信号パスを、デジタル・ファンクション・ジェネレータを用いて高精度で校正することができる。 According to this method, since the gain and offset of the analog-digital conversion circuit can be adjusted using the test pattern input as the digital video signal, the analog signal path of the video signal processing circuit can be changed to a digital function. -It can be calibrated with high accuracy using a generator.
以下、映像信号処理回路の実施形態について図面に従って説明する。 Hereinafter, embodiments of the video signal processing circuit will be described with reference to the drawings.
（第１実施形態）
＜映像信号処理回路の構成＞
まず、第１実施形態に係る映像信号処理回路の構成について、図１を参照して説明する。図１は、第１実施形態に係る映像信号処理回路の構成を示すブロック図である。
(First embodiment)
<Configuration of video signal processing circuit>
First, the configuration of the video signal processing circuit according to the first embodiment will be described with reference to FIG. FIG. 1 is a block diagram showing a configuration of a video signal processing circuit according to the first embodiment.
図１に示すように、映像信号処理回路１は、デジタル入力インターフェースであるＨＤＭＩ（High-Definition Multimedia Interface）レシーバ１００と、デジタル−アナログ変換回路（ＤＡＣ：Digital to Analog Converter）１０６と、信号切替回路（ＭＵＸ：MUltipleXer）１０８と、アンチエイリアスフィルタ回路であるローパスフィルタ（ＬＰＦ：Low Pass Filter）１１０と、ゲイン及びオフセットを調整可能なアナログ−デジタル変換回路（ＡＤＣ：Analog to Digital Converter）１１２と、スケーラ１１４と、比較部及び設定部として機能するＣＰＵ１１６と、フレームメモリ１１８と、校正に用いる基準データ等を記憶するＲＯＭ１２０と、フラッシュメモリ１２２とから構成されている。 As shown in FIG. 1, the video signal processing circuit 1 includes a high-definition multimedia interface (HDMI) receiver 100 that is a digital input interface, a digital-to-analog converter (DAC) 106, and a signal switching circuit. (MUX: MUltipleXer) 108, a low pass filter (LPF) 110 that is an antialiasing filter circuit, an analog-to-digital converter (ADC) 112 that can adjust gain and offset, and a scaler 114 And a CPU 116 that functions as a comparison unit and a setting unit, a frame memory 118, a ROM 120 that stores reference data used for calibration, and a flash memory 122.
ＨＤＭＩレシーバ１００は、デジタル映像信号ＤＧＳを入力し、出力端子からデジタル信号ＤＳを出力する。デジタル信号ＤＳは、スケーラ１１４に入力されるとともに、ＤＡＣ１０６に入力される。 The HDMI receiver 100 receives the digital video signal DGS and outputs the digital signal DS from the output terminal. The digital signal DS is input to the scaler 114 and input to the DAC 106.
ＤＡＣ１０６は、ＨＤＭＩレシーバ１００の出力端子から出力されるデジタル信号ＤＳを入力し、出力端子からアナログ信号ＤＡＳを出力する。ＭＵＸ１０８は、アナログ映像信号ＡＧＳ１、アナログ映像信号ＡＧＳ２、アナログ信号ＤＡＳが入力される入力端子を有する。ＭＵＸ１０８にはさらに、被選択信号ＭＳとして出力するアナログ信号を切替えるための切替信号ＳＷが入力される。切替信号ＳＷは、ＣＰＵ１１６に入力される映像入力端子選択信号ＶＳに基づいて決定される。 The DAC 106 receives the digital signal DS output from the output terminal of the HDMI receiver 100 and outputs the analog signal DAS from the output terminal. The MUX 108 has input terminals to which the analog video signal AGS1, the analog video signal AGS2, and the analog signal DAS are input. Further, a switching signal SW for switching an analog signal to be output as the selected signal MS is input to the MUX 108. The switching signal SW is determined based on the video input terminal selection signal VS input to the CPU 116.
ＬＰＦ１１０は、被選択信号ＭＳからエイリアス信号を濾波したアンチエイリアス信号ＬＳを出力する。ＡＤＣ１１２は、アンチエイリアス信号ＬＳを入力しデジタル信号ＡＤＳを出力する。ＡＤＣ１１２には、アンチエイリアス信号ＬＳを量子化する際の基準として、図示しない電源部から基準電圧Ｖｒｅｆが入力される。 The LPF 110 outputs an anti-aliasing signal LS obtained by filtering an alias signal from the selected signal MS. The ADC 112 receives the anti-aliasing signal LS and outputs a digital signal ADS. A reference voltage Vref is input to the ADC 112 from a power supply unit (not shown) as a reference for quantizing the anti-alias signal LS.
ＣＰＵ１１６は、ＭＵＸ１０８がアナログ信号ＤＡＳを被選択信号ＭＳとして出力している状態で、デジタル信号ＡＤＳをフレームメモリ１１８に書き込み、ＲＯＭ１２０に記憶されている校正用基準値とデジタル信号ＡＤＳの値とを比較して差の値ＤＦを出力する。ＣＰＵ１１６は、差の値ＤＦに基づき、ＡＤＣ１１２が参照するゲインの値ＧＳ及びオフセットの値ＯＳを決定し、ＡＤＣ１１２が内蔵する図示しないレジスタと、フラッシュメモリ１２２とに、決定されたゲインの値ＧＳ及びオフセットの値ＯＳをそれぞれ記憶する。フラッシュメモリ１２２に記憶されたゲインの値ＧＳ及びオフセットの値ＯＳは、映像処理信号回路が起動する際にＡＤＣ１１２の図示しないレジスタにロードされて、アナログ映像信号ＡＧＳ１またはＡＧＳ２が入力されたときに、ＡＤＣ１１２の制御パラメータとして使用される。 The CPU 116 writes the digital signal ADS to the frame memory 118 in a state where the MUX 108 outputs the analog signal DAS as the selected signal MS, and compares the calibration reference value stored in the ROM 120 with the value of the digital signal ADS. Then, the difference value DF is output. The CPU 116 determines a gain value GS and an offset value OS referred to by the ADC 112 based on the difference value DF, and stores the determined gain value GS and the offset value OS in a register (not shown) included in the ADC 112 and the flash memory 122. Each offset value OS is stored. The gain value GS and the offset value OS stored in the flash memory 122 are loaded into a register (not shown) of the ADC 112 when the video processing signal circuit is activated, and when the analog video signal AGS1 or AGS2 is input, Used as a control parameter for the ADC 112.
＜映像信号処理回路の調整方法＞
次に、映像信号処理回路の調整方法について図２及び図３を参照して説明する。図２は、映像信号処理回路を調整するためのテストパターンであり、図３は、映像信号処理回路の調整方法を示すフローチャートである。
<Adjustment method of video signal processing circuit>
Next, a method for adjusting the video signal processing circuit will be described with reference to FIGS. FIG. 2 is a test pattern for adjusting the video signal processing circuit, and FIG. 3 is a flowchart showing a method for adjusting the video signal processing circuit.
映像信号処理回路１は、アナログ系信号パスを調整するために、デジタル映像信号ＤＧＳとして図２に示すグレースケールのテストパターン２００を入力し、校正用基準値との比較をＣＰＵ１１６で行う。 The video signal processing circuit 1 inputs the gray scale test pattern 200 shown in FIG. 2 as the digital video signal DGS and adjusts it with the calibration reference value by the CPU 116 in order to adjust the analog signal path.
ＣＰＵ１１６は、テストパターン２００の白（階調値＝２５５）のデータによりＡＤＣ１１２の最大の明るさであるゲインの値ＧＳを調整し、テストパターン２００の黒（階調値＝０）のデータによりＡＤＣ１１２の黒レベルであるオフセットの値ＯＳを調整する。 The CPU 116 adjusts the gain value GS, which is the maximum brightness of the ADC 112, based on the white data (tone value = 255) of the test pattern 200, and the ADC 112 based on the black data (tone value = 0) of the test pattern 200. The offset value OS, which is the black level, is adjusted.
なお、図２に示すグレースケールのテストパターン２００は、０〜２５５までの階調を１７等分したパターンを例示しているが、これに限定するものではない。また、白と黒のデータを含んでいれば、カラーパターンでもよい。 The gray scale test pattern 200 shown in FIG. 2 illustrates a pattern in which the gradations from 0 to 255 are divided into 17 equal parts, but is not limited thereto. A color pattern may be used as long as it includes white and black data.
次に、図３のフローチャートに基づき映像信号処理回路１の調整方法を説明する。 Next, an adjustment method of the video signal processing circuit 1 will be described based on the flowchart of FIG.
先ず、ステップＳ１００では、切替信号ＳＷによりＭＵＸ１０８がアナログ信号ＤＡＳを選択した状態にする。 First, in step S100, the MUX 108 selects the analog signal DAS by the switching signal SW.
次に、ステップＳ１０２では、デジタル映像信号ＤＧＳとして図２に示すグレースケールのテストパターン２００を入力する。 Next, in step S102, the gray scale test pattern 200 shown in FIG. 2 is input as the digital video signal DGS.
次に、ステップＳ１０４では、ＣＰＵ１１６（比較部）は、デジタル信号ＡＤＳのレベルが所定のレベル以上のとき白が入力されていると判断し、白レベルの校正用基準値との差の値ＤＦを算出する。 Next, in step S104, the CPU 116 (comparison unit) determines that white is input when the level of the digital signal ADS is equal to or higher than a predetermined level, and calculates a difference value DF from the white level calibration reference value. calculate.
次に、ステップＳ１０６では、差の値ＤＦが０であるか否かを判定し、０である場合はゲインの値ＧＳが最適に設定されたのでステップＳ１１０に移行し、０でない場合はステップＳ１０８に移行する。 Next, in step S106, it is determined whether or not the difference value DF is 0. If the difference value DF is 0, the gain value GS is optimally set, and the process proceeds to step S110. Migrate to
次に、ステップＳ１０８では、ＣＰＵ１１６（設定部）は、差の値ＤＦに基づいてゲインの値ＧＳを再設定し、ステップＳ１０４に移行する。 Next, in step S108, the CPU 116 (setting unit) resets the gain value GS based on the difference value DF, and proceeds to step S104.
一方、ステップＳ１１０では、ＣＰＵ１１６（比較部）は、デジタル信号ＡＤＳのレベルが所定のレベル以下のとき黒が入力されていると判断し、黒レベルの校正用基準値との差の値ＤＦを算出する。 On the other hand, in step S110, the CPU 116 (comparison unit) determines that black is input when the level of the digital signal ADS is equal to or lower than a predetermined level, and calculates a difference value DF of the black level from the calibration reference value. To do.
次に、ステップＳ１１２では、差の値ＤＦが０であるか否かを判定し、０である場合はオフセットの値ＯＳが最適に設定されたので処理を終了し、０でない場合はステップＳ１１４に移行する。 Next, in step S112, it is determined whether or not the difference value DF is 0. If the difference value DF is 0, the offset value OS is optimally set, and the process ends. If not, the process proceeds to step S114. Transition.
次に、ステップＳ１１４では、ＣＰＵ１１６（設定部）は、差の値ＤＦに基づいてオフセットの値ＯＳを再設定し、ステップＳ１１０に移行する。 Next, in step S114, the CPU 116 (setting unit) resets the offset value OS based on the difference value DF, and proceeds to step S110.
以上に述べた本実施形態によれば、以下の効果が得られる。 According to the present embodiment described above, the following effects can be obtained.
本実施形態では、グレースケールなどのテストパターンをデジタル映像信号として入力することによりアナログ−デジタル変換回路のゲイン及びオフセットの値を調整することができるので、アナログ・ファンクション・ジェネレータを使用することなくアナログ系の信号パスを高精度で校正することができる。 In the present embodiment, the gain and offset values of the analog-to-digital conversion circuit can be adjusted by inputting a test pattern such as a gray scale as a digital video signal, so that an analog function generator can be used without using an analog function generator. The signal path of the system can be calibrated with high accuracy.
以上、映像信号処理回路の実施形態を説明したが、こうした実施の形態に何ら限定されるものではなく、趣旨を逸脱しない範囲内において様々な形態で実施し得ることができる。以下、変形例を挙げて説明する。 While the embodiments of the video signal processing circuit have been described above, the present invention is not limited to these embodiments, and can be implemented in various forms without departing from the spirit of the present invention. Hereinafter, a modification will be described.
（変形例１）映像信号処理回路の変形例１について説明する。映像信号処理回路１を備えた電子機器として図４に示すプロジェクタ１０００を例示する。プロジェクタ１０００は、電源部１１００と、バラスト１２００と、放電ランプ１３００と、映像信号処理回路１と、ライトバルブを含む映像投影部１４００と、操作部１５００と、制御部１６００とから構成されている。プロジェクタ１０００は、操作部１５００を操作することによってプロジェクタ１０００の動作モードを校正モードに設定できる。制御部１６００は、動作モードが校正モードに設定されると、映像信号処理回路１に所定の映像入力端子選択信号ＶＳを出力するので、映像信号処理回路１においてデジタル映像信号ＤＧＳを用いたアナログ系の信号パスの校正が行われる。映像信号処理回路１を備えた電子機器としては、他にも液晶ディスプレイ、プラズマディスプレイなどの表示装置や、ノートパソコン、携帯電話、ＰＤＡなどが対象となる。 (Modification 1) Modification 1 of the video signal processing circuit will be described. A projector 1000 shown in FIG. 4 is exemplified as an electronic apparatus including the video signal processing circuit 1. The projector 1000 includes a power supply unit 1100, a ballast 1200, a discharge lamp 1300, a video signal processing circuit 1, a video projection unit 1400 including a light valve, an operation unit 1500, and a control unit 1600. The projector 1000 can set the operation mode of the projector 1000 to the calibration mode by operating the operation unit 1500. Since the control unit 1600 outputs a predetermined video input terminal selection signal VS to the video signal processing circuit 1 when the operation mode is set to the calibration mode, the video signal processing circuit 1 uses an analog system using the digital video signal DGS. The signal path is calibrated. Other electronic devices including the video signal processing circuit 1 include display devices such as liquid crystal displays and plasma displays, notebook computers, mobile phones, and PDAs.
１…映像信号処理回路、１００…ＨＤＭＩレシーバ、１０６…ＤＡＣ、１０８…ＭＵＸ、１１０…ＬＰＦ、１１２…ＡＤＣ、１１４…スケーラ、１１６…ＣＰＵ、１１８…フレームメモリ、１２０…ＲＯＭ、１２２…フラッシュメモリ、２００…テストパターン、１０００…プロジェクタ、１１００…電源部、１２００…バラスト、１３００…放電ランプ、１４００…映像投影部、１５００…操作部、１６００…制御部。 DESCRIPTION OF SYMBOLS 1 ... Video signal processing circuit, 100 ... HDMI receiver, 106 ... DAC, 108 ... MUX, 110 ... LPF, 112 ... ADC, 114 ... Scaler, 116 ... CPU, 118 ... Frame memory, 120 ... ROM, 122 ... Flash memory, DESCRIPTION OF SYMBOLS 200 ... Test pattern, 1000 ... Projector, 1100 ... Power supply part, 1200 ... Ballast, 1300 ... Discharge lamp, 1400 ... Image | video projection part, 1500 ... Operation part, 1600 ... Control part.
Claims (4)
前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、
前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、
デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、
前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続され、
前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較部と、
前記比較部における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定部と、を備えたことを特徴とする映像信号処理回路。 A signal switching circuit having a plurality of analog video signal input terminals, and selectively switching an analog video signal to be output as a selected signal from the analog video signals input from the analog video signal input terminal;
An anti-alias filter circuit connected to the output terminal of the signal switching circuit and filtering an alias component from the selection signal and outputting an anti-alias signal;
An analog-to-digital conversion circuit capable of adjusting the gain and offset, which converts the anti-alias signal into a digital output signal and outputs the digital output signal;
A digital-analog conversion circuit that converts a digital video signal into an analog video signal and outputs the analog video signal;
At least one of the plurality of analog video signal input terminals is connected to an output terminal of the digital-analog conversion circuit,
When a predetermined test pattern is input to the digital-analog conversion circuit, a comparison unit that compares the digital output signal with reference data;
A video signal processing circuit comprising: a setting unit configured to set the gain value and the offset value based on a comparison result in the comparison unit.
前記信号切替回路の出力端子に接続され、前記披選択信号からエイリアス成分を濾波しアンチエイリアス信号を出力するアンチエイリアスフィルタ回路と、
前記アンチエイリアス信号をデジタル出力信号に変換して出力する、ゲインおよびオフセットを調整可能なアナログ−デジタル変換回路と、
デジタル映像信号をアナログ映像信号に変換して出力するデジタル−アナログ変換回路と、を備え、
前記複数のアナログ映像信号入力端子のうち少なくとも一つは、前記デジタル−アナログ変換回路の出力端子に接続された映像信号処理回路の調整方法であって、
前記デジタル−アナログ変換回路に所定のテストパターンが入力されると、前記デジタル出力信号と、基準データとを比較する比較工程と、
前記比較工程における比較結果に基づき、前記ゲインの値と前記オフセットの値とを設定する設定工程と、を含むことを特徴とする映像信号処理回路の調整方法。 A signal switching circuit that has a plurality of analog video signal input terminals and selectively switches an analog video signal to be output as a selected signal from the analog video signals input from the analog video signal input terminal;
An anti-alias filter circuit connected to the output terminal of the signal switching circuit and filtering an alias component from the selection signal and outputting an anti-alias signal;
An analog-to-digital conversion circuit capable of adjusting the gain and offset, which converts the anti-aliasing signal into a digital output signal and outputs the digital output signal;
A digital-analog conversion circuit that converts a digital video signal into an analog video signal and outputs the analog video signal;
At least one of the plurality of analog video signal input terminals is a method of adjusting a video signal processing circuit connected to an output terminal of the digital-analog conversion circuit,
When a predetermined test pattern is input to the digital-analog conversion circuit, a comparison step of comparing the digital output signal with reference data;
A method for adjusting a video signal processing circuit, comprising: a setting step of setting the gain value and the offset value based on a comparison result in the comparison step.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007329683A JP2009152948A (en) | 2007-12-21 | 2007-12-21 | Image processing circuit, regulating method therefor, and electronic apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007329683A JP2009152948A (en) | 2007-12-21 | 2007-12-21 | Image processing circuit, regulating method therefor, and electronic apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009152948A true JP2009152948A (en) | 2009-07-09 |
Family
ID=40921533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007329683A Withdrawn JP2009152948A (en) | 2007-12-21 | 2007-12-21 | Image processing circuit, regulating method therefor, and electronic apparatus |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009152948A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114257702A (en) * | 2021-11-04 | 2022-03-29 | 科大讯飞股份有限公司 | Audio and video processing circuit, control method, control device and electronic equipment |
-
2007
- 2007-12-21 JP JP2007329683A patent/JP2009152948A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114257702A (en) * | 2021-11-04 | 2022-03-29 | 科大讯飞股份有限公司 | Audio and video processing circuit, control method, control device and electronic equipment |
| CN114257702B (en) * | 2021-11-04 | 2024-02-13 | 科大讯飞股份有限公司 | Audio and video processing circuit, control method, control device and electronic equipment |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101931349B1 (en) | A continuous ramp generator design and its calibration for cmos image sensors using single-ramp adcs | |
| JP4201193B2 (en) | Gamma correction circuit and display device including the same | |
| US7952507B2 (en) | Programmable segmented digital-to-analog converter (DAC) | |
| JP2009098355A (en) | Driving circuit apparatus | |
| JP5261351B2 (en) | Optical sensor and display device | |
| KR100542319B1 (en) | Liquid Crystal Display Device | |
| US7443369B2 (en) | Liquid crystal display device and an optimum gradation voltage setting apparatus thereof | |
| TWI442710B (en) | Signal processing unit and self-calibration digital-to-analog converting method thereof | |
| US10854152B2 (en) | Display driver, display controller, electro-optical device, and electronic apparatus for reducing memory size of a memory thereof | |
| US10565945B2 (en) | Display driver, display controller, electro-optical device, and electronic apparatus | |
| KR20060048895A (en) | Adc calibration to accommodate temperature variation using vertical blanking interrupts | |
| JP2009152948A (en) | Image processing circuit, regulating method therefor, and electronic apparatus | |
| WO2008056798A1 (en) | Current output type digital/analog conversion circuit and video display device | |
| JP2002217733A (en) | A/d(analog/digital) converter, video display device and analog/digital conversion method | |
| US8130323B2 (en) | Closed loop DAC calibration | |
| KR100514749B1 (en) | Apparatus and method for auto calibration of display device | |
| WO2008030056A1 (en) | Apparatus and method for controlling luminance of display device | |
| JP2001223584A (en) | Digital/analog conversion system and liquid crystal display device | |
| JP5132081B2 (en) | Display device | |
| JP4279283B2 (en) | Flat panel display, image correction circuit, and image correction method | |
| JP5205942B2 (en) | Zero point correction circuit | |
| KR20080044585A (en) | Display apparatus | |
| JP2005062679A (en) | Correcting device and display device | |
| KR100722442B1 (en) | Method for improving image of digital type video display apparatus | |
| KR20040006305A (en) | Color Adjustment Circuit Of Display Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20110301 |