JP2009147528A - Agc circuit - Google Patents

Agc circuit Download PDF

Info

Publication number
JP2009147528A
JP2009147528A JP2007320938A JP2007320938A JP2009147528A JP 2009147528 A JP2009147528 A JP 2009147528A JP 2007320938 A JP2007320938 A JP 2007320938A JP 2007320938 A JP2007320938 A JP 2007320938A JP 2009147528 A JP2009147528 A JP 2009147528A
Authority
JP
Japan
Prior art keywords
input
signal
variable gain
gain amplifier
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007320938A
Other languages
Japanese (ja)
Inventor
Yoshikazu Makabe
良和 眞壁
Kazuya Nakayama
和也 中山
Ikuo Hidaka
郁夫 日高
Hitoshi Kobayashi
仁 小林
Hideya Yamazaki
秀哉 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007320938A priority Critical patent/JP2009147528A/en
Publication of JP2009147528A publication Critical patent/JP2009147528A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an AGC circuit restraining a signal of a large amplitude from being output. <P>SOLUTION: The AGC circuit comprises: a variable gain amplifier (2); gain control means (3 and 4) for performing feedback control for the gain of the variable gain amplifier (2) so that an amplitude of an output signal of the variable gain amplifier (2) becomes an ideal one; input means (101, 102, and 1) for delivering an input signal from outside to the input of variable gain amplifier (2); and detection means (110 and 21) for detecting that a signal to be delivered to the input of the variable gain amplifier (2) is switched from a first signal to a second signal. In response to detection by the detection means (110 and 21), the gain control means (3 and 4) perform control for lowering the gain of variable gain amplifier (2) for a predetermined period, in place of the feedback control. The input means (101, 102, and 1) switches a signal delivered to the input of the variable gain amplifier (2) from the first signal to the second signal, after the predetermined period has passed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ＡＧＣ(Automatic Gain Control)回路に関するものである。   The present invention relates to an AGC (Automatic Gain Control) circuit.

近年、デジタルＴＶやＤＶＤレコーダにおけるデジタルＡＶ分野において、ＨＤＭＩ(High-Definition Multimedia Interface)に代表される高速デジタル伝送技術が求められている。高速デジタル伝送において、信号受信側のＬＳＩの機能として、ケーブルによって減衰した信号波形を復元させるためのイコライザ技術が存在し、このイコライザ技術にＡＧＣ回路が用いられることがある。このＡＧＣ回路により、減衰した信号振幅をある一定の振幅レベルに自動調整することが可能となる。しかしながら、振幅制御状態において、減衰していない信号や大振幅の信号が何らかの影響で急に入力された時には、増幅する必要のない信号も増幅してしまい、その結果、大振幅の信号が出力されてしまうことになる。ＨＤＭＩのような高速動作が必要なシステムにおいては、低耐圧のトランジスタを使用する必要があり、出力信号の振幅が大きくなると、回路素子内の耐圧が持たず、素子が破壊されてしまう可能性がある。   In recent years, high-speed digital transmission technology represented by HDMI (High-Definition Multimedia Interface) has been demanded in the digital AV field of digital TVs and DVD recorders. In high-speed digital transmission, there is an equalizer technique for restoring a signal waveform attenuated by a cable as a function of an LSI on the signal receiving side, and an AGC circuit may be used for this equalizer technique. With this AGC circuit, the attenuated signal amplitude can be automatically adjusted to a certain amplitude level. However, when an unattenuated signal or a large-amplitude signal is suddenly input due to some influence in the amplitude control state, a signal that does not need to be amplified is also amplified, and as a result, a large-amplitude signal is output. It will end up. In a system that requires high-speed operation such as HDMI, it is necessary to use a low breakdown voltage transistor. If the amplitude of the output signal increases, the breakdown voltage in the circuit element does not exist, and the element may be destroyed. is there.

以下、従来例のＡＧＣ回路について図８〜図１０を用いて説明する。   A conventional AGC circuit will be described below with reference to FIGS.

図８は従来例のＡＧＣ回路の構成を示すブロック図である。このＡＧＣ回路は、Ａ_port入力端子１０１と、Ｂ_port入力端子１０２と、外部端子１１０と、入力信号選択器１と、可変利得増幅器２と、平均値検波器３と、ＡＧＣ利得制御器４と、平均値記録部５と、入力信号レベル判定器６と、出力端子２００とを備えている。   FIG. 8 is a block diagram showing a configuration of a conventional AGC circuit. This AGC circuit includes an A_port input terminal 101, a B_port input terminal 102, an external terminal 110, an input signal selector 1, a variable gain amplifier 2, an average value detector 3, an AGC gain controller 4, an average A value recording unit 5, an input signal level determination unit 6, and an output terminal 200 are provided.

次に図８のように構成されたＡＧＣ回路の動作について説明する。   Next, the operation of the AGC circuit configured as shown in FIG. 8 will be described.

Ａ_port入力端子１０１からの信号とＢ_port入力端子１０２からの信号は入力信号選択器１に入力される。入力信号選択器１は、外部端子１１０に入力される制御信号に応じてＡ_port入力端子１０１からの信号またはＢ_port入力端子１０２からの信号を選択し、選択した入力portの信号を可変利得増幅器２に入力する。可変利得増幅器２は、入力された信号の振幅を、ＡＧＣ利得制御器４により設定された利得で増幅して出力する。可変利得増幅器２の出力信号は、出力端子２００から外部へ出力される。   A signal from the A_port input terminal 101 and a signal from the B_port input terminal 102 are input to the input signal selector 1. The input signal selector 1 selects a signal from the A_port input terminal 101 or a signal from the B_port input terminal 102 according to a control signal input to the external terminal 110, and the signal of the selected input port is input to the variable gain amplifier 2. input. The variable gain amplifier 2 amplifies the amplitude of the input signal with the gain set by the AGC gain controller 4 and outputs the amplified signal. The output signal of the variable gain amplifier 2 is output from the output terminal 200 to the outside.

平均値検波器３は、可変利得増幅器２の出力信号の振幅の平均値を検波する。検波された振幅の平均値はＡＧＣ利得制御器４と平均値記録部５に入力される。平均値記録部５は入力された平均値を記録する。平均値記録部５に記録された振幅の平均値に基づいて、入力信号レベル判定器６は、過大な振幅の信号が入力されているか否かを判定する。ある一定レベルの振幅よりも大きな振幅の信号が入力された場合、入力信号レベル判定器６は、入力振幅が一定レベルになるように入力振幅を固定する。   The average value detector 3 detects the average value of the amplitude of the output signal of the variable gain amplifier 2. The average value of the detected amplitude is input to the AGC gain controller 4 and the average value recording unit 5. The average value recording unit 5 records the input average value. Based on the average value of the amplitude recorded in the average value recording unit 5, the input signal level determination unit 6 determines whether or not a signal having an excessive amplitude is input. When a signal having an amplitude larger than a certain level of amplitude is input, the input signal level determination unit 6 fixes the input amplitude so that the input amplitude becomes a certain level.

平均値記録部５，入力信号レベル判定器６によって、入力信号の振幅が適正な値であると判定された後、ＡＧＣ利得制御器４は、平均値検波器３から入力される振幅の平均値を参照して、可変利得増幅器２の出力信号の振幅が最適になるように可変利得増幅器２の利得を設定する。   After the average value recording unit 5 and the input signal level determination unit 6 determine that the amplitude of the input signal is an appropriate value, the AGC gain controller 4 determines the average value of the amplitudes input from the average value detector 3. The gain of the variable gain amplifier 2 is set so that the amplitude of the output signal of the variable gain amplifier 2 is optimized.

このように、可変利得増幅器２の出力信号の振幅の平均値を検波してＡＧＣ利得制御器４にフィードバックすることにより、最適な振幅の信号を出力することが可能になる。
特開2004-328581号公報 Thus, by detecting the average value of the amplitude of the output signal of the variable gain amplifier 2 and feeding it back to the AGC gain controller 4, it becomes possible to output a signal having an optimum amplitude.
JP 2004-328581 A

図８のＡＧＣ回路において、Ａ_port入力端子１０１に減衰した振幅の信号が入力され、Ｂ_port入力端子１０２に理想振幅の信号が入力されている状態を考える。この状態において入力信号選択器１がＡ_port入力端子１０１からの減衰した振幅の信号を選択している場合、可変利得増幅器２は、入力信号(Ａ_port入力端子１０１からの信号)の振幅を増幅させるように動作する。この状態のときに外部端子１１０からの制御信号が切り替わり、これに応答して入力信号選択器１がＢ_port入力端子１０２からの理想振幅の信号を選択した場合には、瞬間的に可変利得増幅器２において、増幅する必要のない理想振幅の信号も増幅してしまうことになる。この時、出力端子２００からは理想振幅を超える大振幅の信号が出力され、ＡＧＣ回路の次段に別の回路が接続されていた場合には、次段回路の入力段の素子の耐圧が持たず素子が破壊されてしまう可能性がある。以下、このことについて、図９に示すタイミングチャートを参照しつつ説明する。   In the AGC circuit of FIG. 8, a state is considered in which a signal having an attenuated amplitude is input to the A_port input terminal 101 and a signal having an ideal amplitude is input to the B_port input terminal 102. In this state, when the input signal selector 1 selects the attenuated amplitude signal from the A_port input terminal 101, the variable gain amplifier 2 amplifies the amplitude of the input signal (signal from the A_port input terminal 101). To work. In this state, when the control signal from the external terminal 110 is switched and the input signal selector 1 selects a signal having an ideal amplitude from the B_port input terminal 102 in response to this, the variable gain amplifier 2 is instantaneously selected. In this case, an ideal amplitude signal that does not need to be amplified is also amplified. At this time, when a signal having a large amplitude exceeding the ideal amplitude is output from the output terminal 200 and another circuit is connected to the next stage of the AGC circuit, the withstand voltage of the element in the input stage of the next stage circuit is high. Otherwise, the device may be destroyed. Hereinafter, this will be described with reference to the timing chart shown in FIG.

図９に示すように、Ａ_port入力端子１０１には小振幅の信号が入力されており、Ｂ_port入力端子１０２には理想振幅(１Ｖｐｐ)の信号が入力されている。ここでは時刻ｔａにおいて、外部端子１１０へ入力される制御信号のレベルがＬ(ロー)に切り替わったものとする。外部端子１１０へ入力される制御信号のレベルがＬ(ロー)のとき、入力信号選択器１は、Ａ_port入力端子１０１への入力信号を選択して可変利得増幅器２に入力する(図９のＡ_port選択期間)。Ａ_port入力端子１０１には小振幅の信号が入力されているため、ＡＧＣ利得制御器４は、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるように、可変利得増幅器２の利得を上げる制御を行う。これにより、たとえば図９に示すように、時刻ｔａから可変利得増幅器２の利得は徐々に上がっていく。そして可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になったところで可変利得増幅器２の利得は一定レベル(図９では最大利得[MAX])に保持される。   As shown in FIG. 9, a small amplitude signal is input to the A_port input terminal 101, and an ideal amplitude (1 Vpp) signal is input to the B_port input terminal 102. Here, it is assumed that the level of the control signal input to the external terminal 110 is switched to L (low) at time ta. When the level of the control signal input to the external terminal 110 is L (low), the input signal selector 1 selects the input signal to the A_port input terminal 101 and inputs it to the variable gain amplifier 2 (A_port in FIG. 9). Selection period). Since a signal with a small amplitude is input to the A_port input terminal 101, the AGC gain controller 4 determines the gain of the variable gain amplifier 2 so that the amplitude of the output signal of the variable gain amplifier 2 becomes an ideal amplitude (1 Vpp). Control to raise. As a result, for example, as shown in FIG. 9, the gain of the variable gain amplifier 2 gradually increases from time ta. When the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp), the gain of the variable gain amplifier 2 is held at a constant level (maximum gain [MAX] in FIG. 9).

その後、時刻ｔｂにおいて、外部端子１０１へ入力される制御信号のレベルがＨ(ハイ)に切り替わる。外部端子１１０へ入力される制御信号のレベルがＨ(ハイ)のとき、入力信号選択器１は、Ｂ_port入力端子１０２への入力信号を選択して可変利得増幅器２に入力する(図９のＢ_port選択期間)。Ｂ_port入力端子１０２への入力信号の振幅は理想振幅(１Ｖｐｐ)であるため、可変利得増幅器２の利得を０ｄＢに設定する必要がある。しかしながら、入力信号選択器１による入力信号の切り替えタイミングとＡＧＣ利得制御器４による可変利得増幅器２の利得設定の切り替えタイミングとの間には時間差が生じるため、図９の９００に示すように、入力portがＡ_portからＢ_portに切り替えられた直後においては、理想振幅(１Ｖｐｐ)を超える大振幅の信号が出力端子２００から出力されることになる。このような大振幅の信号が出力される場合の次段回路への影響について図１０を参照して説明する。   Thereafter, at time tb, the level of the control signal input to the external terminal 101 is switched to H (high). When the level of the control signal input to the external terminal 110 is H (high), the input signal selector 1 selects the input signal to the B_port input terminal 102 and inputs it to the variable gain amplifier 2 (B_port in FIG. 9). Selection period). Since the amplitude of the input signal to the B_port input terminal 102 is an ideal amplitude (1 Vpp), it is necessary to set the gain of the variable gain amplifier 2 to 0 dB. However, since there is a time difference between the switching timing of the input signal by the input signal selector 1 and the switching timing of the gain setting of the variable gain amplifier 2 by the AGC gain controller 4, as shown by 900 in FIG. Immediately after the port is switched from A_port to B_port, a signal having a large amplitude exceeding the ideal amplitude (1 Vpp) is output from the output terminal 200. The influence on the next-stage circuit when such a large-amplitude signal is output will be described with reference to FIG.

図１０は、図８に示したＡＧＣ回路９９に次段回路４００が接続された例を示している。この次段回路４００はエミッタフォロア回路であり、入力端子４０１と、電源端子４０２[ＶＣＣ＝３.３Ｖ]と、ＧＮＤ端子４０３と、出力端子４０４と、抵抗４０５[Ｒ＝５ｋΩ]と、電流源４０６[Ｉ＝１００μＡ]と、低耐圧ＮＰＮトランジスタ４０７とを備えている。   FIG. 10 shows an example in which the next stage circuit 400 is connected to the AGC circuit 99 shown in FIG. The next-stage circuit 400 is an emitter follower circuit, which includes an input terminal 401, a power supply terminal 402 [VCC = 3.3V], a GND terminal 403, an output terminal 404, a resistor 405 [R = 5 kΩ], a current source 406 [I = 100 μA] and a low breakdown voltage NPN transistor 407 are provided.

入力端子４０１はトランジスタ４０７のベース電極に接続されている。トランジスタ４０７のエミッタ電極は電流源４０６の正電極側と出力端子４０４とに接続されている。電流源４０６の負電極側はＧＮＤ端子４０３に接続されている。トランジスタ４０７のコレクタ電極は抵抗４０５の一端に接続されている。抵抗４０５の他端は電源端子４０２に接続されている。   The input terminal 401 is connected to the base electrode of the transistor 407. The emitter electrode of the transistor 407 is connected to the positive electrode side of the current source 406 and the output terminal 404. The negative electrode side of the current source 406 is connected to the GND terminal 403. The collector electrode of the transistor 407 is connected to one end of the resistor 405. The other end of the resistor 405 is connected to the power supply terminal 402.

次に、トランジスタ４０７のベース−エミッタ間電圧ＶＢＥを０.８Ｖ，コレクタ−エミッタ間の耐圧ＣＥを２.１Ｖ，電流増幅率ｈＦＥを∞とした場合における、入力端子４０１への入力信号の振幅とトランジスタ４０７のコレクタ−エミッタ間の電圧との関係について説明する。 Next, in the case where the base-emitter voltage V BE of the transistor 407 is 0.8 V, the collector-emitter breakdown voltage CE is 2.1 V, and the current amplification factor h FE is ∞, the input signal to the input terminal 401 is A relationship between the amplitude and the voltage between the collector and the emitter of the transistor 407 will be described.

ＡＧＣ回路９９の出力端子２００から平均ＤＣ電圧レベル２.２Ｖ，振幅１Ｖｐｐの信号が出力される時、トランジスタ４０７のベース電圧は最も低い時で１.７Ｖとなる。この時、トランジスタ４０７のエミッタ電圧ＶＥは、ＶＢＥ＝０.８Ｖより、ＶＥ＝１.７Ｖ−０.８Ｖ＝０.９Ｖとなる。また、トランジスタ４０７の電流増幅率ｈＦＥは＝∞であるのでエミッタに流れる電流とコレクタに流れる電流は等しくなり、コレクタ電圧ＶＣは、ＶＣ＝３.３Ｖ−(５ｋΩ×１００μＡ)＝２.８Ｖとなる。従って、トランジスタ４０７のコレクタ−エミッタ間に印加される電圧ＶＣＥは、ＶＣＥ＝ＶＣ−ＶＥ＝２.８Ｖ−０.９Ｖ＝１.９Ｖとなる。この電圧ＶＣＥ(＝１.９Ｖ)はコレクタ−エミッタ間の耐圧ＣＥ(＝２.１Ｖ)以内であるため、トランジスタ４０７は破壊されることなく正常に動作する。 When a signal having an average DC voltage level of 2.2 V and an amplitude of 1 Vpp is output from the output terminal 200 of the AGC circuit 99, the base voltage of the transistor 407 is 1.7 V at the lowest. At this time, the emitter voltage V E of the transistor 407 becomes V E = 1.7V−0.8V = 0.9V from V BE = 0.8V. The current flowing through the current collector that flows to the emitter and the current amplification factor h FE of the transistor 407 is a = ∞ is equal, the collector voltage V C is, V C = 3.3V- (5kΩ × 100μA) = 2. 8V. Therefore, the voltage V CE applied between the collector and the emitter of the transistor 407 is V CE = V C −V E = 2.8 V−0.9 V = 1.9 V. Since this voltage V CE (= 1.9 V) is within the collector-emitter breakdown voltage CE (= 2.1 V), the transistor 407 operates normally without being destroyed.

一方、ＡＧＣ回路９９の出力端子２００から平均ＤＣ電圧レベル２.２Ｖ，振幅２Ｖｐｐの信号が出力される時、トランジスタ４０７のベース電圧は最も低い時で１.４Ｖとなる。この時、トランジスタ４０７のエミッタ電圧ＶＥは、ＶＢＥ＝０.８Ｖより、ＶＥ＝１.２Ｖ−０.８Ｖ＝０.４Ｖとなる。また、コレクタ電圧ＶＣは、ＶＣ＝３.３Ｖ−(５ｋΩ×１００μＡ)＝２.８Ｖとなる。従って、トランジスタ４０７のコレクタ−エミッタ間に印加される電圧ＶＣＥは、ＶＣＥ＝ＶＣ−ＶＥ＝２.８Ｖ−０.４Ｖ＝２.４Ｖとなる。この電圧ＶＣＥ(＝２.４Ｖ)はコレクタ−エミッタ間の耐圧ＣＥ(＝２.１Ｖ)を超えているため、耐圧を超える電圧がトランジスタ４０７に印加されることになり、トランジスタ４０７が破壊される可能性がある。 On the other hand, when a signal having an average DC voltage level of 2.2 V and an amplitude of 2 Vpp is output from the output terminal 200 of the AGC circuit 99, the base voltage of the transistor 407 is 1.4 V at the lowest. At this time, the emitter voltage V E of the transistor 407 becomes V E = 1.2V−0.8V = 0.4V from V BE = 0.8V. The collector voltage V C is V C = 3.3V− (5 kΩ × 100 μA) = 2.8V. Therefore, the voltage V CE applied between the collector and the emitter of the transistor 407 is V CE = V C −V E = 2.8V−0.4V = 2.4V. Since this voltage V CE (= 2.4 V) exceeds the collector-emitter breakdown voltage CE (= 2.1 V), a voltage exceeding the breakdown voltage is applied to the transistor 407 and the transistor 407 is destroyed. There is a possibility.

このように、ＡＧＣ回路９９の出力信号の振幅が理想振幅よりも大きい場合には、耐圧を超える電圧が次段回路４００の素子４０７に印加される場合があり、これにより素子４０７が破壊される可能性がある。   As described above, when the amplitude of the output signal of the AGC circuit 99 is larger than the ideal amplitude, a voltage exceeding the withstand voltage may be applied to the element 407 of the next-stage circuit 400, thereby destroying the element 407. there is a possibility.

高速で動作させるシステムを実現する場合、回路構成として、電源電圧よりも低い耐圧の素子を使用する必要があるが、いかなる場合でも正常に動作する回路構成を実現するためには、素子の耐圧を超えないような回路およびシステムを構成する必要がある。   When realizing a system that operates at high speed, it is necessary to use an element with a breakdown voltage lower than the power supply voltage as the circuit configuration.To realize a circuit configuration that operates normally in any case, the breakdown voltage of the element must be reduced. Circuits and systems that do not exceed must be constructed.

本発明の目的は、大振幅の信号が出力されることを抑制できるＡＧＣ回路を提供することである。   An object of the present invention is to provide an AGC circuit capable of suppressing the output of a large amplitude signal.

本発明によるＡＧＣ回路は、
可変利得増幅器と、
前記可変利得増幅器の出力信号の振幅が理想振幅になるように前記可変利得増幅器の利得をフィードバック制御する利得制御手段と、
外部からの入力信号を前記可変利得増幅器の入力に与える入力手段と、
前記可変利得増幅器の入力に与えられるべき信号が第１の信号から第２の信号へと切り替わることを検知する検知手段とを備え、
前記利得制御手段は、
前記検知手段による検知に応答して所定期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行い、
前記入力手段は、
前記可変利得増幅器の入力に与える信号を前記所定期間の経過後に前記第１の信号から前記第２の信号へ切り替える、
ことを特徴とする。 The AGC circuit according to the present invention comprises:
A variable gain amplifier;
Gain control means for feedback controlling the gain of the variable gain amplifier so that the amplitude of the output signal of the variable gain amplifier becomes an ideal amplitude;
Input means for providing an input signal from the outside to the input of the variable gain amplifier;
Detecting means for detecting that a signal to be applied to an input of the variable gain amplifier is switched from a first signal to a second signal;
The gain control means includes
In response to detection by the detection means, a control for lowering the gain of the variable gain amplifier instead of the feedback control for a predetermined period is performed,
The input means includes
Switching a signal applied to an input of the variable gain amplifier from the first signal to the second signal after the predetermined period has elapsed;
It is characterized by that.

また、上記ＡＧＣ回路において、
前記検知手段は、
前記可変利得増幅器の入力に与えられるべき信号を示す制御信号が外部から入力される外部端子と、
前記外部端子に入力される前記制御信号に基づいて、選択すべき入力信号を示す選択制御信号を出力する機能制御回路とを含み、
前記入力手段は、
外部からの入力信号を受ける第１および第２の入力端子と、
前記機能制御回路からの前記選択制御信号に応答して前記第１の入力端子からの信号または前記第２の入力端子からの信号を前記可変利得増幅器の入力に与える入力信号選択器とを含み、
前記機能制御回路は、
前記外部端子に入力される前記制御信号において示される信号が切り替わることに応答して活性化されるリセット信号を前記利得制御手段に与え、
前記リセット信号が活性化されてから第１の時間経過後に、前記選択制御信号が示す入力信号を切り替え、
前記選択制御信号が示す入力信号を切り替えてから第２の時間経過後に前記リセット信号を不活性化し、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とする。 In the AGC circuit,
The detection means includes
An external terminal to which a control signal indicating a signal to be supplied to the input of the variable gain amplifier is input from the outside;
A function control circuit that outputs a selection control signal indicating an input signal to be selected based on the control signal input to the external terminal;
The input means includes
First and second input terminals for receiving external input signals;
An input signal selector that provides a signal from the first input terminal or a signal from the second input terminal to the input of the variable gain amplifier in response to the selection control signal from the function control circuit;
The function control circuit is
Providing the gain control means with a reset signal activated in response to switching of the signal indicated in the control signal input to the external terminal;
After the first time has elapsed since the reset signal was activated, the input signal indicated by the selection control signal is switched,
Deactivating the reset signal after a second time has elapsed since switching the input signal indicated by the selection control signal;
The gain control means includes
Performing a control to lower the gain of the variable gain amplifier instead of the feedback control while the reset signal is activated,
It is characterized by that.

また、上記ＡＧＣ回路において、
前記入力手段は、
外部からの信号を入力するためのコネクタを着脱可能な入力コネクタを含み、
前記入力コネクタからの信号が前記可変利得増幅器の入力に与えられ、
前記検知手段は、
前記入力コネクタへのコネクタの着脱を認識する入力コネクタ認識装置と、
前記入力コネクタ認識装置による前記認識に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とする。 In the AGC circuit,
The input means includes
Includes an input connector that can be attached and detached with a connector for inputting an external signal,
A signal from the input connector is provided to the input of the variable gain amplifier;
The detection means includes
An input connector recognition device for recognizing attachment / detachment of the connector to / from the input connector;
A function control circuit that provides the gain control means with a reset signal that is activated for a predetermined period in response to the recognition by the input connector recognition device;
The gain control means includes
Performing a control to lower the gain of the variable gain amplifier instead of the feedback control while the reset signal is activated,
It is characterized by that.

また、上記ＡＧＣ回路において、
前記入力手段は、
外部からの入力信号を受ける入力端子と、
前記入力端子への入力信号を前記可変利得増幅器の入力に与えるとともに、前記入力端子への入力信号の周波数を検知する入力周波数認識装置とを含み、
前記検知手段は、
前記入力周波数認識装置により検知される周波数の変化を検出するとともに、当該検出に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とする。 In the AGC circuit,
The input means includes
An input terminal for receiving an external input signal;
An input frequency recognition device that provides an input signal to the input terminal to the input of the variable gain amplifier and detects a frequency of the input signal to the input terminal;
The detection means includes
A function control circuit that detects a change in frequency detected by the input frequency recognition device and provides a reset signal that is activated for a predetermined period in response to the detection to the gain control means;
The gain control means includes
Performing a control to lower the gain of the variable gain amplifier instead of the feedback control while the reset signal is activated,
It is characterized by that.

また、上記ＡＧＣ回路において、
前記所定期間は、
前記可変利得増幅器の利得が最小利得付近に達するのに十分な期間である、
ことを特徴とする。 In the AGC circuit,
The predetermined period is
A period of time sufficient for the gain of the variable gain amplifier to reach near a minimum gain;
It is characterized by that.

また、上記ＡＧＣ回路において、
前記可変利得増幅器の出力信号の振幅レベルを制限する振幅制限回路をさらに備える、
ことを特徴とする。 In the AGC circuit,
An amplitude limiting circuit for limiting an amplitude level of an output signal of the variable gain amplifier;
It is characterized by that.

本発明によるＡＧＣ回路では、可変利得増幅器への入力信号を切り替える直前の一定期間、可変利得増幅器の利得を下げる制御を行い、その後、可変利得増幅器への入力信号を切り替える。これにより、可変利得増幅器への入力信号が切り替わった直後に理想振幅を超える大振幅の信号が可変利得増幅器から出力されてしまうことを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。   In the AGC circuit according to the present invention, control is performed to lower the gain of the variable gain amplifier for a certain period immediately before switching the input signal to the variable gain amplifier, and then the input signal to the variable gain amplifier is switched. As a result, it is possible to suppress a signal having a large amplitude exceeding the ideal amplitude from being output from the variable gain amplifier immediately after the input signal to the variable gain amplifier is switched. As a result, it is possible to prevent the element from being destroyed by applying a voltage exceeding the element breakdown voltage of the next stage circuit of the AGC circuit to the next stage circuit.

以下、本発明の実施形態について図面を参照して詳しく説明する。なお、図面においては、実質的に同一の構成要素には同一の参照符号を付けている。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings, the same reference numerals are assigned to substantially the same components.

（第１の実施形態）
第１の実施形態によるＡＧＣ回路の構成を図１に示す。このＡＧＣ回路は、Ａ_port入力端子１０１と、Ｂ_port入力端子１０２と、入力信号選択器１と、可変利得増幅器(ＶＧＡ)２と、平均値検波器３と、ＡＧＣ利得制御器４と、外部端子１１０と、機能制御回路２１と、出力端子２００とを備えている。 (First embodiment)
The configuration of the AGC circuit according to the first embodiment is shown in FIG. The AGC circuit includes an A_port input terminal 101, a B_port input terminal 102, an input signal selector 1, a variable gain amplifier (VGA) 2, an average value detector 3, an AGC gain controller 4, and an external terminal 110. And a function control circuit 21 and an output terminal 200.

Ａ_port入力端子１０１への入力信号とＢ_port入力端子１０２への入力信号は入力信号選択器１に入力される。   An input signal to the A_port input terminal 101 and an input signal to the B_port input terminal 102 are input to the input signal selector 1.

入力信号選択器１は、機能制御回路２１からの制御信号Ｓ２０１に応じてＡ_port入力端子１０１からの信号またはＢ_port入力端子１０２からの信号を可変利得増幅器２に入力する。   The input signal selector 1 inputs a signal from the A_port input terminal 101 or a signal from the B_port input terminal 102 to the variable gain amplifier 2 in accordance with the control signal S201 from the function control circuit 21.

外部端子１１０には、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す制御信号が入力される。この制御信号がＬ(ロー)レベルのときはＡ_portを示し、Ｈ(ハイ)レベルのときはＢ_portを示す。この制御信号は機能制御回路２１に入力される。   A control signal indicating an input port (A_port or B_port) to be selected in the input signal selector 1 is input to the external terminal 110. When this control signal is at L (low) level, A_port is indicated, and when this control signal is at H (high) level, B_port is indicated. This control signal is input to the function control circuit 21.

機能制御回路２１はリセット信号Ｓ２０２をＡＧＣ利得制御器４に出力する。リセット信号Ｓ２０２は、外部端子１１０に入力される上記制御信号のレベルの切り替わり(Ｌ→Ｈ，Ｈ→Ｌ)に応答して所定期間アクティブ(Ｈレベル)になる。   The function control circuit 21 outputs the reset signal S202 to the AGC gain controller 4. The reset signal S202 becomes active (H level) for a predetermined period in response to switching of the level of the control signal (L → H, H → L) input to the external terminal 110.

機能制御回路２１は制御信号Ｓ２０１を入力信号選択器１に与える。制御信号Ｓ２０１は、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す。制御信号Ｓ２０１がＬレベルのときはＡ_portを示し、ＨレベルのときはＢ_portを示す。制御信号Ｓ２０１のレベルは、外部端子１１０に入力される上記制御信号のレベルと基本的に同じである。ただし、レベルの切り替わりのタイミングが異なる。外部端子１１０に入力される上記制御信号のレベルが切り替わるタイミングよりも所定時間遅れて制御信号Ｓ２０１のレベルが切り替わる。具体的には、外部端子１１０に入力される上記制御信号のレベルの切り替わりに応答してリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わってから所定時間後に制御信号Ｓ２０１のレベルが切り替わる。   The function control circuit 21 provides the control signal S201 to the input signal selector 1. The control signal S201 indicates an input port (A_port or B_port) to be selected in the input signal selector 1. When the control signal S201 is at the L level, A_port is indicated, and when the control signal S201 is at the H level, B_port is indicated. The level of the control signal S201 is basically the same as the level of the control signal input to the external terminal 110. However, the timing of level switching differs. The level of the control signal S201 is switched a predetermined time later than the timing at which the level of the control signal input to the external terminal 110 is switched. Specifically, the level of the control signal S201 is switched a predetermined time after the reset signal S202 is switched from the L level to the H level in response to the switching of the level of the control signal input to the external terminal 110.

可変利得増幅器２は、ＡＧＣ利得制御器４からの利得制御信号Ｓ２０３に応じた利得で入力信号選択器１からの入力信号を増幅して出力する。可変利得増幅器２は、最小利得[MIN]と最大利得[MAX]との間で利得を変えることができる。ここでの最小利得[MIN]はゼロｄＢ(１倍)またはマイナスｄＢ(減衰)とする。可変利得増幅器２の出力信号は出力端子２００から外部へ出力される。   The variable gain amplifier 2 amplifies and outputs the input signal from the input signal selector 1 with a gain corresponding to the gain control signal S203 from the AGC gain controller 4. The variable gain amplifier 2 can change the gain between the minimum gain [MIN] and the maximum gain [MAX]. The minimum gain [MIN] here is zero dB (1 time) or minus dB (attenuation). The output signal of the variable gain amplifier 2 is output from the output terminal 200 to the outside.

平均値検波器３は、可変利得増幅器２の出力信号の振幅の平均値を検波する。検波された振幅の平均値はＡＧＣ利得制御器４に入力される。   The average value detector 3 detects the average value of the amplitude of the output signal of the variable gain amplifier 2. The average value of the detected amplitude is input to the AGC gain controller 4.

ＡＧＣ利得制御器４は、平均値検波器３から入力された上記平均値と理想振幅とを比較する。この比較に基づいてＡＧＣ利得制御器４は、可変利得増幅器２から出力される信号の振幅が上記理想振幅になるように可変利得増幅器２の利得を設定する(利得を上げる／下げる／保持する)ための利得制御信号Ｓ２０３を可変利得増幅器２に与える。ただし、機能制御回路２１からのリセット信号Ｓ２０２がアクティブ(Ｈレベル)の期間、ＡＧＣ利得制御器４は、可変利得増幅器２の利得を下げるための利得制御信号Ｓ２０３を可変利得増幅器２に与える。   The AGC gain controller 4 compares the average value input from the average value detector 3 with the ideal amplitude. Based on this comparison, the AGC gain controller 4 sets the gain of the variable gain amplifier 2 (increases / decreases / holds the gain) so that the amplitude of the signal output from the variable gain amplifier 2 becomes the ideal amplitude. A gain control signal S203 is provided to the variable gain amplifier 2. However, while the reset signal S202 from the function control circuit 21 is active (H level), the AGC gain controller 4 provides the variable gain amplifier 2 with a gain control signal S203 for reducing the gain of the variable gain amplifier 2.

次に、以上のように構成されたＡＧＣ回路の動作について図２を参照しつつ説明する。   Next, the operation of the AGC circuit configured as described above will be described with reference to FIG.

図２に示すように、Ａ_port入力端子１０１には小振幅の信号が入力され、Ｂ_port入力端子１０２には理想振幅(１Ｖｐｐ)の信号が入力されている。   As shown in FIG. 2, a small amplitude signal is input to the A_port input terminal 101, and a signal of ideal amplitude (1 Vpp) is input to the B_port input terminal 102.

時刻ｔ０以前においては、外部端子１１０に入力される制御信号はＬレベルであり、機能制御回路２１から出力される制御信号Ｓ２０１もＬレベルである。Ｌレベルの制御信号Ｓ２０１に応答して入力信号選択器１は、Ａ_port入力端子１０１からの信号を可変利得増幅器２に入力する(Ａ_port選択期間)。また、時刻ｔ０以前においてはリセット信号Ｓ２０２がＬレベルであるため、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。Ａ_port入力端子１０１への入力信号の振幅は理想振幅(１Ｖｐｐ)よりも小さいため、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるまでは可変利得増幅器２の利得を上げるための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)に達するとそのときの利得(図２では最大利得[MAX])を保持するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力され、この信号は出力端子２００から外部へ出力される。   Prior to time t0, the control signal input to the external terminal 110 is at L level, and the control signal S201 output from the function control circuit 21 is also at L level. In response to the L level control signal S201, the input signal selector 1 inputs the signal from the A_port input terminal 101 to the variable gain amplifier 2 (A_port selection period). Since reset signal S202 is at the L level before time t0, the gain for setting the gain of variable gain amplifier 2 so that the amplitude of the signal output from variable gain amplifier 2 becomes the ideal amplitude (1 Vpp). A control signal S203 is supplied from the AGC gain controller 4 to the variable gain amplifier 2. Since the amplitude of the input signal to the A_port input terminal 101 is smaller than the ideal amplitude (1 Vpp), the gain of the variable gain amplifier 2 is increased until the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp). A gain control signal S203 is supplied from the AGC gain controller 4 to the variable gain amplifier 2. When the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp), a gain control signal S203 for holding the gain at that time (maximum gain [MAX] in FIG. 2) is sent from the AGC gain controller 4 to the variable gain. It is given to the amplifier 2. As a result, a signal having an ideal amplitude (1 Vpp) is output from the variable gain amplifier 2, and this signal is output from the output terminal 200 to the outside.

次に、時刻ｔ０において、外部端子１１０に入力される制御信号がＬレベルからＨレベルに切り替わる。この制御信号のレベルの切り替わりに応答して、時刻ｔ０からΔｔ１後の時刻ｔ１にリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２の利得を下げる(最小利得[MIN]に設定する)ための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)よりも小さい振幅の信号が出力される。なお、ここでは可変利得増幅器２の利得を下げる制御の一例として、可変増幅器２の利得を最小利得[MIN]に設定する場合を示したが、必ずしも最小利得[MIN]に設定する必要はなく、状況に応じて最小利得[MIN]付近の適切なレベルを設定することが可能である。   Next, at time t0, the control signal input to the external terminal 110 is switched from the L level to the H level. In response to the switching of the level of the control signal, the reset signal S202 is switched from the L level to the H level at time t1 after Δt1 from time t0. In response to the switching of the reset signal S202, a gain control signal S203 for lowering the gain of the variable gain amplifier 2 (setting to the minimum gain [MIN]) is given from the AGC gain controller 4 to the variable gain amplifier 2. As a result, the variable gain amplifier 2 outputs a signal having an amplitude smaller than the ideal amplitude (1 Vpp). In addition, although the case where the gain of the variable amplifier 2 is set to the minimum gain [MIN] is shown here as an example of the control for reducing the gain of the variable gain amplifier 2, it is not always necessary to set the gain to the minimum gain [MIN]. An appropriate level around the minimum gain [MIN] can be set according to the situation.

次に、時刻ｔ１からΔｔ２後の時刻ｔ２において、機能制御回路２１から入力信号選択器１に与えられる制御信号Ｓ２０１のレベルがＬからＨに切り替わる。この制御信号Ｓ２０１の切り替わりに応答して入力信号選択器１は、可変利得増幅器２への入力信号をＢ_port入力端子１０２からの信号に切り替える(Ｂ_port選択期間)。Ｂ_port入力端子１０２へは理想振幅(１Ｖｐｐ)の信号が入力されているが、上述のとおり可変利得増幅器２の利得は最小利得[MIN]に設定されているため、可変利得増幅器２からは理想振幅(１Ｖｐｐ)以下の振幅の信号が出力される。なお、上記Δｔ２としては、可変利得増幅器２の利得が最小利得[MIN]に達するのに十分な期間を設定することが望ましい。   Next, at time t2 after Δt2 from time t1, the level of the control signal S201 given from the function control circuit 21 to the input signal selector 1 is switched from L to H. In response to the switching of the control signal S201, the input signal selector 1 switches the input signal to the variable gain amplifier 2 to the signal from the B_port input terminal 102 (B_port selection period). A signal having an ideal amplitude (1 Vpp) is input to the B_port input terminal 102. Since the gain of the variable gain amplifier 2 is set to the minimum gain [MIN] as described above, the ideal amplitude is output from the variable gain amplifier 2. A signal having an amplitude of (1 Vpp) or less is output. As Δt2, it is desirable to set a sufficient period for the gain of the variable gain amplifier 2 to reach the minimum gain [MIN].

次に、時刻ｔ２からΔｔ３後の時刻ｔ３において、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力される。なお、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わるタイミングは、制御信号Ｓ２０１がＬレベルからＨレベルに切り替わった後であればよい。これをふまえて上記Δｔ３として適切な期間を設定すればよい。   Next, at time t3 after Δt3 from time t2, the reset signal S202 is switched from H level to L level. In response to the switching of the reset signal S202, the gain control signal S203 for setting the gain of the variable gain amplifier 2 so that the amplitude of the signal output from the variable gain amplifier 2 becomes an ideal amplitude (1 Vpp) is an AGC gain. The signal is given from the controller 4 to the variable gain amplifier 2. As a result, a signal having an ideal amplitude (1 Vpp) is output from the variable gain amplifier 2. Note that the timing at which the reset signal S202 is switched from the H level to the L level may be after the control signal S201 is switched from the L level to the H level. Based on this, an appropriate period may be set as Δt3.

以上のように、本実施形態によるＡＧＣ回路では、可変利得増幅器２への入力信号を切り替える直前の一定期間(Δｔ２)、可変利得増幅器２の利得を下げる制御を行い、その後、可変利得増幅器２への入力信号を切り替える。これにより、可変利得増幅器２への入力信号が切り替わった直後に理想振幅(１Ｖｐｐ)を超える大振幅の信号が可変利得増幅器２から出力端子２００を経由して外部へ出力されてしまうことを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。   As described above, in the AGC circuit according to the present embodiment, control for lowering the gain of the variable gain amplifier 2 is performed for a certain period (Δt2) immediately before the input signal to the variable gain amplifier 2 is switched. Switch the input signal. As a result, it is possible to prevent a signal having a large amplitude exceeding the ideal amplitude (1 Vpp) from being output from the variable gain amplifier 2 to the outside via the output terminal 200 immediately after the input signal to the variable gain amplifier 2 is switched. . As a result, it is possible to prevent the element from being destroyed by applying a voltage exceeding the element breakdown voltage of the next stage circuit of the AGC circuit to the next stage circuit.

なお、図１のＡＧＣ回路において、平均値検波器３に代えてピーク検波器(図示せず)を用いてもよい。このピーク検波器は、可変利得増幅器２の出力信号の振幅のピークレベルを検波する。検波されたピークレベルはＡＧＣ利得制御器４に入力される。ＡＧＣ利得制御器４は、ピーク検波器から入力されたピークレベルと所定の基準値とを比較する。この比較に基づいてＡＧＣ利得制御器４は、可変利得増幅器２の出力信号の振幅のピークレベルが上記基準値と等しくなるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３を可変利得増幅器２に与える。   In the AGC circuit of FIG. 1, a peak detector (not shown) may be used instead of the average value detector 3. This peak detector detects the peak level of the amplitude of the output signal of the variable gain amplifier 2. The detected peak level is input to the AGC gain controller 4. The AGC gain controller 4 compares the peak level input from the peak detector with a predetermined reference value. Based on this comparison, the AGC gain controller 4 varies the gain control signal S203 for setting the gain of the variable gain amplifier 2 so that the peak level of the amplitude of the output signal of the variable gain amplifier 2 becomes equal to the reference value. The gain amplifier 2 is given.

（第２の実施形態）
第２の実施形態によるＡＧＣ回路の構成を図３に示す。このＡＧＣ回路は、Ａ_port入力コネクタ３１１と、Ａ_port入力コネクタ認識装置３１２と、Ｂ_port入力コネクタ３２１と、Ｂ_port入力コネクタ認識装置３２２と、外部端子１１０と、入力信号選択器１と、可変利得増幅器２と、平均値検波器３と、ＡＧＣ利得制御器４と、外部端子１１０と、機能制御回路２１と、出力端子２００とを備えている。 (Second Embodiment)
The configuration of the AGC circuit according to the second embodiment is shown in FIG. The AGC circuit includes an A_port input connector 311, an A_port input connector recognition device 312, a B_port input connector 321, a B_port input connector recognition device 322, an external terminal 110, an input signal selector 1, and a variable gain amplifier 2. The average value detector 3, the AGC gain controller 4, the external terminal 110, the function control circuit 21, and the output terminal 200 are provided.

Ａ_port入力コネクタ３１１，Ｂ_port入力コネクタ３２１には、外部からの信号を入力するためのコネクタを接続することが可能であり、また、接続されている当該コネクタを取り外すことも可能である。   A connector for inputting a signal from the outside can be connected to the A_port input connector 311 and the B_port input connector 321, and the connected connector can be removed.

Ａ_port入力コネクタ認識装置３１２は、Ａ_port入力コネクタ３１１へのコネクタの着脱を認識し、この認識に応答して所定期間アクティブ(Ｈレベル)になる入力コネクタ認識信号Ｓ１１１を機能制御回路２１に与える。Ｂ_port入力コネクタ認識装置３２２は、Ｂ_port入力コネクタ３２１へのコネクタの着脱を認識し、この認識に応答して所定期間アクティブ(Ｈレベル)になる入力コネクタ認識信号Ｓ１１２を機能制御回路２１に与える。Ａ_port入力コネクタ認識装置３１２およびＢ_port入力コネクタ認識装置３２２は機械式スイッチ等で実現可能である。   The A_port input connector recognition device 312 recognizes the attachment / detachment of the connector to / from the A_port input connector 311, and gives an input connector recognition signal S 111 that is active (H level) for a predetermined period in response to this recognition to the function control circuit 21. The B_port input connector recognition device 322 recognizes the attachment / detachment of the connector to / from the B_port input connector 321, and provides the function control circuit 21 with an input connector recognition signal S112 that is active (H level) for a predetermined period in response to this recognition. The A_port input connector recognition device 312 and the B_port input connector recognition device 322 can be realized by a mechanical switch or the like.

Ａ_port入力コネクタ３１１への入力信号とＢ_port入力コネクタ３２１への入力信号は入力信号選択器１に入力される。   An input signal to the A_port input connector 311 and an input signal to the B_port input connector 321 are input to the input signal selector 1.

入力信号選択器１は、機能制御回路２１からの制御信号Ｓ２０１に応じてＡ_port入力コネクタ３１１からの信号またはＢ_port入力コネクタ３２１からの信号を可変利得増幅器２に入力する。   The input signal selector 1 inputs a signal from the A_port input connector 311 or a signal from the B_port input connector 321 to the variable gain amplifier 2 in accordance with the control signal S201 from the function control circuit 21.

外部端子１１０には、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す制御信号が入力される。この制御信号がＬレベルのときはＡ_portを示し、ＨレベルのときはＢ_portを示す。この制御信号は機能制御回路２１に入力される。   A control signal indicating an input port (A_port or B_port) to be selected in the input signal selector 1 is input to the external terminal 110. When this control signal is L level, A_port is indicated, and when this control signal is H level, B_port is indicated. This control signal is input to the function control circuit 21.

機能制御回路２１はリセット信号Ｓ２０２をＡＧＣ利得制御器４に出力する。リセット信号Ｓ２０２は、外部端子１１０に入力される上記制御信号が示す入力portに対応する入力コネクタ認識信号Ｓ１１１，Ｓ１１２のレベルの切り替わり(Ｌ→Ｈ)に応答して所定期間アクティブ(Ｈレベル)になる。   The function control circuit 21 outputs the reset signal S202 to the AGC gain controller 4. The reset signal S202 is active (H level) for a predetermined period in response to the level switching (L → H) of the input connector recognition signals S111 and S112 corresponding to the input port indicated by the control signal input to the external terminal 110. Become.

機能制御回路２１は制御信号Ｓ２０１を入力信号選択器１に与える。制御信号Ｓ２０１は、入力信号選択器１において選択されるべき入力port(Ａ_portまたはＢ_port)を示す。制御信号Ｓ２０１がＬレベルのときはＡ_portを示し、ＨレベルのときはＢ_portを示す。制御信号Ｓ２０１のレベルは、外部端子１１０に入力される上記制御信号のレベルと基本的に同じである。ただし、レベルの切り替わりのタイミングが異なる。外部端子１１０に入力される上記制御信号のレベルが切り替わるタイミングよりも所定時間遅れて制御信号Ｓ２０１のレベルが切り替わる。具体的には、リセット信号Ｓ２０２がＬレベルからＨレベルに切り替わってから所定時間後に制御信号Ｓ２０１のレベルが切り替わる。   The function control circuit 21 provides the control signal S201 to the input signal selector 1. The control signal S201 indicates an input port (A_port or B_port) to be selected in the input signal selector 1. When the control signal S201 is at the L level, A_port is indicated, and when the control signal S201 is at the H level, B_port is indicated. The level of the control signal S201 is basically the same as the level of the control signal input to the external terminal 110. However, the timing of level switching differs. The level of the control signal S201 is switched a predetermined time later than the timing at which the level of the control signal input to the external terminal 110 is switched. Specifically, the level of the control signal S201 is switched after a predetermined time from when the reset signal S202 is switched from the L level to the H level.

可変利得増幅器２，平均値検波器３，ＡＧＣ利得制御器４の主な動作は第１の実施形態において説明したのと同様である。   The main operations of the variable gain amplifier 2, the average value detector 3, and the AGC gain controller 4 are the same as those described in the first embodiment.

次に、以上のように構成されたＡＧＣ回路の動作について図４を参照しつつ説明する。   Next, the operation of the AGC circuit configured as described above will be described with reference to FIG.

時刻ｔ１以前においては、Ａ_port入力コネクタ３１１にはコネクタが接続されており、このコネクタを介して小振幅の信号が入力されている。一方、Ｂ_port入力コネクタ３２１にはコネクタが接続されておらず信号は入力されていない。   Prior to time t1, a connector is connected to the A_port input connector 311 and a small amplitude signal is input through this connector. On the other hand, no connector is connected to the B_port input connector 321 and no signal is input.

時刻ｔ０以前においては、外部端子１１０に入力される制御信号はＬレベルであり、機能制御回路２１から出力される制御信号Ｓ２０１もＬレベルである。Ｌレベルの制御信号Ｓ２０１に応答して入力信号選択器１は、Ａ_port入力コネクタ３１１からの信号を可変利得増幅器２に入力する(Ａ_port選択期間)。また、時刻ｔ０以前においてはリセット信号Ｓ２０２がＬレベルであるため、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。Ａ_port入力コネクタ３１１への入力信号の振幅は理想振幅(１Ｖｐｐ)よりも小さいため、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるまでは可変利得増幅器２の利得を上げるための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)に達するとそのときの利得(図４では最大利得[MAX])を保持するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力され、この信号は出力端子２００から外部へ出力される。   Prior to time t0, the control signal input to the external terminal 110 is at L level, and the control signal S201 output from the function control circuit 21 is also at L level. In response to the L level control signal S201, the input signal selector 1 inputs the signal from the A_port input connector 311 to the variable gain amplifier 2 (A_port selection period). Since reset signal S202 is at the L level before time t0, the gain for setting the gain of variable gain amplifier 2 so that the amplitude of the signal output from variable gain amplifier 2 becomes the ideal amplitude (1 Vpp). A control signal S203 is supplied from the AGC gain controller 4 to the variable gain amplifier 2. Since the amplitude of the input signal to the A_port input connector 311 is smaller than the ideal amplitude (1 Vpp), the gain of the variable gain amplifier 2 is increased until the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp). A gain control signal S203 is supplied from the AGC gain controller 4 to the variable gain amplifier 2. When the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp), a gain control signal S203 for holding the gain at that time (maximum gain [MAX] in FIG. 4) is sent from the AGC gain controller 4 to the variable gain. It is given to the amplifier 2. As a result, a signal having an ideal amplitude (1 Vpp) is output from the variable gain amplifier 2, and this signal is output from the output terminal 200 to the outside.

次に、時刻ｔ０において外部端子１１０に入力される制御信号がＬレベルからＨレベルに切り替わり、時刻ｔ０からΔｔ１後の時刻ｔ１においてＢ_port入力コネクタ３２１にコネクタが接続され理想振幅(１Ｖｐｐ)の信号がＢ_port入力コネクタ３２１に入力される。このコネクタ接続に応答して入力コネクタ認識信号Ｓ１１２がＬレベルからＨレベルに切り替わる。この入力コネクタ認識信号Ｓ１１２の切り替わりに応答して、時刻ｔ１からΔｔ２後の時刻ｔ２にリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２の利得を下げる(最小利得[MIN]に設定する)ための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)よりも小さい振幅の信号が出力される。なお、ここでは可変利得増幅器２の利得を下げる制御の一例として、可変増幅器２の利得を最小利得[MIN]に設定する場合を示したが、必ずしも最小利得[MIN]に設定する必要はなく、状況に応じて最小利得[MIN]付近の適切なレベルを設定することが可能である。   Next, the control signal input to the external terminal 110 is switched from the L level to the H level at time t0, the connector is connected to the B_port input connector 321 at time t1 after Δt1 from time t0, and an ideal amplitude (1 Vpp) signal is output. Input to the B_port input connector 321. In response to this connector connection, the input connector recognition signal S112 is switched from the L level to the H level. In response to the switching of the input connector recognition signal S112, the reset signal S202 is switched from the L level to the H level at time t2 after Δt2 from time t1. In response to the switching of the reset signal S202, a gain control signal S203 for lowering the gain of the variable gain amplifier 2 (setting to the minimum gain [MIN]) is given from the AGC gain controller 4 to the variable gain amplifier 2. As a result, the variable gain amplifier 2 outputs a signal having an amplitude smaller than the ideal amplitude (1 Vpp). In addition, although the case where the gain of the variable amplifier 2 is set to the minimum gain [MIN] is shown here as an example of the control for reducing the gain of the variable gain amplifier 2, it is not always necessary to set the gain to the minimum gain [MIN]. An appropriate level around the minimum gain [MIN] can be set according to the situation.

次に、時刻ｔ２からΔｔ３後の時刻ｔ３において、機能制御回路２１から入力信号選択器１に与えられる制御信号Ｓ２０１のレベルがＬからＨに切り替わる。この制御信号Ｓ２０１の切り替わりに応答して入力信号選択器１は、可変利得増幅器２への入力信号をＢ_port入力コネクタ３２１からの信号に切り替える(Ｂ_port選択期間)。Ｂ_port入力コネクタ３２１へは理想振幅(１Ｖｐｐ)の信号が入力されているが、上述のとおり可変利得増幅器２の利得は最小利得[MIN]に設定されているため、可変利得増幅器２からは理想振幅(１Ｖｐｐ)以下の振幅の信号が出力される。なお、上記Δｔ３としては、可変利得増幅器２の利得が最小利得[MIN]に達するのに十分な期間を設定することが望ましい。   Next, at time t3 after Δt3 from time t2, the level of the control signal S201 given from the function control circuit 21 to the input signal selector 1 is switched from L to H. In response to the switching of the control signal S201, the input signal selector 1 switches the input signal to the variable gain amplifier 2 to the signal from the B_port input connector 321 (B_port selection period). A signal with an ideal amplitude (1 Vpp) is input to the B_port input connector 321, but since the gain of the variable gain amplifier 2 is set to the minimum gain [MIN] as described above, the ideal amplitude is output from the variable gain amplifier 2. A signal having an amplitude of (1 Vpp) or less is output. As Δt3, it is desirable to set a sufficient period for the gain of the variable gain amplifier 2 to reach the minimum gain [MIN].

次に、時刻ｔ３からΔｔ４後の時刻ｔ４において、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力される。なお、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わるタイミングは、制御信号Ｓ２０１がＬレベルからＨレベルに切り替わった後であればよい。これをふまえて上記Δｔ４として適切な期間を設定すればよい。   Next, at time t4 after Δt4 from time t3, the reset signal S202 is switched from the H level to the L level. In response to the switching of the reset signal S202, the gain control signal S203 for setting the gain of the variable gain amplifier 2 so that the amplitude of the signal output from the variable gain amplifier 2 becomes an ideal amplitude (1 Vpp) is an AGC gain. The signal is given from the controller 4 to the variable gain amplifier 2. As a result, a signal having an ideal amplitude (1 Vpp) is output from the variable gain amplifier 2. Note that the timing at which the reset signal S202 is switched from the H level to the L level may be after the control signal S201 is switched from the L level to the H level. Based on this, an appropriate period may be set as Δt4.

以上のように、本実施形態によるＡＧＣ回路では、選択された入力port(図４の例ではＢ_port入力コネクタ３２１)にコネクタが接続されると一定期間(Δｔ３)可変利得増幅器２の利得を下げる制御を行い、その後、上記入力portからの入力信号を可変利得増幅器２へ入力する。これにより、上記入力portへのコネクタ接続時に理想振幅を超える大振幅の信号が入力された場合であっても、可変利得増幅器２の出力信号が理想振幅を超える大振幅になることを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。   As described above, in the AGC circuit according to the present embodiment, when the connector is connected to the selected input port (B_port input connector 321 in the example of FIG. 4), control for reducing the gain of the variable gain amplifier 2 for a certain period (Δt3). After that, the input signal from the input port is input to the variable gain amplifier 2. Thereby, even when a signal having a large amplitude exceeding the ideal amplitude is input when the connector is connected to the input port, it is possible to suppress the output signal of the variable gain amplifier 2 from having a large amplitude exceeding the ideal amplitude. As a result, it is possible to prevent the element from being destroyed by applying a voltage exceeding the element breakdown voltage of the next stage circuit of the AGC circuit to the next stage circuit.

なお、上記の例では、入力portへのコネクタ接続に応答して一定期間、可変利得増幅器２の利得を下げる制御を行っているが、これと同様に、入力portからのコネクタ取り外しに応答して一定期間、可変利得増幅器２の利得を下げる制御を行うことも可能である。   In the above example, control is performed to lower the gain of the variable gain amplifier 2 for a certain period in response to connector connection to the input port. Similarly, in response to connector removal from the input port. It is also possible to perform control to lower the gain of the variable gain amplifier 2 for a certain period.

（第３の実施形態）
第３の実施形態によるＡＧＣ回路の構成を図５に示す。このＡＧＣ回路は、入力端子１０１と、入力周波数認識装置４１２と、入力周波数判定装置２１０と、可変利得増幅器２と、平均値検波器３と、ＡＧＣ利得制御器４と、出力端子２００とを備えている。 (Third embodiment)
The configuration of the AGC circuit according to the third embodiment is shown in FIG. This AGC circuit includes an input terminal 101, an input frequency recognition device 412, an input frequency determination device 210, a variable gain amplifier 2, an average value detector 3, an AGC gain controller 4, and an output terminal 200. ing.

入力周波数認識装置４１２は、入力端子１０１への入力信号の周波数を検知し、この検知した周波数を示す周波数認識信号Ｓ１１３を入力周波数判定装置２１０に与える。また入力周波数認識装置４１２は、入力端子１０１への入力信号を所定時間(Δtd)遅延させて可変利得増幅器２に入力する。ここで、上記遅延時間Δtdは、予め想定されている入力信号の周波数のうち最も遅い周波数の１周期分に設定し、入力信号の周波数の周期を認識させる時間を確保できるようにする。   The input frequency recognition device 412 detects the frequency of the input signal to the input terminal 101, and provides the input frequency determination device 210 with a frequency recognition signal S113 indicating the detected frequency. The input frequency recognition device 412 delays the input signal to the input terminal 101 by a predetermined time (Δtd) and inputs it to the variable gain amplifier 2. Here, the delay time Δtd is set to one cycle of the slowest frequency among the frequencies of the input signal assumed in advance, so that a time for recognizing the cycle of the frequency of the input signal can be secured.

入力周波数判定装置２１０は、入力周波数認識装置４１２からの周波数認識信号Ｓ１１３に基づいて、入力端子１０１への入力信号の周波数の変化を検知する。入力周波数判定装置２１０はリセット信号Ｓ２０２をＡＧＣ利得制御器４に出力する。リセット信号Ｓ２０２は、上記周波数変化の検知に応答して所定期間アクティブ(Ｈレベル)になる。   The input frequency determination device 210 detects a change in the frequency of the input signal to the input terminal 101 based on the frequency recognition signal S113 from the input frequency recognition device 412. The input frequency determination device 210 outputs the reset signal S202 to the AGC gain controller 4. The reset signal S202 becomes active (H level) for a predetermined period in response to the detection of the frequency change.

入力周波数判定装置２１０は制御信号Ｓ２０１を入力周波数認識装置４１２に与える。制御信号Ｓ２０１は、上記周波数変化の検知に応答してリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わってから所定時間が経過した後に所定期間アクティブ(Ｈレベル)になる。   The input frequency determination device 210 provides the control signal S201 to the input frequency recognition device 412. The control signal S201 becomes active (H level) for a predetermined period after a predetermined time elapses after the reset signal S202 switches from the L level to the H level in response to the detection of the frequency change.

可変利得増幅器２は、ＡＧＣ利得制御器４からの利得制御信号Ｓ２０３に応じた利得で入力周波数認識装置４１２からの入力信号を増幅して出力する。可変利得増幅器２は、最小利得[MIN]と最大利得[MAX]との間で利得を変えることができる。ここでの最小利得[MIN]はゼロｄＢ(１倍)またはマイナスｄＢ(減衰)とする。可変利得増幅器２の出力信号は出力端子２００から外部へ出力される。   The variable gain amplifier 2 amplifies and outputs the input signal from the input frequency recognition device 412 with a gain corresponding to the gain control signal S203 from the AGC gain controller 4. The variable gain amplifier 2 can change the gain between the minimum gain [MIN] and the maximum gain [MAX]. The minimum gain [MIN] here is zero dB (1 time) or minus dB (attenuation). The output signal of the variable gain amplifier 2 is output from the output terminal 200 to the outside.

平均値検波器３，ＡＧＣ利得制御器４の主な動作は第１の実施形態において説明したのと同様である。   The main operations of the average value detector 3 and the AGC gain controller 4 are the same as those described in the first embodiment.

次に、以上のように構成されたＡＧＣ回路の動作について図６を参照しつつ説明する。   Next, the operation of the AGC circuit configured as described above will be described with reference to FIG.

図６に示すように、時刻ｔｓ以降、入力端子１０１には周波数の高い信号が入力される。入力端子１０１に入力される信号は、周波数が高くなるとケーブル等による減衰が大きくなるため、振幅は理想振幅(１Ｖｐｐ)よりも小さくなっている。入力端子１０１への入力信号は入力周波数認識装置４１２により所定時間(Δtd)遅延させられて可変利得増幅器２に入力される。リセット信号Ｓ２０２がＬレベルであるため、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。入力端子１０１への入力信号の振幅は理想振幅(１Ｖｐｐ)よりも小さいため、可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)になるまでは可変利得増幅器２の利得を上げるための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。可変利得増幅器２の出力信号の振幅が理想振幅(１Ｖｐｐ)に達するとそのときの利得(図６では最大利得[MAX])を保持するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力され、この信号は出力端子２００から外部へ出力される。   As shown in FIG. 6, a signal having a high frequency is input to the input terminal 101 after time ts. Since the signal input to the input terminal 101 is attenuated by a cable or the like as the frequency increases, the amplitude is smaller than the ideal amplitude (1 Vpp). An input signal to the input terminal 101 is delayed by a predetermined time (Δtd) by the input frequency recognition device 412 and input to the variable gain amplifier 2. Since the reset signal S202 is at the L level, the gain control signal S203 for setting the gain of the variable gain amplifier 2 so that the amplitude of the signal output from the variable gain amplifier 2 becomes an ideal amplitude (1 Vpp) is AGC gain control. Is provided to the variable gain amplifier 2 from the device 4. Since the amplitude of the input signal to the input terminal 101 is smaller than the ideal amplitude (1 Vpp), the gain for increasing the gain of the variable gain amplifier 2 until the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp). A control signal S203 is supplied from the AGC gain controller 4 to the variable gain amplifier 2. When the amplitude of the output signal of the variable gain amplifier 2 reaches the ideal amplitude (1 Vpp), a gain control signal S203 for holding the gain at that time (maximum gain [MAX] in FIG. 6) is sent from the AGC gain controller 4 to the variable gain. It is given to the amplifier 2. As a result, a signal having an ideal amplitude (1 Vpp) is output from the variable gain amplifier 2, and this signal is output from the output terminal 200 to the outside.

その後、時刻ｔｃ以降、入力端子１０１への入力信号の周波数に変化が生じ、周波数の低い信号が入力端子１０１に入力されるようになる。入力端子１０１への入力信号の振幅はこの周波数に変化に応じて理想の振幅(１Ｖｐｐ)になる。   Thereafter, after time tc, the frequency of the input signal to the input terminal 101 changes, and a signal with a low frequency is input to the input terminal 101. The amplitude of the input signal to the input terminal 101 becomes an ideal amplitude (1 Vpp) according to the change in this frequency.

時刻ｔ０において、入力周波数判定装置２１０により上記周波数変化が検知される。この検知に応答して、時刻ｔ０からΔｔ１後の時刻ｔ１にリセット信号Ｓ２０２がＬレベルからＨレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２の利得を下げる(最小利得[MIN]に設定する)ための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)よりも小さい振幅の信号が出力される。なお、ここでは可変利得増幅器２の利得を下げる制御の一例として、可変増幅器２の利得を最小利得[MIN]に設定する場合を示したが、必ずしも最小利得[MIN]に設定する必要はなく、状況に応じて最小利得[MIN]付近の適切なレベルを設定することが可能である。   At time t0, the input frequency determination device 210 detects the frequency change. In response to this detection, the reset signal S202 switches from L level to H level at time t1 after Δt1 from time t0. In response to the switching of the reset signal S202, a gain control signal S203 for lowering the gain of the variable gain amplifier 2 (setting to the minimum gain [MIN]) is given from the AGC gain controller 4 to the variable gain amplifier 2. As a result, the variable gain amplifier 2 outputs a signal having an amplitude smaller than the ideal amplitude (1 Vpp). In addition, although the case where the gain of the variable amplifier 2 is set to the minimum gain [MIN] is shown here as an example of the control for reducing the gain of the variable gain amplifier 2, it is not always necessary to set the gain to the minimum gain [MIN]. An appropriate level around the minimum gain [MIN] can be set according to the situation.

次に、時刻ｔ１からΔｔ２後の時刻ｔ２において、入力周波数判定装置２１０から入力周波数認識装置４１２に与えられる制御信号Ｓ２０１のレベルがＬからＨに切り替わる。この制御信号Ｓ２０１の切り替わりに応答して入力周波数認識装置４１２は、上記周波数変化が生じた後の入力端子１０１への入力信号を可変利得増幅器２に出力する。なお、上記Δｔ２としては、可変利得増幅器２の利得が最小利得[MIN]に達するのに十分な期間を設定することが望ましい。   Next, at time t2 after Δt2 from time t1, the level of the control signal S201 given from the input frequency determination device 210 to the input frequency recognition device 412 switches from L to H. In response to the switching of the control signal S201, the input frequency recognition device 412 outputs the input signal to the input terminal 101 after the frequency change occurs to the variable gain amplifier 2. As Δt2, it is desirable to set a sufficient period for the gain of the variable gain amplifier 2 to reach the minimum gain [MIN].

また、時刻ｔ２において、リセット信号Ｓ２０２がＨレベルからＬレベルに切り替わる。このリセット信号Ｓ２０２の切り替わりに応答して、可変利得増幅器２から出力される信号の振幅が理想振幅(１Ｖｐｐ)になるように可変利得増幅器２の利得を設定するための利得制御信号Ｓ２０３がＡＧＣ利得制御器４から可変利得増幅器２に与えられる。これにより可変利得増幅器２からは理想振幅(１Ｖｐｐ)の信号が出力される。   At time t2, the reset signal S202 is switched from the H level to the L level. In response to the switching of the reset signal S202, the gain control signal S203 for setting the gain of the variable gain amplifier 2 so that the amplitude of the signal output from the variable gain amplifier 2 becomes an ideal amplitude (1 Vpp) is an AGC gain. The signal is given from the controller 4 to the variable gain amplifier 2. As a result, a signal having an ideal amplitude (1 Vpp) is output from the variable gain amplifier 2.

以上のように、本実施形態によるＡＧＣ回路では、入力端子１０１への入力信号の周波数が変化すると一定期間(Δｔ２)可変利得増幅器２の利得を下げる制御を行い、その後、周波数変化後の入力信号を可変利得増幅器２へ入力する。これにより、入力端子１０１への入力信号が周波数の高い信号から周波数の低い信号に切り替わった時に可変利得増幅器２の出力信号が理想振幅を超える大振幅になることを抑制できる。この結果、ＡＧＣ回路の次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。   As described above, in the AGC circuit according to the present embodiment, when the frequency of the input signal to the input terminal 101 changes, the gain of the variable gain amplifier 2 is controlled to be reduced for a certain period (Δt2), and then the input signal after the frequency change is performed. Is input to the variable gain amplifier 2. Thereby, when the input signal to the input terminal 101 is switched from a signal having a high frequency to a signal having a low frequency, it is possible to suppress the output signal of the variable gain amplifier 2 from having a large amplitude exceeding the ideal amplitude. As a result, it is possible to prevent the element from being destroyed by applying a voltage exceeding the element breakdown voltage of the next stage circuit of the AGC circuit to the next stage circuit.

（第４の実施形態）
第４の実施形態によるＡＧＣ回路の構成を図７に示す。このＡＧＣ回路は、図１に示したＡＧＣ回路の構成要素に加えてさらに振幅制限回路５０５を備えている。 (Fourth embodiment)
The configuration of the AGC circuit according to the fourth embodiment is shown in FIG. This AGC circuit further includes an amplitude limiting circuit 505 in addition to the components of the AGC circuit shown in FIG.

振幅制限回路５０５は、正の電源端子４０２と、入力端子５００と、出力端子５０４と、振幅下限レベル制限回路５０１とを備えている。振幅下限レベル制限回路５０１は、基準電圧源５０２と、ダイオード５０３とを有している。   The amplitude limiting circuit 505 includes a positive power supply terminal 402, an input terminal 500, an output terminal 504, and an amplitude lower limit level limiting circuit 501. The amplitude lower limit level limiting circuit 501 includes a reference voltage source 502 and a diode 503.

図１のＡＧＣ回路の出力端子２００は、振幅制限回路５０５の入力端子５００に接続されている。入力端子５００は出力端子５０４に接続されている。基準電圧源５０２の正の電極は正の電源端子４０２に接続され、基準電圧源５０２の負の電極はダイオード５０３のアノード側に接続されている。ダイオード５０３のカソード側は入力端子５００に接続されている。   The output terminal 200 of the AGC circuit in FIG. 1 is connected to the input terminal 500 of the amplitude limiting circuit 505. The input terminal 500 is connected to the output terminal 504. The positive electrode of the reference voltage source 502 is connected to the positive power supply terminal 402, and the negative electrode of the reference voltage source 502 is connected to the anode side of the diode 503. The cathode side of the diode 503 is connected to the input terminal 500.

次に図７に示すＡＧＣ回路の動作を説明する。   Next, the operation of the AGC circuit shown in FIG. 7 will be described.

振幅制限回路５０５において、正の電源端子４０２の電源電圧ＶＣＣを３.３Ｖ，基準電圧源５０２の電圧Ｖrefを０.８Ｖ，ダイオード５０３の閾値電圧１Ｄを０.８Ｖとした時、入力端子５００に入力される電圧レベルが１.７Ｖ［１.７Ｖ＝３.３Ｖ−０.８Ｖ−０.８Ｖ］より高い場合にはダイオード５０３がＯＦＦになるため、入力端子５００に入力された電圧レベルが出力端子５０４から出力される。   In the amplitude limiting circuit 505, when the power supply voltage VCC of the positive power supply terminal 402 is 3.3V, the voltage Vref of the reference voltage source 502 is 0.8V, and the threshold voltage 1D of the diode 503 is 0.8V, the input terminal 500 When the input voltage level is higher than 1.7V [1.7V = 3.3V−0.8V−0.8V], the diode 503 is turned off, so that the voltage level input to the input terminal 500 is output. Output from terminal 504.

一方、入力端子５００に入力される電圧レベルが１.７Ｖ以下の場合にはダイオード５０３がＯＮになるため、入力端子５００に入力された電圧レベルは１.７Ｖに固定され、出力端子５０４からは１.７Ｖの電圧が出力される。   On the other hand, when the voltage level input to the input terminal 500 is 1.7 V or less, the diode 503 is turned on. Therefore, the voltage level input to the input terminal 500 is fixed at 1.7 V, and from the output terminal 504, A voltage of 1.7V is output.

このように、図１のＡＧＣ回路の出力段に振幅制限回路５０５を設けて出力端子２００からの出力信号の振幅レベルを制限することにより、過大な振幅の信号が入力されるような場合において、次段回路の素子耐圧を超える電圧が次段回路に印加されることによる素子の破壊を防ぐことができる。   As described above, when an amplitude limiting circuit 505 is provided at the output stage of the AGC circuit of FIG. 1 to limit the amplitude level of the output signal from the output terminal 200, a signal with an excessive amplitude is input. It is possible to prevent the element from being destroyed by applying a voltage exceeding the element breakdown voltage of the next stage circuit to the next stage circuit.

なお、上述の振幅制限回路５０５は、図３，５に示したＡＧＣ回路にも同様に適用できる。   The amplitude limiting circuit 505 described above can be similarly applied to the AGC circuit shown in FIGS.

本発明は、高速デジタル伝送が行われるデジタルＡＶ機器(デジタルＴＶ，ＤＶＤレコーダ等)における信号受信側ＬＳＩの機能の１つであるイコライザ技術に用いられるＡＧＣ回路等として有用である。   The present invention is useful as an AGC circuit or the like used in an equalizer technique which is one of functions of a signal receiving LSI in a digital AV device (digital TV, DVD recorder, etc.) that performs high-speed digital transmission.

第１の実施形態によるＡＧＣ回路の構成を示す図である。It is a figure which shows the structure of the AGC circuit by 1st Embodiment. 図１に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。2 is a timing chart for explaining the operation of the AGC circuit shown in FIG. 1. 第２の実施形態によるＡＧＣ回路の構成を示す図である。It is a figure which shows the structure of the AGC circuit by 2nd Embodiment. 図３に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。4 is a timing chart for explaining the operation of the AGC circuit shown in FIG. 3. 第３の実施形態によるＡＧＣ回路の構成を示す図である。It is a figure which shows the structure of the AGC circuit by 3rd Embodiment. 図５に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。6 is a timing chart for explaining the operation of the AGC circuit shown in FIG. 5. 第４の実施形態によるＡＧＣ回路の構成を示す図である。It is a figure which shows the structure of the AGC circuit by 4th Embodiment. 従来のＡＧＣ回路の構成を示す図である。It is a figure which shows the structure of the conventional AGC circuit. 図８に示したＡＧＣ回路の動作を説明するためのタイミングチャートである。9 is a timing chart for explaining the operation of the AGC circuit shown in FIG. 8. 図８に示したＡＧＣ回路に次段回路が接続された例を示す図である。FIG. 9 is a diagram showing an example in which a next stage circuit is connected to the AGC circuit shown in FIG. 8.

符号の説明Explanation of symbols

１………入力信号選択器
２………可変利得増幅器
３………平均値検波器
４………ＡＧＣ利得制御器
２１……機能制御回路
１０１…Ａ_port入力端子
１０２…Ｂ_port入力端子
１１０…外部端子
２００…出力端子
２１０…入力周波数判定装置
３１１…Ａ_port入力コネクタ
３１２…Ａ_port入力コネクタ認識装置
３２１…Ｂ_port入力コネクタ
３２２…Ｂ_port入力コネクタ認識装置
４００…次段回路
４０１…次段回路の入力端子
４０２…正の電源端子
４０３…ＧＮＤ端子
４０４…次段回路の出力端子
４０５…抵抗
４０６…電流源
４０７…低耐圧ＮＰＮトランジスタ
４１２…入力周波数認識装置
５００…振幅制限回路の入力端子
５０１…振幅下限レベル制限回路
５０２…基準電圧源
５０３…ダイオード
５０４…振幅制限回路の出力端子
５０５…振幅制限回路 1 ... Input signal selector 2 ... Variable gain amplifier 3 ... Average value detector 4 ... AGC gain controller 21 ... Function control circuit 101 ... A_port input terminal 102 ... B_port input terminal 110 ... External Terminal 200 ... Output terminal 210 ... Input frequency determination device 311 ... A_port input connector 312 ... A_port input connector recognition device 321 ... B_port input connector 322 ... B_port input connector recognition device 400 ... Next stage circuit 401 ... Next stage circuit input terminal 402 ... Positive power supply terminal 403 ... GND terminal 404 ... Output terminal 405 of next stage circuit ... Resistance 406 ... Current source 407 ... Low breakdown voltage NPN transistor 412 ... Input frequency recognition device 500 ... Input terminal 501 of amplitude limiting circuit ... Amplitude lower limit level limiting circuit 502 ... Reference voltage source 503 ... Diode 504 ... Output terminal 505 of amplitude limiting circuit ... Amplitude limiting circuit

Claims (6)

可変利得増幅器と、
前記可変利得増幅器の出力信号の振幅が理想振幅になるように前記可変利得増幅器の利得をフィードバック制御する利得制御手段と、
外部からの入力信号を前記可変利得増幅器の入力に与える入力手段と、
前記可変利得増幅器の入力に与えられるべき信号が第１の信号から第２の信号へと切り替わることを検知する検知手段とを備え、
前記利得制御手段は、
前記検知手段による検知に応答して所定期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行い、
前記入力手段は、
前記可変利得増幅器の入力に与える信号を前記所定期間の経過後に前記第１の信号から前記第２の信号へ切り替える、
ことを特徴とするＡＧＣ回路。 A variable gain amplifier;
Gain control means for feedback controlling the gain of the variable gain amplifier so that the amplitude of the output signal of the variable gain amplifier becomes an ideal amplitude;
Input means for providing an input signal from the outside to the input of the variable gain amplifier;
Detecting means for detecting that a signal to be applied to an input of the variable gain amplifier is switched from a first signal to a second signal;
The gain control means includes
In response to detection by the detection means, a control for lowering the gain of the variable gain amplifier instead of the feedback control for a predetermined period is performed,
The input means includes
Switching a signal applied to an input of the variable gain amplifier from the first signal to the second signal after the predetermined period has elapsed;
An AGC circuit characterized by the above. 請求項１において、
前記検知手段は、
前記可変利得増幅器の入力に与えられるべき信号を示す制御信号が外部から入力される外部端子と、
前記外部端子に入力される前記制御信号に基づいて、選択すべき入力信号を示す選択制御信号を出力する機能制御回路とを含み、
前記入力手段は、
外部からの入力信号を受ける第１および第２の入力端子と、
前記機能制御回路からの前記選択制御信号に応答して前記第１の入力端子からの信号または前記第２の入力端子からの信号を前記可変利得増幅器の入力に与える入力信号選択器とを含み、
前記機能制御回路は、
前記外部端子に入力される前記制御信号において示される信号が切り替わることに応答して活性化されるリセット信号を前記利得制御手段に与え、
前記リセット信号が活性化されてから第１の時間経過後に、前記選択制御信号が示す入力信号を切り替え、
前記選択制御信号が示す入力信号を切り替えてから第２の時間経過後に前記リセット信号を不活性化し、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とするＡＧＣ回路。 In claim 1,
The detection means includes
An external terminal to which a control signal indicating a signal to be supplied to the input of the variable gain amplifier is input from the outside;
A function control circuit that outputs a selection control signal indicating an input signal to be selected based on the control signal input to the external terminal;
The input means includes
First and second input terminals for receiving external input signals;
An input signal selector that provides a signal from the first input terminal or a signal from the second input terminal to the input of the variable gain amplifier in response to the selection control signal from the function control circuit;
The function control circuit is
Providing the gain control means with a reset signal activated in response to switching of the signal indicated in the control signal input to the external terminal;
After the first time has elapsed since the reset signal was activated, the input signal indicated by the selection control signal is switched,
Deactivating the reset signal after a second time has elapsed since switching the input signal indicated by the selection control signal;
The gain control means includes
Performing a control to lower the gain of the variable gain amplifier instead of the feedback control while the reset signal is activated,
An AGC circuit characterized by the above. 請求項１において、
前記入力手段は、
外部からの信号を入力するためのコネクタを着脱可能な入力コネクタを含み、
前記入力コネクタからの信号が前記可変利得増幅器の入力に与えられ、
前記検知手段は、
前記入力コネクタへのコネクタの着脱を認識する入力コネクタ認識装置と、
前記入力コネクタ認識装置による前記認識に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とするＡＧＣ回路。 In claim 1,
The input means includes
Includes an input connector that can be attached and detached with a connector for inputting an external signal,
A signal from the input connector is provided to the input of the variable gain amplifier;
The detection means includes
An input connector recognition device for recognizing attachment / detachment of the connector to / from the input connector;
A function control circuit that provides the gain control means with a reset signal that is activated for a predetermined period in response to the recognition by the input connector recognition device;
The gain control means includes
Performing a control to lower the gain of the variable gain amplifier instead of the feedback control while the reset signal is activated,
An AGC circuit characterized by the above. 請求項１において、
前記入力手段は、
外部からの入力信号を受ける入力端子と、
前記入力端子への入力信号を前記可変利得増幅器の入力に与えるとともに、前記入力端子への入力信号の周波数を検知する入力周波数認識装置とを含み、
前記検知手段は、
前記入力周波数認識装置により検知される周波数の変化を検出するとともに、当該検出に応答して所定期間活性化されるリセット信号を前記利得制御手段に与える機能制御回路とを含み、
前記利得制御手段は、
前記リセット信号が活性化されている期間前記フィードバック制御に代えて前記可変利得増幅器の利得を下げる制御を行う、
ことを特徴とするＡＧＣ回路。 In claim 1,
The input means includes
An input terminal for receiving an external input signal;
An input frequency recognition device that provides an input signal to the input terminal to the input of the variable gain amplifier and detects a frequency of the input signal to the input terminal;
The detection means includes
A function control circuit that detects a change in frequency detected by the input frequency recognition device and provides a reset signal that is activated for a predetermined period in response to the detection to the gain control means;
The gain control means includes
Performing a control to lower the gain of the variable gain amplifier instead of the feedback control while the reset signal is activated,
An AGC circuit characterized by the above. 請求項１において、
前記所定期間は、
前記可変利得増幅器の利得が最小利得付近に達するのに十分な期間である、
ことを特徴とするＡＧＣ回路。 In claim 1,
The predetermined period is
A period of time sufficient for the gain of the variable gain amplifier to reach near a minimum gain;
An AGC circuit characterized by the above. 請求項１において、
前記可変利得増幅器の出力信号の振幅レベルを制限する振幅制限回路をさらに備える、
ことを特徴とするＡＧＣ回路。 In claim 1,
An amplitude limiting circuit for limiting an amplitude level of an output signal of the variable gain amplifier;
An AGC circuit characterized by the above.
JP2007320938A 2007-12-12 2007-12-12 Agc circuit Pending JP2009147528A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007320938A JP2009147528A (en) 2007-12-12 2007-12-12 Agc circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007320938A JP2009147528A (en) 2007-12-12 2007-12-12 Agc circuit

Publications (1)

Publication Number Publication Date
JP2009147528A true JP2009147528A (en) 2009-07-02

Family

ID=40917663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320938A Pending JP2009147528A (en) 2007-12-12 2007-12-12 Agc circuit

Country Status (1)

Country Link
JP (1) JP2009147528A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111181601A (en) * 2019-11-22 2020-05-19 北京麦克斯韦科技有限公司 Control system of quick response automatic level control loop

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186812A (en) * 1989-01-13 1990-07-23 Alpine Electron Inc Automatic sound volume controller
JPH05198091A (en) * 1992-01-20 1993-08-06 Sony Corp Level control circuit
JP2003348682A (en) * 2002-05-24 2003-12-05 Mitsubishi Electric Corp Automatic sound volume adjustment circuit

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02186812A (en) * 1989-01-13 1990-07-23 Alpine Electron Inc Automatic sound volume controller
JPH05198091A (en) * 1992-01-20 1993-08-06 Sony Corp Level control circuit
JP2003348682A (en) * 2002-05-24 2003-12-05 Mitsubishi Electric Corp Automatic sound volume adjustment circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111181601A (en) * 2019-11-22 2020-05-19 北京麦克斯韦科技有限公司 Control system of quick response automatic level control loop
CN111181601B (en) * 2019-11-22 2021-06-29 北京麦克斯韦科技有限公司 Control system of quick response automatic level control loop

Similar Documents

Publication Publication Date Title
US8218793B2 (en) Apparatus and muting circuit
US8340320B2 (en) Mute circuits
EP2091145B1 (en) Pop noise suppression apparatus and audio output system utilizing the same
US7787639B2 (en) Circuit for suppressing audio noise
US8451378B2 (en) Video device capable of detecting connection to display devices
US8325940B2 (en) Power management controller for drivers
CN109729479B (en) Audio playing circuit and audio playing equipment
US20060220632A1 (en) System and method for automatic power-up and power-down of an output video circuit
US8335322B2 (en) Mute control circuit and electronic device using same
US7265614B2 (en) Amplifier circuit with reduced power-off transients and method thereof
US7880540B2 (en) Amplifying system and related method
JP2009147528A (en) Agc circuit
JP2010176356A (en) Electronic device
US20050100177A1 (en) Mute circuit of an audio device for suppressing audio signals during transients of power switching
JP2009038673A (en) Amplifier circuit
JP2750796B2 (en) Power amplifier IC for audio
CN211352368U (en) Sound equipment and power amplification system and mute circuit thereof
JP2006157409A (en) Audio amplifier
US8077879B2 (en) Audio output apparatus and television broadcast receiver
US6300751B1 (en) Switching regulator control circuit avoiding break-down of the switching element
US8243957B2 (en) Audio control apparatus
JP2011229099A (en) Power supply control device
JP5157801B2 (en) Speaker device
KR102222086B1 (en) Electronic circuits for prventing floating
JP4143636B2 (en) Video amplifier

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100720

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110727

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Effective date: 20111220

Free format text: JAPANESE INTERMEDIATE CODE: A02