JP2009111179A - Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device - Google Patents

Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device Download PDF

Info

Publication number
JP2009111179A
JP2009111179A JP2007282217A JP2007282217A JP2009111179A JP 2009111179 A JP2009111179 A JP 2009111179A JP 2007282217 A JP2007282217 A JP 2007282217A JP 2007282217 A JP2007282217 A JP 2007282217A JP 2009111179 A JP2009111179 A JP 2009111179A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor thin
film
manufacturing
orientation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007282217A
Other languages
Japanese (ja)
Inventor
Yoshinobu Nakamura
好伸 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007282217A priority Critical patent/JP2009111179A/en
Publication of JP2009111179A publication Critical patent/JP2009111179A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor thin film which has electric characteristics enhanced and also has variation in electric characteristic suppressed, a method of manufacturing a thin-film transistor, a semiconductor thin film, the thin-film transistor, and a display device. <P>SOLUTION: Disclosed is the method of manufacturing the semiconductor thin film on a substrate, the manufacturing method including a crystallization step of forming a polycrystalline silicon film consisting of first crystal grains such that a ä101} plane is parallel to a film surface of an amorphous silicon film formed on the substrate and a <100> direction is parallel to a direction wherein crystallization energy is applied and second crystal grains such that a ä114} plane is parallel to the film surface and a <122> direction is parallel to the direction wherein the crystallization energy is applied by applying the crystallization energy to the amorphous silicon film in one direction in the film surface of the amorphous silicon film, and a crystal growing step of causing the first crystal grains to disappear and making the second crystal grains larger by applying crystallization energy to the polycrystalline silicon film. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、半導体薄膜の製造方法、薄膜トランジスタの製造方法、半導体薄膜、薄膜トランジスタ及び表示装置に関する。より詳しくは、絶縁基板上に薄膜トランジスタを備える半導体装置に好適な半導体薄膜の製造方法、薄膜トランジスタの製造方法、半導体薄膜、薄膜トランジスタ及び表示装置に関するものである。 The present invention relates to a method for manufacturing a semiconductor thin film, a method for manufacturing a thin film transistor, a semiconductor thin film, a thin film transistor, and a display device. More specifically, the present invention relates to a method for manufacturing a semiconductor thin film suitable for a semiconductor device including a thin film transistor over an insulating substrate, a method for manufacturing the thin film transistor, a semiconductor thin film, a thin film transistor, and a display device.

近年、ガラス等の絶縁性基板上に形成された非晶質珪素膜を結晶化させ、結晶構造を有する半導体珪素膜(以下、結晶性珪素膜という)を形成する技術が広く研究されている。その結晶化法としては、ファーネスアニール炉を用いた熱アニール法、高速昇温熱処理(Rapid Thermal Annealing:RTA)法、レーザアニール法等が検討されている。 In recent years, a technique for crystallizing an amorphous silicon film formed on an insulating substrate such as glass to form a semiconductor silicon film having a crystal structure (hereinafter referred to as a crystalline silicon film) has been widely studied. As the crystallization method, a thermal annealing method using a furnace annealing furnace, a rapid thermal annealing (RTA) method, a laser annealing method, and the like have been studied.

結晶性珪素膜は、非晶質珪素膜と比較して移動度が高い。このため、この結晶性珪素膜を用いて薄膜トランジスタ(TFT)を形成し、例えば、1枚のガラス基板上に、画素のスイッチングを行うためのTFT、画素を駆動するための駆動回路用のTFT等を形成したアクティブマトリクス型の液晶表示装置等に利用されている。 A crystalline silicon film has higher mobility than an amorphous silicon film. Therefore, a thin film transistor (TFT) is formed using this crystalline silicon film. For example, a TFT for switching a pixel, a TFT for a driving circuit for driving the pixel, etc. on one glass substrate Is used in an active matrix type liquid crystal display device and the like.

従来、ファーネスアニール炉で非晶質珪素膜を結晶化させるには、600℃以上で10時間以上の熱処理を必要としていた。この場合、結晶化に適用できる基板材料は石英であるが、石英基板は高価であり、また、大面積に加工するのは困難であった。 Conventionally, in order to crystallize an amorphous silicon film in a furnace annealing furnace, a heat treatment at 600 ° C. or more for 10 hours or more has been required. In this case, the substrate material applicable to crystallization is quartz, but the quartz substrate is expensive and difficult to process into a large area.

そこで、非晶質珪素膜を結晶化する方法としては、非晶質珪素膜に紫外線、短パルスのエキシマレーザ等を照射することで多結晶珪素膜を得る方法が主流となっている。レーザアニール法は、歪点の低いガラス基板には勿論、プラスチック基板等にも用いることができる技術である。ガラス、プラスチック等の基板は、安価で大面積に加工することが比較的容易であり、近年においては、一辺が1mを越えるサイズのガラス基板が使用されてきている。 Therefore, as a method for crystallizing the amorphous silicon film, a method of obtaining a polycrystalline silicon film by irradiating the amorphous silicon film with ultraviolet rays, a short pulse excimer laser, or the like has become the mainstream. The laser annealing method is a technique that can be used not only for a glass substrate having a low strain point but also for a plastic substrate. Substrates such as glass and plastic are inexpensive and relatively easy to process in a large area. In recent years, glass substrates having a size exceeding 1 m on a side have been used.

また、レーザアニール法を用いて高移動度の半導体薄膜を形成する手法としては、非晶質珪素膜にパルスレーザを照射して、膜面に平行に{100}面に優先配向した多結晶半導体薄膜を形成したのち、連続発振のレーザ光を照射することによって{100}面に優先配向させた結晶粒を大粒径化させる技術が開示されている(例えば、特許文献1参照。)。
特開2003−151904号公報
As a technique for forming a high mobility semiconductor thin film using a laser annealing method, an amorphous silicon film is irradiated with a pulse laser, and a polycrystalline semiconductor preferentially oriented in the {100} plane parallel to the film surface. A technique is disclosed in which, after forming a thin film, crystal grains preferentially oriented in the {100} plane are enlarged by irradiating continuous oscillation laser light (see, for example, Patent Document 1).
JP 2003-151904 A

しかしながら、特許文献1では、多結晶半導体薄膜の膜面内方位には結晶方位の制御を行うことができず、この多結晶半導体薄膜で複数の薄膜トランジスタを製造した場合、それぞれの薄膜トランジスタで電気特性のばらつきが大きくなるおそれがあった。 However, in Patent Document 1, the crystal orientation cannot be controlled in the in-plane orientation of the polycrystalline semiconductor thin film. When a plurality of thin film transistors are manufactured using this polycrystalline semiconductor thin film, the electrical characteristics of each thin film transistor are not controlled. There was a risk that the variation would increase.

本発明は、上記現状に鑑みてなされたものであり、電気特性を高め、かつ電気特性のばらつきを抑制した半導体薄膜の製造方法、TFTの製造方法、半導体薄膜、TFT及び表示装置を提供することを目的とするものである。 The present invention has been made in view of the above-described situation, and provides a method for manufacturing a semiconductor thin film, a method for manufacturing a TFT, a semiconductor thin film, a TFT, and a display device that enhance electrical characteristics and suppress variations in electrical characteristics. It is intended.

本発明者は、キャリア移動度等の電気特性を高め、かつ電気特性のばらつきを抑制した半導体薄膜の製造方法について種々検討したところ、半導体薄膜において膜面内方位の結晶方位を制御することに着目した。そして、基板上に形成された非晶質珪素膜に対して、該非晶質珪素膜の膜面内の一方位に結晶化エネルギーを付与していくことにより、{101}面が膜面と平行でありかつ〈100〉方位が結晶化エネルギーを付与していく方位と平行である第一結晶粒、及び、{114}面が膜面と平行でありかつ〈122〉方位が結晶化エネルギーを付与していく方位と平行である第二結晶粒で構成される多結晶珪素膜を形成する結晶化工程と、上記多結晶珪素膜に結晶成長エネルギーを付与することにより、第一結晶粒を消失させ、第二結晶粒を大きくする結晶成長工程とを行うことにより、膜面外の方位(膜面に対して垂直な方位)及び膜面内の方位(膜面に対して平行な方位)の結晶方位を揃えることができ、半導体薄膜の電気特性を向上させ、かつ電気特性のばらつきを抑制することができることを見いだし、上記課題をみごとに解決することができることに想到し、本発明に到達したものである。 The present inventor has made various studies on a method of manufacturing a semiconductor thin film that enhances electrical characteristics such as carrier mobility and suppresses variations in the electrical characteristics, and focuses on controlling the crystal orientation in the in-plane direction of the semiconductor thin film. did. Then, by applying crystallization energy to the amorphous silicon film formed on the substrate in one direction within the film surface of the amorphous silicon film, the {101} plane is parallel to the film surface. And the <100> orientation is parallel to the orientation giving crystallization energy, and the {114} plane is parallel to the film surface and the <122> orientation gives crystallization energy. A crystallizing step for forming a polycrystalline silicon film composed of second crystal grains parallel to the orientation to be applied, and applying crystal growth energy to the polycrystalline silicon film, thereby eliminating the first crystal grains. And a crystal growth step for enlarging the second crystal grains, so that crystals with an orientation outside the film surface (an orientation perpendicular to the film surface) and an orientation within the film surface (an orientation parallel to the film surface) are obtained. The orientation can be aligned, improving the electrical properties of the semiconductor thin film, One found that variation in electrical characteristics can be suppressed, conceive that can be admirably solved the above problems, it is the present invention has been completed.

すなわち、本発明は、基板上に半導体薄膜を製造する方法であって、上記製造方法は、基板上に形成された非晶質珪素膜に対して、該非晶質珪素膜の膜面内の一方位に結晶化エネルギーを付与していくことにより、{101}面が膜面と平行でありかつ〈100〉方位が結晶化エネルギーを付与していく方位と平行である第一結晶粒、及び、{114}面が膜面と平行でありかつ〈122〉方位が結晶化エネルギーを付与していく方位と平行である第二結晶粒で構成された多結晶珪素膜を形成する結晶化工程と、上記多結晶珪素膜に結晶成長エネルギーを付与することにより、第一結晶粒を消失させ、第二結晶粒を大きくする結晶成長工程とを含む半導体薄膜の製造方法である。
以下に本発明を詳述する。
That is, the present invention is a method of manufacturing a semiconductor thin film on a substrate, and the above manufacturing method is applied to an amorphous silicon film formed on a substrate in a single plane within the surface of the amorphous silicon film. By giving crystallization energy to the orientation, the first crystal grains in which the {101} plane is parallel to the film surface and the <100> orientation is parallel to the orientation giving crystallization energy, and A crystallization step of forming a polycrystalline silicon film composed of second crystal grains in which the {114} plane is parallel to the film surface and the <122> orientation is parallel to the orientation giving crystallization energy; A method of manufacturing a semiconductor thin film including a crystal growth step in which crystal growth energy is applied to the polycrystalline silicon film to eliminate first crystal grains and enlarge second crystal grains.
The present invention is described in detail below.

本発明は、基板上に半導体薄膜を製造する方法である。上記基板は、ガラス基板、石英基板、プラスチック基板、ステンレス基板を用いることができるが、特に限定されるものではない。表示装置に用いる場合には、光を透過することができる観点から、ガラス基板、透明プラスチック基板等の透明基板であることがより好ましい。基板上に半導体薄膜を製造することによって、例えば、大面積の基板上においても所望の場所に薄膜トランジスタ等の半導体素子を形成することができ、生産性の向上を図ることができる。上記半導体薄膜は、珪素(シリコン)から構成されるものであり、ダイヤモンド構造の結晶構造を有する結晶からなるものであり、通常、多結晶の珪素膜であるが、単結晶であってもよい。また、半導体薄膜中には、例えば、正孔、電子等のキャリアを生じる不純物元素等を含んでいてもよい。 The present invention is a method of manufacturing a semiconductor thin film on a substrate. As the substrate, a glass substrate, a quartz substrate, a plastic substrate, or a stainless steel substrate can be used, but it is not particularly limited. When used in a display device, a transparent substrate such as a glass substrate or a transparent plastic substrate is more preferable from the viewpoint of transmitting light. By manufacturing a semiconductor thin film on a substrate, for example, a semiconductor element such as a thin film transistor can be formed at a desired location even on a large-area substrate, and productivity can be improved. The semiconductor thin film is made of silicon (silicon) and is made of a crystal having a diamond structure crystal structure, and is usually a polycrystalline silicon film, but may be a single crystal. The semiconductor thin film may contain, for example, an impurity element that generates carriers such as holes and electrons.

上記半導体薄膜の製造方法は、基板上に形成された非晶質珪素膜に対して、該非晶質珪素膜の膜面内の一方位に結晶化エネルギーを付与していくことにより、{101}面が膜面と平行でありかつ〈100〉方位が結晶化エネルギーを付与していく方位と平行である第一結晶粒、及び、{114}面が膜面と平行でありかつ〈122〉方位が結晶化エネルギーを付与していく方位と平行である第二結晶粒で構成される多結晶珪素膜を形成する結晶化工程を含む。これによれば、多結晶珪素膜中に形成された結晶粒の結晶方位を2つに揃えることができる。第一結晶粒と第二結晶粒とは、互いに双晶の関係にあるため、多結晶珪素膜を形成する結晶化工程中に、第一結晶粒から第二結晶粒が、逆に第二結晶粒から第一結晶粒が、容易に成長することが可能で、結晶化エネルギーを付与する条件を制御することにより、第一結晶粒及び第二結晶粒のみの多結晶珪素膜を得ることができる。
まず、この二種類の結晶粒のみの多結晶珪素膜を形成することが可能となったことから、後述する結晶成長工程において、半導体薄膜中の結晶の方位を制御することができる。
結晶粒は、規則正しい原子配列からなる結晶構造を有する粒子のことであり、個々の結晶粒は単結晶からなるものである。
In the method for producing a semiconductor thin film, by applying crystallization energy to an amorphous silicon film formed on a substrate in one direction within the film surface of the amorphous silicon film, {101} A first crystal grain whose surface is parallel to the film surface and whose <100> orientation is parallel to the orientation that imparts crystallization energy, and whose {114} plane is parallel to the film surface and <122> orientation Includes a crystallization step of forming a polycrystalline silicon film composed of second crystal grains parallel to the orientation to which crystallization energy is applied. According to this, the crystal orientations of the crystal grains formed in the polycrystalline silicon film can be aligned to two. Since the first crystal grains and the second crystal grains are twinned with each other, the second crystal grains are changed from the first crystal grains to the second crystal during the crystallization process for forming the polycrystalline silicon film. The first crystal grains can be easily grown from the grains, and a polycrystalline silicon film having only the first crystal grains and the second crystal grains can be obtained by controlling the conditions for imparting crystallization energy. .
First, since it becomes possible to form a polycrystalline silicon film having only these two kinds of crystal grains, the crystal orientation in the semiconductor thin film can be controlled in the crystal growth step described later.
A crystal grain is a particle having a crystal structure composed of an ordered atomic arrangement, and each crystal grain is composed of a single crystal.

上記結晶化工程は、非晶質珪素膜の膜面内の一方位に結晶化エネルギーを付与していくものであり、通常、非晶質珪素膜に結晶化エネルギーを付与する位置を上記一方位に沿ってずらしながら行うものである。例えば、レーザ光を照射することで結晶化エネルギーを付与する場合には、レーザ光が照射される部位を、膜面に平行な一方位に走査しながらレーザ照射を行う。このような場合、レーザ光の照射源を移動させながら、結晶化エネルギーを付与していってもよいし、非晶質珪素膜が配置された基板を移動させながら、レーザ光が照射される部位を移動させていってもよい。なお、この場合の一方位は、膜面内の任意の一つの方位に平行な逆向きの方位も含むものとする。 In the crystallization step, crystallization energy is applied in one direction within the film surface of the amorphous silicon film. Usually, the position where crystallization energy is applied to the amorphous silicon film is positioned at the one position. It is done while shifting along For example, in the case of applying crystallization energy by irradiating laser light, laser irradiation is performed while scanning a portion irradiated with the laser light in one position parallel to the film surface. In such a case, the crystallization energy may be applied while moving the irradiation source of the laser beam, or the portion irradiated with the laser beam while moving the substrate on which the amorphous silicon film is disposed. May be moved. Note that one direction in this case includes a reverse direction parallel to any one direction in the film plane.

上記結晶化工程は、第二結晶粒を結晶化エネルギーを付与していく方位に伸びたラテラル結晶として形成することができる。膜面内の一方位に伸びた結晶が形成されることによって、後述する結晶成長工程において、多結晶珪素膜中の結晶の膜面内の方位を制御することができることとなる。 In the crystallization step, the second crystal grain can be formed as a lateral crystal extending in an orientation that imparts crystallization energy. By forming crystals extending in one direction in the film plane, the crystal plane orientation of the crystals in the polycrystalline silicon film can be controlled in the crystal growth step described later.

上記多結晶珪素膜は、第一結晶粒及び第二結晶粒で構成されるが、それ以外の結晶方位の異なる結晶粒を僅かに含んでいてもよい。また、第一結晶粒及び第二結晶粒以外の含んでいてもよい結晶粒の結晶方位は、その膜面外方位が〈100〉から25°の範囲内ではないことが好ましい。膜面外方位が〈100〉から25°の範囲内の結晶粒の場合、後述する結晶成長工程において、この方位制御されていない結晶粒も成長してしまうためである。また、後述する結晶成長工程において、第二結晶粒のみを成長させて、第二結晶粒のみの半導体薄膜を得るためには、この時点(結晶化工程後、結晶成長工程前の時点)での第二結晶粒の割合が10%以上であることが好ましく、第二結晶粒以外の結晶粒の割合は第一結晶粒を含んで90%未満であることが好ましい。第二結晶粒の多結晶珪素膜中の割合は、TSL社製の電子線回折装置を用いた後方散乱電子回折像(EBSP)法により容易に測定することができる。 The polycrystalline silicon film is composed of the first crystal grains and the second crystal grains, but may contain a few other crystal grains having different crystal orientations. In addition, the crystal orientation of the crystal grains that may be included other than the first crystal grains and the second crystal grains is preferably not in the range of <100> to 25 °. This is because in the case of crystal grains having an out-of-film orientation in the range of <100> to 25 °, crystal grains whose orientation is not controlled are also grown in the crystal growth step described later. In order to obtain only a second crystal grain and to obtain a semiconductor thin film having only the second crystal grain in the crystal growth process, which will be described later, at this time (after the crystallization process and before the crystal growth process) The ratio of the second crystal grains is preferably 10% or more, and the ratio of the crystal grains other than the second crystal grains is preferably less than 90% including the first crystal grains. The ratio of the second crystal grains in the polycrystalline silicon film can be easily measured by a backscattered electron diffraction image (EBSP) method using an electron beam diffractometer manufactured by TSL.

上記半導体薄膜の製造方法は、上記多結晶珪素膜に結晶成長エネルギーを付与することにより、第一結晶粒を消失させ、第二結晶粒を大きくする結晶成長工程とを含む。これによれば、第二結晶粒を優先的に含んで構成される半導体薄膜とすることができるため、半導体薄膜のキャリア移動度等の電気特性を高めるとともに、膜面内方位の電気特性のばらつきを抑制することができる。この場合、結晶成長エネルギーの付与により上記多結晶珪素膜は溶融し、直ちに固化(結晶化)するが、膜面外方位が〈100〉から25°の範囲内の結晶粒の方が結晶化速度が速く、第二結晶粒の結晶方位を持つ結晶粒が優先的に成長する。 The method for manufacturing a semiconductor thin film includes a crystal growth step in which crystal growth energy is imparted to the polycrystalline silicon film to eliminate the first crystal grains and enlarge the second crystal grains. According to this, since it is possible to obtain a semiconductor thin film including the second crystal grains preferentially, the electrical characteristics such as the carrier mobility of the semiconductor thin film are improved, and the electrical characteristics in the in-plane direction are not uniform. Can be suppressed. In this case, the polycrystalline silicon film melts and is immediately solidified (crystallized) by the application of crystal growth energy. However, the crystallizing rate is higher for crystal grains having an out-of-plane orientation in the range of <100> to 25 °. The crystal grains having the second crystal grain orientation are preferentially grown.

本発明の半導体薄膜の製造方法は、上記結晶化工程及び結晶成長工程を構成要素として含むものである限り、その他の工程を構成要素として含んでいてもいなくてもよく、特に限定されるものではない。例えば、非晶質珪素膜を形成する前に、基板上に基板側からの不純物の拡散を抑制するためのベースコート膜を形成する工程を含んでいてもよいし、結晶化工程の前に、非晶質珪素膜上に該非晶質珪素膜又それが結晶化した膜が飛散することを防ぐための膜を形成する工程を含んでいてもよく特に限定されない。
なお、上述の{101}、{114}、{100}又は{122}は、ミラー指数で表示する等価な面群を示し、例えば、{101}面の場合には、(101)面だけではなく、(110)面、(011)面等の等価な面を含むものである。また、〈101〉、〈100〉、〈114〉又は〈122〉は、ミラー指数で表示する面に対応する法線方位の等価な方位群を示しており、例えば、〈101〉方位の場合には、〔101〕方位だけではなく、〔110〕方位、〔011〕方位等の等価な面を含むものである。
また、本明細書中の多結晶珪素膜及び半導体薄膜は、いずれもシリコンからなる膜であるが、結晶化工程で非晶質珪素膜を結晶化した多結晶のシリコンからなる膜を「多結晶珪素膜」とし、該多結晶珪素膜に対して結晶成長工程を行った後の多結晶のシリコンからなる膜を「半導体薄膜」として区別している。
本発明の半導体薄膜の製造方法における好ましい形態について以下に詳しく説明する。
The method for producing a semiconductor thin film of the present invention is not particularly limited as long as it includes the above-described crystallization process and crystal growth process as constituent elements, and may not include other processes as constituent elements. For example, before the amorphous silicon film is formed, a step of forming a base coat film for suppressing diffusion of impurities from the substrate side may be included on the substrate. A step of forming a film for preventing the amorphous silicon film or a film crystallized from the amorphous silicon film from being scattered on the crystalline silicon film may be included, and is not particularly limited.
In addition, {101}, {114}, {100} or {122} described above represents an equivalent surface group displayed by the Miller index. For example, in the case of the {101} plane, the (101) plane alone And includes equivalent surfaces such as the (110) plane and the (011) plane. <101>, <100>, <114>, or <122> indicates an equivalent orientation group of normal orientations corresponding to the surface displayed by the Miller index. For example, in the case of the <101> orientation Includes not only the [101] direction but also equivalent surfaces such as the [110] direction and the [011] direction.
The polycrystalline silicon film and the semiconductor thin film in this specification are both films made of silicon. However, a film made of polycrystalline silicon obtained by crystallizing an amorphous silicon film in a crystallization step is referred to as “polycrystalline. A film made of polycrystalline silicon after the crystal growth process is performed on the polycrystalline silicon film is distinguished as a “semiconductor thin film”.
The preferable form in the manufacturing method of the semiconductor thin film of this invention is demonstrated in detail below.

上記結晶化工程は、連続発振レーザ光を照射することで結晶化エネルギーを付与していくものであることが好ましい。これによれば、連続発振レーザ光を用いることで、エネルギーを一定に付与することができるためより結晶化を安定させることができる。例えば、パルスレーザ光を照射することで結晶化エネルギーを付与する場合には多結晶珪素膜表面に凹凸が生じるおそれがある。 In the crystallization step, it is preferable to apply crystallization energy by irradiating a continuous wave laser beam. According to this, by using a continuous wave laser beam, energy can be applied constant, so that crystallization can be further stabilized. For example, in the case where crystallization energy is applied by irradiating pulsed laser light, there is a possibility that irregularities occur on the surface of the polycrystalline silicon film.

上記連続発振レーザ光は、固体レーザ光であることが好ましく、該固体レーザ光は、イットリウム・アルミニウム・ガーネット(YAG)レーザの第2高調波であることがより好ましい。YAGレーザの第2高調波(λ=532nm)は、珪素膜に吸収されやすいため、非晶質珪素膜から多結晶珪素膜への結晶化をより促進することができる。また、YAGレーザ等の固体レーザ光は、発振部の構造が簡素で、長期間メンテナンスが不要であることから、稼働時間が長く、ランニングコストが安価で、製造装置として非常に有利である。 The continuous wave laser beam is preferably a solid-state laser beam, and the solid-state laser beam is more preferably a second harmonic of an yttrium aluminum garnet (YAG) laser. Since the second harmonic (λ = 532 nm) of the YAG laser is easily absorbed by the silicon film, crystallization from the amorphous silicon film to the polycrystalline silicon film can be further promoted. In addition, solid laser light such as a YAG laser has a simple oscillating structure and does not require maintenance for a long period of time. Therefore, the operation time is long, the running cost is low, and it is very advantageous as a manufacturing apparatus.

上記連続発振レーザ光は、強度が10.0〜25.0Wであることが好ましい。10W未満である場合には、珪素膜が結晶化しないおそれがあり、25Wを超える場合には、結晶方位制御ができない、又は、珪素膜が蒸発するおそれがある。
上記結晶化工程は、結晶化エネルギーを付与していく速度が1.0〜3.0m/sであることが好ましい。1.0m/s未満である場合には、結晶方位制御ができない、又は、珪素膜が蒸発するおそれがあり、3.0m/sを超える場合には、珪素膜が結晶化しないおそれがある。
レーザ光の照射条件を、このような条件に設定することによって、より多結晶珪素膜中の結晶方位の制御を行うことができ、結晶成長工程を経た後の半導体膜において、より電気特性の向上、電気特性のばらつきの抑制等を図ることができる。
The continuous wave laser beam preferably has an intensity of 10.0 to 25.0 W. If it is less than 10 W, the silicon film may not crystallize, and if it exceeds 25 W, the crystal orientation cannot be controlled or the silicon film may evaporate.
In the crystallization step, the rate at which crystallization energy is applied is preferably 1.0 to 3.0 m / s. If it is less than 1.0 m / s, the crystal orientation cannot be controlled, or the silicon film may evaporate. If it exceeds 3.0 m / s, the silicon film may not be crystallized.
By setting the laser light irradiation conditions to such conditions, the crystal orientation in the polycrystalline silicon film can be controlled, and the electrical characteristics of the semiconductor film after the crystal growth process are further improved. In addition, it is possible to suppress variation in electrical characteristics.

上記半導体薄膜は、薄膜トランジスタの半導体層に用いられるものであり、上記結晶化工程は、結晶化エネルギーを付与していく方位が、半導体層のソース領域、チャネル領域及びドレイン領域をこの順に結ぶ直線方位と平行なものであることが好ましい。上記多結晶珪素膜中の第二結晶粒は、結晶化エネルギーを付与していく方位に長いラテラル結晶となる傾向にあるため、ソース領域からドレイン領域に向けて長い結晶となることで、より薄膜トランジスタの半導体層のソース領域からドレイン領域にかけての導電率、キャリア移動度等を向上させることができ、より高性能な薄膜トランジスタとすることができる。 The semiconductor thin film is used for a semiconductor layer of a thin film transistor, and in the crystallization process, the orientation in which crystallization energy is applied is a linear orientation connecting the source region, the channel region, and the drain region of the semiconductor layer in this order. Are preferably parallel to each other. Since the second crystal grains in the polycrystalline silicon film tend to be lateral crystals that are long in the direction in which the crystallization energy is applied, the second crystal grains become longer from the source region toward the drain region, and thus more thin film transistors. The conductivity, carrier mobility, and the like from the source region to the drain region of the semiconductor layer can be improved, and a higher performance thin film transistor can be obtained.

上記結晶成長工程は、連続発振レーザ光を照射することによって結晶成長エネルギーを付与するものであることが好ましい。これによれば、パルスレーザ光を照射することで結晶化エネルギーを付与する場合よりも、エネルギーを一定に付与することができるためより結晶化を安定させることができる。 The crystal growth step preferably imparts crystal growth energy by irradiation with continuous wave laser light. According to this, since crystallization energy can be applied constant as compared with the case where crystallization energy is applied by irradiating pulsed laser light, crystallization can be further stabilized.

上記結晶成長工程に用いる連続発振レーザ光は、固体レーザ光であることが好ましく、該固体レーザ光は、YAGレーザの第2高調波であることがより好ましい。YAGレーザの第2高調波(λ=532nm)は、珪素膜に吸収されやすいため、多結晶珪素膜から半導体薄膜への結晶化をより促進することができる。 The continuous wave laser beam used in the crystal growth step is preferably a solid-state laser beam, and the solid-state laser beam is more preferably a second harmonic of a YAG laser. Since the second harmonic (λ = 532 nm) of the YAG laser is easily absorbed by the silicon film, crystallization from the polycrystalline silicon film to the semiconductor thin film can be further promoted.

上記結晶成長工程に用いる連続発振レーザ光は、強度が3.0〜9.5Wであることが好ましい。3.0W未満である場合には、多結晶珪素膜が溶融せず、結晶成長しないおそれがあり、9.5Wを超える場合には、結晶方位制御ができないおそれがある。上記結晶成長工程は、基板上に形成された多結晶珪素膜に対して、該多結晶珪素膜の面内の一方位に結晶成長エネルギーを付与していくものであることが好ましく、上記結晶成長工程は、結晶成長エネルギーを付与していく速度が0.5〜2.0m/sであることが好ましい。0.5m/s未満である場合には、珪素膜が蒸発するおそれがあり、2.0m/sを超える場合には、結晶方位制御ができないおそれがある。
レーザ光の照射条件を、このような条件に設定することによって、より半導体薄膜中の結晶方位の制御を行うことができ、電気特性の向上、電気特性のばらつきの抑制等を図ることができる。
The continuous wave laser beam used for the crystal growth step preferably has an intensity of 3.0 to 9.5 W. If it is less than 3.0 W, the polycrystalline silicon film may not melt and crystal growth may not occur, and if it exceeds 9.5 W, the crystal orientation may not be controlled. In the crystal growth step, it is preferable that crystal growth energy is applied to the polycrystalline silicon film formed on the substrate in one direction in the plane of the polycrystalline silicon film. In the step, the rate of applying crystal growth energy is preferably 0.5 to 2.0 m / s. If it is less than 0.5 m / s, the silicon film may evaporate, and if it exceeds 2.0 m / s, the crystal orientation may not be controlled.
By setting the irradiation condition of the laser light to such a condition, the crystal orientation in the semiconductor thin film can be further controlled, and electrical characteristics can be improved, variation in electrical characteristics can be suppressed.

上記半導体薄膜の製造方法は、結晶化エネルギーを付与していく方位と、結晶成長エネルギーを付与していく方位とが平行であることが好ましい。これによれば、結晶化工程において結晶化エネルギーを付与していく方位に伸びた第二結晶粒をより効率よく成長させることができる。 In the method for producing a semiconductor thin film, it is preferable that the orientation in which crystallization energy is applied and the orientation in which crystal growth energy is applied are parallel. According to this, the 2nd crystal grain extended to the direction which provides crystallization energy in a crystallization process can be grown more efficiently.

上記非晶質珪素膜は、膜厚が30〜100nmであることが好ましい。非晶質珪素膜の膜厚が30〜100nmであれば、充分に結晶化エネルギー及び結晶成長エネルギーを膜全体に伝達することができるため、より半導体薄膜を形成したときに該半導体薄膜中の結晶の方位を制御することができる。30nm未満になると上記結晶成長工程の結晶成長の選択性が充分ではなくなり、結晶方位制御ができないおそれがあり、100nmを超えると充分に膜全体を結晶化させることができないおそれがある。 The amorphous silicon film preferably has a thickness of 30 to 100 nm. If the film thickness of the amorphous silicon film is 30 to 100 nm, the crystallization energy and the crystal growth energy can be sufficiently transmitted to the entire film. Can be controlled. If the thickness is less than 30 nm, the crystal growth selectivity in the crystal growth step is not sufficient, and the crystal orientation may not be controlled. If the thickness exceeds 100 nm, the entire film may not be sufficiently crystallized.

本発明はまた、上記半導体薄膜の製造方法を用いる薄膜トランジスタの製造方法でもある。これによれば、半導体薄膜の膜面内及び膜面外の方位の両方に結晶の方位が制御されたものを薄膜トランジスタの半導体層とすることができるため、キャリア移動度等の電気特性が向上し、電気特性のばらつきが抑制された薄膜トランジスタを製造することができる。なお、本発明の薄膜トランジスタについては、基板上に形成された薄膜トランジスタであればよく、例えば、基板上に形成された薄膜トランジスタが他の基板上に移されて(転写されて)形成されたものでもよく、特に限定されない。 The present invention is also a method for manufacturing a thin film transistor using the method for manufacturing a semiconductor thin film. According to this, since the semiconductor layer of the thin film transistor can be obtained by controlling the crystal orientation in both the in-plane direction and the out-of-plane direction of the semiconductor thin film, the electrical characteristics such as carrier mobility are improved. Thus, a thin film transistor in which variation in electrical characteristics is suppressed can be manufactured. The thin film transistor of the present invention may be a thin film transistor formed on a substrate. For example, a thin film transistor formed on a substrate may be transferred (transferred) to another substrate. There is no particular limitation.

本発明は更に、上記半導体薄膜の製造方法を用いて製造された半導体薄膜でもある。上記半導体薄膜は、半導体薄膜の膜面外方位及び膜面内方位の両方に結晶の方位が制御されたものであるため、キャリア移動度の向上、電気特性のばらつきを抑制したものとすることができる。 The present invention is also a semiconductor thin film manufactured using the method for manufacturing a semiconductor thin film. The semiconductor thin film is one in which the crystal orientation is controlled in both the out-of-plane orientation and the in-plane orientation of the semiconductor thin film, so that the improvement in carrier mobility and variation in electrical characteristics are suppressed. it can.

本発明はそして、上記半導体薄膜を半導体層として備える薄膜トランジスタでもある。上記薄膜トランジスタは、半導体薄膜の膜面と平行に{101}面が優先配向し、薄膜トランジスタのソース領域、チャネル領域及びドレイン領域をこの順に結ぶ直線方位に{114}面が優先配向している半導体薄膜を備えることが好ましく、これによりキャリア移動度等の電気特性が向上し、電気特性のばらつきが抑制された薄膜トランジスタとすることができる。なお、薄膜トランジスタは、通常、基板側から、ソース領域、チャネル領域及びドレイン領域を有する半導体層、ゲート絶縁膜、ゲート電極をこの順に備えるトップゲート型の薄膜トランジスタ、基板側から、ゲート電極、ゲート絶縁膜及び半導体層をこの順に備えるボトムゲート型の薄膜トランジスタ等が挙げられる。 The present invention is also a thin film transistor including the semiconductor thin film as a semiconductor layer. In the thin film transistor, the {101} plane is preferentially oriented parallel to the film surface of the semiconductor thin film, and the {114} plane is preferentially oriented in a linear direction connecting the source region, channel region and drain region of the thin film transistor in this order. Thus, a thin film transistor in which electrical characteristics such as carrier mobility are improved and variation in electrical characteristics is suppressed can be obtained. Note that a thin film transistor is usually a top-gate thin film transistor including a semiconductor layer having a source region, a channel region, and a drain region, a gate insulating film, and a gate electrode in this order from the substrate side, and a gate electrode and a gate insulating film from the substrate side. And a bottom-gate thin film transistor provided with semiconductor layers in this order.

本発明はまた、上記薄膜トランジスタを備える表示装置でもある。上記薄膜トランジスタは、キャリア移動度が高く、電気特性のばらつきが抑制されたのとなっているため、例えば、表示装置において画像を表示する基本単位となる画素のスイッチング素子、又は、ドライバ回路等の回路を構成する薄膜トランジスタとして設ける場合、より安定した表示を行うことができる。表示装置は、例えば、上記薄膜トランジスタを備える薄膜トランジスタ基板とカラーフィルタ基板とが対向して配置され、対向して配置された一対の基板の間に液晶層が配置された液晶表示パネルに偏光板、バックライト、画素を駆動するドライバ回路等を備えた液晶表示装置、上記薄膜トランジスタをスイッチング素子として用いた有機エレクトロルミネッセンス表示パネルにドライバ回路等を備えた有機EL表示装置等が挙げられる。 The present invention is also a display device including the thin film transistor. Since the thin film transistor has high carrier mobility and suppressed variation in electrical characteristics, for example, a switching element of a pixel serving as a basic unit for displaying an image in a display device, or a circuit such as a driver circuit When the thin film transistor is provided, a more stable display can be performed. For example, a display device includes a thin film transistor substrate including the above-described thin film transistor and a color filter substrate that are opposed to each other, and a liquid crystal display panel in which a liquid crystal layer is disposed between a pair of opposed substrates. Examples thereof include a liquid crystal display device including a driver circuit for driving light and pixels, an organic EL display device including a driver circuit on an organic electroluminescence display panel using the thin film transistor as a switching element, and the like.

本発明は更に、基板上に配置された半導体薄膜であって、上記半導体薄膜は、{114}面が膜面と平行でありかつ〈122〉方位が膜面内の一方位を向く結晶粒で構成される半導体薄膜でもある。半導体薄膜の膜面外方位及び面内方位について結晶方位が揃っていることから、半導体薄膜のキャリア移動度等の電気特性の向上とともに、電気特性のばらつきを抑制したものとなる。半導体薄膜中には、ほぼ全ての結晶粒が{114}面が膜面と平行でありかつ〈122〉方位が膜面内の一方位を向くものであるが、僅かに他の結晶方位を有する結晶粒が存在していてもよく、上記基板面と平行に{114}面を有しかつ〈122〉方位が膜面内の一方位を向く結晶粒は、半導体薄膜中に10%以上の割合で含まれていることが好ましく、40%以上の割合で含まれていることがより好ましい。 The present invention further relates to a semiconductor thin film disposed on a substrate, wherein the semiconductor thin film is a crystal grain having a {114} plane parallel to the film surface and a <122> orientation oriented in one direction in the film surface. It is also a configured semiconductor thin film. Since the crystal orientations are aligned with respect to the out-of-plane orientation and the in-plane orientation of the semiconductor thin film, the electrical characteristics such as carrier mobility of the semiconductor thin film are improved and variations in the electrical characteristics are suppressed. In the semiconductor thin film, almost all the crystal grains have {114} plane parallel to the film plane and the <122> orientation faces one direction in the film plane, but has a slightly different crystal orientation. A crystal grain may exist, and a crystal grain having a {114} plane parallel to the substrate surface and having a <122> orientation in one direction in the film surface is a ratio of 10% or more in the semiconductor thin film. It is preferable that it is contained at a ratio of 40% or more.

本発明の半導体薄膜の製造方法によれば、キャリア移動度等の電気特性を高め、かつ電気特性のばらつきを抑制することができる。 According to the method for producing a semiconductor thin film of the present invention, electrical characteristics such as carrier mobility can be enhanced and variations in electrical characteristics can be suppressed.

以下に実施形態を掲げ、本発明を図面を参照して更に詳細に説明するが、本発明はこれらの実施形態のみに限定されるものではない。 Embodiments will be described below, and the present invention will be described in more detail with reference to the drawings. However, the present invention is not limited only to these embodiments.

(実施形態1)
以下に、図1〜12を用いて実施形態1に係る半導体薄膜の製造方法、多結晶半導体薄膜、半導体装置及び表示装置について説明するが、本発明は、以下の実施形態に限定されるものではない。
(Embodiment 1)
Hereinafter, a method for manufacturing a semiconductor thin film, a polycrystalline semiconductor thin film, a semiconductor device, and a display device according to Embodiment 1 will be described with reference to FIGS. 1 to 12. However, the present invention is not limited to the following embodiment. Absent.

実施形態1では、チャネル領域の大きさが縦が4μm、横が4μmの正方形である薄膜トランジスタを製造する場合について説明する。図1は、基板上に半導体薄膜を製造する工程中の断面模式図であり、図1(a)は結晶化工程前の構成を示すものであり、(b)は結晶化工程後、結晶成長工程前の構成を示すものであり、(c)は結晶成長工程後の構成を示すものである。
まず、図1(a)に示すように、テトラエチルオルソシリケート(Tetraethylorthosilicate:TEOS)を原料ガスとして用いたRFプラズマ化学気相成長(以下「プラズマCVD」ともいう。)法を用いてガラス基板11上に厚さ100nmの酸化珪素(SiO)膜を堆積し、続いて、シラン(SiH)ガスとアルゴン(Ar)ガスとの混合ガスを用いたプラズマCVD法により、酸化珪素膜12上に膜厚75nmの非晶質珪素膜13を形成する。非晶質珪素膜13上には、TEOSを原料ガスとして用いたプラズマCVD法を用いて膜厚20nmの酸化珪素保護膜16を成膜する。酸化珪素保護膜16は、後述するレーザ光照射の際に珪素膜が飛散することを防ぐためのものである。
In Embodiment 1, a case will be described in which a thin film transistor having a channel region size of 4 μm in length and 4 μm in width is manufactured. FIG. 1 is a schematic cross-sectional view in the process of manufacturing a semiconductor thin film on a substrate. FIG. 1 (a) shows a configuration before the crystallization process, and FIG. The structure before a process is shown, (c) shows the structure after a crystal growth process.
First, as shown in FIG. 1A, an RF plasma chemical vapor deposition (hereinafter, also referred to as “plasma CVD”) method using tetraethyl orthosilicate (TEOS) as a source gas is used on a glass substrate 11. A silicon oxide (SiO 2 ) film having a thickness of 100 nm is deposited on the silicon oxide film 12, followed by a plasma CVD method using a mixed gas of silane (SiH 4 ) gas and argon (Ar) gas. An amorphous silicon film 13 having a thickness of 75 nm is formed. A 20 nm-thickness silicon oxide protective film 16 is formed on the amorphous silicon film 13 by plasma CVD using TEOS as a source gas. The silicon oxide protective film 16 is for preventing the silicon film from scattering during the laser beam irradiation described later.

図2は、レーザを照射する工程を示す平面模式図であり、図2中の白抜きの矢印は、レーザ走査方位を示している。図2に示すように、波長532nm、エネルギー17.5Wの連続発振のYAGレーザ光を、酸化珪素膜が照射されるときの形状が縦300μm、横20μmの矩形状の照射形状29にして、その短軸方位(横方位)に2m/sの速度で走査しながら照射する。その結果、図1(b)に示す多結晶珪素膜14が形成される(結晶化工程)。 FIG. 2 is a schematic plan view showing a step of irradiating a laser, and a white arrow in FIG. 2 indicates a laser scanning direction. As shown in FIG. 2, a continuous oscillation YAG laser beam having a wavelength of 532 nm and an energy of 17.5 W is formed into a rectangular irradiation shape 29 of 300 μm in length and 20 μm in width when the silicon oxide film is irradiated. Irradiation is performed while scanning in the minor axis direction (lateral direction) at a speed of 2 m / s. As a result, a polycrystalline silicon film 14 shown in FIG. 1B is formed (crystallization process).

ここで、図3(a)は後方散乱電子回折像(EBSP)法により、結晶化工程後の多結晶珪素膜の結晶粒界を表したものである。EBSP法には、TSL社製の電子線回折装置を取り付けた電界放出型走査電子顕微鏡(商品名:S−4200特SE、日立製)を用いて測定を行った。図3(b)は、図3(a)を結晶方位によって色分けした図である。図3(b)中の灰色領域Aに含まれる結晶粒は、多結晶珪素膜の膜面と平行に{101}面を有するものであり、白色領域Bに含まれる結晶粒は、多結晶珪素膜の膜面と平行に{114}面を有するものである。図3(a)に示すように、結晶化工程により形成された多結晶珪素膜14は、レーザ光の走査方位に10μm程度に伸びた細長い形状のラテラル結晶を含んで構成されている。ここで、図4(a)は、図3(b)中の、灰色領域Aに含まれる結晶粒におけるシリコンの〈101〉方位の極点図であり、図4(b)は、シリコンの〈100〉方位の極点図である。図5(a)は、図3(b)中の、白色領域Bに含まれる結晶粒におけるシリコンの〈101〉方位の極点図であり、図5(b)は、シリコンの〈100〉方位の極点図である。極点図の中心は膜面に垂直な方向を表し、極点図の中心を通り図中の上下に引かれた直線と円との交点は膜面内のレーザ走査方向を表し、極点図の中心を通り図中の左右に引かれた直線と円との交点は膜面内のレーザ走査方向に直角な方向を表している。これらの極点図を解析したところ、灰色領域Aは、多結晶珪素膜の膜面方位(膜面と垂直な方位)が〈101〉方位で、レーザ光走査方位が〈100〉方位であった。すなわち、灰色領域Aは、多結晶珪素膜の膜面と平行に{101}面を有するものであり、レーザ光走査方位と垂直に{100}面を有する結晶粒(第一結晶粒)で構成されている。白色領域Bは、多結晶珪素膜の膜面方位が〈114〉方位で、レーザ光走査方位が〈122〉方位であった。すなわち、白色領域Bは、多結晶珪素膜の膜面と平行に{114}面を有するものであり、レーザ光走査方位と垂直になるように{122}面を有する結晶粒(第二結晶粒)で構成されている。 Here, FIG. 3A shows a crystal grain boundary of the polycrystalline silicon film after the crystallization step by a backscattered electron diffraction image (EBSP) method. In the EBSP method, measurement was performed using a field emission scanning electron microscope (trade name: S-4200 Special SE, manufactured by Hitachi) equipped with an electron beam diffraction apparatus manufactured by TSL. FIG. 3B is a diagram in which FIG. 3A is color-coded according to crystal orientation. The crystal grains included in the gray region A in FIG. 3B have {101} planes parallel to the film surface of the polycrystalline silicon film, and the crystal grains included in the white region B are polycrystalline silicon. It has {114} plane parallel to the film surface of the film. As shown in FIG. 3A, the polycrystalline silicon film 14 formed by the crystallization process includes a long and narrow lateral crystal extending about 10 μm in the scanning direction of the laser beam. Here, FIG. 4A is a pole figure of <101> orientation of silicon in the crystal grains included in the gray region A in FIG. 3B, and FIG. 4B is <100> of silicon. It is a pole figure of the azimuth. FIG. 5A is a pole figure of the <101> orientation of silicon in the crystal grains included in the white region B in FIG. 3B, and FIG. 5B is the <100> orientation of silicon. It is a pole figure. The center of the pole figure represents the direction perpendicular to the film surface, and the intersection of the straight line drawn through the center of the pole figure and the circle in the figure represents the laser scanning direction in the film surface, and the center of the pole figure The intersection of the straight line drawn on the right and left and the circle in the drawing represents a direction perpendicular to the laser scanning direction in the film surface. When these pole figures were analyzed, in the gray region A, the film surface orientation (an orientation perpendicular to the film surface) of the polycrystalline silicon film was the <101> orientation, and the laser beam scanning orientation was the <100> orientation. That is, the gray region A has a {101} plane parallel to the film surface of the polycrystalline silicon film, and is composed of crystal grains (first crystal grains) having a {100} plane perpendicular to the laser beam scanning orientation. Has been. In the white region B, the film surface orientation of the polycrystalline silicon film was <114> orientation, and the laser beam scanning orientation was <122> orientation. That is, the white region B has a {114} plane parallel to the film surface of the polycrystalline silicon film, and a crystal grain (second crystal grain) having a {122} plane so as to be perpendicular to the laser beam scanning orientation. ).

これらのことから、多結晶珪素膜14は、図3(b)で示されるように、殆どが灰色領域Aを形成する第一結晶粒で占められており、残りが白色領域Bを形成する第二結晶粒で占められていることがわかる。このように、全ての結晶粒が第一結晶粒及び第二結晶粒で占められている。多結晶珪素膜を構成する結晶粒がこのように形成されるのは、例えば、上述した条件のような、ある特定のエネルギー照射条件では、膜面方位が〈101〉で、かつレーザ光走査方位が〈100〉に優先配向する傾向があるものの、ラテラルな結晶成長(膜面内方位の結晶成長)では結晶粒が成長するにつれて結晶の内部応力が増加するため、内部応力が臨界点を超えたときに双晶を形成して応力を緩和させることに起因している。 From these facts, as shown in FIG. 3B, the polycrystalline silicon film 14 is mostly occupied by the first crystal grains that form the gray region A, and the remainder forms the white region B. It can be seen that it is occupied by two crystal grains. Thus, all the crystal grains are occupied by the first crystal grains and the second crystal grains. The crystal grains constituting the polycrystalline silicon film are formed in this way because, for example, the film surface orientation is <101> and the laser beam scanning orientation under certain energy irradiation conditions such as those described above. Tends to be preferentially oriented to <100>, but in lateral crystal growth (in-plane crystal growth), the internal stress of the crystal increases as the crystal grains grow, so the internal stress exceeds the critical point. Sometimes due to the formation of twins to relieve stress.

多結晶珪素膜14を形成後、エネルギー9WのYAGレーザ光を、1m/sの速度で走査すること以外は結晶化工程と同様に酸化珪素保護膜16上からレーザ照射を行うことで、図1(c)に示す半導体薄膜15を形成する(結晶成長工程)。 After the polycrystalline silicon film 14 is formed, laser irradiation is performed from above the silicon oxide protective film 16 in the same manner as in the crystallization process except that the YAG laser beam having an energy of 9 W is scanned at a speed of 1 m / s. The semiconductor thin film 15 shown in (c) is formed (crystal growth step).

図6は、EBSP法により、半導体薄膜15の結晶粒界を表したものである。図7(a)は、図6中の全領域の結晶粒を対象に測定したシリコンの〈101〉方位の極点図であり、図7(b)は、シリコンの〈100〉方位の極点図である。これらの極点図を解析したところ、半導体薄膜15に含まれる結晶粒(第三結晶粒)は、半導体薄膜15の膜面方位(膜面と垂直な方位)が〈114〉方位で、レーザ光走査方位が〈122〉方位であった。すなわち、第三結晶粒は、半導体薄膜15の膜面方位が〈114〉方位で、レーザ光走査方位が〈122〉方位であった。すなわち、半導体薄膜15は、半導体薄膜15の膜面と平行に{114}面を有するものであり、レーザ光走査方位と垂直になるように{122}面を有する結晶粒で構成されていることがわかる。このように、二方位に優先配向した多結晶珪素膜14を、膜面方位と平行に{114}面を有し、かつレーザ光走査方位と垂直に{122}面を有する結晶粒のみを選択成長させることができる。酸化珪素保護膜16は、半導体薄膜15を形成後(結晶成長工程後)に、フッ酸浸漬を行うことで除去する。 FIG. 6 shows a crystal grain boundary of the semiconductor thin film 15 by the EBSP method. FIG. 7A is a pole figure of the <101> orientation of silicon measured for crystal grains in the entire region in FIG. 6, and FIG. 7B is a pole figure of the <100> orientation of silicon. is there. As a result of analyzing these pole figures, the crystal grains (third crystal grains) included in the semiconductor thin film 15 have the <114> orientation as the film surface orientation (direction perpendicular to the film surface) of the semiconductor thin film 15, and laser beam scanning. The direction was the <122> direction. That is, in the third crystal grain, the film plane orientation of the semiconductor thin film 15 was the <114> orientation, and the laser beam scanning orientation was the <122> orientation. That is, the semiconductor thin film 15 has a {114} plane parallel to the film surface of the semiconductor thin film 15, and is composed of crystal grains having a {122} plane so as to be perpendicular to the laser beam scanning orientation. I understand. As described above, the polycrystalline silicon film 14 preferentially oriented in two directions is selected only from crystal grains having a {114} plane parallel to the film plane orientation and a {122} plane perpendicular to the laser beam scanning orientation. Can be grown. The silicon oxide protective film 16 is removed by immersion in hydrofluoric acid after the semiconductor thin film 15 is formed (after the crystal growth step).

結晶成長工程におけるレーザ照射条件では、膜面方位と〈100〉方位とが25°以内である結晶粒のみを選択的に成長させることができ、その他の結晶粒を消失させることができることを見いだした。このとき、結晶粒はラテラル結晶ではなく、粒状の多結晶である。すなわち、第2の結晶化工程により、第1の結晶化工程で得られた膜面外方位が〈101〉及び〈114〉方位である結晶粒のうち、〈114〉方位の結晶粒のみが成長する。膜面外方位が〈114〉の結晶粒はレーザ走査方位に〈122〉に揃っていることから、結果的に膜面外方位だけでなく、膜面内方位にも結晶方位が制御された半導体薄膜が得られる。 It was found that under the laser irradiation conditions in the crystal growth process, only crystal grains whose film plane orientation and <100> orientation are within 25 ° can be selectively grown, and other crystal grains can be eliminated. . At this time, the crystal grain is not a lateral crystal but a granular polycrystal. That is, in the second crystallization process, only the crystal grains having the <114> orientation are grown out of the crystal grains having the <101> and <114> orientations obtained from the first crystallization process. To do. Since the crystal grains with the <114> out-of-plane orientation are aligned with the <122> laser scanning orientation, the semiconductor whose crystal orientation is controlled not only in the out-of-film orientation but also in the in-film orientation. A thin film is obtained.

以上の方法に従って製造された半導体薄膜15を、電界効果型薄膜トランジスタ(TFT)の活性層(チャネル領域を形成する層)に使用することで、キャリア移動度が高くなり、電気特性のばらつきを小さくしたTFTとすることができる。なお、本実施形態では、非晶質珪素膜の膜厚を75nmとしたが、30〜100nmの場合には充分に本発明の効果を得ることができる。また、結晶化工程においては、波長532nm、エネルギー17.5WのYAGレーザ光を2.0m/sの速度で走査したが、他の連続発振レーザ光で、エネルギーを10〜25Wとして、走査速度を1.0〜3.0m/sとすることで、充分に本発明の効果を得ることができる。更に、結晶成長工程においては、波長が532nm、エネルギーが9WのYAGレーザ光を1.0m/sの速度で走査したが、他の連続発振レーザ光で、エネルギーを3.0〜9.5Wとして、走査速度を0.5〜2.0m/sとすることで、充分に本発明の効果を得ることができる。 By using the semiconductor thin film 15 manufactured according to the above method for an active layer (a layer forming a channel region) of a field effect thin film transistor (TFT), carrier mobility is increased and variation in electrical characteristics is reduced. It can be a TFT. In the present embodiment, the film thickness of the amorphous silicon film is 75 nm. However, when the thickness is 30 to 100 nm, the effects of the present invention can be obtained sufficiently. In the crystallization process, a YAG laser beam having a wavelength of 532 nm and an energy of 17.5 W was scanned at a speed of 2.0 m / s. However, with another continuous wave laser beam, the energy was set to 10 to 25 W and the scanning speed was changed. The effect of this invention can fully be acquired by setting it as 1.0-3.0 m / s. Furthermore, in the crystal growth process, a YAG laser beam having a wavelength of 532 nm and an energy of 9 W was scanned at a speed of 1.0 m / s, but with another continuous wave laser beam, the energy was set to 3.0 to 9.5 W. The effect of the present invention can be sufficiently obtained by setting the scanning speed to 0.5 to 2.0 m / s.

続いて、半導体薄膜15を活性層として用いたnチャネル型電界効果薄膜トランジスタ(以下、「nチャネル型TFT」という。)100の製造方法について説明する。
図8は、半導体薄膜15をパターニングした後の基板11上の半導体層20を示す平面模式図である。図8に示すように、まず、ガラス基板11上に配置された酸化珪素膜12の上に作製された半導体薄膜15を、4μm×4μmのチャネル領域21、ソース領域22及びドレイン領域23に対応する形状にパタ−ニングした半導体層23を形成する。このとき、ソース領域22とドレイン領域23とを結ぶように設定した所定の線分A−Bは、レーザ光走査方位とが平行になるようにパターニングは行っている。その後、図9に示すように、パターニングされた半導体層20を覆うように常圧化学気相成長(Atmospheric Pressure Chemical Vapor Deposition:APCVD)法により、厚さ100nmの酸化珪素からなるゲート絶縁膜24を形成する。
Next, a method for manufacturing an n-channel field effect thin film transistor (hereinafter referred to as “n-channel TFT”) 100 using the semiconductor thin film 15 as an active layer will be described.
FIG. 8 is a schematic plan view showing the semiconductor layer 20 on the substrate 11 after patterning the semiconductor thin film 15. As shown in FIG. 8, first, the semiconductor thin film 15 formed on the silicon oxide film 12 disposed on the glass substrate 11 corresponds to a 4 μm × 4 μm channel region 21, source region 22, and drain region 23. A semiconductor layer 23 patterned into a shape is formed. At this time, patterning is performed so that a predetermined line segment AB set so as to connect the source region 22 and the drain region 23 is parallel to the laser beam scanning direction. Thereafter, as shown in FIG. 9, a gate insulating film 24 made of silicon oxide having a thickness of 100 nm is formed by an atmospheric pressure chemical vapor deposition (APCVD) method so as to cover the patterned semiconductor layer 20. Form.

次に、図10(a)に示すように、ゲート絶縁膜24上に、膜厚300nm程度のアルミニウム膜15aを形成し、更に図10(b)に示すようにアルミニウム膜25aを所定形状にパターニングしてゲート電極25を形成する。このゲート電極25をマスクとして、ソース領域22及びドレイン領域23に6×1015イオン/cmでリンイオンを注入し、ゲート電極25直下のチャネル領域21の両側にソ−ス領域22及びドレイン領域23を形成する。 Next, as shown in FIG. 10A, an aluminum film 15a having a thickness of about 300 nm is formed on the gate insulating film 24, and the aluminum film 25a is patterned into a predetermined shape as shown in FIG. 10B. Thus, the gate electrode 25 is formed. Using the gate electrode 25 as a mask, phosphorus ions are implanted into the source region 22 and the drain region 23 at 6 × 10 15 ions / cm 2 , and the source region 22 and the drain region 23 are formed on both sides of the channel region 21 immediately below the gate electrode 25. Form.

その後、図11に示すように、APCVD法によって、ガラス基板11上の全面に膜厚500nmの酸化珪素膜を堆積して層間絶縁膜26を形成する。次いで、図11に示すように、ソ−ス領域22及びドレイン領域23上のゲート絶縁膜24および層間絶縁膜26にコンタクトホ−ル部を形成し、スパッタリング法によって電極材料をコンタクトホ−ル部に堆積させ、コンタクトホール部を介して電極材料とソース領域22及びドレイン領域23との間にオ−ミック接触を実現させる。この電極材料を所定形状にパターニングすることにより、引き出し電極28が形成される。
以上のようにして、nチャネル型TFT100が完成する。
Thereafter, as shown in FIG. 11, a silicon oxide film having a thickness of 500 nm is deposited on the entire surface of the glass substrate 11 by the APCVD method to form an interlayer insulating film 26. Next, as shown in FIG. 11, a contact hole portion is formed in the gate insulating film 24 and the interlayer insulating film 26 on the source region 22 and the drain region 23, and the electrode material is contact hole portion by sputtering. Then, an ohmic contact is realized between the electrode material and the source region 22 and the drain region 23 through the contact hole portion. The lead electrode 28 is formed by patterning this electrode material into a predetermined shape.
As described above, the n-channel TFT 100 is completed.

このようにして作製したnチャネル型TFT100をスイッチング素子として用いることにより、半導体装置及びその半導体装置を用いた表示装置を製造することができる。なお、上述の説明では、TFTの例示としてnチャネル型TFT100を説明したが本発明はこれに限定されない。例えば、半導体薄膜15を用いてpチャネル型TFTを作製してもよい。また、pチャネル型TFTをスイッチング素子として用いた半導体装置、及び、その半導体装置を備えた表示装置を作製してもよい。 By using the n-channel TFT 100 thus manufactured as a switching element, a semiconductor device and a display device using the semiconductor device can be manufactured. In the above description, the n-channel TFT 100 has been described as an example of the TFT, but the present invention is not limited to this. For example, a p-channel TFT may be manufactured using the semiconductor thin film 15. Further, a semiconductor device using a p-channel TFT as a switching element and a display device including the semiconductor device may be manufactured.

上述の製造方法によりnチャネル型TFTを作製し、そのキャリア移動度を測定したところ、高いキャリア移動度(270cm/V・s)を示した。更に、同一基板上に上述の製造方法でnチャネル型TFTを100個ずつ作製し、それらのキャリア移動度を測定したところ、キャリア移動度のばらつきは、それぞれ±3%以内であり小さいものであった。 When an n-channel TFT was manufactured by the above-described manufacturing method and the carrier mobility was measured, it showed high carrier mobility (270 cm 2 / V · s). Further, when 100 n-channel TFTs were manufactured on the same substrate by the above-described manufacturing method and the carrier mobility was measured, the carrier mobility variation was within ± 3% and was small. It was.

以上説明したようにして得られる膜面外方位に{114}面、レーザ光走査方位に{122}面が優先配向するように制御された多結晶珪素膜(多結晶半導体薄膜)を用いて半導体装置を製造すれば、その装置特性の向上を図ることができる。例えば、半導体装置としてトランジスタを製造すると、キャリア移動度を大きくすることができ、また、閾値電圧を小さくすることが可能である。さらに、同一基板上に複数のトランジスタを製造した場合に、各トランジスタ間の特性のばらつきを小さくすることが可能である。 A semiconductor using a polycrystalline silicon film (polycrystalline semiconductor thin film) controlled so that the {114} plane and the {122} plane in the laser beam scanning direction are preferentially oriented as described above. If a device is manufactured, the device characteristics can be improved. For example, when a transistor is manufactured as a semiconductor device, carrier mobility can be increased and the threshold voltage can be decreased. Further, when a plurality of transistors are manufactured on the same substrate, it is possible to reduce variation in characteristics between the transistors.

(比較例1)
ガラス基板上に、プラズマCVD法を用いて膜厚200nmのSiO膜を形成し、その上に膜厚50nmの非晶質珪素膜を形成した。その後、Xe−Clエキシマレーザ(波長308nm)を用いて150mm×1mmの線状ビームを300mJ/cmのエネルギー密度で、ステップピッチを10μmとして一方位に1ショットずつ走査する。これにより、非晶質珪素膜を結晶化させて多結晶珪素膜とする。この場合の多結晶珪素膜は、多結晶珪素膜の膜面と平行に{100}面を有する結晶が優先的に形成されている。その後、Nd:YVO4(2ω、波長532nm)の連続発振レーザによってエネルギー5Wビーム径400μm×20μm、走査速度20cm/秒で基板面内方位の一方位に走査する。このようにして作成した半導体薄膜を、その後の工程は実施形態1と同様にnチャネル型TFTを作成して、キャリア移動度を測定したところ、その最大値が200cm/V・sであり、キャリア移動度のばらつきは±15%であった。
(Comparative Example 1)
A 200 nm-thickness SiO 2 film was formed on a glass substrate by plasma CVD, and an amorphous silicon film having a thickness of 50 nm was formed thereon. After that, using a Xe-Cl excimer laser (wavelength 308 nm), a 150 mm × 1 mm linear beam is scanned at an energy density of 300 mJ / cm 2 and a step pitch of 10 μm one shot at one position. Thereby, the amorphous silicon film is crystallized to form a polycrystalline silicon film. In this case, the polycrystalline silicon film is preferentially formed with crystals having {100} planes parallel to the film surface of the polycrystalline silicon film. Thereafter, scanning is performed in one direction on the substrate surface with an energy of 5 W beam diameter of 400 μm × 20 μm and a scanning speed of 20 cm / second by a continuous wave laser of Nd: YVO 4 (2ω, wavelength 532 nm). The semiconductor thin film thus prepared was processed in the same manner as in the first embodiment to form an n-channel TFT and the carrier mobility was measured. The maximum value was 200 cm 2 / V · s, The variation in carrier mobility was ± 15%.

以上の結果により、本願発明に係る製造方法によって製造された多結晶半導体薄膜を備えたTFTは、従来の製造方法で製造されたものと比べてより高い移動度を示し、かつ、キャリア移動度のばらつきもより小さくなることがわかる。 Based on the above results, the TFT including the polycrystalline semiconductor thin film manufactured by the manufacturing method according to the present invention exhibits higher mobility than that manufactured by the conventional manufacturing method, and the carrier mobility is high. It can be seen that the variation is also smaller.

実施形態1に係る半導体薄膜の製造工程において、(a)は結晶化工程前の構造を示す断面模式図であり、(b)は結晶化工程後、結晶成長工程前の構造を示す断面模式図であり、(c)は結晶成長工程後の構造を示す断面模式図である。In the manufacturing process of the semiconductor thin film according to the first embodiment, (a) is a schematic cross-sectional view showing the structure before the crystallization process, and (b) is a schematic cross-sectional view showing the structure after the crystallization process and before the crystal growth process. (C) is a schematic cross-sectional view showing the structure after the crystal growth step. 実施形態1に係る半導体薄膜の製造工程において、レーザ光を照射する工程を示す平面模式図である。FIG. 5 is a schematic plan view showing a step of irradiating laser light in the manufacturing process of the semiconductor thin film according to Embodiment 1. 実施形態1に係る半導体薄膜の製造工程において、(a)はEBSP法によって測定した結晶化工程後の多結晶珪素膜の結晶粒界を示す図である。(b)はEBSP法によって測定した結晶化工程後の多結晶珪素膜を結晶方位の相違によって色分けした図である。In the manufacturing process of the semiconductor thin film which concerns on Embodiment 1, (a) is a figure which shows the crystal grain boundary of the polycrystalline silicon film after the crystallization process measured by EBSP method. (B) is the figure which color-coded the polycrystalline silicon film after the crystallization process measured by EBSP method by the difference in crystal orientation. 実施形態1に係る半導体薄膜の製造工程において、(a)は図3(b)中の灰色領域Aに含まれる結晶粒における〈101〉の極点図である。(b)は図3(b)中の灰色領域Aに含まれる結晶粒における〈100〉の極点図である。(A) is a pole figure of <101> in the crystal grain contained in the gray area | region A in FIG.3 (b) in the manufacturing process of the semiconductor thin film which concerns on Embodiment 1. FIG. FIG. 3B is a pole figure of <100> in the crystal grains included in the gray region A in FIG. 実施形態1に係る半導体薄膜の製造工程において、(a)は図3(b)中の白色領域Bに含まれる結晶粒における〈101〉の極点図である。(b)は図3(b)中の白色領域Bに含まれる結晶粒における〈100〉の極点図である。(A) is a pole figure of <101> in the crystal grain contained in the white area | region B in FIG.3 (b) in the manufacturing process of the semiconductor thin film which concerns on Embodiment 1. FIG. (B) is a pole figure of <100> in the crystal grains included in the white region B in FIG. 3 (b). 実施形態1に係る半導体薄膜の製造工程において、EBSP法によって測定した結晶成長工程後の半導体薄膜の結晶粒界を示す図である。In the manufacturing process of the semiconductor thin film which concerns on Embodiment 1, it is a figure which shows the crystal grain boundary of the semiconductor thin film after the crystal growth process measured by EBSP method. 実施形態1に係る半導体薄膜の製造工程において、(a)は半導体薄膜中に含まれる結晶粒における〈101〉の極点図である。(b)は、半導体薄膜中に含まれる結晶粒における〈100〉の極点図である。(A) is a pole figure of <101> in the crystal grain contained in a semiconductor thin film in the manufacturing process of the semiconductor thin film which concerns on Embodiment 1. FIG. (B) is a pole figure of <100> in the crystal grains contained in the semiconductor thin film. 実施形態1に係るnチャネル型TFTの製造工程において、レーザ光の走査方位とTFTを構成するソース領域、チャネル領域及びドレイン領域との関係を示す平面模式図である。FIG. 4 is a schematic plan view showing a relationship between a scanning direction of laser light and a source region, a channel region, and a drain region that constitute a TFT in a manufacturing process of an n-channel TFT according to Embodiment 1. 実施形態1に係るnチャネル型TFTの製造工程において、ゲート絶縁膜を形成した後の構造を示す断面模式図である。FIG. 4 is a schematic cross-sectional view showing the structure after forming a gate insulating film in the manufacturing process of the n-channel TFT according to the first embodiment. (a)は、実施形態1に係るnチャネル型TFTの製造工程において、ゲート電極を構成するアルミニウム膜をパターニングする前の層間絶縁膜にコンタクトホールを形成する前の構造を示す断面模式図である。(b)は、ゲート電極を形成した後の構造を示す断面模式図である。FIG. 5A is a schematic cross-sectional view showing a structure before forming a contact hole in an interlayer insulating film before patterning an aluminum film constituting a gate electrode in the manufacturing process of the n-channel TFT according to the first embodiment. . (B) is a cross-sectional schematic diagram which shows the structure after forming a gate electrode. 実施形態1に係るnチャネル型TFTの製造工程において、層間絶縁膜にコンタクトホールを形成する前の構造を示す断面模式図である。6 is a schematic cross-sectional view showing a structure before forming a contact hole in an interlayer insulating film in the manufacturing process of the n-channel TFT according to Embodiment 1. FIG. 実施形態1に係るnチャネル型TFTの構成を示す断面模式図である。2 is a schematic cross-sectional view illustrating a configuration of an n-channel TFT according to Embodiment 1. FIG.

符号の説明Explanation of symbols

11:ガラス基板
12:酸化珪素膜
13:非晶質珪素膜
14:結晶化工程後の多結晶珪素膜
15:結晶成長工程後の多結晶珪素膜
16:酸化珪素保護膜
20:nチャネル型TFT半導体層
21:nチャネル型TFTチャンネル領域
22:nチャネル型TFTソース領域
23:nチャネル型TFTドレイン領域
24:ゲート絶縁膜
25:ゲート電極
25a:アルミニウム膜
26:層間絶縁膜
28:引き出し電極
29:レーザ照射形状
100:薄膜トランジスタ
A:結晶化工程後の多結晶珪素膜のうち、膜面外結晶方位が〈101〉で、かつレーザ光走査方位が〈100〉である結晶粒が存在する領域。
B:結晶化工程後の多結晶珪素膜のうち、膜面外結晶方位が〈114〉で、かつレーザ光走査方位が〈122〉である結晶粒が存在する領域。
11: Glass substrate 12: Silicon oxide film 13: Amorphous silicon film 14: Polycrystalline silicon film 15 after crystallization process 15: Polycrystalline silicon film 16 after crystal growth process 16: Silicon oxide protective film 20: n-channel TFT Semiconductor layer 21: n-channel TFT channel region 22: n-channel TFT source region 23: n-channel TFT drain region 24: gate insulating film 25: gate electrode 25a: aluminum film 26: interlayer insulating film 28: extraction electrode 29: Laser irradiation shape 100: Thin film transistor A: A region in the polycrystalline silicon film after the crystallization step where crystal grains having an out-of-plane crystal orientation of <101> and a laser beam scanning orientation of <100> exist.
B: A region in the polycrystalline silicon film after the crystallization step where crystal grains having an out-of-plane crystal orientation of <114> and a laser beam scanning orientation of <122> are present.

Claims (19)

基板上に半導体薄膜を製造する方法であって、
該製造方法は、基板上に形成された非晶質珪素膜に対して、該非晶質珪素膜の膜面内の一方位に結晶化エネルギーを付与していくことにより、{101}面が膜面と平行でありかつ〈100〉方位が結晶化エネルギーを付与していく方位と平行である第一結晶粒、及び、{114}面が膜面と平行でありかつ〈122〉方位が結晶化エネルギーを付与していく方位と平行である第二結晶粒で構成された多結晶珪素膜を形成する結晶化工程と、
該多結晶珪素膜に結晶成長エネルギーを付与することにより、第一結晶粒を消失させ、第二結晶粒を大きくする結晶成長工程とを含むことを特徴とする半導体薄膜の製造方法。
A method of manufacturing a semiconductor thin film on a substrate,
The manufacturing method applies a crystallization energy to an amorphous silicon film formed on a substrate in one direction within the film surface of the amorphous silicon film, so that the {101} plane is a film. A first crystal grain that is parallel to the plane and parallel to the orientation in which the <100> orientation imparts crystallization energy, and the {114} plane is parallel to the film plane and the <122> orientation is crystallized A crystallization step of forming a polycrystalline silicon film composed of second crystal grains parallel to the orientation to which energy is applied;
A method for producing a semiconductor thin film, comprising: a crystal growth step in which crystal growth energy is applied to the polycrystalline silicon film so that the first crystal grains disappear and the second crystal grains are enlarged.
前記結晶化工程は、連続発振レーザ光を照射することで結晶化エネルギーを付与していくものであることを特徴とする請求項1記載の半導体薄膜の製造方法。 2. The method of manufacturing a semiconductor thin film according to claim 1, wherein in the crystallization step, crystallization energy is applied by irradiating a continuous wave laser beam. 前記連続発振レーザ光は、固体レーザ光であることを特徴とする請求項2記載の半導体薄膜の製造方法。 3. The method of manufacturing a semiconductor thin film according to claim 2, wherein the continuous wave laser beam is a solid-state laser beam. 前記固体レーザ光は、イットリウム・アルミニウム・ガーネットレーザの第2高調波であることを特徴とする請求項3記載の半導体薄膜の製造方法。 4. The method of manufacturing a semiconductor thin film according to claim 3, wherein the solid-state laser light is a second harmonic of an yttrium, aluminum, and garnet laser. 前記連続発振レーザ光は、強度が10.0〜25.0Wであることを特徴とする請求項2〜4のいずれかに記載の半導体薄膜の製造方法。 The method of manufacturing a semiconductor thin film according to any one of claims 2 to 4, wherein the continuous wave laser beam has an intensity of 10.0 to 25.0 W. 前記結晶化工程は、結晶化エネルギーを付与していく速度が1.0〜3.0m/sであることを特徴とする請求項1〜5のいずれかに記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 1, wherein the crystallization step has a rate of applying crystallization energy of 1.0 to 3.0 m / s. 前記半導体薄膜は、薄膜トランジスタの半導体層に用いられるものであり、
前記結晶化工程は、結晶化エネルギーを付与していく方位が、半導体層のソース領域、チャネル領域及びドレイン領域をこの順に結ぶ直線方位と平行なものであることを特徴とする請求項1〜6のいずれかに記載の半導体薄膜の製造方法。
The semiconductor thin film is used for a semiconductor layer of a thin film transistor,
7. The crystallizing step is characterized in that the orientation in which crystallization energy is applied is parallel to a linear orientation connecting the source region, the channel region, and the drain region of the semiconductor layer in this order. The manufacturing method of the semiconductor thin film in any one of.
前記結晶成長工程は、連続発振レーザ光を照射することによって結晶成長エネルギーを付与するものであることを特徴とする請求項1〜7のいずれかに記載の半導体薄膜の製造方法。 The method for producing a semiconductor thin film according to claim 1, wherein the crystal growth step imparts crystal growth energy by irradiating a continuous wave laser beam. 前記結晶成長工程に用いる連続発振レーザ光は、固体レーザ光であることを特徴とする請求項8記載の半導体薄膜の製造方法。 9. The method for producing a semiconductor thin film according to claim 8, wherein the continuous wave laser beam used in the crystal growth step is a solid-state laser beam. 前記結晶成長工程に用いる固体レーザ光は、イットリウム・アルミニウム・ガーネットレーザの第2高調波であることを特徴とする請求項9記載の半導体薄膜の製造方法。 10. The method for producing a semiconductor thin film according to claim 9, wherein the solid-state laser light used in the crystal growth step is a second harmonic of an yttrium aluminum garnet laser. 前記結晶成長工程に用いる連続発振レーザ光は、強度が3.0〜9.5Wであることを特徴とする請求項8〜10のいずれかに記載の半導体薄膜の製造方法。 The method of manufacturing a semiconductor thin film according to any one of claims 8 to 10, wherein the continuous wave laser beam used in the crystal growth step has an intensity of 3.0 to 9.5 W. 前記結晶成長工程は、基板上に形成された多結晶珪素膜に対して、該多結晶珪素膜の面内の一方位に結晶成長エネルギーを付与していくものであることを特徴とする請求項1〜11のいずれかに記載の半導体薄膜の製造方法。 The crystal growth step is characterized in that crystal growth energy is applied to a polycrystalline silicon film formed on a substrate in one direction in a plane of the polycrystalline silicon film. The manufacturing method of the semiconductor thin film in any one of 1-11. 前記結晶成長工程は、結晶成長エネルギーを付与していく速度が0.5〜2.0m/sであることを特徴とする請求項12記載の半導体薄膜の製造方法。 13. The method for producing a semiconductor thin film according to claim 12, wherein the crystal growth step has a rate of applying crystal growth energy of 0.5 to 2.0 m / s. 前記非晶質珪素膜は、膜厚が30〜100nmであることを特徴とする請求項1〜13のいずれかに記載の半導体薄膜の製造方法。 The method of manufacturing a semiconductor thin film according to claim 1, wherein the amorphous silicon film has a thickness of 30 to 100 nm. 請求項1〜14のいずれかに記載の半導体薄膜の製造方法を用いることを特徴とする薄膜トランジスタの製造方法。 A method for producing a thin film transistor, wherein the method for producing a semiconductor thin film according to claim 1 is used. 請求項1〜14のいずれかに記載の半導体薄膜の製造方法を用いて製造されたことを特徴とする半導体薄膜。 A semiconductor thin film manufactured using the method for manufacturing a semiconductor thin film according to claim 1. 請求項16記載の半導体薄膜を半導体層として備えることを特徴とする薄膜トランジスタ。 A thin film transistor comprising the semiconductor thin film according to claim 16 as a semiconductor layer. 請求項17記載の薄膜トランジスタを備えることを特徴とする表示装置。 A display device comprising the thin film transistor according to claim 17. 基板上に配置された半導体薄膜であって、
該半導体薄膜は、{114}面が膜面と平行でありかつ〈122〉方位が膜面内の一方位を向く結晶粒で構成されることを特徴とする半導体薄膜。
A semiconductor thin film disposed on a substrate,
The semiconductor thin film is composed of crystal grains whose {114} plane is parallel to the film plane and whose <122> orientation is oriented in one direction in the film plane.
JP2007282217A 2007-10-30 2007-10-30 Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device Pending JP2009111179A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007282217A JP2009111179A (en) 2007-10-30 2007-10-30 Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007282217A JP2009111179A (en) 2007-10-30 2007-10-30 Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device

Publications (1)

Publication Number Publication Date
JP2009111179A true JP2009111179A (en) 2009-05-21

Family

ID=40779346

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007282217A Pending JP2009111179A (en) 2007-10-30 2007-10-30 Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device

Country Status (1)

Country Link
JP (1) JP2009111179A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033718A1 (en) * 2009-09-17 2011-03-24 パナソニック株式会社 Method for forming a crystalline silicon film, and thin-film transistor and display device using said method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011033718A1 (en) * 2009-09-17 2011-03-24 パナソニック株式会社 Method for forming a crystalline silicon film, and thin-film transistor and display device using said method
US8785302B2 (en) 2009-09-17 2014-07-22 Panasonic Corporation Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film

Similar Documents

Publication Publication Date Title
US7364992B2 (en) Method of forming polycrystalline silicon thin film and method of manufacturing thin film transistor using the method
JP4164360B2 (en) Manufacturing method of semiconductor device
JP4323724B2 (en) Manufacturing method of semiconductor device
US7199399B2 (en) Thin film transistor, thin film transistor substrate, and methods for manufacturing the same
US10559600B2 (en) Thin film transistor, display device and method for producing thin film transistor
JP2010145984A (en) Organic electroluminescent display device and method of manufacturing the same
JP4169073B2 (en) Thin film semiconductor device and method for manufacturing thin film semiconductor device
US7557050B2 (en) Method of manufacturing polysilicon thin film and method of manufacturing thin film transistor having the same
JP2005197656A (en) Method for forming polycrystalline silicon film
TWI285783B (en) Poly silicon layer structure and forming method thereof
US8471255B2 (en) Bottom-gate thin-film transistor having a multilayered channel and method for manufacturing same
JP2009111179A (en) Method of manufacturing semiconductor thin film, method of manufacturing thin-film transistor, semiconductor thin film, thin-film transistor, and display device
WO2004066372A1 (en) Crystallized semiconductor device, method for producing same and crystallization apparatus
WO2019037210A1 (en) Low temperature polysilicon array substrate, manufacturing method therefor, and display panel using same
KR101276150B1 (en) Process and system for laser annealing and laser-annealed semiconductor film
KR100761345B1 (en) Method of manufacturing a crystalloid silicone
JP2005005381A (en) Method of manufacturing crystalline semiconductor material and semiconductor device
KR100860007B1 (en) Thin Film Transistor, The Fabricating Method Of Thin Film Transistor, Organic Light Emitting Display Device and The Fabricating Method of Organic Light Emitting Display Device
JP2003151904A (en) Crystallizing method of semiconductor thin film, the semiconductor thin film, and thin-film semiconductor device
KR100504488B1 (en) Method for Fabrication poly silicon thin film having low-temperrature using Metal Induced Crystalization method
WO2004102647A1 (en) Method for crystallizing semiconductor thin film
JP2010041016A (en) Semiconductor device
JP2008311287A (en) Thin film transistor and its manufacturing method
JP2008311494A (en) Manufacturing method of crystalline semiconductor film, and laser device
JP2009194348A (en) Method of manufacturing semiconductor