JP2009105990A - Block noise detector and detection method, and block noise eliminating device and eliminating method - Google Patents

Block noise detector and detection method, and block noise eliminating device and eliminating method Download PDF

Info

Publication number
JP2009105990A
JP2009105990A JP2009034871A JP2009034871A JP2009105990A JP 2009105990 A JP2009105990 A JP 2009105990A JP 2009034871 A JP2009034871 A JP 2009034871A JP 2009034871 A JP2009034871 A JP 2009034871A JP 2009105990 A JP2009105990 A JP 2009105990A
Authority
JP
Japan
Prior art keywords
signal
phase
output
input
block noise
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009034871A
Other languages
Japanese (ja)
Other versions
JP4749473B2 (en
Inventor
Ryosuke Namiki
亮介 並木
Akihiro Nagase
章裕 長瀬
Hideki Yoshii
秀樹 吉井
Shuichi Kagawa
周一 香川
Jun Someya
潤 染谷
Hiroaki Sugiura
博明 杉浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2009034871A priority Critical patent/JP4749473B2/en
Publication of JP2009105990A publication Critical patent/JP2009105990A/en
Application granted granted Critical
Publication of JP4749473B2 publication Critical patent/JP4749473B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Picture Signal Circuits (AREA)
  • Color Television Systems (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a block noise detector with a comparatively simplified structure that determines a block boundary (BLB) to be an edge even if signal fluctuation is great at only one side of the block boundary (BLB). <P>SOLUTION: The block noise detector includes a spatial difference comparator (101) to output a spatial difference comparison determination signal (SDJ) based on results of the comparison of a plurality of adjacent spatial differences obtained by calculating spatial differences between adjacent pixels according to an inputted video signal (Va), a phase accumulator (102) to output accumulated value signals (CAV0-CAV7) by counting the spatial difference comparison determination signal (SDJ) for each phase, and a maximum accumulated phase detector (103) to output a phase corresponding to the maximum accumulated value signal (MAS) of the accumulated value signal whose value is the maximum as the maximum accumulated phase signal (MAS). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、映像信号を複数のブロックに分割した後に符号化し伝送あるいは記録したものを復号化した際に生じるブロックノイズに対する映像信号処理技術に関するものである。   The present invention relates to a video signal processing technique for block noise generated when a video signal is divided into a plurality of blocks and then encoded, transmitted or recorded, and decoded.

従来のブロック歪検出装置では、ブロック歪検出装置を構成するブロックエッジ判定回路で、注目している輝度信号差分値がその左右周辺の輝度信号差分値の平均の係数倍より大きい時に、エッジと判定していた。また、ブロック歪検出装置を構成する境界特定手段が垂直同期信号に同期したタイミングで、ブロック境界を特定していた(例えば特許文献1)。   In the conventional block distortion detection device, the block edge determination circuit constituting the block distortion detection device determines an edge when the luminance signal difference value of interest is larger than the average coefficient multiple of the luminance signal difference values around the left and right sides. Was. In addition, the block boundary is specified at the timing when the boundary specifying means constituting the block distortion detection device is synchronized with the vertical synchronization signal (for example, Patent Document 1).

再公表特許WO2005/004489号(6頁4行目〜11行目、図1〜図3)Republished patent WO2005 / 004489 (page 6, line 4 to line 11, FIGS. 1 to 3)

従来のブロック歪検出装置では、エッジ判定の際に、注目している信号差分値とその左右周辺の信号差分値とを左右同時に比較するので、例えば、ブロック境界の右側において信号変化が小さく、左側において信号変化が大きい時に、ブロック境界をエッジと判定しないという問題があった。   In the conventional block distortion detection device, when the edge is determined, the signal difference value of interest and the signal difference values around the left and right sides thereof are compared simultaneously on the left and right. For example, the signal change is small on the right side of the block boundary and the left side When the signal change is large, the block boundary is not determined as an edge.

また、従来のブロック歪検出装置では、垂直同期信号に同期したタイミングで、ブロック境界を特定するので、1フレームに対するブロック境界を特定する。このため、ブロック歪検出装置を構成するエッジ回数カウンタのビット数が大きくなり、ブロック歪検出装置の回路規模が大きくなるという問題があった。さらに、1フレームに対するブロック境界を特定するため、ブロック歪検出装置を用いてブロック歪除去装置を構成する際に、ブロック歪検出結果をふまえてブロック歪除去処理を行うには、回路規模の大きなフレーム記憶回路を必要とするという問題があった。   Further, in the conventional block distortion detection device, the block boundary is specified at the timing synchronized with the vertical synchronization signal, and therefore the block boundary for one frame is specified. For this reason, there has been a problem that the number of bits of the edge number counter constituting the block distortion detection device becomes large and the circuit scale of the block distortion detection device becomes large. Furthermore, in order to specify a block boundary for one frame, when configuring a block distortion removal apparatus using a block distortion detection apparatus, in order to perform block distortion removal processing based on the block distortion detection result, There was a problem of requiring a memory circuit.

この発明は、上記のような問題点を解決するためになされたものであり、ブロック境界の一方の側のみで信号変化が大きい時にもブロック境界をエッジと判定することができ、回路規模が小さくても検出精度の高いブロックノイズ検出装置を実現することを目的としている。   The present invention has been made to solve the above-described problems. Even when the signal change is large only on one side of the block boundary, the block boundary can be determined as an edge, and the circuit scale is small. However, an object of the present invention is to realize a block noise detection device with high detection accuracy.

この発明のブロックノイズ検出装置は、
入力映像信号を受信してブロック境界を検出して出力するブロックノイズ検出装置であって、
上記入力映像信号に対して、隣接画素間の空間差分を算出して出力する空間差分算出部と、注目している空間差分とその左右周辺の空間差分を左右別々に比較した結果から、空間差分比較判定信号を出力する空間差分比較判定部とを備えた空間差分比較部と、
上記空間差分比較判定信号を位相毎にカウントして、それぞれの位相に対応するカウント値を累積値信号として上記入力映像信号の水平同期信号に同期したタイミングで出力する複数個のカウンタを備えた位相累積部と、
複数個の上記累積値信号の値のうち、値が最大である累積値信号を最大累積値信号として出力し、上記値が最大である上記累積値信号に対応する位相を最大累積時位相信号として出力する最大累積値検出部を備えた最大累積時位相検出部とを備え、
上記最大累積時位相信号に基づいて、検出されたブロック境界の位置を示す検出ブロック位相信号を出力する。
The block noise detection device of the present invention is
A block noise detection device that receives an input video signal, detects a block boundary, and outputs the block boundary,
A spatial difference calculation unit that calculates and outputs a spatial difference between adjacent pixels with respect to the input video signal, and a spatial difference obtained by comparing the spatial difference of interest and the spatial difference between the left and right sides separately from the left and right. A spatial difference comparison unit including a spatial difference comparison determination unit that outputs a comparison determination signal;
A phase provided with a plurality of counters that counts the spatial difference comparison determination signal for each phase and outputs a count value corresponding to each phase as a cumulative value signal at a timing synchronized with the horizontal synchronization signal of the input video signal Cumulative part,
A cumulative value signal having a maximum value among the plurality of cumulative value signals is output as a maximum cumulative value signal, and a phase corresponding to the cumulative value signal having the maximum value is set as a maximum cumulative phase signal. A maximum cumulative phase detector with a maximum cumulative value detector for output,
Based on the maximum accumulated phase signal, a detected block phase signal indicating the position of the detected block boundary is output.

この発明によれば、空間差分比較判定の際に、注目している空間差分とその左右周辺の空間差分を左右別々に比較して、かつ、検出ブロック位相信号を出力する際に、水平同期信号に同期したタイミングで出力し、1フレームを構成するライン毎にブロックノイズ検出を行うことで、ブロック境界の一方の側のみで信号変化が大きい時にもブロック境界をエッジと判定することができ、回路規模が小さくても検出精度の高いブロックノイズ検出装置を実現することができる。   According to the present invention, in the spatial difference comparison determination, the horizontal difference signal is compared with the spatial difference of interest and the left and right peripheral spatial differences separately, and when the detection block phase signal is output. The block boundary is detected as an edge even when the signal change is large only on one side of the block boundary by performing block noise detection for each line constituting one frame. Even if the scale is small, a block noise detection device with high detection accuracy can be realized.

この発明の実施の形態1であるブロックノイズ検出装置100を示すブロック図である。It is a block diagram which shows the block noise detection apparatus 100 which is Embodiment 1 of this invention. ブロックノイズ検出装置100を構成する空間差分比較部101を示すブロック図である。3 is a block diagram showing a spatial difference comparison unit 101 that constitutes the block noise detection apparatus 100. FIG. (a)乃至(c)は、ブロックノイズ検出装置100を構成する空間差分比較部101の動作を示すタイムチャートである。(A) thru | or (c) are time charts which show operation | movement of the spatial difference comparison part 101 which comprises the block noise detection apparatus 100. FIG. (a)乃至(c)は、ブロックノイズ検出装置100を構成する空間差分比較部101の動作を示すタイムチャートである。(A) thru | or (c) are time charts which show operation | movement of the spatial difference comparison part 101 which comprises the block noise detection apparatus 100. FIG. ブロックノイズ検出装置100を構成する位相累積部102を示すブロック図である。2 is a block diagram showing a phase accumulating unit 102 constituting the block noise detecting apparatus 100. FIG. (a)乃至(j)は、ブロックノイズ検出装置100を構成する位相累積部102の動作を示すタイムチャートである。(A) thru | or (j) are time charts which show operation | movement of the phase accumulation part 102 which comprises the block noise detection apparatus 100. FIG. ブロックノイズ検出装置100を構成する最大累積時位相検出部103を示すブロック図である。FIG. 3 is a block diagram showing a maximum accumulation phase detection unit 103 constituting the block noise detection device 100. 実施の形態1のブロックノイズ検出装置100を用いて構成したブロックノイズ除去装置200を示すブロック図である。It is a block diagram which shows the block noise removal apparatus 200 comprised using the block noise detection apparatus 100 of Embodiment 1. FIG. ブロックノイズ除去装置200を構成する水平平滑化部203を示すブロック図である。It is a block diagram which shows the horizontal smoothing part 203 which comprises the block noise removal apparatus 200. FIG. (a)乃至(e)は、ブロックノイズ除去装置200を構成する水平平滑化部203の動作を示すタイムチャートである。(A) thru | or (e) are time charts which show operation | movement of the horizontal smoothing part 203 which comprises the block noise removal apparatus 200. FIG. 図9の平滑化処理部233の一例を示すブロック図である。It is a block diagram which shows an example of the smoothing process part 233 of FIG. この発明の実施の形態2であるブロックノイズ検出装置300を示すブロック図である。It is a block diagram which shows the block noise detection apparatus 300 which is Embodiment 2 of this invention. ブロックノイズ検出装置300を構成する位相相互判定部104を示すブロック図である。FIG. 4 is a block diagram showing a phase mutual determination unit 104 constituting the block noise detection device 300. (a)乃至(k)は、ブロックノイズ検出装置300を構成する位相相互判定部104の動作を示すタイムチャートである。(A) thru | or (k) are time charts which show operation | movement of the phase mutual determination part 104 which comprises the block noise detection apparatus 300. FIG. 実施の形態2のブロックノイズ検出装置300を用いて構成したブロックノイズ除去装置400を示すブロック図である。It is a block diagram which shows the block noise removal apparatus 400 comprised using the block noise detection apparatus 300 of Embodiment 2. FIG. この発明の実施の形態3であるブロックノイズ検出装置500を示すブロック図である。It is a block diagram which shows the block noise detection apparatus 500 which is Embodiment 3 of this invention. この発明の実施の形態4であるブロックノイズ検出装置600を示すブロック図である。It is a block diagram which shows the block noise detection apparatus 600 which is Embodiment 4 of this invention. この発明の実施の形態5であるブロックノイズ検出装置700を示すブロック図である。It is a block diagram which shows the block noise detection apparatus 700 which is Embodiment 5 of this invention. ブロックノイズ検出装置700を構成する色差信号水平平滑化部701を示すブロック図である。5 is a block diagram showing a color difference signal horizontal smoothing unit 701 constituting the block noise detection device 700. FIG. 図19の色差信号平滑化処理部702の一例を示すブロック図である。FIG. 20 is a block diagram illustrating an example of a color difference signal smoothing processing unit 702 in FIG. 19. (a)乃至(d)は、平滑化処理部233と色差信号平滑化処理部702の動作を示すタイムチャートである。(A) thru | or (d) are time charts which show operation | movement of the smoothing process part 233 and the color difference signal smoothing process part 702. FIG. この発明の実施の形態6であるブロックノイズ検出装置800を示すブロック図である。It is a block diagram which shows the block noise detection apparatus 800 which is Embodiment 6 of this invention.

以下、本発明のブロックノイズ検出装置及び該ブロックノイズ検出装置を備えたブロックノイズ除去装置について説明する。本発明のブロックノイズ検出装置は、所定の矩形ブロック単位で圧縮伸張処理された映像信号におけるブロックノイズを検出するためのものであり、以下に詳述する例では、ブロックの水平方向のサイズは8画素であるものとする。   Hereinafter, a block noise detection device of the present invention and a block noise removal device including the block noise detection device will be described. The block noise detection apparatus of the present invention is for detecting block noise in a video signal compressed and expanded in units of a predetermined rectangular block. In the example described in detail below, the horizontal size of a block is 8. Assume that it is a pixel.

実施の形態1.
図1はこの発明の実施の形態1であるブロックノイズ検出装置100を示すものである。図示のブロックノイズ検出装置100は、空間差分比較部101と、位相累積部102と、最大累積時位相検出部103と、制御部109を有する。
Embodiment 1 FIG.
FIG. 1 shows a block noise detection apparatus 100 according to Embodiment 1 of the present invention. The illustrated block noise detection apparatus 100 includes a spatial difference comparison unit 101, a phase accumulation unit 102, a maximum accumulation phase detection unit 103, and a control unit 109.

入力映像信号Vaは、空間差分比較部101に供給されるが、この際、制御部109により入力映像信号Va中の水平同期信号Hsyncが抽出されて、これらが位相累積部102に供給される。   The input video signal Va is supplied to the spatial difference comparison unit 101. At this time, the control unit 109 extracts the horizontal synchronization signal Hsync from the input video signal Va and supplies it to the phase accumulation unit 102.

また、制御部109において、水平同期信号Hsyncに同期して、画素サンプリング周期に等しい周期の画素クロックCLKHが発生され、位相累積部102に供給される。   Further, in the control unit 109, a pixel clock CLKH having a period equal to the pixel sampling period is generated in synchronization with the horizontal synchronization signal Hsync and supplied to the phase accumulating unit 102.

なお、制御部109では、垂直同期信号Vsyncも抽出され、垂直同期信号Vsyncと水平同期信号Hsyncは、空間差分比較部101及び最大累積時位相検出部103の制御にも用いられるが、その詳細は省略する。   The control unit 109 also extracts the vertical synchronization signal Vsync, and the vertical synchronization signal Vsync and the horizontal synchronization signal Hsync are also used for control of the spatial difference comparison unit 101 and the maximum accumulation time phase detection unit 103, but the details are as follows. Omitted.

空間差分比較部101は、入力された入力映像信号Vaの空間差分を算出し、算出した空間差分に対して、隣接する複数の空間差分の比較判定を行い、判定結果を空間差分比較判定信号SDJとして位相累積部102に出力する。   The spatial difference comparison unit 101 calculates a spatial difference of the input video signal Va that has been input, compares the calculated spatial difference with a plurality of adjacent spatial differences, and determines the determination result as a spatial difference comparison determination signal SDJ. To the phase accumulating unit 102.

位相累積部102は、入力された空間差分比較判定信号SDJを空間方向の位相毎に(即ち、水平方向のブロックサイズに一致する、8個の相連続する画素を1周期とする8個の位相毎に)累積して、1ライン分の累積結果を、(8個の位相にそれぞれ対応する)
8個の累積値信号CAV0〜CAV7として最大累積時位相検出部103に入力映像信号Vaから抽出された水平同期信号Hsyncに同期したタイミングで出力する。
The phase accumulating unit 102 receives the input spatial difference comparison determination signal SDJ for each phase in the spatial direction (that is, eight phases having eight consecutive pixels that match the horizontal block size as one cycle. (According to each of the 8 phases).
Eight accumulated value signals CAV0 to CAV7 are output to the maximum accumulation phase detection unit 103 at a timing synchronized with the horizontal synchronization signal Hsync extracted from the input video signal Va.

最大累積時位相検出部103は、入力された8個の累積値信号CAV0〜CAV7の内、値が最大であるものに対応する位相(累積値信号が最大になる時の位相)を検出ブロック位相信号DBPとして出力する。このような累積値信号CAV0〜CAV7の内の値が最大であるものに対応する位相の検出、及び検出ブロック位相信号DBPの出力は各ライン毎に行われる。   The maximum accumulation phase detection unit 103 detects the phase corresponding to the maximum value among the eight input accumulated value signals CAV0 to CAV7 (the phase when the accumulated value signal is maximized) as the block phase. Output as signal DBP. The detection of the phase corresponding to the maximum value of the accumulated value signals CAV0 to CAV7 and the output of the detection block phase signal DBP are performed for each line.

図2はブロックノイズ検出装置100を構成する空間差分比較部101の一例を示すものである。図示の空間差分比較部101は、空間差分算出部111と、隣接空間差分保持出力部112と、空間差分比較判定部113を有する。   FIG. 2 shows an example of the spatial difference comparison unit 101 constituting the block noise detection apparatus 100. The illustrated space difference comparison unit 101 includes a space difference calculation unit 111, an adjacent space difference holding output unit 112, and a space difference comparison determination unit 113.

空間差分算出部111は、入力された入力映像信号Vaに対して、隣接画素間の階調差の絶対値を算出し、階調差を空間差分信号SPDとして隣接空間差分保持出力部112に出力する。例えば、図3(a)に示すように、ブロック境界BLBを有する階調分布の入力映像信号Vaにおいて、画素p0とp1の階調に対して、図3(b)に示すように、隣接画素間の階調差の絶対値G0を算出し、空間差分として出力する。他の画素間においても、同様に隣接画素間の階調差の絶対値を算出する。   The spatial difference calculation unit 111 calculates the absolute value of the gradation difference between adjacent pixels for the input video signal Va input, and outputs the gradation difference to the adjacent spatial difference holding output unit 112 as a spatial difference signal SPD. To do. For example, as shown in FIG. 3A, in an input video signal Va having a gradation distribution having a block boundary BLB, adjacent pixels as shown in FIG. 3B with respect to the gradations of the pixels p0 and p1. The absolute value G0 of the tone difference between them is calculated and output as a spatial difference. Similarly, the absolute value of the gradation difference between adjacent pixels is calculated between other pixels.

隣接空間差分保持出力部112は、入力された空間差分信号SPDに対して、複数のフリップフロップ等で保持し、隣接する9個の空間差分信号G1〜G9を空間差分比較判定部113に出力する。   The adjacent spatial difference holding / outputting unit 112 holds the input spatial difference signal SPD by a plurality of flip-flops and outputs nine adjacent spatial difference signals G1 to G9 to the spatial difference comparison / determination unit 113. .

空間差分比較判定部113は、入力された隣接する9個の空間差分信号G1〜G9の内、5番目の空間差分信号値G5が、1〜4番目の4個全ての空間差分信号値G1〜G4か、6〜9番目の4個全ての空間差分信号値G6〜G9のどちらかより大きい場合、空間差分比較判定信号SDJとして「1」を出力する。上記の条件を満たさない場合、空間差分比較判定信号SDJとして「0」を出力する。例えば、図3(b)に示す空間差分信号SDJでは、空間差分値G1〜G9が下記の式(1)と式(2)の両方を満たすので、図3(c)に示すように、空間差分比較判定信号SDJとして「1」を出力する。
G5>MAX(G1,G2,G3,G4) …(1)
G5>MAX(G6,G7,G8,G9) …(2)
The spatial difference comparison / determination unit 113 has the fifth spatial difference signal value G5 out of the nine adjacent spatial difference signals G1 to G9 that are input, and all the four spatial difference signal values G1 to G1 that are the first to fourth. If it is larger than either G4 or any of the fourth to ninth spatial difference signal values G6 to G9, “1” is output as the spatial difference comparison determination signal SDJ. When the above condition is not satisfied, “0” is output as the spatial difference comparison determination signal SDJ. For example, in the spatial difference signal SDJ shown in FIG. 3B, since the spatial difference values G1 to G9 satisfy both the following expressions (1) and (2), as shown in FIG. “1” is output as the difference comparison determination signal SDJ.
G5> MAX (G1, G2, G3, G4) (1)
G5> MAX (G6, G7, G8, G9) (2)

同様に、空間差分算出部111は、図4(a)に示すように、ブロック境界BLBを有する階調分布の入力映像信号Vaに対して、図4(b)に示す空間差分信号SPDを出力し、空間差分比較判定部113は、図4(b)に示す空間差分信号SPDに対して、図4(c)に示す空間差分比較判定信号SDJを出力する。この時、図4(b)に示す空間差分SPDでは、空間差分値G1〜G9が式(1)は満たさないが、式(2)を満たすので、図4(c)に示すように、空間差分比較判定信号SDJとして「1」を出力する。   Similarly, as shown in FIG. 4A, the spatial difference calculation unit 111 outputs the spatial difference signal SPD shown in FIG. 4B with respect to the input video signal Va having a gradation distribution having the block boundary BLB. Then, the spatial difference comparison / determination unit 113 outputs a spatial difference comparison / determination signal SDJ shown in FIG. 4 (c) in response to the spatial difference signal SPD shown in FIG. 4 (b). At this time, in the spatial difference SPD shown in FIG. 4B, the spatial difference values G1 to G9 do not satisfy the expression (1), but satisfy the expression (2). Therefore, as shown in FIG. “1” is output as the difference comparison determination signal SDJ.

図4(c)では、ブロック境界BLBの位相である位相PH6の画素位置p6とp14において空間差分比較判定信号SDJが「1」であるが、ブロック境界BLB以外の位相の画素位置p4とp15でも空間差分比較判定信号SDJが「1」である。しかし、位相PH6の画素位置では常に空間差分比較判定信号SDJが「1」であるのに対し、他の位相の画素位置では時々空間差分比較判定信号SDJが「1」になり、大抵「0」である。よって、位相累積部102から出力される8個の累積値信号CAV0〜CAV7の内、累積値信号が最大になる時の位相はブロック境界BLBの位相となる。   In FIG. 4C, the spatial difference comparison determination signal SDJ is “1” at the pixel positions p6 and p14 of the phase PH6 that is the phase of the block boundary BLB, but also at the pixel positions p4 and p15 of a phase other than the block boundary BLB. The spatial difference comparison determination signal SDJ is “1”. However, while the spatial difference comparison determination signal SDJ is always “1” at the pixel position of the phase PH6, the spatial difference comparison determination signal SDJ is sometimes “1” at the pixel positions of other phases, and is often “0”. It is. Therefore, of the eight accumulated value signals CAV0 to CAV7 output from the phase accumulating unit 102, the phase when the accumulated value signal becomes the maximum is the phase of the block boundary BLB.

図5はブロックノイズ検出装置100を構成する位相累積部102の一例を示すものである。図示の位相累積部102は、位相番号出力部121と、空間差分比較判定信号振分部122と、8個のカウンタ1230〜1237を有する。   FIG. 5 shows an example of the phase accumulating unit 102 constituting the block noise detecting apparatus 100. The illustrated phase accumulation unit 102 includes a phase number output unit 121, a spatial difference comparison determination signal distribution unit 122, and eight counters 1230 to 1237.

位相番号出力部121は、水平同期信号Hsyncと同期して動作し、画素クロックCLKHをカウントすることで位相を検出し、位相PH0〜PH7を順次特定する位相番号信号PNSを空間差分比較判定信号振分部122に出力する。   The phase number output unit 121 operates in synchronization with the horizontal synchronization signal Hsync, detects the phase by counting the pixel clock CLKH, and generates the phase number signal PNS for sequentially specifying the phases PH0 to PH7. It outputs to the part 122.

例えば、位相番号出力部121は、水平同期信号Hsyncを受けたときに位相PHが特定の位相、例えばPH0であるものとし、その後画素クロックCLKHが一つ入力されるごとに位相を示す値(番号)を1ずつ増加させ、最大値PH7に達したら、初期値PH0に戻し、以下同様の処理を繰り返す。   For example, the phase number output unit 121 assumes that the phase PH is a specific phase, for example, PH0, when the horizontal synchronization signal Hsync is received, and a value (number indicating the phase every time one pixel clock CLKH is input thereafter. ) Is incremented by 1 and when the maximum value PH7 is reached, the initial value PH0 is restored, and the same processing is repeated thereafter.

空間差分比較判定信号振分部122は、入力された空間差分比較判定信号SDJを、入力された位相番号信号PNSで示される位相に応じて、カウンタ1230〜1237に振り分けて出力する。具体的には、位相番号信号PNSがある位相PHn(0≦n≦7)を示すものである場合、n番目の空間差分比較判定信号SDJをn番目のカウンタ123n(位相PHnに対応して設けられたカウンタ123n)に出力する。   The spatial difference comparison determination signal allocating unit 122 distributes the input spatial difference comparison determination signal SDJ to the counters 1230 to 1237 in accordance with the phase indicated by the input phase number signal PNS. Specifically, when the phase number signal PNS indicates a certain phase PHn (0 ≦ n ≦ 7), the nth spatial difference comparison determination signal SDJ is provided corresponding to the nth counter 123n (phase PHn). Output to the counter 123n).

例えば、空間差分比較判定信号SDJが図6(a)に示すもので、位相番号信号PNSが図6(b)に示すものである場合、画素p6の位置においては空間差分比較判定信号SDJは「1」であり、画素p6の位置においては位相番号信号PNSは位相PH6を示すものであるので、図6(c)〜図6(j)に示すように、位相PH6に対応するカウンタ1236に空間差分比較判定信号SDJとして「1」を出力する。   For example, when the spatial difference comparison determination signal SDJ is as shown in FIG. 6A and the phase number signal PNS is as shown in FIG. 6B, the spatial difference comparison determination signal SDJ at the position of the pixel p6 is “ 1 ”, and the phase number signal PNS indicates the phase PH6 at the position of the pixel p6. Therefore, as shown in FIGS. 6C to 6J, the counter 1236 corresponding to the phase PH6 has a space. “1” is output as the difference comparison determination signal SDJ.

カウンタ1230〜1237は、空間差分比較判定信号振分部122を介して入力された空間差分比較判定信号SDJを累積加算し、1ライン分の累積値を累積値信号CAV0〜CAV7として水平同期信号Hsyncに同期したタイミングで出力する。   The counters 1230 to 1237 cumulatively add the spatial difference comparison determination signal SDJ input via the spatial difference comparison determination signal allocating unit 122, and the horizontal synchronization signal Hsync with the accumulated value for one line as the accumulated value signals CAV0 to CAV7. Output at the timing synchronized with.

例えば、1ライン分の画素数がLである場合、図6(c)〜(j)に示すように、(L−1)番目の画素p(L−1)の時の累積値を表す信号を累積値信号CAV0〜CAV7として出力する。   For example, when the number of pixels for one line is L, as shown in FIGS. 6C to 6J, a signal representing an accumulated value at the (L-1) th pixel p (L-1). Are output as accumulated value signals CAV0 to CAV7.

図7はブロックノイズ検出装置100を構成する最大累積時位相検出部103の一例を示すものである。図示の最大累積時位相検出部103は、最大累積値検出部131を有する。   FIG. 7 shows an example of the maximum accumulation phase detection unit 103 constituting the block noise detection apparatus 100. The illustrated maximum accumulation phase detection unit 103 includes a maximum accumulation value detection unit 131.

最大累積値検出部131は、入力された8個の累積値信号CAV0〜CAV7の値を比較し、値が最大である累積値信号を最大累積値信号MASとして出力し、値が最大である累積値信号(CAVm)に対応する位相(PHm)を表す信号を最大累積時位相信号MAPとして出力する。このような累積値信号CAV0〜CAV7の内の値が最大である累積値信号を最大累積値信号MASとして出力する処理、及び値が最大である累積値信号(CAVm)に対応する位相(PHm)を表す信号を最大累積時位相信号MAPとして出力する処理は、各ライン毎に行われる。   The maximum cumulative value detection unit 131 compares the values of the eight input cumulative value signals CAV0 to CAV7, outputs the maximum cumulative value signal as the maximum cumulative value signal MAS, and accumulates the maximum value. A signal representing the phase (PHm) corresponding to the value signal (CAVm) is output as the maximum accumulated phase signal MAP. The process of outputting the cumulative value signal having the maximum value among the cumulative value signals CAV0 to CAV7 as the maximum cumulative value signal MAS, and the phase (PHm) corresponding to the cumulative value signal (CAVm) having the maximum value The process of outputting the signal representing the maximum accumulated phase signal MAP is performed for each line.

実施の形態1では、最大累積値検出部131から出力された最大累積時位相信号MAPを検出ブロック位相信号DBPとしている。   In the first embodiment, the maximum accumulation phase signal MAP output from the maximum accumulation value detection unit 131 is used as the detection block phase signal DBP.

図8は実施の形態1のブロックノイズ検出装置100を用いて構成したブロックノイズ除去装置200を示すものである。図示のブロックノイズ除去装置200は、水平ブロックノイズ検出装置201と、ラインメモリ202と、水平平滑化部203を有する。   FIG. 8 shows a block noise removing apparatus 200 configured using the block noise detecting apparatus 100 according to the first embodiment. The illustrated block noise removal apparatus 200 includes a horizontal block noise detection apparatus 201, a line memory 202, and a horizontal smoothing unit 203.

水平ブロックノイズ検出装置201は、図1に示したブロックノイズ検出装置100と同構成のもので、入力された入力映像信号Vaに対して、検出ブロック位相信号DBPを水平平滑化部203に出力する。   The horizontal block noise detection device 201 has the same configuration as the block noise detection device 100 shown in FIG. 1, and outputs a detection block phase signal DBP to the horizontal smoothing unit 203 with respect to the input video signal Va. .

ラインメモリ202は、入力された入力映像信号Vaを1ライン分保持した後、1ライン遅延入力映像信号Vbとして水平平滑化部203に出力する。   The line memory 202 holds the input video signal Va for one line, and then outputs it to the horizontal smoothing unit 203 as a one-line delayed input video signal Vb.

水平平滑化部203は、入力された1ライン遅延入力映像信号Vbを、当該ラインの、検出ブロック位相信号DBPで特定される位相において平滑化処理した後、出力映像信号Vdとして出力する。   The horizontal smoothing unit 203 smoothes the input one-line delayed input video signal Vb at the phase specified by the detection block phase signal DBP of the line, and then outputs it as an output video signal Vd.

図9はブロックノイズ除去装置200を構成する水平平滑化部203の一例を示すものである。図示の水平平滑化部203は、位相番号出力部231と、番号比較部232と、平滑化処理部233と、選択器234を有する。   FIG. 9 shows an example of the horizontal smoothing unit 203 constituting the block noise removing apparatus 200. The illustrated horizontal smoothing unit 203 includes a phase number output unit 231, a number comparison unit 232, a smoothing processing unit 233, and a selector 234.

位相番号出力部231は、図5に示した位相番号出力部121と同様のもので、水平ブロックノイズ検出装置201の制御部109から出力される、水平同期信号Hsync及び画素クロックCLKHを受け、水平同期信号Hsyncに同期して動作し、画素クロックCLKHをカウントすることで、位相PH0〜PH7を順次特定する位相番号信号PMSを番号比較部232に出力する。   The phase number output unit 231 is the same as the phase number output unit 121 shown in FIG. 5, and receives the horizontal synchronization signal Hsync and the pixel clock CLKH output from the control unit 109 of the horizontal block noise detection device 201, and receives the horizontal number. By operating in synchronization with the synchronization signal Hsync and counting the pixel clock CLKH, the phase number signal PMS for sequentially specifying the phases PH0 to PH7 is output to the number comparison unit 232.

番号比較部232は、入力された位相番号信号PMSと入力された検出ブロック位相信号DBPを比較し、比較結果に応じて平滑化処理判定信号FPJを選択器234に出力する。具体的には、検出ブロック位相信号DBPがある位相PHn(0≦n≦7)を示すものであり、位相番号信号PNSによって示される位相PHnが位相(n−2)から位相(n+1)までのいずれかである場合には平滑化処理判定信号FPJとして「1」を選択器234に出力し、上記の条件が満たさない場合には平滑化処理判定信号FPJとして「0」を選択器234に出力する。   The number comparison unit 232 compares the input phase number signal PMS with the input detection block phase signal DBP, and outputs a smoothing determination signal FPJ to the selector 234 according to the comparison result. Specifically, the detected block phase signal DBP indicates a certain phase PHn (0 ≦ n ≦ 7), and the phase PHn indicated by the phase number signal PNS is from phase (n−2) to phase (n + 1). In any case, “1” is output to the selector 234 as the smoothing process determination signal FPJ, and “0” is output to the selector 234 as the smoothing process determination signal FPJ when the above conditions are not satisfied. To do.

例えば、位相番号信号PMSが図10(a)に示すごとくであり、検出ブロック位相信号DBPが位相PH6を示すものである(n=6である)場合、(n―2)=4、(n+1)=7であり、画素p4〜p7の位置において位相番号信号PMSが位相PH4〜PH7を示すものであるので、図10(b)に示すように、画素p4〜p7においては平滑化処理判定信号FPJとして「1」を出力し、その他の画素では、平滑化処理判定信号FPJとして「0」を出力する。   For example, when the phase number signal PMS is as shown in FIG. 10A and the detection block phase signal DBP indicates the phase PH6 (n = 6), (n−2) = 4, (n + 1) ) = 7, and the phase number signal PMS indicates the phases PH4 to PH7 at the positions of the pixels p4 to p7. Therefore, as shown in FIG. “1” is output as the FPJ, and “0” is output as the smoothing process determination signal FPJ in the other pixels.

平滑化処理部233は、入力された1ライン遅延入力映像信号Vbに対して、平滑化処理し、平滑化出力信号Vfとして選択器234に出力する。   The smoothing processing unit 233 performs a smoothing process on the input 1-line delayed input video signal Vb and outputs the smoothed output signal Vf to the selector 234.

例えば、1ライン遅延入力映像信号Vbが図10(c)に示すごとくであって、ブロック境界BLBを有する場合、平滑化処理の後、平滑化出力信号Vfとして図10(d)に示すものが出力される。   For example, when the one-line delayed input video signal Vb is as shown in FIG. 10C and has a block boundary BLB, the smoothed output signal Vf shown in FIG. Is output.

図11は平滑化処理部233の構成例を示すものである。図示の平滑化処理部233は、遅延回路240g、240h、240i、240jと、平均値算出部241を有する。   FIG. 11 shows a configuration example of the smoothing processing unit 233. The illustrated smoothing processing unit 233 includes delay circuits 240g, 240h, 240i, and 240j, and an average value calculation unit 241.

遅延回路240gは、入力された1ライン遅延入力映像信号Vbに対して、画素サンプリング1回分の遅延(1画素クロックCLKH周期の遅延)を与えて、1画素遅延入力映像信号Vgとして遅延回路240hに出力する。遅延回路240hは、入力された1画素遅延入力映像信号Vgに対して、画素サンプリング1回分の遅延を与えて、2画素遅延入力映像信号Vhとして遅延回路240iに出力する。遅延回路240iは、入力された2画素遅延入力映像信号Yhに対して、画素サンプリング1回分の遅延を与えて、3画素遅延入力映像信号Viとして遅延回路240jに出力する。遅延回路240jは、入力された2画素遅延入力映像信号Viに対して、画素サンプリング1回分の遅延を与えて、4画素遅延入力映像信号Yjとして平均値算出部241に出力する。   The delay circuit 240g gives a delay of one pixel sampling (delay of one pixel clock CLKH cycle) to the input one-line delayed input video signal Vb, and sends it to the delay circuit 240h as a one-pixel delayed input video signal Vg. Output. The delay circuit 240h gives a delay of one pixel sampling to the input one-pixel delayed input video signal Vg, and outputs it to the delay circuit 240i as a two-pixel delayed input video signal Vh. The delay circuit 240i gives a delay of one pixel sampling to the input two-pixel delayed input video signal Yh, and outputs it to the delay circuit 240j as a three-pixel delayed input video signal Vi. The delay circuit 240j gives a delay of one pixel sampling to the input 2-pixel delayed input video signal Vi, and outputs it to the average value calculation unit 241 as a 4-pixel delayed input video signal Yj.

平均値算出部241は、入力された1ライン遅延入力映像信号Vb、1画素遅延入力映像信号Vg、2画素遅延入力映像信号Vh、3画素遅延入力映像信号Vi、4画素遅延入力映像信号Vjの平均値を算出して、平滑化出力信号Vfとして出力する。なお、平均値産出部241で算出する平均値は、単純平均値であっても良く、加重平均値であっても良い。   The average value calculation unit 241 receives the 1-line delayed input video signal Vb, the 1-pixel delayed input video signal Vg, the 2-pixel delayed input video signal Vh, the 3-pixel delayed input video signal Vi, and the 4-pixel delayed input video signal Vj. An average value is calculated and output as a smoothed output signal Vf. The average value calculated by the average value generation unit 241 may be a simple average value or a weighted average value.

選択器234は、入力された平滑化処理判定信号FPJに応じて、入力された平滑化出力信号Vfと入力された1ライン遅延入力映像信号Vbの何れかを選択し、出力映像信号Vdとして出力する。具体的には、平滑化処理判定信号FPJが「1」の場合には、平滑化出力信号Vfを選択して出力映像信号Vdとして出力し、平滑化処理判定信号FPJが「0」の場合には、1ライン遅延入力映像信号Vbを選択して出力映像信号として出力する。   The selector 234 selects either the input smoothed output signal Vf or the input one-line delayed input video signal Vb according to the input smoothing processing determination signal FPJ, and outputs it as the output video signal Vd. To do. Specifically, when the smoothing process determination signal FPJ is “1”, the smoothed output signal Vf is selected and output as the output video signal Vd, and when the smoothing process determination signal FPJ is “0”. Selects one line delayed input video signal Vb and outputs it as an output video signal.

例えば、図10(a)〜(e)に示す動作においては、図10(b)に示すように、平滑化処理判定信号FPJが、画素p4〜p7の位置で「1」であるので、図10(e)に示すように、これらの画素の位置では、出力映像信号Vdとして、図10(d)に示す平滑化出力信号Vfを出力する。これに対して、平滑化処理判定信号FPJは、画素p4〜p7以外の画素の位置では「0」であるので、これらの画素の位置では、出力映像信号Vdとして、図10(c)に示す1ライン遅延入力映像信号Vbを出力する。   For example, in the operations shown in FIGS. 10A to 10E, the smoothing determination signal FPJ is “1” at the positions of the pixels p4 to p7 as shown in FIG. As shown in FIG. 10E, the smoothed output signal Vf shown in FIG. 10D is output as the output video signal Vd at the positions of these pixels. On the other hand, since the smoothing process determination signal FPJ is “0” at the positions of the pixels other than the pixels p4 to p7, the output video signal Vd is shown in FIG. A one-line delayed input video signal Vb is output.

以上のように、空間差分比較判定の際に、注目している空間差分とその左右周辺の空間差分を左右別々に比較して、かつ、検出ブロック位相信号DBPを出力する際に、入力映像信号Vaから分離された水平同期信号Hsyncに同期したタイミングで出力し、1フレームを構成するライン毎にブロックノイズ検出を行うことで、回路規模が小さくても検出精度の高いブロックノイズ検出装置を実現することができる。   As described above, in the spatial difference comparison determination, the input video signal is compared when the spatial difference of interest and the spatial difference between the left and right sides thereof are compared separately on the left and right sides, and the detection block phase signal DBP is output. A block noise detection device with high detection accuracy can be realized even if the circuit scale is small by outputting at a timing synchronized with the horizontal synchronization signal Hsync separated from Va and performing block noise detection for each line constituting one frame. be able to.

なお、以上の説明では、水平方向のブロックサイズが8画素であることに対応して、ブロックノイズ検出装置100を構成するカウンタ1230〜1237の個数は8個とされているが、ブロックサイズが8以外であっても、それに応じて数のカウンタ(1230〜1237と同等のもの)を設け、これに合わせて位相番号信号PNS、PMSがとり得る値の数などを変更することで、ブロックサイズに応じたブロックノイズ検出装置(やブロックノイズ除去装置)を構成することができる。   In the above description, the number of the counters 1230 to 1237 constituting the block noise detection device 100 is eight in correspondence with the horizontal block size being eight pixels, but the block size is eight. Even if it is not, the number of counters (equivalent to 1230 to 1237) is provided accordingly, and the number of values that the phase number signals PNS and PMS can take is changed accordingly, so that the block size can be changed. A corresponding block noise detection device (or block noise removal device) can be configured.

実施の形態2.
図12はこの発明の実施の形態2であるブロックノイズ検出装置300を示すものである。図12において、図1と同じ参照符号は、同一又は類似の構成要素や信号を示し、これらの構成要素や信号については説明を省略する。図示のブロックノイズ検出装置300は、図1に示されるブロックノイズ検出装置と概して同様のものであるが、位相相互判定部104が付加されている点で異なる。この位相相互判定部104は、最大累積時位相検出部103の出力側に設けられ、最大累積時位相検出部103から出力される最大累積時位相信号MAPが位相相互判定部104に供給される。
Embodiment 2. FIG.
FIG. 12 shows a block noise detection apparatus 300 according to the second embodiment of the present invention. 12, the same reference numerals as those in FIG. 1 denote the same or similar components and signals, and the description of these components and signals is omitted. The block noise detection apparatus 300 shown in the figure is generally the same as the block noise detection apparatus shown in FIG. 1, but is different in that a phase mutual determination unit 104 is added. The phase mutual determination unit 104 is provided on the output side of the maximum cumulative phase detection unit 103, and the maximum cumulative phase signal MAP output from the maximum cumulative phase detection unit 103 is supplied to the phase mutual determination unit 104.

図12のブロックノイズ検出装置300においてはまた、制御部109により、入力映像信号Vaから、水平同期信号Hsyncのほか、垂直同期信号Vsyncが抽出され、抽出された水平同期信号Hsync及び垂直同期信号Vsyncは、位相相互判定部104に供給される。   In the block noise detection device 300 of FIG. 12, the control unit 109 extracts the horizontal synchronization signal Hsync as well as the vertical synchronization signal Vsync from the input video signal Va, and extracts the extracted horizontal synchronization signal Hsync and vertical synchronization signal Vsync. Is supplied to the phase mutual determination unit 104.

位相相互判定部104は、連続する8個のラインのそれぞれについての入力された最大累積時位相信号MAPを8個格納し、これらを互いに比較し、8個の最大累積時位相信号MAPが互いに一致した時に、最大累積時位相信号MAPを検出ブロック位相信号DBPとして出力する。   The phase mutual determination unit 104 stores eight input maximum accumulated phase signals MAP for each of eight consecutive lines, compares them with each other, and the eight maximum accumulated phase signals MAP match each other. When this occurs, the maximum accumulated phase signal MAP is output as the detection block phase signal DBP.

図13は位相相互判定部104の一例を示すものである。図示の位相相互判定部104は、ライン番号出力部141と、位相信号振分部142と、位相信号比較判定部143を有する。   FIG. 13 shows an example of the phase mutual determination unit 104. The illustrated phase mutual determination unit 104 includes a line number output unit 141, a phase signal distribution unit 142, and a phase signal comparison determination unit 143.

ライン番号出力部141は、垂直同期信号Vsyncに同期して動作し、水平同期信号Hsyncをカウントすることで、ライン番号PV0〜PV7を順次特定するライン番号信号LNSを位相信号振分部142に出力する。   The line number output unit 141 operates in synchronization with the vertical synchronization signal Vsync and counts the horizontal synchronization signal Hsync, thereby outputting the line number signal LNS for sequentially specifying the line numbers PV0 to PV7 to the phase signal distribution unit 142. To do.

位相信号振分部142は、入力された最大累積時位相信号MAPを、入力されたライン番号信号LNSで示されるライン番号に応じて、ライン番号PV0〜PV7の何れか1つのライン最大累積時位相信号(MAP0乃至MAP7の何れか)として、位相信号比較判定部143に出力する。具体的には、ライン番号信号LNSがあるライン番号PVn(0≦n≦7)を示すものである場合、最大累積時位相信号MAPをn番目のラインにおけるライン最大累積時位相信号MAPnとして出力する。   The phase signal allocating unit 142 converts the input maximum accumulated phase signal MAP from any one of the line numbers PV0 to PV7 according to the line number indicated by the input line number signal LNS. A signal (any one of MAP0 to MAP7) is output to the phase signal comparison / determination unit 143. Specifically, when the line number signal LNS indicates a certain line number PVn (0 ≦ n ≦ 7), the maximum accumulation phase signal MAP is output as the line maximum accumulation phase signal MAPn in the nth line. .

例えば、最大累積時位相信号MAPが図14(a)に示すごとくであり、ライン番号信号LNSが図14(b)に示すものである場合、ラインL0の位置においては最大累積時位相信号MAPが「PH6」で、ライン番号信号LNSがライン番号PV0を示すものであるので、図14(c)に示すように、ライン最大累積時位相信号MAP0として「PH6」を示す信号を出力する。   For example, when the maximum accumulated phase signal MAP is as shown in FIG. 14A and the line number signal LNS is as shown in FIG. 14B, the maximum accumulated phase signal MAP is at the position of the line L0. Since the line number signal LNS indicates “PH6” and the line number PV0, a signal indicating “PH6” is output as the line maximum accumulated phase signal MAP0 as shown in FIG.

位相信号比較判定部143は、入力されたライン最大累積時位相信号MAP0〜MAP7を比較し、8個のライン最大累積時位相信号MAP0〜MAP7が互いに一致した時には、ライン最大累積時位相信号MAP0〜MAP7に等しい値を持つ信号を検出ブロック位相信号DBPとして出力し、一致しない時には、検出ブロック位相信号DBPとして何も出力しない。   The phase signal comparison / determination unit 143 compares the inputted line maximum accumulated phase signals MAP0 to MAP7, and when the eight line maximum accumulated phase signals MAP0 to MAP7 coincide with each other, the line maximum accumulated phase signals MAP0 to MAP0. A signal having a value equal to MAP7 is output as the detection block phase signal DBP, and when they do not match, nothing is output as the detection block phase signal DBP.

例えば、図14(a)乃至(k)に示す動作においては、ラインL7の位置で、ライン最大累積時位相信号MAP0〜MAP7の値が全て「PH6」で一致しているので、検出ブロック位相信号DBPとして「PH6」を表す信号を出力する。この検出ブロック位相信号DBPは、同じ画面(フィールド乃至フレーム)内において、次にライン最大累積時位相信号MAP0〜MAP7の値がすべて、異なる値(上記の例では「PH6」以外の値)に一致するまで同じ値(「PH6」)に維持される。   For example, in the operations shown in FIGS. 14A to 14K, since the values of the line maximum accumulated phase signals MAP0 to MAP7 all coincide with “PH6” at the position of the line L7, the detected block phase signal A signal representing “PH6” is output as DBP. This detection block phase signal DBP is the same in the same screen (field to frame), and all the values of the phase signal MAP0 to MAP7 at the time of the maximum line accumulation next match different values (values other than “PH6” in the above example). Until the same value ("PH6").

また、図14(a)乃至(k)に示す例では、ラインL7の次のラインL8の位置では、ライン最大累積時位相信号MAP0の値が「PH0」となるので、ライン最大累積時位相信号MAP0〜MAP7の値が互いに一致すると言う条件が満たされなくなるが、一旦上記の条件に満たされた後は、その画面においては、次にライン最大累積時位相信号MAP0〜MAP7の値が全て「PH6」以外の値に一致するまで「PH6」を表す検出ブロック位相信号DBPが出力され続ける。例えば、次にライン最大累積時位相信号MAP0〜MAP7の値が全て「PH2」に一致したとすると、その後は、「PH2」を表す検出ブロック位相信号DBPが出力され続ける。   In the example shown in FIGS. 14A to 14K, the value of the line maximum accumulated phase signal MAP0 is “PH0” at the position of the line L8 next to the line L7. Although the condition that the values of MAP0 to MAP7 coincide with each other is not satisfied, once the above condition is satisfied, the values of the phase signals MAP0 to MAP7 at the time of maximum line accumulation are all “PH6” on the screen. The detection block phase signal DBP representing “PH6” continues to be output until it matches a value other than “”. For example, if the values of the phase signals MAP0 to MAP7 at the time of maximum line accumulation all coincide with “PH2”, then the detection block phase signal DBP representing “PH2” is continuously output.

図15は実施の形態2のブロックノイズ検出装置300を用いて構成したブロックノイズ除去装置400を示すものである。図示のブロックノイズ除去装置400は、水平ブロックノイズ検出装置401と、ラインメモリ204と、水平平滑化部203を有する。なお、水平平滑化部203は、図8に示されたものと同様の構成を有するものであり、その説明を省略する。   FIG. 15 shows a block noise removing apparatus 400 configured using the block noise detecting apparatus 300 of the second embodiment. The illustrated block noise removal apparatus 400 includes a horizontal block noise detection apparatus 401, a line memory 204, and a horizontal smoothing unit 203. The horizontal smoothing unit 203 has the same configuration as that shown in FIG. 8, and a description thereof will be omitted.

水平ブロックノイズ検出装置401は、図12に示したブロックノイズ検出装置300と同構成のもので、入力された入力映像信号Vaに対して、検出ブロック位相信号DBPを水平平滑化部203に出力する。   The horizontal block noise detection device 401 has the same configuration as the block noise detection device 300 shown in FIG. 12, and outputs a detection block phase signal DBP to the horizontal smoothing unit 203 with respect to the input video signal Va. .

ラインメモリ204は、入力された入力映像信号Vaを8ライン分保持した後、8ライン遅延入力映像信号Vcとして水平平滑化部203に出力する。   The line memory 204 holds the inputted input video signal Va for 8 lines, and then outputs it to the horizontal smoothing unit 203 as an 8-line delayed input video signal Vc.

水平平滑化部203の動作は、図8を参照して説明したのと同様である。但し、図8において、1ライン遅延入力映像信号Vbを入力しているのに対して、8ライン遅延入力映像信号Vcを入力している点で異なる。1ライン遅延入力映像信号Vbの代りに、8ライン遅延入力映像信号Vcを入力するのは、ブロックノイズ検出装置401内の位相相互判定部104において、8ライン分のデータに基づいて、検出ブロック位相信号DBPが生成されるので、これにタイミングを合わせるためである。   The operation of the horizontal smoothing unit 203 is the same as described with reference to FIG. However, in FIG. 8, a difference is that an 8-line delayed input video signal Vc is input while a 1-line delayed input video signal Vb is input. The 8-line delayed input video signal Vc is input instead of the 1-line delayed input video signal Vb in the phase mutual determination unit 104 in the block noise detection device 401 based on the data for 8 lines. This is because the signal DBP is generated, and the timing is adjusted to this.

以上のように、連続する8個のラインから得られた8個の最大累積時位相信号MAP0〜MAP7が互いに一致した時に検出ブロック位相信号DBPとして出力することで、ブロックノイズの誤検出を防ぐことができる。   As described above, when the eight maximum accumulated phase signals MAP0 to MAP7 obtained from eight consecutive lines coincide with each other, the detection block phase signal DBP is output, thereby preventing erroneous detection of block noise. Can do.

なお、以上の説明では、比較対象の最大累積時位相信号MAP0〜MAP7の個数が8個であるが、この数は、2以上であれば良く、多いほど誤検出を防ぐ上では有効であるが、一方処理に要する時間が長くなり、処理に用いられるハードウェアの規模が大きくなるので、これらを勘案して最適な数とすることが望ましい。   In the above description, the number of maximum cumulative phase signals MAP0 to MAP7 to be compared is eight. However, the number may be two or more, and the larger the number, the more effective for preventing false detection. On the other hand, the time required for the processing becomes long and the scale of the hardware used for the processing becomes large.

実施の形態3.
図16はこの発明の実施の形態3であるブロックノイズ検出装置500を示すものである。図16において、図1と同じ参照符号は、同一又は類似の構成要素や信号を示し、これらの構成要素や信号については説明を省略する。図示のブロックノイズ検出装置500は、図1に示されるブロックノイズ検出装置と概して同様のものであるが、位相閾値判定部105が付加されている点で異なる。この位相閾値判定部105は、最大累積時位相検出部103の出力側に設けられ、最大累積時位相検出部103から出力される最大累積値信号MAS及び最大累積時位相信号MAPが位相閾値判定部105に供給される。
Embodiment 3 FIG.
FIG. 16 shows a block noise detecting apparatus 500 according to the third embodiment of the present invention. In FIG. 16, the same reference numerals as those in FIG. 1 denote the same or similar components and signals, and description of these components and signals is omitted. The block noise detection device 500 shown in the figure is generally the same as the block noise detection device shown in FIG. 1 except that a phase threshold value determination unit 105 is added. The phase threshold determination unit 105 is provided on the output side of the maximum accumulation phase detection unit 103, and the maximum accumulation value signal MAS and the maximum accumulation phase signal MAP output from the maximum accumulation phase detection unit 103 are the phase threshold determination unit. 105.

位相閾値判定部105は、入力された最大累積値信号MASを閾値と比較し、最大累積値信号MASの方が大きい場合のみ最大累積時位相信号MAPを検出ブロック位相信号DBPとして出力する。   The phase threshold determination unit 105 compares the input maximum accumulated value signal MAS with the threshold, and outputs the maximum accumulated phase signal MAP as the detection block phase signal DBP only when the maximum accumulated value signal MAS is larger.

以上のように、最大累積値信号MASの方が閾値より大きい場合のみ最大累積時位相信号MAPを検出ブロック位相信号DBPとして出力することで、画面の一部に発生する四角形等をブロックノイズとして誤検出することを防ぐことができる。   As described above, by outputting the maximum cumulative phase signal MAP as the detection block phase signal DBP only when the maximum cumulative value signal MAS is larger than the threshold value, a square or the like generated in a part of the screen is erroneously detected as block noise. Detection can be prevented.

図16に示すブロックノイズ検出装置500を、図1に示されるブロックノイズ検出装置100の代わりに、図8に示される水平ブロックノイズ検出装置201として用いて、ブロックノイズ除去装置を構成することもできる。   The block noise detection apparatus 500 shown in FIG. 16 can be used as the horizontal block noise detection apparatus 201 shown in FIG. 8 instead of the block noise detection apparatus 100 shown in FIG. .

実施の形態4.
図17はこの発明の実施の形態4であるブロックノイズ除去装置600を示すものである。図示のブロックノイズ除去装置600は、信号分離部601と、水平ブロックノイズ検出装置201と、輝度信号ラインメモリ202Yと、青色差信号ラインメモリ202CBと、赤色差信号ラインメモリ202CRと、輝度信号水平平滑化部203Yと、青色差信号水平平滑化部203CBと、赤色差信号水平平滑化部203CRとを有する。本実施の形態は、入力映像信号Vaが、入力輝度信号Yaと、入力青色差信号CBaと、入力青色差信号CRaの3つの映像信号により構成される場合に用いられるものである。
信号分離部601は、入力映像信号Vaを、入力輝度信号Yaと、入力青色差信号CBaと、入力青色差信号CRaとに分離する。
Embodiment 4 FIG.
FIG. 17 shows a block noise removing apparatus 600 according to Embodiment 4 of the present invention. The block noise removing device 600 shown in the figure includes a signal separating unit 601, a horizontal block noise detecting device 201, a luminance signal line memory 202Y, a blue color difference signal line memory 202CB, a red color difference signal line memory 202CR, and a luminance signal horizontal smoothing. , A blue difference signal horizontal smoothing unit 203CB, and a red difference signal horizontal smoothing unit 203CR. The present embodiment is used when the input video signal Va is composed of three video signals of the input luminance signal Ya, the input blue difference signal CBa, and the input blue difference signal CRa.
The signal separation unit 601 separates the input video signal Va into an input luminance signal Ya, an input blue color difference signal CBa, and an input blue color difference signal CRa.

水平ブロックノイズ検出装置201は、図8に示したものと同構成のもので、入力映像信号Vaを構成する入力輝度信号Yaを入力として、該入力輝度信号Ya中のブロックノイズを検出し、検出ブロック位相信号DBPを輝度信号水平平滑化部203Y、青色差信号水平平滑化部203CB、及び赤色差信号平滑化部203CRに出力する。   The horizontal block noise detection apparatus 201 has the same configuration as that shown in FIG. 8, and receives the input luminance signal Ya constituting the input video signal Va, detects block noise in the input luminance signal Ya, and detects it. The block phase signal DBP is output to the luminance signal horizontal smoothing unit 203Y, the blue color difference signal horizontal smoothing unit 203CB, and the red color difference signal smoothing unit 203CR.

輝度信号ラインメモリ202Yは、図8に示したラインメモリ202と同構成のもので、入力映像信号Vaの代わりに、入力輝度信号Yaが入力され、該入力輝度信号Yaを1ライン分保持した後、1ライン遅延入力輝度信号Ybとして輝度信号水平平滑化部203Yに出力する。   The luminance signal line memory 202Y has the same configuration as the line memory 202 shown in FIG. 8, and after the input luminance signal Ya is input instead of the input video signal Va, the input luminance signal Ya is held for one line. The 1-line delayed input luminance signal Yb is output to the luminance signal horizontal smoothing unit 203Y.

青色差信号ラインメモリ202CBは、図8に示したラインメモリ202と同構成のもので、入力映像信号Vaの代わりに、入力青色差信号CBaが入力され、該入力青色差信号CBaを1ライン分保持した後、1ライン遅延入力青色差信号CBbとして青色差信号水平平滑化部203CBに出力する。   The blue color difference signal line memory 202CB has the same configuration as the line memory 202 shown in FIG. 8, and instead of the input video signal Va, the input blue color difference signal CBa is inputted, and the input blue color difference signal CBa is supplied for one line. After being held, it is output to the blue difference signal horizontal smoothing unit 203CB as a one-line delayed input blue difference signal CBb.

赤色差信号ラインメモリ202CRは、図8に示したラインメモリ202と同構成のもので、入力映像信号Vaの代わりに、入力赤色差信号CRaが入力され、該入力赤色差信号CRaを1ライン分保持した後、1ライン遅延入力赤色差信号CRbとして赤色差信号水平平滑化部203CRに出力する。   The red color difference signal line memory 202CR has the same configuration as the line memory 202 shown in FIG. 8, and instead of the input video signal Va, an input red color difference signal CRa is inputted, and the input red color difference signal CRa is divided into one line. After being held, it is output to the red color difference signal horizontal smoothing unit 203CR as a one-line delayed input red color difference signal CRb.

輝度信号水平平滑化部203Yは、図8に示した水平平滑化部203と同構成のもので、1ライン遅延入力映像信号Vbの代わりに、1ライン遅延入力輝度信号Ybが入力され、該1ライン遅延入力輝度信号Ybを、当該ラインの検出ブロック位相信号DBPで特定される位相において平滑化処理した後、出力輝度信号Ydとして出力する。   The luminance signal horizontal smoothing unit 203Y has the same configuration as the horizontal smoothing unit 203 shown in FIG. 8, and instead of the one-line delayed input video signal Vb, the one-line delayed input luminance signal Yb is input. The line delay input luminance signal Yb is smoothed at a phase specified by the detection block phase signal DBP of the line, and then output as an output luminance signal Yd.

青色差信号水平平滑化部203CBは、図8に示した水平平滑化部203と同構成のもので、1ライン遅延入力映像信号Vbの代わりに、1ライン遅延入力青色差信号CBbが入力され、該1ライン遅延入力青色差信号CBbを、当該ラインの検出ブロック位相信号DBPで特定される位相において平滑化処理した後、出力青色差信号CBdとして出力する。   The blue difference signal horizontal smoothing unit 203CB has the same configuration as the horizontal smoothing unit 203 shown in FIG. 8, and instead of the one line delayed input video signal Vb, the one line delayed input blue difference signal CBb is input. The one-line delayed input blue color difference signal CBb is smoothed at a phase specified by the detection block phase signal DBP of the line, and then output as an output blue color difference signal CBd.

赤色差信号水平平滑化部203CRは、図8に示した水平平滑化部203と同構成のもので、1ライン遅延入力映像信号Vbの代わりに、1ライン遅延入力赤色差信号CBbが入力され、該1ライン遅延入力赤色差信号CRbを、当該ラインの検出ブロック位相信号DBPで特定される位相において平滑化処理した後、出力赤色差信号CRdとして出力する。   The red difference signal horizontal smoothing unit 203CR has the same configuration as the horizontal smoothing unit 203 shown in FIG. 8, and instead of the one line delayed input video signal Vb, the one line delayed input red difference signal CBb is input. The one-line delayed input red color difference signal CRb is smoothed at a phase specified by the detection block phase signal DBP of the line, and then output as an output red color difference signal CRd.

以上のように、入力映像信号Vaを構成する入力輝度信号Ya、入力青色差信号CBa、入力青色差信号CRaの3つの映像信号全てに対して平滑化処理を行うことで、赤色や青色の画面に発生するブロックノイズを除去することができる。   As described above, by performing smoothing processing on all three video signals of the input luminance signal Ya, the input blue difference signal CBa, and the input blue difference signal CRa constituting the input video signal Va, a red or blue screen is displayed. Block noise generated in the above can be removed.

実施の形態5.
図18はこの発明の実施の形態5であるブロックノイズ除去装置700を示すものである。図示のブロックノイズ除去装置700は、信号分離部602と、水平ブロックノイズ検出装置201と、輝度信号ラインメモリ202Yと、色差信号202Cと、輝度信号水平平滑化部203Yと、色差信号水平平滑化部701とを有する。本実施の形態は、入力映像信号Vaが、入力輝度信号Yaと、入力色差信号Caの2つの映像信号により構成される場合のものである。入力色差信号Caは、青色差信号成分を表すデータと赤色差信号成分を表すデータとが画素ごとに交互に現れるように構成されたデータ列である。なお、水平ブロックノイズ検出装置201と、輝度信号ラインメモリ202Yと、輝度信号水平平滑化部203Yは、図17に示されたものと同様の構成を有するものであり、その説明を省略する。
Embodiment 5 FIG.
FIG. 18 shows a block noise removing apparatus 700 according to the fifth embodiment of the present invention. The block noise removing device 700 shown in the figure includes a signal separating unit 602, a horizontal block noise detecting device 201, a luminance signal line memory 202Y, a color difference signal 202C, a luminance signal horizontal smoothing unit 203Y, and a color difference signal horizontal smoothing unit. 701. In the present embodiment, the input video signal Va is composed of two video signals of an input luminance signal Ya and an input color difference signal Ca. The input color difference signal Ca is a data string configured such that data representing a blue color difference signal component and data representing a red color difference signal component appear alternately for each pixel. The horizontal block noise detection device 201, the luminance signal line memory 202Y, and the luminance signal horizontal smoothing unit 203Y have the same configuration as that shown in FIG.

信号分離部602は、入力映像信号Vaを、入力輝度信号Yaと、入力色差信号Caとに分離する。   The signal separation unit 602 separates the input video signal Va into an input luminance signal Ya and an input color difference signal Ca.

色差信号ラインメモリ202Cは、図8に示したラインメモリ202と同構成のもので、入力映像信号Vaの代わりに、入力色差信号Caが入力され、該入力色差信号Caを1ライン分保持した後、1ライン遅延入力色差信号Cbとして色差信号水平平滑化部701に出力する。   The color difference signal line memory 202C has the same configuration as that of the line memory 202 shown in FIG. 8. After the input color difference signal Ca is input instead of the input video signal Va, the input color difference signal Ca is held for one line. 1 line delayed input color difference signal Cb is output to the color difference signal horizontal smoothing unit 701.

色差信号水平平滑化部701は、入力された1ライン遅延入力色差信号Cbを、当該ラインの検出ブロック位相信号DBPで特定される位相において平滑化処理した後、出力青色差信号Cdとして出力する。   The chrominance signal horizontal smoothing unit 701 smoothes the input one-line delayed input chrominance signal Cb at a phase specified by the detection block phase signal DBP of the line, and then outputs it as an output blue difference signal Cd.

図19はブロックノイズ除去装置700を構成する色差信号水平平滑化部701を示すものである。図示の色差信号水平平滑化部701は、位相番号出力部231と、番号比較部232と、色差信号平滑化処理部702と、選択器234とを有する。位相番号出力部231と、番号比較部232と、選択器234は、図9に示されたものと同様の構成を有するものであり、その説明を省略する。   FIG. 19 shows a color difference signal horizontal smoothing unit 701 constituting the block noise removing device 700. The illustrated color difference signal horizontal smoothing unit 701 includes a phase number output unit 231, a number comparison unit 232, a color difference signal smoothing processing unit 702, and a selector 234. The phase number output unit 231, the number comparison unit 232, and the selector 234 have the same configuration as that shown in FIG. 9 and will not be described.

色差信号平滑化処理部702は、入力された1ライン遅延入力色差信号Cbに対して、平滑化処理し、平滑化出力信号Cfとして選択器234に出力する。入力色差信号Caは、上記のように青色差信号と赤色差信号が画素ごとに交互に並べられたものであり、1ライン遅延入力色差信号Cbも同様のものであるので、それを考慮して構成されている。   The color difference signal smoothing processing unit 702 smoothes the input 1-line delayed input color difference signal Cb and outputs the smoothed output signal Cf to the selector 234. The input color difference signal Ca is a signal in which the blue color difference signal and the red color difference signal are alternately arranged for each pixel as described above, and the 1-line delayed input color difference signal Cb is the same. It is configured.

図20は色差信号水平平滑化部701を構成する色差信号平滑化処理部702の構成例を示すものである。図示の色差信号平滑化処理部702は、遅延回路240g、240h、240i、240jと、色差信号平均値算出部703を有する。遅延回路240g、240h、240i、240jは、図11に示されたものと同様の構成を有する。但し、1ライン遅延映像信号Vbの代わりに、1ライン遅延入力色差信号Cbが入力され、それぞれ1画素遅延入力色差信号Cg、2画素遅延入力色差信号Ch、3画素遅延入力色差信号Ci、4画素遅延入力色差信号Cjを出力する。   FIG. 20 shows a configuration example of the color difference signal smoothing processing unit 702 constituting the color difference signal horizontal smoothing unit 701. The illustrated color difference signal smoothing processing unit 702 includes delay circuits 240g, 240h, 240i, and 240j, and a color difference signal average value calculation unit 703. The delay circuits 240g, 240h, 240i, and 240j have the same configuration as that shown in FIG. However, instead of the one-line delayed video signal Vb, the one-line delayed input color difference signal Cb is input, and the one-pixel delayed input color difference signal Cg, the two-pixel delayed input color difference signal Ch, the three-pixel delayed input color difference signal Ci, and the four pixels, respectively. The delayed input color difference signal Cj is output.

色差信号平均値算出部703は、入力された1ライン遅延入力色差信号Cb、2画素遅延入力色差信号Ch、4画素遅延入力色差信号Cjの平均値を算出して、平滑化出力信号Cfとして出力する。この平均値の算出は、単純平均値の算出であっても良く、加重平均の算出であっても良い。   The color difference signal average value calculation unit 703 calculates an average value of the input 1-line delayed input color difference signal Cb, the 2-pixel delayed input color difference signal Ch, and the 4-pixel delayed input color difference signal Cj, and outputs it as a smoothed output signal Cf. To do. The calculation of the average value may be a simple average value calculation or a weighted average calculation.

以上の構成例を有する輝度信号水平平滑化部203Yと色差信号水平平滑化部701は、図21に示すような動作を行う。   The luminance signal horizontal smoothing unit 203Y and the color difference signal horizontal smoothing unit 701 having the above configuration example perform operations as shown in FIG.

図21(a)は、1ライン遅延入力輝度信号Ybとして順次供給される画素p0、p1、p2、…の階調を符号Y0、Y1、Y2、…で示す。   21A shows the gradations of the pixels p0, p1, p2,... Sequentially supplied as the one-line delayed input luminance signal Yb by reference characters Y0, Y1, Y2,.

同様に、図21(c)は、1ライン遅延入力色差信号Cbとして順次供給される画素p0、p1、p2、…の階調を符号CB0、CB1、CB2、…で示す。   Similarly, FIG. 21C shows the gradations of the pixels p0, p1, p2,... Sequentially supplied as the one-line delayed input color difference signal Cb by reference numerals CB0, CB1, CB2,.

輝度信号水平平滑化部203Yは、図21(a)に示すように、1ライン遅延入力輝度信号Ybとして、画素p4の輝度の階調Y4が遅延回路240gに入力されるタイミングで、画素p2及びその周辺の画素p0、p1、p3、p4の輝度の階調Y0〜Y4の平均値の階調Yave2を、図21(b)に示すように、平滑化出力信号Yfとして出力する。   As shown in FIG. 21A, the luminance signal horizontal smoothing unit 203Y receives the pixel p2 and the pixel p2 at the timing when the luminance gradation Y4 of the pixel p4 is input to the delay circuit 240g as the one-line delayed input luminance signal Yb. The average gray level Yave2 of the luminance gray levels Y0 to Y4 of the surrounding pixels p0, p1, p3, and p4 is output as a smoothed output signal Yf as shown in FIG.

また、色差信号水平平滑化部701は、図21(c)に示すように、1ライン遅延入力色差信号Cbとして、画素p4の赤色差の階調CB4が遅延回路240gに入力されるタイミングで、画素p2及びその周辺の画素p0、p4の赤色差の階調CB0、CB2、CB4の平均値の階調CBave2を、図21(d)に示すように、平滑化出力色差信号Cfとして出力し、画素p5の青色差の階調CR5が遅延回路240gに入力されるタイミングで、画素p3及びその周辺の画素p1、p5の赤色差の階調CR1、CR3、CR5の平均値の階調CRave3を、図21(d)に示すように、平滑化出力色差信号Cfとして出力する。   In addition, as shown in FIG. 21C, the color difference signal horizontal smoothing unit 701 has a timing at which the red color difference gradation CB4 of the pixel p4 is input to the delay circuit 240g as the one-line delayed input color difference signal Cb. The gray level CBave2 of the average value of the red differences CB0, CB2, and CB4 of the pixel p2 and the surrounding pixels p0 and p4 is output as a smoothed output color difference signal Cf, as shown in FIG. At the timing when the blue difference gray level CR5 of the pixel p5 is input to the delay circuit 240g, the average gray level CRave3 of the red difference gray levels CR1, CR3, and CR5 of the pixel p3 and the surrounding pixels p1 and p5 is As shown in FIG. 21D, a smoothed output color difference signal Cf is output.

このように、色差信号平均値算出部703は、青色差の階調の平均値と、赤色差の階調の平均値を1画素ごとに交互に出力する。   In this way, the color difference signal average value calculation unit 703 alternately outputs the average value of the blue color difference gradation and the average value of the red color difference gradation for each pixel.

以上のように、入力輝度信号Yaと入力色差信号Caから成る2つの映像信号により構成される入力映像信号Vaに対して平滑化処理を行うことで、実施の形態4と比較して、水平平滑化部の個数を3個から2個に減らすことが可能であり、ブロックノイズ除去装置700の規模を3分の2にすることができる。   As described above, the smoothing process is performed on the input video signal Va composed of the two video signals including the input luminance signal Ya and the input color difference signal Ca, thereby making it possible to perform horizontal smoothing as compared with the fourth embodiment. It is possible to reduce the number of conversion units from three to two, and the scale of the block noise removing apparatus 700 can be reduced to two thirds.

実施の形態6.
図22はこの発明の実施の形態6であるブロックノイズ除去装置800を示すものである。図示のブロックノイズ除去装置800は、信号分離部601と、輝度信号ブロックノイズ除去装置800Yと、青色差信号ブロックノイズ除去装置800CBと、赤色差信号ブロックノイズ除去装置800CRとを有する。
Embodiment 6 FIG.
FIG. 22 shows a block noise removing apparatus 800 according to the sixth embodiment of the present invention. The block noise removing device 800 shown in the figure includes a signal separating unit 601, a luminance signal block noise removing device 800Y, a blue color difference signal block noise removing device 800CB, and a red color difference signal block noise removing device 800CR.

信号分離部601は、入力映像信号Vaを、入力輝度信号Yaと、入力青色差信号CBaと、入力青色差信号CRaとに分離する。   The signal separation unit 601 separates the input video signal Va into an input luminance signal Ya, an input blue color difference signal CBa, and an input blue color difference signal CRa.

輝度信号ブロックノイズ除去装置800Yは、輝度信号水平ブロックノイズ検出装置201Yと、輝度信号ラインメモリ202Yと、輝度信号水平平滑化部203Yとを有する。   The luminance signal block noise removing device 800Y includes a luminance signal horizontal block noise detecting device 201Y, a luminance signal line memory 202Y, and a luminance signal horizontal smoothing unit 203Y.

青色差信号ブロックノイズ除去装置800CBは、青色差信号水平ブロックノイズ検出装置201CBと、青色差信号ラインメモリ202CBと、青色差信号水平平滑化部203CBとを有する。   The blue color difference signal block noise removing device 800CB includes a blue color difference signal horizontal block noise detecting device 201CB, a blue color difference signal line memory 202CB, and a blue color difference signal horizontal smoothing unit 203CB.

赤色差信号ブロックノイズ除去装置800CRは、赤色差信号水平ブロックノイズ検出装置201CRと、赤色差ラインメモリ202CRと、赤色差信号水平平滑化部203CRとを有する。   The red color difference signal block noise removing device 800CR includes a red color difference signal horizontal block noise detecting device 201CR, a red color difference line memory 202CR, and a red color difference signal horizontal smoothing unit 203CR.

本実施の形態は、入力映像信号Vaが、入力輝度信号Ya、入力青色差信号CBa、及び入力青色差信号CRaの3つの映像信号により構成される場合に用いられるものである。   This embodiment is used when the input video signal Va is composed of three video signals of the input luminance signal Ya, the input blue difference signal CBa, and the input blue difference signal CRa.

なお、輝度信号ラインメモリ202Y、青色差信号ラインメモリ202CB、及び赤色差信号ラインメモリ202CRは、それぞれ図17に示されたものと同様の構成を有するものであり、その説明を省略する。   The luminance signal line memory 202Y, the blue color difference signal line memory 202CB, and the red color difference signal line memory 202CR have the same configurations as those shown in FIG.

水平ブロックノイズ検出装置201Yは、図17に示したものと同構成のもので、入力映像信号Vaを構成する入力輝度信号Yaを入力として、該入力輝度信号Ya中のブロックノイズを検出し、検出ブロック位相信号DBPを輝度信号水平平滑化部203Yに出力する。   The horizontal block noise detection device 201Y has the same configuration as that shown in FIG. 17, and receives the input luminance signal Ya constituting the input video signal Va, detects block noise in the input luminance signal Ya, and detects it. The block phase signal DBP is output to the luminance signal horizontal smoothing unit 203Y.

青色差信号水平ブロックノイズ検出装置201CBは、図8に示したものと同構成のもので、入力映像信号Vaを構成する入力青色差信号CBaを入力として、該入力青色差信号CBa中のブロックノイズを検出し、検出ブロック位相信号DBP_CBを青色差信号水平平滑化部203CBに出力する。   The blue difference signal horizontal block noise detection device 201CB has the same configuration as that shown in FIG. 8, and receives the input blue difference signal CBa constituting the input video signal Va as an input, and block noise in the input blue difference signal CBa. And the detected block phase signal DBP_CB is output to the blue color difference signal horizontal smoothing unit 203CB.

水平ブロックノイズ検出装置201CRは、図8に示したものと同構成のもので、入力映像信号Vaを構成する入力赤色差信号CRaを入力として、該入力赤色差信号CRa中のブロックノイズを検出し、検出ブロック位相信号DBP_CRを赤色差水平平滑化部203CRに出力する。   The horizontal block noise detection device 201CR has the same configuration as that shown in FIG. 8, and receives the input red color difference signal CRa constituting the input video signal Va and detects block noise in the input red color difference signal CRa. The detection block phase signal DBP_CR is output to the red-difference horizontal smoothing unit 203CR.

輝度信号水平平滑化部203Y、青色差信号水平平滑化部203CB、及び赤色差信号水平平滑化部203CRは、それぞれ図17に示されたものと同様の構成を有するものであり、その説明を省略する。但し、青色差信号水平平滑化部203CBは、青色差信号水平ブロックノイズ検出装置201CBが出力する水平同期信号Hsync_CB及び画素クロック信号CLKH_CBを受けて動作し、赤色差信号水平平滑化部203CRは、赤色差信号水平ブロックノイズ検出装置201CRが出力する水平同期信号Hsync_CR及び画素クロック信号CLKH_CRを受けて動作する。   The luminance signal horizontal smoothing unit 203Y, the blue color difference signal horizontal smoothing unit 203CB, and the red color difference signal horizontal smoothing unit 203CR have the same configurations as those shown in FIG. To do. However, the blue difference signal horizontal smoothing unit 203CB operates in response to the horizontal synchronization signal Hsync_CB and the pixel clock signal CLKH_CB output from the blue difference signal horizontal block noise detection device 201CB, and the red difference signal horizontal smoothing unit 203CR is red. It operates in response to the horizontal synchronization signal Hsync_CR and the pixel clock signal CLKH_CR output from the difference signal horizontal block noise detector 201CR.

以上のように、入力映像信号Vaを構成する入力輝度信号Ya、入力青色差信号CBa、及び入力赤色差信号CRaの3つの映像信号それぞれに対して水平ブロックノイズ検出装置201Y、201CB、及び201CRを設けることで、入力輝度信号Yaの階調が一定で、入力青色差信号CBaか入力赤色差信号CRaの少なくとも何れか一方にブロックノイズが発生した場合でも、そのブロックノイズを除去できる。   As described above, the horizontal block noise detection devices 201Y, 201CB, and 201CR are respectively applied to the three video signals of the input luminance signal Ya, the input blue difference signal CBa, and the input red difference signal CRa that constitute the input video signal Va. By providing, even when the gradation of the input luminance signal Ya is constant and block noise occurs in at least one of the input blue color difference signal CBa and the input red color difference signal CRa, the block noise can be removed.

本構成により、青空や夕焼け空等の、青色や赤色の画面に発生するブロック状の色ノイズを除去できる。   With this configuration, block-like color noise generated on a blue or red screen, such as a blue sky or a sunset sky, can be removed.

100、300、500 ブロックノイズ検出装置、 101 空間差分比較部、 102 位相累積部、 103 最大累積時位相検出部、 104 位相相互判定部、 105 位相閾値判定部、 111 空間差分算出部、 112 隣接空間差分保持出力部、 113 空間差分比較判定部、 121、231 位相番号出力部、 122 空間差分比較判定信号振分部、 1230〜1237 カウンタ、 131 最大累積値検出部、 141 ライン番号出力部、 142 位相信号振分部、 143 位相信号比較判定部、 200、400、600、700、800 ブロックノイズ除去装置、 201、401 水平ブロックノイズ検出装置、 201Y 輝度信号水平ブロックノイズ検出装置、 201CB 青色差信号水平ブロックノイズ検出装置、 201CR 赤色差信号水平ブロックノイズ検出装置、 201CB 青色差信号水平ブロックノイズ検出装置、 202 1ラインメモリ、 202Y 輝度信号1ラインメモリ、 202CB 青色差信号1ラインメモリ、 202CR 赤色差信号1ラインメモリ、 202C 色差信号1ラインメモリ、 203 水平平滑化部、 203Y 輝度信号水平平滑化部、 203CB 青色差信号水平平滑化部、 203CR 赤色差信号水平平滑化部、 204 ラインメモリ、 232 番号比較部、 233 平滑化処理部、 234 選択器、 240g、240h、240i、240j 遅延回路、 241 平均値算出部、 701 色差信号水平平滑化部、 702 色差信号平滑化処理部、 703 色差信号平均値算出部。   100, 300, 500 Block noise detection device, 101 Spatial difference comparison unit, 102 Phase accumulation unit, 103 Maximum accumulated phase detection unit, 104 Phase mutual judgment unit, 105 Phase threshold judgment unit, 111 Spatial difference calculation unit, 112 Adjacent space Difference holding output unit, 113 Spatial difference comparison / determination unit, 121, 231 Phase number output unit, 122 Spatial difference comparison / determination signal distribution unit, 1230-1237 counter, 131 Maximum accumulated value detection unit, 141 Line number output unit, 142 Phase Signal distribution unit, 143 Phase signal comparison / determination unit, 200, 400, 600, 700, 800 Block noise removal device, 201, 401 Horizontal block noise detection device, 201Y Luminance signal horizontal block noise detection device, 201CB Blue difference signal horizontal block Noise detection 201CR red difference signal horizontal block noise detection device, 201CB blue difference signal horizontal block noise detection device, 202 1 line memory, 202Y luminance signal 1 line memory, 202CB blue difference signal 1 line memory, 202CR red difference signal 1 line memory, 202C color difference signal 1 line memory, 203 horizontal smoothing unit, 203Y luminance signal horizontal smoothing unit, 203CB blue difference signal horizontal smoothing unit, 203CR red difference signal horizontal smoothing unit, 204 line memory, 232 number comparison unit, 233 smoothing Conversion processing unit, 234 selector, 240g, 240h, 240i, 240j delay circuit, 241 average value calculation unit, 701 color difference signal horizontal smoothing unit, 702 color difference signal smoothing processing unit, 703 color difference signal average value calculation unit.

Claims (16)

入力映像信号を受信してブロック境界を検出して出力するブロックノイズ検出装置であって、
上記入力映像信号に対して、隣接画素間の空間差分を算出して出力する空間差分算出部と、注目している空間差分とその左右周辺の空間差分を左右別々に比較した結果から、空間差分比較判定信号を出力する空間差分比較判定部とを備えた空間差分比較部と、
上記空間差分比較判定信号を位相毎にカウントして、それぞれの位相に対応するカウント値を累積値信号として上記入力映像信号の水平同期信号に同期したタイミングで出力する複数個のカウンタを備えた位相累積部と、
複数個の上記累積値信号の値のうち、値が最大である累積値信号を最大累積値信号として出力し、上記値が最大である上記累積値信号に対応する位相を最大累積時位相信号として出力する最大累積値検出部を備えた最大累積時位相検出部とを備え、
上記最大累積時位相信号に基づいて、検出されたブロック境界の位置を示す検出ブロック位相信号を出力する
ブロックノイズ検出装置。
A block noise detection device that receives an input video signal, detects a block boundary, and outputs the block boundary,
A spatial difference calculation unit that calculates and outputs a spatial difference between adjacent pixels with respect to the input video signal, and a spatial difference obtained by comparing the spatial difference of interest and the spatial difference between the left and right sides separately from the left and right. A spatial difference comparison unit including a spatial difference comparison determination unit that outputs a comparison determination signal;
A phase provided with a plurality of counters that counts the spatial difference comparison determination signal for each phase and outputs a count value corresponding to each phase as a cumulative value signal at a timing synchronized with the horizontal synchronization signal of the input video signal Cumulative part,
A cumulative value signal having a maximum value among the plurality of cumulative value signals is output as a maximum cumulative value signal, and a phase corresponding to the cumulative value signal having the maximum value is set as a maximum cumulative phase signal. A maximum cumulative phase detector with a maximum cumulative value detector for output,
A block noise detection device that outputs a detection block phase signal indicating a position of a detected block boundary based on the maximum cumulative phase signal.
上記空間差分比較判定部は、上記注目している空間差分が、その左側に位置する所定数の空間差分のいずれよりも大きいか、またはその右側に位置する所定数の空間差分のいずれよりも大きいか否かを判定した結果から上記空間差分比較判定信号を出力する
ことを特徴とする請求項1に記載のブロックノイズ検出装置。
The spatial difference comparison / determination unit is configured such that the spatial difference of interest is greater than any of the predetermined number of spatial differences located on the left side thereof, or greater than any of the predetermined number of spatial differences located on the right side thereof. The block noise detection apparatus according to claim 1, wherein the spatial difference comparison determination signal is output based on the determination result.
上記最大累積時位相信号を上記検出ブロック位相信号として出力することを特徴とする請求項1又は2に記載のブロックノイズ検出装置。   The block noise detection device according to claim 1, wherein the maximum cumulative phase signal is output as the detection block phase signal. 上記カウンタの個数が、ブロックサイズを表す画素数に等しいことを特徴とする請求項1又は2に記載のブロックノイズ検出装置。   The block noise detection apparatus according to claim 1, wherein the number of the counters is equal to the number of pixels representing a block size. 上記ブロックサイズが8であることを特徴とする請求項4に記載のブロックノイズ検出装置。   The block noise detection apparatus according to claim 4, wherein the block size is eight. 上記最大累積時位相信号を受け、互いに連続する複数個のラインからそれぞれ得られた複数個の上記最大累積時位相信号を比較して、全て一致したときに上記検出ブロック位相信号を出力する位相信号比較判定部を備えた位相相互判定部をさらに備えることを特徴とする請求項1又は2に記載のブロックノイズ検出装置。   A phase signal that receives the maximum accumulated phase signal, compares the plurality of maximum accumulated phase signals respectively obtained from a plurality of continuous lines, and outputs the detected block phase signal when all coincide with each other The block noise detection apparatus according to claim 1, further comprising a phase mutual determination unit including a comparison determination unit. 上記最大累積値信号を閾値と比較し、上記最大累積値信号の方が大きい場合のみ上記最大累積時位相信号を検出ブロック位相信号として出力する位相閾値判定部をさらに備えることを特徴とする、
請求項1又は2に記載のブロックノイズ検出装置。
A phase threshold determination unit that compares the maximum cumulative value signal with a threshold and outputs the maximum cumulative phase signal as a detection block phase signal only when the maximum cumulative value signal is larger, is further characterized in that,
The block noise detection device according to claim 1.
入力映像信号を受信してブロック境界を検出して出力するブロックノイズ検出方法であって、
上記入力映像信号に対して、隣接画素間の空間差分を算出し、
注目している空間差分とその左右周辺の空間差分を左右別々に比較した結果から、空間差分比較判定信号を出力し、
上記空間差分比較判定信号を位相毎にカウントして、それぞれの位相に対応するカウント値を累積値信号として入力映像信号の水平同期信号に同期したタイミングで出力し、
複数個の上記累積値信号のうち、値が最大である累積値信号に対応する位相を最大累積時位相信号として出力し、
上記最大累積時位相信号に基づいて、検出されたブロック境界の位置を示す信号を検出ブロック位相信号として出力する
ブロックノイズ検出方法。
A block noise detection method for receiving an input video signal and detecting and outputting a block boundary,
For the input video signal, calculate the spatial difference between adjacent pixels,
From the result of comparing the spatial difference of interest and the spatial difference around the left and right separately, output a spatial difference comparison determination signal,
The spatial difference comparison determination signal is counted for each phase, and the count value corresponding to each phase is output as a cumulative value signal at a timing synchronized with the horizontal synchronization signal of the input video signal,
The phase corresponding to the cumulative value signal having the maximum value among the plurality of cumulative value signals is output as the maximum cumulative phase signal,
A block noise detection method for outputting a signal indicating the position of a detected block boundary as a detection block phase signal based on the maximum cumulative phase signal.
上記注目している空間差分が、その左側に位置する所定数の空間差分のいずれよりも大きいか、またはその右側に位置する所定数の空間差分のいずれよりも大きいか否かを判定した結果から上記空間差分比較判定信号を出力する
ことを特徴とする請求項8に記載のブロックノイズ検出方法。
From the result of determining whether the spatial difference of interest is greater than any of the predetermined number of spatial differences located on the left side or greater than any of the predetermined number of spatial differences located on the right side thereof The block noise detection method according to claim 8, wherein the spatial difference comparison determination signal is output.
互いに連続する複数個のラインからそれぞれ得られた複数個の上記最大累積時位相信号を比較して、全て一致したときに検出ブロック位相信号を出力する
請求項8又は9に記載のブロックノイズ検出方法。
The block noise detection method according to claim 8 or 9, wherein a plurality of the maximum accumulated phase signals respectively obtained from a plurality of continuous lines are compared, and a detection block phase signal is output when all coincide with each other. .
上記最大累積値信号を閾値と比較し、上記最大累積値信号の方が大きい場合のみ上記最大累積時位相信号を検出ブロック位相信号として出力する
請求項8又は9に記載のブロックノイズ検出方法。
The block noise detection method according to claim 8 or 9, wherein the maximum cumulative value signal is compared with a threshold value, and the maximum cumulative phase signal is output as a detection block phase signal only when the maximum cumulative value signal is larger.
請求項1乃至7の何れかに記載のブロックノイズ検出装置と、
上記入力映像信号に対して、平滑化処理し、平滑化映像出力信号として出力する平滑化処理部と、上記入力映像信号と上記平滑化出力信号の内、上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化出力信号を、他の位相では上記入力映像信号を出力映像信号として出力する選択器とを備えた水平平滑化部と
を備えることを特徴とするブロックノイズ除去装置。
A block noise detection device according to any one of claims 1 to 7,
A smoothing processing unit that smoothes the input video signal and outputs the smoothed video output signal; a phase corresponding to the detection block phase signal among the input video signal and the smoothed output signal; and A horizontal smoothing unit including a selector that outputs the smoothed output signal as a phase within a predetermined range before and after that and the input video signal as an output video signal in another phase. Noise removal device.
請求項8乃至11の何れかに記載のブロックノイズ検出方法によりブロックノイズを検出し、
上記入力映像信号に対して、平滑化処理し、平滑化出力信号として出力し、
上記入力映像信号と上記平滑化出力信号の内、上記最大累積時位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化出力信号を、他の位相では上記入力映像信号を出力映像信号として出力する
ブロックノイズ除去方法。
Block noise is detected by the block noise detection method according to any one of claims 8 to 11,
The input video signal is smoothed and output as a smoothed output signal.
Of the input video signal and the smoothed output signal, the smoothed output signal is output in the phase corresponding to the maximum accumulated phase signal and the phase within a predetermined range before and after the phase, and the input video signal is output in the other phases. Block noise removal method to output as video signal.
請求項1乃至7の何れかに記載のブロックノイズ検出装置と、輝度信号水平平滑化部と、青色差信号水平平滑化部と、赤色差信号水平平滑化部とを備えたブロックノイズ除去装置であって、
上記入力映像信号として、入力輝度信号、入力青色差信号及び入力赤色差信号を含むものが入力され、
上記ブロックノイズ検出装置が、上記入力輝度信号に基づいて上記検出ブロック位相信号を出力し、
上記輝度信号水平平滑化部が、上記入力輝度信号に対して、平滑化処理し、平滑化輝度出力信号として出力する平滑化処理部と、上記入力輝度信号と上記平滑化輝度出力信号の内、上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化輝度出力信号を、他の位相では上記入力輝度信号を出力輝度信号として出力する選択器とを備え、
上記青色差信号水平平滑化部が、上記入力青色差信号に対して、平滑化処理し、平滑化青色差出力信号として出力する平滑化処理部と、上記入力青色差信号と上記平滑化青色差出力信号の内、上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化青色差出力信号を、他の位相では上記入力青色差信号を出力青色差信号として出力する選択器とを備え、
上記赤色差信号水平平滑化部が、上記入力赤色差信号に対して、平滑化処理し、平滑化赤色差出力信号として出力する平滑化処理部と、上記入力赤色差信号と上記平滑化赤色差出力信号の内、上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化赤色差出力信号を、他の位相では上記入力赤色差信号を出力赤色差信号として出力する選択器とを備える
ことを特徴とするブロックノイズ除去装置。
A block noise removing device comprising: the block noise detecting device according to claim 1; a luminance signal horizontal smoothing unit; a blue difference signal horizontal smoothing unit; and a red difference signal horizontal smoothing unit. There,
As the input video signal, an input luminance signal, an input blue difference signal and an input red difference signal are input,
The block noise detection device outputs the detection block phase signal based on the input luminance signal,
The luminance signal horizontal smoothing unit performs a smoothing process on the input luminance signal and outputs the smoothed luminance output signal, and among the input luminance signal and the smoothed luminance output signal, A selector that outputs the smoothed luminance output signal in a phase corresponding to the detection block phase signal and a phase within a predetermined range before and after the phase, and a selector that outputs the input luminance signal as an output luminance signal in other phases;
The blue difference signal horizontal smoothing unit smoothes the input blue difference signal and outputs the smoothed blue difference output signal as a smoothed blue difference output signal; the input blue difference signal and the smoothed blue difference Among the output signals, the smoothed blue difference output signal is output as the output blue difference signal at the phase corresponding to the detection block phase signal and the phase within the predetermined range before and after the phase, and the input blue difference signal at the other phase. With a selector,
The red color difference signal horizontal smoothing unit smoothes the input red color difference signal and outputs it as a smoothed red color difference output signal; the input red color difference signal and the smoothed red color difference Among the output signals, the smoothed red color difference output signal is output as the output red color difference signal at the phase corresponding to the detection block phase signal and the phase within the predetermined range before and after the phase, and the input red color difference signal is output at the other phase A block noise removing device comprising: a selector.
請求項1乃至7の何れかに記載のブロックノイズ検出装置と、輝度信号水平平滑化部と、色差信号水平平滑化部とを備えたブロックノイズ除去装置であって、
上記入力映像信号として、入力輝度信号及び入力色差信号を含むものが入力され、
上記ブロックノイズ検出装置が、上記入力輝度信号に基づいてブロックノイズを検出して、上記検出ブロック位相信号を出力し、
上記輝度信号水平平滑化部が、上記入力輝度信号に対して、平滑化処理し、平滑化輝度出力信号として出力する平滑化処理部と、上記入力輝度信号と上記平滑化輝度出力信号の内、上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化輝度出力信号を、他の位相では上記入力輝度信号を出力輝度信号として出力する選択器とを備え、
上記入力映像信号を構成する入力色差信号に対して、平滑化処理し、平滑化色差出力信号として出力する平滑化処理部と、
上記色差信号水平平滑化部が、上記入力色差信号に対して、平滑化処理し、平滑化色差出力信号として出力する平滑化処理部と、上記入力色差信号と上記平滑化色差出力信号の内、上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化色差出力信号を、他の位相では上記入力色差信号を出力色差信号として出力する選択器とを備える
ことを特徴とするブロックノイズ除去装置。
A block noise removing device comprising the block noise detecting device according to any one of claims 1 to 7, a luminance signal horizontal smoothing unit, and a color difference signal horizontal smoothing unit,
As the input video signal, a signal including an input luminance signal and an input color difference signal is input,
The block noise detection device detects block noise based on the input luminance signal, and outputs the detection block phase signal,
The luminance signal horizontal smoothing unit performs a smoothing process on the input luminance signal and outputs the smoothed luminance output signal, and among the input luminance signal and the smoothed luminance output signal, A selector that outputs the smoothed luminance output signal in a phase corresponding to the detection block phase signal and a phase within a predetermined range before and after the phase, and a selector that outputs the input luminance signal as an output luminance signal in other phases;
A smoothing processing unit that performs a smoothing process on the input color difference signal constituting the input video signal and outputs the smoothed color difference output signal;
The color difference signal horizontal smoothing unit smoothes the input color difference signal and outputs a smoothed color difference output signal, and among the input color difference signal and the smoothed color difference output signal, A selector that outputs the smoothed chrominance output signal as the output chrominance signal at the phase corresponding to the detection block phase signal and the phase within a predetermined range before and after the phase; Block noise elimination device.
輝度信号ブロックノイズ除去装置と、青色差信号ブロックノイズ除去装置と、赤色差信号ブロックノイズ除去装置とを備えたブロックノイズ除去装置であって、
上記入力映像信号として、入力輝度信号、入力青色差信号及び入力赤色差信号を含むものが入力され、
上記輝度信号ブロックノイズ除去装置、上記青色差信号ブロックノイズ除去装置、及び上記赤色差信号ブロックノイズ除去装置の各々が、請求項1乃至7の何れかに記載のブロックノイズ検出装置と、水平平滑化部とを備え、
上記輝度信号ブロックノイズ除去装置の上記ブロックノイズ検出装置が、上記入力輝度信号に基づいて上記検出ブロック位相信号を出力し、
上記輝度信号ブロックノイズ除去装置の上記水平平滑化部が、上記入力輝度信号に対して、平滑化処理し、平滑化輝度出力信号として出力する平滑化処理部と、上記入力輝度信号と上記平滑化輝度出力信号の内、上記輝度信号ブロックノイズ除去装置の上記ブロックノイズ検出装置が出力した上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化輝度出力信号を、他の位相では上記入力輝度信号を出力輝度信号として出力する選択器とを備え、
上記青色差信号ブロックノイズ除去装置の上記水平平滑化部が、上記入力青色差信号に対して、平滑化処理し、平滑化青色差出力信号として出力する平滑化処理部と、上記入力青色差信号と上記平滑化青色差出力信号の内、上記青色差信号ブロックノイズ除去装置の上記ブロックノイズ検出装置が出力した上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化青色差出力信号を、他の位相では上記入力青色差信号を出力青色差信号として出力する選択器とを備え、
上記赤色差信号ブロックノイズ除去装置の上記水平平滑化部が、上記入力赤色差信号に対して、平滑化処理し、平滑化青色差出力信号として出力する平滑化処理部と、上記入力赤色差信号と上記平滑化赤色差出力信号の内、上記赤色差信号ブロックノイズ除去装置の上記ブロックノイズ検出装置が出力した上記検出ブロック位相信号に対応する位相及びその前後の所定範囲内の位相では上記平滑化赤色差出力信号を、他の位相では上記入力赤色差信号を出力赤色差信号として出力する選択器とを備える
ことを特徴とするブロックノイズ除去装置。
A block noise removing device comprising a luminance signal block noise removing device, a blue color difference signal block noise removing device, and a red color difference signal block noise removing device,
As the input video signal, an input luminance signal, an input blue difference signal, and an input red difference signal are input,
8. The block noise detecting device according to claim 1 and a horizontal smoothing each of the luminance signal block noise removing device, the blue color difference signal block noise removing device, and the red color difference signal block noise removing device. With
The block noise detection device of the luminance signal block noise removal device outputs the detection block phase signal based on the input luminance signal,
The horizontal smoothing unit of the luminance signal block noise removing device smoothes the input luminance signal and outputs the smoothed luminance output signal, and the input luminance signal and the smoothing. Among the luminance output signals, the smoothed luminance output signal is different in the phase corresponding to the detected block phase signal output by the block noise detecting device of the luminance signal block noise removing device and the phase within a predetermined range before and after the phase. A selector that outputs the input luminance signal as an output luminance signal in the phase of
The horizontal smoothing unit of the blue difference signal block noise removing device smoothes the input blue difference signal and outputs the smoothed blue difference output signal, and the input blue difference signal. Among the smoothed blue difference output signals and the phase corresponding to the detected block phase signal output by the block noise detecting device of the blue difference signal block noise removing device and the phase within a predetermined range before and after the phase. A blue difference output signal, and a selector that outputs the input blue difference signal as an output blue difference signal in other phases;
The horizontal smoothing unit of the red difference signal block noise removing device smoothes the input red difference signal and outputs it as a smoothed blue difference output signal; and the input red difference signal Among the smoothed red color difference output signals and the phase corresponding to the detected block phase signal output by the block noise detection device of the red color difference signal block noise removing device and the phase within a predetermined range before and after the phase. A block noise removing apparatus comprising: a selector that outputs a red color difference output signal as an output red color difference signal at another phase.
JP2009034871A 2007-02-16 2009-02-18 Block noise detecting device and method, and block noise removing device and method Expired - Fee Related JP4749473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009034871A JP4749473B2 (en) 2007-02-16 2009-02-18 Block noise detecting device and method, and block noise removing device and method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007036002 2007-02-16
JP2007036002 2007-02-16
JP2009034871A JP4749473B2 (en) 2007-02-16 2009-02-18 Block noise detecting device and method, and block noise removing device and method

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007172062A Division JP4399480B2 (en) 2007-02-16 2007-06-29 Block noise detecting device and method, and block noise removing device and method

Publications (2)

Publication Number Publication Date
JP2009105990A true JP2009105990A (en) 2009-05-14
JP4749473B2 JP4749473B2 (en) 2011-08-17

Family

ID=39846282

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007172062A Expired - Fee Related JP4399480B2 (en) 2007-02-16 2007-06-29 Block noise detecting device and method, and block noise removing device and method
JP2009034871A Expired - Fee Related JP4749473B2 (en) 2007-02-16 2009-02-18 Block noise detecting device and method, and block noise removing device and method

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2007172062A Expired - Fee Related JP4399480B2 (en) 2007-02-16 2007-06-29 Block noise detecting device and method, and block noise removing device and method

Country Status (1)

Country Link
JP (2) JP4399480B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014064968A1 (en) 2012-10-22 2014-05-01 Eizo株式会社 Image processing device, image processing method, and computer program

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346482A (en) * 1989-07-14 1991-02-27 Kokusai Denshin Denwa Co Ltd <Kdd> Method and apparatus for eliminating block distortion for moving picture coding
JP2000350202A (en) * 1999-03-26 2000-12-15 Victor Co Of Japan Ltd Block noise detecting device
JP2002344968A (en) * 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd Block distortion eliminating device
WO2005004489A1 (en) * 2003-07-02 2005-01-13 Sony Corporation Block distortion detection device, block distortion detection method, and video signal processing device
JP2007028460A (en) * 2005-07-21 2007-02-01 Victor Co Of Japan Ltd Block noise detection device and program

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0346482A (en) * 1989-07-14 1991-02-27 Kokusai Denshin Denwa Co Ltd <Kdd> Method and apparatus for eliminating block distortion for moving picture coding
JP2000350202A (en) * 1999-03-26 2000-12-15 Victor Co Of Japan Ltd Block noise detecting device
JP2002344968A (en) * 2001-05-14 2002-11-29 Matsushita Electric Ind Co Ltd Block distortion eliminating device
WO2005004489A1 (en) * 2003-07-02 2005-01-13 Sony Corporation Block distortion detection device, block distortion detection method, and video signal processing device
JP2007028460A (en) * 2005-07-21 2007-02-01 Victor Co Of Japan Ltd Block noise detection device and program

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014064968A1 (en) 2012-10-22 2014-05-01 Eizo株式会社 Image processing device, image processing method, and computer program
US9241091B2 (en) 2012-10-22 2016-01-19 Eizo Corporation Image processing device, image processing method, and computer program

Also Published As

Publication number Publication date
JP4399480B2 (en) 2010-01-13
JP4749473B2 (en) 2011-08-17
JP2008228264A (en) 2008-09-25

Similar Documents

Publication Publication Date Title
US8189941B2 (en) Image processing device, display device, image processing method, and program
JP2016502126A (en) Video image processing method and apparatus
KR20040024471A (en) Method of searching for motion vector, method of generating frame interpolation image and display system
JP6300565B2 (en) Moving picture coding apparatus, program, and integrated circuit
WO2013101547A1 (en) Photo extraction from video
JP2011087301A (en) Processing apparatus for video data, display system, and processing method
CN110557637A (en) Apparatus for encoding image, apparatus for decoding image, and image sensor
JP5901362B2 (en) Color conversion device, color sub-sampling device, and programs thereof
JP2004264920A (en) Device and method for creating thumbnail image and improving quality of resized image
US7961961B2 (en) Image processing apparatus and image processing program using motion information
EP1790165B1 (en) Detecting the position of blocking artefacts using a neural network
US7986855B2 (en) Block noise detector and detection method, and block noise reducer and reduction method
US10819965B2 (en) Image processing device and method for operating image processing device
CN102509311A (en) Motion detection method and device
JP4749473B2 (en) Block noise detecting device and method, and block noise removing device and method
JP5988696B2 (en) Image compression circuit, image compression method, semiconductor device, and smartphone
US8330799B2 (en) Image output apparatus and image output method
JP4440286B2 (en) Block noise removal device
JP2007028460A (en) Block noise detection device and program
JP4449696B2 (en) Image processing apparatus, image processing method, and program
JP5965760B2 (en) Image encoding device, image decoding device, and program thereof
JP5271243B2 (en) Image feature information multiplexing device, interpolation video generation device, receiver, image feature information multiplexing program, and interpolation video generation program
JPH08130744A (en) Television receiver
JP5888899B2 (en) Video processing apparatus, video processing method, and program
JP2003087823A (en) Transmission image quality monitor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110517

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees