JP2009105329A - Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor - Google Patents

Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor Download PDF

Info

Publication number
JP2009105329A
JP2009105329A JP2007277869A JP2007277869A JP2009105329A JP 2009105329 A JP2009105329 A JP 2009105329A JP 2007277869 A JP2007277869 A JP 2007277869A JP 2007277869 A JP2007277869 A JP 2007277869A JP 2009105329 A JP2009105329 A JP 2009105329A
Authority
JP
Japan
Prior art keywords
thin film
layer
metal thin
plating
underlayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007277869A
Other languages
Japanese (ja)
Inventor
Hiroshi Ishihara
弘嗣 石原
Masanobu Tanaka
正信 田中
Takahiro Kamei
隆広 亀井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2007277869A priority Critical patent/JP2009105329A/en
Publication of JP2009105329A publication Critical patent/JP2009105329A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a metal thin film capable of easily forming an inclined plane in a simple process, and to provide the metal thin film and a method of manufacturing a thin-film transistor. <P>SOLUTION: A first base layer 13A containing a catalyst material is formed on a substrate 11, and then an electroless plating treatment is performed on it to form a first plating layer 14A so as to coat the first base layer 13A. Then, a second base layer 13B containing a catalyst material is formed in a neighborhood region of the first plating layer 14A on the substrate 11, and further a second electroless plating treatment is performed with the second base layer 13B and the first plating layer 14A as catalysts. A second plating layer 14B is so film-formed as to coat the first plating layer 14A, accumulated on the first base layer 13A, and the second base layer 13B. By the difference of film thickness caused between a region facing the first base layer 13A and a region facing the second base layer 13B, a taper 14A-1 is formed at the end portion of the metal thin film 10. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、無電解めっき法を用いた金属薄膜の形成方法およびこれにより形成された金属薄膜ならびに薄膜トランジスタの製造方法に関する。   The present invention relates to a method for forming a metal thin film using an electroless plating method, a metal thin film formed thereby, and a method for manufacturing a thin film transistor.

従来、TFT(Thin Film Transistor;薄膜トランジスタ)などの半導体回路作製のプロセスでは、配線などの金属薄膜を、真空蒸着法、スパッタリング法などにより成膜したのち、微細加工技術の一つであるフォトリソグラフィ法によりパターニング形成している。フォトリソグラフィ法は、例えば、感光性材料などを用いたフォトレジスト材料を金属薄膜上に塗布後、露光、現像、洗浄、エッチングの工程を経て、フォトレジストを剥離することにより、所望のパターンを得る方法である。   Conventionally, in the process of manufacturing a semiconductor circuit such as a thin film transistor (TFT), a metal thin film such as a wiring is formed by a vacuum deposition method, a sputtering method, etc., and then a photolithography method which is one of microfabrication techniques. Thus, patterning is formed. The photolithography method, for example, obtains a desired pattern by applying a photoresist material using a photosensitive material or the like on a metal thin film and then stripping the photoresist through steps of exposure, development, washing, and etching. Is the method.

このような金属薄膜では、例えばその断面形状の端部に段差があると、この上にさらに他の層を成膜して多層構造とする場合には、その段差によってステップカバレージが悪化する。このため、金属薄膜上に積層した膜の段切れなどが発生する虞がある。従って、金属薄膜の形成工程においては、その断面形状の端部に傾斜面を形成することが重要となる。   In such a metal thin film, for example, if there is a step at the end of its cross-sectional shape, when another layer is formed thereon to form a multilayer structure, the step coverage deteriorates due to the step. For this reason, there is a possibility that the film laminated on the metal thin film may be disconnected. Therefore, in the process of forming the metal thin film, it is important to form an inclined surface at the end of the cross-sectional shape.

そこで、特許文献1,2には、パターニングされた金属レジストのベーキング温度の調整によりレジスト形状を制御し、その後のドライエッチング工程で金属薄膜の断面形状に傾斜面を形成する手法が提案されている。あるいは、特許文献3,4には金属薄膜を2層に形成してウェットエッチングにより金属薄膜の断面形状に傾斜面を形成する手法が記載されている。   Therefore, Patent Documents 1 and 2 propose a method in which the resist shape is controlled by adjusting the baking temperature of the patterned metal resist, and an inclined surface is formed in the cross-sectional shape of the metal thin film in the subsequent dry etching process. . Alternatively, Patent Documents 3 and 4 describe a technique in which a metal thin film is formed in two layers and an inclined surface is formed in the cross-sectional shape of the metal thin film by wet etching.

一方、金属薄膜の成膜方法としては、上記真空蒸着法や、スパッタリング法の他にも、特許文献5や非特許文献1,2に記載されている金属微粒子や金属ペーストを用いたインクジェット法やスクリーン印刷法、あるいは、無電解めっき法(例えば、特許文献6,7)を用いることができる。例えば、特許文献6の手法は、液晶表示装置などのアクティブマトリクス基板の金属配線を形成する際に、傾斜面を形成した下地層を被覆するように無電解めっき処理を施すことで、金属配線の両端部に傾斜面を形成するものである。また、特許文献7には、インクジェット法と無電解めっき法を組み合わせて用いた省資源・省エネルギー化につながる機能性薄膜の形成方法が記載されている。
特許第3324730号公報 特許第3574270号公報 特許第2614403号 特開平1−151236号公報 特許第3774638号公報 特許第3567142号公報 特開2001―288578号公報 「フレキシブル基板への印刷技術−Roll to Rollによる電子デバイス製造技術−」;株式会社東レリサーチセンター, pp.125-126(2006):[元文献]畑田賢造;「金属ナノペーストによるマイクロパターンニング技術」, 日本画像学会誌, 第42巻, 3号, pp.238-244(2003) 水垣ら;「インクジェット法を用いた配線技術開発の現状」, エレクトロニクス実装学会誌, Vol.9, No.7, pp.546-549(2006) Hidberら; Langmuir, vol.12, p.1375(1996)
On the other hand, as a method for forming a metal thin film, in addition to the vacuum deposition method and the sputtering method, an ink jet method using metal fine particles and metal paste described in Patent Document 5 and Non-Patent Documents 1 and 2 can be used. A screen printing method or an electroless plating method (for example, Patent Documents 6 and 7) can be used. For example, in the technique of Patent Document 6, when forming a metal wiring of an active matrix substrate such as a liquid crystal display device, an electroless plating process is performed so as to cover a base layer on which an inclined surface is formed. Inclined surfaces are formed at both ends. Further, Patent Document 7 describes a method for forming a functional thin film that leads to resource saving and energy saving using a combination of an inkjet method and an electroless plating method.
Japanese Patent No. 3324730 Japanese Patent No. 3574270 Japanese Patent No. 2614403 JP-A-1-151236 Japanese Patent No. 3774638 Japanese Patent No. 3567142 JP 2001-288578 A "Printing technology on flexible substrates-Electronic device manufacturing technology using Roll to Roll-"; Toray Research Center, pp.125-126 (2006): [Original literature] Kenzo Hatada; "Micropatterning technology using metal nanopaste" , Journal of the Imaging Society of Japan, Vol.42, No.3, pp.238-244 (2003) Mizaki et al .; "Current status of wiring technology development using inkjet method", Journal of Japan Institute of Electronics Packaging, Vol.9, No.7, pp.546-549 (2006) Hidber et al .; Langmuir, vol.12, p.1375 (1996)

しかしながら、上記のように、金属薄膜を真空蒸着法やスパッタリング法を用いて成膜したのち、フォトリソグラフィ法などにより傾斜面をパターニング形成する場合には、工程数が増えてしまうという問題がある。   However, as described above, there is a problem that the number of steps increases when the inclined surface is patterned by photolithography after forming a metal thin film using a vacuum deposition method or a sputtering method.

そこで、工程数を削減するために、金属薄膜を1回の無電解めっき処理でパターニング形成する手法が考えられる。ところが、無電解めっき処理では、通常、金属薄膜は触媒を核に析出されるため、所望の断面形状を得ることは難しいという問題がある。また、上記特許文献6の手法によれば、無電解めっき処理を用いて傾斜面を形成することができるものの、無電解めっきの下地層に、エッチングなどの方法を用いて傾斜面を形成する必要があるため、上記問題の解決策としては十分ではなかった。   Therefore, in order to reduce the number of processes, a method of patterning the metal thin film by one electroless plating process can be considered. However, in the electroless plating treatment, there is a problem that it is difficult to obtain a desired cross-sectional shape because a metal thin film is usually deposited using a catalyst as a nucleus. Further, according to the method of Patent Document 6, although the inclined surface can be formed by using electroless plating treatment, it is necessary to form the inclined surface by using a method such as etching on the base layer of electroless plating. Therefore, it was not enough as a solution to the above problem.

本発明はかかる問題点に鑑みてなされたもので、その目的は、簡易な工程で容易に傾斜面を形成することが可能な金属薄膜の形成方法およびこれにより形成された金属薄膜ならびに薄膜トランジスタの製造方法を提供することにある。   The present invention has been made in view of such a problem, and an object of the present invention is to form a metal thin film capable of easily forming an inclined surface by a simple process, and to manufacture a metal thin film and a thin film transistor formed thereby. It is to provide a method.

本発明の金属薄膜の形成方法は、基板上の一の領域に、第1の触媒材料を含む第1の下地層を形成する工程と、この第1の下地層を触媒として第1の無電解めっき処理を施すことにより、第1のめっき層を形成する工程と、基板上の第1のめっき層の近傍の領域に、第2の触媒材料を含む第2の下地層を形成する工程と、第2の下地層と第1のめっき層とを触媒として、第2の無電解めっき処理を施すことにより第2のめっき層を形成する工程とを含むものである。   The method for forming a metal thin film according to the present invention includes a step of forming a first underlayer containing a first catalyst material in a region on a substrate, and a first electroless process using the first underlayer as a catalyst. A step of forming a first plating layer by performing a plating process; a step of forming a second underlayer containing a second catalyst material in a region in the vicinity of the first plating layer on the substrate; A step of forming a second plating layer by performing a second electroless plating process using the second underlayer and the first plating layer as a catalyst.

本発明の薄膜トランジスタの製造方法は、基板上に、第1の電極、第2の電極および第3の電極のうちの少なくとも一の電極を、無電解めっき処理を用いて形成する電極形成工程を含み、この電極形成工程が、本発明の金属薄膜の形成方法の各工程を含んでいる。   The method of manufacturing a thin film transistor of the present invention includes an electrode forming step of forming at least one of the first electrode, the second electrode, and the third electrode on the substrate using an electroless plating process. This electrode forming step includes each step of the metal thin film forming method of the present invention.

本発明の金属薄膜は、基板上の一の領域に設けられ、第1の触媒材料を含む第1の下地層と、第1の下地層を覆うように形成された第1のめっき層と、基板上の第1のめっき層の近傍の領域に設けられ、第2の触媒材料を含む第2の下地層と、第1のめっき層および第2の下地層を覆うように形成されると共に、端部領域に傾斜面を有する第2のめっき層とを備えたものである。   The metal thin film of the present invention is provided in one region on the substrate, and includes a first underlayer containing a first catalyst material, a first plating layer formed so as to cover the first underlayer, Provided in a region in the vicinity of the first plating layer on the substrate, formed so as to cover the second underlayer containing the second catalyst material, the first plating layer and the second underlayer; And a second plating layer having an inclined surface in the end region.

本発明の金属薄膜の形成方法および薄膜トランジスタの製造方法では、第1の触媒材料を含む第1の下地層を触媒として、第1の無電解めっき処理を施すことにより、第1の下地層を覆うように第1のめっき層が形成される。こののち、基板上の第1のめっき層の近傍の領域に、第2の触媒材料を含む第2の下地層を形成し、この第2の下地層と第1のめっき層とを触媒として第2の無電解めっき処理を施すことにより、第1の下地層上に形成された第1のめっき層と、この第1のめっき層の近傍領域に形成された第2の下地層とを覆うように、第2のめっき層が形成される。また、このとき、第1の下地層上には第1のめっき層が堆積している分、第1の下地層に対向する領域と第2の下地層に対向する領域との間には膜厚差が生じる。   In the method for forming a metal thin film and the method for manufacturing a thin film transistor of the present invention, the first base layer is covered by applying a first electroless plating process using the first base layer containing the first catalyst material as a catalyst. Thus, the first plating layer is formed. Thereafter, a second underlayer containing the second catalyst material is formed in a region in the vicinity of the first plating layer on the substrate, and the second underlayer and the first plating layer are used as a catalyst to form the second underlayer. The electroless plating process 2 is performed so as to cover the first plating layer formed on the first base layer and the second base layer formed in the vicinity of the first plating layer. In addition, a second plating layer is formed. At this time, since the first plating layer is deposited on the first underlayer, a film is formed between the region facing the first underlayer and the region facing the second underlayer. A thickness difference occurs.

本発明の金属薄膜の形成方法によれば、第1の触媒材料を含む第1の下地層を触媒として、第1の無電解めっき処理を施すようにしたので、第1の下地層を覆うように第1のめっき層を形成することができる。こののち、基板上の第1のめっき層の近傍の領域に、第2の触媒材料を含む第2の下地層を形成し、この第2の下地層と第1のめっき層とを触媒として第2の無電解めっき処理を施すようにしたので、第1のめっき層と第2の下地層とを覆うように第2のめっき層を形成することができる。これにより、第1の下地層に対向する領域と第2の下地層に対向する領域との間に膜厚差が生じ、金属薄膜に傾斜面を形成することができる。よって、成膜後にフォトレジストを用いたエッチングなどの工程を経ることなく、簡易な工程で容易に傾斜面を形成することが可能となる。   According to the method for forming a metal thin film of the present invention, since the first electroless plating process is performed using the first underlayer containing the first catalyst material as a catalyst, the first underlayer is covered. A first plating layer can be formed on the substrate. Thereafter, a second underlayer containing the second catalyst material is formed in a region in the vicinity of the first plating layer on the substrate, and the second underlayer and the first plating layer are used as a catalyst to form the second underlayer. Since the second electroless plating process is performed, the second plating layer can be formed so as to cover the first plating layer and the second underlayer. Thereby, a film thickness difference is generated between the region facing the first base layer and the region facing the second base layer, and an inclined surface can be formed on the metal thin film. Therefore, the inclined surface can be easily formed by a simple process without performing a process such as etching using a photoresist after the film formation.

本発明の薄膜トランジスタの製造方法によれば、基板上に、第1の電極、第2の電極および第3の電極のうち少なくとも一の電極を、本発明の金属薄膜の形成方法を用いて形成するようにしたので、電極に簡易な工程で傾斜面を形成することができ、これにより漏れ電流などの発生を抑制することができる。   According to the thin film transistor manufacturing method of the present invention, at least one of the first electrode, the second electrode, and the third electrode is formed on the substrate using the metal thin film forming method of the present invention. Since it did in this way, an inclined surface can be formed in an electrode with a simple process, and generation | occurrence | production of a leakage current etc. can be suppressed by this.

以下、本発明の実施の形態について、図面を参照して詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

図1は、本発明の一実施の形態に係る金属薄膜10の断面構成を表すものである。   FIG. 1 shows a cross-sectional configuration of a metal thin film 10 according to an embodiment of the present invention.

金属薄膜10は、後述の無電解めっき法を用いて形成され、例えば、基板11上に、密着層12を介して形成されている。金属薄膜10は、第1下地層13A、第2下地層13B、第1めっき層14A、第2めっき層14Bにより構成され、端部領域には、テーパ(傾斜面)14B−1が形成されている。なお、この金属薄膜10は、例えば回路基板上における電極や配線などであり、金属薄膜10の幅Wによって、これら電極や配線などの太さが決定される。   The metal thin film 10 is formed using an electroless plating method to be described later, and is formed on the substrate 11 via the adhesion layer 12, for example. The metal thin film 10 includes a first base layer 13A, a second base layer 13B, a first plating layer 14A, and a second plating layer 14B, and a taper (inclined surface) 14B-1 is formed in the end region. Yes. The metal thin film 10 is, for example, an electrode or a wiring on a circuit board, and the thickness of the electrode or the wiring is determined by the width W of the metal thin film 10.

基板11は、例えば、シリコン、合成石英、ガラス、金属、樹脂または樹脂フィルムなどの材料から構成されている。   The substrate 11 is made of a material such as silicon, synthetic quartz, glass, metal, resin, or resin film, for example.

密着層12は、第1下地層13Aおよび第2下地層13Bの基板11に対する密着性を高めるものである。この密着層12の構成材料としては、シラン系カップリング剤、例えば、アミノ系シラン化合物、メルカプト系シラン化合物、フェニル系シラン化合物、アルキル系シラン化合物などの化合物のうち少なくとも1つ以上を含んだものが挙げられ、第1下地層13Aおよび第2下地層13Bおよび基板11を構成する材料に応じて適切なものを選択すればよい。なお、シランカップリング剤としては、例えば、信越化学工業(株)製のKBM−603(N−2(アミノエチル)3−アミノプロピルトリメトキシシラン)(商品名)を用いることができる。   The adhesion layer 12 enhances the adhesion of the first foundation layer 13A and the second foundation layer 13B to the substrate 11. The constituent material of the adhesion layer 12 includes a silane coupling agent such as an amino silane compound, a mercapto silane compound, a phenyl silane compound, and an alkyl silane compound. What is necessary is just to select an appropriate thing according to the material which comprises 13 A of 1st base layers, the 2nd base layer 13B, and the board | substrate 11. FIG. As the silane coupling agent, for example, KBM-603 (N-2 (aminoethyl) 3-aminopropyltrimethoxysilane) (trade name) manufactured by Shin-Etsu Chemical Co., Ltd. can be used.

第1下地層13Aは、基板11上の選択的な領域に、例えば厚みが数nm〜数十nmで設けられ、金属薄膜10全体の幅Wよりも小さい幅で形成されている。第2下地層13Bは、基板11上の第1めっき層14Aの近傍領域に、例えば厚みが数nm〜数十nm、幅xで形成されている。このような第1下地層13Aおよび第2下地層13Bは、それぞれ後述の無電解めっき処理の触媒材料、例えばパラジウム(Pd)、金(Au)、白金(Pt)、銀(Ag)などのうち少なくとも1種を含んで構成されている。   The first base layer 13A is provided in a selective region on the substrate 11 with a thickness of, for example, several nm to several tens of nm, and is formed with a width smaller than the width W of the entire metal thin film 10. The second foundation layer 13B is formed in the vicinity of the first plating layer 14A on the substrate 11 with a thickness of, for example, several nm to several tens of nm and a width x. Each of the first underlayer 13A and the second underlayer 13B is made of a catalyst material for electroless plating treatment described later, such as palladium (Pd), gold (Au), platinum (Pt), silver (Ag), etc. It is configured to include at least one kind.

第1めっき層14Aは、第1下地層13Aを覆うように形成され、例えば厚みが数十nm〜100nmである。第2めっき層14Bは、第1下地層13A上に形成された第1めっき層14Aと、第2下地層13Bとを覆うように形成され、例えば厚みが100nmである。これらの第1めっき層14Aおよび第2めっき層14Bは、それぞれ後述の無電解めっき処理により析出されるめっき膜であるが、第2めっき層14Bは、第1めっき層14Aを触媒として析出される、いわゆる自己触媒型のめっき膜となっている。   14 A of 1st plating layers are formed so that 13 A of 1st base layers may be covered, for example, thickness is several dozen nm-100 nm. The second plating layer 14B is formed so as to cover the first plating layer 14A formed on the first base layer 13A and the second base layer 13B, and has a thickness of, for example, 100 nm. The first plating layer 14A and the second plating layer 14B are plating films that are deposited by an electroless plating process, which will be described later. The second plating layer 14B is deposited using the first plating layer 14A as a catalyst. This is a so-called autocatalytic plating film.

このような第1めっき層14Aおよび第2めっき層14Bを構成する自己触媒型の無電解めっき材料としては、例えばニッケル(Ni)、銅(Cu)、金(Au)、銀(Ag)、パラジウム(Pd)、コバルト(Co)、白金(Pt)、インジウム(In)、錫(Sn)、ロジウム(Rh)などの金属単体を用いることができる。加えて、これらの金属と共析可能な金属、例えばリン(P)、ホウ素(B)、クロム(Cr)、マンガン(Mn)、鉄(Fe)、亜鉛(Zn)、モリブデン(Mo)、カドミウム(Cd)、タングステン(W)、レニウム(Re)、チタン(Ti)、硫黄(S)、バナジウム(V)などをさらに用いるようにしてもよい。   Examples of the autocatalytic electroless plating material constituting the first plating layer 14A and the second plating layer 14B include nickel (Ni), copper (Cu), gold (Au), silver (Ag), and palladium. A single metal such as (Pd), cobalt (Co), platinum (Pt), indium (In), tin (Sn), or rhodium (Rh) can be used. In addition, metals that can be co-deposited with these metals, such as phosphorus (P), boron (B), chromium (Cr), manganese (Mn), iron (Fe), zinc (Zn), molybdenum (Mo), cadmium (Cd), tungsten (W), rhenium (Re), titanium (Ti), sulfur (S), vanadium (V), or the like may be further used.

但し、第1めっき層14Aおよび第2めっき層14Bの構成材料は、無電解めっき処理の触媒として機能する第1下地層13Aおよび第2下地層13Bの構成材料との関係によって適宜選択されるものである。   However, the constituent materials of the first plating layer 14A and the second plating layer 14B are appropriately selected according to the relationship with the constituent materials of the first base layer 13A and the second base layer 13B that function as a catalyst for the electroless plating process. It is.

また、このような金属薄膜10の構成は、次に示した(1)〜(5)のいずれかの方法により、容易に特定することができる。
(1)金属薄膜10の断面を、例えば透過型電子顕微鏡(TEM:Transmission Electron Microscope)により観察し、無電解めっき処理の触媒材料(第1下地層13Aおよび第2下地層13B)を検出する。
(2)金属薄膜10に共析可能な金属が含まれているかどうかを、例えばSIMS(Secondary Ion-microprobe Mass Spectrometer)、X線光電子分光法(XPS:X-ray Photoelectron Spectroscopy)などにより検出する。例えば、第1めっき層14Aおよび第2めっき層14Bがニッケルを含んで構成されている場合には、これに加えてホウ素やリンなどが含まれているかどうかを検出する。
(3)金属薄膜10中に、無電解めっき処理で使用される有機化合物などの添加剤が含まれているかを、例えばSIMSにより検出する。
(4)金属薄膜の断面形状を、例えば走査型電子顕微鏡(SEM:Scanning Electron Microscope)により観察する。
(5)表面の粗さを、例えば原子間力顕微鏡(AFM:Atomic Force Microscope)、触針計などにより観察する。但し、無電解めっき処理の後に何らかの表面処理を行っている場合には、評価は困難である。
Moreover, the structure of such a metal thin film 10 can be easily specified by any of the following methods (1) to (5).
(1) The cross section of the metal thin film 10 is observed with, for example, a transmission electron microscope (TEM), and a catalyst material (first base layer 13A and second base layer 13B) for electroless plating is detected.
(2) Whether or not the metal thin film 10 contains a eutectable metal is detected by, for example, SIMS (Secondary Ion-microprobe Mass Spectrometer), X-ray photoelectron spectroscopy (XPS), or the like. For example, in the case where the first plating layer 14A and the second plating layer 14B are configured to include nickel, it is detected whether or not boron or phosphorus is included in addition to this.
(3) Whether or not an additive such as an organic compound used in the electroless plating process is contained in the metal thin film 10 is detected by SIMS, for example.
(4) The cross-sectional shape of the metal thin film is observed with, for example, a scanning electron microscope (SEM).
(5) The roughness of the surface is observed with, for example, an atomic force microscope (AFM) or a stylus. However, evaluation is difficult when any surface treatment is performed after the electroless plating treatment.

次に、上記のような金属薄膜10の形成方法について、図2〜図5を参照して説明する。図2〜図5は、金属薄膜10の形成方法を工程順に示した断面図である。   Next, a method for forming the metal thin film 10 as described above will be described with reference to FIGS. 2-5 is sectional drawing which showed the formation method of the metal thin film 10 in order of a process.

(1.基板11の洗浄)
まず、図2(A)に示したように、上述の材料よりなるよりなる基板11をアルカリ溶液で洗浄後、純水で洗浄して乾燥させる。さらに、基板11の表面に、UVオゾン処理を施すことにより、表面における有機物の除去を行う。
(1. Cleaning of substrate 11)
First, as shown in FIG. 2A, the substrate 11 made of the above-described material is washed with an alkaline solution, then washed with pure water and dried. Further, the surface of the substrate 11 is subjected to UV ozone treatment to remove organic substances on the surface.

(2.密着層12の形成)
続いて、図2(B)に示したように、基板11上に密着層12を形成する。例えば、基板11の表面に、上述の材料よりなるシランカップリング剤を用いた気相法やスピンコート法によって表面処理を施すことにより密着層12を形成する。なお、スピンコート法を用いた場合は、シランカップリング剤を溶媒で希釈して使用し、処理後に大気中で、5分間以上、120℃に加熱するとよい。
(2. Formation of adhesion layer 12)
Subsequently, as illustrated in FIG. 2B, the adhesion layer 12 is formed over the substrate 11. For example, the adhesion layer 12 is formed on the surface of the substrate 11 by performing a surface treatment by a vapor phase method or a spin coating method using a silane coupling agent made of the above-described material. When the spin coating method is used, the silane coupling agent is diluted with a solvent and used, and after the treatment, it is preferably heated to 120 ° C. for 5 minutes or more in the atmosphere.

(3.第1下地層13Aの形成)
次に、密着層12を形成した基板11に対して、第1下地層13Aのパターンを、例えば、μコンタクト法(非特許文献3参照)により印刷する。このμコンタクト印刷法は、例えばスタンプなどの凹凸パターンが形成された転写板を用いてパターン印刷を行うものである。なお、本実施の形態では、第1下地層13Aと後述の第2下地層13Bのそれぞれのパターンに対応したスタンプを2種類作製する。
(3. Formation of the first underlayer 13A)
Next, the pattern of the first base layer 13A is printed on the substrate 11 on which the adhesion layer 12 is formed, for example, by the μ contact method (see Non-Patent Document 3). In this μ contact printing method, pattern printing is performed using a transfer plate on which an uneven pattern such as a stamp is formed. In the present embodiment, two types of stamps corresponding to the patterns of the first base layer 13A and the second base layer 13B described later are produced.

(3−1.スタンプ110の作製)
まず、図3(A)に示したようなスタンプ型200に、スタンプ110の材料を流し込み硬化させることにより、スタンプ110を作製する。なお、スタンプ型200は、凹凸パターン201Aが形成された基板201と、この凹凸パターン201Aに対向するように配置された基板203と、これら基板201と基板203との間に設けられたスペーサ202によって構成されている。基板201としては、例えばガラス基板を用いることができる。凹凸パターン201Aは、この基板201の表面に、例えばフォトリソグラフィ法により形成することができる。基板203としては、ガラスやテフロン(登録商標)などを用いることができる。また、スタンプ110の材料としては、2液混合による重合反応により硬化される材料、例えばポリジメチルシロキサン(PDMS)、具体的には、東レ・ダウコーニング・シリコーン社製のSYLGARD184(商品名)を用いることができる。
(3-1. Production of stamp 110)
First, the stamp 110 is manufactured by pouring the material of the stamp 110 into a stamp mold 200 as shown in FIG. The stamp mold 200 includes a substrate 201 on which a concavo-convex pattern 201A is formed, a substrate 203 disposed so as to face the concavo-convex pattern 201A, and a spacer 202 provided between the substrate 201 and the substrate 203. It is configured. As the substrate 201, for example, a glass substrate can be used. The uneven pattern 201A can be formed on the surface of the substrate 201 by, for example, a photolithography method. As the substrate 203, glass, Teflon (registered trademark), or the like can be used. Further, as a material of the stamp 110, a material that is cured by a polymerization reaction by mixing two liquids, for example, polydimethylsiloxane (PDMS), specifically, SYLGARD 184 (trade name) manufactured by Toray Dow Corning Silicone Co., Ltd. is used. be able to.

詳細には、上記のようなスタンプ型200に、スタンプ110の材料を2液混合後、攪拌、脱泡処理を行い流し込む。このとき、スタンプ型200のスペーサ202により、スタンプ110を所望の厚さに調整する。続いて、60℃で12時間、恒温槽にて加熱重合させたのち、スタンプ型200の基板201および基板203を分離させることにより、図3(B)に示したような、印刷パターン110Aを有するスタンプ110を作製することができる。なお、スタンプ型200の凹凸パターン201Aが、スタンプ110の印刷パターン110Aを形成する。   Specifically, after mixing two liquids of the material of the stamp 110 into the stamp mold 200 as described above, the mixture is poured by stirring and defoaming. At this time, the stamp 110 is adjusted to a desired thickness by the spacer 202 of the stamp mold 200. Subsequently, after heating and polymerizing in a constant temperature bath at 60 ° C. for 12 hours, the substrate 201 and the substrate 203 of the stamp mold 200 are separated to have a printed pattern 110A as shown in FIG. The stamp 110 can be made. The uneven pattern 201A of the stamp mold 200 forms the print pattern 110A of the stamp 110.

(3−2.スタンプ110への触媒層13A−1の形成)
次いで、図4(A)に示したように、作製したスタンプ110の印刷パターン110Aが形成されている側に、第1下地層13Aとなる触媒層13A−1を形成する。
(3-2. Formation of catalyst layer 13A-1 on stamp 110)
Next, as shown in FIG. 4A, the catalyst layer 13A-1 to be the first underlayer 13A is formed on the side of the stamp 110 on which the printed pattern 110A is formed.

まず、スタンプ110の印刷パターン110Aの側を、無電解めっき処理の触媒材料を含む触媒付与剤に数秒から数分の間浸すことにより、スタンプ110に触媒材料を付与する。触媒付与剤としては、例えば奥野製薬(株)製のパラジウム触媒付与剤(OPC50インデューサ:商品名)を用いることができる。これは、2製品の混合溶液であり推奨の使用方法があるが、液の寿命などを考えなければ、被めっき層のダメージなどを考慮しpHを調整するようにしてもよい。なお、触媒付与剤としては、上記のものに限らず、触媒材料を含む溶液、例えば塩化パラジウム溶液などを用いてもよい。   First, the catalyst material is applied to the stamp 110 by immersing the printed pattern 110A side of the stamp 110 in a catalyst applying agent containing a catalyst material for electroless plating for several seconds to several minutes. As the catalyst imparting agent, for example, a palladium catalyst imparting agent (OPC50 inducer: trade name) manufactured by Okuno Pharmaceutical Co., Ltd. can be used. This is a mixed solution of two products and has a recommended method of use. However, if the life of the solution is not considered, the pH may be adjusted in consideration of damage to the plating layer. The catalyst-imparting agent is not limited to the above-described one, and a solution containing a catalyst material, such as a palladium chloride solution, may be used.

こののち、スタンプ110に付与された触媒材料を窒素ブローし、表面を乾燥させることにより、スタンプ110に触媒層13A−1を形成する。   Thereafter, the catalyst material applied to the stamp 110 is blown with nitrogen to dry the surface, thereby forming the catalyst layer 13A-1 on the stamp 110.

(3−3.触媒層13A−1の転写)
次いで、密着層12を形成した基板11に対し、触媒層13A−1を転写する。この際、まず、図4(A)に示したように、基板11の密着層12が形成されている面に対して、公知の凸版印刷法と同様の手法で、スタンプ110に形成された触媒層13A−1を接触させる。このとき、スタンプ110の凸面(凸部の上底面)130のみを密着層12に接触させ、その他の部分(凹部)は接触しないように注意する。凹部が接触してしまうと、所望のパターンが得られないためである。続いて、密着層12とスタンプ110の凸面130の触媒層13A−1を接触させた状態で、数秒から数分放置する。
(3-3. Transfer of catalyst layer 13A-1)
Next, the catalyst layer 13A-1 is transferred to the substrate 11 on which the adhesion layer 12 is formed. At this time, first, as shown in FIG. 4A, the catalyst formed on the stamp 110 on the surface of the substrate 11 on which the adhesion layer 12 is formed by the same method as the known relief printing method. Layer 13A-1 is contacted. At this time, care should be taken that only the convex surface (upper bottom surface) 130 of the stamp 110 is in contact with the adhesion layer 12 and the other part (concave portion) is not in contact. This is because a desired pattern cannot be obtained if the recess comes into contact. Subsequently, the contact layer 12 and the catalyst layer 13A-1 on the convex surface 130 of the stamp 110 are kept in contact with each other for several seconds to several minutes.

続いて、図4(B)に示したように、スタンプ110を基板11から取り去ると、スタンプ110の凸面130に形成されていた触媒層13A−1のみが、基板11上の密着層12側へ転写される。   Subsequently, as shown in FIG. 4B, when the stamp 110 is removed from the substrate 11, only the catalyst layer 13 </ b> A- 1 formed on the convex surface 130 of the stamp 110 moves toward the adhesion layer 12 on the substrate 11. Transcribed.

こののち、触媒層13A−1をパターン転写した基板11を、大気中で100℃〜150℃の温度で加熱することで、転写された触媒層13A−1の基板11に対する密着性を強固にする。これにより、基板11の密着層12上に、第1下地層13Aのパターンを印刷することができる。なお、図2〜図4およびこれらの説明では、複数の第1下地層13Aをパターン形成した構成となっているが、図4に示した領域Sが、図1および図5に示した構成に対応している。   After that, the substrate 11 on which the catalyst layer 13A-1 is pattern-transferred is heated in the atmosphere at a temperature of 100 ° C. to 150 ° C., so that the adhesion of the transferred catalyst layer 13A-1 to the substrate 11 is strengthened. . Thereby, the pattern of the first base layer 13 </ b> A can be printed on the adhesion layer 12 of the substrate 11. 2 to 4 and these descriptions, a plurality of first underlayers 13A are patterned, but the region S shown in FIG. 4 has the configuration shown in FIGS. It corresponds.

(4.無電解めっき処理−第1めっき層14Aの形成)
次に、図5(A)に示したように、第1下地層13Aを形成した基板11に対して、1回目の無電解めっき処理を施すことにより、第1めっき層14Aを形成する。めっき液としては、例えばニッケルをめっき膜として析出させる場合には、上村工業社製のNi−B成膜用めっき液BEL−801(商品名)を用いることができる。めっき浴の温度は例えば60℃とし、浸漬時間は所望の膜厚によって適宜設定する。また、成膜レートは、例えば200nm/分とする。なお、この1回目の無電解めっき処理が、本発明の第1の無電解めっき処理に相当する。
(4. Electroless Plating Treatment—Formation of First Plating Layer 14A)
Next, as shown in FIG. 5A, the first electroless plating process is performed on the substrate 11 on which the first base layer 13A is formed, thereby forming the first plating layer 14A. As the plating solution, for example, when nickel is deposited as a plating film, Ni-B film-forming plating solution BEL-801 (trade name) manufactured by Uemura Kogyo Co., Ltd. can be used. The temperature of the plating bath is, for example, 60 ° C., and the immersion time is appropriately set depending on the desired film thickness. Further, the film forming rate is set to 200 nm / min, for example. The first electroless plating process corresponds to the first electroless plating process of the present invention.

(5.第2下地層13Bの形成)
次に、図5(B)に示したように、形成した第1めっき層14Aの近傍の領域に、第2下地層13Bを形成する。この際、上述した第1下地層13Aの場合と同様にしてμコンタクト印刷法を用いて、所望の領域に第2下地層13Bを印刷するようにする。但し、第1下地層13Aとは印刷パターンが異なるため、第2下地層13Bのパターン用のスタンプを新たに作製する。
(5. Formation of second underlayer 13B)
Next, as shown in FIG. 5B, a second underlayer 13B is formed in a region in the vicinity of the formed first plating layer 14A. At this time, the second underlayer 13B is printed in a desired region by using the μ contact printing method as in the case of the first underlayer 13A described above. However, since the printing pattern is different from that of the first underlayer 13A, a stamp for the pattern of the second underlayer 13B is newly produced.

(6.無電解めっき処理−第2めっき層14Bの形成)
最後に、第1めっき層14Aおよび第2下地層13Bを形成した基板11に対して、さらに上記と同様の手順で、2回目の無電解めっき処理を施すことにより、第2めっき層14Bを形成する。このとき、めっき浴と同程度の温度の温水で基板11を暖めてからめっき浴に浸漬することが好ましい。これにより、成膜されためっき膜の応力によってめっき膜が剥離することを防ぐことができる。なお、3回以上無電解めっき処理を行う場合も同様である。以上により、図1に示した金属薄膜10を形成する。なお、この2回目の無電解めっき処理が、本発明の第2の無電解めっき処理に相当する。
(6. Electroless plating treatment-formation of second plating layer 14B)
Finally, a second electroless plating process is performed on the substrate 11 on which the first plating layer 14A and the second base layer 13B are formed by the same procedure as described above, thereby forming the second plating layer 14B. To do. At this time, it is preferable to immerse the substrate 11 in the plating bath after warming the substrate 11 with warm water having the same temperature as the plating bath. Thereby, it can prevent that a plating film peels by the stress of the formed plating film. The same applies when the electroless plating process is performed three times or more. Thus, the metal thin film 10 shown in FIG. 1 is formed. Note that the second electroless plating treatment corresponds to the second electroless plating treatment of the present invention.

このように、本実施の形態の金属薄膜10の形成方法では、無電解めっきの触媒材料を含む第1下地層13Aを形成した基板11に対して、無電解めっき処理を施すことにより、第1下地層13Aを覆うように第1めっき層14Aが形成される。   Thus, in the formation method of the metal thin film 10 of this Embodiment, the electroless plating process is performed on the substrate 11 on which the first base layer 13A containing the electroless plating catalyst material is formed. First plating layer 14A is formed to cover base layer 13A.

次いで、基板11上の第1めっき層14Aの近傍領域に第2下地層13Bを形成したのち、この第2下地層13Bと第1めっき層14Aとを触媒として、無電解めっき処理を施すことにより、第2下地層13Bと、第1下地層13A上に堆積した第1めっき層14Aとを核としてめっき膜が析出される。よって、第1下地層13A上に堆積した第1めっき層14Aと、この第1めっき層14Aの近傍領域に形成された第2下地層13Bとを覆うように第2めっき層14Bが形成される。また、このとき、第1下地層13A上には第1めっき層14Aが堆積している分、第1下地層13Aに対向する領域と第2下地層13Bに対向する領域との間には膜厚差が生じる。   Next, after the second underlayer 13B is formed in the vicinity of the first plating layer 14A on the substrate 11, an electroless plating process is performed using the second underlayer 13B and the first plating layer 14A as a catalyst. A plating film is deposited using the second underlayer 13B and the first plating layer 14A deposited on the first underlayer 13A as nuclei. Therefore, the second plating layer 14B is formed so as to cover the first plating layer 14A deposited on the first foundation layer 13A and the second foundation layer 13B formed in the vicinity of the first plating layer 14A. . At this time, since the first plating layer 14A is deposited on the first base layer 13A, a film is formed between the region facing the first base layer 13A and the region facing the second base layer 13B. A thickness difference occurs.

以上のように、本実施の形態の金属薄膜10の形成方法によれば、基板上に形成した第1下地層13Aを触媒として無電解めっき処理を施し、第1下地層13Aを覆うように第1めっき層14Aを形成したのち、この第1めっき層14Aの近傍領域に第2下地層13Bを形成し、第2下地層13Bおよび第1めっき層14Aを触媒として無電解めっき処理を施すようにしたので、第1下地層13A上に堆積した第1めっき層14Aと第2下地層13Bとを覆うように第2めっき層14Bを形成することができる。よって、第1下地層13Aに対向する領域と第2下地層13Bに対向する領域との間に膜厚差が生じ、金属薄膜10の端部領域にテーパ14A−1を形成することができる。   As described above, according to the method for forming the metal thin film 10 of the present embodiment, the electroless plating process is performed using the first underlayer 13A formed on the substrate as a catalyst, and the first underlayer 13A is covered so as to cover the first underlayer 13A. After forming the first plating layer 14A, the second underlayer 13B is formed in the vicinity of the first plating layer 14A, and the electroless plating process is performed using the second underlayer 13B and the first plating layer 14A as a catalyst. Therefore, the second plating layer 14B can be formed so as to cover the first plating layer 14A and the second foundation layer 13B deposited on the first foundation layer 13A. Therefore, a film thickness difference is generated between the region facing the first base layer 13A and the region facing the second base layer 13B, and the taper 14A-1 can be formed in the end region of the metal thin film 10.

ここで、従来のフォトリソグラフィ法を用いたテーパ形成では、金属薄膜を真空蒸着法などによって成膜した後に、さらにフォトレジストを用いたエッチングなどの工程を経る必要があり、工程数が増加してしまう。   Here, in the taper formation using the conventional photolithography method, it is necessary to go through a process such as etching using a photoresist after forming a metal thin film by a vacuum evaporation method or the like, which increases the number of processes. End up.

また、図10(A)には、クロム(Cr)膜を真空蒸着法によって蒸着させたのち、ウェットエッチングによってテーパ形成した金属薄膜(図中、点線部分)の断面の写真を示す。このように、ウェットエッチングによってテーパ形成した場合には、等方的なエッチングになるので、テーパ部分が直線状とならず、特に金属薄膜の上面の端が基板面に対して垂直に近い角度となる。この場合、形成した金属薄膜上に他の層を積層させると、他の層の厚みの均一性が悪くなるため、段切れが発生し易くなる。なお、図10(B)には、ドライエッチングによってテーパ形成した場合の金属薄膜の断面形状の模式図を示す。このように、ドライエッチングを用いてテーパ形成した場合には、レジストなどのマスクの後退を利用するため、テーパ部分は直線状となるが、上述したように工程数が多くなってしまう。   FIG. 10A shows a photograph of a cross section of a metal thin film (dotted line portion in the drawing) in which a chromium (Cr) film is deposited by vacuum deposition and then tapered by wet etching. As described above, when the taper is formed by wet etching, the etching is isotropic, so the taper portion is not linear, and in particular, the edge of the upper surface of the metal thin film has an angle close to perpendicular to the substrate surface. Become. In this case, if another layer is laminated on the formed metal thin film, the uniformity of the thickness of the other layer is deteriorated, so that disconnection is likely to occur. Note that FIG. 10B shows a schematic diagram of a cross-sectional shape of a metal thin film when taper is formed by dry etching. As described above, when the taper is formed by dry etching, the taper portion is linear because the receding of the mask such as a resist is used. However, as described above, the number of processes increases.

そこで、工程数を削減するために、1回の無電解めっき処理により金属薄膜を形成するとことが考えられるが、通常、めっき膜は触媒を核にして析出されるため、1回の無電解めっき処理では、所望のテーパ形状を得ることは困難である。   Therefore, in order to reduce the number of processes, it is considered that a metal thin film is formed by one electroless plating process. However, since a plating film is usually deposited with a catalyst as a nucleus, one electroless plating is performed. In processing, it is difficult to obtain a desired tapered shape.

これに対し、本実施の形態では、無電解めっき処理を、複数回行うことで、金属薄膜のテーパ形状を、エッチングなどの工程を経ることなく、無電解めっき処理を用いたフルアディティブ法によってテーパ形成が可能である。このため、成膜後のパターニング工程が必要なくなる。よって、簡易な工程で容易にテーパを形成することが可能となる。   In contrast, in the present embodiment, the electroless plating process is performed a plurality of times, so that the taper shape of the metal thin film is tapered by a full additive method using the electroless plating process without passing through a process such as etching. Formation is possible. For this reason, the patterning process after film-forming becomes unnecessary. Therefore, the taper can be easily formed by a simple process.

また、金属薄膜10全体の幅Wに対する第2下地層13Bの幅xの比率、第1下地層13A、第2下地層13B、第1めっき層14Aおよび第2めっき層14B膜厚などを適宜設定することにより、配線や電極の仕様に合わせて所望のテーパ形状を容易に形成することができる。さらに、本実施の形態では、無電解めっき処理を2回施した場合について説明したが、同様の手順により、無電解めっき処理を3回以上施すようにすれば、よりテーパ形状を緻密に形成することが可能である。   Further, the ratio of the width x of the second underlayer 13B to the entire width W of the metal thin film 10, the thickness of the first underlayer 13A, the second underlayer 13B, the first plating layer 14A, the second plating layer 14B, and the like are appropriately set. By doing so, a desired taper shape can be easily formed in accordance with the specifications of the wiring and electrode. Further, in the present embodiment, the case where the electroless plating process is performed twice has been described. However, if the electroless plating process is performed three times or more by the same procedure, the taper shape is more densely formed. It is possible.

次に、このような金属薄膜10の形成方法を用いた薄膜トランジスタ1の製造方法について、図6〜図8を参照して説明する。図6〜図8は、薄膜トランジスタ1の製造方法について工程順に示した断面図である。   Next, a method for manufacturing the thin film transistor 1 using such a method for forming the metal thin film 10 will be described with reference to FIGS. 6 to 8 are cross-sectional views illustrating the method of manufacturing the thin film transistor 1 in the order of steps.

まず、図6(A)に示したように、例えばガラスなどよりなる基板15上にバッファ層16を例えば蒸着法やスパッタリング法により形成する。こののち、図6(B)に示したように、バッファ層16上に、本実施の形態の金属薄膜10としてのゲート電極10aを、上述した形成方法により形成する。この際、第1下地層13Aおよび第2下地層13Bとしては、例えばパラジウムを含む触媒材料を用いることができ、第1めっき層14Aおよび第2めっき層14Bは、例えばニッケルを含むめっき膜とする。続いて、図6(C)に示したように、形成したゲート電極10aを覆うようにゲート絶縁膜17を例えば蒸着法やスパッタリング法により形成する。   First, as shown in FIG. 6A, the buffer layer 16 is formed on the substrate 15 made of glass or the like by, for example, vapor deposition or sputtering. After that, as shown in FIG. 6B, the gate electrode 10a as the metal thin film 10 of the present embodiment is formed on the buffer layer 16 by the above-described forming method. At this time, for example, a catalyst material containing palladium can be used as the first base layer 13A and the second base layer 13B, and the first plating layer 14A and the second plating layer 14B are, for example, plating films containing nickel. . Subsequently, as shown in FIG. 6C, a gate insulating film 17 is formed by, for example, a vapor deposition method or a sputtering method so as to cover the formed gate electrode 10a.

次いで、図7(A)に示したように、形成したゲート絶縁膜17上に、α−Si(アモルファスシリコン)(n+)層18と、α−Si(i)層19とを、この順に形成する。続いて、図7(B)に示したように、形成したα−Si(n+)層18と、α−Si(i)層19とを、例えばドライエッチング法によりパターニング形成する。続いて、図7(C)に示したように、パターニング形成したα−Si(n+)層18およびα−Si(i)層19を覆うように、本実施の形態の金属薄膜10としてのソース電極10bおよびドレイン電極10cを、上述した形成方法により形成する。なお、これらソース電極10bおよびドレイン電極10cについても、上記ゲート電極10aと同様の材料を用いることができる。   Next, as shown in FIG. 7A, an α-Si (amorphous silicon) (n +) layer 18 and an α-Si (i) layer 19 are formed in this order on the formed gate insulating film 17. To do. Subsequently, as shown in FIG. 7B, the formed α-Si (n +) layer 18 and α-Si (i) layer 19 are formed by patterning, for example, by a dry etching method. Subsequently, as shown in FIG. 7C, the source as the metal thin film 10 of the present embodiment so as to cover the α-Si (n +) layer 18 and the α-Si (i) layer 19 formed by patterning. The electrode 10b and the drain electrode 10c are formed by the above-described forming method. The source electrode 10b and the drain electrode 10c can be made of the same material as the gate electrode 10a.

次いで、図8(A)に示したように、α−Si(n+)層18およびα−Si(i)層19の表面を、例えばドライエッチング法により除去したのち、図8(B)に示したように、ソース電極10bおよびドレイン電極10cを覆うようにパッシベーション膜20を形成する。続いて、形成したパッシベーション膜20にコンタクトホール20aを形成する。以上により、薄膜トランジスタ1を完成する。   Next, as shown in FIG. 8A, the surfaces of the α-Si (n +) layer 18 and the α-Si (i) layer 19 are removed by, for example, dry etching, and then shown in FIG. 8B. As described above, the passivation film 20 is formed so as to cover the source electrode 10b and the drain electrode 10c. Subsequently, a contact hole 20 a is formed in the formed passivation film 20. Thus, the thin film transistor 1 is completed.

このように、薄膜トランジスタ1の製造方法では、ゲート電極10a、ソース電極10bおよびドレイン電極10cを、本実施の形態の金属薄膜10の形成方法によって形成することにより、各電極の端部に容易にテーパを形成することができる。ここで、従来は、所望のテーパ形状を形成するために、電極となる金属薄膜を蒸着法などにより成膜したのち、さらにエッチングなどの工程を経る必要があった。これに対し、本実施の形態では、無電解めっき処理を用いたフルアディティブ法によって電極形成が可能であるため、成膜後のパターニング工程が必要なくなる。   As described above, in the method for manufacturing the thin film transistor 1, the gate electrode 10a, the source electrode 10b, and the drain electrode 10c are formed by the method for forming the metal thin film 10 of the present embodiment, so that the end of each electrode is easily tapered. Can be formed. Here, conventionally, in order to form a desired tapered shape, it has been necessary to perform a process such as etching after forming a metal thin film to be an electrode by an evaporation method or the like. On the other hand, in the present embodiment, electrodes can be formed by a full additive method using electroless plating, so that a patterning step after film formation is not necessary.

また、各電極に所望のテーパ形状を形成することで、漏れ電流などの発生を抑制することができる。   Further, by forming a desired taper shape on each electrode, it is possible to suppress the occurrence of leakage current and the like.

なお、本実施の形態におけるゲート電極10a、ソース電極10bおよびドレイン電極10cが、本発明の第1ないし第3の電極に相当する。   Note that the gate electrode 10a, the source electrode 10b, and the drain electrode 10c in the present embodiment correspond to the first to third electrodes of the present invention.

(実施例)
次に、本実施の形態の金属薄膜10の形成方法の実施例について説明する。
(Example)
Next, examples of the method for forming the metal thin film 10 of the present embodiment will be described.

実施例として、図2〜図5に示した方法により金属薄膜10を形成した。この際、ガラスからなる基板11上に密着層12として、信越化学工業(株)製のアミノ系シランカップリング剤(KBM−603:商品名)、スタンプの材料としては、東レ・ダウコーニング・シリコーン社製のSYLGARD184(商品名)を用いた。また、このスタンプへの触媒付与剤として、奥野製薬(株)製のパラジウム触媒付与剤(OPC50インデューサ:商品名)を用いて、第1下地層13Aおよび第2下地層13Bを密着層12上にそれぞれ印刷した。また、第1めっき層14Aおよび第2めっき層14Bの無電解めっき処理には、上村工業社製のNi−B成膜用めっき液BEL−801(商品名)を用いて、めっき浴の温度を60℃、浸漬時間を30秒、成膜レートを200nm/分、所望の幅(太さ)Wを50μmとした。なお、1回目と2回目の無電解めっき処理は、同一の条件下で行った。   As an example, the metal thin film 10 was formed by the method shown in FIGS. At this time, an amino silane coupling agent (KBM-603: trade name) manufactured by Shin-Etsu Chemical Co., Ltd. is used as an adhesion layer 12 on a substrate 11 made of glass, and Toray Dow Corning Silicone is used as a stamp material. SYLGARD 184 (trade name) manufactured by the company was used. Further, as a catalyst imparting agent for the stamp, a palladium catalyst imparting agent (OPC50 inducer: trade name) manufactured by Okuno Pharmaceutical Co., Ltd. is used to attach the first base layer 13A and the second base layer 13B onto the adhesion layer 12. Printed on each. In addition, for the electroless plating treatment of the first plating layer 14A and the second plating layer 14B, Ni-B film-forming plating solution BEL-801 (trade name) manufactured by Uemura Kogyo Co., Ltd. is used to change the temperature of the plating bath. The temperature was 60 ° C., the immersion time was 30 seconds, the film formation rate was 200 nm / min, and the desired width (thickness) W was 50 μm. Note that the first and second electroless plating processes were performed under the same conditions.

上記のようにして形成した金属薄膜10の端部の断面形状を図9(A)に示す。また、上記実施例の比較例として、1回の無電解めっき処理で形成された金属薄膜の端部の断面形状を図9(B)に示す。なお、比較例では、上記実施例と同様の触媒材料を含む下地層を形成したのち、上記実施例と同様のめっき材料、めっき浴、成膜レートにより、金属薄膜全体として幅Wとなるように無電解めっき処理を行った。   FIG. 9A shows the cross-sectional shape of the end portion of the metal thin film 10 formed as described above. Further, as a comparative example of the above-described embodiment, FIG. 9B shows a cross-sectional shape of an end portion of a metal thin film formed by one electroless plating process. In the comparative example, after forming an underlayer containing the same catalyst material as in the above example, the entire metal thin film has a width W due to the same plating material, plating bath, and film formation rate as in the above example. An electroless plating process was performed.

ここで、図9(B)に示したように、1回の無電解めっき処理で所望の幅Wとなるように金属薄膜を形成すると、その端部は急峻となり、大きな段差が生じる。このため、形成した金属薄膜上にさらに他の層を成膜して多層構造とする場合には、金属薄膜の端部の段差によってステップカバレージが悪化する。よって、金属薄膜上部に積層した膜の段切れなどが発生する虞がある。   Here, as shown in FIG. 9B, when a metal thin film is formed so as to have a desired width W by one electroless plating process, the end becomes steep and a large step is generated. For this reason, when another layer is formed on the formed metal thin film to form a multilayer structure, the step coverage is deteriorated due to the step at the end of the metal thin film. Therefore, there is a possibility that the film laminated on the metal thin film may be broken.

これに対し、図9(A)に示したように、2回の無電解めっき処理で所望の幅Wとなるように金属薄膜を形成すると、その端部は緩やかになり、上記比較例のような問題は生じなくなる。よって、無電解めっき処理により第1下地層13A上に第1めっき層14Aを形成したのち、第1めっき層14Aの近傍領域に第2下地層13Bを形成し、この第2の下地層と第1めっき層14Aとを触媒として、さらに無電解めっき処理を施すことで、金属薄膜10の端部に所望のテーパ形状が容易に形成されることが示された。   On the other hand, as shown in FIG. 9A, when a metal thin film is formed so as to have a desired width W by two electroless plating processes, the end portion becomes loose, as in the above comparative example. No problems arise. Therefore, after forming the first plating layer 14A on the first underlayer 13A by electroless plating, the second underlayer 13B is formed in the vicinity of the first plating layer 14A. It was shown that a desired taper shape can be easily formed at the end of the metal thin film 10 by further performing electroless plating using the 1 plating layer 14A as a catalyst.

以上、実施の形態および実施例を挙げて本発明を説明したが、本発明はこれらの実施の形態等に限定されるものではなく、種々の変形が可能である。   Although the present invention has been described with reference to the embodiments and examples, the present invention is not limited to these embodiments and the like, and various modifications are possible.

例えば、上記実施の形態等では、1回目の無電解めっき処理で形成した第1めっき層14Aの両側に同じ幅(x)の第2下地層13Bを形成して、金属薄膜10の両端部にテーパ14A−1を形成する場合を例に挙げて説明したが、これに限定されず、テーパの個数、位置、幅、形状、傾斜角などは、必要とされるパターンにより適宜設定されるものである。例えば、第1めっき層14Aの方側にのみ第2下地層13Bを形成して、金属薄膜10の一方の端部にテーパ14A−1を形成するようにしてもよい。また、金属薄膜10の両側でそれぞれテーパの幅や傾斜角が異なるように形成してもよい。   For example, in the above embodiment and the like, the second underlayer 13B having the same width (x) is formed on both sides of the first plating layer 14A formed by the first electroless plating process, and the both ends of the metal thin film 10 are formed. The case where the taper 14A-1 is formed has been described as an example. However, the present invention is not limited to this, and the number, position, width, shape, inclination angle, and the like of the taper are appropriately set according to the required pattern. is there. For example, the second underlayer 13B may be formed only on the first plating layer 14A side, and the taper 14A-1 may be formed at one end of the metal thin film 10. Moreover, you may form so that the width | variety and inclination angle of a taper may differ on both sides of the metal thin film 10, respectively.

また、本発明により形成された金属薄膜は、上述したような薄膜トランジスタの他にも、金属電極を応用した電子デバイス、例えばキャパシタなどにも適用することが可能である。   In addition to the thin film transistor as described above, the metal thin film formed according to the present invention can be applied to an electronic device using a metal electrode, such as a capacitor.

さらに、上記実施の形態等において説明した各構成要素の材料および厚み、または成膜方法および成膜条件などは限定されるものではなく、他の材料および厚みとしてもよく、また他の成膜方法および成膜条件としてもよい。   Furthermore, the material and thickness of each component described in the above embodiments and the like, or the film formation method and film formation conditions are not limited, and other materials and thicknesses may be used. Alternatively, film forming conditions may be used.

本発明の一実施の形態に係る金属薄膜を表す断面図である。It is sectional drawing showing the metal thin film which concerns on one embodiment of this invention. 図1に示した金属薄膜の形成方法を工程順に表す断面図である。It is sectional drawing showing the formation method of the metal thin film shown in FIG. 1 in order of a process. 図2に続く工程を表す断面図である。FIG. 3 is a cross-sectional view illustrating a process following FIG. 2. 図3に続く工程を表す断面図である。FIG. 4 is a cross-sectional view illustrating a process following FIG. 3. 図4に続く工程を表す断面図である。FIG. 5 is a cross-sectional view illustrating a process following FIG. 4. 本発明の一実施の形態に係る薄膜トランジスタの製造方法工程順に表す断面図である。It is sectional drawing represented to the manufacturing method process order of the thin-film transistor which concerns on one embodiment of this invention. 図6に続く工程を表す断面図である。FIG. 7 is a cross-sectional view illustrating a process following FIG. 6. 図7に続く工程を表す断面図である。FIG. 8 is a cross-sectional diagram illustrating a process following the process in FIG. 7. 金属薄膜の断面形状を解析した結果あり、(A)図は実施例、(B)図は比較例を示す。There is a result of analyzing the cross-sectional shape of the metal thin film. FIG. (A) shows an example and FIG. (B) shows a comparative example. 従来の真空蒸着法およびフォトレジスト法を用いて形成したテーパ形状を表す断面図である。It is sectional drawing showing the taper shape formed using the conventional vacuum evaporation method and the photoresist method.

符号の説明Explanation of symbols

1…薄膜トランジスタ、10…金属薄膜、10a…ゲート電極、10b…ソース電極、10c…ドレイン電極、11,15…基板、12…密着層、13A…第1下地層、13B…第2下地層、14A…第1めっき層、14B…第2めっき層、14B−1…テーパ、16…バッファ層、17ゲート絶縁膜、18…α−Si(n+)層、19…α−Si(i)層、20…パッシベーション膜。   DESCRIPTION OF SYMBOLS 1 ... Thin film transistor, 10 ... Metal thin film, 10a ... Gate electrode, 10b ... Source electrode, 10c ... Drain electrode, 11, 15 ... Substrate, 12 ... Adhesion layer, 13A ... 1st foundation layer, 13B ... 2nd foundation layer, 14A ... 1st plating layer, 14B ... 2nd plating layer, 14B-1 ... Taper, 16 ... Buffer layer, 17 gate insulating film, 18 ... α-Si (n +) layer, 19 ... α-Si (i) layer, 20 ... passivation film.

Claims (3)

基板上の一の領域に、第1の触媒材料を含む第1の下地層を形成する工程と、
前記第1の下地層を触媒として、第1の無電解めっき処理を施すことにより、第1のめっき層を形成する工程と、
前記基板上の前記第1のめっき層の近傍の領域に、第2の触媒材料を含む第2の下地層を形成する工程と、
前記第2の下地層と前記第1のめっき層とを触媒として、第2の無電解めっき処理を施すことにより第2のめっき層を形成する工程と
を含むことを特徴とする金属薄膜の形成方法。
Forming a first underlayer containing a first catalyst material in a region on a substrate;
Forming a first plating layer by applying a first electroless plating treatment using the first underlayer as a catalyst;
Forming a second underlayer containing a second catalyst material in a region in the vicinity of the first plating layer on the substrate;
Forming a second plating layer by performing a second electroless plating process using the second underlayer and the first plating layer as a catalyst. Method.
基板上に、第1の電極、第2の電極および第3の電極を含む多層膜を備えた薄膜トランジスタの製造方法であって、
前記第1ないし第3の電極のうち少なくとも一の電極を、無電解めっき処理を用いて形成する電極形成工程を含み、
前記電極形成工程は、
基板上の一の領域に、第1の触媒材料を含む第1の下地層を形成する工程と、
前記第1の下地層を触媒として、第1の無電解めっき処理を施すことにより、第1のめっき層を形成する工程と、
前記基板上の前記第1のめっき層の近傍の領域に、第2の触媒材料を含む第2の下地層を形成する工程と、
前記第2の下地層と前記第1のめっき層とを触媒として、第2の無電解めっき処理を施すことにより第2のめっき層を形成する工程とを含む
ことを特徴とする薄膜トランジスタの製造方法。
A method of manufacturing a thin film transistor including a multilayer film including a first electrode, a second electrode, and a third electrode on a substrate,
Including an electrode forming step of forming at least one of the first to third electrodes using an electroless plating process;
The electrode forming step includes
Forming a first underlayer containing a first catalyst material in a region on a substrate;
Forming a first plating layer by applying a first electroless plating treatment using the first underlayer as a catalyst;
Forming a second underlayer containing a second catalyst material in a region in the vicinity of the first plating layer on the substrate;
And a step of forming a second plating layer by performing a second electroless plating process using the second underlayer and the first plating layer as a catalyst. .
基板上の一の領域に設けられ、第1の触媒材料を含む第1の下地層と、
前記第1の下地層を覆うように形成された第1のめっき層と、
前記基板上の前記第1のめっき層の近傍の領域に設けられ、第2の触媒材料を含む第2の下地層と、
前記第1のめっき層および前記第2の下地層を覆うように形成されると共に、端部領域に傾斜面を有する第2のめっき層とを備えた
ことを特徴とする金属薄膜。
A first underlayer provided in a region on the substrate and including a first catalyst material;
A first plating layer formed to cover the first underlayer;
A second underlayer provided in a region in the vicinity of the first plating layer on the substrate and containing a second catalyst material;
A metal thin film comprising: a second plating layer formed so as to cover the first plating layer and the second base layer and having an inclined surface in an end region.
JP2007277869A 2007-10-25 2007-10-25 Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor Pending JP2009105329A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007277869A JP2009105329A (en) 2007-10-25 2007-10-25 Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007277869A JP2009105329A (en) 2007-10-25 2007-10-25 Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor

Publications (1)

Publication Number Publication Date
JP2009105329A true JP2009105329A (en) 2009-05-14

Family

ID=40706706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007277869A Pending JP2009105329A (en) 2007-10-25 2007-10-25 Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor

Country Status (1)

Country Link
JP (1) JP2009105329A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013192119A (en) * 2012-03-15 2013-09-26 Nippon Dempa Kogyo Co Ltd Piezoelectric device and manufacturing method of the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013192119A (en) * 2012-03-15 2013-09-26 Nippon Dempa Kogyo Co Ltd Piezoelectric device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US6736985B1 (en) High-resolution method for patterning a substrate with micro-printing
EP3153325B1 (en) Printing plate, method for producing printing plate, method for manufacturing functional element and printing apparatus
JP2008311463A (en) Forming method of metal thin film
US20120068347A1 (en) Method for processing semiconductor structure and device based on the same
KR101332635B1 (en) Method for forming graphene pattern
US7618903B2 (en) Soft mold, method of manufacturing the same, and patterning method using the same
TW200933699A (en) Method of creating a template employing a lift-off process
US20050003590A1 (en) Method for defining a source and a drain and a gap inbetween
JP3760731B2 (en) Bumped wiring circuit board and manufacturing method thereof
US9188873B2 (en) Substrate having etching mask and method for producing same
JP4048877B2 (en) Resin plate and manufacturing method thereof
US20050118436A1 (en) Method for electroless deposition of a metal layer on selected portions of a substrate
JP2009105329A (en) Formation method of metal thin film, metal thin film, and method of manufacturing thin-film transistor
US8153512B2 (en) Patterning techniques
JP5177260B2 (en) Pattern transfer method, metal thin film pattern transfer method, and electronic device manufacturing method
JP2004311713A (en) Mold for producing semiconductor device
JP2009102720A (en) Method for forming metal thin film, metal thin film, and method for producing thin film transistor
TWI375278B (en) Method of enabling selective area plating on a substrate
JP5428449B2 (en) Method for producing master plate for producing stamp for micro contact printing, and master plate for producing stamp for micro contact printing
KR20080023474A (en) Metal patterning method using solid bridge
KR100815081B1 (en) Method for release treatment of stamper
TW546670B (en) Method for electroless deposition and patterning of a metal on a substrate
JP2007246949A (en) Conductive pattern forming method, and electronic substrate
JP5527454B2 (en) Transfer device
KR101250422B1 (en) High Definition Printing Plate of Liquid Crystal Display and Method for Manufacture using the same