JP2009101683A - Liquid jetting apparatus, and control method for liquid jetting apparatus - Google Patents

Liquid jetting apparatus, and control method for liquid jetting apparatus Download PDF

Info

Publication number
JP2009101683A
JP2009101683A JP2008233897A JP2008233897A JP2009101683A JP 2009101683 A JP2009101683 A JP 2009101683A JP 2008233897 A JP2008233897 A JP 2008233897A JP 2008233897 A JP2008233897 A JP 2008233897A JP 2009101683 A JP2009101683 A JP 2009101683A
Authority
JP
Japan
Prior art keywords
wiring
control unit
ejecting apparatus
liquid ejecting
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008233897A
Other languages
Japanese (ja)
Other versions
JP5151841B2 (en
Inventor
Noboru Asauchi
昇 朝内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2008233897A priority Critical patent/JP5151841B2/en
Priority to US12/239,404 priority patent/US7758138B2/en
Priority to CN2008101616922A priority patent/CN101402285B/en
Publication of JP2009101683A publication Critical patent/JP2009101683A/en
Application granted granted Critical
Publication of JP5151841B2 publication Critical patent/JP5151841B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Ink Jet (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)
  • Coating Apparatus (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress an unfavorable effect from being applied to a liquid jetting apparatus due to specified treatment related to a liquid container. <P>SOLUTION: This liquid jetting apparatus can be fitted to the liquid container in which a first device is installed. The liquid jetting apparatus has first wiring, second wiring, a first control section which is electrically connected with a first device through the first wiring, and a second control section which is electrically connected with the first control section through the second wiring. The first control section has a process executing section, and a wiring relay section. In this case, the process executing section executes specified processing related to the liquid container according to a signal which is received from the second control section through the second wiring in the first case. The wiring relay section brings the first wiring and the second wiring into an electrically non-conductive state in the first case, and makes the second control section and the first device communicative by bringing the second wiring and the first wiring into an electrically conductive state in the second case. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液体噴射装置およびその制御方法に関し、特に、デバイスが設けられた液体容器が装着される液体噴射装置およびその制御方法に関する。   The present invention relates to a liquid ejecting apparatus and a control method thereof, and more particularly to a liquid ejecting apparatus to which a liquid container provided with a device is mounted and a control method thereof.

液体噴射装置の一例であるインクジェット方式の印刷装置には、通常、取り外し可能な液体容器であるインク容器が装着される。インク容器には、記憶装置が設けられているものがある。記憶装置には、例えば、インク容器内のインクの残量やインクの色などの種々の情報が格納されている(特許文献1,2)。また、近年、インク容器には、さらに、インクの残量を検出するためのセンサが設けられているものもある(特許文献3〜5)。印刷装置に設けられた制御装置は、インク容器に対して記憶装置に対する制御と、センサに対する制御を行う。   An ink container, which is a removable liquid container, is usually mounted on an ink jet printing apparatus that is an example of a liquid ejecting apparatus. Some ink containers are provided with a storage device. The storage device stores, for example, various information such as the remaining amount of ink in the ink container and the color of the ink (Patent Documents 1 and 2). In recent years, some ink containers are further provided with sensors for detecting the remaining amount of ink (Patent Documents 3 to 5). A control device provided in the printing apparatus controls the storage device and the sensor with respect to the ink container.

特開2002−370383号公報JP 2002-370383 A 特開2004−299405号公報JP 2004-299405 A 特開2001−146030号公報JP 2001-146030 A 特開平6−226989号公報JP-A-6-226989 特開2003−112431号公報JP 2003-112431 A

しかしながら、従来の技術では、センサに対する制御が、記憶装置に対して与える影響については、あまり考慮されていなかった。例えば、センサに対する制御で発生する電圧が、制御装置と記憶装置とを接続する配線を介して、制御装置や記憶装置に何らかの悪影響を与えてしまうおそれがあった。このような課題は、インク容器に記憶装置が設けられている場合に限らず、液体容器に何らかのデバイスが設けられており、液体噴射装置の制御装置が当該デバイスと配線を介して接続される場合に共通する課題であった。また、このような課題は、制御装置がセンサに対する制御を行う場合に限らず、インク容器に関連する所定の処理を行う場合に共通する課題であった。   However, in the conventional technique, the influence of the control on the sensor on the storage device has not been considered much. For example, the voltage generated by the control on the sensor may have some adverse effects on the control device and the storage device via the wiring connecting the control device and the storage device. Such a problem is not limited to the case where the storage device is provided in the ink container, but a case in which a device is provided in the liquid container and the control device of the liquid ejecting apparatus is connected to the device via a wiring. It was a common problem. Such a problem is not limited to the case where the control device controls the sensor, but is a problem common to a case where a predetermined process related to the ink container is performed.

この発明は、上述の課題を解決するためになされたものであり、デバイスが設けられた液体容器が装置される液体噴射装置において、液体容器に関連する所定の処理が、液体噴射装置に悪影響を与えることを抑制することを目的とする。   The present invention has been made to solve the above-described problems. In a liquid ejecting apparatus in which a liquid container provided with a device is installed, a predetermined process related to the liquid container has an adverse effect on the liquid ejecting apparatus. It aims at suppressing giving.

本発明は、上述の課題の少なくとも一部を解決するために以下の形態または適用例として実現することが可能である。   The present invention can be realized as the following forms or application examples in order to solve at least a part of the above-described problems.

[適用例1]液体を収容するための容器であり、第1のデバイスが設けられた液体容器が装着可能である液体噴射装置であって、
第1の配線と、
第2の配線と、
前記第1のデバイスと前記第1の配線を介して電気的に接続される第1の制御部と、
前記第1の制御部と前記第2の配線を介して電気的に接続される第2の制御部と、
を備え、
前記第1の制御部は、
第1の場合に前記第2の制御部から前記第2の配線を介して受け取った信号に応じて、前記液体容器に関連する所定の処理を実行する処理実行部と、
前記第1の場合に前記第1の配線と前記第2の配線とを電気的に非導通状態にし、前記第1の場合とは異なる第2の場合に前記第2の配線と前記第1の配線を電気的に導通状態にして前記第2の制御部と前記第1のデバイスとを通信可能にする配線中継部と、
を備える、液体噴射装置。
Application Example 1 A container for containing a liquid, a liquid ejecting apparatus to which a liquid container provided with a first device can be attached,
A first wiring;
A second wiring;
A first control unit electrically connected to the first device via the first wiring;
A second control unit electrically connected to the first control unit via the second wiring;
With
The first controller is
A process execution unit that executes a predetermined process related to the liquid container in response to a signal received from the second control unit via the second wiring in the first case;
In the first case, the first wiring and the second wiring are electrically disconnected, and in the second case different from the first case, the second wiring and the first wiring A wiring relay unit that allows the second control unit and the first device to communicate with each other by electrically connecting the wiring;
A liquid ejecting apparatus comprising:

適用例1に係る液体噴射装置によれば、液体容器に関連する所定の処理を行うときには、第1の配線と第2の配線とが電気的に非導通状態にされる。この結果、所定の処理が第1の配線に電気的な悪影響を与えても、その影響が第2の配線におよぶことを抑制できる。この結果、液体容器に関連する所定の処理が液体噴射装置に与える悪影響を抑制できる。   According to the liquid ejecting apparatus according to the application example 1, when performing a predetermined process related to the liquid container, the first wiring and the second wiring are electrically disconnected. As a result, even if the predetermined processing has an electrical adverse effect on the first wiring, the influence on the second wiring can be suppressed. As a result, it is possible to suppress an adverse effect of the predetermined process related to the liquid container on the liquid ejecting apparatus.

適用例1に係る液体噴射装置において、前記配線中継部は、前記第1の場合に前記第1の配線を安定電位に接続しても良い。こうすれば、液体容器に関連する所定の処理によって第1の配線に与えられる電気的な変動を抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に悪影響を及ぼすことをさらに抑制することができる。   In the liquid ejecting apparatus according to Application Example 1, the wiring relay unit may connect the first wiring to a stable potential in the first case. By so doing, it is possible to suppress electrical fluctuations applied to the first wiring by a predetermined process related to the liquid container. As a result, it is possible to further suppress the predetermined process related to the liquid container from adversely affecting the liquid ejecting apparatus.

適用例1に係る液体噴射装置において、前記配線中継部は、さらに、前記第1の場合に前記第1の配線の電位を所定電位にする第1のドライバを備えても良い。こうすれば、液体容器に関連する所定の処理によって第1の配線に与えられる電気的な変動をさらに抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に悪影響を及ぼすことをさらに抑制することができる。   In the liquid ejecting apparatus according to Application Example 1, the wiring relay unit may further include a first driver that sets a potential of the first wiring to a predetermined potential in the first case. By so doing, it is possible to further suppress electrical fluctuations applied to the first wiring by a predetermined process related to the liquid container. As a result, it is possible to further suppress the predetermined process related to the liquid container from adversely affecting the liquid ejecting apparatus.

適用例1に係る液体噴射装置において、前記所定の処理に関連する電圧が前記第1の配線に誤って印加され得ることを検出する検出部を備え、前記配線中継部は、さらに、前記検出部が前記所定の処理に関連する電圧が前記第1の配線に誤って印加され得ることを検出した場合に、前記第1の配線の電位を所定電位にする第2のドライバを備えても良い。こうすれば、液体容器に関連する所定の処理によって第1の配線に与えられる電気的な変動をより一層抑制することができる。この結果、さらに、液体容器に関連する所定の処理が、液体噴射装置に悪影響を及ぼすことをより一層抑制することができる。   In the liquid ejecting apparatus according to the application example 1, the liquid ejecting apparatus includes a detection unit that detects that a voltage related to the predetermined process can be erroneously applied to the first wiring, and the wiring relay unit further includes the detection unit. When detecting that a voltage related to the predetermined processing can be erroneously applied to the first wiring, a second driver for setting the potential of the first wiring to a predetermined potential may be provided. By so doing, it is possible to further suppress electrical fluctuations applied to the first wiring by a predetermined process related to the liquid container. As a result, it is possible to further suppress the predetermined processing related to the liquid container from adversely affecting the liquid ejecting apparatus.

適用例1に係る液体噴射装置は、さらに、第2のデバイスを備え、前記液体噴射装置は、さらに、前記第1の制御部と前記第2のデバイスとを電気的に接続する第3の配線を備え、前記所定の処理は、前記第3の配線を介して前記第2のデバイスに対して駆動電圧を印加することを含んでも良い。こうすれば、第2のデバイスに対する駆動電圧が第1の配線に誤印加された場合においても、当該誤印加による液体噴射装置に対する悪影響を抑制することができる。   The liquid ejecting apparatus according to Application Example 1 further includes a second device, and the liquid ejecting apparatus further includes a third wiring that electrically connects the first control unit and the second device. The predetermined processing may include applying a driving voltage to the second device via the third wiring. In this case, even when the drive voltage for the second device is erroneously applied to the first wiring, the adverse effect on the liquid ejecting apparatus due to the erroneous application can be suppressed.

適用例1に係る液体噴射装置において、前記所定の処理に関連する電圧または前記駆動電圧は、前記第1の配線上に印加される電位より大きくても良い。かかる場合には、所定の処理に関連する電圧または駆動電圧による悪影響が起こりやすいが、本適用例では当該悪影響が液体噴射装置におよぶことを抑制することができる。   In the liquid ejecting apparatus according to Application Example 1, the voltage related to the predetermined process or the driving voltage may be larger than the potential applied to the first wiring. In such a case, an adverse effect due to a voltage or drive voltage related to a predetermined process is likely to occur. However, in this application example, the adverse effect on the liquid ejecting apparatus can be suppressed.

適用例1に係る液体噴射装置は、さらに、前記液体容器の前記第1のデバイスを前記第1の配線に接続するための第1の端子と、前記液体容器の前記第2のデバイスを前記第3の配線に接続するための第2の端子と、を備え、前記第1の端子と前記第2の端子は、互いに近接していても良い。かかる場合には駆動電圧による悪影響が起こりやすいが、本適用例では当該悪影響が液体噴射装置におよぶことを抑制することができる。   The liquid ejecting apparatus according to Application Example 1 further includes a first terminal for connecting the first device of the liquid container to the first wiring, and the second device of the liquid container. A second terminal for connection to the third wiring, and the first terminal and the second terminal may be close to each other. In such a case, an adverse effect due to the drive voltage is likely to occur. However, in this application example, the adverse effect on the liquid ejecting apparatus can be suppressed.

適用例1に係る液体噴射装置において、前記第1のデバイスは、記憶装置を含み、前記第2の場合は、前記第2の制御部が前記記憶装置にアクセスする場合を含んでも良く、前記第2のデバイスは、前記液体容器に含まれる液体の量を検出するためのセンサを含み、前記所定の処理は、前記センサを用いて前記液体の量を判断するための処理を含んでも良い。   In the liquid ejecting apparatus according to Application Example 1, the first device may include a storage device, and the second case may include a case where the second control unit accesses the storage device. The device of 2 may include a sensor for detecting the amount of liquid contained in the liquid container, and the predetermined process may include a process for determining the amount of the liquid using the sensor.

この発明は、種々の形態で実現することが可能であり、例えば、液体噴射装置、液体噴射装置の制御方法、これらの方法または装置の機能を実現するためのコンピュータプログラム、そのコンピュータプログラムを記録した記録媒体等の形態で実現することができる。   The present invention can be realized in various forms, for example, a liquid ejecting apparatus, a method for controlling the liquid ejecting apparatus, a computer program for realizing the functions of these methods or apparatuses, and the computer program recorded therein. It can be realized in the form of a recording medium or the like.

A.実施例:
・印刷システムの構成:
次に、本発明の実施の形態を実施例に基づき説明する。図1は、印刷システムの概略構成を示す説明図である。印刷システムは、印刷装置としてのプリンタ20と、コンピュータ90と、を備えている。プリンタ20は、コネクタ80を介して、コンピュータ90と接続されている。
A. Example:
・ Configuration of printing system:
Next, embodiments of the present invention will be described based on examples. FIG. 1 is an explanatory diagram showing a schematic configuration of a printing system. The printing system includes a printer 20 as a printing apparatus and a computer 90. The printer 20 is connected to the computer 90 via the connector 80.

プリンタ20は、副走査送り機構と、主走査送り機構と、ヘッド駆動機構と、各機構を制御するための主制御部40と、を備えている。副走査送り機構は、紙送りモータ22とプラテン26とを備えており、紙送りモータの回転をプラテンに伝達することによって用紙Pを副走査方向に搬送する。主走査送り機構は、キャリッジモータ32と、プーリ38と、キャリッジモータとプーリとの間に張設された駆動ベルト36と、プラテン26の軸と並行に設けられた摺動軸34と、を備えている。摺動軸34は、駆動ベルト36に固定されたキャリッジ30を摺動可能に保持している。キャリッジモータ32の回転は、駆動ベルト36を介してキャリッジ30に伝達され、キャリッジ30は、摺動軸34に沿ってプラテン26の軸方向(主走査方向)に往復動する。ヘッド駆動機構は、キャリッジ30に搭載された印刷ヘッドユニット60を備えており、印刷ヘッドを駆動して用紙P上にインクを吐出させる。印刷ヘッドユニット60には、後述するように、複数のインクカートリッジを脱着自在に装着可能である。プリンタ20は、さらに、ユーザがプリンタの各種の設定を行ったり、プリンタのステータスを確認したりするための操作部70を備えている。   The printer 20 includes a sub-scan feed mechanism, a main scan feed mechanism, a head drive mechanism, and a main control unit 40 for controlling each mechanism. The sub-scan feed mechanism includes a paper feed motor 22 and a platen 26, and conveys the paper P in the sub-scan direction by transmitting the rotation of the paper feed motor to the platen. The main scanning feed mechanism includes a carriage motor 32, a pulley 38, a drive belt 36 stretched between the carriage motor and the pulley, and a slide shaft 34 provided in parallel with the axis of the platen 26. ing. The slide shaft 34 slidably holds the carriage 30 fixed to the drive belt 36. The rotation of the carriage motor 32 is transmitted to the carriage 30 via the drive belt 36, and the carriage 30 reciprocates in the axial direction (main scanning direction) of the platen 26 along the sliding shaft 34. The head drive mechanism includes a print head unit 60 mounted on the carriage 30 and drives the print head to eject ink onto the paper P. As will be described later, a plurality of ink cartridges can be detachably mounted on the print head unit 60. The printer 20 further includes an operation unit 70 for the user to make various printer settings and check the printer status.

図2〜図4を参照して、インクカートリッジ(液体容器)の構成と共に、プリンタ20の構成についてさらに説明する。図2は、実施例に係るインクカートリッジの構成を示す斜視図である。図3は、実施例に係る基板の構成を示す図である。図4は、印刷ヘッドユニット60の構成を説明する図である。   With reference to FIG. 2 to FIG. 4, the configuration of the printer 20 will be further described together with the configuration of the ink cartridge (liquid container). FIG. 2 is a perspective view illustrating the configuration of the ink cartridge according to the embodiment. FIG. 3 is a diagram illustrating a configuration of the substrate according to the embodiment. FIG. 4 is a diagram illustrating the configuration of the print head unit 60.

インクカートリッジ100は、インクを収容する筐体101と、筐体101の開口部を封止する蓋体102と、回路基板120と、センサ110と、を備えている。筐体101の底面には、印刷ヘッドユニット60に装着されたときに、印刷ヘッドユニット60に対してインクを供給するためのインク供給口104が形成されている。図2に示す筐体101の前面FRの上端には、張り出し部103が形成されている。さらに、筐体101の前面FRの中央より下側(底面側)には、上下をリブ107および106により囲まれた凹部105が形成されている。凹部105には、上述した回路基板120が嵌め込まれている。センサ110は、筐体101の側壁SDに埋め込まれている。センサ110は、後述するように、圧電素子を含み、インク残量の検出に用いられる。   The ink cartridge 100 includes a casing 101 that stores ink, a lid 102 that seals an opening of the casing 101, a circuit board 120, and a sensor 110. An ink supply port 104 for supplying ink to the print head unit 60 when attached to the print head unit 60 is formed on the bottom surface of the housing 101. An overhang 103 is formed at the upper end of the front surface FR of the housing 101 shown in FIG. Further, a recess 105 is formed below the center of the front surface FR of the housing 101 (on the bottom surface side). The circuit board 120 described above is fitted into the recess 105. The sensor 110 is embedded in the side wall SD of the housing 101. As will be described later, the sensor 110 includes a piezoelectric element and is used to detect the remaining amount of ink.

図3(A)は、回路基板120の表面の構成を示している。表面は、インクカートリッジ100に装着されたときに外側に露出している面である。図3(B)は、回路基板120を側面から見た図を示している。回路基板120の上端部には、ボス溝121が形成され、回路基板120の下端部には、ボス穴122が形成されている。図1に示すように、回路基板120が、筐体101の凹部105に装着される際、ボス溝121およびボス穴122には、凹部105の底面に形成されたボス108および109が嵌合する。ボス108および109の先端部は、潰されて、かしめられる。これにより回路基板120は、凹部105に固定される。   FIG. 3A shows the configuration of the surface of the circuit board 120. The surface is a surface exposed to the outside when the ink cartridge 100 is mounted. FIG. 3B shows the circuit board 120 as viewed from the side. A boss groove 121 is formed at the upper end of the circuit board 120, and a boss hole 122 is formed at the lower end of the circuit board 120. As shown in FIG. 1, when the circuit board 120 is mounted in the recess 105 of the housing 101, the bosses 108 and 109 formed on the bottom surface of the recess 105 are fitted into the boss groove 121 and the boss hole 122. . The tips of the bosses 108 and 109 are crushed and caulked. As a result, the circuit board 120 is fixed to the recess 105.

図4を参照して印刷ヘッドユニット60の構成と、印刷ヘッドユニット60にインクカートリッジ100が装着される様子を説明する。図4に示すように、印刷ヘッドユニット60は、ホルダ62と、ホルダカバー63と、接続機構66と、印刷ヘッド68と、キャリッジ回路50と、を備えている。ホルダ62は、複数のインクカートリッジ100を装着可能に構成され、印刷ヘッド68の上面に配置されている。ホルダカバー63は、装着されるインクカートリッジごとに、それぞれ開閉可能に、印刷ヘッド68の上部に取り付けられている。接続機構66は、後述するインクカートリッジ100の回路基板120に設けられた各端子と、キャリッジ回路50とを電気的に接続するための導電性の接続端子67が、回路基板120の端子ごとに設けられている。印刷ヘッド68の上面には、インクカートリッジ100から印刷ヘッド68にインクを供給するためのインク供給針64が配置されている。印刷ヘッド68は、複数のノズルと、複数の圧電素子(ピエゾ素子)と、を含み、各圧電素子に印加される電圧に応じて各ノズルからインク滴を吐出し、用紙P上にドットを形成する。キャリッジ回路50は、主制御部40と協働してインクカートリッジ100に関連する制御を行うための回路であり、以下ではサブ制御部ともいう。   The configuration of the print head unit 60 and how the ink cartridge 100 is mounted on the print head unit 60 will be described with reference to FIG. As shown in FIG. 4, the print head unit 60 includes a holder 62, a holder cover 63, a connection mechanism 66, a print head 68, and a carriage circuit 50. The holder 62 is configured so that a plurality of ink cartridges 100 can be mounted, and is disposed on the upper surface of the print head 68. The holder cover 63 is attached to the upper part of the print head 68 so that it can be opened and closed for each ink cartridge to be mounted. The connection mechanism 66 is provided with a conductive connection terminal 67 for electrically connecting each terminal provided on the circuit board 120 of the ink cartridge 100 described later and the carriage circuit 50 for each terminal of the circuit board 120. It has been. An ink supply needle 64 for supplying ink from the ink cartridge 100 to the print head 68 is disposed on the upper surface of the print head 68. The print head 68 includes a plurality of nozzles and a plurality of piezoelectric elements (piezo elements), and ejects ink droplets from each nozzle according to the voltage applied to each piezoelectric element, thereby forming dots on the paper P. To do. The carriage circuit 50 is a circuit for performing control related to the ink cartridge 100 in cooperation with the main control unit 40, and is also referred to as a sub-control unit below.

ホルダカバー63を開状態として、インクカートリッジ100をホルダ62に装着し、ホルダカバー63を閉めると、インクカートリッジ100は、ホルダ62に固定される。インクカートリッジ100がホルダ62に固定された状態では、インクカートリッジ100のインク供給口104に、インク供給針64が挿入され、インクカートリッジ100に収容されているインクは、インク供給針64を介して印刷ヘッド68に供給される。以上の説明から解るように、インクカートリッジ100は、図4におけるZ軸の正方向に挿入されることにより、ホルダ62に装着される。   When the holder cover 63 is opened, the ink cartridge 100 is attached to the holder 62, and the holder cover 63 is closed, the ink cartridge 100 is fixed to the holder 62. In a state where the ink cartridge 100 is fixed to the holder 62, the ink supply needle 64 is inserted into the ink supply port 104 of the ink cartridge 100, and the ink stored in the ink cartridge 100 is printed via the ink supply needle 64. It is supplied to the head 68. As can be understood from the above description, the ink cartridge 100 is attached to the holder 62 by being inserted in the positive direction of the Z-axis in FIG.

図3に戻って、回路基板120について、さらに説明する。図3(A)における矢印Rは、上述したインクカートリッジ100の挿入方向を示している。図3(B)に示すように、回路基板120は、裏面に記憶装置130を備え、表面に9つの端子からなる端子群を備えている。記憶装置130は、メモリセルアレイを含み、メモリセルアレイには、例えば、インクの残量やインクの色などのインクまたはインクカートリッジ100に関連する種々のデータが格納される。   Returning to FIG. 3, the circuit board 120 will be further described. An arrow R in FIG. 3A indicates the insertion direction of the ink cartridge 100 described above. As shown in FIG. 3B, the circuit board 120 includes a storage device 130 on the back surface and a terminal group including nine terminals on the front surface. The storage device 130 includes a memory cell array, and various data related to the ink or the ink cartridge 100 such as the remaining amount of ink and the color of the ink are stored in the memory cell array.

回路基板120の表側の各端子は、略矩形状に形成され、挿入方向Rと略垂直な列を2列形成するように配置されている。2つの列のうち、挿入方向R側、すなわち、図3(A)における下側に位置する列を下側列と呼び、挿入方向Rの反対側、すなわち、図3(A)における上側に位置する列を上側列と呼ぶ。上側列を形成する端子と、下側列を形成する端子は、互いの端子中心が挿入方向Rに並ばないように、互い違いに配置され、いわゆる千鳥状の配置を構成している。   Each terminal on the front side of the circuit board 120 is formed in a substantially rectangular shape, and is arranged so as to form two rows substantially perpendicular to the insertion direction R. Of the two rows, the row located on the insertion direction R side, that is, the lower side in FIG. 3A is referred to as the lower row, and is located on the opposite side of the insertion direction R, that is, the upper side in FIG. The column to be called is called the upper column. The terminals forming the upper row and the terminals forming the lower row are arranged in a staggered manner so that the center of each other is not aligned in the insertion direction R, forming a so-called staggered arrangement.

上側列を形成するように配列されている端子は、図3(A)中左側から、第1の短絡検出端子210、接地端子220、電源端子230、第2の短絡検出端子240である。下側列を形成するように配列されている端子は、図3(A)中左側から、第1のセンサ駆動用端子250、リセット端子260、クロック端子270、データ端子280、第2のセンサ駆動用端子290である。左右方向の中央付近の5つの端子、すなわち、接地端子220、電源端子230、リセット端子260、クロック端子270、データ端子280は、それぞれ、図示しない基板内の配線層を介して、記憶装置130に接続されている。下側列の両端に位置する2つの端子、すなわち、第1のセンサ駆動用端子250および第2のセンサ駆動用端子290は、センサ110に含まれる圧電素子の一方の電極および他方の電極にそれぞれ接続されている。第1の短絡検出端子210は、接地端子220に短絡されている。第2の短絡検出端子240は、どこにも接続されていない。   The terminals arranged to form the upper row are the first short detection terminal 210, the ground terminal 220, the power supply terminal 230, and the second short detection terminal 240 from the left side in FIG. The terminals arranged to form the lower row are the first sensor driving terminal 250, the reset terminal 260, the clock terminal 270, the data terminal 280, and the second sensor driving from the left side in FIG. Terminal 290. Five terminals near the center in the left-right direction, that is, the ground terminal 220, the power supply terminal 230, the reset terminal 260, the clock terminal 270, and the data terminal 280 are respectively connected to the storage device 130 via a wiring layer in the board (not shown). It is connected. Two terminals located at both ends of the lower row, that is, the first sensor driving terminal 250 and the second sensor driving terminal 290 are respectively connected to one electrode and the other electrode of the piezoelectric element included in the sensor 110. It is connected. The first short detection terminal 210 is short-circuited to the ground terminal 220. The second short detection terminal 240 is not connected anywhere.

回路基板120では、記憶装置130に接続された5つの端子と、センサ110に接続された2つの端子は、互いに近接して配置されている。このため、プリンタ20側の接続機構66においても、記憶装置130に接続された5つの端子に対応する接続端子67と、センサ110に接続された2つの端子に対応する接続端子67とは、互いに近接して配置されている。なお、本実施例における記憶装置130とセンサ110は、それぞれ本発明における第1のデバイスと第2のデバイスに対応する。   In the circuit board 120, the five terminals connected to the storage device 130 and the two terminals connected to the sensor 110 are arranged close to each other. Therefore, also in the connection mechanism 66 on the printer 20 side, the connection terminal 67 corresponding to the five terminals connected to the storage device 130 and the connection terminal 67 corresponding to the two terminals connected to the sensor 110 are mutually connected. Closely arranged. Note that the storage device 130 and the sensor 110 in this embodiment correspond to the first device and the second device in the present invention, respectively.

回路基板120の各端子は、インクカートリッジ100がホルダ62に固定されると、ホルダ62に備えられた接続機構66の接続端子67を介して、サブ制御部(キャリッジ回路)50と電気的に接続される。   When the ink cartridge 100 is fixed to the holder 62, each terminal of the circuit board 120 is electrically connected to the sub-control unit (carriage circuit) 50 via the connection terminal 67 of the connection mechanism 66 provided in the holder 62. Is done.

・印刷装置の電気的構成:
図5および図6は、プリンタの電気的な構成を示す説明図である。図5は、主制御部40とサブ制御部50とカートリッジ100との全体に注目して描かれている。図6は、主制御部40の内部構成とサブ制御部50の内部構成が、一つのインクカートリッジ100と共に描かれている。
-Electrical configuration of the printing device:
5 and 6 are explanatory diagrams showing an electrical configuration of the printer. FIG. 5 is drawn paying attention to the entire main control unit 40, sub-control unit 50, and cartridge 100. In FIG. 6, the internal configuration of the main control unit 40 and the internal configuration of the sub control unit 50 are illustrated together with one ink cartridge 100.

なお、本実施例における主制御部40とサブ制御部50とは、それぞれ本発明における第2の制御部と第1の制御部に対応する。   The main control unit 40 and the sub control unit 50 in the present embodiment correspond to the second control unit and the first control unit in the present invention, respectively.

サブ制御部50と各インクカートリッジ100の記憶装置130とは、互いに異なる3ビットのID番号(識別番号)が割り当てられている。このID番号は、主制御部40が制御しようとするデバイス(ここでは、サブ制御部50と記憶装置130)を指定するために使用される。搭載されるインクカートリッジ100の数が6個である場合、ID番号は3ビットの情報量となる。例えば、サブ制御部50には、ID”0,0,0”が割り当てられており、6つの記憶装置130には、それぞれID”0,0,1”〜”1,1,0”が割り当てられている。   The sub-control unit 50 and the storage device 130 of each ink cartridge 100 are assigned different 3-bit ID numbers (identification numbers). This ID number is used to designate a device (here, the sub-control unit 50 and the storage device 130) that the main control unit 40 intends to control. When the number of mounted ink cartridges 100 is 6, the ID number has a 3-bit information amount. For example, IDs “0, 0, 0” are assigned to the sub-control unit 50, and IDs “0, 0, 1” to “1, 1, 0” are assigned to the six storage devices 130, respectively. It has been.

サブ制御部50と各インクカートリッジ100との間は、複数の配線で接続されている。複数の配線は、接続機構の接続端子67、回路基板表側の端子群、端子から記憶装置とセンサへの配線で構成される。複数の配線は、第1のリセット信号線LR1、第1のデータ信号線LD1、第1のクロック信号線LC1、第1の接地線LCS、第1の短絡検出線LCOA、第2の短絡検出線LCOB、第1のセンサ駆動信号線LDSN、第2のセンサ駆動信号線LDSPを含む。   The sub control unit 50 and each ink cartridge 100 are connected by a plurality of wires. The plurality of wirings include a connection terminal 67 of the connection mechanism, a terminal group on the front side of the circuit board, and wiring from the terminals to the storage device and the sensor. The plurality of wirings include a first reset signal line LR1, a first data signal line LD1, a first clock signal line LC1, a first ground line LCS, a first short detection line LCOA, and a second short detection line. It includes an LCOB, a first sensor drive signal line LDSN, and a second sensor drive signal line LDSP.

第1のリセット信号線LR1は、第1のリセット信号CRSTを伝送する導電線であり、回路基板120のリセット端子260を介して記憶装置130に電気的に接続される。第1のデータ信号線LD1は、第1のデータ信号CSDAを伝送する導電線であり、回路基板120のデータ端子280を介して記憶装置130に電気的に接続される。第1のクロック信号線LC1は、第1のクロック信号CSCKを伝送する導電線であり、回路基板120のクロック端子270を介して記憶装置130に電気的に接続される。これらの3本の配線LR1、LD1、LC1は、それぞれ、一つのサブ制御部50側の端部と、インクカートリッジ100の数に分岐したインクカートリッジ100側の端部を有する配線である。なお、本実施例におけるこれらの3本の配線LR1、LD1、LC1は、本発明における第1の配線に対応する。   The first reset signal line LR1 is a conductive line that transmits the first reset signal CRST, and is electrically connected to the storage device 130 via the reset terminal 260 of the circuit board 120. The first data signal line LD 1 is a conductive line that transmits the first data signal CSDA, and is electrically connected to the storage device 130 via the data terminal 280 of the circuit board 120. The first clock signal line LC1 is a conductive line that transmits the first clock signal CSCK, and is electrically connected to the storage device 130 via the clock terminal 270 of the circuit board 120. These three wirings LR1, LD1, and LC1 are wirings each having an end on one sub-control unit 50 side and an end on the ink cartridge 100 branching to the number of ink cartridges 100. Note that these three wirings LR1, LD1, and LC1 in this embodiment correspond to the first wiring in the present invention.

第1の接地線LCSは、記憶装置130に接地電位CVSSを供給する導電線であり、回路基板120の接地端子220を介して記憶装置130に電気的に接続される。第1の接地線LCSは、一つのサブ制御部50側の端部と、インクカートリッジ100の数に分岐したインクカートリッジ100側の端部を有する配線である。接地電位CVSSは、主制御部40からサブ制御部50に供給される接地電位VSS(後述)と接続されており、GNDレベルに設定される。   The first ground line LCS is a conductive line that supplies the ground potential CVSS to the storage device 130, and is electrically connected to the storage device 130 via the ground terminal 220 of the circuit board 120. The first ground line LCS is a wiring having an end on one sub-control unit 50 side and an end on the ink cartridge 100 branched to the number of ink cartridges 100. The ground potential CVSS is connected to a ground potential VSS (described later) supplied from the main control unit 40 to the sub-control unit 50, and is set to the GND level.

第1の短絡検出線LCOAおよび第2の短絡検出線LCOBは、後述する短絡検出に用いられる導電線である。第1の短絡検出線LCOAおよび第2の短絡検出線LCOBは、それぞれインクカートリッジ100ごとに独立した複数の配線であり、一端がサブ制御部50に電気的に接続され、他端が回路基板120の第1の短絡検出端子210および第2の短絡検出端子240にそれぞれ電気的に接続される。   The first short circuit detection line LCOA and the second short circuit detection line LCOB are conductive lines used for short circuit detection described later. The first short-circuit detection line LCOA and the second short-circuit detection line LCOB are a plurality of independent wirings for each ink cartridge 100, one end is electrically connected to the sub-control unit 50, and the other end is the circuit board 120. Are electrically connected to the first short-circuit detection terminal 210 and the second short-circuit detection terminal 240, respectively.

第1のセンサ駆動信号線LDSNおよび第2のセンサ駆動信号線LDSPは、センサ110の圧電素子に駆動電圧を印加すると共に、圧電素子の圧電効果により発生する電圧をサブ制御部50に伝送するための導電線である。第1のセンサ駆動信号線LDSNおよび第2のセンサ駆動信号線LDSPは、それぞれインクカートリッジ100ごとに独立した複数の配線であり、一端がサブ制御部50に電気的に接続され、他端が回路基板120の第1のセンサ駆動用端子250および第2のセンサ駆動用端子290にそれぞれ電気的に接続される。第1のセンサ駆動信号線LDSNは、第1のセンサ駆動用端子250を介して、センサ110の圧電素子の一方の電極に電気的に接続され、第2のセンサ駆動信号線LDSPは、第2のセンサ駆動用端子290を介して、センサ110の圧電素子の他方の電極に電気的に接続される。   The first sensor drive signal line LDSN and the second sensor drive signal line LDSP apply a drive voltage to the piezoelectric element of the sensor 110 and transmit a voltage generated by the piezoelectric effect of the piezoelectric element to the sub-control unit 50. This is a conductive wire. The first sensor drive signal line LDSN and the second sensor drive signal line LDSP are a plurality of independent wirings for each ink cartridge 100, one end is electrically connected to the sub-control unit 50, and the other end is a circuit. The substrate 120 is electrically connected to the first sensor driving terminal 250 and the second sensor driving terminal 290, respectively. The first sensor drive signal line LDSN is electrically connected to one electrode of the piezoelectric element of the sensor 110 via the first sensor drive terminal 250, and the second sensor drive signal line LDSP is connected to the second sensor drive signal line LDSP. The other electrode of the piezoelectric element of the sensor 110 is electrically connected through the sensor driving terminal 290.

主制御部40と各インクカートリッジ100との間は、第1の電源線LCVで接続されている。第1の電源線LCVは、記憶装置130に電源電位CVDDを供給する導電線であり、回路基板120の電源端子230を介して記憶装置130に接続されている。第1の電源線LCVは、一つのサブ制御部50側の端部と、インクカートリッジ100の数に分岐したインクカートリッジ100側の端部を有する配線である。記憶装置130の駆動に用いられるハイレベルの電源電位CVDDは、ローレベルの接地電位CVSS(GNDレベル)に対して、3.3V程度の電位が用いられる。もちろん、電源電位CVDDの電位レベルは、記憶装置130のプロセス世代などに応じて、異なる電位であって良く、例えば、1.5Vや2.0Vなどが用いられ得る。   The main controller 40 and each ink cartridge 100 are connected by a first power line LCV. The first power supply line LCV is a conductive line that supplies the power supply potential CVDD to the storage device 130, and is connected to the storage device 130 via the power supply terminal 230 of the circuit board 120. The first power supply line LCV is a wiring having an end on one sub-control unit 50 side and an end on the ink cartridge 100 branching to the number of ink cartridges 100. The high-level power supply potential CVDD used for driving the storage device 130 has a potential of about 3.3 V with respect to the low-level ground potential CVSS (GND level). Of course, the potential level of the power supply potential CVDD may be different depending on the process generation of the storage device 130, for example, 1.5V or 2.0V may be used.

主制御部40とサブ制御部50との間は、複数の配線で電気的に接続されている。複数の配線は、第2のリセット信号線LR2と、第2のデータ信号線LD2と、第2のクロック信号線LC2と、イネーブル信号線LEと、第2の電源線LVと、第2の接地線LSと、第3のセンサ駆動信号線LDSを含む。   The main control unit 40 and the sub control unit 50 are electrically connected by a plurality of wires. The plurality of wirings include a second reset signal line LR2, a second data signal line LD2, a second clock signal line LC2, an enable signal line LE, a second power supply line LV, and a second ground. It includes a line LS and a third sensor drive signal line LDS.

第2のリセット信号線LR2および第2のクロック信号線LC2は、主制御部40からサブ制御部50に対して、それぞれ第2のリセット信号RSTおよび第2のクロック信号SCKを伝送するための導電線である。第2のデータ信号線LD2は、主制御部40とサブ制御部50との間で第2のデータ信号SDAを遣り取りするための導電線である。なお、本実施例におけるこれらの3本の配線LR2、LD2、LC2は、本発明における第2の配線に対応する。   The second reset signal line LR2 and the second clock signal line LC2 are conductive for transmitting the second reset signal RST and the second clock signal SCK, respectively, from the main control unit 40 to the sub-control unit 50. Is a line. The second data signal line LD2 is a conductive line for exchanging the second data signal SDA between the main control unit 40 and the sub-control unit 50. Note that these three wirings LR2, LD2, and LC2 in this embodiment correspond to the second wiring in the present invention.

イネーブル信号線LEは、主制御部40からサブ制御部50に対して、イネーブル信号ENを伝送するための導電線である。第2の電源線LVおよび第2の接地線LSは、主制御部40からサブ制御部50に対して、それぞれ、電源電位VDDおよび接地電位VSSを供給する導電線である。電源電位VDDは、上述した記憶装置130に供給される電源電位CVDDと同レベル、例えば、接地電位VSSおよびCVSS(GNDレベル)に対して、3.3V程度の電位が用いられる。もちろん、電源電位VDDの電位レベルは、サブ制御部50のロジック部分のプロセス世代などに応じて、異なる電位であって良く、例えば、1.5Vや2.0Vなどが用いられ得る。   The enable signal line LE is a conductive line for transmitting the enable signal EN from the main control unit 40 to the sub-control unit 50. The second power supply line LV and the second ground line LS are conductive lines that supply the power supply potential VDD and the ground potential VSS to the sub control unit 50 from the main control unit 40, respectively. The power supply potential VDD is the same level as the power supply potential CVDD supplied to the storage device 130 described above, for example, a potential of about 3.3 V with respect to the ground potential VSS and CVSS (GND level). Of course, the potential level of the power supply potential VDD may be different depending on the process generation of the logic portion of the sub-control unit 50, and for example, 1.5V or 2.0V may be used.

主制御部40は、制御回路48と、駆動信号生成回路42とを、備えている。   The main control unit 40 includes a control circuit 48 and a drive signal generation circuit 42.

制御回路48は、CPUおよびメモリを含み、プリンタ20全体の制御を実行する。制御回路48は、その制御機能の一部を実現する機能ブロックとして、インク残量判断部M1と、メモリアクセス部M2を備えている。インク残量判断部M1は、サブ制御部50および駆動信号生成回路42を制御してインクカートリッジ100のセンサ110を駆動し、インクカートリッジ100内のインクの残量を検出する。メモリアクセス部M2は、サブ制御部50を経由して、インクカートリッジ100の記憶装置130にアクセスする。   The control circuit 48 includes a CPU and a memory, and executes control of the entire printer 20. The control circuit 48 includes a remaining ink level determination unit M1 and a memory access unit M2 as functional blocks that realize part of the control function. The ink remaining amount determination unit M1 controls the sub control unit 50 and the drive signal generation circuit 42 to drive the sensor 110 of the ink cartridge 100, and detects the remaining amount of ink in the ink cartridge 100. The memory access unit M2 accesses the storage device 130 of the ink cartridge 100 via the sub control unit 50.

駆動信号生成回路42は、図示しないメモリを備えている。当該メモリには、センサを駆動するためのセンサ駆動信号DSを示すデータが格納されている。駆動信号生成回路42は、制御回路48のインク残量判断部M1からの指示に従って、メモリからデータを読み出して、任意の波形を有するセンサ駆動信号DSを生成する。センサ駆動信号DSは、電源電位VDD(本実施例では、3.3V)より高い電位を含み、例えば、本実施例では、最大36V程度の電位を含んでいる。具体的には、センサ駆動信号DSは、最大36Vの電圧を有する台形のパルス信号である。   The drive signal generation circuit 42 includes a memory (not shown). The memory stores data indicating a sensor drive signal DS for driving the sensor. The drive signal generation circuit 42 reads data from the memory according to an instruction from the ink remaining amount determination unit M1 of the control circuit 48, and generates a sensor drive signal DS having an arbitrary waveform. The sensor drive signal DS includes a potential higher than the power supply potential VDD (3.3 V in this embodiment). For example, the sensor drive signal DS includes a potential of about 36 V at the maximum in this embodiment. Specifically, the sensor drive signal DS is a trapezoidal pulse signal having a maximum voltage of 36V.

なお、本実施例では、駆動信号生成回路42は、さらに、印刷ヘッド68に供給されるヘッド駆動信号を生成することができる。すなわち、本実施例では、制御回路48は、インク残量の判断を実行する際には、駆動信号生成回路42にセンサ駆動信号を生成させ、印刷を実行する際には、駆動信号生成回路42にヘッド駆動信号を生成させる。   In this embodiment, the drive signal generation circuit 42 can further generate a head drive signal supplied to the print head 68. In other words, in this embodiment, the control circuit 48 causes the drive signal generation circuit 42 to generate a sensor drive signal when determining the remaining ink amount, and when executing printing, the drive signal generation circuit 42. To generate a head drive signal.

サブ制御部50は、カートリッジ関連処理部52と、検出部53と、中継回路55とを備えている。   The sub-control unit 50 includes a cartridge-related processing unit 52, a detection unit 53, and a relay circuit 55.

カートリッジ関連処理部52は、インクカートリッジに関連する所定の処理を行う。カートリッジ関連処理部52は、ASICなどで構成されたロジック回路や、切換スイッチを含む。ロジック回路は、電源電位VDD(本実施例では、3.3V)で駆動される回路である。切換スイッチは、駆動信号生成回路42から供給されたセンサ駆動信号DSを、インク残量を測定する対象となっている1つのインクカートリッジ100のセンサ110に対して、第1のセンサ駆動信号線LDSNまたは第2のセンサ駆動信号線LDSPのいずれかを介して供給するために用いられる。カートリッジ関連処理部52は、上述した第2のリセット信号線LR2、第2のデータ信号線LD2、第2のクロック信号線LC2を介して、制御回路48とデータの遣り取りを行うことができる。カートリッジ関連処理部52は、イネーブル信号線LEを介して、制御回路48からイネーブル信号ENを受け取る。カートリッジ関連処理部52は、駆動信号生成回路42からセンサ駆動信号DSを受け取る。カートリッジ関連処理部52は、また、中継回路55の状態を切り替える切換信号SELを中継回路55に供給する。切換信号SELは、イネーブル信号ENに応じてレベルが切り替えられる信号であり、具体的には、イネーブル信号ENの反転信号に設定される。具体的には、カートリッジ関連処理部52は、受け取ったイネーブル信号ENがHレベル(ハイレベル)であるときに、Lレベルの切換信号SELを出力し、受け取ったイネーブル信号ENがLレベル(ローレベル)であるときに、Hレベルの切換信号SELを出力する。後述するように、中継回路55は、切換信号SELがHレベル(電源電位VDDおよびCVDDレベル、例えば、3.3V)である場合と、Lレベル(接地レベル)である場合とで、異なる状態になる。カートリッジ関連処理部52の具体的な処理内容は、後述する。   The cartridge related processing unit 52 performs a predetermined process related to the ink cartridge. The cartridge-related processing unit 52 includes a logic circuit composed of an ASIC or the like, and a changeover switch. The logic circuit is a circuit driven by a power supply potential VDD (3.3 V in this embodiment). The changeover switch uses the sensor drive signal DS supplied from the drive signal generation circuit 42 to the first sensor drive signal line LDSN with respect to the sensor 110 of one ink cartridge 100 for which the remaining amount of ink is to be measured. Alternatively, it is used for supplying via either of the second sensor drive signal lines LDSP. The cartridge-related processing unit 52 can exchange data with the control circuit 48 via the above-described second reset signal line LR2, second data signal line LD2, and second clock signal line LC2. The cartridge related processing unit 52 receives the enable signal EN from the control circuit 48 via the enable signal line LE. The cartridge-related processing unit 52 receives the sensor drive signal DS from the drive signal generation circuit 42. The cartridge-related processing unit 52 also supplies a switching signal SEL for switching the state of the relay circuit 55 to the relay circuit 55. The switching signal SEL is a signal whose level is switched according to the enable signal EN, and is specifically set to an inverted signal of the enable signal EN. Specifically, when the received enable signal EN is at an H level (high level), the cartridge-related processing unit 52 outputs an L level switching signal SEL, and the received enable signal EN is at an L level (low level). ), An H level switching signal SEL is output. As will be described later, the relay circuit 55 is in a different state depending on whether the switching signal SEL is at the H level (power supply potential VDD and CVDD level, for example, 3.3 V) or at the L level (ground level). Become. Specific processing contents of the cartridge-related processing unit 52 will be described later.

検出部53は、第1の短絡検出線LCOAおよび第2の短絡検出線LCOBと接続されており、第1の短絡検出線LCOAおよびLCOB上に現れる検出信号COAおよびCOBを受け取る。第1の短絡検出線LCOAおよびLCOBは、プルアップ抵抗を介して、電源電位VDDに接続されており(図示省略)、第1の短絡検出端子210(図2)は、カートリッジの回路基板120内で上述のように接地端子220と短絡されている。このため、検出部53は、各インクカートリッジ100がホルダ62に搭載されていないと、第1の短絡検出線LCOAを介して、Hレベルの検出信号COAを受け取る。そして、検出部53は、各インクカートリッジ100がホルダ62に搭載されると、第1の短絡検出線LCOAを介して、Lレベルの検出信号COAを受け取る。なお、詳しい回路は省略するが、検出部53は、各インクカートリッジ100から受け取ったLレベルの検出信号COAを、主制御部40に送る。これにより、主制御部40は、各インクカートリッジ100がカートリッジ搭載部に搭載されているか否かを判断することができる。   The detection unit 53 is connected to the first short detection line LCOA and the second short detection line LCOB, and receives detection signals COA and COB appearing on the first short detection lines LCOA and LCOB. The first short detection lines LCOA and LCOB are connected to the power supply potential VDD through a pull-up resistor (not shown), and the first short detection terminal 210 (FIG. 2) is provided in the circuit board 120 of the cartridge. And shorted to the ground terminal 220 as described above. For this reason, if each ink cartridge 100 is not mounted on the holder 62, the detection unit 53 receives the detection signal COA at the H level via the first short detection line LCOA. Then, when each ink cartridge 100 is mounted on the holder 62, the detection unit 53 receives an L level detection signal COA via the first short detection line LCOA. Although a detailed circuit is omitted, the detection unit 53 sends an L-level detection signal COA received from each ink cartridge 100 to the main control unit 40. Accordingly, the main control unit 40 can determine whether or not each ink cartridge 100 is mounted on the cartridge mounting unit.

図2に示すように、第1の短絡検出端子210は、最大36Vの比較的高いセンサ駆動信号DSが印加される第1のセンサ駆動用端子250と近接している。このため、第1のセンサ駆動用端子250と第1の短絡検出端子210が、導電性のインク滴や結露した水滴の付着などにより短絡すると、第1の短絡検出端子210には最大36Vの電圧が印加され得る。このような異物を介した電圧の誤印加は、第1の短絡検出端子210に接続された第1の短絡検出線LCOA上に高い電位レベルの検出信号COAとして現れる。検出部53は、検出信号COAの電位レベルが、所定のしきい値、例えば、6.0Vを超えたことを検出すると、異常検出信号ABをHレベルにする。なお、検出部53は、通常時は、異常検出信号ABをLレベルにしている。異常検出信号ABは、検出部53から中継回路55およびカートリッジ関連処理部52に供給される。第2の短絡検出端子240は、センサ駆動用端子290と近接している。よって、上述した第1の短絡検出端子の場合と同様に、第2の短絡検出端子240に電圧が誤印加された場合、検出信号COBの電位レベルが所定電位を超えれば、検出部53よりHレベルの異常検出信号ABが出力される。   As shown in FIG. 2, the first short detection terminal 210 is close to the first sensor driving terminal 250 to which a relatively high sensor driving signal DS of 36 V at the maximum is applied. Therefore, when the first sensor driving terminal 250 and the first short-circuit detection terminal 210 are short-circuited due to adhesion of conductive ink droplets or condensed water droplets, the first short-circuit detection terminal 210 has a voltage of 36 V at maximum. Can be applied. Such erroneous application of a voltage via a foreign substance appears as a detection signal COA having a high potential level on the first short detection line LCOA connected to the first short detection terminal 210. When detecting that the potential level of the detection signal COA exceeds a predetermined threshold, for example, 6.0 V, the detection unit 53 sets the abnormality detection signal AB to the H level. Note that the detection unit 53 normally sets the abnormality detection signal AB to the L level. The abnormality detection signal AB is supplied from the detection unit 53 to the relay circuit 55 and the cartridge related processing unit 52. The second short detection terminal 240 is close to the sensor driving terminal 290. Therefore, as in the case of the first short-circuit detection terminal described above, when a voltage is erroneously applied to the second short-circuit detection terminal 240, if the potential level of the detection signal COB exceeds a predetermined potential, the detection unit 53 causes H A level abnormality detection signal AB is output.

図7は、中継回路55の内部構成を示す図である。中継回路55は、第1および第2バッファ回路B1、B2と、第1および第2アンド回路AN1、AN2と、アナログスイッチSWと、第1〜第4スリーステートバッファTS1〜TS4とを含んでいる。   FIG. 7 is a diagram illustrating an internal configuration of the relay circuit 55. The relay circuit 55 includes first and second buffer circuits B1 and B2, first and second AND circuits AN1 and AN2, an analog switch SW, and first to fourth three-state buffers TS1 to TS4. .

第1バッファ回路B1の入力端子は第2のリセット信号線LR2に接続され、主制御部40の制御回路48から第2のリセット信号RSTが入力される。第1バッファ回路B1の出力は第1アンド回路AN1の第1入力端子に入力される。第1アンド回路AN1の第2入力端子には、上述したカートリッジ関連処理部52から出力される切換信号SELが入力される。第1アンド回路AN1の出力端子は、第1のリセット信号線LR1に接続される。すなわち、第1アンド回路AN1の出力信号が、インクカートリッジ100に供給される第1のリセット信号CRSTである。第1スリーステートバッファTS1の入力端子には、切換信号SELが入力される。第1スリーステートバッファTS1の出力端子は、第1のリセット信号線LR1に接続される。第1スリーステートバッファTS1の制御端子には、上述した検出部53から出力される異常検出信号ABが入力される。第1スリーステートバッファTS1の制御端子にLレベルの信号が入力されている場合には、第1スリーステートバッファTS1の出力端子は、ハイインピーダンスにされ、第1のリセット信号線LR1から切り離される。一方、第1スリーステートバッファTS1の制御端子にHレベルの信号が入力されている場合には、第1スリーステートバッファTS1の出力端子からは、入力端子と同じレベルの信号が出力される。   The input terminal of the first buffer circuit B1 is connected to the second reset signal line LR2, and the second reset signal RST is input from the control circuit 48 of the main control unit 40. The output of the first buffer circuit B1 is input to the first input terminal of the first AND circuit AN1. The switching signal SEL output from the cartridge-related processing unit 52 described above is input to the second input terminal of the first AND circuit AN1. The output terminal of the first AND circuit AN1 is connected to the first reset signal line LR1. That is, the output signal of the first AND circuit AN1 is the first reset signal CRST supplied to the ink cartridge 100. The switching signal SEL is input to the input terminal of the first three-state buffer TS1. The output terminal of the first three-state buffer TS1 is connected to the first reset signal line LR1. The abnormality detection signal AB output from the detection unit 53 described above is input to the control terminal of the first three-state buffer TS1. When an L level signal is input to the control terminal of the first three-state buffer TS1, the output terminal of the first three-state buffer TS1 is set to high impedance and is disconnected from the first reset signal line LR1. On the other hand, when an H level signal is input to the control terminal of the first three-state buffer TS1, a signal having the same level as the input terminal is output from the output terminal of the first three-state buffer TS1.

第2バッファ回路B2の入力端子は第2のクロック信号線LC2に接続され、主制御部40の制御回路48から第2のクロック信号SCKが入力される。第2バッファ回路B2の出力は第2アンド回路AN2の第1入力端子に入力される。第2アンド回路AN2の第2入力端子には、切換信号SELが入力される。第2アンド回路AN2の出力端子は、第1のクロック信号線LC1に接続される。すなわち、第2アンド回路AN2の出力信号が、インクカートリッジ100に供給される第1のクロック信号CSCKである。第2スリーステートバッファTS2の入力端子には、切換信号SELが入力される。第2スリーステートバッファTS2の出力端子は、第1のクロック信号線LC1に接続される。第2スリーステートバッファTS2の制御端子には、異常検出信号ABが入力される。第2スリーステートバッファTS2の動作は、上述した第1スリーステートバッファTS1と同様であり、制御端子にLレベルの信号が入力されている場合には、第2スリーステートバッファTS2の出力端子は、ハイインピーダンスにされ、第1のクロック信号線LC1から切り離される。そして、第2スリーステートバッファTS2の制御端子にHレベルの信号が入力されている場合には、第2スリーステートバッファTS2の出力端子からは、入力端子と同じレベルの信号が出力される。   The input terminal of the second buffer circuit B2 is connected to the second clock signal line LC2, and the second clock signal SCK is input from the control circuit 48 of the main control unit 40. The output of the second buffer circuit B2 is input to the first input terminal of the second AND circuit AN2. The switching signal SEL is input to the second input terminal of the second AND circuit AN2. The output terminal of the second AND circuit AN2 is connected to the first clock signal line LC1. That is, the output signal of the second AND circuit AN2 is the first clock signal CSCK supplied to the ink cartridge 100. The switching signal SEL is input to the input terminal of the second three-state buffer TS2. The output terminal of the second three-state buffer TS2 is connected to the first clock signal line LC1. The abnormality detection signal AB is input to the control terminal of the second three-state buffer TS2. The operation of the second three-state buffer TS2 is the same as that of the first three-state buffer TS1 described above. When an L level signal is input to the control terminal, the output terminal of the second three-state buffer TS2 is The impedance is set to high impedance and is disconnected from the first clock signal line LC1. When an H level signal is input to the control terminal of the second three-state buffer TS2, a signal having the same level as that of the input terminal is output from the output terminal of the second three-state buffer TS2.

第2のデータ信号線LD2と第1のデータ信号線LD1は、アナログスイッチSWで接続されている。アナログスイッチSWは、例えば、トランスミッションゲートで構成される。アナログスイッチSWは、切換信号SELにより制御される。アナログスイッチSWは、切換信号SELがHレベルにある場合には導通(接続)状態になり、切換信号SELがLレベルにある場合には非導通(切り離し)状態になる。   The second data signal line LD2 and the first data signal line LD1 are connected by an analog switch SW. The analog switch SW is composed of a transmission gate, for example. The analog switch SW is controlled by a switching signal SEL. Analog switch SW is in a conductive (connected) state when switching signal SEL is at the H level, and is non-conductive (disconnected) when switching signal SEL is at the L level.

第3スリーステートバッファTS3の入力端子は、接地電位VSSに接続され、常にLレベルが入力される。第3スリーステートバッファTS3の出力端子は、第1のデータ信号線LD1に接続される。第3スリーステートバッファTS3の制御端子には、切換信号SELの反転信号が入力される。第3スリーステートバッファTS3の制御端子にLレベルの信号が入力されている場合には、第3スリーステートバッファTS3の出力端子からは、入力端子と同じレベルの信号、すなわち、Lレベルの信号が出力される。一方、第3スリーステートバッファTS3の制御端子にHレベルの信号が入力されている場合には、第3スリーステートバッファTS3の出力端子は、ハイインピーダンスにされ、第1のデータ信号線LD1から切り離される。   The input terminal of the third three-state buffer TS3 is connected to the ground potential VSS, and the L level is always input. The output terminal of the third three-state buffer TS3 is connected to the first data signal line LD1. An inverted signal of the switching signal SEL is input to the control terminal of the third three-state buffer TS3. When an L level signal is input to the control terminal of the third three-state buffer TS3, a signal having the same level as the input terminal, that is, an L level signal is output from the output terminal of the third three-state buffer TS3. Is output. On the other hand, when an H level signal is input to the control terminal of the third three-state buffer TS3, the output terminal of the third three-state buffer TS3 is set to high impedance and is disconnected from the first data signal line LD1. It is.

第4スリーステートバッファTS4の入力端子には、切換信号SELが入力される。第4スリーステートバッファTS4の出力端子は、第1のデータ信号線LD1に接続される。第4スリーステートバッファTS4の制御端子には、異常検出信号ABが入力される。第4スリーステートバッファTS4の動作は、上述した第1および第2スリーステートバッファTS1、TS2と同様であり、制御端子にLレベルの信号が入力されている場合には、第4スリーステートバッファTS4の出力端子は、ハイインピーダンスにされ、第1のデータ信号線LD1から切り離される。そして、第4スリーステートバッファTS4の制御端子にHレベルの信号が入力されている場合には、第4スリーステートバッファTS4の出力端子からは、入力端子と同じレベルの信号が出力される。   The switching signal SEL is input to the input terminal of the fourth three-state buffer TS4. The output terminal of the fourth three-state buffer TS4 is connected to the first data signal line LD1. The abnormality detection signal AB is input to the control terminal of the fourth three-state buffer TS4. The operation of the fourth three-state buffer TS4 is the same as that of the first and second three-state buffers TS1 and TS2 described above. When an L level signal is input to the control terminal, the fourth three-state buffer TS4 The output terminal is set to high impedance and is disconnected from the first data signal line LD1. When an H level signal is input to the control terminal of the fourth three-state buffer TS4, a signal having the same level as the input terminal is output from the output terminal of the fourth three-state buffer TS4.

・インク残量の判断:
本実施例では、主制御部40とサブ制御部50のカートリッジ関連処理部52とは、協働してインクカートリッジ100内のインク残量を判断する。以下にその処理(インク残量判断処理)を説明する。
・ Judgment of remaining ink level:
In the present embodiment, the main control unit 40 and the cartridge related processing unit 52 of the sub control unit 50 cooperate to determine the remaining amount of ink in the ink cartridge 100. The process (ink remaining amount determination process) will be described below.

図8は、インク残量判断処理を説明するためのタイミングチャートである。図8では、図5〜図7に示される8つの信号、すなわち、イネーブル信号EN、第2のリセット信号RST、第2のクロック信号SCK、第2のデータ信号SDA、電源電位CVDD、第1のリセット信号CRST、第1のクロック信号CSCK、第1のデータ信号CSDAが示されている。   FIG. 8 is a timing chart for explaining the remaining ink level determination process. In FIG. 8, the eight signals shown in FIGS. 5 to 7, that is, the enable signal EN, the second reset signal RST, the second clock signal SCK, the second data signal SDA, the power supply potential CVDD, the first signal A reset signal CRST, a first clock signal CSCK, and a first data signal CSDA are shown.

図9は、インク残量判断処理時に用いられるデータ列の内容を概念的に示す図である。図示するように、インク残量判断処理時用いられるデータ列は、20ビットのデータから成る。インク残量判断時に、第2のデータ信号線LD2上に現れる第2のデータ信号SDAは、これらのデータ列を複数含むデータ列群を表す。   FIG. 9 is a diagram conceptually showing the contents of the data string used in the remaining ink level determination process. As shown in the figure, the data string used in the ink remaining amount determination process is composed of 20-bit data. The second data signal SDA that appears on the second data signal line LD2 when determining the remaining ink amount represents a data string group including a plurality of these data strings.

図9(A)は、データ列群のうち、第2のデータ信号線LD2に1回目に現れるデータ列を示している。図示するように、データ列は、ID部(識別部)と、W/R部(切替コマンド部)と、内部アドレス部と、コマンド/データ部と、を含んでいる。ID部とW/R部と内部アドレス部とは、主制御部40から出力されるデータ要素であり、コマンド/データ部は、主制御部40またはサブ制御部50から出力されるデータ要素である。   FIG. 9A shows a data string that appears first on the second data signal line LD2 in the data string group. As shown in the figure, the data string includes an ID part (identification part), a W / R part (switching command part), an internal address part, and a command / data part. The ID part, the W / R part, and the internal address part are data elements output from the main control part 40, and the command / data part is a data element output from the main control part 40 or the sub control part 50. .

ID部は、3ビットのIDデータ(識別データ)ID2〜ID0で構成されており、当該データ列群の宛先となるデバイスのID番号を示す。W/R部は、1ビットの切替コマンドで構成されており、当該データ列群の宛先となるデバイスの入出力回路の入出力状態、すなわち、コマンド/データ部を構成するコマンド/データの伝送方向を切り替えるために利用される。例えば、主制御部40がサブ制御部50のカートリッジ関連処理部52にコマンド/データを供給する場合には、W/R部は「W」すなわち1(Hレベル)に設定され、カートリッジ関連処理部52内の入出力回路は入力可能な状態に設定される。一方、主制御部40がカートリッジ関連処理部52からデータを受け取る場合には、W/R部は「R」すなわち0(Lレベル)に設定され、カートリッジ関連処理部52内の入出力回路は出力可能な状態に設定される。内部アドレス部は、8ビットのアドレスで構成されており、例えば、カートリッジ関連処理部52内部のレジスタ回路に含まれるレジスタ群のアドレスを示す。ただし、本実施例では、8ビットのうちの3ビットのみが利用されている。他の5ビットは、任意のレベルを有するデータ(ダミーデータ)であればよい。コマンド/データ部は、8ビットのコマンド/データで構成されている。W/R部が「W」(1)である場合には、コマンド/データ部にはカートリッジ関連処理部52のレジスタ回路に格納されるべきコマンド/データが含まれ、W/R部が「R」(0)である場合には、コマンド/データ部にはカートリッジ関連処理部52のレジスタ回路から読み出されたデータが含まれる。   The ID part is composed of 3-bit ID data (identification data) ID2 to ID0, and indicates the ID number of the device that is the destination of the data string group. The W / R part is composed of a 1-bit switching command, and the input / output state of the input / output circuit of the device that is the destination of the data string group, that is, the transmission direction of the command / data constituting the command / data part Used to switch between. For example, when the main control unit 40 supplies commands / data to the cartridge related processing unit 52 of the sub control unit 50, the W / R unit is set to “W”, that is, 1 (H level), and the cartridge related processing unit The input / output circuit in 52 is set in a state where input is possible. On the other hand, when the main control unit 40 receives data from the cartridge related processing unit 52, the W / R unit is set to “R”, that is, 0 (L level), and the input / output circuit in the cartridge related processing unit 52 outputs. Set to possible state. The internal address part is composed of an 8-bit address and indicates, for example, the address of a register group included in the register circuit in the cartridge-related processing part 52. However, in this embodiment, only 3 bits out of 8 bits are used. The other 5 bits may be data having an arbitrary level (dummy data). The command / data part is composed of 8-bit command / data. When the W / R portion is “W” (1), the command / data portion includes the command / data to be stored in the register circuit of the cartridge-related processing portion 52, and the W / R portion is “R”. "(0)", the command / data portion includes data read from the register circuit of the cartridge-related processing portion 52.

図9(B)は、データ列群のうち、第2のデータ信号線LD2に2回目以降に現れるデータ列を示している。図9(A),(B)を比較して分かるように、ID部が異なっている。具体的には、図9(A)に示す1回目のデータ列のID部には、有意なIDデータが含まれているが、図9(B)に示す2回目以降のデータ列のID部には、ダミーデータが含まれている。これは、2回目以降のデータ列は、1回目のデータ列と同じデバイス間で遣り取りされるためである。もちろん、2回目以降のデータ列のID部に、1回目のデータ列のID部と同じIDデータが含まれていてもよい。   FIG. 9B shows a data string that appears in the second data signal line LD2 for the second time or later in the data string group. As can be seen by comparing FIGS. 9A and 9B, the ID portion is different. Specifically, the ID part of the first data string shown in FIG. 9A includes significant ID data, but the ID part of the second and subsequent data strings shown in FIG. 9B. Includes dummy data. This is because the second and subsequent data strings are exchanged between the same devices as the first data string. Of course, the ID data of the second and subsequent data strings may include the same ID data as the ID part of the first data string.

主制御部40のインク残量判断部M1は、インク残量判断処理を開始すると、イネーブル信号線LEに現れるイネーブル信号ENをLレベルからHレベルに変更する。インク残量判断部M1は、続いて、第2のデータ信号線LD2に現れる第2のリセット信号RSTを解除する。すなわち、インク残量判断部M1は、第2のリセット信号RSTをLレベルからHレベルに変更する。   When the ink remaining amount determining unit M1 of the main control unit 40 starts the ink remaining amount determining process, the enable signal EN appearing on the enable signal line LE is changed from the L level to the H level. Subsequently, the remaining ink level determination unit M1 cancels the second reset signal RST that appears on the second data signal line LD2. That is, the ink remaining amount determination unit M1 changes the second reset signal RST from the L level to the H level.

インク残量判断部M1は、第2のリセット信号RSTをHレベルに変更した後、第2のクロック信号線LC2上に第2のクロック信号SCKを出力すると共に、第2のデータ信号線LD2上に第2のデータ信号SDAを出力する。なお、第2のクロック信号SCKと第2のデータ信号SDAとは同期している。図8では、時刻taまでに、第1のデータ列群DG1が第2のデータ信号線LD2上に第2のデータ信号SDAとして出力される。   After changing the second reset signal RST to the H level, the remaining ink level determination unit M1 outputs the second clock signal SCK on the second clock signal line LC2 and also on the second data signal line LD2. To output a second data signal SDA. Note that the second clock signal SCK and the second data signal SDA are synchronized. In FIG. 8, by the time ta, the first data string group DG1 is output as the second data signal SDA on the second data signal line LD2.

第1のデータ列群DG1に含まれる1回目のデータ列のID部には、上述のとおりサブ制御部50のカートリッジ関連処理部52を第1のデータ列群DG1の宛先として選択するためのIDデータID2〜ID0(具体的には、サブ制御部を指定するIDデータ”0,0,0”)が含まれている。第2のデータ信号線LD2に接続されているカートリッジ関連処理部52(図6)は、与えられたIDデータID2〜ID0が自己のID番号(サブ制御部のID番号)と一致するか否かを判断し、ここでは一致すると判断される。また、各データ列のW/R部には、「W」(1)が設定されている。このため、カートリッジ関連処理部52は、各データ列の内部アドレス部によって指定されるレジスタ群に、各データ列のコマンド/データ部に含まれるコマンドを格納する。なお、コマンド/データ部には、例えば、インク残量の判断のための周波数測定(後述)を要求するコマンドや、当該周波数測定の対象となるインクカートリッジ100を特定するデータなどが含まれる。   In the ID part of the first data string included in the first data string group DG1, an ID for selecting the cartridge-related processing unit 52 of the sub-control unit 50 as the destination of the first data string group DG1 as described above. Data ID2 to ID0 (specifically, ID data “0, 0, 0” designating the sub-control unit) are included. The cartridge related processing unit 52 (FIG. 6) connected to the second data signal line LD2 determines whether or not the given ID data ID2 to ID0 match its own ID number (ID number of the sub control unit). Here, it is determined that they match. In addition, “W” (1) is set in the W / R portion of each data string. For this reason, the cartridge-related processing unit 52 stores the command included in the command / data part of each data string in the register group designated by the internal address part of each data string. The command / data portion includes, for example, a command for requesting frequency measurement (described later) for determining the ink remaining amount, data for specifying the ink cartridge 100 that is a target of the frequency measurement, and the like.

第1のデータ列群DG1の受け取りを終えたタイミングで、具体的には、図8における時刻taにおいて、カートリッジ関連処理部52は、周波数の測定処理を開始する。カートリッジ関連処理部52は、第1のデータ列群DG1に含まれていたコマンド/データ部のデータに従って、周波数測定の対象のインクカートリッジ100に接続されている第1のセンサ駆動信号線LDSNおよび第2のセンサ駆動信号線LDSPのいずれかと、第3のセンサ駆動信号線LDSとを接続する。この接続が完了したタイミングで、インク残量判断部M1は、駆動信号生成回路42を制御して、センサ駆動信号DSを第3のセンサ駆動信号線LDS上に発生させる。この結果、周波数測定の対象のインクカートリッジ100のセンサ110の圧電素子にセンサ駆動信号DSが印加される。   At the timing when the reception of the first data string group DG1 is finished, specifically, at time ta in FIG. 8, the cartridge related processing unit 52 starts the frequency measurement process. The cartridge-related processing unit 52 includes the first sensor drive signal line LDSN and the first sensor signal line LDSN connected to the frequency measurement target ink cartridge 100 according to the data of the command / data unit included in the first data string group DG1. One of the two sensor drive signal lines LDSP is connected to the third sensor drive signal line LDS. At the timing when this connection is completed, the ink remaining amount determination unit M1 controls the drive signal generation circuit 42 to generate the sensor drive signal DS on the third sensor drive signal line LDS. As a result, the sensor drive signal DS is applied to the piezoelectric element of the sensor 110 of the ink cartridge 100 whose frequency is to be measured.

センサ110の圧電素子にセンサ駆動信号DSが印加されると、当該圧電素子には歪み(伸縮)が生じる。センサ駆動信号DS(台形パルス)の印加が終了したタイミングで、カートリッジ関連処理部52は、第3のセンサ駆動信号線LDSを、第3のセンサ駆動信号線LDSが接続されている第1のセンサ駆動信号線LDSNまたは第2のセンサ駆動信号線LDSPから、切り離す。そうすると、圧電素子はインク残量に応じて振動(伸縮)し、圧電素子は振動に応じた電圧(応答信号RS)を第1のセンサ駆動信号線LDSNまたは第2のセンサ駆動信号線LDSP上に出力する。カートリッジ関連処理部52は、応答信号RSの周波数を測定する。   When the sensor drive signal DS is applied to the piezoelectric element of the sensor 110, the piezoelectric element is distorted (expanded). At the timing when application of the sensor drive signal DS (trapezoidal pulse) is completed, the cartridge-related processing unit 52 connects the third sensor drive signal line LDS to the first sensor to which the third sensor drive signal line LDS is connected. Disconnect from the drive signal line LDSN or the second sensor drive signal line LDSP. Then, the piezoelectric element vibrates (expands / contracts) according to the remaining amount of ink, and the piezoelectric element applies a voltage (response signal RS) corresponding to the vibration to the first sensor driving signal line LDSN or the second sensor driving signal line LDSP. Output. The cartridge related processing unit 52 measures the frequency of the response signal RS.

カートリッジ関連処理部52が応答信号RSの周波数の測定を終えたタイミングで、具体的には、時刻taから所定期間Dcが経過した時刻tbにおいて、インク残量判断部M1は、再度、第2のクロック信号SCKを第2のクロック信号線LC2上に出力する。さらに、インク残量判断部M1は、同時に、第2のデータ信号線LD2を介して、カートリッジ関連処理部52との間で、第2のデータ信号SDAを遣り取りする。図8では、時刻tb以降に、第2のデータ列群DG2が主制御部40とカートリッジ関連処理部52との間で遣り取りされている。   At the timing when the cartridge-related processing unit 52 finishes measuring the frequency of the response signal RS, specifically, at the time tb when the predetermined period Dc has elapsed from the time ta, the ink remaining amount determining unit M1 again performs the second operation. The clock signal SCK is output onto the second clock signal line LC2. Further, the ink remaining amount determination unit M1 simultaneously exchanges the second data signal SDA with the cartridge related processing unit 52 via the second data signal line LD2. In FIG. 8, after the time tb, the second data string group DG2 is exchanged between the main control unit 40 and the cartridge related processing unit 52.

第2のデータ列群DG2には複数のデータ列が含まれているが、第2のデータ列群DG2には2回目以降のデータ列のみが含まれているため、各データ列のID部には、ダミーデータが含まれている。また、各データ列のW/R部には、「R」(0)が設定されている。このため、カートリッジ関連処理部52は、各データ列の内部アドレス部によって指定されるレジスタ群から、データを読み出し、読み出されたデータを含むコマンド/データ部を主制御部40に供給する。なお、コマンド/データ部には、例えば、周波数の測定結果(データ)が含まれる。   The second data string group DG2 includes a plurality of data strings. However, since the second data string group DG2 includes only the second and subsequent data strings, the ID portion of each data string includes Contains dummy data. In addition, “R” (0) is set in the W / R portion of each data string. For this reason, the cartridge-related processing unit 52 reads data from the register group designated by the internal address part of each data string, and supplies the command / data part including the read data to the main control unit 40. The command / data part includes, for example, frequency measurement results (data).

インク残量判断部M1は、第2のデータ列群DG2をカートリッジ関連処理部52と遣り取りした後、第2のクロック信号SCKの出力を停止し、第2のリセット信号RSTをHレベルからLレベルに変更する。インク残量判断部M1は、さらに、イネーブル信号ENをHレベルからLレベルに変更する。   The ink remaining amount determination unit M1 exchanges the second data string group DG2 with the cartridge-related processing unit 52, stops the output of the second clock signal SCK, and changes the second reset signal RST from the H level to the L level. Change to The ink remaining amount determination unit M1 further changes the enable signal EN from the H level to the L level.

インク残量判断部M1は、カートリッジ関連処理部52から受け取った周波数の測定結果に基づいて、処理対象のインクカートリッジ100について、インク残量を判断する。例えば、インク残量が所定量以上の場合には、圧電素子は、第1の固有振動数H1(例えば約30KHz)で振動し、インク残量が所定量未満の場合には、圧電素子は、第2の固有振動数H2(例えば約110KHz)で振動する。この場合、インク残量判断部M1は、受け取った周波数の測定結果が、第1の固有振動数H1とほぼ等しい場合には、インク残量が所定量以上であると判断し、第2の固有振動数H2とほぼ等しい場合には、インク残量が所定量未満であると判断する。   The remaining ink level determination unit M1 determines the remaining ink level for the ink cartridge 100 to be processed based on the frequency measurement result received from the cartridge-related processing unit 52. For example, when the remaining amount of ink is a predetermined amount or more, the piezoelectric element vibrates at the first natural frequency H1 (for example, about 30 KHz), and when the remaining amount of ink is less than the predetermined amount, the piezoelectric element is It vibrates at the second natural frequency H2 (for example, about 110 KHz). In this case, if the received frequency measurement result is substantially equal to the first natural frequency H1, the ink remaining amount determining unit M1 determines that the ink remaining amount is equal to or greater than the predetermined amount, and the second inherent characteristic is determined. When it is substantially equal to the frequency H2, it is determined that the remaining amount of ink is less than a predetermined amount.

以上説明したインク残量判断処理時において、主制御部40は、第1の電源線LCV上には、3.3Vの電源を出力せず、第1の電源線LCV上の電位CVDDは、Lレベルにされる(図8)。これにより、プリンタ20の消費電力が低減される。   During the ink remaining amount determination process described above, the main control unit 40 does not output a 3.3 V power supply on the first power supply line LCV, and the potential CVDD on the first power supply line LCV is L Level (FIG. 8). Thereby, the power consumption of the printer 20 is reduced.

ここで、インク残量判断処理時において、イネーブル信号ENは、Hレベルにされるため、上述したようにカートリッジ関連処理部52は、Lレベルの切換信号SELを出力する。この結果、インク残量判断処理時において、図7に示すように、中継回路55の内部では、第1アンド回路AN1の出力がLレベルになることが解る。同様に、インク残量判断処理時において、中継回路55の内部では、第2アンド回路AN2の出力がLレベルになることが解る。さらに、インク残量判断処理時において、中継回路55の内部では、アナログスイッチSWがOFF状態にされ、第3スリーステートバッファTS3の出力端子からは、Lレベルが出力されることが解る。   Here, since the enable signal EN is set to the H level during the remaining ink amount determination process, the cartridge-related processing unit 52 outputs the L level switching signal SEL as described above. As a result, during the remaining ink level determination process, it can be seen that the output of the first AND circuit AN1 is at the L level inside the relay circuit 55 as shown in FIG. Similarly, it can be seen that the output of the second AND circuit AN2 becomes L level inside the relay circuit 55 during the ink remaining amount determination processing. Further, it can be seen that the analog switch SW is turned off in the relay circuit 55 during the ink remaining amount determination process, and the L level is output from the output terminal of the third three-state buffer TS3.

したがって、インク残量判断処理時において、サブ制御部50と、インクカートリッジ100の各記憶装置130との間を接続する3本の配線、すなわち、第1のリセット信号CRST、第1のクロック信号CSCK、第1のデータ信号CSDAの電位は、それぞれ、Lレベル(接地レベル)にされる。つまり、インク残量判断処理時において、第1のリセット信号線LR1、第1のクロック信号線LC1、第1のデータ信号線LD1は、接地電位VSSに接続される。   Accordingly, during the remaining ink level determination process, the three wires connecting the sub control unit 50 and each storage device 130 of the ink cartridge 100, that is, the first reset signal CRST and the first clock signal CSCK. The potential of the first data signal CSDA is set to L level (ground level). That is, during the remaining ink level determination process, the first reset signal line LR1, the first clock signal line LC1, and the first data signal line LD1 are connected to the ground potential VSS.

以上の説明から解るように、本実施例における第1および第2アンド回路AN1、AN2と、第3スリーステートバッファTS3は、本発明における第1のドライバに対応する。   As can be understood from the above description, the first and second AND circuits AN1 and AN2 and the third three-state buffer TS3 in the present embodiment correspond to the first driver in the present invention.

・誤印加電圧検出時
ところで、インク残量判断処理時には、36Vの電圧を含むセンサ駆動信号DSが第1のセンサ駆動信号線LDSNまたは第2のセンサ駆動信号線LDSP上に現れるため、上述したように検出部53により、電圧の誤印加が検出され、検出部53からHレベルの異常検出信号ABが出力される場合がある。
When erroneously applied voltage is detected By the way, in the remaining ink level determination process, the sensor drive signal DS including a voltage of 36 V appears on the first sensor drive signal line LDSN or the second sensor drive signal line LDSP. In some cases, the detection unit 53 detects an erroneous application of a voltage, and the detection unit 53 outputs an H level abnormality detection signal AB.

インク残量判断処理時に、電圧の誤印加が検出され、異常検出信号ABがLレベルからHレベルに変更されると、図7に示すように、3つのスリーステートバッファ、すなわち、第1スリーステートバッファTS1と第2スリーステートバッファTS2と第4スリーステートバッファTS4の各出力端子は、ハイインピーダンス状態からLレベルに変更される。そうすると、第1スリーステートバッファTS1は、第1のリセット信号線LR1をLレベル(接地レベル)にする電流源として機能する。同様に、第2スリーステートバッファTS2は、第1のクロック信号線LC1の電位をLレベルにする電流源として機能する。そして、第3スリーステートバッファTS3は、第1のデータ信号線LD1の電位をLレベルにする電流源として機能する。   When erroneous application of voltage is detected during the remaining ink level determination process and the abnormality detection signal AB is changed from L level to H level, as shown in FIG. 7, three three-state buffers, that is, first three-state buffers are used. The output terminals of the buffer TS1, the second three-state buffer TS2, and the fourth three-state buffer TS4 are changed from the high impedance state to the L level. Then, the first three-state buffer TS1 functions as a current source that brings the first reset signal line LR1 to the L level (ground level). Similarly, the second three-state buffer TS2 functions as a current source that sets the potential of the first clock signal line LC1 to the L level. The third three-state buffer TS3 functions as a current source that sets the potential of the first data signal line LD1 to the L level.

以上の説明から解るように、本実施例における第1および第2スリーステートバッファTS1、TS2と、第4スリーステートバッファTS4は、本発明における第2のドライバに対応する。   As can be understood from the above description, the first and second three-state buffers TS1 and TS2 and the fourth three-state buffer TS4 in the present embodiment correspond to the second driver in the present invention.

・記憶装置へのアクセス:
本実施例では、主制御部40のメモリアクセス部M2は、サブ制御部50の中継回路55を介して、各インクカートリッジ100の記憶装置130にアクセスする。以下にその処理(記憶装置アクセス処理)を説明する。
-Access to storage devices:
In the present embodiment, the memory access unit M2 of the main control unit 40 accesses the storage device 130 of each ink cartridge 100 via the relay circuit 55 of the sub control unit 50. The processing (storage device access processing) will be described below.

図10は、記憶装置アクセス処理を説明するためのタイミングチャートである。図10では、図8と同様の8つの信号が示されている。図11は、記憶装置アクセス処理時に用いられるデータ列の内容を概念的に示す図である。図示するように、インク残量判断処理時に用いられるデータ列は、ID部(識別部)と、W/R部(切替コマンド部)と、データ部と、を含む。ID部とW/R部とは、主制御部40のメモリアクセス部M2から出力されるデータ要素であり、データ部は、メモリアクセス部M2または記憶装置130から出力されるデータ要素である。   FIG. 10 is a timing chart for explaining the storage device access processing. In FIG. 10, eight signals similar to those in FIG. 8 are shown. FIG. 11 is a diagram conceptually showing the contents of a data string used during storage device access processing. As shown in the drawing, the data string used in the ink remaining amount determination process includes an ID part (identification part), a W / R part (switching command part), and a data part. The ID part and the W / R part are data elements output from the memory access part M2 of the main control part 40, and the data part is a data element output from the memory access part M2 or the storage device 130.

ID部は、3ビットのIDデータID2〜ID0で構成されており、メモリアクセス部M2によって制御されるデバイスのID番号(具体的には、記憶装置130のID番号”0,0,1”〜”1,1,0”)を示す。W/R部は、1ビットの切替コマンドで構成されており、記憶装置130内の入出力回路の入出力状態、すなわち、データ部を構成するデータの伝送方向を切り替えるために利用される。メモリアクセス部M2が記憶装置130にデータを供給する場合には、W/R部は「W」すなわち1(Hレベル)に設定され、記憶装置130内の入出力回路は入力可能な状態に設定される。一方、メモリアクセス部M2が記憶装置130からデータを受け取る場合には、W/R部は「R」すなわち0(Lレベル)に設定され、記憶装置130内の入出力回路は出力可能な状態に設定される。データ部は、1または複数のビットのデータで構成されている。W/R部が「W」(1)である場合には、データ部には記憶装置130内のメモリセルアレイに書き込むべきデータが含まれ、W/R部が「R」(0)である場合には、データ部には記憶装置130内のメモリセルアレイから読み出されたデータが含まれる。   The ID part is composed of 3-bit ID data ID2 to ID0. The ID number of the device controlled by the memory access part M2 (specifically, the ID number “0, 0, 1” to the storage device 130) "1, 1, 0"). The W / R unit is configured by a 1-bit switching command, and is used to switch the input / output state of the input / output circuit in the storage device 130, that is, the transmission direction of data constituting the data unit. When the memory access unit M2 supplies data to the storage device 130, the W / R unit is set to “W”, that is, 1 (H level), and the input / output circuit in the storage device 130 is set to a state where input is possible. Is done. On the other hand, when the memory access unit M2 receives data from the storage device 130, the W / R unit is set to “R”, that is, 0 (L level), and the input / output circuit in the storage device 130 is ready to output. Is set. The data part is composed of one or a plurality of bits of data. When the W / R portion is “W” (1), the data portion includes data to be written to the memory cell array in the storage device 130, and the W / R portion is “R” (0). The data portion includes data read from the memory cell array in the storage device 130.

なお、本実施例では、メモリセルアレイとして、メモリセル毎にシーケンシャルにアクセスされる不揮発性メモリ(例えばEEPROM)が利用されている。記憶装置130は、W/R部が「W」(1)である場合には、第1のクロック信号CSCKに従ってメモリセルアレイ内の1つのメモリセルを順次選択し、選択されたメモリセル内に1ビットのデータを順次書き込む。また、記憶装置130は、W/R部が「R」(0)である場合には、第1のクロック信号CSCKに従ってメモリセルアレイ内の1つのメモリセルを順次選択し、選択されたメモリセルから1ビットのデータを順次読み出す。   In this embodiment, a nonvolatile memory (for example, EEPROM) that is accessed sequentially for each memory cell is used as the memory cell array. When the W / R portion is “W” (1), the storage device 130 sequentially selects one memory cell in the memory cell array according to the first clock signal CSCK, and 1 in the selected memory cell. Write bit data sequentially. Further, when the W / R portion is “R” (0), the storage device 130 sequentially selects one memory cell in the memory cell array according to the first clock signal CSCK, and starts from the selected memory cell. Read 1-bit data sequentially.

主制御部40のメモリアクセス部M2は、記憶装置アクセス処理を開始すると、第1の電源線LCVの電源電位CVDDをHレベルにする。すなわち、各インクカートリッジ100の記憶装置130に電源(本実施例では、3.3V)を供給する。メモリアクセス部M2は、続いて、第2のデータ信号線LD2に現れる第2のリセット信号RSTを解除する。すなわち、インク残量判断部M1は、第2のリセット信号RSTをLレベルからHレベルに変更する。   When the memory access unit M2 of the main control unit 40 starts the storage device access process, the power supply potential CVDD of the first power supply line LCV is set to the H level. That is, power is supplied to the storage device 130 of each ink cartridge 100 (3.3 V in this embodiment). Subsequently, the memory access unit M2 cancels the second reset signal RST that appears on the second data signal line LD2. That is, the ink remaining amount determination unit M1 changes the second reset signal RST from the L level to the H level.

メモリアクセス部M2は、第2のリセット信号RSTをHレベルに変更した後、第2のクロック信号線LC2上に第2のクロック信号SCKを出力すると共に、第2のデータ信号線LD2上に、図11に示すデータ列を表す第2のデータ信号SDAを出力する。   After changing the second reset signal RST to the H level, the memory access unit M2 outputs the second clock signal SCK on the second clock signal line LC2, and on the second data signal line LD2, A second data signal SDA representing the data string shown in FIG. 11 is output.

ここで、記憶装置アクセス処理の間、イネーブル信号ENは常にLレベルのままに維持される。このため、上述したようにカートリッジ関連処理部52は、Hレベルの切換信号SELを出力する。この結果、記憶装置アクセス時において、図7に示すように、中継回路55の内部では、第1アンド回路AN1の出力端子から、第2のリセット信号線LR2のレベルと、同じレベルの信号が出力される。この結果、第1アンド回路AN1の出力端子に接続された第1のリセット信号線LR1上には、第2のリセット信号線LR2上に現れる信号と同じ信号が現れる。したがって、記憶装置130に供給される第1のリセット信号CRSTは、図10に示すように、第2のリセット信号RSTと同じ信号となる。同様に、記憶装置アクセス時において、中継回路55の内部では、第2アンド回路AN2の出力端子から、第2のクロック信号線LC2のレベルと、同じレベルの信号が出力される。したがって、記憶装置130に供給される第1のクロック信号CSCKは、図10に示すように、第2のクロック信号SCKと同じ信号となる。また、記憶装置アクセス時において、中継回路55の内部では、アナログスイッチSWがON状態にされ、第2のデータ信号線LD2と第1のデータ信号線LD1とが電気的に接続される。また、第4スリーステートバッファTS4の出力端子はハイインピーダンス状態になる。したがって、記憶装置130に供給される第1のデータ信号CSDAは、図10に示すように、第2のデータ信号SDAと同じ信号となる。   Here, during the storage device access process, the enable signal EN is always maintained at the L level. Therefore, as described above, the cartridge-related processing unit 52 outputs the H level switching signal SEL. As a result, when the storage device is accessed, as shown in FIG. 7, a signal having the same level as the level of the second reset signal line LR2 is output from the output terminal of the first AND circuit AN1 in the relay circuit 55. Is done. As a result, the same signal as the signal appearing on the second reset signal line LR2 appears on the first reset signal line LR1 connected to the output terminal of the first AND circuit AN1. Therefore, the first reset signal CRST supplied to the storage device 130 is the same signal as the second reset signal RST as shown in FIG. Similarly, when the storage device is accessed, a signal having the same level as the level of the second clock signal line LC2 is output from the output terminal of the second AND circuit AN2 in the relay circuit 55. Therefore, the first clock signal CSCK supplied to the storage device 130 is the same signal as the second clock signal SCK, as shown in FIG. Further, when the storage device is accessed, the analog switch SW is turned on in the relay circuit 55, and the second data signal line LD2 and the first data signal line LD1 are electrically connected. The output terminal of the fourth three-state buffer TS4 is in a high impedance state. Therefore, the first data signal CSDA supplied to the storage device 130 is the same signal as the second data signal SDA as shown in FIG.

また、記憶装置アクセス時において、異常検出信号ABは、常にLレベルであるため、第1スリーステートバッファTS1、第2スリーステートバッファTS2、第4スリーステートバッファTS4は、出力端子がハイインピーダンス状態になり、それぞれ、第1のリセット信号線LR1、第1のクロック信号線LC1、第1のデータ信号線LD1から切り離される。   Since the abnormality detection signal AB is always at the L level when the storage device is accessed, the output terminals of the first three-state buffer TS1, the second three-state buffer TS2, and the fourth three-state buffer TS4 are in a high impedance state. Are disconnected from the first reset signal line LR1, the first clock signal line LC1, and the first data signal line LD1, respectively.

以上の説明からわかるように、記憶装置アクセス時においては、メモリアクセス部M2が出力した第2のリセット信号RST、第2のクロック信号SCK、第2のデータ信号SDAと実質的に同じ信号が、第1のリセット信号CRST、第1のクロック信号CSCK、第1のデータ信号CSDAとして、記憶装置130において受信される。   As can be seen from the above description, when the storage device is accessed, signals substantially the same as the second reset signal RST, the second clock signal SCK, and the second data signal SDA output from the memory access unit M2 are: The first reset signal CRST, the first clock signal CSCK, and the first data signal CSDA are received by the storage device 130.

図11に示すデータ列は、第1のデータ信号CSDAとして、各記憶装置130によって受信される。当該データ列のID部には、1つの記憶装置130aを制御対象として選択するためのIDデータID2〜ID0(例えば”0,0,1”)が含まれている。各記憶装置130は、与えられたIDデータID2〜ID0が自己のID番号と一致するか否かを判断する。制御対象として選択された記憶装置(対象記憶装置)130aは、受信したデータ列に従って処理を実行する。具体的には、W/R部が「W」(1)である場合には、対象記憶装置130aは、主制御部40から受け取ったデータ列に含まれるデータ部の内容をメモリセルアレイ内に格納する。また、W/R部が「R」(0)である場合には、対象記憶装置130aは、メモリセルアレイからデータを読み出し、該データを含むデータ部を第1のデータ信号線LD1上に出力する。出力されたデータ部は、第1のデータ信号線LD1、アナログスイッチSW、第2のデータ信号線LD2を介して、主制御部40のメモリアクセス部M2に受信される。なお、制御対象として選択されなかった他の記憶装置は、スタンバイ状態に移行する。   The data string shown in FIG. 11 is received by each storage device 130 as the first data signal CSDA. The ID portion of the data string includes ID data ID2 to ID0 (for example, “0, 0, 1”) for selecting one storage device 130a as a control target. Each storage device 130 determines whether or not the given ID data ID2 to ID0 match its own ID number. The storage device (target storage device) 130a selected as the control target executes processing according to the received data string. Specifically, when the W / R unit is “W” (1), the target storage device 130a stores the contents of the data unit included in the data string received from the main control unit 40 in the memory cell array. To do. When the W / R portion is “R” (0), the target storage device 130a reads data from the memory cell array, and outputs the data portion including the data to the first data signal line LD1. . The output data part is received by the memory access part M2 of the main control part 40 via the first data signal line LD1, the analog switch SW, and the second data signal line LD2. Other storage devices that are not selected as control targets shift to a standby state.

このようにメモリアクセス部M2と対象記憶装置130aとの間で、図11に示すデータ列の遣り取りが行われた後、メモリアクセス部M2は、第2のクロック信号SCKの出力を停止し、第2のリセット信号RSTをHレベルからLレベルに変更する。メモリアクセス部M2は、さらに、第1の電源線LCV上に出力している電源電位CVDDをHレベルからLレベルに変更して、処理を終了する。   Thus, after the exchange of the data string shown in FIG. 11 is performed between the memory access unit M2 and the target storage device 130a, the memory access unit M2 stops outputting the second clock signal SCK, and 2 reset signal RST is changed from H level to L level. The memory access unit M2 further changes the power supply potential CVDD output on the first power supply line LCV from the H level to the L level, and ends the process.

以上説明した本実施例によれば、主制御部40から記憶装置130にアクセスするための配線が、サブ制御部50の中継回路55によって、第2の配線群(第2のリセット信号線LR2と、第2のクロック信号線LC2、第2のデータ信号線LD2)と第1の配線群(第1のリセット信号線LR1、第1のクロック信号線LC1、第1のデータ信号線LD1)とに分離されている。このため、記憶装置130に直接に接続される第1の配線群に、誤った電圧が加えられた場合に、当該誤印加電圧が主制御部40やサブ制御部50のカートリッジ関連処理部52に悪影響を与えることを抑制することができる。誤印加電圧による悪影響には、主制御部40やカートリッジ関連処理部52に損傷を与えることや、主制御部40とカートリッジ関連処理部52との通信を不安定にすることなどが含まれる。   According to the present embodiment described above, the wiring for accessing the storage device 130 from the main control unit 40 is connected to the second wiring group (the second reset signal line LR2 and the second wiring group) by the relay circuit 55 of the sub control unit 50. , Second clock signal line LC2, second data signal line LD2) and first wiring group (first reset signal line LR1, first clock signal line LC1, first data signal line LD1). It is separated. Therefore, when an incorrect voltage is applied to the first wiring group directly connected to the storage device 130, the erroneous application voltage is applied to the cartridge-related processing unit 52 of the main control unit 40 or the sub control unit 50. An adverse effect can be suppressed. The adverse effects of the erroneously applied voltage include damaging the main control unit 40 and the cartridge-related processing unit 52, making communication between the main control unit 40 and the cartridge-related processing unit 52 unstable.

誤印加電圧には、例えば、センサ駆動信号DSのクロストークノイズ、センサ駆動信号DSがインク滴や結露水などを介して記憶装置の端子に印加されたもの、記憶装置130の誤動作による電圧などを含む。特に、センサ駆動信号DSは、主制御部40やサブ制御部50の駆動電圧(本実施例では、3.3V)よりはるかに高い電圧(本実施例では最大36V)を含むため、センサ駆動信号DSに起因する誤印加電圧は、悪影響の程度が大きくなり得る。本実施例では、センサ駆動信号DSが生成されるインク残量判断時には、上述のとおり、中継回路55にLレベルの切換信号SELが入力されることにより、第1の配線群と第2の配線群とが電気的に分離される。そして、主制御部40やカートリッジ関連処理部52は、第2の配線群に接続されている。この結果、センサ駆動信号DSに起因する誤印加電圧が第1の配線群に印加されても、主制御部40やカートリッジ関連処理部52に及ぶ悪影響を抑制できる。   The erroneous application voltage includes, for example, crosstalk noise of the sensor drive signal DS, the sensor drive signal DS applied to the terminal of the storage device via ink droplets or dew condensation water, a voltage due to a malfunction of the storage device 130, etc. Including. In particular, the sensor drive signal DS includes a voltage (up to 36 V in this embodiment) that is much higher than the drive voltage (3.3 V in this embodiment) of the main control unit 40 and the sub-control unit 50. The erroneous application voltage resulting from DS can have a greater adverse effect. In this embodiment, when determining the remaining ink amount for generating the sensor drive signal DS, as described above, the L level switching signal SEL is input to the relay circuit 55, so that the first wiring group and the second wiring Groups are electrically separated. The main control unit 40 and the cartridge related processing unit 52 are connected to the second wiring group. As a result, even if an erroneous application voltage resulting from the sensor drive signal DS is applied to the first wiring group, adverse effects on the main control unit 40 and the cartridge-related processing unit 52 can be suppressed.

例えば、一般的なバス構成では、共通の配線(バス)に、主制御部40、カートリッジ関連処理部52、記憶装置130などのデバイスが全て接続される。このような構成では、記憶装置130近傍において、バスに加えられた誤印加電圧が、主制御部40やカートリッジ関連処理部52に悪影響を及ぼすおそれが大きくなってしまう。本実施例では、このような悪影響を抑制できる。   For example, in a general bus configuration, devices such as the main control unit 40, the cartridge-related processing unit 52, and the storage device 130 are all connected to a common wiring (bus). In such a configuration, there is a greater possibility that an erroneously applied voltage applied to the bus in the vicinity of the storage device 130 adversely affects the main control unit 40 and the cartridge related processing unit 52. In this embodiment, such adverse effects can be suppressed.

さらに、本実施例では、インク残量判断処理時において、第1の配線群は、安定電位である接地電位(Lレベル)に接続される。このため、インク残量判断処理時に、第1の配線群に誤印加電圧が加えられた場合に、主制御部40、カートリッジ関連処理部52及び記憶装置130に及ぶ悪影響をさらに抑制できる。   Further, in the present embodiment, the first wiring group is connected to the ground potential (L level) which is a stable potential during the ink remaining amount determination process. For this reason, when an erroneous application voltage is applied to the first wiring group during the remaining ink amount determination process, it is possible to further suppress adverse effects on the main control unit 40, the cartridge-related processing unit 52, and the storage device 130.

さらに、本実施例では、インク残量判断処理時において、第1の短絡検出端子210もしくは第2の短絡検出端子240に所定レベル以上の誤印加電圧が印加され、検出部53により異常が検出された場合には、スリーステートバッファTS1、TS2、TS4により、第1の配線群を接地電位(Lレベル)にする。すなわち、検出部53によって誤印加電圧が検出された場合には、第1の配線群を接地電位(Lレベル)にする能力が増強される。この結果、インク残量判断処理時に、第1の配線群に誤印加電圧が加えられた場合に、その悪影響をさらに抑制できる。   Further, in the present embodiment, during the remaining ink level determination process, an erroneous application voltage of a predetermined level or higher is applied to the first short circuit detection terminal 210 or the second short circuit detection terminal 240, and an abnormality is detected by the detection unit 53. In this case, the first wiring group is set to the ground potential (L level) by the three-state buffers TS1, TS2, and TS4. That is, when an erroneous application voltage is detected by the detection unit 53, the ability to bring the first wiring group to the ground potential (L level) is enhanced. As a result, when an erroneously applied voltage is applied to the first wiring group during the ink remaining amount determination process, the adverse effect can be further suppressed.

B.変形例:
・第1変形例:
上記実施例では、サブ制御部50(カートリッジ関連処理部52)にID番号が割り当てられているが、サブ制御部には、ID番号が割り当てられていなくてもよい。具体的には、上記実施例では、サブ制御部50を第2のデータ信号SDAの宛先とする場合には、イネーブル信号ENをHレベルに設定している。このため、上記実施例では、サブ制御部50のカートリッジ関連処理部52は、イネーブル信号ENがHレベルになっている状態で、第2のデータ信号線LD2上に現れた第2のデータ信号SDAを、自身(カートリッジ関連処理部52)が宛先に指定されたデータであると認識できる。このため、サブ制御部のID番号を省略しても、正しく動作可能である。
B. Variations:
・ First modification:
In the above embodiment, an ID number is assigned to the sub-control unit 50 (cartridge related processing unit 52), but an ID number may not be assigned to the sub-control unit. Specifically, in the above embodiment, when the sub-control unit 50 is the destination of the second data signal SDA, the enable signal EN is set to the H level. Therefore, in the above embodiment, the cartridge-related processing unit 52 of the sub-control unit 50 causes the second data signal SDA that appears on the second data signal line LD2 in a state where the enable signal EN is at the H level. Can be recognized as the data designated as the destination by itself (the cartridge-related processing unit 52). For this reason, even if the ID number of the sub-control unit is omitted, it can operate correctly.

・第2変形例:
上記実施例では、サブ制御部50のカートリッジ関連処理部52が行う処理として、応答信号の周波数を測定する処理について説明したが、他の処理も実行可能である。例えば、主制御部は、カートリッジ関連処理部に、カートリッジ出力信号COのレベルを検出させ、カートリッジ関連処理部内部のレジスタ回路に該レベルを格納させることができる。そして、主制御部は、カートリッジ関連処理部から、レジスタ回路に格納されたカートリッジ出力信号のレベルを読み出し、各カートリッジがホルダに搭載されているか否かを判断することができる。一般的に言えば、カートリッジ関連処理部は、インクカートリッジに関連する所定の処理を実行すればよい。
・ Second modification:
In the above embodiment, the process of measuring the frequency of the response signal has been described as the process performed by the cartridge-related processing unit 52 of the sub-control unit 50. However, other processes can also be executed. For example, the main control unit can cause the cartridge-related processing unit to detect the level of the cartridge output signal CO and store the level in a register circuit inside the cartridge-related processing unit. The main control unit can read the level of the cartridge output signal stored in the register circuit from the cartridge-related processing unit, and determine whether each cartridge is mounted on the holder. Generally speaking, the cartridge-related processing unit may perform a predetermined process related to the ink cartridge.

・第3変形例:
上記実施例では、第1の配線群を介して接続されるインクカートリッジ100のデバイスは記憶装置130であるが、記憶装置130に代えて他のデバイスを採用しても良い。例えば、インクカートリッジ100に搭載されるデバイスは、CPUやASICなどのプロセッサであっても良いし、より簡易なICであっても良い。
・ Third modification:
In the above embodiment, the device of the ink cartridge 100 connected via the first wiring group is the storage device 130, but another device may be adopted instead of the storage device 130. For example, the device mounted on the ink cartridge 100 may be a processor such as a CPU or ASIC, or a simpler IC.

・第4実施例:
上記実施例では、インク残量判断処理時に、第1の配線群を接地レベルに接続しているが、接続先は接地レベルに限らず、安定した電位であればよい。
Fourth embodiment:
In the above embodiment, the first wiring group is connected to the ground level at the time of ink remaining amount determination processing, but the connection destination is not limited to the ground level, and may be a stable potential.

・第5変形例:
上記実施例では、カートリッジには、インクが収容されているが、これに代えて、トナーが収容されていてもよい。一般には、印刷装置は、印刷材を収容する容器を利用すればよい。
-5th modification:
In the above embodiment, the cartridge contains ink, but instead of this, toner may be contained. In general, a printing apparatus may use a container that accommodates a printing material.

・第6変形例:
上記実施例は、インクジェット式の印刷装置が採用されているが、インク以外の他の液体を噴射したり吐出したりする液体噴射装置を採用しても良い。ここでいう液体は、溶媒に機能材料の粒子が分散されている液状体、ジェル状のような流状体を含む。例えば、液晶ディスプレイ、EL(エレクトロルミネッセンス)ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散または溶解のかたちで含む液体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置であってもよい。さらに、時計やカメラ等の精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子等に用いられる微小半球レンズ(光学レンズ)などを形成するために紫外線硬化樹脂等の透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリ等のエッチング液を噴射する液体噴射装置を採用しても良い。そして、これらのうちいずれか一種の噴射装置に本発明を適用することができる。
-6th modification:
In the above embodiment, an ink jet printing apparatus is employed, but a liquid ejecting apparatus that ejects or discharges liquid other than ink may be employed. The liquid here includes a liquid body in which particles of a functional material are dispersed in a solvent, and a fluid body such as a gel. For example, liquid ejecting devices and biochips that eject liquid containing materials such as electrode materials and color materials used in the manufacture of liquid crystal displays, EL (electroluminescence) displays, surface-emitting displays, color filters, etc. It may be a liquid ejecting apparatus that ejects a bio-organic matter used for manufacturing, or a liquid ejecting apparatus that ejects a liquid that is used as a precision pipette and serves as a sample. In addition, transparent resin liquids such as UV curable resin to form liquid injection devices that pinpoint lubricant oil onto precision machines such as watches and cameras, and micro hemispherical lenses (optical lenses) used in optical communication elements. A liquid ejecting apparatus that ejects a liquid onto the substrate or a liquid ejecting apparatus that ejects an etching solution such as an acid or an alkali to etch the substrate may be employed. The present invention can be applied to any one of these injection devices.

印刷システムの概略構成を示す説明図。1 is an explanatory diagram showing a schematic configuration of a printing system. 実施例に係るインクカートリッジの構成を示す斜視図。FIG. 3 is a perspective view illustrating a configuration of an ink cartridge according to an embodiment. 実施例に係る基板の構成を示す図。The figure which shows the structure of the board | substrate which concerns on an Example. 印刷ヘッドユニットの構成を説明する図。FIG. 3 is a diagram illustrating a configuration of a print head unit. プリンタの電気的な構成を示す第1の説明図。FIG. 1 is a first explanatory diagram illustrating an electrical configuration of a printer. プリンタの電気的な構成を示す第2の説明図。FIG. 3 is a second explanatory diagram showing the electrical configuration of the printer. 中継回路55の内部構成を示す図。The figure which shows the internal structure of the relay circuit 55. FIG. インク残量判断処理を説明するためのタイミングチャート。6 is a timing chart for explaining ink remaining amount determination processing. インク残量判断処理時に用いられるデータ列の内容を概念的に示す図。The figure which shows notionally the content of the data row | line used at the time of ink residual amount judgment processing. 記憶装置アクセス処理を説明するためのタイミングチャート。6 is a timing chart for explaining storage device access processing. 記憶装置アクセス処理時に用いられるデータ列の内容を概念的に示す図。The figure which shows notionally the content of the data string used at the time of a memory | storage device access process.

符号の説明Explanation of symbols

20…プリンタ
22…紙送りモータ
26…プラテン
30…キャリッジ
32…キャリッジモータ
34…摺動軸
36…駆動ベルト
38…プーリ
40…主制御部
42…駆動信号生成回路
48…制御回路
50…サブ制御部(キャリッジ回路)
52…カートリッジ関連処理部
53…検出部
55…中継回路
60…印刷ヘッドユニット
62…ホルダ
63…ホルダカバー
64…インク供給針
66…接続機構
67…接続端子
68…印刷ヘッド
70…操作部
80…コネクタ
90…コンピュータ
100…インクカートリッジ
120…基板
130…記憶装置
210…第1の短絡検出端子
220…接地端子
230…電源端子
240…第2の短絡検出端子
250…第1のセンサ駆動用端子
260…リセット端子
270…クロック端子
280…データ端子
290…第2のセンサ駆動用端子
LCOA、LCOB…短絡検出線
LDS、LDSN、LDSP…センサ駆動信号線
LE…イネーブル信号線
LCS、LS…接地線
LCV、LV…電源線
LC1、LC2…クロック信号線
LD1、LD2…データ信号線
LR1、LR2…リセット信号線
CVSS、VSS…接地電位
CVDD、VDD…電源電位
M1…インク残量判断部
M2…メモリアクセス部
B1、B2…バッファ回路
SW…アナログスイッチ
AN1、AN2…アンド回路
TS1〜TS4…スリーステートバッファ
DESCRIPTION OF SYMBOLS 20 ... Printer 22 ... Paper feed motor 26 ... Platen 30 ... Carriage 32 ... Carriage motor 34 ... Sliding shaft 36 ... Drive belt 38 ... Pulley 40 ... Main control part 42 ... Drive signal generation circuit 48 ... Control circuit 50 ... Sub control part (Carriage circuit)
52 ... Cartridge-related processing section 53 ... Detection section 55 ... Relay circuit 60 ... Print head unit 62 ... Holder 63 ... Holder cover 64 ... Ink supply needle 66 ... Connection mechanism 67 ... Connection terminal 68 ... Print head 70 ... Operation section 80 ... Connector DESCRIPTION OF SYMBOLS 90 ... Computer 100 ... Ink cartridge 120 ... Board | substrate 130 ... Memory | storage device 210 ... 1st short circuit detection terminal 220 ... Grounding terminal 230 ... Power supply terminal 240 ... 2nd short circuit detection terminal 250 ... 1st sensor drive terminal 260 ... Reset Terminal 270 ... Clock terminal 280 ... Data terminal 290 ... Second sensor driving terminal LCOA, LCOB ... Short-circuit detection line LDS, LDSN, LDSP ... Sensor drive signal line LE ... Enable signal line LCS, LS ... Ground line LCV, LV ... Power line LC1, LC2 ... Clock signal line LD1, L D2 ... Data signal line LR1, LR2 ... Reset signal line CVSS, VSS ... Ground potential CVDD, VDD ... Power supply potential M1 ... Ink remaining amount determination unit M2 ... Memory access unit B1, B2 ... Buffer circuit SW ... Analog switch AN1, AN2 ... AND circuit TS1-TS4 ... Three-state buffer

Claims (10)

液体を収容するための容器であり、第1のデバイスが設けられた液体容器が装着可能である液体噴射装置であって、
第1の配線と、
第2の配線と、
前記第1のデバイスと前記第1の配線を介して電気的に接続される第1の制御部と、
前記第1の制御部と前記第2の配線を介して電気的に接続される第2の制御部と、
を備え、
前記第1の制御部は、
第1の場合に前記第2の制御部から前記第2の配線を介して受け取った信号に応じて、前記液体容器に関連する所定の処理を実行する処理実行部と、
前記第1の場合に前記第1の配線と前記第2の配線とを電気的に非導通状態にし、前記第1の場合とは異なる第2の場合に前記第2の配線と前記第1の配線を電気的に導通状態にして前記第2の制御部と前記第1のデバイスとを通信可能にする配線中継部と、
を備える、液体噴射装置。
A liquid ejecting apparatus to which a liquid container provided with a first device can be mounted, the container for containing a liquid,
A first wiring;
A second wiring;
A first control unit electrically connected to the first device via the first wiring;
A second control unit electrically connected to the first control unit via the second wiring;
With
The first controller is
A process execution unit that executes a predetermined process related to the liquid container in response to a signal received from the second control unit via the second wiring in the first case;
In the first case, the first wiring and the second wiring are electrically disconnected, and in the second case different from the first case, the second wiring and the first wiring A wiring relay unit that allows the second control unit and the first device to communicate with each other by electrically connecting the wiring;
A liquid ejecting apparatus comprising:
請求項1に記載の液体噴射装置において、
前記配線中継部は、前記第1の場合に前記第1の配線を安定電位に電気的に接続する液体噴射装置。
The liquid ejecting apparatus according to claim 1,
The wiring relay unit is a liquid ejecting apparatus that electrically connects the first wiring to a stable potential in the first case.
請求項1または請求項2に記載の液体噴射装置において、
前記配線中継部は、さらに、前記第1の場合に前記第1の配線の電位を所定電位にする第1のドライバを備える、液体噴射装置。
The liquid ejecting apparatus according to claim 1 or 2,
The wiring relay unit further includes a first driver that sets a potential of the first wiring to a predetermined potential in the first case.
請求項1ないし請求項3のいずれかに記載の液体噴射装置において、
前記所定の処理に関連する電圧が前記第1の配線に誤って印加され得ることを検出する検出部を備え、
前記配線中継部は、さらに、前記検出部が前記所定の処理に関連する電圧が前記第1の配線に誤って印加され得ることを検出した場合に、前記第1の配線の電位を所定電位にする第2のドライバを備える、液体噴射装置。
The liquid ejecting apparatus according to any one of claims 1 to 3,
A detection unit that detects that a voltage related to the predetermined processing can be erroneously applied to the first wiring;
The wiring relay unit further sets the potential of the first wiring to a predetermined potential when the detection unit detects that a voltage related to the predetermined processing can be erroneously applied to the first wiring. A liquid ejecting apparatus comprising the second driver.
請求項1ないし請求項4のいずれかに記載の液体噴射装置において、
前記液体容器は、さらに、第2のデバイスを備え、
前記液体噴射装置は、さらに、前記第1の制御部と前記第2のデバイスとを電気的に接続する第3の配線を備え、
前記所定の処理は、前記第3の配線を介して前記第2のデバイスに対して駆動電圧を印加することを含む、液体噴射装置。
The liquid ejecting apparatus according to any one of claims 1 to 4,
The liquid container further includes a second device,
The liquid ejecting apparatus further includes a third wiring that electrically connects the first control unit and the second device,
The liquid ejection apparatus, wherein the predetermined process includes applying a drive voltage to the second device via the third wiring.
請求項4または請求項5に記載の液体噴射装置において、
前記所定の処理に関連する電圧または前記駆動電圧は、前記第1の配線上に印加される電位より大きい、液体噴射装置。
The liquid ejecting apparatus according to claim 4 or 5,
The liquid ejecting apparatus, wherein a voltage related to the predetermined processing or the driving voltage is larger than a potential applied to the first wiring.
請求項5に記載の液体噴射装置は、さらに、
前記液体容器の前記第1のデバイスを前記第1の配線に電気的に接続するための第1の端子と、
前記液体容器の前記第2のデバイスを前記第3の配線に電気的に接続するための第2の端子と、
を備え、
前記第1の端子と前記第2の端子は、互いに近接している、液体噴射装置。
The liquid ejecting apparatus according to claim 5, further comprising:
A first terminal for electrically connecting the first device of the liquid container to the first wiring;
A second terminal for electrically connecting the second device of the liquid container to the third wiring;
With
The liquid ejecting apparatus, wherein the first terminal and the second terminal are close to each other.
請求項1ないし請求項7のいずれかに記載の液体噴射装置において、
前記第1のデバイスは、記憶装置を含み、
前記第2の場合は、前記第2の制御部が前記記憶装置にアクセスする場合を含む、液体噴射装置。
The liquid ejecting apparatus according to any one of claims 1 to 7,
The first device includes a storage device;
In the second case, the liquid ejecting apparatus includes a case where the second control unit accesses the storage device.
請求項5または請求項7に記載の液体噴射装置において、
前記第2のデバイスは、前記液体容器に含まれる液体の量を検出するためのセンサを含み、
前記所定の処理は、前記センサを用いて前記液体の量を判断するための処理を含む、液体噴射装置。
The liquid ejecting apparatus according to claim 5 or 7,
The second device includes a sensor for detecting the amount of liquid contained in the liquid container,
The predetermined process includes a process for determining the amount of the liquid using the sensor.
液体を収容するための容器であり、第1のデバイスが設けられた液体容器が装着可能な液体噴射装置の制御方法であって、
第1の配線と、第2の配線と、前記第1のデバイスと前記第1の配線を介して電気的に接続される第1の制御部と、前記第1の制御部と前記第2の配線を介して電気的に接続される第2の制御部と、に対して、
前記第1の制御部において、第1の場合に前記第2の制御部から前記第2の配線を介して受け取った信号に応じて、前記液体容器に関連する所定の処理を実行させ、
前記第1の場合に前記第1の配線と前記第2の配線とを電気的に非導通状態にし、前記第1の場合とは異なる第2の場合に前記第2の配線と前記第1の配線を電気的に導通状態にして前記第2の制御部と前記第1のデバイスとを通信可能にする、液体噴射装置の制御方法。
A method for controlling a liquid ejecting apparatus to which a liquid container provided with a first device can be mounted, the container for containing a liquid,
A first control unit electrically connected to the first device via the first wiring; the first control unit; and the second control unit; For the second control unit electrically connected via the wiring,
In the first control unit, in accordance with a signal received from the second control unit via the second wiring in the first case, a predetermined process related to the liquid container is executed,
In the first case, the first wiring and the second wiring are electrically disconnected, and in the second case different from the first case, the second wiring and the first wiring A control method for a liquid ejecting apparatus, wherein a wiring is electrically connected to enable communication between the second control unit and the first device.
JP2008233897A 2007-10-01 2008-09-11 Liquid ejecting apparatus and method for controlling liquid ejecting apparatus Active JP5151841B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008233897A JP5151841B2 (en) 2007-10-01 2008-09-11 Liquid ejecting apparatus and method for controlling liquid ejecting apparatus
US12/239,404 US7758138B2 (en) 2007-10-01 2008-09-26 Liquid jetting apparatus and control method configured to reduce effects of electrical fluctuations
CN2008101616922A CN101402285B (en) 2007-10-01 2008-10-06 Liquid jetting apparatus and control method for the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007257380 2007-10-01
JP2007257380 2007-10-01
JP2008233897A JP5151841B2 (en) 2007-10-01 2008-09-11 Liquid ejecting apparatus and method for controlling liquid ejecting apparatus

Publications (2)

Publication Number Publication Date
JP2009101683A true JP2009101683A (en) 2009-05-14
JP5151841B2 JP5151841B2 (en) 2013-02-27

Family

ID=40536506

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008233897A Active JP5151841B2 (en) 2007-10-01 2008-09-11 Liquid ejecting apparatus and method for controlling liquid ejecting apparatus

Country Status (2)

Country Link
JP (1) JP5151841B2 (en)
CN (1) CN101402285B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131480A1 (en) * 2009-05-15 2010-11-18 セイコーエプソン株式会社 Recording material supply system, circuit board, structure, and ink cartridge for recording material consumption device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2654423C2 (en) 2013-09-18 2018-05-17 Кэнон Кабусики Кайся Ink cartridge and inkjet printer

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001130026A (en) * 1998-11-11 2001-05-15 Seiko Epson Corp Ink jet printer, method of accessing memory device on ink cartridge and method of controlling the printer
JP2006088605A (en) * 2004-09-27 2006-04-06 Seiko Epson Corp Printer and method of detecting condition of printing material
JP2007196664A (en) * 2005-12-26 2007-08-09 Seiko Epson Corp Printing material container and substrate mounted on printing material container

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001130026A (en) * 1998-11-11 2001-05-15 Seiko Epson Corp Ink jet printer, method of accessing memory device on ink cartridge and method of controlling the printer
JP2006088605A (en) * 2004-09-27 2006-04-06 Seiko Epson Corp Printer and method of detecting condition of printing material
JP2007196664A (en) * 2005-12-26 2007-08-09 Seiko Epson Corp Printing material container and substrate mounted on printing material container

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010131480A1 (en) * 2009-05-15 2010-11-18 セイコーエプソン株式会社 Recording material supply system, circuit board, structure, and ink cartridge for recording material consumption device
CN102159402A (en) * 2009-05-15 2011-08-17 精工爱普生株式会社 Recording material supply system, circuit board, structure, and ink cartridge for recording material consumption device
GB2482214A (en) * 2009-05-15 2012-01-25 Seiko Epson Corp Recording material supply system, circuit board, structure and ink cartridge for recording material consumption device
US8540347B2 (en) 2009-05-15 2013-09-24 Seiko Epson Corporation Recording material delivery system for recording material-consuming apparatus; circuit board; structural body; and ink cartridge
JP5321683B2 (en) * 2009-05-15 2013-10-23 セイコーエプソン株式会社 Recording material supply system, circuit board, structure, and ink cartridge for recording material consumption apparatus
JP2013241017A (en) * 2009-05-15 2013-12-05 Seiko Epson Corp Recording material supply system, circuit board, structure, and ink cartridge for recording material consumption device
JP2014073685A (en) * 2009-05-15 2014-04-24 Seiko Epson Corp Recording material supply system for recording material consumption device, circuit board, structure, and ink cartridge
CN102159402B (en) * 2009-05-15 2014-08-20 精工爱普生株式会社 Recording material supply system, circuit board, structure, and ink cartridge
US9061508B2 (en) 2009-05-15 2015-06-23 Seiko Epson Corporation Recording material delivery system for recording material-consuming apparatus; circuit board; structural body; and ink cartridge

Also Published As

Publication number Publication date
CN101402285A (en) 2009-04-08
CN101402285B (en) 2012-06-27
JP5151841B2 (en) 2013-02-27

Similar Documents

Publication Publication Date Title
JP5151372B2 (en) Liquid ejecting apparatus and method for controlling liquid ejecting apparatus
JP5387107B2 (en) Liquid ejector
US8348377B2 (en) Storage device, board, liquid container, method of receiving data which are to be written in data storage unit from host circuit, and system including storage device which is electrically connectable to host circuit
EP1775132B1 (en) Identification of container for printing recording material
WO2009113729A1 (en) Mounting device, baseboard, and method of changing liquid information
JP5104386B2 (en) Liquid ejector
US7758138B2 (en) Liquid jetting apparatus and control method configured to reduce effects of electrical fluctuations
WO2009113728A1 (en) Liquid container, baseboard, and method of changing liquid information
JP5151841B2 (en) Liquid ejecting apparatus and method for controlling liquid ejecting apparatus
JP5176690B2 (en) Liquid supply device, electric circuit, and liquid ejection system
JP2010244093A (en) Memory device, circuit board, liquid receptacle, method of controlling nonvolatile data memory section, and system including memory device detachably attachable to host circuit
JP2010221484A (en) Liquid jetting device, liquid storage container, and method for inspecting inter-terminal connection
JP2007326287A (en) Liquid consuming device and liquid quantity determining method
JP2006069003A (en) Inkjet recorder
WO2008018176A1 (en) Liquid container and liquid consuming device
JP2010228200A (en) Liquid ejecting apparatus, liquid container, and method for storing data transmitted from liquid-ejecting apparatus body in a plurality of liquid containers
JP2011230464A (en) Liquid ejector
JP2010228199A (en) Liquid ejecting apparatus, liquid container, and method for inspecting connection state of terminal group
JP2021187023A (en) Printer and cartridge
JP2008221569A (en) Print recording material container
JP2009126164A (en) Liquid supply system, liquid consumer system, liquid supplying device, noise determining method
JP2013032015A (en) Mountable apparatus, board, and method of rewriting liquid information

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110713

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110715

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110819

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121119

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151214

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5151841

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350