JP2009098530A - Liquid crystal display - Google Patents

Liquid crystal display Download PDF

Info

Publication number
JP2009098530A
JP2009098530A JP2007271852A JP2007271852A JP2009098530A JP 2009098530 A JP2009098530 A JP 2009098530A JP 2007271852 A JP2007271852 A JP 2007271852A JP 2007271852 A JP2007271852 A JP 2007271852A JP 2009098530 A JP2009098530 A JP 2009098530A
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal layer
voltage
electrode
charged particles
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007271852A
Other languages
Japanese (ja)
Inventor
Norihiro Kawahara
範弘 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2007271852A priority Critical patent/JP2009098530A/en
Priority to US12/249,420 priority patent/US8068079B2/en
Publication of JP2009098530A publication Critical patent/JP2009098530A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To avoid influence affected by accumulation of particles having charge properties in a liquid crystal layer without adding any new constituent such as a switching part and an ion trap electrode to a liquid crystal modulation element. <P>SOLUTION: A liquid crystal display has liquid crystal modulation elements 3R, 3G and 3B modulating light from a light source 301 and control means 302 and 303 controlling the liquid crystal modulation elements. Each of the liquid crystal modulation elements has first and second electrodes 103 and 107, a liquid crystal layer 105 and first and second alignment layers 104 and 106. The control means apply first and second potentials to the first and the second electrodes so that the polarity of the electric field generated in the liquid crystal layer is periodically reversed to subject the liquid crystal modulation elements to optical modulation operation. The control means apply third and fourth potentials by which the polarity of the electric field generated in the liquid crystal layer is made constant and difference is changed in an in-plane direction of the liquid crystal layer to the first and the second electrodes in such a state that the light source is turned off. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、液晶変調素子を用いたプロジェクタ等の液晶表示装置に関する。   The present invention relates to a liquid crystal display device such as a projector using a liquid crystal modulation element.

液晶変調素子には、透明電極(共通電極)を有する第1の透明基板と、画素を形成する透明電極(画素電極)や配線、スイッチング素子等を有する第2の透明基板との間に誘電異方性が正であるネマチック液晶を封入したものがある。この液晶変調素子は、液晶分子長軸を2枚のガラス基板間で連続的に90°ねじった、いわゆるTN(Twisted Nematic)液晶変調素子と称され、透過型の液晶変調素子として用いられている。また、上記第2の透明基板に代えて、反射鏡、配線及びスイッチング素子等を有する回路基板を用いたものもある。この液晶変調素子は、液晶分子長軸を2枚の基板に対してほぼ垂直にモメオトロピック配向させた、いわゆるVAN(Vertical Arrangement Nematic)液晶変調素子と称され、反射型液晶変調素子として用いられている。   The liquid crystal modulation element includes a dielectric difference between a first transparent substrate having a transparent electrode (common electrode) and a second transparent substrate having a transparent electrode (pixel electrode), a wiring, a switching element, and the like forming a pixel. Some have nematic liquid crystal sealed with positive isotropic. This liquid crystal modulation element is called a so-called TN (Twisted Nematic) liquid crystal modulation element in which the major axis of liquid crystal molecules is continuously twisted by 90 ° between two glass substrates, and is used as a transmission type liquid crystal modulation element. . There is also a circuit board using a circuit board having a reflecting mirror, wiring, switching elements and the like instead of the second transparent board. This liquid crystal modulation element is called a so-called VAN (Vertical Arrangement Nematic) liquid crystal modulation element in which the major axis of liquid crystal molecules is homeotropically aligned almost perpendicularly to two substrates, and is used as a reflective liquid crystal modulation element. ing.

これらの液晶変調素子では、一般に、ECB(Electrically Controlled Birefringence)効果を利用し、液晶層を通過する光波動に対してリタデーションを与える(偏光状態を変化させる)作用を制御して画像を形成する。   In these liquid crystal modulation elements, in general, an ECB (Electrically Controlled Birefringence) effect is used to control an action of imparting retardation (changing the polarization state) to light waves passing through the liquid crystal layer to form an image.

このようなECB効果を用いて光強度を変調する液晶変調素子においては、液晶層に電界を印加することによって、該液晶層に存在する荷電性粒子(イオン性物質)が移動する。液晶層に直流電界を与え続けると、荷電性粒子が、対向する2つの電極のどちらかに引き寄せられる。これにより、電極に与えられる電圧が一定であっても、液晶層に与えられる電界が荷電性粒子の電荷によって増減し、実質的に液晶層へ印加される電界が減衰又は増大する。   In a liquid crystal modulation element that modulates light intensity using such an ECB effect, charged particles (ionic substances) existing in the liquid crystal layer move by applying an electric field to the liquid crystal layer. When the direct current electric field is continuously applied to the liquid crystal layer, the charged particles are attracted to one of the two opposing electrodes. Thereby, even if the voltage applied to the electrode is constant, the electric field applied to the liquid crystal layer is increased or decreased by the charge of the charged particles, and the electric field applied to the liquid crystal layer is substantially attenuated or increased.

このような現象を回避するために、一般に、配列画素のラインごとに、印加する電界の正負極性を反転し、かつ該極性を60ヘルツ等の所定周期で切り換えるライン反転ドライブ方法が採用される。また、配列画素の全てに印加する電界の正負極性を所定周期で反転するフィールド反転ドライブ方法も用いられる。これらのドライブ方法により、液晶層にかかる電界が一定の極性にならないようにし、イオンの偏りを防止することができる。   In order to avoid such a phenomenon, a line inversion drive method is generally adopted in which the polarity of the applied electric field is inverted and the polarity is switched at a predetermined cycle such as 60 Hz for each line of the array pixels. In addition, a field inversion drive method is also used in which the polarity of the electric field applied to all of the array pixels is inverted at a predetermined period. By these drive methods, it is possible to prevent the electric field applied to the liquid crystal layer from having a constant polarity, and to prevent ion bias.

このことは、液晶層に対する実効電界を、電極に印加される電圧に対して常に同じ値となるようにすることに相当する。   This corresponds to making the effective electric field for the liquid crystal layer always have the same value with respect to the voltage applied to the electrode.

ところが、液晶層の内部や液晶層を囲む外壁材等にも荷電性粒子が存在しており、特に高温環境下において液晶を駆動することで、これらの荷電性粒子がドリフト(移動)する。そして、これらの荷電性粒子は、液晶層内部で直流電界成分となり、液晶層界面の配向膜又は電極界面に付着し、液晶分子の配向方向に沿ってドリフト及び堆積することになる。   However, charged particles are also present in the liquid crystal layer and the outer wall material surrounding the liquid crystal layer, and these charged particles drift (move) by driving the liquid crystal particularly in a high temperature environment. These charged particles become a DC electric field component inside the liquid crystal layer, adhere to the alignment film or electrode interface at the interface of the liquid crystal layer, and drift and deposit along the alignment direction of the liquid crystal molecules.

また、有機配向膜を有する液晶変調素子においては、高温環境下において液晶を駆動することによる荷電性粒子のドリフトに加え、液晶変調素子に光が入射することによって配向膜や液晶やシール材等の有機材料が分解されて荷電性粒子が発生する。これらの荷電性粒子も、液晶層内部で直流電界成分となり、液晶層界面の配向膜又は電極界面に付着し、さらに液晶分子の配向方向にドリフト及び堆積する。   In addition, in a liquid crystal modulation element having an organic alignment film, in addition to the drift of charged particles caused by driving the liquid crystal in a high temperature environment, light is incident on the liquid crystal modulation element, so that the alignment film, liquid crystal, sealing material, etc. The organic material is decomposed to generate charged particles. These charged particles also become a DC electric field component inside the liquid crystal layer, adhere to the alignment film or electrode interface at the liquid crystal layer interface, and further drift and deposit in the alignment direction of the liquid crystal molecules.

そして、液晶層の特定領域に堆積した荷電性粒子によって、液晶に印加される実効電界が変化することで、所望のECB変調が行われず、画像の品位を劣化させる。例えば、液晶表示素子の有効表示領域内で輝度むらを生じさせる。   Then, the effective electric field applied to the liquid crystal is changed by the charged particles deposited in the specific region of the liquid crystal layer, so that desired ECB modulation is not performed and the image quality is deteriorated. For example, uneven brightness is caused in the effective display area of the liquid crystal display element.

このような問題に関する対策が、特許文献1〜4にて開示されている。   Measures relating to such a problem are disclosed in Patent Documents 1 to 4.

特許文献1には、画像表示動作時以外のときに、液晶セルの画素電極及び対向電極の少なくとも一方の電位をグランドレベルにすることによって、焼きつき現象を起こす要因となるイオンを配向膜や電極界面から解離させる方法が開示されている。   Patent Document 1 discloses that ions other than those at the time of image display operation cause a phenomenon of image sticking by aligning at least one potential of a pixel electrode and a counter electrode of a liquid crystal cell to a ground level. A method of dissociation from the interface is disclosed.

また、特許文献2には、液晶変調素子の非表示領域にイオントラップ電極領域を設け、該イオントラップ電極に直流電圧を印加することで画像表示に影響を与えない非表示領域のイオントラップ電極領域に不純物イオンを吸着する方法が開示されている。   Further, in Patent Document 2, an ion trap electrode region is provided in a non-display region of a liquid crystal modulation element, and an ion trap electrode region in a non-display region that does not affect image display by applying a DC voltage to the ion trap electrode. Discloses a method for adsorbing impurity ions.

また、特許文献3には、画素電極と異なる位置に金属膜電極を配置し、金属膜電極と共通電極との間に直流電圧を印加することで、表示領域における可動性イオンの濃度を低減し、フリッカー現象を抑制する方法が開示されている。   In Patent Document 3, a metal film electrode is arranged at a position different from the pixel electrode, and a DC voltage is applied between the metal film electrode and the common electrode to reduce the concentration of mobile ions in the display region. A method for suppressing the flicker phenomenon is disclosed.

さらに、特許文献4には、液晶封入口近傍の2枚の電極基板に設けられた対向する面に、透明電極と独立して設置されたイオントラップ電極を設け、このイオントラップ電極に電圧を印加してイオン性不純物をトラップする方法が開示されている。   Furthermore, in Patent Document 4, an ion trap electrode provided independently of a transparent electrode is provided on opposing surfaces provided on two electrode substrates in the vicinity of a liquid crystal sealing port, and a voltage is applied to the ion trap electrode. Thus, a method for trapping ionic impurities is disclosed.

以上のように、外部からの電圧制御によって液晶変調素子内部の荷電性粒子をコントロールすることで、画像表示の品位を良好にすることが可能である。
特開2005−55562号公報 特開平8−201830号公報 特開平11−38389号公報 特開平5−323336号公報
As described above, it is possible to improve the quality of image display by controlling the charged particles inside the liquid crystal modulation element by controlling the voltage from the outside.
JP-A-2005-55562 JP-A-8-201830 Japanese Patent Laid-Open No. 11-38389 JP-A-5-323336

しかしながら、特許文献1にて開示された方法では、液晶変調素子の回路内部に対向電極をグランドレベルに落とすためのスイッチング部を設ける必要があるため、液晶変調素子の製造工程が増える。また、対向電極をグランドレベルにするだけでは、配向膜や電極界面に付着しているイオンを引き剥がす力がクーロン力に比べて弱く、効果が低い。   However, in the method disclosed in Patent Document 1, since it is necessary to provide a switching unit for dropping the counter electrode to the ground level inside the circuit of the liquid crystal modulation element, the manufacturing process of the liquid crystal modulation element increases. Further, if the counter electrode is simply set to the ground level, the force for peeling off the ions attached to the alignment film and the electrode interface is weaker than the Coulomb force, and the effect is low.

また、特許文献2〜4にて開示されている方法では、非表示領域に新たにイオンを引き寄せるイオントラップ電極を設けるため、やはり製造工程が増加する。しかも、イオン不純物の引き寄せはクーロン力で行われるが、クーロン力は距離の2乗に反比例するため、イオントラップ電極から離れた位置に発生するイオンを効率良く引き寄せることができない。   In addition, in the methods disclosed in Patent Documents 2 to 4, since an ion trap electrode that attracts ions to the non-display area is newly provided, the number of manufacturing steps is also increased. Moreover, although the ion impurity is attracted by the Coulomb force, the Coulomb force is inversely proportional to the square of the distance, and therefore, ions generated at a position away from the ion trap electrode cannot be attracted efficiently.

本発明は、液晶変調素子に新たなスイッチング部やイオントラップ電極等の構成を追加することなく、液晶層内での荷電性粒子の堆積による影響を回避できるようにした液晶表示装置を提供する。   The present invention provides a liquid crystal display device capable of avoiding the influence of the accumulation of charged particles in a liquid crystal layer without adding a new switching unit, ion trap electrode, or the like to the liquid crystal modulation element.

本発明の一側面としての液晶表示装置は、光源からの光を変調する液晶変調素子と、該液晶変調素子を制御する制御手段とを有する。液晶変調素子は、第1の電極及び第2の電極、第1の電極と第2の電極との間に配置された液晶層、第1の電極と液晶層との間に配置された第1の配向膜、及び第2の電極と前記液晶層との間に配置された第2の配向膜を含む。また、制御手段は、液晶層に生じる電界の符号が周期的に反転するように第1及び第2の電極にそれぞれ第1及び第2の電位を与えて液晶変調素子に光変調動作を行わせるる。そして、制御手段は、光源が消灯された状態において、液晶層に生じる電界の符号を一定とし、かつ液晶層の面内方向において差が変化する第3及び第4の電位を第1及び第2の電極にそれぞれ与えることを特徴とする。   A liquid crystal display device according to one aspect of the present invention includes a liquid crystal modulation element that modulates light from a light source, and a control unit that controls the liquid crystal modulation element. The liquid crystal modulation element includes a first electrode and a second electrode, a liquid crystal layer disposed between the first electrode and the second electrode, and a first electrode disposed between the first electrode and the liquid crystal layer. And a second alignment film disposed between the second electrode and the liquid crystal layer. In addition, the control unit applies the first and second potentials to the first and second electrodes, respectively, so that the sign of the electric field generated in the liquid crystal layer is periodically reversed, and causes the liquid crystal modulation element to perform the light modulation operation. The Then, the control means sets the third and fourth potentials that change the difference in the in-plane direction of the liquid crystal layer while maintaining the sign of the electric field generated in the liquid crystal layer in a state where the light source is turned off. It is characterized by giving to each of the electrodes.

本発明では、光変調動作用の電位が与えられる第1及び第2の電極に対して、光源消灯状態において、液晶層に生じる電界の符号を一定とし、かつ液晶層の面内方向において差が変化する第3及び第4の電位を与える。これにより、液晶層内で分布を持って存在する荷電性粒子を強制的に該液晶層内に拡散させることができる。このため、液晶変調素子に新たなスイッチング部やイオントラップ電極等の構成を追加することなく、さらに第3及び第4の電位の印加による不自然な画像を観察者に見せることなく、荷電性粒子の影響による画像の品位の低下を抑制することができる。   In the present invention, the sign of the electric field generated in the liquid crystal layer is constant in the light source extinction state with respect to the first and second electrodes to which a potential for light modulation operation is applied, and there is a difference in the in-plane direction of the liquid crystal layer. A changing third and fourth potentials are applied. Thereby, the charged particles existing in a distributed manner in the liquid crystal layer can be forcibly diffused into the liquid crystal layer. Therefore, the charged particles are not added to the liquid crystal modulation element without adding a new switching unit, an ion trap electrode, or the like, and without showing an unnatural image due to the application of the third and fourth potentials to the observer. It is possible to suppress degradation of image quality due to the influence of the above.

以下、本発明の好ましい実施例について図面を参照しながら説明する。   Hereinafter, preferred embodiments of the present invention will be described with reference to the drawings.

図1には、本発明の実施例1である液晶表示装置としての液晶プロジェクタ(画像投射装置)の構成を示している。   FIG. 1 shows a configuration of a liquid crystal projector (image projection apparatus) as a liquid crystal display apparatus that is Embodiment 1 of the present invention.

303は液晶パネルドライバである。該ドライバ303には、パーソナルコンピュータ、DVDプレーヤ、テレビチューナ等の画像供給装置350から、映像信号、水平同期信号(Hsync)及び垂直同期信号(Vsync)が入力される。ドライバ303は、これらの入力信号から、レッド用、グリーン用及びブルー用パネル駆動信号を生成する。各パネル駆動信号は、反射型液晶変調素子であるレッド用液晶パネル3R、グリーン用液晶パネル3G及びブルー用液晶パネル3Bにそれぞれ入力される。これにより、3つの液晶パネル3R,3G,3Bは互いに独立に駆動される。   Reference numeral 303 denotes a liquid crystal panel driver. The driver 303 receives a video signal, a horizontal synchronization signal (Hsync), and a vertical synchronization signal (Vsync) from an image supply device 350 such as a personal computer, a DVD player, or a TV tuner. The driver 303 generates red, green and blue panel drive signals from these input signals. Each panel drive signal is input to a red liquid crystal panel 3R, a green liquid crystal panel 3G, and a blue liquid crystal panel 3B, which are reflective liquid crystal modulation elements. As a result, the three liquid crystal panels 3R, 3G, 3B are driven independently of each other.

液晶パネル3R,3G,3Bは、パネル駆動信号に応じた光変調動作によって後述する光源からの光(色分解された光)を変調する。これにより、画像供給装置350から入力された画像情報の各色成分に応じた画像を表示する。   The liquid crystal panels 3R, 3G, and 3B modulate light (color-separated light) from a light source, which will be described later, by a light modulation operation according to the panel drive signal. Thus, an image corresponding to each color component of the image information input from the image supply device 350 is displayed.

301は光源であり、不図示のランプからの光を偏光方向が揃った直線偏光光(図の紙面に垂直な偏光方向を有するS偏光)に変換して照明光として射出する。   A light source 301 converts light from a lamp (not shown) into linearly polarized light having the same polarization direction (S-polarized light having a polarization direction perpendicular to the paper surface of the drawing) and emits it as illumination light.

光源301からの照明光は、マゼンタ色を反射してグリーン色を透過するダイクロイックミラー305に入射する。照明光のうちマゼンタ色成分はこのダイクロイックミラー305で反射され、ブルー色の偏光に半波長のリタデーションを与えるブルークロスカラー偏光子311を透過する。これにより、図の紙面に平行な偏光方向を有するブルー色の直線偏光(P偏光)と、図の紙面に垂直な偏光方向を有するレッド色の直線偏光(S偏光)とが生成される。   Illumination light from the light source 301 is incident on a dichroic mirror 305 that reflects magenta and transmits green. The magenta color component of the illumination light is reflected by the dichroic mirror 305 and passes through a blue cross-color polarizer 311 that gives half-wave retardation to blue polarized light. Thus, blue linearly polarized light (P-polarized light) having a polarization direction parallel to the paper surface of the figure and red linearly polarized light (S-polarized light) having a polarization direction perpendicular to the paper surface of the figure are generated.

ブルー色のP偏光は、第1の偏光ビームスプリッタ310に入射し、その偏光分離膜を透過して、ブルー用液晶パネル3Bに導かれる。また、レッド色のS偏光は、第1の偏光ビームスプリッタ310の偏光分離膜で反射されて、レッド用液晶パネル3Rに導かれる。   The blue P-polarized light enters the first polarization beam splitter 310, passes through the polarization separation film, and is guided to the blue liquid crystal panel 3B. The red S-polarized light is reflected by the polarization separation film of the first polarization beam splitter 310 and guided to the red liquid crystal panel 3R.

一方、ダイクロイックミラー305を透過したグリーン色の直線偏光光(S偏光)は、光路長を補正するためのダミーガラス306を透過し、第2の偏光ビームスプリッタ307に入射する。グリーン色のS偏光は、第2の偏光ビームスプリッタ307の偏光分離膜で反射されて、グリーン用液晶パネル3Gに導かれる。   On the other hand, the green linearly polarized light (S-polarized light) transmitted through the dichroic mirror 305 passes through the dummy glass 306 for correcting the optical path length and enters the second polarizing beam splitter 307. The green S-polarized light is reflected by the polarization separation film of the second polarization beam splitter 307 and guided to the green liquid crystal panel 3G.

このようにして、レッド用、グリーン用及びブルー用液晶パネル3R,3G,3Bは照明光によって照明される。   In this way, the red, green, and blue liquid crystal panels 3R, 3G, and 3B are illuminated by the illumination light.

そして、各液晶パネルに入射した光は、各液晶パネルに配列された画素の変調状態に応じて偏光のリタデーションが付与されるとともに、該液晶パネルによって反射されて射出する。反射光のうち照明光と同じ偏光方向を有する偏光成分は、照明光の光路を逆に辿って光源301側に戻る。   The light incident on each liquid crystal panel is provided with polarization retardation according to the modulation state of the pixels arranged in each liquid crystal panel, and is reflected and emitted by the liquid crystal panel. Of the reflected light, a polarized light component having the same polarization direction as that of the illumination light traces back the optical path of the illumination light and returns to the light source 301 side.

また、反射光のうち照明光の偏光方向に対して直交する偏光方向を有する偏光成分(変調光)は以下のように進む。P偏光であるレッド用液晶パネル3Rによる変調光は、第1の偏光ビームスプリッタ310の偏光分離膜を透過する。次に、レッド色の偏光に半波長のリタデーションを与えるレッドクロスカラー偏光子312を透過してS偏光とされる。そして、該レッド色のS偏光は、第3の偏光ビームスプリッタ308に入射し、その偏光分離膜で反射されて、投射光学系304に導かれる。   In addition, a polarization component (modulated light) having a polarization direction orthogonal to the polarization direction of the illumination light in the reflected light proceeds as follows. The modulated light from the red liquid crystal panel 3R that is P-polarized light passes through the polarization separation film of the first polarization beam splitter 310. Next, the light passes through a red cross color polarizer 312 that gives half-wave retardation to the red polarized light and is converted into S polarized light. The red S-polarized light is incident on the third polarization beam splitter 308, reflected by the polarization separation film, and guided to the projection optical system 304.

S偏光であるブルー用液晶パネル3Bによる変調光は、第1の偏光ビームスプリッタ310の偏光分離膜で反射され、レッドクロスカラー偏光子312をリタデーション作用を受けることなく透過して第3の偏光ビームスプリッタ308に入射する。該ブルー色のS偏光は、第3の偏光ビームスプリッタ308の偏光分離膜で反射されて、投射光学系304に導かれる。   The modulated light from the blue liquid crystal panel 3B, which is S-polarized light, is reflected by the polarization separation film of the first polarization beam splitter 310, passes through the red cross color polarizer 312 without being subjected to retardation, and passes through the third polarization beam. The light enters the splitter 308. The blue S-polarized light is reflected by the polarization separation film of the third polarization beam splitter 308 and guided to the projection optical system 304.

P偏光であるグリーン用液晶パネル3Gによる変調光は、第2の偏光ビームスプリッタ307の偏光分離膜を透過して、光路長を補正するためのダミーガラス309を透過し、第3の偏光ビームスプリッタ308に入射する。該グリーン色のP偏光は、第3の偏光ビームスプリッタ308の偏光分離膜を透過して、投射光学系304に導かれる。   The modulated light by the green liquid crystal panel 3G that is P-polarized light is transmitted through the polarization separation film of the second polarization beam splitter 307, is transmitted through the dummy glass 309 for correcting the optical path length, and the third polarization beam splitter. Incident at 308. The green P-polarized light passes through the polarization separation film of the third polarization beam splitter 308 and is guided to the projection optical system 304.

こうして色合成された3色の変調光は、投射光学系304によって被投射面である光拡散スクリーン313に投射される。これにより、フルカラー画像が表示される。   The three colors of modulated light thus synthesized are projected onto the light diffusion screen 313 which is the projection surface by the projection optical system 304. Thereby, a full color image is displayed.

本実施例にて用いられているレッド用液晶パネル3R、グリーン用液晶パネル3G及びブルー用液晶パネル3Bは、垂直配向モード(例えば、VAN型)の反射型液晶変調素子である。   The liquid crystal panel for red 3R, the liquid crystal panel for green 3G, and the liquid crystal panel for blue 3B used in this embodiment are vertical alignment mode (for example, VAN type) reflective liquid crystal modulation elements.

320は該プロジェクタの電源スイッチである。液晶パネルドライバ303は、該電源スイッチ320のオン/オフ操作(投入/遮断操作)に応じて電源制御部302に対して指令信号を出力する。電源制御部302は、液晶パネルドライバ303からの指令信号に応じて、液晶パネル3R,3G,3Bへの電源供給のオン/オフと、光源301への電源供給のオン/オフ(点灯/消灯)を制御する。液晶パネルドライバ303及び電源制御部302とにより制御手段が構成される。   Reference numeral 320 denotes a power switch of the projector. The liquid crystal panel driver 303 outputs a command signal to the power control unit 302 in response to an on / off operation (turning on / off operation) of the power switch 320. The power control unit 302 turns on / off the power supply to the liquid crystal panels 3R, 3G, 3B and turns on / off the power supply to the light source 301 (lights / extinguishes) in response to a command signal from the liquid crystal panel driver 303. To control. The liquid crystal panel driver 303 and the power supply control unit 302 constitute control means.

図2には、レッド用液晶パネル3R、グリーン用液晶パネル3G及びブルー用液晶パネル3Bに共通の断面構造を示している。   FIG. 2 shows a cross-sectional structure common to the red liquid crystal panel 3R, the green liquid crystal panel 3G, and the blue liquid crystal panel 3B.

光源301からの照明光が入射する側から順に、101はARコート膜、102はガラス基板である。また、103はガラス基板102上に形成されたITO等により形成される透明電極膜(第1の電極)である。104は透明電極膜103と後述する液晶層との間に配置された第1の配向膜である。105は第1の配向膜104と第2の配向膜106との間に配置された液晶層である。107は透明電極膜103に対向配置され、アルミ等の金属により形成された反射画素電極層(第2の電極)である。108は反射画素電極層107が形成されたSi基板である。なお、透明電極膜103及び反射画素電極層107は、一般に対向電極とも称される。以下の説明では、透明電極膜103及び反射画素電極層107を電極層という場合もある。   In order from the side on which the illumination light from the light source 301 enters, 101 is an AR coat film, and 102 is a glass substrate. Reference numeral 103 denotes a transparent electrode film (first electrode) formed of ITO or the like formed on the glass substrate 102. Reference numeral 104 denotes a first alignment film disposed between the transparent electrode film 103 and a liquid crystal layer described later. Reference numeral 105 denotes a liquid crystal layer disposed between the first alignment film 104 and the second alignment film 106. Reference numeral 107 denotes a reflective pixel electrode layer (second electrode) which is disposed to face the transparent electrode film 103 and is formed of a metal such as aluminum. Reference numeral 108 denotes a Si substrate on which the reflective pixel electrode layer 107 is formed. Note that the transparent electrode film 103 and the reflective pixel electrode layer 107 are also generally referred to as counter electrodes. In the following description, the transparent electrode film 103 and the reflective pixel electrode layer 107 may be referred to as electrode layers.

本実施例の液晶パネルは、フルHD規格に相当する1920×1080画素を有し、有効表示領域のサイズは15mm×10mmである。   The liquid crystal panel of this embodiment has 1920 × 1080 pixels corresponding to the full HD standard, and the size of the effective display area is 15 mm × 10 mm.

図10には、光源301が点灯されて液晶パネル3R,3G,3Bによる光変調動作が行われる状態(光変調動作状態又は表示駆動状態)において液晶パネルドライバ303によって電極層103,107に印加される電圧を示している。横軸は時間、縦軸は印加電圧を示す。液晶パネルドライバ303は、コンピュータプログラムを内部に格納し、該プログラムに従って、電極層103,107への印加電圧を制御する。   In FIG. 10, the light source 301 is turned on and applied to the electrode layers 103 and 107 by the liquid crystal panel driver 303 in a state where the light modulation operation is performed by the liquid crystal panels 3R, 3G, and 3B (light modulation operation state or display drive state). Voltage. The horizontal axis represents time, and the vertical axis represents applied voltage. The liquid crystal panel driver 303 stores a computer program therein and controls applied voltages to the electrode layers 103 and 107 according to the program.

なお、以下の説明において、各電極又は液晶層への印加電圧とは、不図示のグランド(0V)を基準とした電位(グランドとの間の電位差)を意味する。   In the following description, the voltage applied to each electrode or liquid crystal layer means a potential (potential difference from the ground) with respect to a ground (0 V) not shown.

反射画素電極層107には、特定周期で正の電圧120と負の電圧121とに交互に切り換わる交流電圧(第2の電位)V107が印加される。また、透明電極膜103には、直流電圧(第1の電位)V103が印加される。   An AC voltage (second potential) V107 that alternately switches between a positive voltage 120 and a negative voltage 121 at a specific period is applied to the reflective pixel electrode layer 107. Further, a DC voltage (first potential) V103 is applied to the transparent electrode film 103.

液晶層105に生じる実効電界は、これら交流電圧V107と直流電圧V103との差に応じて発生し、特定周期で正の電界と負の電界とが交互に切り換わる交流電界である。すなわち、液晶層105に生じる電位差が正と負とに周期的に変化する。言い換えれば、本実施例では、液晶層105に生じる電界の符号が周期的に反転するように(正と負とに周期的に変化するように)両電極層103,107に電位(電位差)を与えて液晶パネルに光変調動作を行わせる。一般に、いわゆるフリッカーを抑制するために、液晶層105に生じる正の電位差と負の電位差の大きさが互いに等しくなるように両電極層103,107への印加電圧が設定される。   The effective electric field generated in the liquid crystal layer 105 is an AC electric field that is generated according to the difference between the AC voltage V107 and the DC voltage V103, and alternately switches between a positive electric field and a negative electric field at a specific period. That is, the potential difference generated in the liquid crystal layer 105 periodically changes between positive and negative. In other words, in this embodiment, a potential (potential difference) is applied to the electrode layers 103 and 107 so that the sign of the electric field generated in the liquid crystal layer 105 is periodically inverted (changes periodically between positive and negative). The light modulation operation is performed on the liquid crystal panel. In general, in order to suppress so-called flicker, the applied voltages to both electrode layers 103 and 107 are set so that the positive potential difference and the negative potential difference generated in the liquid crystal layer 105 are equal to each other.

ここで、特定周期は、NTSC方式では1/120秒、PAL方式では1/100秒であり、1フィールドの周期に相当する。2つのフィールド周期(1/60秒又は1/50秒)で1フレーム画像が表示される。ただし、特定周期は、1フレーム画像の表示周期に相当するものであってもよい。   Here, the specific period is 1/120 second in the NTSC system and 1/100 second in the PAL system, which corresponds to a period of one field. One frame image is displayed in two field periods (1/60 seconds or 1/50 seconds). However, the specific period may correspond to a display period of one frame image.

また、液晶層105に生ずる電界は、両電極層103,107に与えられる電圧(電界)に、配向膜104,106の抵抗による電圧降下や、各配向膜でトラップされる電荷(電子やホールの電荷)の作り出す微小な電圧(電界)が全て重畳されたものである。   In addition, the electric field generated in the liquid crystal layer 105 is caused by a voltage drop (electric field) applied to both electrode layers 103 and 107, a voltage drop due to the resistance of the alignment films 104 and 106, and charges trapped in each alignment film (electrons and holes). All of the minute voltages (electric fields) generated by the electric charges are superimposed.

図3には、液晶パネルをガラス基板102側から見て示している。110は第1の配向膜104によって配向された液晶分子の配向方向であるダイレクタ方向(プレチルト方向)である。111は第2の配向膜106によって配向された液晶分子の配向方向であるダイレクタ方向(プレチルト方向)である。ダイレクタ方向110及び111はともに配向膜面の法線に対して数度傾いており、かつ傾く方向が互いに相反している。   FIG. 3 shows the liquid crystal panel as viewed from the glass substrate 102 side. Reference numeral 110 denotes a director direction (pretilt direction) which is an alignment direction of liquid crystal molecules aligned by the first alignment film 104. Reference numeral 111 denotes a director direction (pretilt direction) which is an alignment direction of liquid crystal molecules aligned by the second alignment film 106. The director directions 110 and 111 are both inclined by several degrees with respect to the normal of the alignment film surface, and the directions in which they are inclined are opposite to each other.

112は液晶パネルの有効表示領域である。有効表示領域112の短辺112a及び長辺方向112bに対して約45度の方向に配向処理がなされている。   Reference numeral 112 denotes an effective display area of the liquid crystal panel. Orientation processing is performed in a direction of about 45 degrees with respect to the short side 112a and the long side direction 112b of the effective display area 112.

プロジェクタでは、高輝度なランプからの光照射により、液晶パネル3R,3G,3Bの温度が上昇し、常温動作環境下においては約40度になるように制御される。しかし、プロジェクタを長期間使用すると、液晶パネル3R,3G,2Bは長期間にわたって昇温状態(高温状態)となり、さらに液晶分子が画像表示のために駆動されることで、以下のような問題が生じる。   In the projector, the temperature of the liquid crystal panels 3R, 3G, and 3B rises due to light irradiation from a high-intensity lamp, and is controlled to be about 40 degrees under a normal temperature operating environment. However, when the projector is used for a long time, the liquid crystal panels 3R, 3G, and 2B are in a temperature rising state (high temperature state) for a long time, and the liquid crystal molecules are driven for image display. Arise.

図4は液晶パネルの断面図、図5は液晶パネルをガラス基板102側から見た図である。図4及び図5に示すように、液晶層105の内部やその周辺の有機物質であるシール材料、第1の配向膜104,第2の配向膜106及び電極層103,107等の界面付近には、荷電性粒子113が存在する。この荷電性粒子113は、上記長期間使用によって、液晶層105と反射画素電極層107側の第2の配向膜106との界面に沿って液晶分子のダイレクタ方向(第1の方向)に進み、有効表示領域112の第2の配向膜106側の対角領域に堆積する。ここでの荷電性粒子113の電荷は、負の符号の電荷である。   4 is a cross-sectional view of the liquid crystal panel, and FIG. 5 is a view of the liquid crystal panel as viewed from the glass substrate 102 side. As shown in FIGS. 4 and 5, the sealing material which is an organic substance in and around the liquid crystal layer 105, the interface between the first alignment film 104, the second alignment film 106, the electrode layers 103 and 107, etc. Are charged particles 113. The charged particles 113 travel in the director direction of the liquid crystal molecules (first direction) along the interface between the liquid crystal layer 105 and the second alignment film 106 on the reflective pixel electrode layer 107 side by the long-term use. The effective display area 112 is deposited in a diagonal area on the second alignment film 106 side. The charge of the chargeable particles 113 here is a negative sign charge.

そして、上記のように第2の配向膜106と液晶層105との界面に堆積した荷電性粒子113によって、液晶層105に生じる実効電界が変化してしまう。その結果、荷電性粒子が堆積した領域の画像の品位が低下してしまう。   The effective electric field generated in the liquid crystal layer 105 is changed by the charged particles 113 deposited at the interface between the second alignment film 106 and the liquid crystal layer 105 as described above. As a result, the quality of the image of the area where charged particles are deposited is degraded.

本実施例では、このように堆積した荷電性粒子113を第2の配向膜106の界面及び有効表示領域112の対角領域から浮遊させるために、液晶パネルドライバ303によって、電極層103,107への印加電圧の制御(第1の制御)を行う。この印加電圧制御は、光源301が消灯されている状態であって、電極層103,107に第1及び第2の電位が与えられていない状態にて行われる。   In this embodiment, in order to float the charged particles 113 deposited in this way from the interface of the second alignment film 106 and the diagonal region of the effective display region 112, the liquid crystal panel driver 303 moves the electrode layers 103 and 107. The applied voltage is controlled (first control). This applied voltage control is performed in a state where the light source 301 is turned off and the first and second potentials are not applied to the electrode layers 103 and 107.

第1の制御では、図6に示すように、堆積した荷電性粒子113を液晶層105の内部に浮遊させるために、透明電極膜103に正の電圧(第5の電位)を、反射画素電極層107に負の電圧(第6の電位)を印加する。   In the first control, as shown in FIG. 6, in order to float the deposited charged particles 113 inside the liquid crystal layer 105, a positive voltage (fifth potential) is applied to the transparent electrode film 103 to reflect pixel electrodes. A negative voltage (sixth potential) is applied to the layer 107.

図7には、第1の制御において、両電極層103,107に対する印加電圧V103a,V107aを示す。反射画素電極層107への印加電圧(第6の電位)V107aは、透明電極膜103への印加電圧(第5の電位)V103aに対して負の電圧である。印加電圧V103a,V107aは、時間に経過によって変化しない一定の直流電圧である。ただし、ここにいう一定の電圧とは、全く変動がない電圧だけでなく、電源電圧の変動や制御誤差等によって同一電圧とみなせる範囲でのみ変動する電圧も含む。このことは、後述する他の実施例でも同じである。   FIG. 7 shows applied voltages V103a and V107a for both electrode layers 103 and 107 in the first control. The applied voltage (sixth potential) V107a to the reflective pixel electrode layer 107 is a negative voltage with respect to the applied voltage (fifth potential) V103a to the transparent electrode film 103. The applied voltages V103a and V107a are constant DC voltages that do not change with time. However, the constant voltage mentioned here includes not only a voltage that does not vary at all, but also a voltage that varies only within a range that can be regarded as the same voltage due to a variation in power supply voltage, a control error, or the like. This is the same in other embodiments described later.

これにより、液晶層105には、周期的に正と負に変化しない負の直流電界が発生する。   As a result, a negative DC electric field that does not periodically change between positive and negative is generated in the liquid crystal layer 105.

なお、周期的に正と負に変化しないように液晶層105に直流電界を印加する範囲内において、その直流電界の強さは変動しても構わない。すなわち、両電極層103,107に与える電圧(電位)は、液晶層105に生じる電界の符号が変化しない限り変化してもよい。   Note that the strength of the DC electric field may vary within a range in which the DC electric field is applied to the liquid crystal layer 105 so as not to periodically change between positive and negative. That is, the voltage (potential) applied to both electrode layers 103 and 107 may change as long as the sign of the electric field generated in the liquid crystal layer 105 does not change.

また、ここでの透明電極膜103及び反射画素電極層107に印加される電圧はそれぞれ、液晶層105の面内方向、すなわち厚さ方向に対して直交する方向(液晶パネルの表示面内方向又は変調面内方向とも言える)において同じ(均一)である。   The voltages applied to the transparent electrode film 103 and the reflective pixel electrode layer 107 here are in the in-plane direction of the liquid crystal layer 105, that is, the direction orthogonal to the thickness direction (in the in-plane direction of the liquid crystal panel or The same (uniform) in the modulation in-plane direction).

このように、液晶パネルドライバ303は、液晶層105に生じる電界の符号が一定(正又は負のまま)となり、かつ液晶層105の面内方向において同じ電位をそれぞれの電極層103,107に与える第1の制御を行う。両電極層103,107に印加される電圧の差(電位差)は、例えば1.0Vから2.0Vの電位差である。   As described above, the liquid crystal panel driver 303 applies the same potential to the respective electrode layers 103 and 107 in the in-plane direction of the liquid crystal layer 105 with the sign of the electric field generated in the liquid crystal layer 105 being constant (positive or negative). The first control is performed. The voltage difference (potential difference) applied to both electrode layers 103 and 107 is, for example, a potential difference of 1.0 V to 2.0 V.

液晶パネルドライバ303は、このような両電極層103,107に対する電圧印加(第1の制御)を、光源301が消灯されている状態において第1の所定時間(例えば、1秒間)の間行う。   The liquid crystal panel driver 303 performs such voltage application (first control) to both the electrode layers 103 and 107 for a first predetermined time (for example, 1 second) in a state where the light source 301 is turned off.

これにより、図8のように液晶層105と第2の配向膜106の界面に付着して堆積した負の荷電性粒子113は、反射画素電極層107に印加された負の電圧に対するクーロン力による反発力によって、該界面から解離して液晶層105の内部に浮遊していく。   Thereby, the negatively charged particles 113 deposited and deposited on the interface between the liquid crystal layer 105 and the second alignment film 106 as shown in FIG. 8 are caused by the Coulomb force with respect to the negative voltage applied to the reflective pixel electrode layer 107. The repulsive force dissociates from the interface and floats inside the liquid crystal layer 105.

ここで、第1の所定時間とは、上記堆積した荷電性粒子113の大部分(例えば、70%以上)又は全てが、第2の配向膜106の界面から離れて、液晶層105の内部に浮遊するまでの時間である。   Here, the first predetermined time means that most (for example, 70% or more) or all of the deposited charged particles 113 are separated from the interface of the second alignment film 106 and enter the liquid crystal layer 105. It is the time to float.

また、上記のように、液晶層105との界面に荷電性粒子113が堆積する第2の配向膜側の反射画素電極層107に印加される電圧の符号は、該荷電性粒子113の符号と同じ負である。   In addition, as described above, the sign of the voltage applied to the reflective pixel electrode layer 107 on the second alignment film side where the charged particles 113 are deposited on the interface with the liquid crystal layer 105 is the sign of the charged particles 113. Same negative.

ここで、反射画素電極層107に印加する電圧は必ずしもグランドレベルを基準とした場合の負の電圧でなくてもよい。具体的には、反射画素電極層107に印加する電圧と透明電極膜103に印加する電圧とを比較したときに、反射画素電極層107に印加する電圧が透明電極膜103に印加する電圧よりも低ければよい。この場合も、本実施例では、反射画素電極層107に印加する電圧が負であるという。そして、この条件を満足する限り、反射画素電極層107に印加する電圧と透明電極膜103に印加する電圧との両者をグランドレベルを基準とした正の電圧にしてもよいし、両者をグランドレベルを基準とした負の電圧にしてもよい。   Here, the voltage applied to the reflective pixel electrode layer 107 is not necessarily a negative voltage with respect to the ground level. Specifically, when the voltage applied to the reflective pixel electrode layer 107 and the voltage applied to the transparent electrode film 103 are compared, the voltage applied to the reflective pixel electrode layer 107 is higher than the voltage applied to the transparent electrode film 103. It should be low. Also in this case, in this embodiment, the voltage applied to the reflective pixel electrode layer 107 is negative. As long as this condition is satisfied, both the voltage applied to the reflective pixel electrode layer 107 and the voltage applied to the transparent electrode film 103 may be positive voltages with reference to the ground level, or both may be set to the ground level. It may be a negative voltage with reference to.

次に本実施例では、光源301が消灯されている状態において、荷電性粒子113が堆積した対角方向とは異なる対角方向に荷電性粒子113を引き寄せて拡散(移動)させるように両電極層103,107への印加電圧の制御(第2の制御)を行う。   Next, in the present embodiment, in a state where the light source 301 is turned off, both electrodes are attracted and diffused (moved) in a diagonal direction different from the diagonal direction in which the charged particles 113 are deposited. Control of the voltage applied to the layers 103 and 107 (second control) is performed.

具体的には、透明電極膜103と反射画素電極層107に、液晶層105の面内方向においてこれらに印加される電圧の差(以下、電極間電位差という)が変化するように、すなわち分布を持つように電圧を印加する。より具体的には、液晶層105内の荷電性粒子がより多く堆積する領域に対して、より大きい電極間電位差が生ずるように透明電極膜103と反射画素電極層107への印加電圧が制御される。   Specifically, the distribution is changed so that the difference in voltage applied to the transparent electrode film 103 and the reflective pixel electrode layer 107 in the in-plane direction of the liquid crystal layer 105 (hereinafter referred to as an interelectrode potential difference) changes. Apply voltage to hold. More specifically, the voltage applied to the transparent electrode film 103 and the reflective pixel electrode layer 107 is controlled so that a larger interelectrode potential difference is generated in a region where more charged particles in the liquid crystal layer 105 are deposited. The

つまり、液晶パネルドライバ303は、液晶層105に生じる電界の符号を一定とし、かつ液晶層105の面内方向において差が変化する第3及び第4の電位を透明電極膜103と反射画素電極層107に与える第2の制御を行う。本実施例では、このような印加電圧制御(第2の制御)を、第2の所定時間の間行う。   In other words, the liquid crystal panel driver 303 sets the third and fourth potentials, in which the sign of the electric field generated in the liquid crystal layer 105 is constant and the difference in the in-plane direction of the liquid crystal layer 105 changes, to the transparent electrode film 103 and the reflective pixel electrode layer. Second control given to 107 is performed. In this embodiment, such applied voltage control (second control) is performed for a second predetermined time.

図9には、第2の制御において、反射画素電極層107に印加する有効表示領域112内での電圧(第3の電位)の分布を示す。印加電圧が大きい領域122を明るく(白色で)示し、印加電圧が小さくなるにつれて暗くなる(グレーとなる)領域123として示し、印加電圧が0の領域124を黒で示している。また、125は、有効表示領域112に対応する反射画素電極層107の画素有効領域である。   FIG. 9 shows the distribution of voltage (third potential) in the effective display area 112 applied to the reflective pixel electrode layer 107 in the second control. A region 122 where the applied voltage is high is shown bright (in white), is shown as a region 123 that becomes dark (becomes gray) as the applied voltage is reduced, and a region 124 where the applied voltage is 0 is shown in black. Reference numeral 125 denotes a pixel effective area of the reflective pixel electrode layer 107 corresponding to the effective display area 112.

図9から分かるように、荷電性粒子113が堆積する対角方向(液晶分子のプレチルト方向110,111に平行な方向)Aにおいては電極間電位差を一定とし、対角方向Aでの対角線上及びその近傍の領域124での電極間電位差を0とする。一方、もう1つの対角方向B、すなわち対角方向Aとは異なる対角方向においては、電極間電位差の変化を大きくし、対角領域に近いほど電極間電位差を高くする。   As can be seen from FIG. 9, in the diagonal direction A (the direction parallel to the pretilt directions 110 and 111 of the liquid crystal molecules) A in which the charged particles 113 are deposited, the potential difference between the electrodes is constant, and on the diagonal line in the diagonal direction A The potential difference between the electrodes in the region 124 in the vicinity thereof is set to zero. On the other hand, in another diagonal direction B, that is, a diagonal direction different from the diagonal direction A, the change in the interelectrode potential difference is increased, and the closer to the diagonal region, the higher the interelectrode potential difference.

領域122は最も荷電性粒子113が堆積する領域であり、第1の堆積領域に相当する。また、領域123及び領域124は、領域122に対する第2の堆積領域に相当する。さらに、領域123と領域124との間では、それぞれが第1の堆積領域と第2の堆積領域に相当する。   The region 122 is a region where the charged particles 113 are most deposited, and corresponds to a first deposition region. Further, the region 123 and the region 124 correspond to a second deposition region with respect to the region 122. Further, each of the region 123 and the region 124 corresponds to a first deposition region and a second deposition region.

本実施例では、図11〜図13に示すように両電極層103,107への印加電圧(第3及び第4の電位)を設定する。   In the present embodiment, as shown in FIGS. 11 to 13, applied voltages (third and fourth potentials) to both electrode layers 103 and 107 are set.

図11は、図9中の領域124での印加電圧を示す。透明電極膜103への印加電圧(第3の電位)V103bと反射画素電極層107への印加電圧(第4の電位)V107bはともに、時間の経過によって変化しない一定の直流電圧である。また、両印加電圧V103b,V107bは一致しており、電極間電位差は0となる。   FIG. 11 shows the applied voltage in the region 124 in FIG. The applied voltage (third potential) V103b to the transparent electrode film 103 and the applied voltage (fourth potential) V107b to the reflective pixel electrode layer 107 are both constant DC voltages that do not change over time. Further, the applied voltages V103b and V107b are the same, and the potential difference between the electrodes is zero.

なお、一致するとは、完全に一致する場合だけでなく、制御誤差等によって一致しているとみなせる範囲でのみ差がある場合も含む。このことは、後述する他の実施例でも同じである。   Note that the term “match” includes not only a case where there is a complete match, but also a case where there is a difference only within a range that can be regarded as a match due to a control error or the like. This is the same in other embodiments described later.

また、図12は、図9中の領域122での印加電圧を示す。反射画素電極層107への印加電圧(第4の電位)V107bは交流電圧であり、該交流電圧の最小値と透明電極膜103への印加電圧(第3の電位)V103bとが一致している。透明電極膜103への印加電圧V103bは、直流電圧である。   FIG. 12 shows the applied voltage in the region 122 in FIG. The applied voltage (fourth potential) V107b to the reflective pixel electrode layer 107 is an alternating voltage, and the minimum value of the alternating voltage matches the applied voltage (third potential) V103b to the transparent electrode film 103. . The applied voltage V103b to the transparent electrode film 103 is a DC voltage.

このような印加電圧制御は、反射画素電極層107に、該反射画素電極層107への印加電圧V107bの時間積分値(図中に点線で示す)に相当する正の直流電圧を印加することと等価である。   In such applied voltage control, a positive DC voltage corresponding to a time integral value (indicated by a dotted line in the figure) of the voltage V107b applied to the reflective pixel electrode layer 107 is applied to the reflective pixel electrode layer 107. Is equivalent.

図13は、図9中の領域123での印加電圧を示している。領域122と同様に、反射画素電極層107への印加電圧(第4の電位)V107bは交流電圧であり、該交流電圧の最小値と透明電極膜103への印加電圧(第3の電位)103bとが一致している。透明電極膜103への印加電圧V103bは、直流電圧である。ただし、反射画素電極層107に印加される交流電圧の最大値は、領域122で反射画素電極層107に印加される交流電圧の最大値よりも低い。   FIG. 13 shows the applied voltage in the region 123 in FIG. Similar to the region 122, the applied voltage (fourth potential) V107b to the reflective pixel electrode layer 107 is an alternating voltage, and the minimum value of the alternating voltage and the applied voltage (third potential) 103b to the transparent electrode film 103 are used. And are consistent. The applied voltage V103b to the transparent electrode film 103 is a DC voltage. However, the maximum value of the AC voltage applied to the reflective pixel electrode layer 107 is lower than the maximum value of the AC voltage applied to the reflective pixel electrode layer 107 in the region 122.

このような印加電圧制御は、反射画素電極層107に、反射画素電極層107への印加電圧V107bの時間積分値(図中に点線で示す)に相当する正の直流電圧を印加することと等価である。   Such applied voltage control is equivalent to applying to the reflective pixel electrode layer 107 a positive DC voltage corresponding to the time integral value (indicated by a dotted line in the figure) of the applied voltage V107b to the reflective pixel electrode layer 107. It is.

この結果、領域122には、領域123の電極間電位差120″よりも大きい電極間電位差120′が与えられ、より高い直流電圧が印加されることになる。   As a result, an interelectrode potential difference 120 ′ larger than the interelectrode potential difference 120 ″ in the region 123 is given to the region 122, and a higher DC voltage is applied.

本実施例では、対角方向Bでの最大電極間電位差を2Vとし、画素電極層107に印加する交流電圧の周波数を、NTSC方式では120Hz、PAL方式では100Hzとする。また、第2の所定時間は、対角方向Aにおいて堆積した荷電性粒子113の大部分(例えば、70%)又は全てが、対角方向Bに拡散するまでの時間であり、例えば、1秒間である。   In this embodiment, the maximum inter-electrode potential difference in the diagonal direction B is 2 V, and the frequency of the AC voltage applied to the pixel electrode layer 107 is 120 Hz in the NTSC system and 100 Hz in the PAL system. The second predetermined time is a time until most (for example, 70%) or all of the charged particles 113 deposited in the diagonal direction A diffuse in the diagonal direction B, for example, 1 second. It is.

図14には、液晶パネルの断面構造を示している。この図には、上記領域122,123,124のうち液晶層105の印加電圧が0である領域124を除く領域122,123で液晶層105に印加される電圧の符号を示す。上述したように、反射画素電極層107の印加電圧V107bは、透明電極膜103の印加電圧V103bに対して正の電圧であり、これにより液晶層105にも周期的に正と負に変化しない正の直流電界が生じる。   FIG. 14 shows a cross-sectional structure of the liquid crystal panel. This figure shows the sign of the voltage applied to the liquid crystal layer 105 in the regions 122 and 123 excluding the region 124 where the applied voltage of the liquid crystal layer 105 is 0 among the regions 122, 123 and 124. As described above, the applied voltage V107b of the reflective pixel electrode layer 107 is a positive voltage with respect to the applied voltage V103b of the transparent electrode film 103. Accordingly, the liquid crystal layer 105 does not periodically change between positive and negative. A direct current electric field is generated.

液晶層105との界面に荷電性粒子113が堆積する第2の配向膜側の反射画素電極層107に印加される電圧の符号は、該荷電性粒子113の符号とは異なる正である。また、反射画素電極層107への印加電圧V107bは、荷電性粒子113が堆積する対角方向Aとは異なる対角方向Bにおける対角領域に向かって高くなる。   The sign of the voltage applied to the reflective pixel electrode layer 107 on the second alignment film side where the charged particles 113 are deposited at the interface with the liquid crystal layer 105 is positive, which is different from the sign of the charged particles 113. In addition, the voltage V107b applied to the reflective pixel electrode layer 107 increases toward a diagonal region in a diagonal direction B different from the diagonal direction A in which the charged particles 113 are deposited.

このため、第2の配向膜106の界面における対角方向Aに堆積した負の荷電性粒子113は、図15に示すように、クーロン力により対角方向Bに引き寄せられ、液晶層105の内部で拡散する。   For this reason, the negatively charged particles 113 deposited in the diagonal direction A at the interface of the second alignment film 106 are attracted in the diagonal direction B by the Coulomb force as shown in FIG. Spread with.

このように、前述した第1の制御に引き続いて第2の制御を行うことにより、対角方向Aにおいて堆積した荷電性粒子113を液晶層105内に浮遊させた後、対角方向Bに拡散させることができる。したがって、荷電性粒子113の堆積の影響による画像の品位の低下を抑制することができる。   In this way, by performing the second control subsequent to the first control described above, the charged particles 113 deposited in the diagonal direction A are suspended in the liquid crystal layer 105 and then diffused in the diagonal direction B. Can be made. Therefore, it is possible to suppress the deterioration of the image quality due to the influence of the accumulation of the charged particles 113.

この第2の制御においても、反射画素電極層107に印加する電圧は必ずしもグランドレベルを基準とした場合の正の電圧でなくてもよい。具体的には、反射画素電極層107に印加する電圧と透明電極膜103に印加する電圧とを比較したときに、反射画素電極層107に印加する電圧が透明電極膜103に印加する電圧よりも高ければよい。この場合も、本実施例では、反射画素電極層107に印加する電圧が正であるという。そして、この条件を満足する限り、反射画素電極層107に印加する電圧と透明電極膜103に印加する電圧との両者をグランドレベルを基準とした正の電圧にしてもよいし、両者をグランドレベルを基準とした負の電圧にしてもよい。このことは、後述する他の実施例でも同じである。   Also in the second control, the voltage applied to the reflective pixel electrode layer 107 does not necessarily have to be a positive voltage with respect to the ground level. Specifically, when the voltage applied to the reflective pixel electrode layer 107 and the voltage applied to the transparent electrode film 103 are compared, the voltage applied to the reflective pixel electrode layer 107 is higher than the voltage applied to the transparent electrode film 103. It should be high. Also in this case, in this embodiment, the voltage applied to the reflective pixel electrode layer 107 is positive. As long as this condition is satisfied, both the voltage applied to the reflective pixel electrode layer 107 and the voltage applied to the transparent electrode film 103 may be positive voltages with reference to the ground level, or both may be set to the ground level. It may be a negative voltage with reference to. This is the same in other embodiments described later.

また、本実施例では、液晶層105と第2の配向膜106との界面に堆積する負の荷電性粒子113を界面から解離させる場合について説明したが、液晶層105と第1の配向膜104との界面には正の荷電性粒子が堆積する可能性がある。この場合も、上記と同様の印加電圧制御を行うことで、荷電性粒子を界面から解離させて浮遊させ、さらに特定の対角方向に堆積した荷電性粒子を他の対角方向に拡散させることができる。この場合、液晶層105との界面に正の荷電性粒子が堆積する第1の配向膜104側の透明電極膜103に印加される電圧の符号は、荷電性粒子の符号と同じ正とするとよい。   In this embodiment, the case where the negatively charged particles 113 deposited at the interface between the liquid crystal layer 105 and the second alignment film 106 are dissociated from the interface has been described. However, the liquid crystal layer 105 and the first alignment film 104 are separated. There is a possibility that positively charged particles are deposited on the interface. In this case as well, by controlling the applied voltage in the same manner as above, the charged particles are dissociated from the interface and floated, and the charged particles deposited in a specific diagonal direction are diffused in other diagonal directions. Can do. In this case, the sign of the voltage applied to the transparent electrode film 103 on the first alignment film 104 side on which positive charged particles are deposited at the interface with the liquid crystal layer 105 may be the same as the sign of the charged particles. .

次に、図1に示した液晶パネルドライバ303の内部構成を図19に示す。液晶パネルドライバ303に入力された映像信号は、コントラスト調整回路201でコントラストの調整が行われる。コントラスト調整が行われた映像信号に対して、ガンマ補正回路202で、液晶パネル3R,3G,3Bの印加電圧−反射率(又は透過率)特性に応じた補正が行われる。ガンマ補正回路202の出力信号は、セレクタ203を経てデータ並び替え回路204に入力される。データ並び替え回路204では、液晶パネル3R,3G,3Bに表示するためのデータの並び替えが行われる。   Next, FIG. 19 shows an internal configuration of the liquid crystal panel driver 303 shown in FIG. The contrast adjustment circuit 201 adjusts the contrast of the video signal input to the liquid crystal panel driver 303. The video signal subjected to contrast adjustment is corrected by the gamma correction circuit 202 according to the applied voltage-reflectance (or transmittance) characteristics of the liquid crystal panels 3R, 3G, 3B. The output signal of the gamma correction circuit 202 is input to the data rearrangement circuit 204 through the selector 203. The data rearrangement circuit 204 rearranges data for display on the liquid crystal panels 3R, 3G, and 3B.

データ並び替え回路204の出力は、D/A変換器205でアナログ信号に変換された後、液晶パネル3R,3G,3Bに入力される。   The output of the data rearrangement circuit 204 is converted into an analog signal by the D / A converter 205 and then input to the liquid crystal panels 3R, 3G, 3B.

水平同期信号(Hsync)、垂直同期信号(Vsync)は、液晶パネルドライバ303内のタイミング信号生成回路(TG)209に入力される。TG209では、Hsync及びVsyncに基づいて液晶パネル3R,3G,3Bを駆動するのに必要な信号を生成する。   The horizontal synchronization signal (Hsync) and the vertical synchronization signal (Vsync) are input to the timing signal generation circuit (TG) 209 in the liquid crystal panel driver 303. The TG 209 generates signals necessary for driving the liquid crystal panels 3R, 3G, and 3B based on Hsync and Vsync.

また、中央演算回路(CPU)207は、液晶パネルドライバ303内の各回路に対して各種パラメータを設定する。CPU207の出力は、インターフェイス回路208で各回路が読み込むのに適したフォーマットに変換され、データバス210を通じてコントラスト調整回路201、ガンマ補正回路202、データ並び替え回路204及びTG209に入力される。   The central processing circuit (CPU) 207 sets various parameters for each circuit in the liquid crystal panel driver 303. The output of the CPU 207 is converted into a format suitable for reading by each circuit by the interface circuit 208, and is input to the contrast adjustment circuit 201, the gamma correction circuit 202, the data rearrangement circuit 204, and the TG 209 through the data bus 210.

直流パターン発生回路211は、図6及び図7に示した荷電性粒子を浮遊させる第1の制御を行うための印加直流電界に対応した印加電圧パターン(均一パターン)を出力する。この直流パターン発生回路211からの出力は、セレクタ203に入力される。   The DC pattern generation circuit 211 outputs an applied voltage pattern (uniform pattern) corresponding to the applied DC electric field for performing the first control for floating the charged particles shown in FIGS. 6 and 7. The output from the DC pattern generation circuit 211 is input to the selector 203.

対角パターン発生回路206は、図9及び図11〜図14に示した荷電性粒子を拡散させる第2の制御を行うための印加電圧分布に対応した印加電圧パターン(対角パターン)を出力する。この対角パターン発生回路206からの出力は、セレクタ203に入力される。   The diagonal pattern generation circuit 206 outputs an applied voltage pattern (diagonal pattern) corresponding to the applied voltage distribution for performing the second control for diffusing the charged particles shown in FIGS. 9 and 11 to 14. . The output from the diagonal pattern generation circuit 206 is input to the selector 203.

セレクタ203は、CPU207からの指示に応じて、直流パターン発生回路211の出力と対角パターン発生回路206の出力とガンマ補正回路202の出力のうち1つを選択する。   The selector 203 selects one of the output of the direct current pattern generation circuit 211, the output of the diagonal pattern generation circuit 206, and the output of the gamma correction circuit 202 in accordance with an instruction from the CPU 207.

対角パターン発生回路206からの対角パターンに従って電極層103,107に電圧が印加されると、各液晶パネルには、該対角パターンに対応して対角方向Bに沿って明るさが変化する画像(対角パターン画像)が形成される。また、直流パターン発生回路211からの均一パターンに従って電極層103,107に電圧が印加されると、各液晶パネルには該均一パターンに対応して全画面において均一な明るさの画像が形成される。このうち対角パターン画像が光拡散スクリーン313に投射されると、観察者に不自然なパターンを有する画像を見せてしまうことになる。このため、少なくとも第2の制御は、このような不自然な画像を見せないように行う必要がある。   When a voltage is applied to the electrode layers 103 and 107 according to the diagonal pattern from the diagonal pattern generation circuit 206, the brightness of each liquid crystal panel changes along the diagonal direction B corresponding to the diagonal pattern. Image (diagonal pattern image) is formed. Further, when a voltage is applied to the electrode layers 103 and 107 according to the uniform pattern from the DC pattern generation circuit 211, an image having uniform brightness is formed on each liquid crystal panel corresponding to the uniform pattern on the entire screen. . When a diagonal pattern image is projected onto the light diffusion screen 313, an image having an unnatural pattern is shown to the observer. Therefore, at least the second control needs to be performed so as not to show such an unnatural image.

光源301及び液晶パネル3R,3G,3Bへの電源供給のオン/オフ制御と、第1及び第2の制御を含む液晶パネル3R,3G,3Bへの印加電圧の制御は、CPU207によって図20に示すフローチャートに従って行われる。   The on / off control of power supply to the light source 301 and the liquid crystal panels 3R, 3G, 3B and the control of the voltage applied to the liquid crystal panels 3R, 3G, 3B including the first and second controls are shown in FIG. This is performed according to the flowchart shown.

図20において、ステップ(図にはSと略記する)401では、CPU207は、電源スイッチ320がオン操作(投入操作)されたか否かを判定する。電源スイッチ320がオン操作されていない場合は本ステップを繰り返し、電源スイッチ320がオン操作された場合はステップ402に進む。   20, in step (abbreviated as S in the figure) 401, the CPU 207 determines whether or not the power switch 320 has been turned on (turned on). If the power switch 320 is not turned on, this step is repeated, and if the power switch 320 is turned on, the process proceeds to step 402.

ステップ402では、CPU207は、電源スイッチ320のオン操作に応じて電源制御部302に光源点灯指令信号を出力する。電源制御部302は、光源(ランプ)301に対する電源供給を開始して光源301を点灯させる。   In step 402, the CPU 207 outputs a light source lighting command signal to the power control unit 302 in response to an ON operation of the power switch 320. The power control unit 302 starts power supply to the light source (lamp) 301 and turns on the light source 301.

次に、ステップ403では、CPU207は、電源制御部302にパネル駆動指令信号を出力し、液晶パネル3R,3G,3Bへの電源供給を開始させる。また、CPU207は、セレクタ203にガンマ補正回路202の出力を選択させる。これにより、液晶パネル3R,3G,3Bによる光変調動作が開始され、通常の画像表示が行われる。   Next, in step 403, the CPU 207 outputs a panel drive command signal to the power control unit 302 to start power supply to the liquid crystal panels 3R, 3G, 3B. Further, the CPU 207 causes the selector 203 to select the output of the gamma correction circuit 202. Thereby, the light modulation operation by the liquid crystal panels 3R, 3G, 3B is started, and normal image display is performed.

ステップ404では、CPU207は、電源スイッチ320がオフ操作(遮断操作)されたか否かを判定する。電源スイッチ320がオフ操作されていない場合はステップ403に戻り、画像表示を続ける。一方、電源スイッチ320がオフ操作された場合は、ステップ405に進む。   In step 404, the CPU 207 determines whether or not the power switch 320 has been turned off (shut-off operation). If the power switch 320 is not turned off, the process returns to step 403 to continue image display. On the other hand, if the power switch 320 is turned off, the process proceeds to step 405.

ステップ405では、CPU207は、電源スイッチ320のオフ操作に応じて、電源制御部302に対して光源消灯指令信号を出力する。光源消灯指令信号を受けた電源制御部302は、光源301への電源供給を停止させて光源301を消灯させる。   In step 405, the CPU 207 outputs a light source extinguishing command signal to the power control unit 302 in response to the turning-off operation of the power switch 320. Receiving the light source turn-off command signal, the power control unit 302 stops the power supply to the light source 301 and turns off the light source 301.

次に、ステップ406aにおいて、CPU207は、セレクタ203に直流パターン発生回路211の出力を選択させ、直流パターン発生回路211から出力された均一パターンに従った電位(第5及び第6の電位)を電極層103,107に印加させる。これにより、液晶層105内で堆積した荷電性粒子113を液晶層105内に浮遊させるための第1の制御(直流電界印加)が開始される。また、CPU207は、第1の所定時間の計測を開始する。   Next, in step 406a, the CPU 207 causes the selector 203 to select the output of the DC pattern generation circuit 211, and sets the potentials (fifth and sixth potentials) according to the uniform pattern output from the DC pattern generation circuit 211 to the electrodes. Applied to the layers 103 and 107. Thereby, first control (DC electric field application) for floating the charged particles 113 deposited in the liquid crystal layer 105 in the liquid crystal layer 105 is started. In addition, the CPU 207 starts measuring the first predetermined time.

ステップ406bにおいて、CPU207は、第1の所定時間が経過したか否かを判定する。第1の所定時間が経過していない場合は、ステップ406aに戻る。一方、第1の所定時間が経過した場合は、ステップ407に進む。   In step 406b, the CPU 207 determines whether or not a first predetermined time has elapsed. If the first predetermined time has not elapsed, the process returns to step 406a. On the other hand, if the first predetermined time has elapsed, the process proceeds to step 407.

ステップ407では、CPU207は、セレクタ203に対角パターン発生回路206の出力を選択させ、対角パターン発生回路206から出力された対角パターンに従った電位(第3及び第4の電位)を電極層103,107に印加させる。これにより、荷電性粒子を液晶層105内で拡散させるための第2の制御が開始される。また、CPU207は、第2の所定時間の計測を開始する。   In step 407, the CPU 207 causes the selector 203 to select the output of the diagonal pattern generation circuit 206, and sets the potentials (third and fourth potentials) according to the diagonal pattern output from the diagonal pattern generation circuit 206 as electrodes. Applied to the layers 103 and 107. Thereby, the second control for diffusing the charged particles in the liquid crystal layer 105 is started. Further, the CPU 207 starts measuring the second predetermined time.

ステップ408では、CPU207は、第2の所定時間が経過したか否かを判定する。第2の所定時間が経過していない場合は、ステップ407に戻る。一方、第2の所定時間が経過した場合は、ステップ409に進む。   In step 408, the CPU 207 determines whether or not a second predetermined time has elapsed. If the second predetermined time has not elapsed, the process returns to step 407. On the other hand, if the second predetermined time has elapsed, the process proceeds to step 409.

ステップ409では、CPU207は、対角パターン発生回路206からの出力を停止(消去)させる。そして、ステップ410では、CPU207は、電源制御部302にパネル停止指令信号を出力し、液晶パネル3R,3G,3Bへの電源供給を停止させる。これにより、プロジェクタの電源オフ制御が終了する。   In step 409, the CPU 207 stops (erase) the output from the diagonal pattern generation circuit 206. In step 410, the CPU 207 outputs a panel stop command signal to the power control unit 302 to stop the power supply to the liquid crystal panels 3R, 3G, 3B. Thereby, the power-off control of the projector is completed.

このように本実施例では、電源スイッチ320がオフ操作されたことに応じて、まず光源301を消灯させる。そして、その後に液晶層と配向膜との界面に堆積した荷電性粒子を強制的に該界面から解離させ、液晶層内にて拡散させるための第1及び第2の制御を順次行う。これにより、荷電性粒子を拡散させるための第2の制御によって液晶パネルに現れる対角パターンに対応する不自然な画像を観察者に見せることなく、荷電性粒子の堆積による表示輝度不良を解消することができる。すなわち、荷電性粒子の堆積の影響による画像の品位の低下を抑制することができる。   Thus, in this embodiment, the light source 301 is first turned off in response to the power switch 320 being turned off. Then, first and second controls for sequentially dissociating the charged particles deposited at the interface between the liquid crystal layer and the alignment film from the interface and diffusing in the liquid crystal layer are sequentially performed. Thereby, the display brightness defect due to the accumulation of the charged particles is eliminated without showing the viewer an unnatural image corresponding to the diagonal pattern appearing on the liquid crystal panel by the second control for diffusing the charged particles. be able to. In other words, it is possible to suppress degradation of image quality due to the influence of the accumulation of charged particles.

なお、本実施例では、光源301を消灯させた後において、第2の制御を行う前に第1の制御を行う場合について説明した。しかし、第1の制御中には、第2の制御中のような対角パターン画像は現れず、均一な画像が現れるだけである。このため、第1の制御を、光源301を消灯させる前や点灯状態から消灯状態への移行中に行ってもよい。   In the present embodiment, the case where the first control is performed after the light source 301 is turned off and before the second control is performed has been described. However, during the first control, the diagonal pattern image as in the second control does not appear, and only a uniform image appears. For this reason, the first control may be performed before the light source 301 is turned off or during the transition from the lit state to the unlit state.

また、図19には、CPU207が液晶パネルドライバ303内に設けられた例を示したが、CPUを液晶パネルドライバの外に設け、CPUが液晶パネルドライバや電源制御部を制御するようにしてもよい。   FIG. 19 shows an example in which the CPU 207 is provided in the liquid crystal panel driver 303. However, the CPU may be provided outside the liquid crystal panel driver so that the CPU controls the liquid crystal panel driver and the power control unit. Good.

次に、本発明の実施例2について説明する。なお、本実施例において、実施例1と同じ又は同様な機能を有する構成要素については実施例1と同符号を付す。   Next, a second embodiment of the present invention will be described. In this embodiment, components having the same or similar functions as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment.

本実施例でも、実施例1と同様に、光源301が消灯された状態において、液晶層105に生じる電界の符号が一定となり、かつ液晶層105の面内方向において同じ電位をそれぞれの電極層103,107に与える第1の制御を行う。そしてその後、液晶層105に生じる電界の符号を一定とし、かつ液晶層105の面内方向において差が変化する第3及び第4の電位を電極層103,107に与える第2の制御を行う。   Also in this embodiment, as in Embodiment 1, the sign of the electric field generated in the liquid crystal layer 105 is constant when the light source 301 is turned off, and the same potential is applied to each electrode layer 103 in the in-plane direction of the liquid crystal layer 105. , 107 is subjected to a first control. After that, second control is performed in which the sign of the electric field generated in the liquid crystal layer 105 is made constant, and third and fourth potentials whose difference changes in the in-plane direction of the liquid crystal layer 105 are applied to the electrode layers 103 and 107.

ただし、本実施例では、第2の制御において反射画素電極層107に直流電圧を印加する点で実施例1と異なる。   However, the present embodiment is different from the first embodiment in that a DC voltage is applied to the reflective pixel electrode layer 107 in the second control.

本実施例における第2の制御において透明電極膜103及び反射画素電極層107に印加する電圧(第3及び第4の電位)を、図16、図17及び図18に示す。   The voltages (third and fourth potentials) applied to the transparent electrode film 103 and the reflective pixel electrode layer 107 in the second control in this embodiment are shown in FIGS.

図16は、図9中の領域124での印加電圧を示す。透明電極膜103への印加電圧V103bと反射画素電極層107への印加電圧V107bはともに、時間の経過によって変化しない一定の直流電圧である。また、両印加電圧V103b,107bは一致しており、電極間電位差は0となる。   FIG. 16 shows the applied voltage in the region 124 in FIG. The applied voltage V103b to the transparent electrode film 103 and the applied voltage V107b to the reflective pixel electrode layer 107 are both constant DC voltages that do not change over time. Moreover, both applied voltages V103b and 107b are in agreement, and the potential difference between the electrodes is zero.

また、図17は、図9中の領域122での印加電圧を示す。透明電極膜103への印加電圧V103bと反射画素電極層107への印加電圧V107bはともに、時間の経過によって変化しない一定の直流電圧である。反射画素電極層107への印加電圧V107bは、透明電極膜103への印加電圧V103bよりも、電極間電位差120′だけ高く設定される。   FIG. 17 shows the applied voltage in the region 122 in FIG. The applied voltage V103b to the transparent electrode film 103 and the applied voltage V107b to the reflective pixel electrode layer 107 are both constant DC voltages that do not change over time. The applied voltage V107b to the reflective pixel electrode layer 107 is set higher than the applied voltage V103b to the transparent electrode film 103 by the interelectrode potential difference 120 ′.

また、図18は、図9中の領域123での印加電圧を示す。領域122での印加電圧と同様に、透明電極膜103への印加電圧V103bと反射画素電極層107への印加電圧V107bはともに、時間の経過によって変化しない一定の直流電圧である。反射画素電極層107への印加電圧V107bは、透明電極膜103への印加電圧V103bよりも、電極間電位差120″だけ高く設定される。電極間電位差120″は、領域122での電極間電位差120′よりも小さい。   FIG. 18 shows the applied voltage in the region 123 in FIG. Similar to the applied voltage in the region 122, the applied voltage V103b to the transparent electrode film 103 and the applied voltage V107b to the reflective pixel electrode layer 107 are both constant DC voltages that do not change over time. The voltage V107b applied to the reflective pixel electrode layer 107 is set higher than the voltage V103b applied to the transparent electrode film 103 by the interelectrode potential difference 120 ″. The interelectrode potential difference 120 ″ is the interelectrode potential difference 120 in the region 122. Smaller than ′.

この結果、領域122には、領域123の電極間電位差120″よりも大きい電極間電位差120′が与えられ、より高い直流電圧が印加されることになる。   As a result, an interelectrode potential difference 120 ′ larger than the interelectrode potential difference 120 ″ in the region 123 is given to the region 122, and a higher DC voltage is applied.

このように、第2の制御において反射画素電極層107に直流電圧を印加しても、実施例1の図14,15に示したように、対角方向Aにて堆積して第1の制御により浮遊した荷電性粒子113を対角方向Bに引き寄せ、液晶層105内に拡散させることができる。   As described above, even when a DC voltage is applied to the reflective pixel electrode layer 107 in the second control, as shown in FIGS. 14 and 15 of the first embodiment, the first control is deposited in the diagonal direction A. The charged particles 113 suspended by the above can be attracted in the diagonal direction B and diffused into the liquid crystal layer 105.

本実施例では、実施例1のように反射画素電極層107への印加電圧V107bを交流電圧とする場合に比べて、荷電性粒子113を常時クーロン力によって対角方向Bに引き寄せるので、荷電性粒子113の拡散効果をより高めることができる。このため、第2の制御を行う第2の所定時間を短くすることも可能である。   In the present embodiment, as compared with the case where the applied voltage V107b to the reflective pixel electrode layer 107 is an alternating voltage as in the first embodiment, the charged particles 113 are always attracted in the diagonal direction B by the Coulomb force. The diffusion effect of the particles 113 can be further enhanced. For this reason, it is also possible to shorten the 2nd predetermined time which performs 2nd control.

次に、本発明の実施例3について説明する。なお、本実施例において、実施例1と同じ又は同様な機能を有する構成要素については実施例1と同符号を付す。   Next, Embodiment 3 of the present invention will be described. In this embodiment, components having the same or similar functions as those in the first embodiment are denoted by the same reference numerals as those in the first embodiment.

本実施例でも、実施例1と同様に、光源301が消灯された状態において、液晶層105に生じる電界の符号が一定となり、かつ液晶層105の面内方向において同じ電位をそれぞれの電極層103,107に与える第1の制御を行う。そしてその後、液晶層105に生じる電界の符号を一定とし、かつ液晶層105の面内方向において差が変化する第3及び第4の電位を電極層103,107に与える第2の制御を行う。   Also in this embodiment, as in Embodiment 1, the sign of the electric field generated in the liquid crystal layer 105 is constant when the light source 301 is turned off, and the same potential is applied to each electrode layer 103 in the in-plane direction of the liquid crystal layer 105. , 107 is subjected to a first control. After that, second control is performed in which the sign of the electric field generated in the liquid crystal layer 105 is made constant, and third and fourth potentials whose difference changes in the in-plane direction of the liquid crystal layer 105 are applied to the electrode layers 103 and 107.

ただし、本実施例では、第1及び第2の制御を、電源スイッチ320のオン操作に応じて光源301の点灯前に行う点で実施例1と異なる。   However, the present embodiment is different from the first embodiment in that the first and second controls are performed before the light source 301 is turned on according to the ON operation of the power switch 320.

図21のフローチャートには、本実施例におけるCPU207の動作を示す。   The flowchart of FIG. 21 shows the operation of the CPU 207 in this embodiment.

ステップ501では、CPU207は、電源スイッチ320がオン操作(投入操作)されたか否かを判定する。電源スイッチ320がオン操作されていない場合は本ステップを繰り返し、電源スイッチ320がオン操作された場合はステップ502aに進む。   In step 501, the CPU 207 determines whether or not the power switch 320 has been turned on (turned on). When the power switch 320 is not turned on, this step is repeated, and when the power switch 320 is turned on, the process proceeds to step 502a.

ステップ502aでは、CPU207は、電源スイッチ320がオン操作に応じて電源制御部302にパネル駆動指令信号を出力し、液晶パネル3R,3G,3Bへの電源供給を開始させる。また、CPU207は、セレクタ203に直流パターン発生回路211の出力を選択させ、直流パターン発生回路211から出力された均一パターンに従った電位(第5及び第6の電位)を電極層103,107に印加させる。これにより、液晶層105内で堆積した荷電性粒子113を液晶層105内に浮遊させるための第1の制御(直流電界印加)が開始される。また、CPU207は、第1の所定時間の計測を開始する。   In step 502a, the CPU 207 outputs a panel drive command signal to the power control unit 302 in response to the ON operation of the power switch 320, and starts power supply to the liquid crystal panels 3R, 3G, 3B. Further, the CPU 207 causes the selector 203 to select the output of the DC pattern generation circuit 211, and applies potentials (fifth and sixth potentials) according to the uniform pattern output from the DC pattern generation circuit 211 to the electrode layers 103 and 107. Apply. Thereby, first control (DC electric field application) for floating the charged particles 113 deposited in the liquid crystal layer 105 in the liquid crystal layer 105 is started. In addition, the CPU 207 starts measuring the first predetermined time.

ステップ502bでは、CPU207は、第1の所定時間が経過したか否かを判定する。第1の所定時間が経過していない場合は、ステップ502aに戻る。一方、第1の所定時間が経過した場合は、ステップ503に進む。   In step 502b, the CPU 207 determines whether or not a first predetermined time has elapsed. If the first predetermined time has not elapsed, the process returns to step 502a. On the other hand, if the first predetermined time has elapsed, the process proceeds to step 503.

ステップ503では、CPU207は、セレクタ203に対角パターン発生回路206の出力を選択させ、対角パターン発生回路206から出力された対角パターンに従った電位(第3及び第4の電位)を電極層103,107に印加させる。これにより、荷電性粒子を液晶層105内で拡散させるための第2の制御が開始される。   In step 503, the CPU 207 causes the selector 203 to select the output of the diagonal pattern generation circuit 206 and sets the potentials (third and fourth potentials) according to the diagonal pattern output from the diagonal pattern generation circuit 206 to the electrodes. Applied to the layers 103 and 107. Thereby, the second control for diffusing the charged particles in the liquid crystal layer 105 is started.

本ステップで反射画素電極層107に印加する電圧は、実施例1で説明した交流電圧であってもよいし、実施例2で説明した直流電圧であってもよい。また、CPU207は、第2の所定時間の計測を開始する。   The voltage applied to the reflective pixel electrode layer 107 in this step may be the AC voltage described in the first embodiment or the DC voltage described in the second embodiment. Further, the CPU 207 starts measuring the second predetermined time.

ステップ504では、CPU207は、第2の所定時間が経過したか否かを判定する。第2の所定時間が経過していない場合は、ステップ503に戻る。一方、第2の所定時間が経過した場合は、ステップ505に進む。こうして、実施例1の図14,15に示したように、対角方向Aにて堆積して第1の制御により浮遊した荷電性粒子113を、対角方向Bに引き寄せて液晶層105内に拡散させることができる。   In step 504, the CPU 207 determines whether or not a second predetermined time has elapsed. If the second predetermined time has not elapsed, the process returns to step 503. On the other hand, if the second predetermined time has elapsed, the process proceeds to step 505. Thus, as shown in FIGS. 14 and 15 of the first embodiment, the charged particles 113 deposited in the diagonal direction A and suspended by the first control are attracted in the diagonal direction B into the liquid crystal layer 105. Can be diffused.

ステップ505では、CPU207は、対角パターン発生回路206からの出力を停止(消去)させる。   In step 505, the CPU 207 stops (erase) the output from the diagonal pattern generation circuit 206.

そして、ステップ506では、CPU207は、電源制御部302に光源点灯指令信号を出力する。電源制御部302は、光源301に対する電源供給を開始して光源301を点灯させる。これにより、プロジェクタの電源オン制御が終了する。   In step 506, the CPU 207 outputs a light source lighting command signal to the power supply control unit 302. The power control unit 302 starts power supply to the light source 301 and turns on the light source 301. Thereby, the power-on control of the projector ends.

次に、ステップ507では、CPU207は、セレクタ203にガンマ補正回路202の出力を選択させる。これにより、液晶パネル3R,3G,3Bによる光変調動作が開始され、通常の画像表示が行われる。   Next, in step 507, the CPU 207 causes the selector 203 to select the output of the gamma correction circuit 202. Thereby, the light modulation operation by the liquid crystal panels 3R, 3G, 3B is started, and normal image display is performed.

ステップ508では、CPU207は、電源スイッチ320がオフ操作(遮断操作)されたか否かを判定する。電源スイッチ320がオフ操作されていない場合はステップ507に戻り、画像表示を続ける。一方、電源スイッチ320がオフ操作された場合は、ステップ509に進む。   In step 508, the CPU 207 determines whether or not the power switch 320 has been turned off (shut-off operation). If the power switch 320 is not turned off, the process returns to step 507 to continue image display. On the other hand, if the power switch 320 is turned off, the process proceeds to step 509.

ステップ509では、CPU207は、電源スイッチ320のオフ操作に応じて、電源制御部302に対して光源消灯指令信号を出力する。光源消灯指令信号を受けた電源制御部302は、光源301への電源供給を停止させて光源301を消灯させる。そして、ステップ510で、CPU207は、電源制御部302に対してパネル停止指令信号を出力し、液晶パネル3R,3G,3Bへの電源供給を停止させる。これにより、プロジェクタの電源オフ制御が終了する。   In step 509, the CPU 207 outputs a light source extinguishing command signal to the power control unit 302 in response to the turning-off operation of the power switch 320. Receiving the light source turn-off command signal, the power control unit 302 stops the power supply to the light source 301 and turns off the light source 301. In step 510, the CPU 207 outputs a panel stop command signal to the power control unit 302 to stop the power supply to the liquid crystal panels 3R, 3G, 3B. Thereby, the power-off control of the projector is completed.

このように本実施例では、電源スイッチ320のオン操作に応じて、前回のプロジェクタの使用によって液晶層と配向膜との界面に堆積した荷電性粒子を強制的に該界面から解離させ、液晶層内に拡散させるための第1及び第2の制御を順次行う。そして、第1及び第2の制御の終了後に、光源301を点灯させる。これにより、荷電性粒子を拡散させるための第2の制御によって液晶パネルに現れる対角パターンに対応する不自然な画像を観察者に見せることなく、荷電性粒子の堆積による表示輝度不良を解消することができる。すなわち、荷電性粒子の堆積の影響による画像の品位の低下を抑制することができる。   As described above, in this embodiment, in response to the ON operation of the power switch 320, the charged particles deposited on the interface between the liquid crystal layer and the alignment film by the previous use of the projector are forcibly dissociated from the interface. The first and second controls for diffusing in are sequentially performed. Then, after the first and second controls are finished, the light source 301 is turned on. Thereby, the display brightness defect due to the accumulation of the charged particles is eliminated without showing the viewer an unnatural image corresponding to the diagonal pattern appearing on the liquid crystal panel by the second control for diffusing the charged particles. be able to. In other words, it is possible to suppress degradation of image quality due to the influence of the accumulation of charged particles.

以上説明した各実施例は代表的な例にすぎず、本発明の実施に際しては、各実施例に対して種々の変形や変更が可能である。   Each embodiment described above is only a representative example, and various modifications and changes can be made to each embodiment in carrying out the present invention.

例えば、上記各実施例は、垂直配向モードの液晶変調素子に対するものであるが、上記実施例の印加電圧制御を、垂直配向モード以外のTN,STN,OCBモード等の各種液晶変調素子に適した形態に変形してこれらの液晶変調素子に適用してもよい。また、透過型液晶変調素子に適した形態に変形して実施してもよい。   For example, each of the above embodiments is for a vertical alignment mode liquid crystal modulation element, but the applied voltage control of the above embodiment is suitable for various liquid crystal modulation elements such as TN, STN, OCB modes other than the vertical alignment mode. The liquid crystal modulation element may be modified into a form and applied. Further, the present invention may be carried out by modifying it into a form suitable for a transmissive liquid crystal modulation element.

また、上記各実施例では、液晶プロジェクタについて説明したが、本発明は、液晶プロジェクタ以外の液晶変調素子を用いる液晶表示装置にも適用することができる。   In the above embodiments, the liquid crystal projector has been described. However, the present invention can also be applied to a liquid crystal display device using a liquid crystal modulation element other than the liquid crystal projector.

本発明の実施例1〜3である液晶プロジェクタの構成を示す図。The figure which shows the structure of the liquid crystal projector which is Examples 1-3 of this invention. 実施例1〜3で用いられる液晶パネルの断面図。Sectional drawing of the liquid crystal panel used in Examples 1-3. 上記液晶パネルにおける垂直配向モードのプレチルト方向を説明する図。The figure explaining the pretilt direction of the vertical alignment mode in the said liquid crystal panel. 実施例1〜3において、液晶パネル内で堆積した荷電性粒子を示す断面図。Sectional drawing which shows the chargeable particle deposited in the liquid crystal panel in Examples 1-3. 実施例1〜3において、液晶パネル内で堆積した荷電性粒子を示すガラス基板側から見た図。The Example seen from the glass substrate side which shows the charged particle deposited in the liquid crystal panel in Examples 1-3. 実施例1〜3において、荷電性粒子を浮遊させるための印加電圧が対向電極に印加される様子を示す図。The figure which shows a mode that the applied voltage for suspending a charged particle is applied to a counter electrode in Examples 1-3. 図6における対向電極への印加電圧を示す図。The figure which shows the applied voltage to the counter electrode in FIG. 実施例1〜3において、対向電極への電圧印加によって浮遊した荷電性粒子を説明する図。In Examples 1-3, the figure explaining the charged particle which floated by the voltage application to a counter electrode. 実施例1〜3において、堆積した荷電性粒子を拡散させるために反射画素電極層に与える電圧の面内分布を説明する図。The figure explaining the in-plane distribution of the voltage given to a reflective pixel electrode layer in order to diffuse the deposited charged particle in Examples 1-3. 実施例1〜3における液晶パネルの通常の交流駆動を説明する図。The figure explaining the normal alternating current drive of the liquid crystal panel in Examples 1-3. 実施例1における図9中の領域124での対向電極への印加電圧を説明する図。FIG. 10 is a diagram illustrating a voltage applied to the counter electrode in a region 124 in FIG. 9 according to the first embodiment. 実施例1における図9中の領域122での対向電極への印加電圧を説明する図。FIG. 10 is a diagram illustrating a voltage applied to the counter electrode in a region 122 in FIG. 9 according to the first embodiment. 実施例1における図9中の領域123での対向電極への印加電圧を説明する図。FIG. 10 is a diagram illustrating a voltage applied to the counter electrode in a region 123 in FIG. 9 according to the first embodiment. 実施例1〜3において、荷電性粒子を拡散させるための印加電圧が対向電極に印加される様子を示す図。The figure which shows a mode that the applied voltage for diffusing a chargeable particle is applied to a counter electrode in Examples 1-3. 図14に示す電圧印加により、堆積した荷電性粒子が拡散した様子を示す図。The figure which shows a mode that the charged charged particle diffused by the voltage application shown in FIG. 実施例2における図9中の領域124での対向電極への印加電圧を説明する図。FIG. 10 is a diagram illustrating a voltage applied to the counter electrode in a region 124 in FIG. 9 according to the second embodiment. 実施例2における図9中の領域122での対向電極への印加電圧を説明する図。FIG. 10 is a diagram illustrating a voltage applied to the counter electrode in a region 122 in FIG. 9 according to the second embodiment. 実施例2における図9中の領域123での対向電極への印加電圧を説明する図。FIG. 10 is a diagram illustrating a voltage applied to the counter electrode in a region 123 in FIG. 9 according to the second embodiment. 実施例1〜3における液晶パネルドライバの構成を示す図。The figure which shows the structure of the liquid crystal panel driver in Examples 1-3. 実施例1,2における液晶プロジェクタの動作を示すフローチャート。6 is a flowchart showing the operation of the liquid crystal projector in the first and second embodiments. 実施例3における液晶プロジェクタの動作を示すフローチャート。9 is a flowchart showing the operation of a liquid crystal projector in Embodiment 3.

符号の説明Explanation of symbols

101 ARコート膜
102 ガラス基板
103 透明電極膜
104 第1の配向膜
105 液晶層
106 第2の配向膜
107 反射画素電極層
108 Si基板
110,111 ダイレクタ方向(プレチルト方向)
113 荷電性粒子
303 液晶パネルドライバ
DESCRIPTION OF SYMBOLS 101 AR coat film 102 Glass substrate 103 Transparent electrode film 104 1st alignment film 105 Liquid crystal layer 106 2nd alignment film 107 Reflective pixel electrode layer 108 Si substrate 110,111 Director direction (pretilt direction)
113 Charged Particles 303 Liquid Crystal Panel Driver

Claims (9)

第1の電極及び第2の電極、前記第1の電極と前記第2の電極との間に配置された液晶層、前記第1の電極と前記液晶層との間に配置された第1の配向膜、及び前記第2の電極と前記液晶層との間に配置された第2の配向膜を含み、光源からの光を変調する液晶変調素子と、
前記液晶層に生じる電界の符号が周期的に反転するように前記第1及び第2の電極にそれぞれ第1及び第2の電位を与えて前記液晶変調素子に光変調動作を行わせる制御手段とを有し、
前記制御手段は、前記光源が消灯された状態において、前記液晶層に生じる電界の符号を一定とし、かつ前記液晶層の面内方向において差が変化する第3及び第4の電位を前記第1及び第2の電極にそれぞれ与えることを特徴とする液晶表示装置。
A first electrode and a second electrode; a liquid crystal layer disposed between the first electrode and the second electrode; a first liquid disposed between the first electrode and the liquid crystal layer; A liquid crystal modulation element that includes an alignment film, and a second alignment film disposed between the second electrode and the liquid crystal layer, and modulates light from a light source;
Control means for applying a first potential and a second potential to the first and second electrodes, respectively, so that the sign of the electric field generated in the liquid crystal layer is periodically reversed, and causing the liquid crystal modulation element to perform a light modulation operation; Have
The control means sets the third and fourth potentials at which the sign of the electric field generated in the liquid crystal layer is constant and the difference changes in the in-plane direction of the liquid crystal layer when the light source is turned off. And a second electrode, respectively, to the liquid crystal display device.
前記制御手段は、該装置の電源スイッチの投入/遮断操作に応じて前記光源の点灯/消灯を制御し、
前記制御手段は、前記電源スイッチが遮断操作されたことに応じて前記光源を消灯させ、その後、前記第3及び第4の電位をそれぞれ前記第1及び第2の電極に与えることを特徴とする請求項1に記載の液晶表示装置。
The control means controls the turning on / off of the light source in response to turning on / off operation of the power switch of the device,
The control means turns off the light source in response to the power switch being turned off, and then applies the third and fourth potentials to the first and second electrodes, respectively. The liquid crystal display device according to claim 1.
前記制御手段は、該装置の電源スイッチの投入/遮断操作に応じて前記光源の点灯/消灯を制御し、
前記制御手段は、前記電源スイッチが投入操作されたことに応じて前記第3及び第4の電位をそれぞれ前記第1及び第2の電極に与え、その後、前記光源を点灯させることを特徴とする請求項1に記載の液晶表示装置。
The control means controls the turning on / off of the light source in response to turning on / off operation of the power switch of the device,
The control means applies the third and fourth potentials to the first and second electrodes, respectively, in response to the power switch being turned on, and then turns on the light source. The liquid crystal display device according to claim 1.
前記液晶層の面内方向において、前記液晶層内の荷電性粒子が堆積する領域を第1の堆積領域とし、該第1の堆積領域よりも前記荷電性粒子の堆積が少ない領域を第2の堆積領域とするとき、
前記制御手段は、前記第2の堆積領域での前記第3及び第4の電位の差を前記第1の堆積領域での前記第3及び第4の電位の差よりも大きくすることを特徴とする請求項1から3のいずれか1つに記載の液晶表示装置。
In the in-plane direction of the liquid crystal layer, a region in which the charged particles in the liquid crystal layer are deposited is a first deposition region, and a region in which the charged particles are less deposited than the first deposition region is a second deposition region. When the deposition area
The control means makes the difference between the third and fourth potentials in the second deposition region larger than the difference between the third and fourth potentials in the first deposition region. The liquid crystal display device according to any one of claims 1 to 3.
前記液晶層の面内方向における液晶の配向方向を第1の方向とし、該第1の方向とは異なる方向を第2の方向とするとき、
前記制御手段は、前記第3及び第4の電位の差を前記第2の方向において変化させることを特徴とする請求項1から4のいずれか1つに記載の液晶表示装置。
When the alignment direction of the liquid crystal in the in-plane direction of the liquid crystal layer is the first direction and the direction different from the first direction is the second direction,
5. The liquid crystal display device according to claim 1, wherein the control unit changes a difference between the third and fourth potentials in the second direction. 6.
前記制御手段は、前記第3又は第4の電位として、前記第1及び第2の電極のうち前記液晶層との界面に該液晶層内の荷電性粒子が堆積する配向膜側の電極に、該荷電性粒子の符号と異なる符号の電位を与えることを特徴とする請求項1から5のいずれか1つに記載の液晶表示装置。   The control means uses the third or fourth potential as an electrode on the alignment film side where the charged particles in the liquid crystal layer are deposited at the interface with the liquid crystal layer among the first and second electrodes. The liquid crystal display device according to claim 1, wherein a potential having a sign different from the sign of the charged particles is applied. 前記制御手段は、前記第3及び第4の電位を前記第1及び第2の電極に与える前に、前記液晶層に生じる電界の符号を一定とし、かつそれぞれ前記液晶層の面内方向において同じ電位である第5及び第6の電位を前記第1及び第2の電極に与えることを特徴とする請求項1から6のいずれか1つに記載の液晶表示装置。   The control means makes the sign of the electric field generated in the liquid crystal layer constant before applying the third and fourth potentials to the first and second electrodes, and is the same in the in-plane direction of the liquid crystal layer, respectively. 7. The liquid crystal display device according to claim 1, wherein fifth and sixth potentials which are potentials are applied to the first and second electrodes. 8. 前記制御手段は、前記第5又は第6の電位として、前記第1及び第2の電極のうち前記液晶層との界面に該液晶層内の荷電性粒子が堆積する配向膜側の電極に、該荷電性粒子の符号と同じ符号の電位を与えることを特徴とする請求項7に記載の液晶表示装置。   The control means uses the fifth or sixth potential as an electrode on the alignment film side where the charged particles in the liquid crystal layer are deposited at the interface with the liquid crystal layer among the first and second electrodes. The liquid crystal display device according to claim 7, wherein a potential having the same sign as that of the charged particles is applied. 前記液晶変調素子は、反射型液晶変調素子であることを特徴とする請求項1から8のいずれか1つに記載の液晶表示装置。
The liquid crystal display device according to claim 1, wherein the liquid crystal modulation element is a reflective liquid crystal modulation element.
JP2007271852A 2007-10-18 2007-10-18 Liquid crystal display Pending JP2009098530A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007271852A JP2009098530A (en) 2007-10-18 2007-10-18 Liquid crystal display
US12/249,420 US8068079B2 (en) 2007-10-18 2008-10-10 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007271852A JP2009098530A (en) 2007-10-18 2007-10-18 Liquid crystal display

Publications (1)

Publication Number Publication Date
JP2009098530A true JP2009098530A (en) 2009-05-07

Family

ID=40701574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271852A Pending JP2009098530A (en) 2007-10-18 2007-10-18 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP2009098530A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013202015A1 (en) 2012-02-07 2013-08-08 Yazaki Corp. Locking structure for a screw fastening block

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013202015A1 (en) 2012-02-07 2013-08-08 Yazaki Corp. Locking structure for a screw fastening block

Similar Documents

Publication Publication Date Title
JP4923866B2 (en) Liquid crystal display device and video display device
US9142173B2 (en) Liquid crystal display apparatus
JP2004191836A (en) Display device and display method
JP2004054216A (en) Projection image display device
JP2007206676A (en) Liquid crystal display apparatus
JP5072424B2 (en) Liquid crystal display
US8068079B2 (en) Liquid crystal display apparatus
JP2009098530A (en) Liquid crystal display
JP5127393B2 (en) Liquid crystal display
JP2007206679A (en) Liquid crystal display apparatus
CN100472289C (en) Liquid crystal display device
JP2012252345A (en) Liquid crystal display
JP2007183434A (en) Liquid crystal display device
JP3998954B2 (en) Image shift element and image display device
JP2002357809A (en) Picture display device
WO2022219927A1 (en) Drive circuit for display panel, display device, and drive method for display panel
US8432346B2 (en) Liquid crystal display projector and method of controlling the same
JP5268418B2 (en) Liquid crystal display
JP5268420B2 (en) Liquid crystal display
JP2018013654A (en) Reflective liquid crystal modulation element