JP2009098512A - Display and its control method - Google Patents

Display and its control method Download PDF

Info

Publication number
JP2009098512A
JP2009098512A JP2007271480A JP2007271480A JP2009098512A JP 2009098512 A JP2009098512 A JP 2009098512A JP 2007271480 A JP2007271480 A JP 2007271480A JP 2007271480 A JP2007271480 A JP 2007271480A JP 2009098512 A JP2009098512 A JP 2009098512A
Authority
JP
Japan
Prior art keywords
voltage
light detection
light
period
sensing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007271480A
Other languages
Japanese (ja)
Inventor
Tetsuya Kawamura
哲也 川村
Hidetsugu Yamamoto
英嗣 山元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Central Inc
Original Assignee
Toshiba Matsushita Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Matsushita Display Technology Co Ltd filed Critical Toshiba Matsushita Display Technology Co Ltd
Priority to JP2007271480A priority Critical patent/JP2009098512A/en
Publication of JP2009098512A publication Critical patent/JP2009098512A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display and its control method which can correctly detect the external illumination intensity and control a brightness level of a display image. <P>SOLUTION: This display has a display panel to display images, and an optical sensor Tr1 formed in a transistor structure on the display panel. In the period detecting the light, a first voltage stress is applied to the optical sensor Tr1 and the illumination intensity information of the external light L is detected to control the image brightness level according to the detected information. In the period not detecting the external light, a second voltage stress is applied to cancel the first voltage stress. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

この発明は、表示装置及び表示装置の制御方法に関する。   The present invention relates to a display device and a control method for the display device.

一般に、表示装置として液晶表示装置が使用されている。液晶表示装置は、例えば携帯電話の表示部に用いられている。携帯電話などは、外光の照度の異なる環境で使用されている。このため、昨今、携帯電話などでは周辺の環境光を測光し、これに併せて表示の輝度を変えたり、画像変調を実施したりすることにより、セット全体の消費電力を抑えたり、表示画面の視認性を向上したりするのに活用されている(例えば、非特許文献1参照)。これを合理化し使いやすくするために光センサを液晶表示装置のアレイ基板に内蔵した技術が開示されている(例えば、特許文献1参照)。
P903iTVカタログ、パナソニックモバイルコミュニケーション株式会社 特開2007−72243号公報
In general, a liquid crystal display device is used as a display device. The liquid crystal display device is used, for example, in a display unit of a mobile phone. Mobile phones and the like are used in environments where the illuminance of outside light is different. For this reason, in recent years, cellular phones, etc., measure ambient ambient light, and in conjunction with this, by changing the display brightness or performing image modulation, the power consumption of the entire set can be reduced, and the display screen It is utilized for improving visibility (see, for example, Non-Patent Document 1). In order to rationalize this and make it easy to use, a technique in which an optical sensor is built in an array substrate of a liquid crystal display device is disclosed (for example, see Patent Document 1).
P903iTV catalog, Panasonic Mobile Communication Co., Ltd. JP 2007-72243 A

上記光センサは、トランジスタ構造を有している。ところが、トランジスタ構造の光センサを用いた場合、長期間に亘る測光駆動を行っていると、光センサにかかる電圧ストレスで光電流特性がシフトしてしまい受光感度が変化するという課題がある。より詳しくは、トランジスタのゲート電極には常に片極性の電圧が印加され続けられているため、トランジスタには常に片極性の電圧ストレスが印加され続けられることになる。このような状況でしかも外光照射も加わる環境で使い続けるとトランジスタは閾値シフトを起こしてしまい光電流特性がシフトしてしまう。   The optical sensor has a transistor structure. However, when an optical sensor having a transistor structure is used, if photometric driving is performed for a long period of time, there is a problem that the photocurrent characteristic shifts due to voltage stress applied to the optical sensor and the light receiving sensitivity changes. More specifically, since a unipolar voltage is constantly applied to the gate electrode of the transistor, a unipolar voltage stress is always applied to the transistor. If the transistor is continuously used in such a situation and in an environment where external light irradiation is also applied, the transistor causes a threshold shift, and the photocurrent characteristic shifts.

上記したことは、光電流の小さい低照度領域(低照度環境)で特に問題となる。また、アモルファスシリコン薄膜を用いてトランジスタを形成した場合に非常に大きな課題となる。
この発明は以上の点に鑑みなされたもので、その目的は、外光の照度を正確に感知でき、表示画像の輝度レベルを制御できる表示装置及び表示装置の制御方法を提供することにある。
The above is particularly problematic in a low illuminance region (low illuminance environment) with a small photocurrent. Further, when a transistor is formed using an amorphous silicon thin film, it becomes a very big problem.
The present invention has been made in view of the above points, and an object thereof is to provide a display device and a display device control method capable of accurately sensing the illuminance of external light and controlling the luminance level of a display image.

上記課題を解決するため、本発明の態様に係る表示装置は、
画像を表示する表示パネルと、
前記表示パネルに設けられ、トランジスタ構造を有した光感知部と、
光検出期間に、前記光感知部に第1電圧ストレスを印加し、外光の照度の情報を検出し、検出された情報に応じて画像の輝度レベルを制御し、非光検出期間に、前記光感知部に第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す制御機構と、を備えている。
In order to solve the above-described problem, a display device according to an aspect of the present invention includes:
A display panel for displaying images,
A light sensing unit provided in the display panel and having a transistor structure;
During the light detection period, a first voltage stress is applied to the light sensing unit, information on the illuminance of external light is detected, and the luminance level of the image is controlled according to the detected information. And a control mechanism for applying a second voltage stress to the light sensing unit and canceling the first voltage stress.

また、本発明の他の態様に係る表示装置は、
画像を表示する表示パネルと、
前記表示パネルに設けられ、ゲート電極、絶縁膜を介して前記ゲート電極に対向配置され、アモルファスシリコンで形成されたチャネル層、前記チャネル層の一方の領域に電気的に接続されたソース電極、及び前記チャネル層の他方の領域に電気的に接続されたドレイン電極を有し、前記チャネル層の受ける外光の輝度レベルに応じて前記ソース電極及びドレイン電極間の導電性を変化させる光感知部と、
前記光感知部のドレイン電極に接続された光検出信号取出し線と、
前記光検出信号取出し線に接続され、リセット電圧を前記光検出信号取出し線に出力させ、前記光検出信号取出し線の電圧をリセットさせるかどうか切替える切替えスイッチと、
前記光検出信号取出し線に接続され、前記光検出信号取出し線に出力されたリセット電圧を記憶する記憶部と、
前記光検出信号取出し線に接続され、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を出力させるかどうか切替える出力スイッチと、
制御機構と、を備え、
前記制御機構は、
前記リセット期間に、前記光感知部のゲート電極に第1ゲート電圧を印加し、かつ、前記切替えスイッチを導通状態にさせ、かつ、前記出力スイッチを非導通状態にさせ、前記切替えスイッチから前記光検出信号取出し線にリセット電圧を印加し、前記光検出信号取出し線の電圧をリセットさせ、かつ、前記記憶部にリセット電圧を記憶させ、かつ、前記光感知部に第1電圧ストレスを印加し、
前記リセット期間に続く前記保持期間に、前記切替えスイッチを非導通状態に切替え、前記記憶部にリセット電圧を保持させ、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記保持期間に続く光検出信号取出し期間に、前記出力スイッチを導通状態に切替え、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を前記出力スイッチから取出し、取り出した前記光検出信号に応じて画像の輝度レベルを制御し、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記リセット期間、保持期間及び光検出信号取出し期間を含んだ光検出期間に続く非光検出期間に、前記出力スイッチを非導通状態に切替え、前記光感知部のゲート電極に前記第1ゲート電圧と相対的に異なる極性の第2ゲート電圧を印加し、かつ、前記光感知部に第1電圧ストレスと相対的に異なる極性の第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す。
In addition, a display device according to another aspect of the present invention includes:
A display panel for displaying images,
A channel layer provided in the display panel, disposed opposite to the gate electrode through an insulating film, and formed of amorphous silicon; a source electrode electrically connected to one region of the channel layer; and A light sensing portion having a drain electrode electrically connected to the other region of the channel layer and changing conductivity between the source electrode and the drain electrode in accordance with a luminance level of external light received by the channel layer; ,
A light detection signal extraction line connected to the drain electrode of the light sensing unit;
A changeover switch connected to the photodetection signal extraction line, for outputting a reset voltage to the photodetection signal extraction line, and for switching whether to reset the voltage of the photodetection signal extraction line;
A storage unit connected to the light detection signal extraction line and storing a reset voltage output to the light detection signal extraction line;
An output switch connected to the photodetection signal extraction line and for switching whether to output a photodetection signal based on a reset voltage stored in the storage unit and a photodetection voltage output from the photosensor;
A control mechanism,
The control mechanism is
In the reset period, a first gate voltage is applied to the gate electrode of the light sensing unit, the changeover switch is turned on, the output switch is turned off, and the light is output from the changeover switch to the light. Applying a reset voltage to the detection signal extraction line, resetting the voltage of the light detection signal extraction line, storing the reset voltage in the storage unit, and applying a first voltage stress to the light sensing unit;
In the holding period following the reset period, the changeover switch is switched to a non-conductive state, the reset voltage is held in the storage unit, and the application of the first gate voltage to the gate electrode and the light sensing unit are performed. Maintaining the application of the first voltage stress,
In the light detection signal extraction period following the holding period, the output switch is switched to a conductive state, and the light detection signal based on the reset voltage stored in the storage unit and the light detection voltage output from the light sensing unit is output. The luminance level of the image is controlled in accordance with the photodetection signal taken out from the switch, and the application of the first gate voltage to the gate electrode and the application of the first voltage stress to the light sensing unit are maintained. ,
In a non-light detection period following a light detection period including the reset period, the holding period, and the light detection signal extraction period, the output switch is switched to a non-conductive state, and the first gate voltage is applied to the gate electrode of the light sensing unit. A second gate voltage having a relatively different polarity is applied, and a second voltage stress having a polarity different from the first voltage stress is applied to the light sensing unit to cancel the first voltage stress.

また、本発明の他の態様に係る表示装置の制御方法は、
画像を表示する表示パネルと、前記表示パネルに設けられ、トランジスタ構造を有した光感知部と、を備えた表示装置の制御方法において、
光検出期間に、前記光感知部に第1電圧ストレスを印加し、外光の照度の情報を検出し、検出された情報に応じて画像の輝度レベルを制御し、
非光検出期間に第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す。
In addition, a control method for a display device according to another aspect of the present invention includes:
In a method for controlling a display device, comprising: a display panel for displaying an image; and a light sensing unit provided in the display panel and having a transistor structure.
During the light detection period, a first voltage stress is applied to the light sensing unit, information on the illuminance of external light is detected, and the luminance level of the image is controlled according to the detected information,
A second voltage stress is applied during the non-light detection period to cancel the first voltage stress.

また、本発明の他の態様に係る表示装置の制御方法は、
画像を表示する表示パネルと、前記表示パネルに設けられ、ゲート電極、絶縁膜を介して前記ゲート電極に対向配置され、アモルファスシリコンで形成されたチャネル層、前記チャネル層の一方の領域に電気的に接続されたソース電極、及び前記チャネル層の他方の領域に電気的に接続されたドレイン電極を有し、前記チャネル層の受ける外光の輝度レベルに応じて前記ソース電極及びドレイン電極間の導電性を変化させる光感知部と、前記光感知部のドレイン電極に接続された光検出信号取出し線と、前記光検出信号取出し線に接続され、リセット電圧を前記光検出信号取出し線に出力させ、前記光検出信号取出し線の電圧をリセットさせるかどうか切替える切替えスイッチと、前記光検出信号取出し線に接続され、前記光検出信号取出し線に出力されたリセット電圧を記憶する記憶部と、前記光検出信号取出し線に接続され、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を出力させるかどうか切替える出力スイッチと、を備えた表示装置の制御方法において、
前記リセット期間に、前記光感知部のゲート電極に第1ゲート電圧を印加し、かつ、前記切替えスイッチを導通状態にさせ、かつ、前記出力スイッチを非導通状態にさせ、前記切替えスイッチから前記光検出信号取出し線にリセット電圧を印加し、前記光検出信号取出し線の電圧をリセットさせ、かつ、前記記憶部にリセット電圧を記憶させ、かつ、前記光感知部に第1電圧ストレスを印加し、
前記リセット期間に続く前記保持期間に、前記切替えスイッチを非導通状態に切替え、前記記憶部にリセット電圧を保持させ、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記保持期間に続く光検出信号取出し期間に、前記出力スイッチを導通状態に切替え、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を前記出力スイッチから取出し、取り出した前記光検出信号に応じて画像の輝度レベルを制御し、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記リセット期間、保持期間及び光検出信号取出し期間を含んだ光検出期間に続く非光検出期間に、前記出力スイッチを非導通状態に切替え、前記光感知部のゲート電極に前記第1ゲート電圧と相対的に異なる極性の第2ゲート電圧を印加し、かつ、前記光感知部に第1電圧ストレスと相対的に異なる極性の第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す。
In addition, a control method for a display device according to another aspect of the present invention includes:
A display panel for displaying an image, a channel layer provided on the display panel, disposed opposite to the gate electrode via a gate electrode and an insulating film, and electrically connected to one region of the channel layer formed of amorphous silicon And a drain electrode electrically connected to the other region of the channel layer, and conductivity between the source electrode and the drain electrode according to a luminance level of external light received by the channel layer. A photo-sensing unit that changes the nature, a photo-detection signal extraction line connected to the drain electrode of the photo-sensing unit, and a photo-detection signal extraction line connected to the photo-detection signal output line to output a reset voltage to the photo-detection signal extraction line; A selector switch for switching whether to reset the voltage of the light detection signal extraction line, and the light detection signal extraction line connected to the light detection signal extraction line A storage unit for storing the reset voltage output to the optical detection signal, and a photodetection signal connected to the photodetection signal take-out line and based on the reset voltage stored in the storage unit and the photodetection voltage output from the photodetection unit. In a control method of a display device comprising an output switch for switching whether to output,
In the reset period, a first gate voltage is applied to the gate electrode of the light sensing unit, the changeover switch is turned on, the output switch is turned off, and the light is output from the changeover switch to the light. Applying a reset voltage to the detection signal extraction line, resetting the voltage of the light detection signal extraction line, storing the reset voltage in the storage unit, and applying a first voltage stress to the light sensing unit;
In the holding period following the reset period, the changeover switch is switched to a non-conductive state, the reset voltage is held in the storage unit, and the application of the first gate voltage to the gate electrode and the light sensing unit are performed. Maintaining the application of the first voltage stress,
In the light detection signal extraction period following the holding period, the output switch is switched to a conductive state, and the light detection signal based on the reset voltage stored in the storage unit and the light detection voltage output from the light sensing unit is output. The luminance level of the image is controlled in accordance with the photodetection signal taken out from the switch, and the application of the first gate voltage to the gate electrode and the application of the first voltage stress to the light sensing unit are maintained. ,
In a non-light detection period following a light detection period including the reset period, the holding period, and the light detection signal extraction period, the output switch is switched to a non-conductive state, and the first gate voltage is applied to the gate electrode of the light sensing unit. A second gate voltage having a relatively different polarity is applied, and a second voltage stress having a polarity different from the first voltage stress is applied to the light sensing unit to cancel the first voltage stress.

この発明によれば、外光の照度を正確に感知でき、表示画像の輝度レベルを制御できる表示装置及び表示装置の制御方法を提供することができる。   According to the present invention, it is possible to provide a display device and a display device control method capable of accurately sensing the illuminance of external light and controlling the luminance level of a display image.

以下、図面を参照しながらこの発明の表示装置及び表示装置の制御方法を液晶表示装置及び液晶表示装置の制御方法に適用した実施の形態について詳細に説明する。
図1、図2、図3、図4及び図5に示すように、液晶表示装置は、表示パネルとしての液晶表示パネル1、光センサ2、駆動回路(LSI)3、バックライトユニット4、基板5、記憶部6及び処理部7を備えている。駆動回路3、記憶部6及び処理部7は、制御機構8を形成している。
Hereinafter, embodiments in which a display device and a control method for a display device according to the present invention are applied to a liquid crystal display device and a control method for a liquid crystal display device will be described in detail with reference to the drawings.
As shown in FIG. 1, FIG. 2, FIG. 3, FIG. 4 and FIG. 5, the liquid crystal display device includes a liquid crystal display panel 1 as a display panel, an optical sensor 2, a drive circuit (LSI) 3, a backlight unit 4, and a substrate. 5, a storage unit 6 and a processing unit 7 are provided. The drive circuit 3, the storage unit 6, and the processing unit 7 form a control mechanism 8.

液晶表示パネル1は、アレイ基板10と、表示面S1を有した対向基板30と、液晶層40とを備えている。アレイ基板10および対向基板30は、それぞれ矩形状に形成されている。アレイ基板10は、対向基板30よりも大きな寸法に形成されている。   The liquid crystal display panel 1 includes an array substrate 10, a counter substrate 30 having a display surface S1, and a liquid crystal layer 40. The array substrate 10 and the counter substrate 30 are each formed in a rectangular shape. The array substrate 10 is formed with a size larger than that of the counter substrate 30.

アレイ基板10および対向基板30は、各々の3辺がほぼ重なるように配置されている。アレイ基板10の残る一辺において、アレイ基板10は、対向基板30よりも外側へ延出している。より詳しくは、第1方向d1において、アレイ基板10および対向基板30はほぼ重なるように配置されている。第1方向d1と直交した第2方向d2において、アレイ基板10は、対向基板30よりも外側へ延出している。液晶表示パネル1は、アレイ基板10および対向基板30に重なった矩形状の表示領域R1を有している。   The array substrate 10 and the counter substrate 30 are arranged so that the three sides of each of them substantially overlap. On the remaining side of the array substrate 10, the array substrate 10 extends outward from the counter substrate 30. More specifically, in the first direction d1, the array substrate 10 and the counter substrate 30 are disposed so as to substantially overlap. In a second direction d2 orthogonal to the first direction d1, the array substrate 10 extends outward from the counter substrate 30. The liquid crystal display panel 1 has a rectangular display region R1 that overlaps the array substrate 10 and the counter substrate 30.

アレイ基板10は、透明な絶縁基板として、矩形状のガラス基板11を有している。ガラス基板11は、対向基板30から外れた延出部11aを有している。表示領域R1において、ガラス基板11上に、複数の画素12が配置されている。画素12は、表示面S1に沿った第1方向d1及び第2方向d2に沿ってマトリクス状に設けられている。なお、表示面S1は表示領域R1に重なっている。   The array substrate 10 has a rectangular glass substrate 11 as a transparent insulating substrate. The glass substrate 11 has an extending portion 11 a that is detached from the counter substrate 30. A plurality of pixels 12 are arranged on the glass substrate 11 in the display region R1. The pixels 12 are provided in a matrix along the first direction d1 and the second direction d2 along the display surface S1. Note that the display surface S1 overlaps the display region R1.

表示領域R1において、ガラス基板11上には、複数の走査線15及びこれら走査線に直交した複数の信号線22が配置されている。ガラス基板11上には、走査線15に平行な複数の補助容量下部配線16が形成されている。この実施の形態において、画素12は、隣合う2本の補助容量下部配線16及び隣合う2本の信号線22で囲まれた領域に形成されている。   In the display region R1, on the glass substrate 11, a plurality of scanning lines 15 and a plurality of signal lines 22 orthogonal to these scanning lines are arranged. On the glass substrate 11, a plurality of auxiliary capacitance lower wirings 16 parallel to the scanning lines 15 are formed. In this embodiment, the pixel 12 is formed in a region surrounded by two adjacent auxiliary capacitor lower wirings 16 and two adjacent signal lines 22.

次に、画素12を1つ取り出して詳述する。
画素12は、画素電極25、この画素電極に接続されたスイッチング素子としてのTFT(薄膜トランジスタ)13及び補助容量素子14を有している。TFT13はNチャネル型である。なお、TFT13は、後述する光センサ2の光感知部Tr1と同様に形成されている。
Next, one pixel 12 is taken out and described in detail.
The pixel 12 includes a pixel electrode 25, a TFT (thin film transistor) 13 as a switching element connected to the pixel electrode, and an auxiliary capacitance element 14. The TFT 13 is an N channel type. The TFT 13 is formed in the same manner as a light sensing portion Tr1 of the light sensor 2 described later.

ガラス基板11上に、走査線15、走査線15の一部を延出したゲート電極15a及び補助容量下部配線16が形成されている。走査線15、ゲート電極15a及び補助容量下部配線16は、同一の材料で形成されている。ガラス基板11、走査線15、ゲート電極15a及び補助容量下部配線16上に、ゲート絶縁膜17が成膜されている。ゲート絶縁膜17上に、チャネル層18及び補助容量電極19が形成されている。この実施の形態において、チャネル層18及び補助容量電極19は、アモルファスシリコン(a−Si)膜で形成されている。   On the glass substrate 11, a scanning line 15, a gate electrode 15 a extending a part of the scanning line 15 and an auxiliary capacitance lower wiring 16 are formed. The scanning line 15, the gate electrode 15a, and the auxiliary capacitor lower wiring 16 are formed of the same material. A gate insulating film 17 is formed on the glass substrate 11, the scanning line 15, the gate electrode 15 a, and the auxiliary capacitance lower wiring 16. A channel layer 18 and an auxiliary capacitance electrode 19 are formed on the gate insulating film 17. In this embodiment, the channel layer 18 and the auxiliary capacitance electrode 19 are formed of an amorphous silicon (a-Si) film.

チャネル層18は、ゲート電極15aに重ねて形成されている。補助容量電極19は、補助容量下部配線16に重ねて形成されている。補助容量下部配線16及び補助容量電極19は補助容量素子14を形成している。チャネル層18上に、絶縁層20が形成されている。   The channel layer 18 is formed so as to overlap the gate electrode 15a. The auxiliary capacitance electrode 19 is formed so as to overlap the auxiliary capacitance lower wiring 16. The auxiliary capacitance lower wiring 16 and the auxiliary capacitance electrode 19 form an auxiliary capacitance element 14. An insulating layer 20 is formed on the channel layer 18.

チャネル層18及び補助容量電極19が形成されたゲート絶縁膜17上に、信号線22及び接続配線23が形成されている。信号線22及び接続配線23は、同一の材料で形成されている。信号線22のソース電極22aは、チャネル層18のソース領域RSに電気的に接続されている。接続配線23のドレイン電極23aは、チャネル層18のドレイン領域RDに電気的に接続されている。また、接続配線23は補助容量電極19に電気的に接続されている。   A signal line 22 and a connection wiring 23 are formed on the gate insulating film 17 on which the channel layer 18 and the auxiliary capacitance electrode 19 are formed. The signal line 22 and the connection wiring 23 are made of the same material. The source electrode 22 a of the signal line 22 is electrically connected to the source region RS of the channel layer 18. The drain electrode 23 a of the connection wiring 23 is electrically connected to the drain region RD of the channel layer 18. Further, the connection wiring 23 is electrically connected to the auxiliary capacitance electrode 19.

チャネル層18と、ソース電極22aおよびドレイン電極23aとは、それぞれ接続されているが、これらはna−Si膜21を介して接続される。a−Siからなるチャネル層18で構成されたTFT13において、このna−Si膜21は必須の層である。 The channel layer 18 is connected to the source electrode 22 a and the drain electrode 23 a, but these are connected via the n + a-Si film 21. In the TFT 13 composed of the channel layer 18 made of a-Si, the n + a-Si film 21 is an essential layer.

信号線22及び接続配線23が形成されたガラス基板11上に、層間絶縁膜24が形成されている。層間絶縁膜24上には画素電極25が形成されている。画素電極25は、ITO(インジウム・ティン・オキサイド)等の透明な導電材料で形成されている。画素電極25は、層間絶縁膜24に形成されたコンタクトホール24hを介して接続配線23に電気的に接続されている。画素電極25は、隣合う2本の補助容量下部配線16及び隣合う2本の信号線22に周縁を重ねて形成されている。   An interlayer insulating film 24 is formed on the glass substrate 11 on which the signal lines 22 and the connection wirings 23 are formed. A pixel electrode 25 is formed on the interlayer insulating film 24. The pixel electrode 25 is formed of a transparent conductive material such as ITO (Indium Tin Oxide). The pixel electrode 25 is electrically connected to the connection wiring 23 through a contact hole 24 h formed in the interlayer insulating film 24. The pixel electrode 25 is formed by overlapping the periphery of two adjacent auxiliary capacitor lower wirings 16 and two adjacent signal lines 22.

層間絶縁膜24及び画素電極25上には配向膜26が形成されている。
上記したように、ガラス基板11上にアレイパターン10pが形成され、アレイ基板10を形成している。
An alignment film 26 is formed on the interlayer insulating film 24 and the pixel electrode 25.
As described above, the array pattern 10 p is formed on the glass substrate 11 to form the array substrate 10.

対向基板30は、透明な絶縁基板として、例えばガラス基板31を備えている。ガラス基板31上には、赤色、緑色及び青色の複数の着色層32が形成されている。着色層32上には、対向電極33及び配向膜34が順に形成されている。
上記したように、ガラス基板31上に対向パターン30pが形成され、対向基板30を形成している。対向基板30は、アレイ基板10に対して反対側に表示面S1を含んでいる。
The counter substrate 30 includes, for example, a glass substrate 31 as a transparent insulating substrate. A plurality of colored layers 32 of red, green and blue are formed on the glass substrate 31. On the colored layer 32, a counter electrode 33 and an alignment film 34 are sequentially formed.
As described above, the counter pattern 30 p is formed on the glass substrate 31 to form the counter substrate 30. The counter substrate 30 includes a display surface S <b> 1 on the opposite side to the array substrate 10.

アレイ基板10及び対向基板30間の隙間はスペーサとして、例えばアレイ基板10に形成された柱状スペーサ35により保持されている。アレイ基板10及び対向基板30は、表示領域R1の周縁部である両基板の周縁部に配置された矩形枠状のシール材36により互いに接合されている。   A gap between the array substrate 10 and the counter substrate 30 is held as a spacer by, for example, a columnar spacer 35 formed on the array substrate 10. The array substrate 10 and the counter substrate 30 are joined to each other by a rectangular frame-shaped sealing material 36 disposed at the peripheral portions of both substrates, which is the peripheral portion of the display region R1.

液晶層40は、アレイ基板10及び対向基板30間に挟持され、シール材36で囲まれている。シール材36の一部に形成された液晶注入口37は、封止材38により封止されている。   The liquid crystal layer 40 is sandwiched between the array substrate 10 and the counter substrate 30 and is surrounded by a sealing material 36. A liquid crystal injection port 37 formed in a part of the sealing material 36 is sealed with a sealing material 38.

駆動回路3は、延出部11a上に実装されている。ここで、延出部11a上に、複数の走査線15、複数の補助容量下部配線16及び複数の信号線22のそれぞれの一端部が設けられている。すなわち、複数の走査線15、複数の補助容量下部配線16及び複数の信号線22のそれぞれの一端部は、シール材36を越え、シール材36の外側の延出部11a上に位置している。駆動回路3は、複数の走査線15、複数の補助容量下部配線16及び複数の信号線22に電気的に接続されている。   The drive circuit 3 is mounted on the extension part 11a. Here, one end of each of the plurality of scanning lines 15, the plurality of auxiliary capacitance lower wirings 16, and the plurality of signal lines 22 is provided on the extending portion 11 a. That is, one end of each of the plurality of scanning lines 15, the plurality of auxiliary capacitance lower wirings 16, and the plurality of signal lines 22 exceeds the sealing material 36 and is located on the extending portion 11 a outside the sealing material 36. . The drive circuit 3 is electrically connected to the plurality of scanning lines 15, the plurality of auxiliary capacitance lower wirings 16, and the plurality of signal lines 22.

バックライトユニット4は、アレイ基板10の外面側に配置されている。バックライトユニット4は、アレイ基板10に対向配置された導光体4aと、この導光体の一側縁に対向配置された光源4b及び反射板4cとを有している。   The backlight unit 4 is disposed on the outer surface side of the array substrate 10. The backlight unit 4 includes a light guide 4a disposed to face the array substrate 10, and a light source 4b and a reflection plate 4c disposed to face one side edge of the light guide.

図1、図3、図6及び図7に示すように、光センサ(光感知器)2は液晶表示パネル1に設けられ、より詳しくは表示領域R1から外れたガラス基板11上に形成されている。光センサ(光感知器)2は、トランジスタ構造を有した光感知部Tr1と、記憶部として、例えばキャパシタからなる保持容量Cと、切替えスイッチTr2とを有している。光感知部Tr1及び切替えスイッチTr2は、それぞれNチャネル型のトランジスタにより形成されている。光感知部Tr1は、TFT13と同時に同一材料で形成されている。保持容量Cは、補助容量素子14と同時に同一材料で形成されている。   As shown in FIG. 1, FIG. 3, FIG. 6 and FIG. 7, the optical sensor (photosensor) 2 is provided in the liquid crystal display panel 1, and more specifically, formed on the glass substrate 11 outside the display region R1. Yes. The photosensor (photosensor) 2 includes a photosensor Tr1 having a transistor structure, and a storage capacitor C formed of a capacitor, for example, and a changeover switch Tr2 as a storage unit. The light sensing unit Tr1 and the changeover switch Tr2 are each formed by an N-channel transistor. The light sensing portion Tr1 is formed of the same material as the TFT 13 at the same time. The storage capacitor C is formed of the same material as the auxiliary capacitor element 14 at the same time.

光感知部Tr1は、ゲート電極G、ゲート絶縁膜17を介してゲート電極に対向配置され、アモルファスシリコンで形成されたチャネル層CH、チャネル層のソース領域に電気的に接続されたソース電極S、及びチャネル層のドレイン領域に電気的に接続されたドレイン電極Dを有している。   The light sensing portion Tr1 is disposed to face the gate electrode through the gate electrode G and the gate insulating film 17, and is a channel layer CH made of amorphous silicon, and a source electrode S electrically connected to the source region of the channel layer, And a drain electrode D electrically connected to the drain region of the channel layer.

ゲート電極Gは、チャネル層CH全体に重なり、チャネル層CHへのバックライト光の照射を防止している。光感知部Tr1は、チャネル層CHの受ける外光Lの輝度レベルに応じてソース電極S及びドレイン電極D間の導電性を変化させるものである。
保持容量Cは、光感知部Tr1のソース電極S及びドレイン電極Dと接続されている。
光センサ2は、制御機構8、より詳しくは駆動回路3と電気的に接続されている。
The gate electrode G overlaps the entire channel layer CH and prevents the backlight light from being irradiated to the channel layer CH. The light sensing unit Tr1 changes the conductivity between the source electrode S and the drain electrode D according to the luminance level of the external light L received by the channel layer CH.
The storage capacitor C is connected to the source electrode S and the drain electrode D of the light sensing unit Tr1.
The optical sensor 2 is electrically connected to the control mechanism 8, more specifically to the drive circuit 3.

光感知部Tr1のソース電極Sは、駆動回路3の入力パッドP1と電気的に接続されている。ソース電極Sには、入力パッドP1を介してソース電圧V1が入力される。光感知部Tr1のゲート電極Gは、駆動回路3の入力パッドP2と電気的に接続されている。ゲート電極Gには、入力パッドP2を介してゲート電圧V2が入力される。   The source electrode S of the light sensing unit Tr1 is electrically connected to the input pad P1 of the drive circuit 3. A source voltage V1 is input to the source electrode S via the input pad P1. The gate electrode G of the light sensing unit Tr1 is electrically connected to the input pad P2 of the drive circuit 3. A gate voltage V2 is input to the gate electrode G via the input pad P2.

光感知部Tr1のドレイン電極Dは、光検出信号取出し線Wを介して駆動回路3の出力パッドPoutに電気的に接続されている。出力パッドPoutには、光検出信号取出し線Wを介して光検出信号(出力電圧)Voutが出力される。   The drain electrode D of the light sensing unit Tr1 is electrically connected to the output pad Pout of the drive circuit 3 through the light detection signal extraction line W. A light detection signal (output voltage) Vout is output to the output pad Pout via the light detection signal extraction line W.

切替えスイッチTr2のゲート電極は、駆動回路3の入力パッドP3と電気的に接続されている。上記ゲート電極には、入力パッドP3を介してゲート電圧V3が入力される。このため、切替えスイッチTr2は、ゲート電圧V3に応答してオン(導通状態)、オフ(非導通状態)される。   The gate electrode of the changeover switch Tr2 is electrically connected to the input pad P3 of the drive circuit 3. A gate voltage V3 is input to the gate electrode via the input pad P3. Therefore, the changeover switch Tr2 is turned on (conductive state) and turned off (non-conductive state) in response to the gate voltage V3.

切替えスイッチTr2のソース電極は、駆動回路3の入力パッドP4と電気的に接続されている。上記ソース電極には、入力パッドP4を介してソース電圧V4が入力される。切替えスイッチTr2のドレイン電極は、光検出信号取出し線W及び保持容量Cと電気的に接続されている。   The source electrode of the changeover switch Tr2 is electrically connected to the input pad P4 of the drive circuit 3. The source voltage V4 is input to the source electrode via the input pad P4. The drain electrode of the changeover switch Tr2 is electrically connected to the light detection signal extraction line W and the storage capacitor C.

駆動回路3は、出力スイッチTr3及び出力バッファBを有している。出力スイッチTr3は、例えばNチャネル型のトランジスタにより形成されている。出力スイッチTr3のソース電極は、出力パッドPoutを介して光検出信号取出し線Wに電気的に接続されている。出力スイッチTr3のドレイン電極は、出力バッファBの入力端子と電気的に接続されている。出力スイッチTr3は、処理部7からの制御信号に応答してオン(導通状態)、オフ(非導通状態)される。   The drive circuit 3 includes an output switch Tr3 and an output buffer B. The output switch Tr3 is formed by an N-channel transistor, for example. The source electrode of the output switch Tr3 is electrically connected to the light detection signal extraction line W through the output pad Pout. The drain electrode of the output switch Tr3 is electrically connected to the input terminal of the output buffer B. The output switch Tr3 is turned on (conductive state) and turned off (non-conductive state) in response to a control signal from the processing unit 7.

記憶部6及び処理部7は、基板5上に実装されている。記憶部6には、光検出信号Voutの値に対応した外光の照度の情報が予め格納されている。この実施の形態において、記憶部6は、読み出し専用に形成されたROMである。   The storage unit 6 and the processing unit 7 are mounted on the substrate 5. The storage unit 6 stores in advance information on the illuminance of outside light corresponding to the value of the light detection signal Vout. In this embodiment, the storage unit 6 is a ROM formed exclusively for reading.

処理部7は、光センサ2から出力される光検出信号Voutを検出し、記憶部6の情報と照し合せる。これにより、処理部7は、外光Lの照度の情報を検出することができる。処理部7は、検出された外光Lの照度の情報に応じて画像の輝度レベルを制御する。画像の輝度レベルの制御は、例えば、バックライトユニット4からの光放出量を制御することにより行われる。   The processing unit 7 detects the light detection signal Vout output from the optical sensor 2 and compares it with the information in the storage unit 6. Thereby, the processing unit 7 can detect the illuminance information of the external light L. The processing unit 7 controls the luminance level of the image according to the detected illuminance information of the external light L. The brightness level of the image is controlled by controlling the amount of light emitted from the backlight unit 4, for example.

処理部7は、タイミングコントローラ7aを有している。このため、処理部7は、タイミングコントローラ7aの指示に基づき、光センサ2に連続的又は断続的に光感知を行わせることができる。すなわち、処理部7は、光検出信号Voutを連続的又は断続的に検出することができる。   The processing unit 7 includes a timing controller 7a. Therefore, the processing unit 7 can cause the optical sensor 2 to perform light sensing continuously or intermittently based on an instruction from the timing controller 7a. That is, the processing unit 7 can detect the light detection signal Vout continuously or intermittently.

基板5及び液晶表示パネル1はフレキシブルケーブル50で接続されている。フレキシブルケーブル50は、駆動回路3及び処理部7と電気的に接続されている。このため、上記光検出信号Vout等はフレキシブルケーブル50を介して伝送される。   The substrate 5 and the liquid crystal display panel 1 are connected by a flexible cable 50. The flexible cable 50 is electrically connected to the drive circuit 3 and the processing unit 7. For this reason, the photodetection signal Vout and the like are transmitted via the flexible cable 50.

その他、基板5上には、電源部60が実装されている。基板5及びバックライトユニット4は、ケーブル70で接続されている。ケーブル70は、電源部60及びバックライトユニット4と電気的に接続されている。このため、処理部7の制御の基、電源部60から直流の電流は、ケーブル70を介してバックライトユニット4に与えられる。   In addition, a power supply unit 60 is mounted on the substrate 5. The substrate 5 and the backlight unit 4 are connected by a cable 70. The cable 70 is electrically connected to the power supply unit 60 and the backlight unit 4. Therefore, a direct current from the power supply unit 60 is given to the backlight unit 4 via the cable 70 under the control of the processing unit 7.

次に、液晶表示装置の制御方法について説明する。特に、外光Lの照度を検出するための液晶表示装置の制御方法について説明する。図12乃至図15に示すように、外光Lの照度を検出するための動作は、光検出期間t1に行われる光検出動作と、非光検出期間t2に行われる非光検出動作とに分けられる。
この実施の形態において、液晶表示パネル1が画像を表示している間、光検出動作と、非光検出動作とが交互に連続的に行われる。言い換えると、処理部7は、光検出信号Voutを連続的に検出する。
Next, a method for controlling the liquid crystal display device will be described. In particular, a method for controlling the liquid crystal display device for detecting the illuminance of the external light L will be described. As illustrated in FIGS. 12 to 15, the operation for detecting the illuminance of the external light L is divided into a light detection operation performed in the light detection period t1 and a non-light detection operation performed in the non-light detection period t2. It is done.
In this embodiment, the light detection operation and the non-light detection operation are alternately and continuously performed while the liquid crystal display panel 1 displays an image. In other words, the processing unit 7 continuously detects the light detection signal Vout.

光検出動作は、リセット期間t1aに行われるリセット動作と、保持期間t1bに行われる保持動作と、光検出信号取出し期間t1cに行われる光検出信号取出し動作とに分けられる。   The light detection operation is divided into a reset operation performed in the reset period t1a, a holding operation performed in the holding period t1b, and a light detection signal extraction operation performed in the light detection signal extraction period t1c.

まず、リセット動作について説明する。
図8及び図1,6,7,12−15に示すように、リセット期間t1aにおいて、駆動回路3から、光感知部Tr1のソース電極Sに第1ソース電圧V1、ゲート電極Gに第1ゲート電圧V2が印加される。
First, the reset operation will be described.
As shown in FIGS. 8 and 1, 6, 7, 12-15, in the reset period t <b> 1 a, the drive circuit 3 supplies the first source voltage V <b> 1 to the source electrode S and the gate electrode G to the first gate. A voltage V2 is applied.

同時に、駆動回路3から、切替えスイッチTr2を導通状態(オン状態)とするレベル(オン電位)の第1ゲート電圧V3が切替えスイッチTr2のゲート電極に印加され、切替えスイッチTr2のソース電極にハイレベルの第1ソース電圧であるリセット電圧V4が印加される。リセット電圧V4は、第1ソース電圧V1に比べて十分に大きい。
そして、出力スイッチTr3には、駆動回路3から非導通状態(オフ状態)とするレベル(オフ電位)の制御信号が与えられる。
At the same time, the drive circuit 3 applies a first gate voltage V3 at a level (ON potential) that makes the changeover switch Tr2 conductive (ON state) to the gate electrode of the changeover switch Tr2, and applies a high level to the source electrode of the changeover switch Tr2. The reset voltage V4, which is the first source voltage, is applied. The reset voltage V4 is sufficiently larger than the first source voltage V1.
The output switch Tr3 is supplied with a control signal at a level (off potential) for turning off the driving circuit 3 from the driving circuit 3.

これにより、切替えスイッチTr2から光検出信号取出し線Wにリセット電圧V4を印加し、光検出信号取出し線Wの電圧をリセットさせる。同時に、保持容量Cにリセット電圧V4が保持される。言い換えれば、保持容量Cにリセット電圧V4を記憶させる。   Thereby, the reset voltage V4 is applied to the light detection signal extraction line W from the changeover switch Tr2, and the voltage of the light detection signal extraction line W is reset. At the same time, the reset voltage V4 is held in the holding capacitor C. In other words, the reset voltage V4 is stored in the storage capacitor C.

上記したリセット動作において、光感知部Tr1に第1電圧ストレスαを印加することになる。上記したことは、光感知部Tr1において、ドレイン電極D及びゲート電極G間に電位差(Vout(V4)−V2)が、ソース電極S及びゲート電極G間に電位差(V1−V2)が、それぞれ生じるためである。
以下、本実施の形態では、第1電圧ストレスαとは、ゲート電極Gの電位V2を基準として、ドレイン電極Dとゲート電極Gとの電位差(α1)、及び、ソース電極Sとゲート電極Gとの電位差(α2)を指す。
In the above-described reset operation, the first voltage stress α is applied to the light sensing unit Tr1. As described above, in the light sensing unit Tr1, a potential difference (Vout (V4) −V2) is generated between the drain electrode D and the gate electrode G, and a potential difference (V1−V2) is generated between the source electrode S and the gate electrode G. Because.
Hereinafter, in the present embodiment, the first voltage stress α refers to the potential difference (α1) between the drain electrode D and the gate electrode G with reference to the potential V2 of the gate electrode G, and the source electrode S and the gate electrode G. Potential difference (α2).

以上で、リセット動作が終了する。   This completes the reset operation.

次に、保持動作について説明する。
図9及び図1,6,7,12−15に示すように、リセット期間t1aに続く保持期間t1bにおいて、出力スイッチTr3をオフ状態に維持したまま、切替えスイッチTr2をオフ状態に切替える。すなわち、切替えスイッチTr2をオフ状態とするレベル(オフ電位)の第2ゲート電圧V3を切替えスイッチTr2のゲート電極に印加する。
これにより、保持容量Cは書き込まれたリセット電圧V4を保持する。上記した際、光感知部Tr1のゲート電極Gへの第1ゲート電圧V2の印加は維持される。
Next, the holding operation will be described.
As shown in FIGS. 9, 1, 6, 7, and 12-15, in the holding period t <b> 1 b subsequent to the reset period t <b> 1 a, the changeover switch Tr <b> 2 is switched to the off state while the output switch Tr <b> 3 is maintained in the off state. That is, the second gate voltage V3 at a level (off potential) that turns off the changeover switch Tr2 is applied to the gate electrode of the changeover switch Tr2.
Thereby, the holding capacitor C holds the written reset voltage V4. At the time described above, the application of the first gate voltage V2 to the gate electrode G of the light sensing unit Tr1 is maintained.

上記した保持動作において、光感知部Tr1への第1電圧ストレスαの印加を維持することになる。上記したことは、保持容量Cによるリセット電圧V4の保持に起因し、光感知部Tr1において、ドレイン電極D及びゲート電極G間に電位差(Vout−v2)が、ソース電極S及びゲート電極G間に電位差(V1−V2)が、それぞれ生じるためである。
以上で、保持動作が終了する。
In the holding operation described above, application of the first voltage stress α to the light sensing unit Tr1 is maintained. The above is caused by the holding of the reset voltage V4 by the holding capacitor C. In the light sensing unit Tr1, the potential difference (Vout−v2) between the drain electrode D and the gate electrode G is between the source electrode S and the gate electrode G. This is because a potential difference (V1-V2) occurs.
This completes the holding operation.

次に、光検出信号取出し動作について説明する。
図10及び図1,6,7,12−15に示すように、保持期間t1bに続く光検出信号取出し期間t1cにおいて、切替えスイッチTr2をオフ状態に維持したまま、出力スイッチTr3をオン状態に切替える。すなわち、出力スイッチTr3をオン状態とする制御信号を出力スイッチTr3に印加する。
Next, the light detection signal extraction operation will be described.
As shown in FIGS. 10 and 1, 6, 7, 12-15, in the light detection signal extraction period t 1 c following the holding period t 1 b, the output switch Tr 3 is switched to the on state while the changeover switch Tr 2 is maintained in the off state. . That is, a control signal for turning on the output switch Tr3 is applied to the output switch Tr3.

これにより、保持容量Cに記憶されたリセット電圧V4及び光感知部Tr1から出力される光検出電圧に基づいた光検出信号Voutは光検出信号取出し線Wを介して出力スイッチTr3に伝送される。上記光検出電圧の値がチャネル層CHに照射される外光Lの照度に応じて変化することは言うまでもない。   Thereby, the reset voltage V4 stored in the storage capacitor C and the photodetection signal Vout based on the photodetection voltage output from the photosensor Tr1 are transmitted to the output switch Tr3 via the photodetection signal extraction line W. Needless to say, the value of the photodetection voltage changes according to the illuminance of the external light L applied to the channel layer CH.

処理部7は、光検出信号Voutを出力バッファBを介して出力スイッチTr3から取出す。処理部7は、光検出信号Voutを検出し、記憶部6の情報と照し合せ、外光Lの照度の情報を検出する。そして、処理部7は、取り出した光検出信号Voutに応じて画像の輝度レベルを制御する。画像の輝度レベルの制御は、バックライトユニット4からの光放出量を制御することにより行う。   The processing unit 7 extracts the light detection signal Vout from the output switch Tr3 via the output buffer B. The processing unit 7 detects the light detection signal Vout, compares it with the information in the storage unit 6, and detects the illuminance information of the external light L. Then, the processing unit 7 controls the luminance level of the image according to the extracted light detection signal Vout. The brightness level of the image is controlled by controlling the amount of light emitted from the backlight unit 4.

また、上記した際、光感知部Tr1のゲート電極Gへの第1ゲート電圧V2の印加は維持される。
上記した光検出信号取出し動作において、光感知部Tr1への第1電圧ストレスαの印加を維持することになる。上記したことは、保持容量Cによるリセット電圧V4の保持に起因し、光感知部Tr1において、ドレイン電極D及びゲート電極G間に電位差(Vout−v2)が、ソース電極S及びゲート電極G間に電位差(V1−V2)が、それぞれ生じるためである。
Further, in the above case, the application of the first gate voltage V2 to the gate electrode G of the light sensing unit Tr1 is maintained.
In the above-described light detection signal extraction operation, the application of the first voltage stress α to the light sensing unit Tr1 is maintained. The above is caused by the holding of the reset voltage V4 by the holding capacitor C. In the light sensing unit Tr1, the potential difference (Vout−v2) between the drain electrode D and the gate electrode G is between the source electrode S and the gate electrode G. This is because a potential difference (V1-V2) occurs.

以上で、光検出信号取出し動作が終了する。   Thus, the light detection signal extraction operation is completed.

次に、非光検出動作について説明する。
図11及び図1,6,7,12−15に示すように、光検出信号取出し期間t1cに続く非光検出期間t2において、切替えスイッチTr2をオフ状態に維持したまま、出力スイッチTr3をオフ状態に切替える。すなわち、出力スイッチTr3をオフ状態とする制御信号を出力スイッチTr3に印加する。
Next, the non-light detection operation will be described.
As shown in FIGS. 11 and 1, 6, 7, and 12-15, in the non-light detection period t2 following the light detection signal extraction period t1c, the output switch Tr3 is turned off while the changeover switch Tr2 is kept off. Switch to. That is, a control signal for turning off the output switch Tr3 is applied to the output switch Tr3.

そして、切替えスイッチTr2のソース電極にリセット電圧V4と相対的に異なる極性の非リセット電圧V4を印加する。同時に、光感知部Tr1のソース電極Sに第1ソース電圧V1と相対的に異なる極性の第2ソース電圧V1を印加する。また、同時に、光感知部Tr1のゲート電極Gに第1ゲート電圧V2と相対的に異なる極性の第2ゲート電圧V2を印加する。   Then, a non-reset voltage V4 having a polarity relatively different from the reset voltage V4 is applied to the source electrode of the changeover switch Tr2. At the same time, the second source voltage V1 having a polarity relatively different from that of the first source voltage V1 is applied to the source electrode S of the light sensing unit Tr1. At the same time, a second gate voltage V2 having a polarity relatively different from that of the first gate voltage V2 is applied to the gate electrode G of the light sensing unit Tr1.

これにより、上記した非光検出動作において、光感知部Tr1に第1電圧ストレスαと相対的に異なる極性の第2電圧ストレスβを印加し、第1電圧ストレスαを打ち消すことができる。上記したことは、光感知部Tr1において、ドレイン電極D及びゲート電極G間に電位差(Vout(V1)−V2)と、ソース電極S及びゲート電極G間に電位差(V1−V2)と、がそれぞれ光検出期間t1とは逆の極性になるためである。   Thereby, in the above-described non-light detection operation, the second voltage stress β having a polarity relatively different from the first voltage stress α can be applied to the light sensing unit Tr1 to cancel the first voltage stress α. As described above, the potential difference (Vout (V1) −V2) between the drain electrode D and the gate electrode G and the potential difference (V1−V2) between the source electrode S and the gate electrode G in the light sensing unit Tr1 are This is because the polarity is opposite to that of the light detection period t1.

前記第2電圧ストレスβとは、ゲート電極Gの電位V2を基準として、ドレイン電極Dとゲート電極Gとの電位差(β1)、及び、ソース電極Sとゲート電極Gとの電位差(β2)を指す。   The second voltage stress β refers to a potential difference (β1) between the drain electrode D and the gate electrode G and a potential difference (β2) between the source electrode S and the gate electrode G with reference to the potential V2 of the gate electrode G. .

第1電圧ストレスαを打ち消すため、光検出期間t1及び非光検出期間t2において、制御機構8は、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dに印加させる電圧の時間平均値をほぼ一致させている。   In order to cancel the first voltage stress α, in the light detection period t1 and the non-light detection period t2, the control mechanism 8 causes the time average value of the voltages to be applied to the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1. Are almost the same.

なお、この実施の形態のように、非光検出期間t2全てにおいて、光感知部Tr1に第2電圧ストレスβを印加する必要はなく、第2電圧ストレスβの印加は、第1電圧ストレスαの打消しに必要な期間だけ行えば良い。   Note that, as in this embodiment, it is not necessary to apply the second voltage stress β to the light sensing unit Tr1 in the entire non-light detection period t2, and the application of the second voltage stress β is equal to the first voltage stress α. It is only necessary to perform the period necessary for cancellation.

若しくは、非光検出期間t2自体の長さを第1電圧ストレスαの打消しに必要な長さに調整すれば良い。非光検出期間t2自体の長さは、電圧設定やトランジスタ特性に応じた最適値に設定するのが好ましい。   Alternatively, the length of the non-light detection period t2 itself may be adjusted to a length necessary for canceling the first voltage stress α. The length of the non-light detection period t2 itself is preferably set to an optimum value according to voltage setting and transistor characteristics.

以上で、非光検出動作が終了する。
そして、上記した光検出動作及び非光検出動作は、液晶表示パネル1が画像を表示している間、交互に連続的に行われる。
This completes the non-light detection operation.
The above-described light detection operation and non-light detection operation are alternately and continuously performed while the liquid crystal display panel 1 displays an image.

上記のように構成された液晶表示装置及び液晶表示装置の制御方法によれば、光検出期間t1に、光感知部Tr1に第1電圧ストレスαを印加し、外光Lの照度の情報を検出し、検出された情報に応じて画像の輝度レベルを制御し、非光検出期間t2に、光感知部Tr1に第2電圧ストレスβを印加し第1電圧ストレスαを打ち消している。   According to the liquid crystal display device configured as described above and the method for controlling the liquid crystal display device, the first voltage stress α is applied to the light sensing unit Tr1 and the illuminance information of the external light L is detected during the light detection period t1. Then, the luminance level of the image is controlled according to the detected information, and the second voltage stress β is applied to the light sensing unit Tr1 in the non-light detection period t2 to cancel the first voltage stress α.

上記したように、電圧ストレスの極性を次々と転換して駆動することにより、ゲート絶縁膜17へのキャリアの注入や光感知部Tr1内の固定電荷の移動等が抑制される。このため、光感知部Tr1の閾値シフトを抑制し光電流特性シフトを大幅に改善することができる。光感知部Tr1のチャネル層CHがアモルファスシリコンで形成されている場合には、アモルファスシリコンのダングリングボンドによりゲート絶縁膜に電荷の注入が起き易いので特に効果的である。   As described above, by switching the polarity of the voltage stress one after another, the injection of carriers into the gate insulating film 17 and the movement of fixed charges in the light sensing portion Tr1 are suppressed. For this reason, the threshold shift of the light sensing unit Tr1 can be suppressed and the photocurrent characteristic shift can be greatly improved. In the case where the channel layer CH of the light sensing portion Tr1 is formed of amorphous silicon, it is particularly effective because charge injection easily occurs in the gate insulating film due to dangling bonds of amorphous silicon.

画素12を形成する際、同一材料で同時に光センサ2を形成することができる。このため、製造コストの削減、ひいては製品価格の高騰を抑制することができる。
上記したことから、外光Lの照度を正確に感知でき、表示画像の輝度レベルを制御できる液晶表示装置及び液晶表示装置の制御方法を得ることができる。
When the pixel 12 is formed, the photosensor 2 can be formed simultaneously with the same material. For this reason, it is possible to suppress the manufacturing cost, and consequently the increase in the product price.
As described above, it is possible to obtain a liquid crystal display device and a control method for the liquid crystal display device that can accurately sense the illuminance of the external light L and can control the luminance level of the display image.

次に、この発明の表示装置及び表示装置の制御方法を液晶表示装置及び液晶表示装置の制御方法に適用した他の実施の形態について詳細に説明する。この実施の形態において、液晶表示装置の駆動回路3は切替えスイッチTr4を有している。液晶表示装置の他の構成は上述した実施の形態と同一であり、同一の部分には同一の符号を付してその詳細な説明を省略する。   Next, another embodiment in which the display device and the control method of the display device of the present invention are applied to the liquid crystal display device and the control method of the liquid crystal display device will be described in detail. In this embodiment, the drive circuit 3 of the liquid crystal display device has a change-over switch Tr4. Other configurations of the liquid crystal display device are the same as those of the above-described embodiment, and the same portions are denoted by the same reference numerals and detailed description thereof is omitted.

図16に示すように、切替えスイッチTr4は、例えばNチャネル型のトランジスタにより形成されている。切替えスイッチTr4のソース電極は、パッドGNDを介して接地されている。切替えスイッチTr4のドレイン電極は、出力パッドPoutと出力スイッチTr3との間に電気的に接続されている。切替えスイッチTr4は、処理部7からの制御信号に応答してオン(導通状態)、オフ(非導通状態)される。   As shown in FIG. 16, the changeover switch Tr4 is formed of, for example, an N-channel transistor. The source electrode of the changeover switch Tr4 is grounded via the pad GND. The drain electrode of the changeover switch Tr4 is electrically connected between the output pad Pout and the output switch Tr3. The changeover switch Tr4 is turned on (conductive state) and turned off (non-conductive state) in response to a control signal from the processing unit 7.

次に、液晶表示装置の制御方法について説明する。特に、外光Lの照度を検出するための液晶表示装置の制御方法について説明する。図22乃至25に示すように、外光Lの照度を検出するための動作は、光検出期間t1に行われる光検出動作と、非光検出期間t2に行われる非光検出動作と、待機期間t3に行われる待機動作とに分けられる。
この実施の形態において、液晶表示パネル1が画像を表示している間、光検出動作と、非光検出動作とが交互に断続的に行われる。言い換えると、処理部7は、光検出信号Voutを断続的に検出する。
Next, a method for controlling the liquid crystal display device will be described. In particular, a method for controlling the liquid crystal display device for detecting the illuminance of the external light L will be described. As shown in FIGS. 22 to 25, the operation for detecting the illuminance of the external light L includes a light detection operation performed during the light detection period t1, a non-light detection operation performed during the non-light detection period t2, and a standby period. It is divided into a standby operation performed at t3.
In this embodiment, while the liquid crystal display panel 1 displays an image, the light detection operation and the non-light detection operation are alternately and intermittently performed. In other words, the processing unit 7 detects the light detection signal Vout intermittently.

まず、リセット動作について説明する。
図17及び図1,7,16,22−25に示すように、リセット期間t1aにおいて、駆動回路3から、光感知部Tr1のソース電極Sに第1ソース電圧V1、ゲート電極Gに第1ゲート電圧V2が印加される。
First, the reset operation will be described.
As shown in FIGS. 17 and 1, 7, 16, 22-25, in the reset period t 1 a, the driving circuit 3 supplies the first source voltage V 1 to the source electrode S of the light sensing unit Tr 1 and the first gate to the gate electrode G. A voltage V2 is applied.

同時に、駆動回路3から、切替えスイッチTr2を導通状態(オン状態)とするレベル(オン電位)の第1ゲート電圧V3が切替えスイッチTr2のゲート電極に印加され、切替えスイッチTr2のソース電極にハイレベルの第1ソース電圧であるリセット電圧V4が印加される。リセット電圧V4は、第1ソース電圧V1に比べて十分に大きい。
そして、出力スイッチTr3及び切替えスイッチTr4には、駆動回路3から非導通状態(オフ状態)とするレベル(オフ電位)の制御信号が与えられる。
At the same time, the drive circuit 3 applies a first gate voltage V3 at a level (ON potential) that makes the changeover switch Tr2 conductive (ON state) to the gate electrode of the changeover switch Tr2, and applies a high level to the source electrode of the changeover switch Tr2. The reset voltage V4, which is the first source voltage, is applied. The reset voltage V4 is sufficiently larger than the first source voltage V1.
The output switch Tr3 and the changeover switch Tr4 are supplied with a control signal of a level (off potential) for making the nonconductive state (off state) from the drive circuit 3.

これにより、切替えスイッチTr2から光検出信号取出し線Wにリセット電圧V4を印加し、光検出信号取出し線Wの電圧をリセットさせる。同時に、保持容量Cにリセット電圧V4を記憶させる。   Thereby, the reset voltage V4 is applied to the light detection signal extraction line W from the changeover switch Tr2, and the voltage of the light detection signal extraction line W is reset. At the same time, the reset voltage V4 is stored in the storage capacitor C.

上記したリセット動作において、光感知部Tr1に第1電圧ストレスαを印加することになる。   In the above-described reset operation, the first voltage stress α is applied to the light sensing unit Tr1.

前記第1電圧ストレスαとは、ゲート電極Gの電位V2を基準として、ドレイン電極Dとゲート電極Gとの電位差(α1)、及び、ソース電極Sとゲート電極Gとの電位差(α2)を指す。
以上で、リセット動作が終了する。
The first voltage stress α refers to a potential difference (α1) between the drain electrode D and the gate electrode G and a potential difference (α2) between the source electrode S and the gate electrode G with reference to the potential V2 of the gate electrode G. .
This completes the reset operation.

次に、保持動作について説明する。
図18及び図1,7,16,22−25に示すように、リセット期間t1aに続く保持期間t1bにおいて、出力スイッチTr3及び切替えスイッチTr4をオフ状態に維持したまま、切替えスイッチTr2をオフ状態に切替える。すなわち、切替えスイッチTr2をオフ状態とするレベル(オフ電位)の第2ゲート電圧V3を切替えスイッチTr2のゲート電極に印加する。
これにより、保持容量Cは書き込まれたリセット電圧V4を保持する。上記した際、光感知部Tr1のゲート電極Gへの第1ゲート電圧V2の印加は維持される。
Next, the holding operation will be described.
As shown in FIG. 18 and FIGS. 1, 7, 16, and 22-25, in the holding period t1b following the reset period t1a, the changeover switch Tr2 is turned off while the output switch Tr3 and the changeover switch Tr4 are maintained in the off state. Switch. That is, the second gate voltage V3 at a level (off potential) that turns off the changeover switch Tr2 is applied to the gate electrode of the changeover switch Tr2.
Thereby, the holding capacitor C holds the written reset voltage V4. At the time described above, the application of the first gate voltage V2 to the gate electrode G of the light sensing unit Tr1 is maintained.

上記した保持動作において、光感知部Tr1への第1電圧ストレスαの印加を維持することになる。
以上で、保持動作が終了する。
In the holding operation described above, application of the first voltage stress α to the light sensing unit Tr1 is maintained.
This completes the holding operation.

次に、光検出信号取出し動作について説明する。
図19及び図1,7,16,22−25に示すように、保持期間t1bに続く光検出信号取出し期間t1cにおいて、切替えスイッチTr2及び切替えスイッチTr4をオフ状態に維持したまま、出力スイッチTr3をオン状態に切替える。すなわち、出力スイッチTr3をオン状態とする制御信号を出力スイッチTr3に印加する。
Next, the light detection signal extraction operation will be described.
As shown in FIGS. 19 and 1, 7, 16, 22-25, in the light detection signal extraction period t 1 c following the holding period t 1 b, the output switch Tr 3 is turned on while the change-over switch Tr 2 and change-over switch Tr 4 are maintained in the off state. Switch to the on state. That is, a control signal for turning on the output switch Tr3 is applied to the output switch Tr3.

これにより、保持容量Cに記憶されたリセット電圧V4及び光感知部Tr1から出力される光検出電圧に基づいた光検出信号Voutは光検出信号取出し線Wを介して出力スイッチTr3に伝送される。   Thereby, the reset voltage V4 stored in the storage capacitor C and the photodetection signal Vout based on the photodetection voltage output from the photosensor Tr1 are transmitted to the output switch Tr3 via the photodetection signal extraction line W.

処理部7は、光検出信号Voutを出力バッファBを介して出力スイッチTr3から取出す。処理部7は、光検出信号Voutを検出し、記憶部6の情報と照し合せ、外光Lの照度の情報を検出する。そして、処理部7は、取り出した光検出信号Voutに応じて画像の輝度レベルを制御する。画像の輝度レベルの制御は、バックライトユニット4からの光放出量を制御することにより行う。   The processing unit 7 extracts the light detection signal Vout from the output switch Tr3 via the output buffer B. The processing unit 7 detects the light detection signal Vout, compares it with the information in the storage unit 6, and detects the illuminance information of the external light L. Then, the processing unit 7 controls the luminance level of the image according to the extracted light detection signal Vout. The brightness level of the image is controlled by controlling the amount of light emitted from the backlight unit 4.

また、上記した際、光感知部Tr1のゲート電極Gへの第1ゲート電圧V2の印加は維持される。
上記した光検出信号取出し動作において、光感知部Tr1への第1電圧ストレスαの印加を維持することになる。
以上で、光検出信号取出し動作が終了する。
Further, in the above case, the application of the first gate voltage V2 to the gate electrode G of the light sensing unit Tr1 is maintained.
In the above-described light detection signal extraction operation, the application of the first voltage stress α to the light sensing unit Tr1 is maintained.
Thus, the light detection signal extraction operation is completed.

次に、非光検出動作について説明する。
図20及び図1,7,16,22−25に示すように、光検出信号取出し期間t1cに続く非光検出期間t2において、切替えスイッチTr2及び切替えスイッチTr4をオフ状態に維持したまま、出力スイッチTr3をオフ状態に切替える。すなわち、出力スイッチTr3をオフ状態とする制御信号を出力スイッチTr3に印加する。
Next, the non-light detection operation will be described.
As shown in FIGS. 20 and 1, 7, 16, and 22-25, in the non-light detection period t <b> 2 that follows the light detection signal extraction period t <b> 1 c, the output switch Tr <b> 2 and the change-over switch Tr <b> 4 are maintained in the OFF state. Tr3 is switched off. That is, a control signal for turning off the output switch Tr3 is applied to the output switch Tr3.

そして、切替えスイッチTr2のソース電極にリセット電圧V4と相対的に異なる極性の非リセット電圧V4を印加する。同時に、光感知部Tr1のソース電極Sに第1ソース電圧V1と相対的に異なる極性の第2ソース電圧V1を印加する。また、同時に、光感知部Tr1のゲート電極Gに第1ゲート電圧V2と相対的に異なる極性の第2ゲート電圧V2を印加する。   Then, a non-reset voltage V4 having a polarity relatively different from the reset voltage V4 is applied to the source electrode of the changeover switch Tr2. At the same time, the second source voltage V1 having a polarity relatively different from that of the first source voltage V1 is applied to the source electrode S of the light sensing unit Tr1. At the same time, a second gate voltage V2 having a polarity relatively different from that of the first gate voltage V2 is applied to the gate electrode G of the light sensing unit Tr1.

これにより、上記した非光検出動作において、光感知部Tr1に第1電圧ストレスαと相対的に異なる極性の第2電圧ストレスβを印加し、第1電圧ストレスαを打ち消すことができる。上記したことは、光感知部Tr1において、ドレイン電極D及びゲート電極G間に電位差(Vout(V1)−V2)と、ソース電極S及びゲート電極G間に電位差(V1−V2)と、がそれぞれ光検出期間t1とは逆の極性になるためである。   Thereby, in the above-described non-light detection operation, the second voltage stress β having a polarity relatively different from the first voltage stress α can be applied to the light sensing unit Tr1 to cancel the first voltage stress α. As described above, the potential difference (Vout (V1) −V2) between the drain electrode D and the gate electrode G and the potential difference (V1−V2) between the source electrode S and the gate electrode G in the light sensing unit Tr1 are This is because the polarity is opposite to that of the light detection period t1.

前記第2電圧ストレスβとは、ゲート電極Gの電位V2を基準として、ドレイン電極Dとゲート電極Gとの電位差(β1)、及び、ソース電極Sとゲート電極Gとの電位差(β2)を指す。   The second voltage stress β refers to a potential difference (β1) between the drain electrode D and the gate electrode G and a potential difference (β2) between the source electrode S and the gate electrode G with reference to the potential V2 of the gate electrode G. .

第1電圧ストレスαを打ち消すため、光検出期間t1及び非光検出期間t2において、制御機構8は、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dに印加させる電圧の時間平均値をほぼ一致させている。非光検出期間t2自体の長さは、第1電圧ストレスαの打消しに必要な長さに調整されている。非光検出期間t2の長さは、数ミリ秒乃至数十ミリ秒程度である。
以上で、非光検出動作が終了する。
In order to cancel the first voltage stress α, in the light detection period t1 and the non-light detection period t2, the control mechanism 8 causes the time average value of the voltages to be applied to the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1. Are almost the same. The length of the non-light detection period t2 itself is adjusted to a length necessary for canceling the first voltage stress α. The length of the non-light detection period t2 is about several milliseconds to several tens of milliseconds.
This completes the non-light detection operation.

次に、待機動作について説明する。待機期間t3は、非光検出期間t2に続く同電位化期間t3aを有している。
図21及び図1,7,16,22−27に示すように、待機期間t3の同電位化期間t3aにおいて、出力スイッチTr3をオフ状態に維持したまま、切替えスイッチTr4をオン状態に切替える。すなわち、切替えスイッチTr4をオン状態とする制御信号を切替えスイッチTr4に印加する。
Next, the standby operation will be described. The standby period t3 has the same potential period t3a following the non-light detection period t2.
As shown in FIGS. 21 and 1, 7, 16, 22-27, in the same potential period t 3 a of the standby period t 3, the changeover switch Tr 4 is switched to the on state while the output switch Tr 3 is maintained in the off state. That is, a control signal for turning on the changeover switch Tr4 is applied to the changeover switch Tr4.

そして、光感知部Tr1のゲート電極G及びソース電極Sと、切替えスイッチTr2のゲート電極及びソース電極とにそれぞれ同一の電圧を印加する。この実施の形態において、パッドGNDは接地されているため(電圧V5=0V)、光感知部Tr1のゲート電極G及びソース電極Sと、切替えスイッチTr2のゲート電極及びソース電極とにそれぞれ0Vの電圧を印加する。すなわち、ソース電圧V1、ゲート電圧V2、ゲート電圧V3及びソース電圧V4を0Vとする。   Then, the same voltage is applied to the gate electrode G and the source electrode S of the light sensing unit Tr1 and the gate electrode and the source electrode of the changeover switch Tr2. In this embodiment, since the pad GND is grounded (voltage V5 = 0V), a voltage of 0V is applied to the gate electrode G and source electrode S of the light sensing unit Tr1 and the gate electrode and source electrode of the changeover switch Tr2, respectively. Apply. That is, the source voltage V1, the gate voltage V2, the gate voltage V3, and the source voltage V4 are set to 0V.

このため、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dと、切替えスイッチTr2のゲート電極、ソース電極及びドレイン電極とは、同電位となる。   For this reason, the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1 and the gate electrode, the source electrode, and the drain electrode of the changeover switch Tr2 have the same potential.

続いて、同電位化期間t3a終了後の待機期間t3において、切替えスイッチTr4をオン状態に切替える。上記したように、待機期間t3において、光感知部Tr1に電圧ストレスがかからないようにする。なお、この実施の形態において、待機期間t3において、切替えスイッチTr2、出力スイッチTr3及び切替えスイッチTr4にも電圧ストレスがかからないようにしている。待機期間t3の長さは、1秒乃至数秒程度である。
以上で、待機動作が終了する。
上記した待機期間t3において、制御機構8は、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dに印加させる電圧の時間平均値を一致させている。また、光検出期間t1、非光検出期間t2及び待機期間t3において、制御機構8は、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dに印加させる電圧の時間平均値をほぼ一致させている。
Subsequently, in the standby period t3 after the end of the equipotential period t3a, the changeover switch Tr4 is switched to the on state. As described above, voltage stress is not applied to the light sensing unit Tr1 during the standby period t3. In this embodiment, voltage stress is not applied to the changeover switch Tr2, the output switch Tr3, and the changeover switch Tr4 during the standby period t3. The length of the waiting period t3 is about 1 second to several seconds.
Thus, the standby operation ends.
In the above-described waiting period t3, the control mechanism 8 matches the time average values of the voltages applied to the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1. Further, in the light detection period t1, the non-light detection period t2, and the standby period t3, the control mechanism 8 substantially matches the time average values of the voltages applied to the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1. I am letting.

そして、上記した光検出動作、非光検出動作及び待機動作は、液晶表示パネル1が画像を表示している間、順番に繰り返し行われる。   The above-described light detection operation, non-light detection operation, and standby operation are repeatedly performed in order while the liquid crystal display panel 1 displays an image.

上記のように構成された液晶表示装置及び液晶表示装置の制御方法によれば、光検出期間t1に、光感知部Tr1に第1電圧ストレスαを印加し、外光Lの照度の情報を検出し、検出された情報に応じて画像の輝度レベルを制御し、非光検出期間t2に、光感知部Tr1に第2電圧ストレスβを印加し第1電圧ストレスαを打ち消している。   According to the liquid crystal display device configured as described above and the method for controlling the liquid crystal display device, the first voltage stress α is applied to the light sensing unit Tr1 and the illuminance information of the external light L is detected during the light detection period t1. Then, the luminance level of the image is controlled according to the detected information, and the second voltage stress β is applied to the light sensing unit Tr1 in the non-light detection period t2 to cancel the first voltage stress α.

上記したように、電圧ストレスの極性を転換して駆動することにより、ゲート絶縁膜17へのキャリアの注入や光感知部Tr1内の固定電荷の移動等が抑制される。このため、光感知部Tr1の光電流特性シフトを大幅に改善することができる。   As described above, driving by changing the polarity of the voltage stress suppresses the injection of carriers into the gate insulating film 17 and the movement of fixed charges in the light sensing portion Tr1. For this reason, the photocurrent characteristic shift of the light sensing unit Tr1 can be greatly improved.

待機期間t3において、制御機構8は、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dに印加させる電圧の時間平均値を一致させている。このため、光感知部Tr1の光電流特性シフトを一層改善することができる。
上記したことから、外光Lの照度を正確に感知でき、表示画像の輝度レベルを制御できる液晶表示装置及び液晶表示装置の制御方法を得ることができる。
In the standby period t3, the control mechanism 8 matches the time average values of the voltages applied to the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1. For this reason, the photocurrent characteristic shift of the light sensing part Tr1 can be further improved.
As described above, it is possible to obtain a liquid crystal display device and a control method for the liquid crystal display device that can accurately sense the illuminance of the external light L and can control the luminance level of the display image.

なお、この発明は上記実施の形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化可能である。また、上記実施の形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。   Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the components without departing from the scope of the invention in the implementation stage. Various inventions can be formed by appropriately combining a plurality of constituent elements disclosed in the embodiments. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.

例えば、図28に示すように、制御機構8は、待機期間t3に、光感知部Tr1に相対的に異なる極性の電圧ストレスを交互に印加しても良い。これにより、待機期間t3において、光感知部Tr1のゲート電極G、ソース電極S及びドレイン電極Dに印加させる電圧の時間平均値をほぼ一致させても良い。   For example, as shown in FIG. 28, the control mechanism 8 may alternately apply voltage stresses having different polarities to the light sensing unit Tr1 during the standby period t3. Thereby, in the standby period t3, the time average values of the voltages applied to the gate electrode G, the source electrode S, and the drain electrode D of the light sensing unit Tr1 may be substantially matched.

光感知部Tr1、切替えスイッチTr2、出力スイッチTr3、切替えスイッチTr4及びTFT13は、Pチャネル型のトランジスタであっても良い。この場合、各トランジスタのゲート電極に印加する電圧を調整することにより、上述した効果を得ることができる。   The light sensing unit Tr1, the changeover switch Tr2, the output switch Tr3, the changeover switch Tr4, and the TFT 13 may be P-channel transistors. In this case, the above-described effects can be obtained by adjusting the voltage applied to the gate electrode of each transistor.

また、薄膜トランジスタに用いるアモルファスシリコンをポリシリコンに置き換えても、上述した効果と略同様な効果を得ることができる。   Further, even if the amorphous silicon used in the thin film transistor is replaced with polysilicon, the same effect as described above can be obtained.

切替えスイッチTr2、出力スイッチTr3、切替えスイッチTr4及びTFT13は、トランジスタ構造を有しているが、これに限定されるものではなく、スイッチング機能を有していれば良い。   The changeover switch Tr2, the output switch Tr3, the changeover switch Tr4, and the TFT 13 have a transistor structure, but are not limited to this and may have a switching function.

切替えスイッチTr2は、光センサ2に設けられているが、これに限定されるものではなく、駆動回路3(制御機構8)に設けられていても良い。
この発明は、液晶表示装置及び液晶表示装置の制御方法に限定されるものではなく、表示装置及び表示装置の制御方法に適用可能である。
The change-over switch Tr2 is provided in the optical sensor 2, but is not limited to this, and may be provided in the drive circuit 3 (control mechanism 8).
The present invention is not limited to the liquid crystal display device and the control method of the liquid crystal display device, and can be applied to the display device and the control method of the display device.

この発明の実施の形態に係る液晶表示装置を示す概略図。1 is a schematic diagram showing a liquid crystal display device according to an embodiment of the present invention. 上記液晶表示装置を示す断面図。Sectional drawing which shows the said liquid crystal display device. 図1に示した液晶表示パネルを示す平面図。FIG. 2 is a plan view showing the liquid crystal display panel shown in FIG. 1. 図1乃至図3に示したアレイ基板の一部を示す拡大平面図。FIG. 4 is an enlarged plan view showing a part of the array substrate shown in FIGS. 1 to 3. 図4に示した液晶表示装置の線A−A断面図。FIG. 5 is a cross-sectional view taken along line AA of the liquid crystal display device illustrated in FIG. 4. 上記液晶表示装置の光センサ及び制御機構を示す回路構成図。The circuit block diagram which shows the optical sensor and control mechanism of the said liquid crystal display device. 上記光センサの光感知部を示す断面図。Sectional drawing which shows the light detection part of the said optical sensor. 上記液晶表示装置の光検出動作のリセット動作における光センサ及び制御機構を示す等価回路。The equivalent circuit which shows the optical sensor and control mechanism in reset operation | movement of the optical detection operation | movement of the said liquid crystal display device. 上記液晶表示装置の光検出動作の保持動作における光センサ及び制御機構を示す等価回路。The equivalent circuit which shows the optical sensor and control mechanism in the holding | maintenance operation | movement of the optical detection operation | movement of the said liquid crystal display device. 上記液晶表示装置の光検出動作の光検出信号取出し動作における光センサ及び制御機構を示す等価回路。The equivalent circuit which shows the optical sensor and control mechanism in the optical detection signal extraction operation | movement of the optical detection operation of the said liquid crystal display device. 上記液晶表示装置の非光検出動作における光センサ及び制御機構を示す等価回路。The equivalent circuit which shows the optical sensor and control mechanism in the non-light detection operation | movement of the said liquid crystal display device. この発明の実施の形態の光検出期間及び非光検出期間におけるソース電圧、ゲート電圧及び光検出信号(出力電圧)の変化を示すタイミングチャート。4 is a timing chart showing changes in a source voltage, a gate voltage, and a light detection signal (output voltage) during a light detection period and a non-light detection period according to an embodiment of the present invention. 図12に示した光検出期間及び非光検出期間におけるソース電圧、ゲート電圧及び光検出信号(出力電圧)の変化を個別に示すタイミングチャート。13 is a timing chart individually showing changes in a source voltage, a gate voltage, and a light detection signal (output voltage) in the light detection period and the non-light detection period shown in FIG. 12. 上記光検出期間及び非光検出期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差の変化を示すタイミングチャート。6 is a timing chart showing a change in potential difference between a light detection signal (output voltage) and a gate voltage and a difference between a source voltage and a gate voltage in the light detection period and the non-light detection period. 図14に示した光検出期間及び非光検出期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差の変化を個別に示すタイミングチャート。FIG. 15 is a timing chart individually showing changes in the potential difference between the light detection signal (output voltage) and the gate voltage and the source voltage and the gate voltage in the light detection period and the non-light detection period shown in FIG. 14. この発明の他の実施の形態に係る液晶表示装置の光センサ及び制御機構を示す回路構成図。The circuit block diagram which shows the optical sensor and control mechanism of the liquid crystal display device which concern on other embodiment of this invention. 図16に示した液晶表示装置の光検出動作のリセット動作における光センサ及び制御機構を示す等価回路。FIG. 17 is an equivalent circuit showing a light sensor and a control mechanism in a reset operation of the light detection operation of the liquid crystal display device shown in FIG. 16. 図16に示した液晶表示装置の光検出動作の保持動作における光センサ及び制御機構を示す等価回路。17 is an equivalent circuit showing a photosensor and a control mechanism in the holding operation of the light detection operation of the liquid crystal display device shown in FIG. 図16に示した液晶表示装置の光検出動作の光検出信号取出し動作における光センサ及び制御機構を示す等価回路。17 is an equivalent circuit showing a photosensor and a control mechanism in a photodetection signal extraction operation of the photodetection operation of the liquid crystal display device shown in FIG. 図16に示した液晶表示装置の非光検出動作における光センサ及び制御機構を示す等価回路。The equivalent circuit which shows the optical sensor and control mechanism in the non-light detection operation | movement of the liquid crystal display device shown in FIG. 図16に示した液晶表示装置の待機動作における光センサ及び制御機構を示す等価回路。17 is an equivalent circuit showing an optical sensor and a control mechanism in a standby operation of the liquid crystal display device shown in FIG. この発明の他の実施の形態の光検出期間、非光検出期間及び待機期間におけるソース電圧、ゲート電圧及び光検出信号(出力電圧)の変化を示すタイミングチャート。The timing chart which shows the change of the source voltage in the light detection period of another embodiment of this invention, a non-light detection period, and a standby period, a gate voltage, and a photon detection signal (output voltage). 図22に示した光検出期間、非光検出期間及び待機期間におけるソース電圧、ゲート電圧及び光検出信号(出力電圧)の変化を個別に示すタイミングチャート。The timing chart which shows separately the change of the source voltage in the light detection period shown in FIG. 22, a non-light detection period, and a standby period, a gate voltage, and a light detection signal (output voltage). 図22及び図23に示した光検出期間、非光検出期間及び待機期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差の変化を示すタイミングチャート。24 is a timing chart showing changes in the potential difference between the light detection signal (output voltage) and the gate voltage and the difference between the source voltage and the gate voltage in the light detection period, the non-light detection period, and the standby period shown in FIGS. 図24に示した光検出期間、非光検出期間及び待機期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差の変化を個別に示すタイミングチャート。FIG. 25 is a timing chart individually showing changes in the potential difference between the light detection signal (output voltage) and the gate voltage and the potential difference between the source voltage and the gate voltage in the light detection period, the non-light detection period, and the standby period shown in FIG. 24. 図24に示したタイミングチャートであり、特に待機期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差が一定となる状態を示すタイミングチャート。25 is a timing chart shown in FIG. 24, and particularly shows a state in which the potential difference between the light detection signal (output voltage) and the gate voltage and the potential difference between the source voltage and the gate voltage are constant during the standby period. 図25に示したタイミングチャートであり、特に待機期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差が一定となる状態を個別に示すタイミングチャート。FIG. 26 is a timing chart shown in FIG. 25, specifically showing a state in which the potential difference between the light detection signal (output voltage) and the gate voltage and the potential difference between the source voltage and the gate voltage are constant in the standby period. この発明の他の実施の形態の変形例の光検出期間、非光検出期間及び待機期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差の変化を示すタイミングチャートであり、特に待機期間における光検出信号(出力電圧)及びゲート電圧の電位差、並びにソース電圧及びゲート電圧の電位差が変化している状態を示すタイミングチャート。Timings indicating changes in the potential difference between the light detection signal (output voltage) and the gate voltage, and the potential difference between the source voltage and the gate voltage in the light detection period, the non-light detection period, and the standby period according to the modification of the other embodiment of the present invention 9 is a timing chart showing a state in which a potential difference between a light detection signal (output voltage) and a gate voltage, and a potential difference between a source voltage and a gate voltage are changed, particularly in a standby period.

符号の説明Explanation of symbols

1…液晶表示パネル、2…光センサ、3…駆動回路、4…バックライトユニット、6…記憶部、7…処理部、7a…タイミングコントローラ、8…制御機構、10…アレイ基板、12…画素、13…TFT、14…補助容量素子、25…画素電極、30…対向基板、40…液晶層、50…フレキシブルケーブル、60…電源部、70…ケーブル、d1…第1方向、d2…第2方向、R1…表示領域、Tr1…光感知部、G…ゲート電極、S…ソース電極、D…ドレイン電極、CH…チャネル層、C…保持容量、Tr2…切替えスイッチ、Tr3…出力スイッチ、Tr4…切替えスイッチ、W…光検出信号取出し線、B…出力バッファ、V1,V2,V3,V4…電圧、L…外光、t1…光検出期間、t1a…リセット期間、t1b…保持期間、t1c…光検出信号取出し期間、t2…非光検出期間、t3…待機期間、t3a…同電位化期間、α…第1電圧ストレス、β…第2電圧ストレス。   DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display panel, 2 ... Optical sensor, 3 ... Drive circuit, 4 ... Backlight unit, 6 ... Memory | storage part, 7 ... Processing part, 7a ... Timing controller, 8 ... Control mechanism, 10 ... Array substrate, 12 ... Pixel , 13 ... TFT, 14 ... auxiliary capacitance element, 25 ... pixel electrode, 30 ... counter substrate, 40 ... liquid crystal layer, 50 ... flexible cable, 60 ... power source, 70 ... cable, d1 ... first direction, d2 ... second Direction, R1... Display area, Tr1... Photosensitive part, G... Gate electrode, S... Source electrode, D... Drain electrode, CH ... Channel layer, C ... Retention capacitor, Tr2. Changeover switch, W ... light detection signal extraction line, B ... output buffer, V1, V2, V3, V4 ... voltage, L ... external light, t1 ... light detection period, t1a ... reset period, t1b ... holding period t1c ... light detection signal extraction period, t2 ... non-light detection period, t3 ... waiting period, t3a ... same potential period, alpha ... first voltage stress, beta ... second voltage stress.

Claims (15)

画像を表示する表示パネルと、
前記表示パネルに設けられ、トランジスタ構造を有した光感知部と、
光検出期間に、前記光感知部に第1電圧ストレスを印加し、外光の照度の情報を検出し、検出された情報に応じて画像の輝度レベルを制御し、非光検出期間に、前記光感知部に第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す制御機構と、を備えた表示装置。
A display panel for displaying images,
A light sensing unit provided in the display panel and having a transistor structure;
During the light detection period, a first voltage stress is applied to the light sensing unit, information on the illuminance of external light is detected, and the luminance level of the image is controlled according to the detected information. And a control mechanism that applies a second voltage stress to the light sensing unit to cancel the first voltage stress.
前記制御機構は、前記光感知部のゲート電極、ソース電極及びドレイン電極に印加させる電圧の時間平均値をほぼ一致させる請求項1に記載の表示装置。   The display device according to claim 1, wherein the control mechanism substantially matches time average values of voltages applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit. 前記制御機構は、前記光検出期間における前記第1電圧ストレスと、前記非光検出期間における前記第2電圧ストレスとを交互に印加し、前記非光検出期間と前記光検出期間との間の待機期間に、前記光感知部のゲート電極、ソース電極及びドレイン電極に印加させる電圧の時間平均値をほぼ一致させる請求項1に記載の表示装置。   The control mechanism alternately applies the first voltage stress in the light detection period and the second voltage stress in the non-light detection period, and waits between the non-light detection period and the light detection period. The display device according to claim 1, wherein time average values of voltages applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit are substantially matched during the period. 前記制御機構は、前記待機期間に、前記光感知部のゲート電極、ソース電極及びドレイン電極に同一の電圧を印加する請求項3に記載の表示装置。   The display device according to claim 3, wherein the control mechanism applies the same voltage to the gate electrode, the source electrode, and the drain electrode of the light sensing unit during the standby period. 前記制御機構は、前記待機期間に、前記光感知部に相対的に互いに異なる極性の電圧ストレスを交互に印加する請求項3に記載の表示装置。   The display device according to claim 3, wherein the control mechanism alternately applies voltage stresses having different polarities to the light sensing unit alternately during the standby period. 前記制御機構は、前記光検出期間における前記第1電圧ストレスと、前記非光検出期間における前記第2電圧ストレスとを交互に印加し、前記光検出期間、非光検出期間、並びに前記非光検出期間及び前記光検出期間の間の待機期間に、前記光感知部のゲート電極、ソース電極及びドレイン電極に印加させる電圧の時間平均値をほぼ一致させる請求項1に記載の表示装置。   The control mechanism alternately applies the first voltage stress in the light detection period and the second voltage stress in the non-light detection period, and the light detection period, the non-light detection period, and the non-light detection 2. The display device according to claim 1, wherein time average values of voltages applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit are substantially matched in a standby period between the period and the light detection period. 前記光感知部は、ゲート電極、絶縁膜を介して前記ゲート電極に対向配置され、アモルファスシリコンで形成されたチャネル層、前記チャネル層の一方の領域に電気的に接続されたソース電極、及び前記チャネル層の他方の領域に電気的に接続されたドレイン電極を備えている請求項1に記載の表示装置。   The light sensing unit is disposed opposite to the gate electrode through a gate electrode, an insulating film, a channel layer formed of amorphous silicon, a source electrode electrically connected to one region of the channel layer, and the The display device according to claim 1, further comprising a drain electrode electrically connected to the other region of the channel layer. 画像を表示する表示パネルと、
前記表示パネルに設けられ、ゲート電極、絶縁膜を介して前記ゲート電極に対向配置され、アモルファスシリコンで形成されたチャネル層、前記チャネル層の一方の領域に電気的に接続されたソース電極、及び前記チャネル層の他方の領域に電気的に接続されたドレイン電極を有し、前記チャネル層の受ける外光の輝度レベルに応じて前記ソース電極及びドレイン電極間の導電性を変化させる光感知部と、
前記光感知部のドレイン電極に接続された光検出信号取出し線と、
前記光検出信号取出し線に接続され、リセット電圧を前記光検出信号取出し線に出力させ、前記光検出信号取出し線の電圧をリセットさせるかどうか切替える切替えスイッチと、
前記光検出信号取出し線に接続され、前記光検出信号取出し線に出力されたリセット電圧を記憶する記憶部と、
前記光検出信号取出し線に接続され、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を出力させるかどうか切替える出力スイッチと、
制御機構と、を備え、
前記制御機構は、
前記リセット期間に、前記光感知部のゲート電極に第1ゲート電圧を印加し、かつ、前記切替えスイッチを導通状態にさせ、かつ、前記出力スイッチを非導通状態にさせ、前記切替えスイッチから前記光検出信号取出し線にリセット電圧を印加し、前記光検出信号取出し線の電圧をリセットさせ、かつ、前記記憶部にリセット電圧を記憶させ、かつ、前記光感知部に第1電圧ストレスを印加し、
前記リセット期間に続く前記保持期間に、前記切替えスイッチを非導通状態に切替え、前記記憶部にリセット電圧を保持させ、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記保持期間に続く光検出信号取出し期間に、前記出力スイッチを導通状態に切替え、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を前記出力スイッチから取出し、取り出した前記光検出信号に応じて画像の輝度レベルを制御し、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記リセット期間、保持期間及び光検出信号取出し期間を含んだ光検出期間に続く非光検出期間に、前記出力スイッチを非導通状態に切替え、前記光感知部のゲート電極に前記第1ゲート電圧と相対的に異なる極性の第2ゲート電圧を印加し、かつ、前記光感知部に第1電圧ストレスと相対的に異なる極性の第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す表示装置。
A display panel for displaying images,
A channel layer provided in the display panel, disposed opposite to the gate electrode through an insulating film, and formed of amorphous silicon; a source electrode electrically connected to one region of the channel layer; and A light sensing portion having a drain electrode electrically connected to the other region of the channel layer and changing conductivity between the source electrode and the drain electrode in accordance with a luminance level of external light received by the channel layer; ,
A light detection signal extraction line connected to the drain electrode of the light sensing unit;
A changeover switch connected to the photodetection signal extraction line, for outputting a reset voltage to the photodetection signal extraction line, and for switching whether to reset the voltage of the photodetection signal extraction line;
A storage unit connected to the light detection signal extraction line and storing a reset voltage output to the light detection signal extraction line;
An output switch connected to the photodetection signal extraction line and for switching whether to output a photodetection signal based on a reset voltage stored in the storage unit and a photodetection voltage output from the photosensor;
A control mechanism,
The control mechanism is
In the reset period, a first gate voltage is applied to the gate electrode of the light sensing unit, the changeover switch is turned on, the output switch is turned off, and the light is output from the changeover switch to the light. Applying a reset voltage to the detection signal extraction line, resetting the voltage of the light detection signal extraction line, storing the reset voltage in the storage unit, and applying a first voltage stress to the light sensing unit;
In the holding period following the reset period, the changeover switch is switched to a non-conductive state, the reset voltage is held in the storage unit, and the application of the first gate voltage to the gate electrode and the light sensing unit are performed. Maintaining the application of the first voltage stress,
In the light detection signal extraction period following the holding period, the output switch is switched to a conductive state, and the light detection signal based on the reset voltage stored in the storage unit and the light detection voltage output from the light sensing unit is output. The luminance level of the image is controlled in accordance with the photodetection signal taken out from the switch, and the application of the first gate voltage to the gate electrode and the application of the first voltage stress to the light sensing unit are maintained. ,
In a non-light detection period following a light detection period including the reset period, the holding period, and the light detection signal extraction period, the output switch is switched to a non-conductive state, and the first gate voltage is applied to the gate electrode of the light sensing unit. A display device that applies a second gate voltage having a relatively different polarity, and applies a second voltage stress having a polarity that is relatively different from a first voltage stress to the light sensing unit to cancel the first voltage stress.
画像を表示する表示パネルと、前記表示パネルに設けられ、トランジスタ構造を有した光感知部と、を備えた表示装置の制御方法において、
光検出期間に、前記光感知部に第1電圧ストレスを印加し、外光の照度の情報を検出し、検出された情報に応じて画像の輝度レベルを制御し、
非光検出期間に第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す表示装置の制御方法。
In a method for controlling a display device, comprising: a display panel for displaying an image; and a light sensing unit provided in the display panel and having a transistor structure.
During the light detection period, a first voltage stress is applied to the light sensing unit, information on the illuminance of external light is detected, and the luminance level of the image is controlled according to the detected information,
A control method for a display device, wherein a second voltage stress is applied during a non-light detection period to cancel the first voltage stress.
前記光感知部のゲート電極、ソース電極及びドレイン電極に印加させる電圧の時間平均値をほぼ一致させる請求項9に記載の表示装置の制御方法。   The method of controlling a display device according to claim 9, wherein time average values of voltages applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit are substantially matched. 前記光検出期間における前記第1電圧ストレスと、前記非光検出期間における前記第2電圧ストレスとを交互に印加し、
前記非光検出期間と前記光検出期間との間の待機期間に、前記光感知部のゲート電極、ソース電極及びドレイン電極に印加させる電圧の時間平均値をほぼ一致させる請求項9に記載の表示装置の制御方法。
Alternately applying the first voltage stress in the light detection period and the second voltage stress in the non-light detection period;
The display according to claim 9, wherein time average values of voltages applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit are substantially matched in a standby period between the non-light detection period and the light detection period. Control method of the device.
前記待機期間に、前記光感知部のゲート電極、ソース電極及びドレイン電極に同一の電圧を印加する請求項11に記載の表示装置の制御方法。   The method of claim 11, wherein the same voltage is applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit during the standby period. 前記待機期間に、前記光感知部に相対的に互いに異なる極性の電圧ストレスを交互に印加する請求項11に記載の表示装置の制御方法。   The method of controlling a display device according to claim 11, wherein voltage stresses having different polarities are applied alternately to the light sensing unit during the standby period. 前記光検出期間における前記第1電圧ストレスと、前記非光検出期間における前記第2電圧ストレスとを交互に印加し、
前記光検出期間、非光検出期間、並びに前記非光検出期間及び前記光検出期間の間の待機期間に、前記光感知部のゲート電極、ソース電極及びドレイン電極に印加させる電圧の時間平均値をほぼ一致させる請求項9に記載の表示装置の制御方法。
Alternately applying the first voltage stress in the light detection period and the second voltage stress in the non-light detection period;
Time average values of voltages to be applied to the gate electrode, the source electrode, and the drain electrode of the light sensing unit in the light detection period, the non-light detection period, and the standby period between the non-light detection period and the light detection period. The display device control method according to claim 9, wherein the display devices are substantially matched.
画像を表示する表示パネルと、前記表示パネルに設けられ、ゲート電極、絶縁膜を介して前記ゲート電極に対向配置され、アモルファスシリコンで形成されたチャネル層、前記チャネル層の一方の領域に電気的に接続されたソース電極、及び前記チャネル層の他方の領域に電気的に接続されたドレイン電極を有し、前記チャネル層の受ける外光の輝度レベルに応じて前記ソース電極及びドレイン電極間の導電性を変化させる光感知部と、前記光感知部のドレイン電極に接続された光検出信号取出し線と、前記光検出信号取出し線に接続され、リセット電圧を前記光検出信号取出し線に出力させ、前記光検出信号取出し線の電圧をリセットさせるかどうか切替える切替えスイッチと、前記光検出信号取出し線に接続され、前記光検出信号取出し線に出力されたリセット電圧を記憶する記憶部と、前記光検出信号取出し線に接続され、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を出力させるかどうか切替える出力スイッチと、を備えた表示装置の制御方法において、
前記リセット期間に、前記光感知部のゲート電極に第1ゲート電圧を印加し、かつ、前記切替えスイッチを導通状態にさせ、かつ、前記出力スイッチを非導通状態にさせ、前記切替えスイッチから前記光検出信号取出し線にリセット電圧を印加し、前記光検出信号取出し線の電圧をリセットさせ、かつ、前記記憶部にリセット電圧を記憶させ、かつ、前記光感知部に第1電圧ストレスを印加し、
前記リセット期間に続く前記保持期間に、前記切替えスイッチを非導通状態に切替え、前記記憶部にリセット電圧を保持させ、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記保持期間に続く光検出信号取出し期間に、前記出力スイッチを導通状態に切替え、前記記憶部に記憶されたリセット電圧及び光感知部から出力される光検出電圧に基づいた光検出信号を前記出力スイッチから取出し、取り出した前記光検出信号に応じて画像の輝度レベルを制御し、かつ、前記ゲート電極への第1ゲート電圧の印加及び前記光感知部への第1電圧ストレスの印加を維持し、
前記リセット期間、保持期間及び光検出信号取出し期間を含んだ光検出期間に続く非光検出期間に、前記出力スイッチを非導通状態に切替え、前記光感知部のゲート電極に前記第1ゲート電圧と相対的に異なる極性の第2ゲート電圧を印加し、かつ、前記光感知部に第1電圧ストレスと相対的に異なる極性の第2電圧ストレスを印加し前記第1電圧ストレスを打ち消す表示装置の制御方法。
A display panel for displaying an image, a channel layer provided on the display panel, arranged opposite to the gate electrode via a gate electrode and an insulating film, and electrically connected to one region of the channel layer formed of amorphous silicon And a drain electrode electrically connected to the other region of the channel layer, and conductivity between the source electrode and the drain electrode according to a luminance level of external light received by the channel layer. A photo-sensing unit that changes the nature, a photo-detection signal extraction line connected to the drain electrode of the photo-sensing unit, and a photo-detection signal extraction line connected to the photo-detection signal output line to output a reset voltage to the photo-detection signal extraction line; A selector switch for switching whether to reset the voltage of the light detection signal extraction line, and the light detection signal extraction line connected to the light detection signal extraction line A storage unit for storing the reset voltage output to the optical detection signal, and a photodetection signal connected to the photodetection signal take-out line and based on the reset voltage stored in the storage unit and the photodetection voltage output from the photodetection unit. In a control method of a display device comprising an output switch for switching whether to output,
In the reset period, a first gate voltage is applied to the gate electrode of the light sensing unit, the changeover switch is turned on, the output switch is turned off, and the light is output from the changeover switch to the light. Applying a reset voltage to the detection signal extraction line, resetting the voltage of the light detection signal extraction line, storing the reset voltage in the storage unit, and applying a first voltage stress to the light sensing unit;
In the holding period following the reset period, the changeover switch is switched to a non-conductive state, the reset voltage is held in the storage unit, and the application of the first gate voltage to the gate electrode and the light sensing unit are performed. Maintaining the application of the first voltage stress,
In the light detection signal extraction period following the holding period, the output switch is switched to a conductive state, and the light detection signal based on the reset voltage stored in the storage unit and the light detection voltage output from the light sensing unit is output. The luminance level of the image is controlled in accordance with the photodetection signal taken out from the switch, and the application of the first gate voltage to the gate electrode and the application of the first voltage stress to the light sensing unit are maintained. ,
In a non-light detection period following a light detection period including the reset period, the holding period, and the light detection signal extraction period, the output switch is switched to a non-conductive state, and the first gate voltage is applied to the gate electrode of the light sensing unit. Control of a display device that applies a second gate voltage having a relatively different polarity, and applies a second voltage stress having a polarity different from that of the first voltage stress to the light sensing unit to cancel the first voltage stress. Method.
JP2007271480A 2007-10-18 2007-10-18 Display and its control method Pending JP2009098512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007271480A JP2009098512A (en) 2007-10-18 2007-10-18 Display and its control method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007271480A JP2009098512A (en) 2007-10-18 2007-10-18 Display and its control method

Publications (1)

Publication Number Publication Date
JP2009098512A true JP2009098512A (en) 2009-05-07

Family

ID=40701558

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007271480A Pending JP2009098512A (en) 2007-10-18 2007-10-18 Display and its control method

Country Status (1)

Country Link
JP (1) JP2009098512A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266491A (en) * 2009-05-12 2010-11-25 Sony Corp Display apparatus, method for controlling light detection operation
JP2010266492A (en) * 2009-05-12 2010-11-25 Sony Corp Pixel circuit, display apparatus, and driving method for pixel circuit
JP2017227896A (en) * 2016-06-16 2017-12-28 株式会社半導体エネルギー研究所 Display device, display module, and electronic apparatus

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010266491A (en) * 2009-05-12 2010-11-25 Sony Corp Display apparatus, method for controlling light detection operation
JP2010266492A (en) * 2009-05-12 2010-11-25 Sony Corp Pixel circuit, display apparatus, and driving method for pixel circuit
JP2017227896A (en) * 2016-06-16 2017-12-28 株式会社半導体エネルギー研究所 Display device, display module, and electronic apparatus

Similar Documents

Publication Publication Date Title
TWI354163B (en) Liquid crystal display device
US7812906B2 (en) Liquid crystal device and electronic apparatus
US8368677B2 (en) Optical sensor device, display apparatus, and method for driving optical sensor device
KR101018751B1 (en) Display device and driving method thereof
JP4353224B2 (en) Photodetection device, electro-optical device, and electronic apparatus
US8432510B2 (en) Liquid crystal display device and light detector having first and second TFT ambient light photo-sensors alternatively arranged on the same row
JP4215086B2 (en) Liquid crystal display
US9324276B2 (en) Liquid crystal display device and method for automatically controlling brightness
US20080259051A1 (en) Display device and electronic apparatus
US20170178556A1 (en) Display Device and Array Substrate
KR20090084708A (en) Optical sensor element, imaging device, electronic equipment and memory element
JP2005122187A (en) Electronic display device having optical sensor
KR20070069789A (en) Liquid crystal display device and fabricating method and driving method thereof
JP2009169400A (en) Display and electronic apparatus
KR101274154B1 (en) Electrophoretic display device using photo sensor
KR20100106240A (en) Flexible substrate, photoelectric device, and electronic device
JP2007248816A (en) Electro-optical device and electronic equipment
WO2010038513A1 (en) Display device
US9030460B2 (en) Display apparatus
KR101018753B1 (en) Sensor and display device including sensor
JP2017211484A (en) Display device
JP2009098512A (en) Display and its control method
JP2009192990A (en) Liquid crystal display device
JP2008064828A (en) Liquid crystal device and electronic apparatus
KR101362389B1 (en) Electro-phoretic display panel, electro-phoretic display device having the same and method for driving the same