JP2009094317A - Surface-emitting laser - Google Patents

Surface-emitting laser Download PDF

Info

Publication number
JP2009094317A
JP2009094317A JP2007264048A JP2007264048A JP2009094317A JP 2009094317 A JP2009094317 A JP 2009094317A JP 2007264048 A JP2007264048 A JP 2007264048A JP 2007264048 A JP2007264048 A JP 2007264048A JP 2009094317 A JP2009094317 A JP 2009094317A
Authority
JP
Japan
Prior art keywords
emitting laser
layer
surface emitting
type
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007264048A
Other languages
Japanese (ja)
Inventor
Masayoshi Tsuji
正芳 辻
Takayoshi Anami
隆由 阿南
Takafumi Suzuki
尚文 鈴木
Kenichiro Yashiki
健一郎 屋敷
Masaru Hatakeyama
大 畠山
Masayoshi Fukatsu
公良 深津
Takeshi Akagawa
武志 赤川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007264048A priority Critical patent/JP2009094317A/en
Publication of JP2009094317A publication Critical patent/JP2009094317A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a surface-emitting laser that is capable of high-speed operation and has a narrow radial angle. <P>SOLUTION: The surface-emitting laser includes a first reflecting mirror 111, a second reflecting mirror 102, an active layer 104 and a current constriction structure 106 that are formed between the first reflecting mirror 111 and the second reflecting mirror 102, and an electrode 110, which has transparency and is formed between the first reflecting mirror 111 and the active layer 104. The electrode 110 has the periodicity of a refractive index in the direction of the surface where it is formed. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、面発光レーザに関する。   The present invention relates to a surface emitting laser.

光通信は長距離、大容量伝送が可能であるため、特に長距離通信では早くから広く実用に供されてきた。一般に、光通信の送信装置には光源として半導体レーザが用いられている。短距離通信用の光源としては、小型、低消費電力などの利点を有する面発光レーザ(VCSEL:Vertical Cavity Surface Emitting Laser)が利用されている。面発光レーザの電流狭窄機構としては、エアポスト型、プロトン注入型、酸化狭窄型などがある。その中で、酸化狭窄型は、側面の表面再結合の影響を受けないこと、酸化層と半導体層との屈折率差に起因する集光のために回折損失が大幅に低減することなどの利点を有し、主流となっている。   Since optical communication is capable of long-distance and large-capacity transmission, long-distance communication has been widely used practically from early on. In general, a semiconductor laser is used as a light source in an optical communication transmitter. As a light source for short-distance communication, a surface emitting laser (VCSEL) having advantages such as small size and low power consumption is used. As the current confinement mechanism of the surface emitting laser, there are an air post type, a proton injection type, an oxidation constriction type, and the like. Among them, the oxidation confinement type is not affected by side surface recombination, and has advantages such as greatly reducing diffraction loss due to light collection caused by the difference in refractive index between the oxide layer and the semiconductor layer. Has become mainstream.

図6に、酸化狭窄型面発光レーザの構造図を示す。半導体基板1、下部DBR(分布ブラッグ反射鏡:Distributed Bragg reflector)2、活性層3、酸化層4、上部DBR5、上部電極6及び下部電極7が順次積層された構造となっている。酸化層4は、AlAsからなる半導体層が一部酸化されることにより形成される。これにより、電流狭窄構造が形成される。酸化層4は絶縁体であるため、半導体層の非酸化領域8とほぼ同程度の径の活性層3の領域に、集中的に電流を流すことができる。図6の構造では、電流狭窄部の径により活性層体積が規定され、また横モードの制御がなされる。このレーザの変調帯域を上げるためには、素子の抵抗及び容量の低減(CR制限律速緩和)とともに、上記電流狭窄部の開口径を小さくすることにより電流密度を増大させることが多い。一般的には、変調帯域10Gbpsを得るためには、開口径を15μm程度以下に狭小化する必要がある。   FIG. 6 shows a structural diagram of an oxide confined surface emitting laser. A semiconductor substrate 1, a lower DBR (Distributed Bragg reflector) 2, an active layer 3, an oxide layer 4, an upper DBR 5, an upper electrode 6 and a lower electrode 7 are sequentially stacked. The oxide layer 4 is formed by partially oxidizing a semiconductor layer made of AlAs. Thereby, a current confinement structure is formed. Since the oxide layer 4 is an insulator, a current can be intensively applied to a region of the active layer 3 having a diameter substantially the same as that of the non-oxidized region 8 of the semiconductor layer. In the structure of FIG. 6, the active layer volume is defined by the diameter of the current confinement portion, and the transverse mode is controlled. In order to increase the modulation band of this laser, the current density is often increased by reducing the resistance and capacitance of the element (CR limiting rate-limiting relaxation) and reducing the opening diameter of the current confinement portion. Generally, in order to obtain a modulation band of 10 Gbps, it is necessary to narrow the aperture diameter to about 15 μm or less.

しかしながら、この電流狭窄部開口径の狭小化により、素子抵抗が増加するため、自己発熱により高速性が飽和する。そのため、高速性の指標である緩和振動周波数は、最大でも16GHz程度に留まっている。さらに、マルチモード発振の面発光レーザでは、上記電流狭窄部開口径の狭小化は、出射光の放射角を増大させ、光ファイバとの結合効率を低下させることにもなる。   However, since the element resistance increases due to the narrowing of the current confinement portion opening diameter, the high speed is saturated by self-heating. For this reason, the relaxation oscillation frequency, which is an index of high-speed performance, remains at a maximum of about 16 GHz. Further, in the multi-mode oscillation surface emitting laser, the narrowing of the current confinement portion opening diameter increases the emission angle of the emitted light and also decreases the coupling efficiency with the optical fiber.

上記課題を解決するため、発明者らは、非特許文献1に開示された埋込みトンネル接合型面発光レーザを開発した。この面発光レーザでは、酸化層による電流狭窄ではなく、トンネル接合による電流狭窄であることを特長としている。トンネル接合部の抵抗を小さくできることに加え、素子構造内で抵抗の高いp型領域を少なくできる。そのため、素子抵抗を大幅に低減することができ、高速性に優れる。   In order to solve the above problems, the inventors have developed a buried tunnel junction type surface emitting laser disclosed in Non-Patent Document 1. This surface emitting laser is characterized in that it is not current confinement due to an oxide layer but current confinement due to a tunnel junction. In addition to reducing the resistance of the tunnel junction, it is possible to reduce the p-type region having high resistance in the element structure. Therefore, the element resistance can be greatly reduced and the high speed is excellent.

非特許文献1に開示された埋込みトンネル接合型面発光レーザは、図7に示すように、n型半導体基板11上に下部DBR12、活性層13、p型スペーサ層14、トンネル接合層15、n型スペーサ層16、上部DBR17、上部電極18及び下部電極19を備える。当該構成より、閾値電流1mA、波長1090nmで発振し、素子抵抗50Ωの低抵抗な面発光レーザが得られる。   As shown in FIG. 7, the buried tunnel junction type surface emitting laser disclosed in Non-Patent Document 1 has a lower DBR 12, an active layer 13, a p-type spacer layer 14, a tunnel junction layer 15, an n-type semiconductor substrate 11. A mold spacer layer 16, an upper DBR 17, an upper electrode 18 and a lower electrode 19 are provided. With this configuration, a low-resistance surface-emitting laser that oscillates at a threshold current of 1 mA and a wavelength of 1090 nm and has an element resistance of 50Ω can be obtained.

ここで、高速性の一指針である緩和振動周波数frは下記の式で与えられる。

Figure 2009094317
ただし、dg/dnが微分利得、Vpがモード体積である。上述の素子抵抗低減による自己発熱抑制は、この微分利得の増大を利用した解決方法である。一方、式からモード体積Vpの低減も有効であることが分かる。 Here, the relaxation oscillation frequency fr, which is one guideline for high speed, is given by the following equation.
Figure 2009094317
However, dg / dn is a differential gain, and Vp is a mode volume. The suppression of self-heating by reducing the element resistance described above is a solution method utilizing the increase in differential gain. On the other hand, it can be seen from the equation that reduction of the mode volume Vp is also effective.

このモード体積の低減には、素子内の光の実効共振長を短くすることが重要である。発明者らは、上部DBRを半導体多層DBRから誘電体多層DBRに置換することで、実効共振長が大幅に短くなることを見出した。誘電体多層DBRは、大きな屈折率差を有するため、数ペアの積層により反射率99%以上を得ることができる。そのため、誘電体多層DBR側への光のしみ出しを抑制することができ、結果として、実効共振器長を短くすることができる。   In order to reduce the mode volume, it is important to shorten the effective resonance length of light in the element. The inventors have found that the effective resonance length is significantly shortened by replacing the upper DBR with the semiconductor multilayer DBR from the dielectric multilayer DBR. Since the dielectric multilayer DBR has a large refractive index difference, a reflectance of 99% or more can be obtained by stacking several pairs. For this reason, it is possible to suppress the leakage of light to the dielectric multilayer DBR side, and as a result, it is possible to shorten the effective resonator length.

この誘電体多層DBRは、酸化狭窄型面発光レーザに適用することもできる。しかしながら、この場合、電流経路は上部DBRを迂回する、いわゆるイントラキャビティ構造となる。ここで、上部電極と電流狭窄構造の開口部との距離が離れ、かつ、その間の領域が比較的高抵抗のp型半導体層であるために、素子抵抗が増大する。さらに、電子より質量の重い正孔が走行するため、この開口部の周辺部に電流経路が集中する不均一注入が生じ、出射光のモード不安定性や放射角の増大が誘発されるなどの問題がある。   This dielectric multilayer DBR can also be applied to an oxide confined surface emitting laser. However, in this case, the current path has a so-called intracavity structure that bypasses the upper DBR. Here, since the distance between the upper electrode and the opening portion of the current confinement structure is increased and the region between them is a relatively high-resistance p-type semiconductor layer, the element resistance increases. In addition, holes that are heavier than electrons travel, causing non-uniform injection in which the current path concentrates around the opening, leading to problems such as mode instability of the emitted light and an increase in the emission angle. There is.

一方、埋込み型トンネル接合面発光レーザでは、もともとイントラキャビティ構造であり、上部電極から電子が走行しトンネル部で正孔に変換して活性領域に注入される。よって、電子走行領域をn型半導体層とすることができ、酸化狭窄構造と比較して素子抵抗の課題は大幅に低減できる。   On the other hand, the buried type tunnel junction surface emitting laser originally has an intracavity structure, and electrons travel from the upper electrode and are converted into holes in the tunnel portion and injected into the active region. Therefore, the electron transit region can be an n-type semiconductor layer, and the problem of device resistance can be greatly reduced as compared with the oxidized constriction structure.

しかしながら、埋込みトンネル接合型面発光レーザでは、トンネル接合部を埋め込むため、図7に示すように、酸化狭窄型と異なりn型スペーサ層16上に凸部20が形成される。すなわち、n型スペーサ層16の厚さにより、共振波長に差が生じる。この結果、等価屈折率の差による光閉じ込めが生じる。一般に、凹凸が大きいほど、等価屈折率差が大きくなる。中央部の等価屈折率の方が小さい場合、いわゆる逆導波構造となり、閾値電流の増大、ひいては発振不能などの問題が生じる。逆に中央部の等価屈折率の方が大きい場合、光閉じ込めが強くなる。この場合、高次モードが発生し易くなり、シングルモードが必要な用途には使用できないなどの問題がある。   However, in the buried tunnel junction type surface emitting laser, a convex portion 20 is formed on the n-type spacer layer 16 as shown in FIG. That is, the resonance wavelength varies depending on the thickness of the n-type spacer layer 16. As a result, light confinement occurs due to the difference in equivalent refractive index. In general, the greater the unevenness, the greater the equivalent refractive index difference. If the equivalent refractive index at the center is smaller, a so-called reverse waveguide structure is formed, which causes problems such as an increase in threshold current and, consequently, oscillation inability. Conversely, when the equivalent refractive index at the center is larger, the light confinement becomes stronger. In this case, there is a problem that a high-order mode is likely to occur, and it cannot be used for applications that require a single mode.

このように、光閉じ込めが強くなり、発振モードの安定性が失われると、放射角が拡大あるいは不安定となり、光ファイバや光導波路との結合効率が低下する。これに対し、レンズを用いることも考えられるが、高密度集積や低コスト化の観点から好ましくない。   As described above, when the optical confinement becomes strong and the stability of the oscillation mode is lost, the radiation angle becomes widened or unstable, and the coupling efficiency with the optical fiber or the optical waveguide decreases. On the other hand, it is possible to use a lens, but this is not preferable from the viewpoint of high density integration and cost reduction.

また、埋め込み層を十分に厚くすれば、図8(a)のように表面を平坦化することや図8(b)のように凹凸がある部分を光が届かない領域まで遠ざけることが可能となる。そのため、上記凹凸による問題を回避することができる。しかしながら、埋め込み層を厚くするほど、レーザの共振器長が長くなり、モード体積が大きくなるため、高速性が犠牲となる。   Further, if the buried layer is made sufficiently thick, the surface can be flattened as shown in FIG. 8 (a), or the uneven portion as shown in FIG. 8 (b) can be moved away to a region where light does not reach. Become. Therefore, the problem due to the unevenness can be avoided. However, the thicker the buried layer, the longer the cavity length of the laser and the larger the mode volume, thereby sacrificing high speed.

ところで、特許文献1及び2では、面発光レーザに透明電極が用いられている。
特開2006−216816 特開2000−196189 Yashiki他5名、「1.1um-Range Low-Resistance InGaAs Quantum-Well Vertical-Cavity Surface-Emitting Lasers with a Buried Type-II Tunnel Junction」、Jpn. J. Appl. Phys.、2007年、pp.L512−514
By the way, in patent documents 1 and 2, a transparent electrode is used for a surface emitting laser.
JP 2006-216816 A JP 2000-196189 A Yashiki et al., “1.1um-Range Low-Resistance InGaAs Quantum-Well Vertical-Cavity Surface-Emitting Lasers with a Buried Type-II Tunnel Junction”, Jpn. J. Appl. Phys., 2007, pp. L512-514

本発明は、以上のような問題点を解決するためになされたものであり、高速動作が可能であって、かつ、狭放射角の面発光レーザを提供すること目的とする。   The present invention has been made to solve the above problems, and an object of the present invention is to provide a surface emitting laser capable of high-speed operation and having a narrow emission angle.

本発明に係る面発光レーザは、第1の反射鏡と、第2の反射鏡と、前記第1及び第2の反射鏡の間に形成された活性層及び電流狭窄構造と、前記第1の反射鏡と前記活性層との間に形成され、透明性を有する電極とを備え、前記電極は、形成された面方向に屈折率の周期性を有するものである。   The surface emitting laser according to the present invention includes a first reflecting mirror, a second reflecting mirror, an active layer and a current confinement structure formed between the first and second reflecting mirrors, and the first reflecting mirror. A transparent electrode is formed between the reflecting mirror and the active layer, and the electrode has a periodicity of refractive index in the formed surface direction.

本発明によれば、高速動作が可能であって、かつ、狭放射角の面発光レーザを提供することができる。   According to the present invention, it is possible to provide a surface emitting laser capable of high speed operation and having a narrow emission angle.

以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。ただし、本発明が以下の実施の形態に限定される訳ではない。また、説明を明確にするため、以下の記載及び図面は、適宜、簡略化されている。   Hereinafter, specific embodiments to which the present invention is applied will be described in detail with reference to the drawings. However, the present invention is not limited to the following embodiment. In addition, for clarity of explanation, the following description and drawings are simplified as appropriate.

第1の実施の形態
本発明の第1の実施の形態に係る面発光レーザの構成について図1を参照して説明する。ここでは、発振波長1.1μmの酸化狭窄型面発光レーザに本発明を適用した例を挙げる。
First Embodiment A configuration of a surface emitting laser according to a first embodiment of the present invention will be described with reference to FIG. Here, an example in which the present invention is applied to an oxidized confined surface emitting laser having an oscillation wavelength of 1.1 μm will be described.

図1(a)は、本発明の第1の実施の形態に係る面発光レーザ素子の断面図である。この面発光レーザは、n型半導体基板101上に、下部DBR102、n型クラッド層103、活性層104、p型クラッド層105、酸化層106、p型半導体層107、p型半導体層108、透明電極110及び上部DBR111を有する。図1(b)は、透明電極110の平面図である。また、図1(a)は図1(b)のIA−IA断面図である。 FIG. 1A is a cross-sectional view of the surface emitting laser element according to the first embodiment of the present invention. This surface emitting laser is formed on an n-type semiconductor substrate 101 with a lower DBR 102, an n-type cladding layer 103, an active layer 104, a p-type cladding layer 105, an oxide layer 106, a p-type semiconductor layer 107, a p + -type semiconductor layer 108, A transparent electrode 110 and an upper DBR 111 are included. FIG. 1B is a plan view of the transparent electrode 110. FIG. 1A is a cross-sectional view taken along the line IA-IA in FIG.

下部DBR102は、例えば、GaAsからなるn型半導体基板101上に形成されている。この下部DBR102は、例えば、n型Al0.9Ga0.1Asからなる低屈折率層とn型GaAsからなる高屈折率層とが順に積層された構造を有する。また、各層の光学膜厚はいずれもλ/4(λは各媒質内の発振波長)とするのが好ましい。 The lower DBR 102 is formed on an n-type semiconductor substrate 101 made of, for example, GaAs. The lower DBR 102 has a structure in which, for example, a low refractive index layer made of n-type Al 0.9 Ga 0.1 As and a high refractive index layer made of n-type GaAs are sequentially stacked. The optical film thickness of each layer is preferably λ / 4 (λ is an oscillation wavelength in each medium).

n型クラッド層103は、下部DBR102上に形成され、例えば、Al0.3Ga0.7Asからなる。
活性層104は、n型クラッド層103上に形成され、例えば、ノンドープGa0.7In0.3As量子井戸とGaAs障壁層からなる。活性層104全体の光学膜厚は1λ(媒質内波長の1波長分)とするのが好ましい。
p型クラッド層105は、活性層104上に形成され、例えば、Al0.3Ga0.7Asからなる。
酸化層106は、p型クラッド層105上に形成され、例えば、p型AlGa1−xAs(ただし0<x<1)を酸化することにより形成される。この酸化層106により、電流狭窄部が形成される。電流狭窄部の電流通路の直径は4〜15μmであることが好ましい。
The n-type cladding layer 103 is formed on the lower DBR 102 and is made of, for example, Al 0.3 Ga 0.7 As.
The active layer 104 is formed on the n-type cladding layer 103, and includes, for example, a non-doped Ga 0.7 In 0.3 As quantum well and a GaAs barrier layer. The optical film thickness of the entire active layer 104 is preferably 1λ (one wavelength within the medium).
The p-type cladding layer 105 is formed on the active layer 104 and is made of, for example, Al 0.3 Ga 0.7 As.
The oxide layer 106 is formed on the p-type cladding layer 105, and is formed, for example, by oxidizing p-type Al x Ga 1-x As (where 0 <x <1). This oxide layer 106 forms a current constriction. The diameter of the current path of the current confinement part is preferably 4 to 15 μm.

p型半導体層107は、酸化層106上に形成され、例えば、Al0.3Ga0.7Asからなる。また、p型半導体層108は、p型半導体層107上に形成され、例えば、GaAsからなる。p型半導体層108上面には、フレンネルレンズの設計に基づき、周期的かつ微細な凹凸が形成されている。この凹部にITOなどからなる透明電極110が形成されている。具体的には、図1(b)に示すように、レーザ出射方向から見て、電流狭窄構造の中心を中心として同心円状に間欠的に、透明電極110が形成されている。そして、十字形状にすべての円状の透明電極が連結して形成されている。また、本実施の形態では、透明電極110は上部DBR111に接触して形成されている。ここで、必ずしも接触している必要はないが、透明電極110は、上部DBR111の下面から0.5μm以内の距離に形成されていることが好ましい。 The p-type semiconductor layer 107 is formed on the oxide layer 106 and is made of, for example, Al 0.3 Ga 0.7 As. The p + type semiconductor layer 108 is formed on the p type semiconductor layer 107 and is made of, for example, GaAs. On the upper surface of the p + type semiconductor layer 108, periodic and fine irregularities are formed based on the design of the Frennel lens. A transparent electrode 110 made of ITO or the like is formed in the recess. Specifically, as shown in FIG. 1B, the transparent electrode 110 is intermittently formed concentrically around the center of the current confinement structure as viewed from the laser emission direction. Then, all the circular transparent electrodes are connected in a cross shape. In the present embodiment, the transparent electrode 110 is formed in contact with the upper DBR 111. Here, although not necessarily in contact, the transparent electrode 110 is preferably formed at a distance within 0.5 μm from the lower surface of the upper DBR 111.

この透明電極110により、従来のイントラキャビティ型の素子抵抗が250Ωであったのに対し、約1/3の80Ωまで低減できる。また、透明電極110の回折効果により、FFPを従来の30度から15度まで狭小化できる。さらに、酸化狭窄部の開口径6μmの素子において、その回折格子の厚みを0.3μm、周期0.4μmとし、中心からその幅のみを均等減少させることにより、シングルモード化できる。   The transparent electrode 110 can reduce the resistance of the conventional intracavity type device to 250Ω, which is about 1/3, compared to 250Ω. Further, the FFP can be narrowed from 30 degrees to 15 degrees due to the diffraction effect of the transparent electrode 110. Further, in an element having an opening diameter of 6 μm in the oxidized constriction portion, the thickness of the diffraction grating is set to 0.3 μm and the period is 0.4 μm, and only the width is uniformly reduced from the center, whereby a single mode can be achieved.

上部DBR111は、透明電極110上に形成されている。上部DBR111は、例えば、光学膜厚λ/4のSiO低屈折率層と光学膜厚λ/4のアモルファスSi(a−Si)高屈折率層とが順に積層された構造を有する。 The upper DBR 111 is formed on the transparent electrode 110. The upper DBR 111 has, for example, a structure in which an SiO 2 low refractive index layer having an optical film thickness λ / 4 and an amorphous Si (a-Si) high refractive index layer having an optical film thickness λ / 4 are sequentially stacked.

次に、第1の実施の形態に係る面発光レーザの製造方法について図4を参照して説明する。まず、図4(a)に示すように、n型半導体基板101上に、一対のn型GaAs層とn型Al0.9Ga0.1As層とを複数積層した下部DBR102、Al0.3Ga0.7Asからなるn型クラッド層103、ノンドープGa0.7In0.3As量子井戸とGaAs障壁層からなる活性層104、Al0.3Ga0.7Asからなるp型クラッド層105、酸化層106形成用のp型AlGa1−xAs(ただし、0<x<1)層106a、Al0.3Ga0.7Asからなるp型半導体層107、GaAsからなるp型半導体層108を有機金属気相化学堆積(MOVPE:Metal-Organic Vapor Phase Epitaxy)法にて順次積層する。もちろん、分子線エピタキシー成長(MBE:Molecular Beam Epitaxy)法など他の結晶成長方法を用いてもよい。 Next, a method of manufacturing the surface emitting laser according to the first embodiment will be described with reference to FIG. First, as shown in FIG . 4A, a lower DBR 102, Al 0 ..., A plurality of stacked layers of a pair of n-type GaAs layers and n-type Al 0.9 Ga 0.1 As layers on an n-type semiconductor substrate 101 . N-type cladding layer 103 made of 3 Ga 0.7 As, active layer 104 made of non-doped Ga 0.7 In 0.3 As quantum well and GaAs barrier layer, p-type cladding made of Al 0.3 Ga 0.7 As Layer 105, p-type Al x Ga 1-x As (where 0 <x <1) layer 106a for forming oxide layer 106, p-type semiconductor layer 107 made of Al 0.3 Ga 0.7 As, and GaAs. The p + type semiconductor layer 108 is sequentially stacked by a metal-organic vapor phase deposition (MOVPE) method. Of course, other crystal growth methods such as molecular beam epitaxy (MBE) may be used.

次に、図4(b)に示すように、フォトレジストを、p型半導体層108上へ塗布し、直径約30μmの円形のレジストマスクを形成する。次に、ドライエッチングにより、下部DBR102の表面が露出するまでエッチングを行い、直径約30μmのメサ(円柱状構造)109を形成する。 Next, as shown in FIG. 4B, a photoresist is applied onto the p + type semiconductor layer 108 to form a circular resist mask having a diameter of about 30 μm. Next, etching is performed by dry etching until the surface of the lower DBR 102 is exposed, and a mesa (columnar structure) 109 having a diameter of about 30 μm is formed.

そして、水蒸気雰囲気中の炉内において温度約400℃で約10分間加熱を行う。これにより、図4(c)に示すように、p型AlGa1−xAs(ただし、0<x<1)層106aが円環状に選択的に酸化され、酸化層106が形成される。これにより、中心部の非酸化領域には、電流通路(開口部)が形成される。 Then, heating is performed at a temperature of about 400 ° C. for about 10 minutes in a furnace in a steam atmosphere. As a result, as shown in FIG. 4C, the p-type Al x Ga 1-x As (where 0 <x <1) layer 106a is selectively oxidized in an annular shape, and the oxide layer 106 is formed. . As a result, a current path (opening) is formed in the non-oxidized region at the center.

さらに、p型半導体層108にフレンネルレンズの設計に基づき周期的な凹凸を形成する。この凹部にITOなどからなる透明導電膜を形成し、図4(d)に示すように、水平方向に周期的な屈折率変化を有する透明電極110を形成する。具体的には、フォトレジストを、p型半導体層108上へ塗布し、フォトリソグラフィ技術により、周期的な凹凸を形成するためのレジストマスクを形成する。ここで、凹部となる領域はこのレジストマスクに被覆されておらず、当該領域のp型半導体層108をエッチングにより除去し、凹部を形成する。さらに、このレジストマスクを利用して、凹部を埋め込むように透明導電膜を形成する。そして、このレジストマスクを除去することにより、周期的な屈折率変化を有する透明電極110を形成する。 Further, periodic irregularities are formed in the p + type semiconductor layer 108 based on the design of the Frennel lens. A transparent conductive film made of ITO or the like is formed in the recess, and a transparent electrode 110 having a periodic refractive index change in the horizontal direction is formed as shown in FIG. Specifically, a photoresist is applied onto the p + type semiconductor layer 108, and a resist mask for forming periodic unevenness is formed by a photolithography technique. Here, a region to be a recess is not covered with the resist mask, and the p + type semiconductor layer 108 in the region is removed by etching to form a recess. Further, using this resist mask, a transparent conductive film is formed so as to fill the recess. Then, by removing the resist mask, the transparent electrode 110 having a periodic refractive index change is formed.

次に、この円柱状構造の上に、スパッタを用いて図4(e)に示すように一対のSiOとアモルファスSi(a−Si)とを複数積層した上部DBR111を形成する。 Next, the upper DBR 111 in which a plurality of pairs of SiO 2 and amorphous Si (a-Si) are stacked is formed on the columnar structure by sputtering as shown in FIG.

次に、メサ109をポリイミド112で埋込み、透明電極110を引き出すようにp型電極113を形成、そして、下部DBR層102の下面にn型電極114を形成して、図1の素子が完成する。   Next, the mesa 109 is filled with the polyimide 112, the p-type electrode 113 is formed so as to pull out the transparent electrode 110, and the n-type electrode 114 is formed on the lower surface of the lower DBR layer 102, thereby completing the device of FIG. .

第2の実施の形態
次に、本発明の第2の実施の形態に係る面発光レーザの構成について図2を参照して説明する。ここでは、発振波長1.1μmの埋込みトンネル接合型面発光レーザに、本発明に適用した例を挙げる。
Second Embodiment Next, a configuration of a surface emitting laser according to a second embodiment of the present invention will be described with reference to FIG. Here, an example in which the present invention is applied to a buried tunnel junction type surface emitting laser having an oscillation wavelength of 1.1 μm will be described.

図2は、本発明の第2の実施の形態に係る面発光レーザ素子の断面図である。この面発光レーザは、n型半導体基板201上に、下部DBR202、n型クラッド層203、活性層204、p型クラッド層205、p型スペーサ層206、p型半導体層207、n型半導体層208、n型スペーサ層209、透明電極210及び上部DBR211を有する。 FIG. 2 is a cross-sectional view of a surface emitting laser element according to the second embodiment of the present invention. This surface-emitting laser has a lower DBR 202, an n-type cladding layer 203, an active layer 204, a p-type cladding layer 205, a p-type spacer layer 206, a p + -type semiconductor layer 207, and an n + -type semiconductor on an n-type semiconductor substrate 201. A layer 208, an n-type spacer layer 209, a transparent electrode 210, and an upper DBR 211 are included.

下部DBR202は、例えば、GaAsからなるn型半導体基板201上に形成されている。この下部DBR202は、例えば、n型Al0.9Ga0.1Asからなる低屈折率層とn型GaAsからなる高屈折率層とが順に積層された構造を有する。また、各層の光学膜厚はいずれもλ/4(λは各媒質内の発振波長)とするのが好ましい。 The lower DBR 202 is formed on an n-type semiconductor substrate 201 made of, for example, GaAs. The lower DBR 202 has a structure in which, for example, a low refractive index layer made of n-type Al 0.9 Ga 0.1 As and a high refractive index layer made of n-type GaAs are sequentially stacked. The optical film thickness of each layer is preferably λ / 4 (λ is an oscillation wavelength in each medium).

n型クラッド層203は、下部DBR202上に形成され、例えば、Al0.3Ga0.7Asからなる。
活性層204は、n型クラッド層203上に形成され、例えば、ノンドープGa0.7In0.3As量子井戸とGaAs障壁層からなる。活性層204全体の光学膜厚は1λ(媒質内波長の1波長分)とするのが好ましい。
p型クラッド層205は、活性層204上に形成され、例えば、Al0.3Ga0.7Asからなる。
p型スペーサ層206は、p型クラッド層205上に形成され、例えば、GaAsからなる。
The n-type cladding layer 203 is formed on the lower DBR 202 and is made of, for example, Al 0.3 Ga 0.7 As.
The active layer 204 is formed on the n-type cladding layer 203, and includes, for example, a non-doped Ga 0.7 In 0.3 As quantum well and a GaAs barrier layer. The optical film thickness of the entire active layer 204 is preferably 1λ (one wavelength within the medium).
The p-type cladding layer 205 is formed on the active layer 204 and is made of, for example, Al 0.3 Ga 0.7 As.
The p-type spacer layer 206 is formed on the p-type cladding layer 205 and is made of, for example, GaAs.

型半導体層207は、p型スペーサ層206上に形成され、例えば、GaAs0.9Sb0.1からなる。一方、n型半導体層208は、p型半導体層207上に形成され、例えば、In0.15Ga0.85Asからなる。そして、p型半導体層207及びn型半導体層208がトンネル接合層を構成する。ここで、p型半導体層207のp型ドーパントとしてはC(濃度1×1020cm−3)とすることができる。一方、n型半導体層208のn型ドーパントとしてはSi(濃度2×1019cm−3)とすることができる。また、p型半導体層207は厚さ5nm、n型半導体層208は厚さ10nmとすることができる。また、p型半導体層207及びn型半導体層208からなるトンネル接合層は基板平面内において、最終的に電流注入領域となる部分のみを残し、周囲は除去されている。これにより、電流狭窄部が形成される。電流狭窄部の電流通路の直径は4〜15μmであることが好ましい。 The p + type semiconductor layer 207 is formed on the p type spacer layer 206 and is made of, for example, GaAs 0.9 Sb 0.1 . On the other hand, the n + type semiconductor layer 208 is formed on the p + type semiconductor layer 207 and is made of, for example, In 0.15 Ga 0.85 As. The p + type semiconductor layer 207 and the n + type semiconductor layer 208 constitute a tunnel junction layer. Here, C (concentration 1 × 10 20 cm −3 ) can be used as the p-type dopant of the p + -type semiconductor layer 207. On the other hand, Si (concentration 2 × 10 19 cm −3 ) can be used as the n-type dopant of the n + -type semiconductor layer 208. Further, the p + type semiconductor layer 207 can have a thickness of 5 nm, and the n + type semiconductor layer 208 can have a thickness of 10 nm. Further, the tunnel junction layer composed of the p + type semiconductor layer 207 and the n + type semiconductor layer 208 leaves only the portion that will eventually become a current injection region in the substrate plane, and the periphery is removed. As a result, a current confinement portion is formed. The diameter of the current path of the current confinement part is preferably 4 to 15 μm.

n型スペーサ層209は、p型半導体層207及びn型半導体層208からなるトンネル接合層を覆うように形成されている。n型スペーサ層209は、例えば、GaAsからなる。図2では、n型スペーサ層209の上面は平坦に描かれているが、実際には、図7に示したのと同様に凸部が形成されている。 The n-type spacer layer 209 is formed so as to cover the tunnel junction layer composed of the p + -type semiconductor layer 207 and the n + -type semiconductor layer 208. The n-type spacer layer 209 is made of, for example, GaAs. In FIG. 2, the upper surface of the n-type spacer layer 209 is drawn flat, but actually, a convex portion is formed in the same manner as shown in FIG.

このn型スペーサ層209上面には、フレンネルレンズの設計に基づき、周期的かつ微細な凹凸が形成されている。そして、この凹部にITOなどからなる透明電極210が形成されている。具体的には、図1(b)と同様に、レーザ出射方向から見て、電流狭窄構造の中心を中心として同心円状に間欠的に、透明電極210が形成されている。さらに、十字形状にすべての円状の透明電極が連結して形成されている。また、本実施の形態では、透明電極110は上部DBR111に接触して形成されている。ここで、必ずしも接触している必要はないが、透明電極110は、上部DBR111の下面から0.5μm以内の距離に形成されていることが好ましい。この透明電極210により、従来のイントラキャビティ型の素子抵抗が50Ωであったのに対し、35Ωまで低減することができる。また、透明電極210の回折効果により、FFPを従来の45度から20度まで狭小化できる。   On the upper surface of the n-type spacer layer 209, periodic and fine irregularities are formed based on the design of the Frennel lens. A transparent electrode 210 made of ITO or the like is formed in the recess. Specifically, as in FIG. 1B, the transparent electrode 210 is intermittently formed concentrically with the center of the current confinement structure as the center when viewed from the laser emission direction. Furthermore, all circular transparent electrodes are connected in a cross shape. In the present embodiment, the transparent electrode 110 is formed in contact with the upper DBR 111. Here, although not necessarily in contact, the transparent electrode 110 is preferably formed at a distance within 0.5 μm from the lower surface of the upper DBR 111. The transparent electrode 210 can reduce the resistance of the conventional intracavity type device resistance to 50Ω, compared with 50Ω. Further, the FFP can be narrowed from 45 degrees to 20 degrees due to the diffraction effect of the transparent electrode 210.

上部DBR211は、透明電極210上に形成されている。上部DBR211は、例えば、光学膜厚λ/4のSiO低屈折率層と光学膜厚λ/4のアモルファスSi(a−Si)高屈折率層とが順に積層された構造を有する。 The upper DBR 211 is formed on the transparent electrode 210. The upper DBR 211 has, for example, a structure in which an SiO 2 low refractive index layer having an optical film thickness λ / 4 and an amorphous Si (a-Si) high refractive index layer having an optical film thickness λ / 4 are sequentially stacked.

次に、第2の実施の形態に係る面発光レーザの製造方法について図5を参照して説明する。まず、図5(a)に示すように、GaAsからなるn型半導体基板201上に、一対のn型GaAs層とn型Al0.9Ga0.1As層とを複数積層した下部DBR202、Al0.3Ga0.7Asからなるn型クラッド層203、ノンドープGa0.7In0.3As量子井戸とGaAs障壁層からなる活性層204、Al0.3Ga0.7Asからなるp型クラッド層205、GaAsからなるp型スペーサ層206、GaAs0.9Sb0.1からなるp型半導体層207、In0.15Ga0.85Asからなるn型半導体層208を有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法にて順次積層する。 Next, a method for manufacturing the surface emitting laser according to the second embodiment will be described with reference to FIG. First, as shown in FIG. 5A, a lower DBR 202 in which a plurality of pairs of n-type GaAs layers and n-type Al 0.9 Ga 0.1 As layers are stacked on an n-type semiconductor substrate 201 made of GaAs. n-type cladding layer 203 made of Al 0.3 Ga 0.7 as, made of undoped Ga 0.7 In 0.3 as active layer 204 made of quantum wells and GaAs barrier layer, Al 0.3 Ga 0.7 as A p-type cladding layer 205, a p-type spacer layer 206 made of GaAs, a p + -type semiconductor layer 207 made of GaAs 0.9 Sb 0.1 , and an n + -type semiconductor layer 208 made of In 0.15 Ga 0.85 As. The layers are sequentially deposited by metal organic chemical vapor deposition (MOCVD).

次に、フォトリソグラフィ技術により直径約6μmの円形のレジストマスクを形成した後、エッチングによりp型半導体層207及びn型半導体層208を除去する。これにより、直径約6μmの円柱状のトンネル接合層が形成される。その後、フォトレジストを除去する。次に、図5(b)に示すように、再びMOCVD法を用いてn型スペーサ層209を積層する。 Next, after forming a circular resist mask having a diameter of about 6 μm by photolithography, the p + type semiconductor layer 207 and the n + type semiconductor layer 208 are removed by etching. Thereby, a cylindrical tunnel junction layer having a diameter of about 6 μm is formed. Thereafter, the photoresist is removed. Next, as shown in FIG. 5B, an n-type spacer layer 209 is laminated again using the MOCVD method.

本構造では、p型半導体層207及びn型半導体層208がトンネル接合を構成している。これを一部残して除去した後、半導体により埋め込む。残存するトンネル接合部分にのみ電流が流れる構造となる。上記トンネル接合は、その界面が下部DBR202と後述する上部DBR211の間に立つ定在波の節に配置されており、光吸収を低減している。 In this structure, the p + type semiconductor layer 207 and the n + type semiconductor layer 208 form a tunnel junction. After removing this part, it is embedded with a semiconductor. A current flows only through the remaining tunnel junction. The tunnel junction is disposed at a node of a standing wave whose interface is between the lower DBR 202 and the upper DBR 211 described later, and reduces light absorption.

さらに、n型スペーサ層209上面に、フレンネルレンズの設計に基づき、周期的な凹凸を形成する。この凹部にITOなどからなる透明導電膜を形成し、図5(c)に示すように、水平方向に周期的な屈折率変化を有する透明電極210を形成する。具体的には、フォトレジストを、p型半導体層108上へ塗布し、フォトリソグラフィ技術により、周期的な凹凸を形成するためのレジストマスクを形成する。ここで、凹部となる領域はこのレジストマスクに被覆されておらず、当該領域のp型半導体層108をエッチングにより除去し、凹部を形成する。さらに、このレジストマスクを利用して、凹部を埋め込むように透明導電膜を形成する。そして、このレジストマスクを除去することにより、周期的な屈折率変化を有する透明電極110を形成する。 Further, periodic irregularities are formed on the upper surface of the n-type spacer layer 209 based on the design of the Frennel lens. A transparent conductive film made of ITO or the like is formed in the recess, and a transparent electrode 210 having a periodic refractive index change in the horizontal direction is formed as shown in FIG. Specifically, a photoresist is applied onto the p + type semiconductor layer 108, and a resist mask for forming periodic unevenness is formed by a photolithography technique. Here, a region to be a recess is not covered with the resist mask, and the p + type semiconductor layer 108 in the region is removed by etching to form a recess. Further, using this resist mask, a transparent conductive film is formed so as to fill the recess. Then, by removing the resist mask, the transparent electrode 110 having a periodic refractive index change is formed.

次に、このウエハ上にスパッタを用いて一対のSiOとアモルファスSi(a−Si)とを複数積層した上部DBR211を形成するフォトリソグラフィ技術により、上部電極215の内径領域を残し、それよりも外周領域の上部DBR211を除去する。 Next, the inner diameter region of the upper electrode 215 is left by a photolithography technique for forming an upper DBR 211 in which a plurality of pairs of SiO 2 and amorphous Si (a-Si) are stacked on the wafer by sputtering. The upper DBR 211 in the outer peripheral region is removed.

次に、ウエハ上面にレジストを塗布し、フォトリソグラフィ技術により、直径約30μmの円形のレジストマスクを形成した後、下部DBR202の表面が露出するまでエッチングを行い、直径約30μmのメサ(円柱状構造)212を形成する。この後、レジストを除去し、図5(d)の構造となる。   Next, a resist is applied to the upper surface of the wafer, a circular resist mask having a diameter of about 30 μm is formed by photolithography, and then etching is performed until the surface of the lower DBR 202 is exposed. ) 212 is formed. Thereafter, the resist is removed to obtain the structure of FIG.

次に、上記メサエッチングにより露出した下部DBR202上に電極を形成する。まず、前面にフォトレジストを塗布した後、フォトリソグラフィにより、電極を形成する部分のフォトレジストのみ除去する。Ti/Pt/Auを蒸着した後、上記フォトレジストを除去してリフトオフすることにより、下部DBR202上の一部に下部電極213が形成される。次に、ポリイミドによりメサ212を埋め込んだ後、フォトリソグラフィにより、下部電極213上のポリイミドを除去する。   Next, an electrode is formed on the lower DBR 202 exposed by the mesa etching. First, after applying a photoresist on the front surface, only a portion of the photoresist where an electrode is to be formed is removed by photolithography. After depositing Ti / Pt / Au, the photoresist is removed and lifted off to form a lower electrode 213 on a part of the lower DBR 202. Next, after filling the mesa 212 with polyimide, the polyimide on the lower electrode 213 is removed by photolithography.

最後に、電極215を形成する。まず、フォトレジストを塗布し、マスク露光によりパターニングした後、Ti/Pt/Auを蒸着する。そして、上記フォトレジストを除去してリフトオフすることにより、ポリイミド層214上に上部電極215を形成し、図2の面発光レーザが完成する。   Finally, the electrode 215 is formed. First, after applying a photoresist and patterning by mask exposure, Ti / Pt / Au is vapor-deposited. Then, the photoresist is removed and lifted off to form the upper electrode 215 on the polyimide layer 214, thereby completing the surface emitting laser shown in FIG.

上記の通り、本発明に係る面発光レーザでは、回折格子型の透明電極が上部誘電体DBRの下に配置されている。この透明電極は、その形成面方向に周期構造を有しているため、回折格子として機能する。また、半導体層との接触面積が大きいため、素子抵抗を低減することができる。さらに、透明電極の光透過率は、波長1.1μmにおいて90%程度に留まるが、実施の形態に示した同心円状構造などの間欠構造とすることにより、実効的な光透過率を増大させることができる。   As described above, in the surface emitting laser according to the present invention, the diffraction grating type transparent electrode is disposed under the upper dielectric DBR. Since this transparent electrode has a periodic structure in the direction of its formation surface, it functions as a diffraction grating. In addition, since the contact area with the semiconductor layer is large, the element resistance can be reduced. Furthermore, although the light transmittance of the transparent electrode remains at about 90% at a wavelength of 1.1 μm, the effective light transmittance can be increased by employing an intermittent structure such as the concentric structure shown in the embodiment. Can do.

さらに、当該透明電極の回折効果により、放射角の狭小化、レーザ出射光の高次モード抑制、あるいは、シングルモード化が可能となる。この回折効果は、光の電界強度が高いほどその作用が大きい。図3には、本発明の素子の電界強度分布を示すが、上部誘電体多層DBR直下(半導体層との界面)が最大強度領域となる。よって、この部分に当該回折格子型透明電極を配置することにより、大きな回折効果と低抵抗化の両方を実現した。   Furthermore, due to the diffraction effect of the transparent electrode, the radiation angle can be narrowed, the higher-order mode of the laser emission light can be suppressed, or the single mode can be achieved. This diffraction effect is more effective as the electric field strength of light is higher. FIG. 3 shows the electric field intensity distribution of the element of the present invention. The maximum intensity region is immediately below the upper dielectric multilayer DBR (interface with the semiconductor layer). Therefore, by arranging the diffraction grating type transparent electrode in this portion, both a large diffraction effect and low resistance were realized.

本発明の実施方法は上記した各種形態に限定されるものではなく、その要旨を逸脱しない範囲で各種の変形が可能である。発光素子の波長、材料についても実施の形態に挙げたもの以外を選ぶことが可能である。また、回折格子型透明電極は、屈折率の周期構造が形成でき、任意波長の光に対し所望の回折効果を有する構造であれば、放射状、網目状などの各種形状が適用できる。   The implementation method of the present invention is not limited to the various forms described above, and various modifications can be made without departing from the scope of the present invention. The wavelength and material of the light-emitting element can be selected other than those described in the embodiment. Further, the diffraction grating type transparent electrode can form a periodic structure having a refractive index, and various shapes such as a radial shape and a mesh shape can be applied as long as it has a desired diffraction effect with respect to light of an arbitrary wavelength.

本発明の第1の実施の形態である面発光レーザの断面図及び平面図である。It is sectional drawing and a top view of the surface emitting laser which is the 1st Embodiment of this invention. 本発明の第2の実施の形態である面発光レーザの断面図である。It is sectional drawing of the surface emitting laser which is the 2nd Embodiment of this invention. 本発明の素子内の電界強度分布を説明するグラフである。It is a graph explaining electric field strength distribution in the element of this invention. 本発明の第1の実施の形態である面発光レーザの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the surface emitting laser which is the 1st Embodiment of this invention. 本発明の第2の実施の形態である面発光レーザの製造方法を示す断面図である。It is sectional drawing which shows the manufacturing method of the surface emitting laser which is the 2nd Embodiment of this invention. 関連する酸化狭窄型面発光レーザの断面図である。It is sectional drawing of the related oxidation confinement type | mold surface emitting laser. 関連するトンネル接合型面発光レーザの断面図である。It is sectional drawing of a related tunnel junction type | mold surface emitting laser. 関連するトンネル接合型面発光レーザの断面図である。It is sectional drawing of a related tunnel junction type | mold surface emitting laser.

符号の説明Explanation of symbols

101 n型半導体基板
102 下部DBR
103 n型クラッド層
104 活性層
105 p型クラッド層
106 酸化層
106a p型AlGa1−xAs層
107 p型半導体層
108 p型半導体層
109 メサ
110 透明電極
111 上部DBR
112 ポリイミド層
113 p型電極
114 n型電極
201 n型半導体基板
202 第1のDBR
203 n型クラッド層
204 活性層
205 p型クラッド層
206 p型スペーサ層
207 p型半導体層
208 n型半導体層
209 n型スペーサ層
210 透明電極
211 上部DBR
212 メサ
213 下部電極
214 ポリイミド層
215 上部電極
101 n-type semiconductor substrate 102 lower DBR
103 n-type cladding layer 104 active layer 105 p-type cladding layer 106 oxide layer 106a p-type Al x Ga 1-x As layer 107 p-type semiconductor layer 108 p + -type semiconductor layer 109 mesa 110 transparent electrode 111 upper DBR
112 polyimide layer 113 p-type electrode 114 n-type electrode 201 n-type semiconductor substrate 202 first DBR
203 n-type cladding layer 204 active layer 205 p-type cladding layer 206 p-type spacer layer 207 p + -type semiconductor layer 208 n + -type semiconductor layer 209 n-type spacer layer 210 transparent electrode 211 upper DBR
212 Mesa 213 Lower electrode 214 Polyimide layer 215 Upper electrode

Claims (11)

第1の反射鏡と、
第2の反射鏡と、
前記第1及び第2の反射鏡の間に形成された活性層及び電流狭窄構造と、
前記第1の反射鏡と前記活性層との間に形成され、透明性を有する電極とを備え、
前記電極は、形成された面方向に屈折率の周期性を有する面発光レーザ。
A first reflector;
A second reflector;
An active layer and a current confinement structure formed between the first and second reflectors;
An electrode formed between the first reflecting mirror and the active layer and having transparency;
The electrode is a surface emitting laser having a periodicity of a refractive index in a formed surface direction.
イントラキャビティ型であることを特長とする請求項1に記載の面発光レーザ。   2. The surface emitting laser according to claim 1, wherein the surface emitting laser is an intracavity type. 前記電極が、前記第1の反射鏡の前記活性層側の面から0.5μm以内の距離に形成されていることを特長とする請求項1又は2に記載の面発光レーザ。   3. The surface emitting laser according to claim 1, wherein the electrode is formed at a distance of 0.5 μm or less from the surface of the first reflecting mirror on the active layer side. 4. 前記電極が、間欠的に形成されていることにより前記周期性有することを特長とする請求項1〜3のいずれか一項に記載の面発光レーザ。   The surface emitting laser according to claim 1, wherein the electrode has the periodicity by being formed intermittently. 前記電極が、レーザ出射方向から見て、前記電流狭窄構造の中心を中心として同心円状に形成されていることを特長とする請求項4に記載の面発光レーザ。   5. The surface emitting laser according to claim 4, wherein the electrode is formed concentrically around the center of the current confinement structure as viewed from the laser emission direction. 前記電極が、ITOを含むことを特長とする請求項1〜5のいずれか一項に記載の面発光レーザ。   The surface-emitting laser according to claim 1, wherein the electrode includes ITO. 前記電流狭窄構造が、酸化狭窄により形成されていることを特長とする請求項1〜6のいずれか一項に記載の面発光レーザ。   The surface emitting laser according to any one of claims 1 to 6, wherein the current confinement structure is formed by oxidation confinement. 前記電流狭窄構造が、トンネル接合により形成されていることを特長とする請求項1〜6のいずれか一項に記載の面発光レーザ。   The surface emitting laser according to any one of claims 1 to 6, wherein the current confinement structure is formed by a tunnel junction. 前記第1の反射鏡が、誘電体分布ブラッグ反射鏡であることを特長とする請求項1〜8のいずれか一項に記載の面発光レーザ。   The surface emitting laser according to claim 1, wherein the first reflecting mirror is a dielectric distributed Bragg reflecting mirror. 前記誘電体分布ブラッグ反射鏡が、Si層とSiO層とからなる多層構造を有することを特長とする請求項9に記載の面発光レーザ。 The dielectric distributed Bragg reflector, a surface emitting laser according to claim 9, featuring that it has a multilayer structure composed of a Si layer and the SiO 2 layer. 前記電流狭窄構造の電流通路の直径が4μm以上あり、かつ、シングルモードの光出力が得られることを特長とする請求項1〜10のいずれか一項に記載の面発光レーザ。   11. The surface emitting laser according to claim 1, wherein a current path of the current confinement structure has a diameter of 4 μm or more and a single-mode light output is obtained.
JP2007264048A 2007-10-10 2007-10-10 Surface-emitting laser Pending JP2009094317A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007264048A JP2009094317A (en) 2007-10-10 2007-10-10 Surface-emitting laser

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007264048A JP2009094317A (en) 2007-10-10 2007-10-10 Surface-emitting laser

Publications (1)

Publication Number Publication Date
JP2009094317A true JP2009094317A (en) 2009-04-30

Family

ID=40665997

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007264048A Pending JP2009094317A (en) 2007-10-10 2007-10-10 Surface-emitting laser

Country Status (1)

Country Link
JP (1) JP2009094317A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199028A (en) * 2010-03-19 2011-10-06 Mitsubishi Electric Corp Photovoltaic element and method of manufacturing the same
WO2016031966A1 (en) * 2014-08-29 2016-03-03 国立大学法人京都大学 Two-dimensional photonic crystal surface-emitting laser
US10938177B2 (en) 2014-08-29 2021-03-02 Kyoto University Two-dimensional photonic crystal surface emitting laser
WO2021124968A1 (en) * 2019-12-20 2021-06-24 ソニーグループ株式会社 Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method for manufacturing vertical cavity surface emitting laser element
WO2022193076A1 (en) * 2021-03-15 2022-09-22 深圳市汇顶科技股份有限公司 Vertical-cavity surface-emitting laser and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011199028A (en) * 2010-03-19 2011-10-06 Mitsubishi Electric Corp Photovoltaic element and method of manufacturing the same
WO2016031966A1 (en) * 2014-08-29 2016-03-03 国立大学法人京都大学 Two-dimensional photonic crystal surface-emitting laser
JPWO2016031966A1 (en) * 2014-08-29 2017-06-08 国立大学法人京都大学 Two-dimensional photonic crystal surface emitting laser
US10461501B2 (en) 2014-08-29 2019-10-29 Kyoto University Two-dimensional photonic crystal surface emitting laser
US10938177B2 (en) 2014-08-29 2021-03-02 Kyoto University Two-dimensional photonic crystal surface emitting laser
WO2021124968A1 (en) * 2019-12-20 2021-06-24 ソニーグループ株式会社 Vertical cavity surface emitting laser element, vertical cavity surface emitting laser element array, vertical cavity surface emitting laser module, and method for manufacturing vertical cavity surface emitting laser element
WO2022193076A1 (en) * 2021-03-15 2022-09-22 深圳市汇顶科技股份有限公司 Vertical-cavity surface-emitting laser and electronic device

Similar Documents

Publication Publication Date Title
JP3783411B2 (en) Surface emitting semiconductor laser
JP4621393B2 (en) Surface emitting semiconductor laser and method for manufacturing surface emitting semiconductor laser
JP3838218B2 (en) Surface emitting semiconductor laser device and method for manufacturing the same
JP3697903B2 (en) Surface emitting laser and surface emitting laser array
JP5983423B2 (en) Manufacturing method of surface emitting semiconductor laser
JP5029254B2 (en) Surface emitting laser
US8228964B2 (en) Surface emitting laser, surface emitting laser array, and image formation apparatus
JP5304136B2 (en) Surface emitting laser and manufacturing method thereof
JP5100434B2 (en) Surface emitting semiconductor laser and surface emitting semiconductor laser array
JP2009094317A (en) Surface-emitting laser
JP4614040B2 (en) Surface emitting semiconductor laser and manufacturing method thereof
JPWO2007135772A1 (en) Light emitting element
JP3876918B2 (en) Surface emitting semiconductor laser device
JPWO2008114707A1 (en) Surface emitting semiconductor laser
JP5023595B2 (en) Surface emitting laser element
JP2008098234A (en) Surface light emitting laser element
JP4940960B2 (en) Surface emitting laser
WO2005074080A1 (en) Surface-emitting laser and its manufacturing method
JP2008147620A (en) Surface-emitting laser and method for manufacturing the same
JP2008103483A (en) Semiconductor light-emitting element and its manufacturing method
CN112103767B (en) Vertical cavity surface emitting laser and preparation method thereof
JP2005251860A (en) Surface emitting laser device
JP5163355B2 (en) Semiconductor laser device
JP2017022344A (en) Surface-emitting laser
CN110932092A (en) Long wavelength vertical cavity surface emitting laser and preparation method thereof