JP2009087603A - Ion implanting device, ion implanting method, and manufacturing method of semiconductor device - Google Patents

Ion implanting device, ion implanting method, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2009087603A
JP2009087603A JP2007253308A JP2007253308A JP2009087603A JP 2009087603 A JP2009087603 A JP 2009087603A JP 2007253308 A JP2007253308 A JP 2007253308A JP 2007253308 A JP2007253308 A JP 2007253308A JP 2009087603 A JP2009087603 A JP 2009087603A
Authority
JP
Japan
Prior art keywords
ion
ion implantation
ion beam
substrate
divergence angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007253308A
Other languages
Japanese (ja)
Inventor
Yoshimasa Kawase
吉正 川瀬
Takeshi Shibata
武 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007253308A priority Critical patent/JP2009087603A/en
Publication of JP2009087603A publication Critical patent/JP2009087603A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Element Separation (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an ion implanting device, an ion implanting method, which controls implanting amount of ion with high precision even if a divergence angle of ion beam and an inclination of beam are changed, and also to provide a manufacturing method of a semiconductor device. <P>SOLUTION: The ion implanting device comprises an ion source part, an acceleration/deceleration part, an ion beam shielding part, a measurement part for measuring at least either one of a divergence angle of ion beam and an inclination of beam, a substrate holding part for holding a substrate, and a control part. The control part corrects a process condition for ion implantation so that the implantation amount of ion into the substrate is controlled within a specified range, based on at least either one of measurement values, the divergence angle measured by the measurement part and the inclination of beam, for controlling at least any one of actions of the ion source part, acceleration/deceleration part, ion beam shielding part, and substrate holding part. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、イオン注入装置、イオン注入方法及び半導体装置の製造方法に関する。   The present invention relates to an ion implantation apparatus, an ion implantation method, and a semiconductor device manufacturing method.

半導体装置の製造工程において、半導体層などに不純物をドーピングするために、イオン注入が行われる。このためのイオン注入装置においては、イオン源で発生させたイオンビームを真空容器の中で輸送し、ターゲットである半導体基板などに照射する。真空容器内でのイオンビームの輸送距離は数十センチメートルから十数メートルとなり、真空容器内で効率よくイオンビームを輸送するために、磁場や電場によりイオンビーム軌道の偏向やイオンビームの形状の整形が行われるが、正電荷粒子の集まりであるイオンビームは、お互いの反発力により一定の発散角を持つことは避けられない。このため、イオンビームは一定の発散角を持つ。そして、半導体基板へのイオンビームの注入角のずれ、すなわちビームの傾きが生じることがある。このイオンビームの発散角やビームの傾きの変動は、半導体基板のイオン注入状態に影響を与えるため、発散角やビームの傾きは、高い精度で制御されることが必要である。   In the manufacturing process of a semiconductor device, ion implantation is performed in order to dope a semiconductor layer or the like with impurities. In an ion implantation apparatus for this purpose, an ion beam generated by an ion source is transported in a vacuum container and irradiated to a semiconductor substrate or the like as a target. The transport distance of the ion beam in the vacuum vessel is from several tens of centimeters to several tens of meters. In order to efficiently transport the ion beam in the vacuum vessel, the ion beam trajectory is deflected by the magnetic field or electric field and the shape of the ion beam is changed. Although shaping is performed, it is inevitable that ion beams, which are a collection of positively charged particles, have a certain divergence angle due to the repulsive force of each other. For this reason, the ion beam has a certain divergence angle. Then, there may be a deviation in the implantation angle of the ion beam into the semiconductor substrate, that is, a beam tilt. Since fluctuations in the ion beam divergence angle and beam tilt affect the ion implantation state of the semiconductor substrate, the divergence angle and beam tilt must be controlled with high accuracy.

ビームの傾きに関しては、ビームの傾きをモニターし、ビームの傾きを調整・修正する、または、イオンビームに対する半導体基板の相対角度を補正することにより、このビームの傾きに起因した半導体基板へのイオン注入角のずれを実質的に補正できる可能性がある。   Regarding the beam tilt, the beam tilt is monitored and the beam tilt is adjusted or corrected, or the relative angle of the semiconductor substrate with respect to the ion beam is corrected to correct the ion to the semiconductor substrate due to the beam tilt. There is a possibility that the deviation of the injection angle can be substantially corrected.

一方、イオンビームの発散角に関しても、発散角をモニターし、発散角を制御することが提案されている（特許文献１）。しかし、その制御の精度には限界があり、実用的には不十分な場合もある。また、発散角に関しては、イオンビームと半導体基板の相対角度を調整することにより、半導体基板へのイオン注入状態を補正することはできない。
特開２００５−３５３５３７号公報 On the other hand, regarding the divergence angle of the ion beam, it has been proposed to control the divergence angle by monitoring the divergence angle (Patent Document 1). However, the accuracy of the control is limited and may not be practical. Regarding the divergence angle, the ion implantation state into the semiconductor substrate cannot be corrected by adjusting the relative angle between the ion beam and the semiconductor substrate.
JP 2005-353537 A

本発明は、イオンビームの発散角やビームの傾きを高い精度で制御することを必要とせず、発散角及びビームの傾きが変化しても、半導体基板へのイオン注入状態を高い精度で制御することができるイオン注入装置、イオン注入方法、及び半導体装置の製造方法を提供することを目的とする。   The present invention does not require the ion beam divergence angle and beam tilt to be controlled with high accuracy, and can control the ion implantation state into the semiconductor substrate with high accuracy even if the divergence angle and beam tilt change. An object of the present invention is to provide an ion implantation apparatus, an ion implantation method, and a method for manufacturing a semiconductor device.

本発明の一態様によれば、イオンを生成するイオン源部と、前記イオンを加速し、イオンビームを生成する加減速部と、前記イオンビームを遮断するイオンビーム遮断部と、前記イオンビームの、発散角とビームの傾きの少なくともいずれかを測定する測定部と、前記イオンビームが照射される基板を保持する基板保持部と、前記イオン源部、前記加減速部、前記イオンビーム遮断部及び前記基板保持部のうちの少なくとも１つの動作を制御する制御部と、を備え、前記制御部は、前記測定部により測定された、前記発散角と前記ビームの傾きの少なくともいずれかの測定値に基づいて、前記基板へのイオン注入量が所定の範囲内に管理されるように、イオン注入の処理条件を補正して、前記イオン源部、前記加減速部、前記イオンビーム遮断部及び前記基板保持部のうちの少なくとも１つの動作を制御することを特徴とするイオン注入装置が提供される。   According to an aspect of the present invention, an ion source unit that generates ions, an acceleration / deceleration unit that accelerates the ions to generate an ion beam, an ion beam blocking unit that blocks the ion beam, and an ion beam A measurement unit that measures at least one of a divergence angle and a beam tilt, a substrate holding unit that holds a substrate irradiated with the ion beam, the ion source unit, the acceleration / deceleration unit, the ion beam blocking unit, A control unit that controls the operation of at least one of the substrate holding units, and the control unit measures at least one of the divergence angle and the beam tilt measured by the measurement unit. Based on this, the ion implantation processing conditions are corrected so that the amount of ion implantation into the substrate is controlled within a predetermined range, and the ion source unit, the acceleration / deceleration unit, and the ion beam shielding unit are corrected. Ion implantation apparatus and parts and characterized by controlling at least one operation of said substrate holder is provided.

また、本発明の別の一態様によれば、イオンビームを発生し、前記イオンビームの、発散角とビームの傾きの少なくともいずれかを測定し、前記発散角と前記ビームの傾きの少なくともいずれかの測定値に基づいて、基板へのイオン注入量が所定の範囲内に管理されるように、イオン注入の処理条件を補正し、前記補正された処理条件に基づきイオン注入処理を行うことを特徴とするイオン注入方法が提供される。   According to another aspect of the present invention, an ion beam is generated, at least one of a divergence angle and a beam tilt of the ion beam is measured, and at least one of the divergence angle and the beam tilt is measured. Based on the measured value, the ion implantation processing conditions are corrected so that the amount of ion implantation into the substrate is managed within a predetermined range, and the ion implantation processing is performed based on the corrected processing conditions. An ion implantation method is provided.

また、本発明の別の一態様によれば、半導体基板の上に段差を形成し、前記段差の底面及び側壁の少なくともいずれかに請求項３または４に記載のイオン注入方法によりイオン注入処理を行うことを備えたことを特徴とする半導体装置の製造方法が提供される。   According to another aspect of the present invention, a step is formed on a semiconductor substrate, and at least one of a bottom surface and a side wall of the step is subjected to an ion implantation process by the ion implantation method according to claim 3 or 4. A method for manufacturing a semiconductor device is provided.

本発明によれば、イオンビームの発散角やビームの傾きを高い精度で制御することを必要とせず、発散角及びビームの傾きが変化しても、半導体基板へのイオン注入状態を高い精度で制御することができるイオン注入装置、イオン注入方法、及び半導体装置の製造方法が提供される。   According to the present invention, it is not necessary to control the divergence angle and beam tilt of the ion beam with high accuracy, and the ion implantation state into the semiconductor substrate can be performed with high accuracy even if the divergence angle and beam tilt change. An ion implantation apparatus, an ion implantation method, and a semiconductor device manufacturing method that can be controlled are provided.

以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
図１は、本発明の第１の実施形態に係るイオン注入装置の構造を示す模式図である。
図１に表されるように、イオン注入装置１００は、イオン源部１０２、加減速部１０４、スリット１０８、イオンビーム遮断部１０３、基板保持部１１２、測定部１１４、及び、これらの動作を制御する制御部１１６を備えている。イオン源部１０２で生成されたイオンは、加減速部１０４により、目的とするイオンが選択的に取り出され、所定のエネルギーまで加速される共に、その軌道が整形され、イオンビーム１０６となる。イオンビーム１０６は、スリット１０８を通り、基板保持部１１２に保持された半導体基板１１０に照射される。この際、イオンビーム１０６は、イオンビーム遮断部１０３によって遮断及び通過される。イオンビーム１０６の発散角とビームの傾きは、測定部１１４によって測定される。制御部１１６は、測定された発散角とビームの傾きの値に基づいて、半導体基板へのイオン注入量が所定（所望）の範囲内に管理されるように、イオン源部１０２、加減速部１０４、イオンビーム遮断部１０３及び基板保持部１１２のうちの少なくとも１つの動作を制御する。
また、図１に表されたように、イオンビーム走査部１０９を設け、イオンビーム１０６のビームの方向を変える構成とすることもできる。
なお、本図では、加減速部１０４の後にスリット１０８、イオンビーム走査部１０９、イオンビーム遮断部１０３の順に配置された例を示しているが、これに制限されず、加減速部１０４、スリット１０８、イオンビーム走査部１０９、イオンビーム遮断部１０３の配置の順番は任意である。例えば、スリット１０８の後に加減速部１０４があってもよく、また、イオンビーム走査部１０９とイオンビーム遮断部１０３がスリット１０８の前であってもよく、さらに、イオンビーム遮断部１０３がイオン源部１０２の直後にあっても良い。
また、イオンビーム走査部１０９と基板保持部１１２の少なくともいずれかによって、イオンビーム１０６と基板１１０の相対的位置を変え、基板１１０の所定面にイオンビーム１０６が照射される。この相対的位置を変える方法は、例えば、イオンビーム１０６を固定しておき基板１１０の位置を変化させる方法がある（この場合、基板１１０の位置は、基板保持部１１２によって変えられる）。この他、基板１１０を固定しておきイオンビーム１０６の基板上での照射位置を変化させる方法、さらには、イオンビーム１０６と基板１１０の両方の位置を変化させる方法のいずれとしてもよい。従って、図１においては、イオンビーム走査部１０９が設けられ、イオンビーム１０６のビームの方向を変える構成を例示しているが、これに限らない。従って、本願明細書において、イオンビーム１０６と基板１１０との相対的位置を変える際の、相対的位置の変化速度、相対的位置の変化回数、及び、相対的位置の変化方向は、基板保持部１１２及びイオンビーム走査部１０９の少なくともいずれかによって制御される。
図１では、イオンビーム走査部１０９が独立して設けられている構成が例示されているが、イオンビーム走査部１０９は独立して設けられていなくても良く、基板保持部１１２がイオンビーム走査部１０９を兼用していても良い。
なお、イオンビーム１０６と基板１１０との相対的位置を変化させることを走査と言うこととする。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(First embodiment)
FIG. 1 is a schematic diagram showing the structure of an ion implantation apparatus according to the first embodiment of the present invention.
As shown in FIG. 1, the ion implantation apparatus 100 controls the ion source unit 102, the acceleration / deceleration unit 104, the slit 108, the ion beam blocking unit 103, the substrate holding unit 112, the measurement unit 114, and their operations. The control part 116 which performs is provided. The ions generated by the ion source unit 102 are selectively extracted by the acceleration / deceleration unit 104 and accelerated to a predetermined energy, and the trajectory thereof is shaped into an ion beam 106. The ion beam 106 passes through the slit 108 and irradiates the semiconductor substrate 110 held by the substrate holder 112. At this time, the ion beam 106 is blocked and passed by the ion beam blocking unit 103. The divergence angle and the beam inclination of the ion beam 106 are measured by the measurement unit 114. The control unit 116 controls the ion source unit 102, the acceleration / deceleration unit so that the ion implantation amount into the semiconductor substrate is managed within a predetermined (desired) range based on the measured divergence angle and beam tilt value. 104, the operation of at least one of the ion beam blocking unit 103 and the substrate holding unit 112 is controlled.
Further, as shown in FIG. 1, an ion beam scanning unit 109 may be provided to change the direction of the ion beam 106.
In this figure, an example is shown in which the slit 108, the ion beam scanning unit 109, and the ion beam blocking unit 103 are arranged in this order after the acceleration / deceleration unit 104. However, the present invention is not limited to this, and the acceleration / deceleration unit 104 and the slit are arranged. 108, the ion beam scanning unit 109, and the ion beam blocking unit 103 may be arranged in any order. For example, the acceleration / deceleration unit 104 may be provided after the slit 108, the ion beam scanning unit 109 and the ion beam blocking unit 103 may be in front of the slit 108, and the ion beam blocking unit 103 may be an ion source. It may be immediately after the unit 102.
Further, the relative position between the ion beam 106 and the substrate 110 is changed by at least one of the ion beam scanning unit 109 and the substrate holding unit 112, and the ion beam 106 is irradiated onto a predetermined surface of the substrate 110. As a method of changing the relative position, for example, there is a method of fixing the ion beam 106 and changing the position of the substrate 110 (in this case, the position of the substrate 110 can be changed by the substrate holder 112). In addition, either a method of changing the irradiation position of the ion beam 106 on the substrate while the substrate 110 is fixed, or a method of changing the positions of both the ion beam 106 and the substrate 110 may be used. Therefore, although FIG. 1 illustrates the configuration in which the ion beam scanning unit 109 is provided and the direction of the ion beam 106 is changed, the configuration is not limited thereto. Therefore, in the present specification, when the relative position between the ion beam 106 and the substrate 110 is changed, the change speed of the relative position, the number of changes of the relative position, and the change direction of the relative position are determined by the substrate holder. 112 and at least one of the ion beam scanning unit 109.
FIG. 1 illustrates a configuration in which the ion beam scanning unit 109 is provided independently. However, the ion beam scanning unit 109 may not be provided independently, and the substrate holding unit 112 may perform ion beam scanning. The part 109 may also be used.
Note that changing the relative position between the ion beam 106 and the substrate 110 is referred to as scanning.

ここで、イオンビーム１０６の発散角とビームの傾きについて説明する。
図２（ａ）〜（ｃ）は、イオンビーム１０６の各種の形状を表した模式図である。
図２（ａ）に表されるように、イオンビーム１０６ａは、スリット１０８を通った後、半導体基板１１０の法線に対して垂直に、小さいビーム径で、半導体基板１１０に照射されている。すなわち、イオンビーム１０６ａは、発散角が小さく、ビームの傾きがない（小さい）。
一方、図２（ｂ）に表されるように、イオンビーム１０６ｂは、スリット１０８を通った後、半導体基板１１０の法線に対して垂直ではあるが、大きいビーム径で、半導体基板１１０に照射されている。すなわち、イオンビーム１０６ｂは、発散角が大きく、ビームの傾きが小さい。
また、図２（ｃ）に表されるように、イオンビーム１０６ｃは、スリット１０８を通った後、半導体基板１１０の法線に対して斜めに、小さいビーム径で、半導体基板１１０に照射されている。すなわち、イオンビーム１０６ｃは、発散角が小さく、ビームの傾きが大きい。 Here, the divergence angle of the ion beam 106 and the inclination of the beam will be described.
2A to 2C are schematic diagrams showing various shapes of the ion beam 106. FIG.
As shown in FIG. 2A, after passing through the slit 108, the ion beam 106 a is irradiated to the semiconductor substrate 110 with a small beam diameter perpendicular to the normal line of the semiconductor substrate 110. That is, the ion beam 106a has a small divergence angle and no beam tilt (small).
On the other hand, as shown in FIG. 2B, after passing through the slit 108, the ion beam 106 b irradiates the semiconductor substrate 110 with a large beam diameter although it is perpendicular to the normal line of the semiconductor substrate 110. Has been. That is, the ion beam 106b has a large divergence angle and a small beam tilt.
Further, as shown in FIG. 2C, after passing through the slit 108, the ion beam 106 c is irradiated to the semiconductor substrate 110 with a small beam diameter obliquely with respect to the normal line of the semiconductor substrate 110. Yes. That is, the ion beam 106c has a small divergence angle and a large beam tilt.

イオンビーム１０６は、電荷の集まりであり、互いに反発し合う状態で輸送されるため、自ずから発散する性質を持っている。これをある形状のビームに整形するが、その制御は容易ではない。例えば、イオンビーム１０６の発散角とビームの傾きは、装置の起動時と安定時の差による変動や、経時変化、イオン発生条件、加減速部の電極形状／電位配置の変化などにより種々変動してしまうのが実情である。   The ion beam 106 is a collection of electric charges and is transported in a state of repulsion with each other. This is shaped into a beam of a certain shape, but its control is not easy. For example, the divergence angle and beam tilt of the ion beam 106 vary variously due to variations due to the difference between when the apparatus is activated and when it is stable, changes with time, ion generation conditions, changes in the electrode shape / potential arrangement of the acceleration / deceleration unit, and the like. It is the actual situation.

次に、これら各種の形状のイオンビーム１０６ａ〜１０６ｃが、半導体基板１１０に入射する状態を説明する。
図３（ａ）〜（ｃ）は、各種の形状のイオンビーム１０６ａ〜１０６ｃが、半導体基板１１０に照射される状態を示す模式図である。これらの図は、半導体基板１１０上にゲート電極２０２が形成されており、ゲート電極２０２をマスクにして、半導体基板１１０上にイオンビーム１０６ａ〜１０６ｃを照射し、ソース領域とドレイン領域となるイオン注入領域２０４を形成する場合を例示している。なお、説明を簡略にするために、その他の部分に関しては省略されている。また、イオンビーム１０６のビームの直径は、例えば数ミリメートルから数十ミリメートであり、一方、ゲート電極２０２の幅は、例えば数マイクロメートル以下のオーダーである。従って、図３（ａ）〜（ｃ）は、これらの大きさ関係の実態を表したものではなく、説明のために大きさ関係を変形させて描かれている。 Next, the state in which these various shaped ion beams 106 a to 106 c are incident on the semiconductor substrate 110 will be described.
FIGS. 3A to 3C are schematic views showing states in which the semiconductor substrate 110 is irradiated with ion beams 106a to 106c having various shapes. In these figures, a gate electrode 202 is formed on a semiconductor substrate 110, and ion beams 106a to 106c are irradiated onto the semiconductor substrate 110 using the gate electrode 202 as a mask, so that ion implantation that becomes a source region and a drain region is performed. A case where the region 204 is formed is illustrated. In order to simplify the description, other portions are omitted. The diameter of the ion beam 106 is, for example, several millimeters to several tens of millimeters, while the width of the gate electrode 202 is, for example, on the order of several micrometers or less. Accordingly, FIGS. 3A to 3C do not represent the actual state of these magnitude relationships, but are drawn with the magnitude relationships deformed for explanation.

図３（ａ）に表されるように、発散角とビームの傾きが共に小さいイオンビーム１０６ａが、半導体基板１１０にほぼ垂直に照射される場合、イオンビーム１０６ａは、ゲート電極２０２の側壁に照射される部分は少なく、その多くは、イオン注入領域２０４に照射される。   As shown in FIG. 3A, when the ion beam 106 a having both a small divergence angle and a small beam tilt is irradiated to the semiconductor substrate 110 almost perpendicularly, the ion beam 106 a is applied to the side wall of the gate electrode 202. There are few portions to be applied, and most of them are irradiated to the ion implantation region 204.

一方、図３（ｂ）に表されるように、発散角が大きいがビームの垂直方向（半導体基板の主面に対して）からの傾きが小さいイオンビーム１０６ｂが、半導体基板１１０に照射される場合、イオンビーム１０６ｂは、ゲート電極２０２の側壁に照射される部分が大きくなり、イオン注入領域２０４に注入されるイオンの量は、図３（ａ）に表された場合に比べ、実効的に少なくなる。   On the other hand, as shown in FIG. 3B, the semiconductor substrate 110 is irradiated with an ion beam 106 b having a large divergence angle but a small inclination from the vertical direction of the beam (with respect to the main surface of the semiconductor substrate). In this case, the portion of the ion beam 106b irradiated on the side wall of the gate electrode 202 becomes larger, and the amount of ions implanted into the ion implantation region 204 is more effective than in the case shown in FIG. Less.

一方、図３（ｃ）に表されるように、発散角は小さいがビームの垂直方向からの傾きが大きいイオンビーム１０６ｃが、半導体基板１１０に照射される場合、イオンビーム１０６ｃは半導体基板１１０に対して斜め方向から照射される。この場合、イオンビーム１０６ｃは、ゲート電極２０２によって遮蔽される部分が大きくなり、イオン注入領域２０４に注入されるイオンの量は、やはり、図３（ａ）に表された場合に比べて、実効的に少なくなる。   On the other hand, as shown in FIG. 3C, when the semiconductor substrate 110 is irradiated with an ion beam 106c having a small divergence angle but a large inclination from the vertical direction of the beam, the ion beam 106c is applied to the semiconductor substrate 110. On the other hand, it is irradiated from an oblique direction. In this case, the portion of the ion beam 106c shielded by the gate electrode 202 becomes large, and the amount of ions implanted into the ion implantation region 204 is still effective compared to the case shown in FIG. Less.

このように、イオンビーム１０６の発散角やビームの傾きが大きくなると、半導体基板１１０上の所定のイオン注入領域２０４に注入されるイオンの量が減少し、結果として半導体装置の特性を変化させ、問題となる。この問題は、上記のように、半導体基板１１０の上にイオンを遮蔽するゲート電極２０２のような段差があり、この段差の底面（下側部分）にイオン注入する際に問題となる。さらには、半導体基板１１０上にトレンチ構造のような段差があり、この段差の底面にイオン注入する際にも問題となる。   As described above, when the divergence angle or the beam inclination of the ion beam 106 is increased, the amount of ions implanted into the predetermined ion implantation region 204 on the semiconductor substrate 110 is decreased, and as a result, the characteristics of the semiconductor device are changed. It becomes a problem. As described above, there is a step such as the gate electrode 202 that shields ions on the semiconductor substrate 110, and this problem becomes a problem when ions are implanted into the bottom surface (lower portion) of the step. Furthermore, there is a step like a trench structure on the semiconductor substrate 110, and this causes a problem when ions are implanted into the bottom of the step.

図３（ｃ）に表された、ビームの傾きが大きい場合は、イオンビーム１０６ｃに対する半導体基板１１０の相対角度を調整し、イオンビーム１０６ｃが半導体基板１１０に垂直に照射されるようにして、補正できる可能性がある。しかしながら、図３（ｂ）に示したように、発散角が大きい場合は、イオンビーム１０６ｂに対する半導体基板１１０の相対角度の調整は、効果がない。   When the beam inclination shown in FIG. 3C is large, the relative angle of the semiconductor substrate 110 with respect to the ion beam 106c is adjusted so that the ion beam 106c is irradiated perpendicularly to the semiconductor substrate 110. There is a possibility. However, as shown in FIG. 3B, when the divergence angle is large, adjustment of the relative angle of the semiconductor substrate 110 with respect to the ion beam 106b has no effect.

本発明の第１の実施形態においては、イオンビーム１０６の発散角とビームの傾きを測定し、測定された発散角とビームの傾きの値に基づいて、半導体基板１１０へのイオン注入量が所定の範囲内に管理されるように、イオン源部１０２、加減速部１０４、イオンビーム走査部１０９、イオンビーム遮断部１０３、基板保持部１１２のうちの少なくとも１つの動作を制御する。例えば、イオン源部１０２で発生するイオンの量を制御するために、イオン源部１０２のイオン電流を増減することもできる。また、イオンビーム走査部１０９の動作を制御することにより、イオンビーム１０６と基板１１０との相対的位置の変化速度、変化回数、変化方向を変えることができる。具体的には、イオンビーム１０６の走査速度、走査回数、及び走査方向を変えることができる。また、半導体基板１１０を保持する基板保持部１１２の動作を制御することにより、半導体基板１１０のイオンビーム１０６に対する走査速度、走査回数、走査方向、及び回転数を変えることができる。また、イオンビーム遮断部１０３の動作を制御することにより、イオンビーム１０６の照射時間を変えることもできる。さらには、上記のいくつかを組み合わせた制御を行っても良い。また、上記の制御と同時に基板保持部１１２の動作を制御することにより、イオンビーム１０６に対する半導体基板１１０の設置角度を変更しながら上記の制御を行っても良い。   In the first embodiment of the present invention, the divergence angle and beam tilt of the ion beam 106 are measured, and the ion implantation amount into the semiconductor substrate 110 is determined based on the measured divergence angle and beam tilt values. The operation of at least one of the ion source unit 102, the acceleration / deceleration unit 104, the ion beam scanning unit 109, the ion beam blocking unit 103, and the substrate holding unit 112 is controlled so as to be managed within the range. For example, in order to control the amount of ions generated in the ion source unit 102, the ion current of the ion source unit 102 can be increased or decreased. Further, by controlling the operation of the ion beam scanning unit 109, the change speed, the number of changes, and the change direction of the relative position between the ion beam 106 and the substrate 110 can be changed. Specifically, the scanning speed, the number of scans, and the scanning direction of the ion beam 106 can be changed. Further, by controlling the operation of the substrate holder 112 that holds the semiconductor substrate 110, the scanning speed, the number of scans, the scanning direction, and the number of rotations of the semiconductor substrate 110 with respect to the ion beam 106 can be changed. Further, by controlling the operation of the ion beam blocking unit 103, the irradiation time of the ion beam 106 can be changed. Furthermore, control combining some of the above may be performed. Further, by controlling the operation of the substrate holding unit 112 simultaneously with the above control, the above control may be performed while changing the installation angle of the semiconductor substrate 110 with respect to the ion beam 106.

これにより、発散角及びビームの傾きが変化しても、高い精度でイオン注入量を制御できる。これにより、性能の安定した半導体装置が安価に得られる。   Thereby, even if the divergence angle and the beam inclination change, the ion implantation amount can be controlled with high accuracy. Thereby, a semiconductor device with stable performance can be obtained at low cost.

以下、イオンビーム１０６の発散角とビームの傾きの測定に関して説明する。
本発明の第１の実施形態のイオン注入装置は、図１に示したように、イオンビームの形状（強度分布）を測定する測定部１１４を有する。この測定部１１４は、例えば、ファラデーカップをイオンビーム１０６のビーム方向とほぼ垂直な平面内で２次元的に走査させる、または、２次元的に複数個のファラデーカップを並べることなどによって実現できる。あるいは、メッシュ状の導電細線をイオンビーム１０６上に挿入し、イオンビーム強度の２次元分布を測定することもできる。また、導電細線をイオンビーム１０６上を走査することによっても実現できる。さらには、イオンビーム強度を測定するためのセンサーを、基板１１０とほぼ同じ位置に挿入設置し、半導体基板１１０に実際にイオン注入を行う前にイオンビーム強度を測定するなど、イオンビーム強度が２次元的に測定できる各種の方法を利用することができる。なお、イオンビームの強度の測定は、必ずしも２次元的に行う必要はなく、必要によっては１次元でも良い。 Hereinafter, measurement of the divergence angle and the beam tilt of the ion beam 106 will be described.
As shown in FIG. 1, the ion implantation apparatus according to the first embodiment of the present invention includes a measurement unit 114 that measures the shape (intensity distribution) of an ion beam. The measurement unit 114 can be realized by, for example, causing the Faraday cup to scan two-dimensionally in a plane substantially perpendicular to the beam direction of the ion beam 106, or arranging a plurality of Faraday cups two-dimensionally. Alternatively, a two-dimensional distribution of ion beam intensity can be measured by inserting a mesh-like conductive thin wire on the ion beam 106. It can also be realized by scanning the thin conductive wire on the ion beam 106. Further, a sensor for measuring the ion beam intensity is inserted and installed at almost the same position as the substrate 110, and the ion beam intensity is measured before ion implantation is actually performed on the semiconductor substrate 110. Various methods that can be measured dimensionally can be used. The measurement of the ion beam intensity is not necessarily performed two-dimensionally, and may be one-dimensional if necessary.

図４（ａ）〜（ｃ）は、本発明の第１の実施形態に係るイオンビームの形状の測定結果を例示する模式図である。
これらの図において、横軸は、半導体基板１１０と平行な平面上にＸ−Ｙ平面をとった場合のＸ軸上の位置を示し、縦軸は、Ｙ軸上の位置を示す。また、Ｘ０及びＹ０はこれらの軸に関する基準点を示し、（Ｘ０，Ｙ０）は、例えば、スリットの開口部の中心とすることができる。また、これらの図に描かれた曲線２５２〜２５６は、イオンビーム１０６の強度の等強度線２５２〜２５６を示している。すなわち、等強度線２５２はイオンビーム１０６の強度が高い（イオン電流が大きい）等強度線であり、等強度線２５６はイオンビーム強度が低い（イオン電流が小さい）等強度線であり、等強度線２５４は、これらの中間の強度の等強度線である。 4A to 4C are schematic views illustrating measurement results of the shape of the ion beam according to the first embodiment of the present invention.
In these drawings, the horizontal axis indicates the position on the X axis when the XY plane is taken on a plane parallel to the semiconductor substrate 110, and the vertical axis indicates the position on the Y axis. X 0 and Y 0 indicate reference points related to these axes, and (X 0 , Y 0 ) can be, for example, the center of the opening of the slit. In addition, the curves 252 to 256 drawn in these drawings indicate the isointensity lines 252 to 256 of the intensity of the ion beam 106. That is, the isointensity line 252 is an isointensity line having a high ion beam 106 intensity (high ion current), and the isointensity line 256 is an isointensity line having a low ion beam intensity (low ion current). A line 254 is an isointensity line having an intermediate intensity.

図４（ａ）は、図３（ａ）に表された、発散角とビームの傾きが共に小さいイオンビーム１０６ａの場合に相当している。すなわち、イオンビーム１０６の等強度線２５２〜２５６は、基準点（Ｘ０，Ｙ０）を中心とし、その等強度線が密である。
図４（ｂ）は、図３（ｂ）に表された、発散角が大きくビームの傾きが小さいイオンビーム１０６ｂの場合に相当している。すなわち、イオンビーム１０６の等強度線２５２〜２５６は、基準点（Ｘ０，Ｙ０）を中心とし、その等強度線の間隔が広がっている。すなわち、イオンビームが広がっている。
図４（ｃ）は、図３（ｃ）に表された、発散角が小さくビームの傾きが大きいイオンビーム１０６ｃの場合に相当している。すなわち、イオンビーム１０６の等強度線２５２〜２５６は、その中心が基準点（Ｘ０，Ｙ０）からずれている。 FIG. 4A corresponds to the case of the ion beam 106a shown in FIG. 3A in which both the divergence angle and the beam inclination are small. That is, the isointensity lines 252 to 256 of the ion beam 106 are centered on the reference point (X 0 , Y 0 ), and the isointensity lines are dense.
FIG. 4B corresponds to the case of the ion beam 106b shown in FIG. 3B with a large divergence angle and a small beam tilt. That is, the isointensity lines 252 to 256 of the ion beam 106 are centered on the reference point (X 0 , Y 0 ), and the interval between the isointensity lines is widened. That is, the ion beam is spread.
FIG. 4C corresponds to the ion beam 106c shown in FIG. 3C having a small divergence angle and a large beam tilt. That is, the centers of the isointensity lines 252 to 256 of the ion beam 106 are shifted from the reference point (X 0 , Y 0 ).

以下、イオンビーム１０６の発散角とビームの傾きを表すパラメータについて説明する。
図５は、イオンビーム１０６の発散角とビームの傾きを表すパラメータを示す模式図である。
図５において、横軸と縦軸は、図４と同様に、それぞれＸ軸上及びＹ軸上の位置を示す。また、図４と同様に、等強度線２５２〜２５６は、イオンビーム１０６の２次元的な強度分布を示す等強度線である。 Hereinafter, parameters representing the divergence angle and the beam tilt of the ion beam 106 will be described.
FIG. 5 is a schematic diagram showing parameters representing the divergence angle of the ion beam 106 and the tilt of the beam.
In FIG. 5, the horizontal axis and the vertical axis indicate positions on the X axis and the Y axis, respectively, as in FIG. Similarly to FIG. 4, the isointensity lines 252 to 256 are isointensity lines indicating a two-dimensional intensity distribution of the ion beam 106.

図５において、例えば、等強度線２５６のＸ軸方向の幅ＡｘをＸ軸方向の発散角Ａｘ、Ｙ軸方向の幅ＡｙをＹ軸方向の発散角Ａｙと定義することができる。   In FIG. 5, for example, the width Ax in the X-axis direction of the isointensity line 256 can be defined as the divergence angle Ax in the X-axis direction, and the width Ay in the Y-axis direction can be defined as the divergence angle Ay in the Y-axis direction.

また、等強度線２５２〜２５６の中心点Ｃの基準点（Ｘ０，Ｙ０）からのずれをイオンビーム１０６のビームの傾きと定義することができる。すなわち、Ｘ方向の距離Ｂｘを、Ｘ方向のビームの傾きＢｘとし、またＹ方向の距離Ｂｙを、Ｙ方向のビームの傾きＢｙと定義することができる。
なお、以上のＸ軸方向の発散角Ａｘ、Ｙ軸方向の発散角Ａｙ、ビームの傾きＢｘ、及びＹ方向のビームの傾きＢｙは、それぞれ角度に変換することができ、それを用いても良い。 Further, the deviation of the center point C of the isointensity lines 252 to 256 from the reference point (X 0 , Y 0 ) can be defined as the beam inclination of the ion beam 106. That is, the distance Bx in the X direction can be defined as the beam inclination Bx in the X direction, and the distance By in the Y direction can be defined as the beam inclination By in the Y direction.
Note that the divergence angle Ax in the X-axis direction, the divergence angle Ay in the Y-axis direction, the beam inclination Bx, and the beam inclination By in the Y direction can be converted into angles, and may be used. .

本発明の第１の実施形態のイオン注入装置においては、これら、Ｘ軸方向の発散角Ａｘ、Ｙ軸方向の発散角Ａｙ、Ｘ方向のビームの傾きＢｘ、Ｙ方向のビームの傾きＢｙに基づいて、半導体基板１１０への実効的なイオン注入量が所定の範囲内になるように、イオン源部１０２、加減速部１０４、イオンビーム走査部１０９、イオンビーム遮断部１０３及び基板保持部１１２のうちの少なくとも１つの動作を制御し、イオン注入の処理条件を制御する。   In the ion implantation apparatus according to the first embodiment of the present invention, based on these divergence angle Ax in the X-axis direction, divergence angle Ay in the Y-axis direction, beam inclination Bx in the X direction, and beam inclination By in the Y direction. Thus, the ion source unit 102, the acceleration / deceleration unit 104, the ion beam scanning unit 109, the ion beam blocking unit 103, and the substrate holding unit 112 are adjusted so that the effective ion implantation amount into the semiconductor substrate 110 is within a predetermined range. At least one of these operations is controlled to control ion implantation processing conditions.

図６（ａ）〜（ｃ）は、本発明の第１の実施形態に係るイオン注入装置の処理条件を例示する図である。
図６（ａ）の横軸は、発散角の測定値を示しており、上記で定義したＡｘやＡｙとすることができる。縦軸は、イオンの注入時間を示す。すなわち、発散角の測定値に基づいて制御部１１６が制御を行う際に用いる、イオン注入時間の設定曲線を示している。図６（ａ）に表されるように、本発明の第１の実施形態においては、発散角が変化するとイオン注入時間を変える。図６（ａ）の例では、発散角が大きくなると注入時間を長くする。すなわち、図３に関して前述したように、発散角が大きいとイオンビーム１０６の径が広がるため、半導体基板１１０の所定の位置に実効的に注入されるイオンの量が減少する。これを補正するために、本発明の第１の実施形態においては、発散角が大きくなると注入時間を長くする。なお、この注入時間の制御は、図６（ａ）に例示したように連続的に変化させてもよいし、発散角の変化に対して階段状に変化させてもよい。また、図６（ａ）に示すように、発散角がある値を超えるまでは注入時間を一定とし、発散角がある値を超えると注入時間を変化させるようにしてもよく、各種の設定ができる。なお、注入時間の変更は、例えばイオンビーム遮断部１０３の動作を制御することによって実現できる。 FIGS. 6A to 6C are diagrams illustrating processing conditions of the ion implantation apparatus according to the first embodiment of the present invention.
The horizontal axis of Fig.6 (a) has shown the measured value of the divergence angle, and can be made into Ax and Ay defined above. The vertical axis represents ion implantation time. That is, a setting curve for the ion implantation time used when the control unit 116 performs control based on the measured value of the divergence angle is shown. As shown in FIG. 6A, in the first embodiment of the present invention, the ion implantation time is changed when the divergence angle is changed. In the example of FIG. 6A, the injection time is lengthened as the divergence angle increases. That is, as described above with reference to FIG. 3, when the divergence angle is large, the diameter of the ion beam 106 is widened, so that the amount of ions that are effectively implanted into a predetermined position of the semiconductor substrate 110 is reduced. In order to correct this, in the first embodiment of the present invention, the injection time is lengthened as the divergence angle increases. The control of the injection time may be continuously changed as illustrated in FIG. 6A, or may be changed stepwise with respect to the change of the divergence angle. Also, as shown in FIG. 6A, the injection time may be constant until the divergence angle exceeds a certain value, and the injection time may be changed when the divergence angle exceeds a certain value. it can. The change of the implantation time can be realized by controlling the operation of the ion beam blocking unit 103, for example.

また、図６（ｂ）に表されるように、発散角が大きくなると半導体基板の走査速度を低下させることができる。このようにしても、半導体基板１１０の所定の位置に実効的に注入されるイオンの量を補正して、必要とされる量を注入することができる。なお、半導体基板の走査速度の変更は、例えば基板保持部１１２の動作を制御することによって実現できる。   Further, as shown in FIG. 6B, the scanning speed of the semiconductor substrate can be reduced when the divergence angle is increased. Even in this case, the necessary amount can be implanted by correcting the amount of ions that are effectively implanted into a predetermined position of the semiconductor substrate 110. The change in the scanning speed of the semiconductor substrate can be realized by controlling the operation of the substrate holding unit 112, for example.

また、図６（ｃ）に表されるように、発散角が大きくなると、イオン源部１０２のイオン電流を変化させることができる。すなわち、発散角が大きくなった時に、イオン電流を増加することにより、半導体基板１１０の所定の位置に実効的に注入されるイオンの量を補正して、必要とされる量を注入することができる。   As shown in FIG. 6C, when the divergence angle increases, the ion current of the ion source unit 102 can be changed. That is, when the divergence angle becomes large, by increasing the ion current, the amount of ions that are effectively implanted into a predetermined position of the semiconductor substrate 110 can be corrected and the required amount can be implanted. it can.

この他、半導体基板１１０の走査回数、走査方向、及び回転数や、イオンビーム１０６の走査速度、走査回数、及び走査方向などを制御する際にも、図６（ａ）〜（ｃ）に例示したものと類似の設定曲線を用いることができる。   In addition, when controlling the number of scans, the scan direction, and the number of rotations of the semiconductor substrate 110, and the scan speed, the number of scans, and the scan direction of the ion beam 106, examples are shown in FIGS. A similar setting curve can be used.

上記においては、説明の簡単化のために、発散角が１つの場合について例示して説明したが、実際には、Ｘ方向の発散角ＡｘとＹ方向の発散角Ａｙが測定される。例えば、Ｘ方向の発散角ＡｘとＹ方向の発散角Ａｙの平均値等を発散角の代表値として用い、イオン注入処理を制御することができる。あるいは、Ｘ方向の発散角ＡｘとＹ方向の発散角Ａｙに基づいて、イオンビーム１０６と半導体基板１１０の設置角度関係を変化させることを併用することができる。例えば、イオン注入時間の変更と同時に、イオンビーム１０６に対する半導体基板１１０の設置角度を変えても良い。また、イオンビーム１０６の走査方向や、半導体基板１１０の走査方向や回転方向などの２次元特性を変化させることで、より高い精度のイオン注入を実施することができる。   In the above, for simplification of explanation, the case where there is one divergence angle has been described as an example, but actually, the divergence angle Ax in the X direction and the divergence angle Ay in the Y direction are measured. For example, the average value of the divergence angle Ax in the X direction and the divergence angle Ay in the Y direction can be used as a representative value of the divergence angle to control the ion implantation process. Alternatively, the installation angle relationship between the ion beam 106 and the semiconductor substrate 110 can be changed based on the divergence angle Ax in the X direction and the divergence angle Ay in the Y direction. For example, the installation angle of the semiconductor substrate 110 with respect to the ion beam 106 may be changed simultaneously with the change of the ion implantation time. Further, by changing two-dimensional characteristics such as the scanning direction of the ion beam 106 and the scanning direction and rotation direction of the semiconductor substrate 110, ion implantation with higher accuracy can be performed.

図７（ａ）〜（ｃ）は、本発明の第１の実施形態に係るイオン注入装置の処理条件を例示する図である。
図７（ａ）の横軸は、ビームの傾きの測定値を示しており、上記で定義したＢｘやＢｙとすることができる。縦軸は、イオンの注入時間を示す。すなわち、ビームの傾きの測定値に基づいて制御部１１６が制御する際に用いる、イオン注入時間の設定曲線を示している。図７（ａ）に表されるように、ビームの傾きが大きくなると注入時間を長くする。すなわち、ビームの傾きが大きいとイオンビーム１０６が半導体基板１１０に対して斜め方向から照射されるため、半導体基板１１０の所定の位置に実効的に注入されるイオンの量が減少する。これを補正するために、本発明の第１の実施形態においては、ビームの傾きが大きくなると注入時間を長くする。この注入時間の制御は、連続的に変化させてもよいし、ビームの傾きの変化に対して階段状に変化させてもよい。また、ビームの傾きがある値を超えるまでは注入時間を一定をし、ビームの傾きがある値を超えると注入時間を変化させるようにしてもよく、各種の設定ができる。 FIGS. 7A to 7C are diagrams illustrating processing conditions of the ion implantation apparatus according to the first embodiment of the present invention.
The horizontal axis of FIG. 7A shows the measured value of the beam tilt, and can be Bx or By defined above. The vertical axis represents ion implantation time. That is, a setting curve for the ion implantation time used when the control unit 116 performs control based on the measured value of the beam tilt is shown. As shown in FIG. 7A, the implantation time is lengthened as the beam tilt increases. That is, when the beam tilt is large, the ion beam 106 is irradiated from an oblique direction to the semiconductor substrate 110, so that the amount of ions that are effectively implanted into a predetermined position of the semiconductor substrate 110 is reduced. In order to correct this, in the first embodiment of the present invention, the implantation time is lengthened as the beam tilt increases. The control of the implantation time may be continuously changed or may be changed stepwise with respect to the change of the beam inclination. Also, the implantation time may be constant until the beam tilt exceeds a certain value, and when the beam tilt exceeds a certain value, the implantation time may be changed, and various settings can be made.

また、図７（ｂ）に表されるように、ビームの傾きが大きくなると半導体基板の走査速度を低下させることができる。このようにしても、半導体基板１１０の所定の位置に実効的に注入されるイオンの量を補正して、必要とされる量を注入することができる。   Further, as shown in FIG. 7B, the scanning speed of the semiconductor substrate can be reduced when the beam inclination increases. Even in this case, the necessary amount can be implanted by correcting the amount of ions that are effectively implanted into a predetermined position of the semiconductor substrate 110.

また、図７（ｃ）に表されるように、ビームの傾きが大きくなると、イオン源部１０２のイオン電流を変化させることができる。すなわち、発散角が大きくなった時に、イオン電流を増加することにより、半導体基板１１０の所定の位置に実効的に注入されるイオンの量を補正して、必要とされる量を注入することができる。この他、半導体基板１１０の走査回数、走査方向、及び回転数や、イオンビーム１０６の走査速度、走査回数、及び走査方向などを制御する際にも、図７（ａ）〜（ｃ）に例示したものと類似の設定曲線を用いることができる。   Further, as shown in FIG. 7C, when the beam inclination increases, the ion current of the ion source unit 102 can be changed. That is, when the divergence angle becomes large, by increasing the ion current, the amount of ions that are effectively implanted into a predetermined position of the semiconductor substrate 110 can be corrected and the required amount can be implanted. it can. In addition, when controlling the number of scans, the scan direction, and the number of rotations of the semiconductor substrate 110, the scan speed, the number of scans, and the scan direction of the ion beam 106, examples are shown in FIGS. A similar setting curve can be used.

また、上記においては、説明の簡単化のために、ビームの傾きが１つの場合について例示して説明したが、実際には、Ｘ方向のビームの傾きＢｘとＹ方向のビームの傾きＢｙが測定される。例えば、Ｘ方向のビームの傾きＢｘとＹ方向のビームの傾きＢｙの平均値等をビームの傾きの代表値として用い、イオン注入処理を制御することができる。あるいは、Ｘ方向のビームの傾きＢｘとＹ方向のビームの傾きＢｙに基づいて、イオンビーム１０６と半導体基板１１０の設置角度関係を変化させることを併用することができる。例えば、イオン注入時間の変更と同時に、イオンビーム１０６に対する半導体基板１１０の設置角度を変えても良い。また、イオンビーム１０６の走査方向や、イオンビーム１０６に対する半導体基板１１０の走査方向や回転方向などの２次元特性を変化させることで、より高い精度のイオン注入を実施することができる。   Further, in the above description, for the sake of simplicity of explanation, the case where there is one beam inclination has been described as an example, but actually, the X-direction beam inclination Bx and the Y-direction beam inclination By are measured. Is done. For example, the ion implantation process can be controlled by using the average value of the beam tilt Bx in the X direction and the beam tilt By in the Y direction as a representative value of the beam tilt. Alternatively, the installation angle relationship between the ion beam 106 and the semiconductor substrate 110 can be changed based on the beam tilt Bx in the X direction and the beam tilt By in the Y direction. For example, the installation angle of the semiconductor substrate 110 with respect to the ion beam 106 may be changed simultaneously with the change of the ion implantation time. Further, by changing two-dimensional characteristics such as the scanning direction of the ion beam 106 and the scanning direction and rotation direction of the semiconductor substrate 110 with respect to the ion beam 106, ion implantation with higher accuracy can be performed.

さらに、上記の４つの測定値、すなわち、Ｘ軸方向の発散角Ａｘ、Ｙ軸方向の発散角Ａｙ、Ｘ方向のビームの傾きＢｘ、Ｙ方向のビームの傾きＢｙに基づいて、半導体基板１１０への実効的なイオン注入量が所定の範囲になるように、上記に例示した各種の制御のいくつかを組み合わせた制御により、イオン源部１０２、加減速部１０４、イオンビーム走査部１０９、イオンビーム遮断部１０３及び基板保持部１１２のうちの少なくとも１つの動作を制御することもできる。
このように、本発明の第１の実施形態に係るイオン注入装置１００によれば、発散角及びビームの傾きが変化しても、高い精度でイオン注入量を制御できる。これにより、特性ばらつきに伴う歩留まり低下を防止でき、性能の安定した半導体装置が安価に得られる。 Furthermore, based on the above four measured values, that is, the divergence angle Ax in the X-axis direction, the divergence angle Ay in the Y-axis direction, the beam inclination Bx in the X direction, and the beam inclination By in the Y direction, the semiconductor substrate 110 is transferred to. The ion source unit 102, the acceleration / deceleration unit 104, the ion beam scanning unit 109, and the ion beam are controlled by combining some of the various types of control exemplified above so that the effective ion implantation amount is within a predetermined range. The operation of at least one of the blocking unit 103 and the substrate holding unit 112 can also be controlled.
Thus, according to the ion implantation apparatus 100 according to the first embodiment of the present invention, the ion implantation amount can be controlled with high accuracy even if the divergence angle and the beam inclination change. As a result, a decrease in yield due to characteristic variation can be prevented, and a semiconductor device with stable performance can be obtained at a low cost.

なお、図５において、等強度線２５２〜２５６は、イオンビームの強度を相対的に示すものである。従って、図５において、最外線の等強度線２５６に基づいて発散角を定義する例を示したが、これに制限されず、発散角の定義には別の等強度線を用いることもできる。さらには、等強度線の絶対値による定義だけではなく、イオンビーム１０６の強度の２次元分布の変化率、あるいは積分値などによって定義することもできる。あるいは、それらを複合させた定義としても良い。
また、等強度線２５２〜２５６の中心点Ｃの定義も各種の方法によることができる。すなわち、イオンビーム強度の２次元分布の内、最大値を与える点を中心点Ｃとすることもできる。また、等強度線２５２〜２５６の内で、中心側（強度が強い）の等強度線２５２のＸ方向の領域とＹ方向の領域の中心点とすることもできる。さらには、所定の強度の等強度線に基づいて定めることもできる。さらには、イオンビーム１０６の強度の２次元分布の変化率、あるいは積分値などによって定義することもできる。あるいは、それらを複合させた定義としても良い。 In FIG. 5, isointensity lines 252 to 256 relatively indicate the intensity of the ion beam. Therefore, in FIG. 5, the example in which the divergence angle is defined based on the outermost isointensity line 256 is shown, but the present invention is not limited to this, and another isointensity line can be used to define the divergence angle. Furthermore, it can be defined not only by the absolute value of the isointensity line, but also by the rate of change of the two-dimensional distribution of the intensity of the ion beam 106 or the integral value. Or it is good also as a definition which compounded them.
Moreover, the definition of the center point C of the isointensity lines 252 to 256 can be made by various methods. That is, the point giving the maximum value in the two-dimensional distribution of the ion beam intensity can be set as the center point C. Moreover, it can also be set as the center point of the area | region of the X direction and the area | region of a Y direction of the isointensity line 252 of the center side (intensity | strength) among the isointensity lines 252-256. Further, it can be determined based on an isointensity line having a predetermined intensity. Furthermore, it can also be defined by the rate of change of the two-dimensional distribution of the intensity of the ion beam 106 or the integral value. Or it is good also as a definition which compounded them.

さらには、発散角とビームの傾きに関して、Ｘ軸方向とＹ軸方向に平行な成分である上記の４つの測定値、すなわち、Ｘ軸方向の発散角Ａｘ、Ｙ軸方向の発散角Ａｙ、Ｘ方向のビームの傾きＢｘ、Ｙ方向のビームの傾きＢｙだけではなく、Ｘ軸方向とＹ軸方向に平行でない成分をさらに用いても良い。
このように、イオンビーム１０６のビームの傾きと発散角は、各種の定義が可能である。 Further, with respect to the divergence angle and the beam inclination, the above four measured values, which are components parallel to the X-axis direction and the Y-axis direction, that is, the divergence angle Ax in the X-axis direction and the divergence angles Ay, X in the Y-axis direction. In addition to the beam inclination Bx in the direction and the beam inclination By in the Y direction, a component that is not parallel to the X axis direction and the Y axis direction may be further used.
As described above, various definitions are possible for the beam tilt and the divergence angle of the ion beam 106.

（第２の実施の形態）
次に、本発明の第２の実施形態に係るイオン注入方法について説明する。
図８は、本発明の第２の実施形態に係るイオン注入方法を例示するフローチャート図である。
図８に表されるように、第２の実施形態に係るイオン注入方法においては、イオンビームを発生し（Ｓ１０）、そのイオンビーム１０６の発散角とビームの傾きを測定する（Ｓ２０）。そして、発散角とビームの傾きの測定値に基づきイオン注入の処理条件を補正する（Ｓ３０）。その補正に基づきイオン注入処理を行う（Ｓ４０）。 (Second Embodiment)
Next, an ion implantation method according to the second embodiment of the present invention will be described.
FIG. 8 is a flowchart illustrating the ion implantation method according to the second embodiment of the invention.
As shown in FIG. 8, in the ion implantation method according to the second embodiment, an ion beam is generated (S10), and the divergence angle and the tilt of the ion beam 106 are measured (S20). Then, the ion implantation processing conditions are corrected based on the measured values of the divergence angle and the beam tilt (S30). Based on the correction, an ion implantation process is performed (S40).

Ｓ２０工程における、イオンビーム１０６の発散角とビームの傾きの測定には、すでに説明した手法を用いることができる。また、Ｓ３０工程においては、発散角とビームの傾きの測定結果に基づき、例えば、すでに説明した、Ｘ軸方向の発散角Ａｘ、Ｙ軸方向の発散角Ａｙ、Ｘ方向のビームの傾きＢｘ、Ｙ方向のビームの傾きＢｙを求め、これらに基づき、図６（ａ）〜（ｃ）及び、図７（ａ）〜（ｃ）に関して前述した、イオン注入時の各種処理条件の設定値の補正が行われる。すなわち、イオンの量を制御するために、イオン源部１０２のイオン電流を増減することもできる。また、イオンビーム走査部１０９の動作を制御することにより、イオンビーム１０６と基板１１０との相対的位置の変化速度、変化回数、変化方向を変えることができる。具体的には、イオンビーム１０６の走査速度、走査回数、及び走査方向などを変えることができる。また、半導体基板１１０を保持する基板保持部１１２の動作を制御することにより、半導体基板１１０の走査速度、走査回数、走査方向、及び回転数を変えることができる。また、イオンビーム遮断部１０３の動作を制御することにより、イオンビーム１０６の照射時間を変えることもできる。さらに、上記のいくつかを組み合わせた制御を行っても良い。また、上記の制御と同時に基板保持部１１２の動作を制御することにより、イオンビーム１０６に対する半導体基板１１０の設置角度を変更しながら上記の制御を行っても良い。
そして、Ｓ４０工程においては、これらの設定値の補正に基づきイオン注入処理を実施する。 For the measurement of the divergence angle and the beam tilt of the ion beam 106 in the step S20, the method described above can be used. In step S30, based on the measurement results of the divergence angle and the beam tilt, for example, the divergence angle Ax in the X-axis direction, the divergence angle Ay in the Y-axis direction, and the beam tilts Bx and Y in the X direction described above. The beam inclination By of the direction is obtained, and based on these, the set values of various processing conditions at the time of ion implantation described above with reference to FIGS. 6 (a) to 6 (c) and FIGS. 7 (a) to 7 (c) are corrected. Done. That is, the ion current of the ion source unit 102 can be increased or decreased in order to control the amount of ions. Further, by controlling the operation of the ion beam scanning unit 109, the change speed, the number of changes, and the change direction of the relative position between the ion beam 106 and the substrate 110 can be changed. Specifically, the scanning speed, the number of scans, and the scanning direction of the ion beam 106 can be changed. Further, by controlling the operation of the substrate holding unit 112 that holds the semiconductor substrate 110, the scanning speed, the number of scans, the scanning direction, and the number of rotations of the semiconductor substrate 110 can be changed. Further, by controlling the operation of the ion beam blocking unit 103, the irradiation time of the ion beam 106 can be changed. Furthermore, control combining some of the above may be performed. Further, by controlling the operation of the substrate holding unit 112 simultaneously with the above control, the above control may be performed while changing the installation angle of the semiconductor substrate 110 with respect to the ion beam 106.
In step S40, an ion implantation process is performed based on the correction of these set values.

このように、本発明のイオン注入方法によれば、発散角及びビームの傾きが変化しても、半導体基板へのイオン注入状態を高い精度で制御することができる。これにより、特性ばらつきに伴う歩留まり低下を防止でき、性能の安定した半導体装置が安価に得られる。   Thus, according to the ion implantation method of the present invention, the ion implantation state into the semiconductor substrate can be controlled with high accuracy even if the divergence angle and the beam inclination change. As a result, a decrease in yield due to characteristic variation can be prevented, and a semiconductor device with stable performance can be obtained at a low cost.

（第３の実施の形態）
次に、本発明の第３の実施形態に係る半導体装置の製造方法について説明する。
（第１の実施例）
図９は、本発明の第３の実施形態に係る第１の実施例の半導体装置の構造を例示する断面図である。 (Third embodiment)
Next, a method for manufacturing a semiconductor device according to the third embodiment of the present invention will be described.
(First embodiment)
FIG. 9 is a cross-sectional view illustrating the structure of the semiconductor device of the first example according to the third embodiment of the invention.

図９に表されるように、実施例１の半導体装置は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）であり、不純物濃度が基板の深さ方向に不均一なチャネル構造を有している。   As shown in FIG. 9, the semiconductor device of the first embodiment is a MOSFET (Metal Oxide Semiconductor Field Effect Transistor), and has a channel structure in which the impurity concentration is not uniform in the depth direction of the substrate.

図９に表されるように、第１の実施例で製造される半導体装置は、半導体基板５１０上にゲート絶縁膜５４２を有し、このゲート絶縁膜５４２上にポリシリコンからなるゲート電極５４３を有している。このゲート電極５４３の側面にはゲート側壁５４４が設けられ、ゲート電極５４３の表面及びソース・ドレイン領域５４８の表面にはサリサイド構造を用いた、金属シリサイド膜５４７が形成されている。   As shown in FIG. 9, the semiconductor device manufactured in the first embodiment has a gate insulating film 542 on a semiconductor substrate 510, and a gate electrode 543 made of polysilicon is formed on the gate insulating film 542. Have. A gate sidewall 544 is provided on a side surface of the gate electrode 543, and a metal silicide film 547 using a salicide structure is formed on the surface of the gate electrode 543 and the surface of the source / drain region 548.

シリコンからなる半導体基板５１０内にはゲート電極５４３をマスクとしてイオン注入及び拡散が行われ、半導体基板５１０の表面にソース・ドレイン・エクステンション領域５４５が形成されている。また、チャネル領域においては、シリコン基板５４１の深さ方向の不純物濃度が不均一となっている。   In the semiconductor substrate 510 made of silicon, ion implantation and diffusion are performed using the gate electrode 543 as a mask, and source / drain / extension regions 545 are formed on the surface of the semiconductor substrate 510. In the channel region, the impurity concentration in the depth direction of the silicon substrate 541 is not uniform.

つまり、図９に表されるように、ソース・ドレイン・エクステンション領域５４５の底面だけでなく側面にもハロー領域５４６が形成されている。このハロー領域５４６は、斜めイオン注入法により作製される。   That is, as shown in FIG. 9, halo regions 546 are formed not only on the bottom surface of the source / drain / extension region 545 but also on the side surfaces. The halo region 546 is formed by an oblique ion implantation method.

以下、図９に表された半導体装置の製造方法について説明する。
まず、シリコンからなる半導体基板５１０の表面にウェル、素子分離領域、及びチャネル領域を形成する。次に、半導体基板５１０上に例えばシリコン酸化膜（ＳｉＯ２）からなるゲート絶縁膜５４２を形成する。ここで、ゲート絶縁膜５４２はシリコン酸化膜に限定されず、例えば、ＳｉＯｘＮｙ、ＳｉＮｘ、Ｔａ２Ｏ５、ＴｉＯ２等でもよい。
次に、ゲート絶縁膜５４２上にポリシリコンを形成する。このポリシリコン上にパターニングされたレジストを形成し、このレジストをマスクとしてポリシリコン及びゲート絶縁膜５４２が除去される。これによって、ゲート電極５４３が形成される。ここで、ゲート電極５４３の材料はポリシリコンに限定されず、例えば、doped Poly、金属、金属シリサイド等を用いてもよい。
次に、例えばＣＶＤ（Chemical Vapor Deposition）法により全面に薄膜のシリコン酸化膜が形成され、このシリコン酸化膜上にパターニングされたレジストを形成する。このレジストをマスクとして、例えばＲＩＥ（Reactive Ion Etching）法によりシリコン酸化膜が除去され、ゲート電極５４３の側面にゲート側壁５４４が形成される。ここで、ゲート側壁５４４の材料は、シリコン酸化膜やシリコン窒化膜等を用いることができる。 A method for manufacturing the semiconductor device shown in FIG. 9 will be described below.
First, a well, an element isolation region, and a channel region are formed on the surface of a semiconductor substrate 510 made of silicon. Next, a gate insulating film 542 made of, for example, a silicon oxide film (SiO 2 ) is formed on the semiconductor substrate 510. Here, the gate insulating film 542 is not limited to a silicon oxide film, and may be, for example, SiOxNy, SiNx, Ta 2 O 5 , TiO 2 or the like.
Next, polysilicon is formed over the gate insulating film 542. A patterned resist is formed on the polysilicon, and the polysilicon and the gate insulating film 542 are removed using the resist as a mask. Thereby, the gate electrode 543 is formed. Here, the material of the gate electrode 543 is not limited to polysilicon. For example, doped Poly, metal, metal silicide, or the like may be used.
Next, a thin silicon oxide film is formed on the entire surface by, eg, CVD (Chemical Vapor Deposition), and a patterned resist is formed on the silicon oxide film. Using this resist as a mask, the silicon oxide film is removed by, for example, RIE (Reactive Ion Etching) method, and a gate sidewall 544 is formed on the side surface of the gate electrode 543. Here, as a material of the gate sidewall 544, a silicon oxide film, a silicon nitride film, or the like can be used.

次に、注入角度０°のイオン注入と斜め方向からのハローイオン注入、及びＲＴＡ（Rapid Thermal Annealing）により、半導体基板５１０の表面に、ソース・ドレイン領域５４８、ソース・ドレイン・エクステンション領域５４５、及びハロー領域５４６を形成する。この際、本発明の第１及び第２実施形態で説明したイオン注入装置及びイオン注入方法によって、イオン注入を行う。すなわち、イオンビーム１０６の発散角とビームの傾きを測定し、この発散角とビームの傾きの測定値に基づき、イオン注入時の各種処理条件の設定値を補正する。その補正に基づきイオン注入処理を行う。   Next, the source / drain region 548, the source / drain extension region 545, and the surface of the semiconductor substrate 510 are formed by ion implantation at an implantation angle of 0 °, halo ion implantation from an oblique direction, and RTA (Rapid Thermal Annealing). A halo region 546 is formed. At this time, ion implantation is performed by the ion implantation apparatus and the ion implantation method described in the first and second embodiments of the present invention. That is, the divergence angle and beam tilt of the ion beam 106 are measured, and the setting values of various processing conditions at the time of ion implantation are corrected based on the measured values of the divergence angle and beam tilt. An ion implantation process is performed based on the correction.

なお、ハローイオン注入では、半導体基板の法線から例えば数十度の角度で行うことができ、また、ハローイオン注入に用いる元素としては、ｎＭＯＳには例えばインジウム（Ｉｎ）等、ｐＭＯＳには例えばアンチモン（Ｓｂ）等を用いることができる。   Note that the halo ion implantation can be performed at an angle of, for example, several tens of degrees from the normal line of the semiconductor substrate, and the elements used for the halo ion implantation are, for example, indium (In) for nMOS, for example, for pMOS, for example. Antimony (Sb) or the like can be used.

次に、全面に金属膜を形成し、サリサイド技術により、ソース・ドレイン領域５４８及びゲート電極５４３の表面に金属シリサイド膜が形成される。金属膜の材料は、例えばチタン（Ｔｉ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、タングステン（Ｗ）、モリブデン（Ｍｏ）等があげられる。
その後、コンタクト、配線等が形成され、図９に表される半導体装置が得られる。 Next, a metal film is formed on the entire surface, and a metal silicide film is formed on the surfaces of the source / drain regions 548 and the gate electrode 543 by the salicide technique. Examples of the material of the metal film include titanium (Ti), cobalt (Co), nickel (Ni), platinum (Pt), tungsten (W), molybdenum (Mo), and the like.
Thereafter, contacts, wirings, and the like are formed, and the semiconductor device shown in FIG. 9 is obtained.

このようにして作製された半導体装置は、ソース・ドレイン領域、ソース・ドレイン・エクステンション領域、ハロー領域のイオン注入が、本発明のイオン注入装置及びイオン注入方法によって行われることにより、発散角及びビームの傾きが変化しても、高い精度でイオン注入量を制御できる。これにより、特性ばらつきに伴う歩留まり低下を防止でき、性能の安定した半導体装置が安価に得られる。   In the semiconductor device thus fabricated, the divergence angle and beam are obtained by performing ion implantation of the source / drain region, the source / drain / extension region, and the halo region by the ion implantation apparatus and the ion implantation method of the present invention. Even if the slope of the angle changes, the ion implantation amount can be controlled with high accuracy. As a result, a decrease in yield due to characteristic variation can be prevented, and a semiconductor device with stable performance can be obtained at a low cost.

（第２の実施例）
次に、本発明の第３の実施形態に係る第２の実施例について説明する。
図１０は、本発明の第３の実施形態に係る第２の実施例の半導体装置の構造を例示する断面図である。
第２の実施例に係る半導体装置は、ＮＡＮＤ型不揮発性半導体メモリ装置であり、図１０は、１つのセル部分を示している。 (Second embodiment)
Next, a second example according to the third embodiment of the present invention will be described.
FIG. 10 is a cross-sectional view illustrating the structure of the semiconductor device of the second example according to the third embodiment of the invention.
The semiconductor device according to the second embodiment is a NAND type nonvolatile semiconductor memory device, and FIG. 10 shows one cell portion.

ｐ型Ｓｉ基板６６０上に、熱酸窒化膜（ＳｉＯＮ膜）からなるトンネル絶縁膜６６１を介して、ｎ+ 型多結晶Ｓｉ層からなる浮遊ゲート電極６６２が形成されている。浮遊ゲート電極６６２上に、ＨｆＡｌＯｘからなる電極間絶縁膜６６３が形成されている。そして、電極間絶縁膜６６３上にｐ+ 型多結晶Ｓｉからなる制御ゲート電極６６４が形成されている。そして、ｐ型Ｓｉ基板６６０上にトンネル絶縁膜６６１を挟んで、ソース・ドレイン領域６６６が形成されている。   On the p-type Si substrate 660, a floating gate electrode 662 made of an n + -type polycrystalline Si layer is formed via a tunnel insulating film 661 made of a thermal oxynitride film (SiON film). An interelectrode insulating film 663 made of HfAlOx is formed on the floating gate electrode 662. A control gate electrode 664 made of p + type polycrystalline Si is formed on the interelectrode insulating film 663. A source / drain region 666 is formed on the p-type Si substrate 660 with a tunnel insulating film 661 interposed therebetween.

図１１（ａ）〜（ｃ）及び図１２（ａ）、（ｂ）は、本発明の第２の実施例の半導体装置の製造方法を例示する工程断面図である。これらの図において、左側の図面と右側の図面は、互いに直交する断面を示している。
まず、図１１（ａ）に表されるように、所望の不純物をドーピングしたｐ型Ｓｉ基板６０１（６６０）の表面に、トンネル絶縁膜となる厚さ約７ｎｍから８ｎｍのＳｉＯＮ膜６０２（６６１）を熱酸化法で形成後、浮遊ゲート電極となる厚さ６０ｎｍのリンドープのｎ+ 型多結晶Ｓｉ層６０３（６６２）をＣＶＤ法で堆積する。このときの温度は６２０℃である。続いて、素子分離加工のためのマスク材６０４をＣＶＤ法で堆積する。 FIGS. 11A to 11C and FIGS. 12A and 12B are process cross-sectional views illustrating a method for manufacturing a semiconductor device according to the second embodiment of the invention. In these drawings, the left drawing and the right drawing show cross sections orthogonal to each other.
First, as shown in FIG. 11A, a SiON film 602 (661) having a thickness of about 7 nm to 8 nm serving as a tunnel insulating film is formed on the surface of a p-type Si substrate 601 (660) doped with a desired impurity. After forming by thermal oxidation, a 60 nm thick phosphorus-doped n + -type polycrystalline Si layer 603 (662) to be a floating gate electrode is deposited by CVD. The temperature at this time is 620 ° C. Subsequently, a mask material 604 for element isolation processing is deposited by a CVD method.

その後、レジストマスク（図示せず）を用いたＲＩＥ法により、マスク材６０４、多結晶Ｓｉ層６０３、ＳｉＯＮ膜６０２を順次エッチング加工し、さらにＳｉ基板６０１の露出領域をエッチングして、深さ１００ｎｍの素子分離溝６０６を形成する。   Thereafter, the mask material 604, the polycrystalline Si layer 603, and the SiON film 602 are sequentially etched by RIE using a resist mask (not shown), and the exposed region of the Si substrate 601 is further etched to a depth of 100 nm. The element isolation trench 606 is formed.

次いで、図１１（ｂ）に表されるように、全面に素子分離用のシリコン酸化膜６０７を堆積して、素子分離溝６０６を完全に埋め込む。その後、表面部分のシリコン酸化膜６０７をＣＭＰ（Chemical Mechanical Polishing）法で除去して、表面を平坦化する。
次いで、図１１（ｃ）に表されるように、露出したマスク材６０４を選択的にエッチング除去した後、シリコン酸化膜６０７の露出表面を希弗酸溶液でエッチング除去し、多結晶Ｓｉ層６０３の側壁面６０８を露出させる。その後、全面に電極間絶縁膜となる厚さ１５ｎｍのハフニウムアルミネート（ＨｆＡｌＯｘ）膜６０９（６６３）を形成する。 Next, as shown in FIG. 11B, a silicon oxide film 607 for element isolation is deposited on the entire surface to completely fill the element isolation trench 606. Thereafter, the silicon oxide film 607 on the surface portion is removed by a CMP (Chemical Mechanical Polishing) method to planarize the surface.
Next, as shown in FIG. 11C, after the exposed mask material 604 is selectively removed by etching, the exposed surface of the silicon oxide film 607 is removed by etching with a dilute hydrofluoric acid solution, and the polycrystalline Si layer 603 is removed. The side wall surface 608 is exposed. Thereafter, a hafnium aluminate (HfAlOx) film 609 (663) having a thickness of 15 nm is formed on the entire surface as an interelectrode insulating film.

次いで、図１２（ａ）に表されるように、制御ゲート電極としてＣＶＤ法でボロンドープのｐ+ 型多結晶Ｓｉ層６１０（６６４）を６２０℃で堆積して形成し、厚さ１００ｎｍの導電層を形成する。   Next, as shown in FIG. 12A, a boron-doped p + -type polycrystalline Si layer 610 (664) is deposited by CVD at 620 ° C. as a control gate electrode to form a conductive layer having a thickness of 100 nm. Form.

その後、レジストマスク（図示せず）を用いたＲＩＥ法により、多結晶Ｓｉ層６１０、ＨｆＡｌＯｘ膜６０９、多結晶Ｓｉ層６０３、ＳｉＯＮ膜６０２を順次エッチング加工して、ワード線方向のスリット部６１２を形成する。これにより、浮遊ゲート電極及び制御ゲート電極の形状が確定する。   Thereafter, the polycrystalline Si layer 610, the HfAlOx film 609, the polycrystalline Si layer 603, and the SiON film 602 are sequentially etched by the RIE method using a resist mask (not shown) to form the slit portion 612 in the word line direction. Form. Thereby, the shapes of the floating gate electrode and the control gate electrode are determined.

次に、図１２（ｂ）に表されるように、電極側壁酸化膜としてシリコン酸化膜６１５を熱酸化法で形成後、イオン注入法を用いてｎ+ 型のソース／ドレイン拡散層６１６（６６６）を形成する。この際、本発明の第１及び第２実施形態で説明したイオン注入装置及びイオン注入方法によって、イオン注入を行う。すなわち、イオンビーム１０６の発散角とビームの傾きを測定し、この発散角とビームの傾きの測定値を基にイオン注入時の処理条件を補正する。その補正された処理条件に基づきイオン注入処理を行う。   Next, as shown in FIG. 12B, after forming a silicon oxide film 615 as an electrode side wall oxide film by a thermal oxidation method, an n + -type source / drain diffusion layer 616 (666) is formed using an ion implantation method. ). At this time, ion implantation is performed by the ion implantation apparatus and the ion implantation method described in the first and second embodiments of the present invention. That is, the divergence angle and the beam tilt of the ion beam 106 are measured, and the processing conditions at the time of ion implantation are corrected based on the measured values of the divergence angle and the beam tilt. An ion implantation process is performed based on the corrected process condition.

さらに、全面を覆うようにシリコン酸化膜などの層間絶縁膜６１７をＣＶＤ法で形成する。その後は、周知の方法で配線層等を形成して不揮発性メモリセルが完成する。
このようにして作製された半導体装置は、本発明のイオン注入装置及びイオン注入方法によって、ｎ+ 型のソース／ドレイン拡散層６１６（６６６）を形成することにより、発散角及びビームの傾きが変化しても、高い精度でイオン注入量を制御できる。これにより、特性ばらつきに伴う歩留まり低下を防止でき、性能の安定した半導体装置が安価に得られる。 Further, an interlayer insulating film 617 such as a silicon oxide film is formed by a CVD method so as to cover the entire surface. Thereafter, a wiring layer or the like is formed by a well-known method to complete the nonvolatile memory cell.
In the semiconductor device manufactured in this manner, the divergence angle and the beam inclination are changed by forming the n + -type source / drain diffusion layer 616 (666) by the ion implantation apparatus and the ion implantation method of the present invention. Even so, the ion implantation amount can be controlled with high accuracy. As a result, a decrease in yield due to characteristic variation can be prevented, and a semiconductor device with stable performance can be obtained at a low cost.

なお、本実施例において例示された、ｐ型Ｓｉ基板６６０、トンネル絶縁膜６６１、浮遊ゲート電極６６２、電極間絶縁膜６６３、制御ゲート電極６６４には各種の構造と各種の材料を用いることができる。   Note that various structures and various materials can be used for the p-type Si substrate 660, the tunnel insulating film 661, the floating gate electrode 662, the interelectrode insulating film 663, and the control gate electrode 664 exemplified in this embodiment. .

（第３の実施例）
本発明の第３の実施形態である半導体装置の製造方法は、半導体装置が段差となるトレンチ構造を有する場合にも適用できる。
図１３（ａ）、（ｂ）は、トレンチ７２０を有する半導体基板７１０に対するイオン注入の状態を例示する模式図である。
すなわち、図１３（ａ）は、トレンチ（段差）７２０の側壁にイオンビーム１０６を照射しイオン注入する場合を例示している。また、図１３（ｂ）は、トレンチ（段差）７２０の底面にイオンビーム１０６照射しイオン注入する場合を例示している。この内、図１３（ａ）に例示されたトレンチ７２０の側壁にイオン注入を行う半導体装置の具体例が、以下説明する第３の実施例である。 (Third embodiment)
The method for manufacturing a semiconductor device according to the third embodiment of the present invention can also be applied to a case where the semiconductor device has a trench structure with a step.
FIGS. 13A and 13B are schematic views illustrating the state of ion implantation for the semiconductor substrate 710 having the trench 720.
That is, FIG. 13A illustrates a case where the ion beam 106 is irradiated to the side wall of the trench (step) 720 to perform ion implantation. FIG. 13B illustrates a case where the bottom surface of the trench (step) 720 is irradiated with the ion beam 106 and ion implantation is performed. Among these, a specific example of a semiconductor device in which ions are implanted into the sidewall of the trench 720 illustrated in FIG. 13A is a third embodiment described below.

図１４は、第３の実施形態に係る第３の実施例の半導体装置の構造を例示する断面図
である。図１４に表されるように、本実施例の半導体装置８１０は、ＤＴ（Deep Trench）ＭＯＳ型の構造を有する。 FIG. 14 is a cross-sectional view illustrating the structure of the semiconductor device of the third example according to the third embodiment. As shown in FIG. 14, the semiconductor device 810 of the present embodiment has a DT (Deep Trench) MOS type structure.

高不純物濃度のｎ＋＋型シリコン基板８０２の主面上に、ｎ型シリコンの第１のピラー領域（以下、単に「ｎ型ピラー領域」とも称する）８１２と、ｐ型シリコンの第２のピラー領域（以下、単に「ｐ型ピラー領域」とも称する）８１４とが並列して設けられている。ｎ型ピラー領域８１２及びｎ型ピラー領域８１４は、それぞれ、基板８０２の主面に対して略垂直に延在して設けられている。ｐ型ピラー領域８１４の両側面にはｎ型ピラー領域８１２が隣接してＰＮ接合部を形成している。 On the main surface of the high impurity concentration n ++ type silicon substrate 802, a first pillar region of n-type silicon (hereinafter, also simply referred to as “n-type pillar region”) 812 and a second pillar region of p-type silicon. (Hereinafter, also simply referred to as “p-type pillar region”) 814 is provided in parallel. Each of the n-type pillar region 812 and the n-type pillar region 814 is provided so as to extend substantially perpendicular to the main surface of the substrate 802. On both sides of the p-type pillar region 814, n-type pillar regions 812 are adjacent to form a PN junction.

ｎ型ピラー領域８１２において、ｐ型ピラー領域８１４が隣接する面の反対側の面には、トレンチＴ及びこのトレンチＴに埋め込まれた誘電体８１６が隣接している。トレンチＴ及び誘電体８１６は、ｎ型ピラー領域８１２間に挟まれるようにして設けられている。トレンチＴの側壁は上端部８０８を除いて基板８０２の主面に対して略垂直である。   In the n-type pillar region 812, the trench T and the dielectric 816 embedded in the trench T are adjacent to the surface opposite to the surface adjacent to the p-type pillar region 814. The trench T and the dielectric 816 are provided so as to be sandwiched between the n-type pillar regions 812. The side wall of the trench T is substantially perpendicular to the main surface of the substrate 802 except for the upper end 808.

ｐ型ピラー領域８１４の上にはｐ型シリコンのベース領域（ｐウェル）８１８が設けられ、さらにこの表面部分にはベース領域８１８よりも不純物濃度が大なるｐ＋型シリコンのベース領域（ｐ＋ウェル）８１９が設けられている。これらベース領域８１８、８１９の表面部分には、選択的に、ｎ＋型シリコンのソース領域（半導体主電極領域）８２１が設けられている。 A p-type silicon base region (p-well) 818 is provided on the p-type pillar region 814, and a p + -type silicon base region (p +) having an impurity concentration higher than that of the base region 818 is provided on this surface portion. Well) 819 is provided. An n + type silicon source region (semiconductor main electrode region) 821 is selectively provided on the surface portions of the base regions 818 and 819.

ｎ型ピラー領域８１２の上には、ｎ型ピラー領域８１２よりも不純物濃度が大なるｎ＋型シリコンの半導体領域８１３が設けられている。半導体領域８１３は、ベース領域８１８と、トレンチＴの側壁の上端部８０８近傍部分との間に挟まれるようにして設けられている。 On the n-type pillar region 812, an n + -type silicon semiconductor region 813 having an impurity concentration higher than that of the n-type pillar region 812 is provided. The semiconductor region 813 is provided so as to be sandwiched between the base region 818 and the vicinity of the upper end portion 808 of the sidewall of the trench T.

誘電体８１６（トレンチＴ）から、この両側の半導体領域８１３、ベース領域８１８を経てソース領域８２１に至る部分の表面上にはゲート絶縁膜８２３が設けられ、このゲート絶縁膜８２３の上にゲート電極８２７が設けられている。ゲート電極８２７の周囲と上面は層間絶縁膜８２５により覆われている。層間絶縁膜８２５に覆われていないソース領域８２１の一部とベース領域８１９の上、及び層間絶縁膜８２５の上にはソース電極８２９が設けられ、ソース領域８２１はソース電極８２９に接続されている。基板８０２の主面の反対面にはドレイン電極８３１が設けられている。   A gate insulating film 823 is provided on the surface from the dielectric 816 (trench T) to the source region 821 through the semiconductor region 813 and the base region 818 on both sides, and a gate electrode is formed on the gate insulating film 823. 827 is provided. The periphery and upper surface of the gate electrode 827 are covered with an interlayer insulating film 825. A source electrode 829 is provided over part of the source region 821 that is not covered with the interlayer insulating film 825, the base region 819, and the interlayer insulating film 825. The source region 821 is connected to the source electrode 829. . A drain electrode 831 is provided on the surface opposite to the main surface of the substrate 802.

以上のように構成される半導体装置８１０において、ゲート電極８２７に所定のゲート電圧を印加すると、その直下のｐ型ベース領域８１８の表面付近にｎチャネルが形成され、ｎ＋型ソース領域８２１とｎ＋型半導体領域８１３とが導通する。その結果、ｎ＋型ソース領域８２１、ｎ＋型半導体領域８１３、ｎ型ピラー領域８１２、ｎ＋＋型基板８０２を介して、ソース電極８２９とドレイン電極８３１間に主電流経路が形成され、ソース電極８２９とドレイン電極８３１間はオン状態とされする。 In the semiconductor device 810 configured as described above, when a predetermined gate voltage is applied to the gate electrode 827, an n-channel is formed near the surface of the p-type base region 818 immediately below the n-type source region 821 and the n + -type source region 821. The + type semiconductor region 813 is electrically connected. As a result, a main current path is formed between the source electrode 829 and the drain electrode 831 through the n + -type source region 821, the n + -type semiconductor region 813, the n-type pillar region 812, and the n + + -type substrate 802, and the source electrode 829 and the drain electrode 831 are turned on.

以下、上述した半導体装置８１０の製造方法の一例について説明する。
図１５乃至図２０は、本発明の第３の実施例の半導体装置８１０の製造方法を例示する工程断面図である。 Hereinafter, an example of a method for manufacturing the semiconductor device 810 described above will be described.
15 to 20 are process cross-sectional views illustrating a method for manufacturing the semiconductor device 810 according to the third embodiment of the invention.

まず、高不純物濃度のｎ＋＋型シリコン基板８０２の主面上に、低不純物濃度のｎ−型シリコン層８０４をエピタキシャル成長させ、フォトリソグラフィとエッチングにより、図１５に表されるように、ｎ−型シリコン層８０４の表面から基板８０２に達するトレンチＴが形成される。トレンチＴは基板８０２の主面に対して略垂直である。 First, on the main surface of the high impurity concentration of n ++ type silicon substrate 802, a low impurity concentration the n - -type silicon layer 804 is epitaxially grown, by photolithography and etching, as depicted in FIG. 15, n - -type A trench T reaching the substrate 802 from the surface of the silicon layer 804 is formed. The trench T is substantially perpendicular to the main surface of the substrate 802.

次いで、図１６に表されるように、熱酸化法によりｎ−型シリコン層８０４の表面に酸化膜８０６を成長させる。図１６中、１点鎖線は酸化前のｎ−型シリコン層８０４の表面及びトレンチＴの側壁の上端部を表す。このとき、ｎ−型シリコン層８０４の表面だけではなく、その表面から続く部分であるトレンチＴの側壁の上端部８０８にも熱酸化を進行させる。その結果、側壁の上端部８０８は、酸化膜８０６が成長した分、ｎ−型シリコン層８０４側に後退し、ｎ−型シリコン層８０４の表面側に向かうにつれてトレンチＴの内径が徐々に大となる、すなわちトレンチが拡開するように傾斜する。以上のようにして、ｎ−型シリコン層８０４の表面、及びトレンチＴの側壁の上端部８０８が酸化膜８０６で覆われる。この酸化膜８０６は、後述するイオン注入のマスクとして機能する。 Next, as shown in FIG. 16, an oxide film 806 is grown on the surface of the n − type silicon layer 804 by a thermal oxidation method. In FIG. 16, the alternate long and short dash line represents the surface of the n − type silicon layer 804 before oxidation and the upper end of the sidewall of the trench T. At this time, thermal oxidation is performed not only on the surface of the n − -type silicon layer 804 but also on the upper end portion 808 of the side wall of the trench T which is a portion continuing from the surface. As a result, upper portion 808 of the side wall, the partial oxide film 806 is grown, n - retreated -type silicon layer 804 side, n - and gradually a large inner diameter of the trench T toward the surface side of the -type silicon layer 804 That is, it is inclined so that the trench is expanded. As described above, the surface of the n − type silicon layer 804 and the upper end portion 808 of the sidewall of the trench T are covered with the oxide film 806. This oxide film 806 functions as a mask for ion implantation described later.

次いで、図１７に表されるように、トレンチＴの側壁に対して斜め方向からｐ型不純物である例えばボロン（Ｂ）を打ち込む。これは、トレンチＴの側壁の片側面にイオン注入した後、半導体基板を１８０度回転させて反対側面にもイオン注入を行う。トレンチＴの側壁において、酸化膜８０６で覆われていないｎ−型シリコン層８０４が露出した部分にボロンが注入され、酸化膜８０６で覆われた上端部８０８にはボロンは注入されない。この際、本発明の第１及び第２実施形態で説明したイオン注入装置及びイオン注入方法によって、イオン注入を行う。すなわち、イオンビーム１０６の発散角とビームの傾きを測定し、この発散角とビームの傾きの測定値に基づき、イオン注入時の処理条件を補正する。そして、その補正された処理条件に基づきイオン注入処理を行う。 Next, as shown in FIG. 17, for example, boron (B) which is a p-type impurity is implanted into the sidewall of the trench T from an oblique direction. In this method, after ion implantation is performed on one side surface of the sidewall of the trench T, the semiconductor substrate is rotated 180 degrees to perform ion implantation on the opposite side surface. Boron is implanted into the exposed portion of the n - type silicon layer 804 that is not covered with the oxide film 806 on the side wall of the trench T, and boron is not implanted into the upper end portion 808 covered with the oxide film 806. At this time, ion implantation is performed by the ion implantation apparatus and the ion implantation method described in the first and second embodiments of the present invention. That is, the divergence angle and the beam tilt of the ion beam 106 are measured, and the processing conditions at the time of ion implantation are corrected based on the measured values of the divergence angle and the beam tilt. Then, ion implantation processing is performed based on the corrected processing conditions.

次いで、図１８に表されるように、トレンチＴの側壁の上端部８０８を覆っている酸化膜８０６の端を等方性エッチングにより除去する。これにより、トレンチＴの側壁の上端部８０８においてｎ−型シリコン層８０４の表面から遠い側の一部分が露出される。 Next, as shown in FIG. 18, the end of the oxide film 806 covering the upper end 808 of the sidewall of the trench T is removed by isotropic etching. As a result, a portion of the upper end portion 808 of the sidewall of the trench T on the side far from the surface of the n − -type silicon layer 804 is exposed.

次いで、図１９に表されるように、トレンチＴの側壁に対して斜め方向からｎ型不純物である例えばヒ素（Ａｓ）を打ち込む。これは、トレンチＴの側壁の片側面にイオン注入した後、半導体基板を１８０度回転させて反対側面にもイオン注入を行う。ヒ素は、トレンチＴの側壁において、酸化膜８０６で覆われずに露出している上端部８０８の一部にも注入される。この際、本発明の第１及び第２実施形態で説明したイオン注入装置及びイオン注入方法によって、イオン注入を行う。すなわち、イオンビーム１０６の発散角とビームの傾きを測定し、この発散角とビームの傾きの測定値に基づき、イオン注入時の処理条件を補正する。そして、その補正された処理条件に基づきイオン注入処理を行う。   Next, as shown in FIG. 19, for example, arsenic (As), which is an n-type impurity, is implanted into the sidewall of the trench T from an oblique direction. In this method, after ion implantation is performed on one side surface of the sidewall of the trench T, the semiconductor substrate is rotated 180 degrees to perform ion implantation on the opposite side surface. Arsenic is also implanted into a part of the upper end portion 808 exposed on the side wall of the trench T without being covered with the oxide film 806. At this time, ion implantation is performed by the ion implantation apparatus and the ion implantation method described in the first and second embodiments of the present invention. That is, the divergence angle and the beam tilt of the ion beam 106 are measured, and the processing conditions at the time of ion implantation are corrected based on the measured values of the divergence angle and the beam tilt. Then, ion implantation processing is performed based on the corrected processing conditions.

上述したイオン注入工程の後、熱処理を施すことにより、ｎ−型シリコン層８０４に注入されたヒ素とボロンを拡散及び活性化させる。この後、図２０に表すように、トレンチＴの側壁及び底面に熱酸化により酸化膜を形成し、さらに気相成長法などにより酸化シリコンまたは窒化シリコンなどを、トレンチＴ内を埋め込むように堆積する。この後、ＣＭＰ（Chemical Mechanical Polishing）やエッチングなどにより、トレンチＴを充填する部分以外の不要な誘電体８１６を除去すると共に、表面を平坦化する。 After the ion implantation process described above, heat treatment is performed to diffuse and activate arsenic and boron implanted into the n − -type silicon layer 804. Thereafter, as shown in FIG. 20, an oxide film is formed by thermal oxidation on the sidewall and bottom surface of the trench T, and silicon oxide, silicon nitride, or the like is further deposited so as to fill the trench T by a vapor phase growth method or the like. . Thereafter, unnecessary dielectric 816 other than the portion filling the trench T is removed and the surface is flattened by CMP (Chemical Mechanical Polishing) or etching.

次いで、シリコン層８０４の表面に選択的にゲート絶縁膜８２３を形成し、そのゲート絶縁膜８２３の上にゲート電極８２７を形成する。次いで、それらゲート絶縁膜８２３及びゲート電極８２７をマスクとしてｐ型ピラー領域８１４の表面にイオン注入を行い、自己整合的にｐ型ベース領域８１８を形成する。この際、本発明の第１及び第２実施形態で説明したイオン注入装置及びイオン注入方法によって、イオン注入を行う。すなわち、イオンビーム１０６の発散角とビームの傾きを測定し、この発散角とビームの傾きの測定値に基づき、イオン注入時の処理条件を補正する。そして、その補正された処理条件に基づきイオン注入処理を行う。   Next, a gate insulating film 823 is selectively formed on the surface of the silicon layer 804, and a gate electrode 827 is formed on the gate insulating film 823. Next, ion implantation is performed on the surface of the p-type pillar region 814 using the gate insulating film 823 and the gate electrode 827 as a mask to form a p-type base region 818 in a self-aligning manner. At this time, ion implantation is performed by the ion implantation apparatus and the ion implantation method described in the first and second embodiments of the present invention. That is, the divergence angle and the beam tilt of the ion beam 106 are measured, and the processing conditions at the time of ion implantation are corrected based on the measured values of the divergence angle and the beam tilt. Then, ion implantation processing is performed based on the corrected processing conditions.

次いで、ｐ型ベース領域８１８の表面には、ソース電極８２９とのオーミックコンタクトのためのｐ＋型ベース領域８１９をさらに形成する。次いで、ベース領域８１８、８１９の表面に選択的にｎ＋型ソース領域８２１を形成する。この後、ゲート電極８２７を覆うように層間絶縁膜８２５を形成し、その層間絶縁膜８２５に、ソースコンタクトのためのコンタクトホールを形成する。このコンタクトホールからは、ベース領域８１９及びソース領域８２１の一部が露出される。そして、コンタクトホールを埋めるようにして層間絶縁膜８２５の上にソース電極８２９を形成する。これにより、ソース領域８２１はソース電極８２９と接続される。また、基板８０２の主面の反対面には、ドレイン電極８３１を形成する。 Next, a p + type base region 819 for ohmic contact with the source electrode 829 is further formed on the surface of the p type base region 818. Next, an n + -type source region 821 is selectively formed on the surfaces of the base regions 818 and 819. Thereafter, an interlayer insulating film 825 is formed so as to cover the gate electrode 827, and a contact hole for a source contact is formed in the interlayer insulating film 825. From this contact hole, a part of the base region 819 and the source region 821 is exposed. Then, a source electrode 829 is formed on the interlayer insulating film 825 so as to fill the contact hole. Thereby, the source region 821 is connected to the source electrode 829. Further, a drain electrode 831 is formed on the surface opposite to the main surface of the substrate 802.

以上のようにして、図１４に表される半導体装置の構造が得られる。
このようにして作製された半導体装置は、本発明のイオン注入装置及びイオン注入方法によって、トレンチの側壁に安定してイオンを注入することにより、発散角及びビームの傾きが変化しても、高い精度でイオン注入量を制御できる。これにより、特性ばらつきに伴う歩留まり低下を防止でき、性能の安定した半導体装置が安価に得られる。 As described above, the structure of the semiconductor device shown in FIG. 14 is obtained.
The semiconductor device manufactured in this manner is high even if the divergence angle and the beam tilt change by stably implanting ions into the sidewall of the trench by the ion implantation apparatus and the ion implantation method of the present invention. The ion implantation amount can be controlled with accuracy. As a result, a decrease in yield due to characteristic variation can be prevented, and a semiconductor device with stable performance can be obtained at a low cost.

なお、第３の実施例において、半導体の導電性に関し、ｎ型とｐ型とを互いに入れ替えても良い。   In the third embodiment, n-type and p-type may be interchanged with each other regarding the conductivity of the semiconductor.

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、注入するイオン種や半導体基板を構成する各要素の具体的な寸法関係や材料、並びにイオン注入装置を構成する各要素に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。 The embodiments of the present invention have been described above with reference to specific examples. However, the present invention is not limited to these specific examples. For example, the ionic species to be implanted, the specific dimensional relationship and materials of each element constituting the semiconductor substrate, and each element constituting the ion implantation apparatus are appropriately selected from a well-known range by those skilled in the art. It is included in the scope of the present invention as long as it can be carried out in the same manner and the same effect can be obtained.
Moreover, what combined any two or more elements of each specific example in the technically possible range is also included in the scope of the present invention as long as the gist of the present invention is included.

その他、本発明の実施の形態として上述したイオン注入装置、イオン注入方法、半導体装置の製造方法を基にして、当業者が適宜設計変更して実施し得る全てのイオン注入装置、イオン注入方法、半導体装置の製造方法も、本発明の要旨を包含する限り、本発明の範囲に属する。   In addition, based on the ion implantation apparatus, the ion implantation method, and the semiconductor device manufacturing method described above as the embodiments of the present invention, all ion implantation apparatuses, ion implantation methods, and the like that can be implemented by those skilled in the art as appropriate. The semiconductor device manufacturing method also belongs to the scope of the present invention as long as it includes the gist of the present invention.

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。   In addition, in the category of the idea of the present invention, those skilled in the art can conceive various changes and modifications, and it is understood that these changes and modifications also belong to the scope of the present invention. .

本発明の第１の実施形態に係るイオン注入装置の構造を示す模式図である。It is a schematic diagram which shows the structure of the ion implantation apparatus which concerns on the 1st Embodiment of this invention. （ａ）〜（ｃ）は、イオンビームの各種の形状を表した模式図である。(A)-(c) is a schematic diagram showing the various shapes of an ion beam. （ａ）〜（ｃ）は、各種の形状のイオンビームが半導体基板に照射される状態を示す模式図である。(A)-(c) is a schematic diagram which shows the state by which the ion beam of various shapes is irradiated to a semiconductor substrate. （ａ）〜（ｃ）は、本発明の第１の実施形態に係るイオンビームの形状の測定結果を例示する模式図である。(A)-(c) is a schematic diagram which illustrates the measurement result of the shape of the ion beam which concerns on the 1st Embodiment of this invention. イオンビームの発散角とビームの傾きを表すパラメータを示す模式図である。It is a schematic diagram which shows the parameter showing the divergence angle of an ion beam, and the inclination of a beam. （ａ）〜（ｃ）は、本発明の第１の実施形態に係るイオン注入装置の処理条件を例示する図である。(A)-(c) is a figure which illustrates the process conditions of the ion implantation apparatus which concerns on the 1st Embodiment of this invention. （ａ）〜（ｃ）は、本発明の第１の実施形態に係るイオン注入装置の処理条件を例示する図である。(A)-(c) is a figure which illustrates the process conditions of the ion implantation apparatus which concerns on the 1st Embodiment of this invention. 本発明の第２の実施形態に係るイオン注入方法を例示するフローチャート図である。It is a flowchart figure which illustrates the ion implantation method which concerns on the 2nd Embodiment of this invention. 本発明の第３の実施形態に係る第１の実施例の半導体装置の構造を例示する断面図である。It is sectional drawing which illustrates the structure of the semiconductor device of the 1st Example based on the 3rd Embodiment of this invention. 本発明の第３の実施形態に係る第２の実施例の半導体装置の構造を例示する断面図である。It is sectional drawing which illustrates the structure of the semiconductor device of the 2nd Example based on the 3rd Embodiment of this invention. （ａ）〜（ｃ）は、本発明の第２の実施例の半導体装置の製造方法を例示する工程断面図である。(A)-(c) is process sectional drawing which illustrates the manufacturing method of the semiconductor device of the 2nd Example of this invention. （ａ）、（ｂ）は、図１１（ｃ）に続く工程断面図である。(A), (b) is process sectional drawing following FIG.11 (c). （ａ）、（ｂ）は、トレンチを有する半導体基板に対するイオン注入の状態を例示する模式図である。(A), (b) is a schematic diagram which illustrates the state of the ion implantation with respect to the semiconductor substrate which has a trench. 本発明の第３の実施形態に係る第３の実施例の半導体装置の構造を例示する断面図である。It is sectional drawing which illustrates the structure of the semiconductor device of the 3rd Example based on the 3rd Embodiment of this invention. 本発明の第３の実施例の半導体装置の製造方法を例示する工程断面図である。It is process sectional drawing which illustrates the manufacturing method of the semiconductor device of the 3rd Example of this invention. 図１５に続く工程断面図である。FIG. 16 is a process cross-sectional view subsequent to FIG. 15; 図１６に続く工程断面図である。FIG. 17 is a process cross-sectional view subsequent to FIG. 16. 図１７に続く工程断面図である。FIG. 18 is a process cross-sectional view subsequent to FIG. 17. 図１８に続く工程断面図である。FIG. 19 is a process cross-sectional view subsequent to FIG. 18. 図１９に続く工程断面図である。FIG. 20 is a process cross-sectional view subsequent to FIG. 19.

符号の説明Explanation of symbols

１００ イオン注入装置
１０２ イオン源部
１０３ イオンビーム遮断部
１０４ 加減速部
１０６ イオンビーム
１０８ スリット
１０９ イオンビーム走査部
１１０ 基板
１１２ 基板保持部
１１４ 測定部
１１６ 制御部 DESCRIPTION OF SYMBOLS 100 Ion implantation apparatus 102 Ion source part 103 Ion beam interruption | blocking part 104 Acceleration / deceleration part 106 Ion beam 108 Slit 109 Ion beam scanning part 110 Substrate 112 Substrate holding part 114 Measurement part 116 Control part

Claims (5)

イオンを生成するイオン源部と、
前記イオンを加速し、イオンビームを生成する加減速部と、
前記イオンビームを遮断するイオンビーム遮断部と、
前記イオンビームの、発散角とビームの傾きの少なくともいずれかを測定する測定部と、
前記イオンビームが照射される基板を保持する基板保持部と、
前記イオン源部、前記加減速部、前記イオンビーム遮断部及び前記基板保持部のうちの少なくとも１つの動作を制御する制御部と、
を備え、
前記制御部は、前記測定部により測定された、前記発散角と前記ビームの傾きの少なくともいずれかの測定値に基づいて、前記基板へのイオン注入量が所定の範囲内に管理されるように、イオン注入の処理条件を補正して、前記イオン源部、前記加減速部、前記イオンビーム遮断部及び前記基板保持部のうちの少なくとも１つの動作を制御することを特徴とするイオン注入装置。 An ion source that generates ions;
An acceleration / deceleration unit for accelerating the ions and generating an ion beam;
An ion beam blocking unit that blocks the ion beam;
A measurement unit for measuring at least one of a divergence angle and a beam inclination of the ion beam;
A substrate holder for holding a substrate irradiated with the ion beam;
A control unit that controls the operation of at least one of the ion source unit, the acceleration / deceleration unit, the ion beam blocking unit, and the substrate holding unit;
With
The control unit is configured to manage an ion implantation amount into the substrate within a predetermined range based on a measured value of at least one of the divergence angle and the beam inclination measured by the measurement unit. An ion implantation apparatus that corrects an ion implantation processing condition and controls at least one of the operation of the ion source unit, the acceleration / deceleration unit, the ion beam blocking unit, and the substrate holding unit. 前記処理条件は、イオン電流、イオン注入時間、前記イオンビームと前記基板との相対的位置の変化速度、前記イオンビームと前記基板との相対的位置の変化回数、及び、前記イオンビームと前記基板との相対的位置の変化方向のうちの少なくとも１つを含むことを特徴とする請求項１記載のイオン注入装置。   The processing conditions include ion current, ion implantation time, rate of change in relative position between the ion beam and the substrate, number of changes in relative position between the ion beam and the substrate, and the ion beam and the substrate. The ion implantation apparatus according to claim 1, wherein the ion implantation apparatus includes at least one of a change direction of a relative position of the ion implantation apparatus. イオンビームを発生し、
前記イオンビームの、発散角とビームの傾きの少なくともいずれかを測定し、
前記発散角と前記ビームの傾きの少なくともいずれかの測定値に基づいて、基板へのイオン注入量が所定の範囲内に管理されるように、イオン注入の処理条件を補正し、
前記補正された処理条件に基づきイオン注入処理を行うことを特徴とするイオン注入方法。 Generate an ion beam,
Measuring at least one of a divergence angle and a beam inclination of the ion beam;
Based on the measured value of at least one of the divergence angle and the beam tilt, the ion implantation processing conditions are corrected so that the amount of ion implantation into the substrate is managed within a predetermined range,
An ion implantation method, wherein ion implantation processing is performed based on the corrected processing conditions. 前記処理条件は、イオン電流、イオン注入時間、前記イオンビームと前記基板との相対的位置の変化速度、前記イオンビームと前記基板との相対的位置の変化回数、及び、前記イオンビームと前記基板との相対的位置の変化方向のうちの少なくとも１つを含むことを特徴とする請求項３記載のイオン注入方法。   The processing conditions include ion current, ion implantation time, rate of change in relative position between the ion beam and the substrate, number of changes in relative position between the ion beam and the substrate, and the ion beam and the substrate. 4. The ion implantation method according to claim 3, comprising at least one of a change direction of a relative position with respect to the first electrode. 半導体基板の上に段差を形成し、
前記段差の底面及び側壁の少なくともいずれかに請求項３または４に記載のイオン注入方法によりイオン注入処理を行うことを備えたことを特徴とする半導体装置の製造方法。 Forming a step on the semiconductor substrate,
5. A method of manufacturing a semiconductor device, comprising performing an ion implantation process on at least one of a bottom surface and a side wall of the step by the ion implantation method according to claim 3 or 4.
JP2007253308A 2007-09-28 2007-09-28 Ion implanting device, ion implanting method, and manufacturing method of semiconductor device Pending JP2009087603A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007253308A JP2009087603A (en) 2007-09-28 2007-09-28 Ion implanting device, ion implanting method, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007253308A JP2009087603A (en) 2007-09-28 2007-09-28 Ion implanting device, ion implanting method, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2009087603A true JP2009087603A (en) 2009-04-23

Family

ID=40660787

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253308A Pending JP2009087603A (en) 2007-09-28 2007-09-28 Ion implanting device, ion implanting method, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2009087603A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378316B2 (en) 2009-06-24 2013-02-19 Texas Instruments Incorporated Wafer temperature correction system for ion implantation device
CN109798847A (en) * 2018-11-27 2019-05-24 中国科学院国家天文台南京天文光学技术研究所 The measuring device and its test method of the measuring beam angle of divergence and the laser-quality factor
CN112309853A (en) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 Preparation method of shielded gate trench structure

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8378316B2 (en) 2009-06-24 2013-02-19 Texas Instruments Incorporated Wafer temperature correction system for ion implantation device
US8552409B2 (en) 2009-06-24 2013-10-08 Texas Instruments Incorporated Wafer temperature correction system for ion implantation device
CN109798847A (en) * 2018-11-27 2019-05-24 中国科学院国家天文台南京天文光学技术研究所 The measuring device and its test method of the measuring beam angle of divergence and the laser-quality factor
CN109798847B (en) * 2018-11-27 2021-08-10 中国科学院国家天文台南京天文光学技术研究所 Measuring device for measuring beam divergence angle and laser quality factor and testing method thereof
CN112309853A (en) * 2020-11-12 2021-02-02 上海华虹宏力半导体制造有限公司 Preparation method of shielded gate trench structure

Similar Documents

Publication Publication Date Title
KR102635849B1 (en) DRAM device and method of forming same, and method of forming gate oxide layer
US9117842B2 (en) Methods of forming contacts to source/drain regions of FinFET devices
US7598161B2 (en) Method of forming transistor devices with different threshold voltages using halo implant shadowing
US20140273365A1 (en) Methods of forming contacts to source/drain regions of finfet devices by forming a region that includes a schottky barrier lowering material
US20170271161A1 (en) Ion implantation method and ion implantation apparatus
TW201318170A (en) Replacement source/drain finFET fabrication
US10121666B2 (en) Ion implantation method and ion implantation apparatus
US9269714B2 (en) Device including a transistor having a stressed channel region and method for the formation thereof
US20130037878A1 (en) Vdmos device and method for fabricating the same
JP2002541660A (en) Method for manufacturing semiconductor device
US20120286324A1 (en) Manufacturing method for insulated-gate bipolar transitor and device using the same
US20160307907A1 (en) CMOS Structures and Processes Based on Selective Thinning
CN103066127A (en) Semiconductor devices and methods
US11101351B2 (en) Group III nitride semiconductor device and method of manufacturing group III nitride semiconductor substrate
JP2009087603A (en) Ion implanting device, ion implanting method, and manufacturing method of semiconductor device
US11527637B2 (en) Ion implantation to control formation of MOSFET trench-bottom oxide
JP2014049620A (en) Semiconductor device manufacturing method
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
US20130049164A1 (en) Methods of Forming an Anode and a Cathode of a Substrate Diode by Performing Angled Ion Implantation Processes
US7687384B2 (en) Semiconductor device and method for fabricating the same that includes angled implantation of poly layer
CN108630535B (en) Semiconductor structure and forming method thereof
US20140264342A1 (en) Semiconductor device including a resistor and method for the formation thereof
US9455196B2 (en) Method for improving fin isolation
US11695060B2 (en) Ion implantation to form trench-bottom oxide of MOSFET
JP2012182212A (en) Method of manufacturing semiconductor device, and semiconductor device