JP2009083018A - Micro-structure manufacturing method - Google Patents

Micro-structure manufacturing method Download PDF

Info

Publication number
JP2009083018A
JP2009083018A JP2007253946A JP2007253946A JP2009083018A JP 2009083018 A JP2009083018 A JP 2009083018A JP 2007253946 A JP2007253946 A JP 2007253946A JP 2007253946 A JP2007253946 A JP 2007253946A JP 2009083018 A JP2009083018 A JP 2009083018A
Authority
JP
Japan
Prior art keywords
metal
sacrificial layer
metal sacrificial
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007253946A
Other languages
Japanese (ja)
Inventor
Mi Xiaoyu
シヤオユウ ミイ
Takeaki Shimauchi
岳明 島内
Masahiko Imai
雅彦 今井
Tomoshi Ueda
知史 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007253946A priority Critical patent/JP2009083018A/en
Publication of JP2009083018A publication Critical patent/JP2009083018A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Filters And Equalizers (AREA)
  • Micromachines (AREA)
  • Chemically Coating (AREA)
  • Electroplating Methods And Accessories (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a micro-structure manufacturing method suitable for forming a separate opposite portion separated from a substrate and opposed to the substrate via void into a prescribed shape, regardless of an unevenness mode of a sacrificial layer forming region on the substrate. <P>SOLUTION: This manufacturing method includes processes of: forming a metal sacrificial portion having a laminated structure constituted of a plurality of metal sacrificial layers 33 and 35 on the substrate 10' by a plating method; forming a structure portion 14 having a portion spread on the metal sacrificial portion and separated from the substrate 10' and supported by the substrate 10'; and eliminating the metal sacrificial portion. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、マイクロマシニング技術により形成される微小な構造を有するマイクロ構造体の製造方法に関し、特に、基板から離隔した部位を有する構造部を伴うマイクロ構造体の製造方法に関する。   The present invention relates to a method for manufacturing a microstructure having a minute structure formed by a micromachining technique, and more particularly to a method for manufacturing a microstructure having a structure portion having a portion separated from a substrate.

近年、様々な技術分野において、マイクロマシニング技術により形成される微小構造を有するマイクロ構造体の応用化が図られている。そのようなマイクロ構造体としては、例えば、可動キャパシタ電極を可動部として有する可変キャパシタ素子や、所定の可動部を有するスイッチング素子を挙げることができる。これらマイクロ構造体の有する可動部は、一般に、基板から離隔して空隙を介して基板に対向する部位(離隔対向部位)を有し且つ基板に支持されている。可動部を伴うマイクロ構造体については、例えば、下記の特許文献1,2に記載されている。   In recent years, in various technical fields, application of a microstructure having a microstructure formed by a micromachining technique has been attempted. Examples of such a microstructure include a variable capacitor element having a movable capacitor electrode as a movable part and a switching element having a predetermined movable part. In general, the movable portion of the microstructure has a portion (separation facing portion) that is separated from the substrate and faces the substrate via a gap, and is supported by the substrate. The microstructure with the movable part is described in, for example, the following Patent Documents 1 and 2.

特開2001−347500号公報JP 2001-347500 A 特開2006−128912号公報JP 2006-128912 A

可動部を伴うマイクロ構造体の従来の形成過程においては、例えば、基板上に単層の膜体として犠牲層を形成する工程と、当該犠牲層上に広がって基板から離隔する部位を有し且つ基板に支持される構造部(可動部)を形成する工程と、犠牲層をエッチング除去する工程とが含まれる。犠牲層としては、酸化シリコン膜や、PSG膜、樹脂膜が採用されることが多い。酸化シリコン犠牲層およびPSG犠牲層は、CVD法やスパッタリング法によって形成される。樹脂犠牲層は、スピンコーティング法を経て形成される。   In the conventional formation process of a microstructure with a movable part, for example, a step of forming a sacrificial layer as a single-layer film body on a substrate, and a part that spreads on the sacrificial layer and separates from the substrate, and A step of forming a structure portion (movable portion) supported by the substrate and a step of etching away the sacrificial layer are included. As the sacrificial layer, a silicon oxide film, a PSG film, or a resin film is often employed. The silicon oxide sacrificial layer and the PSG sacrificial layer are formed by a CVD method or a sputtering method. The resin sacrificial layer is formed through a spin coating method.

しかしながら、酸化シリコン膜による犠牲層およびPSG膜による犠牲層は、下地面の凹凸形状に追随した形状でコンフォーマルに形成されるので、基板上の犠牲層形成領域に例えば配線パターンが設けられているために凹凸が存在する場合、この配線パターンを覆うようにして形成された酸化シリコン犠牲層およびPSG犠牲層の成長端側表面には、配線パターンの存在に起因して凹凸が生じてしまう。このような凹凸が生じると、当該犠牲層上に更に積層形成されるべき上述の離隔対向部位を有する構造部を適切に形成できない場合がある。加えて、酸化シリコン犠牲層およびPSG犠牲層は、厚膜化が困難な傾向にある。酸化シリコン膜およびPSG膜の成長に長時間を要するからであり、また、酸化シリコン膜およびPSG膜の内部応力が大きいからである。上述の可動部ないし構造部の設計寸法に応じて、犠牲層を充分に厚く形成しなければならない場合がある。   However, since the sacrificial layer made of the silicon oxide film and the sacrificial layer made of the PSG film are conformally formed in a shape following the uneven shape of the base surface, for example, a wiring pattern is provided in the sacrificial layer forming region on the substrate. For this reason, when unevenness is present, the surface of the silicon oxide sacrificial layer and the PSG sacrificial layer formed so as to cover the wiring pattern has unevenness due to the presence of the wiring pattern. When such irregularities occur, there may be a case where the structure portion having the above-described spaced-apart portions to be further stacked on the sacrificial layer cannot be appropriately formed. In addition, the silicon oxide sacrificial layer and the PSG sacrificial layer tend to be difficult to increase in thickness. This is because it takes a long time to grow the silicon oxide film and the PSG film, and the internal stress of the silicon oxide film and the PSG film is large. The sacrificial layer may have to be formed sufficiently thick depending on the design dimensions of the above-described movable part or structure part.

樹脂膜による犠牲層は、基板上の犠牲層形成領域に例えば配線パターンが設けられているために凹凸が存在する場合であっても、成長端側表面は平坦となる。しかしながら、樹脂犠牲層は比較的柔らかいので、上述の離隔対向部位を内部応力の大きな材料によって樹脂犠牲層上に形成すると、樹脂犠牲層が当該離隔対向部位の内部応力に抗することができずに変形し、その結果、当該離隔対向部位は不当に変形して形成される場合がある。   The sacrificial layer made of a resin film has a flat growth end side surface even when there are irregularities because, for example, a wiring pattern is provided in the sacrificial layer forming region on the substrate. However, since the resin sacrificial layer is relatively soft, if the above-described separated facing portion is formed on the resin sacrificial layer with a material having a large internal stress, the resin sacrificial layer cannot resist the internal stress of the spaced facing portion. As a result, the separation facing part may be formed by being deformed unreasonably.

また、従来の手法により形成される犠牲層の表面は、平坦であるか、或は、基板上の犠牲層形成領域の凹凸形状の存在に起因して凹凸が生じるか、であった。すなわち、従来の犠牲層形成手法によると、犠牲層表面において凹凸形状を積極的に精度よく形成するのは困難であった。   Further, the surface of the sacrificial layer formed by the conventional method is flat or uneven due to the presence of the uneven shape in the sacrificial layer forming region on the substrate. That is, according to the conventional sacrificial layer forming method, it is difficult to positively and accurately form the uneven shape on the surface of the sacrificial layer.

本発明は、このような事情のもとで考え出されたものであり、基板から離隔して空隙を介して基板に対向する離隔対向部位を、基板上の犠牲層形成領域の凹凸態様に拘らず、所定の形状で形成するのに適したマイクロ構造体製造方法を提供することを、目的とする。   The present invention has been conceived under such circumstances, and a remote-facing portion that is spaced from the substrate and faces the substrate via a gap is concerned with the unevenness of the sacrificial layer forming region on the substrate. It is an object of the present invention to provide a microstructure manufacturing method suitable for forming in a predetermined shape.

本発明の第1の側面により提供されるマイクロ構造体製造方法は、めっき法により、基板上に第1の金属犠牲層を形成する工程と、めっき法により、第1の金属犠牲層の上位に第2の金属犠牲層を形成する工程と、第2の金属犠牲層上に広がって基板から離隔する部位を有し且つ基板に支持される構造部を形成する工程と、第1および第2の金属犠牲層(金属犠牲部)を除去する除去工程とを含む。この除去工程を経ることによって、基板から離隔して空隙を介して基板に対向する離隔対向部位が形成されることとなる。   The microstructure manufacturing method provided by the first aspect of the present invention includes a step of forming a first metal sacrificial layer on a substrate by a plating method, and a layer above the first metal sacrificial layer by a plating method. A step of forming a second metal sacrificial layer, a step of forming a structure having a portion extending on the second metal sacrificial layer and separated from the substrate and supported by the substrate, and first and second And a removal step of removing the metal sacrificial layer (metal sacrificial portion). By passing through this removal step, a spaced-apart portion that is spaced from the substrate and faces the substrate through a gap is formed.

基板上の犠牲層形成領域に例えば配線パターンが設けられているために凹凸が存在する場合、本方法によると、まず、めっき法により、当該凹凸形状の凹部を充填するように第1の金属犠牲層を形成することが可能である。このような第1の金属犠牲層の形成により、第2の金属犠牲層の下地面が平坦化されることとなる。そして、当該第1の金属犠牲層の上位に第2の金属犠牲層を一様の厚さの膜体として形成すると、当該第2の金属犠牲層の成長端側表面は平坦となる。このような第2の金属犠牲層形成手法に代えて、第1の金属犠牲層の上位に第2の金属犠牲層を所定のパターンで形成すると、第1および第2の金属犠牲層からなる金属犠牲部の表面は、所定の凹凸形状を有することとなる。このようにして、本方法によると、基板上の犠牲層形成領域に例えば配線パターンが設けられているために凹凸が存在する場合において、金属犠牲部の表面を平坦とすることも可能であり、また、金属犠牲部の表面に所定の凹凸形状を形成することも可能である。表面が平坦な金属犠牲部の上には、平坦な離隔対向部位を形成することができる。表面に所定の凹凸形状を有する金属犠牲部の上には、当該凹凸形状に対応する凹凸形状を少なくとも基板側に伴う離隔対向部位を形成することができる。   In the case where unevenness exists because, for example, a wiring pattern is provided in the sacrificial layer forming region on the substrate, according to the present method, the first metal sacrifice is first performed so as to fill the concave-convex shape by plating. Layers can be formed. By forming such a first metal sacrificial layer, the lower ground of the second metal sacrificial layer is flattened. When the second metal sacrificial layer is formed as a film having a uniform thickness above the first metal sacrificial layer, the growth end side surface of the second metal sacrificial layer becomes flat. Instead of such a second metal sacrificial layer formation method, when a second metal sacrificial layer is formed in a predetermined pattern above the first metal sacrificial layer, a metal composed of the first and second metal sacrificial layers is formed. The surface of the sacrificial part has a predetermined uneven shape. In this way, according to the present method, the surface of the metal sacrificial part can be flattened when there is unevenness because, for example, a wiring pattern is provided in the sacrificial layer forming region on the substrate. It is also possible to form a predetermined uneven shape on the surface of the metal sacrificial part. On the metal sacrificial portion having a flat surface, a flat separation facing portion can be formed. On the surface of the metal sacrificial part having a predetermined uneven shape on the surface, it is possible to form a spaced-apart portion associated with at least the uneven shape corresponding to the uneven shape on the substrate side.

一方、基板上の犠牲層形成領域が平坦である場合、本方法によると、まず、めっき法により、第1の金属犠牲層を一様の厚さの膜体として形成することが可能である。次に、当該第1の金属犠牲層の上位に第2の金属犠牲層を所定のパターンで形成すると、第1および第2の金属犠牲層からなる金属犠牲部の表面は、所定の凹凸形状を有することとなる。このようにして、本方法によると、基板上の犠牲層形成領域が平坦である場合において、金属犠牲部の表面に所定の凹凸形状を形成することが可能である。表面に所定の凹凸形状を有する金属犠牲部の上には、当該凹凸形状に対応する凹凸形状を少なくとも基板側に伴う離隔対向部位を形成することができる。   On the other hand, when the sacrificial layer forming region on the substrate is flat, according to this method, first, the first metal sacrificial layer can be formed as a film body having a uniform thickness by plating. Next, when a second metal sacrificial layer is formed in a predetermined pattern above the first metal sacrificial layer, the surface of the metal sacrificial portion made of the first and second metal sacrificial layers has a predetermined uneven shape. Will have. Thus, according to this method, when the sacrificial layer forming region on the substrate is flat, it is possible to form a predetermined uneven shape on the surface of the metal sacrificial portion. On the surface of the metal sacrificial part having a predetermined uneven shape on the surface, it is possible to form a spaced-apart portion associated with at least the uneven shape corresponding to the uneven shape on the substrate side.

また、本方法において形成される金属犠牲層は、材料成長速度の速いめっき法によって形成されるものである。そのため、本方法における金属犠牲層ないし金属犠牲部については、厚膜化を図りやすい。   Further, the metal sacrificial layer formed in this method is formed by a plating method having a high material growth rate. Therefore, it is easy to increase the thickness of the metal sacrificial layer or metal sacrificial portion in this method.

加えて、本方法によって形成される金属犠牲層ないし金属犠牲部は金属よりなるため、充分に堅い。そのため、金属犠牲部上に積層形成される離隔対向部位が不当に変形することは抑制される。   In addition, the metal sacrificial layer or metal sacrificial portion formed by the present method is sufficiently hard because it is made of metal. For this reason, it is possible to prevent the distantly facing portion that is laminated on the metal sacrificial portion from being unduly deformed.

以上のように、本発明の第1の側面に係る方法は、基板上の犠牲層形成領域の凹凸態様に拘らず、基板から離隔して空隙を介して基板に対向する離隔対向部位を所定の形状で形成するのに適するのである。   As described above, the method according to the first aspect of the present invention provides a predetermined distance-opposed portion that is spaced apart from the substrate and faces the substrate through the gap regardless of the unevenness of the sacrificial layer forming region on the substrate. It is suitable for forming in shape.

本発明の第2の側面により提供されるマイクロ構造体製造方法は、複数の金属犠牲層からなる積層構造を有する金属犠牲部をめっき法により基板上に形成する工程と、金属犠牲部上に広がって基板から離隔する部位を有し且つ基板に支持される構造部を形成する工程と、金属犠牲部を除去する除去工程とを含む。   The microstructure manufacturing method provided by the second aspect of the present invention includes a step of forming a metal sacrificial portion having a laminated structure composed of a plurality of metal sacrificial layers on a substrate by a plating method, and spreading on the metal sacrificial portion. A step of forming a structure portion having a portion separated from the substrate and supported by the substrate, and a removal step of removing the metal sacrificial portion.

基板上の犠牲層形成領域に例えば配線パターンが設けられているために凹凸が存在する場合、本方法によると、まず、めっき法により、当該凹凸形状の凹部を充填するように一段目の金属犠牲層を形成することが可能である。このような金属犠牲層の形成により、二段目の金属犠牲層の下地面が平坦化されることとなる。そして、一段目金属犠牲層の上位に所定数の金属犠牲層を各々一様の厚さの膜体として形成すると、最上段の金属犠牲層の成長端側表面は平坦となる。一様の厚さの膜体として最上段の金属犠牲層を形成するのに代えて、最上段の金属犠牲層を所定のパターンで形成すると、当該複数の金属犠牲層からなる金属犠牲部の表面は、所定の凹凸形状を有することとなる。このようにして、本方法によると、基板上の犠牲層形成領域に例えば配線パターンが設けられているために凹凸が存在する場合において、金属犠牲部の表面を平坦とすることも可能であり、また、金属犠牲部の表面に所定の凹凸形状を形成することも可能である。表面が平坦な金属犠牲部の上には、平坦な離隔対向部位を形成することができる。表面に所定の凹凸形状を有する金属犠牲部の上には、当該凹凸形状に対応する凹凸形状を少なくとも基板側に伴う離隔対向部位を形成することができる。   In the case where there are irregularities because, for example, a wiring pattern is provided in the sacrificial layer formation region on the substrate, according to this method, first, the first-stage metal sacrifice is performed so as to fill the concave portions of the irregularities by plating. Layers can be formed. By forming such a metal sacrificial layer, the lower ground of the second-stage metal sacrificial layer is flattened. Then, when a predetermined number of metal sacrificial layers are formed as film bodies of uniform thickness above the first metal sacrificial layer, the growth end side surface of the uppermost metal sacrificial layer becomes flat. When the uppermost metal sacrificial layer is formed in a predetermined pattern instead of forming the uppermost metal sacrificial layer as a film body having a uniform thickness, the surface of the metal sacrificial portion composed of the plurality of metal sacrificial layers Will have a predetermined concavo-convex shape. In this way, according to the present method, the surface of the metal sacrificial part can be flattened when there is unevenness because, for example, a wiring pattern is provided in the sacrificial layer forming region on the substrate. It is also possible to form a predetermined uneven shape on the surface of the metal sacrificial part. On the metal sacrificial portion having a flat surface, a flat separation facing portion can be formed. On the surface of the metal sacrificial part having a predetermined uneven shape on the surface, it is possible to form a spaced-apart portion associated with at least the uneven shape corresponding to the uneven shape on the substrate side.

一方、基板上の犠牲層形成領域が平坦である場合、本方法によると、まず、めっき法により、一段目の金属犠牲層を一様の厚さの膜体として形成することが可能である。次に、当該一段目金属犠牲層の上位に所定数の金属犠牲層を各々一様の厚さの膜体として形成する。次に、最上段の金属犠牲層を所定のパターンで形成すると、当該複数の金属犠牲層からなる金属犠牲部の表面は、所定の凹凸形状を有することとなる。このようにして、本方法によると、基板上の犠牲層形成領域が平坦である場合において、金属犠牲部の表面に所定の凹凸形状を形成することが可能である。表面に所定の凹凸形状を有する金属犠牲部の上には、当該凹凸形状に対応する凹凸形状を少なくとも基板側に伴う離隔対向部位を形成することができる。   On the other hand, when the sacrificial layer formation region on the substrate is flat, according to the present method, the first-stage metal sacrificial layer can be formed as a film body having a uniform thickness by plating. Next, a predetermined number of metal sacrificial layers are formed as film bodies of uniform thickness above the first-stage metal sacrificial layer. Next, when the uppermost metal sacrificial layer is formed in a predetermined pattern, the surface of the metal sacrificial portion composed of the plurality of metal sacrificial layers has a predetermined uneven shape. Thus, according to this method, when the sacrificial layer forming region on the substrate is flat, it is possible to form a predetermined uneven shape on the surface of the metal sacrificial portion. On the surface of the metal sacrificial part having a predetermined uneven shape on the surface, it is possible to form a spaced-apart portion associated with at least the uneven shape corresponding to the uneven shape on the substrate side.

また、本方法において形成される金属犠牲層は、材料成長速度の速いめっき法によって形成されるものである。そのため、本方法における金属犠牲層ないし金属犠牲部については、厚膜化を図りやすい。   Further, the metal sacrificial layer formed in this method is formed by a plating method having a high material growth rate. Therefore, it is easy to increase the thickness of the metal sacrificial layer or metal sacrificial portion in this method.

加えて、本方法によって形成される金属犠牲層ないし金属犠牲部は金属よりなるため、充分に堅い。そのため、金属犠牲部上に積層形成される離隔対向部位が不当に変形することは抑制される。   In addition, the metal sacrificial layer or metal sacrificial portion formed by the present method is sufficiently hard because it is made of metal. For this reason, it is possible to prevent the distantly facing portion that is laminated on the metal sacrificial portion from being unduly deformed.

以上のように、本発明の第2の側面に係る方法は、基板上の犠牲層形成領域の凹凸態様に拘らず、基板から離隔して空隙を介して基板に対向する離隔対向部位を所定の形状で形成するのに適するのである。   As described above, the method according to the second aspect of the present invention provides a predetermined distance-opposed portion that is spaced apart from the substrate and faces the substrate through a gap regardless of the unevenness of the sacrificial layer forming region on the substrate. It is suitable for forming in shape.

本発明の第1および第2の側面において、好ましくは、金属犠牲層は、Cu、Ni、Al、Ti、Cr、Au、およびPtからなる群より選択される金属または当該金属を含む合金よりなる。   In the first and second aspects of the present invention, preferably, the metal sacrificial layer is made of a metal selected from the group consisting of Cu, Ni, Al, Ti, Cr, Au, and Pt, or an alloy containing the metal. .

好ましくは、めっき法は、電気めっき法および/または無電解めっき法である。電気めっき法ではCuまたはNiを堆積成長させるのが好ましい。無電解めっき法では、Cu、Ni、Ni−P、Ni−B、またはAuを堆積成長させるのが好ましい。   Preferably, the plating method is an electroplating method and / or an electroless plating method. In the electroplating method, Cu or Ni is preferably deposited and grown. In the electroless plating method, Cu, Ni, Ni—P, Ni—B, or Au is preferably deposited and grown.

金属犠牲層がCuまたはCu合金よりなる場合、除去工程では、アンモニア銅錯塩を含むエッチング液を金属犠牲層に作用させるのが好ましい。この場合、エッチング液は、アンモニア銅錯塩、塩化アンモニウム、およびアンモニアを含む水溶液であるのが好ましい。このようなエッチング液は、Cu犠牲層またはCu合金犠牲層に対するエッチング速度が高く、他材料に対する侵食性が低く、粘性が低いために基板と離隔対向部位との間への浸透性が高い、という特長がある。   When the metal sacrificial layer is made of Cu or a Cu alloy, it is preferable that an etching solution containing an ammonia copper complex salt acts on the metal sacrificial layer in the removing step. In this case, the etching solution is preferably an aqueous solution containing ammonia copper complex salt, ammonium chloride, and ammonia. Such an etchant has a high etching rate with respect to the Cu sacrificial layer or the Cu alloy sacrificial layer, low erosion with respect to other materials, and low viscosity, so that the permeability between the substrate and the remote facing portion is high. There are features.

図1から図3は、本発明の第1の実施形態に係るマイクロ構造体X1を表す。図1は、マイクロ構造体X1の平面図である。図2および図3は、図1の線II−IIおよび線III−IIIに沿った拡大断面図である。   1 to 3 show a microstructure X1 according to the first embodiment of the present invention. FIG. 1 is a plan view of the microstructure X1. 2 and 3 are enlarged sectional views taken along lines II-II and III-III in FIG.

マイクロ構造体X1は、可変フィルタ素子として構成されている。具体的には、マイクロ構造体X1は、基板10と、信号線11と、二本のグラウンド線12と、四本のシャントインダクタ13と、五つの可動キャパシタ電極14と、二つの駆動電極15と、二つの電極パッド16とを備え、特定の高周波数帯域にある電磁波ないし電気信号の通過を許容する、周波数可変の共振器フィルタとして構成されている。図4は、共振器フィルタたるマイクロ構造体X1のなす分布定数伝送線路を表す等価回路図である。   The microstructure X1 is configured as a variable filter element. Specifically, the microstructure X1 includes a substrate 10, a signal line 11, two ground lines 12, four shunt inductors 13, five movable capacitor electrodes 14, and two drive electrodes 15. , Two electrode pads 16 and configured as a frequency variable resonator filter that allows passage of electromagnetic waves or electrical signals in a specific high frequency band. FIG. 4 is an equivalent circuit diagram showing a distributed constant transmission line formed by the microstructure X1 as a resonator filter.

基板10は石英またはガラスよりなる。信号線11、グラウンド線12、シャントインダクタ13、可動キャパシタ電極14、駆動電極15、および電極パッド16は、基板10上に設けられている。   The substrate 10 is made of quartz or glass. The signal line 11, the ground line 12, the shunt inductor 13, the movable capacitor electrode 14, the drive electrode 15, and the electrode pad 16 are provided on the substrate 10.

信号線11は、その両端に端子部11a(入射端)および端子部11b(出射端)を有して当該端子部11a,11b間を電気信号が通過する導体パターンであり、高周波フィルタたる本素子においてインダクタ成分を含む。端子部11a,11bを介して、本素子は図外の回路ないし他の素子と接続されることとなる。このような信号線11は、インピーダンスが例えば50Ωの分布定数線路であり、例えばCu,Ag,Au,Al,W,Moなどの低抵抗金属よりなる。信号線11の厚さは例えば0.5〜20μmである。このような信号線11上には、図2および図3に示すように、誘電体ドット17が設けられている。誘電体ドット17は、例えばAl23,SiO2,SixNy,SiOCなどの誘電体材料よりなり、信号線11と可動キャパシタ電極14とが短絡することを防止するのに資するとともに、信号線11および可動キャパシタ電極14により構成されるキャパシタの静電容量を増大するのに資する。当該静電容量の増大は、本素子について広い周波数可変域を確保するうえで好ましい。 The signal line 11 has a terminal portion 11a (incident end) and a terminal portion 11b (exit end) at both ends thereof, and is a conductor pattern through which an electric signal passes between the terminal portions 11a and 11b. Includes an inductor component. This element is connected to a circuit other than the figure or another element via the terminal portions 11a and 11b. Such a signal line 11 is a distributed constant line having an impedance of 50Ω, for example, and is made of a low resistance metal such as Cu, Ag, Au, Al, W, or Mo. The thickness of the signal line 11 is, for example, 0.5 to 20 μm. Dielectric dots 17 are provided on such signal lines 11 as shown in FIGS. The dielectric dots 17 are made of a dielectric material such as Al 2 O 3 , SiO 2 , SixNy, or SiOC, for example, and contribute to preventing the signal line 11 and the movable capacitor electrode 14 from being short-circuited. And it contributes to increasing the capacitance of the capacitor constituted by the movable capacitor electrode 14. The increase in the capacitance is preferable for securing a wide frequency variable range for the element.

各グラウンド線12は、信号線11に沿って延び且つグラウンド接続されている導体パターンである。このようなグラウンド線12は、信号線11と協働して、容量固定キャパシタを構成する。また、信号線11および各グラウンド線12は、シャントインダクタ13を介して接続されている。グラウンド線12およびシャントインダクタ13は、例えばAu,Cu,Al,Agなどの低抵抗金属よりなる。グラウンド線12およびシャントインダクタ13の厚さは例えば0.5〜20μmである。   Each ground line 12 is a conductor pattern extending along the signal line 11 and connected to the ground. Such a ground line 12 forms a fixed capacitor in cooperation with the signal line 11. The signal line 11 and each ground line 12 are connected via a shunt inductor 13. The ground line 12 and the shunt inductor 13 are made of a low resistance metal such as Au, Cu, Al, or Ag. The thickness of the ground line 12 and the shunt inductor 13 is, for example, 0.5 to 20 μm.

各可動キャパシタ電極14は、図2に示すように、グラウンド線12間を架橋する(従ってグラウンド接続されている)。可動キャパシタ電極14は、グラウンド線12間において、基板10から離隔して空隙を介して基板10に対向する離隔対向部位14Aを有し、且つ、離隔対向部位14Aの一部として信号線11に対向する厚肉部14aを有する。このような可動キャパシタ電極14の両端部の、グラウンド線12に対する充分な接合を確保するため、アンカー部18が設けられている。具体的には、可動キャパシタ電極14の各端部は、図外で部分的にグラウンド線12に対して接合しているアンカー部18とグラウンド線12とに挟まれている。このような可動キャパシタ電極14は、例えばAu,Cu,Alなどの低抵抗金属よりなり、上述の信号線11と協働して容量可変キャパシタを構成する。上述の信号線11と可動キャパシタ電極14の間のギャップG1は、例えば0.1〜10μmである。   As shown in FIG. 2, each movable capacitor electrode 14 bridges between the ground lines 12 (and is therefore grounded). The movable capacitor electrode 14 has a separation facing portion 14A that is separated from the substrate 10 and faces the substrate 10 through a gap between the ground lines 12, and faces the signal line 11 as a part of the separation facing portion 14A. It has a thick portion 14a. In order to ensure sufficient joining of the both ends of the movable capacitor electrode 14 to the ground line 12, anchor portions 18 are provided. Specifically, each end of the movable capacitor electrode 14 is sandwiched between the anchor portion 18 and the ground line 12 that are partially joined to the ground line 12 outside the figure. Such a movable capacitor electrode 14 is made of a low-resistance metal such as Au, Cu, or Al, for example, and constitutes a variable capacitance capacitor in cooperation with the signal line 11 described above. The gap G1 between the signal line 11 and the movable capacitor electrode 14 is, for example, 0.1 to 10 μm.

各駆動電極15は、可動キャパシタ電極14との間に静電引力を発生させて可動キャパシタ電極14を変位させるためのものであり、信号線11およびグラウンド線12の間に配されて可動キャパシタ電極14の一部に対向する。駆動電極15は、所定の金属薄膜(高周波信号の漏れ防止の観点から比較的高抵抗のSiCr薄膜が望ましい)よりなる。上述の可動キャパシタ電極14と駆動電極15との間においていわゆるプルイン現象が生ずるのを回避すべく、可動キャパシタ電極14と駆動電極15の間のギャップG2は、上述のギャップG1の3倍以上に設定される。   Each drive electrode 15 is for generating an electrostatic attractive force between the movable capacitor electrode 14 and displacing the movable capacitor electrode 14. The drive electrode 15 is disposed between the signal line 11 and the ground line 12 to be movable capacitor electrode. 14 is opposed to a part. The drive electrode 15 is made of a predetermined metal thin film (a relatively high resistance SiCr thin film is desirable from the viewpoint of preventing leakage of high-frequency signals). In order to avoid a so-called pull-in phenomenon between the movable capacitor electrode 14 and the drive electrode 15, the gap G2 between the movable capacitor electrode 14 and the drive electrode 15 is set to be three times or more the gap G1. Is done.

各電極パッド16は、駆動電圧印加用の端子であり、グラウンド線12とは空隙を介して分離されている。電極パッド16および駆動電極15は、図2に示すように基板10およびグラウンド線12の間を通過する配線19よって接続されている。配線19とグラウンド線12は、これらの間に介在する絶縁膜20によって電気的に分離されている。絶縁膜20は例えばSiO2よりなる。 Each electrode pad 16 is a terminal for applying a driving voltage, and is separated from the ground line 12 through a gap. As shown in FIG. 2, the electrode pad 16 and the drive electrode 15 are connected by a wiring 19 that passes between the substrate 10 and the ground line 12. The wiring 19 and the ground line 12 are electrically separated by an insulating film 20 interposed therebetween. The insulating film 20 is made of, for example, SiO 2 .

以上のような構造を有するマイクロ構造体X1のなす可変キャパシタ素子は、図4に示すような、K01インバータと、K12インバータと、これらの間に配された共振回路部Rとからなる等価回路図で表すことができる。K01インバータは、端子部11a(入射端)側にて信号線11に接続する一対のシャントインダクタ13により構成される。K12インバータは、端子部11b(出射端)側にて信号線11に接続する一対のシャントインダクタ13により構成される。共振回路部Rは、インダクタL(共振回路部R全体におけるインダクタ成分)および容量可変のキャパシタC(共振回路部R全体におけるキャパシタ成分)を含み、主に、基板10と、信号線11と、グラウンド線12とから構成される。キャパシタCは、基板10上に形成された信号線11およびグラウンド線12により構成される上述の容量固定キャパシタと、信号線11(不動キャパシタ電極)および可動キャパシタ電極14により構成される上述の容量可変キャパシタとからなる。 Or eggplant variable capacitor element of microstructure X1 having a structure as an equivalent made of, as shown in FIG. 4, and K 01 inverter, a K 12 inverter, a resonance circuit portion R disposed therebetween It can be represented by a circuit diagram. The K 01 inverter is composed of a pair of shunt inductors 13 connected to the signal line 11 on the terminal portion 11a (incident end) side. K 12 inverter is comprised of a pair of shunt inductors 13, which are connected to the signal line 11 at the terminal portion 11b (outgoing end) side. The resonance circuit unit R includes an inductor L (inductor component in the entire resonance circuit unit R) and a variable capacitance capacitor C (capacitor component in the entire resonance circuit unit R), and mainly includes the substrate 10, the signal line 11, and the ground. Line 12. The capacitor C includes the above-described capacitance fixed capacitor configured by the signal line 11 and the ground line 12 formed on the substrate 10, and the above-described variable capacitance configured by the signal line 11 (non-moving capacitor electrode) and the movable capacitor electrode 14. It consists of a capacitor.

このような可変キャパシタ素子たるマイクロ構造体X1において、図1に示す空間的長さLは、図4に示す共振回路部Rの伝送路長(即ち、両インバータ間の伝送路長)が例えばλ/2(λ:抽出目的の特定高周波の、分布定数線路における波長)の整数倍となるように、設定されている。このような構成において、可変キャパシタ素子たるマイクロ構造体X1では、例えば端子部11aから入力された混合電気信号がフィルタリングされ、特定高周波数帯域の電気信号が抽出されて端子部11bから出力される。   In the microstructure X1 as such a variable capacitor element, the spatial length L shown in FIG. 1 is such that the transmission path length of the resonance circuit section R shown in FIG. 4 (that is, the transmission path length between the two inverters) is, for example, λ. / 2 (λ: a specific high-frequency for extraction purpose, a wavelength in the distributed constant line) is set to be an integral multiple. In such a configuration, in the microstructure X1 which is a variable capacitor element, for example, the mixed electric signal input from the terminal unit 11a is filtered, and an electric signal in a specific high frequency band is extracted and output from the terminal unit 11b.

また、図4の等価回路図においては、共振回路部RがK01インバータおよびK12インバータの間に配されているところ、このような構成によると、入射端(K01インバータ側端子)から電磁波ないし高周波電気信号を反射なく共振回路部Rに入射させ、また、出射端(K12インバータ側端子)へと伝搬する電磁波を当該出射端から反射なく出射させることができる。K01インバータは特性インピーダンスK01を有し、K12インバータは特性インピーダンスK12を有し、各々、所定周波数帯域において長さλ/4の分布定数線路として機能するものである。 In the equivalent circuit diagram of FIG. 4, the resonance circuit R is arranged between the K 01 inverter and the K 12 inverter. According to such a configuration, the electromagnetic wave is transmitted from the incident end (K 01 inverter side terminal). or a high-frequency electrical signal to be incident on the reflection without resonance circuit portion R, also, the electromagnetic wave propagating to the exit end (K 12 inverter side terminal) can be emitted without reflection from the exit end. The K 01 inverter has a characteristic impedance K 01 and the K 12 inverter has a characteristic impedance K 12 , each of which functions as a distributed constant line having a length λ / 4 in a predetermined frequency band.

可変キャパシタ素子たるマイクロ構造体X1においては、駆動電極15と可動キャパシタ電極14の間に所定電圧(駆動電圧)を印加することによって、図4に示すキャパシタCの静電容量を変化させることができる。駆動電極15への電位の付与は、電極パッド16および配線19を介して実現することができる。駆動電極15と可動キャパシタ電極14の間に駆動電圧を印加すると、両電極間に所定の静電引力が発生し、可動キャパシタ電極14が駆動電極15側へ所定量引き込まれ、その結果、信号線11と可動キャパシタ電極14の間のギャップG1が小さくなる。ギャップG1が小さくなると、キャパシタCの静電容量が増大し、可変キャパシタ素子たるマイクロ構造体X1の全体の伝送路長が等価的ないし実質的に増大し、通過が許容される周波数帯域が低周波側へシフトする。このような可変キャパシタ素子(マイクロ構造体X1)では、駆動電圧のオン・オフにより、図4に示すキャパシタCの容量を有意に切り替えて、高周波領域における通過周波数帯域を適宜にスイッチング(例えば18GHzと22GHzの間のスイッチング)することが可能である。また、駆動電圧をアナログ的に制御することで、通過周波数帯域を連続的に変化させることも可能である。   In the microstructure X1 which is a variable capacitor element, the capacitance of the capacitor C shown in FIG. 4 can be changed by applying a predetermined voltage (drive voltage) between the drive electrode 15 and the movable capacitor electrode 14. . Application of a potential to the drive electrode 15 can be realized via the electrode pad 16 and the wiring 19. When a drive voltage is applied between the drive electrode 15 and the movable capacitor electrode 14, a predetermined electrostatic attractive force is generated between the two electrodes, and the movable capacitor electrode 14 is pulled into the drive electrode 15 side. As a result, the signal line 11 and the movable capacitor electrode 14 have a small gap G1. When the gap G1 is reduced, the capacitance of the capacitor C is increased, the entire transmission path length of the microstructure X1 that is a variable capacitor element is equivalently or substantially increased, and a frequency band that is allowed to pass is low frequency. Shift to the side. In such a variable capacitor element (micro structure X1), the capacitance of the capacitor C shown in FIG. 4 is significantly switched by turning on / off the driving voltage, and the passing frequency band in the high frequency region is appropriately switched (for example, 18 GHz). Switching between 22 GHz). Further, the pass frequency band can be continuously changed by controlling the drive voltage in an analog manner.

図5から図9は、マイクロ構造体X1の製造方法を表す。図5から図9においては、マイクロ構造体X1の製造過程を断面の変化で表す。当該断面は、加工が施されるウエハにおける単一のマイクロ構造体形成区画の断面(図1の線V−Vに沿った断面)を含む。   5 to 9 show a manufacturing method of the microstructure X1. 5 to 9, the manufacturing process of the microstructure X1 is represented by a change in cross section. The cross section includes a cross section (a cross section taken along line V-V in FIG. 1) of a single microstructure forming section in the wafer to be processed.

マイクロ構造体X1の製造においては、まず、図5(a)に示すように、上述の駆動電極15をウエハ10’上に形成する。これとともに、本工程では、上述の配線19をウエハ10’上に形成する。例えば、スパッタリング法によって所定の金属材料をウエハ10’上に成膜した後、所定のウェットエッチングまたはドライエッチングにより当該金属膜をパターニングすることによって、駆動電極15および配線19を形成することができる。本工程の後、上述の配線19上に絶縁膜20をパターン形成する。例えば、CVD法によって少なくとも配線19を覆うようにして所定の絶縁材料をウエハ10’上に成膜した後、当該絶縁材膜をパターニングすることによって、配線19を形成することができる。絶縁膜20は、駆動電極15を覆うように形成してもよい。   In the manufacture of the microstructure X1, first, as shown in FIG. 5A, the above-described drive electrode 15 is formed on the wafer 10 '. At the same time, in this step, the above-described wiring 19 is formed on the wafer 10 '. For example, the drive electrode 15 and the wiring 19 can be formed by forming a predetermined metal material on the wafer 10 ′ by sputtering and then patterning the metal film by predetermined wet etching or dry etching. After this step, the insulating film 20 is patterned on the wiring 19 described above. For example, after a predetermined insulating material is formed on the wafer 10 ′ so as to cover at least the wiring 19 by the CVD method, the wiring 19 can be formed by patterning the insulating material film. The insulating film 20 may be formed so as to cover the drive electrode 15.

次に、図5(b)に示すように、上述の信号線11およびグラウンド線12をウエハ10’上に形成する。例えば、信号線11およびグラウンド線12に対応する開口部を有するレジストパターンをウエハ10’上にパターン形成した後、めっき法(無電解めっき又は電気めっき)により当該開口部内に所定の金属材料を堆積成長させることによって、信号線11およびグラウンド線12を形成することができる。   Next, as shown in FIG. 5B, the signal line 11 and the ground line 12 are formed on the wafer 10 '. For example, after a resist pattern having openings corresponding to the signal lines 11 and the ground lines 12 is formed on the wafer 10 ′, a predetermined metal material is deposited in the openings by a plating method (electroless plating or electroplating). By growing, the signal line 11 and the ground line 12 can be formed.

次に、図5(c)に示すように、上述の誘電体ドット17を信号線11上に形成する。例えば、ウエハ10’上において信号線11、グラウンド線12、および駆動電極15を覆うようにして誘電体膜を形成した後、当該誘電体膜をパターンニングすることによって、誘電体ドット17を形成することができる。   Next, as shown in FIG. 5C, the above-described dielectric dots 17 are formed on the signal lines 11. For example, a dielectric film is formed on the wafer 10 ′ so as to cover the signal line 11, the ground line 12, and the drive electrode 15, and then the dielectric film 17 is patterned to form the dielectric dots 17. be able to.

次に、図6(a)に示すように、ウエハ10’上の全面にわたってシード層31を形成する。シード層31は、めっき法において金属材料が堆積成長するための基端となるものであって、例えば、Cr層およびその上のCu層からなる。   Next, as shown in FIG. 6A, a seed layer 31 is formed over the entire surface of the wafer 10 '. The seed layer 31 serves as a base end for depositing and growing a metal material in the plating method, and includes, for example, a Cr layer and a Cu layer thereon.

次に、図6(b)に示すようにレジストパターン32を形成する。レジストパターン32は、一段目金属犠牲層形成用の開口部32aを有する。具体的には、レジストパターン32は、上述の複数の可動キャパシタ電極14を形成する領域に対応する位置に開口部32aを有する。レジストパターン32の形成においては、ウエハ10’上にフォトレジストをスピンコーティングにより成膜し、当該フォトレジスト膜を所定温度でベーキングし、所定のマスクを利用して当該フォトレジストに対して露光を施し、所定の現像液を使用して当該フォトレジストを現像する(後出のレジストパターンも、このようなスピンコーティング、ベーキング、露光、および現像を経て形成される)。   Next, a resist pattern 32 is formed as shown in FIG. The resist pattern 32 has an opening 32a for forming a first-stage metal sacrificial layer. Specifically, the resist pattern 32 has an opening 32a at a position corresponding to the region where the plurality of movable capacitor electrodes 14 are formed. In forming the resist pattern 32, a photoresist is formed on the wafer 10 ′ by spin coating, the photoresist film is baked at a predetermined temperature, and the photoresist is exposed using a predetermined mask. The photoresist is developed using a predetermined developer (the resist pattern described later is also formed through such spin coating, baking, exposure, and development).

次に、図6(c)に示すように金属犠牲層33を形成する。具体的には、レジストパターン32の開口部32a内にめっき法により金属材料を堆積成長させることによって、金属犠牲層33を形成することができる。めっき法としては、電気めっき法または無電解めっき法を採用する。或は、途中まで電気めっき法を採用して途中から無電解めっき法を採用してもよいし、途中まで無電解めっき法を採用して途中から電気めっき法を採用してもよい。金属犠牲層33は、例えば、Cu、Ni、Al、Ti、Cr、Au、およびPtからなる群より選択される金属または当該金属を含む合金よりなる。電気めっき法を採用する場合、堆積成長させる金属材料はCuまたはNiであるのが好ましい。無電解めっき法を採用する場合、堆積成長させる金属材料は、Cu、Ni、Ni−P、Ni−B、またはAuであるのが好ましい。本工程で形成される金属犠牲層33の厚さは、例えば、信号線11の厚さと同じであるのが好ましい。   Next, as shown in FIG. 6C, a metal sacrificial layer 33 is formed. Specifically, the metal sacrificial layer 33 can be formed by depositing and growing a metal material in the openings 32a of the resist pattern 32 by plating. As the plating method, an electroplating method or an electroless plating method is adopted. Alternatively, the electroplating method may be adopted halfway and the electroless plating method may be adopted halfway, or the electroless plating method may be adopted halfway and the electroplating method may be adopted halfway. The metal sacrificial layer 33 is made of, for example, a metal selected from the group consisting of Cu, Ni, Al, Ti, Cr, Au, and Pt or an alloy containing the metal. When the electroplating method is adopted, the metal material to be deposited and grown is preferably Cu or Ni. When the electroless plating method is adopted, the metal material to be deposited and grown is preferably Cu, Ni, Ni—P, Ni—B, or Au. The thickness of the metal sacrificial layer 33 formed in this step is preferably the same as the thickness of the signal line 11, for example.

次に、図7(a)に示すようにレジストパターン32を除去する。所定の剥離液を作用させることによってレジストパターン32を除去することができる。   Next, the resist pattern 32 is removed as shown in FIG. The resist pattern 32 can be removed by applying a predetermined stripping solution.

次に、図7(b)に示すようにレジストパターン34を形成する。レジストパターン34は、二段目金属犠牲層形成用の開口部34aを有する。   Next, as shown in FIG. 7B, a resist pattern 34 is formed. The resist pattern 34 has an opening 34a for forming a second-stage metal sacrificial layer.

次に、図7(c)に示すように金属犠牲層35を形成する。具体的には、レジストパターン34の開口部34a内にめっき法により金属材料を堆積成長させることによって、金属犠牲層35を形成することができる。めっき法としては、電気めっき法または無電解めっき法を採用する。或は、途中まで電気めっき法を採用して途中から無電解めっき法を採用してもよいし、途中まで無電解めっき法を採用して途中から電気めっき法を採用してもよい。金属犠牲層35は、例えば、Cu、Ni、Al、Ti、Cr、Au、およびPtからなる群より選択される金属または当該金属を含む合金よりなる。電気めっき法を採用する場合、堆積成長させる金属材料はCuまたはNiであるのが好ましい。無電解めっき法を採用する場合、堆積成長させる金属材料は、Cu、Ni、Ni−P、Ni−B、またはAuであるのが好ましい。本工程で形成される金属犠牲層35の厚さによって、信号線11と上述の可動キャパシタ電極14との間のギャップG1が規定される。また、金属犠牲層33,35の総厚さによって、駆動電極15と可動キャパシタ電極14との間のギャップG2が規定される。   Next, a metal sacrificial layer 35 is formed as shown in FIG. Specifically, the metal sacrificial layer 35 can be formed by depositing and growing a metal material in the opening 34a of the resist pattern 34 by plating. As the plating method, an electroplating method or an electroless plating method is adopted. Alternatively, the electroplating method may be adopted halfway and the electroless plating method may be adopted halfway, or the electroless plating method may be adopted halfway and the electroplating method may be adopted halfway. The metal sacrificial layer 35 is made of, for example, a metal selected from the group consisting of Cu, Ni, Al, Ti, Cr, Au, and Pt or an alloy containing the metal. When the electroplating method is adopted, the metal material to be deposited and grown is preferably Cu or Ni. When the electroless plating method is adopted, the metal material to be deposited and grown is preferably Cu, Ni, Ni—P, Ni—B, or Au. The gap G1 between the signal line 11 and the movable capacitor electrode 14 is defined by the thickness of the metal sacrificial layer 35 formed in this step. Further, the gap G <b> 2 between the drive electrode 15 and the movable capacitor electrode 14 is defined by the total thickness of the metal sacrificial layers 33 and 35.

次に、図8(a)に示すようにレジストパターン34を除去する。本図以降の工程図では、図面の簡潔化の観点から、シード層31を省略する。また、本工程では、シード層31において外部に露出している箇所を除去してもよい。シード層31の除去手法としては、イオンミリング法を採用することができる。   Next, as shown in FIG. 8A, the resist pattern 34 is removed. In the process drawings after this figure, the seed layer 31 is omitted from the viewpoint of simplifying the drawing. Further, in this step, portions exposed to the outside in the seed layer 31 may be removed. As a method for removing the seed layer 31, an ion milling method can be employed.

次に、図8(b)に示すように、金属犠牲層35およびグラウンド線12を覆うようにしてウエハ10’上に例えばスパッタリング法によってシートバネ層14’を形成する。   Next, as shown in FIG. 8B, a sheet spring layer 14 ′ is formed on the wafer 10 ′ by, for example, sputtering so as to cover the metal sacrificial layer 35 and the ground line 12.

次に、図8(c)に示すようにレジストパターン36を形成する。レジストパターン36は、厚肉部14a形成用の開口部36aおよびアンカー部18形成用の開口部36bを有する。   Next, as shown in FIG. 8C, a resist pattern 36 is formed. The resist pattern 36 has an opening 36 a for forming the thick portion 14 a and an opening 36 b for forming the anchor portion 18.

次に、図9(a)に示すように厚肉部14aおよびアンカー部18を形成する。レジストパターン36の開口部36a,36b内にめっき法により金属材料を堆積成長させることによって、厚肉部14aおよびアンカー部18を形成することができる。本工程では、シートバネ層14’をめっき法用のシード層として利用することが可能である。   Next, as shown in FIG. 9A, the thick portion 14a and the anchor portion 18 are formed. By depositing and growing a metal material in the openings 36a and 36b of the resist pattern 36 by plating, the thick portion 14a and the anchor portion 18 can be formed. In this step, the seat spring layer 14 'can be used as a seed layer for plating.

次に、図9(b)に示すように、レジストパターン36を除去した後、可動キャパシタ電極14の上述の離隔対向部位14Aをシートバネ層14’からパターン形成する。離隔対向部位14Aのパターン形成においては、シートバネ層14’上に所定のレジストパターンを形成した後、例えばイオンミリング法によってシートバネ層14’を所定の形状にパターニングする。   Next, as shown in FIG. 9B, after the resist pattern 36 is removed, the above-described spaced facing portion 14A of the movable capacitor electrode 14 is patterned from the seat spring layer 14 '. In the pattern formation of the separation facing portion 14A, after a predetermined resist pattern is formed on the seat spring layer 14 ', the seat spring layer 14' is patterned into a predetermined shape by, for example, ion milling.

次に、図9(c)に示すように金属犠牲層33,35を除去する。具体的には、金属犠牲層33,35を構成する金属材料種に応じた所定のエッチング液を作用させるウェットエッチングを行う。金属犠牲層33,35がCuまたはCu合金よりなる場合、エッチング液は、アンモニア銅錯塩、塩化アンモニウム、およびアンモニアを含む水溶液であるのが好ましい。金属犠牲層33,35がNiまたはNi合金よりなる場合、エッチング液としては、塩化鉄(III)水溶液を使用することができる。金属犠牲層33,35がAuまたはAu合金よりなる場合、エッチング液としては、ヨウ化アンモニウム、ヨウ素、およびメタノールを含む水溶液を使用することができる。   Next, as shown in FIG. 9C, the metal sacrificial layers 33 and 35 are removed. Specifically, wet etching is performed by applying a predetermined etching solution corresponding to the metal material type constituting the metal sacrificial layers 33 and 35. When the metal sacrificial layers 33 and 35 are made of Cu or a Cu alloy, the etching solution is preferably an aqueous solution containing an ammonia copper complex salt, ammonium chloride, and ammonia. When the metal sacrificial layers 33 and 35 are made of Ni or Ni alloy, an aqueous solution of iron (III) chloride can be used as the etching solution. When the metal sacrificial layers 33 and 35 are made of Au or an Au alloy, an aqueous solution containing ammonium iodide, iodine, and methanol can be used as the etching solution.

この後、ウエハ10’を切断して個片を得る。以上のようにして、図1に示すマイクロ構造体X1を製造することができる。本方法によると、多数のマイクロ構造体形成区画を有するウエハ10’を用いることによって、マイクロ構造体X1を適切に大量生産することができる。   Thereafter, the wafer 10 'is cut to obtain individual pieces. As described above, the microstructure X1 shown in FIG. 1 can be manufactured. According to this method, the microstructure X1 can be appropriately mass-produced by using the wafer 10 'having a large number of microstructure forming sections.

本方法においては、金属犠牲層33,35が形成されるより前に、ウエハ10’上ないし基板10上の犠牲層形成領域に信号線11が設けられ、そのために犠牲層形成領域に凹凸が存在する。しかしながら、本方法によると、まず、図6(c)に示すように、めっき法により、当該凹凸形状の凹部を充填するように金属犠牲層33を形成することが可能である。このような金属犠牲層33の形成により、金属犠牲層35の下地面が平坦化されることとなる。そして、図7(c)に示すように、金属犠牲層33の上位に金属犠牲層35を一様の厚さの膜体として形成することにより、金属犠牲層35の成長端側表面は平坦となる。このようにして、本方法によると、基板10上の犠牲層形成領域に凹凸が存在する場合においても、金属犠牲部(金属犠牲層33,35)の表面を平坦とすることが可能である(本実施形態では二層構造の金属犠牲部が採用されるが、本発明では三層以上の多層構造を有する金属犠牲部を採用してもよい)。したがって、本方法によると、表面が平坦な金属犠牲部の上において、少なくとも基板10側が平坦な離隔対向部位14Aを形成することができる。   In this method, before the metal sacrificial layers 33 and 35 are formed, the signal line 11 is provided on the sacrificial layer forming region on the wafer 10 ′ or the substrate 10, and therefore there are irregularities in the sacrificial layer forming region. To do. However, according to this method, first, as shown in FIG. 6C, it is possible to form the metal sacrificial layer 33 so as to fill the concave and convex portions by plating. By forming such a metal sacrificial layer 33, the lower ground of the metal sacrificial layer 35 is flattened. Then, as shown in FIG. 7C, by forming the metal sacrificial layer 35 as a film body having a uniform thickness above the metal sacrificial layer 33, the surface on the growth end side of the metal sacrificial layer 35 is flat. Become. Thus, according to the present method, even when the sacrificial layer forming region on the substrate 10 has irregularities, the surface of the metal sacrificial portion (metal sacrificial layers 33 and 35) can be flattened ( In this embodiment, a metal sacrificial part having a two-layer structure is adopted, but in the present invention, a metal sacrificial part having a multilayer structure of three or more layers may be adopted. Therefore, according to the present method, it is possible to form the separation facing portion 14A having a flat surface at least on the substrate 10 side on the metal sacrifice portion having a flat surface.

また、本方法において形成される金属犠牲層33,35は、材料成長速度の速いめっき法によって形成されるものである。そのため、本方法における金属犠牲層33,35ないし金属犠牲部については、厚膜化を図りやすい。   Further, the metal sacrificial layers 33 and 35 formed in this method are formed by a plating method having a high material growth rate. Therefore, it is easy to increase the thickness of the metal sacrificial layers 33 and 35 or the metal sacrificial portion in this method.

加えて、本方法によって形成される金属犠牲層33,35ないし金属犠牲部は金属よりなるため、充分に堅い。そのため、金属犠牲部上に積層形成される離隔対向部位14Aが不当に変形することは抑制される。   In addition, the metal sacrificial layers 33 and 35 or the metal sacrificial portion formed by this method are made of metal and are sufficiently hard. For this reason, it is possible to prevent the separation facing part 14 </ b> A formed on the metal sacrificial part from being unduly deformed.

図10および図11は、本発明の第2の実施形態に係るマイクロ構造体X2を表す。図10は、マイクロ構造体X2の平面図である。図11は、図10の線XI−XIに沿った拡大断面図である。   10 and 11 show a microstructure X2 according to the second embodiment of the present invention. FIG. 10 is a plan view of the microstructure X2. 11 is an enlarged cross-sectional view taken along line XI-XI in FIG.

マイクロ構造体X2は、基板10と、信号線11と、二本のグラウンド線12と、四本のシャントインダクタ13と、五つの可動キャパシタ電極21と、二つの駆動電極15と、二つの電極パッド16とを備え、特定の高周波数帯域にある電磁波ないし電気信号の通過を許容する、周波数可変の共振器フィルタとして構成されている。マイクロ構造体X2は、可動キャパシタ電極14に代えて可動キャパシタ電極21を備える点において、第1の実施形態たる上述のマイクロ構造体X1と異なる。   The microstructure X2 includes a substrate 10, a signal line 11, two ground lines 12, four shunt inductors 13, five movable capacitor electrodes 21, two drive electrodes 15, and two electrode pads. 16 and is configured as a frequency variable resonator filter that allows passage of electromagnetic waves or electrical signals in a specific high frequency band. The microstructure X2 is different from the above-described microstructure X1 according to the first embodiment in that the movable capacitor electrode 21 is provided instead of the movable capacitor electrode 14.

可動キャパシタ電極21は、図11に示すように、グラウンド線12間を架橋し、グラウンド線12間において、基板10から離隔して空隙を介して基板10に対向する離隔対向部位21Aを有し、且つ、離隔対向部位21Aの一部として信号線11に対向する厚肉部21aを有する。離隔対向部位21Aは、図11に示すような凹凸形状21bを有する。凹凸形状21bにおける凹凸の程度や個数を変更することによって、可動キャパシタ電極21ないし離隔対向部位21Aの弾性を調整することが可能である。また、可動キャパシタ電極21の両端部は、グラウンド線12とアンカー部18に挟まれている。このような可動キャパシタ電極21は、例えばAu,Cu,Alなどの低抵抗金属よりなり、信号線11と協働して容量可変キャパシタを構成する。   As shown in FIG. 11, the movable capacitor electrode 21 bridges between the ground lines 12, and has a separation facing portion 21 </ b> A that is separated from the substrate 10 and faces the substrate 10 through a gap between the ground lines 12. And it has the thick part 21a which opposes the signal wire | line 11 as a part of 21 A of space | interval opposing parts. The separation facing portion 21A has an uneven shape 21b as shown in FIG. It is possible to adjust the elasticity of the movable capacitor electrode 21 or the separation facing portion 21A by changing the degree and number of the unevenness in the uneven shape 21b. Further, both end portions of the movable capacitor electrode 21 are sandwiched between the ground line 12 and the anchor portion 18. Such a movable capacitor electrode 21 is made of a low-resistance metal such as Au, Cu, or Al, and constitutes a variable capacitance capacitor in cooperation with the signal line 11.

以上のような構造を有するマイクロ構造体X2が構成する可変キャパシタ素子は、図4に示すような等価回路図で表すことができる。この等価回路図におけるキャパシタCは、基板10上に形成された信号線11およびグラウンド線12により構成される容量固定キャパシタと、信号線11(不動キャパシタ電極)および可動キャパシタ電極21により構成される上述の容量可変キャパシタとからなる。等価回路図の他の構成については、マイクロ構造体X1が構成する可変キャパシタ素子に関して上述したのと同様である。   The variable capacitor element formed by the microstructure X2 having the above structure can be represented by an equivalent circuit diagram as shown in FIG. The capacitor C in this equivalent circuit diagram is the above-described capacitor fixed capacitor formed by the signal line 11 and the ground line 12 formed on the substrate 10, the signal line 11 (non-moving capacitor electrode) and the movable capacitor electrode 21. The capacitance variable capacitor. Other configurations of the equivalent circuit diagram are the same as those described above with respect to the variable capacitor element formed by the microstructure X1.

可変キャパシタ素子たるマイクロ構造体X2においては、駆動電極15と可動キャパシタ電極21の間に所定電圧(駆動電圧)を印加することによって、図4に示すキャパシタCの静電容量を変化させることができる。駆動電極15への電位の付与は、電極パッド16および配線19を介して実現することができる。駆動電極15と可動キャパシタ電極21の間に駆動電圧を印加すると、両電極間に所定の静電引力が発生し、可動キャパシタ電極21が駆動電極15側へ所定量引き込まれ、その結果、信号線11と可動キャパシタ電極21の間のギャップG1が小さくなる。このギャップG1が小さくなると、キャパシタCの静電容量が増大し、可変キャパシタ素子たるマイクロ構造体X2の全体の伝送路長が等価的ないし実質的に増大し、通過が許容される周波数帯域が低周波側へシフトする。このような可変キャパシタ素子(マイクロ構造体X2)では、駆動電圧のオン・オフにより、図4に示すキャパシタCの容量を有意に切り替えて、高周波領域における通過周波数帯域を適宜にスイッチング(例えば18GHzと22GHzの間のスイッチング)することが可能である。また、駆動電圧をアナログ的に制御することで、通過周波数帯域を連続的に変化させることも可能である。   In the microstructure X2 that is a variable capacitor element, the capacitance of the capacitor C shown in FIG. 4 can be changed by applying a predetermined voltage (drive voltage) between the drive electrode 15 and the movable capacitor electrode 21. . Application of a potential to the drive electrode 15 can be realized via the electrode pad 16 and the wiring 19. When a drive voltage is applied between the drive electrode 15 and the movable capacitor electrode 21, a predetermined electrostatic attractive force is generated between the two electrodes, and the movable capacitor electrode 21 is drawn to the drive electrode 15 side. As a result, the signal line 11 and the movable capacitor electrode 21 are reduced in gap G1. When the gap G1 is reduced, the capacitance of the capacitor C is increased, the entire transmission path length of the microstructure X2 that is a variable capacitor element is equivalently or substantially increased, and the frequency band that is allowed to pass is reduced. Shift to the frequency side. In such a variable capacitor element (micro structure X2), the capacitance of the capacitor C shown in FIG. 4 is significantly switched by turning on and off the driving voltage, and the passing frequency band in the high frequency region is appropriately switched (for example, 18 GHz). Switching between 22 GHz). Further, the pass frequency band can be continuously changed by controlling the drive voltage in an analog manner.

図12から図14は、マイクロ構造体X2の製造方法における一部の工程を表す。図12から図14においては、マイクロ構造体X2の製造過程を断面の変化で表す。当該断面は、加工が施されるウエハにおける単一のマイクロ構造体形成区画の断面(図10の線XII−XIIに沿った断面)を含む。   12 to 14 show some steps in the manufacturing method of the microstructure X2. 12 to 14, the manufacturing process of the microstructure X2 is represented by a change in cross section. The cross section includes a cross section (a cross section taken along line XII-XII in FIG. 10) of a single microstructure forming section in the wafer to be processed.

マイクロ構造体X2の製造においては、まず、マイクロ構造体X1の製造に関して図5(a)から図7(c)までを参照して上述したのと同様に、ウエハ10’上において、駆動電極15および配線19を形成し、信号線11およびグラウンド線12を形成し、誘電体ドット17を形成し、シード層31を形成し、レジストパターン32を形成し、金属犠牲層33を形成し、レジストパターン32を除去し、レジストパターン34を形成し、金属犠牲層35を形成し、レジストパターン34を除去して、図12(a)に示すのと同様の状態に至る。   In the manufacture of the microstructure X2, first, as described above with reference to FIGS. 5A to 7C regarding the manufacture of the microstructure X1, the driving electrode 15 is formed on the wafer 10 ′. And wiring 19, signal line 11 and ground line 12, dielectric dot 17, seed layer 31, resist pattern 32, metal sacrificial layer 33, resist pattern 32 is removed, a resist pattern 34 is formed, a metal sacrificial layer 35 is formed, and the resist pattern 34 is removed, resulting in a state similar to that shown in FIG.

次に、図12(b)に示すように、所定の開口部37aを有するレジストパターン37を形成した後、図12(c)に示すように金属犠牲層38を形成する。具体的には、レジストパターン37の開口部37a内にめっき法により金属材料を堆積成長させることによって、金属犠牲層38を形成することができる。めっき法としては、電気めっき法または無電解めっき法を採用する。或は、途中まで電気めっき法を採用して途中から無電解めっき法を採用してもよいし、途中まで無電解めっき法を採用して途中から電気めっき法を採用してもよい。金属犠牲層37は、例えば、Cu、Ni、Al、Ti、Cr、Au、およびPtからなる群より選択される金属または当該金属を含む合金よりなる。電気めっき法を採用する場合、堆積成長させる金属材料はCuまたはNiであるのが好ましい。無電解めっき法を採用する場合、堆積成長させる金属材料は、Cu、Ni、Ni−P、Ni−B、またはAuであるのが好ましい。   Next, as shown in FIG. 12B, after forming a resist pattern 37 having a predetermined opening 37a, a metal sacrificial layer 38 is formed as shown in FIG. 12C. Specifically, the metal sacrificial layer 38 can be formed by depositing and growing a metal material in the opening 37a of the resist pattern 37 by plating. As the plating method, an electroplating method or an electroless plating method is adopted. Alternatively, the electroplating method may be adopted halfway and the electroless plating method may be adopted halfway, or the electroless plating method may be adopted halfway and the electroplating method may be adopted halfway. The metal sacrificial layer 37 is made of, for example, a metal selected from the group consisting of Cu, Ni, Al, Ti, Cr, Au, and Pt or an alloy containing the metal. When the electroplating method is adopted, the metal material to be deposited and grown is preferably Cu or Ni. When the electroless plating method is adopted, the metal material to be deposited and grown is preferably Cu, Ni, Ni—P, Ni—B, or Au.

次に、図13(a)に示すようにレジストパターン37を除去する。本図以降の工程図では、図面の簡潔化の観点から、シード層31を省略する。また、本工程では、シード層31において外部に露出している箇所を除去してもよい。   Next, the resist pattern 37 is removed as shown in FIG. In the process drawings after this figure, the seed layer 31 is omitted from the viewpoint of simplifying the drawing. Further, in this step, portions exposed to the outside in the seed layer 31 may be removed.

次に、図13(b)に示すように、例えばスパッタリング法により、金属犠牲層33,35,38およびグラウンド線12を覆うようにしてウエハ10’上に、凹凸形状21bを伴うシートバネ層21’を形成する。   Next, as shown in FIG. 13B, the sheet spring layer 21 ′ with the uneven shape 21b is formed on the wafer 10 ′ so as to cover the metal sacrificial layers 33, 35, and 38 and the ground line 12 by sputtering, for example. Form.

次に、図13(c)に示すようにレジストパターン39を形成する。レジストパターン39は、厚肉部21a形成用の開口部39aおよびアンカー部18形成用の開口部39bを有する。   Next, a resist pattern 39 is formed as shown in FIG. The resist pattern 39 has an opening 39a for forming the thick portion 21a and an opening 39b for forming the anchor portion 18.

次に、図14(a)に示すように厚肉部21aおよびアンカー部18を形成する。レジストパターン39の開口部39a,39b内にめっき法により金属材料を堆積成長させることによって、厚肉部21aおよびアンカー部18を形成することができる。本工程では、シートバネ層21’をめっき法用のシード層として利用することが可能である。   Next, as shown in FIG. 14A, the thick part 21a and the anchor part 18 are formed. By depositing and growing a metal material in the openings 39a and 39b of the resist pattern 39 by plating, the thick portion 21a and the anchor portion 18 can be formed. In this step, the seat spring layer 21 'can be used as a seed layer for plating.

次に、図14(b)に示すように、レジストパターン39を除去した後、可動キャパシタ電極21の上述の離隔対向部位21Aをシートバネ層21’からパターン形成する。離隔対向部位21Aのパターン形成においては、シートバネ層21’上に所定のレジストパターンを形成した後、例えばイオンミリング法によってシートバネ層21’を所定の形状にパターニングする。   Next, as shown in FIG. 14B, after the resist pattern 39 is removed, the above-described spaced facing portion 21A of the movable capacitor electrode 21 is patterned from the seat spring layer 21 '. In the pattern formation of the separation facing portion 21A, after a predetermined resist pattern is formed on the seat spring layer 21 ', the seat spring layer 21' is patterned into a predetermined shape by, for example, ion milling.

次に、図14(c)に示すように金属犠牲層33,35,38を除去する。具体的には、金属犠牲層33,35,38を構成する金属材料種に応じた所定のエッチング液を作用させるウェットエッチングを行う。金属犠牲層33,35,38がCuまたはCu合金よりなる場合、エッチング液は、アンモニア銅錯塩、塩化アンモニウム、およびアンモニアを含む水溶液であるのが好ましい。金属犠牲層33,35,38がNiまたはNi合金よりなる場合、エッチング液としては、塩化鉄(III)水溶液を使用することができる。金属犠牲層33,35,38がAuまたはAu合金よりなる場合、エッチング液としては、ヨウ化アンモニウム、ヨウ素、およびメタノールを含む水溶液を使用することができる。   Next, as shown in FIG. 14C, the metal sacrificial layers 33, 35, and 38 are removed. Specifically, wet etching is performed by applying a predetermined etching solution corresponding to the metal material type constituting the metal sacrificial layers 33, 35, and 38. When the metal sacrificial layers 33, 35, and 38 are made of Cu or a Cu alloy, the etching solution is preferably an aqueous solution containing an ammonia copper complex salt, ammonium chloride, and ammonia. When the metal sacrificial layers 33, 35, and 38 are made of Ni or a Ni alloy, an iron (III) chloride aqueous solution can be used as the etching solution. When the metal sacrificial layers 33, 35, and 38 are made of Au or an Au alloy, an aqueous solution containing ammonium iodide, iodine, and methanol can be used as the etchant.

この後、ウエハ10’を切断して個片を得る。以上のようにして、マイクロ構造体X2を製造することができる。本方法によると、多数のマイクロ構造体形成区画を有するウエハ10’を用いることによって、マイクロ構造体X2を適切に大量生産することができる。   Thereafter, the wafer 10 'is cut to obtain individual pieces. The microstructure X2 can be manufactured as described above. According to this method, the microstructure X2 can be appropriately mass-produced by using the wafer 10 'having a large number of microstructure forming sections.

本方法においては、金属犠牲層33,35,38が形成されるより前に、ウエハ10’上ないし基板10上の犠牲層形成領域に信号線11が設けられ、そのために犠牲層形成領域に凹凸が存在する。しかしながら、本方法によると、まず、めっき法により、当該凹凸形状の凹部を充填するように一段目の金属犠牲層33を形成することが可能である。このような金属犠牲層33の形成により、二段目の金属犠牲層35の下地面が平坦化されることとなる。そして、金属犠牲層33の上位に金属犠牲層35を一様の厚さの膜体として形成することにより、金属犠牲層35の成長端側表面は平坦となる。そして、最上段の金属犠牲層38を所定のパターンで形成することにより、金属犠牲層33,35,38からなる金属犠牲部の表面は、所定の凹凸形状を有することとなる。このようにして、本方法によると、基板10上の犠牲層形成領域に凹凸が存在する場合においても、金属犠牲部(金属犠牲層33,35,38)の表面に所望の凹凸形状を形成することが可能である(本実施形態では三層構造の金属犠牲部が採用されるが、本発明では二層構造の金属犠牲部や四層以上の多層構造を有する金属犠牲部を採用してもよい)。表面に所定の凹凸形状を有する金属犠牲部の上には、当該凹凸形状に対応する凹凸形状21bを伴う離隔対向部位21Aを形成することができる。   In this method, before the metal sacrificial layers 33, 35, and 38 are formed, the signal lines 11 are provided on the sacrificial layer forming region on the wafer 10 ′ or the substrate 10. Exists. However, according to this method, first, the first-stage metal sacrificial layer 33 can be formed by plating so as to fill the concave and convex portions. By forming such a metal sacrificial layer 33, the lower ground of the second stage metal sacrificial layer 35 is flattened. Then, by forming the metal sacrificial layer 35 as a film having a uniform thickness above the metal sacrificial layer 33, the surface of the growth end side of the metal sacrificial layer 35 becomes flat. Then, by forming the uppermost metal sacrificial layer 38 in a predetermined pattern, the surface of the metal sacrificial portion composed of the metal sacrificial layers 33, 35, 38 has a predetermined uneven shape. Thus, according to the present method, even when the sacrificial layer forming region on the substrate 10 has irregularities, a desired irregular shape is formed on the surface of the metal sacrificial portion (metal sacrificial layers 33, 35, 38). (In this embodiment, a three-layer metal sacrificial portion is employed, but in the present invention, a two-layer metal sacrificial portion or a metal sacrificial portion having a multilayer structure of four or more layers may be employed. Good). On the surface of the metal sacrificial part having a predetermined uneven shape on the surface, a separation facing portion 21A with an uneven shape 21b corresponding to the uneven shape can be formed.

また、本方法において形成される金属犠牲層33,35,38は、材料成長速度の速いめっき法によって形成されるものである。そのため、本方法における金属犠牲層33,35,37ないし金属犠牲部については、厚膜化を図りやすい。   The metal sacrificial layers 33, 35, and 38 formed in this method are formed by a plating method having a high material growth rate. Therefore, it is easy to increase the thickness of the metal sacrificial layers 33, 35, and 37 or the metal sacrificial portion in this method.

加えて、本方法によって形成される金属犠牲層33,35,38ないし金属犠牲部は金属よりなるため、充分に堅い。そのため、金属犠牲部上に積層形成される離隔対向部位21Aが不当に変形することは抑制される。   In addition, the metal sacrificial layers 33, 35, and 38 or the metal sacrificial portion formed by this method are made of metal and are sufficiently hard. For this reason, it is possible to prevent the separation facing portion 21 </ b> A formed on the metal sacrificial portion from being unduly deformed.

以上のまとめとして、本発明の構成およびそのバリエーションを以下に付記として列挙する。   As a summary of the above, the configurations of the present invention and variations thereof are listed below as supplementary notes.

(付記1)めっき法により、基板上に第1の金属犠牲層を形成する工程と、
めっき法により、前記第1の金属犠牲層の上位に第2の金属犠牲層を形成する工程と、
前記第2の金属犠牲層上に広がって前記基板から離隔する部位を有し且つ前記基板に支持される構造部を形成する工程と、
前記第1および第2の金属犠牲層を除去する除去工程と、を含むマイクロ構造体製造方法。
(付記2)複数の金属犠牲層からなる積層構造を有する金属犠牲部をめっき法により基板上に形成する工程と、
前記金属犠牲部上に広がって前記基板から離隔する部位を有し且つ前記基板に支持される構造部を形成する工程と、
前記金属犠牲部を除去する除去工程と、を含むマイクロ構造体製造方法。
(付記3)前記金属犠牲層は、Cu、Ni、Al、Ti、Cr、Au、およびPtからなる群より選択される金属または当該金属を含む合金よりなる、付記1または2に記載のマイクロ構造体製造方法。
(付記4)前記めっき法は、電気めっき法および/または無電解めっき法である、付記1または2に記載のマイクロ構造体製造方法。
(付記5)前記電気めっき法ではCuまたはNiを堆積成長させる、付記4に記載のマイクロ構造体製造方法。
(付記6)前記無電解めっき法では、Cu、Ni、Ni−P、Ni−B、またはAuを堆積成長させる、付記4に記載のマイクロ構造体製造方法。
(付記7)前記金属犠牲層はCuまたはCu合金よりなり、前記除去工程では、アンモニア銅錯塩を含むエッチング液を前記金属犠牲層に作用させる、付記1または2に記載のマイクロ構造体製造方法。
(付記8)前記エッチング液は、アンモニア銅錯塩、塩化アンモニウム、およびアンモニアを含む水溶液である、付記7に記載のマイクロ構造体製造方法。
(Appendix 1) A step of forming a first metal sacrificial layer on a substrate by a plating method;
Forming a second metal sacrificial layer on top of the first metal sacrificial layer by plating;
Forming a structure having a portion extending on the second metal sacrificial layer and spaced apart from the substrate and supported by the substrate;
A removal step of removing the first and second metal sacrificial layers.
(Appendix 2) A step of forming a metal sacrificial portion having a laminated structure composed of a plurality of metal sacrificial layers on a substrate by a plating method;
Forming a structure that has a portion that spreads over the metal sacrificial portion and is spaced apart from the substrate and is supported by the substrate;
And a removal step of removing the metal sacrificial portion.
(Supplementary note 3) The microstructure according to Supplementary note 1 or 2, wherein the metal sacrificial layer is made of a metal selected from the group consisting of Cu, Ni, Al, Ti, Cr, Au, and Pt or an alloy containing the metal. Body manufacturing method.
(Supplementary note 4) The microstructure manufacturing method according to supplementary note 1 or 2, wherein the plating method is an electroplating method and / or an electroless plating method.
(Supplementary note 5) The microstructure manufacturing method according to supplementary note 4, wherein Cu or Ni is deposited and grown in the electroplating method.
(Supplementary note 6) The microstructure manufacturing method according to supplementary note 4, wherein Cu, Ni, Ni-P, Ni-B, or Au is deposited and grown in the electroless plating method.
(Supplementary note 7) The microstructure manufacturing method according to supplementary note 1 or 2, wherein the metal sacrificial layer is made of Cu or a Cu alloy, and an etching solution containing an ammonia copper complex salt is allowed to act on the metal sacrificial layer in the removing step.
(Supplementary note 8) The microstructure manufacturing method according to supplementary note 7, wherein the etching solution is an aqueous solution containing ammonia copper complex salt, ammonium chloride, and ammonia.

本発明の第1の実施形態に係るマイクロ構造体の平面図である。It is a top view of the microstructure concerning a 1st embodiment of the present invention. 図1の線II−IIに沿った拡大断面図である。It is an expanded sectional view along line II-II of FIG. 図1の線III−IIIに沿った拡大断面図である。FIG. 3 is an enlarged sectional view taken along line III-III in FIG. 1. 図1に示すマイクロ構造体(可変フィルタ素子)のなす分布定数伝送線路を表す等価回路図である。FIG. 2 is an equivalent circuit diagram showing a distributed constant transmission line formed by the microstructure (variable filter element) shown in FIG. 1. 図1に示すマイクロ構造体の製造方法における一部の工程を表す。Part of the steps in the method for manufacturing the microstructure shown in FIG. 図5の後に続く工程を表す。The process which follows FIG. 5 is represented. 図6の後に続く工程を表す。The process following FIG. 6 is represented. 図7の後に続く工程を表す。The process following FIG. 7 is represented. 図8の後に続く工程を表す。The process following FIG. 8 is represented. 本発明の第2の実施形態に係るマイクロ構造体の平面図である。It is a top view of the microstructure concerning a 2nd embodiment of the present invention. 図10の線XI−XIに沿った拡大断面図である。It is an expanded sectional view along line XI-XI of FIG. 図10に示すマイクロ構造体(可変フィルタ素子)の製造方法における一部の工程を表す。FIG. 11 illustrates some steps in the method for manufacturing the microstructure (variable filter element) illustrated in FIG. 10. 図12の後に続く工程を表す。The process following FIG. 12 is represented. 図13の後に続く工程を表す。The process following FIG. 13 is represented.

符号の説明Explanation of symbols

X1,X2 マイクロ構造体
10 基板
10’ ウエハ
11 信号線
12 グラウンド線
14,21 可動キャパシタ電極
14A,21A 離隔対向部位
14a,21a 厚肉部
15 駆動電極
17 誘電体ドット
18 アンカー部
21b 凹凸形状
33,35,38 金属犠牲層
X1, X2 Micro structure 10 Substrate 10 'Wafer 11 Signal line 12 Ground line 14, 21 Movable capacitor electrode 14A, 21A Separation facing part 14a, 21a Thick part 15 Drive electrode 17 Dielectric dot 18 Anchor part 21b Uneven shape 33, 35,38 metal sacrificial layer

Claims (6)

めっき法により、基板上に第1の金属犠牲層を形成する工程と、
めっき法により、前記第1の金属犠牲層の上位に第2の金属犠牲層を形成する工程と、
前記第2の金属犠牲層上に広がって前記基板から離隔する部位を有し且つ前記基板に支持される構造部を形成する工程と、
前記第1および第2の金属犠牲層を除去する除去工程と、を含むマイクロ構造体製造方法。
Forming a first metal sacrificial layer on the substrate by plating;
Forming a second metal sacrificial layer on top of the first metal sacrificial layer by plating;
Forming a structure having a portion extending on the second metal sacrificial layer and spaced apart from the substrate and supported by the substrate;
A removal step of removing the first and second metal sacrificial layers.
複数の金属犠牲層からなる積層構造を有する金属犠牲部をめっき法により基板上に形成する工程と、
前記金属犠牲部上に広がって前記基板から離隔する部位を有し且つ前記基板に支持される構造部を形成する工程と、
前記金属犠牲部を除去する除去工程と、を含むマイクロ構造体製造方法。
Forming a metal sacrificial portion having a laminated structure composed of a plurality of metal sacrificial layers on a substrate by a plating method;
Forming a structure that has a portion that spreads over the metal sacrificial portion and is spaced apart from the substrate and is supported by the substrate;
And a removal step of removing the metal sacrificial portion.
前記めっき法は、電気めっき法および/または無電解めっき法である、請求項1または2に記載のマイクロ構造体製造方法。   The microstructure manufacturing method according to claim 1, wherein the plating method is an electroplating method and / or an electroless plating method. 前記電気めっき法ではCuまたはNiを堆積成長させる、請求項3に記載のマイクロ構造体製造方法。   The microstructure manufacturing method according to claim 3, wherein Cu or Ni is deposited and grown in the electroplating method. 前記無電解めっき法では、Cu、Ni、Ni−P、Ni−B、またはAuを堆積成長させる、請求項3に記載のマイクロ構造体製造方法。   The microstructure manufacturing method according to claim 3, wherein Cu, Ni, Ni-P, Ni-B, or Au is deposited and grown in the electroless plating method. 前記金属犠牲層はCuまたはCu合金よりなり、前記除去工程では、アンモニア銅錯塩を含むエッチング液を前記金属犠牲層に作用させる、請求項1または2に記載のマイクロ構造体製造方法。   The microstructure manufacturing method according to claim 1, wherein the metal sacrificial layer is made of Cu or a Cu alloy, and an etching solution containing an ammonia copper complex salt is allowed to act on the metal sacrificial layer in the removing step.
JP2007253946A 2007-09-28 2007-09-28 Micro-structure manufacturing method Pending JP2009083018A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007253946A JP2009083018A (en) 2007-09-28 2007-09-28 Micro-structure manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007253946A JP2009083018A (en) 2007-09-28 2007-09-28 Micro-structure manufacturing method

Publications (1)

Publication Number Publication Date
JP2009083018A true JP2009083018A (en) 2009-04-23

Family

ID=40657156

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007253946A Pending JP2009083018A (en) 2007-09-28 2007-09-28 Micro-structure manufacturing method

Country Status (1)

Country Link
JP (1) JP2009083018A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683770A (en) * 2011-03-11 2012-09-19 富士通株式会社 Variable filter and communication apparatus
WO2013021425A1 (en) * 2011-08-10 2013-02-14 富士通株式会社 Electronic device having variable capacitance element and method for manufacturing same
US9190954B2 (en) 2013-03-28 2015-11-17 Seiko Epson Corporation Electronic device, method for producing the same, and oscillator

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10148643A (en) * 1996-11-19 1998-06-02 Tdk Corp Acceleration sensor and its manufacture
JP2003117896A (en) * 2001-10-02 2003-04-23 Nec Corp Thin film structure member, manufacturing method thereof, and switching element using the thin film structure member
JP2004012668A (en) * 2002-06-05 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> Optical switching system and method for manufacturing the same
JP2004335907A (en) * 2003-05-12 2004-11-25 Fuchigami Micro:Kk Flexible embedding circuit board and manufacturing method thereof
JP2006043847A (en) * 2004-08-06 2006-02-16 Sony Corp Micro-structure, sealing method of micro-structure, micro electro mechanical system, manufacturing method thereof, and electronic device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10148643A (en) * 1996-11-19 1998-06-02 Tdk Corp Acceleration sensor and its manufacture
JP2003117896A (en) * 2001-10-02 2003-04-23 Nec Corp Thin film structure member, manufacturing method thereof, and switching element using the thin film structure member
JP2004012668A (en) * 2002-06-05 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> Optical switching system and method for manufacturing the same
JP2004335907A (en) * 2003-05-12 2004-11-25 Fuchigami Micro:Kk Flexible embedding circuit board and manufacturing method thereof
JP2006043847A (en) * 2004-08-06 2006-02-16 Sony Corp Micro-structure, sealing method of micro-structure, micro electro mechanical system, manufacturing method thereof, and electronic device

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102683770A (en) * 2011-03-11 2012-09-19 富士通株式会社 Variable filter and communication apparatus
JP2012191521A (en) * 2011-03-11 2012-10-04 Fujitsu Ltd Variable filter device and communication device
US9059497B2 (en) 2011-03-11 2015-06-16 Fujitsu Limited Variable filter and communication apparatus
WO2013021425A1 (en) * 2011-08-10 2013-02-14 富士通株式会社 Electronic device having variable capacitance element and method for manufacturing same
CN103703528A (en) * 2011-08-10 2014-04-02 富士通株式会社 Electronic device having variable capacitance element and method for manufacturing same
JPWO2013021425A1 (en) * 2011-08-10 2015-03-05 富士通株式会社 Electronic device having variable capacitance element and manufacturing method thereof
US9190954B2 (en) 2013-03-28 2015-11-17 Seiko Epson Corporation Electronic device, method for producing the same, and oscillator

Similar Documents

Publication Publication Date Title
EP1760731B1 (en) Integrated electronic device
JP6214704B2 (en) Multilayer conductive pattern inductor and manufacturing method thereof
JP4542117B2 (en) Variable filter element, variable filter module, and manufacturing method thereof
US7498919B2 (en) Thin film device
JP2006295924A (en) Enhanced performance of acoustic resonator using filled recess area
CN100472754C (en) Electronic component and manufacturing method thereof
JP4916715B2 (en) Electronic components
JP2008182134A (en) Variable capacitor
CN109167585A (en) Bulk acoustic wave resonator and preparation method thereof, filter
JP6579502B2 (en) Capacitors
JP2006261515A (en) Wet etching method, micro movable element and method for manufacturing the same
JP2009083018A (en) Micro-structure manufacturing method
JP2008277743A (en) Variable device circuit and method for manufacturing the same
US9767966B2 (en) Electric equipment having movable portion, and its manufacture
JP2982193B2 (en) Manufacturing method of high frequency coil
JP4855233B2 (en) Microswitching device and method for manufacturing microswitching device
JP5098770B2 (en) Switching element manufacturing method and switching element
JP2007134380A (en) Electronic component
TW201409506A (en) Variable capacitor
US6812810B2 (en) Bridges for microelectromechanical structures
JP2004260017A (en) Thin film common mode choke coil and common mode choke coil array
JP2011216820A (en) Mems element
CN108550965A (en) A kind of variable MEMS microwave filters and preparation method thereof
US10020114B2 (en) Method of making a high frequency inductor chip
JP2007207487A (en) Microswitching element, and manufacturing method of same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20100204

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Effective date: 20120127

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120209

A977 Report on retrieval

Effective date: 20120411

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Effective date: 20120528

Free format text: JAPANESE INTERMEDIATE CODE: A523

A131 Notification of reasons for refusal

Effective date: 20121127

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A02 Decision of refusal

Effective date: 20130806

Free format text: JAPANESE INTERMEDIATE CODE: A02