JP2009082494A - Game machine - Google Patents

Game machine Download PDF

Info

Publication number
JP2009082494A
JP2009082494A JP2007256608A JP2007256608A JP2009082494A JP 2009082494 A JP2009082494 A JP 2009082494A JP 2007256608 A JP2007256608 A JP 2007256608A JP 2007256608 A JP2007256608 A JP 2007256608A JP 2009082494 A JP2009082494 A JP 2009082494A
Authority
JP
Japan
Prior art keywords
switch
frame
voltage
terminal
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007256608A
Other languages
Japanese (ja)
Other versions
JP5553473B2 (en
JP2009082494A5 (en
Inventor
Kishiyo Oike
規晶 大池
Morihiro Sawada
盛弘 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Bussan Co Ltd
Original Assignee
Sanyo Bussan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Bussan Co Ltd filed Critical Sanyo Bussan Co Ltd
Priority to JP2007256608A priority Critical patent/JP5553473B2/en
Publication of JP2009082494A publication Critical patent/JP2009082494A/en
Publication of JP2009082494A5 publication Critical patent/JP2009082494A5/ja
Application granted granted Critical
Publication of JP5553473B2 publication Critical patent/JP5553473B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pinball Game Machines (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a game machine which enables the reporting of the opening of a door body to a specified device even when a power source of the game machine is kept off. <P>SOLUTION: A frame opening detection circuit 260 is provided with a battery SB1 and so, even when the supply of the power source to a pachinko machine 10 is shut down and no DC voltage of 12 V is supplied from a DC power source DC1, the frame opening detection circuit 260 can keep a high signal to be output to a hall computer 262 suspended for about 10 ms at each opening of the inner frame 12 or the front frame 14. Even when the supply of the power source to the pachinko machine 10 is shut down, this enables the detection of the opening of the inner frame 12 or the front frame 14. This also enables not only the specification of a pachinko machine 10 with the inner frame 12 or the front frame 14 opened but also the detection of the opening moment of the inner frame 12 or the front frame 14 of the specified pachinko machine 10. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、パチンコ機、回胴式遊技機(例えばスロットマシン)、或いは遊技球を使用した回胴式遊技機等に代表される遊技機に関するものである。   The present invention relates to a gaming machine represented by a pachinko machine, a spinning machine (for example, a slot machine), or a spinning machine using a game ball.

パチンコ機では、遊技領域に打ち込まれた球が図柄作動口へ入球すると、その入球のタイミングで抽選が行われる。また、スロットマシンや遊技球を使用した回胴式遊技機では、スタートレバーを操作すると、その操作したタイミングで抽選が行われる。抽選の結果、例えば大当たりになると、大量の賞球やコインの払い出しが可能な状態となる。この抽選および大当たりを決定するための制御は、主制御装置によって行われるので、主制御装置が不正行為の対象になり易い。   In the pachinko machine, when a ball that has been driven into the game area enters the symbol operating port, a lottery is performed at the timing of the entry. In addition, in a spinning type gaming machine using a slot machine or a game ball, when a start lever is operated, a lottery is performed at the timing of the operation. As a result of the lottery, for example, when a big hit is made, a large amount of prize balls and coins can be paid out. Since the control for determining the lottery and the jackpot is performed by the main control device, the main control device is likely to be a target of fraud.

具体的な不正行為としては、例えば、主制御装置を、大当たりが頻繁に発生する不正なものに取り替えたり、或いは、主制御装置に不正な基板(例えば「ぶら下げ基板」)を接続して、大当たりを不正に発生させるものなどがある。また、パチンコ機の場合、遊技盤面上に打ち込まれている釘を不正に曲げて、入賞口や図柄作動口へ球が入球し易くする不正行為もある。   Specifically, for example, the main control device may be replaced with an unauthorized one that frequently generates jackpots, or an illegal board (for example, a “hanging board”) may be connected to the main control apparatus. There are things that illegally generate. In addition, in the case of a pachinko machine, there is also a fraudulent act that makes it easier for a ball to enter a winning port or a symbol operating port by illegally bending a nail that has been driven onto the game board surface.

パチンコ機の場合、主制御装置は遊技盤の裏面に装着されている。一方、遊技盤の前面には、ガラス枠が設けられ、このガラス枠は、遊技盤が装着される内枠体に対して、それぞれ個別に開閉可能にされている。よって、不正行為者が遊技盤面や主制御装置に対して不正行為を行う場合には、内枠またはガラス枠を開放しなければならないが、内枠またはガラス枠が開放された場合には、その開放がセンサによって検出され、遊技場を管理するホールコンピュータへ報されるので、どのパチンコ機に対して不正行為がなされたかは容易に把握することができる。
特開2001−198332号公報
In the case of a pachinko machine, the main controller is mounted on the back of the game board. On the other hand, a glass frame is provided on the front surface of the game board, and the glass frame can be individually opened and closed with respect to the inner frame body on which the game board is mounted. Therefore, when a fraudulent person cheats against the game board surface or the main control device, the inner frame or the glass frame must be opened, but when the inner frame or the glass frame is opened, Since the opening is detected by the sensor and reported to the hall computer that manages the game hall, it is possible to easily grasp which pachinko machine has been cheated.
JP 2001-198332 A

しかしながら、遊技場の閉店後の例えば深夜に、不正行為者が侵入し、その侵入者が内枠またはガラス枠を開放して不正行為を行った場合、そのときにはパチンコ機の電源は断されており、パチンコ機は停止しているので、内枠またはガラス枠の開放を検知することができず、その開放をホールコンピュータに報せることができないという問題点があった。   However, if, for example, late at night after the amusement hall is closed, a fraudulent person enters, and the intruder opens the inner frame or the glass frame and conducts a fraudulent action, the pachinko machine is turned off at that time. Since the pachinko machine is stopped, the opening of the inner frame or the glass frame cannot be detected, and the opening cannot be reported to the hall computer.

本発明は、上記例示した問題点等を解決するためになされたものであり、遊技機の電源がオフされている間に扉体の開放が行われた場合に、その開放を把握可能とすることができる遊技機を提供することを目的としている。   The present invention has been made in order to solve the above-described problems and the like, and allows the opening to be grasped when the door is opened while the power of the gaming machine is turned off. It aims to provide a gaming machine that can.

この目的を達成するために請求項1記載の遊技機は、本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えたものであり、特定装置へ信号を出力する信号出力手段と、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止する停止手段と、その停止手段による信号出力の1回の停止期間を所定期間以内に制限する停止期間制限手段と、その停止期間制限手段、停止手段および信号出力手段を前記遊技機の電源がオフされて前記制御手段が停止している場合に動作させるオフ中動作手段とを備えている。なお、扉体と本体とにより形成される空間内とは、扉体の閉鎖時に手を触れることができない扉体の背面または背面側を示している。   In order to achieve this object, a gaming machine according to claim 1 is provided in a space formed by a main body, a door body that opens and closes the front surface of the main body, and the door body and the main body, and controls the game. Control means for performing, a signal output means for outputting a signal to a specific device, a door opening detection means for detecting the opening of the door body with respect to the main body, and the door opening detection means, Stop means for stopping signal output to the specific device by the signal output means when release is detected, and stop period restriction means for restricting one stop period of signal output by the stop means within a predetermined period And an off-operation means for operating the stop period limiting means, the stop means, and the signal output means when the power of the gaming machine is turned off and the control means is stopped. In addition, the inside of the space formed by the door body and the main body indicates the back surface or the back surface side of the door body that cannot be touched when the door body is closed.

請求項2記載の遊技機は、請求項1記載の遊技機において、前記オフ中動作手段は、遊技機の電源オン中に、その遊技機に供給される電力によって充電される二次電池により構成されている。   The gaming machine according to claim 2 is the gaming machine according to claim 1, wherein the off-time operation means is constituted by a secondary battery that is charged by power supplied to the gaming machine while the gaming machine is powered on. Has been.

請求項3記載の遊技機は、請求項1又は2に記載の遊技機において、前記停止期間制限手段、停止手段および信号出力手段は、前記制御手段の動作電圧より低い電圧であっても動作可能に構成されている。   The gaming machine according to claim 3 is the gaming machine according to claim 1 or 2, wherein the stop period limiting means, the stopping means, and the signal output means can be operated even at a voltage lower than an operating voltage of the control means. It is configured.

請求項4記載の遊技機は、請求項1から3のいずれかに記載の遊技機において、前記停止期間制限手段、停止手段および信号出力手段は、その動作可能範囲電圧が前記制御手段の動作可能範囲電圧より広範囲に構成されている。   The gaming machine according to claim 4 is the gaming machine according to any one of claims 1 to 3, wherein the stop period limiting means, the stopping means, and the signal output means are operable within the operable range voltage of the control means. It is configured in a wider range than the range voltage.

請求項5記載の遊技機は、請求項1から4のいずれかに記載の遊技機において、前記停止期間制限手段は、C−MOS半導体を有して構成されている。   A gaming machine according to a fifth aspect is the gaming machine according to any one of the first to fourth aspects, wherein the stop period limiting means includes a C-MOS semiconductor.

請求項1記載の遊技機によれば、扉開放検出手段により扉体の開放が検出された場合には、信号出力手段による特定装置への信号出力を停止手段により停止する。そして、停止手段による信号出力の1回の停止期間は、停止期間制限手段によって所定期間以内に留められる。このように、扉体が開放された場合には、信号出力手段から特定装置へ出力される信号が所定時間以内で停止状態となることで、その扉体の開放された遊技機を特定装置によって判別することができる。ここで、停止手段、信号出力手段および停止期間制限手段は、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、停止手段は、信号出力手段による特定装置への信号出力を所定時間以内で停止することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できるという効果がある。   According to the gaming machine of the first aspect, when the door opening detection means detects the opening of the door body, the signal output means stops the signal output to the specific device by the stop means. And the one stop period of the signal output by the stop means is kept within a predetermined period by the stop period limiting means. In this way, when the door is opened, the signal output from the signal output means to the specific device is stopped within a predetermined time, so that the gaming machine with the door opened is specified by the specific device. Can be determined. Here, the stop means, the signal output means and the stop period limiting means operate by receiving power supply from the off-state operation means while the gaming machine is powered off, so that the door is opened even when the gaming machine is powered off. When the opening of the door is detected by the detection means, the stop means can stop the signal output by the signal output means to the specific device within a predetermined time. Therefore, for example, even after the store is closed with all the gaming machines turned off, even if the door is opened due to an unauthorized act by someone, the gaming machine with the opened door can be identified by the specific device. is there.

また、上述の通り、扉開放検出手段によって扉体の開放が検出されると、停止期間制限手段は停止手段による信号出力の1回の停止期間を所定期間以内に留める。つまり、扉体が開放され、扉開放検出手段によってその扉体の開放が検出されると、信号出力手段から特定装置へ出力される信号は、停止期間制限手段により所定期間以内に限って停止状態となる。ここで、信号出力手段と特定装置との通信媒体が不正行為者によって破損等された場合には、信号出力手段と特定装置との通信が途絶えるので、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段による特定装置への信号出力が所定期間を超えて停止している場合には、信号出力手段と特定装置との通信媒体の破損等を検出することができるという効果がある。   Further, as described above, when the door opening detection means detects the opening of the door body, the stop period limiting means keeps one stop period of signal output by the stop means within a predetermined period. That is, when the door body is opened and the door opening detection means detects the opening of the door body, the signal output from the signal output means to the specific device is stopped only within a predetermined period by the stop period limiting means. It becomes. Here, if the communication medium between the signal output means and the specific device is damaged by an unauthorized person, the communication between the signal output means and the specific device is interrupted, so the signal output to the specific device exceeds the predetermined period. But it remains stopped. Therefore, when the signal output to the specific device by the signal output unit is stopped after a predetermined period, there is an effect that it is possible to detect the breakage of the communication medium between the signal output unit and the specific device.

加えて、信号出力手段と特定装置との通信媒体に異常が無くても、信号出力手段に故障が発生して、特定装置へ出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。同様に、停止期間制限手段または停止手段に故障が発生して、信号出力手段から出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段と特定装置との通信媒体に異常がないものの、信号出力手段による特定装置への信号出力が所定時間を越えて停止している場合には、信号出力手段、停止手段または停止期間制限手段のいずれかの故障、若しくはその全ての故障を検出することができるという効果がある。   In addition, even if there is no abnormality in the communication medium between the signal output means and the specific device, if the signal output means has failed and the signal output to the specific device is in a stopped state, of course, The signal output to the specific device remains stopped even after a predetermined period. Similarly, when a failure occurs in the stop period limiting means or the stop means and the signal output from the signal output means is always stopped, the signal output to the specific device naturally exceeds the predetermined period. But it remains stopped. Therefore, when there is no abnormality in the communication medium between the signal output means and the specific device, but the signal output to the specific device by the signal output means has stopped for a predetermined time, the signal output means, the stop means or the stop There is an effect that it is possible to detect any failure of the period limiting means or all of the failures.

請求項2記載の遊技機によれば、請求項1記載の遊技機の奏する効果に加え、二次電池により構成されたオフ中動作手段は、遊技機の電源オン中に、その遊技機に供給される電力によって充電されるので、遊技機の電源を遊技場の営業時間に合わせてオンするだけで、オフ中動作手段を充電することができる。よって、遊技場の閉店後等、遊技機の電源がオフされている間に扉体の開放があった場合には、オフ中動作手段により信号出力手段、停止手段および停止期間制限手段を動作させて、その開放を特定装置へ報せることができるという効果がある。   According to the gaming machine according to claim 2, in addition to the effect achieved by the gaming machine according to claim 1, the off-time operation means constituted by the secondary battery is supplied to the gaming machine while the gaming machine is powered on. Therefore, the off-operation means can be charged only by turning on the power source of the gaming machine in accordance with the business hours of the game hall. Therefore, if the door is opened while the power of the gaming machine is turned off, such as after the game hall is closed, the signal output means, stop means, and stop period limit means are operated by the off-time operation means. Thus, the opening can be reported to a specific device.

請求項3記載の遊技機によれば、請求項1又は2に記載の遊技機の奏する効果に加え、信号出力手段、停止手段および停止期間制限手段は、制御手段の動作電圧より低い電圧であっても動作可能に構成されているので、オフ中動作手段の充電量が減少して、オフ中動作手段の出力電圧が制御手段の動作電圧より低くなったとしても、信号出力手段、停止手段および停止期間制限手段を動作させて、扉体の開放を特定装置へ報せることができる。即ち、遊技機の電源オフ時における扉体の開放検出を長時間行うことができるという効果がある。   According to the gaming machine according to claim 3, in addition to the effect achieved by the gaming machine according to claim 1 or 2, the signal output means, the stopping means, and the stopping period limiting means are voltages lower than the operating voltage of the control means. However, even if the amount of charge of the off-operation means decreases and the output voltage of the off-operation means becomes lower than the operation voltage of the control means, the signal output means, the stop means, and It is possible to report the opening of the door body to the specific device by operating the stop period limiting means. That is, there is an effect that it is possible to detect the opening of the door body for a long time when the power of the gaming machine is turned off.

請求項4記載の遊技機によれば、請求項1から3のいずれかに記載の遊技機の奏する効果に加え、信号出力手段、停止手段および停止期間制限手段は、その動作可能範囲電圧が制御手段の動作可能範囲電圧より広範囲に構成されている。よって、遊技機の電源オフ時において、信号出力手段、停止手段および停止期間制限手段をオフ中動作手段によって長時間動作させることができるので、遊技機の電源オフ時における扉体の開放検出を長時間行うことができるという効果がある。   According to the gaming machine according to claim 4, in addition to the effect produced by the gaming machine according to any one of claims 1 to 3, the signal output means, the stopping means, and the stopping period limiting means are controlled by their operable range voltages. It is constructed in a wider range than the operable range voltage of the means. Therefore, when the gaming machine is powered off, the signal output means, the stopping means, and the stopping period limiting means can be operated for a long time by the off-time operating means. There is an effect that time can be done.

請求項5記載の遊技機によれば、請求項1から4のいずれかに記載の遊技機の奏する効果に加え、停止期間制限手段は、C−MOS半導体を有して構成されている。ここで、C−MOS半導体は、一般的に動作時の消費電力が小さい。よって、請求項5記載の遊技機によれば、オフ中動作手段の消耗を小さくして、遊技機の電源オフ時における扉体の開放検出を長時間行うことができるという効果がある。   According to the gaming machine of the fifth aspect, in addition to the effect produced by the gaming machine according to any one of the first to fourth aspects, the suspension period limiting means is configured to have a C-MOS semiconductor. Here, the C-MOS semiconductor generally has low power consumption during operation. Therefore, according to the gaming machine of the fifth aspect, there is an effect that it is possible to detect the opening of the door body for a long time when the power of the gaming machine is turned off by reducing the consumption of the off-operation means.

以下、パチンコ遊技機(以下、単に「パチンコ機」という)の一実施の形態を、図面に基づいて説明する。図1はパチンコ機10の正面図であり、図2はパチンコ機10の遊技盤13の正面図であり、図3はパチンコ機10の背面図である。   Hereinafter, an embodiment of a pachinko gaming machine (hereinafter simply referred to as “pachinko machine”) will be described with reference to the drawings. 1 is a front view of the pachinko machine 10, FIG. 2 is a front view of the game board 13 of the pachinko machine 10, and FIG. 3 is a rear view of the pachinko machine 10.

パチンコ機10は、図1に示すように、略矩形状に組み合わせた木枠により外殻が形成される外枠11と、その外枠11と略同一の外形形状に形成され外枠11に対して開閉可能に支持された内枠12とを備えている。外枠11には、内枠12を支持するために正面視(図1参照)左側の上下2カ所に金属製のヒンジ18が取り付けられ、そのヒンジ18が設けられた側を開閉の軸として内枠12が正面手前側へ開閉可能に支持されている。   As shown in FIG. 1, the pachinko machine 10 includes an outer frame 11 having an outer shell formed of a wooden frame combined in a substantially rectangular shape, and an outer frame 11 having substantially the same outer shape as the outer frame 11. And an inner frame 12 supported to be openable and closable. In order to support the inner frame 12, metal hinges 18 are attached to the outer frame 11 at two upper and lower portions on the left side when viewed from the front (see FIG. 1), and the side on which the hinge 18 is provided is used as an opening / closing axis. The frame 12 is supported so as to be openable and closable to the front front side.

内枠12には、多数の釘や入賞口63,64等を有する遊技盤13(図2参照)が裏面側から着脱可能に装着される。この遊技盤13の前面を球が流下することにより弾球遊技が行われる。なお、内枠12には、球を遊技盤13の前面領域に発射する球発射ユニット112a(図5参照)やその球発射ユニット112aから発射された球を遊技盤13の前面領域まで誘導する発射レール(図示せず)等が取り付けられている。   A game board 13 (see FIG. 2) having a large number of nails, winning holes 63, 64, and the like is detachably mounted on the inner frame 12 from the back side. A ball ball game is performed when the ball flows down the front surface of the game board 13. The inner frame 12 has a ball launch unit 112a (see FIG. 5) that launches a ball to the front area of the game board 13 and a launch that guides the ball launched from the ball launch unit 112a to the front area of the game board 13. A rail (not shown) or the like is attached.

内枠12の前面側には、その前面上側を覆う前面枠14と、その下側を覆う下皿ユニット15とが設けられている。前面枠14及び下皿ユニット15を支持するために正面視(図1参照)左側の上下2カ所に金属製のヒンジ19が取り付けられ、そのヒンジ19が設けられた側を開閉の軸として前面枠14及び下皿ユニット15が正面手前側へ開閉可能に支持されている。なお、内枠12の施錠と前面枠14の施錠とは、シリンダ錠20の鍵穴21に専用の鍵を差し込んで所定の操作を行うことでそれぞれ解除される。   On the front side of the inner frame 12, a front frame 14 that covers the upper side of the front surface and a lower dish unit 15 that covers the lower side of the front frame 14 are provided. In order to support the front frame 14 and the lower dish unit 15, metal hinges 19 are attached to two upper and lower portions on the left side when viewed from the front (see FIG. 1), and the side on which the hinges 19 are provided is used as an opening / closing axis. 14 and the lower pan unit 15 are supported so as to be openable and closable toward the front front side. The locking of the inner frame 12 and the locking of the front frame 14 are respectively released by inserting a dedicated key into the key hole 21 of the cylinder lock 20 and performing a predetermined operation.

前面枠14は、装飾用の樹脂部品や電気部品等を組み付けたものであり、その略中央部には略楕円形状に開口形成された窓部14cが設けられている。前面枠14の裏面側には2枚の板ガラスを有するガラスユニット16が配設され、そのガラスユニット16を介して遊技盤13の前面がパチンコ機10の正面側に視認可能となっている。前面枠14には、球を貯留する上皿17が前方へ張り出して上面を開放した略箱状に形成されており、この上皿17に賞球や貸出球などが排出される。上皿17の底面は正面視(図1参照)右側に下降傾斜して形成され、その傾斜により上皿17に投入された球が球発射ユニット112aへと案内される。また、上皿17の上面には、枠ボタン22が設けられている。この枠ボタン22は、例えば、第3図柄表示装置81で表示される変動表示の演出パターンを変更したり、リーチ演出時の演出内容を変更したりする場合などに、遊技者により操作される。   The front frame 14 is assembled with decorative resin parts, electrical parts, and the like, and a window part 14c that is formed in an approximately elliptical shape is provided at a substantially central part thereof. A glass unit 16 having two plate glasses is disposed on the back side of the front frame 14, and the front surface of the game board 13 can be seen on the front side of the pachinko machine 10 through the glass unit 16. On the front frame 14, an upper plate 17 that stores balls is formed in a substantially box shape that protrudes forward and the upper surface is opened, and prize balls and rental balls are discharged to the upper plate 17. The bottom surface of the upper plate 17 is formed to be inclined downward to the right when viewed from the front (see FIG. 1), and the sphere thrown into the upper plate 17 is guided to the ball launch unit 112a by the inclination. A frame button 22 is provided on the upper surface of the upper plate 17. This frame button 22 is operated by the player, for example, when changing the effect pattern of the variable display displayed on the third symbol display device 81 or changing the effect content at the reach effect.

加えて、前面枠14には、その周囲(例えばコーナー部分)に各種ランプ等の発光手段が設けられている。これら発光手段は、大当たり時や所定のリーチ時等における遊技状態の変化に応じて、点灯又は点滅することにより発光態様が変更制御され、遊技中の演出効果を高める役割を果たす。窓部14cの周縁には、LED等の発光手段を内蔵した電飾部29〜33が設けられている。パチンコ機10においては、これら電飾部29〜33が大当たりランプ等の演出ランプとして機能し、大当たり時やリーチ演出時等には内蔵するLEDの点灯や点滅によって各電飾部29〜33が点灯または点滅して、大当たり中である旨、或いは大当たり一歩手前のリーチ中である旨が報知される。   In addition, the front frame 14 is provided with light emitting means such as various lamps around the periphery (for example, a corner portion). These light-emitting means play a role of enhancing the effect of the game during the game by changing or controlling the light-emitting mode by turning on or flashing according to the change in the gaming state at the time of big hit or predetermined reach. On the peripheral edge of the window portion 14c, there are provided electric decoration portions 29 to 33 incorporating light emitting means such as LEDs. In the pachinko machine 10, these lighting parts 29 to 33 function as effect lamps such as jackpot lamps, and the lighting parts 29 to 33 are turned on by lighting or blinking of the built-in LEDs at the time of jackpot or reach effects. Alternatively, it blinks to notify that the jackpot is being hit or that the reach is one step before the jackpot.

また、前面枠14の正面視(図1参照)左上部には、LED等の発光手段が内蔵され賞球の払い出し中とエラー発生時とを表示可能な表示ランプ34が設けられている。また、右側の電飾部32下側には、前面枠14の裏面側を視認できるように裏面側より透明樹脂を取り付けて小窓35が形成され、遊技盤13前面の貼着スペースK1(図2参照)に貼付される証紙等はパチンコ機10の前面から視認可能とされている。また、パチンコ機10においては、より煌びやかさを醸し出すために、電飾部29〜33の周りの領域にクロムメッキを施したABS樹脂製のメッキ部材36が取り付けられている。   Further, in the upper left part of the front frame 14 as viewed from the front (see FIG. 1), there is provided a display lamp 34 which has built-in light emitting means such as LEDs and can display the payout of a prize ball and when an error occurs. Further, a small window 35 is formed by attaching a transparent resin from the back side so that the back side of the front frame 14 can be visually recognized, on the lower side of the right illumination part 32, and a sticking space K1 on the front side of the game board 13 (FIG. 2) is visible from the front surface of the pachinko machine 10. In addition, in the pachinko machine 10, a plated member 36 made of ABS resin that is chrome-plated is attached to an area around the electric decoration parts 29 to 33 in order to bring out more gorgeousness.

窓部14cの下方には、貸球操作部40が配設されている。貸球操作部40には、度数表示部41と、球貸しボタン42と、返却ボタン43とが設けられている。パチンコ機10の側方に配置されるカードユニット(球貸しユニット)(図示せず)に紙幣やカード等を投入した状態で貸球操作部40が操作されると、その操作に応じて球の貸出が行われる。具体的には、度数表示部41はカード等の残額情報が表示される領域であり、内蔵されたLEDが点灯して残額情報として残額が数字で表示される。球貸しボタン42は、カード等(記録媒体)に記録された情報に基づいて貸出球を得るために操作されるものであり、カード等に残額が存在する限りにおいて貸出球が上皿17に供給される。返却ボタン43は、カードユニットに挿入されたカード等の返却を求める際に操作される。なお、カードユニットを介さずに球貸し装置等から上皿17に球が直接貸し出されるパチンコ機、いわゆる現金機では貸球操作部40が不要となるが、この場合には、貸球操作部40の設置部分に飾りシール等を付加して部品構成は共通のものとしても良い。カードユニットを用いたパチンコ機と現金機との共通化を図ることができる。   A ball rental operation unit 40 is disposed below the window 14c. The ball lending operation unit 40 is provided with a frequency display unit 41, a ball lending button 42, and a return button 43. When the ball lending operation unit 40 is operated in a state where a bill or a card is inserted into a card unit (ball lending unit) (not shown) arranged on the side of the pachinko machine 10, Loans are made. Specifically, the frequency display unit 41 is an area in which the remaining amount information such as a card is displayed, and the built-in LED is lit to display the remaining amount as the remaining amount information. The ball lending button 42 is operated to obtain a lending ball based on information recorded on a card or the like (recording medium), and the lending ball is supplied to the upper plate 17 as long as there is a remaining amount on the card or the like. Is done. The return button 43 is operated when requesting the return of a card or the like inserted into the card unit. In addition, in a pachinko machine in which a ball is lent directly to the upper plate 17 from a ball lending device or the like without using a card unit, a so-called cash machine does not require the ball lending operation unit 40. In this case, the ball lending operation unit 40 It is also possible to add a decorative seal or the like to the installation portion of the parts so that the component configuration is common. A pachinko machine using a card unit and a cash machine can be shared.

上皿17の下側に位置する下皿ユニット15には、その中央部に上皿17に貯留しきれなかった球を貯留するための下皿50が上面を開放した略箱状に形成されている。下皿50の右側には、球を遊技盤13の前面へ打ち込むために遊技者によって操作される操作ハンドル51が配設され、かかる操作ハンドル51の内部には球発射ユニット112aの駆動を許可するためのタッチセンサ51aと、押下操作している期間中には球の発射を停止する押しボタン式の打ち止めスイッチ51bと、操作ハンドル51の回動操作量を電気抵抗の変化により検出する可変抵抗器(図示せず)とが内蔵されている。操作ハンドル51が遊技者によって右回りに回転操作されると、タッチセンサがオンされると共に可変抵抗器の抵抗値が操作量に対応して変化し、操作ハンドル51の回動操作量に応じて変化する可変抵抗器の抵抗値に対応した強さで球が発射され、これにより遊技者の操作に対応した飛び量で遊技盤13の前面へ球が打ち込まれる。また、操作ハンドル51が遊技者により操作されていない状態においては、タッチセンサ51aおよび打ち止めスイッチ51bがオフとなっている。   In the lower plate unit 15 located on the lower side of the upper plate 17, a lower plate 50 for storing a ball that could not be stored in the upper plate 17 is formed in a substantially box shape having an open upper surface. Yes. On the right side of the lower plate 50, an operation handle 51 that is operated by a player to drive a ball into the front surface of the game board 13 is disposed, and the operation of the ball launching unit 112a is permitted inside the operation handle 51. Touch sensor 51a, a push button-type stop switch 51b for stopping the launch of the ball during the pressing operation, and a variable resistor for detecting the amount of rotation of the operating handle 51 by a change in electric resistance (Not shown). When the operation handle 51 is rotated clockwise by the player, the touch sensor is turned on and the resistance value of the variable resistor changes corresponding to the operation amount, and according to the rotation operation amount of the operation handle 51. A ball is fired with a strength corresponding to the resistance value of the variable resistor that changes, and the ball is driven into the front surface of the game board 13 with a jump amount corresponding to the player's operation. Further, when the operation handle 51 is not operated by the player, the touch sensor 51a and the stop switch 51b are off.

下皿50の正面下方部には、下皿50に貯留された球を下方へ排出する際に操作するための球抜きレバー52が設けられている。この球抜きレバー52は、常時、右方向に付勢されており、その付勢に抗して左方向へスライドさせることにより、下皿50の底面に形成された底面口が開口して、その底面口から球が自然落下して排出される。かかる球抜きレバー52の操作は、通常、下皿50の下方に下皿50から排出された球を受け取る箱(一般に「千両箱」と称される)を置いた状態で行われる。下皿50の右方には、上述したように操作ハンドル51が配設され、下皿50の左方には灰皿53が取り付けられている。   In the lower part of the front of the lower plate 50, a ball removal lever 52 is provided for operating when the balls stored in the lower plate 50 are discharged downward. The ball removal lever 52 is always urged in the right direction. By sliding the ball release lever 52 in the left direction against the urge, the bottom opening formed in the bottom surface of the lower plate 50 is opened. A ball naturally falls from the bottom opening and is discharged. The operation of the ball removal lever 52 is normally performed in a state where a box (generally referred to as “a thousand box”) for receiving the balls discharged from the lower plate 50 is placed below the lower plate 50. As described above, the operation handle 51 is disposed on the right side of the lower plate 50, and the ashtray 53 is attached on the left side of the lower plate 50.

図2に示すように、遊技盤13は、正面視略正方形状に切削加工した木製のベース板60に、球案内用の多数の釘や風車およびレール61,62、一般入賞口63、第1入球口64、可変入賞装置65、可変表示装置ユニット80等を組み付けて構成され、その周縁部が内枠12の裏面側に取り付けられる。一般入賞口63、第1入球口64、可変入賞装置65、可変表示装置ユニット80は、ルータ加工によってベース板60に形成された貫通穴に配設され、遊技盤13の前面側から木ネジ等により固定されている。また、遊技盤13の前面中央部分は、前面枠14の窓部14c(図1参照)を通じて内枠13の前面側から視認することができる。以下に、遊技盤13の構成について説明する。   As shown in FIG. 2, the game board 13 includes a wooden base plate 60 cut into a substantially square shape when viewed from the front, a large number of ball nails, windmills and rails 61 and 62, a general winning opening 63, The ball entrance 64, the variable winning device 65, the variable display device unit 80, and the like are assembled, and the peripheral edge thereof is attached to the back side of the inner frame 12. The general winning port 63, the first winning port 64, the variable winning device 65, and the variable display device unit 80 are arranged in a through hole formed in the base plate 60 by router processing, and the wood screw is provided from the front side of the game board 13. It is fixed by etc. Further, the front center portion of the game board 13 can be viewed from the front side of the inner frame 13 through the window portion 14c (see FIG. 1) of the front frame 14. Below, the structure of the game board 13 is demonstrated.

遊技盤13の前面には、帯状の金属板を略円弧状に屈曲加工して形成した外レール62が植立され、その外レール62の内側位置には外レール62と同様に帯状の金属板で形成した円弧状の内レール61が植立される。この内レール61と外レール62とにより遊技盤13の前面外周が囲まれ、遊技盤13とガラスユニット16(図1参照)とにより前後が囲まれることにより、遊技盤13の前面には、球の挙動により遊技が行われる遊技領域が形成される。遊技領域は、遊技盤13の前面であって2本のレール61,62と円弧部材70とにより区画して形成される略円形状の領域(入賞口等が配設され、発射された球が流下する領域)である。   An outer rail 62 formed by bending a strip-shaped metal plate into a substantially arc shape is planted on the front surface of the game board 13, and the strip-shaped metal plate is located on the inner side of the outer rail 62 in the same manner as the outer rail 62. The arc-shaped inner rail 61 formed by the above is planted. The inner rail 61 and the outer rail 62 surround the outer periphery of the front surface of the game board 13, and the game board 13 and the glass unit 16 (see FIG. 1) surround the front and rear. A game area in which a game is played is formed by the behavior of. The game area is a front surface of the game board 13 and is a substantially circular area formed by dividing the two rails 61 and 62 and the arc member 70 (a winning hole or the like is provided, Area).

2本のレール61,62は、球発射ユニット112aから発射された球を遊技盤13上部へ案内するために設けられたものである。内レール61の先端部分(図2の左上部)には戻り球防止部材68が取り付けられ、一旦、遊技盤13の上部へ案内された球が再度球案内通路内に戻ってしまうといった事態が防止される。外レール62の先端部(図2の右上部)には、球の最大飛翔部分に対応する位置に返しゴム69が取り付けられ、所定以上の勢いで発射された球は、返しゴム69に当たって、勢いが減衰されつつ中央部側へ跳ね返される。また、内レール61の右下側の先端部と外レール62の右上側の先端部との間には、レール間を繋ぐ円弧を内面側に設けて形成された樹脂製の円弧部材70がベース板60に打ち込んで固定されている。   The two rails 61 and 62 are provided to guide the ball fired from the ball launching unit 112a to the upper part of the game board 13. A return ball preventing member 68 is attached to the front end portion of the inner rail 61 (upper left portion in FIG. 2) to prevent the ball once guided to the upper portion of the game board 13 from returning to the ball guide path again. Is done. A return rubber 69 is attached to the tip of the outer rail 62 (upper right part in FIG. 2) at a position corresponding to the maximum flying portion of the sphere, and the ball launched at a predetermined momentum or more hits the return rubber 69 and gains momentum. Is bounced back to the center while being attenuated. A resin arc member 70 formed by providing an arc connecting the rails on the inner surface side between the lower right end of the inner rail 61 and the upper right end of the outer rail 62 is a base. The plate 60 is driven and fixed.

遊技領域の正面視右側上部(図2の右側上部)には、発光手段である複数のLED37aと7セグメント表示器37bとが設けられた第1図柄表示装置37が配設されている。第1図柄表示装置37は、主制御装置110で行われる各制御に応じた表示がなされるものであり、主にパチンコ機10の遊技状態の表示が行われる。複数のLED37aは、パチンコ機10が確変中か時短中か通常中であるかを点灯状態により示したり、変動中であるか否かを点灯状態により示したり、停止図柄が確変大当たりに対応した図柄か普通大当たりに対応した図柄か外れ図柄であるかを点灯状態により示したり、保留球数を点灯状態により示すものである。7セグメント表示装置37bは、大当たり中のラウンド数やエラー表示を行うものである。なお、LED37aは、それぞれのLEDの発光色(例えば、赤、緑、青)が異なるよう構成され、その発光色の組合わせにより、少ないLEDでパチンコ機10の各種遊技状態を示唆することができる。   A first symbol display device 37 provided with a plurality of LEDs 37a, which are light emitting means, and a 7-segment display 37b is disposed in the upper right portion of the game area as viewed from the front (upper right portion in FIG. 2). The first symbol display device 37 displays information corresponding to each control performed by the main control device 110, and mainly displays the gaming state of the pachinko machine 10. The plurality of LEDs 37a indicate whether the pachinko machine 10 is in the process of being probabilistically changing, operating in a short time, or in a normal state, indicating whether the pachinko machine 10 is changing or not by a lighting state, and the symbols corresponding to the probable big hit. Whether the symbol is a symbol corresponding to a normal jackpot or an out-of-game symbol is indicated by a lighting state, or the number of reserved balls is indicated by a lighting state. The 7-segment display device 37b displays the number of rounds that are a big hit and an error display. Note that the LEDs 37a are configured so that the emission colors (for example, red, green, and blue) of the respective LEDs are different, and the combination of the emission colors can suggest various gaming states of the pachinko machine 10 with fewer LEDs. .

なお、上述したパチンコ機10が確変中とは、大当たり確率がアップして特別遊技状態へ移行し易い遊技の状態である。更に、本実施の形態における確変中は、第2図柄の当たり確率がアップして第1入球口64へ球が入球し易い遊技の状態である。また、パチンコ機10が時短中とは、大当たり確率がそのままで第2図柄の当たり確率のみがアップして第1入球口64へ球が入球し易い遊技の状態である。また、パチンコ機10が通常中とは、確変中でも時短中でもない遊技の状態(大当たり確率も第2図柄の当たり確率もアップしていない状態)である。なお、パチンコ機10の遊技状態に応じて、第1入球口64に付随する電動役物(図示せず)が開放する時間や、1回の当たりで電動役物が開放する回数を変更するものとしても良い。   In addition, the above-mentioned pachinko machine 10 being probable is a game state in which the jackpot probability is increased and it is easy to shift to the special game state. Further, during the probability change in the present embodiment, the game is in a state where the hit probability of the second symbol is increased and the ball easily enters the first entrance 64. In addition, the time when the pachinko machine 10 is short-running is a game state in which it is easy for a ball to easily enter the first entrance 64 by increasing only the hit probability of the second symbol without changing the jackpot probability. In addition, when the pachinko machine 10 is in a normal state, it is a game state in which neither the probability change nor the time is short (the state where neither the big hit probability nor the second symbol hit probability is increased). It should be noted that, depending on the gaming state of the pachinko machine 10, the time for opening the electric accessory (not shown) associated with the first entrance 64 and the number of times the electric accessory is released per hit are changed. It is good as a thing.

また、遊技領域には、球が入賞することにより5個から15個の球が賞球として払い出される複数の一般入賞口63が配設されている。また、遊技領域の中央部分には、可変表示装置ユニット80が配設されている。可変表示装置ユニット80には、第1入球口64への入賞をトリガとして第3図柄を変動表示する液晶ディスプレイ(以下単に「表示装置」と略す。)で構成された第3図柄表示装置81と、第2入球口67の球の通過をトリガとして第2図柄を変動表示する発光ダイオード(以下、「LED」と略す。)で構成される第2図柄表示装置82とが設けられている。   The game area is provided with a plurality of general winning openings 63 through which 5 to 15 balls are paid out as winning balls when the balls win. In addition, a variable display device unit 80 is disposed in the central portion of the game area. The variable display device unit 80 includes a third symbol display device 81 configured with a liquid crystal display (hereinafter simply referred to as “display device”) that displays the third symbol in a variable manner with a winning at the first entrance 64 as a trigger. And a second symbol display device 82 composed of a light emitting diode (hereinafter abbreviated as “LED”) that variably displays the second symbol with the passage of the ball of the second entrance 67 as a trigger. .

第3図柄表示装置81は、後述する表示制御装置114によって表示内容が制御され、例えば左、中及び右の3つの図柄列が表示される。各図柄列は複数の図柄によって構成され、これらの図柄が図柄列毎に縦スクロールして第3図柄表示装置81の表示画面上にて第3図柄が可変表示されるようになっている。また、本実施の形態では、第3図柄表示装置81は8インチサイズの大型の液晶ディスプレイで構成され、可変表示装置ユニット80には、この第3図柄表示装置81の外周を囲むようにして、センターフレーム86が配設されている。本実施の形態の第3図柄表示装置81は、主制御装置110の制御に伴った遊技状態の表示が第1図柄表示装置37で行われるのに対して、その第1図柄表示装置37の表示に応じた装飾的な表示を行うものである。なお、表示装置に代えて、例えば、リール等を用いて第3図柄表示装置81を構成するようにしても良い。   The display content of the third symbol display device 81 is controlled by a display control device 114, which will be described later, and for example, three symbol sequences of left, middle, and right are displayed. Each symbol row is composed of a plurality of symbols, and these symbols are vertically scrolled for each symbol row so that the third symbol is variably displayed on the display screen of the third symbol display device 81. Further, in the present embodiment, the third symbol display device 81 is constituted by a large liquid crystal display of 8 inch size, and the variable display device unit 80 surrounds the outer periphery of the third symbol display device 81 so as to surround the center frame. 86 is arranged. In the third symbol display device 81 of the present embodiment, the display of the gaming state accompanying the control of the main control device 110 is performed by the first symbol display device 37, whereas the display of the first symbol display device 37 is performed. The decorative display according to is performed. Instead of the display device, for example, the third symbol display device 81 may be configured using a reel or the like.

また、第1図柄表示装置37にて停止図柄(確変大当たり図柄、普通大当たり図柄、外れ図柄のいずれか1つ)が表示されるまでの間に球が第1入球口64へ入球した場合、その入球回数は最大4回まで保留され、その保留回数は第1図柄表示装置37により示されると共に保留ランプ85の点灯個数においても示される。保留ランプ85は、最大保留数分の4つ設けられ、第3図柄表示装置81の上方に左右対称に配設されている。なお、本実施の形態においては、第1入球口64への入賞は、最大4回まで保留されるように構成したが、最大保留回数は4回に限定されるものでなく、3回以下、又は、5回以上の回数(例えば、8回)に設定しても良い。また、保留ランプ85を削除し、第1入球口64への入賞に基づく変動表示の保留回数を第3図柄表示装置81の一部に数字で、或いは、4つに区画された領域を保留回数分だけ異なる態様(例えば、色や点灯パターン)にして表示するようにしても良い。また、第1図柄表示装置37により保留回数が示されるので、保留ランプ85により点灯表示を行わないものとしても良い。   In addition, when the ball enters the first entrance 64 until the stop symbol (any one of the probable jackpot symbol, the normal jackpot symbol, or the off symbol) is displayed on the first symbol display device 37. The number of entered balls is held up to 4 times, and the number of held times is indicated by the first symbol display device 37 and the number of lights of the holding lamp 85. Four hold lamps 85 are provided corresponding to the maximum number of holds, and are arranged symmetrically above the third symbol display device 81. In the present embodiment, the winning at the first entrance 64 is configured to be held up to 4 times, but the maximum holding number is not limited to 4 times, but 3 times or less. Alternatively, the number may be set to 5 times or more (for example, 8 times). In addition, the hold lamp 85 is deleted, and the number of times the variable display is held based on the winning at the first entrance 64 is numerically held in a part of the third symbol display device 81, or the area divided into four is held. You may make it display in a different aspect (for example, a color and a lighting pattern) by the frequency | count. In addition, since the number of times of holding is indicated by the first symbol display device 37, the holding lamp 85 may not perform lighting display.

第2図柄表示装置82は、第2図柄の表示部83と保留ランプ84とを有し、球が第2入球口67を通過する毎に、表示部83において表示図柄(第2図柄)としての「○」の図柄と「×」の図柄とが交互に点灯して変動表示が行われ、その変動表示が所定図柄(本実施の形態においては「○」の図柄)で停止した場合に第1入球口64が所定時間だけ作動状態となる(開放される)よう構成されている。球の第2入球口67の通過回数は最大4回まで保留され、その保留回数が上述した第1図柄表示装置37により表示されると共に保留ランプ84においても点灯表示される。なお、第2図柄の変動表示は、本実施の形態のように、表示部83において複数のランプの点灯と非点灯を切り換えることにより行うものの他、第1図柄表示装置37及び第3図柄表示装置81の一部を使用して行うようにしても良い。同様に、保留ランプ84の点灯を第3図柄表示装置81の一部で行うようにしても良い。また、第2入球口67の通過は、第1入球口64と同様に、最大保留回数は4回に限定されるものでなく、3回以下、又は、5回以上の回数(例えば、8回)に設定しても良い。また、第1図柄表示装置37により保留回数が示されるので、保留ランプ84により点灯表示を行わないものとしても良い。   The second symbol display device 82 includes a second symbol display unit 83 and a holding lamp 84, and each time the ball passes through the second entrance 67, the display unit 83 displays a display symbol (second symbol). The “○” symbol and the “×” symbol are alternately lit and displayed in a variable manner. When the fluctuation display stops at a predetermined symbol (in this embodiment, the symbol “O”) The 1 entrance 64 is configured to be activated (opened) for a predetermined time. The number of passes through the second entrance 67 of the sphere is suspended up to a maximum of 4 times, and the number of suspensions is displayed by the above-described first symbol display device 37 and is also lit on the hold lamp 84. The second symbol variation display is performed by switching on and off of a plurality of lamps in the display unit 83 as in the present embodiment, as well as the first symbol display device 37 and the third symbol display device. A part of 81 may be used. Similarly, the hold lamp 84 may be turned on by a part of the third symbol display device 81. In addition, the passage of the second entrance 67 is not limited to 4 times as in the case of the 1st entrance 64, and is not limited to 4 times, or 3 times or less (for example, (8 times). In addition, since the number of times of holding is indicated by the first symbol display device 37, the holding lamp 84 may not perform lighting display.

可変表示装置ユニット80の下方には、球が入球し得る第1入球口64が配設されている。この第1入球口64へ球が入球すると遊技盤13の裏面側に設けられる第1入球口スイッチ(図示せず)がオンとなり、その第1入球口スイッチのオンに起因して主制御装置110で大当たりの抽選がなされ、その抽選結果に応じた表示が第1図柄表示装置37のLED37aで示される。また、第1入球口64は、球が入球すると5個の球が賞球として払い出される入賞口の1つにもなっている。   Below the variable display device unit 80, a first entrance 64 into which a sphere can enter is disposed. When a ball enters the first entrance 64, a first entrance switch (not shown) provided on the back side of the game board 13 is turned on, and the first entrance switch is turned on. The main controller 110 performs a lottery lottery, and a display corresponding to the lottery result is indicated by the LED 37 a of the first symbol display device 37. The first entrance 64 is also one of the entrances through which 5 balls are paid out as prize balls when a ball enters.

第1入球口64の下方には可変入賞装置65が配設されており、その略中央部分に横長矩形状の特定入賞口(大開放口)65aが設けられている。パチンコ機10においては、主制御装置110での抽選が大当たりとなると、所定時間(変動時間)が経過した後に、大当たりの停止図柄となるよう第1図柄表示装置37のLED37aを点灯させると共に、その大当たりに対応した停止図柄を第3図柄表示装置81に表示させて、大当たりの発生が示される。その後、球が入賞し易い特別遊技状態(大当たり)に遊技状態が遷移する。この特別遊技状態として、通常時には閉鎖されている特定入賞口65aが、所定時間(例えば、30秒経過するまで、或いは、球が10個入賞するまで)開放される。   A variable winning device 65 is disposed below the first ball opening 64, and a horizontally-long rectangular specific winning port (large opening) 65a is provided at a substantially central portion thereof. In the pachinko machine 10, when the lottery in the main controller 110 is a big hit, after a predetermined time (fluctuation time) has elapsed, the LED 37a of the first symbol display device 37 is turned on so as to become a big hit stop symbol. The stop symbol corresponding to the jackpot is displayed on the third symbol display device 81 to indicate the occurrence of the jackpot. Thereafter, the gaming state transitions to a special gaming state (big hit) where the ball is easy to win. In this special gaming state, the special winning opening 65a that is normally closed is opened for a predetermined time (for example, until 30 seconds have elapsed or ten balls have been won).

この特定入賞口65aは、所定時間が経過すると閉鎖され、その閉鎖後、再度、その特定入賞口65aが所定時間開放される。この特定入賞口65aの開閉動作は、最高で例えば16回(16ラウンド)繰り返し可能にされている。この開閉動作が行われている状態が、遊技者にとって有利な特別遊技状態の一形態であり、遊技者には、遊技上の価値(遊技価値)の付与として通常時より多量の賞球の払い出しが行われる。   The specific winning opening 65a is closed when a predetermined time elapses, and after the closing, the specific winning opening 65a is opened again for a predetermined time. The opening / closing operation of the specific winning opening 65a can be repeated up to 16 times (16 rounds), for example. The state in which the opening / closing operation is performed is a form of a special gaming state advantageous to the player, and the player is given out a larger amount of prize balls than usual in order to give a gaming value (game value). Is done.

可変入賞装置65は、具体的には、特定入賞口65aを覆う横長矩形状の開閉板と、その開閉板の下辺を軸として前方側に開閉駆動するための大開放口ソレノイド(図示せず)とを備えている。特定入賞口65aは、通常時は、球が入賞できないか又は入賞し難い閉状態になっている。大当たりの際には大開放口ソレノイドを駆動して開閉板を前面下側に傾倒し、球が特定入賞口65aに入賞しやすい開状態を一時的に形成し、その開状態と通常時の閉状態との状態を交互に繰り返すように作動する。   Specifically, the variable winning device 65 is a horizontally long rectangular opening / closing plate covering the specific winning opening 65a, and a large opening opening solenoid (not shown) for driving to open / close forward with the lower side of the opening / closing plate as an axis. And. The special winning opening 65a is normally closed so that the ball cannot win or is difficult to win. In the case of a big hit, the large opening opening solenoid is driven to tilt the opening / closing plate to the lower front side to temporarily form an open state in which the ball is likely to win the specific winning opening 65a. It operates to repeat the state and the state alternately.

なお、上記した形態に特別遊技状態は限定されるものではない。特定入賞口65aとは別に開閉される大開放口を遊技領域に設け、第1図柄表示装置37において大当たりに対応したLED37aが点灯した場合に、特定入賞口65aが所定時間開放され、その特定入賞口65aの開放中に、球が特定入賞口65a内へ入賞することを契機として特定入賞口65aとは別に設けられた大開放口が所定時間、所定回数開放される遊技状態を特別遊技状態として形成するようにしても良い。   Note that the special gaming state is not limited to the above-described form. When the game area is provided with a large opening that is opened and closed separately from the specific winning opening 65a, and the LED 37a corresponding to the jackpot is turned on in the first symbol display device 37, the specific winning opening 65a is opened for a predetermined time, and the specific winning opening A special gaming state is defined as a game state in which a large opening provided separately from the specific winning port 65a is opened for a predetermined time and a predetermined number of times when the ball 65 is opened into the specific winning port 65a. You may make it form.

遊技盤13の下側における左右の隅部には、証紙や識別ラベル等を貼着するための貼着スペースK1,K2が設けられ、貼着スペースK1に貼られた証紙等は、前面枠14の小窓35(図1参照)を通じて視認することができる。   Adhesive spaces K1, K2 for adhering certificate papers, identification labels, etc. are provided at the left and right corners on the lower side of the game board 13, and the certificate paper, etc., adhered to the adhesive space K1, is a front frame 14. It can be visually recognized through the small window 35 (see FIG. 1).

更に、遊技盤13には、アウト口66が設けられている。いずれの入賞口63,64,65aにも入球しなかった球はアウト口66を通って図示しない球排出路へと案内される。遊技盤13には、球の落下方向を適宜分散、調整等するために多数の釘が植設されているとともに、風車等の各種部材(役物)が配設されている。   Further, the game board 13 is provided with an out port 66. A ball that has not entered any of the winning openings 63, 64, 65a is guided through an out port 66 to a ball discharge path (not shown). A number of nails are planted on the game board 13 in order to appropriately disperse and adjust the falling direction of the ball, and various members (instruments) such as a windmill are arranged.

図3に示すように、パチンコ機10の背面側には、制御基板ユニット90,91と、裏パックユニット94とが主に備えられている。制御基板ユニット90は、主基板(主制御装置110)と音声ランプ制御基板(音声ランプ制御装置113)と表示制御基板(表示制御装置114)とが搭載されてユニット化されている。制御基板ユニット91は、払出制御基板(払出制御装置111)と発射制御基板(発射制御装置112)と電源基板(電源装置115)とカードユニット接続基板116とが搭載されてユニット化されている。   As shown in FIG. 3, control board units 90 and 91 and a back pack unit 94 are mainly provided on the back side of the pachinko machine 10. The control board unit 90 is unitized by mounting a main board (main control apparatus 110), an audio lamp control board (audio lamp control apparatus 113), and a display control board (display control apparatus 114). The control board unit 91 is unitized by mounting a payout control board (payout control apparatus 111), a firing control board (launching control apparatus 112), a power supply board (power supply apparatus 115), and a card unit connection board 116.

裏パックユニット94は、保護カバー部を形成する裏パック92と払出ユニット93とがユニット化されている。また、各制御基板には、各制御を司る1チップマイコンとしてのMPU、各種機器との連絡をとるポート、各種抽選の際に用いられる乱数発生器、時間計数や同期を図る場合などに使用されるクロックパルス発生回路等が、必要に応じて搭載されている。   The back pack unit 94 includes a back pack 92 and a dispensing unit 93 that form a protective cover. In addition, each control board is used for MPU as a one-chip microcomputer that controls each control, a port for communicating with various devices, a random number generator used for various lotteries, time counting and synchronization. A clock pulse generation circuit or the like is mounted as necessary.

なお、主制御装置110、音声ランプ制御装置113及び表示制御装置114、払出制御装置111及び発射制御装置112、電源装置115、カードユニット接続基板116は、それぞれ基板ボックス100〜104に収納されている。基板ボックス100〜104は、ボックスベースと該ボックスベースの開口部を覆うボックスカバーとを備えており、そのボックスベースとボックスカバーとが互いに連結されて、各制御装置や各基板が収納される。   The main control device 110, the sound lamp control device 113 and the display control device 114, the payout control device 111 and the firing control device 112, the power supply device 115, and the card unit connection board 116 are housed in the board boxes 100 to 104, respectively. . The board boxes 100 to 104 include a box base and a box cover that covers the opening of the box base. The box base and the box cover are connected to each other, and each control device and each board are accommodated.

また、基板ボックス100(主制御装置110)及び基板ボックス102(払出制御装置111及び発射制御装置112)は、ボックスベースとボックスカバーとを封印ユニット(図示せず)によって開封不能に連結(かしめ構造による連結)している。また、ボックスベースとボックスカバーとの連結部には、ボックスベースとボックスカバーとに亘って封印シール(図示せず)が貼着されている。この封印シールは、脆性な素材で構成されており、基板ボックス100,102を開封するために封印シールを剥がそうとしたり、基板ボックス100,102を無理に開封しようとすると、ボックスベース側とボックスカバー側とに切断される。よって、封印ユニット又は封印シールを確認することで、基板ボックス100,102が開封されたかどうかを知ることができる。   Further, the substrate box 100 (main control device 110) and the substrate box 102 (dispensing control device 111 and launch control device 112) connect the box base and the box cover so that they cannot be opened by a sealing unit (not shown) (caulking structure). Consolidated). In addition, a seal (not shown) is attached to the connecting portion between the box base and the box cover so as to cover the box base and the box cover. This seal seal is made of a brittle material. If the seal is to be peeled off in order to open the substrate boxes 100, 102, or if the substrate boxes 100, 102 are forcibly opened, the box base side and the box cover are removed. Cut to the side. Therefore, it is possible to know whether or not the substrate boxes 100 and 102 have been opened by checking the sealing unit or the sealing seal.

払出ユニット93は、裏パックユニット94の最上部に位置して上方に開口したタンク130と、タンク130の下方に連結され下流側に向けて緩やかに傾斜するタンクレール131と、タンクレール131の下流側に縦向きに連結されるケースレール132と、ケースレール132の最下流部に設けられ、払出モータ216(図5参照)の所定の電気的構成により球の払出を行う払出装置133とを備えている。タンク130には、遊技ホールの島設備から供給される球が逐次補給され、払出装置133により必要個数の球の払い出しが適宜行われる。タンクレール131には、当該タンクレール131に振動を付加するためのバイブレータ134が取り付けられている。   The payout unit 93 includes a tank 130 that is located at the top of the back pack unit 94 and opens upward, a tank rail 131 that is connected to the lower side of the tank 130 and is gently inclined toward the downstream side, and downstream of the tank rail 131. A case rail 132 that is vertically connected to the side, and a payout device 133 that is provided at the most downstream portion of the case rail 132 and that pays out a ball by a predetermined electrical configuration of the payout motor 216 (see FIG. 5). ing. The tank 130 is successively replenished with balls supplied from the island equipment of the game hall, and a required number of balls are paid out by the payout device 133 as appropriate. A vibrator 134 for applying vibration to the tank rail 131 is attached to the tank rail 131.

また、払出制御装置111には状態復帰スイッチ120が設けられ、発射制御装置112には可変抵抗器の操作つまみ121が設けられ、電源装置115にはRAM消去スイッチ122が設けられている。状態復帰スイッチ120は、例えば、払出モータ216(図4参照)部の球詰まり等、払出エラーの発生時に球詰まりを解消(正常状態への復帰)するために操作される。操作つまみ121は、発射ソレノイドの発射力を調整するために操作される。RAM消去スイッチ122は、パチンコ機10を初期状態に戻したい場合に電源投入時に操作される。   The payout control device 111 is provided with a state return switch 120, the firing control device 112 is provided with a variable resistor operation knob 121, and the power supply device 115 is provided with a RAM erase switch 122. The state return switch 120 is operated, for example, to eliminate ball clogging (return to a normal state) when a payout error occurs, such as ball clogging in the payout motor 216 (see FIG. 4). The operation knob 121 is operated to adjust the firing force of the firing solenoid. The RAM erase switch 122 is operated when the power is turned on to return the pachinko machine 10 to the initial state.

次に、図4を参照して、本パチンコ機10の内部構成について説明する。図4は、内枠12と前面枠14と下皿ユニット15とが開放された状態におけるパチンコ機10の斜視図である。   Next, the internal configuration of the pachinko machine 10 will be described with reference to FIG. FIG. 4 is a perspective view of the pachinko machine 10 in a state where the inner frame 12, the front frame 14, and the lower dish unit 15 are opened.

パチンコ機10には、その外殻を形成する外枠11が設けられ、この外枠11に対して内枠12が開閉可能に支持される。遊技場においては、外枠11の外周面が遊技場の島と呼ばれる設置箇所に固定される。内枠12、前面枠14および下皿ユニット15は、外枠11に対して前面側に開放可能に構成されるので、パチンコ機10の前面側からは触れられない裏面側や内部に対しての点検や調整は、外枠11に対して内枠12等を前面側に開放して行われる。   The pachinko machine 10 is provided with an outer frame 11 that forms an outer shell thereof, and an inner frame 12 is supported to the outer frame 11 so as to be opened and closed. In the game hall, the outer peripheral surface of the outer frame 11 is fixed to an installation location called an island of the game hall. Since the inner frame 12, the front frame 14, and the lower dish unit 15 are configured to be openable to the front side with respect to the outer frame 11, the inner frame 12, the front frame 14, and the lower dish unit 15 are not touched from the front side of the pachinko machine 10. Inspection and adjustment are performed with the inner frame 12 and the like open to the front side with respect to the outer frame 11.

外枠11には、内枠12を支持するために正面視左側の上下2カ所に金属製の上ヒンジ(図示せず)および下ヒンジ(図示せず)が取り付けられている。この上ヒンジおよび下ヒンジが設けられた側を開閉の軸として内枠12は開閉可能に支持される。   In order to support the inner frame 12, metal upper hinges (not shown) and lower hinges (not shown) are attached to the outer frame 11 at two upper and lower positions on the left side when viewed from the front. The inner frame 12 is supported so as to be openable and closable with the side on which the upper and lower hinges are provided as an opening / closing axis.

内枠12は、矩形状に形成されたABS樹脂製の内枠ベース55を主体に構成されており、内枠ベース55の中央部には略円形状の中央窓55aが形成されている。内枠ベース55の裏面側には遊技盤13の取付部が設けられ、遊技盤13が着脱可能に装着される。   The inner frame 12 is mainly composed of an ABS resin-made inner frame base 55 formed in a rectangular shape, and a substantially circular central window 55 a is formed at the center of the inner frame base 55. An attachment portion for the game board 13 is provided on the back side of the inner frame base 55, and the game board 13 is detachably attached.

内枠ベース55の中央窓55aの下側は、前面側が開放した凹状に窪んで形成されており、その奥側には、平面状の取付面52bが形成されている。取付面52bには、球を遊技盤13の前面に発射するための発射ユニット140や、上皿17および下皿50に球を排出する通路を形成する通路形成部材54等が取り付けられる。   The lower side of the central window 55a of the inner frame base 55 is formed in a concave shape with the front side open, and a flat mounting surface 52b is formed on the back side. The mounting surface 52b is attached with a launch unit 140 for launching a ball to the front surface of the game board 13, a passage forming member 54 that forms a passage for discharging the ball to the upper plate 17 and the lower plate 50, and the like.

外枠11と内枠12との間には、内枠12の開放および閉鎖を検出するスイッチSW1(SW1a,SW1b)が設けられており、内枠12と前面枠14との間には、前面枠14の開放および閉鎖を検出するスイッチSW2(SW2a,SW2b)が設けられている。スイッチSW1は、外枠11の内枠12と対向する面に配設された雌型スイッチSW1aと、内枠12の外枠11と対向する面に配設された雄型スイッチSW1bとから構成される。また、スイッチSW2は、内枠12の前面枠14と対向する面に配設された雌型スイッチSW2aと、前面枠14の内枠12と対向する面に配設された雄型スイッチSW2bとから構成される。   Between the outer frame 11 and the inner frame 12, switches SW1 (SW1a, SW1b) for detecting opening and closing of the inner frame 12 are provided, and between the inner frame 12 and the front frame 14, a front surface is provided. Switches SW2 (SW2a, SW2b) for detecting opening and closing of the frame 14 are provided. The switch SW1 is composed of a female switch SW1a disposed on the surface of the outer frame 11 facing the inner frame 12, and a male switch SW1b disposed on the surface of the inner frame 12 facing the outer frame 11. The The switch SW2 includes a female switch SW2a disposed on the surface of the inner frame 12 facing the front frame 14, and a male switch SW2b disposed on the surface of the front frame 14 facing the inner frame 12. Composed.

ここで、図5を参照して、スイッチSW1およびスイッチSW2の構造について説明する。なお、スイッチSW1とスイッチSW2とは同一の構造であるので、スイッチSW1についてその構造を説明し、スイッチSW2についてはその説明を省略する。   Here, the structure of the switch SW1 and the switch SW2 will be described with reference to FIG. Since the switch SW1 and the switch SW2 have the same structure, the structure of the switch SW1 will be described, and the description of the switch SW2 will be omitted.

図5は、スイッチSW1の構造を示した図である。図5(a)は、内枠12が閉鎖された状態におけるスイッチSW1の状態(遮断状態)を示した図である。また、図5(b)は、内枠12が開放された状態におけるスイッチSW1の状態(導通状態)を示した図である。   FIG. 5 is a diagram showing the structure of the switch SW1. FIG. 5A is a diagram showing a state (cut-off state) of the switch SW1 in a state where the inner frame 12 is closed. FIG. 5B is a diagram showing the state (conducting state) of the switch SW1 in a state where the inner frame 12 is opened.

図5(a)に示すように、外枠11の内枠12と対向する面に配設された雌型スイッチSW1aには、導電部材である金属から構成される一対の端子対SW1cが内蔵されている。内枠12が閉鎖された状態においては、外枠11の内枠12と対向する面に配設された雌型スイッチSW1aに、内枠12の外枠11と対向する面に配設された雄型スイッチSW1bが内挿される状態となり、端子対SW1c同士の接触が妨げられる。よって、内枠12が閉鎖された状態においては、スイッチSW1は導通が遮断された状態となる。   As shown in FIG. 5A, the female switch SW1a disposed on the surface of the outer frame 11 facing the inner frame 12 incorporates a pair of terminal pairs SW1c made of metal as a conductive member. ing. When the inner frame 12 is closed, the female switch SW1a disposed on the surface of the outer frame 11 facing the inner frame 12 is connected to the male switch SW1a disposed on the surface of the inner frame 12 facing the outer frame 11. The mold switch SW1b is inserted, and contact between the terminal pairs SW1c is prevented. Therefore, in a state where the inner frame 12 is closed, the switch SW1 is in a state where conduction is cut off.

一方、図5(b)に示すように、内枠12が開放された状態においては、外枠11の内枠12と対向する面に配設された雌型スイッチSW1aから、内枠12の外枠11と対向する面に配設された雄型スイッチSW1bが引き抜かれた状態となる。雌型スイッチSW1aに内蔵される端子対SW1cは、互いに対向する方向に付勢力が発生する構造であるため、雄型スイッチSW1bが雌型スイッチSW1aから引き抜かれた状態では、端子対SW1c同士が接触する。よって、内枠12が開放された状態においては、スイッチSW1は導通された状態となる。   On the other hand, as shown in FIG. 5B, in a state where the inner frame 12 is opened, the female switch SW1a disposed on the surface of the outer frame 11 facing the inner frame 12 is connected to the outside of the inner frame 12. The male switch SW1b disposed on the surface facing the frame 11 is pulled out. Since the terminal pair SW1c built in the female switch SW1a has a structure in which an urging force is generated in the opposite direction, the terminal pair SW1c is in contact with each other when the male switch SW1b is pulled out from the female switch SW1a. To do. Therefore, in a state where the inner frame 12 is opened, the switch SW1 is in a conductive state.

このように、スイッチSW1は、内枠12が閉鎖された状態では遮断状態となる一方、内枠12が開放された状態では導通状態となる。ただし、スイッチSW1の構造は、図5に記載した形状に限られるものではなく、内枠12が閉鎖された状態では、スイッチSW1が遮断状態となる一方、内枠12が開放された状態では、スイッチSW1が導通状態となる構造であれば良い。これは、スイッチSW2の構造についても同様である。   As described above, the switch SW1 is in a cut-off state when the inner frame 12 is closed, and is in a conductive state when the inner frame 12 is opened. However, the structure of the switch SW1 is not limited to the shape shown in FIG. 5, and when the inner frame 12 is closed, the switch SW1 is in a cut-off state, while in the state where the inner frame 12 is opened, Any structure may be used as long as the switch SW1 is in a conductive state. The same applies to the structure of the switch SW2.

次に、図6を参照して、本パチンコ機10の電気的構成について説明する。図6は、パチンコ機10の電気的構成を示すブロック図である。   Next, the electrical configuration of the pachinko machine 10 will be described with reference to FIG. FIG. 6 is a block diagram showing an electrical configuration of the pachinko machine 10.

主制御装置110には、演算装置である1チップマイコンとしてのMPU201が搭載されている。MPU201には、該MPU201により実行される各種の制御プログラムや固定値データを記憶したROM202と、そのROM202内に記憶される制御プログラムの実行に際して各種のデータ等を一時的に記憶するためのメモリであるRAM203と、そのほか、割込回路やタイマ回路、データ送受信回路などの各種回路が内蔵されている。なお、払出制御装置111や音声ランプ制御装置113などのサブ制御装置に対して動作を指示するために、主制御装置110から該サブ制御装置へ各種のコマンドがデータ送受信回路によって送信されるが、かかるコマンドは、主制御装置110からサブ制御装置へ一方向にのみ送信される。   The main controller 110 is equipped with an MPU 201 as a one-chip microcomputer that is an arithmetic unit. The MPU 201 includes a ROM 202 that stores various control programs executed by the MPU 201 and fixed value data, and a memory that temporarily stores various data when the control program stored in the ROM 202 is executed. A certain RAM 203 and various other circuits such as an interrupt circuit, a timer circuit, and a data transmission / reception circuit are incorporated. Various commands are transmitted from the main control device 110 to the sub control device by the data transmission / reception circuit in order to instruct the sub control device such as the payout control device 111 and the sound lamp control device 113 to operate. Such a command is transmitted from the main controller 110 to the sub controller only in one direction.

RAM203は、MPU201の内部レジスタの内容やMPU201により実行される制御プログラムの戻り先番地などが記憶されるスタックエリアと、各種のフラグおよびカウンタ、I/O等の値が記憶される作業エリア(作業領域)とを有している。RAM203は、パチンコ機10の電源の遮断後においても電源装置115からバックアップ電圧が供給されてデータを保持(バックアップ)できる構成となっており、RAM203に記憶されるデータは、すべてバックアップされる。   The RAM 203 stores the contents of the internal registers of the MPU 201, the return address of the control program executed by the MPU 201, and the work area (work area for storing various flags and counters, I / O values, etc. Area). The RAM 203 is configured to hold (backup) data by being supplied with a backup voltage from the power supply device 115 even after the power of the pachinko machine 10 is shut off, and all data stored in the RAM 203 is backed up.

停電などの発生により電源が遮断されると、その電源遮断時(停電発生時を含む。以下同様)のスタックポインタや、各レジスタの値がRAM203に記憶される。一方、電源投入時(停電解消による電源投入を含む。以下同様)には、RAM203に記憶される情報に基づいて、パチンコ機10の状態が電源遮断前の状態に復帰される。RAM203への書き込みはメイン処理(図12参照)によって電源遮断時に実行され、RAM203に書き込まれた各値の復帰は電源投入時の立ち上げ処理(図11参照)において実行される。なお、MPU201のNMI端子(ノンマスカブル割込端子)には、停電等の発生による電源遮断時に、停電監視回路252からの停電信号SG1が入力されるように構成されており、その停電信号SG1がMPU201へ入力されると、停電時処理としてのNMI割込処理(図17参照)が即座に実行される。   When the power is shut down due to the occurrence of a power failure or the like, the stack pointer and the value of each register when the power is shut off (including when the power failure occurs, the same applies hereinafter) are stored in RAM 203. On the other hand, at the time of power-on (including power-on due to power failure cancellation, the same applies hereinafter), the state of the pachinko machine 10 is restored to the state before power-off based on information stored in the RAM 203. Writing to the RAM 203 is executed when the power is shut off by the main process (see FIG. 12), and restoration of each value written in the RAM 203 is executed in a startup process (see FIG. 11) when the power is turned on. Note that the power failure signal SG1 from the power failure monitoring circuit 252 is input to the NMI terminal (non-maskable interrupt terminal) of the MPU 201 when the power is interrupted due to the occurrence of a power failure or the like. Is input immediately, the NMI interrupt process (see FIG. 17) as a power failure process is immediately executed.

主制御装置110のMPU201には、アドレスバス及びデータバスで構成されるバスライン204を介して入出力ポート205が接続されている。入出力ポート205には、払出制御装置111、音声ランプ制御装置113、第1図柄表示装置37、第2図柄表示装置82や、図示しないスイッチ群やセンサ群などからなる各種スイッチ208や、特定入賞口65aの開閉板の下辺を軸として前方側に開閉駆動するための大開放口ソレノイドや電動役物を駆動するためのソレノイドなどからなるソレノイド209が接続されている。   An input / output port 205 is connected to the MPU 201 of the main control device 110 via a bus line 204 composed of an address bus and a data bus. The input / output port 205 includes a payout control device 111, a sound lamp control device 113, a first symbol display device 37, a second symbol display device 82, various switches 208 including a switch group and a sensor group (not shown), and a specific prize. A solenoid 209 comprising a large opening solenoid for opening and closing the front side with the lower side of the opening and closing plate of the opening 65a as an axis, a solenoid for driving an electric accessory, and the like is connected.

また、主制御装置110には、スイッチSW1が導通することにより内枠12の開放を検出すると共に、スイッチSW2が導通することにより前面枠14の開放を検出する枠開放検出回路260が設けられている。枠開放検出回路260には、内枠12の開放を検出するスイッチSW1と、前面枠14の開放を検出するスイッチSW2と、ホールコンピュータ262と接続可能に構成された外部出力端子板261とが接続されている。なお、スイッチSW1およびスイッチSW2と枠開放検出回路260との接続、並びに枠開放検出回路260と外部出力端子板261との接続には、信号の入出力を行う入出力部(入出力ポート205とは異なる入出力ポート、図示せず)を介して接続が行われている。枠開放検出回路260は、内枠12および前面枠14が閉鎖され、スイッチSW1およびスイッチSW2が遮断されている場合には、外部出力端子板261からホールコンピュータ262への出力をハイ状態に維持する。つまり、枠開放検出回路260は、内枠12および前面枠14が閉鎖されている場合には、外部出力端子板261からホールコンピュータ262へハイ信号を出力する。   The main controller 110 is also provided with a frame opening detection circuit 260 that detects opening of the inner frame 12 when the switch SW1 is turned on and detects opening of the front frame 14 when the switch SW2 is turned on. Yes. Connected to the frame opening detection circuit 260 are a switch SW1 for detecting the opening of the inner frame 12, a switch SW2 for detecting the opening of the front frame 14, and an external output terminal plate 261 configured to be connectable to the hall computer 262. Has been. It should be noted that an input / output unit (input / output port 205 and an input / output port) that inputs and outputs signals is used to connect the switches SW1 and SW2 to the frame opening detection circuit 260 and to connect the frame opening detection circuit 260 and the external output terminal plate 261. Are connected via different input / output ports (not shown). The frame open detection circuit 260 maintains the output from the external output terminal board 261 to the hall computer 262 in a high state when the inner frame 12 and the front frame 14 are closed and the switch SW1 and the switch SW2 are shut off. . That is, the frame open detection circuit 260 outputs a high signal from the external output terminal board 261 to the hall computer 262 when the inner frame 12 and the front frame 14 are closed.

一方、枠開放検出回路260は、内枠12が開放されて、スイッチSW1が導通すると、または、前面枠14が開放されて、スイッチSW2が導通すると、その開放から約10msの間、外部出力端子板261からホールコンピュータ262への出力をハイ状態からロウ状態へ切り換える。つまり、枠開放検出回路260は、内枠12または前面枠14のいずれか一方、若しくはその両方が開放された場合には、その開放から約10msの間、外部出力端子板261からホールコンピュータ262へ出力されているハイ信号を停止する。なお、このハイ信号の停止は24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶された情報を解析することで、内枠12または前面枠14の開放を検出することができる。   On the other hand, when the inner frame 12 is opened and the switch SW1 is turned on, or when the front frame 14 is opened and the switch SW2 is turned on, the frame opening detection circuit 260 has an external output terminal for about 10 ms after the opening. The output from the board 261 to the hall computer 262 is switched from the high state to the low state. In other words, the frame open detection circuit 260, when either one or both of the inner frame 12 and the front frame 14 are opened, from the external output terminal board 261 to the hall computer 262 for about 10 ms from the opening. Stop the high signal being output. The stop of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, by analyzing the information stored in the hall computer 262, the opening of the inner frame 12 or the front frame 14 can be detected.

ここで、枠開放検出回路260は、主制御装置110のMPU201や入出力ポート205(MPU201の入出力ポート)と非接続に構成されている。よって、この枠開放検出回路260を、主制御装置110以外の他の装置(回路基板)に搭載するように構成しても良い。例えば、MPUやCPUなどの演算装置の搭載されない装置(回路基板)上に搭載しても良いし、枠開放検出回路260の専用基板を設けて、そこに搭載するようにしても良い。そして、より良くは、主制御装置110、払出制御装置111および発射制御装置112のように、枠開放検出回路260を基板ボックスに収納し、その基板ボックスに設けられたボックスベースとボックスカバーとを封印ユニット(図示せず)によって開封不能に連結(かしめ構造による連結)する。そして、ボックスベースとボックスカバーとの連結部に、ボックスカバーとボックスベースとに亘って封印シール(図示せず)を貼付しても良い。   Here, the frame opening detection circuit 260 is configured not to be connected to the MPU 201 or the input / output port 205 (input / output port of the MPU 201) of the main controller 110. Therefore, the frame opening detection circuit 260 may be configured to be mounted on a device (circuit board) other than the main control device 110. For example, it may be mounted on a device (circuit board) on which an arithmetic device such as an MPU or CPU is not mounted, or a dedicated substrate for the frame opening detection circuit 260 may be provided and mounted thereon. More preferably, like the main control device 110, the payout control device 111, and the launch control device 112, the frame opening detection circuit 260 is accommodated in the substrate box, and the box base and the box cover provided in the substrate box are connected. The seal unit (not shown) is connected so as not to be opened (connection by caulking structure). A sealing seal (not shown) may be attached to the connecting portion between the box base and the box cover so as to extend over the box cover and the box base.

払出制御装置111は、払出モータ216を駆動させて賞球や貸出球の払出制御を行うものである。演算装置であるMPU211は、そのMPU211により実行される制御プログラムや固定値データ等を記憶したROM212と、ワークメモリ等として使用されるRAM213とを有している。   The payout control device 111 drives the payout motor 216 to perform payout control of prize balls and rental balls. The MPU 211, which is an arithmetic unit, includes a ROM 212 that stores a control program executed by the MPU 211, fixed value data, and the like, and a RAM 213 that is used as a work memory or the like.

払出制御装置111のRAM213は、主制御装置110のRAM203と同様に、MPU211の内部レジスタの内容やMPU211により実行される制御プログラムの戻り先番地などが記憶されるスタックエリアと、各種のフラグおよびカウンタ、I/O等の値が記憶される作業エリア(作業領域)とを有している。RAM213は、パチンコ機10の電源の遮断後においても電源装置115からバックアップ電圧が供給されてデータを保持(バックアップ)できる構成となっており、RAM213に記憶されるデータは、すべてバックアップされる。なお、主制御装置110のMPU201と同様、MPU211のNMI端子にも、停電等の発生による電源遮断時に停電監視回路252から停電信号SG1が入力されるように構成されており、その停電信号SG1がMPU211へ入力されると、停電時処理としてのNMI割込処理(図17参照)が即座に実行される。   The RAM 213 of the payout control device 111, like the RAM 203 of the main control device 110, has a stack area for storing the contents of the internal registers of the MPU 211, the return address of the control program executed by the MPU 211, and various flags and counters. And a work area (work area) in which values such as I / O are stored. The RAM 213 is configured to be able to retain (backup) data by being supplied with a backup voltage from the power supply device 115 even after the power of the pachinko machine 10 is cut off, and all data stored in the RAM 213 is backed up. As with the MPU 201 of the main controller 110, the power failure signal SG1 is also input to the NMI terminal of the MPU 211 from the power failure monitoring circuit 252 when the power is interrupted due to the occurrence of a power failure or the like. When input to the MPU 211, an NMI interrupt process (see FIG. 17) is immediately executed as a power failure process.

払出制御装置111のMPU211には、アドレスバス及びデータバスで構成されるバスライン214を介して入出力ポート215が接続されている。入出力ポート215には、主制御装置110や払出モータ216、発射制御装置112などがそれぞれ接続されている。また、図示はしないが、払出制御装置111には、払い出された賞球を検出するための賞球検出スイッチが接続されている。なお、該賞球検出スイッチは、払出制御装置111に接続されるが、主制御装置110には接続されていない。   An input / output port 215 is connected to the MPU 211 of the payout control device 111 via a bus line 214 composed of an address bus and a data bus. The main control device 110, the payout motor 216, the firing control device 112, and the like are connected to the input / output port 215, respectively. Although not shown, the payout control device 111 is connected to a prize ball detection switch for detecting a prize ball that has been paid out. The prize ball detection switch is connected to the payout control device 111 but is not connected to the main control device 110.

発射制御装置112は、主制御装置110により球の発射の指示がなされた場合に、操作ハンドル51の回転操作量に応じた球の打ち出し強さとなるよう球発射ユニット112aを制御するものである。球発射ユニット112aは、図示しない発射ソレノイドおよび電磁石を備えており、その発射ソレノイドおよび電磁石は、所定条件が整っている場合に駆動が許可される。具体的には、遊技者が操作ハンドル51に触れていることをタッチセンサ51aにより検出し、球の発射を停止させるための打ち止めスイッチ51bがオフ(操作されていないこと)を条件に、操作ハンドル51の回動量に対応して発射ソレノイドが励磁され、操作ハンドル51の操作量に応じた強さで球が発射される。   The launch control device 112 controls the ball launch unit 112a so that the launch strength of the ball according to the rotational operation amount of the operation handle 51 is obtained when the main control device 110 gives an instruction to launch a ball. The ball launching unit 112a includes a launching solenoid and an electromagnet (not shown), and the firing solenoid and the electromagnet are permitted to be driven when predetermined conditions are met. Specifically, the operation handle 51 is detected on the condition that the touch sensor 51a detects that the player is touching the operation handle 51 and the stop switch 51b for stopping the ball firing is turned off (not operated). The firing solenoid is excited in accordance with the amount of rotation 51, and a ball is launched with a strength corresponding to the amount of operation of the operation handle 51.

音声ランプ制御装置113は、音声出力装置(図示しないスピーカなど)226における音声の出力、ランプ表示装置(電飾部29〜33や表示ランプ34など)における点灯および消灯の出力、表示制御装置114で行われる第3図柄表示装置81の表示態様の設定などを制御するものである。演算装置であるMPU221は、そのMPU221により実行される制御プログラムや固定値データ等を記憶したROM222と、ワークメモリ等として使用されるRAM223とを有している。   The voice lamp control device 113 is a voice output in a voice output device (such as a speaker not shown) 226, an output of lighting and extinguishing in a lamp display device (such as the illumination units 29 to 33 and the display lamp 34), and the display control device 114. The setting of the display mode of the 3rd symbol display apparatus 81 performed etc. is controlled. The MPU 221 that is an arithmetic unit includes a ROM 222 that stores a control program executed by the MPU 221, fixed value data, and the like, and a RAM 223 that is used as a work memory or the like.

音声ランプ制御装置113のMPU221には、アドレスバス及びデータバスで構成されるバスライン224を介して入出力ポート225が接続されている。入出力ポート225には、主制御装置110、表示制御装置114、音声出力装置226やランプ表示装置227などがそれぞれ接続されている。   An input / output port 225 is connected to the MPU 221 of the sound lamp control device 113 via a bus line 224 including an address bus and a data bus. The main control device 110, the display control device 114, the audio output device 226, the lamp display device 227, and the like are connected to the input / output port 225, respectively.

表示制御装置114は、第3図柄表示装置(LCD)81における第3図柄の変動表示を制御するものである。表示制御装置114は、MPU231と、ROM(プログラムROM)232と、ワークRAM233と、ビデオRAM234と、キャラクタROM235と、画像コントローラ236と、入力ポート237と、出力ポート238と、バスライン239,240とを有している。入力ポート237の入力側には音声ランプ制御装置113の出力側が接続され、入力ポート237の出力側には、MPU231、ROM232、ワークRAM233、画像コントローラ236が接続されている。画像コントローラ236には、ビデオRAM234、キャラクタROM235が接続されると共に、バスライン240を介して出力ポート238が接続されている。出力ポート238の出力側には、第3図柄表示装置81が接続されている。なお、パチンコ機10は、大当たりの抽選確率や1回の大当たりで払い出される賞球数が異なる別機種であっても、第3図柄表示装置81で表示される図柄構成が全く同じ仕様の機種があるので、表示制御装置114は共通部品化されコスト低減が図られている。   The display control device 114 controls the change display of the third symbol on the third symbol display device (LCD) 81. The display control device 114 includes an MPU 231, a ROM (program ROM) 232, a work RAM 233, a video RAM 234, a character ROM 235, an image controller 236, an input port 237, an output port 238, and bus lines 239 and 240. have. The input side of the input port 237 is connected to the output side of the sound lamp control device 113, and the output side of the input port 237 is connected to the MPU 231, ROM 232, work RAM 233, and image controller 236. A video RAM 234 and a character ROM 235 are connected to the image controller 236, and an output port 238 is connected via a bus line 240. A third symbol display device 81 is connected to the output side of the output port 238. Even if the pachinko machine 10 is a different model with different winning probability for winning the jackpot and the number of prize balls to be paid out in one jackpot, there is a model having the same specifications as the symbols displayed on the third symbol display device 81. Therefore, the display control device 114 is made into a common part to reduce the cost.

表示制御装置114のMPU231は、音声ランプ制御装置113から入力された図柄表示用のコマンドに基づいて、第3図柄表示装置81の表示内容を制御する。ROM232は、MPU231により実行される各種の制御プログラムや固定値データを記憶するためのメモリである。ワークRAM233は、MPU231による各種プログラムの実行時に使用されるワークデータやフラグを一時的に記憶するためのメモリである。キャラクタROM235は、第3図柄表示装置81に表示される図柄(背景図柄や第3図柄)などの演出用のデータを記憶したメモリである。ビデオRAM234は、第3図柄表示装置81に表示される演出データを記憶するためのメモリであり、ビデオRAM234の内容を書き替えることにより、第3図柄表示装置81の表示内容が変更される。   The MPU 231 of the display control device 114 controls the display content of the third symbol display device 81 based on the symbol display command input from the sound lamp control device 113. The ROM 232 is a memory for storing various control programs executed by the MPU 231 and fixed value data. The work RAM 233 is a memory for temporarily storing work data and flags used when the MPU 231 executes various programs. The character ROM 235 is a memory that stores data for effects such as symbols (background symbols and third symbols) displayed on the third symbol display device 81. The video RAM 234 is a memory for storing effect data displayed on the third symbol display device 81, and the display content of the third symbol display device 81 is changed by rewriting the contents of the video RAM 234.

画像コントローラ236は、MPU231、ビデオRAM234、出力ポート238のそれぞれのタイミングを調整してデータの読み書きを介在すると共に、ビデオRAM234に記憶される表示データを所定のタイミングで読み出して第3図柄表示装置81に表示させるものである。   The image controller 236 adjusts the timing of the MPU 231, the video RAM 234, and the output port 238 to intervene in reading and writing data, and reads display data stored in the video RAM 234 at a predetermined timing to read the third symbol display device 81. Is displayed.

電源装置115は、パチンコ機10の各部に電源を供給するための電源部251と、停電等による電源遮断を監視する停電監視回路252と、RAM消去スイッチ122(図3参照)が設けられたRAM消去スイッチ回路253とを有している。電源部251は、図示しない電源経路を通じて、各制御装置110〜114等に対して各々に必要な動作電圧を供給する装置である。その概要としては、電源部251は、外部より供給される交流24ボルトの電圧を取り込み、各種スイッチ208などの各種スイッチや、ソレノイド209などのソレノイド、モータ等を駆動するための12ボルトの電圧、ロジック用の5ボルトの電圧、RAMバックアップ用のバックアップ電圧などを生成し、これら12ボルトの電圧、5ボルトの電圧及びバックアップ電圧を各制御装置110〜114等に対して必要な電圧を供給する。   The power supply device 115 includes a power supply unit 251 for supplying power to each unit of the pachinko machine 10, a power failure monitoring circuit 252 for monitoring power interruption due to a power failure, and a RAM deletion switch 122 (see FIG. 3). And an erasing switch circuit 253. The power supply unit 251 is a device that supplies a necessary operating voltage to each of the control devices 110 to 114 through a power supply path (not shown). As its outline, the power supply unit 251 takes in the voltage of AC 24 volts supplied from the outside, and drives various switches such as various switches 208, solenoids such as the solenoid 209, motors, etc. A 5 volt voltage for logic, a backup voltage for RAM backup, and the like are generated, and the 12 volt voltage, the 5 volt voltage, and the backup voltage are supplied to the control devices 110 to 114 as necessary voltages.

停電監視回路252は、停電等の発生による電源遮断時に、主制御装置110のMPU201及び払出制御装置111のMPU211の各NMI端子へ停電信号SG1を出力するための回路である。停電監視回路252は、電源部251から出力される最大電圧である直流安定24ボルトの電圧を監視し、この電圧が22ボルト未満になった場合に停電(電源断、電源遮断)の発生と判断して、停電信号SG1を主制御装置110及び払出制御装置111へ出力する。停電信号SG1の出力によって、主制御装置110及び払出制御装置111は、停電の発生を認識し、NMI割込処理を実行する。なお、電源部251は、直流安定24ボルトの電圧が22ボルト未満になった後においても、NMI割込処理の実行に充分な時間の間、制御系の駆動電圧である5ボルトの電圧の出力を正常値に維持するように構成されている。よって、主制御装置110及び払出制御装置111は、NMI割込処理(図17参照)を正常に実行し完了することができる。   The power failure monitoring circuit 252 is a circuit for outputting a power failure signal SG1 to each NMI terminal of the MPU 201 of the main control device 110 and the MPU 211 of the payout control device 111 when the power is cut off due to the occurrence of a power failure or the like. The power failure monitoring circuit 252 monitors the DC stable voltage of 24 volts, which is the maximum voltage output from the power supply unit 251, and determines that a power failure (power interruption, power interruption) occurs when this voltage falls below 22 volts. Then, the power failure signal SG1 is output to the main controller 110 and the payout controller 111. Based on the output of the power failure signal SG1, the main controller 110 and the payout controller 111 recognize the occurrence of the power failure and execute the NMI interrupt process. Note that the power supply unit 251 outputs a voltage of 5 volts, which is a drive voltage of the control system, for a time sufficient to execute the NMI interrupt processing even after the DC stable voltage of 24 volts becomes less than 22 volts. Is maintained at a normal value. Therefore, main controller 110 and payout controller 111 can normally execute and complete the NMI interrupt process (see FIG. 17).

RAM消去スイッチ回路253は、RAM消去スイッチ122が押下された場合に、主制御装置110へ、バックアップデータをクリアさせるためのRAM消去信号SG2を出力するための回路である。主制御装置110及び払出制御装置111は、パチンコ機10の電源投入時に、RAM消去信号SG2を入力した場合に、それぞれのバックアップデータをクリアすると共に、払出制御装置111においてバックアップデータをクリアさせるための払出初期化コマンドを払出制御装置111に対して送信する。   The RAM erase switch circuit 253 is a circuit for outputting a RAM erase signal SG2 for clearing backup data to the main controller 110 when the RAM erase switch 122 is pressed. When the RAM erase signal SG2 is input when the pachinko machine 10 is turned on, the main control device 110 and the payout control device 111 clear the respective backup data and the payout control device 111 for clearing the backup data. A payout initialization command is transmitted to the payout control device 111.

次に、図7を参照して、枠開放検出回路260および外部出力端子板261を説明する。図7は、枠開放検出回路260および外部出力端子板261の電気的構成を示した回路図である。なお、図7では、まず枠開放検出回路260を説明し、次に外部出力端子板261を説明する。   Next, the frame opening detection circuit 260 and the external output terminal plate 261 will be described with reference to FIG. FIG. 7 is a circuit diagram showing the electrical configuration of the frame opening detection circuit 260 and the external output terminal plate 261. In FIG. 7, the frame opening detection circuit 260 is described first, and then the external output terminal plate 261 is described.

内枠12の開放または前面枠14の開放を検出する枠開放検出回路260は、12ボルトの直流電圧を供給する直流電源DC1と、ダイオードD1と、蓄電池SB1と、コンデンサCD2〜CD5と、抵抗R1〜R4と、C−MOSタイマであるタイマIC1(ナショナルセミコンダクタ社製LMC555)と、排他的論理和回路(以下、「EXOR回路」と称す)IC2と、内部抵抗R5および内部抵抗R6が設けられたトランジスタTR1とを主に有している。   A frame opening detection circuit 260 that detects opening of the inner frame 12 or opening of the front frame 14 includes a DC power source DC1 that supplies a DC voltage of 12 volts, a diode D1, a storage battery SB1, capacitors CD2 to CD5, and a resistor R1. ˜R4, a timer IC1 (LMC555 manufactured by National Semiconductor), an exclusive OR circuit (hereinafter referred to as “EXOR circuit”) IC2, an internal resistor R5 and an internal resistor R6 are provided. It mainly includes a transistor TR1.

スイッチSW1が導通することにより内枠12の開放を検出すると共に、スイッチSW2が導通することにより前面枠14の開放を検出するために、枠開放検出回路260は、上記の部品が図7に示す回路図に従って接続される。   In order to detect the opening of the inner frame 12 when the switch SW1 is turned on and to detect the opening of the front frame 14 when the switch SW2 is turned on, the frame opening detection circuit 260 has the above components shown in FIG. Connected according to circuit diagram.

直流電源DC1は、枠開放検出回路260および外部出力端子板261へ12ボルトの直流電圧を供給する電源である。直流電源DC1への電力(電源)は、電源装置115に設けられた電源部251から図示しない電源経路を通じて供給される。この直流電源DC1は、ダイオードD1のアノード端子と接続される。ダイオードD1のカソード端子には蓄電池SB1のプラス端子が接続されている。そして、蓄電池SB1のマイナス端子はグランドされている。また、蓄電池SB1のプラス端子は、スイッチSW1の一端と、スイッチSW2の一端と、タイマIC1のVDD端子およびRES端子と、外部出力端子板261の抵抗R7の一端とに接続されている。   The DC power source DC1 is a power source that supplies a DC voltage of 12 volts to the open frame detection circuit 260 and the external output terminal board 261. Power (power) to the DC power supply DC1 is supplied from a power supply unit 251 provided in the power supply device 115 through a power supply path (not shown). This DC power supply DC1 is connected to the anode terminal of the diode D1. The positive terminal of the storage battery SB1 is connected to the cathode terminal of the diode D1. The negative terminal of the storage battery SB1 is grounded. The positive terminal of the storage battery SB1 is connected to one end of the switch SW1, one end of the switch SW2, the VDD terminal and the RES terminal of the timer IC1, and one end of the resistor R7 of the external output terminal plate 261.

蓄電池SB1は、パチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合に、枠開放検出回路260および外部出力端子板261へ直流電圧を供給する二次電池である。   The storage battery SB1 supplies a DC voltage to the frame open detection circuit 260 and the external output terminal plate 261 when the power supply to the pachinko machine 10 is cut off and a DC voltage of 12 volts is not supplied from the DC power supply DC1. Next battery.

蓄電池SB1は、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合には、蓄電池SB1に印加された直流電圧(直流電源DC1から供給される12ボルトから、ダイオードD1での電圧降下約0.7ボルトを引いた約11.3ボルト)により充電が行われる。   The storage battery SB1 is supplied with power to the pachinko machine 10, and when a DC voltage of 12 volts is supplied from the DC power supply DC1, the DC voltage applied to the storage battery SB1 (12 supplied from the DC power supply DC1). Charging is performed by approximately 11.3 volts minus a voltage drop of approximately 0.7 volts at the diode D1.

一方、蓄電池SB1は、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合には、枠開放検出回路260および外部出力端子板261へ、起電力が約11.3ボルトの直流電圧を供給する。なお、この蓄電池SB1は、満充電された場合に、枠開放検出回路260および外部出力端子板261へ、少なくとも15時間以上、約11.3ボルトの直流電圧を供給できる容量となっている。なお、蓄電池SB1に限られず、枠開放検出回路260および外部出力端子板261へ、少なくとも15時間以上、約11.3ボルトの直流電圧を供給できる十分に容量の大きいコンデンサを使用しても良い。   On the other hand, the storage battery SB1 has, for example, a frame open detection circuit when the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is cut off and a DC voltage of 12 volts is not supplied from the DC power supply DC1. A DC voltage having an electromotive force of approximately 11.3 volts is supplied to 260 and the external output terminal plate 261. The storage battery SB1 has a capacity capable of supplying a DC voltage of about 11.3 volts to the open frame detection circuit 260 and the external output terminal plate 261 for at least 15 hours when fully charged. Note that the capacitor is not limited to the storage battery SB1, and a sufficiently large capacitor capable of supplying a DC voltage of about 11.3 volts to the open frame detection circuit 260 and the external output terminal plate 261 for at least 15 hours may be used.

よって、枠開放検出回路260は、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合には当然に動作し、更に、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、蓄電池SB1により、枠開放検出回路260および外部出力端子板261へ直流電圧(約11.3ボルト)が供給されることで動作することができる。従って、枠開放検出回路260は、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、パチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、内枠12の開放および前面枠14の開放を検出することができる。   Therefore, the frame opening detection circuit 260 operates naturally when power is supplied to the pachinko machine 10 and a DC voltage of 12 volts is supplied from the DC power source DC1, and further, for example, a game hall business Even when the power supply to the pachinko machine 10 is cut off and the DC voltage of 12 volts is not supplied from the DC power source DC1, the frame open detection circuit 260 and the external output terminal board are used by the storage battery SB1. It can operate by supplying a DC voltage (about 11.3 volts) to H.261. Therefore, the frame opening detection circuit 260 is supplied with power to the pachinko machine 10 and supplied with a DC voltage of 12 volts from the DC power supply DC1, and the power supply to the pachinko machine 10 is cut off. Even when a DC voltage of 12 volts is not supplied from the power source DC1, it is possible to detect the opening of the inner frame 12 and the opening of the front frame 14.

なお、蓄電池SB1のプラス端子には、ダイオードD1のカソード端子が接続されており、このダイオードD1が電流の逆流防止機能を果たしているので、蓄電池SB1から枠開放検出回路260および外部出力端子板261へ直流電圧(約11.3ボルト)が供給されている場合でも、蓄電池SB1が供給する直流電圧(約11.3ボルト)が直流電源DC1に印加され、直流電源DC1が損傷することはない。   Note that the cathode terminal of the diode D1 is connected to the positive terminal of the storage battery SB1, and this diode D1 functions to prevent the backflow of current. Even when the DC voltage (about 11.3 volts) is supplied, the DC voltage (about 11.3 volts) supplied by the storage battery SB1 is applied to the DC power source DC1, and the DC power source DC1 is not damaged.

タイマIC1は、CMOSタイマであり、100kΩの抵抗R1〜R2と、0.1μFのコンデンサCD3〜CD5との接続によって、内枠12の開放または前面枠14の開放を検出し、外部出力端子板261のフォトカプラPR1への通電を約10msの間遮断する回路として機能する。   The timer IC1 is a CMOS timer, detects the opening of the inner frame 12 or the opening of the front frame 14 by connecting the resistors R1 and R2 of 100 kΩ and the capacitors CD3 to CD5 of 0.1 μF, and the external output terminal plate 261 Functions as a circuit that cuts off the energization of the photocoupler PR1 for about 10 ms.

このタイマIC1の動作電圧範囲は、主制御装置110に搭載されるMPU201、払出制御装置111に搭載されるMPU211、音声ランプ制御装置113に搭載されるMPU221および表示制御装置114に搭載されるMPU231の各動作電圧範囲よりも広範囲に設定されている。具体的には、タイマIC1の動作電圧範囲は、約1.5ボルトから約12.0ボルトであるのに対し、MPU201,211,221,231の各動作電圧範囲は、約4.5ボルトから約5.5ボルト(なお、本実施形態の各動作電圧は約5.0ボルト)である。よって、タイマIC1は、MPU201,211,221,231の各動作電圧よりも低い電圧で動作できる。従って、蓄電池SB1の充電量が少なくなり、蓄電池SB1により供給される電圧が約4.5ボルト未満に低下したとしても、タイマIC1は、十分に動作することができる。また、タイマIC1を、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合、即ち、蓄電池SB1により直流電圧が供給されている場合と、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合とで兼用している。よって、当然に、タイマIC1は、パチンコ機10への電源供給が行われている場合に枠開放検出回路260へ供給される直流電圧12ボルト以下で動作可能である。更に、タイマIC1は、C−MOS半導体で構成されるタイマであるので、動作時の消費電力を抑制し、長時間の動作が可能である。   The operating voltage range of the timer IC 1 is that of the MPU 201 mounted on the main control device 110, the MPU 211 mounted on the payout control device 111, the MPU 221 mounted on the sound lamp control device 113, and the MPU 231 mounted on the display control device 114. It is set in a wider range than each operating voltage range. Specifically, the operating voltage range of the timer IC 1 is about 1.5 volts to about 12.0 volts, while the operating voltage ranges of the MPUs 201, 211, 2221, and 231 are about 4.5 volts. It is about 5.5 volts (each operating voltage in this embodiment is about 5.0 volts). Therefore, the timer IC 1 can operate at a voltage lower than the operating voltages of the MPUs 201, 211, 211, and 231. Therefore, even if the charged amount of the storage battery SB1 decreases and the voltage supplied by the storage battery SB1 drops below about 4.5 volts, the timer IC1 can operate sufficiently. Further, for example, when the business hours of the amusement hall are over and the power supply to the pachinko machine 10 is shut off and the DC voltage of 12 volts is not supplied from the DC power source DC1, that is, the timer IC1 is switched to DC by the storage battery SB1. The case where the voltage is supplied and the case where the power supply to the pachinko machine 10 is performed and the DC voltage of 12 volts is supplied from the DC power source DC1 are combined. Therefore, of course, the timer IC 1 can operate at a DC voltage of 12 volts or less supplied to the frame opening detection circuit 260 when power is supplied to the pachinko machine 10. Furthermore, since the timer IC1 is a timer composed of a C-MOS semiconductor, power consumption during operation can be suppressed and operation can be performed for a long time.

タイマIC1のVDD端子は、タイマIC1に供給された直流電圧を入力する端子であり、蓄電池SB1のプラス端子と接続されている。また、タイマIC1のVDD端子は、0.1μFのコンデンサCD4の一端と接続され、このコンデンサCD4の他端は、グランドされたタイマIC1のGND端子と接続されている。このコンデンサCD4によって、内枠12および前面枠14が開放または閉鎖され、スイッチSW1およびスイッチSW2が導通または遮断された際に、タイマIC1のVDD端子に発生するノイズを低減している。   The VDD terminal of the timer IC1 is a terminal for inputting a DC voltage supplied to the timer IC1, and is connected to the plus terminal of the storage battery SB1. The VDD terminal of the timer IC1 is connected to one end of a 0.1 μF capacitor CD4, and the other end of the capacitor CD4 is connected to the GND terminal of the grounded timer IC1. The capacitor CD4 reduces the noise generated at the VDD terminal of the timer IC1 when the inner frame 12 and the front frame 14 are opened or closed and the switch SW1 and the switch SW2 are turned on or off.

タイマIC1のRES端子は、RES端子にパルス信号が入力された場合に、OUT端子から出力されている電圧を強制的に出力停止状態(ゼロボルト)にするリセット機能を作動させるための端子である。ただし、本枠開放検出回路260では、このリセット機能を使用しないので、タイマIC1のRES端子を蓄電池SB1のプラス端子に接続して、リセット機能が作動しないようにしている。なお、タイマIC1のVDD端子およびタイマIC1のRES端子は、上述の通り、蓄電池SB1のプラス端子と接続されているので、タイマIC1のVDD端子およびRES端子には、約11.3ボルトの直流電圧が印加される。   The RES terminal of the timer IC 1 is a terminal for operating a reset function for forcibly stopping the voltage output from the OUT terminal (zero volts) when a pulse signal is input to the RES terminal. However, since this frame open detection circuit 260 does not use this reset function, the RES terminal of the timer IC 1 is connected to the plus terminal of the storage battery SB 1 so that the reset function is not activated. Since the VDD terminal of timer IC1 and the RES terminal of timer IC1 are connected to the positive terminal of storage battery SB1 as described above, a DC voltage of about 11.3 volts is applied to the VDD terminal and RES terminal of timer IC1. Is applied.

タイマIC1のTRG端子は、スイッチSW1およびスイッチSW2が遮断されている場合には(内枠12および前面枠14が閉鎖されている場合には)、タイマIC1のOUT端子から出力される電圧を約10.6ボルトに設定し、一方、スイッチSW1又はスイッチSW2のいずれか一方、またはスイッチSW1およびスイッチSW2の両方が導通状態となった場合には(内枠12又は前面枠14のいずれか一方、または内枠12および前面枠14の両方が開放状態となった場合には)、タイマIC1のOUT端子から出力される電圧を約10ms後に約10.6ボルトからゼロボルトに設定するための端子である。タイマIC1のTRG端子は、EXOR回路IC2の入力端子の一方、抵抗R2の一端、コンデンサCD5の一端、スイッチSW1の他端、スイッチSW2の他端および抵抗R1の一端と接続されている。なお、抵抗R2の他端およびコンデンサCD5の他端は、グランドされている。   When the switch SW1 and the switch SW2 are cut off (when the inner frame 12 and the front frame 14 are closed), the TRG terminal of the timer IC1 reduces the voltage output from the OUT terminal of the timer IC1. When one of the switches SW1 and SW2 or both of the switches SW1 and SW2 is in a conductive state (either the inner frame 12 or the front frame 14, Or, when both the inner frame 12 and the front frame 14 are in an open state), the voltage output from the OUT terminal of the timer IC 1 is a terminal for setting from about 10.6 volts to zero volts after about 10 ms. . The TRG terminal of the timer IC1 is connected to one input terminal of the EXOR circuit IC2, one end of the resistor R2, one end of the capacitor CD5, the other end of the switch SW1, the other end of the switch SW2, and one end of the resistor R1. The other end of the resistor R2 and the other end of the capacitor CD5 are grounded.

タイマIC1のTRG端子に接続される抵抗R2は、スイッチSW1およびスイッチSW2が導通状態(図5(b)参照)、即ち、内枠12および前面枠14が開放状態にあるときに、タイマIC1のTRG端子に直流電圧(約11.3ボルト)を印加するための抵抗である。また、コンデンサCD5は、スイッチSW1およびスイッチSW2が導通または遮断された際に(内枠12および前面枠14が開放または閉鎖された際に)、抵抗R2に発生するノイズを低減するためのコンデンサである。   The resistor R2 connected to the TRG terminal of the timer IC1 is connected to the timer IC1 when the switch SW1 and the switch SW2 are in a conductive state (see FIG. 5B), that is, when the inner frame 12 and the front frame 14 are open. This is a resistor for applying a DC voltage (about 11.3 volts) to the TRG terminal. The capacitor CD5 is a capacitor for reducing noise generated in the resistor R2 when the switch SW1 and the switch SW2 are turned on or off (when the inner frame 12 and the front frame 14 are opened or closed). is there.

上記の接続により、内枠12および前面枠14が閉鎖状態にあり、スイッチSW1およびスイッチSW2が遮断状態にあるときには、抵抗R2およびコンデンサCD5に電圧が供給されないので、抵抗R2およびコンデンサCD5に印加される電圧、即ち、タイマIC1のTRG端子に印加される電圧は、ゼロボルトとなる。なお、このとき、タイマIC1のOUT端子から出力される電圧は約10.6ボルトとなる。   With the above connection, when the inner frame 12 and the front frame 14 are in the closed state and the switch SW1 and the switch SW2 are in the cut-off state, no voltage is supplied to the resistor R2 and the capacitor CD5, so that the voltage is applied to the resistor R2 and the capacitor CD5. That is, the voltage applied to the TRG terminal of the timer IC1 is zero volts. At this time, the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts.

一方、内枠12又は前面枠14のいずれか一方、または内枠12および前面枠14の両方が開放状態にあり、スイッチSW1又はスイッチSW2のいずれか一方、またはスイッチSW1およびスイッチSW2の両方が導通状態にあるときには、抵抗R2およびコンデンサCD5に電圧が供給されるので、抵抗R2およびコンデンサCD5に印加される電圧、即ち、タイマIC1のTRG端子に印加される電圧は、蓄電池SB1のプラス端子の電圧と同じ約11.3ボルトとなる。なお、このとき、タイマIC1のOUT端子から出力される電圧は、スイッチSW1又はスイッチSW2のいずれか一方、またはスイッチSW1およびスイッチSW2の両方が導通状態となってから約10msの間は約10.6ボルトとなり、その後、ゼロボルトとなる。   On the other hand, either the inner frame 12 or the front frame 14, or both the inner frame 12 and the front frame 14 are in an open state, and either the switch SW1 or the switch SW2 or both the switch SW1 and the switch SW2 are conductive. Since the voltage is supplied to the resistor R2 and the capacitor CD5 when in the state, the voltage applied to the resistor R2 and the capacitor CD5, that is, the voltage applied to the TRG terminal of the timer IC1 is the voltage of the positive terminal of the storage battery SB1. The same as that of about 11.3 volts. At this time, the voltage output from the OUT terminal of the timer IC 1 is about 10.3 for about 10 ms after either the switch SW 1 or the switch SW 2 or both the switch SW 1 and the switch SW 2 are in the conductive state. 6 volts, then zero volts.

このように、タイマIC1のTRG端子に印加される電圧により、タイマIC1のOUT端子から出力される電圧を、約10.6ボルトかゼロボルトかのいずれか一方に設定することができる。なお、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通されて、タイマIC1のTRG端子に印加される電圧がゼロボルトから約11.3ボルトに立ち上がると、その電圧の立ち上がりから約10ms遅れて、LMC555のOUT端子から出力されている約10.6ボルトの電圧がゼロボルトに立ち下がる。そして、詳細は後述するが、このタイマIC1のTRG端子に印加される電圧の立ち上がりと、タイマIC1のOUT端子から出力されている電圧の立ち下がりとの時間差(約10ms)によって、トランジスタTR1のコレクタ端子cとエミッタ端子eとの導通を約10msだけ遮断し、外部出力端子板261のフォトカプラPR1の導通を約10msの間だけ遮断することができる。   In this way, the voltage output from the OUT terminal of the timer IC 1 can be set to about 10.6 volts or zero volts by the voltage applied to the TRG terminal of the timer IC 1. When the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is turned on, and the voltage applied to the TRG terminal of the timer IC 1 rises from zero volts to about 11.3 volts, the voltage rises. About 10 ms later, the voltage of about 10.6 volts output from the OUT terminal of the LMC 555 falls to zero volts. As will be described in detail later, the collector of the transistor TR1 is obtained by the time difference (about 10 ms) between the rising edge of the voltage applied to the TRG terminal of the timer IC1 and the falling edge of the voltage output from the OUT terminal of the timer IC1. The conduction between the terminal c and the emitter terminal e can be cut off for about 10 ms, and the conduction of the photocoupler PR1 on the external output terminal plate 261 can be cut off for about 10 ms.

タイマIC1のOUT端子は、内枠12および前面枠14が閉鎖され、スイッチSW1およびスイッチSW2が遮断されて、タイマIC1のTRG端子に印加される電圧がゼロボルトになると、約10.6ボルトの電圧を出力する一方、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通されて、タイマIC1のTRG端子に印加される電圧がゼロボルトから約11.3ボルトに立ち上がると、その立ち上がりから約10ms遅れて、出力している約10.6ボルトの電圧をゼロボルトに設定する端子である。このOUT端子は、EXOR回路IC2の入力端子の他方(タイマIC1のTRG端子と接続されない入力端子)と接続される。このEXOR回路IC2の出力端子は、抵抗R3の一端と接続されている。   When the inner frame 12 and the front frame 14 are closed, the switch SW1 and the switch SW2 are shut off, and the voltage applied to the TRG terminal of the timer IC1 becomes zero volts, the OUT terminal of the timer IC1 has a voltage of about 10.6 volts. Is output, the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is turned on, and the voltage applied to the TRG terminal of the timer IC 1 rises from zero volts to about 11.3 volts. This is a terminal for setting the output voltage of about 10.6 volts to zero volts with a delay of about 10 ms. This OUT terminal is connected to the other input terminal of the EXOR circuit IC2 (an input terminal not connected to the TRG terminal of the timer IC1). The output terminal of the EXOR circuit IC2 is connected to one end of the resistor R3.

EXOR回路IC2は、タイマIC1のTRG端子の電圧(ハイ状態は約11.3ボルト、ロウ状態はゼロボルト)と、タイマIC1のOUT端子の電圧(ハイ状態は約10.6ボルト、ロウ状態はゼロボルト)とのどちらか一方がハイ状態であれば、出力端子から約11.3ボルトを出力し、それ以外には、出力端子からゼロボルトを出力する回路である。   The EXOR circuit IC2 has a voltage at the TRG terminal of the timer IC1 (about 11.3 volts in the high state and zero volts at the low state) and a voltage at the OUT terminal of the timer IC1 (about 10.6 volts in the high state and zero volts in the low state). ) Is a circuit that outputs about 11.3 volts from the output terminal, and otherwise outputs zero volts from the output terminal.

EXOR回路IC2は、入力端子の一方がタイマIC1のTRG端子に接続され、入力端子の他方がタイマIC1のOUT端子に接続され、出力端子が抵抗R3の一端に接続されている。そして、このEXOR回路IC2は、図示しないが、電源端子が蓄電池SB1のプラス端子に接続されている。   The EXOR circuit IC2 has one input terminal connected to the TRG terminal of the timer IC1, the other input terminal connected to the OUT terminal of the timer IC1, and an output terminal connected to one end of the resistor R3. And although this EXOR circuit IC2 is not shown in figure, the power supply terminal is connected to the plus terminal of storage battery SB1.

よって、タイマIC1のOUT端子から出力される電圧が約10.6ボルトであり、且つタイマIC1のTRG端子に印加される電圧がゼロボルトである場合、即ち、内枠12および前面枠14が閉鎖されている場合、または、タイマIC1のOUT端子から出力される電圧がゼロボルトであり、且つタイマIC1のTRG端子に印加される電圧が約10.6ボルトである場合、即ち、内枠12または前面枠14が開放されてから約10msが経過した場合には、EXOR回路IC2の出力がハイ状態(約11.3ボルト状態)となる。なお、EXOR回路IC2の出力がハイ状態となると、トランジスタTR1のコレクタ端子cとエミッタ端子eとが導通し、フォトカプラPR1からホールコンピュータ262へ連続信号であるハイ信号が出力される。   Therefore, when the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts and the voltage applied to the TRG terminal of the timer IC 1 is zero volts, that is, the inner frame 12 and the front frame 14 are closed. Or when the voltage output from the OUT terminal of the timer IC1 is zero volts and the voltage applied to the TRG terminal of the timer IC1 is about 10.6 volts, that is, the inner frame 12 or the front frame. When about 10 ms elapses after 14 is opened, the output of the EXOR circuit IC2 becomes a high state (about 11.3 volt state). When the output of the EXOR circuit IC2 becomes a high state, the collector terminal c and the emitter terminal e of the transistor TR1 are brought into conduction, and a high signal which is a continuous signal is output from the photocoupler PR1 to the hall computer 262.

一方、タイマIC1のOUT端子から出力される電圧が約10.6ボルトであり、且つタイマIC1のTRG端子に印加される電圧が約11.3ボルトである場合、即ち、内枠12または前面枠14が開放されてから約10ms内である場合には、EXOR回路IC2の出力がロウ状態(ゼロボルト状態)となる。なお、EXOR回路IC2の出力がロウ状態となると、トランジスタTR1のコレクタ端子cとエミッタ端子eとが遮断し、フォトカプラPR1からホールコンピュータ262へ出力されるハイ信号が停止状態となる。   On the other hand, when the voltage output from the OUT terminal of the timer IC 1 is about 10.6 volts and the voltage applied to the TRG terminal of the timer IC 1 is about 11.3 volts, that is, the inner frame 12 or the front frame. If within 14 ms after 14 is opened, the output of the EXOR circuit IC2 is in a low state (zero volt state). When the output of the EXOR circuit IC2 becomes a low state, the collector terminal c and the emitter terminal e of the transistor TR1 are cut off, and the high signal output from the photocoupler PR1 to the hall computer 262 is stopped.

EXOR回路IC2の出力端子に接続される抵抗R3とその抵抗R3と接続される抵抗R4とは、EXOR回路IC2の出力端子から出力される電圧を分圧するための分圧抵抗である。抵抗R3の一端は、EXOR回路IC2の出力端子と接続され、抵抗R3の他端は、コンデンサCD2の一端および抵抗R4の一端と接続されている。また、コンデンサCD2の他端および抵抗R4の他端は、グランドされている。よって、EXOR回路IC2の出力端子から出力される電圧は、抵抗R3の抵抗値と抵抗R4の抵抗値との比に応じて、抵抗R3と抵抗R4とに分圧される。抵抗R3と抵抗R4とは共に10kΩであるので、EXOR回路IC2の出力端子から出力される約11.3ボルトの電圧は、抵抗R3と抵抗R4とにより、それぞれ最大値約5.7ボルトずつに分圧される。   The resistor R3 connected to the output terminal of the EXOR circuit IC2 and the resistor R4 connected to the resistor R3 are voltage dividing resistors for dividing the voltage output from the output terminal of the EXOR circuit IC2. One end of the resistor R3 is connected to the output terminal of the EXOR circuit IC2, and the other end of the resistor R3 is connected to one end of the capacitor CD2 and one end of the resistor R4. The other end of the capacitor CD2 and the other end of the resistor R4 are grounded. Therefore, the voltage output from the output terminal of the EXOR circuit IC2 is divided into the resistor R3 and the resistor R4 according to the ratio between the resistance value of the resistor R3 and the resistance value of the resistor R4. Since both the resistor R3 and the resistor R4 are 10 kΩ, the voltage of about 11.3 volts output from the output terminal of the EXOR circuit IC2 is about 5.7 volts maximum by the resistors R3 and R4, respectively. Divided pressure.

抵抗R4に並列に接続される10μFのコンデンサCD2は、抵抗R4に印加される電圧を安定化させるためのコンデンサである。このコンデンサCD2により、抵抗R4に印加される電圧を安定化させ、トランジスタTR1のベース端子bとトランジスタTR1のエミッタ端子eとの間に印加されるバイアス電圧を安定化させて、トランジスタTR1の動作を安定化させることができる。   The 10 μF capacitor CD2 connected in parallel with the resistor R4 is a capacitor for stabilizing the voltage applied to the resistor R4. The capacitor CD2 stabilizes the voltage applied to the resistor R4, stabilizes the bias voltage applied between the base terminal b of the transistor TR1 and the emitter terminal e of the transistor TR1, and operates the transistor TR1. Can be stabilized.

トランジスタTR1は、抵抗R4に印加される電圧に基づいて、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間を、導通または遮断のいずれか一方に切り換えるスイッチング素子である。トランジスタTR1には、ベース端子bに直列接続される10kΩの内部抵抗R5が設けられている。この内部抵抗R5の一端には、抵抗R4の一端が接続され、内部抵抗R5の他端には、ベース端子bが接続されている。また、トランジスタTR1には、内部抵抗R5の他端とエミッタ端子eとの間に10kΩの内部抵抗R6が設けられている。この内部抵抗R6の一端には、内部抵抗R5の他端が接続され、内部抵抗R6の他端には、エミッタ端子eが接続されている。   The transistor TR1 is a switching element that switches between the conduction terminal and the interruption terminal between the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 based on the voltage applied to the resistor R4. The transistor TR1 is provided with a 10 kΩ internal resistor R5 connected in series to the base terminal b. One end of the internal resistor R5 is connected to one end of the resistor R4, and the other end of the internal resistor R5 is connected to the base terminal b. Further, the transistor TR1 is provided with an internal resistance R6 of 10 kΩ between the other end of the internal resistance R5 and the emitter terminal e. The other end of the internal resistor R5 is connected to one end of the internal resistor R6, and the emitter terminal e is connected to the other end of the internal resistor R6.

よって、EXOR回路IC2の出力端子から約11.3ボルトの電圧が出力されている場合(内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合)には、その電圧が抵抗R3と抵抗R4で分圧され、抵抗R4に印加された電圧(約5.7ボルト)が、トランジスタTR1の内部抵抗R5の一端とトランジスタTR1のエミッタ端子eとの間に印加される。これにより、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が導通し、外部出力端子板261の抵抗R7の一端に電流が供給される。抵抗R7の一端に電流が供給されれば、外部出力端子板261のフォトカプラPR1を通電し、ホールコンピュータ262への出力をハイ状態にすることができる(フォトカプラPR1からホールコンピュータ262へ連続信号であるハイ信号を出力することができる)。   Therefore, when a voltage of about 11.3 volts is output from the output terminal of the EXOR circuit IC2 (when the inner frame 12 and the front frame 14 are closed, and the inner frame 12 or the front frame 14 is opened). When about 10 ms has passed), the voltage is divided by the resistors R3 and R4, and the voltage (about 5.7 volts) applied to the resistor R4 is connected to one end of the internal resistor R5 of the transistor TR1 and the transistor Applied between the emitter terminal e of TR1. As a result, the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 are electrically connected, and current is supplied to one end of the resistor R7 of the external output terminal plate 261. If a current is supplied to one end of the resistor R7, the photocoupler PR1 of the external output terminal plate 261 can be energized to set the output to the hall computer 262 to a high state (a continuous signal from the photocoupler PR1 to the hall computer 262). Can output a high signal).

一方、EXOR回路IC2の出力端子の電圧がゼロボルトの場合(内枠12または前面枠14が開放されてから約10ms内である場合)には、抵抗R4に電圧が印加されないので、トランジスタTR1の内部抵抗R5の一端とトランジスタTR1のエミッタ端子eとの間にも電圧が印加されない。これにより、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が遮断され、外部出力端子板261の抵抗R7の一端に電流が供給されない。よって、外部出力端子板261のフォトカプラPR1が通電されず、ホールコンピュータ262への出力はロウ状態となる(フォトカプラPR1からホールコンピュータ262へ出力されるハイ信号が停止状態となる)。   On the other hand, when the voltage at the output terminal of the EXOR circuit IC2 is zero volts (within about 10 ms after the inner frame 12 or the front frame 14 is opened), no voltage is applied to the resistor R4, so that the inside of the transistor TR1. No voltage is applied between one end of the resistor R5 and the emitter terminal e of the transistor TR1. As a result, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 is blocked, and no current is supplied to one end of the resistor R7 of the external output terminal plate 261. Therefore, the photocoupler PR1 on the external output terminal plate 261 is not energized, and the output to the hall computer 262 is in a low state (the high signal output from the photocoupler PR1 to the hall computer 262 is stopped).

このように、内枠12または前面枠14が開放状態となった場合には、外部出力端子板261のフォトカプラPR1への通電を約10msの間だけ遮断することができる。よって、内枠12または前面枠14が開放状態となった場合には、外部出力端子板261からホールコンピュータ262へ出力されているハイ信号を、その開放から約10msの間、停止状態とすることができる。   As described above, when the inner frame 12 or the front frame 14 is opened, the energization of the external output terminal plate 261 to the photocoupler PR1 can be cut off for about 10 ms. Therefore, when the inner frame 12 or the front frame 14 is in the open state, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms after the opening. Can do.

タイマIC1のTH端子は、TH端子に印加される電圧を計測する端子であり、抵抗R1の他端と、コンデンサCD3の一端と、タイマIC1のDCH端子とに接続されている。タイマIC1のDCH端子は、タイマIC1のTH端子に印加された電圧がタイマIC1のVDD端子に入力される直流電圧(約11.3ボルト)の2/3の電圧(約7.5ボルト)となった場合に、DCH端子のインピーダンスを無限大の状態からゼロの状態に切り換える端子である。DCH端子のインピーダンスがゼロの状態(グランド状態)となると、コンデンサCD3へ電圧が印加できない状態となる。一方、DCH端子のインピーダンスが無限大の状態となると、コンデンサCD3に電圧が印加可能な状態となる。   The TH terminal of the timer IC1 is a terminal that measures a voltage applied to the TH terminal, and is connected to the other end of the resistor R1, one end of the capacitor CD3, and the DCH terminal of the timer IC1. The DCH terminal of the timer IC1 has a voltage (about 7.5 volts) that is 2/3 of the direct current voltage (about 11.3 volts) applied to the VDD terminal of the timer IC1. In this case, the terminal switches the impedance of the DCH terminal from an infinite state to a zero state. When the impedance of the DCH terminal becomes zero (ground state), a voltage cannot be applied to the capacitor CD3. On the other hand, when the impedance of the DCH terminal is infinite, a voltage can be applied to the capacitor CD3.

タイマIC1のTH端子およびタイマIC1のDCH端子に接続される抵抗R1およびコンデンサCD3は、抵抗R1の抵抗値とコンデンサCD3の容量値との積である時定数に基づいて、内枠12または前面枠14が開放された場合に、タイマIC1のOUT端子から出力されている約10.6ボルトの電圧をゼロボルトに切り換えるまでの時間を約10msに決定するための部品である。抵抗R1の一端は、スイッチSW1の他端、スイッチSW2の他端、コンデンサCD5の一端、抵抗R2の一端、タイマIC1のTRG端子、およびEXOR回路IC2の入力端子の一方と接続されている。また、抵抗R1の他端は、タイマIC1のTH端子と、タイマIC1のDCH端子と、コンデンサCD3の一端と接続されている。また、コンデンサCD3の他端は、グランドされている。   The resistor R1 and the capacitor CD3 connected to the TH terminal of the timer IC1 and the DCH terminal of the timer IC1 are based on a time constant that is the product of the resistance value of the resistor R1 and the capacitance value of the capacitor CD3. This is a component for determining the time until the voltage of about 10.6 volts output from the OUT terminal of the timer IC1 is switched to zero volts to about 10 ms when 14 is opened. One end of the resistor R1 is connected to one of the other end of the switch SW1, the other end of the switch SW2, one end of the capacitor CD5, one end of the resistor R2, the TRG terminal of the timer IC1, and the input terminal of the EXOR circuit IC2. The other end of the resistor R1 is connected to the TH terminal of the timer IC1, the DCH terminal of the timer IC1, and one end of the capacitor CD3. The other end of the capacitor CD3 is grounded.

ここで、抵抗R1およびコンデンサCD3について、タイマIC1のTRG端子、タイマIC1のTH端子、タイマIC1のDCH端子およびタイマIC1のOUT端子と共に説明する。   Here, the resistor R1 and the capacitor CD3 will be described together with the TRG terminal of the timer IC1, the TH terminal of the timer IC1, the DCH terminal of the timer IC1, and the OUT terminal of the timer IC1.

内枠12および前面枠14が閉鎖状態では(スイッチSW1およびスイッチSW2が遮断状態では)、抵抗R1に電圧が供給されないので、タイマIC1のTH端子に印加される電圧はゼロボルト(約7.5ボルト未満)となり、タイマIC1のDCH端子は、インピーダンスが無限大の状態に設定される。よって、コンデンサCD3に電圧が印加可能な状態となり、コンデンサCD3は、充電可能状態(電荷を蓄えることができる状態)となる。しかし、スイッチSW1およびスイッチSW2が遮断しているときには、蓄電池SB1のプラス端子と抵抗R1との接続が遮断されているので、コンデンサCD3には電圧が印加されず、コンデンサCD3に印加される電圧がゼロボルトとなる。このように、コンデンサCD3は、充電可能状態となるものの、充電は行われない状態となる。なお、このとき、タイマIC1のTRG端子の電圧はゼロボルト(ロウ状態)であり、且つタイマIC1のOUT端子の電圧は、約10.6ボルト(ハイ状態)であるので、EXOR回路IC2の出力端子の電圧は約11.3ボルト(ハイ状態)となり、トランジスタTR1のコレクタ端子cとエミッタ端子eとが導通している。よって、外部出力端子板261の抵抗R7の一端に電流が供給され、外部出力端子板261のフォトカプラPR1へ通電が行われている。従って、外部出力端子板261からホールコンピュータ262へハイ信号が出力されている。   When the inner frame 12 and the front frame 14 are in the closed state (when the switch SW1 and the switch SW2 are in the cut-off state), no voltage is supplied to the resistor R1, so the voltage applied to the TH terminal of the timer IC1 is zero volts (about 7.5 volts). Thus, the impedance of the DCH terminal of the timer IC 1 is set to an infinite state. Therefore, a voltage can be applied to the capacitor CD3, and the capacitor CD3 is in a chargeable state (a state in which charge can be stored). However, when the switch SW1 and the switch SW2 are cut off, the connection between the positive terminal of the storage battery SB1 and the resistor R1 is cut off, so that no voltage is applied to the capacitor CD3, and the voltage applied to the capacitor CD3 is Zero volts. Thus, the capacitor CD3 is in a chargeable state, but is not charged. At this time, the voltage at the TRG terminal of the timer IC1 is zero volts (low state), and the voltage at the OUT terminal of the timer IC1 is about 10.6 volts (high state), so the output terminal of the EXOR circuit IC2 Is about 11.3 volts (high state), and the collector terminal c and the emitter terminal e of the transistor TR1 are electrically connected. Therefore, a current is supplied to one end of the resistor R7 of the external output terminal plate 261, and the photocoupler PR1 of the external output terminal plate 261 is energized. Accordingly, a high signal is output from the external output terminal board 261 to the hall computer 262.

次に、内枠12または前面枠14が開放状態となり(図5(b)参照)、スイッチSW1またはスイッチSW2が導通状態となると、タイマIC1のTRG端子に印加される電圧は、ゼロボルト(ロウ状態)から約11.3ボルト(ハイ状態)に切り換わる。このとき、タイマIC1のOUT端子の電圧は、約10.6ボルト(ロウ状態)であるので、EXOR回路IC2の出力端子の電圧はゼロボルト(ロウ状態)となり、トランジスタTR1のコレクタ端子cとエミッタ端子eとの導通が遮断する。すると、外部出力端子板261の抵抗R7の一端への電流供給が停止され、外部出力端子板261のフォトカプラPR1への通電も停止される。よって、外部出力端子板261からホールコンピュータ262へ出力されているハイ信号は停止状態となる(外部出力端子板261からホールコンピュータ262への出力はロウ状態となる)。   Next, when the inner frame 12 or the front frame 14 is in an open state (see FIG. 5B) and the switch SW1 or the switch SW2 is in a conductive state, the voltage applied to the TRG terminal of the timer IC1 is zero volts (low state). ) To about 11.3 volts (high state). At this time, since the voltage of the OUT terminal of the timer IC1 is about 10.6 volts (low state), the voltage of the output terminal of the EXOR circuit IC2 becomes zero volts (low state), and the collector terminal c and the emitter terminal of the transistor TR1. Connection with e is cut off. Then, the current supply to one end of the resistor R7 of the external output terminal plate 261 is stopped, and the energization of the external output terminal plate 261 to the photocoupler PR1 is also stopped. Therefore, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (the output from the external output terminal board 261 to the hall computer 262 is in the low state).

また、タイマIC1のTRG端子に印加される電圧が、ゼロボルトから約11.3ボルトに切り換わるのと同時に、コンデンサCD3に電圧が印加され、コンデンサCD3の充電が開始される。このとき、タイマIC1のTH端子に印加される電圧が上昇を開始する。   Further, at the same time when the voltage applied to the TRG terminal of the timer IC1 is switched from zero volts to about 11.3 volts, the voltage is applied to the capacitor CD3 and charging of the capacitor CD3 is started. At this time, the voltage applied to the TH terminal of the timer IC1 starts to rise.

タイマIC1のOUT端子の電圧は、タイマIC1のTH端子に印加される電圧(コンデンサCD3に印加される電圧)が、タイマIC1のVDD端子に入力される電圧(約11.3ボルト)の2/3の電圧、即ち、約7.5ボルトと等しくなるまで、約10.6ボルトを保ち続ける。タイマIC1のTH端子に印加される電圧(コンデンサCD3に印加される電圧)が上昇し、約7.5ボルトと等しくなると、タイマIC1のDCH端子のインピーダンスが無限大の状態からゼロの状態(グランドされた状態)に切り換わる。すると、コンデンサCD3に印加される電圧がゼロボルト状態となり、コンデンサCD3に蓄えられた電荷が放電される。これにより、タイマIC1のTH端子に印加される電圧は、約7.5ボルトからゼロボルトに切り換わる。このタイマIC1のTH端子に印加される電圧の切り換わりにより、タイマIC1のOUT端子の電圧は、約10.6ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換わる。このとき、タイマIC1のTRG端子の電圧は約11.3ボルト(ハイ状態)であるので、EXOR回路IC2の出力端子の電圧はゼロボルト(ロウ状態)から約11.3ボルト(ハイ状態)に切り換わり、トランジスタTR1のコレクタ端子cとエミッタ端子eとが再び導通する。よって、外部出力端子板261の抵抗R7の一端への電流供給が再開され、外部出力端子板261のフォトカプラPR1への通電も再開される。従って、外部出力端子板261からホールコンピュータ262へ再び、ハイ信号が出力される。   The voltage at the OUT terminal of the timer IC1 is 2 / of the voltage (about 11.3 volts) applied to the VDD terminal of the timer IC1 (the voltage applied to the capacitor CD3) applied to the TH terminal of the timer IC1. Continue to maintain about 10.6 volts until equal to a voltage of 3, ie, about 7.5 volts. When the voltage applied to the TH terminal of the timer IC1 (voltage applied to the capacitor CD3) rises and becomes equal to about 7.5 volts, the impedance of the DCH terminal of the timer IC1 is changed from an infinite state to a zero state (ground To the ( Then, the voltage applied to the capacitor CD3 becomes a zero volt state, and the electric charge stored in the capacitor CD3 is discharged. As a result, the voltage applied to the TH terminal of the timer IC 1 is switched from about 7.5 volts to zero volts. By switching the voltage applied to the TH terminal of the timer IC1, the voltage at the OUT terminal of the timer IC1 switches from about 10.6 volts (high state) to zero volts (low state). At this time, since the voltage of the TRG terminal of the timer IC1 is about 11.3 volts (high state), the voltage of the output terminal of the EXOR circuit IC2 is switched from zero volts (low state) to about 11.3 volts (high state). Instead, the collector terminal c and the emitter terminal e of the transistor TR1 are brought into conduction again. Therefore, the current supply to one end of the resistor R7 of the external output terminal plate 261 is resumed, and the energization of the external output terminal plate 261 to the photocoupler PR1 is also resumed. Therefore, a high signal is output again from the external output terminal board 261 to the hall computer 262.

このように、内枠12または前面枠14が開放状態となり、スイッチSW1またはスイッチSW2が導通状態となった場合に(図5(b)参照)、タイマIC1のOUT端子から出力されている約10.6ボルトの電圧をゼロボルトに切り換えるまでの時間、即ち、タイマIC1のTH端子に印加される電圧(コンデンサCD3に印加される電圧)がゼロボルトから約7.5ボルトとなるまでの時間を、抵抗R1の抵抗値とコンデンサCD3の容量値との積である時定数に基づいて約10msに決定する。すると、内枠12または前面枠14が開放状態となった場合には、外部出力端子板261の抵抗R7の一端に供給されている電流を約10msだけ停止して、外部出力端子板261のフォトカプラPR1への通電を約10msの間だけ停止することができる。よって、内枠12または前面枠14が開放状態となった場合には、外部出力端子板261からホールコンピュータ262へ出力されているハイ信号を、その開放から約10msの間、停止状態とすることができる。   As described above, when the inner frame 12 or the front frame 14 is in an open state and the switch SW1 or the switch SW2 is in a conductive state (see FIG. 5B), about 10 output from the OUT terminal of the timer IC1. The time until the voltage of .6 volts is switched to zero volts, that is, the time until the voltage applied to the TH terminal of the timer IC1 (the voltage applied to the capacitor CD3) changes from zero volts to about 7.5 volts is It is determined to be about 10 ms based on the time constant which is the product of the resistance value of R1 and the capacitance value of the capacitor CD3. Then, when the inner frame 12 or the front frame 14 is in an open state, the current supplied to one end of the resistor R7 of the external output terminal plate 261 is stopped for about 10 ms, and the photo of the external output terminal plate 261 is stopped. The energization of the coupler PR1 can be stopped for about 10 ms. Therefore, when the inner frame 12 or the front frame 14 is in the open state, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms after the opening. Can do.

なお、内枠12および前面枠14が開放状態から閉鎖状態となり、スイッチSW1およびスイッチSW2が導通状態から遮断状態となると、タイマIC1のTRG端子に印加される電圧が約11.3ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換わるので、タイマIC1のOUT端子の電圧がゼロボルト(ロウ状態)から約10.6ボルト(ハイ状態)に切り換わる。しかし、EXOR回路IC2の出力端子の電圧は約11.3ボルト(ハイ状態)のままとなるので、トランジスタTR1のコレクタ端子cとエミッタ端子eとは導通したままとなる。よって、外部出力端子板261の抵抗R7の一端に電流が供給され続け、外部出力端子板261のフォトカプラPR1への通電も行われたままとなる。従って、内枠12および前面枠14が開放状態から閉鎖状態となり、スイッチSW1およびスイッチSW2が導通状態から遮断状態となっても、外部出力端子板261からホールコンピュータ262へハイ信号が継続して出力されたままとなる。   When the inner frame 12 and the front frame 14 are changed from the open state to the closed state, and the switch SW1 and the switch SW2 are changed from the conductive state to the cutoff state, the voltage applied to the TRG terminal of the timer IC1 is about 11.3 volts (high state). ) To zero volts (low state), the voltage at the OUT terminal of the timer IC 1 switches from zero volts (low state) to about 10.6 volts (high state). However, since the voltage at the output terminal of the EXOR circuit IC2 remains at about 11.3 volts (high state), the collector terminal c and the emitter terminal e of the transistor TR1 remain conductive. Therefore, the current continues to be supplied to one end of the resistor R7 of the external output terminal plate 261, and the energization of the photocoupler PR1 of the external output terminal plate 261 is still performed. Therefore, even if the inner frame 12 and the front frame 14 are changed from the open state to the closed state, and the switch SW1 and the switch SW2 are changed from the conductive state to the cutoff state, the high signal is continuously output from the external output terminal board 261 to the hall computer 262. Will remain.

上述の通り、内枠12または前面枠14が開放状態となった場合には、抵抗R1の抵抗値とコンデンサCD3の容量値との積である時定数に基づき、外部出力端子板261の抵抗R7の一端へ供給される電流を約10msだけ遮断させることができるので、外部出力端子板261のフォトカプラPR1への通電も約10msの間だけ停止させることができる。これにより、内枠12または前面枠14が開放状態となった場合には、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を、その開放から約10msの間、停止することができる。   As described above, when the inner frame 12 or the front frame 14 is opened, the resistor R7 of the external output terminal plate 261 is based on the time constant that is the product of the resistance value of the resistor R1 and the capacitance value of the capacitor CD3. Since the current supplied to one end of the output terminal plate 261 can be cut off for about 10 ms, the energization of the external output terminal plate 261 to the photocoupler PR1 can also be stopped for about 10 ms. Thereby, when the inner frame 12 or the front frame 14 is opened, the high signal output from the external output terminal board 261 to the hall computer 262 can be stopped for about 10 ms from the opening. .

図7の説明に戻る。タイマIC1のCNT端子は、CNT端子に入力される信号により、タイマIC1のOUT端子から出力される電圧の出力時間を調整する端子である。ただし、本枠開放検出回路260では、タイマIC1のOUT端子から出力される電圧の出力時間を調整しないので、タイマIC1のCNT端子は、枠開放検出回路260および外部出力端子板261のいずれの部品にも接続されず、開放されている。   Returning to the description of FIG. The CNT terminal of the timer IC 1 is a terminal that adjusts the output time of the voltage output from the OUT terminal of the timer IC 1 by a signal input to the CNT terminal. However, since the frame open detection circuit 260 does not adjust the output time of the voltage output from the OUT terminal of the timer IC1, the CNT terminal of the timer IC1 is any component of the frame open detection circuit 260 and the external output terminal plate 261. It is not connected to and is open.

上述したように、枠開放検出回路260は、内枠12または前面枠14が開放状態となり、スイッチSW1またはスイッチSW2が導通状態となると(図5(b)参照)、導通状態となってから約10msの間、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間を遮断状態にして、外部出力端子板261の抵抗R7の一端への電流供給を停止する。一方、枠開放検出回路260は、内枠12または前面枠14が開放状態となってから約10ms経過すると、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間を遮断状態から導通状態へ切り換え、外部出力端子板261の抵抗R7の一端への電流供給を再開する。これにより、外部出力端子板261のフォトカプラPR1への通電が、内枠12または前面枠14が開放状態となってから約10msの間、停止される。よって、内枠12または前面枠14が開放された場合には、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を、内枠12または前面枠14が開放状態となってから約10msの間、停止状態とすることができる。   As described above, when the inner frame 12 or the front frame 14 is in the open state and the switch SW1 or the switch SW2 is in the conductive state (see FIG. 5B), the frame open detection circuit 260 is about For 10 ms, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 is cut off, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is stopped. On the other hand, the frame open detection circuit 260 conducts the connection between the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 from the cut-off state after about 10 ms has passed since the inner frame 12 or the front frame 14 is opened. The state is switched, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is resumed. As a result, the energization of the external output terminal plate 261 to the photocoupler PR1 is stopped for about 10 ms after the inner frame 12 or the front frame 14 is opened. Therefore, when the inner frame 12 or the front frame 14 is opened, a high signal output from the external output terminal board 261 to the hall computer 262 is output for about 10 ms after the inner frame 12 or the front frame 14 is opened. During this time, it can be stopped.

なお、扉開放検出回路260では、タイマIC1にLMC555を用いて、内枠12の開放または前面枠14の開放を検出し、フォトカプラPR1への通電を約10msの間停止する回路を実現したが、これに限られるものではない。即ち、タイマIC1に他の集積回路等を用いて、内枠12の1回の開放または前面枠14の1回の開放に対して、1のパルス信号を発生する回路を実現し、その1のパルス信号に基づいてフォトカプラPR1への通電を所定期間停止するものであれば良い。   The door opening detection circuit 260 uses the LMC 555 for the timer IC 1 to detect the opening of the inner frame 12 or the opening of the front frame 14 and realizes a circuit that stops energization to the photocoupler PR1 for about 10 ms. However, it is not limited to this. That is, by using another integrated circuit or the like for the timer IC 1, a circuit that generates one pulse signal for one opening of the inner frame 12 or one opening of the front frame 14 is realized. What is necessary is just to stop energization to the photocoupler PR1 for a predetermined period based on the pulse signal.

次に、枠開放検出回路260に接続されると共に、ホールコンピュータ262に接続される外部出力端子板261について説明する。外部出力端子板261は、ホールコンピュータ262にハイ信号を出力する機能を有し、1kΩの抵抗R7とフォトカプラPR1とから主に構成されている。   Next, the external output terminal board 261 connected to the frame opening detection circuit 260 and connected to the hall computer 262 will be described. The external output terminal plate 261 has a function of outputting a high signal to the hall computer 262, and is mainly composed of a 1 kΩ resistor R7 and a photocoupler PR1.

抵抗R7は、フォトカプラPR1に供給される電流を制限する抵抗であり、抵抗R7の一端は、蓄電池SB1のプラス端子、スイッチSW1の一端、スイッチSW2の一端、コンデンサCD4の一端、タイマIC1のVDD端子およびタイマIC1のRES端子と接続され、抵抗R7の他端はフォトカプラPR1の一次側(発光ダイオードのアノード端子)と接続されている。フォトカプラPR1は、発光ダイオードとその発光ダイオードが発する光を受光する受光素子(フォトトランジスタ)とから構成される電流スイッチである。フォトカプラPR1の一次側である発光ダイオードは、上述した通り、アノード端子が抵抗R7の一端と接続されており、カソード端子が枠開放検出回路260のトランジスタTR1のコレクタ端子cと接続されている。また、フォトカプラPR1の二次側である受光素子(フォトトランジスタ)は、ホールコンピュータ262に接続されている。   The resistor R7 is a resistor that limits the current supplied to the photocoupler PR1, and one end of the resistor R7 is a positive terminal of the storage battery SB1, one end of the switch SW1, one end of the switch SW2, one end of the capacitor CD4, VDD of the timer IC1 The other end of the resistor R7 is connected to the primary side of the photocoupler PR1 (the anode terminal of the light emitting diode). The photocoupler PR1 is a current switch including a light emitting diode and a light receiving element (phototransistor) that receives light emitted from the light emitting diode. As described above, the light emitting diode which is the primary side of the photocoupler PR1 has an anode terminal connected to one end of the resistor R7 and a cathode terminal connected to the collector terminal c of the transistor TR1 of the frame open detection circuit 260. The light receiving element (phototransistor) that is the secondary side of the photocoupler PR1 is connected to the hall computer 262.

よって、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合には、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が導通し、フォトカプラPR1の一次側の発光ダイオードに抵抗R7を介して電流が供給される。これにより、フォトカプラPR1の一次側の発光ダイオードは、光を発する。すると、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)は、発せられた光を受光し、受光した光を電気信号に変えて、その電気信号をホールコンピュータ262へハイ信号として出力する。   Therefore, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms elapses after the inner frame 12 or the front frame 14 is opened, the collector terminal c of the transistor TR1 and the emitter of the transistor TR1. The terminal e is electrically connected to the terminal e, and current is supplied to the light emitting diode on the primary side of the photocoupler PR1 through the resistor R7. Accordingly, the light emitting diode on the primary side of the photocoupler PR1 emits light. Then, the secondary light receiving element (phototransistor) of the photocoupler PR1 receives the emitted light, converts the received light into an electrical signal, and outputs the electrical signal to the hall computer 262 as a high signal.

一方、内枠12または前面枠14が開放状態となった場合には、内枠12または前面枠14が開放状態となったときから約10msの間、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間の導通が遮断される。すると、抵抗R7の一端への電流が約10ms間、供給停止されるので、フォトカプラPR1の一次側である発光ダイオードへの電流も約10msの間、供給停止される。よって、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号も、約10msの間、停止状態となる。なお、このハイ信号の停止は、24時間動作し続けるホールコンピュータ262に記憶される。   On the other hand, when the inner frame 12 or the front frame 14 is in an open state, the collector terminal c of the transistor TR1 and the emitter of the transistor TR1 are approximately 10 ms after the inner frame 12 or the front frame 14 is opened. The connection between the terminal e and the terminal is interrupted. Then, since the current to one end of the resistor R7 is stopped for about 10 ms, the current to the light emitting diode which is the primary side of the photocoupler PR1 is also stopped for about 10 ms. Therefore, the high signal output to the hall computer 262 from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 is also stopped for about 10 ms. This stoppage of the high signal is stored in the hall computer 262 that continues to operate for 24 hours.

ここで、ホールコンピュータ262に接続される外部出力端子板261にフォトカプラPR1を用いる利点について説明する。フォトカプラPR1は、一次側の発光ダイオードに供給される電流を光に変換し、その光を二次側の受光素子(フォトトランジスタ)に受光させて電気信号を出力する構成(発光ダイオードから受光素子へ一方向に信号を伝送する構成)である。よって、二次側の受光素子(フォトトランジスタ)から一次側の発光ダイオードへは電気信号を伝えることができない。これにより、フォトカプラPR1の一次側の発光ダイオードに枠開放検出回路260が接続され、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)にホールコンピュータ262が接続されていても、ホールコンピュータ262からの電気信号を、枠開放検出回路260や枠開放検出回路260が設けられた主制御装置110等へ伝送することができない。従って、フォトカプラPR1を用いることで、ホールコンピュータ262から枠開放検出回路260や主制御装置110等への不正な電気信号の伝送を防止しつつ、外部出力端子板261からホールコンピュータ262へは信号を伝送できるという利点がある。   Here, an advantage of using the photocoupler PR1 for the external output terminal plate 261 connected to the hall computer 262 will be described. The photocoupler PR1 is configured to convert the current supplied to the light emitting diode on the primary side into light, and to receive the light on the light receiving element (phototransistor) on the secondary side to output an electrical signal (from the light emitting diode to the light receiving element). To transmit a signal in one direction. Therefore, an electrical signal cannot be transmitted from the light receiving element (phototransistor) on the secondary side to the light emitting diode on the primary side. Thus, even if the open frame detection circuit 260 is connected to the light emitting diode on the primary side of the photocoupler PR1, and the hall computer 262 is connected to the light receiving element (phototransistor) on the secondary side of the photocoupler PR1, the hall computer 262 is connected. Cannot be transmitted to the main controller 110 or the like provided with the frame opening detection circuit 260 or the frame opening detection circuit 260. Therefore, by using the photocoupler PR1, signals from the external output terminal board 261 to the hall computer 262 are prevented while preventing unauthorized transmission of electrical signals from the hall computer 262 to the open frame detection circuit 260, the main controller 110, and the like. Can be transmitted.

更には、フォトカプラPR1は、一次側の発光ダイオードと二次側の受光素子(フォトトランジスタ)とが電気的に絶縁されている。よって、例えば、フォトカプラPR1の発光ダイオードに供給される電流に電気ノイズが含まれていたとしても、その電気ノイズが2次側のフォトトランジスタに伝送されることがない。従って、フォトカプラPR1を用いることで、外部出力端子板261は、ホールコンピュータ262へ、正確な信号を出力することができるという利点がある。   Further, in the photocoupler PR1, the primary side light emitting diode and the secondary side light receiving element (phototransistor) are electrically insulated. Therefore, for example, even if electric current is included in the current supplied to the light emitting diode of the photocoupler PR1, the electric noise is not transmitted to the secondary side phototransistor. Therefore, by using the photocoupler PR1, the external output terminal board 261 has an advantage that it can output an accurate signal to the hall computer 262.

上述した通り、本実施形態のパチンコ機10によれば、内枠12または前面枠14が開放状態となった場合には、内枠12または前面枠14が開放状態となったときから約10msの間、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間の導通が遮断される。すると、抵抗R7の一端への電流が約10ms間、供給停止されるので、フォトカプラPR1の一次側である発光ダイオードへの電流も約10msの間、供給停止される。よって、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号は、約10msの間、停止状態となる。なお、このハイ信号の停止は、24時間動作し続けるホールコンピュータ262に記憶される。従って、枠開放検出回路260と外部出力端子板261とを用いることで、ホールコンピュータ262に、内枠12の開放または前面枠14の開放があったことを記憶させることができる。   As described above, according to the pachinko machine 10 of the present embodiment, when the inner frame 12 or the front frame 14 is opened, about 10 ms from when the inner frame 12 or the front frame 14 is opened. Meanwhile, the conduction between the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 is cut off. Then, since the current to one end of the resistor R7 is stopped for about 10 ms, the current to the light emitting diode which is the primary side of the photocoupler PR1 is also stopped for about 10 ms. Therefore, the high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 to the hall computer 262 is stopped for about 10 ms. This stoppage of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, by using the frame opening detection circuit 260 and the external output terminal board 261, the hall computer 262 can memorize that the inner frame 12 has been opened or the front frame 14 has been opened.

ここで、一般に、遊技場は民間の警備会社と防犯契約を交わしており、遊技場への侵入者があった場合には、直ちに警備会社の警備員が遊技場へ駆けつける。しかし、不正行為は短時間で行われるので、警備員が駆けつけたときには、大抵の場合、既に侵入者は遊技場から逃げ出しており、一体、どのパチンコ機10に不正行為が行われたのか判別できないという問題点があった。不正行為がなされたパチンコ機10は、正常な状態に戻さなければならないが、どのパチンコ機10に不正行為がなされたか分からない場合には、すべてのパチンコ機10の内枠12および前面枠14を開放して、1台ずつ検査しなければならず、多数のパチンコ機10が設置されている遊技場でこの作業を行うことは相当な重労働であった。   Here, in general, the amusement hall has a security contract with a private security company, and if there is an intruder into the amusement hall, the security company's guards immediately rush to the amusement hall. However, since the cheating is carried out in a short time, when the security guard rushes, in most cases, the intruder has already escaped from the playground, and it is impossible to determine which pachinko machine 10 has been cheated. There was a problem. The pachinko machine 10 that has been cheated must return to a normal state, but if it is not known which pachinko machine 10 has been cheated, the inner frame 12 and the front frame 14 of all the pachinko machines 10 are Opening them and inspecting them one by one, and performing this work at the amusement hall where a large number of pachinko machines 10 are installed, was a heavy labor.

しかし、本実施形態のパチンコ機10によれば、枠開放検出回路260により、内枠12の開放または前面枠14の開放が検出されると、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を、約10msの間、停止状態にする。そして、そのハイ信号の停止状態はホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。更には、ホールコンピュータ262に、外部出力端子板261から出力されるハイ信号の停止状態を記憶させると共に、ハイ信号が停止状態となった時刻を記憶させることで、特定したパチンコ機10の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   However, according to the pachinko machine 10 of the present embodiment, when the opening of the inner frame 12 or the opening of the front frame 14 is detected by the frame opening detection circuit 260, the output is output from the external output terminal plate 261 to the hall computer 262. The high signal is stopped for about 10 ms. The high signal stop state is stored in the hall computer 262. Therefore, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened can be identified by the high signal stop state stored in the hall computer 262. Further, the hall computer 262 stores the stop state of the high signal output from the external output terminal board 261 and stores the time when the high signal is stopped, thereby identifying the inner frame of the identified pachinko machine 10. 12 opening times or the opening time of the front frame 14 can be detected.

また、本実施形態のパチンコ機10によれば、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合には、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へハイ信号が出力される。一方、上述の通り、内枠12または前面枠14が開放状態となった場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が停止状態となるが、ハイ信号が停止状態となる期間は、約10msである。   Further, according to the pachinko machine 10 of the present embodiment, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms elapses after the inner frame 12 or the front frame 14 is opened, A high signal is output to the hall computer 262 from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261. On the other hand, as described above, when the inner frame 12 or the front frame 14 is in the open state, the high signal output from the phototransistor to the hall computer 262 is in the stopped state, but the period in which the high signal is in the stopped state. Is about 10 ms.

ここで、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とは図示しない通信ケーブルを用いて接続しているが、この通信ケーブルが侵入者等により切断(破損)等された場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、約10msを超えて、常時、停止状態となる。   Here, the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262 are connected using a communication cable (not shown). When the signal is cut (damaged) by, the high signal output from the phototransistor to the hall computer 262 exceeds about 10 ms and is always stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が、約10msを超えて停止状態となった場合には、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等を検出することができる。従って、ホールコンピュータ262に記憶されたハイ信号の停止状態の期間から、内枠12または前面枠14の開放を検出できることに加え、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等も検出することができる。   Therefore, when the high signal output from the light receiving element (phototransistor) that is the secondary side of the photocoupler PR1 of the external output terminal plate 261 to the hall computer 262 is stopped for more than about 10 ms, The disconnection (breakage) of the communication cable connecting the transistor and the hall computer 262 can be detected. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14 from the high signal stop state period stored in the hall computer 262, the communication cable connecting the phototransistor and the hall computer 262 is disconnected (damaged). Etc. can also be detected.

また、枠開放検出回路260および外部出力端子板261に使用される半導体部品は、衝撃や静電気等により破壊が発生することがあるが、この破壊は、半導体部品に使用される半導体が破壊されることにより生じるので、一般的に、ショート破壊(半導体部品の端子間が短絡状態となる破壊)よりもオープン破壊(半導体部品の端子間が開放状態となる破壊)の方が発生し易い。半導体部品がオープン破壊となると、半導体部品に電流が供給されないので、半導体部品から正常な電圧が出力されない。すると、フォトカプラPR1へも正常な電流が供給されないので、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がなくても、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、約10msを超えて、常時、停止状態となる。   In addition, the semiconductor components used for the open frame detection circuit 260 and the external output terminal board 261 may be destroyed by impact, static electricity, or the like. This destruction destroys the semiconductor used for the semiconductor components. Therefore, in general, an open breakdown (a breakdown in which the terminals of the semiconductor components are opened) is more likely to occur than a short breakdown (a breakdown in which the terminals of the semiconductor components are in a short circuit). When the semiconductor component is open broken, no current is supplied to the semiconductor component, so that no normal voltage is output from the semiconductor component. Then, since a normal current is not supplied to the photocoupler PR1, there is no abnormality in the communication cable connecting the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262. However, the high signal output from the phototransistor to the hall computer 262 exceeds about 10 ms and is always stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がないものの、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が、約10msを超えて停止状態となった場合には、枠開放検出回路260または外部出力端子板261の破壊を検出することができる。従って、ホールコンピュータ262に記憶されたハイ信号の停止状態の期間から、内枠12または前面枠14の開放を検出できることに加え、枠開放検出回路260または外部出力端子板261の破壊(異常)も検出することができる。   Therefore, although there is no abnormality in the communication cable that connects the light receiving element (phototransistor) that is the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262, the high output that is output from the phototransistor to the hall computer 262. When the signal is stopped after approximately 10 ms, the breakage of the frame opening detection circuit 260 or the external output terminal board 261 can be detected. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14 from the high signal stop state period stored in the hall computer 262, the frame opening detection circuit 260 or the external output terminal plate 261 is also destroyed (abnormal). Can be detected.

また、本実施形態のパチンコ機10によれば、枠開放検出回路260には、蓄電池SB1が設けられているので、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、枠開放検出回路260は、内枠12の開放および前面枠14の開放を検出することができる。   Further, according to the pachinko machine 10 of the present embodiment, the frame open detection circuit 260 is provided with the storage battery SB1, so that power is supplied to the pachinko machine 10 and a DC voltage of 12 volts from the DC power supply DC1. In addition to the case where, for example, the business hours of the amusement hall are over, the power supply to the pachinko machine 10 is cut off, and the DC voltage of 12 volts is not supplied from the DC power supply DC1. The frame opening detection circuit 260 can detect the opening of the inner frame 12 and the opening of the front frame 14.

次に、図8を参照して、スイッチSW1の状態(内枠12の状態)とスイッチSW2の状態(前面枠14の状態)とに応じて変化するタイマIC1のTRG端子電圧と、タイマIC1のOUT端子電圧と、EXOR回路IC2の出力端子の電圧と、外部出力端子板261の出力(ホールコンピュータ262の入力)との関係について説明する。図8は、スイッチSW1の状態(内枠12の状態)、スイッチSW2の状態(前面枠14の状態)、タイマIC1のTRG端子電圧、タイマIC1のOUT端子電圧、EXOR回路IC2の出力端子の電圧および外部出力端子板261の出力(ホールコンピュータ262の入力)の関係を示したタイミングチャートである。   Next, referring to FIG. 8, the TRG terminal voltage of timer IC1 that changes according to the state of switch SW1 (the state of inner frame 12) and the state of switch SW2 (the state of front frame 14), The relationship between the OUT terminal voltage, the voltage of the output terminal of the EXOR circuit IC2, and the output of the external output terminal board 261 (input of the hall computer 262) will be described. FIG. 8 shows the state of the switch SW1 (the state of the inner frame 12), the state of the switch SW2 (the state of the front frame 14), the TRG terminal voltage of the timer IC1, the OUT terminal voltage of the timer IC1, and the voltage of the output terminal of the EXOR circuit IC2. 4 is a timing chart showing the relationship between the output of the external output terminal board 261 (the input of the hall computer 262).

図8(a)に示すように、t1時からt2時の間、スイッチSW1が導通状態(内枠12が開放状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧は、t1時からt2時の間、ゼロボルト(ロウ状態)から約11.3ボルト(ハイ状態)へ切り換わる。このとき、図8(d)に示すように、タイマIC1は、t1時から約10ms経過するまでは、OUT端子から約10.6ボルトの電圧を出力し続ける。よって、図8(e)に示すように、EXOR回路IC2の出力端子の電圧は、TRG端子電圧が約11.3ボルト(ハイ状態)へ切り換わった時に(t1時に)、約11.3ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換わる。なお、この間、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間は遮断状態となり、外部出力端子板261の抵抗R7の一端への電流供給が停止する。よって、図8(f)に示すように、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は停止状態となる(t1時)。   As shown in FIG. 8 (a), when the switch SW1 is in a conducting state (the inner frame 12 is in an open state) from time t1 to time t2, as shown in FIG. 8 (c), the TRG terminal voltage of the timer IC1 is Between t1 and t2, it switches from zero volts (low state) to about 11.3 volts (high state). At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal until about 10 ms elapse from t1. Therefore, as shown in FIG. 8E, the voltage at the output terminal of the EXOR circuit IC2 is about 11.3 volts when the TRG terminal voltage is switched to about 11.3 volts (high state) (at t1). (High state) switches to zero volts (Low state). During this time, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 7) of the transistor TR1 of the open frame detection circuit 260 is cut off, and the current to one end of the resistor R7 of the external output terminal plate 261 Supply stops. Accordingly, as shown in FIG. 8F, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (at time t1).

次に、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧がゼロボルトから約11.3ボルトへ切り換わってから(t1時から)、約10ms経過すると、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換える。すると、図8(e)に示すように、EXOR回路IC2の出力端子の電圧は、ゼロボルト(ロウ状態)から再び約11.3ボルト(ハイ状態)に切り換わる(t1時から約10ms経過後)。これにより、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間は導通状態となり、外部出力端子板261の抵抗R7の一端への電流供給が行われる。よって、図8(f)に示すように、外部出力端子板261からホールコンピュータ262へハイ信号が再び出力される(t1時から約10ms経過後)。   Next, after the switch SW1 is in a conductive state (the inner frame 12 is in an open state), that is, after the TRG terminal voltage is switched from zero volts to about 11.3 volts (from t1), about 10 ms elapses. As shown in FIG. 8D, the timer IC1 switches the voltage at the OUT terminal from about 10.6 volts (high state) to zero volts (low state). Then, as shown in FIG. 8 (e), the voltage at the output terminal of the EXOR circuit IC2 switches from zero volts (low state) to about 11.3 volts (high state) again (after about 10 ms has elapsed since t1). . As a result, the terminal between the collector terminal c of the transistor TR1 of the open frame detection circuit 260 and the emitter terminal e (see FIG. 7) of the transistor TR1 is brought into conduction, and current is supplied to one end of the resistor R7 of the external output terminal plate 261. Is done. Therefore, as shown in FIG. 8F, a high signal is output again from the external output terminal board 261 to the hall computer 262 (after about 10 ms has elapsed since t1).

上述のように、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧がゼロボルトから約11.3ボルトに切り換わってから(t1時から)約10msの間、抵抗R7の一端への電流供給が停止されると、外部出力端子板261のフォトカプラPR1の一次側の発光ダイオード(図7参照)への電流供給も、t1時から約10msの間だけ停止される。これにより、図8(f)に示すように、外部出力端子板261の出力は、約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、t1時から約10msの間だけ停止状態となる。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, for about 10 ms after the switch SW1 becomes conductive (the inner frame 12 is open), that is, after the TRG terminal voltage is switched from zero volts to about 11.3 volts (from t1). When the current supply to one end of the resistor R7 is stopped, the current supply to the light emitting diode (see FIG. 7) on the primary side of the photocoupler PR1 of the external output terminal plate 261 is also stopped for about 10 ms from t1. Is done. As a result, as shown in FIG. 8F, the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms from t1. The high signal stop state is stored in the hall computer 262.

なお、図8(a)に示すように、t2時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると、図8(c)に示すように、t2時に、タイマIC1のTRG端子電圧が約11.3ボルトからゼロボルトに切り換わるので、図8(d)に示すように、タイマIC1のOUT端子電圧がゼロボルトから約10.6ボルトに切り換わる(t2時)。これにより、枠開放検出回路260は、再び、内枠12および前面枠14の検出が可能な状態に設定される(t2時)。   As shown in FIG. 8A, when the switch SW1 is in the cut-off state (the inner frame 12 is in the closed state) at t2, as shown in FIG. Is switched from about 11.3 volts to zero volts, so that the OUT terminal voltage of the timer IC1 is switched from zero volts to about 10.6 volts as shown in FIG. 8D (at time t2). As a result, the frame opening detection circuit 260 is set again to a state in which the inner frame 12 and the front frame 14 can be detected (at time t2).

今度は、図8(b)に示すように、t3時からt4時の間、スイッチSW2が導通状態(前面枠14が開放状態)となると、図8(c)に示すように、タイマIC1のTRG端子電圧は、t3時からt4時の間、ゼロボルト(ロウ状態)から約11.3ボルト(ハイ状態)へ切り換わる。このとき、図8(d)に示すように、タイマIC1は、t3時から約10ms経過するまでは、OUT端子から約10.6ボルトの電圧を出力し続ける。よって、図8(e)に示すように、EXOR回路IC2の出力端子の電圧は、TRG端子電圧が約11.3ボルト(ハイ状態)へ切り換わった時に(t3時に)、約11.3ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換わる。なお、この間、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間は遮断状態となり、外部出力端子板261の抵抗R7の一端への電流供給が停止する。よって、図8(f)に示すように、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は停止状態となる(t3時)。   Next, as shown in FIG. 8 (b), when the switch SW2 is in a conducting state (front frame 14 is in an open state) from t3 to t4, as shown in FIG. 8 (c), the TRG terminal of the timer IC1. The voltage switches from zero volts (low state) to about 11.3 volts (high state) between t3 and t4. At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal until about 10 ms elapse from t3. Therefore, as shown in FIG. 8E, the voltage at the output terminal of the EXOR circuit IC2 is about 11.3 volts when the TRG terminal voltage is switched to about 11.3 volts (high state) (at t3). (High state) switches to zero volts (Low state). During this time, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 7) of the transistor TR1 of the open frame detection circuit 260 is cut off, and the current to one end of the resistor R7 of the external output terminal plate 261 Supply stops. Accordingly, as shown in FIG. 8F, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (at time t3).

次に、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧がゼロボルトから約11.3ボルトへ切り換わってから(t3時から)、約10ms経過すると、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換える。すると、図8(e)に示すように、EXOR回路IC2の出力端子の電圧は、ゼロボルト(ロウ状態)から再び約11.3ボルト(ハイ状態)に切り換わる(t3時から約10ms経過後)。これにより、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間は導通状態となり、外部出力端子板261の抵抗R7の一端への電流供給が行われる。よって、図8(f)に示すように、外部出力端子板261からホールコンピュータ262へハイ信号が再び出力される(t3時から約10ms経過後)。   Next, after the switch SW1 becomes conductive (the inner frame 12 is in an open state), that is, after the TRG terminal voltage is switched from zero volts to about 11.3 volts (from t3), about 10 ms elapses. As shown in FIG. 8D, the timer IC1 switches the voltage at the OUT terminal from about 10.6 volts (high state) to zero volts (low state). Then, as shown in FIG. 8E, the voltage at the output terminal of the EXOR circuit IC2 switches from zero volts (low state) to about 11.3 volts (high state) again (after about 10 ms has elapsed from t3). . As a result, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 7) of the transistor TR1 of the open frame detection circuit 260 is brought into conduction, and current is supplied to one end of the resistor R7 of the external output terminal plate 261. Is done. Therefore, as shown in FIG. 8F, a high signal is output again from the external output terminal board 261 to the hall computer 262 (after about 10 ms has elapsed since t3).

上述のように、スイッチSW2が導通状態(前面枠14が開放状態)となってから、即ち、TRG端子電圧がゼロボルトから約11.3ボルトに切り換わってから(t3時から)約10msの間、抵抗R7の一端への電流供給が停止されると、外部出力端子板261のフォトカプラPR1の一次側の発光ダイオード(図7参照)への電流供給も、約10msの間だけ停止される。これにより、図8(f)に示すように、外部出力端子板261の出力は、t3時から約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、t3時から約10msの間だけ停止状態となる。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, for about 10 ms after the switch SW2 is in a conductive state (the front frame 14 is in an open state), that is, after the TRG terminal voltage is switched from zero volts to about 11.3 volts (from t3). When the current supply to one end of the resistor R7 is stopped, the current supply to the light emitting diode (see FIG. 7) on the primary side of the photocoupler PR1 of the external output terminal plate 261 is also stopped for about 10 ms. As a result, as shown in FIG. 8 (f), the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms from t3. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms from t3. The high signal stop state is stored in the hall computer 262.

なお、図8(b)に示すように、t4時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、図8(c)に示すように、t4時に、タイマIC1のTRG端子電圧が約11.3ボルトからゼロボルトに切り換わるので、図8(d)に示すように、タイマIC1のOUT端子電圧がゼロボルトから約10.6ボルトに切り換わる(t4時)。これにより、枠開放検出回路260は、再び、内枠12および前面枠14の検出が可能な状態に設定される(t4時)。   As shown in FIG. 8B, when the switch SW2 is in a cut-off state (the front frame 14 is in a closed state) at t4, as shown in FIG. Is switched from about 11.3 volts to zero volts, so that the OUT terminal voltage of the timer IC1 is switched from zero volts to about 10.6 volts as shown in FIG. 8D (at t4). As a result, the frame opening detection circuit 260 is set again to a state in which the inner frame 12 and the front frame 14 can be detected (at time t4).

最後に、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合について説明する。図8(a)に示すように、スイッチSW1が導通状態(内枠12が開放状態)であるときに(t5時からt7時の間)、図8(b)に示すように、スイッチSW2が導通状態(前面枠14が開放状態)となると(t6時からt8時の間)、図8(c)に示すように、タイマIC1のTRG端子電圧は、t5時からt8時の間、ゼロボルトから約11.3ボルトへ切り換わる。このとき、図8(d)に示すように、タイマIC1は、t5時から約10ms経過するまでは、OUT端子から約10.6ボルトの電圧を出力し続ける。よって、図8(e)に示すように、EXOR回路IC2の出力端子の電圧は、TRG端子電圧が約11.3ボルト(ハイ状態)へ切り換わった時に(t5時に)、約11.3ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換わる。なお、この間、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間は遮断状態となり、外部出力端子板261の抵抗R7の一端への電流供給が停止する。よって、図8(f)に示すように、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は停止状態となる(t5時)。   Finally, a case will be described where the switch SW2 is in a conductive state (the front frame 14 is in an open state) when the switch SW1 is in a conductive state (the inner frame 12 is in an open state). As shown in FIG. 8A, when the switch SW1 is in the conductive state (the inner frame 12 is in the open state) (between t5 and t7), as shown in FIG. 8B, the switch SW2 is in the conductive state. When the front frame 14 is in the open state (between t6 and t8), the TRG terminal voltage of the timer IC1 is changed from zero volts to about 11.3 volts between t5 and t8, as shown in FIG. 8C. Switch. At this time, as shown in FIG. 8D, the timer IC1 continues to output a voltage of about 10.6 volts from the OUT terminal until about 10 ms elapse from t5. Therefore, as shown in FIG. 8E, the voltage at the output terminal of the EXOR circuit IC2 is about 11.3 volts when the TRG terminal voltage is switched to about 11.3 volts (high state) (at t5). (High state) switches to zero volts (low state). During this time, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 7) of the transistor TR1 of the open frame detection circuit 260 is cut off, and the current to one end of the resistor R7 of the external output terminal plate 261 Supply stops. Accordingly, as shown in FIG. 8F, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (at time t5).

次に、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧がゼロボルトから約11.3ボルトへ切り換わってから(t5時から)、約10ms経過すると、図8(d)に示すように、タイマIC1は、OUT端子の電圧を、約10.6ボルト(ハイ状態)からゼロボルト(ロウ状態)に切り換える。すると、図8(e)に示すように、EXOR回路IC2の出力端子の電圧は、ゼロボルト(ロウ状態)から再び約11.3ボルト(ハイ状態)に切り換わる(t5時から約10ms経過後)。これにより、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間は導通状態となり、外部出力端子板261の抵抗R7の一端への電流供給が行われる。よって、図8(f)に示すように、外部出力端子板261からホールコンピュータ262へハイ信号が再び出力される(t5時から約10ms経過後)。   Next, after the switch SW1 is turned on (the inner frame 12 is open), that is, after the TRG terminal voltage is switched from zero volts to about 11.3 volts (from t5), about 10 ms elapses. As shown in FIG. 8D, the timer IC1 switches the voltage at the OUT terminal from about 10.6 volts (high state) to zero volts (low state). Then, as shown in FIG. 8E, the voltage at the output terminal of the EXOR circuit IC2 switches from zero volts (low state) to about 11.3 volts (high state) again (after about 10 ms has elapsed from t5). . As a result, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 7) of the transistor TR1 of the open frame detection circuit 260 is brought into conduction, and current is supplied to one end of the resistor R7 of the external output terminal plate 261. Is done. Therefore, as shown in FIG. 8F, a high signal is output again from the external output terminal board 261 to the hall computer 262 (after about 10 ms has elapsed since t5).

上述のように、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧がゼロボルトから約11.3ボルトに切り換わってから(t5時から)約10msの間、抵抗R7の一端への電流供給が停止されると、外部出力端子板261のフォトカプラPR1の一次側の発光ダイオード(図7参照)への電流供給も、約10msの間だけ停止される。これにより、図8(f)に示すように、外部出力端子板261の出力は、t5時から約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、t5時から約10msの間だけ停止状態となる。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, after the switch SW1 is turned on (the inner frame 12 is open), that is, for about 10 ms after the TRG terminal voltage is switched from zero volts to about 11.3 volts (from t5). When the current supply to one end of the resistor R7 is stopped, the current supply to the light emitting diode (see FIG. 7) on the primary side of the photocoupler PR1 of the external output terminal plate 261 is also stopped for about 10 ms. As a result, as shown in FIG. 8 (f), the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms from t5. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms from t5. The high signal stop state is stored in the hall computer 262.

なお、図8(a)に示すように、t7時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると共に、図8(b)に示すように、t8時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、図8(c)に示すように、t8時に、タイマIC1のTRG端子電圧が約11.3ボルトからゼロボルトに切り換わるので、図8(d)に示すように、タイマIC1のOUT端子電圧がゼロボルトから約10.6ボルトに切り換わる(t8時)。これにより、枠開放検出回路260は、再び、内枠12および前面枠14の検出が可能な状態に設定される(t8時)。   As shown in FIG. 8A, at time t7, the switch SW1 is in a cut-off state (the inner frame 12 is closed), and as shown in FIG. 8B, at time t8, the switch SW2 is in a cut-off state. When the front frame 14 is closed, the TRG terminal voltage of the timer IC 1 is switched from about 11.3 volts to zero volts at t8 as shown in FIG. Thus, the OUT terminal voltage of the timer IC1 is switched from zero volts to about 10.6 volts (at time t8). As a result, the frame opening detection circuit 260 is again set in a state where the inner frame 12 and the front frame 14 can be detected (at time t8).

このように、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合でも、タイマIC1は、スイッチSW1の導通期間の長さ(内枠12の開放期間の長さ)およびスイッチSW2の導通期間の長さ(前面枠14の開放期間の長さ)に拘らず、スイッチSW1またはスイッチSW2のいずれか一方が導通状態(内枠12または前面枠14のいずれか一方が開放状態)となったときから約10ms経過すると、OUT端子の電圧を約10.6ボルトからゼロボルトに切り換える。これにより、外部出力端子板261の出力は、約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、スイッチSW1またはスイッチSW2のいずれか一方が導通状態(内枠12または前面枠14のいずれか一方が開放状態)となったときから約10msの間だけ、停止状態となる。   As described above, even when the switch SW1 is in the conductive state (the inner frame 12 is in the open state) and the switch SW2 is in the conductive state (the front frame 14 is in the open state), the timer IC1 is in the conductive period of the switch SW1. Regardless of the length of the inner frame 12 (the length of the opening period of the inner frame 12) and the length of the conduction period of the switch SW2 (the length of the opening period of the front frame 14), either the switch SW1 or the switch SW2 is in the conductive state. When about 10 ms elapses from when the inner frame 12 or the front frame 14 is open, the voltage at the OUT terminal is switched from about 10.6 volts to zero volts. As a result, the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is in a state where either the switch SW1 or the switch SW2 is in a conductive state (either the inner frame 12 or the front frame 14 is open). It will be stopped only for about 10 ms from time.

上述した通り、内枠12若しくは前面枠14の一方が開放状態(スイッチSW1若しくはスイッチSW2の一方が導通状態)となったとき、または、内枠12および前面枠14が開放状態(スイッチSW1およびスイッチSW2が導通状態)となったときには、枠開放検出回路260は、TRG端子の電圧をゼロボルトから約11.3ボルトに切り換える。そして、枠開放検出回路260は、内枠12および前面枠14の開放状態(スイッチSW1およびスイッチSW2の導通状態)の期間に拘らず、その開放状態となってから約10ms経過すると、タイマIC1のOUT端子の電圧を、約10.6ボルトからゼロボルトに切り換える。この枠開放検出回路260の動作により、枠開放検出回路260のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図7参照)との端子間が、約10msの間だけ遮断される。これにより、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、内枠12若しくは前面枠14の一方が開放状態(スイッチSW1若しくはスイッチSW2の一方が導通状態)となったとき、または、内枠12および前面枠14が開放状態(スイッチSW1およびスイッチSW2が導通状態)となったときから、約10msの間だけ、停止状態となる。   As described above, when either the inner frame 12 or the front frame 14 is in an open state (one of the switch SW1 or switch SW2 is in a conductive state), or the inner frame 12 and the front frame 14 are in an open state (switch SW1 and switch SW1). When SW2 becomes conductive, the open frame detection circuit 260 switches the voltage at the TRG terminal from zero volts to about 11.3 volts. Then, regardless of the period of the open state of the inner frame 12 and the front frame 14 (the conductive state of the switch SW1 and the switch SW2), the frame open detection circuit 260 detects that the timer IC 1 The voltage at the OUT terminal is switched from about 10.6 volts to zero volts. By the operation of the frame opening detection circuit 260, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 7) of the transistor TR1 of the frame opening detection circuit 260 is blocked for about 10 ms. Thereby, the high signal output from the external output terminal board 261 to the hall computer 262 is when one of the inner frame 12 or the front frame 14 is in an open state (one of the switch SW1 or the switch SW2 is in a conductive state), or When the inner frame 12 and the front frame 14 are in the open state (the switch SW1 and the switch SW2 are in the conductive state), they are stopped for about 10 ms.

なお、ハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、内枠12または前面枠14の開放が行われたパチンコ機10を特定することができる。更には、ホールコンピュータ262に、外部出力端子板261から出力されるハイ信号の停止状態を記憶させると共に、ハイ信号が停止状態となった時刻を記憶させることで、特定したパチンコ機10の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   The stop state of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, the pachinko machine 10 in which the inner frame 12 or the front frame 14 is opened can be specified by the high signal stop state stored in the hall computer 262. Further, the hall computer 262 stores the stop state of the high signal output from the external output terminal board 261 and also stores the time when the high signal is stopped, thereby identifying the inner frame of the identified pachinko machine 10. 12 opening times or the opening time of the front frame 14 can be detected.

なお、本実施形態では、内枠12または前面枠14の開放があり、スイッチSW1またはスイッチSW2の導通があった場合に、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を約10msの間、停止状態にしたが、これに限られるものではない。即ち、本枠開放検出回路260の各部品の接続を変更し、内枠12または前面枠14が開放され、その開放された内枠12または前面枠14が閉鎖された場合に、フォトカプラPR1に供給されている電流を約10msの間、停止状態にして、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が約10msの間、停止状態となるように構成しても良い。   In the present embodiment, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, a high signal output from the external output terminal plate 261 to the hall computer 262 is about 10 ms. However, this is not a limitation. That is, when the connection of each component of the frame open detection circuit 260 is changed, the inner frame 12 or the front frame 14 is opened, and the opened inner frame 12 or the front frame 14 is closed, the photocoupler PR1 is connected. The supplied current may be stopped for about 10 ms, and the high signal output from the external output terminal board 261 to the hall computer 262 may be stopped for about 10 ms.

ただし、本実施形態の枠開放検出回路260では、内枠12または前面枠14の開放があり、スイッチSW1またはスイッチSW2の導通があった場合に、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を約10msの間、停止状態にするように構成しているので、内枠12または前面枠14の開放を素早く検出できる。よって、内枠12または前面枠14が開放されて主制御装置110または遊技盤13に不正行為が行われる前に、内枠12または前面枠14の開放を検出することができる。従って、パチンコ機10へ電源が供給されている場合に発生する不正行為が行われたことによる異常動作を防止することができる。   However, in the frame open detection circuit 260 of this embodiment, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the signal is output from the external output terminal plate 261 to the hall computer 262. Since the high signal is stopped for about 10 ms, the opening of the inner frame 12 or the front frame 14 can be detected quickly. Therefore, the opening of the inner frame 12 or the front frame 14 can be detected before the inner frame 12 or the front frame 14 is opened and an illegal act is performed on the main controller 110 or the game board 13. Accordingly, it is possible to prevent an abnormal operation due to an illegal act occurring when power is supplied to the pachinko machine 10.

また、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合には、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が導通し、フォトカプラPR1の一次側の発光ダイオードに抵抗R7を介して電流が供給される。これにより、外部出力端子板261からホールコンピュータ262へハイ信号が継続して出力される。ここで、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合に、枠開放検出回路260および外部出力端子板261で消費される電力を抑制したい場合には、抵抗R3、抵抗R4、内部抵抗R5および内部抵抗R6の抵抗値を10kΩよりも大きくすると共に、抵抗R7の抵抗値を1kΩよりも大きくすれば良い。   Further, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms has elapsed since the inner frame 12 or the front frame 14 was opened, the collector terminal c of the transistor TR1 and the emitter of the transistor TR1. The terminal e is electrically connected to the terminal e, and a current is supplied to the primary light emitting diode of the photocoupler PR1 through the resistor R7. As a result, a high signal is continuously output from the external output terminal board 261 to the hall computer 262. Here, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms has elapsed since the inner frame 12 or the front frame 14 was opened, the frame open detection circuit 260 and the external output terminal plate 261 When it is desired to suppress the power consumed by the resistor R3, the resistor R4, the internal resistor R5, and the internal resistor R6, the resistance values of the resistor R7 and the resistor R7 may be set to be larger than 10 kΩ.

また、内枠12と前面枠14とのどちらが開放したかを別々にホールコンピュータ262に記憶させたい場合には、次の構成にすれば良い。まず、本実施形態で使用した枠開放検出回路260と外部出力端子板261とをそれぞれ1つずつ新たに設け、スイッチSW1に並列接続されたスイッチSW2を切断し、その切断したスイッチSW2を新たに設けた枠開放検出回路260に接続すれば良い。具体的には、切断したスイッチSW2の一端を、新たに設けた枠開放検出回路260の蓄電池SB1のプラス端子、タイマIC1のVDD端子、コンデンサCD4の一端、タイマIC1のRES端子および外部出力端子板261の抵抗R7の一端に接続すると共に、切断したスイッチSW2の他端を、新たに設けた枠開放検出回路260のコンデンサCD5の一端、抵抗R2の一端、タイマIC1のTRG端子、EXOR回路IC2の入力端子の一方および抵抗R1の一端に接続すれば良い。このように新たに枠開放検出回路260および外部出力端子板261を設け、その新たに設けた枠開放検出回路260に、スイッチSW2のみを接続すると共に、既存の枠開放検出回路260には、スイッチSW1のみを接続することにより、スイッチSW1の導通(内枠12の開放)があった場合には、既存の外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止し、スイッチSW2の導通(前面枠14の開放)があった場合には、新たに設けた外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止することができる。ここで、ホールコンピュータ262は、既存の外部出力端子板261(スイッチSW1の導通検出用(内枠12の開放検出用))から出力されるハイ信号の入力端子と、新たに設けた外部出力端子板261(スイッチSW2の導通検出用(前面枠14の開放検出用))から出力されるハイ信号の入力端子とをそれぞれ別にしておく。この構成により、スイッチSW1の導通(内枠12の開放)とスイッチSW2の導通(前面枠14の開放)とを区別してホールコンピュータ262に記憶させることができる。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、スイッチSW1の導通(内枠12の開放)があったのか、スイッチSW2の導通(前面枠14の開放)があったのか、または両方があったのかを正確に検出することができる。   Further, when it is desired to separately store in the hall computer 262 which of the inner frame 12 and the front frame 14 is opened, the following configuration may be used. First, the frame opening detection circuit 260 and the external output terminal plate 261 used in this embodiment are newly provided one by one, the switch SW2 connected in parallel to the switch SW1 is disconnected, and the disconnected switch SW2 is newly installed. It may be connected to the provided frame opening detection circuit 260. Specifically, one end of the disconnected switch SW2 is connected to the positive terminal of the storage battery SB1 of the newly provided frame opening detection circuit 260, the VDD terminal of the timer IC1, the one end of the capacitor CD4, the RES terminal of the timer IC1, and the external output terminal plate. 261 is connected to one end of the resistor R7, and the other end of the disconnected switch SW2 is connected to one end of the capacitor CD5 of the newly provided frame opening detection circuit 260, one end of the resistor R2, the TRG terminal of the timer IC1, and the EXOR circuit IC2. It may be connected to one of the input terminals and one end of the resistor R1. Thus, the frame opening detection circuit 260 and the external output terminal board 261 are newly provided, and only the switch SW2 is connected to the newly provided frame opening detection circuit 260, and the existing frame opening detection circuit 260 has a switch By connecting only SW1, if the switch SW1 is conductive (the inner frame 12 is opened), the high signal output from the existing external output terminal board 261 to the hall computer 262 is stopped, and the switch SW2 is turned off. When there is continuity (opening of the front frame 14), the high signal output from the newly provided external output terminal board 261 to the hall computer 262 can be stopped. Here, the hall computer 262 includes an input terminal for a high signal output from the existing external output terminal board 261 (for detecting conduction of the switch SW1 (for detecting opening of the inner frame 12)), and a newly provided external output terminal. The input terminal for the high signal output from the plate 261 (for detecting the conduction of the switch SW2 (for detecting the opening of the front frame 14)) is set separately. With this configuration, the conduction of the switch SW1 (opening of the inner frame 12) and the conduction of the switch SW2 (opening of the front frame 14) can be distinguished and stored in the hall computer 262. Therefore, depending on the stop state of the high signal stored in the hall computer 262, the switch SW1 is conductive (the inner frame 12 is opened), the switch SW2 is conductive (the front frame 14 is opened), or both It is possible to accurately detect whether or not there has been.

更に、パチンコ機10への電源供給が行われている場合に、内枠12と前面枠14とのどちらが開放したかを別々にホールコンピュータ262に記憶させると共に、内枠12と前面枠14とのどちらかが開放したときにパチンコ機10で報知を行いたい場合には、次の構成にすれば良い。まず、本実施形態で使用した枠開放検出回路260と外部出力端子板261とをそれぞれ1つずつ新たに設け、スイッチSW1に並列接続されたスイッチSW2を切断し、その切断したスイッチSW2を新たに設けた枠開放検出回路260に接続する。次に、スイッチSW1およびスイッチSW2にそれぞれ、雄型スイッチSW1b,SW2bおよび雌型スイッチSW1a,SW2aを新たに1つずつ設ける。そして、新たに設けた雄型スイッチSW1b,SW2bおよび雌型スイッチSW1a,SW2aを用いて、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通した場合に、MPU201に、信号が入力されるように構成すれば良い。   In addition, when power is supplied to the pachinko machine 10, the hall computer 262 separately stores which of the inner frame 12 and the front frame 14 is opened, and between the inner frame 12 and the front frame 14. When it is desired to notify the pachinko machine 10 when one of them is opened, the following configuration may be used. First, the frame opening detection circuit 260 and the external output terminal plate 261 used in this embodiment are newly provided one by one, the switch SW2 connected in parallel to the switch SW1 is disconnected, and the disconnected switch SW2 is newly installed. Connected to the provided frame opening detection circuit 260. Next, the male switches SW1b and SW2b and the female switches SW1a and SW2a are newly provided for the switch SW1 and the switch SW2, respectively. Then, when the inner frame 12 or the front frame 14 is opened using the newly provided male switches SW1b and SW2b and the female switches SW1a and SW2a and the switch SW1 or the switch SW2 is turned on, a signal is sent to the MPU 201. What is necessary is just to comprise so that it may be input.

具体的には、切断したスイッチSW2の一端を、新たに設けた枠開放検出回路260の蓄電池SB1のプラス端子、タイマIC1のVDD端子、コンデンサCD4の一端、タイマIC1のRES端子および外部出力端子板261の抵抗R7の一端に接続すると共に、切断したスイッチSW2の他端を、新たに設けた枠開放検出回路260のコンデンサCD5の一端、抵抗R2の一端、タイマIC1のTRG端子、EXOR回路IC2の入力端子の一方および抵抗R1の一端に接続すれば良い。このように新たに枠開放検出回路260および外部出力端子板261を設け、その新たに設けた枠開放検出回路260に、スイッチSW2のみを接続すると共に、既存の枠開放検出回路260には、スイッチSW1のみを接続することにより、スイッチSW1の導通(内枠12の開放)があった場合には、既存の外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止し、スイッチSW2の導通(前面枠14の開放)があった場合には、新たに設けた外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止することができる。   Specifically, one end of the disconnected switch SW2 is connected to the positive terminal of the storage battery SB1 of the newly provided frame opening detection circuit 260, the VDD terminal of the timer IC1, the one end of the capacitor CD4, the RES terminal of the timer IC1, and the external output terminal plate. 261 is connected to one end of the resistor R7, and the other end of the disconnected switch SW2 is connected to one end of the capacitor CD5 of the newly provided frame opening detection circuit 260, one end of the resistor R2, the TRG terminal of the timer IC1, and the EXOR circuit IC2. It may be connected to one of the input terminals and one end of the resistor R1. Thus, the frame opening detection circuit 260 and the external output terminal board 261 are newly provided, and only the switch SW2 is connected to the newly provided frame opening detection circuit 260, and the existing frame opening detection circuit 260 has a switch By connecting only SW1, if the switch SW1 is conductive (the inner frame 12 is opened), the high signal output from the existing external output terminal board 261 to the hall computer 262 is stopped, and the switch SW2 is turned off. When there is continuity (opening of the front frame 14), the high signal output from the newly provided external output terminal board 261 to the hall computer 262 can be stopped.

次に、スイッチSW1およびスイッチSW2にそれぞれ、雄型スイッチSW1bおよび雄型スイッチSW2bを更に設けて、スイッチSW1およびスイッチSW2に配設される雄型スイッチSW1bおよび雄型スイッチSW2bをそれぞれ2つずつにする。これに対応して、スイッチSW1およびスイッチSW2にそれぞれ、雌型スイッチSW1aおよび雌型スイッチSW2aを更に設けて、スイッチSW1およびスイッチSW2に配設される雌型スイッチSW1aおよび雌型スイッチSW2aをそれぞれ2つずつにする。これにより、スイッチSW1に新たに、雄型スイッチSW1bと雌型スイッチSW1aの組み合わせを1つ加える。また、スイッチSW2にもスイッチSW1と同様に、新たに、雄型スイッチSW2bと雌型スイッチSW2aの組み合わせを1つ加える。そして、新たに加えられた雌型スイッチSW1aに内蔵された一対の端子対SW1cの一端を、既存の枠開放検出回路260の直流電源DC1に接続し、新たに加えられた雌型スイッチSW1aに内蔵された一対の端子対SW1cの他端を、抵抗により構成される分圧回路を介してMPU201の入出力ポート205に接続する。同様に、新たに加えられた雌型スイッチSW2aに内蔵された一対の端子対SW2cの一端を、新たに設けられた枠開放検出回路260の直流電源DC1に接続し、新たに加えられた雌型スイッチSW2aに内蔵された一対の端子対SW2cの他端を、抵抗により構成される分圧回路を介してMPU201の入出力ポート205に、端子対SW1cの他端とは別のポートに接続する。更に、MPU201は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通して、内枠12の開放を検出する5ボルトの電圧(分圧回路により、直流電源DC1から供給される12ボルトの電圧が5ボルトに降圧される)または内枠14の開放を検出する5ボルトの電圧(分圧回路により、直流電源DC1から供給される12ボルトの電圧が5ボルトに降圧される)が入出力ポート205に入力された場合に、音声ランプ制御装置113や表示制御装置114へ、内枠12または前面枠14の開放が検出されたことを示すコマンドを送信する。このとき、MPU201から送信されるコマンドを、内枠12の開放が検出された場合のコマンド(以下、「内枠コマンド」と称す)と、前面枠14が開放された場合のコマンド(以下、「前面枠コマンド」と称す)とで別にする。そして、この各コマンドを受信した音声ランプ制御装置113は、内枠コマンドを受信した場合と前面枠コマンドを受信した場合とで異なる態様の報知を行う。例えば、音声出力装置226から異なる警告音を出したり、ランプ表示装置227の点灯の態様を異ならせる。また、この各コマンドを受信した表示制御装置114は、内枠コマンドを受信した場合と前面枠コマンドを受信した場合とで異なる態様の表示を行う。例えば、表示制御装置114が内枠コマンドを受信した場合には、第3図柄表示装置81に「内枠が開放しています」と表示したり、表示制御装置114が前面枠コマンドを受信した場合には、第3図柄表示装置81に「前面枠が開放しています」と表示するように構成すれば良い。   Next, male switch SW1b and male switch SW2b are further provided for switch SW1 and switch SW2, respectively, and male switch SW1b and male switch SW2b disposed in switch SW1 and switch SW2 are respectively provided in two. To do. Correspondingly, the female switch SW1a and the female switch SW2a are further provided in the switch SW1 and the switch SW2, respectively, and the female switch SW1a and the female switch SW2a provided in the switch SW1 and the switch SW2 are respectively 2 One by one. As a result, one new combination of the male switch SW1b and the female switch SW1a is added to the switch SW1. Similarly to the switch SW1, one combination of the male switch SW2b and the female switch SW2a is added to the switch SW2. Then, one end of a pair of terminal pairs SW1c built in the newly added female switch SW1a is connected to the DC power source DC1 of the existing frame opening detection circuit 260, and built into the newly added female switch SW1a. The other end of the paired terminal pair SW1c is connected to the input / output port 205 of the MPU 201 via a voltage dividing circuit constituted by a resistor. Similarly, one end of a pair of terminal pairs SW2c incorporated in the newly added female switch SW2a is connected to the DC power source DC1 of the newly provided frame opening detection circuit 260, and the newly added female type The other end of the pair of terminals SW2c built in the switch SW2a is connected to the input / output port 205 of the MPU 201 via a voltage dividing circuit constituted by a resistor and to a port different from the other end of the terminal pair SW1c. Further, the MPU 201 is supplied from the DC power source DC1 by a voltage of 5 volts (the voltage dividing circuit detects the opening of the inner frame 12 when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. 12 volt voltage is reduced to 5 volts) or 5 volt voltage to detect the opening of the inner frame 14 (12 volt voltage supplied from the DC power supply DC1 is lowered to 5 volt by the voltage dividing circuit) ) Is input to the input / output port 205, a command indicating that the opening of the inner frame 12 or the front frame 14 is detected is transmitted to the audio lamp control device 113 and the display control device 114. At this time, the command transmitted from the MPU 201 includes a command when the opening of the inner frame 12 is detected (hereinafter referred to as “inner frame command”) and a command when the front frame 14 is released (hereinafter referred to as “ This is referred to as “front frame command”. Then, the audio lamp control device 113 that has received these commands performs different notifications depending on whether the inner frame command is received or the front frame command is received. For example, a different warning sound is emitted from the audio output device 226 or the lighting mode of the lamp display device 227 is changed. Further, the display control device 114 that has received each command displays different modes depending on whether the inner frame command is received or the front frame command is received. For example, when the display control device 114 receives an inner frame command, the third symbol display device 81 displays “the inner frame is open” or the display control device 114 receives a front frame command. May be configured to display “front frame is open” on the third symbol display device 81.

このように、スイッチSW1に新たに、雄型スイッチSW1bと雌型スイッチSW1aの組み合わせを1つ加え、スイッチSW2にもスイッチSW1と同様に、新たに、雄型スイッチSW2bと雌型スイッチSW2aの組み合わせを1つ加えて、それらを用いて、スイッチSW1が導通した場合には(内枠12が開放された場合には)、MPU201は、音声ランプ制御装置113や表示制御装置114へ内枠コマンドを送信するように構成する。また、スイッチSW2が導通した場合には(前面枠14が開放された場合には)、MPU201は、音声ランプ制御装置113や表示制御装置114へ前面枠コマンドを送信するように構成する。このように構成することで、内枠12の開放があった場合と前面枠14の開放があった場合とで異なる態様の報知を、音声ランプ制御装置113や表示制御装置114を用いて行うことができる。これにより、スイッチSW1の導通(内枠12の開放)があったのか、スイッチSW2の導通(前面枠14の開放)があったのか、または両方があったのかを、パチンコ機10を用いて正確に検出することができる。   Thus, one new combination of the male switch SW1b and the female switch SW1a is added to the switch SW1, and the new combination of the male switch SW2b and the female switch SW2a is added to the switch SW2 as well as the switch SW1. When one switch is used and the switch SW1 is turned on (when the inner frame 12 is opened), the MPU 201 sends an inner frame command to the audio lamp control device 113 and the display control device 114. Configure to send. Further, when the switch SW2 is turned on (when the front frame 14 is opened), the MPU 201 is configured to transmit a front frame command to the audio lamp control device 113 and the display control device 114. By configuring in this way, notification of a different aspect between when the inner frame 12 is opened and when the front frame 14 is opened is performed using the audio lamp control device 113 and the display control device 114. Can do. As a result, the pachinko machine 10 can be used to accurately determine whether the switch SW1 is conductive (the inner frame 12 is opened), the switch SW2 is conductive (the front frame 14 is opened), or both. Can be detected.

また、枠開放検出回路260および外部出力端子板261を新たに設け、その新たに設けた枠開放検出回路260に、スイッチSW2のみを接続すると共に、既存の枠開放検出回路260には、スイッチSW1のみを接続することにより、スイッチSW1の導通(内枠12の開放)があった場合には、既存の外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止し、スイッチSW2の導通(前面枠14の開放)があった場合には、新たに設けた外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止することができる。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、スイッチSW1の導通(内枠12の開放)があったのか、スイッチSW2の導通(前面枠14の開放)があったのか、または両方があったのかを正確に検出することができる。   Further, a frame opening detection circuit 260 and an external output terminal plate 261 are newly provided, and only the switch SW2 is connected to the newly provided frame opening detection circuit 260, and the existing frame opening detection circuit 260 has a switch SW1. When the switch SW1 is connected (the inner frame 12 is opened) by connecting only the switch SW2, the high signal output from the existing external output terminal board 261 to the hall computer 262 is stopped, and the switch SW2 is connected. When there is (opening of the front frame 14), the high signal output from the newly provided external output terminal board 261 to the hall computer 262 can be stopped. Therefore, depending on the stop state of the high signal stored in the hall computer 262, the switch SW1 is conductive (the inner frame 12 is opened), the switch SW2 is conductive (the front frame 14 is opened), or both It is possible to accurately detect whether or not there has been.

なお、本実施形態においては、外部出力端子板261から出力されるハイ信号を、パチンコ機10とは設置場所が異なるホールコンピュータ262へ出力したが、これに限られるものではない。ホールコンピュータ262の機能を有する専用の記憶装置をパチンコ機10毎に設け、その専用の記憶装置を、主制御装置110等が設けられる各パチンコ機10の背面側に配設しても良い。この場合には、より良くは、主制御装置110、払出制御装置111および発射制御装置112のように、専用の記憶装置を基板ボックスに収納し、その基板ボックスに設けられたボックスベースとボックスカバーとを封印ユニット(図示せず)によって開封不能に連結(かしめ構造による連結)する。そして、ボックスベースとボックスカバーとの連結部に、ボックスカバーとボックスベースとに亘って封印シール(図示せず)を貼付する。   In the present embodiment, the high signal output from the external output terminal board 261 is output to the hall computer 262 having a different installation location from the pachinko machine 10, but the present invention is not limited to this. A dedicated storage device having the function of the hall computer 262 may be provided for each pachinko machine 10, and the dedicated storage device may be provided on the back side of each pachinko machine 10 provided with the main control device 110 and the like. In this case, more preferably, a dedicated storage device such as the main control device 110, the payout control device 111, and the launch control device 112 is stored in the substrate box, and the box base and the box cover provided in the substrate box are stored. Are connected by a sealing unit (not shown) so that they cannot be opened (connection by caulking structure). Then, a seal seal (not shown) is attached to the connecting portion between the box base and the box cover so as to cover the box cover and the box base.

次に、図9を参照して、第3図柄表示装置81の表示内容について説明する。図9は、第3図柄表示装置81の表示画面を説明するための図面であり、図9(a)は、表示画面の領域区分設定と有効ライン設定とを模式的に示した図であり、図9(b)は、実際の表示画面を例示した図である。   Next, the display content of the third symbol display device 81 will be described with reference to FIG. FIG. 9 is a diagram for explaining the display screen of the third symbol display device 81, and FIG. 9A is a diagram schematically showing the area division setting and the effective line setting of the display screen, FIG. 9B is a diagram illustrating an actual display screen.

第3図柄は、「0」から「9」の数字を付した10種類の主図柄と、この主図柄より小さく形成された花びら形状の1種類の副図柄とにより構成されている。各主図柄は、木箱よりなる後方図柄の上に「0」から「9」の数字を付して構成され、そのうち奇数番号(1,3,5,7,9)を付した主図柄は、木箱の前面ほぼ一杯に大きな数字が付加されている。これに対し、偶数番号(0,2,4,6,8)を付した主図柄は、木箱の前面ほぼ一杯にお守り、風呂敷、ヘルメット等のキャラクタを模した付属図柄が付加されており、付属図柄の右下側に偶数の数字が緑色で小さく、且つ、付属図柄の前側に表示されるように付加されている。   The third symbol is composed of ten types of main symbols with numbers from “0” to “9” and one type of sub-shaped petal shape formed smaller than this main symbol. Each main symbol is composed of numbers from “0” to “9” on the rear symbol consisting of a wooden box, of which the main symbols with odd numbers (1, 3, 5, 7, 9) are A large number is added to almost the front of the wooden box. On the other hand, the main symbols with even numbers (0, 2, 4, 6, 8) are attached to the front of the wooden box almost fully, and attached symbols imitating characters such as furoshiki and helmets are added. An even number is small in green on the lower right side of the attached symbol and is added so as to be displayed on the front side of the attached symbol.

また、本実施の形態のパチンコ機10においては、主制御装置110による抽選結果が大当たりであった場合に、同一の主図柄が揃う変動表示が行われ、その変動表示が終わった後に大当たりが発生するよう構成されている。大当たり終了後に高確率状態(確変状態)に移行する場合は、奇数番号が付加された主図柄(「高確率図柄」に相当)が揃う変動表示が行われる。一方、大当たり終了後に低確率状態に移行する場合は、偶数番号が付加された主図柄(「低確率図柄」に相当)が揃う変動表示が行われる。ここで、高確率状態とは、大当たり終了後に付加価値としてその後の大当たり確率がアップした状態、いわゆる確率変動(確変)の時をいう。また、通常状態(低確率状態)とは、確変でない時をいい、大当たり確率が通常の状態、即ち、確変の時より大当たり確率が低い状態をいう。   Further, in the pachinko machine 10 according to the present embodiment, when the lottery result by the main control device 110 is a big win, a variable display in which the same main symbols are arranged is performed, and a big hit occurs after the variable display is finished. It is configured to When shifting to the high probability state (probability variation state) after the big hit, the variable display in which the main symbols (corresponding to “high probability symbols”) to which odd numbers are added is arranged. On the other hand, when shifting to the low probability state after the big hit, the variable display is performed in which the main symbols to which the even numbers are added (corresponding to “low probability symbols”) are arranged. Here, the high probability state refers to a state in which the subsequent jackpot probability is increased as an added value after the jackpot ends, that is, a so-called probability fluctuation (probability change). Further, the normal state (low probability state) refers to a time when the probability of hitting is not probable, and refers to a state where the probability of jackpot is normal, that is, a state where the probability of jackpot is lower than that during probability change.

図9(a)に示すように、第3図柄表示装置81の表示画面は、大きくは上下に2分割され、下側の2/3が第3図柄を変動表示する主表示領域Dm、それ以外の上側の1/3が予告演出やキャラクタを表示する副表示領域Dsとなっている。   As shown in FIG. 9 (a), the display screen of the third symbol display device 81 is roughly divided into two vertically, and the lower 2/3 is the main display area Dm in which the third symbol is variably displayed, and the others. The upper third is a sub display area Ds for displaying a notice effect and a character.

主表示領域Dmには、左・中・右の3つの図柄列Z1,Z2,Z3が表示される。各図柄列Z1〜Z3には、上述した第3図柄が規定の順序で表示される。即ち、各図柄列Z1〜Z3には、数字の昇順または降順に主図柄が配列されると共に、各主図柄の間に副図柄が1つずつ配列されている。このため、各図柄列には、10個の主図柄と10個の副図柄の計20個の第3図柄が設定され、各図柄列Z1〜Z3毎に周期性をもって上から下へとスクロールして変動表示が行われる。特に、左図柄列Z1においては主図柄の数字が降順に現れるように配列され、中図柄列Z2及び右図柄列Z3においては主図柄の数字が昇順に現れるように配列されている。   In the main display area Dm, three symbol rows Z1, Z2, and Z3 of left, middle, and right are displayed. In each symbol row Z1 to Z3, the above-described third symbols are displayed in a prescribed order. That is, in each symbol row Z1 to Z3, main symbols are arranged in ascending or descending numerical order, and one sub symbol is arranged between each main symbol. For this reason, a total of 20 third symbols of 10 main symbols and 10 sub-designs are set in each symbol row, and each symbol row Z1 to Z3 scrolls from top to bottom with periodicity. The display is changed. In particular, the left symbol row Z1 is arranged so that the numbers of the main symbols appear in descending order, and the middle symbol row Z2 and the right symbol row Z3 are arranged so that the numbers of the main symbols appear in ascending order.

また、主表示領域Dmには、各図柄列Z1〜Z3毎に上・中・下の3段に第3図柄が表示される。従って、第3図柄表示装置81には、3段×3列の計9個の第3図柄が表示される。この主表示領域Dmには、5つの有効ライン、即ち上ラインL1、中ラインL2、下ラインL3、右上がりラインL4、左上がりラインL5が設定されている。そして、毎回の遊技に際して、左図柄列Z1→右図柄列Z3→中図柄列Z2の順に変動表示が停止し、その停止時にいずれかの有効ライン上に大当たり図柄の組合せ(本実施の形態では、同一の主図柄の組合せ)で揃えば大当たりとして大当たり動画が表示される。   In the main display area Dm, the third symbols are displayed in the upper, middle, and lower three rows for each symbol row Z1 to Z3. Accordingly, the third symbol display device 81 displays a total of nine third symbols of 3 rows × 3 columns. In the main display area Dm, five effective lines, that is, an upper line L1, a middle line L2, a lower line L3, a right rising line L4, and a left rising line L5 are set. In each game, the variable display stops in the order of the left symbol row Z1 → the right symbol row Z3 → the middle symbol row Z2, and the combination of jackpot symbols on any active line at the time of the stop (in this embodiment, A jackpot video is displayed as a jackpot if the same combination of main symbols) is arranged.

副表示領域Dsは、主表示領域Dmよりも上方に横長に設けられており、さらに左右方向に3つの予告領域Ds1〜Ds3に等区分されている。ここで、左右の予告領域Ds1,Ds3は、ソレノイド(図示せず)で電気的に開閉される両開き式の不透明な扉で通常覆われており、時としてソレノイドが励磁されて扉が手前側に開放されることにより遊技者に視認可能となる表示領域となっている。中央の予告領域Ds2は、扉で覆い隠されずに常に視認できる表示領域となっている。   The sub display area Ds is horizontally long above the main display area Dm, and is further equally divided into three notice areas Ds1 to Ds3 in the left-right direction. Here, the left and right notice areas Ds1, Ds3 are usually covered with double-open opaque doors that are electrically opened and closed by solenoids (not shown), and sometimes the solenoids are excited and the doors are on the front side. It is a display area that is visible to the player when it is opened. The center notice area Ds2 is a display area that is always visible without being covered by the door.

図9(b)に示すように、実際の表示画面では、主表示領域Dmに第3図柄の主図柄と副図柄とが合計9個表示される。副表示領域Dsにおいては、左右の扉が閉鎖された状態となっており、左右の予告領域Ds1,Ds3が覆い隠されて表示画面が視認できない状態となっている。変動表示の途中において、左右のいずれか一方、または両方の扉が開放されると、左右の予告領域Ds1,Ds3に動画が表示され、通常より大当たりへ遷移し易い状態であることが遊技者に示唆される。中央の予告領域Ds2では、通常は、所定のキャラクタ(本実施の形態ではハチマキを付けた少年)が所定動作をし、時として所定動作とは別の特別な動作をしたり、別のキャラクタが現出する等して予告演出が行われる。なお、第3図柄表示装置81の表示画面は、原則として上下の表示領域Dm,Dsに区分されているが、各表示領域Dm,Dsを跨いでより大きく第3図柄やキャラクタ等を表示して表示演出を行うことができる。   As shown in FIG. 9B, on the actual display screen, a total of nine main symbols and sub-designs of the third symbol are displayed in the main display area Dm. In the sub display area Ds, the left and right doors are closed, and the left and right notice areas Ds1, Ds3 are covered and the display screen cannot be visually recognized. If either one of the left and right doors or both doors are opened during the variable display, a video is displayed in the left and right notice areas Ds1 and Ds3, and it is easy for the player to change to a big hit than usual. It is suggested. In the notice area Ds2 in the center, a predetermined character (a boy with a bee in this embodiment) usually performs a predetermined action, sometimes performs a special action different from the predetermined action, or another character A notice effect is performed by appearing. The display screen of the third symbol display device 81 is divided into upper and lower display areas Dm and Ds in principle, but the third symbol and characters are displayed larger across the display areas Dm and Ds. A display effect can be performed.

次に、図10を参照して、主制御装置110のRAM203内に設けられるカウンタ等について説明する。これらのカウンタ等は、大当たり抽選や第1図柄表示装置37の表示の設定、第2図柄表示装置82の表示結果の抽選などを行うために、主制御装置110のMPU201で使用される。   Next, a counter and the like provided in the RAM 203 of the main controller 110 will be described with reference to FIG. These counters and the like are used by the MPU 201 of the main control device 110 to perform jackpot lottery, display setting of the first symbol display device 37, lottery of display results of the second symbol display device 82, and the like.

大当たり抽選や第1図柄表示装置37の表示の設定には、大当たりの抽選に使用する第1当たり乱数カウンタC1と、大当たり図柄の選択に使用する第1当たり種別図柄カウンタC2と、停止パターン選択カウンタC3と、第1当たり乱数カウンタC1の初期値設定に使用する第1初期値乱数カウンタCINI1と、変動パターン選択に使用する変動種別カウンタCS1,CS2,CS3とが用いられる。また、第2図柄表示装置82の抽選には、第2当たり乱数カウンタC4が用いられ、第2当たり乱数カウンタC4の初期値設定には第2初期値乱数カウンタCINI2が用いられる。これら各カウンタは、更新の都度前回値に1が加算され、最大値に達した後0に戻るループカウンタとなっている。   For the jackpot lottery or display setting of the first symbol display device 37, the first hit random number counter C1 used for the jackpot lottery, the first hit type symbol counter C2 used for the jackpot symbol selection, and the stop pattern selection counter C3, a first initial value random number counter CINI1 used for setting an initial value of the first per-random number counter C1, and variation type counters CS1, CS2, CS3 used for variation pattern selection are used. The second symbol random number counter C4 is used for the lottery of the second symbol display device 82, and the second initial random number counter CINI2 is used for setting the initial value of the second random number counter C4. Each of these counters is a loop counter that adds 1 to the previous value every time it is updated and returns to 0 after reaching the maximum value.

各カウンタは、メイン処理(図12参照)の実行間隔である4ms間隔、またはタイマ割込処理(図15参照)の実行間隔である2ms間隔で更新され、その更新値がRAM203の所定領域に設定されたカウンタ用バッファに適宜格納される。RAM203には、1つの実行エリアと4つの保留エリア(保留第1〜第4エリア)とからなる保留球格納エリアが設けられており、これらの各エリアには、第1入球口64への球の入賞タイミングに合わせて、第1当たり乱数カウンタC1、第1当たり種別カウンタC2及び停止パターン選択カウンタC3の各値がそれぞれ格納される。   Each counter is updated at an interval of 4 ms, which is an execution interval of the main process (see FIG. 12), or at an interval of 2 ms, an execution interval of the timer interrupt process (see FIG. 15), and the updated value is set in a predetermined area of the RAM 203. Stored in the counter buffer as appropriate. The RAM 203 is provided with a holding ball storage area composed of one execution area and four holding areas (holding first to fourth areas). The values of the first per-random number counter C1, the first per-type counter C2, and the stop pattern selection counter C3 are stored in accordance with the ball winning timing.

各カウンタについて詳しく説明する。第1当たり乱数カウンタC1は、例えば0〜738の範囲内で順に1ずつ加算され、最大値(つまり738)に達した後0に戻る構成となっている。特に、第1当たり乱数カウンタC1が1周した場合、その時点の第1初期値乱数カウンタCINI1の値が当該第1当たり乱数カウンタC1の初期値として読み込まれる。また、第1初期値乱数カウンタCINI1は、第1当たり乱数カウンタC1と同一範囲で更新されるループカウンタとして構成され(値=0〜738)、タイマ割込処理(図15参照)の実行毎に1回更新されると共に、メイン処理(図12参照)の残余時間内で繰り返し更新される。第1当たり乱数カウンタC1の値は、例えば定期的に(本実施の形態ではタイマ割込処理毎に1回)更新され、球が第1入球口64に入賞したタイミングでRAM203の保留球格納エリアに格納される。大当たりとなる乱数の値の数は、低確率時と高確率時とで2種類設定されており、低確率時に大当たりとなる乱数の値の数は2で、その値は「373,727」であり、高確率時に大当たりとなる乱数の値の数は14で、その値は「59,109,163,211,263,317,367,421,479,523,631,683,733」である。   Each counter will be described in detail. The first random number counter C1 is configured so that, for example, 1 is added in order within a range of 0 to 738, and after reaching the maximum value (that is, 738), it returns to 0. In particular, when the first random number counter C1 makes one round, the value of the first initial value random number counter CINI1 at that time is read as the initial value of the first random number counter C1. The first initial value random number counter CINI1 is configured as a loop counter that is updated in the same range as the first per-random number counter C1 (value = 0 to 738), and each time the timer interrupt process (see FIG. 15) is executed. It is updated once and updated repeatedly within the remaining time of the main process (see FIG. 12). The value of the first per-random number counter C1 is updated, for example, periodically (in this embodiment, once for each timer interrupt process), and the stored ball is stored in the RAM 203 at the timing when the ball wins the first entrance 64. Stored in the area. The number of random number values that are jackpots is set at low probability and high probability, and the number of random numbers that are jackpots at low probability is 2, and the value is “373, 727” There are 14 random numbers that are big hits at high probability, and the values are "59, 109, 163, 211, 263, 317, 367, 421, 479, 523, 631, 683, 733".

第1当たり種別カウンタC2は、大当たりの際の第1図柄表示装置37の表示態様を決定するものであり、本実施の形態では、0〜4の範囲内で順に1ずつ加算され、最大値(つまり4)に達した後0に戻る構成となっている。第1当たり種別カウンタC2の値は、例えば定期的に(本実施の形態ではタイマ割込処理毎に1回)更新され、球が第1入球口64に入賞したタイミングでRAM203の保留球格納エリアに格納される。なお、大当たり後に高確率状態となる乱数の値は「1,2,3」であり、大当たり後に低確率状態となる乱数の値は「0,4」であり、2種類の当たり種別が決定される。よって、第1図柄表示装置37に表示される停止図柄に対応した表示態様は、高確率状態と低確率状態との2種類の大当たりに対応した表示態様と、はずれに対応した1種類の表示態様との合計3種類の表示態様のうち、いずれか1つが選択される。   The first hit type counter C2 determines the display mode of the first symbol display device 37 at the time of the big hit. In the present embodiment, the first hit type counter C2 is incremented one by one within the range of 0 to 4, and the maximum value ( That is, it is configured to return to 0 after reaching 4). The value of the first hit type counter C2 is updated, for example, periodically (once every timer interruption process in this embodiment), and the stored ball is stored in the RAM 203 at the timing when the ball wins the first entrance 64. Stored in the area. In addition, the value of the random number that becomes a high probability state after the jackpot is “1, 2, 3”, the value of the random number that becomes the low probability state after the jackpot is “0, 4”, and two types of hits are determined. The Therefore, the display mode corresponding to the stop symbol displayed on the first symbol display device 37 is a display mode corresponding to two types of jackpots of a high probability state and a low probability state, and one type of display mode corresponding to a deviation. Any one of the three display modes is selected.

停止パターン選択カウンタC3は、例えば0〜238の範囲内で順に1ずつ加算され、最大値(つまり238)に達した後0に戻る構成となっている。本実施の形態では、停止パターン選択カウンタC3によって、第3図柄表示装置81で表示される演出のパターンが選択され、リーチが発生した後、最終停止図柄がリーチ図柄の前後に1つだけずれて停止する「前後外れリーチ」(例えば0〜8の範囲)と、同じくリーチ発生した後、最終停止図柄がリーチ図柄の前後以外で停止する「前後外れ以外リーチ」(例えば9〜38の範囲)と、リーチ発生しない「完全外れ」(例えば39〜238の範囲)との3つの停止(演出)パターンが選択される。停止パターン選択カウンタC3の値は、例えば定期的に(本実施の形態ではタイマ割込処理毎に1回)更新され、球が第1入球口64に入賞したタイミングでRAM203の保留球格納エリアに格納される。   The stop pattern selection counter C3 is, for example, incremented by 1 in the range of 0 to 238, and returns to 0 after reaching the maximum value (that is, 238). In the present embodiment, after the stop pattern selection counter C3 selects the effect pattern displayed on the third symbol display device 81 and the reach occurs, the final stop symbol is shifted by one before and after the reach symbol. “Stop before and after detachment reach” (for example, a range of 0 to 8) and “Leach other than detachment before and after detachment” (for example, a range of 9 to 38) after the reach has occurred and the final stop symbol stops at other than before and after the reach design. The three stop (effect) patterns are selected as “completely out” (for example, a range of 39 to 238) that does not cause reach. The value of the stop pattern selection counter C3 is updated, for example, periodically (once every timer interrupt process in the present embodiment), and the reserved ball storage area of the RAM 203 at the timing when the ball wins the first entrance 64. Stored in

また、停止パターン選択カウンタC3には、停止パターンの選択される乱数値の範囲が異なる複数のテーブルが設けられている。これは、現在のパチンコ機10の状態が高確率状態であるか低確率状態であるか、保留球格納エリアのどのエリアに各乱数値が格納されているか(即ち保留個数)等に応じて、停止パターンの選択比率を変更するためである。   Further, the stop pattern selection counter C3 is provided with a plurality of tables having different ranges of random number values from which the stop pattern is selected. This is based on whether the current state of the pachinko machine 10 is a high probability state or a low probability state, in which area of the reserved ball storage area each random number value is stored (that is, the number of reservations), etc. This is to change the stop pattern selection ratio.

例えば、高確率状態では、大当たりが発生し易いため必要以上にリーチ演出が選択されないように、「完全外れ」の停止パターンに対応した乱数値の範囲が10〜238と広いテーブルが選択され、「完全外れ」が選択され易くなる。このテーブルは、「前後外れリーチ」が0〜5と狭くなると共に「前後外れ以外リーチ」も6〜9と狭くなり、「前後外れリーチ」や「前後外れ以外リーチ」が選択され難くなる。また、低確率状態で保留球格納エリアに各乱数値が格納されていなければ、第1入球口64への球の入球時間を確保するために「完全外れ」の停止パターンに対応した乱数値の範囲が51〜238と狭いテーブルが選択され、「完全外れ」が選択され難くなる。このテーブルは、「前後外れ以外リーチ」の停止パターンに対応した乱数値の範囲が9〜50と広くなり、「前後外れ以外リーチ」が選択され易くなっている。よって、低確率状態では、第1入球口64への球の入球時間を確保できるので、第3図柄表示装置81による変動表示が継続して行われ易くなる。   For example, in a high probability state, a table with a wide random value range of 10 to 238 corresponding to the stop pattern of “completely out” is selected so that a jackpot is likely to occur and a reach effect is not selected more than necessary. It becomes easy to select “completely off”. In this table, “front / rear out of reach” is narrowed to 0-5, and “reach other than front / rear out of reach” is also narrowed to 6-9, making it difficult to select “rear out of front / rear out of reach” or “reach out of front / rear out of reach”. Further, if each random number value is not stored in the holding ball storage area in a low probability state, a disturbance corresponding to the stop pattern of “completely off” in order to secure the time for the ball to enter the first entrance 64. A table with a narrow numerical value range of 51 to 238 is selected, and “completely out” is difficult to select. In this table, the range of random numbers corresponding to the stop pattern of “reach other than front / rear deviation” is as wide as 9 to 50, and “reach other than front / rear deviation” is easily selected. Therefore, in the low probability state, the ball entry time to the first entrance 64 can be secured, and therefore, the variable display by the third symbol display device 81 is easily performed continuously.

2つの変動種別カウンタCS1,CS2のうち、一方の変動種別カウンタCS1は、例えば0〜198の範囲内で順に1ずつ加算され、最大値(つまり198)に達した後0に戻る構成となっており、他方の変動種別カウンタCS2は、例えば0〜240の範囲内で順に1ずつ加算され、最大値(つまり240)に達した後0に戻る構成となっている。以下の説明では、CS1を「第1変動種別カウンタ」、CS2を「第2変動種別カウンタ」ともいう。   Of the two variation type counters CS1 and CS2, one variation type counter CS1 is incremented one by one in the range of 0 to 198, for example, and reaches a maximum value (that is, 198) and then returns to 0. On the other hand, the other variation type counter CS2 is, for example, incremented by 1 in order within a range of 0 to 240, and returns to 0 after reaching the maximum value (that is, 240). In the following description, CS1 is also referred to as “first variation type counter”, and CS2 is also referred to as “second variation type counter”.

第1変動種別カウンタCS1によって、いわゆるノーマルリーチ、スーパーリーチ、プレミアムリーチ等の大まかな表示態様が決定される。表示態様の決定は、具体的には、図柄変動の変動時間の決定である。また、第2変動種別カウンタCS2によって、リーチ発生後に最終停止図柄(本実施の形態では中図柄)が停止するまでの変動時間(言い換えれば、変動図柄数)が決定される。変動種別カウンタCS1,CS2により決定された変動時間に基づいて、表示制御装置114により第3表示装置81で表示される第3図柄のリーチ種別や細かな図柄変動態様が決定される。従って、これらの変動種別カウンタCS1,CS2を組み合わせることで、変動パターンの多種多様化を容易に実現できる。また、第1変動種別カウンタCS1だけで図柄変動態様を決定したり、第1変動種別カウンタCS1と停止図柄との組み合わせで同じく図柄変動態様を決定したりすることも可能である。変動種別カウンタCS1,CS2の値は、後述するメイン処理(図12参照)が1回実行される毎に1回更新され、当該メイン処理内の残余時間内でも繰り返し更新される。   Rough display modes such as so-called normal reach, super reach, and premium reach are determined by the first variation type counter CS1. Specifically, the display mode is determined by determining the variation time of the symbol variation. Further, the second variation type counter CS2 determines a variation time (in other words, the number of variation symbols) until the final stop symbol (in this embodiment, the middle symbol) stops after the occurrence of reach. Based on the variation time determined by the variation type counters CS1 and CS2, the display control device 114 determines the reach type of the third symbol displayed on the third display device 81 and the detailed symbol variation mode. Therefore, a variety of variation patterns can be easily realized by combining these variation type counters CS1 and CS2. It is also possible to determine the symbol variation mode only by the first variation type counter CS1, or to determine the symbol variation mode similarly by the combination of the first variation type counter CS1 and the stop symbol. The values of the variation type counters CS1 and CS2 are updated once every time a main process (see FIG. 12) described later is executed once, and are repeatedly updated within the remaining time in the main process.

変動種別カウンタCS3の値は、例えば、0〜162の範囲内で順に1ずつ加算され、最大値(つまり162)に達した後に0に戻る構成となっている。以下の説明では、CS3を「第3変動種別カウンタ」ともいう。本実施の形態の第3図柄表示装置81は、第1図柄表示装置37の表示態様に応じた装飾的な演出を行うものであり、図柄の変動以外に、変動している図柄を滑らせたり、リーチ演出の発生を予告するための予告キャラクタを通過させるなどの予告演出が行われる。その予告演出の演出パターンが変動種別カウンタCS3により選択される。具体的には、予告演出に必要となる時間を変動時間に加算したり、反対に変動表示される時間を短縮するために変動時間を減算したり、変動時間を加減算しない演出パターンが選択される。なお、変動種別カウンタCS3は、停止パターン選択カウンタC3と同様に、演出パターンが選択される乱数値の範囲が異なる複数のテーブルが設けられ、現在のパチンコ機10の状態が高確率状態であるか低確率状態であるか、保留球格納エリアのどのエリアに各乱数値が格納されているか等に応じて、各演出パターンの選択比率が異なるよう構成されている。   For example, the value of the variation type counter CS3 is sequentially incremented by 1 within a range of 0 to 162, and returns to 0 after reaching the maximum value (that is, 162). In the following description, CS3 is also referred to as a “third variation type counter”. The 3rd symbol display device 81 of this Embodiment performs the decorative production according to the display mode of the 1st symbol display device 37, and can slide the symbol which is changing in addition to the variation of a symbol. A notice effect such as passing a notice character for notifying the occurrence of the reach effect is performed. The effect pattern of the notice effect is selected by the variation type counter CS3. Specifically, the time required for the notice effect is added to the variable time, or on the contrary, the variable time is subtracted to shorten the variable display time, or an effect pattern that does not add or subtract the variable time is selected. . As with the stop pattern selection counter C3, the variation type counter CS3 is provided with a plurality of tables with different ranges of random values from which the production pattern is selected, and whether the current state of the pachinko machine 10 is in a high probability state. Depending on the low probability state or in which area of the reserved ball storage area each random value is stored, the selection ratio of each effect pattern is different.

上述したように、変動種別カウンタCS1,CS2により図柄変動の変動時間が決定されると共に、変動種別カウンタCS3により変動時間に加減算される時間が決定される。よって、最終停止図柄が停止するまでの最終的な変動時間は、変動種別カウンタCS1,CS2,CS3により決定される。   As described above, the variation time of the symbol variation is determined by the variation type counters CS1 and CS2, and the time to be added to or subtracted from the variation time is determined by the variation type counter CS3. Therefore, the final fluctuation time until the final stop symbol stops is determined by the fluctuation type counters CS1, CS2, CS3.

第2当たり乱数カウンタC4は、例えば0〜250の範囲内で順に1ずつ加算され、最大値(つまり250)に達した後0に戻るループカウンタとして構成されている。第2当たり乱数カウンタC4の値は、本実施の形態ではタイマ割込処理毎に、例えば定期的に更新され、球が左右何れかの第2入球口(スルーゲート)67を通過したことが検知された時に取得される。当選することとなる乱数の値の数は149あり、その範囲は「5〜153」となっている。なお、第2初期値乱数カウンタCINI2は、第2当たり乱数カウンタC4と同一範囲で更新されるループカウンタとして構成され(値=0〜250)、タイマ割込処理(図15参照)毎に1回更新されると共に、メイン処理(図12参照)の残余時間内で繰り返し更新される。   The second random number counter C4 is configured as a loop counter that is incremented one by one within a range of 0 to 250, for example, and returns to 0 after reaching the maximum value (that is, 250). In the present embodiment, the value of the second random number counter C4 is updated periodically, for example, every timer interrupt process, and the ball has passed through the second entrance (through gate) 67 on either the left or right side. Obtained when detected. The number of random number values to be won is 149, and the range is “5 to 153”. The second initial value random number counter CINI2 is configured as a loop counter that is updated within the same range as the second per-random number counter C4 (value = 0 to 250), and is once per timer interrupt process (see FIG. 15). In addition to being updated, it is repeatedly updated within the remaining time of the main process (see FIG. 12).

次に、図11から図17のフローチャートを参照して、主制御装置110内のMPU201により実行される各制御処理を説明する。かかるMPU201の処理としては大別して、電源投入に伴い起動される立ち上げ処理と、その立ち上げ処理後に実行されるメイン処理と、定期的に(本実施の形態では2ms周期で)起動されるタイマ割込処理と、NMI端子への停電信号SG1の入力により起動されるNMI割込処理とがあり、説明の便宜上、はじめにタイマ割込処理とNMI割込処理とを説明し、その後立ち上げ処理とメイン処理とを説明する。   Next, each control process executed by the MPU 201 in the main controller 110 will be described with reference to the flowcharts of FIGS. 11 to 17. The processing of the MPU 201 is roughly divided into a startup process that is started when the power is turned on, a main process that is executed after the startup process, and a timer that is started periodically (in this embodiment, at a cycle of 2 ms). There are an interrupt process and an NMI interrupt process activated by the input of the power failure signal SG1 to the NMI terminal. For convenience of explanation, the timer interrupt process and the NMI interrupt process are described first, and then the startup process The main process will be described.

図15は、タイマ割込処理を示すフローチャートである。タイマ割込処理は、主制御装置110のMPU201により例えば2ms毎に実行される。タイマ割込処理では、まず各種入賞スイッチの読み込み処理を実行する(S501)。即ち、主制御装置110に接続されている各種スイッチの状態を読み込むと共に、当該スイッチの状態を判定して検出情報(入賞検知情報)を保存する。   FIG. 15 is a flowchart showing the timer interrupt process. The timer interrupt process is executed by the MPU 201 of the main control device 110, for example, every 2 ms. In the timer interrupt process, first, a process for reading various winning switches is executed (S501). That is, the state of various switches connected to the main controller 110 is read, and the state of the switch is determined and the detection information (winning detection information) is stored.

次に、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2の更新を実行する(S502)。具体的には、第1初期値乱数カウンタCINI1を1加算すると共に、そのカウンタ値が最大値(本実施の形態では738)に達した際、0にクリアする。そして、第1初期値乱数カウンタCINI1の更新値を、RAM203の該当するバッファ領域に格納する。同様に、第2初期値乱数カウンタCINI2を1加算すると共に、そのカウンタ値が最大値(本実施の形態では250)に達した際、0にクリアし、その第2初期値乱数カウンタCINI2の更新値をRAM203の該当するバッファ領域に格納する。   Next, the first initial value random number counter CINI1 and the second initial value random number counter CINI2 are updated (S502). Specifically, the first initial value random number counter CINI1 is incremented by 1 and cleared to 0 when the counter value reaches the maximum value (738 in the present embodiment). Then, the updated value of the first initial value random number counter CINI 1 is stored in the corresponding buffer area of the RAM 203. Similarly, 1 is added to the second initial value random number counter CINI2, and when the counter value reaches the maximum value (250 in the present embodiment), it is cleared to 0, and the second initial value random number counter CINI2 is updated. The value is stored in the corresponding buffer area of the RAM 203.

更に、第1当たり乱数カウンタC1、第1当たり種別カウンタC2、停止パターン選択カウンタC3及び第2当たり乱数カウンタC4の更新を実行する(S503)。具体的には、第1当たり乱数カウンタC1、第1当たり種別カウンタC2、停止パターン選択カウンタC3及び第2当たり乱数カウンタC4をそれぞれ1加算すると共に、それらのカウンタ値が最大値(本実施の形態ではそれぞれ、738,4,238,250)に達した際、それぞれ0にクリアする。そして、各カウンタC1〜C4の更新値を、RAM203の該当するバッファ領域に格納する。   Further, the first per-random number counter C1, the first per-type counter C2, the stop pattern selection counter C3, and the second per-random number counter C4 are updated (S503). Specifically, the first per-random number counter C1, the first per-type counter C2, the stop pattern selection counter C3, and the second per-random number counter C4 are each incremented by 1 and their counter values are the maximum values (this embodiment) Then, when they reach 738, 4, 238, 250), they are cleared to 0. Then, the updated values of the counters C1 to C4 are stored in the corresponding buffer area of the RAM 203.

その後は、第1入球口64への入賞に伴う始動入賞処理(図16参照)を実行し(S504)、発射制御処理を実行して(S505)、タイマ割込処理を終了する。なお、発射制御処理は、遊技者が操作ハンドル51に触れていることをタッチセンサ51aにより検出し、発射を停止させるための打ち止めスイッチ51bが操作されていないことを条件に、球の発射のオン/オフを決定する処理である。主制御装置110は、球の発射がオンである場合に、発射制御装置112に対して球の発射指示をする。   Thereafter, a start winning process (see FIG. 16) associated with winning in the first entrance 64 is executed (S504), a firing control process is executed (S505), and the timer interrupt process is terminated. Note that the launch control process detects that the player is touching the operation handle 51 with the touch sensor 51a and turns on the launch of the ball on the condition that the stop switch 51b for stopping the launch is not operated. This is a process of determining / off. The main controller 110 instructs the launch controller 112 to launch a sphere when the launch of the sphere is on.

ここで、図16のフローチャートを参照して、S504の処理で実行される始動入賞処理を説明する。図16は、タイマ割込処理(図15参照)の中で実行される始動入賞処理(S504)を示すフローチャートである。   Here, the start winning process executed in the process of S504 will be described with reference to the flowchart of FIG. FIG. 16 is a flowchart showing the start winning process (S504) executed in the timer interruption process (see FIG. 15).

この始動入賞処理が実行されると、まず、球が第1入球口64に入賞(始動入賞)したか否かを判別する(S601)。球が第1入球口64に入賞したと判別されると(S601:Yes)、第1図柄表示装置37の作動保留球数Nが上限値(本実施の形態では4)未満であるか否かを判別する(S602)。第1入球口64への入賞があり、且つ作動保留球数N<4であれば(S602:Yes)、作動保留球数Nを1加算し(S603)、更に、前記ステップS503で更新した第1当たり乱数カウンタC1、第1当たり種別カウンタC2及び停止パターン選択カウンタC3の各値を、RAM203の保留球格納エリアの空き保留エリアのうち最初のエリアに格納する(S604)。一方、第1入球口64への入賞がないか(S601:No)、或いは、第1入球口64への入賞があっても作動保留球数N<4でなければ(S602:No)、S603及びS604の各処理をスキップし、始動入賞処理を終了してタイマ割込処理へ戻る。   When this start winning process is executed, first, it is determined whether or not the ball has won a first winning opening 64 (start winning) (S601). If it is determined that the ball has won the first entrance 64 (S601: Yes), whether or not the number N of the operation reserved balls of the first symbol display device 37 is less than the upper limit (4 in the present embodiment). Is determined (S602). If there is a winning at the first entrance 64 and the number of reserved balls N <4 (S602: Yes), the number of reserved balls N is incremented by 1 (S603), and further updated in step S503. The values of the first per-random number counter C1, the first per-type counter C2, and the stop pattern selection counter C3 are stored in the first area among the free reserved areas in the reserved ball storage area of the RAM 203 (S604). On the other hand, if there is no winning at the first entrance 64 (S601: No), or even if there is a winning at the first entrance 64, if the number N of operational balls is not less than 4 (S602: No) , S603 and S604 are skipped, the start winning process is terminated, and the process returns to the timer interrupt process.

図17は、NMI割込処理を示すフローチャートである。NMI割込処理は、停電の発生等によるパチンコ機10の電源遮断時に、主制御装置110のMPU201により実行される処理である。このNMI割込処理により、電源断の発生情報がRAM203に記憶される。即ち、停電の発生等によりパチンコ機10の電源が遮断されると、停電信号SG1が停電監視回路252から主制御装置110内のMPU201のNMI端子に出力される。すると、MPU201は、実行中の制御を中断してNMI割込処理を開始し、電源断の発生情報の設定として、電源断の発生情報をRAM203に記憶し(S701)、NMI割込処理を終了する。   FIG. 17 is a flowchart showing the NMI interrupt process. The NMI interrupt process is a process executed by the MPU 201 of the main controller 110 when the power of the pachinko machine 10 is shut off due to the occurrence of a power failure or the like. By this NMI interrupt processing, information on occurrence of power interruption is stored in the RAM 203. That is, when the power of the pachinko machine 10 is cut off due to the occurrence of a power failure or the like, the power failure signal SG1 is output from the power failure monitoring circuit 252 to the NMI terminal of the MPU 201 in the main controller 110. Then, the MPU 201 interrupts the control being executed and starts the NMI interrupt process, stores the power-off occurrence information in the RAM 203 as a setting of the power-off occurrence information (S701), and ends the NMI interrupt process. To do.

なお、上記のNMI割込処理は、払出発射制御装置111でも同様に実行され、かかるNMI割込処理により、電源断の発生情報がRAM213に記憶される。即ち、停電の発生等によりパチンコ機10の電源が遮断されると、停電信号SG1が停電監視回路252から払出発射制御装置111内のMPU211のNMI端子に出力され、MPU211は実行中の制御を中断して、NMI割込処理を開始するのである。   The above NMI interrupt process is executed in the same manner in the payout and emission control device 111, and information on the occurrence of power interruption is stored in the RAM 213 by the NMI interrupt process. That is, when the power of the pachinko machine 10 is cut off due to the occurrence of a power failure or the like, the power failure signal SG1 is output from the power failure monitoring circuit 252 to the NMI terminal of the MPU 211 in the payout and emission control device 111, and the MPU 211 interrupts the control being executed. Then, the NMI interrupt process is started.

次に、図11を参照して、主制御装置110に電源が投入された場合の立ち上げ処理について説明する。図11は、主制御装置110内のMPU201により実行される立ち上げ処理を示すフローチャートである。この立ち上げ処理は電源投入時のリセットにより起動される。立ち上げ処理では、まず、電源投入に伴う初期設定処理を実行する(S101)。具体的には、スタックポインタに予め決められた所定値を設定すると共に、サブ側の制御装置(音声ランプ制御装置113、払出制御装置111等の周辺制御装置)が動作可能な状態になるのを待つために、ウェイト処理(本実施の形態では1秒)を実行する。次いで、RAM203のアクセスを許可する(S103)。   Next, referring to FIG. 11, a startup process when the main controller 110 is powered on will be described. FIG. 11 is a flowchart showing start-up processing executed by the MPU 201 in the main controller 110. This start-up process is activated by a reset at power-on. In the start-up process, first, an initial setting process associated with power-on is executed (S101). Specifically, a predetermined value set in advance in the stack pointer is set, and the sub-side control devices (peripheral control devices such as the audio lamp control device 113 and the payout control device 111) become operable. In order to wait, a wait process (1 second in this embodiment) is executed. Next, access to the RAM 203 is permitted (S103).

その後は、電源装置115に設けたRAM消去スイッチ122(図3参照)がオンされているか否かを判別し(S104)、オンされていれば(S104:Yes)、処理をS110へ移行する。一方、RAM消去スイッチ122がオンされていなければ(S104:No)、更にRAM203に電源断の発生情報が記憶されているか否かを判別し(S105)、記憶されていなければ(S105:No)、前回の電源遮断時の処理が正常に終了しなかった可能性があるので、この場合も、処理をS110へ移行する。   Thereafter, it is determined whether or not the RAM erase switch 122 (see FIG. 3) provided in the power supply device 115 is turned on (S104). If it is turned on (S104: Yes), the process proceeds to S110. On the other hand, if the RAM erasure switch 122 is not turned on (S104: No), it is further determined whether or not the power-off occurrence information is stored in the RAM 203 (S105), and if not stored (S105: No). Since there is a possibility that the process at the time of the previous power shutdown has not been completed normally, the process proceeds to S110 also in this case.

RAM203に電源断の発生情報が記憶されていれば(S105:Yes)、RAM判定値を算出し(S106)、算出したRAM判定値が正常でなければ(S107:No)、即ち、算出したRAM判定値が電源遮断時に保存したRAM判定値と一致しなければ、バックアップされたデータは破壊されているので、かかる場合にも処理をS110へ移行する。なお、図12のS213の処理で後述する通り、RAM判定値は、例えばRAM203の作業領域アドレスにおけるチェックサム値である。このRAM判定値に代えて、RAM203の所定のエリアに書き込まれたキーワードが正しく保存されているか否かによりバックアップの有効性を判断するようにしても良い。   If power failure occurrence information is stored in the RAM 203 (S105: Yes), a RAM determination value is calculated (S106). If the calculated RAM determination value is not normal (S107: No), that is, the calculated RAM If the determination value does not match the RAM determination value stored at the time of power-off, the backed up data has been destroyed. In such a case as well, the process proceeds to S110. Note that the RAM determination value is, for example, a checksum value at the work area address of the RAM 203, as will be described later in the processing of S213 in FIG. Instead of the RAM determination value, the validity of the backup may be determined based on whether or not the keyword written in a predetermined area of the RAM 203 is correctly stored.

S111の処理では、サブ側の制御装置(周辺制御装置)となる払出制御装置111を初期化するために払出初期化コマンドを送信する(S111)。払出制御装置111は、この払出初期化コマンドを受信すると、RAM213のスタックエリア以外のエリア(作業領域)をクリアし、初期値を設定して、遊技球の払い出し制御を開始可能な状態となる。主制御装置110は、払出初期化コマンドの送信後は、RAM203の初期化処理(S112、S113)を実行する。   In the process of S111, a payout initialization command is transmitted in order to initialize the payout control device 111 as a sub-side control device (peripheral control device) (S111). Upon receiving this payout initialization command, the payout control device 111 clears an area (work area) other than the stack area of the RAM 213, sets an initial value, and enters a state in which game ball payout control can be started. After transmitting the payout initialization command, main controller 110 executes initialization processing (S112, S113) of RAM 203.

上述したように、本パチンコ機10では、例えばホールの営業開始時など、電源投入時にRAMデータを初期化する場合にはRAM消去スイッチ122を押しながら電源が投入される。従って、立ち上げ処理の実行時にRAM消去スイッチ122が押されていれば、RAMの初期化処理(S112、S113)を実行する。また、電源断の発生情報が設定されていない場合や、RAM判定値(チェックサム値等)によりバックアップの異常が確認された場合も同様に、RAM203の初期化処理(S112、S113)を実行する。RAMの初期化処理(S112、S113)では、RAM203の使用領域を0クリアし(S112)、その後、RAM203の初期値を設定する(S113)。RAM203の初期化処理の実行後は、S110の処理へ移行する。   As described above, in the pachinko machine 10, when RAM data is initialized when the power is turned on, for example, when the hall starts business, the power is turned on while the RAM erase switch 122 is pressed. Therefore, if the RAM erase switch 122 is pressed during the start-up process, the RAM initialization process (S112, S113) is executed. Similarly, initialization processing (S112, S113) of the RAM 203 is executed even when the information on occurrence of power interruption is not set or when a backup abnormality is confirmed by the RAM determination value (checksum value or the like). . In the RAM initialization process (S112, S113), the used area of the RAM 203 is cleared to 0 (S112), and then the initial value of the RAM 203 is set (S113). After executing the initialization process of the RAM 203, the process proceeds to S110.

一方、RAM消去スイッチ122がオンされておらず(S104:No)、電源断の発生情報が記憶されており(S105:Yes)、更にRAM判定値(チェックサム値等)が正常であれば(S107:Yes)、RAM203にバックアップされたデータを保持したまま、電源断の発生情報をクリアする(S108)。次に、サブ側の制御装置(周辺制御装置)を駆動電源遮断時の遊技状態に復帰させるための復電時の払出復帰コマンドを送信し(S109)、S110の処理へ移行する。払出制御装置111は、この払出復帰コマンドを受信すると、RAM213に記憶されたデータを保持したまま、遊技球の払い出し制御を開始可能な状態となる。S110の処理では、割込みを許可して、後述するメイン処理に移行する。   On the other hand, if the RAM erasure switch 122 is not turned on (S104: No), the information on occurrence of power interruption is stored (S105: Yes), and the RAM judgment value (checksum value etc.) is normal ( S107: Yes), the information on the occurrence of power interruption is cleared while the backed up data is held in the RAM 203 (S108). Next, a payout return command at the time of power recovery for returning the sub-side control device (peripheral control device) to the gaming state at the time of driving power interruption is transmitted (S109), and the process proceeds to S110. When the payout control device 111 receives this payout return command, the payout control device 111 is in a state where the payout control of the game ball can be started while holding the data stored in the RAM 213. In the process of S110, the interruption is permitted and the process proceeds to a main process described later.

次に、図12を参照して、上記した立ち上げ処理後に実行されるメイン処理について説明する。図12は、主制御装置110内のMPU201により実行されるメイン処理を示すフローチャートである。このメイン処理では遊技の主要な処理が実行される。その概要として、4ms周期の定期処理としてS201〜S206の各処理が実行され、その残余時間でS209,S210のカウンタ更新処理が実行される構成となっている。   Next, with reference to FIG. 12, the main process executed after the above-described startup process will be described. FIG. 12 is a flowchart showing main processing executed by the MPU 201 in the main controller 110. In this main process, the main process of the game is executed. As an outline, each process of S201 to S206 is executed as a periodic process with a period of 4 ms, and the counter update process of S209 and S210 is executed in the remaining time.

メイン処理においては、まず、前回の処理で更新されたコマンド等の出力データをサブ側の各制御装置(周辺制御装置)に送信する(S201)。具体的には、S501のスイッチ読み込み処理で検出した入賞検知情報の有無を判別し、入賞検知情報があれば払出制御装置111に対して獲得球数に対応する賞球コマンドを送信する。また、この外部出力処理により、第3図柄表示装置81による第3図柄の変動表示に必要な変動パターンコマンド、停止図柄コマンド、停止コマンド、演出時間加算コマンド等を音声ランプ制御装置113に送信する。さらに、球の発射を行う場合には、発射制御装置112へ球発射信号を送信する。   In the main process, first, output data such as a command updated in the previous process is transmitted to each control device (peripheral control device) on the sub-side (S201). Specifically, the presence / absence of winning detection information detected in the switch reading process of S501 is determined, and if there is winning detection information, a winning ball command corresponding to the number of acquired balls is transmitted to the payout control device 111. In addition, by this external output process, a variation pattern command, a stop symbol command, a stop command, an effect time addition command, etc. necessary for the third symbol variation display by the third symbol display device 81 are transmitted to the sound lamp control device 113. Further, when launching a sphere, a sphere launch signal is transmitted to the launch controller 112.

次に、変動種別カウンタCS1,CS2,CS3の各値を更新する(S202)。具体的には、変動種別カウンタCS1,CS2,CS3を1加算すると共に、それらのカウンタ値が最大値(本実施の形態では198,240,162)に達した際、それぞれ0にクリアする。そして、変動種別カウンタCS1,CS2,CS3の更新値を、RAM203の該当するバッファ領域に格納する。   Next, each value of the variation type counters CS1, CS2, CS3 is updated (S202). Specifically, the variation type counters CS1, CS2, CS3 are incremented by 1, and are cleared to 0 when their counter values reach the maximum value (198, 240, 162 in this embodiment). Then, the update values of the variation type counters CS 1, CS 2 and CS 3 are stored in the corresponding buffer area of the RAM 203.

変動種別カウンタCS1,CS2,CS3の更新が終わると、払出制御装置111より受信した賞球計数信号や払出異常信号を読み込み(S203)、第1図柄表示装置37による表示を行うための処理や第3図柄表示装置81による第3図柄の変動パターンなどを設定する変動処理を実行する(S204)。なお、変動処理の詳細は図13を参照して後述する。   When the update of the variation type counters CS1, CS2 and CS3 is completed, the winning ball counting signal and the payout abnormality signal received from the payout control device 111 are read (S203), and the process for displaying on the first symbol display device 37 is performed. A variation process for setting a variation pattern of the third symbol and the like by the three symbol display device 81 is executed (S204). Details of the variation process will be described later with reference to FIG.

変動処理の終了後は、大当たり状態である場合において可変入賞装置65の特定入賞口(大開放口)65aを開放又は閉鎖するための大開放口開閉処理を実行する(S205)。即ち、大当たり状態のラウンド毎に特定入賞口65aを開放し、特定入賞口65aの最大開放時間が経過したか、又は特定入賞口65aに球が規定数入賞したかを判定する。そして、これら何れかの条件が成立すると特定入賞口65aを閉鎖する。この特定入賞口65aの開放と閉鎖とを所定ラウンド数繰り返し実行する。   After the end of the variation process, a large opening opening / closing process for opening or closing the specific winning opening (large opening) 65a of the variable winning device 65 is executed in the case of the big win state (S205). That is, the specific winning opening 65a is opened for each round of the big hit state, and it is determined whether the maximum opening time of the specific winning opening 65a has elapsed or whether a specified number of balls have won the specific winning opening 65a. When any of these conditions is met, the specific winning opening 65a is closed. The opening and closing of the specific winning opening 65a is repeated for a predetermined number of rounds.

次に、第2図柄表示装置82による第2図柄(例えば「○」又は「×」の図柄)の表示制御処理を実行する(S206)。簡単に説明すると、球が第2入球口(スルーゲート)67を通過したことを条件に、その通過したタイミングで第2当たり乱数カウンタC4の値が取得されると共に、第2図柄表示装置82の表示部83にて第2図柄の変動表示が実施される。そして、第2当たり乱数カウンタC4の値により第2図柄の抽選が実施され、第2図柄の当たり状態になると、第1入球口64に付随する電動役物が所定時間開放される。   Next, a display control process of the second symbol (for example, the symbol “◯” or “x”) by the second symbol display device 82 is executed (S206). Briefly, on the condition that the ball has passed through the second entrance (through gate) 67, the value of the second random number counter C4 is acquired at the timing of the passage, and the second symbol display device 82 is obtained. In the display unit 83, the second symbol variation display is performed. Then, the lottery of the second symbol is performed according to the value of the second winning random number counter C4, and when the winning state of the second symbol is reached, the electric accessory attached to the first entrance 64 is released for a predetermined time.

その後は、RAM203に電源断の発生情報が記憶されているか否かを判別し(S207)、RAM203に電源断の発生情報が記憶されていなければ(S207:No)、停電監視回路252から停電信号SG1は出力されておらず、電源は遮断されていない。よって、かかる場合には、次のメイン処理の実行タイミングに至ったか否か、即ち前回のメイン処理の開始から所定時間(本実施の形態では4ms)が経過したか否かを判別し(S208)、既に所定時間が経過していれば(S208:Yes)、処理をS201へ移行し、上述したS201以降の各処理を繰り返し実行する。   Thereafter, it is determined whether or not the power failure occurrence information is stored in the RAM 203 (S207). If the power failure occurrence information is not stored in the RAM 203 (S207: No), a power failure signal is output from the power failure monitoring circuit 252. SG1 is not output and the power supply is not shut off. Therefore, in such a case, it is determined whether or not the execution timing of the next main process has been reached, that is, whether or not a predetermined time (4 ms in the present embodiment) has elapsed since the start of the previous main process (S208). If the predetermined time has already elapsed (S208: Yes), the process proceeds to S201, and the processes after S201 described above are repeatedly executed.

一方、前回のメイン処理の開始から未だ所定時間が経過していなければ(S208:No)、所定時間に至るまで間、即ち、次のメイン処理の実行タイミングに至るまでの残余時間内において、第1初期値乱数カウンタCINI1、第2初期値乱数カウンタCINI2及び変動種別カウンタCS1,CS2,CS3の更新を繰り返し実行する(S209,S210)。   On the other hand, if the predetermined time has not yet elapsed since the start of the previous main process (S208: No), the first time is reached until the predetermined time, that is, within the remaining time until the next main process execution timing. The updating of the initial value random number counter CINI1, the second initial value random number counter CINI2, and the variation type counters CS1, CS2, and CS3 is repeatedly executed (S209, S210).

まず、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2との更新を実行する(S209)。具体的には、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2を1加算すると共に、そのカウンタ値が最大値(本実施の形態では738、250)に達した際、0にクリアする。そして、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2の更新値を、RAM203の該当するバッファ領域にそれぞれ格納する。   First, the first initial value random number counter CINI1 and the second initial value random number counter CINI2 are updated (S209). Specifically, 1 is added to the first initial value random number counter CINI1 and the second initial value random number counter CINI2, and when the counter value reaches the maximum value (738, 250 in this embodiment), it is cleared to 0. To do. Then, the updated values of the first initial value random number counter CINI1 and the second initial value random number counter CINI2 are stored in the corresponding buffer areas of the RAM 203, respectively.

次に、変動種別カウンタCS1,CS2,CS3の更新を実行する(S210)。具体的には、変動種別カウンタCS1,CS2,CS3を1加算すると共に、それらのカウンタ値が最大値(本実施の形態では198,240,162)に達した際、それぞれ0にクリアする。そして、変動種別カウンタCS1,CS2,CS3の更新値を、RAM203の該当するバッファ領域にそれぞれ格納する。   Next, the fluctuation type counters CS1, CS2, and CS3 are updated (S210). Specifically, the variation type counters CS1, CS2, CS3 are incremented by 1, and are cleared to 0 when their counter values reach the maximum value (198, 240, 162 in this embodiment). Then, the update values of the variation type counters CS1, CS2, and CS3 are stored in the corresponding buffer areas of the RAM 203, respectively.

ここで、S201〜S206の各処理の実行時間は遊技の状態に応じて変化するため、次のメイン処理の実行タイミングに至るまでの残余時間は一定でなく変動する。故に、かかる残余時間を使用して第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2の更新を繰り返し実行することにより、第1初期値乱数カウンタCINI1と第2初期値乱数カウンタCINI2(即ち、第1当たり乱数カウンタC1の初期値、第2当たり乱数カウンタC4の初期値)をランダムに更新することができ、同様に変動種別カウンタCS1,CS2,CS3についてもランダムに更新することができる。   Here, since the execution time of each process of S201-S206 changes according to the state of the game, the remaining time until the next main process execution timing is not constant and varies. Therefore, by repeatedly performing the update of the first initial value random number counter CINI1 and the second initial value random number counter CINI2 using the remaining time, the first initial value random number counter CINI1 and the second initial value random number counter CINI2 (that is, , The initial value of the first per-random number counter C1 and the initial value of the second per-random number counter C4) can be updated at random. Similarly, the variation type counters CS1, CS2, and CS3 can be updated at random.

また、S207の処理において、RAM203に電源断の発生情報が記憶されていれば(S207:Yes)、停電の発生または電源のオフにより電源が遮断され、停電監視回路252から停電信号SG1が出力された結果、図17のNMI割込処理が実行されたということなので、S211以降の電源遮断時の処理が実行される。まず、各割込処理の発生を禁止し(S211)、電源が遮断されたことを示す電源遮断通知コマンドを他の制御装置(払出制御装置111や音声ランプ制御装置113等の周辺制御装置)に対して送信する(S212)。そして、RAM判定値を算出して、その値を保存し(S213)、RAM203のアクセスを禁止して(S214)、電源が完全に遮断して処理が実行できなくなるまで無限ループを継続する。ここで、RAM判定値は、例えば、RAM203のバックアップされるスタックエリア及び作業エリアにおけるチェックサム値である。   In the process of S207, if the power failure occurrence information is stored in the RAM 203 (S207: Yes), the power failure is caused by the occurrence of a power failure or the power is turned off, and the power failure monitoring circuit 252 outputs the power failure signal SG1. As a result, since the NMI interrupt process of FIG. 17 has been executed, the power-off process after S211 is executed. First, the generation of each interrupt process is prohibited (S211), and a power-off notification command indicating that the power has been cut off is sent to other control devices (peripheral control devices such as the payout control device 111 and the sound lamp control device 113). It transmits to (S212). Then, the RAM determination value is calculated and stored (S213), access to the RAM 203 is prohibited (S214), and the infinite loop is continued until the power supply is completely shut down and the process cannot be executed. Here, the RAM determination value is, for example, a checksum value in the stack area and work area to be backed up in the RAM 203.

なお、S207の処理は、S201〜S206で行われる遊技の状態変化に対応した一連の処理の終了時、又は、残余時間内に行われるS209とS210の処理の1サイクルの終了時となるタイミングで実行されている。よって、主制御装置110のメイン処理において、各設定が終わったタイミングで電源断の発生情報を確認しているので、電源遮断の状態から復帰する場合には、立ち上げ処理の終了後、処理をS201の処理から開始することができる。即ち、立ち上げ処理において初期化された場合と同様に、処理をS201の処理から開始することができる。よって、電源遮断時の処理において、MPU201が使用している各レジスタの内容をスタックエリアへ退避したり、スタックポインタの値を保存しなくても、初期設定の処理(S101)において、スタックポインタが所定値(初期値)に設定されることで、S201の処理から開始することができる。従って、主制御装置110の制御負担を軽減することができると共に、主制御装置110が誤動作したり暴走することなく正確な制御を行うことができる。   Note that the processing of S207 is performed at the timing when the series of processing corresponding to the game state change performed in S201 to S206 is completed, or at the end of one cycle of the processing of S209 and S210 performed within the remaining time. It is running. Therefore, in the main process of the main controller 110, the occurrence information of the power supply interruption is confirmed at the timing when each setting is completed. Therefore, when returning from the power interruption state, the process is performed after the start-up process is completed. It can start from the process of S201. That is, the process can be started from the process of S201 as in the case where the process is initialized in the startup process. Therefore, in the process at power-off, the stack pointer is not stored in the initial setting process (S101) without saving the contents of each register used by the MPU 201 to the stack area or saving the value of the stack pointer. By setting to a predetermined value (initial value), it is possible to start from the process of S201. Therefore, it is possible to reduce the control burden on the main control device 110 and to perform accurate control without causing the main control device 110 to malfunction or run away.

次に、図13を参照して、変動処理(S204)について説明する。図13は、メイン処理(図12参照)の中で実行される変動処理(S204)を示すフローチャートである。この変動処理では、まず、今現在大当たり中であるか否かを判別する(S301)。大当たり中としては、大当たりの際に第3図柄表示装置81及び第1図柄表示装置37で表示される大当たり遊技の最中と大当たり遊技終了後の所定時間の最中とが含まれる。判別の結果、大当たり中であれば(S301:Yes)、そのまま本処理を終了する。   Next, the variation process (S204) will be described with reference to FIG. FIG. 13 is a flowchart showing the variation process (S204) executed in the main process (see FIG. 12). In this variation process, first, it is determined whether or not a big hit is currently being made (S301). The jackpot includes the jackpot game displayed on the third symbol display device 81 and the first symbol display device 37 in the jackpot and the middle of a predetermined time after the jackpot game ends. As a result of the determination, if it is a big hit (S301: Yes), this processing is terminated as it is.

大当たり中でなければ(S301:No)、第1図柄表示装置37の表示態様が変動中であるか否かを判別し(S302)、第1図柄表示装置37の表示態様が変動中でなければ(S302:No)、作動保留球数Nが0よりも大きいか否かを判別する(S303)。作動保留球数Nが0であれば(S303:No)、そのまま本処理を終了する。作動保留球数N>0であれば(S303:Yes)、作動保留球数Nを1減算し(S304)、保留球格納エリアに格納されたデータをシフト処理する(S305)。このデータシフト処理は、保留球格納エリアの保留第1〜第4エリアに格納されているデータを実行エリア側に順にシフトさせる処理であって、保留第1エリア→実行エリア、保留第2エリア→保留第1エリア、保留第3エリア→保留第2エリア、保留第4エリア→保留第3エリアといった具合に各エリア内のデータがシフトされる。データシフト処理の後は、第1図柄表示装置37の変動開始処理を実行する(S306)。なお、変動開始処理については、図14を参照して後述する。   If it is not a big hit (S301: No), it is determined whether or not the display mode of the first symbol display device 37 is changing (S302), and if the display mode of the first symbol display device 37 is not changing. (S302: No), it is determined whether or not the number N of active suspension balls is greater than 0 (S303). If the number N of active balls is 0 (S303: No), this process is terminated as it is. If the number of the operation hold balls N> 0 (S303: Yes), the operation hold ball number N is decremented by 1 (S304), and the data stored in the hold ball storage area is shifted (S305). This data shift process is a process of sequentially shifting the data stored in the reserved first to fourth areas of the reserved ball storage area to the execution area side, and the reserved first area → execution area, reserved second area → The data in each area is shifted such as the first hold area, the third hold area → the second hold area, the fourth hold area → the third hold area. After the data shift process, the fluctuation start process of the first symbol display device 37 is executed (S306). The variation start process will be described later with reference to FIG.

S302の処理において、第1図柄表示装置37の表示態様が変動中であると判別されると(S302:Yes)、変動時間が経過したか否かを判別する(S307)。第1図柄表示装置37の変動中の表示時間は、変動種別カウンタCS1,CS2により選択された変動パターンと変動種別カウンタCS3により選択された加算時間とに応じて決められており、この変動時間が経過していなければ(S307:No)、第1図柄表示装置37の表示を更新する(S308)。   In the process of S302, if it is determined that the display mode of the first symbol display device 37 is changing (S302: Yes), it is determined whether or not the change time has elapsed (S307). The display time during fluctuation of the first symbol display device 37 is determined according to the fluctuation pattern selected by the fluctuation type counters CS1 and CS2 and the addition time selected by the fluctuation type counter CS3. If it has not elapsed (S307: No), the display of the first symbol display device 37 is updated (S308).

本実施の形態では、第1図柄表示装置37のLED37aの内、変動が開始されてから変動時間が経過するまでは、例えば、現在点灯しているLEDが赤であれば、その赤のLEDを消灯すると共に緑のLEDを点灯させ、緑のLEDが点灯していれば、その緑のLEDを消灯すると共に青のLEDを点灯させ、青のLEDが点灯していれば、その青のLEDを消灯すると共に赤のLEDを点灯させる表示態様が設定される。   In the present embodiment, among the LEDs 37a of the first symbol display device 37, for example, if the currently lit LED is red until the variation time elapses after the variation starts, the red LED is Turn off and turn on the green LED. If the green LED is on, turn off the green LED and turn on the blue LED. If the blue LED is on, turn on the blue LED. A display mode is set for turning off the red LED and turning on the red LED.

なお、変動処理は4ms毎に実行されるが、その変動処理の実行毎にLEDの点灯色を変更すると、LEDの点灯色の変化を遊技者が確認することができない。そこで、遊技者がLEDの点灯色の変化を確認することができるように、変動処理が実行される毎にカウンタ(図示せず)を1カウントし、そのカウンタが100に達した場合に、LEDの点灯色の変更を行う。即ち、0.4s毎にLEDの点灯色の変更を行っている。なお、カウンタの値は、LEDの点灯色が変更されたら、0にリセットされる。   Note that the variation process is executed every 4 ms, but if the LED lighting color is changed every time the variation process is executed, the player cannot confirm the change in the LED lighting color. Therefore, a counter (not shown) is counted once each time the variation process is executed so that the player can confirm the change in the lighting color of the LED. Change the lighting color of. That is, the lighting color of the LED is changed every 0.4 s. The counter value is reset to 0 when the lighting color of the LED is changed.

一方、第1図柄表示装置37の変動時間が経過していれば(S307:Yes)、第1図柄表示装置37の停止図柄に対応した表示態様が設定される(S309)。停止図柄の設定は、第1当たり乱数カウンタC1の値に応じて大当たりか否かが決定されると共に、大当たりである場合には第1当たり種別カウンタC2の値により大当たり後に高確率状態となる図柄か低確率状態となる図柄かが決定される。本実施の形態では、大当たり後に高確率状態になる場合には赤色のLEDを点灯させ、低確率状態になる場合には緑色のLEDを点灯させ、外れである場合には青色のLEDを点灯させる。なお、各LEDの表示は、次の変動表示が開始される場合に点灯が解除されるが、変動の停止後数秒間のみ点灯させるものとしても良い。   On the other hand, if the variation time of the first symbol display device 37 has elapsed (S307: Yes), a display mode corresponding to the stop symbol of the first symbol display device 37 is set (S309). Whether or not the stop symbol is set is determined according to the value of the first random number counter C1, and if it is a big hit, the symbol that becomes a high probability state after the big hit by the value of the first hit type counter C2 Or a symbol that is in a low probability state is determined. In this embodiment, a red LED is turned on when a high probability state is reached after a big hit, a green LED is turned on when a low probability state is reached, and a blue LED is turned on when it is out of place. . In addition, although the lighting of each LED is released when the next fluctuation display is started, it may be turned on only for a few seconds after the fluctuation stops.

S309の処理で停止図柄に対応した第1図柄表示装置37の表示態様が設定されると、第3図柄表示装置81の変動停止を第1図柄表示装置37におけるLEDの点灯と同調させるために停止コマンドが設定される(S310)。音声ランプ制御装置113は、この停止コマンドを受信すると、表示制御装置114に対して停止指示をする。第3図柄表示装置81は、変動時間が経過すると変動が停止し、停止コマンドを受信することで、第3図柄表示装置81における1の変動演出が終了する。   When the display mode of the first symbol display device 37 corresponding to the stop symbol is set in the processing of S309, the variation stop of the third symbol display device 81 is stopped to synchronize with the lighting of the LED in the first symbol display device 37. A command is set (S310). When the sound lamp control device 113 receives this stop command, it instructs the display control device 114 to stop. When the variation time elapses, the third symbol display device 81 stops the variation, and receives the stop command, whereby one variation effect in the third symbol display device 81 ends.

次に、図14を参照して、変動開始処理について説明する。図14は、変動処理(図13参照)の中で実行される変動開始処理(S306)を示したフローチャートである。変動開始処理(S306)では、まず、保留球格納エリアの実行エリアに格納されている第1当たり乱数カウンタC1の値に基づいて大当たりか否かを判別する(S401)。大当たりか否かは第1当たり乱数カウンタC1の値とその時々のモードとの関係に基づいて判別される。上述した通り通常の低確率時には第1当たり乱数カウンタC1の数値0〜738のうち「373,727」が当たり値であり、高確率時には「59,109,163,211,263,317,367,421,479,523,631,683,733」が当たり値である。   Next, the variation start process will be described with reference to FIG. FIG. 14 is a flowchart showing the change start process (S306) executed in the change process (see FIG. 13). In the variation start process (S306), first, it is determined whether or not a big hit is made based on the value of the first hit random number counter C1 stored in the execution area of the reserved ball storage area (S401). Whether or not it is a big hit is determined based on the relationship between the value of the first random number counter C1 and the mode at that time. As described above, “373,727” is a winning value among the numerical values 0 to 738 of the first random number counter C1 at the normal low probability, and “59, 109, 163, 211, 263, 317, 367, "421,479,523,631,683,733" is the winning value.

大当たりであると判別された場合(S401:Yes)、保留球格納エリアの実行エリアに格納されている第1当たり種別カウンタC2の値を確認して、大当たり時の表示態様が設定される(S402)。S402の処理では、第1当たり種別カウンタC2の値に基づき、大当たり後に高確率状態へ移行するか低確率状態へ移行するかが設定される。大当たり後の移行状態が設定されると、第1図柄表示装置37の表示態様(LED37aの点灯状態)が設定される。また、大当たり後の移行状態に基づいて、第3図柄表示装置81で停止表示される大当たりの停止図柄が音声ランプ制御装置113及び表示制御装置114で設定される。即ち、S402の処理により大当たり後の移行状態を設定することで、第3図柄表示装置81における停止図柄が設定される。なお、第1当たり種別カウンタC2の数値0〜4のうち、「0,4」の場合は、以後、低確率状態に移行し、「1,2,3」の場合は高確率状態に移行する。   When it is determined that it is a big hit (S401: Yes), the value of the first hit type counter C2 stored in the execution area of the reserved ball storage area is confirmed, and the display mode for the big hit is set (S402). ). In the process of S402, based on the value of the first hit type counter C2, whether to shift to the high probability state or shift to the low probability state after the big hit is set. When the transition state after the big hit is set, the display mode of the first symbol display device 37 (the lighting state of the LED 37a) is set. Further, based on the transition state after the jackpot, the jackpot stop symbol stopped and displayed on the third symbol display device 81 is set by the sound lamp control device 113 and the display control device 114. That is, the stop symbol in the third symbol display device 81 is set by setting the transition state after the big hit by the process of S402. Of the numerical values 0 to 4 of the first hit type counter C2, when “0, 4”, the state shifts to the low probability state, and when “1, 2, 3”, the state shifts to the high probability state. .

次に、大当たり時の変動パターンを決定する(S403)。S403の処理で変動パターンが設定されると、第1図柄表示装置37の表示時間が設定されると共に、第3図柄表示装置81において大当たり図柄で停止するまでの第3図柄の変動時間が決定される。このとき、RAM203のカウンタ用バッファに格納されている変動種別カウンタCS1,CS2の値を確認し、第1変動種別カウンタCS1の値に基づいてノーマルリーチ、スーパーリーチ、プレミアムリーチ等の大まかな図柄変動の変動時間を決定すると共に、第2変動種別カウンタCS2の値に基づいてリーチ発生後に最終停止図柄(本実施の形態では中図柄Z2)が停止するまでの変動時間(言い換えれば、変動図柄数)を決定する。   Next, a variation pattern at the time of jackpot is determined (S403). When the variation pattern is set in the process of S403, the display time of the first symbol display device 37 is set and the variation time of the third symbol until the third symbol display device 81 stops at the jackpot symbol is determined. The At this time, the values of the fluctuation type counters CS1 and CS2 stored in the counter buffer of the RAM 203 are confirmed, and rough symbol fluctuations such as normal reach, super reach, premium reach, etc. are determined based on the value of the first fluctuation type counter CS1. In addition to determining the variation time, the variation time (in other words, the number of variation symbols) until the last stop symbol (in this embodiment, the middle symbol Z2) stops after the occurrence of reach is determined based on the value of the second variation type counter CS2. decide.

なお、第1変動種別カウンタCS1の数値と変動時間との関係、第2変動種別カウンタCS2の数値と変動時間との関係は、それぞれにテーブル等により予め規定されている。但し、上記変動時間は、第2変動種別カウンタCS2の値を使わずに第1変動種別カウンタCS1の値だけを用いて設定することも可能であり、第1変動種別カウンタCS1の値だけで設定するか又は両変動種別カウンタCS1,CS2の両値で設定するかは、その都度の第1変動種別カウンタCS1の値や遊技条件などに応じて適宜決められる。   The relationship between the numerical value of the first variation type counter CS1 and the variation time, and the relationship between the numerical value of the second variation type counter CS2 and the variation time are respectively defined in advance by a table or the like. However, the fluctuation time can be set using only the value of the first fluctuation type counter CS1 without using the value of the second fluctuation type counter CS2, and can be set only with the value of the first fluctuation type counter CS1. Whether or not to set with both values of both variation type counters CS1 and CS2 is appropriately determined according to the value of the first variation type counter CS1 and the game conditions each time.

S401の処理で大当たりではないと判別された場合には(S401:No)、外れ時の表示態様が設定される(S404)。S404の処理では、第1図柄表示装置37の表示態様を外れ図柄に対応した表示態様に設定すると共に、保留球格納エリアの実行エリアに格納されている停止パターン選択カウンタC3の値に基づいて、第3図柄表示装置81において表示させる演出を、前後外れリーチであるか、前後外れ以外リーチであるか、完全外れであるかを設定する。本実施の形態では、上述したように、高確率状態であるか、低確率状態であるか、及び作動保留個数Nに応じて、停止パターン選択カウンタC3の各停止パターンに対応する値の範囲が異なるようテーブルが設定されている。   If it is determined in the process of S401 that it is not a big hit (S401: No), the display mode at the time of disconnection is set (S404). In the process of S404, the display mode of the first symbol display device 37 is set to the display mode corresponding to the off symbol, and based on the value of the stop pattern selection counter C3 stored in the execution area of the reserved ball storage area, An effect to be displayed on the third symbol display device 81 is set to indicate whether the reach is front / rear out of reach, reach other than front / rear out, or complete out. In the present embodiment, as described above, the range of values corresponding to each stop pattern of the stop pattern selection counter C3 depends on whether the state is a high probability state, a low probability state, and the operation suspension number N. Different tables are set up.

次に、外れ時の変動パターンが決定され(S405)、第1図柄表示装置37の表示時間が設定されると共に、第3図柄表示装置81において外れ図柄で停止するまでの第3図柄の変動時間が決定される。このとき、S403の処理と同様に、RAM203のカウンタ用バッファに格納されている変動種別カウンタCS1,CS2の値を確認し、第1変動種別カウンタCS1の値に基づいてノーマルリーチ、スーパーリーチ、プレミアムリーチ等の大まかな図柄変動の変動時間を決定すると共に、第2変動種別カウンタCS2の値に基づいてリーチ発生後に最終停止図柄(本実施の形態では中図柄Z2)が停止するまでの変動時間(言い換えれば、変動図柄数)を決定する。   Next, the variation pattern at the time of detachment is determined (S405), the display time of the first symbol display device 37 is set, and the variation time of the third symbol until the third symbol display device 81 stops at the detachment symbol. Is determined. At this time, as in the process of S403, the values of the variation type counters CS1 and CS2 stored in the counter buffer of the RAM 203 are confirmed, and the normal reach, super reach, and premium reach are determined based on the value of the first variation type counter CS1. In addition, the fluctuation time (in other words, the middle symbol Z2 in the present embodiment) is stopped after the reach has occurred based on the value of the second fluctuation type counter CS2 For example, the number of fluctuation symbols) is determined.

S403の処理またはS405の処理が終わると、第1及び第2種別カウンタCS1,CS2により決定された変動時間に加減算される演出時間が決定される(S406)。このとき、RAM203のカウンタ用バッファに格納されている第3種別カウンタCS3の値に基づいて演出時間の加減算が決定され、第1図柄表示装置37の表示時間が設定されると共に、第3図柄表示装置81の変動時間が設定される。本実施の形態では、演出時間の加減算の決定は、第3変動種別カウンタCS3の値に応じて、変動表示の時間を変更しない場合と変動表示時間を1秒加算する場合、変動表示時間を2秒加算する場合、変動表示時間を1秒減算する場合との4種類の加算値が決定される。   When the process of S403 or the process of S405 is completed, the effect time to be added to or subtracted from the variation time determined by the first and second type counters CS1 and CS2 is determined (S406). At this time, the addition / subtraction of effect time is determined based on the value of the third type counter CS3 stored in the counter buffer of the RAM 203, the display time of the first symbol display device 37 is set, and the third symbol display The variation time of the device 81 is set. In the present embodiment, the effect time addition / subtraction is determined according to the value of the third variation type counter CS3 when the variation display time is not changed and when the variation display time is added for one second, the variation display time is set to 2 In the case of adding seconds, four types of addition values are determined for the case of subtracting 1 second from the variable display time.

なお、変動表示時間が加減算される場合には、第3図柄表示装置81で大当たりの期待値が高くなる予告演出(例えば、変動図柄の変動時間を通常より長くしてスベリを伴わせるスベリ演出や予告キャラを表示させる演出、1の変動図柄の変動時間を通常より短くして即停止させる演出など)が行われる。また、第1当たり乱数カウンタC1の値が大当たりである場合は、2秒の加算値が選択される確率が高く設定されているので、遊技者は予告演出を確認することで大当たりを期待することができる。   In addition, when the variable display time is added or subtracted, a notice effect that increases the expected value of the jackpot on the third symbol display device 81 (for example, a slip effect that causes the change time of the variable symbol to be longer than usual and is accompanied by a slip) An effect of displaying a notice character is produced, for example, an effect of making the change time of one change symbol shorter than usual and stopping it immediately). In addition, when the value of the first random number counter C1 is a big hit, the probability that an added value of 2 seconds is selected is set high, so that the player expects a big hit by confirming the notice effect. Can do.

次に、S403又はS405の処理で決定された変動パターン(変動時間)に応じて変動パターンコマンドを設定し(S407)、S402又はS404の処理で設定された停止図柄に応じて停止図柄コマンドを設定する(S408)。そして、S406の処理で決定された演出時間の加算値に応じて演出時間加算コマンドを設定して(S409)、変動処理へ戻る。   Next, a variation pattern command is set according to the variation pattern (variation time) determined in S403 or S405 (S407), and a stop symbol command is set according to the stop symbol set in S402 or S404. (S408). Then, an effect time addition command is set according to the added value of the effect time determined in the process of S406 (S409), and the process returns to the variation process.

以上、説明したように、本実施形態のパチンコ機10によれば、内枠12または前面枠14が開放状態となった場合には、内枠12または前面枠14が開放状態となったときから約10msの間、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間の導通が遮断される。すると、抵抗R7の一端への電流が約10ms間、供給停止されるので、フォトカプラPR1の一次側である発光ダイオードへの電流も約10msの間、供給停止される。よって、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号は、約10msの間、停止状態となる。なお、このハイ信号の停止は、24時間動作し続けるホールコンピュータ262に記憶される。従って、枠開放検出回路260と外部出力端子板261とを用いることで、ホールコンピュータ262に、内枠12の開放または前面枠14の開放があったことを記憶させることができる。   As described above, according to the pachinko machine 10 of the present embodiment, when the inner frame 12 or the front frame 14 is opened, the inner frame 12 or the front frame 14 is opened. For about 10 ms, conduction between the collector terminal c of the transistor TR1 and the emitter terminal e of the transistor TR1 is cut off. Then, since the current to one end of the resistor R7 is stopped for about 10 ms, the current to the light emitting diode which is the primary side of the photocoupler PR1 is also stopped for about 10 ms. Therefore, the high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 to the hall computer 262 is stopped for about 10 ms. This stoppage of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, by using the frame opening detection circuit 260 and the external output terminal board 261, the hall computer 262 can memorize that the inner frame 12 has been opened or the front frame 14 has been opened.

また、本実施形態のパチンコ機10によれば、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合には、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へハイ信号が出力される。一方、上述の通り、内枠12または前面枠14が開放状態となった場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が停止状態となるが、ハイ信号が停止状態となる期間は、約10msである。   Further, according to the pachinko machine 10 of the present embodiment, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms elapses after the inner frame 12 or the front frame 14 is opened, A high signal is output to the hall computer 262 from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261. On the other hand, as described above, when the inner frame 12 or the front frame 14 is in the open state, the high signal output from the phototransistor to the hall computer 262 is in the stopped state, but the period in which the high signal is in the stopped state. Is about 10 ms.

ここで、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とは図示しない通信ケーブルを用いて接続しているが、この通信ケーブルが侵入者等により切断(破損)等された場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、約10msを超えて、常時、停止状態となる。   Here, the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 is connected to the hall computer 262 using a communication cable (not shown). When the signal is cut (damaged) by, the high signal output from the phototransistor to the hall computer 262 always exceeds about 10 ms and is stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が、約10msを超えて停止状態となった場合には、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等を検出することができる。従って、ホールコンピュータ262に記憶されたハイ信号の停止状態の期間から、内枠12または前面枠14の開放を検出できることに加え、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等も検出することができる。   Therefore, when the high signal output from the light receiving element (phototransistor) that is the secondary side of the photocoupler PR1 of the external output terminal plate 261 to the hall computer 262 is stopped for more than about 10 ms, The disconnection (breakage) of the communication cable connecting the transistor and the hall computer 262 can be detected. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14 from the high signal stop state period stored in the hall computer 262, the communication cable connecting the phototransistor and the hall computer 262 is disconnected (damaged). Etc. can also be detected.

また、枠開放検出回路260および外部出力端子板261に使用される半導体部品は、衝撃や静電気等により破壊が発生することがあるが、この破壊は、半導体部品に使用される半導体が破壊されることにより生じるので、一般的に、ショート破壊(半導体部品の端子間が短絡状態となる破壊)よりもオープン破壊(半導体部品の端子間が開放状態となる破壊)の方が発生し易い。半導体部品がオープン破壊となると、半導体部品に電流が供給されないので、半導体部品から正常な電圧が出力されない。すると、フォトカプラPR1へも正常な電流が供給されないので、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がなくても、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、約10msを超えて、常時、停止状態となる。   In addition, the semiconductor components used for the open frame detection circuit 260 and the external output terminal board 261 may be destroyed by impact, static electricity, or the like. This destruction destroys the semiconductor used for the semiconductor components. Therefore, in general, an open breakdown (a breakdown in which the terminals of the semiconductor components are opened) is more likely to occur than a short breakdown (a breakdown in which the terminals of the semiconductor components are in a short circuit). When the semiconductor component is open broken, no current is supplied to the semiconductor component, so that no normal voltage is output from the semiconductor component. Then, since a normal current is not supplied to the photocoupler PR1, there is no abnormality in the communication cable connecting the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262. However, the high signal output from the phototransistor to the hall computer 262 exceeds about 10 ms and is always stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がないものの、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が、約10msを超えて停止状態となった場合には、枠開放検出回路260または外部出力端子板261の破壊を検出することができる。従って、ホールコンピュータ262に記憶されたハイ信号の停止状態の期間から、内枠12または前面枠14の開放を検出できることに加え、枠開放検出回路260または外部出力端子板261の破壊(異常)も検出することができる。   Therefore, although there is no abnormality in the communication cable connecting the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262, the high output from the phototransistor to the hall computer 262 is high. When the signal is stopped after approximately 10 ms, the breakage of the frame opening detection circuit 260 or the external output terminal board 261 can be detected. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14 from the high signal stop state period stored in the hall computer 262, the frame opening detection circuit 260 or the external output terminal plate 261 is also destroyed (abnormal). Can be detected.

また、本実施形態のパチンコ機10によれば、枠開放検出回路260には、蓄電池SB1が設けられているので、パチンコ機10への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、例えば、遊技場の営業時間が終了してパチンコ機10への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、枠開放検出回路260は、内枠12の開放および前面枠14の開放を検出することができる。   Further, according to the pachinko machine 10 of the present embodiment, the frame open detection circuit 260 is provided with the storage battery SB1, so that power is supplied to the pachinko machine 10 and a DC voltage of 12 volts from the DC power supply DC1. In addition to the case where, for example, the business hours of the amusement hall are over, the power supply to the pachinko machine 10 is cut off, and the DC voltage of 12 volts is not supplied from the DC power supply DC1. The frame opening detection circuit 260 can detect the opening of the inner frame 12 and the opening of the front frame 14.

次に、図18および図19を参照して、第2実施形態のパチンコ機を説明する。第2実施形態のパチンコ機は、第1実施形態のパチンコ機10の枠開放検出回路260を別の構成である枠開放検出回路270に変更したものである。第2実施形態の枠開放検出回路270は、第1実施形態の枠開放検出回路260に対して、回路構成を簡略化している。具体的には、第2実施形態の枠開放検出回路270は、第1実施形態の枠開放検出回路260から、タイマIC1、抵抗R1〜R3、コンデンサCD3〜CD5およびEXOR回路IC2を取り除き、抵抗R8および抵抗R9を追加し、各部品の接続を変更して、回路構成を簡略化したものである。   Next, a pachinko machine according to a second embodiment will be described with reference to FIGS. 18 and 19. The pachinko machine of the second embodiment is obtained by changing the frame opening detection circuit 260 of the pachinko machine 10 of the first embodiment to a frame opening detection circuit 270 having another configuration. The frame opening detection circuit 270 of the second embodiment has a simplified circuit configuration compared to the frame opening detection circuit 260 of the first embodiment. Specifically, the frame opening detection circuit 270 of the second embodiment removes the timer IC1, the resistors R1 to R3, the capacitors CD3 to CD5, and the EXOR circuit IC2 from the frame opening detection circuit 260 of the first embodiment, and the resistor R8. In addition, the circuit configuration is simplified by adding a resistor R9 and changing the connection of each component.

この第2実施形態の枠開放検出回路270によれば、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が停止状態となる期間を、内枠12または前面枠14の開放期間に応じて変えることができる。よって、内枠12または前面枠14の開放を検出することができることに加え、内枠12または前面枠14の開放期間も検出することができる。   According to the frame open detection circuit 270 of the second embodiment, the period during which the high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 to the hall computer 262 is stopped is set to the inner frame 12. Or it can change according to the open period of the front frame 14. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14, it is also possible to detect the opening period of the inner frame 12 or the front frame 14.

図18は、第2実施形態の枠開放検出回路270の電気的構成を示した回路図である。なお、図7で上述した第1実施形態の枠開放検出回路260と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   FIG. 18 is a circuit diagram showing an electrical configuration of the frame opening detection circuit 270 of the second embodiment. In addition, the same number is attached | subjected to the part same as the frame open | release detection circuit 260 of 1st Embodiment mentioned above in FIG. 7, the description is abbreviate | omitted, and only a different part is demonstrated.

蓄電池SB1のプラス端子は、6kΩの抵抗R9の一端と接続されると共に、外部出力端子板261の抵抗R7の一端と接続されている。抵抗R9の他端は、スイッチSW1およびスイッチSW2の一端と接続されると共に、10kΩの抵抗R8の一端と接続されている。そして、抵抗R8の他端は、コンデンサCD2の一端、抵抗R4の一端および抵抗R5の一端に接続されている。なお、スイッチSW1およびスイッチSW2の他端は、グランドされている。   The positive terminal of the storage battery SB1 is connected to one end of a 6 kΩ resistor R9 and to one end of a resistor R7 of the external output terminal plate 261. The other end of the resistor R9 is connected to one ends of the switch SW1 and the switch SW2, and is connected to one end of a 10 kΩ resistor R8. The other end of the resistor R8 is connected to one end of the capacitor CD2, one end of the resistor R4, and one end of the resistor R5. Note that the other ends of the switch SW1 and the switch SW2 are grounded.

抵抗R9は、内枠12および前面枠14が閉鎖状態となり、スイッチSW1およびスイッチSW2が遮断状態(図5(a)参照)にあるときに、抵抗R8および抵抗R4に印加される電圧(約11.0ボルト)を安定化させるプルアップ抵抗である。なお、抵抗R8および抵抗R4に印加される電圧は、蓄電池SB1のプラス端子の電圧である約11.3ボルト(直流電源DC1から供給される12ボルトからダイオードD1での電圧降下約0.7ボルトを引いた約11.3ボルト)から、抵抗R9での電圧降下約0.3ボルトを引いた約11.0ボルトとなる。   The resistor R9 is a voltage (about 11) applied to the resistor R8 and the resistor R4 when the inner frame 12 and the front frame 14 are in the closed state and the switch SW1 and the switch SW2 are in the cutoff state (see FIG. 5A). .0 volts) is a pull-up resistor. The voltage applied to the resistor R8 and the resistor R4 is about 11.3 volts (the voltage at the plus terminal of the storage battery SB1) (the voltage drop at the diode D1 is about 0.7 volts from the 12 volts supplied from the DC power source DC1). Minus about 11.3 volts) to about 11.0 volts minus the voltage drop at resistor R9 of about 0.3 volts.

よって、内枠12および前面枠14が閉鎖状態となり、スイッチSW1およびスイッチSW2が遮断状態にあるときには(図5(a)参照)、抵抗R8および抵抗R4に印加される電圧は、蓄電池SB1のプラス端子の電圧と同じ約11.0ボルトとなる。なお、抵抗R8と抵抗R4とは、抵抗R8および抵抗R4に印加される電圧を分圧する回路を構成している。上述の通り、抵抗R8および抵抗R4は抵抗値がそれぞれ10kΩである。従って、内枠12および前面枠14が閉鎖状態となり、スイッチSW1およびスイッチSW2が遮断状態にあるときには(図5(a)参照)、抵抗R8および抵抗R4に印加される約11.0ボルトの電圧は、抵抗R8と抵抗R4とにより、それぞれ最大値約5.5ボルトずつに分圧される。   Therefore, when the inner frame 12 and the front frame 14 are in the closed state and the switch SW1 and the switch SW2 are in the shut-off state (see FIG. 5A), the voltage applied to the resistor R8 and the resistor R4 is the plus of the storage battery SB1. The voltage is about 11.0 volts, the same as the terminal voltage. The resistors R8 and R4 constitute a circuit that divides the voltage applied to the resistors R8 and R4. As described above, the resistance values of the resistor R8 and the resistor R4 are each 10 kΩ. Therefore, when the inner frame 12 and the front frame 14 are in the closed state and the switch SW1 and the switch SW2 are in the cut-off state (see FIG. 5A), a voltage of about 11.0 volts applied to the resistor R8 and the resistor R4. Is divided by a resistance R8 and a resistance R4 to a maximum value of about 5.5 volts respectively.

このように、内枠12および前面枠14が閉鎖状態となり、スイッチSW1およびスイッチSW2が遮断状態にあるときには(図5(a)参照)、抵抗R4に直流電圧が印加されるので、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が導通し、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へハイ信号が出力される。   Thus, when the inner frame 12 and the front frame 14 are in the closed state and the switch SW1 and the switch SW2 are in the cut-off state (see FIG. 5A), the DC voltage is applied to the resistor R4. The collector terminal c and the emitter terminal e of the transistor TR1 are electrically connected, and a high signal is output from the secondary light receiving element (phototransistor) of the photocoupler PR1 to the hall computer 262.

一方、内枠12または前面枠14のいずれか一方が開放状態となり、スイッチSW1またはスイッチSW2のいずれか一方が導通状態にあるとき、若しくは、内枠12と前面枠14との両方が開放状態となり、スイッチSW1とスイッチSW2との両方が導通状態にあるときには(図5(b)参照)、抵抗R8および抵抗R4に印加される電圧は、ゼロボルトとなる。   On the other hand, when either the inner frame 12 or the front frame 14 is in an open state and either the switch SW1 or the switch SW2 is in a conductive state, or both the inner frame 12 and the front frame 14 are in an open state. When both the switch SW1 and the switch SW2 are in the conductive state (see FIG. 5B), the voltage applied to the resistor R8 and the resistor R4 is zero volts.

このように、内枠12または前面枠14のいずれか一方が開放状態となり、スイッチSW1またはスイッチSW2のいずれか一方が導通状態にあるとき、若しくは、内枠12と前面枠14との両方が開放状態となり、スイッチSW1とスイッチSW2との両方が導通状態にあるときには(図5(b)参照)、その開放期間中、抵抗R4に供給される直流電圧が遮断されて、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が遮断する。すると、この開放期間中、フォトカプラPR1の一次側の発光ダイオードへ供給される電流が遮断される。これにより、内枠12または前面枠14のいずれか一方が開放状態となり、スイッチSW1またはスイッチSW2のいずれか一方が導通状態にある期間中、若しくは、内枠12と前面枠14との両方が開放状態となり、スイッチSW1とスイッチSW2との両方が導通状態である期間中、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号は停止状態となる。   Thus, when either the inner frame 12 or the front frame 14 is in an open state and either the switch SW1 or the switch SW2 is in a conductive state, or both the inner frame 12 and the front frame 14 are open. When the switch SW1 and the switch SW2 are both in a conductive state (see FIG. 5B), the DC voltage supplied to the resistor R4 is cut off during the open period, and the collector terminal c of the transistor TR1 And the emitter terminal e of the transistor TR1 are disconnected. Then, during this open period, the current supplied to the light emitting diode on the primary side of the photocoupler PR1 is cut off. As a result, either the inner frame 12 or the front frame 14 is open, and either the switch SW1 or the switch SW2 is in a conductive state, or both the inner frame 12 and the front frame 14 are open. During the period when both the switch SW1 and the switch SW2 are in the conductive state, the high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 to the hall computer 262 is stopped.

よって、第2実施形態の枠開放検出回路270によれば、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が停止状態となる期間を、内枠12または前面枠14の開放期間に応じて変えることができる。なお、ハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。従って、第2実施形態の枠開放検出回路270によれば、内枠12または前面枠14の開放を検出することができることに加え、内枠12または前面枠14の開放期間も検出することができる。   Therefore, according to the frame open detection circuit 270 of the second embodiment, the period during which the high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 to the hall computer 262 is in the stopped state is 12 or the opening period of the front frame 14 can be changed. The stop state of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, according to the frame opening detection circuit 270 of the second embodiment, in addition to detecting the opening of the inner frame 12 or the front frame 14, it is also possible to detect the opening period of the inner frame 12 or the front frame 14. .

また、枠開放検出回路270には、蓄電池SB1が設けられているので、枠開放検出回路270は、パチンコ機への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、例えば、遊技場の営業時間が終了してパチンコ機への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、内枠12または前面枠14の開放を検出することができることに加え、内枠12または前面枠14の開放期間も検出することができる。   Further, since the frame open detection circuit 270 is provided with the storage battery SB1, the frame open detection circuit 270 is supplied with power to the pachinko machine and supplied with a DC voltage of 12 volts from the DC power supply DC1. In addition to the case, for example, even when the business hours of the amusement hall are over and the power supply to the pachinko machine is cut off and the DC voltage of 12 volts is not supplied from the DC power source DC1, In addition to being able to detect the opening of the frame 14, the opening period of the inner frame 12 or the front frame 14 can also be detected.

次に、図19を参照して、スイッチSW1の状態(内枠12の状態)とスイッチSW2の状態(前面枠14の状態)とに応じて変化する枠開放検出回路270のAの電圧(図18参照)と、外部出力端子板261の出力(ホールコンピュータ262の入力)との関係について説明する。図19は、スイッチSW1の状態(内枠12の状態)、スイッチSW2の状態(前面枠14の状態)、枠開放検出回路270のAの電圧および外部出力端子板261の出力(ホールコンピュータ262の入力)の関係を示したタイミングチャートである。なお、図19に記載されたt1時〜t8時の各時は、図8に示す第1実施形態の枠開放検出回路260のタイミングチャートに記載されたt1時〜t8時の各時と同一である。   Next, referring to FIG. 19, the voltage (A) of the frame open detection circuit 270 changes according to the state of the switch SW1 (the state of the inner frame 12) and the state of the switch SW2 (the state of the front frame 14). 18) and the output of the external output terminal board 261 (input of the hall computer 262) will be described. FIG. 19 shows the state of the switch SW1 (the state of the inner frame 12), the state of the switch SW2 (the state of the front frame 14), the voltage A of the frame open detection circuit 270, and the output of the external output terminal plate 261 (of the hall computer 262). 6 is a timing chart showing the relationship of input). Each time from t1 to t8 shown in FIG. 19 is the same as each time from t1 to t8 shown in the timing chart of the frame opening detection circuit 260 of the first embodiment shown in FIG. is there.

図19(a)に示すように、t1時に、スイッチSW1が導通状態(内枠12が開放状態)となると、これに追従して、図19(c)に示すように、枠開放検出回路270のAの電圧(図18参照)は、約11.0ボルトからゼロボルトへ切り換わる(t1時)。これにより、枠開放検出回路270のトランジスタTR1のコレクタ端子とエミッタ端子との端子間は遮断状態となり、外部出力端子板261の抵抗R7の一端への電流供給が停止する。よって、図19(d)に示すように、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)の出力、即ち、外部出力端子板261の出力は、ハイ状態からロウ状態に切り換わる(t1時)。従って、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が停止状態となる。   As shown in FIG. 19A, when the switch SW1 is in a conductive state (the inner frame 12 is in an open state) at t1, the frame open detection circuit 270 follows this, as shown in FIG. 19C. The voltage of A (see FIG. 18) switches from about 11.0 volts to zero volts (at time t1). As a result, the terminal between the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 270 is cut off, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is stopped. Accordingly, as shown in FIG. 19D, the output of the secondary light receiving element (phototransistor) of the photocoupler PR1, that is, the output of the external output terminal plate 261 switches from the high state to the low state (t1). Time). Accordingly, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped.

そして、図19(a)に示すように、t2時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると、図19(c)に示すように、枠開放検出回路270のAの電圧は、ゼロボルトから約11.0ボルトへ切り換わる(t2時)。これにより、枠開放検出回路270のトランジスタTR1のコレクタ端子とエミッタ端子とが再び導通され、外部出力端子板261の抵抗R7の一端への電流供給が再開される。よって、図19(d)に示すように、外部出力端子板261の出力は、ロウ状態からハイ状態に切り換わる(t2時)。従って、外部出力端子板261からホールコンピュータ262へ再び、ハイ信号が出力される。   Then, as shown in FIG. 19A, when the switch SW1 is in the cut-off state (the inner frame 12 is closed) at t2, as shown in FIG. 19C, the voltage of A of the frame open detection circuit 270 is obtained. Switches from zero volts to about 11.0 volts (at t2). As a result, the collector terminal and the emitter terminal of the transistor TR1 of the frame open detection circuit 270 are turned on again, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is resumed. Therefore, as shown in FIG. 19D, the output of the external output terminal plate 261 switches from the low state to the high state (at time t2). Therefore, a high signal is output again from the external output terminal board 261 to the hall computer 262.

上述した通り、内枠12が開放され、スイッチSW1の導通状態となると(t1時からt2時)、その期間中、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、停止状態となる(t1時からt2時)。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, when the inner frame 12 is opened and the switch SW1 is turned on (from time t1 to time t2), the high signal output from the external output terminal board 261 to the hall computer 262 during the period is in the stopped state. (From t1 to t2). The high signal stop state is stored in the hall computer 262.

次に、図19(b)に示すように、t3時に、スイッチSW2が導通状態(前面枠14が開放状態)となると、これに追従して、図19(c)に示すように、枠開放検出回路270のAの電圧(図18参照)は、約11.0ボルトからゼロボルトへ切り換わる(t3時)。これにより、枠開放検出回路270のトランジスタTR1のコレクタ端子とエミッタ端子との端子間は遮断状態となり、外部出力端子板261の抵抗R7の一端への電流供給が停止する。よって、図19(d)に示すように、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)の出力、即ち、外部出力端子板261の出力は、ハイ状態からロウ状態に切り換わる(t3時)。従って、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が停止状態となる。   Next, as shown in FIG. 19 (b), when the switch SW2 becomes conductive (the front frame 14 is in the open state) at t3, the frame opens as shown in FIG. 19 (c). The voltage of A in the detection circuit 270 (see FIG. 18) switches from about 11.0 volts to zero volts (at time t3). As a result, the terminal between the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 270 is cut off, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is stopped. Accordingly, as shown in FIG. 19 (d), the output of the light receiving element (phototransistor) on the secondary side of the photocoupler PR1, that is, the output of the external output terminal plate 261 switches from the high state to the low state (t3). Time). Accordingly, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped.

そして、図19(b)に示すように、t4時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、図19(c)に示すように、枠開放検出回路270のAの電圧は、ゼロボルトから約11.0ボルトへ切り換わる(t4時)。これにより、枠開放検出回路270のトランジスタTR1のコレクタ端子とエミッタ端子とが再び導通され、外部出力端子板261の抵抗R7の一端への電流供給が再開される。よって、図19(d)に示すように、外部出力端子板261の出力は、ロウ状態からハイ状態に切り換わる(t4時)。従って、外部出力端子板261からホールコンピュータ262へ再び、ハイ信号が出力される。   Then, as shown in FIG. 19B, when the switch SW2 is in the cut-off state (the front frame 14 is in the closed state) at t4, the voltage of A of the frame open detection circuit 270 is shown in FIG. 19C. Switches from zero volts to about 11.0 volts (at t4). As a result, the collector terminal and the emitter terminal of the transistor TR1 of the frame open detection circuit 270 are turned on again, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is resumed. Therefore, as shown in FIG. 19D, the output of the external output terminal plate 261 switches from the low state to the high state (at time t4). Therefore, a high signal is output again from the external output terminal board 261 to the hall computer 262.

上述した通り、前面枠14が開放され、スイッチSW2の導通状態となると(t3時からt4時)、その期間中、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、停止状態となる(t3時からt4時)。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, when the front frame 14 is opened and the switch SW2 is turned on (from time t3 to time t4), the high signal output from the external output terminal board 261 to the hall computer 262 during the period is in the stopped state. (From t3 to t4). The high signal stop state is stored in the hall computer 262.

最後に、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合について説明する。図19(a)に示すように、t5時に、スイッチSW1が導通状態(内枠12が開放状態)となり、更に、図19(b)に示すように、t6時に、スイッチSW2が導通状態(前面枠14が開放状態)となると、図19(c)に示すように、枠開放検出回路270のAの電圧(図18参照)は、t5時に、約11.0ボルトからゼロボルトに切り換わる。これにより、枠開放検出回路270のトランジスタTR1のコレクタ端子とエミッタ端子との端子間は遮断状態となり、外部出力端子板261の抵抗R7の一端への電流供給が停止する。よって、図19(d)に示すように、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)の出力、即ち、外部出力端子板261の出力は、ハイ状態からロウ状態に切り換わる(t5時)。従って、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が停止状態となる。   Finally, a case will be described where the switch SW2 is in a conductive state (the front frame 14 is in an open state) when the switch SW1 is in a conductive state (the inner frame 12 is in an open state). As shown in FIG. 19A, at time t5, the switch SW1 becomes conductive (inner frame 12 is open), and as shown in FIG. 19B, at time t6, switch SW2 becomes conductive (front surface). When the frame 14 is in the open state), as shown in FIG. 19C, the voltage A (see FIG. 18) of the frame open detection circuit 270 switches from about 11.0 volts to zero volts at t5. As a result, the terminal between the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 270 is cut off, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is stopped. Accordingly, as shown in FIG. 19D, the output of the light receiving element (phototransistor) on the secondary side of the photocoupler PR1, that is, the output of the external output terminal plate 261 switches from the high state to the low state (t5). Time). Accordingly, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped.

そして、図19(a)に示すように、t7時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると共に、図19(b)に示すように、t8時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、図19(c)に示すように、枠開放検出回路270のAの電圧は、t8時に、ゼロボルトから約11.0ボルトへ切り換わる。これにより、枠開放検出回路270のトランジスタTR1のコレクタ端子とエミッタ端子とが再び導通され、外部出力端子板261の抵抗R7の一端への電流供給が再開される。よって、図19(d)に示すように、外部出力端子板261の出力は、ロウ状態からハイ状態に切り換わる(t8時)。従って、外部出力端子板261からホールコンピュータ262へ再び、ハイ信号が出力される。   Then, as shown in FIG. 19A, at time t7, the switch SW1 is in a cut-off state (the inner frame 12 is closed), and as shown in FIG. 19B, at time t8, the switch SW2 is in a cut-off state. When the front frame 14 is in the closed state, as shown in FIG. 19C, the voltage of A in the frame open detection circuit 270 switches from zero volts to about 11.0 volts at t8. As a result, the collector terminal and the emitter terminal of the transistor TR1 of the frame open detection circuit 270 are turned on again, and the current supply to one end of the resistor R7 of the external output terminal plate 261 is resumed. Therefore, as shown in FIG. 19D, the output of the external output terminal plate 261 switches from the low state to the high state (at time t8). Therefore, a high signal is output again from the external output terminal board 261 to the hall computer 262.

上述した通り、内枠12が開放され、スイッチSW1が導通状態となってから、前面枠14が閉鎖され、スイッチSW2が遮断状態となるまで(t5時からt8時)、その期間中、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、停止状態となる(t5時からt8時)。そして、t5時からt8時の期間のハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。このように、スイッチSW1およびスイッチSW2が導通状態(内枠12および前面枠14が開放状態)であるときには、枠開放検出回路270は、スイッチSW1またはスイッチSW2のいずれか一方が導通状態(内枠12または前面枠14のいずれか一方が開放状態)となったときから、スイッチSW1とスイッチSW2との両方が遮断状態(内枠12と前面枠14との両方が閉鎖状態)となるまで、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止状態にすることができる。   As described above, after the inner frame 12 is opened and the switch SW1 is turned on, the front frame 14 is closed and the switch SW2 is turned off (from t5 to t8). The high signal output from the terminal board 261 to the hall computer 262 is stopped (from t5 to t8). The high signal stop state during the period from t5 to t8 is stored in the hall computer 262 that continues to operate for 24 hours. As described above, when the switch SW1 and the switch SW2 are in the conductive state (the inner frame 12 and the front frame 14 are in the open state), the frame open detection circuit 270 has either the switch SW1 or the switch SW2 in the conductive state (the inner frame 12). 12 until the switch SW1 and the switch SW2 are both shut off (both the inner frame 12 and the front frame 14 are closed). The high signal output from the output terminal board 261 to the hall computer 262 can be stopped.

このように、第2実施形態のパチンコ機によれば、フォトカプラPR1の二次側の受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が停止状態となる期間を、内枠12または前面枠14の開放期間に応じて変えることができる。なお、前述の通り、ハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。従って、第2実施形態の枠開放検出回路270によれば、内枠12または前面枠14の開放を検出することができることに加え、内枠12または前面枠14の開放期間も検出することができる。   As described above, according to the pachinko machine of the second embodiment, the period in which the high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 to the hall computer 262 is stopped is set to the inner frame 12. Or it can change according to the open period of the front frame 14. As described above, the stop state of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, according to the frame opening detection circuit 270 of the second embodiment, in addition to detecting the opening of the inner frame 12 or the front frame 14, it is also possible to detect the opening period of the inner frame 12 or the front frame 14. .

また、ホールコンピュータ262に記憶されたハイ信号の停止状態により、内枠12または前面枠14の開放が行われたパチンコ機を特定することができる。更には、ホールコンピュータ262に外部出力端子板261からハイ信号が停止されたことと共に、そのハイ信号の停止時刻を記憶させることで、特定したパチンコ機の内枠12の開放時刻または前面枠14の開放時刻も検出することができる。   Further, the pachinko machine in which the inner frame 12 or the front frame 14 is opened can be identified by the high signal stop state stored in the hall computer 262. Further, by causing the hall computer 262 to stop the high signal from the external output terminal board 261 and to store the stop time of the high signal, the opening time of the inner frame 12 of the specified pachinko machine or the front frame 14 The opening time can also be detected.

また、第2実施形態のパチンコ機によれば、上述の通り、内枠12または前面枠14が開放状態となり、その後に、開放状態であった内枠12または前面枠14が閉鎖された場合には、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へハイ信号が再び出力される。   Further, according to the pachinko machine of the second embodiment, as described above, when the inner frame 12 or the front frame 14 is in an open state, and then the inner frame 12 or the front frame 14 that is in an open state is closed. The high signal is again output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 to the hall computer 262.

ここで、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とは図示しない通信ケーブルを用いて接続しているが、この通信ケーブルが侵入者等により切断(破損)等された場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、内枠12および前面枠14が閉鎖されていても、常時、停止状態となる。   Here, the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 is connected to the hall computer 262 using a communication cable (not shown). When the inner frame 12 and the front frame 14 are closed, the high signal output from the phototransistor to the hall computer 262 is always stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が、内枠12および前面枠14が閉鎖されているにも拘らず、停止状態となっている場合には、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等を検出することができる。   Therefore, a high signal output from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 to the hall computer 262 is related to the fact that the inner frame 12 and the front frame 14 are closed. However, when the communication terminal is in the stopped state, it is possible to detect disconnection (damage) of the communication cable connecting the phototransistor and the hall computer 262.

また、枠開放検出回路270および外部出力端子板261に使用される半導体部品は、衝撃や静電気等により破壊が発生することがあるが、この破壊は、半導体部品に使用される半導体が破壊されることにより生じるので、一般的に、ショート破壊(半導体部品の端子間が短絡状態となる破壊)よりもオープン破壊(半導体部品の端子間が開放状態となる破壊)の方が発生し易い。半導体部品がオープン破壊となると、半導体部品に電流が供給されないので、半導体部品から正常な電圧が出力されない。すると、フォトカプラPR1へも正常な電流が供給されないので、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がなく、内枠12および前面枠14が閉鎖されていても、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、常時、停止状態となる。   In addition, the semiconductor components used for the open frame detection circuit 270 and the external output terminal board 261 may be broken by impact, static electricity, or the like. This breakage destroys the semiconductor used for the semiconductor components. Therefore, in general, an open breakdown (a breakdown in which the terminals of the semiconductor components are opened) is more likely to occur than a short breakdown (a breakdown in which the terminals of the semiconductor components are in a short circuit). When the semiconductor component is open broken, no current is supplied to the semiconductor component, so that no normal voltage is output from the semiconductor component. Then, since a normal current is not supplied to the photocoupler PR1, there is no abnormality in the communication cable connecting the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262. Even if the inner frame 12 and the front frame 14 are closed, the high signal output from the phototransistor to the hall computer 262 is always stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がなく、内枠12および前面枠14が閉鎖されているにも拘らず、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が停止状態となっている場合には、枠開放検出回路270または外部出力端子板261の破壊を検出することができる。   Therefore, there is no abnormality in the communication cable connecting the light receiving element (phototransistor) that is the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262, and the inner frame 12 and the front frame 14 are closed. Nevertheless, when the high signal output from the phototransistor to the hall computer 262 is in a stopped state, the breakage of the frame opening detection circuit 270 or the external output terminal plate 261 can be detected.

更に、枠開放検出回路270には、蓄電池SB1が設けられているので、枠開放検出回路270は、パチンコ機への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、例えば、遊技場の営業時間が終了してパチンコ機への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、内枠12または前面枠14の開放を検出することができることに加え、内枠12または前面枠14の開放期間も検出することができる。   Further, since the frame open detection circuit 270 is provided with the storage battery SB1, the frame open detection circuit 270 is supplied with power to the pachinko machine and supplied with a DC voltage of 12 volts from the DC power supply DC1. In addition to the case, for example, even when the business hours of the amusement hall are over and the power supply to the pachinko machine is cut off and the DC voltage of 12 volts is not supplied from the DC power supply DC1, In addition to being able to detect the opening of the frame 14, the opening period of the inner frame 12 or the front frame 14 can also be detected.

次に、図20および図21を参照して、第3実施形態のパチンコ機を説明する。第3実施形態のパチンコ機は、第1実施形態のパチンコ機10の枠開放検出回路260を別の構成である枠開放検出回路280に変更したものである。第3実施形態の枠開放検出回路280は、第1実施形態の枠開放検出回路260に対して、回路構成を変更している。具体的には、第3実施形態の枠開放検出回路280は、第1実施形態の枠開放検出回路260から、抵抗R2、EXOR回路IC2、コンデンサCD4およびCD5を取り除き、抵抗R1、コンデンサCD3、抵抗R3、抵抗R7、スイッチSW1およびスイッチSW2の各接続を変更し、タイマIC1を単安定マルチバイブレータとして機能させ、そのタイマIC1のTRG端子の前段に抵抗10とコンデンサCD7とから構成される積分回路281を接続し、タイマIC1のOUT端子に論理否定回路であるNOT回路IC3を接続して、回路構成を変更したものである。そして、第3実施形態の枠開放検出回路280は、第1実施形態の枠開放検出回路260に対して、タイマIC1のTRG端子に印加される電圧の態様およびタイマIC1のOUT端子から出力される電圧の態様を変更したものである。   Next, a pachinko machine according to a third embodiment will be described with reference to FIGS. The pachinko machine of the third embodiment is obtained by changing the frame opening detection circuit 260 of the pachinko machine 10 of the first embodiment to a frame opening detection circuit 280 having another configuration. The frame opening detection circuit 280 of the third embodiment has a circuit configuration changed from that of the frame opening detection circuit 260 of the first embodiment. Specifically, the frame opening detection circuit 280 of the third embodiment removes the resistor R2, the EXOR circuit IC2, the capacitors CD4 and CD5 from the frame opening detection circuit 260 of the first embodiment, and the resistor R1, the capacitor CD3, the resistor R3, resistor R7, switch SW1 and switch SW2 are connected to change, so that timer IC1 functions as a monostable multivibrator, and integrating circuit 281 is formed of resistor 10 and capacitor CD7 before the TRG terminal of timer IC1. And a NOT circuit IC3, which is a logic negation circuit, is connected to the OUT terminal of the timer IC1 to change the circuit configuration. Then, the frame open detection circuit 280 of the third embodiment is outputted from the frame open detection circuit 260 of the first embodiment from the mode of the voltage applied to the TRG terminal of the timer IC1 and the OUT terminal of the timer IC1. The mode of voltage is changed.

この第3実施形態の枠開放検出回路280によれば、積分回路281により、内枠12または前面枠14の開放期間に拘らず、タイマIC1のTRG端子に印加される電圧の立ち下がり期間を一定期間(約2ms)とすることによって、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間(約10ms)よりも、タイマIC1のTRG端子に印加される電圧の立ち下がり期間を短く調整することができる。これにより、内枠12または前面枠14の開放期間に拘らず、単安定マルチバイブレータとして機能するタイマIC1を常に正常に動作させて、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止期間を約10msとすることができる。よって、枠開放検出回路280は、枠開放検出回路260と比較して、特殊な回路構成を採用することなく、枠開放検出回路260と同様に、内枠12または前面枠14の開放期間に拘らず、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止期間を約10msとすることができる。   According to the frame open detection circuit 280 of the third embodiment, the integration circuit 281 makes the falling period of the voltage applied to the TRG terminal of the timer IC 1 constant regardless of the open period of the inner frame 12 or the front frame 14. By setting the period (about 2 ms), the falling period of the voltage applied to the TRG terminal of the timer IC1 is made longer than the period (about 10 ms) in which a voltage of about 9.6 volts is output from the OUT terminal of the timer IC1. Can be adjusted short. Thus, regardless of the opening period of the inner frame 12 or the front frame 14, the timer IC 1 functioning as a monostable multivibrator is always operated normally, and the high signal output from the external output terminal board 261 to the hall computer 262 is The stop period can be about 10 ms. Therefore, the frame opening detection circuit 280 is not related to the frame opening detection circuit 260 and does not employ a special circuit configuration, and is related to the opening period of the inner frame 12 or the front frame 14 similarly to the frame opening detection circuit 260. First, the high signal output period output from the external output terminal board 261 to the hall computer 262 can be about 10 ms.

図20は、第3実施形態の枠開放検出回路280の電気的構成を示した回路図である。なお、図7で上述した第1実施形態の枠開放検出回路260と同一の部分には同一の番号を付してその説明は省略し、異なる部分についてのみ説明する。   FIG. 20 is a circuit diagram showing an electrical configuration of the frame opening detection circuit 280 of the third embodiment. In addition, the same number is attached | subjected to the part same as the frame open | release detection circuit 260 of 1st Embodiment mentioned above in FIG. 7, the description is abbreviate | omitted, and only a different part is demonstrated.

パチンコ機への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合に、枠開放検出回路280および外部出力端子板261へ直流電圧を供給する蓄電池SB1のプラス端子は、100kΩの抵抗R10の一端と接続されると共に、タイマIC1のVDD端子、100KΩの抵抗R1aの一端、タイマIC1のRES端子および1KΩの抵抗R7aの一端と接続されている。   When the power supply to the pachinko machine is cut off and the DC voltage of 12 volts is not supplied from the DC power supply DC1, the positive terminal of the storage battery SB1 that supplies the DC voltage to the frame open detection circuit 280 and the external output terminal plate 261 is Are connected to one end of a 100 kΩ resistor R10 and to the VDD terminal of the timer IC1, one end of a 100 KΩ resistor R1a, the RES terminal of the timer IC1, and one end of a 1 KΩ resistor R7a.

抵抗R1aの他端は、0.1μFのコンデンサCD3aの一端と接続されると共に、タイマIC1のDCH端子およびタイマIC1のTH端子と接続されている。そして、コンデンサCD3aの他端は、グランドされている。このコンデンサCD3aと抵抗R1aとの接続により、タイマIC1は、内枠12または前面枠14が開放されることで、スイッチSW1またはスイッチSW2が導通されて、タイマIC1のTRG端子に印加される電圧がゼロボルトに立ち下がると、タイマIC1のOUT端子の電圧を約10msの間、ゼロボルトから約9.6ボルトに立ち上げる単安定マルチバイブレータとして機能する。なお、タイマIC1のOUT端子の電圧をゼロボルトから約9.6ボルトに立ち上げる期間である約10msは、抵抗R1aの抵抗値(100kΩ)とコンデンサCD3aの容量値(0.1μF)との積である時定数により決定されている。   The other end of the resistor R1a is connected to one end of a 0.1 μF capacitor CD3a and to the DCH terminal of the timer IC1 and the TH terminal of the timer IC1. The other end of the capacitor CD3a is grounded. Due to the connection between the capacitor CD3a and the resistor R1a, the timer IC1 opens the inner frame 12 or the front frame 14, whereby the switch SW1 or the switch SW2 is turned on, and the voltage applied to the TRG terminal of the timer IC1 is increased. When it falls to zero volts, it functions as a monostable multivibrator that raises the voltage at the OUT terminal of the timer IC1 from zero volts to about 9.6 volts for about 10 ms. Note that about 10 ms, which is a period for raising the voltage at the OUT terminal of the timer IC1 from zero volts to about 9.6 volts, is the product of the resistance value of the resistor R1a (100 kΩ) and the capacitance value of the capacitor CD3a (0.1 μF). It is determined by a certain time constant.

論理否定回路であるNOT回路IC3は、タイマIC1のOUT端子から出力される電圧を反転して出力する回路であり、NOT回路IC3の入力端子は、タイマIC1のOUT端子に接続され、NOT回路IC3の出力端子は、抵抗R3aの一端に接続されている。なお、NOT回路IC3の電源端子(図示せず)は、蓄電池SB1のプラス端子に接続されている。この接続により、タイマIC1のOUT端子の電圧がゼロボルトである場合には、NOT回路IC3の出力端子から約11.3ボルトの電圧が出力される。このとき、トランジスタTR1のコレクタ端子cとエミッタ端子eとが導通して、外部出力端子板261からホールコンピュータ262へハイ信号が出力される。一方、タイマIC1のOUT端子の電圧が約9.6ボルトである場合には、NOT回路IC3の出力端子から出力される電圧はゼロボルトとなる。このとき、トランジスタTR1のコレクタ端子cとエミッタ端子eとが遮断して、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が停止状態となる。よって、タイマIC1のOUT端子の電圧が約10msの間、ゼロボルトから約9.6ボルトに立ち上がると、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が約10msの間、停止状態となる。   The NOT circuit IC3, which is a logic negation circuit, is a circuit that inverts and outputs the voltage output from the OUT terminal of the timer IC1, and the input terminal of the NOT circuit IC3 is connected to the OUT terminal of the timer IC1, and the NOT circuit IC3. Is connected to one end of the resistor R3a. The power supply terminal (not shown) of the NOT circuit IC3 is connected to the plus terminal of the storage battery SB1. With this connection, when the voltage at the OUT terminal of the timer IC1 is zero volts, a voltage of about 11.3 volts is output from the output terminal of the NOT circuit IC3. At this time, the collector terminal c and the emitter terminal e of the transistor TR1 become conductive, and a high signal is output from the external output terminal plate 261 to the hall computer 262. On the other hand, when the voltage at the OUT terminal of the timer IC1 is about 9.6 volts, the voltage output from the output terminal of the NOT circuit IC3 is zero volts. At this time, the collector terminal c and the emitter terminal e of the transistor TR1 are cut off, and the high signal output from the external output terminal plate 261 to the hall computer 262 is stopped. Therefore, when the voltage at the OUT terminal of the timer IC 1 rises from zero volts to about 9.6 volts for about 10 ms, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms. Become.

抵抗R10は、タイマIC1のTRG端子に印加される電圧を安定化させる抵抗であると共に、コンデンサCD7とにより積分回路281を構成する抵抗である。この抵抗R10の一端は、前述の通り、蓄電池SB1のプラス端子、タイマIC1のVDD端子、抵抗R1aの一端、タイマIC1のRES端子および抵抗R7aの一端に接続されている。また、抵抗R10の他端は、ダイオード素子であるダイオードD2のアノード端子と接続され、このダイオードD2のカソード端子は、タイマIC1のTRG端子に接続されると共に、制限電圧(ツェナー電圧)が約10.5ボルトのツェナーダイオード素子であるツェナーダイオードD3のカソード端子、並列接続されたスイッチSW1およびスイッチSW2のそれぞれの一端に接続されている。よって、内枠12および前面枠14が閉鎖されて、スイッチSW1およびスイッチSW2が遮断されている状態では、タイマIC1のTRG端子に印加される電圧は、蓄電池SB1から供給される約11.3ボルトの電圧から、抵抗R10での電圧降下の約0.3ボルトと、ダイオードD2での電圧降下の約0.7ボルトとを差し引いた約10.3ボルトとなる。   The resistor R10 is a resistor that stabilizes the voltage applied to the TRG terminal of the timer IC1, and that constitutes the integrating circuit 281 with the capacitor CD7. As described above, one end of the resistor R10 is connected to the positive terminal of the storage battery SB1, the VDD terminal of the timer IC1, one end of the resistor R1a, the RES terminal of the timer IC1, and one end of the resistor R7a. The other end of the resistor R10 is connected to the anode terminal of the diode D2, which is a diode element. The cathode terminal of the diode D2 is connected to the TRG terminal of the timer IC1, and the limiting voltage (zener voltage) is about 10. It is connected to the cathode terminal of a Zener diode D3, which is a .5 volt Zener diode element, and to one end of each of switches SW1 and SW2 connected in parallel. Therefore, when the inner frame 12 and the front frame 14 are closed and the switch SW1 and the switch SW2 are shut off, the voltage applied to the TRG terminal of the timer IC1 is about 11.3 volts supplied from the storage battery SB1. Is approximately 10.3 volts obtained by subtracting approximately 0.3 volts of the voltage drop at the resistor R10 and approximately 0.7 volts of the voltage drop at the diode D2.

0.02μFのコンデンサCD7は、抵抗R10とにより積分回路281を構成して、タイマIC1のTRG端子に印加される電圧を制御するコンデンサである。コンデンサCD7の一端には、スイッチSW1およびスイッチSW2のそれぞれの他端が接続され、コンデンサCD7の他端は、グランドされている。このコンデンサCD7と抵抗R10とにより構成される積分回路281は、内枠12または前面枠14が開放状態となることにより、スイッチSW1またはスイッチSW2が導通状態となると、タイマIC1のTRG端子に印加されている約10.3ボルトの電圧をゼロボルトに立ち下げ、その立ち下げから約2ms後に再び、タイマIC1のTRG端子電圧を約10.3ボルトに戻す回路である。   The 0.02 μF capacitor CD7 forms an integrating circuit 281 with the resistor R10, and controls the voltage applied to the TRG terminal of the timer IC1. One end of the capacitor CD7 is connected to the other end of each of the switch SW1 and the switch SW2, and the other end of the capacitor CD7 is grounded. The integrating circuit 281 composed of the capacitor CD7 and the resistor R10 is applied to the TRG terminal of the timer IC1 when the inner frame 12 or the front frame 14 is opened and the switch SW1 or SW2 is turned on. This is a circuit that lowers the voltage of about 10.3 volts to zero volts and returns the TRG terminal voltage of the timer IC1 to about 10.3 volts again about 2 ms after the fall.

具体的には、内枠12または前面枠14が開放され、その開放に応じて、スイッチSW1またはスイッチSW2が導通されると、蓄電池SB1から供給される約10.3ボルトの電圧がコンデンサCD7に印加開始されて、コンデンサCD7の充電が開始される。この充電開始時に、コンデンサCD7に印加される電圧が瞬間的にゼロボルトとなることで、タイマIC1のTRG端子に印加される電圧が瞬間的にゼロボルトになるのである。そして、コンデンサCD7の充電に伴い、コンデンサCD7は、タイマIC1のTRG端子に印加される電圧を上昇させ、最終的に、タイマIC1のTRG端子に印加される電圧を約10.3ボルトに制御するのである。   Specifically, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on according to the opening, a voltage of about 10.3 volts supplied from the storage battery SB1 is applied to the capacitor CD7. Application is started, and charging of the capacitor CD7 is started. At the start of charging, the voltage applied to the capacitor CD7 instantaneously becomes zero volts, so that the voltage applied to the TRG terminal of the timer IC1 instantaneously becomes zero volts. As the capacitor CD7 is charged, the capacitor CD7 increases the voltage applied to the TRG terminal of the timer IC1, and finally controls the voltage applied to the TRG terminal of the timer IC1 to about 10.3 volts. It is.

なお、コンデンサCD7が充電完了するまでの期間、即ち、タイマIC1のTRG端子に印加されている約10.3ボルトの電圧がゼロボルトに立ち下がり、その立ち下がりから、タイマIC1のTRG端子の電圧が再び、約10.3ボルトに戻るまでの期間である約2msは、抵抗R10の抵抗値(100kΩ)とコンデンサCD7の容量値(0.02μF)の積である時定数により決定されている。   It should be noted that the period until the capacitor CD7 is fully charged, that is, the voltage of about 10.3 volts applied to the TRG terminal of the timer IC1 falls to zero volts, and from the fall, the voltage of the TRG terminal of the timer IC1 becomes Again, about 2 ms, which is a period until returning to about 10.3 volts, is determined by a time constant which is a product of the resistance value of the resistor R10 (100 kΩ) and the capacitance value of the capacitor CD7 (0.02 μF).

このように、タイマIC1のTRG端子に印加される電圧が立ち下がり、その立ち下がりから再び、タイマIC1のTRG端子電圧が約10.3ボルトに戻るまでの期間(約2ms)は、積分回路281により、内枠12および前面枠14の開放期間に拘らず、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がる期間(約10ms)よりも短い期間に調整されている。なお、抵抗R10の抵抗値とコンデンサCD7の容量値とを変更することにより、タイマIC1のTRG端子に印加されている電圧が立ち下がってから、タイマIC1のTRG端子の電圧が約10.3ボルトに再び戻るまでの期間を、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がるまでの期間である約10ms以内で自由に変更することができる。   Thus, the voltage applied to the TRG terminal of the timer IC1 falls, and the integration circuit 281 has a period (about 2 ms) until the TRG terminal voltage of the timer IC1 returns to about 10.3 volts after the fall. Thus, regardless of the opening period of the inner frame 12 and the front frame 14, the voltage of the OUT terminal of the timer IC 1 is adjusted to a period shorter than the period (about 10 ms) rising from zero volts to about 9.6 volts. Note that the voltage applied to the TRG terminal of the timer IC1 falls after changing the resistance value of the resistor R10 and the capacitance value of the capacitor CD7, and then the voltage of the TRG terminal of the timer IC1 is about 10.3 volts. It is possible to freely change the period until the voltage returns to (5) within about 10 ms, which is the period until the voltage of the OUT terminal of the timer IC1 rises from zero volt to about 9.6 volt.

ここで、単安定マルチバイブレータは、出力端子から出力される信号の出力期間よりも、入力端子へ入力される信号の入力期間が短くなければ、出力端子から正常に信号が出力されない(出力端子から信号が出力され続ける)。このため、積分回路281を使用せずに、単安定マルチバイブレータとしてタイマIC1を機能させた場合には、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間よりも、即ち、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止期間よりも、タイマIC1のTRG端子電圧がゼロボルトから再び、約10.3ボルトに戻るまでの期間が、即ち、内枠12および前面枠14の開放期間(スイッチSW1およびスイッチSW2の導通期間)が短くなくてはならない。しかし、内枠12および前面枠14の開放期間はどの程度になるか全く予測不能であるので、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間よりも、内枠12および前面枠14の開放期間が常に短くなるようにするには、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間を、十分に余裕を持った期間に設定しなければならない。このように、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間を十分に余裕を持った期間に設定したとしても、内枠12および前面枠14の開放期間がその期間を超えた場合には、その後に、内枠12および前面枠14が閉鎖されて、スイッチSW1およびスイッチSW2が遮断されても、単安定マルチバイブレータとして機能するタイマIC1は正常に動作せず、タイマIC1のOUT端子から約9.6ボルトの電圧が出力され続ける。すると、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号も、設定された停止状態となる期間(約10ms)を超えても、停止状態のままとなる。これにより、枠開放検出回路280および外部出力端子板261が正常な状態であるにも拘らず、枠開放検出回路280または外部出力端子板261のいずれかの故障、若しくはその両方の故障が発生したと誤認してしまう。よって、単安定マルチバイブレータとしてタイマIC1を機能させ、積分回路281を使用せずに、この単安定マルチバイブレータを正常に動作させるためには、特殊な回路構成が必要であった。   Here, the monostable multivibrator does not normally output a signal from the output terminal unless the input period of the signal input to the input terminal is shorter than the output period of the signal output from the output terminal (from the output terminal). Signal continues to be output). For this reason, when the timer IC1 is made to function as a monostable multivibrator without using the integrating circuit 281, the time period when a voltage of about 9.6 volts is output from the OUT terminal of the timer IC1, that is, The period until the TRG terminal voltage of the timer IC1 returns from zero volts to about 10.3 volts again from the high signal stop period output from the external output terminal board 261 to the hall computer 262, that is, the inner frame 12 and The opening period of the front frame 14 (the conduction period of the switch SW1 and the switch SW2) must be short. However, since the open periods of the inner frame 12 and the front frame 14 are completely unpredictable, the inner frames 12 and In order to always shorten the opening period of the front frame 14, the period in which a voltage of about 9.6 volts is output from the OUT terminal of the timer IC 1 must be set to a period with a sufficient margin. As described above, even if the period in which the voltage of about 9.6 volts is output from the OUT terminal of the timer IC 1 is set to a period having a sufficient margin, the opening period of the inner frame 12 and the front frame 14 is not limited to that period. If exceeded, the timer IC1 functioning as a monostable multivibrator does not operate normally even if the inner frame 12 and the front frame 14 are closed and the switches SW1 and SW2 are shut off. A voltage of about 9.6 volts continues to be output from the OUT terminal. Then, the high signal output from the external output terminal board 261 to the hall computer 262 also remains in the stopped state even after the set stop period (about 10 ms) is exceeded. As a result, although the frame opening detection circuit 280 and the external output terminal plate 261 are in a normal state, either the frame opening detection circuit 280 or the external output terminal plate 261 has failed, or both of them have failed. I misunderstand that. Therefore, a special circuit configuration is required to allow the timer IC1 to function as a monostable multivibrator and to operate the monostable multivibrator normally without using the integration circuit 281.

しかし、タイマIC1のTRG端子の前段に積分回路281を設けることにより、内枠12または前面枠14が開放されると、その開放期間(スイッチSW1およびスイッチSW2の導通期間)に拘らず、タイマIC1のTRG端子に印加される電圧がゼロボルトに立ち下がってから再び、約10.3ボルトに戻るまで期間を、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間よりも短く調整することができる。このように、積分回路281により、内枠12および前面枠14の開放期間に拘らず、タイマIC1のTRG端子電圧の立ち下り期間を一定期間(約2ms)とすることで、タイマIC1を正常に動作させ、タイマIC1のOUT端子から約9.6ボルトの電圧が出力される期間を約10msとすることができる。   However, by providing the integration circuit 281 in front of the TRG terminal of the timer IC1, when the inner frame 12 or the front frame 14 is opened, the timer IC1 regardless of the open period (the conduction period of the switch SW1 and the switch SW2). The period until the voltage applied to the TRG terminal of the timer IC1 falls to zero volts and then returns to about 10.3 volts is adjusted to be shorter than the period in which the voltage of about 9.6 volts is output from the OUT terminal of the timer IC1. can do. In this way, by setting the falling period of the TRG terminal voltage of the timer IC1 to a certain period (about 2 ms) regardless of the opening period of the inner frame 12 and the front frame 14, the integration circuit 281 makes the timer IC1 normal. The time period during which a voltage of about 9.6 volts is output from the OUT terminal of the timer IC 1 can be set to about 10 ms.

そして、タイマIC1のOUT端子から約9.6ボルトの電圧が約10msの間、出力されると、NOT回路IC3の出力端子電圧は、約10msの間、ゼロボルトになる。すると、トランジスタTR1のコレクタ端子cとエミッタ端子eとが約10msの間、遮断状態となり、蓄電池SB1からフォトカプラPR1に抵抗R7aを介して供給される電流が、約10msの間、停止状態となる。これにより、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、内枠12または前面枠14の一回の開放につき、約10msの間、停止状態となる。このように、タイマIC1を単安定マルチバイブレータとして機能させたとしても、タイマIC1のTRG端子の前段に積分回路281を設けることで、特殊な回路構成を採用することなく、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止期間を約10msとすることができる。   When a voltage of about 9.6 volts is output from the OUT terminal of the timer IC1 for about 10 ms, the output terminal voltage of the NOT circuit IC3 becomes zero volts for about 10 ms. Then, the collector terminal c and the emitter terminal e of the transistor TR1 are cut off for about 10 ms, and the current supplied from the storage battery SB1 to the photocoupler PR1 via the resistor R7a is stopped for about 10 ms. . Thus, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms for each opening of the inner frame 12 or the front frame 14. As described above, even if the timer IC 1 is made to function as a monostable multivibrator, the integration circuit 281 is provided in front of the TRG terminal of the timer IC 1 so that the external output terminal plate 261 can be used without employing a special circuit configuration. The stop period of the high signal output to the hall computer 262 can be about 10 ms.

なお、タイマIC1のTRG端子には、制限電圧(ツェナー電圧)が約10.5ボルトのツェナーダイオードD3のカソード端子が接続され、グランドには、ツェナーダイオードD3のアノード端子が接続されている。このツェナーダイオードD3は、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通された場合に、コンデンサCD7に蓄えられた電荷と蓄電池SB1から供給される電圧とが重畳されることにより発生し得る、タイマIC1を破壊する大きさの過電圧(例えば、12.3ボルトの電圧)が、タイマIC1のTRG端子に印加されるのを防止する素子である。具体的には、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通することによりコンデンサCD7に蓄えられた電荷は、比較的短期間の内に再び、内枠12または前面枠14の次の開放が行われ、スイッチSW1またはスイッチSW2の導通が行われると、スイッチSW1またはスイッチSW2の他端側から一端側へ放電される。このコンデンサCD7から放電された約10.3ボルトの電圧と蓄電池SB1から供給された約10.3ボルトの電圧とが重畳されて、タイマIC1を破壊する大きさの過電圧がタイマIC1のTRG端子に印加され得る。しかし、タイマIC1のTRG端子とグランドとの間には、制限電圧(ツェナー電圧)を約10.5ボルトとするツェナーダイオードD3が接続されているので、タイマIC1のTRG端子に印加される電圧の最大値は約10.5ボルトとなり、タイマIC1を破壊する大きさの過電圧がタイマIC1のTRG端子に印加されることはない。このように、簡単な構成且つ安価なツェナーダイオードD3を用いて、タイマIC1を破壊する大きさの過電圧がタイマIC1のTRG端子に印加されることを防止し、タイマIC1の損傷を防止することができる。   The TRG terminal of the timer IC1 is connected to the cathode terminal of a Zener diode D3 having a limit voltage (zener voltage) of about 10.5 volts, and the ground is connected to the anode terminal of the Zener diode D3. The zener diode D3 has the charge stored in the capacitor CD7 and the voltage supplied from the storage battery SB1 superimposed when the inner frame 12 or the front frame 14 is opened and the switch SW1 or SW2 is turned on. This is an element that prevents an overvoltage (for example, a voltage of 12.3 volts) that can break the timer IC1 from being applied to the TRG terminal of the timer IC1. Specifically, the charge stored in the capacitor CD7 due to the opening of the inner frame 12 or the front frame 14 and the conduction of the switch SW1 or the switch SW2 again becomes the inner frame 12 or the front frame within a relatively short period of time. 14 is opened, and when the switch SW1 or SW2 is turned on, the switch SW1 or the switch SW2 is discharged from the other end side to the one end side. The voltage of about 10.3 volts discharged from the capacitor CD7 and the voltage of about 10.3 volts supplied from the storage battery SB1 are superimposed, and an overvoltage large enough to destroy the timer IC1 is applied to the TRG terminal of the timer IC1. Can be applied. However, since a Zener diode D3 having a limit voltage (zener voltage) of about 10.5 volts is connected between the TRG terminal of the timer IC1 and the ground, the voltage applied to the TRG terminal of the timer IC1 The maximum value is about 10.5 volts, and an overvoltage that destroys the timer IC1 is not applied to the TRG terminal of the timer IC1. In this way, by using the Zener diode D3 that has a simple configuration and is inexpensive, it is possible to prevent an overvoltage large enough to destroy the timer IC1 from being applied to the TRG terminal of the timer IC1, and to prevent damage to the timer IC1. it can.

なお、上述の通り、ツェナーダイオードD3の制限電圧(ツェナー電圧)は、約10.5ボルトであるので、内枠12および前面枠14が閉鎖されて、スイッチSW1およびスイッチSW2が遮断された状態にあっては、蓄電池SB1から供給される電流がツェナーダイオードD3を介してグランドに流れることはなく、蓄電池SB1が消耗することはない。また、スイッチSW1およびスイッチSW2の一端には、ダイオードD2のカソード端子が接続されており、このダイオードD2が電流の逆流防止機能を発揮するので、コンデンサCD7から放電された約10.3ボルトの電圧が、蓄電池SB1やタイマIC1のVDD端子に印加されて、これらが損傷することはない。   As described above, since the limit voltage (zener voltage) of the Zener diode D3 is about 10.5 volts, the inner frame 12 and the front frame 14 are closed, and the switch SW1 and the switch SW2 are shut off. In this case, the current supplied from the storage battery SB1 does not flow to the ground via the Zener diode D3, and the storage battery SB1 is not consumed. In addition, the cathode terminal of the diode D2 is connected to one end of the switch SW1 and the switch SW2, and this diode D2 exhibits a function of preventing the backflow of current. Therefore, a voltage of about 10.3 volts discharged from the capacitor CD7. However, they are not applied to the storage battery SB1 or the VDD terminal of the timer IC1 and are not damaged.

上述した通り、枠開放検出回路280のタイマIC1は、内枠12または前面枠14が開放されて、スイッチSW1またはスイッチSW2が導通され、タイマIC1のTRG端子に印加される電圧がゼロボルトに立ち下がると、この立ち下がりから約10msの間、タイマIC1のOUT端子の電圧をゼロボルトから約9.6ボルトに立ち上げる単安定マルチバイブレータとして機能する。そして、このタイマIC1のTRG端子の前段に積分回路281を設けることにより、内枠12または前面枠14が開放された場合に、内枠12および前面枠14の開放期間に拘らず、タイマIC1のTRG端子に印加される電圧がゼロボルトに立ち下がってから、約10.3ボルトに戻るまで期間を、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がる期間よりも短く調整することができる。このように、積分回路281により、内枠12および前面枠14の開放期間に拘らず、タイマIC1のTRG端子電圧の立ち下がり期間を一定期間(約2ms)とすることで、単安定マルチバイブレータとして機能するタイマIC1を正常に動作させ、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がる期間とすることができる。これにより、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止期間を約10msとすることができる。よって、枠開放検出回路280は、枠開放検出回路260と比較して、特殊な回路構成を採用することなく、枠開放検出回路260と同様に、内枠12または前面枠14の開放期間に拘らず、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止期間を約10msとすることができる。   As described above, in the timer IC1 of the frame open detection circuit 280, the inner frame 12 or the front frame 14 is opened, the switch SW1 or the switch SW2 is turned on, and the voltage applied to the TRG terminal of the timer IC1 falls to zero volts. Then, it functions as a monostable multivibrator that raises the voltage at the OUT terminal of the timer IC1 from zero volts to about 9.6 volts for about 10 ms from the fall. Further, by providing an integration circuit 281 in front of the TRG terminal of the timer IC1, when the inner frame 12 or the front frame 14 is opened, the timer IC1 is connected regardless of the opening period of the inner frame 12 and the front frame 14. Adjust the period from when the voltage applied to the TRG terminal falls to zero volts until it returns to about 10.3 volts, shorter than the period when the voltage at the OUT terminal of the timer IC1 rises from zero volts to about 9.6 volts Can do. As described above, by setting the falling period of the TRG terminal voltage of the timer IC 1 to a certain period (about 2 ms) regardless of the opening period of the inner frame 12 and the front frame 14 by the integration circuit 281, a monostable multivibrator is obtained. The functioning timer IC1 can be operated normally, and the voltage at the OUT terminal of the timer IC1 can rise to about 9.6 volts from zero volts. Thereby, the stop period of the high signal output from the external output terminal board 261 to the hall computer 262 can be set to about 10 ms. Therefore, the frame opening detection circuit 280 is not related to the frame opening detection circuit 260 and does not employ a special circuit configuration, and is related to the opening period of the inner frame 12 or the front frame 14 similarly to the frame opening detection circuit 260. Instead, the high signal output period output from the external output terminal board 261 to the hall computer 262 can be about 10 ms.

また、本実施形態のパチンコ機によれば、枠開放検出回路280には、蓄電池SB1が設けられているので、パチンコ機への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、例えば、遊技場の営業時間が終了してパチンコ機への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、枠開放検出回路280は、内枠12の開放および前面枠14の開放を検出することができる。そして、枠開放検出回路280により、内枠12の開放または前面枠14の開放が検出されると、その1回の検出につき、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を約10ms間、停止状態にすることができる。なお、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、内枠12または前面枠14の開放が行われたパチンコ機を特定することができる。更には、ホールコンピュータ262に、外部出力端子板261から出力されるハイ信号が停止されたことと共に、そのハイ信号の停止時刻を記憶させることで、特定したパチンコ機の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   Further, according to the pachinko machine of the present embodiment, the frame open detection circuit 280 is provided with the storage battery SB1, so that power is supplied to the pachinko machine and a DC voltage of 12 volts is supplied from the DC power supply DC1. In addition to the case where, for example, even when the game hall is closed and the power supply to the pachinko machine is shut off and no DC voltage of 12 volts is supplied from the DC power supply DC1, the frame is opened. The detection circuit 280 can detect the opening of the inner frame 12 and the opening of the front frame 14. When the opening of the inner frame 12 or the opening of the front frame 14 is detected by the frame opening detection circuit 280, a high signal output from the external output terminal plate 261 to the hall computer 262 is approximately received for each detection. It can be stopped for 10 ms. The stop state of the high signal output from the external output terminal board 261 to the hall computer 262 is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, the pachinko machine in which the inner frame 12 or the front frame 14 is opened can be identified by the high signal stop state stored in the hall computer 262. Further, by causing the hall computer 262 to stop the high signal output from the external output terminal plate 261 and to store the stop time of the high signal, the opening time of the identified inner frame 12 of the pachinko machine or The opening time of the front frame 14 can be detected.

なお、扉開放検出回路280では、タイマIC1にLMC555を用いて、内枠12の開放または前面枠14の開放を検出し、フォトカプラPR1の通電を約10msの間、停止する回路を実現したが、これに限られるものではない。即ち、タイマIC1に他の集積回路等を用いて、内枠12の1回の開放または前面枠14の1回の開放に対して、1のパルス信号を発生する回路を実現し、その1のパルス信号に基づいてフォトカプラPR1の通電を、所定期間停止するものであれば良い。   The door opening detection circuit 280 uses the LMC 555 for the timer IC 1 to detect the opening of the inner frame 12 or the opening of the front frame 14, and realizes a circuit that stops energization of the photocoupler PR1 for about 10 ms. However, it is not limited to this. That is, by using another integrated circuit or the like for the timer IC 1, a circuit that generates one pulse signal for one opening of the inner frame 12 or one opening of the front frame 14 is realized. What is necessary is just to stop energization of the photocoupler PR1 for a predetermined period based on the pulse signal.

次に、図21を参照して、スイッチSW1の状態(内枠12の状態)とスイッチSW2の状態(前面枠14の状態)とに応じて変化するタイマIC1のTRG端子の電圧と、タイマIC1のOUT端子の電圧と、NOT回路IC3の出力端子の電圧と、外部出力端子板261の出力(ホールコンピュータ262の入力)との関係について説明する。図21は、スイッチSW1の状態(内枠12の状態)、スイッチSW2の状態(前面枠14の状態)、タイマIC1のTRG端子の電圧、タイマIC1のOUT端子の電圧、NOT回路IC3の出力端子の電圧および外部出力端子板261の出力(ホールコンピュータ262の入力)の関係を示したタイミングチャートである。なお、図21に記載されたt1時〜t8時の各時は、図8に示す第1実施形態の枠開放検出回路260のタイミングチャートに記載されたt1時〜t8時の各時と同一である。   Next, referring to FIG. 21, the voltage at the TRG terminal of timer IC1 that changes according to the state of switch SW1 (the state of inner frame 12) and the state of switch SW2 (the state of front frame 14), and timer IC1 The relationship between the voltage at the OUT terminal, the voltage at the output terminal of the NOT circuit IC3, and the output from the external output terminal plate 261 (the input of the hall computer 262) will be described. FIG. 21 shows the state of the switch SW1 (the state of the inner frame 12), the state of the switch SW2 (the state of the front frame 14), the voltage of the TRG terminal of the timer IC1, the voltage of the OUT terminal of the timer IC1, and the output terminal of the NOT circuit IC3. 5 is a timing chart showing the relationship between the voltage of the external output terminal 261 and the output of the external output terminal plate 261 (input of the hall computer 262). Note that the times from t1 to t8 shown in FIG. 21 are the same as the times from t1 to t8 shown in the timing chart of the frame opening detection circuit 260 of the first embodiment shown in FIG. is there.

図21(a)に示すように、t1時に、スイッチSW1が導通状態(内枠12が開放状態)となると、コンデンサCD7の充電が開始され、図21(c)に示すように、タイマIC1のTRG端子電圧が、約10.3ボルトからゼロボルトへ立ち下がる(t1時)。すると、これに追従して、図21(d)に示すように、タイマIC1のOUT端子電圧は、ゼロボルトから約9.6ボルトに立ち上がる(t1時)。また、図21(e)に示すように、NOT回路IC3の出力端子の電圧は、約11.3ボルトからゼロボルトに立ち下がる(t1時)。これにより、枠開放検出回路280のトランジスタTR1のコレクタ端子とエミッタ端子との端子間は遮断状態となり、外部出力端子板261の抵抗R7aの一端への電流供給が停止する。よって、図21(f)に示すように、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は停止状態となる(t1時)。   As shown in FIG. 21A, when the switch SW1 is in a conductive state (inner frame 12 is in an open state) at time t1, charging of the capacitor CD7 is started, and as shown in FIG. The TRG terminal voltage falls from about 10.3 volts to zero volts (at time t1). Then, following this, as shown in FIG. 21 (d), the OUT terminal voltage of the timer IC1 rises from zero volts to about 9.6 volts (at time t1). In addition, as shown in FIG. 21E, the voltage at the output terminal of the NOT circuit IC3 falls from about 11.3 volts to zero volts (at time t1). As a result, the terminal between the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 280 is cut off, and the current supply to one end of the resistor R7a of the external output terminal plate 261 is stopped. Therefore, as shown in FIG. 21 (f), the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (at time t1).

次に、図21(c)に示すように、t1時から約2ms経過すると、コンデンサCD7の充電が完了して、タイマIC1のTRG端子電圧が再び、ゼロボルトから約10.3ボルトへ戻る。しかし、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がってから(t1時から)、約10msが経過していないので、タイマIC1のOUT端子電圧は、図21(d)に示すように、約9.6ボルトの状態を維持している。よって、NOT回路IC3の出力端子の電圧は、図21(e)に示すように、ゼロボルトの状態を維持している。   Next, as shown in FIG. 21 (c), when about 2 ms elapses from time t1, the charging of the capacitor CD7 is completed, and the TRG terminal voltage of the timer IC1 returns from zero volts to about 10.3 volts again. However, since the voltage at the OUT terminal of the timer IC1 has risen from zero volt to about 9.6 volts (from t1), about 10 ms has not elapsed, so the OUT terminal voltage of the timer IC1 is as shown in FIG. As shown, it maintains a state of about 9.6 volts. Therefore, the voltage at the output terminal of the NOT circuit IC3 is maintained at zero volts as shown in FIG.

その後、t1時から約10ms経過すると、図21(d)に示すように、タイマIC1は、OUT端子の電圧を、約9.6ボルトからゼロボルトに切り換える。すると、図21(e)に示すように、NOT回路IC3の出力端子の電圧は、ゼロボルトから約11.3ボルトに切り換わる(t1時から約10ms経過後)。これにより、枠開放検出回路280のトランジスタTR1のコレクタ端子とエミッタ端子とが再び導通され、外部出力端子板261の抵抗R7aの一端への電流供給が再開される。よって、図21(f)に示すように、外部出力端子板261からホールコンピュータ262へハイ信号が再び出力される(t1時から約10ms経過後)。   Thereafter, when about 10 ms elapse from t1, the timer IC1 switches the voltage at the OUT terminal from about 9.6 volts to zero volts as shown in FIG. Then, as shown in FIG. 21 (e), the voltage at the output terminal of the NOT circuit IC3 is switched from zero volts to about 11.3 volts (after about 10 ms has elapsed since t1). As a result, the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 280 are turned on again, and the current supply to one end of the resistor R7a of the external output terminal plate 261 is resumed. Therefore, as shown in FIG. 21 (f), a high signal is output again from the external output terminal board 261 to the hall computer 262 (after about 10 ms has elapsed since t1).

上述のように、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧が約10.3ボルトからゼロボルトに切り換わってから(t1時から)約10msの間、抵抗R7aの一端への電流供給が停止されると、外部出力端子板261のフォトカプラPR1の一次側の発光ダイオード(図20参照)への電流供給も、t1時から約10msの間だけ停止される。これにより、図21(f)に示すように、外部出力端子板261の出力は、約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、t1時から約10msの間だけ停止状態となる。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, after the switch SW1 is turned on (the inner frame 12 is open), that is, after the TRG terminal voltage is switched from about 10.3 volts to zero volts (from time t1), for about 10 ms. When the current supply to one end of the resistor R7a is stopped, the current supply to the primary light emitting diode (see FIG. 20) of the photocoupler PR1 of the external output terminal plate 261 is also stopped for about 10 ms from t1. Is done. As a result, as shown in FIG. 21 (f), the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms from t1. The high signal stop state is stored in the hall computer 262.

なお、図21(a)に示すように、t2時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると、枠開放検出回路280は、再び、内枠12および前面枠14の検出が可能な状態に設定される。   As shown in FIG. 21A, when the switch SW1 is in the cut-off state (the inner frame 12 is closed) at t2, the frame opening detection circuit 280 detects the inner frame 12 and the front frame 14 again. Set to possible state.

次に、図21(b)に示すように、t3時に、スイッチSW2が導通状態(前面枠14が開放状態)となると、コンデンサCD7の充電が開始され、図21(c)に示すように、タイマIC1のTRG端子電圧が、約10.3ボルトからゼロボルトへ立ち下がる(t3時)。すると、これに追従して、図21(d)に示すように、タイマIC1のOUT端子電圧は、ゼロボルトから約9.6ボルトに立ち上がる(t3時)。また、図21(e)に示すように、NOT回路IC3の出力端子の電圧は、約11.3ボルトからゼロボルトに立ち下がる(t3時)。これにより、枠開放検出回路280のトランジスタTR1のコレクタ端子とエミッタ端子との端子間は遮断状態となり、外部出力端子板261の抵抗R7aの一端への電流供給が停止する。よって、図21(f)に示すように、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は停止状態となる(t3時)。   Next, as shown in FIG. 21B, at time t3, when the switch SW2 is in a conductive state (the front frame 14 is in an open state), charging of the capacitor CD7 is started, and as shown in FIG. The TRG terminal voltage of the timer IC1 falls from about 10.3 volts to zero volts (at time t3). Then, following this, as shown in FIG. 21 (d), the OUT terminal voltage of the timer IC1 rises from zero volts to about 9.6 volts (at time t3). As shown in FIG. 21 (e), the voltage at the output terminal of the NOT circuit IC3 falls from about 11.3 volts to zero volts (at time t3). As a result, the terminal between the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 280 is cut off, and the current supply to one end of the resistor R7a of the external output terminal plate 261 is stopped. Therefore, as shown in FIG. 21F, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (at time t3).

なお、t1時からt2時の間にコンデンサCD7に蓄えられた電荷は、t3時に、ツェナーダイオードD3を介して瞬間的に放電完了する。このコンデンサCD7の放電期間は、タイマIC1のTRG端子の電圧が約10.3ボルトからゼロボルトとなり、再び約10.3ボルトとなる約2msよりも非常に微小な期間であるので、タイマIC1のTRG端子に印加される電圧に著しい影響を与えるものではない。更に、この放電の他に、t1時からt2時にコンデンサCD7に蓄えられた電荷は、コンデンサCD7の自己放電によっても放電が行われる。   The electric charge stored in the capacitor CD7 between time t1 and time t2 is instantaneously discharged through the zener diode D3 at time t3. The discharge period of the capacitor CD7 is a period that is much shorter than about 2 ms in which the voltage at the TRG terminal of the timer IC1 is changed from about 10.3 volts to zero volts and is again about 10.3 volts. It does not significantly affect the voltage applied to the terminals. In addition to this discharge, the electric charge stored in the capacitor CD7 from t1 to t2 is also discharged by self-discharge of the capacitor CD7.

また、t3時に、タイマIC1のTRG端子には、蓄電池SB1から供給される約10.3ボルトの電圧と、コンデンサCD7に蓄えられた電荷に伴う約10.3ボルトの電圧とが重畳されて、タイマIC1を破壊する大きさの過電圧が印加され得る。しかし、タイマIC1のTRG端子の前段には、制限電圧(ツェナー電圧)を約10.5ボルトとするツェナーダイオードD3が接続されているので、タイマIC1のTRG端子に印加される電圧の最大値は約10.5ボルトとなり、タイマIC1を破壊する大きさの過電圧がタイマIC1のTRG端子に印加されることはない。   At time t3, a voltage of about 10.3 volts supplied from the storage battery SB1 and a voltage of about 10.3 volts associated with the electric charge stored in the capacitor CD7 are superimposed on the TRG terminal of the timer IC1. An overvoltage large enough to destroy the timer IC1 may be applied. However, since a Zener diode D3 having a limit voltage (zener voltage) of about 10.5 volts is connected to the preceding stage of the TRG terminal of the timer IC1, the maximum value of the voltage applied to the TRG terminal of the timer IC1 is The overvoltage which is about 10.5 volts and destroys the timer IC1 is not applied to the TRG terminal of the timer IC1.

次に、図21(c)に示すように、t3時から約2ms経過すると、コンデンサCD7の充電が完了して、タイマIC1のTRG端子電圧が再び、ゼロボルトから約10.3ボルトへ戻る。しかし、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がってから(t3時から)、約10msが経過していないので、タイマIC1のOUT端子電圧は、図21(d)に示すように、約9.6ボルトの状態を維持している。よって、NOT回路IC3の出力端子の電圧は、図21(e)に示すように、ゼロボルトの状態を維持している。   Next, as shown in FIG. 21C, when about 2 ms elapses from t3, the charging of the capacitor CD7 is completed, and the TRG terminal voltage of the timer IC1 returns from zero volts to about 10.3 volts again. However, since the voltage at the OUT terminal of the timer IC1 has risen from zero volts to about 9.6 volts (from t3), about 10 ms has not elapsed, the OUT terminal voltage of the timer IC1 is shown in FIG. As shown, the state of about 9.6 volts is maintained. Therefore, the voltage at the output terminal of the NOT circuit IC3 is maintained at zero volts as shown in FIG.

その後、t3時から約10ms経過すると、図21(d)に示すように、タイマIC1は、OUT端子の電圧を、約9.6ボルトからゼロボルトに切り換える。すると、図21(e)に示すように、NOT回路IC3の出力端子の電圧は、ゼロボルトから約11.3ボルトに切り換わる(t3時から約10ms経過後)。これにより、枠開放検出回路280のトランジスタTR1のコレクタ端子とエミッタ端子とが再び導通され、外部出力端子板261の抵抗R7aの一端への電流供給が再開される。よって、図21(f)に示すように、外部出力端子板261からホールコンピュータ262へハイ信号が再び出力される(t3時から約10ms経過後)。   Thereafter, when about 10 ms elapses from t3, the timer IC1 switches the voltage at the OUT terminal from about 9.6 volts to zero volts as shown in FIG. 21 (d). Then, as shown in FIG. 21 (e), the voltage at the output terminal of the NOT circuit IC3 is switched from zero volts to about 11.3 volts (after about 10 ms has elapsed since t3). As a result, the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 280 are turned on again, and the current supply to one end of the resistor R7a of the external output terminal plate 261 is resumed. Therefore, as shown in FIG. 21 (f), a high signal is output again from the external output terminal board 261 to the hall computer 262 (after about 10 ms has elapsed since t3).

上述のように、スイッチSW2が導通状態(前面枠14が開放状態)となってから、即ち、TRG端子電圧が約10.3ボルトからゼロボルトに切り換わってから(t3時から)約10msの間、抵抗R7aの一端への電流供給が停止されると、外部出力端子板261のフォトカプラPR1の一次側の発光ダイオード(図20参照)への電流供給も、t3時から約10msの間だけ停止される。これにより、図21(f)に示すように、外部出力端子板261の出力は、約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、t3時から約10msの間だけ停止状態となる。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, after the switch SW2 is in a conductive state (the front frame 14 is in an open state), that is, for about 10 ms after the TRG terminal voltage is switched from about 10.3 volts to zero volts (from t3 time). When the current supply to one end of the resistor R7a is stopped, the current supply to the light emitting diode (see FIG. 20) on the primary side of the photocoupler PR1 of the external output terminal plate 261 is also stopped for about 10 ms from t3. Is done. As a result, as shown in FIG. 21 (f), the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms from t3. The high signal stop state is stored in the hall computer 262.

なお、図21(b)に示すように、t4時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、枠開放検出回路280は、再び、内枠12および前面枠14の検出が可能な状態に設定される。   As shown in FIG. 21 (b), when the switch SW2 is in a cut-off state (the front frame 14 is closed) at t4, the frame open detection circuit 280 detects the inner frame 12 and the front frame 14 again. Set to possible state.

最後に、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合について説明する。図21(a)に示すように、t5時に、スイッチSW1が導通状態(内枠12が開放状態)となり、更に、図21(b)に示すように、t6時に、スイッチSW2が導通状態(前面枠14が開放状態)となると、t5時に、コンデンサCD7の充電が開始され、図21(c)に示すように、タイマIC1のTRG端子電圧が、約10.3ボルトからゼロボルトへ立ち下がる(t5時)。すると、これに追従し、図21(d)に示すように、タイマIC1のOUT端子電圧は、ゼロボルトから約9.6ボルトに立ち上がる(t5時)。また、図21(e)に示すように、NOT回路IC3の出力端子の電圧は、約11.3ボルトからゼロボルトに立ち下がる(t5時)。これにより、枠開放検出回路280のトランジスタTR1のコレクタ端子とエミッタ端子との端子間は遮断状態となり、外部出力端子板261の抵抗R7aの一端への電流供給が停止する。よって、図21(f)に示すように、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は停止状態となる(t5時)。   Finally, a case will be described where the switch SW2 is in a conductive state (the front frame 14 is in an open state) when the switch SW1 is in a conductive state (the inner frame 12 is in an open state). As shown in FIG. 21 (a), at time t5, the switch SW1 becomes conductive (inner frame 12 is open), and as shown in FIG. 21 (b), at time t6, switch SW2 becomes conductive (front surface). When the frame 14 is in an open state), at time t5, charging of the capacitor CD7 is started, and as shown in FIG. 21C, the TRG terminal voltage of the timer IC1 falls from about 10.3 volts to zero volts (t5). Time). Then, following this, as shown in FIG. 21 (d), the OUT terminal voltage of the timer IC1 rises from zero volts to about 9.6 volts (at time t5). As shown in FIG. 21 (e), the voltage at the output terminal of the NOT circuit IC3 falls from about 11.3 volts to zero volts (at time t5). As a result, the terminal between the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 280 is cut off, and the current supply to one end of the resistor R7a of the external output terminal plate 261 is stopped. Therefore, as shown in FIG. 21F, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped (at time t5).

なお、t3時からt4時の間にコンデンサCD7に蓄えられた電荷は、t5時に、ツェナーダイオードD3を介して瞬間的に放電完了するので、タイマIC1のTRG端子に印加される電圧に著しい影響を与えるものではない。更に、この放電の他に、t3時からt4時にコンデンサCD7に蓄えられた電荷は、コンデンサCD7の自己放電によっても放電が行われる。   The charge stored in the capacitor CD7 between t3 and t4 has a significant effect on the voltage applied to the TRG terminal of the timer IC1, since the discharge is instantaneously completed through the zener diode D3 at t5. is not. In addition to this discharge, the charge stored in the capacitor CD7 from t3 to t4 is also discharged by self-discharge of the capacitor CD7.

また、t5時に、タイマIC1のTRG端子には、蓄電池SB1から供給される約10.3ボルトの電圧と、コンデンサCD7に蓄えられた電荷に伴う約10.3ボルトの電圧とが重畳されて、タイマIC1を破壊する大きさの過電圧が印加され得る。しかし、ツェナーダイオードD3により、タイマIC1のTRG端子に印加される電圧の最大値は約10.5ボルトとなるので、タイマIC1を破壊する大きさの過電圧がタイマIC1のTRG端子に印加されることはない。   At t5, a voltage of about 10.3 volts supplied from the storage battery SB1 and a voltage of about 10.3 volts associated with the charge stored in the capacitor CD7 are superimposed on the TRG terminal of the timer IC1, An overvoltage large enough to destroy the timer IC1 may be applied. However, since the maximum value of the voltage applied to the TRG terminal of the timer IC1 is about 10.5 volts due to the Zener diode D3, an overvoltage large enough to destroy the timer IC1 is applied to the TRG terminal of the timer IC1. There is no.

次に、図21(c)に示すように、t5時から約2ms経過すると、コンデンサCD7の充電が完了して、タイマIC1のTRG端子電圧が再び、ゼロボルトから約10.3ボルトへ戻る。しかし、タイマIC1のOUT端子の電圧がゼロボルトから約9.6ボルトに立ち上がってから(t5時から)、約10msが経過していないので、タイマIC1のOUT端子電圧は、図21(d)に示すように、約9.6ボルトの状態を維持している。よって、NOT回路IC3の出力端子の電圧は、図21(e)に示すように、ゼロボルトの状態を維持している。   Next, as shown in FIG. 21C, when about 2 ms elapses from t5, the charging of the capacitor CD7 is completed, and the TRG terminal voltage of the timer IC1 returns from zero volts to about 10.3 volts again. However, since the voltage at the OUT terminal of the timer IC1 has risen from zero volts to about 9.6 volts (from t5), about 10 ms has not elapsed, the OUT terminal voltage of the timer IC1 is shown in FIG. As shown, the state of about 9.6 volts is maintained. Therefore, the voltage at the output terminal of the NOT circuit IC3 is maintained at zero volts as shown in FIG.

その後、t5時から約10ms経過すると、図21(d)に示すように、タイマIC1は、OUT端子の電圧を、約9.6ボルトからゼロボルトに切り換える。すると、図21(e)に示すように、NOT回路IC3の出力端子の電圧は、ゼロボルトから約11.3ボルトに切り換わる(t5時から約10ms経過後)。これにより、枠開放検出回路280のトランジスタTR1のコレクタ端子とエミッタ端子とが再び導通され、外部出力端子板261の抵抗R7aの一端への電流供給が再開される。よって、図21(f)に示すように、外部出力端子板261からホールコンピュータ262へハイ信号が再び出力される(t5時から約10ms経過後)。   Thereafter, when about 10 ms elapses from t5, as shown in FIG. 21D, the timer IC1 switches the voltage of the OUT terminal from about 9.6 volts to zero volts. Then, as shown in FIG. 21 (e), the voltage at the output terminal of the NOT circuit IC3 is switched from zero volts to about 11.3 volts (after about 10 ms has elapsed since t5). As a result, the collector terminal and the emitter terminal of the transistor TR1 of the frame opening detection circuit 280 are turned on again, and the current supply to one end of the resistor R7a of the external output terminal plate 261 is resumed. Accordingly, as shown in FIG. 21 (f), a high signal is output again from the external output terminal board 261 to the hall computer 262 (after about 10 ms has elapsed since t5).

上述のように、スイッチSW1が導通状態(内枠12が開放状態)となってから、即ち、TRG端子電圧が約10.3ボルトからゼロボルトに切り換わってから(t5時から)約10msの間、抵抗R7aの一端への電流供給が停止されると、外部出力端子板261のフォトカプラPR1の一次側の発光ダイオード(図20参照)への電流供給も、t5時から約10msの間だけ停止される。これにより、図21(f)に示すように、外部出力端子板261の出力は、約10msの間だけハイ状態からロウ状態に切り換わる。つまり、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、t5時から約10msの間だけ停止状態となる。このハイ信号の停止状態が、ホールコンピュータ262に記憶される。   As described above, after switch SW1 becomes conductive (inner frame 12 is open), that is, for about 10 ms after the TRG terminal voltage is switched from about 10.3 volts to zero volts (from t5). When the current supply to one end of the resistor R7a is stopped, the current supply to the light emitting diode (see FIG. 20) on the primary side of the photocoupler PR1 of the external output terminal plate 261 is also stopped for about 10 ms from t5. Is done. As a result, as shown in FIG. 21 (f), the output of the external output terminal plate 261 switches from the high state to the low state for about 10 ms. That is, the high signal output from the external output terminal board 261 to the hall computer 262 is stopped for about 10 ms from t5. The high signal stop state is stored in the hall computer 262.

なお、図21(a)に示すように、t7時に、スイッチSW1が遮断状態(内枠12が閉鎖状態)となると共に、図21(b)に示すように、t8時に、スイッチSW2が遮断状態(前面枠14が閉鎖状態)となると、枠開放検出回路280は、再び、内枠12および前面枠14の検出が可能な状態に設定される。   As shown in FIG. 21 (a), at time t7, the switch SW1 is turned off (the inner frame 12 is closed), and as shown in FIG. 21 (b), at time t8, the switch SW2 is turned off. When the front frame 14 is in the closed state, the frame open detection circuit 280 is set again to a state in which the inner frame 12 and the front frame 14 can be detected.

このように、スイッチSW1が導通状態(内枠12が開放状態)であるときに、スイッチSW2が導通状態(前面枠14が開放状態)となった場合でも、枠開放検出回路280は、スイッチSW1の導通期間(内枠12の開放期間)およびスイッチSW2の導通期間(前面枠14の開放期間)に拘らず、スイッチSW1またはスイッチSW2のいずれか一方が導通状態(内枠12または前面枠14のいずれか一方が開放状態)となり、タイマIC1のTRG端子電圧が約10.3ボルトからゼロボルトへ立ち下がってから約10ms経過すると、タイマIC1のOUT端子の電圧を約9.6ボルトからゼロボルトに切り換える。この枠開放検出回路280の動作により、枠開放検出回路280のトランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子e(図20参照)との端子間が、約10msの間だけ遮断される。これにより、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号は、内枠12若しくは前面枠14の一方が開放状態(スイッチSW1若しくはスイッチSW2の一方が導通状態)となったときから、約10msの間だけ、停止状態となる。   Thus, even when the switch SW1 is in the conductive state (the inner frame 12 is in the open state) and the switch SW2 is in the conductive state (the front frame 14 is in the open state), the frame open detection circuit 280 is the switch SW1. Regardless of the conduction period (the opening period of the inner frame 12) and the conduction period of the switch SW2 (the opening period of the front frame 14), either the switch SW1 or the switch SW2 is in the conduction state (the inner frame 12 or the front frame 14). When either one is open) and about 10 ms have elapsed after the TRG terminal voltage of the timer IC1 falls from about 10.3 volts to zero volts, the voltage at the OUT terminal of the timer IC1 is switched from about 9.6 volts to zero volts. . By the operation of the frame opening detection circuit 280, the terminal between the collector terminal c of the transistor TR1 and the emitter terminal e (see FIG. 20) of the transistor TR1 of the frame opening detection circuit 280 is cut off for about 10 ms. As a result, the high signal output from the external output terminal plate 261 to the hall computer 262 starts when one of the inner frame 12 or the front frame 14 is in an open state (one of the switch SW1 or the switch SW2 is conductive). It will be stopped only for about 10 ms.

なお、ハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、内枠12または前面枠14の開放が行われたパチンコ機を特定することができる。   The stop state of the high signal is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, the pachinko machine in which the inner frame 12 or the front frame 14 is opened can be identified by the high signal stop state stored in the hall computer 262.

以上、説明したように、第3実施形態のパチンコ機によれば、内枠12または前面枠14が開放状態となって、スイッチSW1またはスイッチSW2が導通状態となると、積分回路281により、内枠12または前面枠14の開放期間に拘らず、タイマIC1のTRG端子に印加される電圧の立ち下がり期間を一定期間(約2ms)とする。すると、単安定マルチバイブレータとして機能するタイマIC1は正常に動作を行い、タイマIC1のTRG端子電圧がゼロボルトへ立ち下がってから約10ms経過するまでの間、タイマIC1のOUT端子の電圧をゼロボルトから約9.6ボルトへ立ち上げる。すると、NOT回路IC3の出力端子電圧は、約10msの間、ゼロボルトになる。これにより、トランジスタTR1のコレクタ端子cとエミッタ端子eとが約10msの間、遮断状態となり、蓄電池SB1から外部出力端子板261のフォトカプラPR1に抵抗R7aを介して供給される電流が、約10msの間、停止状態となる。よって、第3実施形態のパチンコ機によれば、枠開放検出回路280により、内枠12の開放または前面枠14の開放が検出されると、その1回の検出につき、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を約10ms間、停止状態にすることができる。なお、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号の停止状態は、24時間動作し続けるホールコンピュータ262に記憶される。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、内枠12または前面枠14の開放が行われたパチンコ機を特定することができる。更には、ホールコンピュータ262に、外部出力端子板261から出力されるハイ信号が停止されたことと共に、そのハイ信号の停止時刻を記憶させることで、特定したパチンコ機の内枠12の開放時刻または前面枠14の開放時刻を検出することができる。   As described above, according to the pachinko machine of the third embodiment, when the inner frame 12 or the front frame 14 is in an open state and the switch SW1 or the switch SW2 is in a conductive state, the integrating circuit 281 Regardless of the open period of 12 or the front frame 14, the falling period of the voltage applied to the TRG terminal of the timer IC1 is set to a certain period (about 2 ms). Then, the timer IC1 functioning as a monostable multivibrator operates normally, and the voltage at the OUT terminal of the timer IC1 is reduced from zero volts to about 10 ms after the TRG terminal voltage of the timer IC1 falls to zero volts. Raise to 9.6 volts. Then, the output terminal voltage of the NOT circuit IC3 becomes zero volts for about 10 ms. As a result, the collector terminal c and the emitter terminal e of the transistor TR1 are cut off for about 10 ms, and the current supplied from the storage battery SB1 to the photocoupler PR1 of the external output terminal plate 261 via the resistor R7a is about 10 ms. During this period, it is stopped. Therefore, according to the pachinko machine of the third embodiment, when the opening of the inner frame 12 or the opening of the front frame 14 is detected by the frame opening detection circuit 280, from the external output terminal plate 261 for each detection. The high signal output to the hall computer 262 can be stopped for about 10 ms. The stop state of the high signal output from the external output terminal board 261 to the hall computer 262 is stored in the hall computer 262 that continues to operate for 24 hours. Therefore, the pachinko machine in which the inner frame 12 or the front frame 14 is opened can be identified by the high signal stop state stored in the hall computer 262. Further, by causing the hall computer 262 to stop the high signal output from the external output terminal plate 261 and to store the stop time of the high signal, the opening time of the identified inner frame 12 of the pachinko machine or The opening time of the front frame 14 can be detected.

また、第3実施形態のパチンコ機によれば、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合には、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へハイ信号が出力される。一方、上述の通り、内枠12または前面枠14が開放状態となった場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が停止状態となるが、ハイ信号が停止状態となる期間は、約10msである。   Further, according to the pachinko machine of the third embodiment, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms has elapsed since the inner frame 12 or the front frame 14 was opened, A high signal is output to the hall computer 262 from the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261. On the other hand, as described above, when the inner frame 12 or the front frame 14 is in the open state, the high signal output from the phototransistor to the hall computer 262 is in the stopped state, but the period in which the high signal is in the stopped state. Is about 10 ms.

ここで、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とは図示しない通信ケーブルを用いて接続しているが、この通信ケーブルが侵入者等により切断(破損)等された場合には、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、約10msを超えて、常時、停止状態となる。   Here, the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 is connected to the hall computer 262 using a communication cable (not shown). When the signal is cut (damaged) by, the high signal output from the phototransistor to the hall computer 262 always exceeds about 10 ms and is stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)からホールコンピュータ262へ出力されるハイ信号が、約10msを超えて停止状態となった場合には、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等を検出することができる。従って、ホールコンピュータ262に記憶されたハイ信号の停止状態の期間から、内枠12または前面枠14の開放を検出できることに加え、フォトトランジスタとホールコンピュータ262とを接続する通信ケーブルの切断(破損)等も検出することができる。   Therefore, when the high signal output from the light receiving element (phototransistor) that is the secondary side of the photocoupler PR1 of the external output terminal plate 261 to the hall computer 262 is stopped for more than about 10 ms, The disconnection (breakage) of the communication cable connecting the transistor and the hall computer 262 can be detected. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14 from the high signal stop state period stored in the hall computer 262, the communication cable connecting the phototransistor and the hall computer 262 is disconnected (damaged). Etc. can also be detected.

また、枠開放検出回路280および外部出力端子板261に使用される半導体部品は、衝撃や静電気等により破壊が発生することがあるが、この破壊は、半導体部品に使用される半導体が破壊されることにより生じるので、一般的に、ショート破壊(半導体部品の端子間が短絡状態となる破壊)よりもオープン破壊(半導体部品の端子間が開放状態となる破壊)の方が発生し易い。半導体部品がオープン破壊となると、半導体部品に電流が供給されないので、半導体部品から正常な電圧が出力されない。すると、フォトカプラPR1へも正常な電流が供給されないので、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がなくても、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号は、約10msを超えて、常時、停止状態となる。   In addition, the semiconductor components used for the open frame detection circuit 280 and the external output terminal board 261 may be destroyed by impact, static electricity, or the like. This destruction destroys the semiconductor used for the semiconductor components. Therefore, in general, an open breakdown (a breakdown in which the terminals of the semiconductor components are opened) is more likely to occur than a short breakdown (a breakdown in which the terminals of the semiconductor components are in a short circuit). When the semiconductor component is open broken, no current is supplied to the semiconductor component, so that no normal voltage is output from the semiconductor component. Then, since a normal current is not supplied to the photocoupler PR1, there is no abnormality in the communication cable connecting the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262. However, the high signal output from the phototransistor to the hall computer 262 exceeds about 10 ms and is always stopped.

よって、外部出力端子板261のフォトカプラPR1の二次側である受光素子(フォトトランジスタ)とホールコンピュータ262とを接続する通信ケーブルに異常がないものの、フォトトランジスタからホールコンピュータ262へ出力されるハイ信号が、約10msを超えて停止状態となった場合には、枠開放検出回路280または外部出力端子板261の破壊を検出することができる。従って、ホールコンピュータ262に記憶されたハイ信号の停止状態の期間から、内枠12または前面枠14の開放を検出できることに加え、枠開放検出回路280または外部出力端子板261の破壊(異常)も検出することができる。   Therefore, although there is no abnormality in the communication cable connecting the light receiving element (phototransistor) on the secondary side of the photocoupler PR1 of the external output terminal plate 261 and the hall computer 262, the high output from the phototransistor to the hall computer 262 is high. When the signal is stopped after approximately 10 ms, the breakage of the frame opening detection circuit 280 or the external output terminal plate 261 can be detected. Therefore, in addition to being able to detect the opening of the inner frame 12 or the front frame 14 from the high signal stop state period stored in the hall computer 262, the frame opening detection circuit 280 or the external output terminal plate 261 is also destroyed (abnormal). Can be detected.

また、本実施形態のパチンコ機によれば、枠開放検出回路280には、蓄電池SB1が設けられているので、パチンコ機への電源供給が行われ、直流電源DC1から12ボルトの直流電圧が供給されている場合に加え、例えば、遊技場の営業時間が終了してパチンコ機への電源供給が遮断され、直流電源DC1から12ボルトの直流電圧が供給されていない場合であっても、枠開放検出回路280は、内枠12の開放および前面枠14の開放を検出することができる。   Further, according to the pachinko machine of the present embodiment, the frame open detection circuit 280 is provided with the storage battery SB1, so that power is supplied to the pachinko machine and a DC voltage of 12 volts is supplied from the DC power supply DC1. In addition to the case where, for example, even when the game hall is closed and the power supply to the pachinko machine is shut off and no DC voltage of 12 volts is supplied from the DC power supply DC1, the frame is opened. The detection circuit 280 can detect the opening of the inner frame 12 and the opening of the front frame 14.

なお、本実施形態では、内枠12または前面枠14の開放があり、スイッチSW1またはスイッチSW2の導通があった場合に、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を約10msの間、停止状態にしたが、これに限られるものではない。即ち、本枠開放検出回路280の各部品の接続を変更し、内枠12または前面枠14が開放され、その開放された内枠12または前面枠14が閉鎖された場合に、フォトカプラPR1に供給されている電流を約10msの間、停止状態にして、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号が約10msの間、停止状態となるように構成しても良い。   In the present embodiment, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, a high signal output from the external output terminal plate 261 to the hall computer 262 is about 10 ms. However, this is not a limitation. That is, when the connection of each component of the frame opening detection circuit 280 is changed, the inner frame 12 or the front frame 14 is opened, and the opened inner frame 12 or the front frame 14 is closed, the photocoupler PR1 is connected. The supplied current may be stopped for about 10 ms, and the high signal output from the external output terminal board 261 to the hall computer 262 may be stopped for about 10 ms.

ただし、本実施形態の枠開放検出回路280では、内枠12または前面枠14の開放があり、スイッチSW1またはスイッチSW2の導通があった場合に、外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を約10msの間、停止状態にするように構成しているので、内枠12または前面枠14の開放を素早く検出できる。よって、内枠12または前面枠14が開放されて主制御装置110または遊技盤13に不正行為が行われる前に、内枠12または前面枠14の開放を検出することができる。従って、パチンコ機へ電源が供給されている場合に発生する不正行為が行われたことによる異常動作を防止することができる。   However, in the frame open detection circuit 280 of this embodiment, when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on, the output is output from the external output terminal plate 261 to the hall computer 262. Since the high signal is stopped for about 10 ms, the opening of the inner frame 12 or the front frame 14 can be detected quickly. Therefore, the opening of the inner frame 12 or the front frame 14 can be detected before the inner frame 12 or the front frame 14 is opened and an illegal act is performed on the main controller 110 or the game board 13. Therefore, it is possible to prevent an abnormal operation due to an illegal act that occurs when power is supplied to the pachinko machine.

また、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合には、トランジスタTR1のコレクタ端子cとトランジスタTR1のエミッタ端子eとの端子間が導通し、フォトカプラPR1の一次側の発光ダイオードに抵抗R7aを介して電流が供給される。これにより、外部出力端子板261からホールコンピュータ262へハイ信号が継続して出力される。ここで、内枠12および前面枠14が閉鎖されている場合、および、内枠12または前面枠14が開放されてから約10msが経過した場合に、枠開放検出回路280および外部出力端子板261で消費される電力を抑制したい場合には、抵抗R3a、抵抗R4、内部抵抗R5および内部抵抗R6の抵抗値を10kΩよりも大きくすると共に、抵抗R7aの抵抗値を1kΩよりも大きくすれば良い。   Further, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms has elapsed since the inner frame 12 or the front frame 14 was opened, the collector terminal c of the transistor TR1 and the emitter of the transistor TR1. Conduction is established between the terminal e and the terminal e, and current is supplied to the primary light emitting diode of the photocoupler PR1 via the resistor R7a. As a result, a high signal is continuously output from the external output terminal board 261 to the hall computer 262. Here, when the inner frame 12 and the front frame 14 are closed, and when about 10 ms has elapsed since the inner frame 12 or the front frame 14 was opened, the frame open detection circuit 280 and the external output terminal plate 261 When it is desired to suppress the power consumed by the resistor R3a, the resistor R4, the internal resistor R5, and the internal resistor R6, the resistance value of the resistor R7a should be larger than 1 kΩ.

また、内枠12と前面枠14とのどちらが開放したかを別々にホールコンピュータ262に記憶させたい場合には、次の構成にすれば良い。まず、本実施形態で使用した枠開放検出回路280と外部出力端子板261とをそれぞれ1つずつ新たに設け、スイッチSW1に並列接続されたスイッチSW2を切断し、その切断したスイッチSW2を新たに設けた枠開放検出回路280に接続すれば良い。具体的には、切断したスイッチSW2の一端を、新たに設けた枠開放検出回路280のダイオードD2のカソード端子、ツェナーダイオードD3のカソード端子およびタイマIC1のTRG端子に接続すると共に、切断したスイッチSW2の他端を、新たに設けた枠開放検出回路280のコンデンサCD7の一端に接続すれば良い。このように新たに枠開放検出回路280および外部出力端子板261を設け、その新たに設けた枠開放検出回路280に、スイッチSW2のみを接続すると共に、既存の枠開放検出回路280には、スイッチSW1のみを接続することにより、スイッチSW1の導通(内枠12の開放)があった場合には、既存の外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止し、スイッチSW2の導通(前面枠14の開放)があった場合には、新たに設けた外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止することができる。ここで、ホールコンピュータ262は、既存の外部出力端子板261(スイッチSW1の導通検出用(内枠12の開放検出用))から出力されるハイ信号の入力端子と、新たに設けた外部出力端子板261(スイッチSW2の導通検出用(前面枠14の開放検出用))から出力されるハイ信号の入力端子とをそれぞれ別にしておく。この構成により、スイッチSW1の導通(内枠12の開放)とスイッチSW2の導通(前面枠14の開放)とを区別してホールコンピュータ262に記憶させることができる。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、スイッチSW1の導通(内枠12の開放)があったのか、スイッチSW2の導通(前面枠14の開放)があったのか、または両方があったのかを正確に検出することができる。   Further, when it is desired to separately store in the hall computer 262 which of the inner frame 12 and the front frame 14 is opened, the following configuration may be used. First, the frame opening detection circuit 280 and the external output terminal plate 261 used in this embodiment are newly provided one by one, the switch SW2 connected in parallel to the switch SW1 is disconnected, and the disconnected switch SW2 is newly installed. It may be connected to the provided frame opening detection circuit 280. Specifically, one end of the disconnected switch SW2 is connected to the cathode terminal of the diode D2 of the newly provided frame opening detection circuit 280, the cathode terminal of the Zener diode D3, and the TRG terminal of the timer IC1, and the disconnected switch SW2 May be connected to one end of the capacitor CD7 of the newly provided frame opening detection circuit 280. In this way, the frame opening detection circuit 280 and the external output terminal plate 261 are newly provided, and only the switch SW2 is connected to the newly provided frame opening detection circuit 280, and the existing frame opening detection circuit 280 includes a switch By connecting only SW1, if the switch SW1 is conductive (the inner frame 12 is opened), the high signal output from the existing external output terminal board 261 to the hall computer 262 is stopped, and the switch SW2 is turned off. When there is continuity (opening of the front frame 14), the high signal output from the newly provided external output terminal board 261 to the hall computer 262 can be stopped. Here, the hall computer 262 includes an input terminal for a high signal output from the existing external output terminal board 261 (for detecting conduction of the switch SW1 (for detecting opening of the inner frame 12)), and a newly provided external output terminal. A high signal input terminal output from the plate 261 (for detecting the conduction of the switch SW2 (for detecting the opening of the front frame 14)) is set separately. With this configuration, the conduction of the switch SW1 (opening of the inner frame 12) and the conduction of the switch SW2 (opening of the front frame 14) can be distinguished and stored in the hall computer 262. Therefore, depending on the stop state of the high signal stored in the hall computer 262, the switch SW1 is conductive (the inner frame 12 is opened), the switch SW2 is conductive (the front frame 14 is opened), or both It is possible to accurately detect whether or not there has been.

更に、パチンコ機への電源供給が行われている場合に、内枠12と前面枠14とのどちらが開放したかを別々にホールコンピュータ262に記憶させると共に、内枠12と前面枠14とのどちらかが開放したときにパチンコ機で報知を行いたい場合には、次の構成にすれば良い。まず、本実施形態で使用した枠開放検出回路280と外部出力端子板261とをそれぞれ1つずつ新たに設け、スイッチSW1に並列接続されたスイッチSW2を切断し、その切断したスイッチSW2を新たに設けた枠開放検出回路280に接続する。次に、スイッチSW1およびスイッチSW2にそれぞれ、雄型スイッチSW1b,SW2bおよび雌型スイッチSW1a,SW2aを新たに1つずつ設ける。そして、新たに設けた雄型スイッチSW1b,SW2bおよび雌型スイッチSW1a,SW2aを用いて、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通した場合に、MPU201に、信号が入力されるように構成すれば良い。   Further, when power is supplied to the pachinko machine, the hall computer 262 separately stores which of the inner frame 12 and the front frame 14 is opened, and which of the inner frame 12 and the front frame 14 is stored. If you want to be notified by a pachinko machine when it opens, the following configuration may be used. First, the frame opening detection circuit 280 and the external output terminal plate 261 used in this embodiment are newly provided one by one, the switch SW2 connected in parallel to the switch SW1 is disconnected, and the disconnected switch SW2 is newly installed. Connected to the provided frame opening detection circuit 280. Next, the male switches SW1b and SW2b and the female switches SW1a and SW2a are newly provided for the switch SW1 and the switch SW2, respectively. Then, when the inner frame 12 or the front frame 14 is opened using the newly provided male switches SW1b and SW2b and the female switches SW1a and SW2a and the switch SW1 or the switch SW2 is turned on, a signal is sent to the MPU 201. What is necessary is just to comprise so that it may be input.

具体的には、切断したスイッチSW2の一端を、新たに設けた枠開放検出回路280のダイオードD2のカソード端子、ツェナーダイオードD3のカソード端子およびタイマIC1のTRG端子に接続すると共に、切断したスイッチSW2の他端を、新たに設けた枠開放検出回路280のコンデンサCD7の一端に接続すれば良い。このように新たに枠開放検出回路280および外部出力端子板261を設け、その新たに設けた枠開放検出回路280に、スイッチSW2のみを接続すると共に、既存の枠開放検出回路280には、スイッチSW1のみを接続することにより、スイッチSW1の導通(内枠12の開放)があった場合には、既存の外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止し、スイッチSW2の導通(前面枠14の開放)があった場合には、新たに設けた外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止することができる。   Specifically, one end of the disconnected switch SW2 is connected to the cathode terminal of the diode D2 of the newly provided frame opening detection circuit 280, the cathode terminal of the Zener diode D3, and the TRG terminal of the timer IC1, and the disconnected switch SW2 May be connected to one end of the capacitor CD7 of the newly provided frame opening detection circuit 280. In this way, the frame opening detection circuit 280 and the external output terminal plate 261 are newly provided, and only the switch SW2 is connected to the newly provided frame opening detection circuit 280, and the existing frame opening detection circuit 280 includes a switch By connecting only SW1, if the switch SW1 is conductive (the inner frame 12 is opened), the high signal output from the existing external output terminal board 261 to the hall computer 262 is stopped, and the switch SW2 is turned off. When there is continuity (opening of the front frame 14), the high signal output from the newly provided external output terminal board 261 to the hall computer 262 can be stopped.

次に、スイッチSW1およびスイッチSW2にそれぞれ、雄型スイッチSW1bおよび雄型スイッチSW2bを更に設けて、スイッチSW1およびスイッチSW2に配設される雄型スイッチSW1bおよび雄型スイッチSW2bをそれぞれ2つずつにする。これに対応して、スイッチSW1およびスイッチSW2にそれぞれ、雌型スイッチSW1aおよび雌型スイッチSW2aを更に設けて、スイッチSW1およびスイッチSW2に配設される雌型スイッチSW1aおよび雌型スイッチSW2aをそれぞれ2つずつにする。これにより、スイッチSW1に新たに、雄型スイッチSW1bと雌型スイッチSW1aの組み合わせを1つ加える。また、スイッチSW2にもスイッチSW1と同様に、新たに、雄型スイッチSW2bと雌型スイッチSW2aの組み合わせを1つ加える。そして、新たに加えられた雌型スイッチSW1aに内蔵された一対の端子対SW1cの一端を、既存の枠開放検出回路280の直流電源DC1に接続し、新たに加えられた雌型スイッチSW1aに内蔵された一対の端子対SW1cの他端を、抵抗により構成される分圧回路を介してMPU201の入出力ポート205に接続する。同様に、新たに加えられた雌型スイッチSW2aに内蔵された一対の端子対SW2cの一端を、新たに設けられた枠開放検出回路280の直流電源DC1に接続し、新たに加えられた雌型スイッチSW2aに内蔵された一対の端子対SW2cの他端を、抵抗により構成される分圧回路を介してMPU201の入出力ポート205に、端子対SW1cの他端とは別のポートに接続する。更に、MPU201は、内枠12または前面枠14が開放され、スイッチSW1またはスイッチSW2が導通して、内枠12の開放を検出する5ボルトの電圧(分圧回路により、直流電源DC1から供給される12ボルトの電圧が5ボルトに降圧される)または内枠14の開放を検出する5ボルトの電圧(分圧回路により、直流電源DC1から供給される12ボルトの電圧が5ボルトに降圧される)が入出力ポート205に入力された場合に、音声ランプ制御装置113や表示制御装置114へ、内枠12または前面枠14の開放が検出されたことを示すコマンドを送信する。このとき、MPU201から送信されるコマンドを、内枠12の開放が検出された場合のコマンド(以下、「内枠コマンド」と称す)と、前面枠14が開放された場合のコマンド(以下、「前面枠コマンド」と称す)とで別にする。そして、この各コマンドを受信した音声ランプ制御装置113は、内枠コマンドを受信した場合と前面枠コマンドを受信した場合とで異なる態様の報知を行う。例えば、音声出力装置226から異なる警告音を出したり、ランプ表示装置227の点灯の態様を異ならせる。また、この各コマンドを受信した表示制御装置114は、内枠コマンドを受信した場合と前面枠コマンドを受信した場合とで異なる態様の表示を行う。例えば、表示制御装置114が内枠コマンドを受信した場合には、第3図柄表示装置81に「内枠が開放しています」と表示したり、表示制御装置114が前面枠コマンドを受信した場合には、第3図柄表示装置81に「前面枠が開放しています」と表示するように構成すれば良い。   Next, male switch SW1b and male switch SW2b are further provided for switch SW1 and switch SW2, respectively, and male switch SW1b and male switch SW2b disposed in switch SW1 and switch SW2 are respectively provided in two. To do. Correspondingly, the female switch SW1a and the female switch SW2a are further provided in the switch SW1 and the switch SW2, respectively, and the female switch SW1a and the female switch SW2a provided in the switch SW1 and the switch SW2 are respectively 2 One by one. As a result, one new combination of the male switch SW1b and the female switch SW1a is added to the switch SW1. Similarly to the switch SW1, one combination of the male switch SW2b and the female switch SW2a is added to the switch SW2. Then, one end of a pair of terminal pairs SW1c incorporated in the newly added female switch SW1a is connected to the DC power source DC1 of the existing frame opening detection circuit 280, and incorporated in the newly added female switch SW1a. The other end of the paired terminal pair SW1c is connected to the input / output port 205 of the MPU 201 via a voltage dividing circuit constituted by a resistor. Similarly, one end of a pair of terminal pairs SW2c incorporated in the newly added female switch SW2a is connected to the DC power source DC1 of the newly provided frame opening detection circuit 280, and the newly added female type The other end of the pair of terminals SW2c built in the switch SW2a is connected to the input / output port 205 of the MPU 201 via a voltage dividing circuit constituted by a resistor and to a port different from the other end of the terminal pair SW1c. Further, the MPU 201 is supplied from the DC power source DC1 by a voltage of 5 volts (the voltage dividing circuit detects the opening of the inner frame 12 when the inner frame 12 or the front frame 14 is opened and the switch SW1 or the switch SW2 is turned on. 12 volt voltage is reduced to 5 volts) or 5 volt voltage to detect the opening of the inner frame 14 (12 volt voltage supplied from the DC power supply DC1 is lowered to 5 volt by the voltage dividing circuit) ) Is input to the input / output port 205, a command indicating that the opening of the inner frame 12 or the front frame 14 is detected is transmitted to the audio lamp control device 113 and the display control device 114. At this time, the command transmitted from the MPU 201 includes a command when the opening of the inner frame 12 is detected (hereinafter referred to as “inner frame command”) and a command when the front frame 14 is released (hereinafter referred to as “ This is referred to as “front frame command”. Then, the audio lamp control device 113 that has received these commands performs different notifications depending on whether the inner frame command is received or the front frame command is received. For example, a different warning sound is emitted from the audio output device 226 or the lighting mode of the lamp display device 227 is changed. Further, the display control device 114 that has received each command displays different modes depending on whether the inner frame command is received or the front frame command is received. For example, when the display control device 114 receives an inner frame command, the third symbol display device 81 displays “the inner frame is open” or the display control device 114 receives a front frame command. May be configured to display “front frame is open” on the third symbol display device 81.

このように、スイッチSW1に新たに、雄型スイッチSW1bと雌型スイッチSW1aの組み合わせを1つ加え、スイッチSW2にもスイッチSW1と同様に、新たに、雄型スイッチSW2bと雌型スイッチSW2aの組み合わせを1つ加えて、それらを用いて、スイッチSW1が導通した場合には(内枠12が開放された場合には)、MPU201は、音声ランプ制御装置113や表示制御装置114へ内枠コマンドを送信するように構成する。また、スイッチSW2が導通した場合には(前面枠14が開放された場合には)、MPU201は、音声ランプ制御装置113や表示制御装置114へ前面枠コマンドを送信するように構成する。このように構成することで、内枠12の開放があった場合と前面枠14の開放があった場合とで異なる態様の報知を、音声ランプ制御装置113や表示制御装置114を用いて行うことができる。これにより、スイッチSW1の導通(内枠12の開放)があったのか、スイッチSW2の導通(前面枠14の開放)があったのか、または両方があったのかを、パチンコ機を用いて正確に検出することができる。   Thus, one new combination of the male switch SW1b and the female switch SW1a is added to the switch SW1, and the new combination of the male switch SW2b and the female switch SW2a is added to the switch SW2 as well as the switch SW1. When one switch is used and the switch SW1 is turned on (when the inner frame 12 is opened), the MPU 201 sends an inner frame command to the audio lamp control device 113 and the display control device 114. Configure to send. Further, when the switch SW2 is turned on (when the front frame 14 is opened), the MPU 201 is configured to transmit a front frame command to the audio lamp control device 113 and the display control device 114. By configuring in this way, notification of a different aspect between when the inner frame 12 is opened and when the front frame 14 is opened is performed using the audio lamp control device 113 and the display control device 114. Can do. This makes it possible to accurately determine whether the switch SW1 is conductive (the inner frame 12 is opened), the switch SW2 is conductive (the front frame 14 is opened), or both, using a pachinko machine. Can be detected.

また、枠開放検出回路280および外部出力端子板261を新たに設け、その新たに設けた枠開放検出回路280に、スイッチSW2のみを接続すると共に、既存の枠開放検出回路280には、スイッチSW1のみを接続することにより、スイッチSW1の導通(内枠12の開放)があった場合には、既存の外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止し、スイッチSW2の導通(前面枠14の開放)があった場合には、新たに設けた外部出力端子板261からホールコンピュータ262へ出力されるハイ信号を停止することができる。よって、ホールコンピュータ262に記憶されたハイ信号の停止状態により、スイッチSW1の導通(内枠12の開放)があったのか、スイッチSW2の導通(前面枠14の開放)があったのか、または両方があったのかを正確に検出することができる。   Further, a frame opening detection circuit 280 and an external output terminal plate 261 are newly provided, and only the switch SW2 is connected to the newly provided frame opening detection circuit 280, and the switch SW1 is connected to the existing frame opening detection circuit 280. When the switch SW1 is connected (the inner frame 12 is opened) by connecting only the switch SW2, the high signal output from the existing external output terminal board 261 to the hall computer 262 is stopped, and the switch SW2 is connected. When there is (opening of the front frame 14), the high signal output from the newly provided external output terminal board 261 to the hall computer 262 can be stopped. Therefore, depending on the stop state of the high signal stored in the hall computer 262, the switch SW1 is conductive (the inner frame 12 is opened), the switch SW2 is conductive (the front frame 14 is opened), or both It is possible to accurately detect whether or not there has been.

なお、本実施形態においては、外部出力端子板261から出力されるハイ信号を、パチンコ機とは設置場所が異なるホールコンピュータ262へ出力したが、これに限られるものではない。ホールコンピュータ262の機能を有する専用の記憶装置をパチンコ機毎に設け、その専用の記憶装置を、主制御装置110等が設けられる各パチンコ機の背面側に配設しても良い。この場合には、より良くは、主制御装置110、払出制御装置111および発射制御装置112のように、専用の記憶装置を基板ボックスに収納し、その基板ボックスに設けられたボックスベースとボックスカバーとを封印ユニット(図示せず)によって開封不能に連結(かしめ構造による連結)する。そして、ボックスベースとボックスカバーとの連結部に、ボックスカバーとボックスベースとに亘って封印シール(図示せず)を貼付する。   In the present embodiment, the high signal output from the external output terminal board 261 is output to the hall computer 262 having a different installation location from the pachinko machine, but the present invention is not limited to this. A dedicated storage device having the function of the hall computer 262 may be provided for each pachinko machine, and the dedicated storage device may be provided on the back side of each pachinko machine in which the main controller 110 and the like are provided. In this case, more preferably, a dedicated storage device such as the main control device 110, the payout control device 111, and the launch control device 112 is stored in the substrate box, and the box base and the box cover provided in the substrate box are stored. Are connected by a sealing unit (not shown) so that they cannot be opened (connection by caulking structure). Then, a seal seal (not shown) is attached to the connecting portion between the box base and the box cover so as to cover the box cover and the box base.

また、第1実施形態において、蓄電池SB1のプラス端子とタイマIC1のRES端子とが接続される接続点から抵抗R7までの配線を切断し、枠開放検出回路260に論理否定回路(NOT回路)を設け、そのNOT回路の出力端子を抵抗R7の一端と接続し、NOT回路の入力端子を蓄電池SB1のプラス端子とタイマIC1のRES端子とが接続される接続点に接続して、抵抗R7へ供給される電流を反転させても良い。この場合には、内枠12および前面枠14が閉鎖している場合に、ホールコンピュータ262へはパルス信号が出力されない一方、内枠12または前面枠14が開放した場合には、ホールコンピュータ262へパルス幅10msのパルス信号が出力される。   In the first embodiment, the wiring from the connection point where the plus terminal of the storage battery SB1 and the RES terminal of the timer IC1 are connected to the resistor R7 is disconnected, and a logic negation circuit (NOT circuit) is provided in the frame opening detection circuit 260. And the output terminal of the NOT circuit is connected to one end of the resistor R7, and the input terminal of the NOT circuit is connected to a connection point where the plus terminal of the storage battery SB1 and the RES terminal of the timer IC1 are connected, and supplied to the resistor R7. The current that is generated may be reversed. In this case, when the inner frame 12 and the front frame 14 are closed, no pulse signal is output to the hall computer 262, while when the inner frame 12 or the front frame 14 is opened, the hall computer 262 is opened. A pulse signal having a pulse width of 10 ms is output.

同様に、第2実施形態においては、蓄電池SB1のプラス端子と抵抗R9の一端とが接続される接続点から抵抗R7までの配線を切断し、枠開放検出回路270に論理否定回路(NOT回路)を設け、そのNOT回路の出力端子を抵抗R7の一端と接続し、NOT回路の入力端子を蓄電池SB1のプラス端子と抵抗R9の一端とが接続される接続点に接続して、抵抗R7へ供給される電流を反転させても良い。この場合には、内枠12および前面枠14が閉鎖している場合に、ホールコンピュータ262へはパルス信号が出力されない一方、内枠12または前面枠14が開放した場合には、ハイ信号が出力される。また、第3実施形態においては、蓄電池SB1のプラス端子とタイマIC1のRES端子とが接続される接続点から抵抗R7aまでの配線を切断し、枠開放検出回路280に論理否定回路(NOT回路)を設け、そのNOT回路の出力端子を抵抗R7aの一端と接続し、NOT回路の入力端子を蓄電池SB1のプラス端子とタイマIC1のRES端子とが接続される接続点に接続して、抵抗R7aへ供給される電流を反転させても良い。この場合には、内枠12および前面枠14が閉鎖している場合に、ホールコンピュータ262へはパルス信号が出力されない一方、内枠12または前面枠14が開放した場合には、ホールコンピュータ262へパルス幅10msのパルス信号が出力される。   Similarly, in the second embodiment, the wiring from the connection point where the plus terminal of the storage battery SB1 and one end of the resistor R9 are connected to the resistor R7 is disconnected, and a logic negation circuit (NOT circuit) is provided to the frame opening detection circuit 270. The output terminal of the NOT circuit is connected to one end of the resistor R7, the input terminal of the NOT circuit is connected to a connection point where the plus terminal of the storage battery SB1 and one end of the resistor R9 are connected, and the resistor R7 is supplied. The current that is generated may be reversed. In this case, no pulse signal is output to the hall computer 262 when the inner frame 12 and the front frame 14 are closed, while a high signal is output when the inner frame 12 or the front frame 14 is opened. Is done. Further, in the third embodiment, the wiring from the connection point where the plus terminal of the storage battery SB1 and the RES terminal of the timer IC1 are connected to the resistor R7a is disconnected, and a logic negation circuit (NOT circuit) is provided to the frame opening detection circuit 280. The output terminal of the NOT circuit is connected to one end of the resistor R7a, the input terminal of the NOT circuit is connected to a connection point where the plus terminal of the storage battery SB1 and the RES terminal of the timer IC1 are connected, and the resistor R7a is connected. The supplied current may be reversed. In this case, when the inner frame 12 and the front frame 14 are closed, no pulse signal is output to the hall computer 262, whereas when the inner frame 12 or the front frame 14 is opened, the hall computer 262 is opened. A pulse signal having a pulse width of 10 ms is output.

また、第1実施形態から第3実施形態では、外部出力端子板261とホールコンピュータ262とを接続し、外部出力端子板261からホールコンピュータ262へ出力される信号を停止して、ホールコンピュータ262に内枠12または前面枠14の開放を記憶させたが、これに限られるものではない。例えば、パチンコ機にEEPROM(Electronically Erasable and Programmable Read Only Memory)やバックアップRAMを設ける。そして、このEEPROMやバックアップRAMに、外部出力端子板261を接続する。この構成により、EEPROMやバックアップRAMに、内枠12または前面枠14の開放を記憶させることができる。そして、パチンコ機の電源がオンされた場合に、MPU201がEEPROMやバックアップRAMの記憶を確認する。これにより、内枠12または前面枠14の開放をパチンコ機を用いて検知することができる。つまり、ホールコンピュータ262の役割を、EEPROMやバックアップRAMに担わせることができる(請求項に記載の「特定装置」の役割を、EEPROMやバックアップRAMに担わせることができる)。なお、バックアップRAMは、RAM203を用いても良い。   In the first to third embodiments, the external output terminal plate 261 and the hall computer 262 are connected, the signal output from the external output terminal plate 261 to the hall computer 262 is stopped, and the hall computer 262 is connected. The opening of the inner frame 12 or the front frame 14 is stored, but the present invention is not limited to this. For example, a pachinko machine is provided with an EEPROM (Electronically Erasable and Programmable Read Only Memory) and a backup RAM. The external output terminal plate 261 is connected to the EEPROM or backup RAM. With this configuration, the opening of the inner frame 12 or the front frame 14 can be stored in the EEPROM or the backup RAM. When the power of the pachinko machine is turned on, the MPU 201 confirms the storage of the EEPROM and the backup RAM. Thereby, opening of the inner frame 12 or the front frame 14 can be detected using a pachinko machine. That is, the role of the hall computer 262 can be assigned to the EEPROM or the backup RAM (the role of the “specific device” described in the claims can be assigned to the EEPROM or the backup RAM). Note that the RAM 203 may be used as the backup RAM.

以上、一実施の形態に基づき本発明を説明したが、本発明は上記形態に何ら限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の変形改良が可能であることは容易に推察できるものである。   The present invention has been described above based on one embodiment. However, the present invention is not limited to the above embodiment, and various modifications and improvements can be easily made without departing from the spirit of the present invention. Can be inferred.

例えば、上記各実施の形態では、主制御装置110から各コマンドが音声ランプ制御装置113に対して送信され、その音声ランプ制御装置113から表示制御装置114に対して表示の指示がなされるよう構成したが、主制御装置110から表示制御装置114に直接コマンドを送信するものとしても良い。また、表示制御装置に音声ランプ制御装置を接続して、表示制御装置から各音声の出力とランプの点灯を指示するコマンドを音声ランプ制御装置に送信するよう構成しても良い。さらに、音声ランプ制御装置と表示制御装置とを1の制御装置として構成するものとしても良い。   For example, in each of the above embodiments, each command is transmitted from the main control device 110 to the sound lamp control device 113, and the sound lamp control device 113 issues a display instruction to the display control device 114. However, the command may be directly transmitted from the main control device 110 to the display control device 114. Further, an audio lamp control device may be connected to the display control device, and a command instructing the output of each sound and the lighting of the lamp may be transmitted from the display control device to the audio lamp control device. Furthermore, the sound lamp control device and the display control device may be configured as one control device.

また、上記実施の形態においては、第1入球口64への入賞および第2入球口67の通過は、それぞれ最大4回まで保留されるように構成したが、最大保留回数は4回に限定されるものでなく、3回以下、又は、5回以上の回数(例えば、8回)に設定しても良い。また、第1入球口64への入賞に基づく変動表示の保留回数を、第3図柄表示装置81の一部においても、数字で、或いは、4つに区画された領域を保留回数分だけ異なる態様(例えば、色や点灯パターン)にして表示するようにしても良く、第1図柄表示装置37とは別体でランプ等の発光部材を設け、該発光部材によって保留回数を通知するように構成しても良い。   Moreover, in the said embodiment, although it was comprised so that the winning to the 1st entrance 64 and the passage of the 2nd entrance 67 might be held up to 4 times, respectively, the maximum number of times of holding was 4 times. It is not limited and may be set to 3 times or less, or 5 times or more (for example, 8 times). In addition, the number of times the variable display is held based on the winning at the first entrance 64 is different for the part of the third symbol display device 81 by a number or by dividing the number of four divided areas by the number of times of the hold. It may be displayed in a mode (for example, color or lighting pattern), and a light emitting member such as a lamp is provided separately from the first symbol display device 37, and the number of holding times is notified by the light emitting member. You may do it.

また、上記実施の形態に示すように、動的表示の一種である変動表示は、第3図柄表示装置81の表示画面上で識別情報としての図柄を縦方向にスクロールさせるものに限定されず、横方向あるいはL字形等の所定経路に沿って図柄を移動表示して行うものであっても良い。また、識別情報の動的表示としては、図柄の変動表示に限られるものではなく、例えば、1又は複数のキャラクタを図柄と共に、若しくは、図柄とは別に多種多様に動作表示または変化表示させて行われる演出表示なども含まれるのである。この場合、1又は複数のキャラクタが、第3図柄として用いられる。   Further, as shown in the above embodiment, the variable display, which is a kind of dynamic display, is not limited to the one that scrolls the symbol as identification information in the vertical direction on the display screen of the third symbol display device 81, It may be performed by moving and displaying symbols along a predetermined route such as a horizontal direction or an L shape. In addition, the dynamic display of the identification information is not limited to the display of variation of the symbol. For example, one or a plurality of characters may be displayed in various manners together with the symbol or displayed in a variety of manners separately from the symbol. The effect display etc. which are displayed are also included. In this case, one or more characters are used as the third symbol.

本発明を上記実施の形態とは異なるタイプのパチンコ機等に実施しても良い。例えば、Vゾーン等の特別領域を有する入賞装置を有するいわゆる第2種パチンコ遊技機などに実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球など他の遊技機として実施するようにしても良い。   You may implement this invention in the pachinko machine etc. of a type different from the said embodiment. For example, the present invention may be applied to a so-called second type pachinko gaming machine having a winning device having a special area such as a V zone. Further, in addition to the pachinko machine, the game machine may be implemented as another game machine such as an alepacchi or a sparrow ball.

本発明を上記実施の形態とは異なるタイプのパチンコ機等に実施しても良い。例えば、一度大当たりすると、それを含めて複数回(例えば2回、3回)大当たり状態が発生するまで、大当たり期待値が高められるようなパチンコ機(通称、2回権利物、3回権利物と称される)として実施しても良い。また、大当たり図柄が表示された後に、所定の領域に球を入賞させることを必要条件として遊技者に所定の遊技価値を付与する特別遊技を発生させるパチンコ機として実施しても良い。また、Vゾーン等の特別領域を有する入賞装置を有し、その特別領域に球を入賞させることを必要条件として特別遊技状態となるパチンコ機に実施しても良い。更に、パチンコ機以外にも、アレパチ、雀球、スロットマシン、いわゆるパチンコ機とスロットマシンとが融合した遊技機などの各種遊技機として実施するようにしても良い。   You may implement this invention in the pachinko machine etc. of a type different from the said embodiment. For example, once a big hit, a pachinko machine that raises the expected value of the big hit until a big hit state occurs (for example, two times or three times) including that (for example, a two-time right item, a three-time right item) May also be implemented. Further, after the jackpot symbol is displayed, it may be implemented as a pachinko machine that generates a special game that gives a player a predetermined game value on the condition that a ball is won in a predetermined area. Further, the present invention may be implemented in a pachinko machine that has a special area such as a V-zone and has a special gaming state as a necessary condition for winning a ball in the special area. Further, in addition to the pachinko machine, the game machine may be implemented as various game machines such as an alepatchi, a sparrow ball, a slot machine, a game machine in which a so-called pachinko machine and a slot machine are integrated.

なお、スロットマシンは、例えばコインを投入して図柄有効ラインを決定させた状態で操作レバーを操作することにより図柄が変動され、ストップボタンを操作することにより図柄が停止されて確定される周知のものである。従って、スロットマシンの基本概念としては、「複数の識別情報からなる識別情報列を変動表示した後に識別情報を確定表示する表示装置を備え、始動用操作手段(例えば操作レバー)の操作に起因して識別情報の変動表示が開始され、停止用操作手段(例えばストップボタン)の操作に起因して、或いは、所定時間経過することにより、識別情報の変動表示が停止して確定表示され、その停止時の識別情報の組合せが特定のものであることを必要条件として、遊技者に所定の遊技価値を付与する特別遊技を発生させるスロットマシン」となり、この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。   In the slot machine, for example, a symbol is changed by operating a control lever in a state where a symbol effective line is determined by inserting coins, and a symbol is stopped and confirmed by operating a stop button. Is. Accordingly, the basic concept of the slot machine is that it is provided with a display device for confirming and displaying the identification information after variably displaying the identification information string composed of a plurality of identification information, and resulting from the operation of the starting operation means (for example, the operation lever). The variation display of the identification information is started, and the variation display of the identification information is stopped and fixedly displayed due to the operation of the operation means for stop (for example, the stop button) or when a predetermined time elapses. It is a slot machine that generates a special game that gives a player a predetermined game value on the condition that the combination of identification information at the time is a specific condition. In this case, the game medium is typically a coin, medal, etc. Take as an example.

また、パチンコ機とスロットマシンとが融合した遊技機の具体例としては、複数の図柄からなる図柄列を変動表示した後に図柄を確定表示する表示装置を備えており、球打出用のハンドルを備えていないものが挙げられる。この場合、所定の操作(ボタン操作)に基づく所定量の球の投入の後、例えば操作レバーの操作に起因して図柄の変動が開始され、例えばストップボタンの操作に起因して、或いは、所定時間経過することにより、図柄の変動が停止され、その停止時の確定図柄がいわゆる大当たり図柄であることを必要条件として遊技者に所定の遊技価値を付与する特別遊技が発生させられ、遊技者には、下部の受皿に多量の球が払い出されるものである。   In addition, as a specific example of a gaming machine in which a pachinko machine and a slot machine are fused, a display device is provided that displays a symbol after a symbol string composed of a plurality of symbols is variably displayed, and has a handle for launching a ball. What is not. In this case, after throwing a predetermined amount of spheres based on a predetermined operation (button operation), for example, the change of the symbol is started due to the operation of the operation lever, for example, due to the operation of the stop button, or With the passage of time, the variation of the symbol is stopped, and a special game that gives a predetermined game value to the player is generated on the condition that the determined symbol at the time of stoppage is a so-called jackpot symbol. In this case, a large amount of balls are paid out to the lower tray.

以下に、本発明の遊技機に加えて、上述した各種実施形態に含まれる各種発明の概念を示す。本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出されない場合に、特定装置へ信号を出力する信号出力手段と、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止する停止手段とを備え、前記信号出力手段は、前記遊技機の電源がオフされて前記制御手段が停止している場合であっても、前記特定装置へ信号を出力可能に構成されると共に、前記停止手段は、前記遊技機の電源がオフされて前記制御手段が停止している場合であっても、前記信号出力手段による前記特定装置への信号出力を停止可能に構成されていることを特徴とする遊技機1。   Hereinafter, in addition to the gaming machine of the present invention, concepts of various inventions included in the various embodiments described above are shown. A gaming machine comprising: a main body; a door body that opens and closes a front surface of the main body; and a control unit that is provided in a space formed by the door body and the main body and controls a game. A door opening detecting means for detecting the opening of the body, a signal output means for outputting a signal to a specific device when the door opening detecting means does not detect the opening of the door, and the door opening by the door opening detecting means. And stopping means for stopping signal output to the specific device by the signal output means when the opening of the game machine is detected, the signal output means being turned off when the gaming machine is powered off. Even if it is, it is comprised so that a signal can be output to the said specific apparatus, and the said stop means is a case where the power supply of the said game machine is turned off and the said control means has stopped. , The signal output Gaming machine 1, characterized in that it is stopped configured to be able to signal output to the particular device by means.

遊技機1によれば、扉開放検出手段により扉体の開放が検出されない場合には(扉体の閉鎖が検出されている場合には)、信号出力手段により特定装置へ信号が出力される。一方、扉開放検出手段により扉体の開放が検出された場合には、信号出力手段による特定装置への信号出力を停止手段により停止する。このように、扉体が開放された場合には、信号出力手段から特定装置へ出力される信号が停止状態となることで、その扉体の開放された遊技機を特定装置によって判別することができる。ここで、遊技機の電源がオフされて制御手段が停止している場合であっても、信号出力手段は特定装置へ信号を出力することができる。加えて、遊技機の電源がオフされて制御手段が停止している場合であっても、停止手段は信号出力手段による特定装置への信号出力を停止することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 1, when the door opening detection means does not detect the opening of the door (when the door closing is detected), the signal output means outputs a signal to the specific device. On the other hand, when the door opening detection means detects the opening of the door body, the signal output means stops the signal output to the specific device by the stop means. In this way, when the door is opened, the signal output from the signal output means to the specific device is stopped, so that the gaming machine with the door opened can be determined by the specific device. it can. Here, even when the power of the gaming machine is turned off and the control means is stopped, the signal output means can output a signal to the specific device. In addition, even when the power of the gaming machine is turned off and the control means is stopped, the stop means can stop the signal output to the specific device by the signal output means. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

また、前述の通り、扉開放検出手段により扉体の開放が検出されない場合には、信号出力手段により特定装置へ信号が出力される。ここで、信号出力手段と特定装置との通信媒体が不正行為者によって破損等された場合には、信号出力手段と特定装置との通信が途絶えるので、扉開放検出手段により扉体の開放が検出されていなくても、即ち、扉体が閉鎖状態にあったとしても、特定装置への信号出力は停止したままとなる。よって、扉体が閉鎖状態であるときに、信号出力手段による特定装置への信号出力が停止している場合には、信号出力手段と特定装置との通信媒体の破損等を検出することができる。   As described above, when the door opening detection means does not detect the opening of the door body, the signal output means outputs a signal to the specific device. Here, when the communication medium between the signal output means and the specific device is damaged by an unauthorized person, the communication between the signal output means and the specific device is interrupted, so the door opening detection means detects the opening of the door body. Even if it is not made, that is, even if the door body is in a closed state, the signal output to the specific device remains stopped. Therefore, when the signal output means stops outputting the signal to the specific device when the door is in the closed state, it is possible to detect the breakage of the communication medium between the signal output means and the specific device. .

加えて、信号出力手段と特定装置との通信媒体に異常が無くても、信号出力手段に故障が発生して、特定装置へ出力される信号が常時停止状態となった場合には、扉体が閉鎖状態にあったとしても、特定装置への信号出力が停止したままとなる。同様に、停止手段に故障が発生して、信号出力手段による特定装置への信号出力が常時停止状態となった場合には、扉体が閉鎖状態にあったとしても、特定装置への信号出力が停止したままとなる。よって、信号出力手段と特定装置との通信媒体に異常がないものの、扉体が閉鎖状態であるときに、信号出力手段による特定装置への信号出力が停止している場合には、信号出力手段または停止手段のいずれか一方の故障、若しくはその両方の故障を検出することができる。   In addition, even if there is no abnormality in the communication medium between the signal output means and the specific device, if the signal output means fails and the signal output to the specific device is in a stopped state, the door body Even in the closed state, the signal output to the specific device remains stopped. Similarly, when a failure occurs in the stopping means and the signal output to the specific device by the signal output means is always stopped, the signal output to the specific device even if the door body is in the closed state Will remain stopped. Therefore, when there is no abnormality in the communication medium between the signal output means and the specific device, but the signal output means stops the signal output to the specific device when the door is closed, the signal output means Alternatively, it is possible to detect the failure of either one of the stop means or both.

なお、扉体と本体とにより形成される空間内とは、扉体の閉鎖時に手を触れることができない扉体の背面または背面側(本体の背面側も含む)を示している。また、複数の遊技機毎に設けられた出力手段から出力される検出結果を1の特定装置で受信しても良いし、遊技機毎に特定装置を設け、その特定装置を各遊技機に配設しても良い。特定装置を各遊技機に配設する場合には、ボックスベースと、そのボックスベースの開口部を覆うボックスカバーとを互いに連結させて、そのボックスカバーとボックスベースとにより形成される空間内に特定装置を収納する。そして、ボックスカバーとボックスベースとを封印ユニットにより開封不能に連結する。更に、ボックスカバーとボックスベースとの連結部には、ボックスカバーとボックスベースとに亘って封印シールを貼着する。その上で、扉体の背面または背面側に特定装置を配設すれば良い。   In addition, the inside of the space formed by the door body and the main body indicates the back surface or the back surface side (including the back surface side of the main body) of the door body that cannot be touched by a hand when the door body is closed. The detection result output from the output means provided for each of the plurality of gaming machines may be received by one specific device, or a specific device is provided for each gaming machine, and the specific device is distributed to each gaming machine. May be installed. When a specific device is installed in each gaming machine, the box base and the box cover covering the opening of the box base are connected to each other, and the specific device is specified in the space formed by the box cover and the box base. Store the device. Then, the box cover and the box base are connected by the sealing unit so that they cannot be opened. Further, a seal seal is attached to the connecting portion between the box cover and the box base over the box cover and the box base. In addition, a specific device may be disposed on the back surface or the back surface side of the door body.

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、特定装置へ信号を出力する信号出力手段と、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止する停止手段と、その停止手段による信号出力の1回の停止期間を所定期間以内に制限する停止期間制限手段と、その停止期間制限手段、停止手段および信号出力手段を前記遊技機の電源がオフされて前記制御手段が停止している場合に動作させるオフ中動作手段とを備えていることを特徴とする遊技機2。   In a gaming machine comprising a main body, a door body for opening and closing the front surface of the main body, and a control means for controlling a game provided in a space formed by the door body and the main body, a signal is sent to a specific device. A signal output means for outputting; a door opening detection means for detecting the opening of the door body relative to the main body; and the specific device by the signal output means when the door opening detection means detects the opening of the door body. Stop means for stopping signal output to the stop, stop period limit means for limiting a single stop period of signal output by the stop means within a predetermined period, stop period limit means, stop means, and signal output means A gaming machine (2), comprising: an off-operation means that operates when the power of the gaming machine is turned off and the control means is stopped.

遊技機2によれば、扉開放検出手段により扉体の開放が検出された場合には、信号出力手段による特定装置への信号出力を停止手段により停止する。そして、停止手段による信号出力の1回の停止期間は、停止期間制限手段によって所定期間以内に留められる。このように、扉体が開放された場合には、信号出力手段から特定装置へ出力される信号が所定時間以内で停止状態となることで、その扉体の開放された遊技機を特定装置によって判別することができる。ここで、停止手段、信号出力手段および停止期間制限手段は、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、停止手段は、信号出力手段による特定装置への信号出力を所定時間以内で停止することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 2, when the door opening detection means detects the opening of the door body, the signal output means stops the signal output to the specific device by the stop means. And the one stop period of the signal output by the stop means is kept within a predetermined period by the stop period limiting means. In this way, when the door is opened, the signal output from the signal output means to the specific device is stopped within a predetermined time, so that the gaming machine with the door opened is specified by the specific device. Can be determined. Here, the stop means, the signal output means and the stop period limiting means operate by receiving power supply from the off-state operation means while the gaming machine is powered off, so that the door is opened even when the gaming machine is powered off. When the opening of the door is detected by the detection means, the stop means can stop the signal output by the signal output means to the specific device within a predetermined time. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

また、上述の通り、扉開放検出手段によって扉体の開放が検出されると、停止期間制限手段は停止手段による信号出力の1回の停止期間を所定期間以内に留める。つまり、扉体が開放され、扉開放検出手段によってその扉体の開放が検出されると、信号出力手段から特定装置へ出力される信号は、停止期間制限手段により所定期間以内に限って停止状態となる。ここで、信号出力手段と特定装置との通信媒体が不正行為者によって破損等された場合には、信号出力手段と特定装置との通信が途絶えるので、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段による特定装置への信号出力が所定期間を超えて停止している場合には、信号出力手段と特定装置との通信媒体の破損等を検出することができる。   Further, as described above, when the door opening detection means detects the opening of the door body, the stop period limiting means keeps one stop period of signal output by the stop means within a predetermined period. That is, when the door body is opened and the door opening detection means detects the opening of the door body, the signal output from the signal output means to the specific device is stopped only within a predetermined period by the stop period limiting means. It becomes. Here, if the communication medium between the signal output means and the specific device is damaged by an unauthorized person, the communication between the signal output means and the specific device is interrupted, so the signal output to the specific device exceeds the predetermined period. But it remains stopped. Therefore, when the signal output to the specific device by the signal output unit is stopped after a predetermined period, it is possible to detect the breakage of the communication medium between the signal output unit and the specific device.

加えて、信号出力手段と特定装置との通信媒体に異常が無くても、信号出力手段に故障が発生して、特定装置へ出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。同様に、停止期間制限手段または停止手段に故障が発生して、信号出力手段から出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段と特定装置との通信媒体に異常がないものの、信号出力手段による特定装置への信号出力が所定時間を越えて停止している場合には、信号出力手段、停止手段または停止期間制限手段のいずれかの故障、若しくはその全ての故障を検出することができる。   In addition, even if there is no abnormality in the communication medium between the signal output means and the specific device, if the signal output means has failed and the signal output to the specific device is in a stopped state, of course, The signal output to the specific device remains stopped even after a predetermined period. Similarly, when a failure occurs in the stop period limiting means or the stop means and the signal output from the signal output means is always stopped, the signal output to the specific device naturally exceeds the predetermined period. But it remains stopped. Therefore, when there is no abnormality in the communication medium between the signal output means and the specific device, but the signal output to the specific device by the signal output means has stopped for a predetermined time, the signal output means, the stop means or the stop It is possible to detect any failure of the period limiting means or all of them.

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、特定装置へ信号を出力する信号出力手段と、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止する停止手段と、その停止手段による前記信号出力の1回の停止期間を所定期間以内に制限する停止期間制限手段と、その停止期間制限手段、停止手段および信号出力手段を前記遊技機の電源がオフされて前記制御手段が停止している場合に動作させるオフ中動作手段とを備え、前記停止手段は、前記停止期間制限手段による前記信号出力の停止の制限に基づいて前記信号出力手段による特定装置への信号出力を停止し、前記停止期間制限手段は、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記停止手段に対して前記所定期間中に前記信号出力の停止の制限を行うことを特徴とする遊技機3。   In a gaming machine comprising a main body, a door body for opening and closing the front surface of the main body, and a control means for controlling a game provided in a space formed by the door body and the main body, a signal is sent to a specific device. Signal output means for outputting, door opening detection means for detecting opening of the door body with respect to the main body, and the specific device by the signal output means when the door opening detection means detects the opening of the door body Stop means for stopping signal output to the stop, stop period restriction means for restricting one stop period of the signal output by the stop means within a predetermined period, stop period restriction means, stop means, and signal output means, An off-operation means for operating the game machine when the power is turned off and the control means is stopped, and the stop means restricts the stop of the signal output by the stop period restriction means Based on the signal output means to stop the signal output to the specific device, the stop period limit means, when the door opening detection means detects the opening of the door body, the stop means to the predetermined means The gaming machine 3 is characterized in that the signal output is stopped during the period.

遊技機3によれば、扉開放検出手段により扉体の開放が検出された場合には、信号出力手段による特定装置への信号出力を停止手段により停止する。そして、停止手段による信号出力の1回の停止期間は、停止期間制限手段によって所定期間以内に留められる。このように、扉体が開放された場合には、信号出力手段から特定装置へ出力される信号が所定時間以内で停止状態となることで、その扉体の開放された遊技機を特定装置によって判別することができる。ここで、停止手段、信号出力手段および停止期間制限手段は、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、停止手段は信号出力手段による特定装置への信号出力を所定時間以内で停止することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 3, when the opening of the door body is detected by the door opening detecting means, the signal output to the specific device by the signal output means is stopped by the stopping means. And the one stop period of the signal output by the stop means is kept within a predetermined period by the stop period limiting means. In this way, when the door is opened, the signal output from the signal output means to the specific device is stopped within a predetermined time, so that the gaming machine with the door opened is specified by the specific device. Can be determined. Here, the stop means, the signal output means and the stop period limiting means operate by receiving power supply from the off-state operation means while the gaming machine is powered off, so that the door is opened even when the gaming machine is powered off. When the opening of the door is detected by the detecting means, the stopping means can stop the signal output by the signal output means to the specific device within a predetermined time. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

また、扉開放検出手段により扉体の開放が検出された場合には、停止期間制限手段は、停止手段に対して所定期間中に信号出力の停止の制限を行う。すると、停止手段は、この停止制限に基づいて、信号出力手段による特定装置への信号出力を所定期間中、停止する。つまり、停止期間制限手段は、扉開放検出手段により扉体の開放が検出された場合に、所定期間中に、停止手段に対して信号出力の停止の制限を行う一方、扉開放検出手段により扉体の開放が検出されない場合や所定期間経過後には、停止手段に対して信号出力の停止の制限を行わない。これにより、信号出力手段から特定装置へ出力される信号の停止を、扉体の1回の開放につき、確実に、所定期間以内に留めることができる。ここで、信号出力手段と特定装置との通信媒体が不正行為者によって破損等された場合には、信号出力手段と特定装置との通信が途絶えるので、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段による特定装置への信号出力が所定期間を超えて停止している場合には、信号出力手段と特定装置との通信媒体の破損等を確実に検出することができる。   In addition, when the door opening detection unit detects the opening of the door body, the stop period limiting unit limits the stop of the signal output to the stop unit during a predetermined period. Then, the stop means stops the signal output to the specific device by the signal output means for a predetermined period based on the stop restriction. That is, when the door opening detection means detects the opening of the door body, the stop period restriction means restricts the stop of the signal output to the stop means during the predetermined period, while the door opening detection means When the release of the body is not detected or after a predetermined period has elapsed, the stop of the signal output is not restricted to the stopping means. Thereby, the stop of the signal output from the signal output means to the specific device can be reliably stopped within a predetermined period for each opening of the door body. Here, if the communication medium between the signal output means and the specific device is damaged by an unauthorized person, the communication between the signal output means and the specific device is interrupted, so the signal output to the specific device exceeds the predetermined period. But it remains stopped. Therefore, when the signal output to the specific device by the signal output unit is stopped after a predetermined period, it is possible to reliably detect the breakage of the communication medium between the signal output unit and the specific device.

加えて、信号出力手段と特定装置との通信媒体に異常が無くても、信号出力手段に故障が発生して、特定装置へ出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。同様に、停止期間制限手段または停止手段に故障が発生して信号出力手段から出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段と特定装置との通信媒体に異常がないものの、信号出力手段による特定装置への信号出力が所定時間を越えて停止している場合には、信号出力手段、停止手段または停止期間制限手段のいずれかの故障、若しくはその全ての故障を検出することができる。   In addition, even if there is no abnormality in the communication medium between the signal output means and the specific device, if the signal output means has failed and the signal output to the specific device is in a stopped state, of course, The signal output to the specific device remains stopped even after a predetermined period. Similarly, when a failure occurs in the stop period limiting means or the stop means and the signal output from the signal output means is always stopped, the signal output to the specific device naturally exceeds the predetermined period. Will also stop. Therefore, when there is no abnormality in the communication medium between the signal output means and the specific device, but the signal output to the specific device by the signal output means has stopped for a predetermined time, the signal output means, the stop means or the stop It is possible to detect any failure of the period limiting means or all of them.

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、特定装置へ信号を出力する信号出力手段と、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止する停止手段と、その停止手段による前記信号出力の1回の停止期間を所定期間以内に制限する停止期間制限手段と、その停止期間制限手段、停止手段および信号出力手段を前記遊技機の電源がオフされて前記制御手段が停止している場合に動作させるオフ中動作手段とを備え、前記停止手段は、前記停止期間制限手段による前記信号出力の停止の制限に基づいて前記信号出力手段による特定装置への信号出力を停止し、前記停止期間制限手段は、前記所定期間が経過した場合には、前記停止手段に対する前記信号出力の停止の制限を解除することを特徴とする遊技機4。   In a gaming machine comprising a main body, a door body for opening and closing the front surface of the main body, and a control means for controlling a game provided in a space formed by the door body and the main body, a signal is sent to a specific device. Signal output means for outputting, door opening detection means for detecting opening of the door body with respect to the main body, and the specific device by the signal output means when the door opening detection means detects the opening of the door body Stop means for stopping signal output to the stop, stop period restriction means for restricting one stop period of the signal output by the stop means within a predetermined period, stop period restriction means, stop means, and signal output means, An off-operation means for operating the game machine when the power is turned off and the control means is stopped, and the stop means restricts the stop of the signal output by the stop period restriction means The signal output means stops signal output to the specific device, and the stop period restriction means releases the restriction on stopping the signal output to the stop means when the predetermined period has elapsed. A gaming machine 4 characterized.

遊技機4によれば、扉開放検出手段により扉体の開放が検出された場合には、信号出力手段による特定装置への信号出力を停止手段により停止する。そして、停止手段による信号出力の1回の停止期間は、停止期間制限手段によって所定期間以内に留められる。このように、扉体が開放された場合には、信号出力手段から特定装置へ出力される信号が所定時間以内で停止状態となることで、その扉体の開放された遊技機を特定装置によって判別することができる。ここで、停止手段、信号出力手段および停止期間制限手段は、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、停止手段は信号出力手段による特定装置への信号出力を所定時間以内で停止することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 4, when the opening of the door body is detected by the door opening detecting means, the signal output to the specific device by the signal output means is stopped by the stopping means. And the one stop period of the signal output by the stop means is kept within a predetermined period by the stop period limiting means. In this way, when the door is opened, the signal output from the signal output means to the specific device is stopped within a predetermined time, so that the gaming machine with the door opened is specified by the specific device. Can be determined. Here, the stop means, the signal output means and the stop period limiting means operate by receiving power supply from the off-state operation means while the gaming machine is powered off, so that the door is opened even when the gaming machine is powered off. When the opening of the door is detected by the detecting means, the stopping means can stop the signal output by the signal output means to the specific device within a predetermined time. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

また、扉開放検出手段により扉体の開放が検出された場合には、停止期間制限手段は、停止手段に対して所定期間以内で信号出力の停止制限を行う。すると、この停止制限に基づいて、停止手段は、信号出力手段による特定装置への信号出力を所定期間以内で停止する。そして、所定期間が経過すると、停止期間制限手段は、停止手段に対する信号出力の停止制限を解除する。すると、再び、信号出力手段から特定装置へ信号が出力される。つまり、扉体が開放されて、扉開放検出手段によってその扉体の開放が検出された場合に、信号出力手段から特定装置へ出力される信号を、扉体の1回の開放につき、確実に、所定期間以内に限り停止することができる。ここで、信号出力手段と特定装置との通信媒体が不正行為者によって破損等された場合には、信号出力手段と特定装置との通信が途絶えるので、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段による特定装置への信号出力が所定期間を超えて停止している場合には、信号出力手段と特定装置との通信媒体の破損等を確実に検出することができる。   When the door opening detection means detects the opening of the door body, the stop period limiting means limits the stop of signal output to the stop means within a predetermined period. Then, based on this stop restriction, the stop means stops the signal output to the specific device by the signal output means within a predetermined period. Then, when the predetermined period has elapsed, the stop period restriction unit releases the stop restriction on signal output to the stop unit. Then, a signal is output again from the signal output means to the specific device. That is, when the door body is opened and the door opening detection means detects the opening of the door body, the signal output from the signal output means to the specific device can be reliably transmitted for each opening of the door body. , It can be stopped only within a predetermined period. Here, if the communication medium between the signal output means and the specific device is damaged by an unauthorized person, the communication between the signal output means and the specific device is interrupted, so the signal output to the specific device exceeds the predetermined period. But it remains stopped. Therefore, when the signal output to the specific device by the signal output unit is stopped after a predetermined period, it is possible to reliably detect the breakage of the communication medium between the signal output unit and the specific device.

加えて、信号出力手段と特定装置との通信媒体に異常が無くても、信号出力手段に故障が発生して、特定装置へ出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。同様に、停止期間制限手段または停止手段に故障が発生して信号出力手段から出力される信号が常時停止状態となった場合には、当然に、特定装置への信号出力は所定期間を超えても停止したままとなる。よって、信号出力手段と特定装置との通信媒体に異常がないものの、信号出力手段による特定装置への信号出力が所定時間を越えて停止している場合には、信号出力手段、停止手段または停止期間制限手段のいずれかの故障、若しくはその全ての故障を検出することができる。   In addition, even if there is no abnormality in the communication medium between the signal output means and the specific device, if the signal output means has failed and the signal output to the specific device is in a stopped state, of course, The signal output to the specific device remains stopped even after a predetermined period. Similarly, when a failure occurs in the stop period limiting means or the stop means and the signal output from the signal output means is always stopped, the signal output to the specific device naturally exceeds the predetermined period. Will also stop. Therefore, when there is no abnormality in the communication medium between the signal output means and the specific device, but the signal output to the specific device by the signal output means has stopped for a predetermined time, the signal output means, the stop means or the stop It is possible to detect any failure of the period limiting means or all of them.

遊技機3又は4において、前記停止期間制限手段は、前記停止手段による前記信号出力の1回の停止期間を出力信号により所定期間以内に制限する単安定マルチバイブレータを用いて構成されており、その単安定マルチバイブレータに接続され、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記単安定マルチバイブレータへ入力される入力信号を前記扉体の開放期間に拘らず前記所定期間よりも短い期間に調整する入力期間調整手段を備え、前記オフ中動作手段は、前記停止期間制限手段と停止手段と信号出力手段とに加えて、前記遊技機の電源がオフされて前記制御手段が停止している場合に、前記入力期間調整手段も動作させるものであることを特徴とする遊技機5。   In the gaming machine 3 or 4, the stop period limiting means is configured using a monostable multivibrator that limits a single stop period of the signal output by the stop means within a predetermined period by an output signal, An input signal input to the monostable multivibrator when connected to a monostable multivibrator and the door opening detection means detects the opening of the door body is the predetermined period regardless of the door opening period. Input period adjusting means for adjusting to a shorter period, the off-time operating means, in addition to the stop period limiting means, the stopping means and the signal output means, the control means when the power of the gaming machine is turned off The gaming machine 5 is characterized in that the input period adjusting means is also operated when the game is stopped.

遊技機5によれば、単安定マルチバイブレータを用いた停止期間制限手段に入力される入力信号は、入力期間調整手段により、扉体の開放期間に拘らず、停止手段による信号出力の1回の停止期間である所定期間よりも短く調整される。ここで、単安定マルチバイブレータは、出力信号の出力期間よりも入力信号の入力期間が短くなければ、正常に動作せず、出力信号を出力し続ける。このため、単安定マルチバイブレータを停止期間制限手段に用いた場合には、出力信号の出力期間よりも、即ち、単安定マルチバイブレータが出力信号により停止手段に対して信号出力の停止を制限する所定期間よりも、単安定マルチバイブレータに入力される入力信号の入力期間が、即ち、扉体の開放期間が短くなければならない。しかし、扉体の開放期間はどの程度になるか全く予測不能である。よって、単安定マルチバイブレータが出力信号により停止手段に対して信号出力の停止を制限する所定期間よりも、扉体の開放期間が常に短くなるように、所定期間の設定を十分に余裕を持った期間に設定しなければならない。このように、所定期間の設定を十分に余裕を持った期間に設定したとしても、扉体の開放期間が設定した所定期間を超えた場合には、その後に、扉が閉鎖されて扉開放検出手段によって扉体の開放が検出されなくなったとしても、単安定マルチバイブレータは、出力信号を出力し続け、停止手段に対して信号出力の停止を制限したままとなる。これにより、信号出力の停止が所定期間を超えても、信号出力手段から特定装置へ信号が出力されないので、信号出力手段、停止手段および単安定マルチバイブレータに異常が無いにも拘らず、これらのいずれかの故障、若しくはその全ての故障が発生したとの誤認を生じさせてしまう。よって、停止期間制限手段に単安定マルチバイブレータを使用し、この単安定マルチバイブレータを正常に動作させるためには、特殊な回路構成が必要であった。しかし、遊技機5によれば、入力期間調整手段により、扉体の開放期間に拘らず、単安定マルチバイブレータに入力される入力信号を所定期間よりも短く調整することができる。よって、扉体の開放期間に拘らず、単安定マルチバイブレータを正常に動作させることができるので、停止手段による信号出力の1回の停止期間を所定期間内に留めることができる。このように、遊技機5によれば、入力期間調整手段を設けることで、特殊な回路構成を採用することなく、単安定マルチバイブレータを用いて停止期間制限手段を実現することができる。なお、入力期間調整手段も、停止期間制限手段、停止手段および信号出力手段と同様に、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作する。よって、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、入力期間調整手段は、扉体の開放期間に拘らず、単安定マルチバイブレータに入力される入力信号を所定期間よりも短く調整することができる。   According to the gaming machine 5, the input signal input to the stop period limiting means using the monostable multivibrator is transmitted once by the input means adjusting means regardless of the door opening period. It is adjusted to be shorter than the predetermined period that is the stop period. Here, if the input period of the input signal is not shorter than the output period of the output signal, the monostable multivibrator does not operate normally and continues to output the output signal. For this reason, when the monostable multivibrator is used as the stop period limiting unit, the output period of the output signal, that is, the monostable multivibrator limits the stop of signal output to the stop unit by the output signal. The input period of the input signal input to the monostable multivibrator, that is, the door opening period must be shorter than the period. However, it is completely unpredictable how long the door will be open. Therefore, the setting of the predetermined period has a sufficient margin so that the opening period of the door body is always shorter than the predetermined period in which the monostable multivibrator limits the stop of the signal output to the stopping means by the output signal. Must be set to a period. In this way, even if the predetermined period is set to a period with a sufficient margin, if the door opening period exceeds the predetermined period, the door is subsequently closed and the door opening is detected. Even if the opening of the door body is no longer detected by the means, the monostable multivibrator continues to output the output signal, and the stop means remains restricted from stopping the signal output. As a result, even if the signal output stop exceeds a predetermined period, no signal is output from the signal output means to the specific device, so these signal output means, stop means, and monostable multivibrator are not abnormal Any or all of the failures will be misidentified. Therefore, a special circuit configuration is necessary to use a monostable multivibrator as the stop period limiting means and to operate the monostable multivibrator normally. However, according to the gaming machine 5, the input signal input to the monostable multivibrator can be adjusted to be shorter than the predetermined period regardless of the door opening period by the input period adjusting means. Therefore, since the monostable multivibrator can be operated normally regardless of the opening period of the door body, one stop period of signal output by the stop means can be kept within a predetermined period. Thus, according to the gaming machine 5, by providing the input period adjusting means, it is possible to realize the stop period limiting means using the monostable multivibrator without adopting a special circuit configuration. Note that the input period adjusting means also operates by receiving power supply from the off-state operating means while the gaming machine is powered off, as with the stop period limiting means, the stopping means and the signal output means. Therefore, even when the gaming machine is powered off, if the door opening detection means detects the opening of the door body, the input period adjusting means is input to the monostable multivibrator regardless of the door opening period. The input signal can be adjusted to be shorter than a predetermined period.

遊技機5において、前記入力期間調整手段は、積分回路を用いて構成されていることを特徴とする遊技機6。   In the gaming machine 5, the input period adjusting means is configured by using an integrating circuit.

遊技機6によれば、積分回路を用いて入力期間調整手段を構成しているので、複雑な回路や信号処理を用いることなく、単安定マルチバイブレータに入力される入力信号を所定期間よりも短く調整することができる。また、積分回路に用いられる抵抗の抵抗値とコンデンサの容量値とを調整することで、単安定マルチバイブレータに入力される入力信号の入力期間を所定期間内で自由に調整することができる。   According to the gaming machine 6, since the input period adjusting means is configured by using the integration circuit, the input signal input to the monostable multivibrator is shorter than the predetermined period without using a complicated circuit or signal processing. Can be adjusted. Further, by adjusting the resistance value of the resistor used in the integration circuit and the capacitance value of the capacitor, the input period of the input signal input to the monostable multivibrator can be freely adjusted within a predetermined period.

遊技機5又は6において、前記入力期間調整手段は、前記単安定マルチバイブレータへ入力される入力信号の最大電圧を一定化する定電圧手段を備えていることを特徴とする遊技機7。   In the gaming machine 5 or 6, the input period adjusting means includes a constant voltage means for making a maximum voltage of an input signal inputted to the monostable multivibrator constant.

遊技機7によれば、定電圧手段を設けているので、単安定マルチバイブレータへ入力される入力信号の最大電圧を一定にして、単安定マルチバイブレータへ入力される入力信号を安定化させ、停止手段による信号出力の1回の停止期間を所定期間内に安定して留めることができる。   According to the gaming machine 7, since the constant voltage means is provided, the maximum voltage of the input signal input to the monostable multivibrator is made constant, the input signal input to the monostable multivibrator is stabilized and stopped. One stop period of signal output by the means can be stably kept within a predetermined period.

また、積分回路を用いて入力期間調整手段を構成している場合には、積分回路に用いるコンデンサに電荷が蓄えられ、この電荷による電圧が、単安定マルチバイブレータへ入力される入力信号と重畳されて、単安定マルチバイブレータを破壊し得る過電圧が単安定マルチバイブレータに印加される虞がある。しかし、遊技機7によれば、定電圧手段により、単安定マルチバイブレータへ入力される入力信号の最大電圧を一定にしているので、単安定マルチバイブレータを破壊し得る過電圧が単安定マルチバイブレータに印加されることはない。よって、単安定マルチバイブレータの破壊を防止することができる。   In addition, when the input period adjusting means is configured using an integration circuit, electric charge is stored in the capacitor used in the integration circuit, and the voltage due to this electric charge is superimposed on the input signal input to the monostable multivibrator. Therefore, there is a possibility that an overvoltage that can destroy the monostable multivibrator is applied to the monostable multivibrator. However, according to the gaming machine 7, since the maximum voltage of the input signal inputted to the monostable multivibrator is made constant by the constant voltage means, an overvoltage that can destroy the monostable multivibrator is applied to the monostable multivibrator. Will never be done. Therefore, destruction of the monostable multivibrator can be prevented.

遊技機7において、前記定電圧手段は、ツェナーダイオードで構成されていることを特徴とする遊技機8。   In the gaming machine 7, the constant voltage means comprises a Zener diode.

遊技機8によれば、ツェナーダイオードにより定電圧手段を構成しているので、複雑な回路により構成される定電圧回路等と比較して、簡単な構成且つ安価に、単安定マルチバイブレータへ入力される入力信号の最大電圧を一定にすることができる。よって、簡単な構成且つ安価なツェナーダイオードを用いて、単安定マルチバイブレータへ入力される入力信号を安定化させ、停止手段による信号出力の1回の停止期間を所定期間内に安定して留めつつ、単安定マルチバイブレータを破壊し得る過電圧が単安定マルチバイブレータに印加されることを防止することができる。   According to the gaming machine 8, since the constant voltage means is configured by the Zener diode, it is input to the monostable multivibrator with a simple configuration and at a lower cost than a constant voltage circuit configured by a complicated circuit. The maximum voltage of the input signal can be made constant. Therefore, the input signal input to the monostable multivibrator is stabilized using a simple structure and an inexpensive Zener diode, and one stop period of signal output by the stop means is stably kept within a predetermined period. Further, it is possible to prevent an overvoltage that can destroy the monostable multivibrator from being applied to the monostable multivibrator.

遊技機1から8において、前記扉体は、前記本体に対して開閉される内枠と、その内枠に対して開閉される透明板支持扉とを有して構成され、前記扉開放検出手段は、その内枠と透明板支持扉とにそれぞれ設けられると共に、前記信号出力手段および停止手段に並列接続されており、前記停止手段は、前記扉開放検出手段により前記内枠または透明板支持扉の少なくとも一方の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止することを特徴とする遊技機9。   In the gaming machines 1 to 8, the door body includes an inner frame that is opened and closed with respect to the main body, and a transparent plate support door that is opened and closed with respect to the inner frame. Are provided on the inner frame and the transparent plate support door, respectively, and are connected in parallel to the signal output means and the stop means, and the stop means is detected by the door opening detection means by the inner frame or the transparent plate support door. When the opening of at least one of the above is detected, the signal output means stops the signal output to the specific device.

遊技機9によれば、扉開放検出手段は、内枠と透明板支持扉とにそれぞれ設けられると共に、信号出力手段および停止手段に並列接続されているので、扉開放検出手段により内枠または透明板支持扉の少なくとも一方の開放が検出された場合には、信号出力手段による特定装置への信号出力を停止手段により停止することができる。よって、扉体を構成する内枠または透明板支持扉のいずれか一方の開放であっても、1組の信号出力手段および停止手段によって、その開放を特定装置へ報せることができる。   According to the gaming machine 9, the door opening detection means is provided on the inner frame and the transparent plate support door, and is connected in parallel to the signal output means and the stopping means. When opening of at least one of the plate support doors is detected, signal output to the specific device by the signal output means can be stopped by the stop means. Therefore, even if one of the inner frame and the transparent plate support door constituting the door body is opened, the opening can be reported to the specific device by one set of signal output means and stop means.

遊技機1から9のいずれかにおいて、前記遊技機の電源オン中に充電される二次電池から構成されたオフ中動作手段を備えており、前記信号出力手段および停止手段は、そのオフ中動作手段から供給される電力によって動作することを特徴とする遊技機10。   Any one of the gaming machines 1 to 9 includes an off-state operation means composed of a secondary battery that is charged while the gaming machine is powered on, and the signal output means and the stop means operate during the off-state. A gaming machine 10 that is operated by electric power supplied from the means.

遊技機10によれば、二次電池により構成されたオフ中動作手段は、遊技機の電源オン中に充電されるので、遊技機の電源を遊技場の営業時間に合わせてオンするだけで、オフ中動作手段を充電することができる。よって、遊技場の閉店後の遊技機の電源がオフされている間に扉体の開放があった場合には、オフ中動作手段により信号出力手段および停止手段を動作させて、その開放を特定装置へ報せることができる。   According to the gaming machine 10, since the off-operation means constituted by the secondary battery is charged while the gaming machine is powered on, simply turning on the gaming machine according to the business hours of the game hall, The operating means can be charged while off. Therefore, if the door is opened while the power of the gaming machine is turned off after the game hall is closed, the signal output means and the stop means are operated by the off-operation means to identify the opening. You can report to the device.

遊技機1から10のいずれかにおいて、前記制御手段は、遊技の主な制御を行う主制御手段を備え、前記信号出力手段は、その主制御手段に搭載されていることを特徴とする遊技機11。   In any one of the gaming machines 1 to 10, the control means includes main control means for performing main control of the game, and the signal output means is mounted on the main control means. 11.

遊技機1から10のいずれかにおいて、前記信号出力手段は、前記制御手段とは別の基板に搭載されていることを特徴とする遊技機12。   The gaming machine 12 according to any one of the gaming machines 1 to 10, wherein the signal output means is mounted on a board different from the control means.

遊技機1から12のいずれかにおいて、前記信号出力手段は、フォトカプラを備えており、そのフォトカプラの出力が前記停止手段により停止されることで、前記扉開放検出手段による前記扉体の開放の検出を前記特定装置へ出力することを特徴とする遊技機13。   In any one of the gaming machines 1 to 12, the signal output means includes a photocoupler, and when the output of the photocoupler is stopped by the stop means, the door opening detection means opens the door body. The gaming machine 13 is characterized by outputting the detection of the game to the specific device.

遊技機2から13のいずれかにおいて、前記停止期間制限手段、停止手段および信号出力手段(並びに入力期間調整手段)は、前記制御手段の動作電圧より低い電圧であっても動作可能に構成されていることを特徴とする遊技機14。   In any one of the gaming machines 2 to 13, the stop period limiting means, the stop means, and the signal output means (and the input period adjusting means) are configured to be operable even at a voltage lower than the operating voltage of the control means. A gaming machine 14 characterized by

遊技機14によれば、信号出力手段、停止手段および停止期間制限手段(並びに入力期間調整手段)は、制御手段の動作電圧より低い電圧であっても動作可能に構成されているので、オフ中動作手段の充電量が減少して、オフ中動作手段の出力電圧が制御手段の動作電圧より低くなったとしても、信号出力手段、停止手段および停止期間制限手段(並びに入力期間調整手段)を動作させて、扉体の開放を特定装置へ報せることができる。即ち、遊技機の電源オフ時における扉体の開放検出を長時間行うことができる。   According to the gaming machine 14, the signal output means, the stop means, and the stop period restriction means (and the input period adjustment means) are configured to be operable even at a voltage lower than the operating voltage of the control means. Even if the charging amount of the operating means decreases and the output voltage of the operating means during the off state becomes lower than the operating voltage of the control means, the signal output means, the stopping means and the stop period limiting means (and the input period adjusting means) are operated. Thus, the opening of the door can be reported to the specific device. That is, it is possible to detect the opening of the door body for a long time when the gaming machine is powered off.

遊技機2から14のいずれかにおいて、前記停止期間制限手段、停止手段および信号出力手段(並びに入力期間調整手段)は、その動作可能範囲電圧が前記制御手段の動作可能範囲電圧より広範囲に構成されていることを特徴とする遊技機15。   In any of the gaming machines 2 to 14, the stop period limiting means, the stop means, and the signal output means (and the input period adjusting means) are configured such that the operable range voltage is wider than the operable range voltage of the control means. A gaming machine 15 characterized by

遊技機15によれば、信号出力手段、停止手段および停止期間制限手段(並びに入力期間調整手段)は、その動作可能範囲電圧が制御手段の動作可能範囲電圧より広範囲に構成されている。よって、遊技機の電源オフ時において、信号出力手段、停止手段および停止期間制限手段(並びに入力期間調整手段)をオフ中動作手段によって長時間動作させることができるので、遊技機の電源オフ時における扉体の開放検出を長時間行うことができる。   According to the gaming machine 15, the signal output means, the stop means, and the stop period restriction means (and the input period adjustment means) are configured so that the operable range voltage is wider than the operable range voltage of the control means. Therefore, when the power of the gaming machine is turned off, the signal output means, the stopping means and the stop period limiting means (and the input period adjusting means) can be operated for a long time by the off-time operating means. The door opening detection can be performed for a long time.

遊技機2から15のいずれかにおいて、前記停止期間制限手段は、C−MOS半導体を有して構成されていることを特徴とする遊技機16。   The gaming machine 16 according to any one of the gaming machines 2 to 15, wherein the stop period limiting means includes a C-MOS semiconductor.

遊技機16によれば、停止期間制限手段は、C−MOS半導体を有して構成されている。ここで、C−MOS半導体は、一般的に動作時の消費電力が小さい。よって、遊技機16によれば、オフ中動作手段の消耗を小さくして、遊技機の電源オフ時における扉体の開放検出を長時間行うことができる。   According to the gaming machine 16, the stop period limiting means is configured to have a C-MOS semiconductor. Here, the C-MOS semiconductor generally has low power consumption during operation. Therefore, according to the gaming machine 16, it is possible to detect the opening of the door body for a long time when the power of the gaming machine is turned off by reducing the consumption of the operating means during the off state.

遊技機1から16のいずれかにおいて、前記遊技機はパチンコ遊技機であることを特徴とする遊技機17。中でも、パチンコ遊技機の基本構成としては操作ハンドルを備え、その操作ハンドルの操作に応じて球を所定の遊技領域へ発射し、球が遊技領域内の所定の位置に配設された作動口に入賞(又は作動口を通過)することを必要条件として、表示装置において動的表示されている識別情報が所定時間後に確定停止されるものが挙げられる。また、特別遊技状態の発生時には、遊技領域内の所定の位置に配設された可変入賞装置(特定入賞口)が所定の態様で開放されて球を入賞可能とし、その入賞個数に応じた有価価値(景品球のみならず、磁気カードへ書き込まれるデータ等も含む)が付与されるものが挙げられる。   Any one of the gaming machines 1 to 16, wherein the gaming machine is a pachinko gaming machine. Among them, the basic configuration of a pachinko gaming machine is provided with an operation handle, and a ball is launched into a predetermined game area in accordance with the operation of the operation handle, and the ball is placed in an operation port disposed at a predetermined position in the game area. As a necessary condition for winning a prize (or passing through an operating port), the identification information that is dynamically displayed on the display device is confirmed and stopped after a predetermined time. In addition, when a special gaming state occurs, a variable winning device (specific winning port) disposed at a predetermined position in the gaming area is opened in a predetermined manner so that a ball can be won, and a value corresponding to the number of winnings is obtained. Examples include those to which values (including data written on magnetic cards as well as premium balls) are given.

遊技機1から16のいずれかにおいて、前記遊技機はスロットマシンであることを特徴とする遊技機18。中でも、スロットマシンの基本構成としては、「複数の識別情報からなる識別情報列を動的表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段(例えば操作レバー)の操作に起因して識別情報の動的表示が開始され、停止用操作手段(ストップボタン)の操作に起因して、或いは、所定時間経過することにより、識別情報の動的表示が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備えた遊技機」となる。この場合、遊技媒体はコイン、メダル等が代表例として挙げられる。   The gaming machine 18 according to any one of the gaming machines 1 to 16, wherein the gaming machine is a slot machine. Above all, the basic configuration of the slot machine is “equipped with variable display means for confirming and displaying the identification information after dynamically displaying an identification information string composed of a plurality of identification information, and for operating the starting operation means (for example, an operation lever). As a result, the dynamic display of the identification information is started, and the dynamic display of the identification information is stopped due to the operation of the stop operation means (stop button) or after a predetermined time has elapsed. The game machine is provided with special game state generating means for generating a special game state advantageous to the player on the condition that the confirmed identification information is specific identification information. In this case, examples of the game media include coins and medals.

遊技機1から16のいずれかにおいて、前記遊技機はパチンコ遊技機とスロットマシンとを融合させたものであることを特徴とする遊技機19。中でも、融合させた遊技機の基本構成としては、「複数の識別情報からなる識別情報列を動的表示した後に識別情報を確定表示する可変表示手段を備え、始動用操作手段(例えば操作レバー)の操作に起因して識別情報の変動が開始され、停止用操作手段(例えばストップボタン)の操作に起因して、或いは、所定時間経過することにより、識別情報の動的表示が停止され、その停止時の確定識別情報が特定識別情報であることを必要条件として、遊技者に有利な特別遊技状態を発生させる特別遊技状態発生手段とを備え、遊技媒体として球を使用すると共に、前記識別情報の動的表示の開始に際しては所定数の球を必要とし、特別遊技状態の発生に際しては多くの球が払い出されるように構成されている遊技機」となる。   The gaming machine 19 according to any one of the gaming machines 1 to 16, wherein the gaming machine is a combination of a pachinko gaming machine and a slot machine. Among them, the basic configuration of the merged gaming machine includes “a variable display means for confirming and displaying the identification information after dynamically displaying an identification information string composed of a plurality of identification information, and a starting operation means (for example, an operation lever). The identification information fluctuates due to the operation, and the dynamic display of the identification information is stopped due to the operation of the operation means for stopping (for example, the stop button) or after a predetermined time has passed. Special game state generating means for generating a special game state advantageous to the player on the condition that the fixed identification information at the time of stoppage is specific identification information, and using a ball as a game medium, and the identification information The game machine is configured such that a predetermined number of balls are required at the start of the dynamic display, and a large number of balls are paid out when the special gaming state occurs.

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、その検出結果を特定装置へ出力する出力手段とを備え、その出力手段は、前記遊技機の電源がオフされて前記制御手段が停止している場合に、前記扉開放検出手段による検出結果を前記特定装置へ出力可能に構成されていることを特徴とする遊技機20。   A gaming machine comprising: a main body; a door body that opens and closes a front surface of the main body; and a control unit that is provided in a space formed by the door body and the main body and controls a game. A door opening detection means for detecting the opening of the body, and an output means for outputting the detection result to the specific device when the door opening detection means detects the opening of the door body, the output means, The gaming machine 20 is configured to output a detection result by the door opening detection means to the specific device when the power of the gaming machine is turned off and the control means is stopped.

遊技機20によれば、遊技機の電源がオフされ制御手段が停止している状態であっても、扉開放検出手段によって扉体の開放が検出されると、その検出結果は出力手段によって特定装置へ出力される。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 20, even when the power of the gaming machine is turned off and the control means is stopped, if the door opening detection is detected by the door opening detection means, the detection result is specified by the output means. Output to the device. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、その検出結果を特定装置へ出力する出力手段と、その出力手段による1回の出力期間を所定期間以内に留める出力期間制限手段と、その出力期間制限手段と前記出力手段とを前記遊技機の電源オフ中に動作させるオフ中動作手段とを備えていることを特徴とする遊技機21。   A gaming machine comprising: a main body; a door body that opens and closes a front surface of the main body; and a control unit that is provided in a space formed by the door body and the main body and controls a game. A door opening detecting means for detecting the opening of the body, an output means for outputting the detection result to the specific device when the door opening detecting means detects the opening of the door, and a one-time output by the output means. An output period limiting means for keeping the output period within a predetermined period, and an off-time operation means for operating the output period limiting means and the output means while the gaming machine is powered off. Machine 21.

遊技機21によれば、扉開放検出手段によって扉体の開放が検出されると、その検出結果は出力手段によって特定装置へ出力される。出力手段は、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、その検出結果を特定装置へ出力することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 21, when the opening of the door body is detected by the door opening detection means, the detection result is output to the specific device by the output means. Since the output means operates by receiving power supply from the off-operation means while the gaming machine is turned off, the door opening detection means detects the opening of the door body even when the gaming machine is powered off. The detection result can be output to a specific device. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

しかも、出力手段による1回の出力期間は、出力期間制限手段によって所定期間以内に留められる。出力期間制限手段もまた出力手段と同様に、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、扉体の1回の開放による出力手段の動作期間を所定期間以内に留めて、遊技機の電源オフ中におけるオフ中動作手段の消耗を抑制できる。よって、出力手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできる。   Moreover, one output period by the output means is kept within a predetermined period by the output period limiting means. Similarly to the output means, the output period limiting means operates by receiving power supply from the off-operation means while the gaming machine is turned off, so that the operation period of the output means by one opening of the door body is within a predetermined period. In other words, it is possible to suppress the consumption of the off-operation means during the power-off of the gaming machine. Therefore, the frequency | count of operation | movement of an output means can be increased and the frequency | count of detection of opening of a door body can be increased.

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、前記本体に対する前記扉体の開放を検出する扉開放検出手段と、その扉開放検出手段により前記扉体の開放が検出された場合に、その検出結果を特定装置へ出力する出力手段と、その出力手段による1回の出力期間を所定期間以内に留める出力期間制限手段と、その出力期間制限手段と前記出力手段とを前記遊技機の電源オフ中に動作させるオフ中動作手段とを備え、前記出力手段は、前記出力期間制限手段からの出力に基づいて前記特定装置へ検出結果を出力し、前記出力期間制限手段は、前記扉開放検出手段により前記扉体の開放が検出された場合に、前記所定期間中に前記出力手段への出力を行うことを特徴とする遊技機22。   A gaming machine comprising: a main body; a door body that opens and closes a front surface of the main body; and a control unit that is provided in a space formed by the door body and the main body and controls a game. A door opening detecting means for detecting the opening of the body, an output means for outputting the detection result to the specific device when the door opening detecting means detects the opening of the door, and a one-time output by the output means. An output period limiting unit that keeps the output period within a predetermined period; and an off-period operation unit that operates the output period limiting unit and the output unit while the gaming machine is powered off. A detection result is output to the specific device based on an output from the period limiting unit, and the output period limiting unit detects the opening of the door body by the door opening detection unit during the predetermined period. output Gaming machine 22 and performs output to a stage.

遊技機22によれば、扉開放検出手段によって扉体の開放が検出されると、その検出結果は出力手段によって特定装置へ出力される。出力手段は、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、遊技機の電源オフ中であっても、扉開放検出手段によって扉体の開放が検出されると、その検出結果を特定装置へ出力することができる。よって、例えば、すべての遊技機の電源がオフされている閉店後に、何者かによる不正行為によって扉体が開放されても、その扉体の開放された遊技機を特定装置によって判別できる。   According to the gaming machine 22, when the door opening detection means detects the opening of the door body, the detection result is output to the specific device by the output means. Since the output means operates by receiving power supply from the off-operation means while the gaming machine is turned off, the door opening detection means detects the opening of the door body even when the gaming machine is powered off. The detection result can be output to a specific device. Therefore, for example, even if the door body is opened by an unauthorized act by someone after the store is closed with all the gaming machines turned off, the gaming machine with the door body opened can be identified by the specific device.

しかも、出力手段による1回の出力期間は、出力期間制限手段によって所定期間以内に留められる。出力期間制限手段もまた出力手段と同様に、遊技機の電源オフ中にオフ中動作手段から電力供給を受けて動作するので、扉体の1回の開放による出力手段の動作期間を所定期間以内に留めて、遊技機の電源オフ中におけるオフ中動作手段の消耗を抑制できる。よって、出力手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできる。   Moreover, one output period by the output means is kept within a predetermined period by the output period limiting means. Similarly to the output means, the output period limiting means operates by receiving power supply from the off-operation means while the gaming machine is turned off, so that the operation period of the output means by one opening of the door body is within a predetermined period. In other words, it is possible to suppress the consumption of the off-operation means during the power-off of the gaming machine. Therefore, the frequency | count of operation | movement of an output means can be increased and the frequency | count of detection of opening of a door body can be increased.

更に、出力期間制限手段からの出力に基づいて特定装置へ検出結果を出力する出力手段へは、扉開放検出手段により扉体の開放が検出された場合の所定期間中に、出力期間制限手段によって出力が行われる。よって、出力期間制限手段による出力手段への出力動作を、扉体の1回の開放につき、所定期間以内に留めることができる。従って、遊技機の電源オフ中におけるオフ中動作手段の消耗を抑制できると共に、出力手段の動作可能回数を多くして、扉体の開放の検出可能回数を多くできる。   Further, the output means for outputting the detection result to the specific device based on the output from the output period restriction means is output by the output period restriction means during a predetermined period when the door opening detection is detected by the door opening detection means. Output is done. Therefore, the output operation to the output means by the output period limiting means can be stopped within a predetermined period for each opening of the door body. Accordingly, it is possible to suppress consumption of the off-operation means while the power of the gaming machine is turned off, and to increase the number of times that the output means can be operated, thereby increasing the number of times that the door body can be detected.

パチンコ機の正面図である。It is a front view of a pachinko machine. パチンコ機の遊技盤の正面図である。It is a front view of the game board of a pachinko machine. パチンコ機の背面図である。It is a rear view of a pachinko machine. 内枠と前面枠と下皿ユニットとが開放された状態におけるパチンコ機の斜視図である。It is a perspective view of the pachinko machine in the state where an inner frame, a front frame, and a lower plate unit were opened. スイッチの構造を示した図である。It is the figure which showed the structure of the switch. パチンコ機の電気的構成を示したブロック図である。It is the block diagram which showed the electrical structure of the pachinko machine. 枠開放検出回路及び外部出力端子板の電気的構成を示した回路図である。It is the circuit diagram which showed the electrical structure of the frame open | release detection circuit and the external output terminal board. スイッチSW1の状態、スイッチSW2の状態、タイマのTRG端子の電圧、タイマのOUT端子の電圧、EXOR回路の出力端子の電圧および外部出力端子板の出力の関係を示したタイミングチャートである。6 is a timing chart showing the relationship between the state of the switch SW1, the state of the switch SW2, the voltage of the TRG terminal of the timer, the voltage of the OUT terminal of the timer, the voltage of the output terminal of the EXOR circuit, and the output of the external output terminal plate. (a)は、表示画面の領域区分設定と有効ライン設定とを模式的に示した図であり、(b)は、実際の表示画面を例示した図である。(A) is the figure which showed typically the area division setting and effective line setting of the display screen, (b) is the figure which illustrated the actual display screen. 各種カウンタの概要を示す図である。It is a figure which shows the outline | summary of various counters. 主制御装置内のMPUにより実行される立ち上げ処理を示すフローチャートである。It is a flowchart which shows the starting process performed by MPU in a main controller. 主制御装置内のMPUにより実行されるメイン処理を示すフローチャートである。It is a flowchart which shows the main process performed by MPU in a main controller. メイン処理の中で実行される変動処理を示すフローチャートである。It is a flowchart which shows the fluctuation | variation process performed in a main process. 変動処理の中で実行される変動開始処理を示したフローチャートである。It is the flowchart which showed the change start process performed in a change process. タイマ割込処理を示すフローチャートである。It is a flowchart which shows a timer interruption process. タイマ割込処理の中で実行される始動入賞処理を示すフローチャートである。It is a flowchart which shows the start winning process performed in a timer interruption process. NMI割込処理を示すフローチャートである。It is a flowchart which shows a NMI interruption process. 第2実施形態の枠開放検出回路及び外部出力端子板の電気的構成を示した回路図である。It is the circuit diagram which showed the electrical structure of the frame open | release detection circuit and external output terminal board of 2nd Embodiment. スイッチSW1の状態、スイッチSW2の状態、第2実施形態の枠開放検出回路のAの電圧および外部出力端子板の出力の関係を示したタイミングチャートである。6 is a timing chart showing the relationship between the state of the switch SW1, the state of the switch SW2, the voltage A of the frame opening detection circuit of the second embodiment, and the output of the external output terminal plate. 第3実施形態の枠開放検出回路及び外部出力端子板の電気的構成を示した回路図である。It is the circuit diagram which showed the electrical structure of the frame open detection circuit and external output terminal board of 3rd Embodiment. スイッチSW1の状態、スイッチSW2の状態、第3実施形態のタイマのTRG端子の電圧、第3実施形態のタイマのOUT端子の電圧、NOT回路の出力端子の電圧および外部出力端子板の出力の関係を示したタイミングチャートである。State of switch SW1, state of switch SW2, voltage of TRG terminal of timer of third embodiment, voltage of OUT terminal of timer of third embodiment, voltage of output terminal of NOT circuit and output of external output terminal plate It is the timing chart which showed.

符号の説明Explanation of symbols

10 パチンコ機(遊技機)
11 外枠(本体)
12 内枠(扉体の一部)
14 前面枠(扉体の一部)
110 主制御装置(制御手段の一部、主制御手段)
260,270,280 枠開放検出回路(信号出力手段の一部)
261 外部出力端子板(信号出力手段の一部)
IC1 タイマ(停止手段の一部、停止期間制限手段)
PR1 フォトカプラ(信号出力手段の一部)
SB1 蓄電池(オフ中動作手段)
SW1,SW2 スイッチ(扉開放検出手段)
TR1 トランジスタ(停止手段の一部)
10 Pachinko machines (game machines)
11 Outer frame (main body)
12 Inner frame (part of door)
14 Front frame (part of door)
110 Main control device (part of control means, main control means)
260, 270, 280 Frame opening detection circuit (part of signal output means)
261 External output terminal board (part of signal output means)
IC1 timer (part of stopping means, stopping period limiting means)
PR1 Photocoupler (part of signal output means)
SB1 battery (operating means while off)
SW1, SW2 switch (door open detection means)
TR1 transistor (part of stopping means)

Claims (5)

本体と、その本体の前面を開閉する扉体と、その扉体と前記本体とにより形成される空間内に設けられ遊技の制御を行う制御手段とを備えた遊技機において、
特定装置へ信号を出力する信号出力手段と、
前記本体に対する前記扉体の開放を検出する扉開放検出手段と、
その扉開放検出手段により前記扉体の開放が検出された場合に、前記信号出力手段による前記特定装置への信号出力を停止する停止手段と、
その停止手段による信号出力の1回の停止期間を所定期間以内に制限する停止期間制限手段と、
その停止期間制限手段、停止手段および信号出力手段を前記遊技機の電源がオフされて前記制御手段が停止している場合に動作させるオフ中動作手段とを備えていることを特徴とする遊技機。
In a gaming machine comprising a main body, a door body for opening and closing the front surface of the main body, and a control means for controlling a game provided in a space formed by the door body and the main body,
Signal output means for outputting a signal to a specific device;
Door opening detection means for detecting the opening of the door body with respect to the main body;
Stop means for stopping signal output to the specific device by the signal output means when the door opening detection means detects the opening of the door body;
Stop period limiting means for limiting one stop period of signal output by the stop means within a predetermined period;
An off-time operation means for operating the stop period limiting means, the stop means, and the signal output means when the power of the gaming machine is turned off and the control means is stopped. .
前記オフ中動作手段は、遊技機の電源オン中に、その遊技機に供給される電力によって充電される二次電池により構成されていることを特徴とする請求項1記載の遊技機。   2. The gaming machine according to claim 1, wherein the off-operation means is constituted by a secondary battery that is charged by electric power supplied to the gaming machine while the gaming machine is powered on. 前記停止期間制限手段、停止手段および信号出力手段は、前記制御手段の動作電圧より低い電圧であっても動作可能に構成されていることを特徴とする請求項1又は2に記載の遊技機。   The gaming machine according to claim 1 or 2, wherein the stop period limiting unit, the stop unit, and the signal output unit are configured to be operable even at a voltage lower than an operating voltage of the control unit. 前記停止期間制限手段、停止手段および信号出力手段は、その動作可能範囲電圧が前記制御手段の動作可能範囲電圧より広範囲に構成されていることを特徴とする請求項1から3のいずれかに記載の遊技機。   4. The stop period limiting means, the stop means, and the signal output means are configured such that the operable range voltage is wider than the operable range voltage of the control means. Game machines. 前記停止期間制限手段は、C−MOS半導体を有して構成されていることを特徴とする請求項1から4のいずれかに記載の遊技機。


The gaming machine according to any one of claims 1 to 4, wherein the stop period limiting means includes a C-MOS semiconductor.


JP2007256608A 2007-09-28 2007-09-28 Game machine Active JP5553473B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007256608A JP5553473B2 (en) 2007-09-28 2007-09-28 Game machine

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007256608A JP5553473B2 (en) 2007-09-28 2007-09-28 Game machine

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013025109A Division JP5678970B2 (en) 2013-02-13 2013-02-13 Game machine

Publications (3)

Publication Number Publication Date
JP2009082494A true JP2009082494A (en) 2009-04-23
JP2009082494A5 JP2009082494A5 (en) 2010-11-11
JP5553473B2 JP5553473B2 (en) 2014-07-16

Family

ID=40656747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007256608A Active JP5553473B2 (en) 2007-09-28 2007-09-28 Game machine

Country Status (1)

Country Link
JP (1) JP5553473B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057791A (en) * 2012-09-19 2014-04-03 Sammy Corp Game machine

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6152856B2 (en) * 2015-01-08 2017-06-28 株式会社三洋物産 Game machine
JP2017087003A (en) * 2017-02-21 2017-05-25 株式会社三洋物産 Game machine
JP2020168459A (en) * 2020-07-07 2020-10-15 株式会社三洋物産 Game machine

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001029543A (en) * 1999-07-21 2001-02-06 Takasago Electric Ind Co Ltd Fraudulence alarm device of game machine
JP2006223658A (en) * 2005-02-18 2006-08-31 Takao:Kk Game machine
JP2008178550A (en) * 2007-01-24 2008-08-07 Sankyo Co Ltd Game machine

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001029543A (en) * 1999-07-21 2001-02-06 Takasago Electric Ind Co Ltd Fraudulence alarm device of game machine
JP2006223658A (en) * 2005-02-18 2006-08-31 Takao:Kk Game machine
JP2008178550A (en) * 2007-01-24 2008-08-07 Sankyo Co Ltd Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014057791A (en) * 2012-09-19 2014-04-03 Sammy Corp Game machine

Also Published As

Publication number Publication date
JP5553473B2 (en) 2014-07-16

Similar Documents

Publication Publication Date Title
JP5391531B2 (en) Game machine
JP5272340B2 (en) Game machine
JP5553474B2 (en) Game machine
JP5391532B2 (en) Game machine
JP5553473B2 (en) Game machine
JP5245342B2 (en) Game machine
JP2018134502A (en) Game machine
JP5459365B2 (en) Game machine
JP6152857B2 (en) Game machine
JP6152856B2 (en) Game machine
JP5761221B2 (en) Game machine
JP5678971B2 (en) Game machine
JP5678970B2 (en) Game machine
JP6032217B2 (en) Game machine
JP5904218B2 (en) Game machine
JP5904217B2 (en) Game machine
JP5459367B2 (en) Game machine
JP5459366B2 (en) Game machine
JP2019030792A (en) Game machine
JP2019055242A (en) Game machine
JP2019055243A (en) Game machine
JP2019141723A (en) Game machine
JP2019141722A (en) Game machine
JP2017127776A (en) Game machine
JP2017087004A (en) Game machine

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100927

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120911

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130221

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20130308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140422

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140527

R150 Certificate of patent or registration of utility model

Ref document number: 5553473

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250