JP2009080363A - Display unit - Google Patents
Display unit Download PDFInfo
- Publication number
- JP2009080363A JP2009080363A JP2007250566A JP2007250566A JP2009080363A JP 2009080363 A JP2009080363 A JP 2009080363A JP 2007250566 A JP2007250566 A JP 2007250566A JP 2007250566 A JP2007250566 A JP 2007250566A JP 2009080363 A JP2009080363 A JP 2009080363A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- display unit
- shift
- units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Controls And Circuits For Display Device (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
Description
本発明は、ドットマトリクス型表示ユニットに関するものである。 The present invention relates to a dot matrix display unit.
複数の表示ユニットを連結して構成されるドットマトリクス方式による表示装置においてシフトレジスタを用いて画像データをシリアル伝送する場合、データ信号の他に表示ユニットを制御する信号として、シフトクロック、ラッチ、ラインアドレスリセット、画面全体の明るさを調節する輝度調整等がある。 When image data is serially transmitted using a shift register in a dot matrix display device configured by connecting a plurality of display units, a shift clock, a latch, a line are used as signals for controlling the display unit in addition to the data signal. Address reset, brightness adjustment to adjust the brightness of the entire screen, etc.
バッファを介して後段のユニットにクロックを伝達する表示ユニットにおいてはバッファを介する毎にクロック信号のデューティ比が変化して後方のユニットに信号が伝わらなくなり、波形補正を行わなうかクロックの周波数を低く抑える必要があることが知られている。(特開平7−134562参照) In the display unit that transmits the clock to the subsequent unit through the buffer, the duty ratio of the clock signal changes every time it passes through the buffer, so that the signal is not transmitted to the rear unit, and waveform correction is performed or the clock frequency is lowered. It is known that it needs to be suppressed. (See JP-A-7-134562)
さらに、接続されるユニットの数やケーブルの長さによって制御信号間にはタイミングのずれが生じるが、クロックのみの波形補正では制御信号間のタイミングのずれまでは補正されない。 Furthermore, although a timing shift occurs between the control signals depending on the number of connected units and the length of the cable, the waveform correction using only the clock does not correct the timing shift between the control signals.
単色表示に比べデータ量が多いフルカラー表示を行う場合には、上記理由によりクロックの周波数を上げる事が難しいので、転送速度を確保するためにデータ線の本数を増やす必要があった。 In the case of performing full color display with a larger amount of data than monochrome display, it is difficult to increase the clock frequency for the above reason, and therefore it is necessary to increase the number of data lines in order to ensure the transfer speed.
しかし、信号線が多くなるほど信号間の干渉が起こりやすく、線長が長くなるときにはこれを低減するためにツイストケーブルや同軸ケーブルが用いられる場合もあるが、線数が多い場合これらのケーブルは高価である。
解決しようとする問題点は、表示ユニット間を繋ぐ信号線の数が多く配線費用が嵩むことと、ユニット数が多い場合やケーブル長が長い場合に信号間の干渉やクロックのデューティー比の変化などで誤動作が起こり易い点である。 The problem to be solved is that the number of signal lines connecting the display units is large and the wiring cost increases, and when the number of units is large or the cable length is long, interference between signals and changes in the duty ratio of the clock, etc. It is a point that malfunction is likely to occur.
本発明は制御信号として、シフトクロックにラッチ信号、ラインアドレスリセット信号、必要に応じて輝度調整信号が重畳されたクロック信号を用い、また、クロック周波数を高くする必要があるときには、そのクロック信号を波形補正して次ユニットへ出力することを主要な特徴とする 。 The present invention uses a clock signal in which a latch signal, a line address reset signal and, if necessary, a luminance adjustment signal are superimposed on a shift clock as a control signal, and when it is necessary to increase the clock frequency, The main feature is that the waveform is corrected and output to the next unit.
本発明の表示ユニットによれば、ユニット間の接続に必要な信号線が少なく、例えば従来30対程度のケーブルを必要としていたフルカラー用の表示ユニットを、RGBデータ各1対ずつとクロックの合計4対のツイストペアケーブルで接続することが可能となり、接続に要する費用が低減できるとともに、制御信号が1本にまとまり、さらにユニットごとにクロックの波形を補正することにより、ユニット数が多い場合でも線長が長い場合でも誤動作が起き難い。 According to the display unit of the present invention, the number of signal lines necessary for connection between the units is small. For example, a full-color display unit that conventionally requires about 30 pairs of cables is used for each RGB data pair and clock total 4 It is possible to connect with a pair of twisted pair cables, and the cost required for connection can be reduced, the control signal is integrated into one, and the clock waveform is corrected for each unit, so even if the number of units is large, the line length Malfunctions are unlikely to occur even when the is long.
表示ユニット間の接続に必要な信号線の本数を減らし、かつ誤動作を起こし難いという目的を、最小の回路によって実現した。 The purpose of reducing the number of signal lines required for connection between display units and preventing malfunctions is realized with a minimum circuit.
図1は、 本発明の表示ユニットにおける信号重畳方式の1実施例であって制御信号として、シフトクロック、ラッチ信号、ラインアドレスリセット信号および輝度調整信号を重畳してなるクロック信号を用いた場合のタイミング図である。 FIG. 1 shows an embodiment of a signal superposition method in the display unit of the present invention, in which a clock signal in which a shift clock, a latch signal, a line address reset signal and a luminance adjustment signal are superposed is used as a control signal. It is a timing diagram.
クロック信号において、ラッチ信号は1周期のクロックの中断で表され、アドレスリセット信号は2周期以上のクロックの中断で表される。 In the clock signal, the latch signal is expressed by interruption of the clock of one cycle, and the address reset signal is expressed by interruption of the clock of two cycles or more.
輝度調整信号はアドレスリセット信号の幅によって決定される。例えば、アドレスリセット信号が2周期の時に最大の明るさを表し9周期の時に最小の明るさを表すとすれば、最小から最大まで8段階の明るさを制御することができる。 The luminance adjustment signal is determined by the width of the address reset signal. For example, if the address reset signal represents the maximum brightness when the period is two cycles and the minimum brightness when the address reset signal is nine periods, the brightness can be controlled in eight levels from the minimum to the maximum.
図2は、上記クロック信号を用いたダイナミック点灯方式単色表示ユニットの回路構成の1例である。 FIG. 2 is an example of a circuit configuration of a dynamic lighting single color display unit using the clock signal.
位相制御発振器1はクロック入力に同期したシフトクロックを生成する。 The phase control oscillator 1 generates a shift clock synchronized with the clock input.
計数回路2はシフトクロックの立下り時に、同期リセット入力が”L”の場合にカウントアップし”H”の場合にはクリアすることで、クロック入力の中断間隔を計数する。 At the falling edge of the shift clock, the counting circuit 2 counts up when the synchronous reset input is “L” and clears it when it is “H”, thereby counting the interruption interval of the clock input.
クロック入力が連続しているときの計数回路2の計数値は0であるが、1周期間クロック入力が中断すると計数値は1となり、シフトレジスタ3に対するラッチ信号とアドレスカウンタ5に対するカウントクロックを出力する。 When the clock input is continuous, the count value of the counting circuit 2 is 0, but when the clock input is interrupted for one cycle, the count value becomes 1, and a latch signal for the shift register 3 and a count clock for the address counter 5 are output. To do.
クロック入力の中断が2周期以上続き計数値が1を超えると、計数回路2はアドレスカウンタ5に対してリセット信号を出力する。 When the clock input is interrupted for two cycles or more and the count value exceeds 1, the count circuit 2 outputs a reset signal to the address counter 5.
輝度制御回路7は計数回路2が出力するリセット信号の立下り時に計数回路2の計数値を取り込み、その値に応じてラッチ4の出力イネーブルを時分割制御して画面の輝度を調整する。 The luminance control circuit 7 takes in the count value of the counting circuit 2 when the reset signal output from the counting circuit 2 falls, and adjusts the luminance of the screen by time-sharing controlling the output enable of the latch 4 according to the value.
位相制御発振器1の位相比較器は、クロックが中断中に発振器が位相ずれを起こすことを防ぐため、クロックの最長中断期間(図1の例では9周期)を限度として中断期間中の比較動作を停止することが望ましい。 The phase comparator of the phase control oscillator 1 performs comparison operation during the interruption period up to the maximum interruption period (9 periods in the example of FIG. 1) of the clock in order to prevent the oscillator from causing a phase shift while the clock is interrupted. It is desirable to stop.
エッジトリガRSフリップフロップ6はクロック入力の立ち上がりで”H”、シフトクロックの立下りで”L”となり、デューティー比が50%に近いクロック信号を生成する。次ユニットへ出力されるデータ信号とクロック出力とはシフトクロックによって同期が取られており、信号間のタイミングのずれが表示ユニットの多段接続によって累積されることも無く、クロック周波数をシフトレジスタまたは位相制御発振器の動作周波数の上限近くまで高くする事ができる。 The edge trigger RS flip-flop 6 becomes “H” at the rising edge of the clock input and becomes “L” at the falling edge of the shift clock, and generates a clock signal having a duty ratio close to 50%. The data signal output to the next unit and the clock output are synchronized by the shift clock, and the clock frequency is shifted by the shift register or phase without accumulating timing shifts between the signals due to the multistage connection of the display units. The operating frequency of the controlled oscillator can be increased to near the upper limit.
従来よりもクロックの周波数を上げることが可能になるので、フルカラー表示をする場合にもデータ信号の線数を増やさずに、必要なデータの転送速度を確保することができる。 Since the clock frequency can be increased as compared with the prior art, the necessary data transfer speed can be ensured without increasing the number of data signal lines even in the case of full-color display.
大型のフルカラー表示装置において特に有用である。 This is particularly useful in large full color display devices.
1 位相制御発信器
2 計数回路
3 シフトレジスタ
4 ラッチ
5 アドレスカウンタ
6 エッジトリガRSフリップフロップ
7 輝度制御回路
8 D型フリップフロップ
9 表示素子
DESCRIPTION OF SYMBOLS 1 Phase control transmitter 2 Count circuit 3 Shift register 4 Latch 5 Address counter 6 Edge trigger RS flip-flop 7 Brightness control circuit 8 D-type flip-flop 9 Display element
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250566A JP2009080363A (en) | 2007-09-27 | 2007-09-27 | Display unit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007250566A JP2009080363A (en) | 2007-09-27 | 2007-09-27 | Display unit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009080363A true JP2009080363A (en) | 2009-04-16 |
Family
ID=40655140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007250566A Pending JP2009080363A (en) | 2007-09-27 | 2007-09-27 | Display unit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009080363A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071310A (en) * | 2009-09-25 | 2011-04-07 | Panasonic Electric Works Co Ltd | Light emitting module device |
WO2021232871A1 (en) * | 2020-05-22 | 2021-11-25 | 京东方科技集团股份有限公司 | Gate drive circuit, display substrate, display apparatus, and gate drive method |
-
2007
- 2007-09-27 JP JP2007250566A patent/JP2009080363A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011071310A (en) * | 2009-09-25 | 2011-04-07 | Panasonic Electric Works Co Ltd | Light emitting module device |
WO2021232871A1 (en) * | 2020-05-22 | 2021-11-25 | 京东方科技集团股份有限公司 | Gate drive circuit, display substrate, display apparatus, and gate drive method |
US11875748B2 (en) | 2020-05-22 | 2024-01-16 | Boe Technology Group Co., Ltd. | Gate driving circuit, display substrate, display device and gate driving method for realizing frequency doubling output |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4974623B2 (en) | Driving circuit and data driver for flat display device | |
TWI438747B (en) | Display driving system using single level data transmission with embedded clock signal | |
US8947412B2 (en) | Display driving system using transmission of single-level embedded with clock signal | |
TWI480850B (en) | Method and apparatus for transmitting data between timing controller and source driver, having bit error rate test function | |
JP2006268260A (en) | Data transfer controller and electronic equipment | |
US9456147B2 (en) | Video generating system with multiple image sensors and related method thereof | |
JP2016194562A (en) | Display driver, display device, and display device system | |
KR102288319B1 (en) | Display device and control method of the same | |
US9704430B2 (en) | LED display device and method for operating the same | |
US20160247456A1 (en) | Pulse width modulation (pwm) driving scheme and bezel reduction | |
JP2011138466A (en) | Circuit structure and integrated circuit structure of i2c/spi control interface, and bus structure | |
US10070018B2 (en) | Device for vertical and horizontal synchronization in display system | |
EP2351007A1 (en) | A display device | |
KR101478156B1 (en) | Pulse width modulation circuit and pulse width modulation signal generating method having two fresh rates | |
JP2009080363A (en) | Display unit | |
CN113364933B (en) | TDICMOS imaging system with high camera synchronism and fine image motion compensation | |
TWI527008B (en) | Display apparatus and control method thereof | |
TWI410934B (en) | Method for transmitting control signals and pixel data signals to source drives of anlcd | |
US8405785B1 (en) | System and method for integrated timing control for an LCD display panel | |
JP2009265151A (en) | Video display device and pwm pulse generator | |
US9865205B2 (en) | Method for transmitting data from timing controller to source driver and associated timing controller and display system | |
KR102603537B1 (en) | Emi reduction method and display device using the same | |
JP6189273B2 (en) | Video processing device | |
JP2007322538A (en) | Semiconductor device and display device | |
JP5061000B2 (en) | Phase adjustment circuit |